Fitter report for img_man_MDS
Sat Jun 01 18:17:12 2013
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Sat Jun 01 18:17:12 2013     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; img_man_MDS                               ;
; Top-level Entity Name              ; img_man_MDS                               ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C6                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 4,870 / 33,216 ( 15 % )                   ;
;     Total combinational functions  ; 3,943 / 33,216 ( 12 % )                   ;
;     Dedicated logic registers      ; 2,826 / 33,216 ( 9 % )                    ;
; Total registers                    ; 2826                                      ;
; Total pins                         ; 152 / 475 ( 32 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 145,480 / 483,840 ( 30 % )                ;
; Embedded Multiplier 9-bit elements ; 24 / 70 ( 34 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  16.7%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                     ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[7]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[8]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[9]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[9]~24                                   ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                      ;                  ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[10]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[11]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[12]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[13]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[14]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[15]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[16]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a1[17]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[7]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[8]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[9]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[10]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[11]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[12]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[13]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[14]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[15]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[16]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[17]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[18]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[19]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[20]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[21]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[22]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[23]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[24]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[25]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|a2[26]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[7]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[8]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[9]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[10]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[11]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[11]~20                                  ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                      ;                  ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[12]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[13]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[14]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[15]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[16]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b1[17]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[7]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[8]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[9]                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[10]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[11]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[12]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[13]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[14]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[15]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[16]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[17]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[18]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[19]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[20]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[21]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[22]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[23]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[24]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[25]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|b2[26]                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[0]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[1]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[2]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[3]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[4]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[5]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[6]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[7]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[8]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[9]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[10]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[11]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[12]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[13]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I1[14]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[0]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[1]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[2]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[3]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[4]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[5]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[6]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[7]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[8]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[9]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[10]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[11]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[12]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[13]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|I2[14]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_out2    ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[1]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[2]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[3]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[4]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[5]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[6]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[7]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[8]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[9]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[10]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[11]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[12]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[13]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[14]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[15]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[16]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[17]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[18]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[19]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[20]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[21]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_out2    ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[1]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[2]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[3]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[4]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[5]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[6]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[7]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[8]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[9]                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[10]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[11]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[12]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[13]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[14]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[15]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[16]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[17]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[18]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[19]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[20]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[21]                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                              ; DATAOUT          ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_bl_pixel[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_bl_pixel[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_bl_pixel[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_bl_pixel[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_bl_pixel[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_bl_pixel[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_bl_pixel[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_bl_pixel[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_br_pixel[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_br_pixel[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_br_pixel[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_br_pixel[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_br_pixel[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_br_pixel[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_br_pixel[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_br_pixel[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[0]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[0]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[0]~_Duplicate_1       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[0]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[0]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[0]~_Duplicate_2       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[1]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[1]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[1]~_Duplicate_1       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[1]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[1]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[1]~_Duplicate_2       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[2]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[2]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[2]~_Duplicate_1       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[2]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[2]~_Duplicate_2       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[3]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[3]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[3]~_Duplicate_1       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[3]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[3]~_Duplicate_2       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[4]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[4]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[4]~_Duplicate_1       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[4]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[4]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[4]~_Duplicate_2       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[5]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[5]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[5]~_Duplicate_1       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[5]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[5]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[5]~_Duplicate_2       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[6]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[6]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[6]~_Duplicate_1       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[6]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAA            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[6]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_delta_col[6]~_Duplicate_2       ; REGOUT           ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tl_pixel[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tl_pixel[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tl_pixel[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tl_pixel[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tl_pixel[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tl_pixel[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tl_pixel[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tl_pixel[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tr_pixel[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tr_pixel[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tr_pixel[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tr_pixel[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tr_pixel[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tr_pixel[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tr_pixel[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_tr_pixel[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ; DATAB            ;                       ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7033 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7033 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7025    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in P:/image-rotation-technion-ee/Quartus/output_files/img_man_MDS.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,870 / 33,216 ( 15 % )    ;
;     -- Combinational with no register       ; 2044                       ;
;     -- Register only                        ; 927                        ;
;     -- Combinational with a register        ; 1899                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1585                       ;
;     -- 3 input functions                    ; 1001                       ;
;     -- <=2 input functions                  ; 1357                       ;
;     -- Register only                        ; 927                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2771                       ;
;     -- arithmetic mode                      ; 1172                       ;
;                                             ;                            ;
; Total registers*                            ; 2,826 / 34,593 ( 8 % )     ;
;     -- Dedicated logic registers            ; 2,826 / 33,216 ( 9 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 354 / 2,076 ( 17 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 152 / 475 ( 32 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M4Ks                                        ; 37 / 105 ( 35 % )          ;
; Total block memory bits                     ; 145,480 / 483,840 ( 30 % ) ;
; Total block memory implementation bits      ; 170,496 / 483,840 ( 35 % ) ;
; Embedded Multiplier 9-bit elements          ; 24 / 70 ( 34 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 7 / 16 ( 44 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%               ;
; Peak interconnect usage (total/H/V)         ; 21% / 21% / 21%            ;
; Maximum fan-out                             ; 2063                       ;
; Highest non-global fan-out                  ; 373                        ;
; Total fan-out                               ; 24896                      ;
; Average fan-out                             ; 3.24                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4870 / 33216 ( 15 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2044                  ; 0                              ;
;     -- Register only                        ; 927                   ; 0                              ;
;     -- Combinational with a register        ; 1899                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1585                  ; 0                              ;
;     -- 3 input functions                    ; 1001                  ; 0                              ;
;     -- <=2 input functions                  ; 1357                  ; 0                              ;
;     -- Register only                        ; 927                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2771                  ; 0                              ;
;     -- arithmetic mode                      ; 1172                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2826                  ; 0                              ;
;     -- Dedicated logic registers            ; 2826 / 33216 ( 9 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 354 / 2076 ( 17 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 152                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 24 / 70 ( 34 % )      ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 145480                ; 0                              ;
; Total RAM block bits                        ; 170496                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 37 / 105 ( 35 % )     ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 4 / 20 ( 20 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 2884                  ; 1                              ;
;     -- Registered Input Connections         ; 2848                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 2884                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 25416                 ; 2889                           ;
;     -- Registered Connections               ; 12525                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 2885                           ;
;     -- hard_block:auto_generated_inst       ; 2885                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 1                              ;
;     -- Output Ports                         ; 130                   ; 4                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; dbg_img_tx_en_sw ; N26   ; 5        ; 65           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dbg_trig_sw      ; N25   ; 5        ; 65           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dbg_trigger_in   ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_clk         ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_rst         ; G26   ; 5        ; 65           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uart_serial_in   ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; BLUE[0]                   ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[1]                   ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[2]                   ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[3]                   ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[4]                   ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[5]                   ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[6]                   ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[7]                   ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[8]                   ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[9]                   ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK                  ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[0]                  ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[1]                  ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[2]                  ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[3]                  ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[4]                  ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[5]                  ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[6]                  ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[7]                  ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[8]                  ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[9]                  ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG0                     ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG1                     ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG2                     ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG3                     ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[0]                    ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[1]                    ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[2]                    ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[3]                    ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[4]                    ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[5]                    ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[6]                    ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[7]                    ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[8]                    ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RED[9]                    ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blank                     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clk_40                    ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_0[0]                  ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_0[1]                  ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_0[2]                  ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_0[3]                  ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_0[4]                  ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_0[5]                  ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_0[6]                  ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_1[0]                  ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_1[1]                  ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_1[2]                  ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_1[3]                  ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_1[4]                  ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_1[5]                  ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_1[6]                  ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_2[0]                  ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_2[1]                  ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_2[2]                  ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_2[3]                  ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_2[4]                  ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_2[5]                  ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_2[6]                  ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_3[0]                  ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_3[1]                  ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_3[2]                  ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_3[3]                  ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_3[4]                  ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_3[5]                  ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_3[6]                  ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_4[0]                  ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_4[1]                  ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_4[2]                  ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_4[3]                  ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_4[4]                  ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_4[5]                  ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_4[6]                  ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_5[0]                  ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_5[1]                  ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_5[2]                  ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_5[3]                  ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_5[4]                  ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_5[5]                  ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_5[6]                  ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_6[0]                  ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_6[1]                  ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_6[2]                  ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_6[3]                  ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_6[4]                  ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_6[5]                  ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_6[6]                  ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_7[0]                  ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_7[1]                  ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_7[2]                  ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_7[3]                  ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_7[4]                  ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_7[5]                  ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_7[6]                  ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_actual_rd_bank        ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_actual_wr_bank        ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_disp_active           ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_icy_bus_taken         ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_icz_bus_taken         ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_image_tx_en           ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_manipulation_Y_active ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_manipulation_Z_active ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_manipulation_trig     ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_rd_bank_val           ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_rx_path_cyc           ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_sdram_active          ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_wr_bank_val           ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[0]              ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[10]             ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[11]             ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[1]              ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[2]              ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[3]              ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[4]              ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[5]              ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[6]              ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[7]              ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[8]              ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[9]              ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_bank[0]              ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_bank[1]              ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cas_n                ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cke                  ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cs_n                 ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ldqm                 ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ras_n                ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_udqm                 ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_we_n                 ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hsync                     ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_serial_out           ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsync                     ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                         ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------+---------------------+
; dram_dq[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 55 / 64 ( 86 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 59 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 34 / 56 ( 61 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 5 / 65 ( 8 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 12 / 58 ( 21 % ) ; 3.3V          ; --           ;
; 8        ; 12 / 56 ( 21 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; hsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; RED[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; GREEN[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; GREEN[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; dram_dq[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; dram_dq[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; dram_dq[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; dram_dq[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; dram_dq[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; dram_cke                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; dbg_1[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; dbg_1[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; dbg_3[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; dbg_3[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; dram_dq[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; dram_dq[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; dram_cas_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; dram_ras_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; dbg_0[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; dbg_disp_active                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; dbg_2[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; dbg_1[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; dbg_2[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; dbg_2[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; dram_dq[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; dram_dq[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; dram_cs_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; dbg_0[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; dbg_2[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; dbg_2[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; dram_ldqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; dram_we_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; dbg_0[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; dbg_actual_rd_bank                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; dbg_icy_bus_taken                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; dbg_manipulation_Z_active                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; dbg_manipulation_Y_active                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; dram_bank[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; dram_bank[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; dbg_0[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; dbg_actual_wr_bank                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; dbg_rd_bank_val                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; dbg_icz_bus_taken                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG0                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; dbg_rx_path_cyc                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; dbg_0[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; dbg_wr_bank_val                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; dbg_sdram_active                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; clk_40                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; GREEN[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; GREEN[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; BLUE[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; BLUE[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; uart_serial_out                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RED[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; RED[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; GREEN[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; BLUE[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; BLUE[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; uart_serial_in                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; blank                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; vsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; RED[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; GREEN[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; GREEN[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; GREEN[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RED[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GREEN[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RED[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; RED[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; BLUE[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RED[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; GREEN[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; BLUE[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; fpga_rst                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RED[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; RED[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; BLUE[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; BLUE[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; BLUE[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; BLUE[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; dbg_7[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; dbg_7[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; dbg_7[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; dbg_7[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; dbg_7[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; dbg_6[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; dbg_6[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; dbg_6[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; dbg_6[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; fpga_clk                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; dbg_7[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; dbg_trig_sw                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; dbg_img_tx_en_sw                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; dbg_6[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; dbg_6[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; dbg_5[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; dbg_5[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; dbg_7[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; dbg_6[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; dbg_5[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; dbg_5[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; dbg_5[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; dbg_4[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; dbg_4[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; dram_dq[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; dbg_5[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; dbg_4[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; dbg_4[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; dram_addr[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; dram_dq[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; dbg_5[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; dbg_4[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; dbg_4[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; dram_addr[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; dram_addr[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; dram_addr[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; dbg_4[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; dbg_3[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; dram_addr[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; dram_addr[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; dram_addr[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; dram_dq[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; dram_dq[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; dbg_0[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; dbg_0[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG3                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; dbg_1[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; dbg_1[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; dbg_2[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; dram_addr[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; dram_addr[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; dram_addr[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; dram_addr[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; dram_dq[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG2                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; dbg_1[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; dbg_3[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; dbg_trigger_in                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; dram_addr[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; dram_dq[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; dram_dq[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; dram_udqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; dbg_manipulation_trig                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; dbg_image_tx_en                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; dbg_1[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; dbg_3[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; dbg_2[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; dbg_3[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; dbg_3[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                               ;
+----------------------------------+----------------------------------------------------------------------------------------+
; Name                             ; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------------------------------------------------+
; SDC pin name                     ; inst|clk_blk_inst|pll_inst|altpll_component|pll                                        ;
; PLL mode                         ; Normal                                                                                 ;
; Compensate clock                 ; clock0                                                                                 ;
; Compensated input/output pins    ; --                                                                                     ;
; Self reset on gated loss of lock ; Off                                                                                    ;
; Gate lock counter                ; --                                                                                     ;
; Input frequency 0                ; 50.0 MHz                                                                               ;
; Input frequency 1                ; --                                                                                     ;
; Nominal PFD frequency            ; 50.0 MHz                                                                               ;
; Nominal VCO frequency            ; 800.0 MHz                                                                              ;
; VCO post scale K counter         ; --                                                                                     ;
; VCO multiply                     ; --                                                                                     ;
; VCO divide                       ; --                                                                                     ;
; Freq min lock                    ; 31.25 MHz                                                                              ;
; Freq max lock                    ; 62.5 MHz                                                                               ;
; M VCO Tap                        ; 0                                                                                      ;
; M Initial                        ; 1                                                                                      ;
; M value                          ; 16                                                                                     ;
; N value                          ; 1                                                                                      ;
; Preserve PLL counter order       ; Off                                                                                    ;
; PLL location                     ; PLL_1                                                                                  ;
; Inclk0 signal                    ; fpga_clk                                                                               ;
; Inclk1 signal                    ; --                                                                                     ;
; Inclk0 signal type               ; Dedicated Pin                                                                          ;
; Inclk1 signal type               ; --                                                                                     ;
+----------------------------------+----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                           ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------+
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 ; clock0       ; 8    ; 3   ; 133.33 MHz       ; 0 (0 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0] ;
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1] ;
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 ; clock2       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; 1       ; 0       ; inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                         ; Library Name ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |img_man_MDS                                                      ; 4870 (1)    ; 2826 (0)                  ; 0 (0)         ; 145480      ; 37   ; 24           ; 8       ; 8         ; 152  ; 0            ; 2044 (1)     ; 927 (0)           ; 1899 (0)         ; |img_man_MDS                                                                                                                                                                                                                ;              ;
;    |global_nets_top:inst|                                         ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 12 (0)            ; 8 (0)            ; |img_man_MDS|global_nets_top:inst                                                                                                                                                                                           ;              ;
;       |clk_blk_top:clk_blk_inst|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|global_nets_top:inst|clk_blk_top:clk_blk_inst                                                                                                                                                                  ;              ;
;          |pll:pll_inst|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst                                                                                                                                                     ;              ;
;             |altpll:altpll_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component                                                                                                                             ;              ;
;       |reset_blk_top:reset_blk_inst|                              ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 12 (0)            ; 8 (0)            ; |img_man_MDS|global_nets_top:inst|reset_blk_top:reset_blk_inst                                                                                                                                                              ;              ;
;          |reset_debouncer:rst_deb_inst|                           ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 5 (5)            ; |img_man_MDS|global_nets_top:inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst                                                                                                                                 ;              ;
;          |sync_rst_gen:sync_rst_sdram_inst|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |img_man_MDS|global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst                                                                                                                             ;              ;
;          |sync_rst_gen:sync_rst_sys_inst|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |img_man_MDS|global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sys_inst                                                                                                                               ;              ;
;          |sync_rst_gen:sync_rst_vesa_inst|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |img_man_MDS|global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_vesa_inst                                                                                                                              ;              ;
;    |hexss:inst14|                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|hexss:inst14                                                                                                                                                                                                   ;              ;
;    |hexss:inst3|                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|hexss:inst3                                                                                                                                                                                                    ;              ;
;    |hexss:inst4|                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|hexss:inst4                                                                                                                                                                                                    ;              ;
;    |hexss:inst5|                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |img_man_MDS|hexss:inst5                                                                                                                                                                                                    ;              ;
;    |hexss:inst6|                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |img_man_MDS|hexss:inst6                                                                                                                                                                                                    ;              ;
;    |hexss:inst7|                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|hexss:inst7                                                                                                                                                                                                    ;              ;
;    |hexss:inst8|                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|hexss:inst8                                                                                                                                                                                                    ;              ;
;    |hexss:inst9|                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|hexss:inst9                                                                                                                                                                                                    ;              ;
;    |mds_top:inst2|                                                ; 4798 (1)    ; 2806 (0)                  ; 0 (0)         ; 145480      ; 37   ; 24           ; 8       ; 8         ; 0    ; 0            ; 1991 (0)     ; 915 (0)           ; 1892 (1)         ; |img_man_MDS|mds_top:inst2                                                                                                                                                                                                  ;              ;
;       |disp_ctrl_top:disp_ctrl_inst|                              ; 936 (32)    ; 502 (11)                  ; 0 (0)         ; 104448      ; 26   ; 0            ; 0       ; 0         ; 0    ; 0            ; 434 (21)     ; 145 (3)           ; 357 (10)         ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst                                                                                                                                                                     ;              ;
;          |dc_fifo:dc_fifo_inst|                                   ; 214 (0)     ; 172 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 93 (0)            ; 79 (0)           ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst                                                                                                                                                ;              ;
;             |dcfifo:dcfifo_component|                             ; 214 (0)     ; 172 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 93 (0)            ; 79 (0)           ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component                                                                                                                        ;              ;
;                |dcfifo_k3n1:auto_generated|                       ; 214 (61)    ; 172 (45)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (9)       ; 93 (32)           ; 79 (9)           ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated                                                                                             ;              ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|               ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                             ;              ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|               ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                             ;              ;
;                   |a_graycounter_igc:wrptr_gp|                    ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 19 (19)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp                                                                  ;              ;
;                   |a_graycounter_s96:rdptr_g1p|                   ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 18 (18)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p                                                                 ;              ;
;                   |alt_synch_pipe_3e8:ws_dgrp|                    ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 0 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|alt_synch_pipe_3e8:ws_dgrp                                                                  ;              ;
;                      |dffpipe_ue9:dffpipe28|                      ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 0 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|alt_synch_pipe_3e8:ws_dgrp|dffpipe_ue9:dffpipe28                                            ;              ;
;                   |alt_synch_pipe_vdb:rs_dgwp|                    ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (0)            ; 2 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|alt_synch_pipe_vdb:rs_dgwp                                                                  ;              ;
;                      |dffpipe_te9:dffpipe22|                      ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 2 (2)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|alt_synch_pipe_vdb:rs_dgwp|dffpipe_te9:dffpipe22                                            ;              ;
;                   |altsyncram_1p61:fifo_ram|                      ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 1 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram                                                                    ;              ;
;                      |altsyncram_dve1:altsyncram14|               ; 5 (3)       ; 3 (3)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (2)             ; 1 (1)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram14                                       ;              ;
;                         |decode_o37:decode17|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram14|decode_o37:decode17                   ;              ;
;                   |dffpipe_9d9:wraclr|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_9d9:wraclr                                                                          ;              ;
;                   |dffpipe_ahe:rdaclr|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_ahe:rdaclr                                                                          ;              ;
;                   |dffpipe_se9:ws_brp|                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_se9:ws_brp                                                                          ;              ;
;                   |dffpipe_se9:ws_bwp|                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_se9:ws_bwp                                                                          ;              ;
;                   |mux_1u7:rdemp_eq_comp_lsb_mux|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                               ;              ;
;                   |mux_1u7:rdemp_eq_comp_msb_mux|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                               ;              ;
;          |gen_reg:gen_reg_type_inst|                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst                                                                                                                                           ;              ;
;          |general_fifo:sc_fifo_inst|                              ; 156 (146)   ; 79 (78)                   ; 0 (0)         ; 38912       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (68)      ; 26 (25)           ; 53 (53)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst                                                                                                                                           ;              ;
;             |altsyncram:mem_rtl_0|                                ; 10 (0)      ; 1 (0)                     ; 0 (0)         ; 38912       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|altsyncram:mem_rtl_0                                                                                                                      ;              ;
;                |altsyncram_2vg1:auto_generated|                   ; 10 (1)      ; 1 (1)                     ; 0 (0)         ; 38912       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (1)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|altsyncram:mem_rtl_0|altsyncram_2vg1:auto_generated                                                                                       ;              ;
;                   |decode_1oa:decode2|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|altsyncram:mem_rtl_0|altsyncram_2vg1:auto_generated|decode_1oa:decode2                                                                    ;              ;
;                   |mux_hib:mux3|                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|altsyncram:mem_rtl_0|altsyncram_2vg1:auto_generated|mux_hib:mux3                                                                          ;              ;
;          |pixel_mng:pixel_mng_inst|                               ; 170 (170)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 10 (10)           ; 59 (59)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst                                                                                                                                            ;              ;
;          |synthetic_frame_generator:synth_pic_gen_inst|           ; 119 (119)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 1 (1)             ; 79 (79)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst                                                                                                                        ;              ;
;          |vesa_gen_ctrl:vesa_gen_ctrl_inst|                       ; 233 (233)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 11 (11)           ; 71 (71)          ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst                                                                                                                                    ;              ;
;          |wbs_reg:wbs_reg_inst|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg:wbs_reg_inst                                                                                                                                                ;              ;
;       |img_man_top:img_man_top_inst|                              ; 1396 (49)   ; 982 (7)                   ; 0 (0)         ; 8192        ; 2    ; 24           ; 8       ; 8         ; 0    ; 0            ; 414 (41)     ; 357 (0)           ; 625 (25)         ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst                                                                                                                                                                     ;              ;
;          |addr_calc:addr_calc_inst|                               ; 609 (569)   ; 436 (436)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 4       ; 6         ; 0    ; 0            ; 158 (118)    ; 135 (135)         ; 316 (316)        ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst                                                                                                                                            ;              ;
;             |lpm_mult:Mult0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0                                                                                                                             ;              ;
;                |mult_a0t:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated                                                                                                     ;              ;
;             |lpm_mult:Mult1|                                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult1                                                                                                                             ;              ;
;                |mult_90t:auto_generated|                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult1|mult_90t:auto_generated                                                                                                     ;              ;
;             |lpm_mult:Mult2|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2                                                                                                                             ;              ;
;                |mult_a0t:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated                                                                                                     ;              ;
;             |lpm_mult:Mult3|                                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult3                                                                                                                             ;              ;
;                |mult_90t:auto_generated|                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult3|mult_90t:auto_generated                                                                                                     ;              ;
;             |lpm_mult:Mult5|                                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult5                                                                                                                             ;              ;
;                |mult_90t:auto_generated|                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult5|mult_90t:auto_generated                                                                                                     ;              ;
;             |lpm_mult:Mult7|                                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult7                                                                                                                             ;              ;
;                |mult_90t:auto_generated|                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult7|mult_90t:auto_generated                                                                                                     ;              ;
;          |bilinear:bilinear_inst|                                 ; 141 (141)   ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 4       ; 2         ; 0    ; 0            ; 46 (46)      ; 69 (69)           ; 26 (26)          ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst                                                                                                                                              ;              ;
;             |lpm_mult:Mult0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0                                                                                                                               ;              ;
;                |mult_m5t:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated                                                                                                       ;              ;
;             |lpm_mult:Mult1|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1                                                                                                                               ;              ;
;                |mult_m5t:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated                                                                                                       ;              ;
;             |lpm_mult:Mult2|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2                                                                                                                               ;              ;
;                |mult_m5t:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated                                                                                                       ;              ;
;             |lpm_mult:Mult3|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3                                                                                                                               ;              ;
;                |mult_m5t:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated                                                                                                       ;              ;
;             |lpm_mult:Mult4|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4                                                                                                                               ;              ;
;                |mult_27t:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated                                                                                                       ;              ;
;             |lpm_mult:Mult5|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5                                                                                                                               ;              ;
;                |mult_27t:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated                                                                                                       ;              ;
;          |gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 2 (2)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst                                                                                                                        ;              ;
;          |gen_reg:\cos_reg_generate:1:gen_reg_dbg_inst|           ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 5 (5)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:1:gen_reg_dbg_inst                                                                                                                        ;              ;
;          |gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 4 (4)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst                                                                                                                        ;              ;
;          |gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst                                                                                                                        ;              ;
;          |gen_reg:\x_start_reg_generate:0:gen_reg_dbg_inst|       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 3 (3)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:0:gen_reg_dbg_inst                                                                                                                    ;              ;
;          |gen_reg:\x_start_reg_generate:1:gen_reg_dbg_inst|       ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 7 (7)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:1:gen_reg_dbg_inst                                                                                                                    ;              ;
;          |gen_reg:\y_start_reg_generate:0:gen_reg_dbg_inst|       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\y_start_reg_generate:0:gen_reg_dbg_inst                                                                                                                    ;              ;
;          |gen_reg:\y_start_reg_generate:1:gen_reg_dbg_inst|       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\y_start_reg_generate:1:gen_reg_dbg_inst                                                                                                                    ;              ;
;          |gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 4 (4)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst                                                                                                                       ;              ;
;          |gen_reg:\zoom_reg_generate:1:gen_reg_dbg_inst|          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:1:gen_reg_dbg_inst                                                                                                                       ;              ;
;          |gen_reg:gen_reg_type_inst|                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 6 (6)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:gen_reg_type_inst                                                                                                                                           ;              ;
;          |img_man_manager:img_man_manager_inst|                   ; 505 (465)   ; 345 (310)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (155)    ; 113 (92)          ; 232 (218)        ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst                                                                                                                                ;              ;
;             |ram_generic:wb_ram_inst|                             ; 40 (0)      ; 35 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 21 (0)            ; 14 (0)           ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst                                                                                                        ;              ;
;                |ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|    ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 21 (21)           ; 14 (14)          ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst                                                          ;              ;
;                   |altsyncram:ram_data_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|altsyncram:ram_data_rtl_0                                ;              ;
;                      |altsyncram_utg1:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|altsyncram:ram_data_rtl_0|altsyncram_utg1:auto_generated ;              ;
;          |wbs_reg:wbs_reg_inst|                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg:wbs_reg_inst                                                                                                                                                ;              ;
;       |intercon:intercon_y_inst|                                  ; 58 (53)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (44)      ; 2 (2)             ; 7 (5)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_y_inst                                                                                                                                                                         ;              ;
;          |lpm_divide:Mod0|                                        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_y_inst|lpm_divide:Mod0                                                                                                                                                         ;              ;
;             |lpm_divide_u4m:auto_generated|                       ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_y_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated                                                                                                                           ;              ;
;                |sign_div_unsign_5kh:divider|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_y_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_5kh:divider                                                                                               ;              ;
;                   |alt_u_div_cve:divider|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_y_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_5kh:divider|alt_u_div_cve:divider                                                                         ;              ;
;       |intercon:intercon_z_inst|                                  ; 186 (180)   ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (124)    ; 1 (1)             ; 55 (54)          ; |img_man_MDS|mds_top:inst2|intercon:intercon_z_inst                                                                                                                                                                         ;              ;
;          |lpm_divide:Mod0|                                        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_z_inst|lpm_divide:Mod0                                                                                                                                                         ;              ;
;             |lpm_divide_u4m:auto_generated|                       ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_z_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated                                                                                                                           ;              ;
;                |sign_div_unsign_5kh:divider|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_z_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_5kh:divider                                                                                               ;              ;
;                   |alt_u_div_cve:divider|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |img_man_MDS|mds_top:inst2|intercon:intercon_z_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_5kh:divider|alt_u_div_cve:divider                                                                         ;              ;
;       |intercon_mux:intercon_x_inst|                              ; 111 (111)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 39 (39)          ; |img_man_MDS|mds_top:inst2|intercon_mux:intercon_x_inst                                                                                                                                                                     ;              ;
;       |mem_mng_top:mem_mng_inst|                                  ; 1082 (25)   ; 589 (1)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (23)     ; 266 (0)           ; 347 (6)          ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst                                                                                                                                                                         ;              ;
;          |gen_reg:\dbg_reg_generate:0:gen_reg_dbg_inst|           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:0:gen_reg_dbg_inst                                                                                                                            ;              ;
;          |gen_reg:\dbg_reg_generate:1:gen_reg_dbg_inst|           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:1:gen_reg_dbg_inst                                                                                                                            ;              ;
;          |gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 4 (4)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst                                                                                                                            ;              ;
;          |gen_reg:gen_reg_type_inst|                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 3 (3)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst                                                                                                                                               ;              ;
;          |mem_ctrl_rd:mem_ctrl_rd_inst|                           ; 530 (67)    ; 268 (69)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (0)      ; 125 (60)          ; 147 (4)          ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst                                                                                                                                            ;              ;
;             |altera_16to8_dc_ram:ram1_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst                                                                                                              ;              ;
;                |altsyncram:altsyncram_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component                                                                              ;              ;
;                   |altsyncram_b4l1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated                                               ;              ;
;                      |altsyncram_t8l1:altsyncram1|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated|altsyncram_t8l1:altsyncram1                   ;              ;
;             |mem_ctrl_rd_wbm:wbm_inst|                            ; 395 (395)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (235)    ; 43 (43)           ; 117 (117)        ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst                                                                                                                   ;              ;
;             |mem_ctrl_rd_wbs:wbs_inst|                            ; 71 (71)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 22 (22)           ; 26 (26)          ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst                                                                                                                   ;              ;
;          |mem_ctrl_wr:mem_ctrl_wr_inst|                           ; 458 (71)    ; 281 (73)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (0)      ; 122 (60)          ; 163 (1)          ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst                                                                                                                                            ;              ;
;             |altera_8to16_dc_ram:ram1_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst                                                                                                              ;              ;
;                |altsyncram:altsyncram_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component                                                                              ;              ;
;                   |altsyncram_a4l1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated                                               ;              ;
;                      |altsyncram_s8l1:altsyncram1|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated|altsyncram_s8l1:altsyncram1                   ;              ;
;             |mem_ctrl_wr_wbm:wbm_inst|                            ; 292 (292)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 34 (34)           ; 128 (128)        ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst                                                                                                                   ;              ;
;             |mem_ctrl_wr_wbs:wbs_inst|                            ; 105 (105)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 28 (28)           ; 34 (34)          ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst                                                                                                                   ;              ;
;          |mem_mng_arbiter:arbiter_inst|                           ; 39 (39)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 25 (25)          ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst                                                                                                                                            ;              ;
;          |wbs_reg:wbs_reg_inst|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|mem_mng_top:mem_mng_inst|wbs_reg:wbs_reg_inst                                                                                                                                                    ;              ;
;       |rx_path:rx_path_inst|                                      ; 439 (141)   ; 288 (77)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (63)     ; 80 (1)            ; 208 (82)         ; |img_man_MDS|mds_top:inst2|rx_path:rx_path_inst                                                                                                                                                                             ;              ;
;          |checksum_calc:checksum_inst_dec|                        ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |img_man_MDS|mds_top:inst2|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec                                                                                                                                             ;              ;
;          |mp_dec:mp_dec1|                                         ; 163 (163)   ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 53 (53)           ; 78 (78)          ; |img_man_MDS|mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1                                                                                                                                                              ;              ;
;          |ram_simple:ram_inst1|                                   ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 21 (21)           ; 14 (14)          ; |img_man_MDS|mds_top:inst2|rx_path:rx_path_inst|ram_simple:ram_inst1                                                                                                                                                        ;              ;
;             |altsyncram:ram_data_rtl_0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0                                                                                                                              ;              ;
;                |altsyncram_utg1:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0|altsyncram_utg1:auto_generated                                                                                               ;              ;
;          |uart_rx:uart_rx_c|                                      ; 90 (90)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 4 (4)             ; 37 (37)          ; |img_man_MDS|mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c                                                                                                                                                           ;              ;
;       |sdram_controller:sdr_ctrl|                                 ; 273 (273)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 17 (17)           ; 146 (146)        ; |img_man_MDS|mds_top:inst2|sdram_controller:sdr_ctrl                                                                                                                                                                        ;              ;
;       |tx_path:tx_path_inst|                                      ; 435 (20)    ; 273 (1)                   ; 0 (0)         ; 8264        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (19)     ; 47 (0)            ; 226 (1)          ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst                                                                                                                                                                             ;              ;
;          |checksum_calc:checksum_inst_enc|                        ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc                                                                                                                                             ;              ;
;          |gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst                                                                                                                      ;              ;
;          |gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst| ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst                                                                                                                      ;              ;
;          |gen_reg:gen_dbg_cmd_reg_inst|                           ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst                                                                                                                                                ;              ;
;          |gen_reg:gen_reg_addr_reg_inst|                          ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_reg_addr_reg_inst                                                                                                                                               ;              ;
;          |gen_reg:gen_reg_type_inst|                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst                                                                                                                                                   ;              ;
;          |general_fifo:fifo_inst1|                                ; 55 (55)     ; 42 (42)                   ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 20 (20)           ; 22 (22)          ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1                                                                                                                                                     ;              ;
;             |altsyncram:mem_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|altsyncram:mem_rtl_0                                                                                                                                ;              ;
;                |altsyncram_8ig1:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|altsyncram:mem_rtl_0|altsyncram_8ig1:auto_generated                                                                                                 ;              ;
;          |mp_enc:mp_enc1|                                         ; 106 (106)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 11 (11)           ; 52 (52)          ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1                                                                                                                                                              ;              ;
;          |ram_simple:ram_inst1|                                   ; 41 (41)     ; 37 (37)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 25 (25)          ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1                                                                                                                                                        ;              ;
;             |altsyncram:ram_data_rtl_0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0                                                                                                                              ;              ;
;                |altsyncram_5di1:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0|altsyncram_5di1:auto_generated                                                                                               ;              ;
;          |tx_path_wbm:tx_wbm_inst|                                ; 110 (110)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 2 (2)             ; 60 (60)          ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst                                                                                                                                                     ;              ;
;          |uart_tx:uart_tx_c|                                      ; 53 (53)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 30 (30)          ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c                                                                                                                                                           ;              ;
;          |wbs_reg:wbs_reg_inst|                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |img_man_MDS|mds_top:inst2|tx_path:tx_path_inst|wbs_reg:wbs_reg_inst                                                                                                                                                        ;              ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+
; dram_dq[15]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[14]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[13]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[12]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[11]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[10]               ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[9]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[8]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[7]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[6]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[5]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[4]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[3]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[2]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[1]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[0]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; LEDG0                     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG1                     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG2                     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG3                     ; Output   ; --            ; --            ; --                    ; --  ;
; uart_serial_out           ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cas_n                ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cke                  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cs_n                 ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ldqm                 ; Output   ; --            ; --            ; --                    ; --  ;
; dram_udqm                 ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ras_n                ; Output   ; --            ; --            ; --                    ; --  ;
; dram_we_n                 ; Output   ; --            ; --            ; --                    ; --  ;
; blank                     ; Output   ; --            ; --            ; --                    ; --  ;
; hsync                     ; Output   ; --            ; --            ; --                    ; --  ;
; vsync                     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_rx_path_cyc           ; Output   ; --            ; --            ; --                    ; --  ;
; clk_40                    ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_sdram_active          ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_disp_active           ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_manipulation_Y_active ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_manipulation_Z_active ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_manipulation_trig     ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_image_tx_en           ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_icy_bus_taken         ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_wr_bank_val           ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_rd_bank_val           ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_actual_wr_bank        ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_actual_rd_bank        ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_icz_bus_taken         ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[9]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[8]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[7]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_0[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_0[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_0[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_0[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_0[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_0[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_0[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_1[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_1[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_1[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_1[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_1[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_1[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_1[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_2[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_2[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_2[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_2[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_2[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_2[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_2[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_3[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_3[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_3[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_3[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_3[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_3[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_3[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_4[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_4[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_4[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_4[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_4[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_4[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_4[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_5[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_5[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_5[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_5[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_5[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_5[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_5[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_6[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_6[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_6[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_6[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_6[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_6[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_6[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_7[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_7[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_7[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_7[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_7[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_7[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_7[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[11]             ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[10]             ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[9]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[8]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[7]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_bank[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_bank[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[9]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[8]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[7]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; RED[9]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[8]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[7]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[6]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[5]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[4]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[3]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[2]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[1]                    ; Output   ; --            ; --            ; --                    ; --  ;
; RED[0]                    ; Output   ; --            ; --            ; --                    ; --  ;
; fpga_rst                  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dbg_img_tx_en_sw          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_clk                  ; Input    ; --            ; --            ; --                    ; --  ;
; dbg_trig_sw               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; dbg_trigger_in            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; uart_serial_in            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; dram_dq[15]                                                                                           ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[15]~feeder                                     ; 0                 ; 6       ;
; dram_dq[14]                                                                                           ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[14]~feeder                                     ; 1                 ; 6       ;
; dram_dq[13]                                                                                           ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[13]~feeder                                     ; 1                 ; 6       ;
; dram_dq[12]                                                                                           ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[12]~feeder                                     ; 1                 ; 6       ;
; dram_dq[11]                                                                                           ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[11]~feeder                                     ; 1                 ; 6       ;
; dram_dq[10]                                                                                           ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[10]~feeder                                     ; 0                 ; 6       ;
; dram_dq[9]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[9]                                             ; 1                 ; 6       ;
; dram_dq[8]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[8]                                             ; 0                 ; 6       ;
; dram_dq[7]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[7]                                             ; 0                 ; 6       ;
; dram_dq[6]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[6]~feeder                                      ; 1                 ; 6       ;
; dram_dq[5]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[5]~feeder                                      ; 1                 ; 6       ;
; dram_dq[4]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[4]~feeder                                      ; 1                 ; 6       ;
; dram_dq[3]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[3]~feeder                                      ; 0                 ; 6       ;
; dram_dq[2]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[2]~feeder                                      ; 0                 ; 6       ;
; dram_dq[1]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[1]~feeder                                      ; 0                 ; 6       ;
; dram_dq[0]                                                                                            ;                   ;         ;
;      - mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[0]~feeder                                      ; 0                 ; 6       ;
; fpga_rst                                                                                              ;                   ;         ;
;      - LEDG0                                                                                          ; 1                 ; 6       ;
;      - global_nets_top:inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|reset_d1~feeder ; 1                 ; 6       ;
; dbg_img_tx_en_sw                                                                                      ;                   ;         ;
; fpga_clk                                                                                              ;                   ;         ;
; dbg_trig_sw                                                                                           ;                   ;         ;
; dbg_trigger_in                                                                                        ;                   ;         ;
;      - mds_top:inst2|img_man_top:img_man_top_inst|dbg_manipulation_trig~0                             ; 0                 ; 6       ;
;      - mds_top:inst2|img_man_top:img_man_top_inst|en_trig_proc~0                                      ; 0                 ; 6       ;
; uart_serial_in                                                                                        ;                   ;         ;
;      - mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|din_d1~0                                  ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                    ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; fpga_clk                                                                                                                                                                                                ; PIN_N2             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fpga_clk                                                                                                                                                                                                ; PIN_N2             ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0                                                                                                                ; PLL_1              ; 558     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1                                                                                                                ; PLL_1              ; 2063    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2                                                                                                                ; PLL_1              ; 261     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|async_rst_i                                                                                                              ; LCCOMB_X25_Y14_N26 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|sync_rst_out                                                                                                             ; LCFF_X24_Y14_N25   ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out                                                                                                         ; LCFF_X24_Y14_N1    ; 553     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sys_inst|sync_rst_out                                                                                                           ; LCFF_X23_Y24_N29   ; 1747    ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_vesa_inst|sync_rst_out                                                                                                          ; LCFF_X23_Y14_N9    ; 173     ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram14|decode_o37:decode17|eq_node[0] ; LCCOMB_X23_Y25_N16 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram14|decode_o37:decode17|eq_node[1] ; LCCOMB_X23_Y25_N20 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_9d9:wraclr|dffe26a[0]                                                        ; LCFF_X23_Y25_N1    ; 105     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_ahe:rdaclr|dffe21a[0]                                                        ; LCFF_X24_Y26_N1    ; 20      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|op_1~26                                                                              ; LCCOMB_X46_Y21_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|rdcnt_addr_ena                                                                       ; LCCOMB_X24_Y26_N10 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|valid_wrreq~0                                                                        ; LCCOMB_X23_Y25_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr                                                                                                                                                 ; LCCOMB_X23_Y24_N22 ; 64      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_rd_req~0                                                                                                                                                  ; LCCOMB_X24_Y27_N8  ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|din_ack~1                                                                                                                          ; LCCOMB_X30_Y24_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|altsyncram:mem_rtl_0|altsyncram_2vg1:auto_generated|decode_1oa:decode2|eq_node[1]                                                  ; LCCOMB_X43_Y21_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|count[3]~0                                                                                                                         ; LCCOMB_X45_Y20_N2  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|mem~39                                                                                                                             ; LCCOMB_X44_Y21_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|mem~40                                                                                                                             ; LCCOMB_X43_Y21_N0  ; 9       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|mem~44                                                                                                                             ; LCCOMB_X40_Y22_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[10]~39                                                                                                                  ; LCCOMB_X43_Y21_N14 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[10]~40                                                                                                                  ; LCCOMB_X43_Y21_N24 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|ack_err_cnt[3]~15                                                                                                                   ; LCCOMB_X25_Y17_N28 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|cur_st.wbm_init_rx_st                                                                                                               ; LCFF_X24_Y21_N19   ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[0]~3                                                                                                                        ; LCCOMB_X25_Y23_N26 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[9]~14                                                                                                                        ; LCCOMB_X27_Y18_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|tot_req_pix[16]~28                                                                                                                  ; LCCOMB_X24_Y22_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|vsync_sig                                                                                                                           ; LCFF_X23_Y24_N1    ; 69      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_flag                                                                                                      ; LCFF_X25_Y29_N29   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[8]~30                                                                                                      ; LCCOMB_X20_Y28_N0  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[8]~32                                                                                                      ; LCCOMB_X20_Y28_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|vcnt[3]~26                                                                                                      ; LCCOMB_X20_Y28_N8  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|vcnt[3]~27                                                                                                      ; LCCOMB_X20_Y28_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|b_out[5]~17                                                                                                                 ; LCCOMB_X22_Y27_N6  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|image_tx_en_i~0                                                                                                             ; LCCOMB_X20_Y26_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[9]~3                                                                                                          ; LCCOMB_X22_Y24_N4  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[9]~1                                                                                                                   ; LCCOMB_X21_Y27_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vesa_en_i                                                                                                                   ; LCFF_X19_Y26_N17   ; 33      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_mux_d2                                                                                                                                                  ; LCFF_X28_Y25_N9    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|Equal1~5                                                                                                                            ; LCCOMB_X40_Y14_N26 ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|col_fraction_calc_after_crop[22]~30                                                                                                 ; LCCOMB_X40_Y18_N22 ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|enable_unit                                                                                                                         ; LCFF_X41_Y15_N23   ; 373     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|in_range                                                                                                                            ; LCFF_X36_Y19_N7    ; 107     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|enable_unit                                                                                                                           ; LCFF_X41_Y21_N13   ; 84      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|en_trig_proc                                                                                                                                                 ; LCFF_X12_Y16_N31   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                       ; LCCOMB_X30_Y23_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:1:gen_reg_dbg_inst|din_ack~2                                                                                                       ; LCCOMB_X30_Y23_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[3]~0                                                                                                   ; LCCOMB_X33_Y23_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[3]~0                                                                                                   ; LCCOMB_X30_Y23_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                   ; LCCOMB_X33_Y23_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:1:gen_reg_dbg_inst|din_ack~1                                                                                                   ; LCCOMB_X33_Y23_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\y_start_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                   ; LCCOMB_X30_Y23_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\y_start_reg_generate:1:gen_reg_dbg_inst|din_ack~0                                                                                                   ; LCCOMB_X33_Y23_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                      ; LCCOMB_X33_Y23_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:1:gen_reg_dbg_inst|din_ack~0                                                                                                      ; LCCOMB_X33_Y23_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:gen_reg_type_inst|din_ack~2                                                                                                                          ; LCCOMB_X30_Y23_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|RAM_is_full~0                                                                                                           ; LCCOMB_X29_Y14_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector20~1                                                                                                            ; LCCOMB_X28_Y17_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_req_trig                                                                                                           ; LCFF_X41_Y21_N1    ; 19      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bl_pixel[7]~0                                                                                                           ; LCCOMB_X33_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|br_pixel[7]~0                                                                                                           ; LCCOMB_X32_Y18_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[3]~2                                                                                                   ; LCCOMB_X36_Y15_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.fsm_bilinear_st                                                                                                  ; LCFF_X41_Y21_N25   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.fsm_idle_st                                                                                                      ; LCFF_X36_Y15_N23   ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.result_to_RAM_st                                                                                                 ; LCFF_X41_Y21_N17   ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|finish_read_pxl[0]~0                                                                                                    ; LCCOMB_X32_Y18_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|finish_read_pxl[0]~1                                                                                                    ; LCCOMB_X32_Y18_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|r_wr_wbm_dat_o[1]~0                                                                                                     ; LCCOMB_X33_Y18_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_out_valid                                                                                                      ; LCFF_X30_Y18_N15   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_din_valid                                                                                                           ; LCFF_X29_Y14_N31   ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|ram_data~34                                       ; LCCOMB_X28_Y15_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|ram_data~38                                       ; LCCOMB_X28_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|rd_adr_o_counter[2]~3                                                                                                   ; LCCOMB_X29_Y18_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.restart_sdram_after_read                                                                               ; LCFF_X32_Y18_N11   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[7]~31                                                                                                  ; LCCOMB_X36_Y15_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|tr_pixel[7]~0                                                                                                           ; LCCOMB_X33_Y18_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[4]~10                                                                                              ; LCCOMB_X30_Y18_N22 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[4]~17                                                                                              ; LCCOMB_X27_Y21_N8  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[4]~18                                                                                              ; LCCOMB_X27_Y21_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_back_proc~0                                                                                                       ; LCCOMB_X30_Y21_N16 ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|intercon:intercon_y_inst|cur_st                                                                                                                                                           ; LCFF_X29_Y18_N11   ; 46      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|intercon:intercon_y_inst|wbm_gnt[1]~0                                                                                                                                                     ; LCCOMB_X24_Y18_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|intercon:intercon_z_inst|cur_st                                                                                                                                                           ; LCFF_X31_Y24_N1    ; 22      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|intercon:intercon_z_inst|wbm_gnt[1]~0                                                                                                                                                     ; LCCOMB_X35_Y21_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_ack_i~2                                                                                                                                              ; LCCOMB_X27_Y20_N8  ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                           ; LCCOMB_X28_Y23_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:1:gen_reg_dbg_inst|din_ack~2                                                                                                           ; LCCOMB_X28_Y23_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[3]~0                                                                                                       ; LCCOMB_X28_Y23_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[3]~2                                                                                                                          ; LCCOMB_X28_Y23_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector42~4                                                                                               ; LCCOMB_X17_Y17_N10 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ack_i_cnt[2]~29                                                                                            ; LCCOMB_X12_Y19_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ack_i_cnt_proc~0                                                                                           ; LCCOMB_X12_Y19_N22 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[3]~12                                                                                            ; LCCOMB_X16_Y20_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_addr_in_i[5]~13                                                                                        ; LCCOMB_X14_Y14_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_cnt[7]~1                                                                                         ; LCCOMB_X15_Y17_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[0]~14                                                                                       ; LCCOMB_X16_Y19_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[9]~0                                                                                              ; LCCOMB_X14_Y18_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|release_arb_proc~0                                                                                         ; LCCOMB_X18_Y17_N16 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_bank_st                                                                                     ; LCFF_X17_Y15_N5    ; 45      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_rx_st                                                                                       ; LCFF_X17_Y15_N7    ; 68      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o[5]~24                                                                                            ; LCCOMB_X18_Y15_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o~25                                                                                               ; LCCOMB_X17_Y15_N18 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[0]~12                                                                                       ; LCCOMB_X24_Y18_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|rd_addr_reg_wbm[15]~0                                                                                      ; LCCOMB_X24_Y18_N16 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_idle_st                                                                                     ; LCFF_X25_Y18_N31   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_init_sdram_rx_st                                                                            ; LCFF_X25_Y18_N29   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|Selector26~1                                                                                               ; LCCOMB_X18_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|WideOr0                                                                                                    ; LCCOMB_X12_Y17_N10 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt[1]~11                                                                                            ; LCCOMB_X19_Y20_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[5]~28                                                                                            ; LCCOMB_X21_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|bank_switch_proc~5                                                                                         ; LCCOMB_X10_Y18_N24 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[1]~2                                                                                           ; LCCOMB_X21_Y18_N0  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_1st_data[13]~0                                                                                         ; LCCOMB_X19_Y18_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_addr_out_i[5]~12                                                                                       ; LCCOMB_X12_Y17_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[2]~13                                                                                       ; LCCOMB_X20_Y19_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_bank_st                                                                                     ; LCFF_X19_Y18_N7    ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_idle_st                                                                                     ; LCFF_X19_Y18_N11   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_tx_st                                                                                       ; LCFF_X19_Y18_N3    ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_tga_o[6]~15                                                                                            ; LCCOMB_X18_Y18_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt[2]~46                                                                                               ; LCCOMB_X18_Y18_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt_en                                                                                                  ; LCFF_X11_Y18_N13   ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt_internal_proc~0                                                                                     ; LCCOMB_X18_Y18_N26 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|done_cnt~3                                                                                                 ; LCCOMB_X25_Y19_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_din_valid                                                                                              ; LCFF_X25_Y19_N13   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_neg_stall_st                                                                                ; LCFF_X25_Y19_N5    ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_rx_st                                                                                       ; LCFF_X24_Y19_N31   ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_wbm_ack_i~0                                                                                                                      ; LCCOMB_X18_Y18_N10 ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|Selector0~0                                                                                                                                                          ; LCCOMB_X33_Y19_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|Selector32~0                                                                                                                                                         ; LCCOMB_X33_Y20_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|ack_i_cnt[1]~13                                                                                                                                                      ; LCCOMB_X43_Y19_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec|checksum_i[6]~12                                                                                                                     ; LCCOMB_X49_Y17_N8  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec|checksum_i[6]~13                                                                                                                     ; LCCOMB_X49_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|addr_blk[4]~0                                                                                                                                         ; LCCOMB_X48_Y17_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|crc_blk[7]~0                                                                                                                                          ; LCCOMB_X48_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|len_blk[0]~0                                                                                                                                          ; LCCOMB_X48_Y17_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|reset_crc                                                                                                                                             ; LCFF_X49_Y17_N5    ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|tx_regs                                                                                                                                               ; LCFF_X48_Y17_N5    ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|type_blk[7]~0                                                                                                                                         ; LCCOMB_X48_Y17_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|w_addr[2]~1                                                                                                                                           ; LCCOMB_X46_Y19_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en                                                                                                                                              ; LCFF_X51_Y17_N7    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en~0                                                                                                                                            ; LCCOMB_X50_Y18_N24 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|ram_aout_val                                                                                                                                                         ; LCFF_X34_Y20_N15   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|ram_bytes_left[6]~12                                                                                                                                                 ; LCCOMB_X46_Y19_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data~34                                                                                                                                     ; LCCOMB_X51_Y17_N26 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data~38                                                                                                                                     ; LCCOMB_X53_Y17_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.RX_ST                                                                                                                                       ; LCFF_X47_Y18_N3    ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.STOPBIT_ST                                                                                                                                  ; LCFF_X46_Y18_N29   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[4]~0                                                                                                                                          ; LCCOMB_X46_Y18_N14 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt[0]~0                                                                                                                                       ; LCCOMB_X47_Y18_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[7]~1                                                                                                                                    ; LCCOMB_X48_Y18_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|valid                                                                                                                                              ; LCFF_X46_Y18_N17   ; 22      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_adr_internal[0]~2                                                                                                                                                ; LCCOMB_X33_Y21_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_idle_st                                                                                                                                               ; LCFF_X34_Y20_N5    ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_neg_st                                                                                                                                                ; LCFF_X33_Y20_N17   ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_tx_st                                                                                                                                                 ; LCFF_X35_Y20_N11   ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_tx_type_st                                                                                                                                            ; LCFF_X34_Y20_N19   ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|Selector10~0                                                                                                                                                    ; LCCOMB_X19_Y16_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|blen_cnt[0]~15                                                                                                                                                  ; LCCOMB_X19_Y15_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|current_init_state.INIT_IDLE_ST~0                                                                                                                               ; LCCOMB_X21_Y14_N0  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|current_state.REFRESH_WAIT_ST~0                                                                                                                                 ; LCCOMB_X22_Y15_N14 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|current_state.WAIT_ACT_ST~0                                                                                                                                     ; LCCOMB_X19_Y14_N22 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[8]~0                                                                                                                                                    ; LCCOMB_X18_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|data_proc~2                                                                                                                                                     ; LCCOMB_X17_Y14_N2  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|dram_addr_r~6                                                                                                                                                   ; LCCOMB_X19_Y13_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state~23                                                                                                                                                   ; LCCOMB_X19_Y16_N30 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r                                                                                                                                                            ; LCFF_X10_Y14_N3    ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|rfsh_int_cntr[11]~14                                                                                                                                            ; LCCOMB_X21_Y15_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|sdram_controller:sdr_ctrl|wait_200us_cntr[3]~47                                                                                                                                           ; LCCOMB_X21_Y14_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc|checksum_i[3]~10                                                                                                                     ; LCCOMB_X21_Y22_N28 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc|checksum_i[3]~11                                                                                                                     ; LCCOMB_X21_Y22_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst|din_ack~2                                                                                                                               ; LCCOMB_X30_Y25_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_reg_addr_reg_inst|reg_data[0]~2                                                                                                                          ; LCCOMB_X31_Y25_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|din_ack~1                                                                                                                                  ; LCCOMB_X30_Y25_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|count_proc~0                                                                                                                                 ; LCCOMB_X14_Y22_N24 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|mem~24                                                                                                                                       ; LCCOMB_X15_Y22_N18 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|mem~26                                                                                                                                       ; LCCOMB_X15_Y22_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|crc_blk[0]~1                                                                                                                                          ; LCCOMB_X20_Y22_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.reg_crc_st                                                                                                                                     ; LCFF_X18_Y22_N11   ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st~15                                                                                                                                             ; LCCOMB_X19_Y21_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[0]~1                                                                                                                                             ; LCCOMB_X19_Y22_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|eof_blk[3]~0                                                                                                                                          ; LCCOMB_X19_Y21_N14 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|fsm_proc~0                                                                                                                                            ; LCCOMB_X19_Y21_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|read_addr_en                                                                                                                                          ; LCFF_X18_Y22_N1    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|reset_crc                                                                                                                                             ; LCFF_X19_Y21_N25   ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~31                                                                                                                                     ; LCCOMB_X25_Y20_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~35                                                                                                                                     ; LCCOMB_X28_Y23_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt[4]~35                                                                                                                              ; LCCOMB_X28_Y20_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt_proc~0                                                                                                                             ; LCCOMB_X27_Y20_N28 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr[3]~0                                                                                                                             ; LCCOMB_X31_Y20_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|fifo_rd_en                                                                                                                                         ; LCFF_X17_Y22_N23   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt[0]~1                                                                                                                                       ; LCCOMB_X17_Y21_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|sr[4]~3                                                                                                                                            ; LCCOMB_X17_Y21_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|sr~1                                                                                                                                               ; LCCOMB_X17_Y21_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; fpga_clk                                                                                        ; PIN_N2           ; 14      ; Global Clock         ; GCLK2            ; --                        ;
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0        ; PLL_1            ; 558     ; Global Clock         ; GCLK1            ; --                        ;
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1        ; PLL_1            ; 2063    ; Global Clock         ; GCLK3            ; --                        ;
; global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2        ; PLL_1            ; 261     ; Global Clock         ; GCLK0            ; --                        ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out ; LCFF_X24_Y14_N1  ; 553     ; Global Clock         ; GCLK14           ; --                        ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sys_inst|sync_rst_out   ; LCFF_X23_Y24_N29 ; 1747    ; Global Clock         ; GCLK12           ; --                        ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_vesa_inst|sync_rst_out  ; LCFF_X23_Y14_N9  ; 173     ; Global Clock         ; GCLK15           ; --                        ;
+-------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|enable_unit                                                                                                                         ; 373     ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|in_range                                                                                                                            ; 107     ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_9d9:wraclr|dffe26a[0]                                                        ; 105     ;
; ~GND                                                                                                                                                                                                    ; 98      ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|enable_unit                                                                                                                           ; 84      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|vsync_sig                                                                                                                           ; 69      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_rx_st                                                                                       ; 68      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr                                                                                                                                                 ; 64      ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out                                                                                                         ; 63      ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|col_fraction_calc_after_crop[22]~30                                                                                                 ; 62      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_tx_st                                                                                       ; 52      ;
; mds_top:inst2|intercon:intercon_z_inst|wbm_gnt[1]                                                                                                                                                       ; 51      ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_neg_st                                                                                                                                                ; 50      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux27~5                                                                                                                                                          ; 48      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_neg_stall_st                                                                                ; 46      ;
; mds_top:inst2|intercon:intercon_y_inst|cur_st                                                                                                                                                           ; 46      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_bank_st                                                                                     ; 45      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_gnt_i                                                                                                                            ; 45      ;
; mds_top:inst2|intercon:intercon_y_inst|wbm_gnt[0]                                                                                                                                                       ; 43      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux7~3                                                                                                                                                           ; 43      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt_en                                                                                                  ; 40      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_SDRAM_state.write_burst_st                                                                                        ; 40      ;
; mds_top:inst2|intercon:intercon_y_inst|wbm_gnt[1]                                                                                                                                                       ; 39      ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_tgc_o                                                                                                                                    ; 38      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_back_proc~0                                                                                                       ; 37      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_rd_req~0                                                                                                                                                  ; 35      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_adr_i~6                                                                                                                                                   ; 35      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_req_add[9]                                                                                                                      ; 34      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux8~6                                                                                                                                                           ; 33      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.result_to_RAM_st                                                                                                 ; 33      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vesa_en_i                                                                                                                   ; 33      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_mux_d2                                                                                                                                                  ; 32      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|type_reg_wbm_d2[0]                                                                                                                  ; 32      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux9~3                                                                                                                                                           ; 32      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_adr_i[31]~5                                                                                                                                               ; 31      ;
; mds_top:inst2|intercon:intercon_z_inst|wbs_gnt[0]                                                                                                                                                       ; 31      ;
; mds_top:inst2|intercon:intercon_z_inst|wbm_gnt[0]                                                                                                                                                       ; 31      ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st.wbm_rx_st                                                                                                                         ; 30      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.fsm_idle_st                                                                                                      ; 30      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_tgc_i[0]~1                                                                                                                                                ; 29      ;
; mds_top:inst2|intercon:intercon_z_inst|wbs_gnt[1]                                                                                                                                                       ; 29      ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_tx_type_st                                                                                                                                            ; 29      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_data                                                                                                                    ; 28      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_tgc_i[2]~0                                                                                                                                                ; 28      ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_tx_st                                                                                                                                                 ; 28      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|rdcnt_addr_ena                                                                       ; 27      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_bank_st                                                                                     ; 27      ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|tx_regs                                                                                                                                               ; 27      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux6~9                                                                                                                                                           ; 26      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[9]                                             ; 25      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[8]                                             ; 25      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[6]                                             ; 25      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[5]                                             ; 25      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[3]                                             ; 25      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[2]                                             ; 25      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|cur_st.wbm_init_rx_st                                                                                                               ; 25      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_req_arb_st                                                                                  ; 25      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[1]                                             ; 24      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[8]                                             ; 24      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[5]                                             ; 24      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[2]                                             ; 24      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state~23                                                                                                                                                   ; 24      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|b_out[5]~17                                                                                                                 ; 24      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_adr_i~11                                                                                                                                                  ; 23      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|rd_addr_reg_wbm[15]~0                                                                                      ; 23      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[11]                                            ; 23      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[4]                                             ; 23      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[0]                                             ; 23      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[9]                                             ; 23      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[6]                                             ; 23      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[3]                                             ; 23      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[0]                                             ; 23      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector19~0                                                                                                            ; 23      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[10]                                            ; 22      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[7]                                             ; 22      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[11]                                            ; 22      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[10]                                            ; 22      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[7]                                             ; 22      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[4]                                             ; 22      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[1]                                             ; 22      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector42~4                                                                                               ; 22      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[1]~2                                                                                           ; 22      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_wait_burst_st                                                                               ; 22      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux41~5                                                                                                                                                          ; 22      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_adr_i~7                                                                                                                                                   ; 22      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_adr_i[10]~2                                                                                                                                               ; 22      ;
; mds_top:inst2|intercon:intercon_z_inst|cur_st                                                                                                                                                           ; 22      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wbm_cyc_o~1                                                                                                                         ; 22      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|valid                                                                                                                                              ; 22      ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[0]                                                                                                                                ; 21      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_req_arb_st                                                                                  ; 21      ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|Equal1~5                                                                                                                            ; 20      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.data_st                                                                                                                                        ; 20      ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.data_st                                                                                                                                        ; 20      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|op_1~26                                                                              ; 20      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_ahe:rdaclr|dffe21a[0]                                                        ; 20      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|data_proc~2                                                                                                                                                     ; 20      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|first_rx_bool                                                                                              ; 20      ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st.TX_ST                                                                                                                                       ; 20      ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en~0                                                                                                                                            ; 19      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bili_req_trig                                                                                                           ; 19      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|bank_switch_proc~5                                                                                         ; 19      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_wait_burst_st                                                                               ; 19      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt[7]~0                                                                                         ; 18      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt[2]~46                                                                                               ; 18      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt_internal_proc~0                                                                                     ; 18      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[0]~3                                                                                                                        ; 18      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[9]~0                                                                                              ; 18      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_rx_st                                                                                       ; 18      ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_idle_st                                                                                                                                               ; 18      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|eof_blk[3]~0                                                                                                                                          ; 17      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|fsm_proc~0                                                                                                                                            ; 17      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|dat_1st_bool                                                                                               ; 17      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|oe_r                                                                                                                                                            ; 17      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_SDRAM_state.write_type_reg_0x01_st                                                                                ; 17      ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|bl_out[0]                                                                                                                           ; 16      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|dat_o_r[8]~0                                                                                                                                                    ; 16      ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|w_addr[2]~1                                                                                                                                           ; 16      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_1st_data[13]~0                                                                                         ; 16      ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|len_blk[0]~0                                                                                                                                          ; 16      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|image_tx_en_i~0                                                                                                             ; 16      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram14|decode_o37:decode17|eq_node[1] ; 16      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram14|decode_o37:decode17|eq_node[0] ; 16      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|ram_words_in_d2[8]                                                                                                                  ; 16      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_idle_st                                                                                     ; 16      ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st.wbm_wait_burst_st                                                                                                                 ; 16      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|current_state.WAIT_ACT_ST~0                                                                                                                                     ; 16      ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_ack_i[0]~0                                                                                                                                                ; 16      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|wait_200us_cntr[3]~47                                                                                                                                           ; 15      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|current_state.REFRESH_WAIT_ST~0                                                                                                                                 ; 15      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|current_init_state.INIT_IDLE_ST~0                                                                                                                               ; 15      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|restart_rd_bool                                                                                            ; 15      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.IDLE_ST                                                                                                                                     ; 14      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.reg_crc_st                                                                                                                                     ; 14      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|LessThan0~1                                                                                                             ; 14      ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st.REGDATA_ST                                                                                                                                  ; 14      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|type_reg_wbm_d2[0]                                                                                                                  ; 14      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|tr_pixel[7]~0                                                                                                           ; 14      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.wait_ack_1_st                                                                                          ; 14      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.ACT_ST                                                                                                                                               ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[9]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[7]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[6]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[5]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[4]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[3]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[2]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[1]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[8]                                                                                                                      ; 14      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[0]                                                                                                                      ; 14      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.addr_st                                                                                                                                        ; 13      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[10]~40                                                                                                                  ; 13      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[10]~39                                                                                                                  ; 13      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[0]                                                                                                                                         ; 13      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[1]                                                                                                                                         ; 13      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|count[3]~0                                                                                                                         ; 13      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|Equal3~0                                                                                                                           ; 13      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|Equal4~1                                                                                                                                           ; 13      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|dout_valid_i                                                                                                                                          ; 13      ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|fifo_rd_en                                                                                                                                         ; 13      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|release_arb_proc~0                                                                                         ; 13      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_cnt_zero_bool                                                                                          ; 13      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_idle_st                                                                                     ; 13      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[4]~10                                                                                              ; 13      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.wait_ack_2_st                                                                                          ; 13      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_adr_i[0]~3                                                                                                                                                ; 13      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux6~5                                                                                                                                                           ; 13      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux6~4                                                                                                                                                           ; 13      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_init_state.INIT_MODE_REG_ST                                                                                                                                ; 13      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[6]                                                                                                     ; 13      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[3]                                                                                                     ; 13      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[1]                                                                                                     ; 13      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[0]                                                                                                     ; 13      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|en_write_proc                                                                                                           ; 13      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[8]                                                                                          ; 13      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.len_st                                                                                                                                         ; 12      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.crc_st                                                                                                                                         ; 12      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|Equal0~8                                                                                                        ; 12      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[1]~0                                                                                                                                    ; 12      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|rfsh_int_cntr[11]~14                                                                                                                                            ; 12      ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt_proc~0                                                                                                                             ; 12      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_idle_st                                                                                     ; 12      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector81~0                                                                                                            ; 12      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.restart_sdram_after_read                                                                               ; 12      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~2                                                                                                                                               ; 12      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[0]                                                                                                     ; 12      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[7]                                                                                                     ; 12      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[5]                                                                                                     ; 12      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[4]                                                                                                     ; 12      ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[2]                                                                                                     ; 12      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|cyc_internal                                                                                                                        ; 12      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[11]                                                                                                                     ; 12      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[10]                                                                                                                     ; 12      ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt[4]~35                                                                                                                              ; 11      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.type_st                                                                                                                                        ; 11      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.RX_ST                                                                                                                                       ; 11      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[2]                                                                                                                                         ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~12                                                                                                                   ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~10                                                                                                                   ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~7                                                                                                                    ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~6                                                                                                                    ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~5                                                                                                                    ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~4                                                                                                                    ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~3                                                                                                                    ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~2                                                                                                                    ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~1                                                                                                                    ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~0                                                                                                                    ; 11      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[4]~0                                                                                                                                          ; 11      ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|Equal3~0                                                                                                                                     ; 11      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[7]~31                                                                                                  ; 11      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.fsm_bilinear_st                                                                                                  ; 11      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|RAM_is_full~0                                                                                                           ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|ack_err_cnt[3]~15                                                                                                                   ; 11      ;
; mds_top:inst2|rx_path:rx_path_inst|ack_i_cnt[1]~13                                                                                                                                                      ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[4]~0                                                                                                                   ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[31]~7                                                                                                                                               ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[30]~6                                                                                                                                               ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[29]~5                                                                                                                                               ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[28]~4                                                                                                                                               ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[27]~3                                                                                                                                               ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[26]~2                                                                                                                                               ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[25]~1                                                                                                                                               ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[24]~0                                                                                                                                               ; 11      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.fsm_increment_coord_st                                                                                           ; 11      ;
; mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg_cyc~5                                                                                                                                                ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux5~4                                                                                                                                                           ; 11      ;
; mds_top:inst2|intercon:intercon_z_inst|Mux28~2                                                                                                                                                          ; 11      ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_wait_type_st                                                                                                                                          ; 11      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.WAIT_PRE_ST                                                                                                                                          ; 11      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[0]                                                                                                                            ; 11      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vsync_i                                                                                                                     ; 11      ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~11                                                                                                                                          ; 10      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|reset_crc                                                                                                                                             ; 10      ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|reset_crc                                                                                                                                             ; 10      ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[7]~1                                                                                                                                    ; 10      ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.idle_st                                                                                                                                        ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|fifo_wr_en                                                                                                                          ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector20~1                                                                                                            ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|vcnt[3]~27                                                                                                      ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|vcnt[3]~26                                                                                                      ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[8]~32                                                                                                      ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[8]~30                                                                                                      ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt[7]~1                                                                                         ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[3]~2                                                                                                   ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_calc_oor                                                                                                           ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|rd_adr_o_counter[2]~3                                                                                                   ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|rd_adr_o_counter[2]~0                                                                                                   ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[0]~12                                                                                       ; 10      ;
; mds_top:inst2|rx_path:rx_path_inst|ram_bytes_left[6]~12                                                                                                                                                 ; 10      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|Selector10~0                                                                                                                                                    ; 10      ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|Equal0~2                                                                                                                                           ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|br_pixel[7]~0                                                                                                           ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|restart_i                                                                                                  ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[9]~14                                                                                                                        ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[4]~18                                                                                              ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[4]~17                                                                                              ; 10      ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_adr_internal[0]~2                                                                                                                                                ; 10      ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr[3]~0                                                                                                                             ; 10      ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst|reg_data[0]                                                                                                                             ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[9]~1                                                                                                                   ; 10      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|dram_addr_r~6                                                                                                                                                   ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_dbg_reg_lsb_1_st                                                                                 ; 10      ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_dbg_reg_msb_2_st                                                                                 ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ack_i_cnt_proc~0                                                                                           ; 10      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbm_stall_i[0]~2                                                                                                                                              ; 10      ;
; mds_top:inst2|tx_path:tx_path_inst|wbs_reg_cyc~1                                                                                                                                                        ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[8]                                                                                                                     ; 10      ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[9]                                                                                                                     ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[5]                                                                                                         ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[4]                                                                                                         ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[3]                                                                                                         ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[2]                                                                                                         ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[1]                                                                                                         ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[0]                                                                                                         ; 10      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|new_blen_n[8]                                                                                                                                                   ; 10      ;
; mds_top:inst2|sdram_controller:sdr_ctrl|LessThan4~14                                                                                                                                                    ; 10      ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[8]                                                                                          ; 10      ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_adr_i~12                                                                                                                                                  ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ack_i_cnt[2]~29                                                                                            ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:1:gen_reg_dbg_inst|din_ack~2                                                                                                           ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[3]~2                                                                                                                          ; 9       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc[3]~1                                                                                                                                         ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[9]~3                                                                                                          ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[5]~1                                                                                                          ; 9       ;
; mds_top:inst2|rx_path:rx_path_inst|Selector0~0                                                                                                                                                          ; 9       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|crc_data_valid_proc~0                                                                                                                                 ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_addr_in_i[5]~13                                                                                        ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o~25                                                                                               ; 9       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|read_addr_en                                                                                                                                          ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_addr_out_i[5]~12                                                                                       ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|WideOr0                                                                                                    ; 9       ;
; mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|dout_valid                                                                                                                                      ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~14                                                                                                                   ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup~13                                                                                                                   ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|mem~40                                                                                                                             ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|tot_req_pix[16]~28                                                                                                                  ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|ram_num_words_d2[8]                                                                                                                 ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[2]~13                                                                                       ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[0]~14                                                                                       ; 9       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|blk_pos[0]                                                                                                                                            ; 9       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|blk_pos[1]                                                                                                                                            ; 9       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[7]                                                                                                                                            ; 9       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|blen_cnt[0]~15                                                                                                                                                  ; 9       ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|sr[4]~3                                                                                                                                            ; 9       ;
; mds_top:inst2|rx_path:rx_path_inst|ram_aout_val                                                                                                                                                         ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_out_valid                                                                                                      ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|finish_read_pxl[0]~0                                                                                                    ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt_proc~0                                                                                           ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                      ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:1:gen_reg_dbg_inst|din_ack~0                                                                                                      ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\y_start_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                   ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\y_start_reg_generate:1:gen_reg_dbg_inst|din_ack~0                                                                                                   ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                   ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:1:gen_reg_dbg_inst|din_ack~1                                                                                                   ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                       ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:1:gen_reg_dbg_inst|din_ack~2                                                                                                       ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:gen_reg_type_inst|din_ack~2                                                                                                                          ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                           ; 9       ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst|din_ack~2                                                                                                                               ; 9       ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|din_ack~1                                                                                                                                  ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|din_ack~1                                                                                                                          ; 9       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st.wbm_idle_st                                                                                                                       ; 9       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_words_left[10]                                                                                                                           ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[9]~0                                                                                                                   ; 9       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|tRCD_tRP_tRSC_cntr[1]                                                                                                                                           ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[3]~0                                                                                                       ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[3]~0                                                                                                   ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:0:gen_reg_dbg_inst|reg_data[3]~0                                                                                                   ; 9       ;
; mds_top:inst2|rx_path:rx_path_inst|dat_1st_bool                                                                                                                                                         ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_wbm_stall_i~0                                                                                                                    ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_dbg_reg_msb_1_st                                                                                 ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_dbg_reg_lsb_2_st                                                                                 ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector79~0                                                                                                            ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_SDRAM_state.write_wb_addr_msb_st                                                                                  ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_SDRAM_state.write_wb_addr_half_bank_st                                                                            ; 9       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.prepare_for_second_pair_st                                                                             ; 9       ;
; mds_top:inst2|intercon:intercon_y_inst|Mux28~2                                                                                                                                                          ; 9       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbs_cyc_i[0]~0                                                                                                                                                ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt[8]                                                                                               ; 9       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_adr_i[3]~4                                                                                                                                                ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[5]                                                                                                                     ; 9       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[7]                                                                                                                     ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[1]                                                                                                                            ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|LessThan4~14                                                                                               ; 9       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_words_i[8]~4                                                                                           ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[5]~28                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt[1]~11                                                                                            ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|bl_pixel[7]~0                                                                                                           ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|wbs_reg_dout~0                                                                                                                                                   ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc[3]~4                                                                                                                                         ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc[3]~0                                                                                                                                         ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~35                                                                                                                                     ; 8       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~9                                                                                                                                           ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|wbs_reg_dout~4                                                                                                                                                       ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc|checksum_i[3]~11                                                                                                                     ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc|checksum_i[3]~10                                                                                                                     ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~31                                                                                                                                     ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~19                                                                                                                                     ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|crc_blk[0]~1                                                                                                                                          ; 8       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_tga_i[8]~3                                                                                                                                                ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec|checksum_i[6]~13                                                                                                                     ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec|checksum_i[6]~12                                                                                                                     ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|crc_blk[7]~0                                                                                                                                          ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|blk_pos[0]                                                                                                                                            ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|Selector2~1                                                                                                                                        ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|Selector2~0                                                                                                                                        ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|mem~26                                                                                                                                       ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|mem~44                                                                                                                             ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|addr_blk[4]~0                                                                                                                                         ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|Selector14~0                                                                                                                                 ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|Selector13~0                                                                                                                                 ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_tga_o[6]~15                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o[5]~24                                                                                            ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|mem~24                                                                                                                                       ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data~38                                                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|ram_data~38                                       ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|mem~39                                                                                                                             ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|altsyncram:mem_rtl_0|altsyncram_2vg1:auto_generated|address_reg_b[0]                                                               ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|valid_wrreq~0                                                                        ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|Selector26~1                                                                                               ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_sum_st                                                                                      ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|WideOr0~0                                                                                                  ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[3]~12                                                                                            ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[5]                                                                                                                                            ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[2]                                                                                                                                            ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[6]                                                                                                                                            ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[3]                                                                                                                                            ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|type_blk[7]~0                                                                                                                                         ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst|reg_data~0                                                                                                                              ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_reg_addr_reg_inst|reg_data[0]~2                                                                                                                          ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|gen_reg:gen_reg_addr_reg_inst|reg_data~0                                                                                                                             ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|Equal2~0                                                                                                                                     ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|r_out~0                                                                                                         ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|g_out~0                                                                                                         ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|r_wr_wbm_dat_o[4]~1                                                                                                     ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data~34                                                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|ram_data~34                                       ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|left_frame[4]                                                                                                                                                ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|LessThan3~0                                                                                                     ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_cnt[7]~1                                                                                         ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o~9                                                                                                ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector20~0                                                                                               ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o~6                                                                                                ; 8       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_ack_i~0                                                                                                                                              ; 8       ;
; mds_top:inst2|rx_path:rx_path_inst|type_reg_offset[0]                                                                                                                                                   ; 8       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux27~1                                                                                                                                                          ; 8       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux27~0                                                                                                                                                          ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|left_frame_i[4]                                                                                                             ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram14|out_address_reg_a[0]           ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_ready_der                                                                                              ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_dbg_reg_start_bank_2_st                                                                          ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_dbg_reg_start_bank_1_st                                                                          ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|finish_write_proc                                                                                                       ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_SDRAM_state.write_type_reg_0x00_st                                                                                ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|WideOr13~0                                                                                                              ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_type_reg_0x80_2_st                                                                               ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.read_idle_st                                                                                           ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|cur_st.wbm_idle_st                                                                                                                  ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ack_o_sr                                                                                                   ; 8       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux6~3                                                                                                                                                           ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[3]                                                                                                                     ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[4]                                                                                                                     ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[5]                                                                                                                     ; 8       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[6]                                                                                                                     ; 8       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.WRITE0_ST                                                                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[7]                                                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[6]                                                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[5]                                                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[4]                                                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[3]                                                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[2]                                                                                                                            ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[7]                                                                                                         ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|reg_data[6]                                                                                                         ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[7]                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[6]                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[5]                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[4]                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[3]                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[2]                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\sin_reg_generate:1:gen_reg_dbg_inst|reg_data[1]                                                                                                     ; 8       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_cyc_o~0                                                                                                          ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|LessThan0~14                                                                                               ; 8       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|LessThan1~14                                                                                               ; 8       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|blen_cnt[0]                                                                                                                                                     ; 8       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc~3                                                                                                                                            ; 7       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.STARTBIT_ST                                                                                                                                 ; 7       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|blk_pos[1]                                                                                                                                            ; 7       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[0]~1                                                                                                                                             ; 7       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|write_addr[1]                                                                                                                                ; 7       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|write_addr[0]                                                                                                                                ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_flag                                                                                                      ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_state[0]                                                                                                  ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_done_st                                                                                     ; 7       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.crc_st                                                                                                                                         ; 7       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.STOPBIT_ST                                                                                                                                  ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|upper_frame[3]                                                                                                  ; 7       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[0]                                                                                                                                            ; 7       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[1]                                                                                                                                            ; 7       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[4]                                                                                                                                            ; 7       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.eof_st                                                                                                                                         ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[12]                                            ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter13a[13]                                            ; 7       ;
; mds_top:inst2|img_man_top:img_man_top_inst|en_trig_proc                                                                                                                                                 ; 7       ;
; mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg_cyc~10                                                                                                                                               ; 7       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|Equal4~0                                                                                                                                                        ; 7       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|tRC_cntr[0]                                                                                                                                                     ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|left_frame_i[5]                                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[2]~9                                                                                        ; 7       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_SDRAM_state.write_idle_st                                                                                         ; 7       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux40~12                                                                                                                                                         ; 7       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|restart_bank[0]                                                                                                         ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|cur_st.wbm_rx_st                                                                                                                    ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|cur_st.end_cyc_st                                                                                                                   ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector8~0                                                                                                ; 7       ;
; mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg_cyc~4                                                                                                                                                ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|Equal0~3                                                                                                                                                         ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|Equal2~0                                                                                                                                                         ; 7       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux29~1                                                                                                                                                          ; 7       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux31~7                                                                                                                                                          ; 7       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_SDRAM_state.prep_st                                                                                               ; 7       ;
; mds_top:inst2|rx_path:rx_path_inst|wbm_cur_st.wbm_wait_burst_st                                                                                                                                         ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[2]                                                                                                                     ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[1]                                                                                                                     ; 7       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_init_state.INIT_PRECHARGE_ST                                                                                                                               ; 7       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|current_state.ACT_ST~0                                                                                                                                          ; 7       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|init_done                                                                                                                                                       ; 7       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[18]                                                                                                                         ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[8]                                                                                          ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[9]                                                                                          ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[6]                                                                                          ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[7]                                                                                          ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[4]                                                                                          ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[5]                                                                                          ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[3]                                                                                          ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[2]                                                                                          ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[1]                                                                                          ; 7       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|blen_cnt[1]                                                                                                                                                     ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[0]                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[1]                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[2]                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[3]                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[4]                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[5]                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[6]                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[7]                                                                                             ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|release_arb_cnt[12]                                                                                        ; 7       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_delay_cnt[0]                                                                                           ; 6       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~30                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~10                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~8                                                                                                                                           ; 6       ;
; mds_top:inst2|tx_path:tx_path_inst|wbs_reg_dout~3                                                                                                                                                       ; 6       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|eof_blk[3]                                                                                                                                            ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|valid_counter[0]                                                                                                                    ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_enable                                                                                                             ; 6       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|Equal1~2                                                                                                                                           ; 6       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|write_addr[2]                                                                                                                                ; 6       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[1]                                                                                                                                      ; 6       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[2]                                                                                                                                      ; 6       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|din_d2                                                                                                                                             ; 6       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|count_proc~0                                                                                                                                 ; 6       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|read_addr_dup[0]                                                                                                                             ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|Equal2~2                                                                                                                           ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_wait_sum_st                                                                                 ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_init_sdram_rx_st                                                                            ; 6       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|count[1]                                                                                                                                     ; 6       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|count[0]                                                                                                                                     ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector44~0                                                                                                            ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|r_wr_wbm_dat_o[1]~0                                                                                                     ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|lower_frame[4]                                                                                                                                               ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|lower_frame[3]                                                                                                                                               ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.fsm_address_calc_st                                                                                              ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|trig_cnt[0]                                                                                                                                                  ; 6       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_ack_i~2                                                                                                                                              ; 6       ;
; mds_top:inst2|rx_path:rx_path_inst|type_reg_offset[1]                                                                                                                                                   ; 6       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|LessThan6~0                                                                                                                                                     ; 6       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.READ5_ST                                                                                                                                             ; 6       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|current_state.IDLE_ST~0                                                                                                                                         ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux20~2                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux20~1                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux21~2                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux21~1                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux22~2                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux22~1                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux23~2                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux23~1                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux24~2                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux24~1                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux25~2                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux25~1                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux26~2                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux26~1                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux27~4                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux27~3                                                                                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal0~2                                                                                                   ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_first                                                                                                              ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|restart_bank[1]                                                                                                         ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|restart_bank[2]                                                                                                         ; 6       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_err_i[0]~0                                                                                                                                                ; 6       ;
; mds_top:inst2|intercon:intercon_y_inst|Mux28~1                                                                                                                                                          ; 6       ;
; mds_top:inst2|intercon:intercon_y_inst|Mux28~0                                                                                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_wbm_ack_i~0                                                                                                                      ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal7~5                                                                                                   ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal2~2                                                                                                   ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux5~2                                                                                                                                                           ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux5~1                                                                                                                                                           ; 6       ;
; mds_top:inst2|intercon:intercon_z_inst|Equal21~0                                                                                                                                                        ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|wr_wbs_reg_cyc~1                                                                                                                                                 ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_cyc~0                                                                                                                                                ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[6]                                                                                                                     ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[9]                                                                                                                     ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[7]                                                                                                                     ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[8]                                                                                                                     ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[4]                                                                                                                     ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[0]                                                                                                                     ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[10]                                                                                                                    ; 6       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.WRITE_BST_STOP_ST                                                                                                                                    ; 6       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_init_state.INIT_AUTO_REF_ST                                                                                                                                ; 6       ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|sync_rst_out                                                                                                             ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[7]                                                                                                         ; 6       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[9]                                                                                                         ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[2]                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[3]                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[4]                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[5]                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[6]                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[7]                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[0]                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[1]                                                                                          ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[0]                                                                                          ; 6       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|final_pixel                                                                                                             ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[4]                                                                                                ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[5]                                                                                                ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[6]                                                                                                ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[7]                                                                                                ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[0]                                                                                                ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[1]                                                                                                ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[2]                                                                                                ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[3]                                                                                                ; 6       ;
; mds_top:inst2|rx_path:rx_path_inst|ack_i_cnt[0]                                                                                                                                                         ; 6       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_delay_cnt[1]                                                                                           ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_delay_cnt[2]                                                                                           ; 5       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[6]~75                                                                                                                                          ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|reg_data[7]                                                                                                     ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|reg_data[6]                                                                                                     ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|reg_data[5]                                                                                                     ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|reg_data[4]                                                                                                     ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|reg_data[3]                                                                                                     ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|reg_data[2]                                                                                                     ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|reg_data[1]                                                                                                     ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:1:gen_reg_dbg_inst|reg_data[0]                                                                                                     ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|wbs_reg_dout~2                                                                                                                                                       ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\cos_reg_generate:0:gen_reg_dbg_inst|reg_data[0]                                                                                                     ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.sof_st                                                                                                                                         ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:0:gen_reg_dbg_inst|reg_data[1]                                                                                                 ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\y_start_reg_generate:0:gen_reg_dbg_inst|reg_data[1]                                                                                                 ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|valid_counter[3]~2                                                                                                                  ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|end_wbm_rx                                                                                                                                   ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|LessThan0~0                                                                                                                                           ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_trigger_unit                                                                                                       ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|valid_counter[1]                                                                                                                    ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|valid_counter[2]                                                                                                                    ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|en_valid_count                                                                                                                      ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st~14                                                                                                                                          ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt[0]                                                                                                                                         ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|write_addr[3]                                                                                                                                ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|valid_counter[0]                                                                                                                      ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.sof_st                                                                                                                                         ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.len_st                                                                                                                                         ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|read_addr_dup[1]                                                                                                                             ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wait_for_valid[0]                                                                                                       ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_din_valid                                                                                                           ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|Equal2~3                                                                                                                           ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|Equal3~1                                                                                                                                              ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[0]                                                                                                                             ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st~7                                                                                                                                           ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt[0]                                                                                                                                         ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[12]                                            ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter7a[13]                                            ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[9]                                                                                                     ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_tx_st                                                                                       ; 5       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.WRITE1_ST                                                                                                                                            ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|Selector0~0                                                                                                ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|tr_pixel[7]~1                                                                                                           ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|Selector12~0                                                                                                                                 ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|type_reg_offset[2]                                                                                                                                                   ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|Equal0~2                                                                                                                                                             ; 5       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|Equal2~0                                                                                                                                                        ; 5       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|tRC_cntr[1]                                                                                                                                                     ; 5       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[7]~15                                                                                                                                               ; 5       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[6]~14                                                                                                                                               ; 5       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[5]~13                                                                                                                                               ; 5       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[4]~12                                                                                                                                               ; 5       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[3]~11                                                                                                                                               ; 5       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[2]~10                                                                                                                                               ; 5       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[1]~9                                                                                                                                                ; 5       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_dat_i[0]~8                                                                                                                                                ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|init_rd_bool                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|type_reg_wbm_d2[1]                                                                                                                  ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.fsm_WB_to_SDRAM_st                                                                                               ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_type_reg_0x00_2_st                                                                               ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_type_reg_0x00_1_st                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_stall_o_int                                                                                            ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_gnt                                                                                                                              ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_gnt                                                                                                                              ; 5       ;
; mds_top:inst2|tx_path:tx_path_inst|wbs_reg:wbs_reg_inst|cyc_active~2                                                                                                                                    ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|neg_cyc_bool~2                                                                                                                                                       ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[0]                                                                                                                     ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[2]                                                                                                                     ; 5       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.READ_BST_STOP_ST                                                                                                                                     ; 5       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|sig_proc~4                                                                                                                                                      ; 5       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_init_state.INIT_IDLE_ST                                                                                                                                    ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|wr_bank_val                                                                                                                                                      ; 5       ;
; mds_top:inst2|img_tx_en_mux_out~0                                                                                                                                                                       ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hsync                                                                                                                       ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|write_addr[12]                                                                                                                     ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|op_1~24                                                                              ; 5       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[8]                                                                                                         ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[10]                                                                                                    ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[8]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[9]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[7]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[6]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[5]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[4]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[3]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[2]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[1]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[0]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[1]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[2]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[3]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[4]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[5]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[6]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[0]                                                                                          ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[2]                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[3]                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[4]                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[5]                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[6]                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[7]                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[0]                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[1]                                                                                               ; 5       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|err_i_status                                                                                               ; 5       ;
; mds_top:inst2|rx_path:rx_path_inst|err_i_status                                                                                                                                                         ; 5       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector151~10                                                                                                          ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~18                                                                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[23]~16                                                                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[22]~15                                                                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[21]~14                                                                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[20]~13                                                                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[19]~12                                                                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[18]~11                                                                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[17]~10                                                                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[16]~9                                                                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_delay_cnt[3]                                                                                           ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[6]                                                                                                                                               ; 4       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[6]~71                                                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg_dout[2]~3                                                                                                                                            ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg_dout[2]~1                                                                                                                                            ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg_dout[2]~0                                                                                                                                            ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|wbs_reg_dout~3                                                                                                                                                   ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|wbs_reg_dout[2]~2                                                                                                                                                ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|wbs_reg_dout~1                                                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~8                                                                                                                                               ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[9]~9                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[9]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[8]~8                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[8]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[7]~7                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[7]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[6]~6                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[6]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[5]~5                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[5]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[4]~4                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[4]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[3]~3                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[3]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[2]~2                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[2]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[1]~1                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[1]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[0]~0                                                                                                                             ; 4       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~32                                                                                                                                          ; 4       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~31                                                                                                                                          ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~4                                                                                                                                               ; 4       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~17                                                                                                                                          ; 4       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~13                                                                                                                                          ; 4       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~7                                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_trigger_proc~5                                                                                                    ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|Equal4~2                                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:0:gen_reg_dbg_inst|reg_data[0]                                                                                                 ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\y_start_reg_generate:0:gen_reg_dbg_inst|reg_data[0]                                                                                                 ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt[0]~0                                                                                                                                       ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.eof_st                                                                                                                                         ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|valid_counter[2]~0                                                                                                                  ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|valid_counter[3]                                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|unit_finish_sig                                                                                                                     ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|stop_bit_err~1                                                                                                                                     ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_din_valid                                                                                              ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[0]~8                                                                                                                                                ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[1]~7                                                                                                                                                ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[2]~6                                                                                                                                                ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[3]~5                                                                                                                                                ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[4]~4                                                                                                                                                ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[5]~3                                                                                                                                                ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[6]~2                                                                                                                                                ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_state[2]                                                                                                  ; 4       ;
; mds_top:inst2|intercon:intercon_y_inst|ic_wbm_dat_i[7]~1                                                                                                                                                ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin|xor4                                                 ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin|xor4                                                 ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin|xor7                                                 ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin|xor7                                                 ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin|xor10                                                ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin|xor10                                                ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|valid_counter[1]                                                                                                                      ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|done_cnt[2]                                                                                                ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[0]                                                                                                                                      ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[4]                                                                                                                                      ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[7]                                                                                                                                      ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[6]                                                                                                                                      ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[9]                                                                                                                                      ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.addr_st                                                                                                                                        ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt[0]~1                                                                                                                                       ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|read_addr_dup[3]                                                                                                                             ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|read_addr_dup[2]                                                                                                                             ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[0]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[1]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[2]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[3]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[4]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[5]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[6]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[7]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[8]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[9]                                                                                                                                         ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en                                                                                                                                              ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wait_for_valid[2]                                                                                                       ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wait_for_valid[1]                                                                                                       ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[0]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[1]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[2]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[3]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[4]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[5]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[6]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[7]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[8]                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_addr_in[9]                                                                                                          ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[12]                                                                                                                  ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[11]                                                                                                                  ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[10]                                                                                                                  ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[9]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[8]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[7]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[6]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[5]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[4]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[3]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[2]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[1]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|read_addr_dup[0]                                                                                                                   ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|_~6                                                      ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|_~4                                                      ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|_~2                                                      ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|parity5                                                  ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|_~1                                                       ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|parity11                                                  ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|Selector14~0                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_idle_st                                                                                     ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_wait_ram_rdy_st                                                                             ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|Equal2~0                                                                                                                                              ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.type_st                                                                                                                                        ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|mp_dec:mp_dec1|mp_done                                                                                                                                               ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|Equal2~1                                                                                                                                                        ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt[1]                                                                                                                                         ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|count[2]                                                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|r_wr_wbm_dat_o[4]~2                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[9]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[8]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[7]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[6]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[5]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[4]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[3]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[2]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[1]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_adr_o_counter[0]                                                                                                    ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|right_frame[5]                                                                                                                                               ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|Equal1~1                                                                                                        ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|dout_valid                                                                                                                         ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt[0]                                                                                           ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[8]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[7]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[5]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[6]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|col_index_signed[4]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|trig_cnt[1]                                                                                                                                                  ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector4~0                                                                                                             ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|cur_st.fsm_READ_from_SDRAM_st                                                                                           ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|restart_bank[1]~2                                                                                                       ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[10]                                                                                                                         ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[11]                                                                                                                         ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[12]                                                                                                                         ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[13]                                                                                                                         ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[14]                                                                                                                         ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[15]                                                                                                                         ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[16]                                                                                                                         ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|pix_cnt[17]                                                                                                                         ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_stall_o_int_proc~0                                                                                     ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_wait_end_cyc_st                                                                             ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|data_proc~0                                                                                                                                                     ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|Equal1~2                                                                                                   ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal3~2                                                                                                   ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\x_start_reg_generate:1:gen_reg_dbg_inst|din_ack~0                                                                                                   ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:gen_reg_type_inst|din_ack~1                                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector28~0                                                                                                            ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|Equal6~2                                                                                                                                                        ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|cyc_i_internal                                                                                                                                                  ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.REFRESH_WAIT_ST                                                                                                                                      ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.READ4_ST                                                                                                                                             ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|do_refresh                                                                                                                                                      ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|tRCD_tRP_tRSC_cntr[0]                                                                                                                                           ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|we_i_r                                                                                                                                                          ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|init_pre_cntr[0]                                                                                                                                                ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|tRC_cntr[2]                                                                                                                                                     ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|uart_tx:uart_tx_c|uart_clk                                                                                                                                           ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|dout_valid                                                                                                                                   ; 4       ;
; global_nets_top:inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|async_rst_i                                                                                                              ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|wbs_reg:wbs_reg_inst|wr_en~0                                                                                                                                     ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|lower_frame_i[2]                                                                                                            ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|wbs_err_o~0                                                                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|trigger                                                                                                                                                      ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_type_reg_0x81_2_st                                                                               ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|read_SDRAM_state.write_type_reg_0x81_1_st                                                                               ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|write_SDRAM_state.write_wb_addr_lsb_st                                                                                  ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|WideOr21~0                                                                                                              ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|finish_read_pxl[1]                                                                                                      ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|Selector107~0                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|cur_st.restart_wack_st                                                                                                              ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|Equal2~6                                                                                                                            ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_wbm_ack_i~0                                                                                                                      ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_wait2_switch_st                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|err_i_status                                                                                               ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg:wbs_reg_inst|wr_en~0                                                                                                                                 ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|wbs_reg_cyc~8                                                                                                                                                ; 4       ;
; mds_top:inst2|intercon:intercon_z_inst|ic_wbs_we_i[2]~1                                                                                                                                                 ; 4       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux30~0                                                                                                                                                          ; 4       ;
; mds_top:inst2|intercon:intercon_z_inst|Mux9~2                                                                                                                                                           ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr[0]                                                                                                                               ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr[2]                                                                                                                               ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[1]                                                                                                                     ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[3]                                                                                                                     ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|sig_proc~5                                                                                                                                                      ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.REFRESH_ST                                                                                                                                           ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|next_state.READ0_ST                                                                                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[21]                                                                                            ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[21]                                                                                            ; 4       ;
; mds_top:inst2|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt[1]                                                                                                                                         ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|count[8]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|count[9]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|count[12]                                                                                                                          ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[4]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[5]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[3]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[2]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[8]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[7]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[6]                                                                                                     ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[10]                                                                                                    ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|row_index_signed[9]                                                                                                     ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[0]                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[1]                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[2]                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[3]                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[4]                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[5]                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[6]                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[7]                                                                                               ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[7]                                                                                          ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt[0]                                                                                                                                 ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[7]                                                                                                 ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[6]                                                                                                 ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|wait_200us_cntr[0]                                                                                                                                              ; 4       ;
; mds_top:inst2|sdram_controller:sdr_ctrl|blen_cnt[2]                                                                                                                                                     ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[0]                                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[1]                                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[2]                                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[3]                                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[4]                                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[5]                                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[6]                                                                                             ; 4       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[7]                                                                                             ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[8]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[9]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[6]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[7]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[4]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[5]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[2]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[3]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[0]                                                                                                                           ; 4       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst|rd_adr[1]                                                                                                                           ; 4       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|wr_wbm_adr_o_counter[4]                                                                                                 ; 4       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st~15                                                                                                                                             ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_calc_d_col[6]                                                                                                      ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_calc_d_col[5]                                                                                                      ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_calc_d_col[4]                                                                                                      ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_calc_d_col[3]                                                                                                      ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_calc_d_col[2]                                                                                                      ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_calc_d_col[1]                                                                                                      ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|addr_calc_d_col[0]                                                                                                      ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[7]~107                                                                                                                                         ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[6]                                                                                                                                             ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|reg_data[7]                                                                                                    ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|reg_data[6]                                                                                                    ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[5]~87                                                                                                                                          ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|reg_data[5]                                                                                                    ; 3       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal6~1                                                                                                   ; 3       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[7]                                                                                                                                               ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[4]~86                                                                                                                                          ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|reg_data[4]                                                                                                    ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[3]                                                                                                                                             ; 3       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~11                                                                                                                                              ; 3       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~10                                                                                                                                              ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[6]~72                                                                                                                                          ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|reg_data[3]                                                                                                    ; 3       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[5]                                                                                                                                               ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[2]~57                                                                                                                                          ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|reg_data[2]                                                                                                    ; 3       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~6                                                                                                                                               ; 3       ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~5                                                                                                                                               ; 3       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[4]                                                                                                                                               ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]~56                                                                                                                                          ; 3       ;
; mds_top:inst2|img_man_top:img_man_top_inst|gen_reg:\zoom_reg_generate:0:gen_reg_dbg_inst|reg_data[1]                                                                                                    ; 3       ;
; mds_top:inst2|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[3]                                                                                                                                               ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~37                                                                                                                                          ; 3       ;
; mds_top:inst2|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~27                                                                                                                                          ; 3       ;
; mds_top:inst2|tx_path:tx_path_inst|wbs_reg_dout~5                                                                                                                                                       ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram14|ALTSYNCRAM                                       ; AUTO ; True Dual Port   ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; None ; M4K_X26_Y25, M4K_X26_Y24, M4K_X13_Y25, M4K_X13_Y24, M4K_X13_Y28, M4K_X13_Y27, M4K_X26_Y29, M4K_X26_Y27, M4K_X52_Y28, M4K_X52_Y27, M4K_X26_Y28, M4K_X26_Y26, M4K_X52_Y25, M4K_X52_Y24, M4K_X13_Y26, M4K_X52_Y26 ;
; mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|general_fifo:sc_fifo_inst|altsyncram:mem_rtl_0|altsyncram_2vg1:auto_generated|ALTSYNCRAM                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 4864         ; 8            ; 4864         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 38912 ; 4864                        ; 8                           ; 4864                        ; 8                           ; 38912               ; 10   ; None ; M4K_X26_Y18, M4K_X52_Y18, M4K_X52_Y19, M4K_X52_Y22, M4K_X26_Y19, M4K_X52_Y20, M4K_X26_Y21, M4K_X52_Y23, M4K_X26_Y22, M4K_X52_Y21                                                                               ;
; mds_top:inst2|img_man_top:img_man_top_inst|img_man_manager:img_man_manager_inst|ram_generic:wb_ram_inst|ram_simple:\power_sign_dec:ram_gen:0:RAM_inst|altsyncram:ram_data_rtl_0|altsyncram_utg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X26_Y14, M4K_X26_Y15                                                                                                                                                                                       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated|altsyncram_t8l1:altsyncram1|ALTSYNCRAM                   ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X13_Y14, M4K_X13_Y16                                                                                                                                                                                       ;
; mds_top:inst2|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated|altsyncram_s8l1:altsyncram1|ALTSYNCRAM                   ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X13_Y17, M4K_X13_Y18                                                                                                                                                                                       ;
; mds_top:inst2|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0|altsyncram_utg1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X52_Y16, M4K_X52_Y17                                                                                                                                                                                       ;
; mds_top:inst2|tx_path:tx_path_inst|general_fifo:fifo_inst1|altsyncram:mem_rtl_0|altsyncram_8ig1:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 8            ; 9            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 72    ; 9                           ; 8                           ; 9                           ; 8                           ; 72                  ; 1    ; None ; M4K_X13_Y22                                                                                                                                                                                                    ;
; mds_top:inst2|tx_path:tx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0|altsyncram_5di1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X26_Y20, M4K_X26_Y23                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 8           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 12          ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 24          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 6           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 4           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                    ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult7|mult_90t:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X39_Y16_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult7|mult_90t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y16_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult7|mult_90t:auto_generated|w215w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult7|mult_90t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult5|mult_90t:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X39_Y21_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult5|mult_90t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y21_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult5|mult_90t:auto_generated|w215w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult5|mult_90t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult3|mult_90t:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult3|mult_90t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult3|mult_90t:auto_generated|w215w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult3|mult_90t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y22_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult1|mult_90t:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult1|mult_90t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult1|mult_90t:auto_generated|w215w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult1|mult_90t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c2[0]                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult5|mult_27t:auto_generated|mac_mult1   ;                            ; DSPMULT_X39_Y26_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|c1[0]                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult4|mult_27t:auto_generated|mac_mult1   ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult0|mult_a0t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y15_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mds_top:inst2|img_man_top:img_man_top_inst|addr_calc:addr_calc_inst|lpm_mult:Mult2|mult_a0t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y20_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_out2       ; Simple Multiplier (9-bit)  ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult3|mult_m5t:auto_generated|mac_mult1   ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_out2       ; Simple Multiplier (9-bit)  ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult2|mult_m5t:auto_generated|mac_mult1   ;                            ; DSPMULT_X39_Y23_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_out2       ; Simple Multiplier (9-bit)  ; DSPOUT_X39_Y24_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult1|mult_m5t:auto_generated|mac_mult1   ;                            ; DSPMULT_X39_Y24_N1 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_out2       ; Simple Multiplier (9-bit)  ; DSPOUT_X39_Y23_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:inst2|img_man_top:img_man_top_inst|bilinear:bilinear_inst|lpm_mult:Mult0|mult_m5t:auto_generated|mac_mult1   ;                            ; DSPMULT_X39_Y23_N1 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 7,065 / 94,460 ( 7 % ) ;
; C16 interconnects           ; 60 / 3,315 ( 2 % )     ;
; C4 interconnects            ; 3,211 / 60,840 ( 5 % ) ;
; Direct links                ; 1,635 / 94,460 ( 2 % ) ;
; Global clocks               ; 7 / 16 ( 44 % )        ;
; Local interconnects         ; 2,439 / 33,216 ( 7 % ) ;
; R24 interconnects           ; 189 / 3,091 ( 6 % )    ;
; R4 interconnects            ; 4,343 / 81,294 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.76) ; Number of LABs  (Total = 354) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 8                             ;
; 3                                           ; 3                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 4                             ;
; 7                                           ; 9                             ;
; 8                                           ; 5                             ;
; 9                                           ; 3                             ;
; 10                                          ; 12                            ;
; 11                                          ; 13                            ;
; 12                                          ; 10                            ;
; 13                                          ; 12                            ;
; 14                                          ; 15                            ;
; 15                                          ; 28                            ;
; 16                                          ; 218                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.53) ; Number of LABs  (Total = 354) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 291                           ;
; 1 Clock                            ; 300                           ;
; 1 Clock enable                     ; 146                           ;
; 1 Sync. clear                      ; 30                            ;
; 1 Sync. load                       ; 26                            ;
; 2 Async. clears                    ; 26                            ;
; 2 Clock enables                    ; 51                            ;
; 2 Clocks                           ; 25                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.66) ; Number of LABs  (Total = 354) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 8                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 0                             ;
; 7                                            ; 6                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 10                            ;
; 11                                           ; 7                             ;
; 12                                           ; 5                             ;
; 13                                           ; 6                             ;
; 14                                           ; 8                             ;
; 15                                           ; 8                             ;
; 16                                           ; 10                            ;
; 17                                           ; 12                            ;
; 18                                           ; 16                            ;
; 19                                           ; 12                            ;
; 20                                           ; 12                            ;
; 21                                           ; 26                            ;
; 22                                           ; 27                            ;
; 23                                           ; 19                            ;
; 24                                           ; 23                            ;
; 25                                           ; 21                            ;
; 26                                           ; 17                            ;
; 27                                           ; 23                            ;
; 28                                           ; 19                            ;
; 29                                           ; 8                             ;
; 30                                           ; 16                            ;
; 31                                           ; 3                             ;
; 32                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.73) ; Number of LABs  (Total = 354) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 21                            ;
; 2                                               ; 11                            ;
; 3                                               ; 16                            ;
; 4                                               ; 12                            ;
; 5                                               ; 12                            ;
; 6                                               ; 18                            ;
; 7                                               ; 16                            ;
; 8                                               ; 28                            ;
; 9                                               ; 20                            ;
; 10                                              ; 28                            ;
; 11                                              ; 39                            ;
; 12                                              ; 29                            ;
; 13                                              ; 20                            ;
; 14                                              ; 24                            ;
; 15                                              ; 23                            ;
; 16                                              ; 24                            ;
; 17                                              ; 3                             ;
; 18                                              ; 4                             ;
; 19                                              ; 5                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.75) ; Number of LABs  (Total = 354) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 7                             ;
; 4                                            ; 15                            ;
; 5                                            ; 13                            ;
; 6                                            ; 12                            ;
; 7                                            ; 13                            ;
; 8                                            ; 9                             ;
; 9                                            ; 16                            ;
; 10                                           ; 7                             ;
; 11                                           ; 17                            ;
; 12                                           ; 12                            ;
; 13                                           ; 13                            ;
; 14                                           ; 21                            ;
; 15                                           ; 18                            ;
; 16                                           ; 16                            ;
; 17                                           ; 13                            ;
; 18                                           ; 14                            ;
; 19                                           ; 13                            ;
; 20                                           ; 7                             ;
; 21                                           ; 8                             ;
; 22                                           ; 8                             ;
; 23                                           ; 10                            ;
; 24                                           ; 5                             ;
; 25                                           ; 4                             ;
; 26                                           ; 14                            ;
; 27                                           ; 10                            ;
; 28                                           ; 10                            ;
; 29                                           ; 14                            ;
; 30                                           ; 4                             ;
; 31                                           ; 14                            ;
; 32                                           ; 13                            ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Jun 01 18:16:33 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off img_man_MDS -c img_man_MDS
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "img_man_MDS"
Info (15535): Implemented PLL "global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 8, clock division of 3, and phase shift of 0 degrees (0 ps) for global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_k3n1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ue9:dffpipe28|dffe29a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe22|dffe23a* 
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|clk_blk_inst|pll_inst|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 8 -duty_cycle 50.00 -name {inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0]} {inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst|clk_blk_inst|pll_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1]} {inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {inst|clk_blk_inst|pll_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2]} {inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2]}
Warning (332153): Family doesn't support jitter analysis.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     fpga_clk
    Info (332111):    7.500 inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0]
    Info (332111):   10.000 inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1]
    Info (332111):   25.000 inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node fpga_clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sys_inst|sync_rst_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mds_top:inst2|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr
        Info (176357): Destination node LEDG2
Info (176353): Automatically promoted node global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|sig_proc~3
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|dram_ldqm~2
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|current_state.WAIT_PRE_ST~0
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|current_state.ACT_ST~0
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|sig_proc~4
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|Selector15~0
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|sig_proc~5
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|sig_proc~6
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|dram_addr_r~1
        Info (176357): Destination node mds_top:inst2|sdram_controller:sdr_ctrl|dram_addr_r~5
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node global_nets_top:inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_vesa_inst|sync_rst_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LEDG3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 98 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 84 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 14 register duplicates
Warning (15064): PLL "global_nets_top:inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll" output port clk[2] feeds output pin "clk_40" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 146 output pins without output pin load capacitance assignment
    Info (306007): Pin "dram_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "uart_serial_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ldqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_udqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "blank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_rx_path_cyc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "clk_40" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_sdram_active" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_disp_active" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_manipulation_Y_active" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_manipulation_Z_active" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_manipulation_trig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_image_tx_en" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_icy_bus_taken" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_wr_bank_val" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_rd_bank_val" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_actual_wr_bank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_actual_rd_bank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_icz_bus_taken" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLUE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_bank[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_bank[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GREEN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file P:/image-rotation-technion-ee/Quartus/output_files/img_man_MDS.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 805 megabytes
    Info: Processing ended: Sat Jun 01 18:17:23 2013
    Info: Elapsed time: 00:00:50
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in P:/image-rotation-technion-ee/Quartus/output_files/img_man_MDS.fit.smsg.


