{"patent_id": "10-2022-7001865", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0024722", "출원번호": "10-2022-7001865", "발명의 명칭": "시냅스 소자의 점진적 저항 변화를 제어하는 장치 및 방법", "출원인": "김준성", "발명자": "김준성"}}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과 상기 복수의 메모리 셀과 연결되는 비트 라인 및워드 라인을 포함하는 메모리 어레이, 라이팅 단계와 리딩 단계를 제어하는 컨트롤러, 라이팅부 및 리딩부를 포함하고,상기 컨트롤러는 라이팅 단계에서 상기 라이팅부를 통해 상기 복수의 메모리 셀 중에 하나 이상의 메모리 셀을선택하고 차례로 라이팅 전압을 인가하여 논리 상태를 라이팅하도록 하고, 리딩 단계에서 상기 리딩부를 통해상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하여 흐르는 전류의 합을 통해시냅스 가중치를 결정하여, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록하는, 메모리 장치."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 각각에 1 비트 이상의 논리상태를 저장할 수있는, 메모리 장치."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀의 각각은 비휘발성 메모리 소자 및 선택 소자를포함하고, 상기 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나인, 메모리 장치."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 셀렉티브-메모리 소자를 포함하는, 메모리장치."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 라이팅부는 카운터(DC Counter)를 포함하는, 메모리 장치."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 리딩부는 아날로그 디지털 컨버터(Analogue to Digital Converter)를 포함하는, 메모리 장치."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 라이팅 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 비트 라인 중하나의 비트 라인과 연결되는 메모리 셀인, 메모리 장치."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 라이팅 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 워드 라인 중하나의 워드 라인과 연결되는 메모리 셀인, 메모리 장치.공개특허 10-2022-0024722-3-청구항 9 제 1 항에 있어서,상기 라이팅 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀의 수는 1, 2, 4, 8, 16,32, 64, 128, 256, 1024, 2048 중 어느 하나인, 메모리 장치."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과, 상기 복수의 메모리 셀과 연결되는 비트 라인 및워드 라인을 포함하는 메모리 어레이를 포함하는 메모리 장치에서,(a) 상기 복수의 메모리 셀 중에 하나 이상의 메모리 셀을 선택하고 차례로 라이팅 전압을 인가하여 논리 상태를 라이팅하는 단계;(b) 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하는 단계; 및(c) 상기 인가된 리딩 전압에 의해 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 흐르는 전류의 합을 통해 시냅스 가중치를 결정하는 단계를 포함하여, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스소자로 인식되어 작동하도록 하는, 시냅스 가중치를 결정하는 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,상기 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 각각에 1 비트 이상의 논리상태를 저장할 수 있는 메모리 셀인, 시냅스 가중치를 결정하는 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 10 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀이, 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함하고,상기 (b) 단계에서 상기 리딩 전압은 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀 모두가 턴-온되지 않으면서, 동시에 상기 메모리 어레이에서 선택되지 않은 하나 이상의 메모리 셀에 인가되는 전압보다 큰범위에 있는, 시냅스 가중치를 결정하는 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 (a) 단계에서 상기 라이팅 전압은 상기 복수의 메모리 셀 중에서 선택된 하나 이상의 메모리 셀을 턴-온되도록하고, 제 1논리상태를 라이팅하기 위한 제 1극성과 제 2논리상태를 라이팅하기 위한 제 2극성을 가지며, 상기 제 1극성과 상기 제 2극성은 서로 반대이고,상기 (b) 단계에서 상기 리딩 전압은, 상기 라이팅 전압의 제 1극성과 같은 극성을 가지는,상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 시냅스 가중치를 결정하는 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 10 항에 있어서,상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 비트 라인 중 하나의 비트 라인과연결되는 메모리 셀인, 시냅스 가중치를 결정하는 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 10 항에 있어서,공개특허 10-2022-0024722-4-상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 워드 라인 중 하나의 워드 라인과연결되는 메모리 셀인, 시냅스 가중치를 결정하는 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 10 항에 있어서,상기 (a) 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀의 수는 1, 2, 4, 8, 16, 32,64, 128, 256, 1024, 2048 중 어느 하나인, 시냅스 가중치를 결정하는 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "입력 신호를 발생시키는 입력 신호부;상기 입력 신호부의 신호를 받아 설정된 가중치에 따라 전류를 흘리는 복수의 시냅스 유닛 및 상기 시냅스 유닛에서 흐르는 전류를 증폭시키는 멀티플라이어를 포함하는 시냅스부; 및상기 시냅스부로부터 발생된 전류를 받아들여 출력 신호를 발생시키는 출력 신호부;를 포함하고,상기 시냅스 유닛들 각각은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀들을 포함하고,상기 복수의 메모리 셀들 각각에는 증폭인자가 설정되어, 상기 입력 신호에 의해 상기 복수의 메모리 셀들에 흐르는 전류는 상기 멀티플라이어에 의해 상기 증폭인자로 증폭되는, 뉴로모픽 시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17 항에 있어서,상기 시냅스 유닛의 복수의 메모리 셀은 복수의 메모리 어레이에 위치하고, 상기 복수의 메모리 어레이는 서로 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는 크로스 포인트 구조이고,상기 복수의 메모리 어레이 각각에는 상기 멀티플라이어가 연결되고,상기 복수의 메모리 어레이 각각에는 상기 증폭인자가 설정되어 동일한 상기 메모리 어레이에 포함되는 모든 메모리 셀에 동일한 증폭인자가 설정되고,상기 시냅스 유닛의 복수의 메모리 셀 각각에서 입력 신호에 의해 흐르는 전류는 상기 증폭인자에 따라 상기 멀티플라이어에 의해 증폭되는, 뉴로모픽 시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 17 항에 있어서,상기 시냅스 유닛의 복수의 메모리 셀은 하나의 메모리 어레이에 위치하고,상기 메모리 어레이는 서로 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는 크로스 포인트 구조이고,상기 출력 전극 라인 각각에는 상기 멀티플라이어가 연결되고,상기 시냅스 유닛의 복수의 메모리 셀은 복수의 상기 출력 전극 라인에 위치하고,상기 출력 전극 라인 별로 증폭인자가 설정되어 동일한 상기 출력 전극 라인에 위치하는 상기 메모리 셀은 모두동일한 증폭인자가 설정되고,상기 시냅스 유닛의 메모리 셀 각각에서 입력 신호에 의해 흐르는 전류는 상기 증폭인자에 따라 상기 멀티플라이어에 의해 증폭되는, 뉴로모픽 시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 18 항 또는 제 19 중 어느 한 항에 있어서,상기 출력 전극 라인 별로 흐르는 전류를 저장할 수 있는 커패시터를 더 포함하는, 뉴로모픽 시스템.공개특허 10-2022-0024722-5-청구항 21 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 각각에 1 비트 이상의 논리상태를 저장할 수있는, 뉴로모픽 시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제 17 항 내지 제 19 항 중 어느 한 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀의 각각은 비휘발성 메모리 소자 및 선택 소자를포함하고, 상기 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나인, 뉴로모픽 시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제 17 항 내지 제 19 항 중 어느 한 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 셀렉티브-메모리 소자를 포함하는, 뉴로모픽시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제 17 항 내지 제 19 항 중 어느 한 항에 있어서,상기 출력 신호부는 아날로그 디지털 컨버터(Analogue to Digital Converter)를 포함하는, 뉴로모픽 시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제 17 항 내지 제 19 항 중 어느 한 항에 있어서,상기 증폭인자는 2n (n은 0을 포함하고 양의 정수)이 되는, 뉴로모픽 시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제 18 항에 있어서,상기 복수의 메모리 어레이 갯수는 2, 4, 8, 16, 32 또는 64 중 어느 하나이고 서로 다른 증폭인자를 가지는,뉴로모픽 시스템."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "복수의 시냅스 유닛을 포함하고, 상기 시냅스 유닛은 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는크로스 포인트 구조인 복수의 메모리 어레이에 위치하고 서로 연결되는 복수의 메모리 셀을 포함하고, 상기 복수의 메모리 셀은 선택적으로 논리 상태를 저장할 수 있는, 뉴로모픽 시스템에서,(a) 상기 복수의 메모리 어레이 각각에 증폭인자를 설정하는 단계;(b) 상기 증폭인자가 설정된 상기 복수의 메모리 어레이 각각에서 하나 이상의 메모리 셀을 선택하고 조합하여상기 복수의 메모리 셀을 포함하는 상기 복수의 시냅스 유닛을 설정하는 단계;(c) 상기 복수의 시냅스 유닛에 입력 신호를 인가하는 단계;(d) 상기 인가된 입력 신호에 의해 상기 시냅스 유닛의 메모리 셀들에 흐르는 전류를 상기 메모리 어레이 별로측정하는 단계; 및(e) 상기 메모리 어레이 별로 측정된 전류를 상기 메모리 어레이의 상기 설정된 증폭 인자에 따라 증폭시키고,상기 메모리 어레이 각각에서 증폭된 전류의 합을 측정하는 단계;를 포함하는,뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "복수의 시냅스 유닛을 포함하고, 상기 시냅스 유닛은 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는공개특허 10-2022-0024722-6-크로스 포인트 구조인 하나의 메모리 어레이에 위치하고 서로 연결되는 복수의 메모리 셀을 포함하고, 상기 복수의 메모리 셀은 선택적으로 논리 상태를 저장할 수 있는, 뉴로모픽 시스템에서,(a) 상기 메모리 어레이의 상기 출력 전극 라인별로 증폭인자를 설정하는 단계;(b) 상기 증폭인자가 설정된 상기 출력 전극 라인과 연결된 메모리 셀을 하나 이상 선택하고 조합하여 상기 복수의 메모리 셀을 포함하는 상기 복수의 시냅스 유닛을 설정하는 단계;(c) 상기 복수의 시냅스 유닛에 입력 신호를 인가하는 단계;(d) 상기 인가된 입력 신호에 의해 상기 시냅스 유닛의 메모리 셀들에 흐르는 전류를 상기 출력 전극 라인 별로측정하는 단계; 및(e) 상기 출력 라인 별로 측정된 전류를 상기 출력 전극 라인의 상기 설정된 증폭 인자에 따라 증폭시키고, 상기 출력 전극 라인 각각에서 증폭된 전류의 합을 측정하는 단계;를 포함하는,뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제 27 항 또는 제 28 항 중 어느 한 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 메모리 셀은, 각각에 1 비트 이상의 논리상태를 저장할 수 있는,뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제 27 항 또는 제 28 항 중 어느 한 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀의 각각은 비휘발성 메모리 소자 및 선택 소자를포함하고, 상기 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나인, 뉴로모픽 시스템을위한 시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제 27 항 또는 제 28 항 중 어느 한 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 셀렉티브-메모리 소자를 포함하는, 뉴로모픽시스템을 위한 시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제 27 항 또는 제 28 항 중 어느 한 항에 있어서,상기 증폭인자는 2n (n은 0을 포함하고 양의 정수)이 되는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제 27 항에 있어서,상기 복수의 메모리 어레이 갯수는 2, 4, 8, 16, 32 또는 64 중 어느 하나인, 뉴로모픽 시스템을 위한 시냅스장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제 27 항 또는 제 28 항 중 어느 한 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함하고,상기 입력 신호의 전압은 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 상기메모리 셀의 고저항 상태와 저저항 상태를 구분할 수 있도록 고저항 상태의 메모리 셀은 턴-온되지 않고 저저항상태의 메모리 셀은 턴-온되는 범위에 있고,공개특허 10-2022-0024722-7-상기 메모리 셀로 상기 입력 신호의 인가와 상기 메모리 셀에 흐르는 전류의 측정은 하나의 상기 메모리 어레이에서는 상기 메모리 셀 하나씩 순차적으로 이루어지는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제 27 또는 제 28 항 중 어느 한 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀이, 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함하고,상기 입력 신호의 전압은 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 고저항 상태의 메모리 셀과 저저항 상태의 메모리 셀 모두가 턴-온되지 않는 범위에 있는, 뉴로모픽 시스템을 위한시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제 27 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀이, 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함하고,상기 입력 신호의 전압은 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 고저항 상태의 메모리 셀과 저저항 상태의 메모리 셀 모두가 턴-온되지 않는 범위에 있고,상기 (d) 단계에서 상기 복수의 메모리 어레이 중 동일한 메모리 어레이에 위치하는 상기 메모리 셀들에 흐르는전류는 동시에 측정하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법"}
{"patent_id": "10-2022-7001865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_37", "content": "제 28 항에 있어서,상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀이, 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함하고,상기 입력 신호의 전압은 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 고저항 상태의 메모리 셀과 저저항 상태의 메모리 셀 모두가 턴-온되지 않는 범위에 있고,상기 (d) 단계에서 상기 출력 전극 라인 중 동일한 출력 전극 라인에 위치하는 상기 메모리 셀들에 흐르는 전류는 동시에 측정하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법."}
{"patent_id": "10-2022-7001865", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명에서는, 뉴로모픽 시스템을 구현하기 위한 시냅스 소자를 위해 아날로그적 정보 처리를 위한 점진적 저항 변화를 일으킬 수 있는 메모리 장치를 제공하는 것을 목적으로 한다. 상기 과제를 해결하기 위해 본 발명에서는, 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과 상기 복수의 메모리 셀과 연결되는 비트 라인 및 워 드 라인을 포함하는 메모리 어레이, 라이팅 단계와 리딩 단계를 제어하는 컨트롤러, 라이팅부 및 리딩부를 포함 하고, 상기 컨트롤러는 라이팅 단계에서 상기 라이팅부를 통해 상기 복수의 메모리 셀 중에 하나 이상의 메모리 셀을 선택하고 차례로 라이팅 전압을 인가하여 논리 상태를 라이팅하도록 하고, 리딩 단계에서 상기 리딩부를 통 해 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하여 흐르는 전류의 합을 통 해 시냅스 가중치를 결정하여, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 메모리 장치를 제공한다. 공개특허10-2022-0024722 CPC특허분류 G06N 3/08 (2013.01) G11C 11/1673 (2013.01) G11C 11/1675 (2013.01) G11C 13/004 (2013.01) G11C 13/0069 (2013.01) G11C 2013/005 (2013.01) G11C 2013/009 (2013.01)명 세 서 청구범위 청구항 1 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과 상기 복수의 메모리 셀과 연결되는 비트 라인 및 워드 라인을 포함하는 메모리 어레이, 라이팅 단계와 리딩 단계를 제어하는 컨트롤러, 라이팅부 및 리딩부를 포 함하고, 상기 컨트롤러는 라이팅 단계에서 상기 라이팅부를 통해 상기 복수의 메모리 셀 중에 하나 이상의 메모리 셀을 선택하고 차례로 라이팅 전압을 인가하여 논리 상태를 라이팅하도록 하고, 리딩 단계에서 상기 리딩부를 통해 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하여 흐르는 전류의 합을 통해 시냅스 가중치를 결정하여, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 메모리 장치. 청구항 2 제 1 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 각각에 1 비트 이상의 논리상태를 저장할 수 있는, 메모리 장치. 청구항 3 제 1 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀의 각각은 비휘발성 메모리 소자 및 선택 소자를 포함하고, 상기 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나인, 메모리 장치. 청구항 4 제 1 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 셀렉티브-메모리 소자를 포함하는, 메모리 장치. 청구항 5 제 1 항에 있어서, 상기 라이팅부는 카운터(DC Counter)를 포함하는, 메모리 장치. 청구항 6 제 1 항에 있어서, 상기 리딩부는 아날로그 디지털 컨버터(Analogue to Digital Converter)를 포함하는, 메모리 장치. 청구항 7 제 1 항에 있어서, 상기 라이팅 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 비트 라인 중 하나의 비트 라인과 연결되는 메모리 셀인, 메모리 장치. 청구항 8 제 1 항에 있어서, 상기 라이팅 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 워드 라인 중 하나의 워드 라인과 연결되는 메모리 셀인, 메모리 장치.청구항 9 제 1 항에 있어서, 상기 라이팅 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀의 수는 1, 2, 4, 8, 16, 32, 64, 128, 256, 1024, 2048 중 어느 하나인, 메모리 장치. 청구항 10 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과, 상기 복수의 메모리 셀과 연결되는 비트 라인 및 워드 라인을 포함하는 메모리 어레이를 포함하는 메모리 장치에서, (a) 상기 복수의 메모리 셀 중에 하나 이상의 메모리 셀을 선택하고 차례로 라이팅 전압을 인가하여 논리 상태 를 라이팅하는 단계; (b) 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하는 단계; 및 (c) 상기 인가된 리딩 전압에 의해 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 흐르는 전류 의 합을 통해 시냅스 가중치를 결정하는 단계를 포함하여, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 시냅스 가중치를 결정하는 방법. 청구항 11 제 10 항에 있어서, 상기 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 각각에 1 비트 이상의 논리상태를 저장 할 수 있는 메모리 셀인, 시냅스 가중치를 결정하는 방법. 청구항 12 제 10 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀이, 투-터미널 스위치 소자 또는 셀렉티브-메모 리 소자를 포함하고, 상기 (b) 단계에서 상기 리딩 전압은 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀 모두가 턴-온 되지 않으면서, 동시에 상기 메모리 어레이에서 선택되지 않은 하나 이상의 메모리 셀에 인가되는 전압보다 큰 범위에 있는, 시냅스 가중치를 결정하는 방법. 청구항 13 제 12 항에 있어서, 상기 (a) 단계에서 상기 라이팅 전압은 상기 복수의 메모리 셀 중에서 선택된 하나 이상의 메모리 셀을 턴-온되 도록하고, 제 1논리상태를 라이팅하기 위한 제 1극성과 제 2논리상태를 라이팅하기 위한 제 2극성을 가지며, 상 기 제 1극성과 상기 제 2극성은 서로 반대이고, 상기 (b) 단계에서 상기 리딩 전압은, 상기 라이팅 전압의 제 1극성과 같은 극성을 가지는, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 시냅스 가중치를 결정 하는 방법. 청구항 14 제 10 항에 있어서, 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 비트 라인 중 하나의 비트 라인과 연결되는 메모리 셀인, 시냅스 가중치를 결정하는 방법. 청구항 15 제 10 항에 있어서,상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 워드 라인 중 하나의 워드 라인과 연결되는 메모리 셀인, 시냅스 가중치를 결정하는 방법. 청구항 16 제 10 항에 있어서, 상기 (a) 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀의 수는 1, 2, 4, 8, 16, 32, 64, 128, 256, 1024, 2048 중 어느 하나인, 시냅스 가중치를 결정하는 방법. 청구항 17 입력 신호를 발생시키는 입력 신호부; 상기 입력 신호부의 신호를 받아 설정된 가중치에 따라 전류를 흘리는 복수의 시냅스 유닛 및 상기 시냅스 유닛 에서 흐르는 전류를 증폭시키는 멀티플라이어를 포함하는 시냅스부; 및 상기 시냅스부로부터 발생된 전류를 받아들여 출력 신호를 발생시키는 출력 신호부;를 포함하고, 상기 시냅스 유닛들 각각은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀들을 포함 하고, 상기 복수의 메모리 셀들 각각에는 증폭인자가 설정되어, 상기 입력 신호에 의해 상기 복수의 메모리 셀들에 흐 르는 전류는 상기 멀티플라이어에 의해 상기 증폭인자로 증폭되는, 뉴로모픽 시스템. 청구항 18 제 17 항에 있어서, 상기 시냅스 유닛의 복수의 메모리 셀은 복수의 메모리 어레이에 위치하고, 상기 복수의 메모리 어레이는 서로 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는 크로스 포인트 구조 이고, 상기 복수의 메모리 어레이 각각에는 상기 멀티플라이어가 연결되고, 상기 복수의 메모리 어레이 각각에는 상기 증폭인자가 설정되어 동일한 상기 메모리 어레이에 포함되는 모든 메 모리 셀에 동일한 증폭인자가 설정되고, 상기 시냅스 유닛의 복수의 메모리 셀 각각에서 입력 신호에 의해 흐르는 전류는 상기 증폭인자에 따라 상기 멀 티플라이어에 의해 증폭되는, 뉴로모픽 시스템. 청구항 19 제 17 항에 있어서, 상기 시냅스 유닛의 복수의 메모리 셀은 하나의 메모리 어레이에 위치하고, 상기 메모리 어레이는 서로 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는 크로스 포인트 구조이고, 상기 출력 전극 라인 각각에는 상기 멀티플라이어가 연결되고, 상기 시냅스 유닛의 복수의 메모리 셀은 복수의 상기 출력 전극 라인에 위치하고, 상기 출력 전극 라인 별로 증폭인자가 설정되어 동일한 상기 출력 전극 라인에 위치하는 상기 메모리 셀은 모두 동일한 증폭인자가 설정되고, 상기 시냅스 유닛의 메모리 셀 각각에서 입력 신호에 의해 흐르는 전류는 상기 증폭인자에 따라 상기 멀티플라 이어에 의해 증폭되는, 뉴로모픽 시스템. 청구항 20 제 18 항 또는 제 19 중 어느 한 항에 있어서, 상기 출력 전극 라인 별로 흐르는 전류를 저장할 수 있는 커패시터를 더 포함하는, 뉴로모픽 시스템.청구항 21 제 17 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 각각에 1 비트 이상의 논리상태를 저장할 수 있는, 뉴로모픽 시스템. 청구항 22 제 17 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀의 각각은 비휘발성 메모리 소자 및 선택 소자를 포함하고, 상기 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나인, 뉴로모픽 시스템. 청구항 23 제 17 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 셀렉티브-메모리 소자를 포함하는, 뉴로모픽 시스템. 청구항 24 제 17 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 출력 신호부는 아날로그 디지털 컨버터(Analogue to Digital Converter)를 포함하는, 뉴로모픽 시스템. 청구항 25 제 17 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 증폭인자는 2n (n은 0을 포함하고 양의 정수)이 되는, 뉴로모픽 시스템. 청구항 26 제 18 항에 있어서, 상기 복수의 메모리 어레이 갯수는 2, 4, 8, 16, 32 또는 64 중 어느 하나이고 서로 다른 증폭인자를 가지는, 뉴로모픽 시스템. 청구항 27 복수의 시냅스 유닛을 포함하고, 상기 시냅스 유닛은 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는 크로스 포인트 구조인 복수의 메모리 어레이에 위치하고 서로 연결되는 복수의 메모리 셀을 포함하고, 상기 복 수의 메모리 셀은 선택적으로 논리 상태를 저장할 수 있는, 뉴로모픽 시스템에서, (a) 상기 복수의 메모리 어레이 각각에 증폭인자를 설정하는 단계; (b) 상기 증폭인자가 설정된 상기 복수의 메모리 어레이 각각에서 하나 이상의 메모리 셀을 선택하고 조합하여 상기 복수의 메모리 셀을 포함하는 상기 복수의 시냅스 유닛을 설정하는 단계; (c) 상기 복수의 시냅스 유닛에 입력 신호를 인가하는 단계; (d) 상기 인가된 입력 신호에 의해 상기 시냅스 유닛의 메모리 셀들에 흐르는 전류를 상기 메모리 어레이 별로 측정하는 단계; 및 (e) 상기 메모리 어레이 별로 측정된 전류를 상기 메모리 어레이의 상기 설정된 증폭 인자에 따라 증폭시키고, 상기 메모리 어레이 각각에서 증폭된 전류의 합을 측정하는 단계;를 포함하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 28 복수의 시냅스 유닛을 포함하고, 상기 시냅스 유닛은 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는크로스 포인트 구조인 하나의 메모리 어레이에 위치하고 서로 연결되는 복수의 메모리 셀을 포함하고, 상기 복 수의 메모리 셀은 선택적으로 논리 상태를 저장할 수 있는, 뉴로모픽 시스템에서, (a) 상기 메모리 어레이의 상기 출력 전극 라인별로 증폭인자를 설정하는 단계; (b) 상기 증폭인자가 설정된 상기 출력 전극 라인과 연결된 메모리 셀을 하나 이상 선택하고 조합하여 상기 복 수의 메모리 셀을 포함하는 상기 복수의 시냅스 유닛을 설정하는 단계; (c) 상기 복수의 시냅스 유닛에 입력 신호를 인가하는 단계; (d) 상기 인가된 입력 신호에 의해 상기 시냅스 유닛의 메모리 셀들에 흐르는 전류를 상기 출력 전극 라인 별로 측정하는 단계; 및 (e) 상기 출력 라인 별로 측정된 전류를 상기 출력 전극 라인의 상기 설정된 증폭 인자에 따라 증폭시키고, 상 기 출력 전극 라인 각각에서 증폭된 전류의 합을 측정하는 단계;를 포함하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 29 제 27 항 또는 제 28 항 중 어느 한 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 메모리 셀은, 각각에 1 비트 이상의 논리상태를 저장할 수 있는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 30 제 27 항 또는 제 28 항 중 어느 한 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀의 각각은 비휘발성 메모리 소자 및 선택 소자를 포함하고, 상기 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나인, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 31 제 27 항 또는 제 28 항 중 어느 한 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 셀렉티브-메모리 소자를 포함하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 32 제 27 항 또는 제 28 항 중 어느 한 항에 있어서, 상기 증폭인자는 2n (n은 0을 포함하고 양의 정수)이 되는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 33 제 27 항에 있어서, 상기 복수의 메모리 어레이 갯수는 2, 4, 8, 16, 32 또는 64 중 어느 하나인, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 34 제 27 항 또는 제 28 항 중 어느 한 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 투-터미널 스위치 소자 또는 셀렉티브-메모 리 소자를 포함하고, 상기 입력 신호의 전압은 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 상기 메모리 셀의 고저항 상태와 저저항 상태를 구분할 수 있도록 고저항 상태의 메모리 셀은 턴-온되지 않고 저저항 상태의 메모리 셀은 턴-온되는 범위에 있고,상기 메모리 셀로 상기 입력 신호의 인가와 상기 메모리 셀에 흐르는 전류의 측정은 하나의 상기 메모리 어레이 에서는 상기 메모리 셀 하나씩 순차적으로 이루어지는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 35 제 27 또는 제 28 항 중 어느 한 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀이, 투-터미널 스위치 소자 또는 셀렉티브-메모 리 소자를 포함하고, 상기 입력 신호의 전압은 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 고저 항 상태의 메모리 셀과 저저항 상태의 메모리 셀 모두가 턴-온되지 않는 범위에 있는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 청구항 36 제 27 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀이, 투-터미널 스위치 소자 또는 셀렉티브-메모 리 소자를 포함하고, 상기 입력 신호의 전압은 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 고저 항 상태의 메모리 셀과 저저항 상태의 메모리 셀 모두가 턴-온되지 않는 범위에 있고, 상기 (d) 단계에서 상기 복수의 메모리 어레이 중 동일한 메모리 어레이에 위치하는 상기 메모리 셀들에 흐르는 전류는 동시에 측정하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법 청구항 37 제 28 항에 있어서, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀이, 투-터미널 스위치 소자 또는 셀렉티브-메모 리 소자를 포함하고, 상기 입력 신호의 전압은 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 고저 항 상태의 메모리 셀과 저저항 상태의 메모리 셀 모두가 턴-온되지 않는 범위에 있고, 상기 (d) 단계에서 상기 출력 전극 라인 중 동일한 출력 전극 라인에 위치하는 상기 메모리 셀들에 흐르는 전류 는 동시에 측정하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법. 발명의 설명"}
{"patent_id": "10-2022-7001865", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 뉴로모픽 시스템을 구현함에 있어서 점진적 저항 변화를 제어할 수 있는 메모리 장치에 관한 것이다. 보다 구체적으로는 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 메모리 장치에 관한 것이다."}
{"patent_id": "10-2022-7001865", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 반도체 산업은 현재 태동기라고 할 수 있다. 최근 반도체 설계 및 제조 회사들이 시제품 또는 초기 제 품을 출시하기 시작한 상태이다. 이들 시제품이나 초기 제품은 모두 CMOS에 기반한 1세대 인공지능 반도체 제품 으로 소재 관점에서는 기존의 반도체 제품과 다를 것이 없고, 2세대 인공지능 반도체에서는 새로운 소재가 본격 적으로 도입되고 사용될 것으로 예상된다. 생물학적 신경망과 유사한 집적도를 갖는 2세대 인공지능 반도체를 위해서는 생물학적 시냅스의 핵심 특성을 모 두 갖는 인공 시냅스를 하나의 소자로 구현해야 한다. 생체 시스템의 시냅스는 뉴런으로부터 전달된 신호를 처 리하는 과정에서 시냅스 가중치(synaptic weight)의 변화를 수반하고 이를 통하여 학습 및 기억기능을 발휘하게 된다. 따라서, 인공 시냅스 소자는 이를 모사하여 시냅스 가중치의 변화가 전류(또는 저항)으로 표현되도록 하 여 학습 및 기억 기능을 발휘하도록 하는 것을 목표로 한다. 따라서, 이러한 목적을 달성하기 위해서는 제어가능하고 구별가능한 점진적 전류(또는 저항)의 변화가 이루어질 수 있는 소자의 개발이 매우 중요하다. 가장 이 상적인 인공 시냅스 소자에 있어서 점진적인 전류(또는 저항) 변화는 인가되는 펄스의 횟수에 따라 정확하게 비 례하여 전류(또는 저항)의 변화가 있는 것이다. 이러한, 목적을 달성하기 위해 다양한 인공 시냅스 소자가 제안되고 제작되어 왔는데, 현재 시냅스 소자를 위해 반도체 분야에서 연구되어 왔던 기술은 RRAM, PRAM, MRAM과 같은 저항을 변하게 할 수 있는 소자를 이용한 메모 리 어레이에서 저저항 상태와 고저항 상태를 구별하여 각 셀에 정보를 저장하는 방식으로, 온-오프 형태의 디지 털 방식의 높은 저항 변화를 구현하고 이러한 저항 변화에 따라 메모리 어레이에서 셀의 로직 상태를 읽는 방향 으로 연구가 진행되어 왔다. 하지만, 인공 시냅스 소자를 위해서는 하나의 소자가 매우 다양한 저항 상태를 가질 필요가 있을 뿐만 아니라 이러한 저항 상태도 그 제어가 가능할 필요가 있다. 이러한 소자에 대해 상술한 RRAM 소자, PRAM 소자 등을 이 용하여 많은 연구 개발이 이루어지고 있으나, 비대칭성을 가지거나 반복 재현성이 부족하고 변별력있는 저항상 태를 만들면서 동시 제어가 가능한 수준이 되기에는 아직 많이 부족한 실정이다."}
{"patent_id": "10-2022-7001865", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명에서는, 뉴로모픽 시스템을 구현하기 위한 시냅스 소자를 위해 아날로그적 정보 처리를 위한 점진적 저 항 변화를 일으킬 수 있는 메모리 장치를 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2022-7001865", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 과제를 해결하기 위해 본 발명에서는, 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과 상기 복수의 메모리 셀과 연결되는 비트 라인 및 워드 라인을 포함하는 메모리 어레이, 라이팅 단계와 리딩 단계를 제어하는 컨트롤러, 라이팅부 및 리딩부를 포함하고, 상기 컨트롤러는 라이팅 단계에서 상기 라이팅부를 통해 상기 복수의 메모리 셀 중에 하나 이상의 메모리 셀을 선택하고 차례로 라이팅 전압을 인가하여 논리 상태를 라 이팅하도록 하고, 리딩 단계에서 상기 리딩부를 통해 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하여 흐르는 전류의 합을 통해 시냅스 가중치를 결정하여, 상기 선택된 하나 이상의 메모 리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 메모리 장치를 제공한다. 또한, 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과, 상기 복수의 메모리 셀과 연결되는 비트 라 인 및 워드 라인을 포함하는 메모리 어레이를 포함하는 메모리 장치에서, (a) 상기 복수의 메모리 셀 중에 하나 이상의 메모리 셀을 선택하고 차례로 라이팅 전압을 인가하여 논리 상태를 라이팅하는 단계; (b) 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하는 단계; 및 (c) 상기 인가된 리딩 전압에 의해 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 흐르는 전류의 합을 통해 시냅스 가중치를 결정하는 단계를 포함하여, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 시냅스 가중치를 결정하는 방법을 제공한다. 본 발명의 또 다른 측면은, 입력 신호를 발생시키는 입력 신호부, 상기 입력 신호부의 신호를 받아 설정된 가중 치에 따라 전류를 발생시키는 복수의 시냅스 유닛 및 상기 시냅스 유닛에서 발생된 전류를 증폭시키는 멀티플라 이어를 포함하는 시냅스부 및 상기 시냅스부로부터 발생된 전류를 받아들여 출력 신호를 발생시키는 출력 신호 부를 포함하고, 상기 시냅스 유닛들 각각은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있는 복수의 메모 리 셀들을 포함하고, 상기 복수의 메모리 셀들 각각에는 증폭인자가 설정되어, 상기 입력 신호에 의해 상기 복 수의 메모리 셀들에 흐르는 전류는 상기 멀티플라이어에 의해 상기 증폭인자로 증폭되는 뉴로모픽 시스템을 제 공할 수 있다. 또한, 본 발명에 따라 복수의 시냅스 유닛을 포함하고 상기 시냅스 유닛은 교차하는 입력 전극 라인 및 출력 전 극 라인을 포함하는 크로스 포인트 구조인 복수의 메모리 어레이에 위치하고 서로 연결되는 복수의 메모리 셀을 포함하고, 상기 복수의 메모리 셀은 선택적으로 논리 상태를 저장할 수 있는, 뉴로모픽 시스템에서, (a) 상기 복수의 메모리 어레이 각각에 증폭인자를 설정하는 단계, (b) 상기 증폭인자가 설정된 상기 복수의 메모리 어레 이 각각에서 하나 이상의 메모리 셀을 선택하고 조합하여 상기 복수의 메모리 셀을 포함하는 상기 복수의 시냅 스 유닛을 설정하는 단계, (c) 상기 복수의 시냅스 유닛에 입력 신호를 인가하는 단계, (d) 상기 인가된 입력 신호에 의해 상기 시냅스 유닛의 메모리 셀들에 흐르는 전류를 상기 메모리 어레이 별로 측정하여 더하는 단계 및 (e) 상기 메모리 어레이 별로 측정된 전류를 상기 메모리 어레이의 상기 설정된 증폭 인자에 따라 증폭시키고, 상기 메모리 어레이 각각에서 증폭된 전류의 합을 측정하는 단계를 포함하는, 뉴로모픽 시스템을 위한 시냅 스 장치의 동작 방법을 제공할 수 있다. 또한, 복수의 시냅스 유닛을 포함하고 상기 시냅스 유닛은 교차하는 입력 전극 라인 및 출력 전극 라인을 포함 하는 크로스 포인트 구조인 하나의 메모리 어레이에 위치하고 서로 연결되는 복수의 메모리 셀을 포함하고, 상 기 복수의 메모리 셀은 선택적으로 논리 상태를 저장할 수 있는, 뉴로모픽 시스템에서, (a) 상기 메모리 어레 이의 상기 출력 전극 라인별로 증폭인자를 설정하는 단계, (b) 상기 증폭인자가 설정된 상기 출력 전극 라인과 연결된 메모리 셀을 하나 이상 선택하고 조합하여 상기 복수의 메모리 셀을 포함하는 상기 복수의 시냅스 유닛 을 설정하는 단계, (c) 상기 복수의 시냅스 유닛에 입력 신호를 인가하는 단계, (d) 상기 인가된 입력 신호에 의해 상기 시냅스 유닛의 메모리 셀들에 흐르는 전류를 상기 출력 전극 라인 별로 측정하여 더하는 단계 및 (e) 상기 출력 라인 별로 측정된 전류를 상기 출력 전극 라인의 상기 설정된 증폭 인자에 따라 증폭시키고, 상기 출 력 전극 라인 각각에서 증폭된 전류의 합을 측정하는 단계를 포함하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법을 제공할 수 있다."}
{"patent_id": "10-2022-7001865", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에서 제공하는 상기의 메모리 장치와 메모리 어레이에서 시냅스 가중치를 결정하는 방법을 통해 점진적 인 저항의 변화를 높은 선형 비례를 통해 제어할 수 있는 시냅스 소자를 제공할 수 있다."}
{"patent_id": "10-2022-7001865", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하 본 발명의 실시예에 대하여 첨부된 도면을 참고로 그 구성 및 작용을 설명하기로 한다. 하기에서 본 발명 을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 어떤 부분이 어떤 구성요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함 할 수 있는 것을 의미한다. 본 발명에 따라, 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과 상기 복수의 메모리 셀과 연결되 는 비트 라인 및 워드 라인을 포함하는 메모리 어레이, 라이팅 단계와 리딩 단계를 제어하는 컨트롤러, 라이팅 부 및 리딩부를 포함하고, 상기 컨트롤러는 라이팅 단계에서 상기 라이팅부를 통해 상기 복수의 메모리 셀 중에 하나 이상의 메모리 셀을 선택하고 차례로 라이팅 전압을 인가하여 논리 상태를 라이팅하고, 리딩 단계에서 상 기 리딩부를 통해 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하여 흐르는 전류의 합을 통해 시냅스 가중치를 결정하여, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식 되어 작동하도록 하는, 메모리 장치를 제공한다. 도 1에서 나타낸 바와 같이, 상기 메모리 어레이는 횡방향의 어드레스 라인인 워드 라인과 종방향의 어 드레스 라인인 비트 라인이 격자 구조로 배치되고 이러한 워드 라인과 비트 라인의 교차점에 메모 리 셀이 배치되는 크로스 포인트 구조일 수 있다. 다만, 이는 설명의 편의를 위한 것일 뿐이며 본 발명이 이에 한정되는 것은 아니다. 컨트롤러는 라이팅 단계에서 라이팅부를 통해 크로스 포인트 구조의 메모리 어레이에 있는 복수의 메모리 셀들 중에 일부를 선택하여 차례로 전압을 인가하여 논리 상태를 프로그래밍한다. 선택되는 메모리 셀들의 갯수는 시냅스 소자의 가중치에 따라 결정될 수 있다. 예를 들어 메모리 셀이 1비트의 논리상태를 저장 할 수 있다면, 128의 시냅스 가중치가 필요한 경우 128개의 메모리 셀을 선택하고 선택된 128개의 메모리 셀을 온(on) 상태로 만들면 리딩 단계에서 전류를 흘려 128의 시냅스 가중치를 읽을 수 있다. 마찬가지로 256의 시냅 스 가중치가 필요한 경우에는 256개의 메모리 셀을 선택하고 이 선택된 메모리 셀들을 라이팅 단계에서 온(on) 상태로 프로그래밍하면 리딩 단계에서는 258의 시냅스 가중치를 읽게 된다. 이와 같이 선택되는 메모리 셀의 예는 도 2에서 나타내었는데, 도 2(a)에서는 메모리 어레이 내에서 3×2 행렬 에 위치하는 6개의 메모리 셀을 선택하여 하나의 시냅스 소자를 형성하는 것을 나타낸 것이고, 도 2(b)는 16× 16 행렬에 위치하는 256개의 메모리 셀을 통해 하나의 시냅스 소자를 형성하는 것을 나타내고 있다. 도 2(b)에서의 시냅스 소자는 256개의 셀(T1~T256)을 통해 256의 시냅스 가중치를 표현할 수 있게 되는데, 영상 정보의 처리에 있어서 입력되는 영상 정보에 대한 정확한 이미지 구현을 위해서는 시냅스 가중치가 256인 것이 바람직하기 때문에 이러한 시냅스 가중치를 표현할 수 있는 것은 매우 중요하다. 또한, 선택되는 메모리 셀의 갯수는 컴퓨터에서 기반으로 하는 2진법에 기반하여 2n 인 것이 바람직하다. 따라서, 선택되는 메모리 셀의 갯수는 1, 2, 4, 8, 16, 32, 64, 128, 256, 1024, 2048 중 어느 하나인 것이 바 람직하다. 메모리 셀의 갯수가 2048을 넘게 되면 어레이에서 선택되는 메모리 셀의 갯수가 너무 많아지게 되어 제어가 어렵게 될 수 있기 때문에, 메모리 셀의 갯수는 2048 이하인 것이 바람직하다. 리딩 단계에서는 리딩부를 통해 메모리 어레이에 인가된 전압에 의해 메모리 어레이에 흐르는 전류의 총합을 측정하게 되는데, 이러한 전류의 총합을 통해 메모리 어레이에서 시냅스 가중치가 정해지게 된다. 이렇 게 선택되어 논리상태가 라이팅되는 메모리 셀의 갯수에 따라 전류의 총합은 달라지게 되고 이를 통해 시냅스 가중치가 다양하게 결정될 수 있다. 이러한 전류(저항)의 변화는 도 3에서 나타내었는데, 본 발명의 메모리 장치에서는 선택되는 셀의 갯수에 따라 전류의 총합은 점진적으로 변화하게 되고, 그 변화도 선택되는 셀의 갯수에 선형적으로 비례하며, 저항이 상승 할 때와 하강할 때 저항변화가 우수한 대칭성을 가지고 있어 시냅스 소자로 적용되기에 매우 적합하다. 또한, 본 발명에서 상기 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 1 비트 이상의 논리상태를 저장할 수 있는, 메모리 장치일 수 있다. 논리 상태가 단순히 온-오프 뿐만 아니라 여러 단계를 저장할 수 있으면, 선택되 는 메모리 셀의 수가 작아도 큰 시냅스 가중치를 표현할 수 있다. 예를 들어 각 메모리 셀이 단순히 온-오프만 을 나타낼 수 있는 메모리 셀인 경우, 256의 시냅스 가중치를 표현하기 위해 필요한 선택되는 메모리 셀의 갯수 는 256개임에 비해, 메모리 셀이 가변 저항 소자로 이루어져 4단계의 저항 상태를 표현할 수 있으면, 64개의 메 모리 셀로 256의 시냅스 가중치를 표현할 수 있다. 상기 논리 상태를 저장할 수 있는 복수의 메모리 셀의 각각은 비휘발성 메모리 소자 및 선택 소자를 포함할 수 있다. 메모리 셀에서 논리 상태를 저전력으로 저장하기 위해서는 비휘발성 메모리의 사용이 필요하고, 라이팅단계에서 메모리 셀을 차례로 선택하여 논리상태를 라이팅하고 리딩 단계에서 그 프로그래밍된 메모리 셀들에 흐르는 전류의 합을 측정하기 위해서는 메모리 셀 각각이 선택 소자를 포함하는 것이 필요하다. 비휘발성 메모리 소자는 플래시 메모리(Flash Memory), RRAM(resistive random access memory), PRAM(phase change random access memory), MRAM(magnetic random access memory) 중 어느 하나일 수 있다. 특히 비휘발성 메모리 소자는 RRAM, PRAM, MRAM과 같은 가변 저항 소자일 수 있는데, 이러한 가변 저항 소자는 인가되는 라이 팅 전압 및/또는 전류 펄스에 따라 여러 저항 상태를 나타내어 이를 통해 1비트 이상의 논리 상태를 저장할 수 있다. 또한, 상기 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나인 메모리 장치일 수 있다. 메모리 셀 각각에 포함된 선택 소자를 통해 개별적으로 각각의 메모리 셀을 선택하여 라이팅과 리딩 단계를 거 칠 수 있게 된다. 특히, 상기 선택 소자는 투-터미널 스위치 소자일 수 있는데, 이렇게 메모리 셀의 선택을 위한 선택 소자로서 투-터미널 스위치 소자를 적용함으로써 집적도를 높이고 전력 소비를 줄일 수 있게 된다. 투-터미널 스위치 소 자는 오보닉임계스위치, 전이금속산화물 스위치, MIEC 스위치, 상보형 저항 스위치, 도핑된 비정질 실리콘 등과 같은 소자가 될 수 있다. 또한, 본 발명에서는 상기 논리 상태를 저장할 수 있는 복수의 메모리 셀은 셀렉티브-메모리(selective memory) 소자를 포함할 수 있다. 셀렉티브-메모리 소자는 비휘발성 메모리 특성을 가지면서 동시에 선택 소자 특성을 가 지는 소자를 의미한다. 저항변화에 의해 논리상태를 저장할 수 있으면서 동시에 일정한 전압, 즉 임계 전압을 기준으로 저항의 변화를 일으켜 선택 소자로서 작동할 수 있는 것을 의미한다. 예를 들어, 칼코게나이드 물질인 오보닉임계스위치의 경우 극성을 달리하여 라이팅 전압을 인가하면 서로 다른 저항 상태를 만들 수 있으며, 이를 이용한 라이팅 및 리딩이 가능하다. 상변화가 없는 칼코게나이드 물질도 가 변 저항 소자가 될 수 있고 동시에 고유의 스위치 특성, 즉 임계전압을 기준으로 그 전후에서 일정한 저항의 변 화가 일어나는 특징을 가질 수 있다. 이와 같이, 기존의 오보닉임계스위치 소자와 같이 상변화가 없는 칼코게나이드 물질을 포함하는 가변 저항 소자 를 활용하면, 스위치 특성을 통해 하나 이상의 메모리 셀을 선택하고 가변 저항 특성을 통해 각각에 논리 상태 를 저장할 수 있게 된다. 이러한 소자는 셀렉티브-메모리 소자라고 표현될 수 있고 이 경우 추가적인 메모리 소자 또는 선택 소자가 필요 없기 때문에 메모리 장치의 고밀도화를 가능하게 하고 전력소비를 줄일 수 있게 된다. 이러한 칼코게나이드 물 질로는 In-Ge-As-Se 합금, Te-Se합금, As-Se 합금, Ge-Te 합금, Ge-Se 합금, As-Se-Te 합금, Ge-As-Se 합금, Ge-As-Sb 합금, Ge-Sb-Te 합금, Ge-Sb-Se 합금, Ge-As-Te 합금, Si-Ge-As-Se 합금, Si-Te-As-Ge 합금, In-Sb- Te 합금, In-Sb-Se 합금, In-Ge-As 합금, In-Ge-Te 합금, In-Te 합금 등이 사용될 수 있다. 하지만, 상기 물질 이외에도 저항변화에 의해 논리상태 저장이 가능하면서 동시에 스위칭 기능이 가능한 물질이라면 특별히 제한하 지 않는다. 상술한 바와 같은 메모리 셀의 예는 그림 4에서 나타내었는데, 참고로, 각각의 메모리 셀들의 형태 및 구성 은 다양하게 변형될 수 있다. 예를 들어, 선택 소자 또는 메모리 소자가 생략되거나, 전극이 생략될 수 있다. 또는, 선택 소자와 메모리 소자의 위치가 서로 바뀔 수 있다. 도 4(a)는 메모리 소자와 선택 소자가 포함된 메모리 셀을 나타내었다. 메모리 셀에 대한 엑세스 라인 중 하나 인 워드 라인은 지면 수직으로 지나가고 비트 라인은 지면과 평행하게 지나가는 것을 나타낸다. 이러한 수직으로 교차하는 워드 라인과 비트 라인 사이에는 메모리 셀이 배치된다. 워드 라인 및 비트 라인과 연결되는 메모리 소자 및 선택 소자 사이에는 전극(1331, 1332)이 배치된다. 전극 (1331, 1332) 사이에는 메모리 소자와 선택 소자 그리고 그 사이를 연결하는 전극을 포함하 게 된다. 메모리 셀의 메모리 소자는 플래시 메모리, RRAM, PRAM, MRAM 등의 비휘발성 메모리 소자 중 어느 하나이면서, 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나가 될 수 있다. 예를 들면, 메모리 소자는 플래시 메모리, RRAM, PRAM, MRAM 중 어느 하나이면서, 선택 소자 는 트랜지스터가 될 수 있다. 또 다른 예로서, 메모리 소자는 RRAM, PRAM, MRAM 중 어느 하나이고 선택 소자는 투-터미널 스위치 소자일 수 있다. 이때 투-터미널 스위치 소자는 오보닉임계스위치일 수 있 다. 또한, 메모리 셀은 셀렉티브-메모리 소자를 포함할 수 있다. 도 4(b)에서는 메모리 셀이 셀렉티브-메모 리 소자와 전극(1331, 1332)을 포함하는 예를 도시하고 있다. 셀렉티브-메모리 소자는 상변화가 없 는 칼코게나이드 물질일 수 있는데 고유의 스위치 특성을 이용하여 메모리 셀을 선택하고, 라이팅 조건에 따라 나타나는 가변 저항 특성을 이용하여 논리상태를 라이팅 하는 것이 가능하기 때문이다. 이러한, 셀렉티브-메모 리 소자의 예는 칼코게나이드 물질을 포함하는 오보닉임계스위치소자가 될 수 있다. 오보닉임계스위치소 자는 일반적으로 RRAM, PRAM등과 함께 연결되어 선택 소자로 사용되지만, 단독적으로 사용되어 가변 저항 특성 과 선택 기능을 동시에 나타낼 수 있기 때문이다. 칼코게나이드 물질은 In-Ge-As-Se를 포함하는 합금일 수 있다. 또한, 본 발명에 있어서 상기 라이팅부는 카운터(DC Counter)를 포함하는, 메모리 장치이다. 컨트롤러 는 디씨 카운터를 포함하는 라이팅부를 통해 메모리 어레이에서 순차적으로 하나 이상의 메모리 셀을 선택하고 차례로 논리상태를 프로그래밍한다. 이러한 카운터는 하나 이상일 수 있다. 또한, 본 발명에 따라, 상기 리딩부는 아날로그 디지털 컨버터(Analogue to Digital Converter, ADC)를 포 함하는 메모리 장치를 제공한다. 아날로그 디지털 컨버터는 연속적인 물리량을 디지털 값으로 변환시키는 장치 로서, 컨트롤러가 이를 이용하여 메모리 어레이 전체에 흐르는 전류의 흐름을 디지털 신호로 변환함으 로써 시냅스 가중치를 결정할 수 있게 된다. 상기 라이팅단계에서 선택되어 논리 상태가 프로그래밍되는 하나 이상의 메모리 셀은 모두, 상기 비트 라인 중 하나의 비트 라인과 연결되는 메모리 셀인, 메모리 장치일 수 있다. 선택되는 메모리 셀들 이 하나의 비트 라인과 연결되면 그 선택된 비트 라인에 흐르는 전류만을 측정하면 메모리 어레이 전체 에 흐르는 전류를 측정할 수 있어 장치 구성면에서 효율적일 수 있다. 또한, 본 발명에서, 상기 라이팅단계에서 상기 선택되어 논리 상태가 프로그래밍되는 하나 이상의 메모리 셀은 모두, 상기 워드 라인 중 하나의 워드 라인과 연결되는 메모리 셀인 메모리 장치를 제공할 수 있다. 마찬가지로 선택되는 워드 라인에 흐르는 전류만을 측정할 수 있어 장치 구성면에서 효율성이 높다. 도 5 에서는 상술한 다양한 시냅스 소자의 구성에 대한 예를 나타내고 있다. 이는 설명의 편의를 위한 것일 뿐 이며 본 발명이 이에 한정되는 것은 아니다. 메모리 셀 어레이에 포함된 컬럼 라인들과 로우 라인들의 갯수는 필요에 따라 변경될 수 있다. 도 5(a)에서 선택되어 논리 상태가 라이팅되는 메모리 셀들, 즉 하나의 시냅스 소자를 형성하는 메모리 셀들 (A1,A2, ...,An)은 모두 동일한 하나의 비트 라인(BLA1)과 연결되는 구조를 나타낸다. 이렇게 하나의 시냅스 소 자를 형성하는 메모리 셀들(A1,A2, ...,An)이 하나의 비트 라인에 연결되면 라이팅단계에서 컨트롤러는 라 이팅부가 복수의 워드 라인들(WLA1,WLA2,...WLAn)과 하나의 비트 라인(BLA1)을 통해 전압을 인가하여 메모 리 셀들(A1,A2, ...,An)에 순차적으로 논리 상태를 저장하도록 한다. 라이팅부는 디씨 카운터를 통해 메모 리 셀들(A1,A2, ...,An)에 차례로 전압이 인가되도록 하여 논리 상태를 라이팅할 수 있다. 이 때 디씨 카운터는 하나 이상이고 메모리 셀들(A1,A2, ...,An)이 연결되는 워드 라인에 연결되어 선택적인 라이팅을 제어할 수 있 다. 이후 리딩단계에서는 컨트롤러는 리딩부를 통해 메모리 셀들(A1,A2, ...,An), 즉 시냅스 소자에 흐르는 전류의 합을 통해 시냅스 가중치를 결정하게 된다. 리딩부는 아날로그 디지털 변환기를 포함하여 한 번에 전류의 합을 측정할 수 있는데, 선택되는 셀들이 모두 하나의 비트 라인에 연결되는 경우 아날로그 디지털 변환 기도 비트 라인에 연결되어 전류의 합을 측정할 수 있다. 이러한 아날로그 디지털 변환기는 센스 엠프(sense amplifier)일 수 있다. 도 5(b)에서는 선택되어 논리 상태가 라이팅되는 메모리 셀들, 즉 하나의 시냅스 소자를 형성하는 메모리 셀들 (B1,B2, ...,Bn)은 모두 동일한 하나의 워드 라인(WLB1)과 연결되는 구조를 나타낸다. 이렇게 하나의 시냅스 소 자를 형성하는 메모리 셀들(B1,B2, ...,Bm)이 하나의 워드 라인에 연결되면 라이팅단계에서 컨트롤러는 라 이팅부가 하나의 워드 라인(WLB1)과 복수의 비트 라인들(BLB1,BLB2,...,BLBm)을 통해 전압을 인가하여 메모 리 셀들(B1,B2, ...,Bm)에 순차적으로 논리 상태를 저장하도록 한다. 라이팅부는 디씨 카운터를 이용하여 메모리 셀들(B1,B2, ...,Bm)에 차례로 전압이 인가되도록 하여 논리 상태를 라이팅할 수 있다. 이 때 디씨 카운 터는 하나 이상이고 메모리셀들(B1,B2, ...,Bm)이 연결되는 비트 라인에 연결되어 선택적인 라이팅을 제어할 수 있다. 이후 리딩단계에서는 컨트롤러는 리딩부를 통해 메모리 셀들(B1,B2, ...,Bm), 즉 시냅스 소자에 흐르는 전류의 합을 통해 시냅스 가중치를 결정하게 된다. 리딩부는 아날로그 디지털 변환기를 포함하여 한 번에 전류의 합을 측정할 수 있는데, 선택되는 셀들이 모두 하나의 워드 라인에 연결되는 경우 아날로그 디지털변환기도 워드 라인에 연결되어 전류의 합을 측정할 수 있다. 이러한 아날로그 디지털 변환기는 센스 엠프 (sense amplifier)일 수 있다. 도 5(c)에서는 선택되어 논리 상태가 라이팅되는 메모리 셀들, 즉 하나의 시냅스 소자를 형성하는 메모리 셀들 (C1,C2, ...,Cpk)이 복수의 워드 라인 및 복수의 비트 라인과 연결되는 구조를 나타낸다. 이렇게 하나의 시냅스 소자를 형성하는 메모리 셀들(C1,C2, ...,Cpk)에 대하여, 라이팅단계에서 컨트롤러는 라이팅부가 메모 리 셀들(C1,C2, ...,Cpk)에 연결되는 복수의 워드 라인들(WLC1,WLC2,...,WLCk)과 복수의 비트 라인들 (BLC1,BLC2,...,BLCp)을 통해 전압을 차례로 인가하여 메모리 셀들(C1,C2, ...,Cpk)에 논리 상태를 저장하도록 한다. 라이팅부는 디씨 카운터를 이용하여 메모리 셀들(C1,C2, ...,Cpk)에 차례로 전압이 인가되도록 하여 논리 상태를 라이팅할 수 있다. 이 때 디씨 카운터는 하나 이상이고 메모리 셀들(C1,C2, ...,Cpk)이 연결 되는 비트 라인 및 워드 라인에 연결되어 선택적인 라이팅을 제어할 수 있다. 이후 리딩단계에서는 컨트롤러 는 센싱부를 통해 메모리 셀들(C1,C2, ...,Cpk), 즉 시냅스 소자에 흐르는 전류의 합을 측정함으로써 시냅스 가중치를 결정하게 된다. 리딩부는 아날로그 디지털 변환기를 포함하여 한 번에 전류의 합을 측정할 수 있는데, 선택되는 셀들이 복수의 워드 라인과 비트 라인에 연결되는 경우 아날로그 디지털 변환기도 워드 라 인과 비트 라인에 연결되어 전류의 합을 측정할 수 있다. 이러한 아날로그 디지털 변환기는 센스 엠프(sense amplifier)일 수 있다. 본 발명에서는, 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀과 상기 복수의 메모리 셀과 연결되는 비트 라인 및 워드 라인을 포함하는 메모리 어레이를 포함하는 메모리 장치에서, (a) 상기 복수의 메모리 셀 중 에 하나 이상의 메모리 셀을 선택하고 차례로 라이팅 전압을 인가하여 논리 상태를 라이팅하는 단계, (b) 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 리딩 전압을 인가하는 단계 및 (c) 상기 인가된 리딩 전압에 의해 상기 선택되어 논리 상태가 라이팅된 하나 이상의 메모리 셀에 흐르는 전류의 합을 통해 시냅스 가 중치를 결정하는 단계를 포함하여, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동 하도록 하는, 시냅스 가중치를 결정하는 방법을 제공한다. 크로스 포인트 구조의 메모리 어레이에서 하나 이상의 메모리 셀을 선택하고 논리상태를 라이팅한 후 이렇게 선 택되어 라이팅된 메모리 셀에 흐르는 전류의 합을 통해 시냅스 가중치를 결정함으로써, 선택된 하나 이상의 메 모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 할 수 있다. 선택되는 메모리 셀들의 갯수는 시냅스 소자의 가중치에 따라 결정될 수 있다. 뉴로모픽 시스템에서는 프리 뉴 런(pre-neuron)으로부터의 신호(X1~Xn)를 시냅스에 입력하고 시냅스 별로 설정된 가중치에 따라 입력된 신호를 가중하여 출력신호를 내보내게 된다. 이를 위해서는 시냅스 별로 다양한 가중치를 가지는 것이 중요한데, 시냅 스를 메모리 소자로 이용할 경우 다양한 가중치를 가지도록 메모리 소자 별로 다양한 전도도를 가지는 것이 필 요하고, 이를 위해 본 발명에서는 하나의 시냅스 소자를 하나의 메모리 셀로 구성하지 않고 여러 메모리 셀로 구성함으로써 다양한 전도도를 나타내었다. 예를 들어 메모리 셀이 1비트의 논리상태를 저장할 수 있다면, 128의 시냅스 가중치가 필요한 경우 128개의 셀 을 선택하고 선택된 128개의 셀을 온(on) 상태로 만들면 리딩 단계에서 전류를 흘려 128의 시냅스 가중치를 읽 을 수 있다. 마찬가지로 256의 시냅스 가중치가 필요한 경우에는 256개의 셀을 선택하고 이 선택된 셀들을 라이 팅 단계에서 온 상태로 라이팅하면 리딩 단계에서는 256의 시냅스 가중치를 읽게 된다. 이를 도 6에서 보다 자세히 설명하면 X1의 입력 신호가 시냅스 W1에 인가되고 시냅스 W1에는 128의 가중치가 설 정되어 있다면 W1을 위한 시냅스 가중치를 위해서는 128개의 셀(C1~C128)을 온 상태로 만들어 여기에 X1의 입력 신호를 인가하고 이로부터 출력되는 전류를 측정하게 된다. 마찬가지로 X2의 입력 신호가 시냅스 W2에 인가되고 시냅스 W2에는 256의 가중치가 설정되어 있다면 W2를 위한 시 냅스 가중치를 위해서는 256개의 셀(C1~C256)을 온 상태로 만들어 여기에 X1의 입력 신호를 인가하고 이로부터 출 력되는 전류를 측정하게 된다. 이렇게 동시에 여러 메모리 셀에서 흐르는 전류를 측정함으로써 다양한 시냅스 가중치를 설정할 수 있게 된다. 한편, 메모리 셀은 1 비트 이상의 논리상태를 저장할 수 있는 메모리 장치일 수 있는데, 논리 상태가 단순히 온 -오프 뿐만 아니라 여러 단계를 저장할 수 있으면, 선택되는 메모리 셀의 수가 작아도 큰 시냅스 가중치를 표현 할 수 있다. 예를 들어 각 메모리 셀이 단순히 온-오프만을 나타낼 수 있는 메모리 셀인 경우, 256의 시냅스 가 중치를 표현하기 위해 필요한 선택되는 메모리 셀의 갯수는 256개임에 비해, 메모리 셀이 가변 저항 소자로 이루어져 4단계의 저항 상태를 표현할 수 있으면, 64개의 메모리 셀로 256의 시냅스 가중치를 표현할 수 있다. 또한, 본 발명에서, 상기 선택적으로 논리 상태를 저장할 수 있는 하나 이상의 메모리 셀은, 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함하는 메모리 장치에서, 상기 (b) 단계에서 상기 리딩 전압은 상기 선택 되어 논리 상태가 라이팅된 하나 이상의 메모리 셀 모두가 턴-온되지 않으면서, 동시에 상기 메모리 어레이에서 선택되지 않은 하나 이상의 메모리 셀에 인가되는 전압보다 큰 범위에 있는, 시냅스 가중치를 결정하는 방법을 제공한다. 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자는 일정수준 이상의 전압이 인가되면 저항에 있어 큰 변화를 일으키는 스위칭 기능이 있는데 이러한 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자에서 저항의 변화가 발생하는 전압을 임계 전압(threshold voltage)이라 하고 저항의 변화가 일어나는 현상을 턴-온된다고 표현하게 된다. 본 발명에서와 같은 크로스 포인트 구조의 메모리 어레이에서 스위칭 기능을 이용한 일반적인 리딩 과정은 선택 되지 않은 셀에는 스위치 소자의 특성을 이용하여 임계 전압 이하에서 매우 낮은 전류만이 흐르게 하고 선택된 셀에는 셀의 로직 상태를 구분할 수 있는 전압을 인가하여 이루어지게 된다. 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함한 크로스 포인트 구조의 메모리 어레이에서, 선택된 메모리 셀들의 전류를 리딩하는 일반적인 방법을 도 7을 통해 설명한다. 도 7에 있어서 선택되지 않은 셀들에는 Vinh이 인가되고 이 영역에서는 저항이 높은 셀과 낮은 셀의 구분이 없고 전류의 흐름이 매우 미미하게 된다. 반 면, 선택된 셀에는 Vread1 가 인가되는데, 이 Vread1이 인가되는 전압은 저항이 낮은 셀의 임계 전압(Vth_A)과 저항 이 높은 셀의 임계 전압(Vth_B)의 사이(Vth_A < Vread1 < Vth_B)에 위치하도록 하여 선택된 셀에 흐르는 전류로부터 로직 상태를 구분할 수 있다. 도 7에서는 Vread1 에 따라 저항이 높은 셀에서는 Itarget,off의 전류가 흐르고 저항이 낮은 셀에서는 Itarget,on 전류가 흐르게 된다. 이러한 방법은 메모리 어레이에서 하나의 셀만을 선택하여 디지털 적인 온, 오프 상태만을 리딩할 수 있는데, 온 상태에서의 전류 흐름이 너무 커서 하나의 셀이 일단 온 상태에 서 리딩 전압이 인가되면 흐르는 전류가 너무 커서 그 외에 다른 셀에 대한 전류 측정이 불가능하게 되기 때문 이다. 선택된 메모리 셀들의 전류를 리딩하는 다른 방법을 도 8을 통해 설명한다. 선택되지 않은 셀들에는 Vinh이 인 가되고 이 영역에서는 셀들의 저항 상태에 따른 전류 흐름에 있어 구분이 없고 전류의 흐름이 매우 미미하게 된 다. 한편 선택된 셀에 인가되는 리딩전압을 저항이 낮은 셀의 임계 전압(Vth_A)과 저항이 높은 셀의 임계 전압 (Vth_B)의 사이(Vth_A < Vread1 < Vth_B)로 인가하는 상기 방법과 다르게, 도 8에 'Vread2' 로 표시된 바와 같이, 선택 된 하나 이상의 셀 모두가 턴-온되지 않는 서브쓰레쉬홀드(subthreshold) 영역 전압 범위에 있고, 선택되지 않 은 하나 이상의 셀에 인가되는 전압보다 큰 범위에 있도록 인가된다. 즉, 도 8에서 리딩전압인 Vread2는 Vinh 보다 크고 선택된 셀들 중 가장 작은 낮은 저항 상태인 셀의 임계 전압인 Vth1 보다 작은 범위에 있게 된다. 이와 같 이 서브쓰레쉬홀드 영역에서 리딩이 이루어지면 동시에 여러 셀에 대한 리딩이 가능하게 되는데, 일반적인 방법 과 달리 온 상태의 셀에 리딩 전압을 인가하여도 그를 통해 흐르는 전류는 크기 않아서 동시에 여러개의 셀에 리딩 전압을 인가함으로써 그를 통해 흐르는 전류의 합을 쉽게 측정할 수 있기 때문이다. 본 발명에서, 상기 투-터미널 스위치 소자는, 오보닉 임계 스위치 소자, 전이금속산화물 스위치 소자, MIEC(Mixed Ion-Electron Conductor) 스위치 소자, 상보형 저항 스위치 소자 및 도핑된 비정질 실리콘 중 하나 일 수 있다. 상기 물질 이외에도 임계 전압을 기준으로 저항의 변화를 일으키는 스위칭 기능이 가능한 물질이라 면 특별히 제한하지 않는다. 또한, 셀렉티브-메모리 소자는 비휘발성 메모리 특성을 가지면서 동시에 선택 소자 특성을 가지는 소자를 의미 한다. 즉, 저항변화에 의해 논리상태를 저장할 수 있으면서 동시에 일정한 전압, 즉 임계 전압을 기준으로 저항 의 변화를 일으켜 선택 소자로서 작동할 수 있는 것을 의미한다. 이러한 소자는 셀렉티브-메모리 소자라고 표현 될 수 있고 이 경우 추가적인 메모리 소자 또는 선택 소자가 필요 없기 때문에 메모리 장치의 고밀도화를 가능 하게 하고 전력소비를 줄일 수 있게 된다. 이러한, 셀렉티브-메모리 소자의 예는 칼코게나이드 물질을 포함하는 오보닉임계스위치소자가 될 수 있다. 오보닉임계스위치소자는 일반적으로 RRAM, PRAM등과 함께 연결되어 선택 소자로 사용되지만, 단독적으로 사용되어 가변 저항 특성과 선택 기능을 동시에 나타낼 수 있기 때문이다. 이러 한 칼코게나이드 물질로는 In-Ge-As-Se 합금, Te-Se합금, As-Se 합금, Ge-Te 합금, Ge-Se 합금, As-Se-Te합금, Ge-As-Se 합금, Ge-As-Sb 합금, Ge-Sb-Te 합금, Ge-Sb-Se 합금, Ge-As-Te 합금, Si-Ge-As-Se 합금, Si- Te-As-Ge 합금, In-Sb-Te 합금, In-Sb-Se 합금, In-Ge-As 합금, In-Ge-Te 합금, In-Te 합금 등이 사용될 수 있 다. 하지만, 상기 물질 이외에도 저항변화에 의해 논리상태 저장이 가능하면서 동시에 스위칭 기능이 가능한 물 질이라면 특별히 제한하지 않는다. 또한, 상기 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀은 투-터미널 스위치 소자 또는 셀렉티브- 메모리 소자를 포함하는 메모리 장치에서, 상기 (a) 단계에서 상기 라이팅 전압은 상기 복수의 메모리 셀 중에 서 선택된 하나 이상의 메모리 셀을 턴-온되도록하고, 제1 논리상태를 라이팅하기 위한 제1 극성과 제2 논리상 태를 라이팅하기 위한 제2 극성을 가지며, 상기 제1 극성과 상기 제2 극성은 서로 반대이고, 상기 (b) 단계에서 상기 리딩 전압은, 상기 라이팅 전압의 제1 극성과 같은 극성을 가지는, 상기 선택된 하나 이상의 메모리 셀이 하나의 시냅스 소자로 인식되어 작동하도록 하는, 시냅스 가중치를 결정하는 방법을 제공한다. 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함하는 메모리 셀에 제1 극성의 전압을 임계 전압 이상 인가하고 그 이후에 제1 극성으로 전압을 인가하면 제1 극성방향으로 낮은 임계 전압을 가져 낮은 저항상태를 나타낸다. 초기에는 제1 극성으로 임계 전압이 높아 고저항상태인 경우에도 일단 제1 극성의 전압이 임계 전압 이상 인가되면 낮은 저항상태로 되는 것은 마찬가지이다. 또한, 메모리 셀에 상기 제1 극성의 전압과 반대 방향 인 제2 극성의 전압을 임계 전압 이상 인가하고 그 이후에 제1 극성으로 전압을 인가하면 이후에는 제1 극성 방 향으로 높은 임계 전압을 가져 높은 저항 상태를 나타낸다. 제2 극성의 전압을 인가하기 전에 제1 극성으로 낮 은 저항상태인 경우라도 제2 극성으로 임계 전압 이상을 인가하면 이후에는 제1 극성 방향으로 높은 임계 전압 을 가지게 된다. 이를 도 9에서 나타내었는데, 도 9(a)의 전압-전류 그래프에서 라인을 따라 제1 극성(+)의 높은 임계전압 (first forward turn-on, Vt)을 인가한 후에, 같은 제1 극성(+)의 리딩 전압을 인가하면 라인을 따라 낮은 임계 전압(Vt,LRS), 즉 낮은 저항 상태를 가지게 된다. 하지만, 제1 극성(+)과 반대의 라인을 따라 제2 극성 (-)의 전압을 임계전압 이상으로 인가한 후 제1 극성(+)의 리딩 전압을 인가하는 경우 라인을 따라 높은 임계 전압(Vt,HRS)을 나타내어 높은 저항 상태를 가지게 된다. 이처럼 라이팅 단계에서 라이팅 전압의 극성을 달 리함에 따라 저항 상태를 다르게 가져갈 수 있게 되고, 그 저항의 차이는 도 9(a) 및 (b)에서 메모리 윈도우 로 표시될 수 있다. 이후 리딩 단계는 상술한 바와 같이 메모리 셀을 턴-온시키지 않으면서 동시에 메모리 어레이에서 선택되지 않은 하나 이상의 메모리 셀에 인가되는 전압보다 큰 범위에 있는 범위 내에서 리딩 전압을 인가함으로써 선택된 메모리 셀에 흐르는 전류를 측정하여 시냅스 가중치를 결정할 수 있게 된다. 본 발명에서, 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 비트 라인 중 하나의 비트 라인과 연결되는 메모리 셀인, 시냅스 가중치를 결정하는 방법을 제공할 수 있다. 또한, 본 발명에서, 상 기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀은 모두 상기 워드 라인 중 하나의 워드 라인과 연 결되는 메모리 셀인, 시냅스 가중치를 결정하는 방법을 제공한다. 이처럼 선택되는 메모리 셀이 하나의 워드 라 인 또는 비트 라인에 연결되면서 장치 구성면에서 효율적이 될 수 있다. 또한, 본 발명에서 상기 (a) 단계에서 상기 선택되어 논리 상태가 라이팅되는 하나 이상의 메모리 셀의 수는 1, 2, 4, 8, 16, 32, 64, 128, 256, 1024, 2048 중 어느 하나인, 상기 선택된 하나 이상의 메모리 셀이 하나의 시 냅스 소자로 인식되어 작동하도록 하는, 시냅스 가중치를 결정하는 방법을 제공한다. 선택되는 셀의 갯수는 컴 퓨터에서 기반으로하는 2진법에 기반하여 2n인 것이 바람직하기 때문이다. 따라서, 선택되는 셀의 갯수는 1, 2, 4, 8, 16, 32, 64, 128, 256, 1024, 2048 중 어느 하나인 것이 바람직하다. 2048을 넘게 되면 어레이에서 선택되는 셀의 갯수가 너무 많아지게 되고 이로인해 제어가 어렵게 될 수 있기 때문에 2048이하인 것이 바람직 하다. 본 발명에서는 새로운 뉴로모픽 시스템과 그 동작 방법에 대해서 설명한다. 딥 러닝 알고리즘에서 벡터 행렬 곱셈(vector-matrix multiplication, VMM) 연산은 훈련(learning) 및 추론 (inference)을 위한 핵심 컴퓨팅 연산이다. 이미지를 인식하기 위한 VMM 방법에 대해 도 10을 통해 설명하면 이미지를 N x N으로 구역을 분할하고 이들 각 각에 가중치를 설정한 후 명암 등의 정보를 다양한 입력 신호로 입력한다. 이를 뉴로모픽 시스템으로 표현하면 입력 신호(Xi)는 프리 뉴런(pre-neuron)으로부터의 신호이고 출력되는 전류인 Itot는 포스트 뉴런(post- neuron)으로의 출력 신호 그리고 Wi는 입력 신호에 시냅스를 통해 곱해지는 가중치가 된다. 이렇게 입력 신호와가중치의 곱의 합을 통해 나타나는 전류인 Itot를 기준값과 비교하고 가장 근접한 가중치를 가지는 시냅스를 찾 아 이미지를 인식하게 된다. 하지만, 이러한 동작을 기존 컴퓨팅 시스템에서 구현하기에는 전력소모의 문제, 장치의 크기 문제 등 현실화하 기에 많은 문제가 있다. 이러한 문제를 해결하기 위해 최근 RRAM(resistive random access memory), PRAM(phase change random access memory), MRAM(magnetic random access memory) 과 같은 뉴메모리를 이용한 크로스 포인트 구조를 활용하여 이 를 해결하고자 하는 연구가 활발하다. 크로스 포인트 구조의 메모리 어레이는 입력 전극 라인과 출력 전극 라인이 서로 교차하고, 이렇게 서로 교차하 는 교차지점에서 메모리 셀을 통해 입력 전극 라인과 출력 전극 라인이 연결되는 구조가 된다. 크로스 포인트 구조의 메모리 어레이를 통한 VMM은 도 11에서 설명하였다. 도 11에서 컬럼(column) 금속 라인 을 접지된 상태로 유지하면서 로우(row) 금속 라인에 벡터 Xi로 표현될 수 있는 입력 신호를 인가하 면 크로스-포인트(i,j) 위치의 각 메모리를 통해 흐르는 전류는 XiWij가 된다. 이들 컬럼 라인에 흐르는 전 류는 동일한 컬럼 라인에 위치하는 메모리에 흐르는 전류의 합이 되므로, Ij =X1 *W1j + X2 *W2j + X3 *W3j +...+ Xn *Wnj 이 된다(도 11에서 j는 1~m). 이렇게 컬럼 라인을 통해 출력되는 m개의 전류 각각을 기준값과 비교함으로써 추론(inference) 과정을 거 치게 된다. 여기서 입력 신호 Xi는 폭은 일정하고 높이를 달리하는 펄스, 높이는 일정하고 폭을 달리하는 펄스 또는 폭과 높 이는 일정하고 횟수를 달리하는 펄스가 될 수 있다. 그리고 가중치인 Wij는 크로스 포인트 구조의 메모리 어레이 의 각 지점에서 메모리의 전도도를 통해 표현될 수 있다. 그런데, 여기서 가중치인 Wij는 메모리의 전도도에 해당하는데, 추론의 정확도를 높이기 위해서는 단계적으로 다 양한 값, 즉 다양한 전도도가 메모리에 저장될 수 있어야 한다. 다양성이 높아질 수록 추론의 정확도도 높아지 기 때문에, 이를 위해 다양한 단계의 전도도를 저장할 수 있는 뉴메모리의 개발이 활발하지만 아직까지 만족할 만한 결과는 얻지 못하고 있다. 본 발명은 이러한 결과를 개선하기 위해서, 하나의 메모리 셀이 아닌 복수의 메모리 셀을 이용하여 다양한 전도 도(Wij)를 나타낼 수 있는 새로운 뉴로모픽 시스템과 이를 이용하는 방법을 제공할 수 있다. 즉, 시냅스를 하나 의 메모리 셀로 구성하여 가중치를 나타내는 것이 아니라 복수의 메모리 셀로 구성함으로써 자유롭고 다양한 가 중치를 설정할 수 있도록 한다. 본 발명에서 제공하는 새로운 뉴로모픽 시스템과 이를 이용하는 방법을 통해 개별 입력값에 대응하는 가중치인 Wij를 하나의 메모리 셀이 아니라 복수의 셀을 통해 나타내고 이러한 복수의 셀 각각은 자릿수에 따라 증폭인자 를 설정함으로써 다양한 전도도를 표현할 수 있게 된다. 증폭인자는 이진법에 의한 자릿수에 따를 수 있다. 이를 도 12에서 단순화하여 표현하였다. 도 12(a)는 입력 신호부와 입력 신호부에서 발생된 입력 신 호를, 복수의 시냅스 유닛과 이러한 시냅스 유닛을 통해 흐르는 전류를 증폭시킬 수 있는 멀티플라이어 를 포함하는 시냅스부로 인가하고 이를 통해 흐르는 전류를 측정하는 출력 신호부를 포함하는 뉴로모픽 시스템을 나타낸다. 이러한 뉴로모픽 시스템에서 시냅스부에 위치하는 시냅스 유닛 각각은 복수의 메모리 셀을 포함 하고 이들 메모리 셀 각각에는 증폭인자가 설정되고 이들 메모리 셀에 흐르는 전류는 증폭인자로 멀티플라 이어에 의해 증폭됨으로써 이들 증폭된 전류의 합이 결국 시냅스 유닛에 흐르는 전류가 될 수 있다. 시냅스 유닛 하나에 증폭인자가 설정된 복수의 메모리 셀이 포함됨에 따라 다양한 가중치의 표현이 가능하 게 된다. 이때 복수의 메모리 셀의 위치와 전류를 증폭시키는 멀티플라이어의 연결에 따라 다양한 형태가 나타날 수 있다. 우선 하나의 시냅스 유닛이 포함하는 복수의 메모리 셀은 서로 다른 메모리 어레이에 위치하는 경우가 있다. 이 경우 메모리 어레이에는 각각 증폭인자가 설정되어서 동일한 메모리 어레이에 위치하는 메모리 셀은 모두 같은증폭인자를 가지게 된다. 멀티플라이어는 메모리 어레이 하나에 하나씩 연결된다. 이를 통해 하나의 시냅스 유 닛이 포함하는 메모리 셀은 여러 메모리 어레이에 분산하여 위치하고 이들에 흐르는 전류의 합을 통해 가중치가 결정되게 된다. 이를 도 13을 통해 보다 상세하게 설명한다. 일반적인 크로스 포인트 구조의 뉴로모픽 시스템에서와 같이 입력 신호 Xi는 가중치를 가지는 시냅스 유닛(W11~Wn1)을 거쳐 출력 신호를 출력하게 된다. 여기서 시냅스 유닛은 종래 에는 하나의 메모리 셀로 구성됨에 비해 본 발명에서는 복수의 메모리 셀로 구성되고 복수의 메모리 셀은 다시 복수의 메모리 어레이에 배치된다. 도 13에서는 메모리 어레이를 k개로 표시하였지만, 메모리 어레이의 수는 2, 4, 16, 32, 64 등 필요에 따라 다양하게 가져갈 수 있다. 이러한 복수의 메모리 어레이에는 각각 증폭인자(m.f~m.f(k))가 설정되는데 증폭인자는 이진법의 자릿수를 표시하도록 2n(n은 0을 포함하고 양의 정수)이 될 수 있다. 예를 들면, 도 12에서 메모리 어레이의 수는 8개이 고, 이에 따라 m.f은 27이고, m.f는 26, m.f은 25으로 해서 마직막 m.f은 20이 될 수 있다. 도 13에서 시냅스 유닛인 W11은 k개의 메모리 셀(A1C11, A2C11, A3C11,,..., AkC11) 로 이루어지는데, 이들 각각에 입 력 신호 X1이 입력되면 그에 따라 k개의 메모리 셀 각각에서 전류(X1*A1C11, X1*A2C11, X1*A3C11,..., X1*AkC11)가 발 생하게 된다. 이렇게 발생된 전류는 메모리 셀이 각각 위치하는 메모리 어레이에 따라 설정된 증폭인자(m.f~m.f(k))로 각 메모리 어레이에 연결된 멀티플라이어(mp~mp(k))에 의해 증폭되는데, 결국 시냅스 유닛 W11에 의해서 아래와 같은 출력 신호를 나타내게 된다. X1W11 = X1 *(A1C11*m.f + A2C11*m.f+ ...+ AkC11*m.f(k)) 최종적으로 추론에 활용할 수 있는 출력 신호(I1)는 n개의 시냅스 유닛의 출력 신호를 합해서 다음과 같이 얻을 수 있게 되는데, 이는 도 14에서 나타내었다. I1 = X1 *W11 + X2 *W21 + X3 *W31 +...+ Xn *Wn1 = X1*(A1C11*m.f+A2C11*m.f+...+AkC11*m.f(k)) +X2*(A1C21*m.f+A2C21*m.f+...+AkC21*m.f(k))+... +Xn*(A1Cn1*m.f+A2Cn1*m.f+...+AkCn1*m.f(k)) 이처럼 각 시냅스 유닛의 메모리 셀 별로 흐르는 전류를 증폭인자에 따라 증폭시키고 합하는 것이 필요한데, 결 국 각 메모리 어레이 별로 동일한 출력 전극 라인에 흐르는 전류의 합인 (X1*AkC11+X2*AkC21+...+Xn*AkCn1) 값을 메 모리 어레이에 설정된 증폭인자(m.f(k))로 멀티플라이어(mp(k))에 의해 증폭시키고 이를 합한 것과 동일하게 된 다. 따라서, 이는 다시 아래와 같이 나타낼 수 있다. I1 = (X1*A1C11+X2*A1C21+...+Xn*A1Cn1)*m.f +(X1*A2C11+X2*A2C21+...+Xn *A2Cn1)*m.f+... +(X1*AkC11+X2*AkC21+...+Xn*AkCn1)*m.f(k) 이러한 복수의 메모리 어레이를 포함하는 뉴로모픽 시스템을 이용한 동작 방법을 보다 상세하게 설명하면, (a) 상기 복수의 메모리 어레이 각각에 증폭인자를 설정하는 단계, (b) 상기 증폭인자가 설정된 상기 복수의 메모리 어레이 각각에서 하나 이상의 메모리 셀을 선택하고 조합하여 상기 복수의 메모리 셀을 포함하는 상기 복수의 시냅스 유닛을 설정하는 단계, (c) 상기 복수의 시냅스 유닛에 입력 신호를 인가하는 단계, (d) 상기 인가된 입 력 신호에 의해 상기 시냅스 유닛의 메모리 셀들에 흐르는 전류를 상기 메모리 어레이 별로 측정하는 단계 및 (e) 상기 메모리 어레이 별로 측정된 전류를 상기 메모리 어레이의 상기 설정된 증폭 인자에 따라 증폭시키고, 상기 메모리 어레이 각각에서 증폭된 전류의 합을 측정하는 단계를 포함할 수 있다. 각 메모리 어레이 별로 증폭인자를 m.f~m.f(k)까지 설정하고 여기에서 메모리 셀들을 선택하고 조합하여 복 수의 시냅스 유닛을 설정한다. 도 14에서 시냅스 유닛 W11은 A1C11, A2C11, A3C11,...,AkC11의 조합, W21은 A1C21, A2C21, A3C31,...,AkC21의 조합이 되고, 마지막 Wn1은 A1Cn1, A2Cn1, A3Cn1,...,AkCn1의 조합이 된다. 이렇게 설정된 시냅스 유닛들에 입력 신호인 X1~Xn을 인가하면 이들 시냅스 유닛들에 포함되는 메모리 셀들에 전 류가 흐르게 된다. 예를 들면 시냅스 유닛 W11에 포함되는 메모리 셀들인 A1C11, A2C11, A3C11,...,AkC11 에는 각각 X1*A1C11, X1*A2C11, X1*A3C11,...,X1*AkC11 의 전류가 흐르게 된다. 이렇게 시냅스 유닛의 개별 메모리 셀들에 흐르는 전류를 메모리 어레이 별로 측정하여 더한다. 즉, 도 14에서 메모리 어레이 A1에 흐르는 전류의 합은 X1 *A1C11+X2 *A1C21+...+Xn *A1Cn1 이 된다. 이렇게 측정되어 더해진 전류 의 합에 메모리 어레이 별로 설정된 증폭인자를 곱하고((X1*A1C11+X2*A1C21+...+Xn*A1Cn1)*m.f), 메모리 어레이 A1~Ak 각각에서 이와 같이 증폭된 전류의 합을 측정하면 추론에 필요한 전류 값인 I1 이 도출된다. 한편, 메모리 셀이 투-터미널 소자 또는 셀렉티브-메모리(selective-memory) 소자를 포함하고, 메모리 어레이 하나에서 흐르는 전류의 합을 측정하는 경우, 하나의 메모리 셀이 저저항상태이어서 턴-온되는 경우에는 턴-온 된 메모리 셀에서 큰 전류가 흐르고 이에 따라 전압 강하가 크게 일어나 다른 메모리 셀에서의 전류 변화를 읽 을 수 없게 된다. 따라서 이처럼 입력 신호가 메모리 셀이 저저항 상태로 변할 수 있는 전압 범위에 있는 경우 에는(도 7 참조) 하나의 메모리 어레이에서 순차적으로 메모리 셀 하나씩 입력 신호의 입력과 그에 따른 출력 신호를 측정하고 이후 그 합을 구하는 방식으로 진행되어야 한다. 이를 위해서 메모리 어레이에 출력 라인 별로 흐르는 전류를 저장할 수 있는 커패시터를 더 포함할 수 있다. 반면에, 메모리 셀이 투-터미널 소자 또는 셀렉티브-메모리 소자를 포함하고, 메모리 어레이 하나에서 흐르는 전류의 합을 측정하는 경우에도, 상기 입력 신호의 전압을 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자의 특성에 의해 형성되는 고저항 상태의 메모리 셀과 저저항 상태의 메모리 셀 모두가 턴-온되지 않는 범위 에 있도록 할 수 있는데(도 8 참조), 이를 통해 턴-온되는 메모리 셀이 없기 때문에 전체 전력 소모를 줄일 수 있고, 전압 강하가 크게 일어나지 않기 때문에 메모리 어레이 하나에서 흐르는 전류를 동시에 측정할 수 있게 된다. 다른 전류 값인 Ij를 얻기 위해서는 도 15에서와 같이 각 메모리 어레이의 출력 라인별로 상기와 같은 방법을 반 복하게 되는데, 이렇게 도출된 전류 값 I1 ~ Im를 일정 함수에 의해 기준 값과 비교함으로써 가장 근접한 전류 값을 판단하게 된다. 또한, 본 발명에서 복수의 메모리 셀은 하나의 메모리 어레이에 위치할 수도 있다. 이 경우에도 메모리 어레이 는 서로 교차하는 입력 전극 라인 및 출력 전극 라인을 포함하는 크로스 포인트 구조이고, 상기 출력 전극 라인 각각에는 상기 멀티플라이어가 연결되고, 상기 시냅스 유닛의 복수의 메모리 셀은 복수의 상기 출력 전극 라인 에 위치하고, 상기 출력 전극 라인 별로 증폭인자가 설정되어 동일한 상기 출력 전극 라인에 위치하는 상기 메 모리 셀은 모두 동일한 증폭인자가 설정되고, 상기 시냅스 유닛의 메모리 셀 각각에서 입력 신호에 의해 흐르는 전류는 상기 증폭인자에 따라 상기 멀티플라이어에 의해 증폭되는 뉴로모픽 시스템일 수 있다. 상술한 바와 같이 일반적인 크로스 포인트 구조의 뉴로모픽 시스템에서와 같이 n개의 입력 신호(X1 ~ Xi)는 가중 치를 가지는 n개의 시냅스 유닛(W11~Wn1)을 거쳐 출력 신호를 출력하게 되는데, 여기서 시냅스 유닛은 본 발명에 서는 복수의 메모리 셀로 구성되고 복수의 메모리 셀은 다시 하나의 메모리 어레이 내에서 출력 라인별로 배치 될 수 있다. 이는 도 16 및 17에서 나타내었는데, 시냅스 유닛 W11은 복수의 메모리 셀인 L1C11, L2C11,...LkC11을 포함하게 된 다. 이들 복수의 메모리 셀이 배치되는 출력 전극 라인 각각에는 증폭인자(m.f~m.f(k))가 설정되고 이에 따 른 멀티플라이어(m.p~m.p(k))가 연결된다. 여기서도 증폭인자는 이진법의 자릿수를 표시하도록 2n(n은 0을 포함하고 양의 정수)이 될 수 있다. 예를 들면, 도 16 및 17에서 서로 다른 증폭인자를 가지는 출력 전극 라인 의 수 k는 8이고, 이에 따라 m.f은 27이고, m.f는 26, m.f은 25으로 해서 마지막 m.f은 20이 될 수 있다. 도 16은 증폭인자가 같은 출력 전극 라인은 같이 모여 있는 경우이고, 도 17은 이웃하는 출력 전극 라인 별로 증폭인자가 서로 달라서, 출력 전극 라인 별로 멀티플라이어를 배치하는 경우를 나타낸다. 도 16에서 시냅스 유닛인 W11은 k개의 메모리 셀(L1C11, L2C11, L3C11,,..., LkC11) 로 이루어지는데, 이들 각각에 입 력 신호 X1이 입력되면 그에 따라 k개의 메모리 셀 각각에서 전류(X1*L1C11, X1*L2C11, X1*L3C11,..., X1*LkC11)가 발 생하게 된다. 다시 시냅스 유닛인 W21의 메모리 셀에서는 각각 X2*L1C21, X2*L2C21, X2*L3C21,..., X2*LkC21의 전류가 발생하게 된다. 이렇게 발생된 전류는 메모리 셀이 각각 위치하는 출력 전극 라인에 따라 설정된 증폭인자에 의해 증폭되는데, 결국 시냅스 유닛 W11에 의해서 아래와 같은 출력 신호를 나타내게 된다. X1W11 = X1 *(L1C11*m.f + L2C11*m.f+ ...+ LkC11*m.f(k)) 최종적으로 추론에 활용할 수 있는 출력 신호(I1)는 개개의 시냅스 유닛의 출력 신호를 합해서 다음과 같이 얻을 수 있게 되는데, 이는 도 16에서 나타내었다. I1 = X1 *W11 + X2 *W21 + X3 *W31 +...+ Xn *Wn1 = X1*(L1C11*m.f+L2C11*m.f+...+LkC11*m.f(k)) +X2*(L1C21*m.f+L2C21*m.f+...+LkC21*m.f(k))+... +Xn*(L1Cn1*m.f+L2Cn1*m.f+...+LkCn1*m.f(k)) 이처럼 각 시냅스 유닛의 메모리 셀 별로 흐르는 전류를 증폭인자에 따라 증폭시키고 합하게 되는데, 결국 각 메모리 어레이 별로 동일한 출력 전극 라인에 흐르는 전류의 합인 (X1*AkC11+X2*AkC21+...+Xn*AkCn1) 값을 메모리 어레이에 설정된 증폭인자에 의해 증폭시키고 이를 합한 것과 동일하게 된다. 따라서, 이는 아래와 같이 나타낼 수 있다. I1 = (X1*A1C11+X2*A1C21+...+Xn*A1Cn1)*m.f +(X1*A2C11+X2*A2C21+...+Xn *A2Cn1)*m.f+... +(X1*AkC11+X2*AkC21+...+Xn*AkCn1)*m.f(k) 도 16에서와 같이 하나의 메모리 어레이에서 같은 증폭인자를 가지는 출력 전극 라인은 서로 이웃하는 경우와 달리, 이웃하는 전극 라인 별로 증폭인자를 서로 다르게 가지는 경우도 있는데, 이는 도 17에서 표현하였다. 이러한 하나의 시냅스 유닛이 복수의 메모리 셀을 포함하면서 복수의 메모리 셀은 하나의 메모리 어레이에 위치 하는 뉴로모픽 시스템을 이용한 동작 방법을 보다 상세하게 설명하면, (a) 상기 메모리 어레이의 상기 출력 전 극 라인별로 증폭인자를 설정하는 단계, (b) 상기 증폭인자가 설정된 상기 출력 전극 라인과 연결된 메모리 셀 을 하나 이상 선택하고 조합하여 상기 복수의 메모리 셀을 포함하는 상기 복수의 시냅스 유닛을 설정하는 단계, (c) 상기 복수의 시냅스 유닛에 입력 신호를 인가하는 단계, (d) 상기 인가된 입력 신호에 의해 상기 시냅스 유 닛의 메모리 셀들에 흐르는 전류를 상기 출력 전극 라인 별로 측정하는 단계 및 (e) 상기 출력 라인 별로 측정 된 전류를 상기 출력 전극 라인의 상기 설정된 증폭 인자에 따라 증폭시키고, 상기 출력 전극 라인 각각에서 증 폭된 전류의 합을 측정하는 단계를 포함하는, 뉴로모픽 시스템을 위한 시냅스 장치의 동작 방법일 수 있다. 메모리 어레이의 출력 전극 라인 별로 증폭인자를 m.f~m.f(k)까지 설정한다. 여기에서 메모리 셀들을 선택하 고 조합하여 복수의 시냅스 유닛을 설정한다. 도 16에서 시냅스 유닛 W11은 L1C11, L2C11, L3C11,..., LkC11의 조합 이 된다. 이렇게 설정된 시냅스 유닛들에 입력 신호인 X1~Xn을 인가하면 이들 시냅스 유닛들에 포함되는 메모리 셀들에 전 류가 흐르게 된다. 예를 들면 시냅스 유닛 W11에 포함되는 메모리 셀들인 L1C11, L2C11, L3C11,..., LkC11 에는 각각 X1*L1C11, X1*L2C11, X1*L3C11,...,X1*LkC11 의 전류가 흐르게 된다.이렇게 시냅스 유닛의 개별 메모리 셀들에 흐르는 전류를 출력 전극 라인 별로 측정하여 더한다. 즉, 도 16에서 출력 전극 라인 L1-1에 흐르는 전류의 합은 X1 *L1C11+X2*L1C21+...+Xn*L1Cn1 이 된다. 이렇게 측정되어 더해진 전류 의 합에 출력 전극 라인 별로 설정된 증폭인자를 곱하고((X1*L1C11+X2*L1C21+...+Xn*L1Cn1)*m.f), 출력 전극 라 인 L1-1~Lk-1 각각에서 이와 같이 증폭된 전류의 합을 측정하면 추론에 필요한 전류 값인 I1 이 도출된다. 한편, 메모리 셀이 투-터미널 소자 또는 셀렉티브-메모리 소자를 포함하고, 출력 전극 라인 하나에서 흐르는 전 류의 합을 측정하는 경우, 하나의 메모리 셀이 저저항상태이어서 턴-온되는 경우에는 턴-온된 메모리 셀에서 큰 전류가 흐르고 이에 따라 전압 강하가 크게 일어나 동일한 출력 전극 라인 상의 다른 메모리 셀에서의 전류 변 화를 읽을 수 없게 된다. 따라서 이처럼 입력 신호가 메모리 셀이 저저항 상태로 변할 수 있는 전압 범위에 있 는 경우에는(도 7 참조) 하나의 출력 전극 라인에서 순차적으로 메모리 셀 하나씩 입력 신호의 입력과 그에 따 른 출력 신호를 측정하고 이후 그 합을 구하는 방식으로 진행되어야 한다. 이를 위해서 메모리 어레이에 출력 라인 별로 흐르는 전류를 저장할 수 있는 커패시터를 더 포함할 수 있다. 반면에, 메모리 셀이 투-터미널 소자 또는 셀렉티브-메모리 소자를 포함하고, 출력 전극 하나에서 흐르는 전류 의 합을 측정하는 경우에도, 상기 입력 신호의 전압을 상기 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자 의 특성에 의해 형성되는 고저항 상태의 메모리 셀과 저저항 상태의 메모리 셀 모두가 턴-온되지 않는 범위에 있도록 할 수 있는데(도 8 참조), 이를 통해 턴-온되는 메모리 셀이 없기 때문에 전체 전력 소모를 줄일 수 있 고, 전압 강하가 크게 일어나지 않기 때문에 하나의 출력 전극 라인 상에 있는 메모리 셀들에 흐르는 전류의 합 을 한번에 측정할 수 있게 된다. 이외에 다른 전류 값인 Ij를 얻기 위해서는 도 17에서와 같이 각 메모리 어레이의 출력 라인별로 상기와 같은 방 법을 반복하게 되는데, 이렇게 도출된 전류 값 I1 ~ Im를 일정 함수에 의해 기준 값과 비교함으로써 가장 근접한 전류 값을 판단하게 된다. 또한, 본 발명에서 상기 논리 상태를 저장할 수 있는 복수의 메모리 셀은, 1 비트 이상의 논리상태를 저장할 수 있는, 메모리 장치일 수 있다. 논리 상태가 단순히 온-오프 뿐만 아니라 여러 단계를 저장할 수 있으면, 선택되 는 메모리 셀의 수가 작아도 큰 시냅스 가중치를 표현할 수 있다. 상기 논리 상태를 저장할 수 있는 복수의 메모리 셀의 각각은 비휘발성 메모리 소자 및 선택 소자를 포함할 수 있다. 메모리 셀에서 논리 상태를 저전력으로 저장하기 위해서는 비휘발성 메모리의 사용이 필요하고, 라이팅 단계에서 메모리 셀을 차례로 선택하여 논리상태를 라이팅하고 리딩 단계에서 그 프로그래밍된 메모리 셀들에 흐르는 전류의 합을 측정하기 위해서는 메모리 셀 각각이 선택 소자를 포함하는 것이 필요하다. 비휘발성 메모리 소자는 플래시 메모리(Flash Memory), RRAM(resistive random access memory), PRAM(phase change random access memory), MRAM(magnetic random access memory) 중 어느 하나일 수 있다. 특히 비휘발성 메모리 소자는 RRAM, PRAM, MRAM과 같은 가변 저항 소자일 수 있는데, 이러한 가변 저항 소자는 인가되는 입력 신호에 따라 여러 저항 상태를 나타내어 이를 통해 1비트 이상의 논리 상태를 저장할 수 있다. 또한, 상기 선택 소자는 트랜지스터, 다이오드, 투-터미널 스위치 소자 중 어느 하나인 메모리 장치일 수 있다. 메모리 셀 각각에 포함된 선택 소자를 통해 개별적으로 각각의 메모리 셀을 선택하여 수 있게 된다. 특히, 상기 선택 소자는 투-터미널 스위치 소자일 수 있는데, 이렇게 메모리 셀의 선택을 위한 선택 소자로서 투-터미널 스위치 소자를 적용함으로써 집적도를 높이고 전력 소비를 줄일 수 있게 된다. 투-터미널 스위치 소 자는 오보닉임계스위치, 전이금속산화물 스위치, MIEC 스위치, 상보형 저항 스위치, 도핑된 비정질 실리콘 등과 같은 소자가 될 수 있다. 또한, 본 발명에서는 상기 논리 상태를 저장할 수 있는 복수의 메모리 셀은 셀렉티브-메모리(selective-memory) 소자를 포함할 수 있다. 셀렉티브-메모리 소자는 비휘발성 메모리 특성을 가지면서 동시에 선택 소자 특성을 가 지는 소자를 의미한다. 저항변화에 의해 논리상태를 저장할 수 있으면서 동시에 일정한 전압, 즉 임계 전압을 기준으로 저항의 변화를 일으켜 선택 소자로서 작동할 수 있는 것을 의미한다. 예를 들어, 칼코게나이드 물질인 오보닉임계스위치의 경우 극성을 달리하여 라이팅 전압을 인가하면 서로 다른 저항 상태를 만들 수 있다. 상변화가 없는 칼코게나이드 물질도 가변 저항 소자가 될 수 있고 동시에 고유의 스 위치 특성, 즉 임계전압을 기준으로 그 전후에서 일정한 저항의 변화가 일어나는 특징을 가질 수 있다. 이와 같이, 기존의 오보닉임계스위치 소자와 같이 상변화가 없는 칼코게나이드 물질을 포함하는 가변 저항 소자 를 활용하면, 스위치 특성을 통해 하나 이상의 메모리 셀을 선택하고 가변 저항 특성을 통해 각각에 논리 상태 를 저장할 수 있게 된다. 이러한 소자는 셀렉티브-메모리 소자라고 표현될 수 있고 이 경우 추가적인 메모리 소자 또는 선택 소자가 필요 없기 때문에 메모리 장치의 고밀도화를 가능하게 하고 전력소비를 줄일 수 있게 된다. 이러한 칼코게나이드 물 질로는 In-Ge-As-Se 합금, Te-Se합금, As-Se 합금, Ge-Te 합금, Ge-Se 합금, As-Se-Te 합금, Ge-As-Se 합금, Ge-As-Sb 합금, Ge-Sb-Te 합금, Ge-Sb-Se 합금, Ge-As-Te 합금, Si-Ge-As-Se 합금, Si-Te-As-Ge 합금, In-Sb- Te 합금, In-Sb-Se 합금, In-Ge-As 합금, In-Ge-Te 합금, In-Te 합금 등이 사용될 수 있다. 하지만, 상기 물질 이외에도 저항변화에 의해 논리상태 저장이 가능하면서 동시에 스위칭 기능이 가능한 물질이라면 특별히 제한하 지 않는다. 또한, 본 발명에서 출력 신호부는 아날로그 디지털 컨버터(Analogue to Digital Converter)를 포함할 수 있는데, 출력 신호부에서 받아들이는 전류의 합은 아날로그 신호로서 이를 아날로그 디지털 컨버터를 통해 디지 털화하여 출력할 수 있게 된다. 이러한 아날로그 디지털 변환기는 센스 엠프(sense amplifier)일 수 있다."}
{"patent_id": "10-2022-7001865", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명에 따른 메모리 장치의 구성도를 나타낸다. 도 2는 본 발명에 따른 메모리 장치에서 복수의 메모리 셀이 선택되는 예를 나타낸다. 도 3은 본 발명에 따른 메모리 장치에서 점진적인 저항의 변화가 일어나는 것을 나타낸다. 도 4는 본 발명에 따른 메모리 장치에 적용되는 메모리 셀에 대한 구성의 예를 나타낸다. 도 5는 본 발명에 따른 메모리 장치에서 복수의 메모리 셀이 선택되는 예를 나타낸다. 도 6은 본 발명에 따라 시냅스 가중치를 결정하는 방법을 설명하는 도면이다. 도 7은 스위칭 기능을 가지는 메모리 셀을 포함하는 크로스 포인트 구조의 메모리 어레이에서의 일반적인 리딩 방법을 설명하는 도면이다. 도 8은 스위칭 기능을 가지는 메모리 셀을 포함하는 크로스 포인트 구조의 메모리 어레이에서, 본 발명에 따른 리딩 방법을 설명하는 도면이다. 도 9은 셀렉티브-메모리(slective memory) 소자를 가지는 메모리 셀을 포함하는 크로스 포인트 구조의 메모리 어레이에서, 본 발명에 따른 라이팅 및 리딩 방법을 설명하는 도면이다. 도 10은 벡터-행렬 곱셈 연산을 통한 추론 방법을 설명하는 도면이다. 도 11은 크로스 포인트 구조의 메모리 어레이를 이용한 벡터-행렬 곱셈 연산을 설명하는 도면이다. 도 12는 본 발명에 따른 뉴로모픽 시스템의 구성도이다. 도 13은 본 발명에 따른 뉴로모픽 시스템을 설명하는 도면이다. 도 14는 본 발명에 따른 뉴로모픽 시스템과 그 동작 방법을 설명하는 도면이다. 도 15는 본 발명에 따른 뉴로모픽 시스템과 그 동작 방법을 설명하는 도면이다. 도 16은 본 발명에 따른 뉴로모픽 시스템과 그 동작 방법을 설명하는 도면이다. 도 17은 본 발명에 따른 뉴로모픽 시스템과 그 동작 방법을 설명하는 도면이다. 도 18은 본 발명에 따른 뉴로모픽 시스템과 그 동작 방법을 설명하는 도면이다."}
