Durante el presente capítulo se desarrolló cuales son las señales de control que intervienen y como es su funcionamiento en las operaciones de lectura y escritura externa en las memorias FIFO. En base a ellas se diseñó e implemento la máquina de estados finitos. 
Se utilizó VHDL como lenguaje de implementación de la MEF, para su posterior síntesis en FPGA. Se realizó también una verificación funcional de la síntesis realizada, a fin de corroborar su correcto funcionamiento.
Finalmente se detalló la placa de interconexión realizada para la conexión eléctrica de las placas de desarrollo que contienen al controlador FX2LP y al FPGA Spartan VI y como éste circuito impreso determina la correlación entre los puertos de cada uno de los circuitos integrados.