TimeQuest Timing Analyzer report for Astroids
Tue Nov 26 16:54:33 2013
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_60hz:comb_145|q'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'
 14. Slow Model Setup: 'CLOCK_27'
 15. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'clk_60hz:comb_145|q'
 18. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 19. Slow Model Hold: 'CLOCK_27'
 20. Slow Model Hold: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'
 21. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 22. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 23. Slow Model Minimum Pulse Width: 'CLOCK_50'
 24. Slow Model Minimum Pulse Width: 'clk_60hz:comb_145|q'
 25. Slow Model Minimum Pulse Width: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'
 26. Slow Model Minimum Pulse Width: 'CLOCK_27'
 27. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'CLOCK_50'
 40. Fast Model Setup: 'clk_60hz:comb_145|q'
 41. Fast Model Setup: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'
 42. Fast Model Setup: 'CLOCK_27'
 43. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 44. Fast Model Hold: 'CLOCK_50'
 45. Fast Model Hold: 'clk_60hz:comb_145|q'
 46. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 47. Fast Model Hold: 'CLOCK_27'
 48. Fast Model Hold: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'
 49. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 50. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 51. Fast Model Minimum Pulse Width: 'CLOCK_50'
 52. Fast Model Minimum Pulse Width: 'clk_60hz:comb_145|q'
 53. Fast Model Minimum Pulse Width: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'
 54. Fast Model Minimum Pulse Width: 'CLOCK_27'
 55. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Astroids                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                      ;
+-------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+-----------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                                 ;
+-------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+-----------------------------------------+
; clk_60hz:comb_145|q                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { clk_60hz:comb_145|q }                 ;
; CLOCK_27                            ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                            ;
; CLOCK_50                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                            ;
; p1|altpll_component|pll|clk[0]      ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] }      ;
; p1|altpll_component|pll|clk[2]      ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] }      ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { Rocks_Man:comb_165|Clk2sec:comb_8|q } ;
+-------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+-----------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 254.39 MHz ; 254.39 MHz      ; clk_60hz:comb_145|q            ;      ;
; 255.36 MHz ; 255.36 MHz      ; CLOCK_50                       ;      ;
; 276.17 MHz ; 276.17 MHz      ; p1|altpll_component|pll|clk[0] ;      ;
; 278.16 MHz ; 278.16 MHz      ; CLOCK_27                       ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk_60hz:comb_145|q                 ; -2.931 ; -332.476      ;
; CLOCK_50                            ; -2.916 ; -55.645       ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; -0.715 ; -2.297        ;
; CLOCK_27                            ; 33.442 ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 36.061 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; CLOCK_50                            ; 0.391 ; 0.000         ;
; clk_60hz:comb_145|q                 ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 0.391 ; 0.000         ;
; CLOCK_27                            ; 0.758 ; 0.000         ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.792 ; 0.000         ;
+-------------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -3.908 ; -83.629       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 3.475 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -1.380 ; -22.380       ;
; clk_60hz:comb_145|q                 ; -0.500 ; -226.000      ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; -0.500 ; -4.000        ;
; CLOCK_27                            ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 18.841 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_60hz:comb_145|q'                                                                                                                                                   ;
+--------+----------------------------------------------+----------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.931 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.967      ;
; -2.860 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.896      ;
; -2.827 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.863      ;
; -2.789 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.825      ;
; -2.756 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.792      ;
; -2.727 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.763      ;
; -2.718 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.754      ;
; -2.685 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.721      ;
; -2.662 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.698      ;
; -2.656 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.692      ;
; -2.647 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.683      ;
; -2.623 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.659      ;
; -2.614 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.650      ;
; -2.591 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.627      ;
; -2.585 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.621      ;
; -2.576 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.612      ;
; -2.552 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.588      ;
; -2.543 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.579      ;
; -2.520 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.556      ;
; -2.514 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.550      ;
; -2.505 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.541      ;
; -2.497 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.533      ;
; -2.493 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.529      ;
; -2.481 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.517      ;
; -2.472 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.508      ;
; -2.463 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.499      ;
; -2.449 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.485      ;
; -2.443 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.479      ;
; -2.434 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.470      ;
; -2.426 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.462      ;
; -2.422 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.458      ;
; -2.410 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.446      ;
; -2.401 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.437      ;
; -2.392 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.428      ;
; -2.378 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.414      ;
; -2.372 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.408      ;
; -2.355 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.391      ;
; -2.351 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.387      ;
; -2.339 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.375      ;
; -2.330 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.366      ;
; -2.321 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.357      ;
; -2.307 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.343      ;
; -2.301 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.337      ;
; -2.284 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.320      ;
; -2.280 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.316      ;
; -2.277 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.313      ;
; -2.268 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.304      ;
; -2.250 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.286      ;
; -2.236 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.272      ;
; -2.230 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.266      ;
; -2.213 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.249      ;
; -2.209 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.245      ;
; -2.206 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.242      ;
; -2.197 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.233      ;
; -2.179 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.215      ;
; -2.165 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.201      ;
; -2.142 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.178      ;
; -2.140 ; Rocks_Man:comb_165|Rocks:comb_95|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.004     ; 3.172      ;
; -2.138 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.174      ;
; -2.135 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.171      ;
; -2.126 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.162      ;
; -2.108 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.144      ;
; -2.071 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.107      ;
; -2.069 ; Rocks_Man:comb_165|Rocks:comb_95|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[8]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.004     ; 3.101      ;
; -2.067 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.103      ;
; -2.064 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.100      ;
; -2.055 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_165|Rocks:comb_98|rockDirX[0] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.002     ; 3.089      ;
; -2.055 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_165|Rocks:comb_97|rockDirX[0] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.002     ; 3.089      ;
; -2.048 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_98|rockY[6]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.084      ;
; -2.043 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.079      ;
; -2.038 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.007     ; 3.067      ;
; -2.037 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.073      ;
; -2.032 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.001     ; 3.067      ;
; -2.027 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.063      ;
; -2.022 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.007     ; 3.051      ;
; -2.016 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.001     ; 3.051      ;
; -2.000 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.036      ;
; -1.998 ; Rocks_Man:comb_165|Rocks:comb_95|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[7]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.004     ; 3.030      ;
; -1.996 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.032      ;
; -1.993 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.029      ;
; -1.966 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.002      ;
; -1.965 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.030      ; 3.031      ;
; -1.965 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.030      ; 3.031      ;
; -1.965 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.030      ; 3.031      ;
; -1.965 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.030      ; 3.031      ;
; -1.965 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.030      ; 3.031      ;
; -1.965 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.030      ; 3.031      ;
; -1.965 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.030      ; 3.031      ;
; -1.964 ; Rocks_Man:comb_165|Rocks:comb_98|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 2.995      ;
; -1.960 ; Rocks_Man:comb_165|Rocks:comb_97|rockDirY[2] ; Rocks_Man:comb_165|Rocks:comb_97|rockY[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.007     ; 2.989      ;
; -1.959 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[1]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.995      ;
; -1.953 ; Rocks_Man:comb_165|Rocks:comb_98|rockDirY[2] ; Rocks_Man:comb_165|Rocks:comb_98|rockY[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.002      ; 2.991      ;
; -1.952 ; Rocks_Man:comb_165|Rocks:comb_96|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.003     ; 2.985      ;
; -1.941 ; Rocks_Man:comb_165|Rocks:comb_97|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_97|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.003     ; 2.974      ;
; -1.927 ; Rocks_Man:comb_165|Rocks:comb_95|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[6]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.004     ; 2.959      ;
; -1.922 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.958      ;
; -1.911 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_98|rockY[2]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.947      ;
; -1.905 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_165|Rocks:comb_96|rockX[1]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[3]  ; Rocks_Man:comb_165|Rocks:comb_96|rockX[3]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.004     ; 2.935      ;
; -1.893 ; Rocks_Man:comb_165|Rocks:comb_98|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_98|rockX[8]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 2.924      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.916 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.950      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.886 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.920      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.844      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.779 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.813      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.779      ;
; -2.720 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 3.728      ;
; -2.690 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 3.698      ;
; -2.662 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 3.672      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.649 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.683      ;
; -2.612 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.622      ;
; -2.583 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.028     ; 3.591      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.582 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.618      ;
; -2.580 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'                                                                                                                           ;
+--------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                    ; Launch Clock        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; -0.715 ; Rocks_Man:comb_165|Rocks:comb_98|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.267     ; 1.484      ;
; -0.624 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.259     ; 1.401      ;
; -0.575 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[1] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.259     ; 1.352      ;
; -0.535 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[0] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.257     ; 1.314      ;
; -0.472 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.267     ; 1.241      ;
; -0.457 ; Rocks_Man:comb_165|Rocks:comb_97|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.258     ; 1.235      ;
; -0.337 ; Rocks_Man:comb_165|Rocks:comb_97|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.262     ; 1.111      ;
; -0.293 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.263     ; 1.066      ;
; -0.033 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[1] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.263     ; 0.806      ;
; -0.022 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.263     ; 0.795      ;
+--------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 33.442 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.629      ;
; 33.562 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.510      ;
; 33.569 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.502      ;
; 33.636 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.436      ;
; 33.666 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.407      ;
; 33.683 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.388      ;
; 33.688 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.383      ;
; 33.689 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.383      ;
; 33.710 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.363      ;
; 33.715 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.356      ;
; 33.763 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.309      ;
; 33.770 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.301      ;
; 33.778 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.295      ;
; 33.800 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.273      ;
; 33.803 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.269      ;
; 33.815 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.256      ;
; 33.835 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.237      ;
; 33.839 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.234      ;
; 33.840 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.233      ;
; 33.841 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.232      ;
; 33.842 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.231      ;
; 33.856 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.215      ;
; 33.877 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.195      ;
; 33.883 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.190      ;
; 33.884 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.189      ;
; 33.885 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.188      ;
; 33.886 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 3.188      ;
; 33.886 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.187      ;
; 33.890 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.182      ;
; 33.908 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 3.166      ;
; 33.909 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.163      ;
; 33.916 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.156      ;
; 33.925 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.148      ;
; 33.929 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.142      ;
; 33.936 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.137      ;
; 33.951 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.122      ;
; 33.952 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.121      ;
; 33.953 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.120      ;
; 33.954 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.119      ;
; 33.958 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.114      ;
; 33.959 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.114      ;
; 33.961 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.110      ;
; 33.964 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.108      ;
; 33.966 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.106      ;
; 33.967 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.105      ;
; 33.968 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.103      ;
; 33.968 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.104      ;
; 33.969 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.103      ;
; 33.972 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.100      ;
; 33.973 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.100      ;
; 33.974 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.099      ;
; 33.975 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.098      ;
; 33.976 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.097      ;
; 33.980 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.091      ;
; 33.995 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.077      ;
; 34.011 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.061      ;
; 34.013 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.059      ;
; 34.016 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.055      ;
; 34.016 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.056      ;
; 34.028 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.044      ;
; 34.039 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.033      ;
; 34.043 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 3.029      ;
; 34.058 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.015      ;
; 34.059 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 3.015      ;
; 34.060 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 3.014      ;
; 34.061 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 3.013      ;
; 34.062 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 3.012      ;
; 34.062 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 3.012      ;
; 34.078 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.994      ;
; 34.079 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.993      ;
; 34.080 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.992      ;
; 34.081 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.991      ;
; 34.081 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 2.993      ;
; 34.082 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 2.992      ;
; 34.083 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 2.991      ;
; 34.084 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.988      ;
; 34.084 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 2.990      ;
; 34.085 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.987      ;
; 34.097 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 2.974      ;
; 34.098 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.975      ;
; 34.099 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.974      ;
; 34.100 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.972      ;
; 34.100 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.973      ;
; 34.101 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.972      ;
; 34.101 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.971      ;
; 34.102 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 2.969      ;
; 34.103 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.969      ;
; 34.106 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.966      ;
; 34.107 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.965      ;
; 34.109 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.964      ;
; 34.110 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.963      ;
; 34.111 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.962      ;
; 34.112 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.961      ;
; 34.129 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.943      ;
; 34.132 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.941      ;
; 34.133 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.940      ;
; 34.134 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.939      ;
; 34.135 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.938      ;
; 34.137 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.935      ;
; 34.155 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 2.917      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 36.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.657      ;
; 36.201 ; vga_sync:u1|v_count[2] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.517      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.602 ; vga_sync:u1|v_count[0] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.116      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.631 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.087      ;
; 36.666 ; vga_sync:u1|v_count[1] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.052      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.763 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.955      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.946 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.774      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 36.971 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.749      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.062 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.658      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.646      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.081 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.637      ;
; 37.110 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.610      ;
; 37.127 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.591      ;
; 37.127 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.591      ;
; 37.127 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.591      ;
; 37.127 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.591      ;
; 37.127 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.591      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.797 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.804 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.837 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.978 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.983 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 1.180 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.187 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.188 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.223 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.251 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.258 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.259 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.279 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.547      ;
; 1.283 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.549      ;
; 1.295 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.322 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.588      ;
; 1.329 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.330 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.601      ;
; 1.350 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.618      ;
; 1.354 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.620      ;
; 1.366 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.369 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.391 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.393 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.659      ;
; 1.400 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.666      ;
; 1.401 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.668      ;
; 1.402 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.668      ;
; 1.404 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.672      ;
; 1.404 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.672      ;
; 1.421 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.689      ;
; 1.425 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.691      ;
; 1.437 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.440 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.454 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.720      ;
; 1.458 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.460 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.726      ;
; 1.462 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.464 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.471 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.472 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.473 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.739      ;
; 1.475 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.743      ;
; 1.475 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.743      ;
; 1.490 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.756      ;
; 1.492 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.760      ;
; 1.496 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.508 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.510 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.778      ;
; 1.525 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.791      ;
; 1.529 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.531 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.797      ;
; 1.535 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.801      ;
; 1.542 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.544 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.810      ;
; 1.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.814      ;
; 1.546 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.814      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_60hz:comb_145|q'                                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+
; 0.391 ; Rocks_Man:comb_165|Rocks:comb_95|inUse       ; Rocks_Man:comb_165|Rocks:comb_95|inUse       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rocks_Man:comb_165|Rocks:comb_96|inUse       ; Rocks_Man:comb_165|Rocks:comb_96|inUse       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rocks_Man:comb_165|Rocks:comb_97|inUse       ; Rocks_Man:comb_165|Rocks:comb_97|inUse       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B1|inUse               ; Bullet_Man:Bm1|Bullet:B1|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B2|inUse               ; Bullet_Man:Bm1|Bullet:B2|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B3|inUse               ; Bullet_Man:Bm1|Bullet:B3|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.785      ;
; 0.521 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; Bullet_Man:Bm1|fire[2]                       ; Bullet_Man:Bm1|Bullet:B2|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[9]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[9]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[3]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[4]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[9]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[7]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[8]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[2]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|fire[0]                       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.801      ;
; 0.546 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[12] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.812      ;
; 0.574 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction    ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.840      ;
; 0.660 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[13] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.926      ;
; 0.663 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[14] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[15] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[13] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[14] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.929      ;
; 0.672 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[6]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[7]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.938      ;
; 0.677 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.943      ;
; 0.721 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.987      ;
; 0.721 ; Rocks_Man:comb_165|fire[1]                   ; Rocks_Man:comb_165|Rocks:comb_96|inUse       ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; clk_60hz:comb_145|q ; 0.000        ; 0.259      ; 1.246      ;
; 0.734 ; Rocks_Man:comb_165|fire[3]                   ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; clk_60hz:comb_145|q ; 0.000        ; 0.267      ; 1.267      ;
; 0.770 ; Bullet_Man:Bm1|Bullet:B2|inUse               ; Bullet_Man:Bm1|fire[2]                       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.036      ;
; 0.782 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|fire[1]                       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.048      ;
; 0.791 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[0]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[1]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[2]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[4]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[4]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[5]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[7]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[7]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[5]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[3]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[3]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[12] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[7]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[5]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[7]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[8]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[8]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[6]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[6]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[1]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[2]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[0]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[8]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[8]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[5]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[3]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.069      ;
; 0.803 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[1]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; Rocks_Man:comb_165|Clk2sec:comb_8|counter[2] ; Rocks_Man:comb_165|Clk2sec:comb_8|counter[2] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[5]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[7]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.074      ;
; 0.808 ; Bullet_Man:Bm1|Bullet:B2|inUse               ; Bullet_Man:Bm1|fire[3]                       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[7]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.075      ;
; 0.812 ; Rocks_Man:comb_165|Rocks:comb_95|rockDirY[2] ; Rocks_Man:comb_165|Rocks:comb_95|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.077      ;
; 0.825 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[15] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.091      ;
; 0.828 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[0]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.094      ;
; 0.832 ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; Rocks_Man:comb_165|Clk2sec:comb_8|counter[1] ; Rocks_Man:comb_165|Clk2sec:comb_8|counter[1] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.099      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[2]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[3]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[8]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[8]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[6]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[6]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[2]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[1]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[9]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[7]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[2]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[0]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[4]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[4]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[1]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[1]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[7]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[5]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[0]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction    ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction    ; Bullet_Man:Bm1|Bullet:B3|bulletY[2]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[9]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[4]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[4]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[3]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[3]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[2]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.557 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.823      ;
; 0.734 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.999      ;
; 0.808 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.814 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.821 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.826 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.831 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.833 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.099      ;
; 0.837 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.103      ;
; 0.841 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.853 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.856 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.122      ;
; 0.859 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.125      ;
; 0.861 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.861 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.863 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.129      ;
; 0.865 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.865 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.999 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.265      ;
; 1.047 ; vga_sync:u1|v_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.313      ;
; 1.108 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.373      ;
; 1.191 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.457      ;
; 1.197 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.463      ;
; 1.200 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.204 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.216 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.220 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.486      ;
; 1.239 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.245 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.247 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.249 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.257 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.262 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.528      ;
; 1.271 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.537      ;
; 1.274 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.539      ;
; 1.275 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.285 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.551      ;
; 1.287 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.553      ;
; 1.291 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.557      ;
; 1.301 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.567      ;
; 1.310 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.576      ;
; 1.316 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.582      ;
; 1.316 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.582      ;
; 1.318 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.584      ;
; 1.320 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.588      ;
; 1.333 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.599      ;
; 1.339 ; vga_sync:u1|v_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.605      ;
; 1.342 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.608      ;
; 1.346 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.354 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.354 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.354 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.354 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.354 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.354 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.354 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.354 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.358 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.624      ;
; 1.362 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.628      ;
; 1.372 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.638      ;
; 1.381 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.647      ;
; 1.382 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.387 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.653      ;
; 1.389 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.655      ;
; 1.398 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.664      ;
; 1.404 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.670      ;
; 1.410 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.676      ;
; 1.413 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.679      ;
; 1.433 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.699      ;
; 1.443 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.709      ;
; 1.452 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.718      ;
; 1.453 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.719      ;
; 1.460 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.469 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.475 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.481 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.747      ;
; 1.481 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.747      ;
; 1.484 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.489 ; vga_sync:u1|v_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.755      ;
; 1.494 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.760      ;
; 1.494 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.760      ;
; 1.494 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.760      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.758 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.025      ;
; 0.797 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.063      ;
; 0.802 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.072      ;
; 0.841 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 1.188 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.454      ;
; 1.228 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.495      ;
; 1.231 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.238 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.504      ;
; 1.243 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.509      ;
; 1.277 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.541      ;
; 1.287 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.553      ;
; 1.298 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.564      ;
; 1.302 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.327 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.596      ;
; 1.338 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.605      ;
; 1.358 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.624      ;
; 1.366 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.631      ;
; 1.393 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.659      ;
; 1.394 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.658      ;
; 1.404 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.669      ;
; 1.406 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.670      ;
; 1.412 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.677      ;
; 1.429 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.695      ;
; 1.444 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.710      ;
; 1.449 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.714      ;
; 1.475 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.741      ;
; 1.479 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.745      ;
; 1.518 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.782      ;
; 1.521 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.786      ;
; 1.534 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.800      ;
; 1.537 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.803      ;
; 1.561 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.825      ;
; 1.571 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.837      ;
; 1.572 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.840      ;
; 1.573 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.841      ;
; 1.573 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.841      ;
; 1.574 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.842      ;
; 1.574 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.842      ;
; 1.579 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.844      ;
; 1.604 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.868      ;
; 1.606 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.872      ;
; 1.621 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.889      ;
; 1.622 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.890      ;
; 1.622 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.890      ;
; 1.623 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.891      ;
; 1.623 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.891      ;
; 1.625 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.890      ;
; 1.659 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.923      ;
; 1.663 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.929      ;
; 1.678 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.942      ;
; 1.687 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.953      ;
; 1.690 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.954      ;
; 1.691 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.955      ;
; 1.731 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.999      ;
; 1.732 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.000      ;
; 1.732 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.000      ;
; 1.733 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.001      ;
; 1.733 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.001      ;
; 1.734 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.999      ;
; 1.757 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 2.022      ;
; 1.758 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 2.023      ;
; 1.774 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.038      ;
; 1.802 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.066      ;
; 1.805 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.069      ;
; 1.808 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.074      ;
; 1.861 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.127      ;
; 1.879 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.145      ;
; 1.884 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.150      ;
; 1.888 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.152      ;
; 1.891 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.155      ;
; 1.896 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.162      ;
; 1.903 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.169      ;
; 1.903 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.167      ;
; 1.905 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.171      ;
; 1.907 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.173      ;
; 1.921 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.187      ;
; 1.930 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 2.195      ;
; 1.931 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 2.196      ;
; 1.932 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.196      ;
; 1.933 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.199      ;
; 1.939 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.205      ;
; 1.943 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.207      ;
; 1.956 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.223      ;
; 1.960 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.226      ;
; 1.961 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.227      ;
; 1.973 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.239      ;
; 1.975 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.241      ;
; 1.975 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.239      ;
; 1.989 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.255      ;
; 2.001 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.267      ;
; 2.002 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.268      ;
; 2.003 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.269      ;
; 2.004 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.270      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'                                                                                                                           ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                    ; Launch Clock        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; 0.792 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.263     ; 0.795      ;
; 0.803 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[1] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.263     ; 0.806      ;
; 1.063 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.263     ; 1.066      ;
; 1.107 ; Rocks_Man:comb_165|Rocks:comb_97|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.262     ; 1.111      ;
; 1.227 ; Rocks_Man:comb_165|Rocks:comb_97|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.258     ; 1.235      ;
; 1.242 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.267     ; 1.241      ;
; 1.305 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[0] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.257     ; 1.314      ;
; 1.345 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[1] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.259     ; 1.352      ;
; 1.394 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.259     ; 1.401      ;
; 1.485 ; Rocks_Man:comb_165|Rocks:comb_98|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.267     ; 1.484      ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.908 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.510      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.881 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.486      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.653 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.486      ;
; 3.680 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.510      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_60hz:comb_145|q'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[3]|clk               ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 7.090 ; 7.090 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[0]   ; clk_60hz:comb_145|q ; 7.090 ; 7.090 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 6.792 ; 6.792 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 6.498 ; 6.498 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 6.610 ; 6.610 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 2.512 ; 2.512 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 2.512 ; 2.512 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 2.428 ; 2.428 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 1.820 ; 1.820 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 1.804 ; 1.804 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[5]    ; clk_60hz:comb_145|q ; 1.978 ; 1.978 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[6]    ; clk_60hz:comb_145|q ; 2.163 ; 2.163 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[7]    ; clk_60hz:comb_145|q ; 2.135 ; 2.135 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[8]    ; clk_60hz:comb_145|q ; 2.046 ; 2.046 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -4.140 ; -4.140 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[0]   ; clk_60hz:comb_145|q ; -4.873 ; -4.873 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -4.140 ; -4.140 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -5.296 ; -5.296 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -4.912 ; -4.912 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -1.090 ; -1.090 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -1.476 ; -1.476 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -1.527 ; -1.527 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -1.098 ; -1.098 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -1.090 ; -1.090 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[5]    ; clk_60hz:comb_145|q ; -1.280 ; -1.280 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[6]    ; clk_60hz:comb_145|q ; -1.453 ; -1.453 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[7]    ; clk_60hz:comb_145|q ; -1.608 ; -1.608 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[8]    ; clk_60hz:comb_145|q ; -1.508 ; -1.508 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 8.326  ; 8.326  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 7.471  ; 7.471  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.326  ; 8.326  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 7.875  ; 7.875  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 7.451  ; 7.451  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[4]  ; clk_60hz:comb_145|q ; 7.245  ; 7.245  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[5]  ; clk_60hz:comb_145|q ; 7.741  ; 7.741  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[6]  ; clk_60hz:comb_145|q ; 7.953  ; 7.953  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[7]  ; clk_60hz:comb_145|q ; 7.946  ; 7.946  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 17.069 ; 17.069 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 16.329 ; 16.329 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 16.329 ; 16.329 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 16.824 ; 16.824 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 16.814 ; 16.814 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 16.890 ; 16.890 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 16.880 ; 16.880 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 17.069 ; 17.069 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 17.069 ; 17.069 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 17.059 ; 17.059 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 17.059 ; 17.059 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 17.076 ; 17.076 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 16.849 ; 16.849 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 16.849 ; 16.849 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 17.066 ; 17.066 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 17.066 ; 17.066 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 17.076 ; 17.076 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 17.076 ; 17.076 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 17.031 ; 17.031 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 17.051 ; 17.051 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 16.339 ; 16.339 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 16.339 ; 16.339 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 16.877 ; 16.877 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 16.877 ; 16.877 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 16.857 ; 16.857 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 16.857 ; 16.857 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 16.369 ; 16.369 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 16.369 ; 16.369 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 16.379 ; 16.379 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 16.815 ; 16.815 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 16.825 ; 16.825 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 16.819 ; 16.819 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 16.819 ; 16.819 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 17.572 ; 17.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 16.832 ; 16.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 16.832 ; 16.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 17.327 ; 17.327 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 17.317 ; 17.317 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 17.393 ; 17.393 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 17.383 ; 17.383 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 17.572 ; 17.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 17.572 ; 17.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 17.562 ; 17.562 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 17.562 ; 17.562 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 7.400  ; 7.400  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 17.579 ; 17.579 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 17.352 ; 17.352 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 17.352 ; 17.352 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 17.569 ; 17.569 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 17.569 ; 17.569 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 17.579 ; 17.579 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 17.579 ; 17.579 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 17.534 ; 17.534 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 17.554 ; 17.554 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 16.842 ; 16.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 16.842 ; 16.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 6.336  ; 6.336  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 17.380 ; 17.380 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 17.380 ; 17.380 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 17.360 ; 17.360 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 17.360 ; 17.360 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 16.872 ; 16.872 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 16.872 ; 16.872 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 16.882 ; 16.882 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 17.318 ; 17.318 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 17.328 ; 17.328 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 17.322 ; 17.322 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 17.322 ; 17.322 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 6.594  ; 6.594  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 7.245  ; 7.245  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 7.471  ; 7.471  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.326  ; 8.326  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 7.875  ; 7.875  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 7.451  ; 7.451  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[4]  ; clk_60hz:comb_145|q ; 7.245  ; 7.245  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[5]  ; clk_60hz:comb_145|q ; 7.741  ; 7.741  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[6]  ; clk_60hz:comb_145|q ; 7.953  ; 7.953  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[7]  ; clk_60hz:comb_145|q ; 7.946  ; 7.946  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 10.601 ; 10.601 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 10.601 ; 10.601 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 10.601 ; 10.601 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 11.096 ; 11.096 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 11.086 ; 11.086 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 11.162 ; 11.162 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 11.152 ; 11.152 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 11.341 ; 11.341 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 11.341 ; 11.341 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 11.331 ; 11.331 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 11.331 ; 11.331 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 10.611 ; 10.611 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 11.121 ; 11.121 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 11.121 ; 11.121 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 11.338 ; 11.338 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 11.338 ; 11.338 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 11.348 ; 11.348 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 11.348 ; 11.348 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 11.303 ; 11.303 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 11.323 ; 11.323 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 10.611 ; 10.611 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 10.611 ; 10.611 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 10.641 ; 10.641 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 11.149 ; 11.149 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 11.129 ; 11.129 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 11.129 ; 11.129 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 10.641 ; 10.641 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 10.641 ; 10.641 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 10.651 ; 10.651 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 11.087 ; 11.087 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 11.097 ; 11.097 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 11.091 ; 11.091 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 11.091 ; 11.091 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 6.910  ; 6.910  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 6.910  ; 6.910  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 6.910  ; 6.910  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 7.405  ; 7.405  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 7.395  ; 7.395  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 7.471  ; 7.471  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 7.461  ; 7.461  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 7.650  ; 7.650  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 7.650  ; 7.650  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 7.640  ; 7.640  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 7.640  ; 7.640  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 7.234  ; 7.234  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 6.920  ; 6.920  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 7.430  ; 7.430  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 7.430  ; 7.430  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 7.647  ; 7.647  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 7.647  ; 7.647  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 7.657  ; 7.657  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 7.657  ; 7.657  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 7.612  ; 7.612  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 7.632  ; 7.632  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 6.920  ; 6.920  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 6.920  ; 6.920  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 6.336  ; 6.336  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 6.950  ; 6.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 7.458  ; 7.458  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 7.438  ; 7.438  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 7.438  ; 7.438  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 6.950  ; 6.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 6.950  ; 6.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 6.960  ; 6.960  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 7.396  ; 7.396  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 7.406  ; 7.406  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 7.400  ; 7.400  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 7.400  ; 7.400  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 6.594  ; 6.594  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; KEY[0]     ; LEDG[0]     ;    ; 10.744 ; 10.744 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 9.517  ; 9.517  ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.341  ; 9.341  ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.317  ; 9.317  ;    ;
+------------+-------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; KEY[0]     ; LEDG[0]     ;    ; 10.744 ; 10.744 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 9.517  ; 9.517  ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.341  ; 9.341  ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.317  ; 9.317  ;    ;
+------------+-------------+----+--------+--------+----+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -0.833 ; -14.875       ;
; clk_60hz:comb_145|q                 ; -0.761 ; -52.592       ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.193  ; 0.000         ;
; CLOCK_27                            ; 35.331 ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 38.048 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; CLOCK_50                            ; 0.215 ; 0.000         ;
; clk_60hz:comb_145|q                 ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 0.215 ; 0.000         ;
; CLOCK_27                            ; 0.351 ; 0.000         ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.361 ; 0.000         ;
+-------------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -2.444 ; -52.653       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.231 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -1.380 ; -22.380       ;
; clk_60hz:comb_145|q                 ; -0.500 ; -226.000      ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; -0.500 ; -4.000        ;
; CLOCK_27                            ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 18.841 ; 0.000         ;
+-------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.833 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.865      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.831 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.861      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.853      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.776 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.806      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.750 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.780      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.703 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.733      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.688 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.700      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_60hz:comb_145|q'                                                                                                                                                   ;
+--------+----------------------------------------------+----------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.761 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.793      ;
; -0.726 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.758      ;
; -0.692 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.724      ;
; -0.691 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.723      ;
; -0.667 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.699      ;
; -0.657 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.689      ;
; -0.656 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.688      ;
; -0.632 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.664      ;
; -0.625 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.657      ;
; -0.622 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.654      ;
; -0.621 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.653      ;
; -0.608 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.640      ;
; -0.597 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.629      ;
; -0.590 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.622      ;
; -0.587 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.619      ;
; -0.586 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.618      ;
; -0.573 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.605      ;
; -0.562 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.594      ;
; -0.560 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.592      ;
; -0.555 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.587      ;
; -0.552 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.584      ;
; -0.551 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.583      ;
; -0.549 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.581      ;
; -0.548 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.580      ;
; -0.538 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.570      ;
; -0.527 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.559      ;
; -0.525 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.557      ;
; -0.520 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.552      ;
; -0.517 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.549      ;
; -0.516 ; Spaceship:c1|shipX[9]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.548      ;
; -0.514 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.546      ;
; -0.513 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.545      ;
; -0.503 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.535      ;
; -0.492 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.524      ;
; -0.490 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.522      ;
; -0.485 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.517      ;
; -0.482 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.514      ;
; -0.479 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.511      ;
; -0.478 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.510      ;
; -0.468 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.500      ;
; -0.466 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.498      ;
; -0.457 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.489      ;
; -0.455 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.487      ;
; -0.450 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.482      ;
; -0.447 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.479      ;
; -0.444 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.476      ;
; -0.443 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.475      ;
; -0.433 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.465      ;
; -0.431 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.463      ;
; -0.426 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.485      ;
; -0.426 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.485      ;
; -0.422 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.454      ;
; -0.421 ; Rocks_Man:comb_165|Rocks:comb_95|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.003     ; 1.450      ;
; -0.420 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.452      ;
; -0.417 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.449      ;
; -0.415 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.447      ;
; -0.409 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.001     ; 1.440      ;
; -0.409 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.441      ;
; -0.408 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_165|Rocks:comb_98|rockDirX[0] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.003     ; 1.437      ;
; -0.408 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_165|Rocks:comb_97|rockDirX[0] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.003     ; 1.437      ;
; -0.408 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.440      ;
; -0.401 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.006     ; 1.427      ;
; -0.401 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.001     ; 1.432      ;
; -0.398 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.430      ;
; -0.396 ; Spaceship:c1|shipX[6]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.428      ;
; -0.395 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|Rocks:comb_98|rockY[6]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.001     ; 1.426      ;
; -0.393 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.006     ; 1.419      ;
; -0.386 ; Rocks_Man:comb_165|Rocks:comb_95|rockDirX[2] ; Rocks_Man:comb_165|Rocks:comb_95|rockX[8]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.003     ; 1.415      ;
; -0.385 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.417      ;
; -0.380 ; Spaceship:c1|shipX[2]                        ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.412      ;
; -0.374 ; Spaceship:c1|shipX[4]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.406      ;
; -0.373 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.405      ;
; -0.367 ; Bullet_Man:Bm1|fire[3]                       ; Bullet_Man:Bm1|Bullet:B3|bulletX[1]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.426      ;
; -0.367 ; Bullet_Man:Bm1|fire[3]                       ; Bullet_Man:Bm1|Bullet:B3|bulletX[2]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.426      ;
; -0.367 ; Bullet_Man:Bm1|fire[3]                       ; Bullet_Man:Bm1|Bullet:B3|bulletX[3]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.426      ;
; -0.367 ; Bullet_Man:Bm1|fire[3]                       ; Bullet_Man:Bm1|Bullet:B3|bulletX[4]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.426      ;
; -0.367 ; Bullet_Man:Bm1|fire[3]                       ; Bullet_Man:Bm1|Bullet:B3|bulletX[5]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.426      ;
; -0.367 ; Bullet_Man:Bm1|fire[3]                       ; Bullet_Man:Bm1|Bullet:B3|bulletX[7]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.426      ;
; -0.367 ; Bullet_Man:Bm1|fire[3]                       ; Bullet_Man:Bm1|Bullet:B3|bulletX[9]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.426      ;
; -0.365 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.424      ;
; -0.365 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.424      ;
; -0.365 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.424      ;
; -0.365 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.424      ;
; -0.365 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.424      ;
; -0.365 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.424      ;
; -0.365 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]          ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.027      ; 1.424      ;
; -0.364 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 1.391      ;
; -0.364 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|rockX[8]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 1.391      ;
; -0.364 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|rockX[7]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 1.391      ;
; -0.364 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|rockX[6]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 1.391      ;
; -0.364 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|rockX[5]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 1.391      ;
; -0.364 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|rockX[4]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 1.391      ;
; -0.364 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|rockX[3]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 1.391      ;
; -0.364 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|rockX[2]    ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.005     ; 1.391      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'                                                                                                                          ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                    ; Launch Clock        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; 0.193 ; Rocks_Man:comb_165|Rocks:comb_98|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.123     ; 0.716      ;
; 0.194 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.119     ; 0.719      ;
; 0.252 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.121     ; 0.659      ;
; 0.257 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[0] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.115     ; 0.660      ;
; 0.280 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[1] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.119     ; 0.633      ;
; 0.323 ; Rocks_Man:comb_165|Rocks:comb_97|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.117     ; 0.592      ;
; 0.330 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.120     ; 0.582      ;
; 0.387 ; Rocks_Man:comb_165|Rocks:comb_97|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.118     ; 0.527      ;
; 0.512 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[1] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.120     ; 0.400      ;
; 0.519 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 1.000        ; -0.120     ; 0.393      ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 35.331 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.736      ;
; 35.409 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.658      ;
; 35.434 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.633      ;
; 35.444 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.623      ;
; 35.460 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.607      ;
; 35.469 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.598      ;
; 35.478 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.589      ;
; 35.502 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.565      ;
; 35.510 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.559      ;
; 35.512 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.555      ;
; 35.522 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.545      ;
; 35.523 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.546      ;
; 35.547 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.520      ;
; 35.548 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.519      ;
; 35.557 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.512      ;
; 35.563 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.504      ;
; 35.573 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.494      ;
; 35.581 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.486      ;
; 35.588 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.481      ;
; 35.590 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.479      ;
; 35.590 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.479      ;
; 35.590 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.479      ;
; 35.591 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.476      ;
; 35.592 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.477      ;
; 35.598 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.469      ;
; 35.601 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.466      ;
; 35.602 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.465      ;
; 35.603 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.466      ;
; 35.603 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.466      ;
; 35.603 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.466      ;
; 35.605 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.462      ;
; 35.605 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.464      ;
; 35.609 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.458      ;
; 35.610 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.457      ;
; 35.615 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.452      ;
; 35.616 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.451      ;
; 35.620 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.451      ;
; 35.620 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.449      ;
; 35.626 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.445      ;
; 35.634 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.435      ;
; 35.635 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.432      ;
; 35.636 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.431      ;
; 35.637 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.432      ;
; 35.637 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.432      ;
; 35.637 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.432      ;
; 35.638 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.429      ;
; 35.638 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.429      ;
; 35.639 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.428      ;
; 35.639 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.430      ;
; 35.640 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.427      ;
; 35.642 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.425      ;
; 35.645 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.422      ;
; 35.646 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.423      ;
; 35.648 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.419      ;
; 35.651 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.416      ;
; 35.655 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.412      ;
; 35.658 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.409      ;
; 35.661 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.406      ;
; 35.668 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.401      ;
; 35.668 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.401      ;
; 35.668 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.401      ;
; 35.670 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.399      ;
; 35.678 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.389      ;
; 35.680 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.387      ;
; 35.680 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.391      ;
; 35.682 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.385      ;
; 35.685 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.382      ;
; 35.685 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.382      ;
; 35.686 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.381      ;
; 35.688 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.379      ;
; 35.689 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.378      ;
; 35.692 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.377      ;
; 35.692 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.375      ;
; 35.700 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.371      ;
; 35.700 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.371      ;
; 35.700 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.371      ;
; 35.700 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.369      ;
; 35.700 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.369      ;
; 35.700 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.369      ;
; 35.702 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.369      ;
; 35.702 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.367      ;
; 35.706 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.365      ;
; 35.706 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.365      ;
; 35.706 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.365      ;
; 35.707 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.362      ;
; 35.708 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.363      ;
; 35.712 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.355      ;
; 35.713 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.354      ;
; 35.714 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.353      ;
; 35.714 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.355      ;
; 35.714 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.355      ;
; 35.714 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.355      ;
; 35.714 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.353      ;
; 35.716 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.353      ;
; 35.716 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.351      ;
; 35.720 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.347      ;
; 35.722 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.345      ;
; 35.723 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.344      ;
; 35.726 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.343      ;
; 35.726 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.343      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 38.048 ; vga_sync:u1|v_count[3] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.666      ;
; 38.104 ; vga_sync:u1|v_count[2] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.610      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.246 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.468      ;
; 38.282 ; vga_sync:u1|v_count[0] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.432      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.310 ; vga_sync:u1|v_count[1] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.404      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.349 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.366      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.354 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.361      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.407 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.308      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 1.292      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.456 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.258      ;
; 38.475 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.239      ;
; 38.475 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.239      ;
; 38.475 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.239      ;
; 38.475 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.239      ;
; 38.475 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.239      ;
; 38.475 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.239      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.357 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.440 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.445 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.597      ;
; 0.495 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.511 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.530 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.544 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.698      ;
; 0.546 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.555 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.707      ;
; 0.565 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.579 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.733      ;
; 0.581 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.738      ;
; 0.585 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.590 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.600 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.610 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.768      ;
; 0.616 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.773      ;
; 0.619 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.773      ;
; 0.620 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.625 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.777      ;
; 0.634 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.635 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.787      ;
; 0.637 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.640 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.645 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.649 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.803      ;
; 0.651 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.808      ;
; 0.660 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.812      ;
; 0.665 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.667 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.821      ;
; 0.669 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.672 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.680 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.684 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.838      ;
; 0.686 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.838      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_60hz:comb_145|q'                                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+
; 0.215 ; Rocks_Man:comb_165|Rocks:comb_95|inUse       ; Rocks_Man:comb_165|Rocks:comb_95|inUse       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Rocks_Man:comb_165|Rocks:comb_96|inUse       ; Rocks_Man:comb_165|Rocks:comb_96|inUse       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Rocks_Man:comb_165|Rocks:comb_97|inUse       ; Rocks_Man:comb_165|Rocks:comb_97|inUse       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B1|inUse               ; Bullet_Man:Bm1|Bullet:B1|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B2|inUse               ; Bullet_Man:Bm1|Bullet:B2|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B3|inUse               ; Bullet_Man:Bm1|Bullet:B3|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; Bullet_Man:Bm1|fire[0]                       ; Bullet_Man:Bm1|Bullet:B0|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[9]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[9]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Bullet_Man:Bm1|fire[2]                       ; Bullet_Man:Bm1|Bullet:B2|inUse               ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[9]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|fire[0]                       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[2]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.399      ;
; 0.261 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[1]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.413      ;
; 0.263 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[3]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[4]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.415      ;
; 0.267 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[7]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[8]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.419      ;
; 0.271 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[12] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.423      ;
; 0.271 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction    ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.423      ;
; 0.294 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[13] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.446      ;
; 0.298 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[13] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[14] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.450      ;
; 0.300 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[11] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.452      ;
; 0.319 ; Rocks_Man:comb_165|fire[1]                   ; Rocks_Man:comb_165|Rocks:comb_96|inUse       ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; clk_60hz:comb_145|q ; 0.000        ; 0.119      ; 0.590      ;
; 0.327 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[14] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[15] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[6]  ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[7]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; Rocks_Man:comb_165|fire[3]                   ; Rocks_Man:comb_165|Rocks:comb_98|inUse       ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; clk_60hz:comb_145|q ; 0.000        ; 0.123      ; 0.606      ;
; 0.356 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[0]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[1]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[7]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[5]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[7]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[5]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[2]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[7]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[7]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[5]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[3]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[4]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[4]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[1]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[5]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[3]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[12] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[3]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[1]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[6]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[6]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[0]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[8]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[8]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[7]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[5]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[2]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[8]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[8]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[7]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Rocks_Man:comb_165|Clk2sec:comb_8|counter[2] ; Rocks_Man:comb_165|Clk2sec:comb_8|counter[2] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; Bullet_Man:Bm1|Bullet:B2|inUse               ; Bullet_Man:Bm1|fire[2]                       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Rocks_Man:comb_165|Rocks:comb_98|rockY[0]    ; Rocks_Man:comb_165|Rocks:comb_98|rockY[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Bullet_Man:Bm1|Bullet:B2|inUse               ; Bullet_Man:Bm1|fire[3]                       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[15] ; Rocks_Man:comb_165|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[2]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[3]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[8]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[8]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[6]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[6]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[2]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_98|rockX[1]    ; Rocks_Man:comb_165|Rocks:comb_98|rockX[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[9]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[7]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[2]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_97|rockX[0]    ; Rocks_Man:comb_165|Rocks:comb_97|rockX[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[4]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[4]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Rocks_Man:comb_165|Rocks:comb_97|rockY[1]    ; Rocks_Man:comb_165|Rocks:comb_97|rockY[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Rocks_Man:comb_165|Clk2sec:comb_8|counter[1] ; Rocks_Man:comb_165|Clk2sec:comb_8|counter[1] ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[1]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[7]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[7]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[5]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[5]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[0]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[0]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Rocks_Man:comb_165|Rocks:comb_95|rockX[1]    ; Rocks_Man:comb_165|Rocks:comb_95|rockX[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_165|Rocks:comb_96|rockX[1]    ; Rocks_Man:comb_165|Rocks:comb_96|rockX[1]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[4]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[4]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_165|Rocks:comb_96|rockY[3]    ; Rocks_Man:comb_165|Rocks:comb_96|rockY[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[9]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[9]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[3]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[3]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_165|Rocks:comb_95|rockY[2]    ; Rocks_Man:comb_165|Rocks:comb_95|rockY[2]    ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|fire[1]                       ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]          ; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.259 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.339 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.489      ;
; 0.361 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.451 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.603      ;
; 0.472 ; vga_sync:u1|v_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.624      ;
; 0.496 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.646      ;
; 0.499 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.504 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.513 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.515 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.519 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.524 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.534 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.540 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.548 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.554 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.559 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.569 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.721      ;
; 0.572 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.585 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.594 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.600 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; vga_sync:u1|v_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.765      ;
; 0.620 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.624 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.629 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.635 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.639 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.642 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.645 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.655 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.656 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.660 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.810      ;
; 0.671 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.823      ;
; 0.674 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.827      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.351 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.503      ;
; 0.357 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.375 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.528      ;
; 0.390 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.542      ;
; 0.499 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.515 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.667      ;
; 0.527 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.679      ;
; 0.545 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.695      ;
; 0.550 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.703      ;
; 0.558 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.710      ;
; 0.565 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.721      ;
; 0.580 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.732      ;
; 0.592 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.745      ;
; 0.600 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.752      ;
; 0.604 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.756      ;
; 0.611 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.763      ;
; 0.614 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.764      ;
; 0.620 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.772      ;
; 0.628 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.780      ;
; 0.648 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.800      ;
; 0.650 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.802      ;
; 0.656 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.808      ;
; 0.675 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.825      ;
; 0.680 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.832      ;
; 0.685 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.835      ;
; 0.698 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.850      ;
; 0.705 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.857      ;
; 0.716 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.868      ;
; 0.718 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.872      ;
; 0.719 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.873      ;
; 0.719 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.873      ;
; 0.720 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.874      ;
; 0.720 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.874      ;
; 0.721 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.871      ;
; 0.724 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.878      ;
; 0.725 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.879      ;
; 0.725 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.879      ;
; 0.726 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.880      ;
; 0.726 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.880      ;
; 0.745 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.895      ;
; 0.754 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.904      ;
; 0.757 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.909      ;
; 0.760 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.913      ;
; 0.762 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.912      ;
; 0.763 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.913      ;
; 0.769 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.921      ;
; 0.769 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.921      ;
; 0.774 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.928      ;
; 0.775 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.929      ;
; 0.775 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.929      ;
; 0.776 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.930      ;
; 0.776 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.930      ;
; 0.788 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.940      ;
; 0.790 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.940      ;
; 0.793 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.945      ;
; 0.806 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.958      ;
; 0.809 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.961      ;
; 0.814 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.964      ;
; 0.815 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.967      ;
; 0.815 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.965      ;
; 0.820 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.972      ;
; 0.823 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.975      ;
; 0.827 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.979      ;
; 0.828 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.980      ;
; 0.829 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.981      ;
; 0.833 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.985      ;
; 0.841 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.993      ;
; 0.849 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.001      ;
; 0.852 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.004      ;
; 0.858 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.010      ;
; 0.858 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.010      ;
; 0.859 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.009      ;
; 0.861 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.011      ;
; 0.867 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.017      ;
; 0.875 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.027      ;
; 0.876 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.028      ;
; 0.877 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.029      ;
; 0.878 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.030      ;
; 0.883 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.035      ;
; 0.885 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.035      ;
; 0.886 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.038      ;
; 0.887 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.039      ;
; 0.889 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.041      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'                                                                                                                           ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                    ; Launch Clock        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; 0.361 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.120     ; 0.393      ;
; 0.368 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[1] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.120     ; 0.400      ;
; 0.493 ; Rocks_Man:comb_165|Rocks:comb_97|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.118     ; 0.527      ;
; 0.550 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.120     ; 0.582      ;
; 0.557 ; Rocks_Man:comb_165|Rocks:comb_97|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.117     ; 0.592      ;
; 0.600 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[1] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.119     ; 0.633      ;
; 0.623 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[0] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.115     ; 0.660      ;
; 0.628 ; Rocks_Man:comb_165|Rocks:comb_95|inUse ; Rocks_Man:comb_165|fire[2] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.121     ; 0.659      ;
; 0.686 ; Rocks_Man:comb_165|Rocks:comb_96|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.119     ; 0.719      ;
; 0.687 ; Rocks_Man:comb_165|Rocks:comb_98|inUse ; Rocks_Man:comb_165|fire[3] ; clk_60hz:comb_145|q ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 0.000        ; -0.123     ; 0.716      ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.444 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 0.830      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.429 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.645     ; 0.818      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.311 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 0.818      ;
; 2.326 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 0.830      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_60hz:comb_145|q'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Rocks_Man:comb_165|Clk2sec:comb_8|q'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_165|fire[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|comb_8|q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; Rise       ; comb_165|fire[3]|clk               ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 3.691 ; 3.691 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[0]   ; clk_60hz:comb_145|q ; 3.691 ; 3.691 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 3.529 ; 3.529 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 3.360 ; 3.360 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 3.425 ; 3.425 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 1.047 ; 1.047 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 1.047 ; 1.047 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 1.005 ; 1.005 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 0.715 ; 0.715 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 0.683 ; 0.683 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[5]    ; clk_60hz:comb_145|q ; 0.765 ; 0.765 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[6]    ; clk_60hz:comb_145|q ; 0.887 ; 0.887 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[7]    ; clk_60hz:comb_145|q ; 0.894 ; 0.894 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[8]    ; clk_60hz:comb_145|q ; 0.839 ; 0.839 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -2.366 ; -2.366 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[0]   ; clk_60hz:comb_145|q ; -2.685 ; -2.685 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -2.366 ; -2.366 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -2.805 ; -2.805 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -2.659 ; -2.659 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -0.339 ; -0.339 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -0.560 ; -0.560 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -0.575 ; -0.575 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -0.373 ; -0.373 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -0.339 ; -0.339 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[5]    ; clk_60hz:comb_145|q ; -0.439 ; -0.439 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[6]    ; clk_60hz:comb_145|q ; -0.557 ; -0.557 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[7]    ; clk_60hz:comb_145|q ; -0.649 ; -0.649 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[8]    ; clk_60hz:comb_145|q ; -0.583 ; -0.583 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.494  ; 4.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.127  ; 4.127  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.494  ; 4.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.295  ; 4.295  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.118  ; 4.118  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[4]  ; clk_60hz:comb_145|q ; 4.033  ; 4.033  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[5]  ; clk_60hz:comb_145|q ; 4.227  ; 4.227  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[6]  ; clk_60hz:comb_145|q ; 4.310  ; 4.310  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[7]  ; clk_60hz:comb_145|q ; 4.312  ; 4.312  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 8.452  ; 8.452  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 8.096  ; 8.096  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 8.096  ; 8.096  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 8.317  ; 8.317  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 8.307  ; 8.307  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 8.381  ; 8.381  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 8.371  ; 8.371  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 8.452  ; 8.452  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 8.452  ; 8.452  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 8.442  ; 8.442  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 8.442  ; 8.442  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 8.460  ; 8.460  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 8.358  ; 8.358  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 8.358  ; 8.358  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 8.450  ; 8.450  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 8.450  ; 8.450  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 8.460  ; 8.460  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 8.460  ; 8.460  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 8.417  ; 8.417  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 8.437  ; 8.437  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 8.106  ; 8.106  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 8.106  ; 8.106  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 8.369  ; 8.369  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 8.369  ; 8.369  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 8.349  ; 8.349  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 8.349  ; 8.349  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 8.132  ; 8.132  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 8.132  ; 8.132  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 8.142  ; 8.142  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 8.330  ; 8.330  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 8.340  ; 8.340  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 8.328  ; 8.328  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 8.328  ; 8.328  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 8.198  ; 8.198  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 7.842  ; 7.842  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 7.842  ; 7.842  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 8.063  ; 8.063  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 8.053  ; 8.053  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 8.127  ; 8.127  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 8.117  ; 8.117  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 8.198  ; 8.198  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 8.198  ; 8.198  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 8.188  ; 8.188  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 8.188  ; 8.188  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 3.598  ; 3.598  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 8.206  ; 8.206  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 8.104  ; 8.104  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 8.104  ; 8.104  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 8.196  ; 8.196  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 8.196  ; 8.196  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 8.206  ; 8.206  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 8.206  ; 8.206  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 8.163  ; 8.163  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 8.183  ; 8.183  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 7.852  ; 7.852  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 7.852  ; 7.852  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 3.135  ; 3.135  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 8.115  ; 8.115  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 8.115  ; 8.115  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 8.095  ; 8.095  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 8.095  ; 8.095  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 7.878  ; 7.878  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 7.878  ; 7.878  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 7.888  ; 7.888  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 8.076  ; 8.076  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 8.086  ; 8.086  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 8.074  ; 8.074  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 8.074  ; 8.074  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.249  ; 3.249  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.033  ; 4.033  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.127  ; 4.127  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.494  ; 4.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.295  ; 4.295  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.118  ; 4.118  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[4]  ; clk_60hz:comb_145|q ; 4.033  ; 4.033  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[5]  ; clk_60hz:comb_145|q ; 4.227  ; 4.227  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[6]  ; clk_60hz:comb_145|q ; 4.310  ; 4.310  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[7]  ; clk_60hz:comb_145|q ; 4.312  ; 4.312  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 5.494  ; 5.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 5.494  ; 5.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 5.494  ; 5.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 5.715  ; 5.715  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 5.705  ; 5.705  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 5.779  ; 5.779  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 5.769  ; 5.769  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 5.850  ; 5.850  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 5.850  ; 5.850  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 5.840  ; 5.840  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 5.840  ; 5.840  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 5.504  ; 5.504  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 5.756  ; 5.756  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 5.756  ; 5.756  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 5.848  ; 5.848  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 5.848  ; 5.848  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 5.858  ; 5.858  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 5.858  ; 5.858  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 5.815  ; 5.815  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 5.835  ; 5.835  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 5.504  ; 5.504  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 5.504  ; 5.504  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 5.530  ; 5.530  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 5.767  ; 5.767  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 5.747  ; 5.747  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 5.747  ; 5.747  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 5.530  ; 5.530  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 5.530  ; 5.530  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 5.540  ; 5.540  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 5.728  ; 5.728  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 5.738  ; 5.738  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 5.726  ; 5.726  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 5.726  ; 5.726  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 3.377  ; 3.377  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 3.377  ; 3.377  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 3.377  ; 3.377  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 3.598  ; 3.598  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 3.588  ; 3.588  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 3.662  ; 3.662  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 3.652  ; 3.652  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 3.733  ; 3.733  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 3.733  ; 3.733  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 3.723  ; 3.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 3.723  ; 3.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 3.532  ; 3.532  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 3.387  ; 3.387  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 3.639  ; 3.639  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 3.639  ; 3.639  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 3.731  ; 3.731  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 3.731  ; 3.731  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 3.741  ; 3.741  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 3.741  ; 3.741  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 3.698  ; 3.698  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 3.718  ; 3.718  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 3.387  ; 3.387  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 3.387  ; 3.387  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 3.135  ; 3.135  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 3.413  ; 3.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 3.650  ; 3.650  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 3.630  ; 3.630  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 3.630  ; 3.630  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 3.413  ; 3.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 3.413  ; 3.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 3.423  ; 3.423  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 3.611  ; 3.611  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 3.621  ; 3.621  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 3.609  ; 3.609  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 3.609  ; 3.609  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.249  ; 3.249  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 6.103 ; 6.103 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 5.461 ; 5.461 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.345 ; 5.345 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.322 ; 5.322 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 6.103 ; 6.103 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 5.461 ; 5.461 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.345 ; 5.345 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.322 ; 5.322 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+--------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                     ; -2.931   ; 0.215 ; -3.908   ; 2.231   ; -1.380              ;
;  CLOCK_27                            ; 33.442   ; 0.351 ; N/A      ; N/A     ; 17.518              ;
;  CLOCK_50                            ; -2.916   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Rocks_Man:comb_165|Clk2sec:comb_8|q ; -0.715   ; 0.361 ; N/A      ; N/A     ; -0.500              ;
;  clk_60hz:comb_145|q                 ; -2.931   ; 0.215 ; N/A      ; N/A     ; -0.500              ;
;  p1|altpll_component|pll|clk[0]      ; 36.061   ; 0.215 ; -3.908   ; 2.231   ; 18.841              ;
; Design-wide TNS                      ; -390.418 ; 0.0   ; -83.629  ; 0.0     ; -252.38             ;
;  CLOCK_27                            ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                            ; -55.645  ; 0.000 ; N/A      ; N/A     ; -22.380             ;
;  Rocks_Man:comb_165|Clk2sec:comb_8|q ; -2.297   ; 0.000 ; N/A      ; N/A     ; -4.000              ;
;  clk_60hz:comb_145|q                 ; -332.476 ; 0.000 ; N/A      ; N/A     ; -226.000            ;
;  p1|altpll_component|pll|clk[0]      ; 0.000    ; 0.000 ; -83.629  ; 0.000   ; 0.000               ;
+--------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 7.090 ; 7.090 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[0]   ; clk_60hz:comb_145|q ; 7.090 ; 7.090 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 6.792 ; 6.792 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 6.498 ; 6.498 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 6.610 ; 6.610 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 2.512 ; 2.512 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 2.512 ; 2.512 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 2.428 ; 2.428 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 1.820 ; 1.820 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 1.804 ; 1.804 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[5]    ; clk_60hz:comb_145|q ; 1.978 ; 1.978 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[6]    ; clk_60hz:comb_145|q ; 2.163 ; 2.163 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[7]    ; clk_60hz:comb_145|q ; 2.135 ; 2.135 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[8]    ; clk_60hz:comb_145|q ; 2.046 ; 2.046 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -2.366 ; -2.366 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[0]   ; clk_60hz:comb_145|q ; -2.685 ; -2.685 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -2.366 ; -2.366 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -2.805 ; -2.805 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -2.659 ; -2.659 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -0.339 ; -0.339 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -0.560 ; -0.560 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -0.575 ; -0.575 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -0.373 ; -0.373 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -0.339 ; -0.339 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[5]    ; clk_60hz:comb_145|q ; -0.439 ; -0.439 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[6]    ; clk_60hz:comb_145|q ; -0.557 ; -0.557 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[7]    ; clk_60hz:comb_145|q ; -0.649 ; -0.649 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[8]    ; clk_60hz:comb_145|q ; -0.583 ; -0.583 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 8.326  ; 8.326  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 7.471  ; 7.471  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.326  ; 8.326  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 7.875  ; 7.875  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 7.451  ; 7.451  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[4]  ; clk_60hz:comb_145|q ; 7.245  ; 7.245  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[5]  ; clk_60hz:comb_145|q ; 7.741  ; 7.741  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[6]  ; clk_60hz:comb_145|q ; 7.953  ; 7.953  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[7]  ; clk_60hz:comb_145|q ; 7.946  ; 7.946  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 17.069 ; 17.069 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 16.329 ; 16.329 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 16.329 ; 16.329 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 16.824 ; 16.824 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 16.814 ; 16.814 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 16.890 ; 16.890 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 16.880 ; 16.880 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 17.069 ; 17.069 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 17.069 ; 17.069 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 17.059 ; 17.059 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 17.059 ; 17.059 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 17.076 ; 17.076 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 16.849 ; 16.849 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 16.849 ; 16.849 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 17.066 ; 17.066 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 17.066 ; 17.066 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 17.076 ; 17.076 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 17.076 ; 17.076 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 17.031 ; 17.031 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 17.051 ; 17.051 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 16.339 ; 16.339 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 16.339 ; 16.339 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 16.877 ; 16.877 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 16.877 ; 16.877 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 16.857 ; 16.857 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 16.857 ; 16.857 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 16.369 ; 16.369 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 16.369 ; 16.369 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 16.379 ; 16.379 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 16.815 ; 16.815 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 16.825 ; 16.825 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 16.819 ; 16.819 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 16.819 ; 16.819 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 17.572 ; 17.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 16.832 ; 16.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 16.832 ; 16.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 17.327 ; 17.327 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 17.317 ; 17.317 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 17.393 ; 17.393 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 17.383 ; 17.383 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 17.572 ; 17.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 17.572 ; 17.572 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 17.562 ; 17.562 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 17.562 ; 17.562 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 7.400  ; 7.400  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 17.579 ; 17.579 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 17.352 ; 17.352 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 17.352 ; 17.352 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 17.569 ; 17.569 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 17.569 ; 17.569 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 17.579 ; 17.579 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 17.579 ; 17.579 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 17.534 ; 17.534 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 17.554 ; 17.554 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 16.842 ; 16.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 16.842 ; 16.842 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 6.336  ; 6.336  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 17.380 ; 17.380 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 17.380 ; 17.380 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 17.360 ; 17.360 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 17.360 ; 17.360 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 16.872 ; 16.872 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 16.872 ; 16.872 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 16.882 ; 16.882 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 17.318 ; 17.318 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 17.328 ; 17.328 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 17.322 ; 17.322 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 17.322 ; 17.322 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 6.594  ; 6.594  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.033  ; 4.033  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.127  ; 4.127  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.494  ; 4.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.295  ; 4.295  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.118  ; 4.118  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[4]  ; clk_60hz:comb_145|q ; 4.033  ; 4.033  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[5]  ; clk_60hz:comb_145|q ; 4.227  ; 4.227  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[6]  ; clk_60hz:comb_145|q ; 4.310  ; 4.310  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[7]  ; clk_60hz:comb_145|q ; 4.312  ; 4.312  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 5.494  ; 5.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 5.494  ; 5.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 5.494  ; 5.494  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 5.715  ; 5.715  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 5.705  ; 5.705  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 5.779  ; 5.779  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 5.769  ; 5.769  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 5.850  ; 5.850  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 5.850  ; 5.850  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 5.840  ; 5.840  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 5.840  ; 5.840  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 5.504  ; 5.504  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 5.756  ; 5.756  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 5.756  ; 5.756  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 5.848  ; 5.848  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 5.848  ; 5.848  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 5.858  ; 5.858  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 5.858  ; 5.858  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 5.815  ; 5.815  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 5.835  ; 5.835  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 5.504  ; 5.504  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 5.504  ; 5.504  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 5.530  ; 5.530  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 5.767  ; 5.767  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 5.747  ; 5.747  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 5.747  ; 5.747  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 5.530  ; 5.530  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 5.530  ; 5.530  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 5.540  ; 5.540  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 5.728  ; 5.728  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 5.738  ; 5.738  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 5.726  ; 5.726  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 5.726  ; 5.726  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 3.377  ; 3.377  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 3.377  ; 3.377  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 3.377  ; 3.377  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 3.598  ; 3.598  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 3.588  ; 3.588  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 3.662  ; 3.662  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 3.652  ; 3.652  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 3.733  ; 3.733  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 3.733  ; 3.733  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 3.723  ; 3.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 3.723  ; 3.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 3.532  ; 3.532  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 3.387  ; 3.387  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 3.639  ; 3.639  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 3.639  ; 3.639  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 3.731  ; 3.731  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 3.731  ; 3.731  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 3.741  ; 3.741  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 3.741  ; 3.741  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 3.698  ; 3.698  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 3.718  ; 3.718  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 3.387  ; 3.387  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 3.387  ; 3.387  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 3.135  ; 3.135  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 3.413  ; 3.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 3.650  ; 3.650  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 3.630  ; 3.630  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 3.630  ; 3.630  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 3.413  ; 3.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 3.413  ; 3.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 3.423  ; 3.423  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 3.611  ; 3.611  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 3.621  ; 3.621  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 3.609  ; 3.609  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 3.609  ; 3.609  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.249  ; 3.249  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; KEY[0]     ; LEDG[0]     ;    ; 10.744 ; 10.744 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 9.517  ; 9.517  ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.341  ; 9.341  ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.317  ; 9.317  ;    ;
+------------+-------------+----+--------+--------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 6.103 ; 6.103 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 5.461 ; 5.461 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.345 ; 5.345 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.322 ; 5.322 ;    ;
+------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q                 ; 2757     ; 0        ; 0        ; 0        ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; clk_60hz:comb_145|q                 ; 108      ; 0        ; 0        ; 0        ;
; CLOCK_27                            ; CLOCK_27                            ; 437      ; 0        ; 0        ; 0        ;
; CLOCK_50                            ; CLOCK_50                            ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]      ; p1|altpll_component|pll|clk[0]      ; 421      ; 0        ; 0        ; 0        ;
; clk_60hz:comb_145|q                 ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 10       ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk_60hz:comb_145|q                 ; clk_60hz:comb_145|q                 ; 2757     ; 0        ; 0        ; 0        ;
; Rocks_Man:comb_165|Clk2sec:comb_8|q ; clk_60hz:comb_145|q                 ; 108      ; 0        ; 0        ; 0        ;
; CLOCK_27                            ; CLOCK_27                            ; 437      ; 0        ; 0        ; 0        ;
; CLOCK_50                            ; CLOCK_50                            ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]      ; p1|altpll_component|pll|clk[0]      ; 421      ; 0        ; 0        ; 0        ;
; clk_60hz:comb_145|q                 ; Rocks_Man:comb_165|Clk2sec:comb_8|q ; 10       ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 233   ; 233  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 3407  ; 3407 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 26 16:54:30 2013
Info: Command: quartus_sta asteroids-verilog-project -c Astroids
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Bm1|B2|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B1|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B3|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B0|pixel|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Astroids.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_60hz:comb_145|q clk_60hz:comb_145|q
    Info (332105): create_clock -period 1.000 -name Rocks_Man:comb_165|Clk2sec:comb_8|q Rocks_Man:comb_165|Clk2sec:comb_8|q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.931      -332.476 clk_60hz:comb_145|q 
    Info (332119):    -2.916       -55.645 CLOCK_50 
    Info (332119):    -0.715        -2.297 Rocks_Man:comb_165|Clk2sec:comb_8|q 
    Info (332119):    33.442         0.000 CLOCK_27 
    Info (332119):    36.061         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_60hz:comb_145|q 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.758         0.000 CLOCK_27 
    Info (332119):     0.792         0.000 Rocks_Man:comb_165|Clk2sec:comb_8|q 
Info (332146): Worst-case recovery slack is -3.908
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.908       -83.629 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.475
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.475         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -0.500      -226.000 clk_60hz:comb_145|q 
    Info (332119):    -0.500        -4.000 Rocks_Man:comb_165|Clk2sec:comb_8|q 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 191 output pins without output pin load capacitance assignment
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.833
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.833       -14.875 CLOCK_50 
    Info (332119):    -0.761       -52.592 clk_60hz:comb_145|q 
    Info (332119):     0.193         0.000 Rocks_Man:comb_165|Clk2sec:comb_8|q 
    Info (332119):    35.331         0.000 CLOCK_27 
    Info (332119):    38.048         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 clk_60hz:comb_145|q 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.351         0.000 CLOCK_27 
    Info (332119):     0.361         0.000 Rocks_Man:comb_165|Clk2sec:comb_8|q 
Info (332146): Worst-case recovery slack is -2.444
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.444       -52.653 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.231         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -0.500      -226.000 clk_60hz:comb_145|q 
    Info (332119):    -0.500        -4.000 Rocks_Man:comb_165|Clk2sec:comb_8|q 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 313 megabytes
    Info: Processing ended: Tue Nov 26 16:54:33 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


