TimeQuest Timing Analyzer report for driver_board
Mon Jan 08 17:23:42 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Setup Transfers
 19. Hold Transfers
 20. Report TCCS
 21. Report RSKM
 22. Unconstrained Paths
 23. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; driver_board                                                       ;
; Device Family      ; MAX II                                                             ;
; Device Name        ; EPM1270T144I5                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-20        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.55 MHz ; 66.55 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -14.026 ; -3847.565     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.376 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                     ;
+---------+---------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.026 ; fiber_tx:fiber_tx|send_volt[8]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.693     ;
; -14.024 ; fiber_tx:fiber_tx|send_volt[10]       ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.691     ;
; -13.987 ; fiber_tx:fiber_tx|send_moduleinfo[8]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.654     ;
; -13.911 ; fiber_tx:fiber_tx|send_moduleinfo[1]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.578     ;
; -13.810 ; fiber_tx:fiber_tx|send_moduleinfo[4]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.477     ;
; -13.801 ; fiber_tx:fiber_tx|send_moduleinfo[0]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.468     ;
; -13.704 ; fiber_tx:fiber_tx|send_volt[9]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.371     ;
; -13.603 ; fiber_tx:fiber_tx|send_volt[0]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.270     ;
; -13.572 ; fiber_tx:fiber_tx|send_moduleinfo[5]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.239     ;
; -13.497 ; fiber_tx:fiber_tx|send_moduleinfo[3]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.164     ;
; -13.366 ; fiber_tx:fiber_tx|send_moduleinfo[2]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.033     ;
; -13.336 ; fiber_tx:fiber_tx|send_moduleinfo[9]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 14.003     ;
; -13.332 ; fiber_tx:fiber_tx|send_volt[11]       ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.999     ;
; -13.121 ; fiber_tx:fiber_tx|send_moduleinfo[11] ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.788     ;
; -13.014 ; fiber_tx:fiber_tx|send_volt[1]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.681     ;
; -12.943 ; fiber_tx:fiber_tx|send_volt[4]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.610     ;
; -12.769 ; fiber_tx:fiber_tx|send_moduleinfo[10] ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.436     ;
; -12.724 ; fiber_tx:fiber_tx|send_moduleinfo[7]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.391     ;
; -12.633 ; fiber_tx:fiber_tx|send_volt[3]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.300     ;
; -12.534 ; fiber_tx:fiber_tx|send_moduleinfo[6]  ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.201     ;
; -12.398 ; fiber_tx:fiber_tx|send_volt[5]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.065     ;
; -12.392 ; fiber_tx:fiber_tx|send_volt[2]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 13.059     ;
; -12.219 ; fiber_tx:fiber_tx|send_volt[6]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.886     ;
; -12.198 ; fiber_tx:fiber_tx|send_volt[7]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.865     ;
; -11.783 ; fiber_tx:fiber_tx|send_moduleinfo[13] ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.450     ;
; -11.640 ; fiber_tx:fiber_tx|send_nums[1]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.307     ;
; -11.415 ; fiber_tx:fiber_tx|send_nums[0]        ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.082     ;
; -11.386 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.053     ;
; -11.386 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.053     ;
; -11.386 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.053     ;
; -11.386 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.053     ;
; -11.386 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.053     ;
; -11.386 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.053     ;
; -11.386 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.053     ;
; -11.238 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.905     ;
; -11.238 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.905     ;
; -11.238 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.905     ;
; -11.238 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.905     ;
; -11.238 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.905     ;
; -11.238 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.905     ;
; -11.238 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.905     ;
; -11.208 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.875     ;
; -11.208 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.875     ;
; -11.208 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.875     ;
; -11.208 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.875     ;
; -11.208 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.875     ;
; -11.208 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.875     ;
; -11.208 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.875     ;
; -11.192 ; fiber_tx:fiber_tx|send_moduleinfo[12] ; fiber_tx:fiber_tx|COMM_T_reg                             ; clk          ; clk         ; 1.000        ; 0.000      ; 11.859     ;
; -11.191 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.858     ;
; -11.191 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.858     ;
; -11.191 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.858     ;
; -11.191 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.858     ;
; -11.191 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.858     ;
; -11.191 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.858     ;
; -11.191 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.858     ;
; -11.174 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.841     ;
; -11.174 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.841     ;
; -11.174 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.841     ;
; -11.174 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.841     ;
; -11.174 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.841     ;
; -11.174 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.841     ;
; -11.174 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.841     ;
; -11.152 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|ByperrDelay[14]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 11.819     ;
; -11.152 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|ByperrDelay[15]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 11.819     ;
; -11.135 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err3|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.802     ;
; -11.135 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err3|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.802     ;
; -11.135 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err3|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.802     ;
; -11.135 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err3|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.802     ;
; -11.135 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err3|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.802     ;
; -11.135 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err3|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.802     ;
; -11.135 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err3|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.802     ;
; -11.118 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|ByperrDelay[0]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 11.785     ;
; -11.118 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|ByperrDelay[1]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 11.785     ;
; -11.060 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.727     ;
; -11.060 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.727     ;
; -11.060 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.727     ;
; -11.060 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.727     ;
; -11.060 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.727     ;
; -11.060 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.727     ;
; -11.060 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.727     ;
; -11.054 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.721     ;
; -11.054 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.721     ;
; -11.054 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.721     ;
; -11.054 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.721     ;
; -11.054 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.721     ;
; -11.054 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.721     ;
; -11.054 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:err2|cnt_delay[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.721     ;
; -11.049 ; fiber_rx:fiber_rx|cnt_reset_err[3]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.716     ;
; -11.049 ; fiber_rx:fiber_rx|cnt_reset_err[3]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.716     ;
; -11.049 ; fiber_rx:fiber_rx|cnt_reset_err[3]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.716     ;
; -11.049 ; fiber_rx:fiber_rx|cnt_reset_err[3]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.716     ;
; -11.049 ; fiber_rx:fiber_rx|cnt_reset_err[3]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.716     ;
; -11.049 ; fiber_rx:fiber_rx|cnt_reset_err[3]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.716     ;
; -11.049 ; fiber_rx:fiber_rx|cnt_reset_err[3]    ; err_detect:err_detect|err_high_detect:err4|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.716     ;
; -11.043 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.710     ;
; -11.043 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.710     ;
; -11.043 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.710     ;
; -11.043 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.710     ;
; -11.043 ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_detect:err_detect|err_high_detect:err1|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.710     ;
+---------+---------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.376 ; ads7822:ads7822|sample_data[6]                                   ; volt_calc:volt_calc|real_volt[6]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.379 ; ads7822:ads7822|sample_data[9]                                   ; volt_calc:volt_calc|real_volt[9]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.388 ; fiber_rx:fiber_rx|rx_data_syn[0]                                 ; fiber_rx:fiber_rx|rx_data_syn[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.398 ; ads7822:ads7822|ad_syn[7]                                        ; ads7822:ads7822|sample_data[7]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.403 ; ads7822:ads7822|ad_syn[0]                                        ; ads7822:ads7822|sample_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.404 ; ads7822:ads7822|ad_syn[3]                                        ; ads7822:ads7822|sample_data[3]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.421 ; ads7822:ads7822|ad_syn[8]                                        ; ads7822:ads7822|sample_data[8]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.432 ; ads7822:ads7822|ad_syn[10]                                       ; ads7822:ads7822|sample_data[10]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.653      ;
; 1.642 ; ads7822:ads7822|sample_data[2]                                   ; volt_calc:volt_calc|real_volt[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.659 ; err_detect:err_detect|Cnt_1ms[9]                                 ; err_detect:err_detect|Cnt_1ms[9]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.660 ; work_led:work_led|cnt_1ms[3]                                     ; work_led:work_led|cnt_1ms[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.661 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3]                 ; pwm_out:pwm_out|LUDIN                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; work_led:work_led|cnt_1ms[1]                                     ; work_led:work_led|cnt_1ms[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; ads7822:ads7822|ad_syn[2]                                        ; ads7822:ads7822|ad_syn[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.662 ; ads7822:ads7822|ad_syn[1]                                        ; ads7822:ads7822|sample_data[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.883      ;
; 1.663 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2]                 ; pwm_out:pwm_out|RDDIN                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.884      ;
; 1.664 ; ads7822:ads7822|ad_syn[1]                                        ; ads7822:ads7822|ad_syn[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.885      ;
; 1.665 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2]                 ; pwm_out:pwm_out|RUDIN                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.665 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3]                 ; pwm_out:pwm_out|LDDIN                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.666 ; fiber_rx:fiber_rx|rx_data_syn[1]                                 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.672 ; ads7822:ads7822|ad_syn[4]                                        ; ads7822:ads7822|sample_data[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.893      ;
; 1.673 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; fiber_rx:fiber_rx|rx_data_syn[3]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.675 ; ads7822:ads7822|ad_syn[4]                                        ; ads7822:ads7822|ad_syn[5]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.896      ;
; 1.679 ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.681 ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.902      ;
; 1.684 ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|delay_err_cnt[4] ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|delay_err_cnt[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.685 ; work_led:work_led|cnt_500ms[4]                                   ; work_led:work_led|cnt_500ms[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.689 ; div_1us:div_1us|cnt_time[5]                                      ; work_led:work_led|time_1us_syn[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.910      ;
; 1.695 ; fiber_rx:fiber_rx|HighCnt[4]                                     ; fiber_rx:fiber_rx|HighCnt[4]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.916      ;
; 1.748 ; fiber_rx:fiber_rx|divide_cnt[0]                                  ; fiber_rx:fiber_rx|divide_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.969      ;
; 1.784 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.005      ;
; 1.797 ; ads7822:ads7822|sample_data[7]                                   ; volt_calc:volt_calc|real_volt[7]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.018      ;
; 1.802 ; ads7822:ads7822|sample_data[5]                                   ; volt_calc:volt_calc|real_volt[5]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.023      ;
; 1.804 ; ads7822:ads7822|sample_data[8]                                   ; volt_calc:volt_calc|real_volt[8]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.025      ;
; 1.908 ; ads7822:ads7822|ad_cs_reg                                        ; ads7822:ads7822|ad_cs_reg                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.908 ; ads7822:ads7822|data_valid                                       ; ads7822:ads7822|data_valid                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.917 ; work_led:work_led|work_out                                       ; work_led:work_led|work_out                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.923 ; ads7822:ads7822|ad_syn[0]                                        ; ads7822:ads7822|ad_syn[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.925 ; ads7822:ads7822|ad_syn[7]                                        ; ads7822:ads7822|ad_syn[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.926 ; work_led:work_led|cnt_500ms[2]                                   ; work_led:work_led|cnt_500ms[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.935 ; ads7822:ads7822|ad_syn[9]                                        ; ads7822:ads7822|ad_syn[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.156      ;
; 1.936 ; fiber_tx:fiber_tx|send_nums[4]                                   ; fiber_tx:fiber_tx|send_nums[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.939 ; div_1us:div_1us|cnt_time1ms[8]                                   ; div_1us:div_1us|cnt_time1ms[8]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.160      ;
; 1.943 ; work_led:work_led|cnt_500ms[1]                                   ; work_led:work_led|cnt_500ms[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.164      ;
; 1.945 ; div_1us:div_1us|cnt_time1ms[9]                                   ; div_1us:div_1us|cnt_time1ms[9]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.945 ; div_1us:div_1us|cnt_time1ms[6]                                   ; div_1us:div_1us|cnt_time1ms[6]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.948 ; ads7822:ads7822|ad_syn[10]                                       ; ads7822:ads7822|ad_syn[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.951 ; ads7822:ads7822|ad_syn[8]                                        ; ads7822:ads7822|ad_syn[9]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.172      ;
; 1.957 ; ads7822:ads7822|numer_cnt[2]                                     ; ads7822:ads7822|numer_cnt[2]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.178      ;
; 1.959 ; ads7822:ads7822|numer_cnt[3]                                     ; ads7822:ads7822|numer_cnt[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.180      ;
; 1.961 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.182      ;
; 1.975 ; fiber_tx:fiber_tx|send_nums[0]                                   ; fiber_tx:fiber_tx|send_nums[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.196      ;
; 1.979 ; div_1us:div_1us|cnt_time[2]                                      ; div_1us:div_1us|cnt_time[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.200      ;
; 1.985 ; div_1us:div_1us|cnt_time[2]                                      ; work_led:work_led|time_1us_syn[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.206      ;
; 1.987 ; div_1us:div_1us|cnt_time[2]                                      ; div_1us:div_1us|cnt_time[5]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.208      ;
; 2.002 ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.223      ;
; 2.002 ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.223      ;
; 2.008 ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.229      ;
; 2.012 ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.233      ;
; 2.067 ; err_detect:err_detect|err_high_detect_unlock:hot1|cnt_delay[13]  ; err_detect:err_detect|err_high_detect_unlock:hot1|cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.288      ;
; 2.080 ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.080 ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]      ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.080 ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[13]  ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.080 ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.084 ; fiber_rx:fiber_rx|cnt_reset_err[5]                               ; fiber_rx:fiber_rx|cnt_reset_err[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.305      ;
; 2.096 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.317      ;
; 2.107 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]     ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:hot2|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:hot2|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_high_detect:bypok_filt|cnt_delay[7]                          ; err_high_detect:bypok_filt|cnt_delay[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108 ; ads7822:ads7822|ad_trig_syn1                                     ; ads7822:ads7822|AD_Work                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.112 ; ads7822:ads7822|ad_syn[6]                                        ; ads7822:ads7822|ad_syn[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.333      ;
; 2.113 ; volt_calc:volt_calc|real_volt[7]                                 ; volt_calc:volt_calc|DCOV                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.334      ;
; 2.116 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|Cnt_1ms[0]                                 ; err_detect:err_detect|Cnt_1ms[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; ads7822:ads7822|ad_clk                                           ; ads7822:ads7822|ad_clk                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[4]      ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[9]     ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[8]     ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[8]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[4]       ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:hot2|cnt_delay[6]          ; err_detect:err_detect|err_high_detect:hot2|cnt_delay[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[4]      ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|Cnt_1ms[7]                                 ; err_detect:err_detect|Cnt_1ms[7]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.118 ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[4]   ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.124 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]    ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.345      ;
; 2.126 ; fiber_rx:fiber_rx|cnt_byp[5]                                     ; fiber_rx:fiber_rx|cnt_byp[5]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; fiber_rx:fiber_rx|rst_cnt_nums[0]                                ; fiber_rx:fiber_rx|rst_cnt_nums[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; fiber_rx:fiber_rx|rst_cnt_nums[1]                                ; fiber_rx:fiber_rx|rst_cnt_nums[1]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[4]     ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[7]       ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[9]      ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[8]      ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[7]   ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|Cnt_1ms[1]                                 ; err_detect:err_detect|Cnt_1ms[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; err_detect:err_detect|Cnt_1ms[2]                                 ; err_detect:err_detect|Cnt_1ms[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[5]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ADout       ; clk        ; 1.098  ; 1.098  ; Rise       ; clk             ;
; BypOk       ; clk        ; 8.241  ; 8.241  ; Rise       ; clk             ;
; BypPowerErr ; clk        ; 7.504  ; 7.504  ; Rise       ; clk             ;
; COMM_R      ; clk        ; 4.081  ; 4.081  ; Rise       ; clk             ;
; DCOV        ; clk        ; 9.491  ; 9.491  ; Rise       ; clk             ;
; DCUV        ; clk        ; 9.336  ; 9.336  ; Rise       ; clk             ;
; DSW[*]      ; clk        ; 12.804 ; 12.804 ; Rise       ; clk             ;
;  DSW[0]     ; clk        ; 12.804 ; 12.804 ; Rise       ; clk             ;
;  DSW[1]     ; clk        ; 11.349 ; 11.349 ; Rise       ; clk             ;
;  DSW[2]     ; clk        ; 11.770 ; 11.770 ; Rise       ; clk             ;
;  DSW[3]     ; clk        ; 10.687 ; 10.687 ; Rise       ; clk             ;
;  DSW[4]     ; clk        ; 9.957  ; 9.957  ; Rise       ; clk             ;
;  DSW[5]     ; clk        ; 8.842  ; 8.842  ; Rise       ; clk             ;
; ERR[*]      ; clk        ; 9.926  ; 9.926  ; Rise       ; clk             ;
;  ERR[0]     ; clk        ; 9.101  ; 9.101  ; Rise       ; clk             ;
;  ERR[1]     ; clk        ; 9.117  ; 9.117  ; Rise       ; clk             ;
;  ERR[2]     ; clk        ; 9.025  ; 9.025  ; Rise       ; clk             ;
;  ERR[3]     ; clk        ; 9.926  ; 9.926  ; Rise       ; clk             ;
; HOT_1       ; clk        ; 9.725  ; 9.725  ; Rise       ; clk             ;
; HOT_2       ; clk        ; 9.443  ; 9.443  ; Rise       ; clk             ;
; Powerfall   ; clk        ; 9.141  ; 9.141  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ADout       ; clk        ; -0.544 ; -0.544 ; Rise       ; clk             ;
; BypOk       ; clk        ; -6.329 ; -6.329 ; Rise       ; clk             ;
; BypPowerErr ; clk        ; -5.433 ; -5.433 ; Rise       ; clk             ;
; COMM_R      ; clk        ; -3.527 ; -3.527 ; Rise       ; clk             ;
; DCOV        ; clk        ; -7.618 ; -7.618 ; Rise       ; clk             ;
; DCUV        ; clk        ; -7.396 ; -7.396 ; Rise       ; clk             ;
; DSW[*]      ; clk        ; -3.465 ; -3.465 ; Rise       ; clk             ;
;  DSW[0]     ; clk        ; -6.229 ; -6.229 ; Rise       ; clk             ;
;  DSW[1]     ; clk        ; -5.271 ; -5.271 ; Rise       ; clk             ;
;  DSW[2]     ; clk        ; -5.852 ; -5.852 ; Rise       ; clk             ;
;  DSW[3]     ; clk        ; -5.377 ; -5.377 ; Rise       ; clk             ;
;  DSW[4]     ; clk        ; -4.587 ; -4.587 ; Rise       ; clk             ;
;  DSW[5]     ; clk        ; -3.465 ; -3.465 ; Rise       ; clk             ;
; ERR[*]      ; clk        ; -5.979 ; -5.979 ; Rise       ; clk             ;
;  ERR[0]     ; clk        ; -6.712 ; -6.712 ; Rise       ; clk             ;
;  ERR[1]     ; clk        ; -5.979 ; -5.979 ; Rise       ; clk             ;
;  ERR[2]     ; clk        ; -6.736 ; -6.736 ; Rise       ; clk             ;
;  ERR[3]     ; clk        ; -8.014 ; -8.014 ; Rise       ; clk             ;
; HOT_1       ; clk        ; -7.285 ; -7.285 ; Rise       ; clk             ;
; HOT_2       ; clk        ; -6.854 ; -6.854 ; Rise       ; clk             ;
; Powerfall   ; clk        ; -7.159 ; -7.159 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 9.436  ; 9.436  ; Rise       ; clk             ;
; ADcon     ; clk        ; 9.681  ; 9.681  ; Rise       ; clk             ;
; BypCon    ; clk        ; 14.433 ; 14.433 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 9.689  ; 9.689  ; Rise       ; clk             ;
; LDDIN     ; clk        ; 9.119  ; 9.119  ; Rise       ; clk             ;
; LED1      ; clk        ; 17.267 ; 17.267 ; Rise       ; clk             ;
; LED2      ; clk        ; 12.655 ; 12.655 ; Rise       ; clk             ;
; LED3      ; clk        ; 14.077 ; 14.077 ; Rise       ; clk             ;
; LED4      ; clk        ; 9.179  ; 9.179  ; Rise       ; clk             ;
; LED5      ; clk        ; 11.344 ; 11.344 ; Rise       ; clk             ;
; LED6      ; clk        ; 8.669  ; 8.669  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 8.560  ; 8.560  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 8.640  ; 8.640  ; Rise       ; clk             ;
; RUDIN     ; clk        ; 9.183  ; 9.183  ; Rise       ; clk             ;
; test[*]   ; clk        ; 11.099 ; 11.099 ; Rise       ; clk             ;
;  test[0]  ; clk        ; 9.740  ; 9.740  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 11.099 ; 11.099 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 9.436  ; 9.436  ; Rise       ; clk             ;
; ADcon     ; clk        ; 9.681  ; 9.681  ; Rise       ; clk             ;
; BypCon    ; clk        ; 12.927 ; 12.927 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 9.689  ; 9.689  ; Rise       ; clk             ;
; LDDIN     ; clk        ; 9.119  ; 9.119  ; Rise       ; clk             ;
; LED1      ; clk        ; 12.384 ; 12.384 ; Rise       ; clk             ;
; LED2      ; clk        ; 10.738 ; 10.738 ; Rise       ; clk             ;
; LED3      ; clk        ; 12.148 ; 12.148 ; Rise       ; clk             ;
; LED4      ; clk        ; 9.179  ; 9.179  ; Rise       ; clk             ;
; LED5      ; clk        ; 11.344 ; 11.344 ; Rise       ; clk             ;
; LED6      ; clk        ; 8.669  ; 8.669  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 8.560  ; 8.560  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 8.640  ; 8.640  ; Rise       ; clk             ;
; RUDIN     ; clk        ; 9.183  ; 9.183  ; Rise       ; clk             ;
; test[*]   ; clk        ; 9.740  ; 9.740  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 9.740  ; 9.740  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 11.099 ; 11.099 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 17611    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 17611    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 228   ; 228  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jan 08 17:23:41 2024
Info: Command: quartus_sta driver_board -c driver_board
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'driver_board.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.026     -3847.565 clk 
Info (332146): Worst-case hold slack is 1.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.376         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4579 megabytes
    Info: Processing ended: Mon Jan 08 17:23:42 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


