兆級晶片系統模擬與正規驗證之整合技術 
計畫編號：NSC96-2221-E-002-287- 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：黃鐘揚 台灣大學電機系暨電子所助理教授 
一、 摘要 
   我們提出了「QuteRTL」，為一開放原始的
暫存器轉移層(Register-Transfer-Level, 
RTL)前端設計(Front-End design)工具，我們
的主要動機是要為學術界提供在RTL上面直接
做研究的設計自動化演算法平台，並且整合起
系統模擬與正規驗證兩邊技術，以求達到更完
善的驗證。 
   QuteRTL 支 援 了 完 整 可 合 成 的 (Syn- 
thesizable)Verilog硬體設計描述語言，我們
提供了使用者三種不同的使用方式 ⎯ (1) 前
端設計資料庫(Library)：使用者可以利用我
們提供的資料庫(i.e.“.a＂ file)以及標頭
檔(i.e. “.h＂ file) ，透過物件導向的程
式介面來取得RTL設計的資訊，然後再配合自
己的程式碼，進行RTL各種演算法的開發； (2) 
前端設計工具：使用者可以直接將QuteRTL當
成一個完整的工具，透過圖形化的使用者介
面，以及豐富的指令集，可以協助使用者讀取
複雜的RTL電路，探索各式各樣的設計資訊，
然後輸出成使用者可以接下去操作的電路格
式 (如“Structural Verilog＂, “BLIF＂等
等) ； (3) 完整的合成與驗證平台：透過與
Berkeley ABC合成與驗證工具的結合，QuteRTL
可以直接將實際的RTL Verilog電路讀入再輸
出給ABC，以彌補其在處理真實電路上之不
足 ， 並 且 可 取 代 業 界 的 工 具 ， 完 成 一
Open-Source的完整合成驗證流程。總而言
之，QuteRTL除了將提供學界完整的RTL前端設
計研究平台之外，對於未來System-level的許
多研究，如 SystemC-to-RTL Equivalence 
Checking，Automatic IC-to-IP Generation，
RTL IP Analysis，RTL IP Validation等等，
此處理RTL電路的能力，皆會是必備的條件。 
 
二、 計畫的緣由與目的 
現階段的 ASIC Chip 的電晶體數量已經邁
入兆級的規模了，也使設計者越來越困難對所
設計出的 Design 做完整的驗證，花費在驗證
上的時間也超過整體時間 70%以上。目前兩項
主流技術為測試資料模擬(Test Pattern 
Simulation)與正規驗證(Formal Verifica- 
tion)，測試資料模擬的方法其優點是比較快
速也簡易，可以輕易找出容易驗證的錯誤
(Easy-to-Verify Bug)，但對於比較困難驗證
的錯誤(Hard-to-Verify Bug)卻很難偵測出；
正規驗證是利用數學上的方法去證明 Design
的運作正確與否，其可以證明出 Design 所有
的運作功能，可以發現困難驗證錯誤的存在，
但其缺點是無法應用在巨大 Design。我們希望
能整合兩技術，發展具有兩項技術優點的新技
術，對於目前兆級晶片系統有更佳的驗證環
境。 
 
三、 簡介 
   RTL仍是目前 IC設計最早會遇到的部
分，也是決定整體架構很重要的一步，當整體
架構都已經決定好，後續的功率(Power)，時間
(Timing)，面積(Area)…等，最佳化的空間也相
對 有 限 ； 對 於 驗 證 (Verification) ， 偵 錯
(Debugging)，與診斷(Diagnosing)而言，往往
在越前面的步驟上進行越容易與省時，但過去
的設計工具常常是在後面的階段才會發現設
計的錯誤(Bugs)，但由於在合成(Synthesize)的
  而 Counter 的 辨 識 ， 對 於 許 多 Formal 
Engineer，例如SAT、BDD，都能大大地提升
其Check Property的速度，使其可以應用到更大
的Design。 
 
五、 主要流程 
QuteRTL主要流程如下圖所示。QuteRTL
提供了完善的Command Line可供使用(另有提
供GUI使用者介面)。QuteRTL除了可以讀進
RTL Design ， 還 可 以 利 用 一 些 Create 
Command，可供使用者在Command Line的模
式創造出Netlist，另外提供了數個Report 
Command可以Show出許多Design Info.。整體
流程簡述如下，使用者可以自行輸入Netlist進
QuteRTL或是讓QuteRTL讀進RTL Design進而
產 生 Netlist ， 此 時 的 Netlist 保 有 原 來 的
Hierarchy與High Level Intent，在Flatten之後，
可以由原有的Hierarchical Netlist產生新的
Flatten Netlist，視使用者的應用，QuteRTL同
時保有Hierarchical與Flattened Netlist可供使
用。 
六、 實驗結果 
以下將進行的實驗將展示出QuteRTL的
功能與成果，將與 SpringSoft Debussy 與
Synopsys Design Complier比較結果，並且會以 
Cadence Conformal證明QuteRTL Synthesis的
正確性。 
  我們所採用的Test Case來源為OpenCore 
Website、學術界Design Lab提供、以及先前Cad 
Contest的Test Case，表列如下。 
 #PI #PO #FF #gates #module #line 
AC97 84 48 2313 10796 17 3889 
USB 123 116 1766 15270 18 7094 
AES 76 36 788 19733 34 1647 
Router 190 183 727 5773 18 1636 
OCRS 11 10 1003 12814 98 3677 
RCRS 22 10 1155 32754 113 2382 
Contest 20 20 43 245 4 226 
PicoJavaII 53 125 4409 227246 218 54715 
Note: The number of gate is reported by Cadence Conformal  
 
第一個測試資料為93年度Cad Contest定
題組“FSM Extraction from Netlist”中所提供的
其中之一的測試資料，經由QuteRTL讀入，並
萃取出其中的FSM，經由QuteRTL的輸出結果
如下： 
 
    以下為PicoJavaII中imdr所萃取出的FSM 
 
續的加入許多應用在QuteRTL上，並結合先進
的 Formal Engineer( 如 QuteSAT) 與 Logic 
Optimization Tool(如ABC)形成更加完整的
Design Flow。 
 
八、 參考文獻 
1. Douglas J. Smith. HDL Chip Design. Doone 
Publications, 1996. 
2. Giovanni De Micheli. Synthesis and Optimization of 
Digital Circuits. McGraw-Hill Inc., 1994. 
3. Stephen Williams. Icarus Verilog, 2001. 
4. VIS Group. VIS: Verification Interacting with 
Synthesis. In International Conference on Computer 
Aided Verification, pages 428–432, 1996. 
5. T-H Wang and T. Edsall, “Practical FSM Analysis 
for Verilog”, Verilog HDL Conference and VHDL 
International Users Forum, March 1998 Page(s):52 – 
58 
6. C-N Liu and J-Y Jou, “A FSM Extractor from HDL 
Description at RTL Level”, APCHDL'98, June 1998. 
7. http://www.springsoft.com, “Debussy Debug 
System”, SpringSoft, Inc. 
8. http://www.synopsys.com, “Design Compiler”, 
Synopsys, Inc. 
9. http://www.opencores.org, OpenCores. 
 
以參加今年六月在美國加州安納罕所舉辦的設計自動化會議 (Design 
Automation conference, DAC)。國科會的補助可以幫助同學們解決財務上的問
題，使有更多優秀的學生可以出外參加會議，提昇自己的國際視野並可以跟許多
國外知名學者或是學生有接觸的機會，對國內學術界的整體水準有很正面的加分
作用。 
 
