============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 22 2019  07:43:00 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

      Instance       Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------
dsc_mul                353       1387         0        1387    <none> (D) 
  stoch2bin_out        119        537         0         537    <none> (D) 
    inc_add_36_16_1     23        108         0         108    <none> (D) 
  prg_d                 58        212         0         212    <none> (D) 
    ctr4                33        149         0         149    <none> (D) 
    comp6               25         62         0          62    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 
  prg_c                 57        209         0         209    <none> (D) 
    ctr4                32        147         0         147    <none> (D) 
    comp6               25         62         0          62    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 
  prg_b                 57        209         0         209    <none> (D) 
    ctr4                32        147         0         147    <none> (D) 
    comp6               25         62         0          62    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 
  prg_a                 57        209         0         209    <none> (D) 
    ctr4                32        147         0         147    <none> (D) 
    comp6               25         62         0          62    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
