module BCD_to_Excess3_tb();
////////////////////////////////////////////////
//			SIGNAL DECLARATIONS
////////////////////////////////////////////////
reg A;
reg B;
reg C;
reg D;

wire w;
wire x;
wire y;
wire z;
////////////////////////////////////////////////
//			DUT DECLARATIONS
////////////////////////////////////////////////
BCD_to_Excess3 DUT(.w(w),
		.x(x),
		.y(y),
		.z(z),
		.A(A),
		.B(B),
		.C(C),
		.D(D));
////////////////////////////////////////////////
//			TESTCASES
////////////////////////////////////////////////
initial 
begin
A = 1'b0;
B = 1'b0;
C = 1'b0;
D = 1'b0;

#10 
A = 1'b0;
B = 1'b0;
C = 1'b0;
D = 1'b1;

#10 
A = 1'b0;
B = 1'b0;
C = 1'b1;
D = 1'b0;

#10 
A = 1'b0;
B = 1'b0;
C = 1'b1;
D = 1'b1;

#10 
A = 1'b0;
B = 1'b1;
C = 1'b0;
D = 1'b0;

#10 
A = 1'b0;
B = 1'b1;
C = 1'b0;
D = 1'b1;

#10 
A = 1'b0;
B = 1'b1;
C = 1'b1;
D = 1'b0;

#10 
A = 1'b0;
B = 1'b1;
C = 1'b1;
D = 1'b1;

#10 
A = 1'b1;
B = 1'b0;
C = 1'b0;
D = 1'b0;


#10 
A = 1'b1;
B = 1'b0;
C = 1'b0;
D = 1'b1;

#10 $stop;
end
endmodule

