0.6
2019.1
May 24 2019
15:06:07
C:/Users/Aitana/Desktop/trabajo_vhdl/VHDL/TRABAJO_VHDL/trabajo.sim/sim_1/impl/timing/xsim/trabajo_tb_time_impl.v,1579205516,verilog,,,,divisor_frecuencia;glbl;maquina_cruce;maquina_paso;trabajo,,,,,,,,
C:/Users/Aitana/Desktop/trabajo_vhdl/VHDL/TRABAJO_VHDL/trabajo.srcs/sim_1/new/trabajo_tb.vhd,1579204092,vhdl,,,,trabajo_tb,,,,,,,,
