#-----------------------------------------------------------
# Vivado v2018.2 (64-bit)
# SW Build 2258646 on Thu Jun 14 20:02:38 MDT 2018
# IP Build 2256618 on Thu Jun 14 22:10:49 MDT 2018
# Start of session at: Sat Mar  2 02:58:52 2024
# Process ID: 19160
# Current directory: /home/sirisli/soc_code_yqjing/corev_apu/test_code
# Command line: vivado
# Log file: /home/sirisli/soc_code_yqjing/corev_apu/test_code/vivado.log
# Journal file: /home/sirisli/soc_code_yqjing/corev_apu/test_code/vivado.jou
#-----------------------------------------------------------
start_gui
open_project /home/sirisli/soc_code_yqjing/corev_apu/fpga/ariane.xpr
update_compile_order -fileset sources_1
source /home/sirisli/soc_code_yqjing/corev_apu/fpga/xilinx/xlnx_bram_128x64/init/bram_128x64_init.coe
source /home/sirisli/soc_code_yqjing/corev_apu/fpga/scripts/add_wave.tcl
source top_tb.tcl
current_wave_config {Untitled 1}
add_wave {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[1]\.ar_addr }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[1]\.ar_ready }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[1]\.ar_valid }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[1]\.aw_addr }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[1]\.aw_ready }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[1]\.aw_valid }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[2]\.ar_addr }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[2]\.ar_ready }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[2]\.ar_valid }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[2]\.aw_addr }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[2]\.aw_ready }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[2]\.aw_valid }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[3]\.ar_addr }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[3]\.ar_ready }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[3]\.ar_valid }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[3]\.aw_addr }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[3]\.aw_ready }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[3]\.aw_valid }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[4]\.ar_addr }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[4]\.ar_ready }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[4]\.ar_valid }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[4]\.aw_addr }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[4]\.aw_ready }} {{/top_tb/u_ariane_xilinx/i_axi_xbar/\mst_ports[4]\.aw_valid }} 
restart
run 40 us
restart
run 40 us
restart
run 40 us
restart
run 40 us
restart
run 40 us
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
