# Verilog
Carpeta contenedora de proyectos en Verilog y SystemVerilog

Las carpetas contienen proyectos independientes, todos contienen los archivos del codigo en Verilog del modulo
asi como el Test Bench de cada proyecto. Todo el desarrollo se hace empleando ModelSim Student Edition
