/*
 Copyright (c) 2004-2018 Microsemi Corporation "Microsemi".

 Permission is hereby granted, free of charge, to any person obtaining a copy
 of this software and associated documentation files (the "Software"), to deal
 in the Software without restriction, including without limitation the rights
 to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
 copies of the Software, and to permit persons to whom the Software is
 furnished to do so, subject to the following conditions:

 The above copyright notice and this permission notice shall be included in all
 copies or substantial portions of the Software.

 THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
 AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
 LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
 OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
 SOFTWARE.
*/

#ifndef _MSCC_FA_REGS_PCIE_DM_EP_H_
#define _MSCC_FA_REGS_PCIE_DM_EP_H_

#include "mscc_fa_regs_common.h"

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN     BIT(1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN     BIT(2)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV(x)  (GENMASK(15,11) & ((x) << 11))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV     GENMASK(15,11)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV(x)  (((x) >> 11) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_INT_STATUS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_INT_STATUS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_INT_STATUS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_CAP_LIST(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_CAP_LIST     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_CAP_LIST(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_FAST_B2B_CAP(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_FAST_B2B_CAP     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_FAST_B2B_CAP(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_MASTER_DPE(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_MASTER_DPE     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_MASTER_DPE(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING(x)  (GENMASK(26,25) & ((x) << 25))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING     GENMASK(26,25)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING(x)  (((x) >> 25) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT     BIT(27)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT     BIT(28)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT     BIT(29)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR     BIT(30)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x2)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x3)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE(x)  (GENMASK(22,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE     GENMASK(22,16)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE(x)  (((x) >> 16) & GENMASK(6,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_REG_BAR0_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x5)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_REG_BAR1_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x5)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x6)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR2_REG_BAR2_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_BAR2_MASK_REG        MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x6)
#define  MSCC_F_PCIE_DM_EP_BAR2_MASK_REG_PCI_TYPE0_BAR2_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_BAR2_MASK_REG_PCI_TYPE0_BAR2_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_BAR2_MASK_REG_PCI_TYPE0_BAR2_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_BAR2_MASK_REG_PCI_TYPE0_BAR2_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_BAR2_MASK_REG_PCI_TYPE0_BAR2_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_BAR2_MASK_REG_PCI_TYPE0_BAR2_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x7)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR3_REG_BAR3_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_BAR3_MASK_REG        MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x7)
#define  MSCC_F_PCIE_DM_EP_BAR3_MASK_REG_PCI_TYPE0_BAR3_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_BAR3_MASK_REG_PCI_TYPE0_BAR3_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_BAR3_MASK_REG_PCI_TYPE0_BAR3_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_BAR3_MASK_REG_PCI_TYPE0_BAR3_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_BAR3_MASK_REG_PCI_TYPE0_BAR3_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_BAR3_MASK_REG_PCI_TYPE0_BAR3_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x8)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_REG_BAR4_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x8)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x9)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_REG_BAR5_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x9)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_CARDBUS_CIS_PTR_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xa)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER(x)  (x)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER     0xffffffff
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER(x)  (x)

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xb)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS(x)  (GENMASK(31,11) & ((x) << 11))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS     GENMASK(31,11)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS(x)  (((x) >> 11) & GENMASK(20,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BAR_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_PCI_CAP_PTR_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xd)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_PCI_CAP_PTR_REG_CAP_POINTER(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_PCI_CAP_PTR_REG_CAP_POINTER     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_PCI_CAP_PTR_REG_CAP_POINTER(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xf)
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN(x)  (((x) >> 8) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_SPCIE_CAP_HEADER_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x52)
#define  MSCC_F_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_CAP_VERSION(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_CAP_VERSION     GENMASK(19,16)
#define  MSCC_X_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_CAP_VERSION(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_NEXT_OFFSET(x)  (GENMASK(31,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_NEXT_OFFSET     GENMASK(31,20)
#define  MSCC_X_PCIE_DM_EP_SPCIE_CAP_HEADER_REG_NEXT_OFFSET(x)  (((x) >> 20) & GENMASK(11,0))

#define MSCC_PCIE_DM_EP_LINK_CONTROL3_REG    MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x53)
#define  MSCC_F_PCIE_DM_EP_LINK_CONTROL3_REG_PERFORM_EQ(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_LINK_CONTROL3_REG_PERFORM_EQ     BIT(0)
#define  MSCC_X_PCIE_DM_EP_LINK_CONTROL3_REG_PERFORM_EQ(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_LINK_CONTROL3_REG_EQ_REQ_INT_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_LINK_CONTROL3_REG_EQ_REQ_INT_EN     BIT(1)
#define  MSCC_X_PCIE_DM_EP_LINK_CONTROL3_REG_EQ_REQ_INT_EN(x)  ((x) & BIT(1) ? 1 : 0)

#define MSCC_PCIE_DM_EP_LANE_ERR_STATUS_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x54)
#define  MSCC_F_PCIE_DM_EP_LANE_ERR_STATUS_REG_LANE_ERR_STATUS(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_LANE_ERR_STATUS_REG_LANE_ERR_STATUS     BIT(0)
#define  MSCC_X_PCIE_DM_EP_LANE_ERR_STATUS_REG_LANE_ERR_STATUS(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x55)
#define  MSCC_F_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0     GENMASK(6,4)
#define  MSCC_X_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0(x)  (((x) >> 4) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0     GENMASK(11,8)
#define  MSCC_X_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0     GENMASK(14,12)
#define  MSCC_X_PCIE_DM_EP_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0(x)  (((x) >> 12) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x10)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER(x)  (GENMASK(18,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER     GENMASK(18,16)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER(x)  (((x) >> 16) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PME_CLK(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PME_CLK     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PME_CLK(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_DSI(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_DSI     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_DSI(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_AUX_CURR(x)  (GENMASK(24,22) & ((x) << 22))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_AUX_CURR     GENMASK(24,22)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_AUX_CURR(x)  (((x) >> 22) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT     BIT(26)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT(x)  ((x) & BIT(26) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT(x)  (GENMASK(31,27) & ((x) << 27))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT     GENMASK(31,27)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT(x)  (((x) >> 27) & GENMASK(4,0))

#define MSCC_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x11)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_POWER_STATE(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_POWER_STATE     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_POWER_STATE(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_NO_SOFT_RST(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_NO_SOFT_RST     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_NO_SOFT_RST(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_PME_ENABLE(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_PME_ENABLE     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_PME_ENABLE(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_SELECT(x)  (GENMASK(12,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_SELECT     GENMASK(12,9)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_SELECT(x)  (((x) >> 9) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_SCALE(x)  (GENMASK(14,13) & ((x) << 13))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_SCALE     GENMASK(14,13)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_SCALE(x)  (((x) >> 13) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_PME_STATUS(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_PME_STATUS     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_PME_STATUS(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_B2_B3_SUPPORT(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_B2_B3_SUPPORT     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_B2_B3_SUPPORT(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_REG_ADD_INFO(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_REG_ADD_INFO     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_PM_CAP_CON_STATUS_REG_DATA_REG_ADD_INFO(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG     GENMASK(19,16)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE     GENMASK(23,20)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM(x)  (GENMASK(29,25) & ((x) << 25))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM     GENMASK(29,25)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM(x)  (((x) >> 25) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD     BIT(30)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD(x)  ((x) & BIT(30) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1d)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE     GENMASK(2,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT(x)  (GENMASK(4,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT     GENMASK(4,3)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT(x)  (((x) >> 3) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY(x)  (GENMASK(8,6) & ((x) << 6))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY     GENMASK(8,6)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY(x)  (((x) >> 6) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY(x)  (GENMASK(11,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY     GENMASK(11,9)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY(x)  (((x) >> 9) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE(x)  (GENMASK(25,18) & ((x) << 18))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE     GENMASK(25,18)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE(x)  (((x) >> 18) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE(x)  (GENMASK(27,26) & ((x) << 26))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE     GENMASK(27,26)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE(x)  (((x) >> 26) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP     BIT(28)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP(x)  ((x) & BIT(28) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1e)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN     BIT(1)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN     BIT(2)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP     BIT(11)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE     GENMASK(14,12)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE(x)  (((x) >> 12) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING(x)  ((x) & BIT(21) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1f)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH(x)  (GENMASK(9,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH     GENMASK(9,4)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH(x)  (((x) >> 4) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  (GENMASK(11,10) & ((x) << 10))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT     GENMASK(11,10)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  (((x) >> 10) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY     GENMASK(14,12)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY(x)  (((x) >> 12) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY(x)  (GENMASK(17,15) & ((x) << 15))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY     GENMASK(17,15)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY(x)  (((x) >> 15) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES_REG_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1f)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH(x)  (GENMASK(9,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH     GENMASK(9,4)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH(x)  (((x) >> 4) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  (GENMASK(11,10) & ((x) << 10))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT     GENMASK(11,10)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  (((x) >> 10) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L0S_EXIT_LATENCY(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L0S_EXIT_LATENCY     GENMASK(14,12)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L0S_EXIT_LATENCY(x)  (((x) >> 12) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L1_EXIT_LATENCY(x)  (GENMASK(17,15) & ((x) << 15))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L1_EXIT_LATENCY     GENMASK(17,15)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L1_EXIT_LATENCY(x)  (((x) >> 15) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x20)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN     BIT(11)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL(x)  (GENMASK(15,14) & ((x) << 14))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL     GENMASK(15,14)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL(x)  (((x) >> 14) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED     GENMASK(19,16)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH(x)  (GENMASK(25,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH     GENMASK(25,20)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH(x)  (((x) >> 20) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING     BIT(27)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG     BIT(28)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS     BIT(30)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x25)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP     BIT(11)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS(x)  (GENMASK(15,14) & ((x) << 14))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS     GENMASK(15,14)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS(x)  (((x) >> 14) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT(x)  (GENMASK(19,18) & ((x) << 18))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT     GENMASK(19,18)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT(x)  (((x) >> 18) & GENMASK(1,0))

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x26)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x27)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR(x)  (GENMASK(7,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR     GENMASK(7,1)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR(x)  (((x) >> 1) & GENMASK(6,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT(x)  ((x) & BIT(8) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x28)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN(x)  (GENMASK(9,7) & ((x) << 7))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN     GENMASK(9,7)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN(x)  (((x) >> 7) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS     BIT(11)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET     GENMASK(15,12)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE(x)  (GENMASK(30,28) & ((x) << 28))
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE     GENMASK(30,28)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE(x)  (((x) >> 28) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PF0_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x40)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_ID(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_ID     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_ID(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION     GENMASK(19,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET(x)  (GENMASK(31,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET     GENMASK(31,20)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET(x)  (((x) >> 20) & GENMASK(11,0))

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x41)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS(x)  ((x) & BIT(25) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x42)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK(x)  ((x) & BIT(25) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x43)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY(x)  ((x) & BIT(25) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x44)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_RX_ERR_STATUS(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_RX_ERR_STATUS     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_RX_ERR_STATUS(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS(x)  ((x) & BIT(15) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x45)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_RX_ERR_MASK(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_RX_ERR_MASK     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_RX_ERR_MASK(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_BAD_TLP_MASK(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_BAD_TLP_MASK     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_BAD_TLP_MASK(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_BAD_DLLP_MASK(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_BAD_DLLP_MASK     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_BAD_DLLP_MASK(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK(x)  ((x) & BIT(15) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x46)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN(x)  ((x) & BIT(10) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x47)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x48)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x49)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4a)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4e)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4f)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x50)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x51)
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF0_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x14)
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP(x)  (GENMASK(19,17) & ((x) << 17))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP     GENMASK(19,17)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP(x)  (((x) >> 17) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN(x)  (((x) >> 20) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN     BIT(26)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN(x)  ((x) & BIT(26) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_04H_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x15)
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_08H_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x16)
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_0CH_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x17)
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_PF0_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x2c)
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE(x)  (GENMASK(26,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE     GENMASK(26,16)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE(x)  (((x) >> 16) & GENMASK(10,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK     BIT(30)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_TABLE_OFFSET_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x2d)
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR     GENMASK(2,0)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET(x)  (GENMASK(31,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET     GENMASK(31,3)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET(x)  (((x) >> 3) & GENMASK(28,0))

#define MSCC_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_PBA_OFFSET_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x2e)
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA     GENMASK(2,0)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET(x)  (GENMASK(31,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET     GENMASK(31,3)
#define  MSCC_X_PCIE_DM_EP_PF0_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET(x)  (((x) >> 3) & GENMASK(28,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4000)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4001)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN     BIT(1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN     BIT(2)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_SERREN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV(x)  (GENMASK(15,11) & ((x) << 11))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV     GENMASK(15,11)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_PCI_TYPE_RESERV(x)  (((x) >> 11) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_INT_STATUS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_INT_STATUS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_INT_STATUS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_CAP_LIST(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_CAP_LIST     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_CAP_LIST(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_FAST_66MHZ_CAP(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_FAST_B2B_CAP(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_FAST_B2B_CAP     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_FAST_B2B_CAP(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_MASTER_DPE(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_MASTER_DPE     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_MASTER_DPE(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING(x)  (GENMASK(26,25) & ((x) << 25))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING     GENMASK(26,25)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_DEV_SEL_TIMING(x)  (((x) >> 25) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT     BIT(27)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT     BIT(28)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_TARGET_ABORT(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT     BIT(29)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_RCVD_MASTER_ABORT(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR     BIT(30)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_SIGNALED_SYS_ERR(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_STATUS_COMMAND_REG_DETECTED_PARITY_ERR(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4002)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_REVISION_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_SUBCLASS_CODE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4003)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE(x)  (GENMASK(22,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE     GENMASK(22,16)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE(x)  (((x) >> 16) & GENMASK(6,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4004)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_REG_BAR0_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4004)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR0_MASK_REG_PCI_TYPE0_BAR0_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4005)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_REG_BAR1_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4005)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR1_MASK_REG_PCI_TYPE0_BAR1_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4006)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR2_REG_BAR2_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4007)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR3_REG_BAR3_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4008)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_REG_BAR4_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4008)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR4_MASK_REG_PCI_TYPE0_BAR4_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4009)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_MEM_IO(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_MEM_IO     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_MEM_IO(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_TYPE(x)  (GENMASK(2,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_TYPE     GENMASK(2,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_TYPE(x)  (((x) >> 1) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_PREFETCH(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_PREFETCH     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_PREFETCH(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_START(x)  (GENMASK(31,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_START     GENMASK(31,4)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_REG_BAR5_START(x)  (((x) >> 4) & GENMASK(27,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4009)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_BAR5_MASK_REG_PCI_TYPE0_BAR5_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_CARDBUS_CIS_PTR_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x400a)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER(x)  (x)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER     0xffffffff
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER(x)  (x)

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x400b)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x400c)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS(x)  (GENMASK(31,11) & ((x) << 11))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS     GENMASK(31,11)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS(x)  (((x) >> 11) & GENMASK(20,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BAR_MASK_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x400c)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_BAR_ENABLED(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_MASK(x)  (GENMASK(31,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_MASK     GENMASK(31,1)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_EXP_ROM_BAR_MASK_REG_ROM_MASK(x)  (((x) >> 1) & GENMASK(30,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_PCI_CAP_PTR_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x400d)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_PCI_CAP_PTR_REG_CAP_POINTER(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_PCI_CAP_PTR_REG_CAP_POINTER     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_PCI_CAP_PTR_REG_CAP_POINTER(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x400f)
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_TYPE0_HDR_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN(x)  (((x) >> 8) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4010)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_CAP_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER(x)  (GENMASK(18,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER     GENMASK(18,16)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PM_SPEC_VER(x)  (((x) >> 16) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PME_CLK(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PME_CLK     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PME_CLK(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_DSI(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_DSI     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_DSI(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_AUX_CURR(x)  (GENMASK(24,22) & ((x) << 22))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_AUX_CURR     GENMASK(24,22)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_AUX_CURR(x)  (((x) >> 22) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_D1_SUPPORT(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT     BIT(26)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_D2_SUPPORT(x)  ((x) & BIT(26) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT(x)  (GENMASK(31,27) & ((x) << 27))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT     GENMASK(31,27)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CAP_ID_NXT_PTR_REG_PME_SUPPORT(x)  (((x) >> 27) & GENMASK(4,0))

#define MSCC_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4011)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_POWER_STATE(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_POWER_STATE     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_POWER_STATE(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_NO_SOFT_RST(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_NO_SOFT_RST     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_NO_SOFT_RST(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_PME_ENABLE(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_PME_ENABLE     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_PME_ENABLE(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_SELECT(x)  (GENMASK(12,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_SELECT     GENMASK(12,9)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_SELECT(x)  (((x) >> 9) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_SCALE(x)  (GENMASK(14,13) & ((x) << 13))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_SCALE     GENMASK(14,13)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_SCALE(x)  (((x) >> 13) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_PME_STATUS(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_PME_STATUS     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_PME_STATUS(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_B2_B3_SUPPORT(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_B2_B3_SUPPORT     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_B2_B3_SUPPORT(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_BUS_PWR_CLK_CON_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_REG_ADD_INFO(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_REG_ADD_INFO     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_PM_CAP_CON_STATUS_REG_DATA_REG_ADD_INFO(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x401c)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG     GENMASK(19,16)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE     GENMASK(23,20)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM(x)  (GENMASK(29,25) & ((x) << 25))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM     GENMASK(29,25)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM(x)  (((x) >> 25) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD     BIT(30)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD(x)  ((x) & BIT(30) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x401d)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE     GENMASK(2,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT(x)  (GENMASK(4,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT     GENMASK(4,3)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT(x)  (((x) >> 3) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY(x)  (GENMASK(8,6) & ((x) << 6))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY     GENMASK(8,6)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY(x)  (((x) >> 6) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY(x)  (GENMASK(11,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY     GENMASK(11,9)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY(x)  (((x) >> 9) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE(x)  (GENMASK(25,18) & ((x) << 18))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE     GENMASK(25,18)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE(x)  (((x) >> 18) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE(x)  (GENMASK(27,26) & ((x) << 26))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE     GENMASK(27,26)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE(x)  (((x) >> 26) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP     BIT(28)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP(x)  ((x) & BIT(28) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x401e)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN     BIT(1)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN     BIT(2)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP     BIT(11)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE     GENMASK(14,12)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE(x)  (((x) >> 12) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING(x)  ((x) & BIT(21) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x401f)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH(x)  (GENMASK(9,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH     GENMASK(9,4)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH(x)  (((x) >> 4) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  (GENMASK(11,10) & ((x) << 10))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT     GENMASK(11,10)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  (((x) >> 10) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY     GENMASK(14,12)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY(x)  (((x) >> 12) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY(x)  (GENMASK(17,15) & ((x) << 15))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY     GENMASK(17,15)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY(x)  (((x) >> 15) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x401f)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH(x)  (GENMASK(9,4) & ((x) << 4))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH     GENMASK(9,4)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH(x)  (((x) >> 4) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  (GENMASK(11,10) & ((x) << 10))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT     GENMASK(11,10)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT(x)  (((x) >> 10) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L0S_EXIT_LATENCY(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L0S_EXIT_LATENCY     GENMASK(14,12)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L0S_EXIT_LATENCY(x)  (((x) >> 12) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L1_EXIT_LATENCY(x)  (GENMASK(17,15) & ((x) << 15))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L1_EXIT_LATENCY     GENMASK(17,15)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_SHADOW_PCIE_CAP_L1_EXIT_LATENCY(x)  (((x) >> 15) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PF1_PCIE_CAP_SHADOW_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4020)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN     BIT(11)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL(x)  (GENMASK(15,14) & ((x) << 14))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL     GENMASK(15,14)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL(x)  (((x) >> 14) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED     GENMASK(19,16)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH(x)  (GENMASK(25,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH     GENMASK(25,20)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH(x)  (((x) >> 20) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING     BIT(27)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG     BIT(28)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS     BIT(30)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4025)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP     BIT(11)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS(x)  (GENMASK(15,14) & ((x) << 14))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS     GENMASK(15,14)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS(x)  (((x) >> 14) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT(x)  (GENMASK(19,18) & ((x) << 18))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT     GENMASK(19,18)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT(x)  (((x) >> 18) & GENMASK(1,0))

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4026)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4027)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR(x)  (GENMASK(7,1) & ((x) << 1))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR     GENMASK(7,1)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR(x)  (((x) >> 1) & GENMASK(6,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT(x)  ((x) & BIT(8) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4028)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN(x)  (GENMASK(9,7) & ((x) << 7))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN     GENMASK(9,7)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN(x)  (((x) >> 7) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS     BIT(11)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET     GENMASK(15,12)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ     BIT(21)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE(x)  (GENMASK(30,28) & ((x) << 28))
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE     GENMASK(30,28)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE(x)  (((x) >> 28) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PF1_PCIE_CAP_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4040)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_ID(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_ID     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_ID(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION     GENMASK(19,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_CAP_VERSION(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET(x)  (GENMASK(31,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET     GENMASK(31,20)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET(x)  (((x) >> 20) & GENMASK(11,0))

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4041)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS(x)  ((x) & BIT(25) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4042)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK(x)  ((x) & BIT(25) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4043)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY     BIT(4)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY     BIT(17)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY     BIT(18)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY     BIT(19)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY     BIT(20)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY     BIT(22)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY(x)  ((x) & BIT(25) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4044)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_RX_ERR_STATUS(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_RX_ERR_STATUS     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_RX_ERR_STATUS(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS(x)  ((x) & BIT(15) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4045)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_RX_ERR_MASK(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_RX_ERR_MASK     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_RX_ERR_MASK(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_BAD_TLP_MASK(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_BAD_TLP_MASK     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_BAD_TLP_MASK(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_BAD_DLLP_MASK(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_BAD_DLLP_MASK     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_BAD_DLLP_MASK(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK     BIT(12)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK     BIT(13)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK     BIT(14)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK     BIT(15)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK(x)  ((x) & BIT(15) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4046)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN     BIT(8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN(x)  ((x) & BIT(10) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4047)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4048)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4049)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x404a)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x404e)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x404f)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4050)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4051)
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_PF1_AER_CAP_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4014)
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE     BIT(16)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP(x)  (GENMASK(19,17) & ((x) << 17))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP     GENMASK(19,17)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP(x)  (((x) >> 17) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN(x)  (((x) >> 20) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN     BIT(26)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN(x)  ((x) & BIT(26) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_04H_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4015)
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_08H_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4016)
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_0CH_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x4017)
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_PF1_MSI_CAP_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x402c)
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE(x)  (GENMASK(26,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE     GENMASK(26,16)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE(x)  (((x) >> 16) & GENMASK(10,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK     BIT(30)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_TABLE_OFFSET_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x402d)
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR     GENMASK(2,0)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET(x)  (GENMASK(31,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET     GENMASK(31,3)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET(x)  (((x) >> 3) & GENMASK(28,0))

#define MSCC_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_PBA_OFFSET_REG  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x402e)
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA     GENMASK(2,0)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET(x)  (GENMASK(31,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET     GENMASK(31,3)
#define  MSCC_X_PCIE_DM_EP_PF1_MSIX_CAP_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET(x)  (((x) >> 3) & GENMASK(28,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0000)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0001)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0002)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0003)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0004)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0005)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0006)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0008)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0040)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_0_IATU_REGION_CTRL_1_OFF_INBOUND_0_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0041)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_0_IATU_REGION_CTRL_2_OFF_INBOUND_0_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0042)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0043)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0044)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_0_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_0_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_0_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_0_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_0_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_0_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0045)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0046)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0048)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0080)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0081)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0082)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0083)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0084)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0085)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0086)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0088)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc00c0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_1_IATU_REGION_CTRL_1_OFF_INBOUND_1_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc00c1)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_1_IATU_REGION_CTRL_2_OFF_INBOUND_1_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc00c2)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc00c3)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc00c4)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_1_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_1_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_1_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_1_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_1_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_1_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc00c5)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc00c6)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc00c8)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0100)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0101)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0102)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0103)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0104)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0105)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0106)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0108)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0140)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_2_IATU_REGION_CTRL_1_OFF_INBOUND_2_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0141)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_2_IATU_REGION_CTRL_2_OFF_INBOUND_2_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0142)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0143)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0144)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_2_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_2_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_2_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_2_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_2_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_2_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0145)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0146)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0148)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0180)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0181)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0182)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0183)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0184)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0185)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0186)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0188)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc01c0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_3_IATU_REGION_CTRL_1_OFF_INBOUND_3_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc01c1)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_3_IATU_REGION_CTRL_2_OFF_INBOUND_3_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc01c2)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc01c3)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc01c4)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_3_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_3_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_3_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_3_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_3_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_3_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc01c5)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc01c6)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc01c8)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0200)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0201)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0202)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0203)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0204)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0205)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0206)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0208)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0240)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_4_IATU_REGION_CTRL_1_OFF_INBOUND_4_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0241)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_4_IATU_REGION_CTRL_2_OFF_INBOUND_4_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0242)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0243)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0244)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_4_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_4_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_4_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_4_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_4_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_4_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0245)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0246)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0248)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0280)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0281)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0282)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0283)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0284)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0285)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0286)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0288)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc02c0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_5_IATU_REGION_CTRL_1_OFF_INBOUND_5_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc02c1)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_5_IATU_REGION_CTRL_2_OFF_INBOUND_5_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc02c2)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc02c3)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc02c4)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_5_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_5_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_5_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_5_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_5_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_5_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc02c5)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc02c6)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc02c8)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0300)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0301)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0302)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0303)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0304)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0305)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0306)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0308)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0340)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_6_IATU_REGION_CTRL_1_OFF_INBOUND_6_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0341)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_6_IATU_REGION_CTRL_2_OFF_INBOUND_6_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0342)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0343)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0344)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_6_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_6_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_6_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_6_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_6_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_6_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0345)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0346)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0348)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0380)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0381)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0382)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0383)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0384)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0385)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0386)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0388)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc03c0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_7_IATU_REGION_CTRL_1_OFF_INBOUND_7_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc03c1)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_7_IATU_REGION_CTRL_2_OFF_INBOUND_7_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc03c2)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc03c3)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc03c4)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_7_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_7_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_7_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_7_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_7_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_7_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc03c5)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc03c6)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc03c8)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0400)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_IATU_REGION_CTRL_1_OFF_OUTBOUND_8_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0401)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_IATU_REGION_CTRL_2_OFF_OUTBOUND_8_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0402)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_8_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0403)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_8_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_8_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_8_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_8_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_8_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_8_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0404)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_LIMIT_ADDR_OFF_OUTBOUND_8_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0405)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_8_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_8_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_8_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_8_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_8_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_8_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0406)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_8_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_8_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_8_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_8_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_8_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_8_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0408)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_8_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0440)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_8_IATU_REGION_CTRL_1_OFF_INBOUND_8_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0441)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_8_IATU_REGION_CTRL_2_OFF_INBOUND_8_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0442)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_IATU_LWR_BASE_ADDR_OFF_INBOUND_8_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0443)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_8_IATU_UPPER_BASE_ADDR_OFF_INBOUND_8_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_8_IATU_UPPER_BASE_ADDR_OFF_INBOUND_8_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_8_IATU_UPPER_BASE_ADDR_OFF_INBOUND_8_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0444)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_8_IATU_LIMIT_ADDR_OFF_INBOUND_8_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_8_IATU_LIMIT_ADDR_OFF_INBOUND_8_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_8_IATU_LIMIT_ADDR_OFF_INBOUND_8_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_8_IATU_LIMIT_ADDR_OFF_INBOUND_8_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_8_IATU_LIMIT_ADDR_OFF_INBOUND_8_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_8_IATU_LIMIT_ADDR_OFF_INBOUND_8_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0445)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_IATU_LWR_TARGET_ADDR_OFF_INBOUND_8_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0446)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_8_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_8_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_8_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_8_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_8_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_8_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0448)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_8_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0480)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_IATU_REGION_CTRL_1_OFF_OUTBOUND_9_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0481)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_IATU_REGION_CTRL_2_OFF_OUTBOUND_9_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0482)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_9_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0483)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_9_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_9_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_9_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_9_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_9_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_9_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0484)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_LIMIT_ADDR_OFF_OUTBOUND_9_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0485)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_9_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_9_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_9_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_9_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_9_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_9_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0486)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_9_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_9_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_9_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_9_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_9_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_9_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0488)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_9_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc04c0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_9_IATU_REGION_CTRL_1_OFF_INBOUND_9_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc04c1)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_9_IATU_REGION_CTRL_2_OFF_INBOUND_9_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc04c2)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_IATU_LWR_BASE_ADDR_OFF_INBOUND_9_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc04c3)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_9_IATU_UPPER_BASE_ADDR_OFF_INBOUND_9_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_9_IATU_UPPER_BASE_ADDR_OFF_INBOUND_9_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_9_IATU_UPPER_BASE_ADDR_OFF_INBOUND_9_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc04c4)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_9_IATU_LIMIT_ADDR_OFF_INBOUND_9_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_9_IATU_LIMIT_ADDR_OFF_INBOUND_9_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_9_IATU_LIMIT_ADDR_OFF_INBOUND_9_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_9_IATU_LIMIT_ADDR_OFF_INBOUND_9_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_9_IATU_LIMIT_ADDR_OFF_INBOUND_9_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_9_IATU_LIMIT_ADDR_OFF_INBOUND_9_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc04c5)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_IATU_LWR_TARGET_ADDR_OFF_INBOUND_9_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc04c6)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_9_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_9_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_9_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_9_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_9_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_9_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc04c8)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_9_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0500)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_IATU_REGION_CTRL_1_OFF_OUTBOUND_10_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0501)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_IATU_REGION_CTRL_2_OFF_OUTBOUND_10_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0502)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_10_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0503)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_10_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_10_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_10_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_10_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_10_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_10_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0504)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_LIMIT_ADDR_OFF_OUTBOUND_10_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0505)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_10_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_10_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_10_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_10_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_10_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_10_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0506)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_10_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_10_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_10_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_10_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_10_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_10_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0508)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_10_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0540)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_10_IATU_REGION_CTRL_1_OFF_INBOUND_10_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0541)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_10_IATU_REGION_CTRL_2_OFF_INBOUND_10_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0542)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_IATU_LWR_BASE_ADDR_OFF_INBOUND_10_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0543)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_10_IATU_UPPER_BASE_ADDR_OFF_INBOUND_10_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_10_IATU_UPPER_BASE_ADDR_OFF_INBOUND_10_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_10_IATU_UPPER_BASE_ADDR_OFF_INBOUND_10_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0544)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_10_IATU_LIMIT_ADDR_OFF_INBOUND_10_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_10_IATU_LIMIT_ADDR_OFF_INBOUND_10_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_10_IATU_LIMIT_ADDR_OFF_INBOUND_10_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_10_IATU_LIMIT_ADDR_OFF_INBOUND_10_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_10_IATU_LIMIT_ADDR_OFF_INBOUND_10_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_10_IATU_LIMIT_ADDR_OFF_INBOUND_10_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0545)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_IATU_LWR_TARGET_ADDR_OFF_INBOUND_10_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0546)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_10_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_10_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_10_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_10_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_10_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_10_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0548)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_10_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0580)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_IATU_REGION_CTRL_1_OFF_OUTBOUND_11_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0581)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_IATU_REGION_CTRL_2_OFF_OUTBOUND_11_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0582)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_11_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0583)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_11_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_11_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_11_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_11_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_11_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_11_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0584)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_LIMIT_ADDR_OFF_OUTBOUND_11_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0585)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_11_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_11_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_11_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_11_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_11_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_11_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0586)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_11_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_11_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_11_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_11_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_11_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_11_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0588)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_11_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc05c0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_11_IATU_REGION_CTRL_1_OFF_INBOUND_11_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc05c1)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_11_IATU_REGION_CTRL_2_OFF_INBOUND_11_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc05c2)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_IATU_LWR_BASE_ADDR_OFF_INBOUND_11_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc05c3)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_11_IATU_UPPER_BASE_ADDR_OFF_INBOUND_11_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_11_IATU_UPPER_BASE_ADDR_OFF_INBOUND_11_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_11_IATU_UPPER_BASE_ADDR_OFF_INBOUND_11_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc05c4)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_11_IATU_LIMIT_ADDR_OFF_INBOUND_11_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_11_IATU_LIMIT_ADDR_OFF_INBOUND_11_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_11_IATU_LIMIT_ADDR_OFF_INBOUND_11_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_11_IATU_LIMIT_ADDR_OFF_INBOUND_11_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_11_IATU_LIMIT_ADDR_OFF_INBOUND_11_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_11_IATU_LIMIT_ADDR_OFF_INBOUND_11_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc05c5)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_IATU_LWR_TARGET_ADDR_OFF_INBOUND_11_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc05c6)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_11_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_11_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_11_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_11_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_11_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_11_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc05c8)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_11_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0600)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_IATU_REGION_CTRL_1_OFF_OUTBOUND_12_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0601)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_IATU_REGION_CTRL_2_OFF_OUTBOUND_12_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0602)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_12_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0603)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_12_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_12_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_12_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_12_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_12_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_12_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0604)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_LIMIT_ADDR_OFF_OUTBOUND_12_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0605)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_12_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_12_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_12_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_12_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_12_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_12_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0606)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_12_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_12_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_12_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_12_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_12_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_12_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0608)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_12_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0640)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_12_IATU_REGION_CTRL_1_OFF_INBOUND_12_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0641)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_12_IATU_REGION_CTRL_2_OFF_INBOUND_12_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0642)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_IATU_LWR_BASE_ADDR_OFF_INBOUND_12_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0643)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_12_IATU_UPPER_BASE_ADDR_OFF_INBOUND_12_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_12_IATU_UPPER_BASE_ADDR_OFF_INBOUND_12_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_12_IATU_UPPER_BASE_ADDR_OFF_INBOUND_12_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0644)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_12_IATU_LIMIT_ADDR_OFF_INBOUND_12_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_12_IATU_LIMIT_ADDR_OFF_INBOUND_12_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_12_IATU_LIMIT_ADDR_OFF_INBOUND_12_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_12_IATU_LIMIT_ADDR_OFF_INBOUND_12_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_12_IATU_LIMIT_ADDR_OFF_INBOUND_12_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_12_IATU_LIMIT_ADDR_OFF_INBOUND_12_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0645)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_IATU_LWR_TARGET_ADDR_OFF_INBOUND_12_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0646)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_12_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_12_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_12_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_12_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_12_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_12_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0648)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_12_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0680)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_IATU_REGION_CTRL_1_OFF_OUTBOUND_13_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0681)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_IATU_REGION_CTRL_2_OFF_OUTBOUND_13_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0682)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_13_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0683)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_13_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_13_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_13_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_13_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_13_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_13_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0684)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_LIMIT_ADDR_OFF_OUTBOUND_13_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0685)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_13_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_13_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_13_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_13_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_13_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_13_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0686)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_13_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_13_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_13_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_13_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_13_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_13_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0688)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_13_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc06c0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_13_IATU_REGION_CTRL_1_OFF_INBOUND_13_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc06c1)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_13_IATU_REGION_CTRL_2_OFF_INBOUND_13_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc06c2)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_IATU_LWR_BASE_ADDR_OFF_INBOUND_13_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc06c3)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_13_IATU_UPPER_BASE_ADDR_OFF_INBOUND_13_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_13_IATU_UPPER_BASE_ADDR_OFF_INBOUND_13_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_13_IATU_UPPER_BASE_ADDR_OFF_INBOUND_13_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc06c4)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_13_IATU_LIMIT_ADDR_OFF_INBOUND_13_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_13_IATU_LIMIT_ADDR_OFF_INBOUND_13_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_13_IATU_LIMIT_ADDR_OFF_INBOUND_13_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_13_IATU_LIMIT_ADDR_OFF_INBOUND_13_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_13_IATU_LIMIT_ADDR_OFF_INBOUND_13_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_13_IATU_LIMIT_ADDR_OFF_INBOUND_13_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc06c5)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_IATU_LWR_TARGET_ADDR_OFF_INBOUND_13_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc06c6)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_13_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_13_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_13_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_13_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_13_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_13_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc06c8)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_13_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0700)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_IATU_REGION_CTRL_1_OFF_OUTBOUND_14_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0701)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_IATU_REGION_CTRL_2_OFF_OUTBOUND_14_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0702)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_14_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0703)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_14_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_14_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_14_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_14_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_14_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_14_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0704)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_LIMIT_ADDR_OFF_OUTBOUND_14_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0705)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_14_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_14_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_14_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_14_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_14_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_14_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0706)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_14_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_14_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_14_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_14_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_14_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_14_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0708)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_14_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0740)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_14_IATU_REGION_CTRL_1_OFF_INBOUND_14_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0741)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_14_IATU_REGION_CTRL_2_OFF_INBOUND_14_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0742)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_IATU_LWR_BASE_ADDR_OFF_INBOUND_14_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0743)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_14_IATU_UPPER_BASE_ADDR_OFF_INBOUND_14_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_14_IATU_UPPER_BASE_ADDR_OFF_INBOUND_14_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_14_IATU_UPPER_BASE_ADDR_OFF_INBOUND_14_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0744)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_14_IATU_LIMIT_ADDR_OFF_INBOUND_14_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_14_IATU_LIMIT_ADDR_OFF_INBOUND_14_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_14_IATU_LIMIT_ADDR_OFF_INBOUND_14_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_14_IATU_LIMIT_ADDR_OFF_INBOUND_14_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_14_IATU_LIMIT_ADDR_OFF_INBOUND_14_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_14_IATU_LIMIT_ADDR_OFF_INBOUND_14_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0745)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_IATU_LWR_TARGET_ADDR_OFF_INBOUND_14_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0746)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_14_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_14_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_14_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_14_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_14_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_14_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0748)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_14_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0780)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_IATU_REGION_CTRL_1_OFF_OUTBOUND_15_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0781)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_TAG(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_TAG     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_TAG(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_TAG_SUBSTITUTE_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_TAG_SUBSTITUTE_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_TAG_SUBSTITUTE_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_FUNC_BYPASS(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_FUNC_BYPASS     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_FUNC_BYPASS(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_SNP(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_SNP     BIT(20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_SNP(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_INHIBIT_PAYLOAD(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_INHIBIT_PAYLOAD     BIT(22)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_INHIBIT_PAYLOAD(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_HEADER_SUBSTITUTE_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_HEADER_SUBSTITUTE_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_HEADER_SUBSTITUTE_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_IATU_REGION_CTRL_2_OFF_OUTBOUND_15_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0782)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_15_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0783)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_15_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_15_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_15_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_15_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_15_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_15_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0784)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_LIMIT_ADDR_OFF_OUTBOUND_15_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0785)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_15_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_15_LWR_TARGET_RW_OUTBOUND(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_15_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_15_LWR_TARGET_RW_OUTBOUND     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_15_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_15_LWR_TARGET_RW_OUTBOUND(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0786)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_15_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_15_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_15_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_15_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_15_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_15_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc0788)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_15_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc07c0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TYPE(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TYPE     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TYPE(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TC(x)  (GENMASK(7,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TC     GENMASK(7,5)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TC(x)  (((x) >> 5) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TD(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TD     BIT(8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_TD(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_ATTR(x)  (GENMASK(10,9) & ((x) << 9))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_ATTR     GENMASK(10,9)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_ATTR(x)  (((x) >> 9) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_INCREASE_REGION_SIZE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_INCREASE_REGION_SIZE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_INCREASE_REGION_SIZE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_CTRL_1_FUNC_NUM(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_CTRL_1_FUNC_NUM     GENMASK(22,20)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_1_OFF_INBOUND_15_IATU_REGION_CTRL_1_OFF_INBOUND_15_CTRL_1_FUNC_NUM(x)  (((x) >> 20) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc07c1)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_CODE(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_CODE     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_CODE(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_BAR_NUM(x)  (GENMASK(10,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_BAR_NUM     GENMASK(10,8)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_BAR_NUM(x)  (((x) >> 8) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_TYPE_MATCH_MODE(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_TYPE_MATCH_MODE     BIT(13)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_TYPE_MATCH_MODE(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_TC_MATCH_EN(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_TC_MATCH_EN     BIT(14)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_TC_MATCH_EN(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_TD_MATCH_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_TD_MATCH_EN     BIT(15)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_TD_MATCH_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_ATTR_MATCH_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_ATTR_MATCH_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_ATTR_MATCH_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_FUNC_NUM_MATCH_EN(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_FUNC_NUM_MATCH_EN     BIT(19)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_FUNC_NUM_MATCH_EN(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_CODE_MATCH_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_CODE_MATCH_EN     BIT(21)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MSG_CODE_MATCH_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_SINGLE_ADDR_LOC_TRANS_EN     BIT(23)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_SINGLE_ADDR_LOC_TRANS_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_RESPONSE_CODE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_RESPONSE_CODE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_RESPONSE_CODE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_FUZZY_TYPE_MATCH_CODE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_FUZZY_TYPE_MATCH_CODE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_FUZZY_TYPE_MATCH_CODE(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_CFG_SHIFT_MODE(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_CFG_SHIFT_MODE     BIT(28)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_CFG_SHIFT_MODE(x)  ((x) & BIT(28) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_INVERT_MODE(x)  ((x) ? BIT(29) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_INVERT_MODE     BIT(29)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_INVERT_MODE(x)  ((x) & BIT(29) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MATCH_MODE(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MATCH_MODE     BIT(30)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_MATCH_MODE(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_REGION_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_REGION_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_IATU_REGION_CTRL_2_OFF_INBOUND_15_IATU_REGION_CTRL_2_OFF_INBOUND_15_REGION_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc07c2)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_LWR_BASE_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_LWR_BASE_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_LWR_BASE_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_LWR_BASE_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_LWR_BASE_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_IATU_LWR_BASE_ADDR_OFF_INBOUND_15_LWR_BASE_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc07c3)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_15_IATU_UPPER_BASE_ADDR_OFF_INBOUND_15_UPPER_BASE_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_15_IATU_UPPER_BASE_ADDR_OFF_INBOUND_15_UPPER_BASE_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_BASE_ADDR_OFF_INBOUND_15_IATU_UPPER_BASE_ADDR_OFF_INBOUND_15_UPPER_BASE_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc07c4)
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_15_IATU_LIMIT_ADDR_OFF_INBOUND_15_LIMIT_ADDR_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_15_IATU_LIMIT_ADDR_OFF_INBOUND_15_LIMIT_ADDR_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_15_IATU_LIMIT_ADDR_OFF_INBOUND_15_LIMIT_ADDR_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_15_IATU_LIMIT_ADDR_OFF_INBOUND_15_LIMIT_ADDR_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_15_IATU_LIMIT_ADDR_OFF_INBOUND_15_LIMIT_ADDR_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LIMIT_ADDR_OFF_INBOUND_15_IATU_LIMIT_ADDR_OFF_INBOUND_15_LIMIT_ADDR_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc07c5)
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_LWR_TARGET_HW(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_LWR_TARGET_HW     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_LWR_TARGET_HW(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_LWR_TARGET_RW(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_LWR_TARGET_RW     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_IATU_LWR_TARGET_ADDR_OFF_INBOUND_15_LWR_TARGET_RW(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc07c6)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_15_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_15_UPPER_TARGET_RW(x)  (x)
#define  MSCC_M_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_15_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_15_UPPER_TARGET_RW     0xffffffff
#define  MSCC_X_PCIE_DM_EP_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_15_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_15_UPPER_TARGET_RW(x)  (x)

#define MSCC_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0xc07c8)
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_UPPR_LIMIT_ADDR_RW(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_UPPR_LIMIT_ADDR_RW     GENMASK(1,0)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_UPPR_LIMIT_ADDR_RW(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_UPPR_LIMIT_ADDR_HW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_UPPR_LIMIT_ADDR_HW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_15_UPPR_LIMIT_ADDR_HW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_ACK_LATENCY_TIMER_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c0)
#define  MSCC_F_PCIE_DM_EP_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_VENDOR_SPEC_DLLP_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c1)
#define  MSCC_F_PCIE_DM_EP_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP(x)  (x)
#define  MSCC_M_PCIE_DM_EP_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP     0xffffffff
#define  MSCC_X_PCIE_DM_EP_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP(x)  (x)

#define MSCC_PCIE_DM_EP_PORT_FORCE_OFF       MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c2)
#define  MSCC_F_PCIE_DM_EP_PORT_FORCE_OFF_LINK_NUM(x)   (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PORT_FORCE_OFF_LINK_NUM      GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_PORT_FORCE_OFF_LINK_NUM(x)   (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_PORT_FORCE_OFF_FORCED_LTSSM(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PORT_FORCE_OFF_FORCED_LTSSM     GENMASK(11,8)
#define  MSCC_X_PCIE_DM_EP_PORT_FORCE_OFF_FORCED_LTSSM(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PORT_FORCE_OFF_FORCE_EN(x)   ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_FORCE_OFF_FORCE_EN      BIT(15)
#define  MSCC_X_PCIE_DM_EP_PORT_FORCE_OFF_FORCE_EN(x)   ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_FORCE_OFF_LINK_STATE(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PORT_FORCE_OFF_LINK_STATE     GENMASK(21,16)
#define  MSCC_X_PCIE_DM_EP_PORT_FORCE_OFF_LINK_STATE(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS     BIT(23)
#define  MSCC_X_PCIE_DM_EP_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS(x)  ((x) & BIT(23) ? 1 : 0)

#define MSCC_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c3)
#define  MSCC_F_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ACK_FREQ(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ACK_FREQ     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ACK_FREQ(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY(x)  (GENMASK(26,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY     GENMASK(26,24)
#define  MSCC_X_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY(x)  (((x) >> 24) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY(x)  (GENMASK(29,27) & ((x) << 27))
#define  MSCC_M_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY     GENMASK(29,27)
#define  MSCC_X_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY(x)  (((x) >> 27) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM     BIT(30)
#define  MSCC_X_PCIE_DM_EP_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM(x)  ((x) & BIT(30) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PORT_LINK_CTRL_OFF   MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c4)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ     BIT(0)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE     BIT(1)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE     BIT(2)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_RESET_ASSERT(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_RESET_ASSERT     BIT(3)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_RESET_ASSERT(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_DLL_LINK_EN(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_DLL_LINK_EN     BIT(5)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_DLL_LINK_EN(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_DISABLE(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_DISABLE     BIT(6)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_DISABLE(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_FAST_LINK_MODE(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_FAST_LINK_MODE     BIT(7)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_FAST_LINK_MODE(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_RATE(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_RATE     GENMASK(11,8)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_RATE(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_CAPABLE(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_CAPABLE     GENMASK(21,16)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_LINK_CAPABLE(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_BEACON_ENABLE(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_BEACON_ENABLE     BIT(24)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_BEACON_ENABLE(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE     BIT(25)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH     BIT(26)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH(x)  ((x) & BIT(26) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_PCIE_DM_EP_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE     BIT(27)
#define  MSCC_X_PCIE_DM_EP_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE(x)  ((x) & BIT(27) ? 1 : 0)

#define MSCC_PCIE_DM_EP_LANE_SKEW_OFF        MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c5)
#define  MSCC_F_PCIE_DM_EP_LANE_SKEW_OFF_INSERT_LANE_SKEW(x)  (GENMASK(23,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_LANE_SKEW_OFF_INSERT_LANE_SKEW     GENMASK(23,0)
#define  MSCC_X_PCIE_DM_EP_LANE_SKEW_OFF_INSERT_LANE_SKEW(x)  (((x) >> 0) & GENMASK(23,0))
#define  MSCC_F_PCIE_DM_EP_LANE_SKEW_OFF_FLOW_CTRL_DISABLE(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_LANE_SKEW_OFF_FLOW_CTRL_DISABLE     BIT(24)
#define  MSCC_X_PCIE_DM_EP_LANE_SKEW_OFF_FLOW_CTRL_DISABLE(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_LANE_SKEW_OFF_ACK_NAK_DISABLE(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_LANE_SKEW_OFF_ACK_NAK_DISABLE     BIT(25)
#define  MSCC_X_PCIE_DM_EP_LANE_SKEW_OFF_ACK_NAK_DISABLE(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_LANE_SKEW_OFF_LANE_SKEW_OFF_26(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_PCIE_DM_EP_LANE_SKEW_OFF_LANE_SKEW_OFF_26     BIT(26)
#define  MSCC_X_PCIE_DM_EP_LANE_SKEW_OFF_LANE_SKEW_OFF_26(x)  ((x) & BIT(26) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES(x)  (GENMASK(30,27) & ((x) << 27))
#define  MSCC_M_PCIE_DM_EP_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES     GENMASK(30,27)
#define  MSCC_X_PCIE_DM_EP_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES(x)  (((x) >> 27) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW     BIT(31)
#define  MSCC_X_PCIE_DM_EP_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c6)
#define  MSCC_F_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER(x)  (GENMASK(18,14) & ((x) << 14))
#define  MSCC_M_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER     GENMASK(18,14)
#define  MSCC_X_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER(x)  (((x) >> 14) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK(x)  (GENMASK(23,19) & ((x) << 19))
#define  MSCC_M_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK     GENMASK(23,19)
#define  MSCC_X_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK(x)  (((x) >> 19) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER     GENMASK(28,24)
#define  MSCC_X_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER(x)  (((x) >> 24) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR(x)  (GENMASK(30,29) & ((x) << 29))
#define  MSCC_M_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR     GENMASK(30,29)
#define  MSCC_X_PCIE_DM_EP_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR(x)  (((x) >> 29) & GENMASK(1,0))

#define MSCC_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c7)
#define  MSCC_F_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL(x)  (GENMASK(10,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL     GENMASK(10,0)
#define  MSCC_X_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL(x)  (((x) >> 0) & GENMASK(10,0))
#define  MSCC_F_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER(x)  (GENMASK(14,11) & ((x) << 11))
#define  MSCC_M_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER     GENMASK(14,11)
#define  MSCC_X_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER(x)  (((x) >> 11) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER     BIT(15)
#define  MSCC_X_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1(x)  (GENMASK(31,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1     GENMASK(31,16)
#define  MSCC_X_PCIE_DM_EP_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1(x)  (((x) >> 16) & GENMASK(15,0))

#define MSCC_PCIE_DM_EP_FILTER_MASK_2_OFF    MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c8)
#define  MSCC_F_PCIE_DM_EP_FILTER_MASK_2_OFF_MASK_RADM_2(x)  (x)
#define  MSCC_M_PCIE_DM_EP_FILTER_MASK_2_OFF_MASK_RADM_2     0xffffffff
#define  MSCC_X_PCIE_DM_EP_FILTER_MASK_2_OFF_MASK_RADM_2(x)  (x)

#define MSCC_PCIE_DM_EP_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1c9)
#define  MSCC_F_PCIE_DM_EP_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PL_DEBUG0_OFF        MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1ca)
#define  MSCC_F_PCIE_DM_EP_PL_DEBUG0_OFF_DEB_REG_0(x)   (x)
#define  MSCC_M_PCIE_DM_EP_PL_DEBUG0_OFF_DEB_REG_0      0xffffffff
#define  MSCC_X_PCIE_DM_EP_PL_DEBUG0_OFF_DEB_REG_0(x)   (x)

#define MSCC_PCIE_DM_EP_PL_DEBUG1_OFF        MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1cb)
#define  MSCC_F_PCIE_DM_EP_PL_DEBUG1_OFF_DEB_REG_1(x)   (x)
#define  MSCC_M_PCIE_DM_EP_PL_DEBUG1_OFF_DEB_REG_1      0xffffffff
#define  MSCC_X_PCIE_DM_EP_PL_DEBUG1_OFF_DEB_REG_1(x)   (x)

#define MSCC_PCIE_DM_EP_TX_P_FC_CREDIT_STATUS_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1cc)
#define  MSCC_F_PCIE_DM_EP_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT(x)  (GENMASK(11,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT     GENMASK(11,0)
#define  MSCC_X_PCIE_DM_EP_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT(x)  (((x) >> 0) & GENMASK(11,0))
#define  MSCC_F_PCIE_DM_EP_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT(x)  (GENMASK(19,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT     GENMASK(19,12)
#define  MSCC_X_PCIE_DM_EP_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT(x)  (((x) >> 12) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_TX_NP_FC_CREDIT_STATUS_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1cd)
#define  MSCC_F_PCIE_DM_EP_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT(x)  (GENMASK(11,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT     GENMASK(11,0)
#define  MSCC_X_PCIE_DM_EP_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT(x)  (((x) >> 0) & GENMASK(11,0))
#define  MSCC_F_PCIE_DM_EP_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT(x)  (GENMASK(19,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT     GENMASK(19,12)
#define  MSCC_X_PCIE_DM_EP_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT(x)  (((x) >> 12) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_TX_CPL_FC_CREDIT_STATUS_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1ce)
#define  MSCC_F_PCIE_DM_EP_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT(x)  (GENMASK(11,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT     GENMASK(11,0)
#define  MSCC_X_PCIE_DM_EP_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT(x)  (((x) >> 0) & GENMASK(11,0))
#define  MSCC_F_PCIE_DM_EP_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT(x)  (GENMASK(19,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT     GENMASK(19,12)
#define  MSCC_X_PCIE_DM_EP_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT(x)  (((x) >> 12) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_QUEUE_STATUS_OFF     MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1cf)
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE     BIT(1)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY     BIT(2)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW     BIT(3)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY     BIT(13)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_WRITE_ERR(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_WRITE_ERR     BIT(14)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_WRITE_ERR(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_READ_ERR(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_READ_ERR     BIT(15)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_READ_ERR(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL(x)  (GENMASK(28,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL     GENMASK(28,16)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL(x)  (((x) >> 16) & GENMASK(12,0))
#define  MSCC_F_PCIE_DM_EP_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_VC_TX_ARBI_1_OFF     MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1d0)
#define  MSCC_F_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_VC_TX_ARBI_2_OFF     MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1d1)
#define  MSCC_F_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1d2)
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT(x)  (GENMASK(11,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT     GENMASK(11,0)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT(x)  (((x) >> 0) & GENMASK(11,0))
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT(x)  (GENMASK(19,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT     GENMASK(19,12)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT(x)  (((x) >> 12) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_RESERVED4(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_RESERVED4     BIT(20)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_RESERVED4(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE(x)  (GENMASK(23,21) & ((x) << 21))
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE     GENMASK(23,21)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE(x)  (((x) >> 21) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE(x)  (GENMASK(27,26) & ((x) << 26))
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE     GENMASK(27,26)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE(x)  (((x) >> 26) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_RESERVED5(x)  (GENMASK(29,28) & ((x) << 28))
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_RESERVED5     GENMASK(29,28)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_RESERVED5(x)  (((x) >> 28) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0     BIT(30)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q     BIT(31)
#define  MSCC_X_PCIE_DM_EP_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1d3)
#define  MSCC_F_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT(x)  (GENMASK(11,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT     GENMASK(11,0)
#define  MSCC_X_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT(x)  (((x) >> 0) & GENMASK(11,0))
#define  MSCC_F_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT(x)  (GENMASK(19,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT     GENMASK(19,12)
#define  MSCC_X_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT(x)  (((x) >> 12) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_RESERVED6(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_RESERVED6     BIT(20)
#define  MSCC_X_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_RESERVED6(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE(x)  (GENMASK(23,21) & ((x) << 21))
#define  MSCC_M_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE     GENMASK(23,21)
#define  MSCC_X_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE(x)  (((x) >> 21) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE(x)  (GENMASK(27,26) & ((x) << 26))
#define  MSCC_M_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE     GENMASK(27,26)
#define  MSCC_X_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE(x)  (((x) >> 26) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_RESERVED7(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_RESERVED7     GENMASK(31,28)
#define  MSCC_X_PCIE_DM_EP_VC0_NP_RX_Q_CTRL_OFF_RESERVED7(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x1d4)
#define  MSCC_F_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT(x)  (GENMASK(11,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT     GENMASK(11,0)
#define  MSCC_X_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT(x)  (((x) >> 0) & GENMASK(11,0))
#define  MSCC_F_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT(x)  (GENMASK(19,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT     GENMASK(19,12)
#define  MSCC_X_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT(x)  (((x) >> 12) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8     BIT(20)
#define  MSCC_X_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE(x)  (GENMASK(23,21) & ((x) << 21))
#define  MSCC_M_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE     GENMASK(23,21)
#define  MSCC_X_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE(x)  (((x) >> 21) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE     GENMASK(25,24)
#define  MSCC_X_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE(x)  (GENMASK(27,26) & ((x) << 26))
#define  MSCC_M_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE     GENMASK(27,26)
#define  MSCC_X_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE(x)  (((x) >> 26) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9     GENMASK(31,28)
#define  MSCC_X_PCIE_DM_EP_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_PCIE_DM_EP_GEN2_CTRL_OFF        MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x203)
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_FAST_TRAINING_SEQ(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_FAST_TRAINING_SEQ     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_FAST_TRAINING_SEQ(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_NUM_OF_LANES(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_NUM_OF_LANES     GENMASK(12,8)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_NUM_OF_LANES(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_PRE_DET_LANE(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_PRE_DET_LANE     GENMASK(15,13)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_PRE_DET_LANE(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN     BIT(16)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE     BIT(17)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE     BIT(18)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX(x)  ((x) ? BIT(19) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX     BIT(19)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX(x)  ((x) & BIT(19) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_SEL_DEEMPHASIS(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_SEL_DEEMPHASIS     BIT(20)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_SEL_DEEMPHASIS(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN2_CTRL_OFF_GEN1_EI_INFERENCE(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN2_CTRL_OFF_GEN1_EI_INFERENCE     BIT(21)
#define  MSCC_X_PCIE_DM_EP_GEN2_CTRL_OFF_GEN1_EI_INFERENCE(x)  ((x) & BIT(21) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PHY_STATUS_OFF       MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x204)
#define  MSCC_F_PCIE_DM_EP_PHY_STATUS_OFF_PHY_STATUS(x)  (x)
#define  MSCC_M_PCIE_DM_EP_PHY_STATUS_OFF_PHY_STATUS     0xffffffff
#define  MSCC_X_PCIE_DM_EP_PHY_STATUS_OFF_PHY_STATUS(x)  (x)

#define MSCC_PCIE_DM_EP_PHY_CONTROL_OFF      MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x205)
#define  MSCC_F_PCIE_DM_EP_PHY_CONTROL_OFF_PHY_CONTROL(x)  (x)
#define  MSCC_M_PCIE_DM_EP_PHY_CONTROL_OFF_PHY_CONTROL     0xffffffff
#define  MSCC_X_PCIE_DM_EP_PHY_CONTROL_OFF_PHY_CONTROL(x)  (x)

#define MSCC_PCIE_DM_EP_TRGT_MAP_CTRL_OFF    MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x207)
#define  MSCC_F_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF     GENMASK(5,0)
#define  MSCC_X_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM     BIT(6)
#define  MSCC_X_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15     GENMASK(15,13)
#define  MSCC_X_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX(x)  (GENMASK(20,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX     GENMASK(20,16)
#define  MSCC_X_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX(x)  (((x) >> 16) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31(x)  (GENMASK(31,21) & ((x) << 21))
#define  MSCC_M_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31     GENMASK(31,21)
#define  MSCC_X_PCIE_DM_EP_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31(x)  (((x) >> 21) & GENMASK(10,0))

#define MSCC_PCIE_DM_EP_CLOCK_GATING_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x223)
#define  MSCC_F_PCIE_DM_EP_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_PCIE_DM_EP_GEN3_RELATED_OFF     MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x224)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL     BIT(0)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3     BIT(8)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_PHASE_2_3(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_PHASE_2_3     BIT(9)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_PHASE_2_3(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_EIEOS_CNT(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_EIEOS_CNT     BIT(10)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_EIEOS_CNT(x)  ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_REDO(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_REDO     BIT(11)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_EQ_REDO(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_RXEQ_PH01_EN(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_RXEQ_PH01_EN     BIT(12)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_RXEQ_PH01_EN(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS(x)  ((x) ? BIT(13) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS     BIT(13)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS(x)  ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE     BIT(16)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE     BIT(17)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE     BIT(18)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE     BIT(23)
#define  MSCC_X_PCIE_DM_EP_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE(x)  ((x) & BIT(23) ? 1 : 0)

#define MSCC_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x22a)
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE     GENMASK(3,0)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE     BIT(4)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE     BIT(5)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE     BIT(6)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC(x)  (GENMASK(23,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC     GENMASK(23,8)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC(x)  (((x) >> 8) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL     BIT(24)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF     BIT(25)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP     BIT(26)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP(x)  ((x) & BIT(26) ? 1 : 0)

#define MSCC_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x22b)
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23     GENMASK(4,0)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS(x)  (GENMASK(9,5) & ((x) << 5))
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS     GENMASK(9,5)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS(x)  (((x) >> 5) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA(x)  (GENMASK(13,10) & ((x) << 10))
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA     GENMASK(13,10)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA(x)  (((x) >> 10) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA(x)  (GENMASK(17,14) & ((x) << 14))
#define  MSCC_M_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA     GENMASK(17,14)
#define  MSCC_X_PCIE_DM_EP_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA(x)  (((x) >> 14) & GENMASK(3,0))

#define MSCC_PCIE_DM_EP_ORDER_RULE_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x22d)
#define  MSCC_F_PCIE_DM_EP_ORDER_RULE_CTRL_OFF_NP_PASS_P(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_ORDER_RULE_CTRL_OFF_NP_PASS_P     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_ORDER_RULE_CTRL_OFF_NP_PASS_P(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_ORDER_RULE_CTRL_OFF_CPL_PASS_P(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_PCIE_DM_EP_ORDER_RULE_CTRL_OFF_CPL_PASS_P     GENMASK(15,8)
#define  MSCC_X_PCIE_DM_EP_ORDER_RULE_CTRL_OFF_CPL_PASS_P(x)  (((x) >> 8) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x22e)
#define  MSCC_F_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID(x)  (GENMASK(15,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID     GENMASK(15,0)
#define  MSCC_X_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID(x)  (((x) >> 0) & GENMASK(15,0))
#define  MSCC_F_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE     GENMASK(21,16)
#define  MSCC_X_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE(x)  (GENMASK(26,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE     GENMASK(26,24)
#define  MSCC_X_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE(x)  (((x) >> 24) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK     BIT(31)
#define  MSCC_X_PCIE_DM_EP_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_MISC_CONTROL_1_OFF   MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x22f)
#define  MSCC_F_PCIE_DM_EP_MISC_CONTROL_1_OFF_DBI_RO_WR_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_MISC_CONTROL_1_OFF_DBI_RO_WR_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_MISC_CONTROL_1_OFF_DBI_RO_WR_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MISC_CONTROL_1_OFF_DEFAULT_TARGET(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_MISC_CONTROL_1_OFF_DEFAULT_TARGET     BIT(1)
#define  MSCC_X_PCIE_DM_EP_MISC_CONTROL_1_OFF_DEFAULT_TARGET(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_PCIE_DM_EP_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1     BIT(2)
#define  MSCC_X_PCIE_DM_EP_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_PCIE_DM_EP_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER     BIT(3)
#define  MSCC_X_PCIE_DM_EP_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_PCIE_DM_EP_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER     BIT(5)
#define  MSCC_X_PCIE_DM_EP_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x230)
#define  MSCC_F_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH     GENMASK(5,0)
#define  MSCC_X_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE     BIT(6)
#define  MSCC_X_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT     BIT(7)
#define  MSCC_X_PCIE_DM_EP_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x231)
#define  MSCC_F_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL     GENMASK(6,0)
#define  MSCC_X_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL(x)  (((x) >> 0) & GENMASK(6,0))
#define  MSCC_F_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1     BIT(9)
#define  MSCC_X_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL(x)  ((x) ? BIT(10) : 0)
#define  MSCC_M_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL     BIT(10)
#define  MSCC_X_PCIE_DM_EP_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL(x)  ((x) & BIT(10) ? 1 : 0)

#define MSCC_PCIE_DM_EP_TRGT_CPL_LUT_DELETE_ENTRY_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x232)
#define  MSCC_F_PCIE_DM_EP_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID(x)  (GENMASK(30,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID     GENMASK(30,0)
#define  MSCC_X_PCIE_DM_EP_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID(x)  (((x) >> 0) & GENMASK(30,0))
#define  MSCC_F_PCIE_DM_EP_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_PCIE_DM_EP_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN     BIT(31)
#define  MSCC_X_PCIE_DM_EP_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_PCIE_DM_EP_LINK_FLUSH_CONTROL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x233)
#define  MSCC_F_PCIE_DM_EP_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_LINK_FLUSH_CONTROL_OFF_RSVD_I_8(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_LINK_FLUSH_CONTROL_OFF_RSVD_I_8     GENMASK(31,24)
#define  MSCC_X_PCIE_DM_EP_LINK_FLUSH_CONTROL_OFF_RSVD_I_8(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x234)
#define  MSCC_F_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL     BIT(0)
#define  MSCC_X_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID     BIT(2)
#define  MSCC_X_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS(x)  (GENMASK(4,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS     GENMASK(4,3)
#define  MSCC_X_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS(x)  (((x) >> 3) & GENMASK(1,0))
#define  MSCC_F_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP(x)  (GENMASK(15,10) & ((x) << 10))
#define  MSCC_M_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP     GENMASK(15,10)
#define  MSCC_X_PCIE_DM_EP_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP(x)  (((x) >> 10) & GENMASK(5,0))

#define MSCC_PCIE_DM_EP_AMBA_LINK_TIMEOUT_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x235)
#define  MSCC_F_PCIE_DM_EP_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT     GENMASK(7,0)
#define  MSCC_X_PCIE_DM_EP_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT     BIT(8)
#define  MSCC_X_PCIE_DM_EP_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT(x)  ((x) & BIT(8) ? 1 : 0)

#define MSCC_PCIE_DM_EP_AMBA_ORDERING_CTRL_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x236)
#define  MSCC_F_PCIE_DM_EP_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN     BIT(1)
#define  MSCC_X_PCIE_DM_EP_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL(x)  (GENMASK(4,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL     GENMASK(4,3)
#define  MSCC_X_PCIE_DM_EP_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL(x)  (((x) >> 3) & GENMASK(1,0))

#define MSCC_PCIE_DM_EP_COHERENCY_CONTROL_1_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x238)
#define  MSCC_F_PCIE_DM_EP_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE     BIT(0)
#define  MSCC_X_PCIE_DM_EP_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_COHERENCY_CONTROL_2_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x239)
#define  MSCC_F_PCIE_DM_EP_COHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR(x)  (x)
#define  MSCC_M_PCIE_DM_EP_COHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR     0xffffffff
#define  MSCC_X_PCIE_DM_EP_COHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR(x)  (x)

#define MSCC_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x23a)
#define  MSCC_F_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE(x)  (GENMASK(6,3) & ((x) << 3))
#define  MSCC_M_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE     GENMASK(6,3)
#define  MSCC_X_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE(x)  (((x) >> 3) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE(x)  (GENMASK(14,11) & ((x) << 11))
#define  MSCC_M_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE     GENMASK(14,11)
#define  MSCC_X_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE(x)  (((x) >> 11) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE(x)  (GENMASK(22,19) & ((x) << 19))
#define  MSCC_M_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE     GENMASK(22,19)
#define  MSCC_X_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE(x)  (((x) >> 19) & GENMASK(3,0))
#define  MSCC_F_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE(x)  (GENMASK(30,27) & ((x) << 27))
#define  MSCC_M_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE     GENMASK(30,27)
#define  MSCC_X_PCIE_DM_EP_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE(x)  (((x) >> 27) & GENMASK(3,0))

#define MSCC_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_LOW_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x23c)
#define  MSCC_F_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED(x)  (GENMASK(11,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED     GENMASK(11,0)
#define  MSCC_X_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED(x)  (((x) >> 0) & GENMASK(11,0))
#define  MSCC_F_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW(x)  (GENMASK(31,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW     GENMASK(31,12)
#define  MSCC_X_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW(x)  (((x) >> 12) & GENMASK(19,0))

#define MSCC_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_HIGH_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x23d)
#define  MSCC_F_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH(x)  (x)
#define  MSCC_M_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH     0xffffffff
#define  MSCC_X_PCIE_DM_EP_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH(x)  (x)

#define MSCC_PCIE_DM_EP_PCIE_VERSION_NUMBER_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x23e)
#define  MSCC_F_PCIE_DM_EP_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER(x)  (x)
#define  MSCC_M_PCIE_DM_EP_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER     0xffffffff
#define  MSCC_X_PCIE_DM_EP_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER(x)  (x)

#define MSCC_PCIE_DM_EP_PCIE_VERSION_TYPE_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x23f)
#define  MSCC_F_PCIE_DM_EP_PCIE_VERSION_TYPE_OFF_VERSION_TYPE(x)  (x)
#define  MSCC_M_PCIE_DM_EP_PCIE_VERSION_TYPE_OFF_VERSION_TYPE     0xffffffff
#define  MSCC_X_PCIE_DM_EP_PCIE_VERSION_TYPE_OFF_VERSION_TYPE(x)  (x)

#define MSCC_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x250)
#define  MSCC_F_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_EN     BIT(0)
#define  MSCC_X_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_RESERVED_1(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_RESERVED_1     BIT(1)
#define  MSCC_X_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_RESERVED_1(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_LOW(x)  (GENMASK(31,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_LOW     GENMASK(31,2)
#define  MSCC_X_PCIE_DM_EP_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_LOW(x)  (((x) >> 2) & GENMASK(29,0))

#define MSCC_PCIE_DM_EP_MSIX_ADDRESS_MATCH_HIGH_OFF  MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x251)
#define  MSCC_F_PCIE_DM_EP_MSIX_ADDRESS_MATCH_HIGH_OFF_MSIX_ADDRESS_MATCH_HIGH(x)  (x)
#define  MSCC_M_PCIE_DM_EP_MSIX_ADDRESS_MATCH_HIGH_OFF_MSIX_ADDRESS_MATCH_HIGH     0xffffffff
#define  MSCC_X_PCIE_DM_EP_MSIX_ADDRESS_MATCH_HIGH_OFF_MSIX_ADDRESS_MATCH_HIGH(x)  (x)

#define MSCC_PCIE_DM_EP_MSIX_DOORBELL_OFF    MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x252)
#define  MSCC_F_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VECTOR(x)  (GENMASK(10,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VECTOR     GENMASK(10,0)
#define  MSCC_X_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VECTOR(x)  (((x) >> 0) & GENMASK(10,0))
#define  MSCC_F_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_11(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_11     BIT(11)
#define  MSCC_X_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_11(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_TC(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_TC     GENMASK(14,12)
#define  MSCC_X_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_TC(x)  (((x) >> 12) & GENMASK(2,0))
#define  MSCC_F_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_ACTIVE(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_ACTIVE     BIT(15)
#define  MSCC_X_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_ACTIVE(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF     GENMASK(23,16)
#define  MSCC_X_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_PF(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_PF     GENMASK(28,24)
#define  MSCC_X_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_PF(x)  (((x) >> 24) & GENMASK(4,0))
#define  MSCC_F_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_29_31(x)  (GENMASK(31,29) & ((x) << 29))
#define  MSCC_M_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_29_31     GENMASK(31,29)
#define  MSCC_X_PCIE_DM_EP_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_29_31(x)  (((x) >> 29) & GENMASK(2,0))

#define MSCC_PCIE_DM_EP_MSIX_RAM_CTRL_OFF    MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x253)
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_DS(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_DS     BIT(0)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_DS(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_SD(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_SD     BIT(1)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_SD(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_2_7(x)  (GENMASK(7,2) & ((x) << 2))
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_2_7     GENMASK(7,2)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_2_7(x)  (((x) >> 2) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_DS(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_DS     BIT(8)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_DS(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_SD(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_SD     BIT(9)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_SD(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_10_15(x)  (GENMASK(15,10) & ((x) << 10))
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_10_15     GENMASK(15,10)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_10_15(x)  (((x) >> 10) & GENMASK(5,0))
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_BYPASS(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_BYPASS     BIT(16)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_BYPASS(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_17_23(x)  (GENMASK(23,17) & ((x) << 17))
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_17_23     GENMASK(23,17)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_17_23(x)  (((x) >> 17) & GENMASK(6,0))
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_TABLE(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_TABLE     BIT(24)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_TABLE(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_PBA(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_PBA     BIT(25)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_PBA(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_26_31(x)  (GENMASK(31,26) & ((x) << 26))
#define  MSCC_M_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_26_31     GENMASK(31,26)
#define  MSCC_X_PCIE_DM_EP_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_26_31(x)  (((x) >> 26) & GENMASK(5,0))

#define MSCC_PCIE_DM_EP_AUX_CLK_FREQ_OFF     MSCC_IOREG(MSCC_TO_PCIE_DM_EP,0x2d0)
#define  MSCC_F_PCIE_DM_EP_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ(x)  (GENMASK(9,0) & ((x) << 0))
#define  MSCC_M_PCIE_DM_EP_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ     GENMASK(9,0)
#define  MSCC_X_PCIE_DM_EP_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ(x)  (((x) >> 0) & GENMASK(9,0))


#endif /* _MSCC_FA_REGS_PCIE_DM_EP_H_ */
