TimeQuest Timing Analyzer report for Lab2
Thu Sep  9 17:24:52 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'RESET'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'RESET'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'RESET'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'CLK'
 32. Slow 1200mV 0C Model Setup: 'RESET'
 33. Slow 1200mV 0C Model Hold: 'CLK'
 34. Slow 1200mV 0C Model Hold: 'RESET'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'RESET'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'CLK'
 50. Fast 1200mV 0C Model Setup: 'RESET'
 51. Fast 1200mV 0C Model Hold: 'CLK'
 52. Fast 1200mV 0C Model Hold: 'RESET'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'RESET'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab2                                                              ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX22CF19C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }   ;
; RESET      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RESET } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 139.16 MHz ; 139.16 MHz      ; CLK        ;                                                               ;
; 527.43 MHz ; 250.0 MHz       ; RESET      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -6.186 ; -7015.761          ;
; RESET ; -4.765 ; -33.611            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.185 ; 0.000              ;
; RESET ; 0.763 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -2596.000                        ;
; RESET ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -6.186 ; Register_File:rf|register_arr[121][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 7.113      ;
; -6.116 ; Register_File:rf|register_arr[152][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.454     ; 6.657      ;
; -6.063 ; Register_File:rf|register_arr[153][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.451     ; 6.607      ;
; -6.008 ; Register_File:rf|register_arr[160][0] ; Register_File:rf|qb_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.463     ; 6.540      ;
; -6.004 ; Register_File:rf|register_arr[61][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.490     ; 6.509      ;
; -5.975 ; Register_File:rf|register_arr[181][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 6.904      ;
; -5.969 ; Register_File:rf|register_arr[227][1] ; Register_File:rf|qb_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.452     ; 6.512      ;
; -5.942 ; Register_File:rf|register_arr[57][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 6.869      ;
; -5.931 ; Register_File:rf|register_arr[189][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.462     ; 6.464      ;
; -5.910 ; Register_File:rf|register_arr[139][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.469     ; 6.436      ;
; -5.906 ; Register_File:rf|register_arr[61][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.504     ; 6.397      ;
; -5.895 ; Register_File:rf|register_arr[0][8]   ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.403     ; 6.487      ;
; -5.888 ; Register_File:rf|register_arr[224][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 6.793      ;
; -5.881 ; Register_File:rf|register_arr[9][3]   ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 6.792      ;
; -5.880 ; Register_File:rf|register_arr[207][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.805      ;
; -5.873 ; Register_File:rf|register_arr[38][3]  ; Register_File:rf|qb_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 6.454      ;
; -5.873 ; Register_File:rf|register_arr[14][6]  ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 6.441      ;
; -5.859 ; Register_File:rf|register_arr[143][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 6.789      ;
; -5.856 ; Register_File:rf|register_arr[17][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.393     ; 6.458      ;
; -5.849 ; Register_File:rf|register_arr[16][3]  ; Register_File:rf|qb_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 6.762      ;
; -5.834 ; Register_File:rf|register_arr[240][2] ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.450     ; 6.379      ;
; -5.834 ; Register_File:rf|register_arr[189][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.476     ; 6.353      ;
; -5.830 ; Register_File:rf|register_arr[54][0]  ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.443     ; 6.382      ;
; -5.819 ; Register_File:rf|register_arr[109][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.466     ; 6.348      ;
; -5.811 ; Register_File:rf|register_arr[202][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.455     ; 6.351      ;
; -5.801 ; Register_File:rf|register_arr[203][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.452     ; 6.344      ;
; -5.797 ; Register_File:rf|register_arr[112][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.467     ; 6.325      ;
; -5.791 ; Register_File:rf|register_arr[216][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.463     ; 6.323      ;
; -5.784 ; Register_File:rf|register_arr[32][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.439     ; 6.340      ;
; -5.783 ; Register_File:rf|register_arr[156][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 6.364      ;
; -5.778 ; Register_File:rf|register_arr[38][9]  ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.438     ; 6.335      ;
; -5.777 ; Register_File:rf|register_arr[161][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.693      ;
; -5.768 ; Register_File:rf|register_arr[155][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 6.673      ;
; -5.765 ; Register_File:rf|register_arr[38][8]  ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.410     ; 6.350      ;
; -5.765 ; Register_File:rf|register_arr[172][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.431     ; 6.329      ;
; -5.759 ; Register_File:rf|register_arr[96][6]  ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.422     ; 6.332      ;
; -5.754 ; Register_File:rf|register_arr[86][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.412     ; 6.337      ;
; -5.752 ; Register_File:rf|register_arr[200][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.426     ; 6.321      ;
; -5.751 ; Register_File:rf|register_arr[177][7] ; Register_File:rf|qb_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.447     ; 6.299      ;
; -5.745 ; Register_File:rf|register_arr[82][4]  ; Register_File:rf|qa_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.457     ; 6.283      ;
; -5.743 ; Register_File:rf|register_arr[202][8] ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.489     ; 6.249      ;
; -5.742 ; Register_File:rf|register_arr[11][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.441     ; 6.296      ;
; -5.741 ; Register_File:rf|register_arr[91][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.477     ; 6.259      ;
; -5.736 ; Register_File:rf|register_arr[153][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.465     ; 6.266      ;
; -5.732 ; Register_File:rf|register_arr[226][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 6.639      ;
; -5.724 ; Register_File:rf|register_arr[42][5]  ; Register_File:rf|qa_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.438     ; 6.281      ;
; -5.722 ; Register_File:rf|register_arr[60][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.442     ; 6.275      ;
; -5.721 ; Register_File:rf|register_arr[89][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.449     ; 6.267      ;
; -5.720 ; Register_File:rf|register_arr[15][6]  ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 6.650      ;
; -5.716 ; Register_File:rf|register_arr[65][8]  ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.448     ; 6.263      ;
; -5.715 ; Register_File:rf|register_arr[8][0]   ; Register_File:rf|qb_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.468     ; 6.242      ;
; -5.702 ; Register_File:rf|register_arr[99][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.459     ; 6.238      ;
; -5.691 ; Register_File:rf|register_arr[0][7]   ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.438     ; 6.248      ;
; -5.687 ; Register_File:rf|register_arr[41][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.683 ; Register_File:rf|register_arr[232][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.452     ; 6.226      ;
; -5.679 ; Register_File:rf|register_arr[37][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.457     ; 6.217      ;
; -5.677 ; Register_File:rf|register_arr[208][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.410     ; 6.262      ;
; -5.676 ; Register_File:rf|register_arr[42][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.434     ; 6.237      ;
; -5.672 ; Register_File:rf|register_arr[137][9] ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 6.607      ;
; -5.671 ; Register_File:rf|register_arr[38][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 6.252      ;
; -5.671 ; Register_File:rf|register_arr[152][1] ; Register_File:rf|qb_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.464     ; 6.202      ;
; -5.668 ; Register_File:rf|register_arr[139][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 6.594      ;
; -5.663 ; Register_File:rf|register_arr[11][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.419     ; 6.239      ;
; -5.663 ; Register_File:rf|register_arr[239][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.478     ; 6.180      ;
; -5.662 ; Register_File:rf|register_arr[190][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.586      ;
; -5.661 ; Register_File:rf|register_arr[123][4] ; Register_File:rf|qa_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.417     ; 6.239      ;
; -5.658 ; Register_File:rf|register_arr[26][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.583      ;
; -5.656 ; Register_File:rf|register_arr[43][7]  ; Register_File:rf|qb_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 6.583      ;
; -5.656 ; Register_File:rf|register_arr[8][1]   ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.467     ; 6.184      ;
; -5.655 ; Register_File:rf|register_arr[113][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 6.581      ;
; -5.655 ; Register_File:rf|register_arr[49][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 6.557      ;
; -5.648 ; Register_File:rf|register_arr[97][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.101     ; 6.542      ;
; -5.645 ; Register_File:rf|register_arr[0][9]   ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.447     ; 6.193      ;
; -5.642 ; Register_File:rf|register_arr[232][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.447     ; 6.190      ;
; -5.641 ; Register_File:rf|register_arr[240][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.448     ; 6.188      ;
; -5.638 ; Register_File:rf|register_arr[101][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.475     ; 6.158      ;
; -5.628 ; Register_File:rf|register_arr[130][8] ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 6.196      ;
; -5.627 ; Register_File:rf|register_arr[214][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.400     ; 6.222      ;
; -5.626 ; Register_File:rf|register_arr[37][2]  ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.455     ; 6.166      ;
; -5.620 ; Register_File:rf|register_arr[169][4] ; Register_File:rf|qb_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.483     ; 6.132      ;
; -5.618 ; Register_File:rf|register_arr[176][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.413     ; 6.200      ;
; -5.615 ; Register_File:rf|register_arr[238][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.448     ; 6.162      ;
; -5.612 ; Register_File:rf|register_arr[24][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 6.518      ;
; -5.610 ; Register_File:rf|register_arr[53][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.456     ; 6.149      ;
; -5.610 ; Register_File:rf|register_arr[113][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 6.512      ;
; -5.608 ; Register_File:rf|register_arr[158][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.417     ; 6.186      ;
; -5.600 ; Register_File:rf|register_arr[4][3]   ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 6.507      ;
; -5.596 ; Register_File:rf|register_arr[60][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.456     ; 6.135      ;
; -5.595 ; Register_File:rf|register_arr[135][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.433     ; 6.157      ;
; -5.595 ; Register_File:rf|register_arr[222][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 6.155      ;
; -5.594 ; Register_File:rf|register_arr[24][8]  ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 6.516      ;
; -5.593 ; Register_File:rf|register_arr[230][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 6.500      ;
; -5.590 ; Register_File:rf|register_arr[39][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.442     ; 6.143      ;
; -5.586 ; Register_File:rf|register_arr[54][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.455     ; 6.126      ;
; -5.586 ; Register_File:rf|register_arr[28][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.504      ;
; -5.582 ; Register_File:rf|register_arr[128][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.411     ; 6.166      ;
; -5.581 ; Register_File:rf|register_arr[33][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.465     ; 6.111      ;
; -5.581 ; Register_File:rf|register_arr[226][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.457     ; 6.119      ;
; -5.579 ; Register_File:rf|register_arr[0][3]   ; Register_File:rf|qb_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.438     ; 6.136      ;
; -5.579 ; Register_File:rf|register_arr[193][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.487     ; 6.087      ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RESET'                                                                                                         ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.765 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.002     ; 4.878      ;
; -4.765 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.012     ; 4.868      ;
; -4.587 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.003     ; 4.699      ;
; -4.569 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 4.667      ;
; -4.542 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.013     ; 4.644      ;
; -4.496 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.013     ; 4.598      ;
; -4.480 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 4.578      ;
; -4.409 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.008     ; 4.516      ;
; -4.387 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.021     ; 4.481      ;
; -4.354 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.013     ; 4.456      ;
; -4.348 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.011     ; 4.464      ;
; -4.348 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.021     ; 4.454      ;
; -4.339 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.013     ; 4.441      ;
; -4.307 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.094     ; 4.483      ;
; -4.307 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.104     ; 4.473      ;
; -4.267 ; Register_File:rf|qa_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.020     ; 4.362      ;
; -4.262 ; Register_File:rf|qb_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.013     ; 4.364      ;
; -4.256 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.013     ; 4.358      ;
; -4.181 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.012     ; 4.296      ;
; -4.175 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.123     ; 4.323      ;
; -4.169 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.013     ; 4.271      ;
; -4.169 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 4.267      ;
; -4.144 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.095     ; 4.319      ;
; -4.142 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.093     ; 4.320      ;
; -4.142 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.114     ; 4.299      ;
; -4.142 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 4.310      ;
; -4.125 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.022     ; 4.230      ;
; -4.119 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.093     ; 4.392      ;
; -4.119 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 4.382      ;
; -4.111 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.109     ; 4.272      ;
; -4.099 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.094     ; 4.371      ;
; -4.084 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.105     ; 4.249      ;
; -4.079 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.022     ; 4.184      ;
; -4.067 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 4.165      ;
; -4.038 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.105     ; 4.203      ;
; -4.037 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.109     ; 4.198      ;
; -4.014 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.124     ; 4.161      ;
; -3.992 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 4.250      ;
; -3.983 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.092     ; 4.158      ;
; -3.983 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.102     ; 4.148      ;
; -3.971 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.104     ; 4.233      ;
; -3.970 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.094     ; 4.147      ;
; -3.952 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.124     ; 4.099      ;
; -3.951 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.100     ; 4.121      ;
; -3.950 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.093     ; 4.124      ;
; -3.946 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 4.109      ;
; -3.919 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.104     ; 4.086      ;
; -3.896 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.105     ; 4.061      ;
; -3.896 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.105     ; 4.061      ;
; -3.896 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.104     ; 4.158      ;
; -3.873 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.104     ; 4.040      ;
; -3.863 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 4.026      ;
; -3.857 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 4.124      ;
; -3.843 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.107     ; 4.003      ;
; -3.835 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 3.933      ;
; -3.822 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 3.986      ;
; -3.803 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.113     ; 3.961      ;
; -3.798 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.105     ; 3.963      ;
; -3.787 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.107     ; 3.947      ;
; -3.786 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.958      ;
; -3.772 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.125     ; 3.908      ;
; -3.760 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 3.924      ;
; -3.749 ; Register_File:rf|qb_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.027     ; 3.837      ;
; -3.747 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.113     ; 3.904      ;
; -3.711 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.105     ; 3.876      ;
; -3.711 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.109     ; 3.872      ;
; -3.708 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.026     ; 3.809      ;
; -3.708 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.877      ;
; -3.702 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 3.866      ;
; -3.653 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 3.763      ;
; -3.650 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.026     ; 3.751      ;
; -3.609 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.109     ; 3.770      ;
; -3.589 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 3.753      ;
; -3.575 ; Register_File:rf|qa_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.409     ; 3.281      ;
; -3.549 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.126     ; 3.684      ;
; -3.546 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 3.709      ;
; -3.537 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 3.795      ;
; -3.444 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 3.607      ;
; -3.421 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 3.679      ;
; -3.387 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.107     ; 3.547      ;
; -3.375 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 3.539      ;
; -3.352 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.104     ; 3.519      ;
; -3.294 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.109     ; 3.455      ;
; -3.285 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.104     ; 3.452      ;
; -3.285 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.107     ; 3.445      ;
; -3.239 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.116     ; 3.384      ;
; -3.166 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.126     ; 3.301      ;
; -3.137 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 3.395      ;
; -3.067 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.128     ; 3.210      ;
; -2.986 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 3.150      ;
; -0.896 ; ALU:sweden_is_great|sum_or[8] ; ALU:sweden_is_great|sum_or[7] ; RESET        ; RESET       ; 1.000        ; -0.142     ; 1.044      ;
; -0.896 ; ALU:sweden_is_great|sum_or[4] ; ALU:sweden_is_great|sum_or[3] ; RESET        ; RESET       ; 1.000        ; 0.036      ; 1.079      ;
; -0.881 ; ALU:sweden_is_great|sum_or[5] ; ALU:sweden_is_great|sum_or[4] ; RESET        ; RESET       ; 1.000        ; -0.046     ; 1.221      ;
; -0.811 ; ALU:sweden_is_great|sum_or[7] ; ALU:sweden_is_great|sum_or[6] ; RESET        ; RESET       ; 1.000        ; -0.044     ; 1.054      ;
; -0.800 ; ALU:sweden_is_great|sum_or[6] ; ALU:sweden_is_great|sum_or[5] ; RESET        ; RESET       ; 1.000        ; -0.047     ; 1.044      ;
; -0.761 ; ALU:sweden_is_great|sum_or[3] ; ALU:sweden_is_great|sum_or[2] ; RESET        ; RESET       ; 1.000        ; -0.151     ; 0.901      ;
; -0.663 ; ALU:sweden_is_great|sum_or[2] ; ALU:sweden_is_great|sum_or[1] ; RESET        ; RESET       ; 1.000        ; -0.047     ; 0.897      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                   ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; ALU:sweden_is_great|sum_or[1] ; ALU:sweden_is_great|Z_Flag            ; RESET        ; CLK         ; 0.000        ; 0.116      ; 0.498      ;
; 0.196 ; RESET                         ; ALU:sweden_is_great|SUM[9]            ; RESET        ; CLK         ; 0.000        ; 2.515      ; 2.908      ;
; 0.394 ; RESET                         ; Register_File:rf|register_arr[74][3]  ; RESET        ; CLK         ; 0.000        ; 2.875      ; 3.466      ;
; 0.397 ; RESET                         ; Register_File:rf|register_arr[94][6]  ; RESET        ; CLK         ; 0.000        ; 2.882      ; 3.476      ;
; 0.397 ; RESET                         ; Register_File:rf|register_arr[141][6] ; RESET        ; CLK         ; 0.000        ; 2.931      ; 3.525      ;
; 0.401 ; RESET                         ; Register_File:rf|register_arr[119][5] ; RESET        ; CLK         ; 0.000        ; 2.887      ; 3.485      ;
; 0.406 ; RESET                         ; Register_File:rf|register_arr[245][5] ; RESET        ; CLK         ; 0.000        ; 2.893      ; 3.496      ;
; 0.406 ; RESET                         ; Register_File:rf|register_arr[91][5]  ; RESET        ; CLK         ; 0.000        ; 2.911      ; 3.514      ;
; 0.410 ; RESET                         ; Register_File:rf|register_arr[194][1] ; RESET        ; CLK         ; 0.000        ; 2.853      ; 3.460      ;
; 0.411 ; RESET                         ; Register_File:rf|register_arr[241][5] ; RESET        ; CLK         ; 0.000        ; 2.859      ; 3.467      ;
; 0.416 ; RESET                         ; Register_File:rf|register_arr[82][2]  ; RESET        ; CLK         ; 0.000        ; 2.894      ; 3.507      ;
; 0.422 ; RESET                         ; Register_File:rf|register_arr[232][8] ; RESET        ; CLK         ; 0.000        ; 2.885      ; 3.504      ;
; 0.423 ; RESET                         ; Register_File:rf|register_arr[8][1]   ; RESET        ; CLK         ; 0.000        ; 2.900      ; 3.520      ;
; 0.424 ; RESET                         ; Register_File:rf|register_arr[249][5] ; RESET        ; CLK         ; 0.000        ; 2.893      ; 3.514      ;
; 0.425 ; RESET                         ; Register_File:rf|register_arr[93][5]  ; RESET        ; CLK         ; 0.000        ; 2.924      ; 3.546      ;
; 0.426 ; RESET                         ; Register_File:rf|register_arr[231][6] ; RESET        ; CLK         ; 0.000        ; 2.897      ; 3.520      ;
; 0.427 ; RESET                         ; Register_File:rf|register_arr[3][0]   ; RESET        ; CLK         ; 0.000        ; 2.887      ; 3.511      ;
; 0.427 ; RESET                         ; Register_File:rf|register_arr[90][1]  ; RESET        ; CLK         ; 0.000        ; 2.843      ; 3.467      ;
; 0.427 ; RESET                         ; Register_File:rf|register_arr[74][1]  ; RESET        ; CLK         ; 0.000        ; 2.875      ; 3.499      ;
; 0.429 ; RESET                         ; Register_File:rf|register_arr[110][5] ; RESET        ; CLK         ; 0.000        ; 2.864      ; 3.490      ;
; 0.431 ; RESET                         ; Register_File:rf|register_arr[0][5]   ; RESET        ; CLK         ; 0.000        ; 2.894      ; 3.522      ;
; 0.432 ; RESET                         ; Register_File:rf|register_arr[38][9]  ; RESET        ; CLK         ; 0.000        ; 2.885      ; 3.514      ;
; 0.436 ; RESET                         ; Register_File:rf|register_arr[251][6] ; RESET        ; CLK         ; 0.000        ; 2.867      ; 3.500      ;
; 0.437 ; RESET                         ; Register_File:rf|register_arr[119][3] ; RESET        ; CLK         ; 0.000        ; 2.887      ; 3.521      ;
; 0.445 ; RESET                         ; Register_File:rf|register_arr[0][3]   ; RESET        ; CLK         ; 0.000        ; 2.894      ; 3.536      ;
; 0.447 ; RESET                         ; Register_File:rf|register_arr[112][6] ; RESET        ; CLK         ; 0.000        ; 2.904      ; 3.548      ;
; 0.448 ; RESET                         ; Register_File:rf|register_arr[200][1] ; RESET        ; CLK         ; 0.000        ; 2.875      ; 3.520      ;
; 0.448 ; RESET                         ; Register_File:rf|register_arr[8][2]   ; RESET        ; CLK         ; 0.000        ; 2.900      ; 3.545      ;
; 0.448 ; RESET                         ; Register_File:rf|register_arr[186][2] ; RESET        ; CLK         ; 0.000        ; 2.857      ; 3.502      ;
; 0.448 ; RESET                         ; Register_File:rf|register_arr[94][8]  ; RESET        ; CLK         ; 0.000        ; 2.882      ; 3.527      ;
; 0.450 ; RESET                         ; Register_File:rf|register_arr[247][5] ; RESET        ; CLK         ; 0.000        ; 2.884      ; 3.531      ;
; 0.450 ; RESET                         ; Register_File:rf|register_arr[112][9] ; RESET        ; CLK         ; 0.000        ; 2.904      ; 3.551      ;
; 0.452 ; RESET                         ; Register_File:rf|register_arr[157][5] ; RESET        ; CLK         ; 0.000        ; 2.896      ; 3.545      ;
; 0.454 ; RESET                         ; Register_File:rf|register_arr[120][2] ; RESET        ; CLK         ; 0.000        ; 2.855      ; 3.506      ;
; 0.454 ; RESET                         ; Register_File:rf|register_arr[203][8] ; RESET        ; CLK         ; 0.000        ; 2.885      ; 3.536      ;
; 0.456 ; RESET                         ; Register_File:rf|register_arr[10][0]  ; RESET        ; CLK         ; 0.000        ; 2.887      ; 3.540      ;
; 0.456 ; RESET                         ; Register_File:rf|register_arr[131][3] ; RESET        ; CLK         ; 0.000        ; 2.856      ; 3.509      ;
; 0.456 ; RESET                         ; Register_File:rf|register_arr[241][4] ; RESET        ; CLK         ; 0.000        ; 2.889      ; 3.542      ;
; 0.457 ; RESET                         ; Register_File:rf|register_arr[211][2] ; RESET        ; CLK         ; 0.000        ; 2.866      ; 3.520      ;
; 0.457 ; RESET                         ; Register_File:rf|register_arr[38][5]  ; RESET        ; CLK         ; 0.000        ; 2.850      ; 3.504      ;
; 0.457 ; RESET                         ; Register_File:rf|register_arr[34][9]  ; RESET        ; CLK         ; 0.000        ; 2.858      ; 3.512      ;
; 0.457 ; RESET                         ; Register_File:rf|register_arr[245][8] ; RESET        ; CLK         ; 0.000        ; 2.893      ; 3.547      ;
; 0.459 ; RESET                         ; Register_File:rf|register_arr[34][8]  ; RESET        ; CLK         ; 0.000        ; 2.872      ; 3.528      ;
; 0.462 ; RESET                         ; Register_File:rf|register_arr[73][6]  ; RESET        ; CLK         ; 0.000        ; 2.918      ; 3.577      ;
; 0.462 ; RESET                         ; Register_File:rf|register_arr[254][8] ; RESET        ; CLK         ; 0.000        ; 2.903      ; 3.562      ;
; 0.465 ; RESET                         ; Register_File:rf|register_arr[42][1]  ; RESET        ; CLK         ; 0.000        ; 2.890      ; 3.552      ;
; 0.465 ; RESET                         ; Register_File:rf|register_arr[247][3] ; RESET        ; CLK         ; 0.000        ; 2.860      ; 3.522      ;
; 0.467 ; RESET                         ; Register_File:rf|register_arr[247][2] ; RESET        ; CLK         ; 0.000        ; 2.859      ; 3.523      ;
; 0.467 ; RESET                         ; ALU:sweden_is_great|N_Flag            ; RESET        ; CLK         ; 0.000        ; 2.904      ; 3.568      ;
; 0.468 ; RESET                         ; Register_File:rf|register_arr[232][3] ; RESET        ; CLK         ; 0.000        ; 2.885      ; 3.550      ;
; 0.468 ; RESET                         ; Register_File:rf|register_arr[196][6] ; RESET        ; CLK         ; 0.000        ; 2.882      ; 3.547      ;
; 0.470 ; RESET                         ; Register_File:rf|register_arr[15][1]  ; RESET        ; CLK         ; 0.000        ; 2.866      ; 3.533      ;
; 0.470 ; RESET                         ; Register_File:rf|register_arr[129][2] ; RESET        ; CLK         ; 0.000        ; 2.862      ; 3.529      ;
; 0.472 ; RESET                         ; Register_File:rf|register_arr[0][1]   ; RESET        ; CLK         ; 0.000        ; 2.894      ; 3.563      ;
; 0.473 ; RESET                         ; Register_File:rf|register_arr[22][1]  ; RESET        ; CLK         ; 0.000        ; 2.871      ; 3.541      ;
; 0.473 ; RESET                         ; Register_File:rf|register_arr[17][4]  ; RESET        ; CLK         ; 0.000        ; 2.859      ; 3.529      ;
; 0.475 ; RESET                         ; Register_File:rf|register_arr[126][8] ; RESET        ; CLK         ; 0.000        ; 2.855      ; 3.527      ;
; 0.476 ; RESET                         ; Register_File:rf|register_arr[128][6] ; RESET        ; CLK         ; 0.000        ; 2.886      ; 3.559      ;
; 0.477 ; RESET                         ; Register_File:rf|register_arr[135][2] ; RESET        ; CLK         ; 0.000        ; 2.858      ; 3.532      ;
; 0.478 ; RESET                         ; Register_File:rf|register_arr[204][1] ; RESET        ; CLK         ; 0.000        ; 2.943      ; 3.618      ;
; 0.479 ; RESET                         ; Register_File:rf|register_arr[191][7] ; RESET        ; CLK         ; 0.000        ; 2.889      ; 3.565      ;
; 0.479 ; RESET                         ; Register_File:rf|register_arr[17][8]  ; RESET        ; CLK         ; 0.000        ; 2.852      ; 3.528      ;
; 0.480 ; RESET                         ; Register_File:rf|register_arr[94][7]  ; RESET        ; CLK         ; 0.000        ; 2.891      ; 3.568      ;
; 0.483 ; RESET                         ; Register_File:rf|register_arr[82][0]  ; RESET        ; CLK         ; 0.000        ; 2.894      ; 3.574      ;
; 0.483 ; RESET                         ; Register_File:rf|register_arr[120][1] ; RESET        ; CLK         ; 0.000        ; 2.913      ; 3.593      ;
; 0.483 ; RESET                         ; Register_File:rf|register_arr[193][6] ; RESET        ; CLK         ; 0.000        ; 2.921      ; 3.601      ;
; 0.484 ; RESET                         ; Register_File:rf|register_arr[37][9]  ; RESET        ; CLK         ; 0.000        ; 2.884      ; 3.565      ;
; 0.485 ; RESET                         ; Register_File:rf|register_arr[141][5] ; RESET        ; CLK         ; 0.000        ; 2.931      ; 3.613      ;
; 0.485 ; RESET                         ; Register_File:rf|register_arr[247][6] ; RESET        ; CLK         ; 0.000        ; 2.884      ; 3.566      ;
; 0.486 ; RESET                         ; Register_File:rf|register_arr[50][5]  ; RESET        ; CLK         ; 0.000        ; 2.866      ; 3.549      ;
; 0.486 ; RESET                         ; Register_File:rf|register_arr[129][9] ; RESET        ; CLK         ; 0.000        ; 2.860      ; 3.543      ;
; 0.487 ; RESET                         ; Register_File:rf|register_arr[240][0] ; RESET        ; CLK         ; 0.000        ; 2.885      ; 3.569      ;
; 0.488 ; RESET                         ; Register_File:rf|register_arr[136][1] ; RESET        ; CLK         ; 0.000        ; 2.870      ; 3.555      ;
; 0.488 ; RESET                         ; Register_File:rf|register_arr[216][1] ; RESET        ; CLK         ; 0.000        ; 2.896      ; 3.581      ;
; 0.488 ; RESET                         ; Register_File:rf|register_arr[33][5]  ; RESET        ; CLK         ; 0.000        ; 2.899      ; 3.584      ;
; 0.488 ; RESET                         ; Register_File:rf|register_arr[139][5] ; RESET        ; CLK         ; 0.000        ; 2.903      ; 3.588      ;
; 0.488 ; RESET                         ; Register_File:rf|register_arr[109][6] ; RESET        ; CLK         ; 0.000        ; 2.899      ; 3.584      ;
; 0.490 ; RESET                         ; Register_File:rf|register_arr[153][5] ; RESET        ; CLK         ; 0.000        ; 2.884      ; 3.571      ;
; 0.491 ; RESET                         ; Register_File:rf|register_arr[135][6] ; RESET        ; CLK         ; 0.000        ; 2.887      ; 3.575      ;
; 0.491 ; RESET                         ; Register_File:rf|register_arr[153][8] ; RESET        ; CLK         ; 0.000        ; 2.889      ; 3.577      ;
; 0.492 ; RESET                         ; Register_File:rf|register_arr[230][8] ; RESET        ; CLK         ; 0.000        ; 2.889      ; 3.578      ;
; 0.493 ; RESET                         ; Register_File:rf|register_arr[133][3] ; RESET        ; CLK         ; 0.000        ; 2.893      ; 3.583      ;
; 0.493 ; RESET                         ; Register_File:rf|register_arr[65][8]  ; RESET        ; CLK         ; 0.000        ; 2.901      ; 3.591      ;
; 0.494 ; RESET                         ; Register_File:rf|register_arr[222][2] ; RESET        ; CLK         ; 0.000        ; 2.877      ; 3.568      ;
; 0.495 ; RESET                         ; Register_File:rf|register_arr[33][1]  ; RESET        ; CLK         ; 0.000        ; 2.899      ; 3.591      ;
; 0.496 ; RESET                         ; Register_File:rf|register_arr[241][1] ; RESET        ; CLK         ; 0.000        ; 2.891      ; 3.584      ;
; 0.496 ; RESET                         ; Register_File:rf|register_arr[232][1] ; RESET        ; CLK         ; 0.000        ; 2.880      ; 3.573      ;
; 0.496 ; RESET                         ; Register_File:rf|register_arr[33][9]  ; RESET        ; CLK         ; 0.000        ; 2.899      ; 3.592      ;
; 0.497 ; RESET                         ; Register_File:rf|register_arr[2][1]   ; RESET        ; CLK         ; 0.000        ; 2.867      ; 3.561      ;
; 0.498 ; RESET                         ; Register_File:rf|register_arr[30][0]  ; RESET        ; CLK         ; 0.000        ; 2.877      ; 3.572      ;
; 0.498 ; RESET                         ; Register_File:rf|register_arr[94][3]  ; RESET        ; CLK         ; 0.000        ; 2.854      ; 3.549      ;
; 0.498 ; RESET                         ; Register_File:rf|register_arr[254][5] ; RESET        ; CLK         ; 0.000        ; 2.864      ; 3.559      ;
; 0.498 ; RESET                         ; Register_File:rf|register_arr[223][9] ; RESET        ; CLK         ; 0.000        ; 2.894      ; 3.589      ;
; 0.499 ; RESET                         ; Register_File:rf|register_arr[38][1]  ; RESET        ; CLK         ; 0.000        ; 2.844      ; 3.540      ;
; 0.499 ; RESET                         ; Register_File:rf|register_arr[191][8] ; RESET        ; CLK         ; 0.000        ; 2.860      ; 3.556      ;
; 0.500 ; RESET                         ; Register_File:rf|register_arr[158][1] ; RESET        ; CLK         ; 0.000        ; 2.857      ; 3.554      ;
; 0.500 ; RESET                         ; Register_File:rf|register_arr[53][2]  ; RESET        ; CLK         ; 0.000        ; 2.908      ; 3.605      ;
; 0.501 ; RESET                         ; Register_File:rf|register_arr[93][1]  ; RESET        ; CLK         ; 0.000        ; 2.924      ; 3.622      ;
; 0.501 ; RESET                         ; Register_File:rf|register_arr[218][8] ; RESET        ; CLK         ; 0.000        ; 2.870      ; 3.568      ;
; 0.502 ; RESET                         ; Register_File:rf|register_arr[177][5] ; RESET        ; CLK         ; 0.000        ; 2.888      ; 3.587      ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RESET'                                                                                                         ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.763 ; ALU:sweden_is_great|sum_or[2] ; ALU:sweden_is_great|sum_or[1] ; RESET        ; RESET       ; 0.000        ; 0.043      ; 0.806      ;
; 0.845 ; ALU:sweden_is_great|sum_or[7] ; ALU:sweden_is_great|sum_or[6] ; RESET        ; RESET       ; 0.000        ; 0.048      ; 0.893      ;
; 0.853 ; ALU:sweden_is_great|sum_or[6] ; ALU:sweden_is_great|sum_or[5] ; RESET        ; RESET       ; 0.000        ; 0.045      ; 0.898      ;
; 0.866 ; ALU:sweden_is_great|sum_or[3] ; ALU:sweden_is_great|sum_or[2] ; RESET        ; RESET       ; 0.000        ; -0.057     ; 0.809      ;
; 0.896 ; ALU:sweden_is_great|sum_or[4] ; ALU:sweden_is_great|sum_or[3] ; RESET        ; RESET       ; 0.000        ; 0.131      ; 1.027      ;
; 0.944 ; ALU:sweden_is_great|sum_or[8] ; ALU:sweden_is_great|sum_or[7] ; RESET        ; RESET       ; 0.000        ; -0.046     ; 0.898      ;
; 0.963 ; ALU:sweden_is_great|sum_or[5] ; ALU:sweden_is_great|sum_or[4] ; RESET        ; RESET       ; 0.000        ; 0.046      ; 1.009      ;
; 1.492 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.061      ; 1.593      ;
; 1.633 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.075      ; 1.748      ;
; 1.652 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.155      ; 1.847      ;
; 1.667 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.049      ; 1.756      ;
; 1.684 ; Register_File:rf|qa_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.162      ; 1.886      ;
; 1.703 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.069      ; 1.812      ;
; 1.816 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.051      ; 1.907      ;
; 1.845 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 1.955      ;
; 2.056 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.073      ; 2.169      ;
; 2.077 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 2.187      ;
; 2.096 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.063      ; 2.199      ;
; 2.121 ; Register_File:rf|qb_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.168      ; 2.329      ;
; 2.154 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 2.268      ;
; 2.186 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.164      ; 2.390      ;
; 2.352 ; Register_File:rf|qa_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; -0.212     ; 2.180      ;
; 2.390 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 2.504      ;
; 2.428 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.065      ; 2.533      ;
; 2.601 ; Register_File:rf|qb_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.155      ; 2.796      ;
; 2.942 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.071      ; 3.053      ;
; 2.948 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.155      ; 3.143      ;
; 2.991 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.101      ;
; 3.036 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.071      ; 3.147      ;
; 3.087 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.197      ;
; 3.094 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.051      ; 3.185      ;
; 3.112 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.165      ; 3.317      ;
; 3.134 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.244      ;
; 3.149 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.069      ; 3.258      ;
; 3.219 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.075      ; 3.334      ;
; 3.225 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.073      ; 3.338      ;
; 3.239 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.165      ; 3.444      ;
; 3.241 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 3.355      ;
; 3.245 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.069      ; 3.354      ;
; 3.273 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.052      ; 3.365      ;
; 3.315 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.169      ; 3.524      ;
; 3.335 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.080      ; 3.455      ;
; 3.335 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.165      ; 3.540      ;
; 3.368 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.071      ; 3.479      ;
; 3.376 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.071      ; 3.487      ;
; 3.382 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.079      ; 3.501      ;
; 3.395 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.075      ; 3.510      ;
; 3.420 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.072      ; 3.532      ;
; 3.424 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.159      ; 3.623      ;
; 3.424 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.073      ; 3.537      ;
; 3.445 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.075      ; 3.560      ;
; 3.448 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.558      ;
; 3.449 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.159      ; 3.648      ;
; 3.451 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.561      ;
; 3.467 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 3.581      ;
; 3.471 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.168      ; 3.679      ;
; 3.472 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.072      ; 3.584      ;
; 3.478 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.085      ; 3.603      ;
; 3.492 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 3.606      ;
; 3.509 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.169      ; 3.718      ;
; 3.514 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.169      ; 3.723      ;
; 3.527 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.079      ; 3.646      ;
; 3.540 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.078      ; 3.658      ;
; 3.546 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.085      ; 3.671      ;
; 3.550 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.168      ; 3.758      ;
; 3.552 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.084      ; 3.676      ;
; 3.567 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.076      ; 3.683      ;
; 3.568 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.678      ;
; 3.587 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 3.701      ;
; 3.588 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.053      ; 3.681      ;
; 3.591 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.161      ; 3.792      ;
; 3.603 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.160      ; 3.803      ;
; 3.606 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.169      ; 3.815      ;
; 3.606 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.069      ; 3.715      ;
; 3.609 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.069      ; 3.718      ;
; 3.625 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.073      ; 3.738      ;
; 3.626 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.053      ; 3.719      ;
; 3.630 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.174      ; 3.844      ;
; 3.637 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 3.751      ;
; 3.646 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.075      ; 3.761      ;
; 3.649 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.084      ; 3.773      ;
; 3.650 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.073      ; 3.763      ;
; 3.670 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.084      ; 3.794      ;
; 3.671 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.063      ; 3.774      ;
; 3.677 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.165      ; 3.882      ;
; 3.685 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.165      ; 3.890      ;
; 3.704 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.169      ; 3.913      ;
; 3.710 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 3.833      ;
; 3.738 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.084      ; 3.862      ;
; 3.740 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.169      ; 3.949      ;
; 3.759 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.075      ; 3.874      ;
; 3.760 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.054      ; 3.854      ;
; 3.787 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.179      ; 4.006      ;
; 3.804 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 3.918      ;
; 3.807 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 3.930      ;
; 3.855 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.179      ; 4.074      ;
; 3.876 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.170      ; 4.086      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|N_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|O_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|Z_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][5] ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RESET'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RESET ; Rise       ; RESET                           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~input|o                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~inputclkctrl|inclk[0]     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~inputclkctrl|outclk       ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[4]   ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[5]   ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[6]   ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[7]   ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[2]   ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[1]   ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[4]|datad ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[5]|datad ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[6]|datad ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[7]|datad ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[8]|datac ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[3]|datac ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[2]|datad ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[1]|datad ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[8]   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~input|i                   ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[3]   ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[8]   ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[1]|datad ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[2]|datad ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[3]|datac ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[8]|datac ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[4]|datad ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[5]|datad ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[6]|datad ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[7]|datad ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[1]   ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[2]   ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[4]   ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[5]   ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[6]   ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[7]   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~inputclkctrl|inclk[0]     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~inputclkctrl|outclk       ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; 4.634  ; 5.162  ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; 5.062  ; 5.600  ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; 4.799  ; 5.355  ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; 4.877  ; 5.335  ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; 4.446  ; 5.019  ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; 4.315  ; 4.875  ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; 4.581  ; 5.133  ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; 4.899  ; 5.404  ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; 4.239  ; 4.836  ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; 4.544  ; 5.120  ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; 5.062  ; 5.600  ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; 4.345  ; 4.866  ; Rise       ; CLK             ;
; OE        ; CLK        ; 0.281  ; 0.408  ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 6.508  ; 6.585  ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 6.508  ; 6.585  ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 5.739  ; 6.198  ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 5.429  ; 5.867  ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; 10.216 ; 10.887 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; 9.769  ; 10.502 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; 9.625  ; 10.166 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; 9.706  ; 10.297 ; Rise       ; CLK             ;
;  RA[3]    ; CLK        ; 9.782  ; 10.432 ; Rise       ; CLK             ;
;  RA[4]    ; CLK        ; 9.838  ; 10.490 ; Rise       ; CLK             ;
;  RA[5]    ; CLK        ; 10.216 ; 10.887 ; Rise       ; CLK             ;
;  RA[6]    ; CLK        ; 10.046 ; 10.690 ; Rise       ; CLK             ;
;  RA[7]    ; CLK        ; 10.076 ; 10.781 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; 10.608 ; 11.121 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; 9.699  ; 10.392 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; 9.307  ; 9.858  ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; 9.411  ; 10.051 ; Rise       ; CLK             ;
;  RB[3]    ; CLK        ; 9.077  ; 9.694  ; Rise       ; CLK             ;
;  RB[4]    ; CLK        ; 9.616  ; 10.169 ; Rise       ; CLK             ;
;  RB[5]    ; CLK        ; 10.608 ; 11.121 ; Rise       ; CLK             ;
;  RB[6]    ; CLK        ; 9.737  ; 10.344 ; Rise       ; CLK             ;
;  RB[7]    ; CLK        ; 9.292  ; 9.894  ; Rise       ; CLK             ;
; RESET     ; CLK        ; 1.990  ; 2.001  ; Rise       ; CLK             ;
; ReadA     ; CLK        ; 3.991  ; 4.542  ; Rise       ; CLK             ;
; ReadB     ; CLK        ; 3.627  ; 4.088  ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; 10.069 ; 10.799 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; 8.980  ; 9.538  ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; 9.009  ; 9.582  ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; 9.000  ; 9.449  ; Rise       ; CLK             ;
;  WAddr[3] ; CLK        ; 8.786  ; 9.349  ; Rise       ; CLK             ;
;  WAddr[4] ; CLK        ; 10.054 ; 10.731 ; Rise       ; CLK             ;
;  WAddr[5] ; CLK        ; 10.069 ; 10.799 ; Rise       ; CLK             ;
;  WAddr[6] ; CLK        ; 9.799  ; 10.441 ; Rise       ; CLK             ;
;  WAddr[7] ; CLK        ; 9.943  ; 10.604 ; Rise       ; CLK             ;
; Write     ; CLK        ; 7.816  ; 8.486  ; Rise       ; CLK             ;
; OP[*]     ; RESET      ; 6.906  ; 7.355  ; Rise       ; RESET           ;
;  OP[0]    ; RESET      ; 6.647  ; 6.751  ; Rise       ; RESET           ;
;  OP[1]    ; RESET      ; 6.906  ; 7.355  ; Rise       ; RESET           ;
;  OP[2]    ; RESET      ; 6.408  ; 6.871  ; Rise       ; RESET           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; -2.353 ; -2.817 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; -2.875 ; -3.396 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; -3.329 ; -3.832 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; -3.389 ; -3.845 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; -3.089 ; -3.609 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; -2.891 ; -3.401 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; -3.103 ; -3.626 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; -3.455 ; -3.960 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; -2.875 ; -3.430 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; -3.233 ; -3.787 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; -3.481 ; -3.986 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; -2.891 ; -3.396 ; Rise       ; CLK             ;
; OE        ; CLK        ; 0.811  ; 0.682  ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 0.419  ; 0.317  ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 0.419  ; 0.317  ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; -1.612 ; -2.039 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; -1.336 ; -1.785 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; -1.623 ; -2.055 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; -2.189 ; -2.696 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; -2.312 ; -2.872 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; -2.209 ; -2.661 ; Rise       ; CLK             ;
;  RA[3]    ; CLK        ; -2.913 ; -3.328 ; Rise       ; CLK             ;
;  RA[4]    ; CLK        ; -1.623 ; -2.055 ; Rise       ; CLK             ;
;  RA[5]    ; CLK        ; -2.447 ; -2.917 ; Rise       ; CLK             ;
;  RA[6]    ; CLK        ; -2.669 ; -3.164 ; Rise       ; CLK             ;
;  RA[7]    ; CLK        ; -1.715 ; -2.163 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; -1.764 ; -2.256 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; -2.775 ; -3.318 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; -1.764 ; -2.256 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; -2.150 ; -2.720 ; Rise       ; CLK             ;
;  RB[3]    ; CLK        ; -2.915 ; -3.360 ; Rise       ; CLK             ;
;  RB[4]    ; CLK        ; -2.374 ; -2.841 ; Rise       ; CLK             ;
;  RB[5]    ; CLK        ; -2.963 ; -3.458 ; Rise       ; CLK             ;
;  RB[6]    ; CLK        ; -1.880 ; -2.328 ; Rise       ; CLK             ;
;  RB[7]    ; CLK        ; -1.876 ; -2.435 ; Rise       ; CLK             ;
; RESET     ; CLK        ; -0.236 ; -0.298 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; -2.176 ; -2.666 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; -1.830 ; -2.278 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; -3.395 ; -3.865 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; -3.618 ; -4.088 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; -3.563 ; -4.000 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; -3.571 ; -4.071 ; Rise       ; CLK             ;
;  WAddr[3] ; CLK        ; -3.395 ; -3.865 ; Rise       ; CLK             ;
;  WAddr[4] ; CLK        ; -4.136 ; -4.581 ; Rise       ; CLK             ;
;  WAddr[5] ; CLK        ; -3.811 ; -4.341 ; Rise       ; CLK             ;
;  WAddr[6] ; CLK        ; -3.890 ; -4.302 ; Rise       ; CLK             ;
;  WAddr[7] ; CLK        ; -3.728 ; -4.207 ; Rise       ; CLK             ;
; Write     ; CLK        ; -2.347 ; -2.721 ; Rise       ; CLK             ;
; OP[*]     ; RESET      ; -0.117 ; -0.216 ; Rise       ; RESET           ;
;  OP[0]    ; RESET      ; -0.117 ; -0.216 ; Rise       ; RESET           ;
;  OP[1]    ; RESET      ; -2.232 ; -2.680 ; Rise       ; RESET           ;
;  OP[2]    ; RESET      ; -2.155 ; -2.580 ; Rise       ; RESET           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 6.859 ; 6.801 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 9.262 ; 9.142 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 8.204 ; 8.096 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 7.255 ; 7.233 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 7.113 ; 7.081 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 9.262 ; 9.142 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 8.282 ; 8.207 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 7.148 ; 7.099 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 7.969 ; 7.915 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 7.094 ; 7.017 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 7.301 ; 7.260 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 6.831 ; 6.752 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 8.013 ; 7.967 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 7.722 ; 7.722 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 6.633 ; 6.573 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 6.605 ; 6.525 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 7.925 ; 7.817 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 7.012 ; 6.987 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 6.877 ; 6.842 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 8.940 ; 8.822 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 8.000 ; 7.923 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 6.911 ; 6.860 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 7.699 ; 7.643 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 6.859 ; 6.781 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 7.058 ; 7.014 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 6.605 ; 6.525 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 7.730 ; 7.682 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 7.456 ; 7.453 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 4.807 ; 4.650 ; 4.908 ; 4.751 ;
; OE         ; OUTPUT[1]   ; 4.994 ; 4.837 ; 5.139 ; 4.982 ;
; OE         ; OUTPUT[2]   ; 4.997 ; 4.840 ; 5.141 ; 4.984 ;
; OE         ; OUTPUT[3]   ; 4.807 ; 4.650 ; 4.908 ; 4.751 ;
; OE         ; OUTPUT[4]   ; 4.807 ; 4.650 ; 4.908 ; 4.751 ;
; OE         ; OUTPUT[5]   ; 4.994 ; 4.837 ; 5.139 ; 4.982 ;
; OE         ; OUTPUT[6]   ; 4.997 ; 4.840 ; 5.141 ; 4.984 ;
; OE         ; OUTPUT[7]   ; 4.433 ; 4.276 ; 4.611 ; 4.454 ;
; OE         ; OUTPUT[8]   ; 4.807 ; 4.650 ; 4.908 ; 4.751 ;
; OE         ; OUTPUT[9]   ; 4.433 ; 4.276 ; 4.611 ; 4.454 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 4.625 ; 4.468 ; 4.729 ; 4.572 ;
; OE         ; OUTPUT[1]   ; 4.805 ; 4.648 ; 4.951 ; 4.794 ;
; OE         ; OUTPUT[2]   ; 4.808 ; 4.651 ; 4.953 ; 4.796 ;
; OE         ; OUTPUT[3]   ; 4.625 ; 4.468 ; 4.729 ; 4.572 ;
; OE         ; OUTPUT[4]   ; 4.625 ; 4.468 ; 4.729 ; 4.572 ;
; OE         ; OUTPUT[5]   ; 4.805 ; 4.648 ; 4.951 ; 4.794 ;
; OE         ; OUTPUT[6]   ; 4.808 ; 4.651 ; 4.953 ; 4.796 ;
; OE         ; OUTPUT[7]   ; 4.266 ; 4.109 ; 4.444 ; 4.287 ;
; OE         ; OUTPUT[8]   ; 4.625 ; 4.468 ; 4.729 ; 4.572 ;
; OE         ; OUTPUT[9]   ; 4.266 ; 4.109 ; 4.444 ; 4.287 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 156.23 MHz ; 156.23 MHz      ; CLK        ;                                                               ;
; 579.71 MHz ; 250.0 MHz       ; RESET      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -5.401 ; -6001.852         ;
; RESET ; -4.183 ; -29.380           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.156 ; 0.000             ;
; RESET ; 0.695 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -2596.000                       ;
; RESET ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                 ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -5.401 ; Register_File:rf|register_arr[121][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 6.336      ;
; -5.388 ; Register_File:rf|register_arr[152][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.407     ; 5.976      ;
; -5.341 ; Register_File:rf|register_arr[153][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.407     ; 5.929      ;
; -5.307 ; Register_File:rf|register_arr[160][0] ; Register_File:rf|qb_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 5.888      ;
; -5.283 ; Register_File:rf|register_arr[181][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.216      ;
; -5.282 ; Register_File:rf|register_arr[227][1] ; Register_File:rf|qb_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.404     ; 5.873      ;
; -5.246 ; Register_File:rf|register_arr[61][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.441     ; 5.800      ;
; -5.212 ; Register_File:rf|register_arr[0][8]   ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.361     ; 5.846      ;
; -5.211 ; Register_File:rf|register_arr[139][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.422     ; 5.784      ;
; -5.196 ; Register_File:rf|register_arr[61][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.453     ; 5.738      ;
; -5.193 ; Register_File:rf|register_arr[189][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.414     ; 5.774      ;
; -5.183 ; Register_File:rf|register_arr[57][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 6.118      ;
; -5.180 ; Register_File:rf|register_arr[9][3]   ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 6.100      ;
; -5.169 ; Register_File:rf|register_arr[14][6]  ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 5.784      ;
; -5.165 ; Register_File:rf|register_arr[17][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.351     ; 5.809      ;
; -5.163 ; Register_File:rf|register_arr[16][3]  ; Register_File:rf|qb_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 6.083      ;
; -5.152 ; Register_File:rf|register_arr[207][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 6.084      ;
; -5.151 ; Register_File:rf|register_arr[224][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.065      ;
; -5.149 ; Register_File:rf|register_arr[240][2] ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.404     ; 5.740      ;
; -5.144 ; Register_File:rf|register_arr[189][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.426     ; 5.713      ;
; -5.143 ; Register_File:rf|register_arr[86][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.370     ; 5.768      ;
; -5.131 ; Register_File:rf|register_arr[143][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 6.069      ;
; -5.127 ; Register_File:rf|register_arr[109][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.421     ; 5.701      ;
; -5.120 ; Register_File:rf|register_arr[161][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.044      ;
; -5.117 ; Register_File:rf|register_arr[54][0]  ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.400     ; 5.712      ;
; -5.114 ; Register_File:rf|register_arr[112][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.424     ; 5.685      ;
; -5.113 ; Register_File:rf|register_arr[38][3]  ; Register_File:rf|qb_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.371     ; 5.737      ;
; -5.102 ; Register_File:rf|register_arr[32][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.395     ; 5.702      ;
; -5.099 ; Register_File:rf|register_arr[177][7] ; Register_File:rf|qb_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.403     ; 5.691      ;
; -5.091 ; Register_File:rf|register_arr[202][8] ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.439     ; 5.647      ;
; -5.091 ; Register_File:rf|register_arr[203][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.405     ; 5.681      ;
; -5.090 ; Register_File:rf|register_arr[42][5]  ; Register_File:rf|qa_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.392     ; 5.693      ;
; -5.090 ; Register_File:rf|register_arr[153][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.415     ; 5.670      ;
; -5.089 ; Register_File:rf|register_arr[38][8]  ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.364     ; 5.720      ;
; -5.084 ; Register_File:rf|register_arr[37][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.410     ; 5.669      ;
; -5.078 ; Register_File:rf|register_arr[202][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.405     ; 5.668      ;
; -5.068 ; Register_File:rf|register_arr[89][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.404     ; 5.659      ;
; -5.067 ; Register_File:rf|register_arr[216][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.415     ; 5.647      ;
; -5.064 ; Register_File:rf|register_arr[155][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.980      ;
; -5.064 ; Register_File:rf|register_arr[96][6]  ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.377     ; 5.682      ;
; -5.064 ; Register_File:rf|register_arr[200][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.377     ; 5.682      ;
; -5.056 ; Register_File:rf|register_arr[11][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.394     ; 5.657      ;
; -5.050 ; Register_File:rf|register_arr[156][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.369     ; 5.676      ;
; -5.049 ; Register_File:rf|register_arr[38][9]  ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.394     ; 5.650      ;
; -5.043 ; Register_File:rf|register_arr[82][4]  ; Register_File:rf|qa_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.409     ; 5.629      ;
; -5.041 ; Register_File:rf|register_arr[91][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.428     ; 5.608      ;
; -5.039 ; Register_File:rf|register_arr[226][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.955      ;
; -5.038 ; Register_File:rf|register_arr[208][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 5.668      ;
; -5.037 ; Register_File:rf|register_arr[38][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.372     ; 5.660      ;
; -5.035 ; Register_File:rf|register_arr[42][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.392     ; 5.638      ;
; -5.035 ; Register_File:rf|register_arr[172][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.384     ; 5.646      ;
; -5.034 ; Register_File:rf|register_arr[0][7]   ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.394     ; 5.635      ;
; -5.033 ; Register_File:rf|register_arr[99][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.406     ; 5.622      ;
; -5.017 ; Register_File:rf|register_arr[232][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.406     ; 5.606      ;
; -5.009 ; Register_File:rf|register_arr[113][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.946      ;
; -5.009 ; Register_File:rf|register_arr[60][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.394     ; 5.610      ;
; -5.004 ; Register_File:rf|register_arr[15][6]  ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.942      ;
; -5.004 ; Register_File:rf|register_arr[8][0]   ; Register_File:rf|qb_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.418     ; 5.581      ;
; -5.003 ; Register_File:rf|register_arr[152][1] ; Register_File:rf|qb_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.417     ; 5.581      ;
; -4.997 ; Register_File:rf|register_arr[41][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.911      ;
; -4.995 ; Register_File:rf|register_arr[97][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.896      ;
; -4.990 ; Register_File:rf|register_arr[65][8]  ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.403     ; 5.582      ;
; -4.980 ; Register_File:rf|register_arr[43][7]  ; Register_File:rf|qb_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.913      ;
; -4.979 ; Register_File:rf|register_arr[190][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.909      ;
; -4.977 ; Register_File:rf|register_arr[11][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.377     ; 5.595      ;
; -4.977 ; Register_File:rf|register_arr[137][9] ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.917      ;
; -4.975 ; Register_File:rf|register_arr[0][9]   ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.401     ; 5.569      ;
; -4.975 ; Register_File:rf|register_arr[101][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.429     ; 5.541      ;
; -4.974 ; Register_File:rf|register_arr[4][3]   ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.890      ;
; -4.967 ; Register_File:rf|register_arr[8][1]   ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.417     ; 5.545      ;
; -4.959 ; Register_File:rf|register_arr[33][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.418     ; 5.536      ;
; -4.958 ; Register_File:rf|register_arr[232][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.405     ; 5.548      ;
; -4.957 ; Register_File:rf|register_arr[238][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.401     ; 5.551      ;
; -4.955 ; Register_File:rf|register_arr[130][8] ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.381     ; 5.569      ;
; -4.955 ; Register_File:rf|register_arr[26][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.889      ;
; -4.952 ; Register_File:rf|register_arr[139][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.882      ;
; -4.951 ; Register_File:rf|register_arr[123][4] ; Register_File:rf|qa_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.372     ; 5.574      ;
; -4.949 ; Register_File:rf|register_arr[24][8]  ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.879      ;
; -4.948 ; Register_File:rf|register_arr[216][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.392     ; 5.551      ;
; -4.948 ; Register_File:rf|register_arr[239][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.430     ; 5.513      ;
; -4.947 ; Register_File:rf|register_arr[176][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.372     ; 5.570      ;
; -4.944 ; Register_File:rf|register_arr[206][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.369     ; 5.570      ;
; -4.942 ; Register_File:rf|register_arr[169][4] ; Register_File:rf|qb_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 5.501      ;
; -4.939 ; Register_File:rf|register_arr[240][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.406     ; 5.528      ;
; -4.936 ; Register_File:rf|register_arr[193][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.438     ; 5.493      ;
; -4.934 ; Register_File:rf|register_arr[137][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.836      ;
; -4.931 ; Register_File:rf|register_arr[24][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.848      ;
; -4.928 ; Register_File:rf|register_arr[82][7]  ; Register_File:rf|qb_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.391     ; 5.532      ;
; -4.926 ; Register_File:rf|register_arr[37][2]  ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.410     ; 5.511      ;
; -4.924 ; Register_File:rf|register_arr[49][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.839      ;
; -4.919 ; Register_File:rf|register_arr[54][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.407     ; 5.507      ;
; -4.917 ; Register_File:rf|register_arr[135][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.386     ; 5.526      ;
; -4.914 ; Register_File:rf|register_arr[214][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.354     ; 5.555      ;
; -4.912 ; Register_File:rf|register_arr[230][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.828      ;
; -4.912 ; Register_File:rf|register_arr[149][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 5.817      ;
; -4.911 ; Register_File:rf|register_arr[1][3]   ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 5.831      ;
; -4.901 ; Register_File:rf|register_arr[222][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.387     ; 5.509      ;
; -4.900 ; Register_File:rf|register_arr[113][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.815      ;
; -4.896 ; Register_File:rf|register_arr[158][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.369     ; 5.522      ;
; -4.895 ; Register_File:rf|register_arr[53][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.409     ; 5.481      ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RESET'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.183 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.016     ; 4.372      ;
; -4.179 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.006     ; 4.378      ;
; -4.023 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.007     ; 4.221      ;
; -4.009 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.018     ; 4.196      ;
; -3.982 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.013     ; 4.174      ;
; -3.952 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 4.140      ;
; -3.939 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.018     ; 4.126      ;
; -3.876 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.012     ; 4.069      ;
; -3.853 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.023     ; 4.035      ;
; -3.824 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.018     ; 4.011      ;
; -3.822 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.018     ; 4.009      ;
; -3.811 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.026     ; 3.996      ;
; -3.807 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.016     ; 4.002      ;
; -3.762 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 4.009      ;
; -3.758 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.088     ; 4.015      ;
; -3.755 ; Register_File:rf|qa_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 3.936      ;
; -3.744 ; Register_File:rf|qb_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.018     ; 3.931      ;
; -3.743 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 3.931      ;
; -3.663 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 3.851      ;
; -3.660 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.109     ; 3.896      ;
; -3.658 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.021     ; 3.842      ;
; -3.646 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.017     ; 3.840      ;
; -3.629 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.118     ; 3.856      ;
; -3.628 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.097     ; 3.875      ;
; -3.624 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.087     ; 3.881      ;
; -3.610 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.023     ; 3.798      ;
; -3.610 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.089     ; 3.866      ;
; -3.594 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.088     ; 3.929      ;
; -3.588 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.100     ; 3.833      ;
; -3.580 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.027     ; 3.764      ;
; -3.575 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.087     ; 3.911      ;
; -3.563 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.097     ; 3.889      ;
; -3.562 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.018     ; 3.749      ;
; -3.561 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.095     ; 3.811      ;
; -3.553 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.119     ; 3.779      ;
; -3.531 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.777      ;
; -3.526 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.100     ; 3.771      ;
; -3.510 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.834      ;
; -3.487 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.812      ;
; -3.475 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.088     ; 3.731      ;
; -3.455 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.094     ; 3.706      ;
; -3.454 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.699      ;
; -3.451 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.096     ; 3.695      ;
; -3.450 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.087     ; 3.703      ;
; -3.447 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.086     ; 3.701      ;
; -3.428 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.115     ; 3.658      ;
; -3.427 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.094     ; 3.677      ;
; -3.409 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.100     ; 3.654      ;
; -3.408 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.093     ; 3.738      ;
; -3.403 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.100     ; 3.648      ;
; -3.397 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.643      ;
; -3.391 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.636      ;
; -3.366 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.608      ;
; -3.365 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.018     ; 3.552      ;
; -3.362 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.094     ; 3.691      ;
; -3.343 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.097     ; 3.586      ;
; -3.323 ; Register_File:rf|qb_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.028     ; 3.500      ;
; -3.322 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.568      ;
; -3.321 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.093     ; 3.572      ;
; -3.318 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.105     ; 3.558      ;
; -3.318 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.108     ; 3.555      ;
; -3.291 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.120     ; 3.505      ;
; -3.277 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.519      ;
; -3.267 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.028     ; 3.450      ;
; -3.264 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.092     ; 3.512      ;
; -3.250 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.093     ; 3.497      ;
; -3.249 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.491      ;
; -3.242 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.488      ;
; -3.237 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.103     ; 3.479      ;
; -3.190 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.028     ; 3.373      ;
; -3.169 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.022     ; 3.358      ;
; -3.143 ; Register_File:rf|qa_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.372     ; 2.976      ;
; -3.141 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.100     ; 3.386      ;
; -3.140 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.097     ; 3.383      ;
; -3.103 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.102     ; 3.345      ;
; -3.090 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.117     ; 3.307      ;
; -3.080 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.404      ;
; -3.007 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.252      ;
; -2.971 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.216      ;
; -2.967 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.209      ;
; -2.942 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.099     ; 3.266      ;
; -2.926 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.101     ; 3.165      ;
; -2.865 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.111      ;
; -2.851 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.100     ; 3.096      ;
; -2.831 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.111     ; 3.054      ;
; -2.830 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.098     ; 3.072      ;
; -2.733 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.121     ; 2.946      ;
; -2.731 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.102     ; 3.052      ;
; -2.699 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.120     ; 2.924      ;
; -2.592 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.097     ; 2.835      ;
; -0.725 ; ALU:sweden_is_great|sum_or[4] ; ALU:sweden_is_great|sum_or[3] ; RESET        ; RESET       ; 1.000        ; 0.030      ; 0.986      ;
; -0.691 ; ALU:sweden_is_great|sum_or[8] ; ALU:sweden_is_great|sum_or[7] ; RESET        ; RESET       ; 1.000        ; -0.126     ; 0.930      ;
; -0.680 ; ALU:sweden_is_great|sum_or[5] ; ALU:sweden_is_great|sum_or[4] ; RESET        ; RESET       ; 1.000        ; -0.041     ; 1.082      ;
; -0.617 ; ALU:sweden_is_great|sum_or[7] ; ALU:sweden_is_great|sum_or[6] ; RESET        ; RESET       ; 1.000        ; -0.039     ; 0.938      ;
; -0.607 ; ALU:sweden_is_great|sum_or[6] ; ALU:sweden_is_great|sum_or[5] ; RESET        ; RESET       ; 1.000        ; -0.042     ; 0.929      ;
; -0.578 ; ALU:sweden_is_great|sum_or[3] ; ALU:sweden_is_great|sum_or[2] ; RESET        ; RESET       ; 1.000        ; -0.136     ; 0.807      ;
; -0.491 ; ALU:sweden_is_great|sum_or[2] ; ALU:sweden_is_great|sum_or[1] ; RESET        ; RESET       ; 1.000        ; -0.042     ; 0.803      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                    ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.156 ; ALU:sweden_is_great|sum_or[1] ; ALU:sweden_is_great|Z_Flag            ; RESET        ; CLK         ; 0.000        ; 0.111      ; 0.451      ;
; 0.191 ; RESET                         ; ALU:sweden_is_great|SUM[9]            ; RESET        ; CLK         ; 0.000        ; 2.266      ; 2.641      ;
; 0.359 ; RESET                         ; Register_File:rf|register_arr[74][3]  ; RESET        ; CLK         ; 0.000        ; 2.587      ; 3.130      ;
; 0.368 ; RESET                         ; Register_File:rf|register_arr[245][5] ; RESET        ; CLK         ; 0.000        ; 2.605      ; 3.157      ;
; 0.368 ; RESET                         ; Register_File:rf|register_arr[141][6] ; RESET        ; CLK         ; 0.000        ; 2.640      ; 3.192      ;
; 0.370 ; RESET                         ; Register_File:rf|register_arr[91][5]  ; RESET        ; CLK         ; 0.000        ; 2.622      ; 3.176      ;
; 0.370 ; RESET                         ; Register_File:rf|register_arr[94][6]  ; RESET        ; CLK         ; 0.000        ; 2.595      ; 3.149      ;
; 0.371 ; RESET                         ; Register_File:rf|register_arr[119][5] ; RESET        ; CLK         ; 0.000        ; 2.598      ; 3.153      ;
; 0.375 ; RESET                         ; Register_File:rf|register_arr[194][1] ; RESET        ; CLK         ; 0.000        ; 2.568      ; 3.127      ;
; 0.378 ; RESET                         ; Register_File:rf|register_arr[82][2]  ; RESET        ; CLK         ; 0.000        ; 2.607      ; 3.169      ;
; 0.383 ; RESET                         ; Register_File:rf|register_arr[241][5] ; RESET        ; CLK         ; 0.000        ; 2.571      ; 3.138      ;
; 0.388 ; RESET                         ; Register_File:rf|register_arr[0][5]   ; RESET        ; CLK         ; 0.000        ; 2.605      ; 3.177      ;
; 0.388 ; RESET                         ; Register_File:rf|register_arr[232][8] ; RESET        ; CLK         ; 0.000        ; 2.599      ; 3.171      ;
; 0.389 ; RESET                         ; Register_File:rf|register_arr[231][6] ; RESET        ; CLK         ; 0.000        ; 2.612      ; 3.185      ;
; 0.390 ; RESET                         ; Register_File:rf|register_arr[110][5] ; RESET        ; CLK         ; 0.000        ; 2.577      ; 3.151      ;
; 0.391 ; RESET                         ; Register_File:rf|register_arr[3][0]   ; RESET        ; CLK         ; 0.000        ; 2.599      ; 3.174      ;
; 0.391 ; RESET                         ; Register_File:rf|register_arr[8][1]   ; RESET        ; CLK         ; 0.000        ; 2.611      ; 3.186      ;
; 0.391 ; RESET                         ; Register_File:rf|register_arr[249][5] ; RESET        ; CLK         ; 0.000        ; 2.606      ; 3.181      ;
; 0.392 ; RESET                         ; Register_File:rf|register_arr[93][5]  ; RESET        ; CLK         ; 0.000        ; 2.634      ; 3.210      ;
; 0.395 ; RESET                         ; Register_File:rf|register_arr[90][1]  ; RESET        ; CLK         ; 0.000        ; 2.558      ; 3.137      ;
; 0.397 ; RESET                         ; Register_File:rf|register_arr[38][9]  ; RESET        ; CLK         ; 0.000        ; 2.598      ; 3.179      ;
; 0.399 ; RESET                         ; Register_File:rf|register_arr[74][1]  ; RESET        ; CLK         ; 0.000        ; 2.587      ; 3.170      ;
; 0.401 ; RESET                         ; Register_File:rf|register_arr[251][6] ; RESET        ; CLK         ; 0.000        ; 2.579      ; 3.164      ;
; 0.405 ; RESET                         ; Register_File:rf|register_arr[0][3]   ; RESET        ; CLK         ; 0.000        ; 2.605      ; 3.194      ;
; 0.405 ; RESET                         ; Register_File:rf|register_arr[119][3] ; RESET        ; CLK         ; 0.000        ; 2.598      ; 3.187      ;
; 0.405 ; RESET                         ; Register_File:rf|register_arr[38][5]  ; RESET        ; CLK         ; 0.000        ; 2.565      ; 3.154      ;
; 0.405 ; RESET                         ; Register_File:rf|register_arr[112][6] ; RESET        ; CLK         ; 0.000        ; 2.618      ; 3.207      ;
; 0.409 ; RESET                         ; Register_File:rf|register_arr[247][5] ; RESET        ; CLK         ; 0.000        ; 2.597      ; 3.190      ;
; 0.414 ; RESET                         ; Register_File:rf|register_arr[8][2]   ; RESET        ; CLK         ; 0.000        ; 2.611      ; 3.209      ;
; 0.415 ; RESET                         ; Register_File:rf|register_arr[200][1] ; RESET        ; CLK         ; 0.000        ; 2.587      ; 3.186      ;
; 0.416 ; RESET                         ; Register_File:rf|register_arr[186][2] ; RESET        ; CLK         ; 0.000        ; 2.572      ; 3.172      ;
; 0.417 ; RESET                         ; Register_File:rf|register_arr[211][2] ; RESET        ; CLK         ; 0.000        ; 2.579      ; 3.180      ;
; 0.418 ; RESET                         ; Register_File:rf|register_arr[157][5] ; RESET        ; CLK         ; 0.000        ; 2.607      ; 3.209      ;
; 0.418 ; RESET                         ; Register_File:rf|register_arr[112][9] ; RESET        ; CLK         ; 0.000        ; 2.618      ; 3.220      ;
; 0.418 ; RESET                         ; Register_File:rf|register_arr[245][8] ; RESET        ; CLK         ; 0.000        ; 2.605      ; 3.207      ;
; 0.419 ; RESET                         ; Register_File:rf|register_arr[120][2] ; RESET        ; CLK         ; 0.000        ; 2.571      ; 3.174      ;
; 0.419 ; RESET                         ; Register_File:rf|register_arr[241][4] ; RESET        ; CLK         ; 0.000        ; 2.602      ; 3.205      ;
; 0.419 ; RESET                         ; Register_File:rf|register_arr[94][8]  ; RESET        ; CLK         ; 0.000        ; 2.595      ; 3.198      ;
; 0.421 ; RESET                         ; Register_File:rf|register_arr[131][3] ; RESET        ; CLK         ; 0.000        ; 2.569      ; 3.174      ;
; 0.421 ; RESET                         ; Register_File:rf|register_arr[232][3] ; RESET        ; CLK         ; 0.000        ; 2.599      ; 3.204      ;
; 0.421 ; RESET                         ; Register_File:rf|register_arr[34][9]  ; RESET        ; CLK         ; 0.000        ; 2.572      ; 3.177      ;
; 0.424 ; RESET                         ; Register_File:rf|register_arr[10][0]  ; RESET        ; CLK         ; 0.000        ; 2.597      ; 3.205      ;
; 0.424 ; RESET                         ; Register_File:rf|register_arr[73][6]  ; RESET        ; CLK         ; 0.000        ; 2.630      ; 3.238      ;
; 0.424 ; RESET                         ; Register_File:rf|register_arr[203][8] ; RESET        ; CLK         ; 0.000        ; 2.599      ; 3.207      ;
; 0.425 ; RESET                         ; ALU:sweden_is_great|N_Flag            ; RESET        ; CLK         ; 0.000        ; 2.616      ; 3.225      ;
; 0.427 ; RESET                         ; Register_File:rf|register_arr[34][8]  ; RESET        ; CLK         ; 0.000        ; 2.586      ; 3.197      ;
; 0.427 ; RESET                         ; Register_File:rf|register_arr[254][8] ; RESET        ; CLK         ; 0.000        ; 2.613      ; 3.224      ;
; 0.429 ; RESET                         ; Register_File:rf|register_arr[42][1]  ; RESET        ; CLK         ; 0.000        ; 2.603      ; 3.216      ;
; 0.429 ; RESET                         ; Register_File:rf|register_arr[94][7]  ; RESET        ; CLK         ; 0.000        ; 2.604      ; 3.217      ;
; 0.431 ; RESET                         ; Register_File:rf|register_arr[247][2] ; RESET        ; CLK         ; 0.000        ; 2.571      ; 3.186      ;
; 0.432 ; RESET                         ; Register_File:rf|register_arr[247][3] ; RESET        ; CLK         ; 0.000        ; 2.572      ; 3.188      ;
; 0.433 ; RESET                         ; Register_File:rf|register_arr[17][4]  ; RESET        ; CLK         ; 0.000        ; 2.574      ; 3.191      ;
; 0.434 ; RESET                         ; Register_File:rf|register_arr[196][6] ; RESET        ; CLK         ; 0.000        ; 2.594      ; 3.212      ;
; 0.435 ; RESET                         ; Register_File:rf|register_arr[0][1]   ; RESET        ; CLK         ; 0.000        ; 2.605      ; 3.224      ;
; 0.438 ; RESET                         ; Register_File:rf|register_arr[33][5]  ; RESET        ; CLK         ; 0.000        ; 2.612      ; 3.234      ;
; 0.438 ; RESET                         ; Register_File:rf|register_arr[50][5]  ; RESET        ; CLK         ; 0.000        ; 2.581      ; 3.203      ;
; 0.440 ; RESET                         ; Register_File:rf|register_arr[22][1]  ; RESET        ; CLK         ; 0.000        ; 2.585      ; 3.209      ;
; 0.441 ; RESET                         ; Register_File:rf|register_arr[82][0]  ; RESET        ; CLK         ; 0.000        ; 2.607      ; 3.232      ;
; 0.441 ; RESET                         ; Register_File:rf|register_arr[15][1]  ; RESET        ; CLK         ; 0.000        ; 2.577      ; 3.202      ;
; 0.441 ; RESET                         ; Register_File:rf|register_arr[33][1]  ; RESET        ; CLK         ; 0.000        ; 2.612      ; 3.237      ;
; 0.441 ; RESET                         ; Register_File:rf|register_arr[135][2] ; RESET        ; CLK         ; 0.000        ; 2.573      ; 3.198      ;
; 0.443 ; RESET                         ; Register_File:rf|register_arr[120][1] ; RESET        ; CLK         ; 0.000        ; 2.626      ; 3.253      ;
; 0.443 ; RESET                         ; Register_File:rf|register_arr[129][2] ; RESET        ; CLK         ; 0.000        ; 2.575      ; 3.202      ;
; 0.443 ; RESET                         ; Register_File:rf|register_arr[139][5] ; RESET        ; CLK         ; 0.000        ; 2.616      ; 3.243      ;
; 0.443 ; RESET                         ; Register_File:rf|register_arr[193][6] ; RESET        ; CLK         ; 0.000        ; 2.632      ; 3.259      ;
; 0.446 ; RESET                         ; Register_File:rf|register_arr[241][1] ; RESET        ; CLK         ; 0.000        ; 2.605      ; 3.235      ;
; 0.446 ; RESET                         ; Register_File:rf|register_arr[126][8] ; RESET        ; CLK         ; 0.000        ; 2.569      ; 3.199      ;
; 0.447 ; RESET                         ; Register_File:rf|register_arr[204][1] ; RESET        ; CLK         ; 0.000        ; 2.652      ; 3.283      ;
; 0.447 ; RESET                         ; Register_File:rf|register_arr[247][6] ; RESET        ; CLK         ; 0.000        ; 2.597      ; 3.228      ;
; 0.447 ; RESET                         ; Register_File:rf|register_arr[65][8]  ; RESET        ; CLK         ; 0.000        ; 2.614      ; 3.245      ;
; 0.448 ; RESET                         ; Register_File:rf|register_arr[216][1] ; RESET        ; CLK         ; 0.000        ; 2.609      ; 3.241      ;
; 0.449 ; RESET                         ; Register_File:rf|register_arr[128][6] ; RESET        ; CLK         ; 0.000        ; 2.598      ; 3.231      ;
; 0.449 ; RESET                         ; Register_File:rf|register_arr[230][8] ; RESET        ; CLK         ; 0.000        ; 2.602      ; 3.235      ;
; 0.450 ; RESET                         ; Register_File:rf|register_arr[191][7] ; RESET        ; CLK         ; 0.000        ; 2.601      ; 3.235      ;
; 0.451 ; RESET                         ; Register_File:rf|register_arr[33][9]  ; RESET        ; CLK         ; 0.000        ; 2.612      ; 3.247      ;
; 0.452 ; RESET                         ; Register_File:rf|register_arr[153][5] ; RESET        ; CLK         ; 0.000        ; 2.597      ; 3.233      ;
; 0.452 ; RESET                         ; Register_File:rf|register_arr[109][6] ; RESET        ; CLK         ; 0.000        ; 2.614      ; 3.250      ;
; 0.452 ; RESET                         ; Register_File:rf|register_arr[17][8]  ; RESET        ; CLK         ; 0.000        ; 2.568      ; 3.204      ;
; 0.453 ; RESET                         ; Register_File:rf|register_arr[240][0] ; RESET        ; CLK         ; 0.000        ; 2.600      ; 3.237      ;
; 0.453 ; RESET                         ; Register_File:rf|register_arr[254][5] ; RESET        ; CLK         ; 0.000        ; 2.577      ; 3.214      ;
; 0.453 ; RESET                         ; Register_File:rf|register_arr[129][9] ; RESET        ; CLK         ; 0.000        ; 2.575      ; 3.212      ;
; 0.453 ; RESET                         ; Register_File:rf|register_arr[37][9]  ; RESET        ; CLK         ; 0.000        ; 2.597      ; 3.234      ;
; 0.455 ; RESET                         ; Register_File:rf|register_arr[141][5] ; RESET        ; CLK         ; 0.000        ; 2.640      ; 3.279      ;
; 0.455 ; RESET                         ; Register_File:rf|register_arr[135][6] ; RESET        ; CLK         ; 0.000        ; 2.600      ; 3.239      ;
; 0.457 ; RESET                         ; Register_File:rf|register_arr[153][8] ; RESET        ; CLK         ; 0.000        ; 2.602      ; 3.243      ;
; 0.458 ; RESET                         ; Register_File:rf|register_arr[2][1]   ; RESET        ; CLK         ; 0.000        ; 2.579      ; 3.221      ;
; 0.459 ; RESET                         ; Register_File:rf|register_arr[232][1] ; RESET        ; CLK         ; 0.000        ; 2.595      ; 3.238      ;
; 0.460 ; RESET                         ; Register_File:rf|register_arr[222][2] ; RESET        ; CLK         ; 0.000        ; 2.587      ; 3.231      ;
; 0.461 ; RESET                         ; Register_File:rf|register_arr[136][1] ; RESET        ; CLK         ; 0.000        ; 2.583      ; 3.228      ;
; 0.461 ; RESET                         ; Register_File:rf|register_arr[53][2]  ; RESET        ; CLK         ; 0.000        ; 2.620      ; 3.265      ;
; 0.461 ; RESET                         ; Register_File:rf|register_arr[133][3] ; RESET        ; CLK         ; 0.000        ; 2.603      ; 3.248      ;
; 0.461 ; RESET                         ; Register_File:rf|register_arr[94][3]  ; RESET        ; CLK         ; 0.000        ; 2.566      ; 3.211      ;
; 0.461 ; RESET                         ; Register_File:rf|register_arr[191][8] ; RESET        ; CLK         ; 0.000        ; 2.575      ; 3.220      ;
; 0.462 ; RESET                         ; Register_File:rf|register_arr[140][3] ; RESET        ; CLK         ; 0.000        ; 2.596      ; 3.242      ;
; 0.463 ; RESET                         ; Register_File:rf|register_arr[244][0] ; RESET        ; CLK         ; 0.000        ; 2.583      ; 3.230      ;
; 0.463 ; RESET                         ; Register_File:rf|register_arr[42][6]  ; RESET        ; CLK         ; 0.000        ; 2.603      ; 3.250      ;
; 0.463 ; RESET                         ; Register_File:rf|register_arr[223][9] ; RESET        ; CLK         ; 0.000        ; 2.608      ; 3.255      ;
; 0.465 ; RESET                         ; Register_File:rf|register_arr[225][1] ; RESET        ; CLK         ; 0.000        ; 2.586      ; 3.235      ;
; 0.465 ; RESET                         ; Register_File:rf|register_arr[82][3]  ; RESET        ; CLK         ; 0.000        ; 2.594      ; 3.243      ;
; 0.465 ; RESET                         ; Register_File:rf|register_arr[112][8] ; RESET        ; CLK         ; 0.000        ; 2.618      ; 3.267      ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RESET'                                                                                                          ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.695 ; ALU:sweden_is_great|sum_or[2] ; ALU:sweden_is_great|sum_or[1] ; RESET        ; RESET       ; 0.000        ; 0.038      ; 0.733      ;
; 0.769 ; ALU:sweden_is_great|sum_or[7] ; ALU:sweden_is_great|sum_or[6] ; RESET        ; RESET       ; 0.000        ; 0.043      ; 0.812      ;
; 0.776 ; ALU:sweden_is_great|sum_or[6] ; ALU:sweden_is_great|sum_or[5] ; RESET        ; RESET       ; 0.000        ; 0.040      ; 0.816      ;
; 0.789 ; ALU:sweden_is_great|sum_or[3] ; ALU:sweden_is_great|sum_or[2] ; RESET        ; RESET       ; 0.000        ; -0.052     ; 0.737      ;
; 0.809 ; ALU:sweden_is_great|sum_or[4] ; ALU:sweden_is_great|sum_or[3] ; RESET        ; RESET       ; 0.000        ; 0.115      ; 0.924      ;
; 0.858 ; ALU:sweden_is_great|sum_or[8] ; ALU:sweden_is_great|sum_or[7] ; RESET        ; RESET       ; 0.000        ; -0.041     ; 0.817      ;
; 0.874 ; ALU:sweden_is_great|sum_or[5] ; ALU:sweden_is_great|sum_or[4] ; RESET        ; RESET       ; 0.000        ; 0.041      ; 0.915      ;
; 1.370 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.045      ; 1.455      ;
; 1.493 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.061      ; 1.594      ;
; 1.504 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.037      ; 1.581      ;
; 1.516 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.132      ; 1.688      ;
; 1.539 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 1.637      ;
; 1.549 ; Register_File:rf|qa_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.137      ; 1.726      ;
; 1.669 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.035      ; 1.744      ;
; 1.681 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 1.780      ;
; 1.861 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 1.960      ;
; 1.900 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.048      ; 1.988      ;
; 1.908 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.055      ; 2.003      ;
; 1.950 ; Register_File:rf|qb_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 2.133      ;
; 1.991 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.060      ; 2.091      ;
; 1.997 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.138      ; 2.175      ;
; 2.137 ; Register_File:rf|qa_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; -0.197     ; 1.980      ;
; 2.163 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 2.262      ;
; 2.213 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.053      ; 2.306      ;
; 2.359 ; Register_File:rf|qb_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.133      ; 2.532      ;
; 2.632 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.060      ; 2.732      ;
; 2.686 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.133      ; 2.859      ;
; 2.698 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 2.797      ;
; 2.723 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.056      ; 2.819      ;
; 2.796 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.055      ; 2.891      ;
; 2.809 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 2.908      ;
; 2.811 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 2.994      ;
; 2.830 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.039      ; 2.909      ;
; 2.841 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 2.939      ;
; 2.893 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.060      ; 2.993      ;
; 2.908 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.060      ; 3.008      ;
; 2.914 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 3.097      ;
; 2.922 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 3.021      ;
; 2.939 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.054      ; 3.033      ;
; 2.996 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.144      ; 3.180      ;
; 2.997 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.036      ; 3.073      ;
; 3.005 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.139      ; 3.184      ;
; 3.018 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.060      ; 3.118      ;
; 3.023 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 3.122      ;
; 3.026 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.065      ; 3.131      ;
; 3.034 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.064      ; 3.138      ;
; 3.077 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.064      ; 3.181      ;
; 3.099 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.060      ; 3.199      ;
; 3.102 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 3.200      ;
; 3.105 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 3.203      ;
; 3.112 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.222      ;
; 3.117 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.137      ; 3.294      ;
; 3.121 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 3.304      ;
; 3.125 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 3.223      ;
; 3.126 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 3.225      ;
; 3.129 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.063      ; 3.232      ;
; 3.141 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.133      ; 3.314      ;
; 3.153 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 3.252      ;
; 3.155 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 3.253      ;
; 3.175 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 3.358      ;
; 3.188 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.064      ; 3.292      ;
; 3.189 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.071      ; 3.300      ;
; 3.190 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 3.373      ;
; 3.194 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 3.377      ;
; 3.206 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.069      ; 3.315      ;
; 3.207 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 3.305      ;
; 3.208 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.061      ; 3.309      ;
; 3.218 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.063      ; 3.321      ;
; 3.220 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.063      ; 3.323      ;
; 3.229 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.041      ; 3.310      ;
; 3.248 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.138      ; 3.426      ;
; 3.264 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 3.363      ;
; 3.268 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.057      ; 3.365      ;
; 3.269 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 3.367      ;
; 3.272 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.062      ; 3.374      ;
; 3.284 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.134      ; 3.458      ;
; 3.284 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.037      ; 3.361      ;
; 3.290 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.144      ; 3.474      ;
; 3.294 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.148      ; 3.482      ;
; 3.296 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.060      ; 3.396      ;
; 3.296 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.069      ; 3.405      ;
; 3.296 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.058      ; 3.394      ;
; 3.300 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 3.483      ;
; 3.302 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.412      ;
; 3.305 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.142      ; 3.487      ;
; 3.307 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.047      ; 3.394      ;
; 3.316 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.147      ; 3.503      ;
; 3.349 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.068      ; 3.457      ;
; 3.370 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.143      ; 3.553      ;
; 3.373 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.070      ; 3.483      ;
; 3.392 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.060      ; 3.492      ;
; 3.394 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.153      ; 3.587      ;
; 3.403 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.038      ; 3.481      ;
; 3.439 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.059      ; 3.538      ;
; 3.445 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.069      ; 3.554      ;
; 3.471 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.154      ; 3.665      ;
; 3.490 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.144      ; 3.674      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|N_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|O_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|Z_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][5] ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RESET'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RESET ; Rise       ; RESET                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~input|o                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~inputclkctrl|inclk[0]     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~inputclkctrl|outclk       ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[4]   ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[5]   ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[6]   ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[7]   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[1]   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[2]   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[4]|datad ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[5]|datad ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[6]|datad ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[7]|datad ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[8]|datac ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[1]|datad ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[2]|datad ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[3]|datac ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[8]   ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~input|i                   ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[3]   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[8]   ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[1]|datad ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[2]|datad ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[3]|datac ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[8]|datac ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[4]|datad ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[5]|datad ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[6]|datad ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[7]|datad ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[1]   ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[2]   ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[4]   ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[5]   ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[6]   ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[7]   ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~inputclkctrl|inclk[0]     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~inputclkctrl|outclk       ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IE        ; CLK        ; 4.087 ; 4.502 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; 4.524 ; 4.905 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; 4.302 ; 4.698 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; 4.379 ; 4.653 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; 3.975 ; 4.375 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; 3.849 ; 4.231 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; 4.096 ; 4.472 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; 4.379 ; 4.727 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; 3.782 ; 4.212 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; 4.077 ; 4.474 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; 4.524 ; 4.905 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; 3.890 ; 4.244 ; Rise       ; CLK             ;
; OE        ; CLK        ; 0.275 ; 0.425 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 5.934 ; 6.068 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 5.934 ; 6.068 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 5.098 ; 5.422 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 4.816 ; 5.119 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; 9.178 ; 9.622 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; 8.866 ; 9.419 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; 8.591 ; 8.970 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; 8.733 ; 9.167 ; Rise       ; CLK             ;
;  RA[3]    ; CLK        ; 8.853 ; 9.276 ; Rise       ; CLK             ;
;  RA[4]    ; CLK        ; 8.868 ; 9.324 ; Rise       ; CLK             ;
;  RA[5]    ; CLK        ; 9.178 ; 9.622 ; Rise       ; CLK             ;
;  RA[6]    ; CLK        ; 8.979 ; 9.437 ; Rise       ; CLK             ;
;  RA[7]    ; CLK        ; 9.027 ; 9.516 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; 9.538 ; 9.844 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; 8.787 ; 9.239 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; 8.329 ; 8.683 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; 8.424 ; 8.910 ; Rise       ; CLK             ;
;  RB[3]    ; CLK        ; 8.095 ; 8.535 ; Rise       ; CLK             ;
;  RB[4]    ; CLK        ; 8.588 ; 9.027 ; Rise       ; CLK             ;
;  RB[5]    ; CLK        ; 9.538 ; 9.844 ; Rise       ; CLK             ;
;  RB[6]    ; CLK        ; 8.717 ; 9.205 ; Rise       ; CLK             ;
;  RB[7]    ; CLK        ; 8.330 ; 8.769 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 1.802 ; 1.884 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; 3.560 ; 3.975 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; 3.232 ; 3.554 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; 9.166 ; 9.566 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; 8.169 ; 8.459 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; 8.182 ; 8.512 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; 8.056 ; 8.526 ; Rise       ; CLK             ;
;  WAddr[3] ; CLK        ; 7.986 ; 8.294 ; Rise       ; CLK             ;
;  WAddr[4] ; CLK        ; 9.151 ; 9.505 ; Rise       ; CLK             ;
;  WAddr[5] ; CLK        ; 9.166 ; 9.566 ; Rise       ; CLK             ;
;  WAddr[6] ; CLK        ; 8.923 ; 9.247 ; Rise       ; CLK             ;
;  WAddr[7] ; CLK        ; 9.050 ; 9.395 ; Rise       ; CLK             ;
; Write     ; CLK        ; 7.106 ; 7.498 ; Rise       ; CLK             ;
; OP[*]     ; RESET      ; 6.175 ; 6.486 ; Rise       ; RESET           ;
;  OP[0]    ; RESET      ; 6.016 ; 6.170 ; Rise       ; RESET           ;
;  OP[1]    ; RESET      ; 6.175 ; 6.486 ; Rise       ; RESET           ;
;  OP[2]    ; RESET      ; 5.688 ; 6.093 ; Rise       ; RESET           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; -2.056 ; -2.429 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; -2.549 ; -2.913 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; -2.981 ; -3.323 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; -3.031 ; -3.319 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; -2.747 ; -3.099 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; -2.579 ; -2.913 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; -2.759 ; -3.131 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; -3.084 ; -3.424 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; -2.549 ; -2.954 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; -2.890 ; -3.265 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; -3.093 ; -3.441 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; -2.562 ; -2.916 ; Rise       ; CLK             ;
; OE        ; CLK        ; 0.708  ; 0.570  ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 0.346  ; 0.250  ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 0.346  ; 0.250  ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; -1.366 ; -1.714 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; -1.122 ; -1.473 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; -1.386 ; -1.726 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; -1.899 ; -2.312 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; -2.042 ; -2.465 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; -1.916 ; -2.262 ; Rise       ; CLK             ;
;  RA[3]    ; CLK        ; -2.542 ; -2.885 ; Rise       ; CLK             ;
;  RA[4]    ; CLK        ; -1.386 ; -1.726 ; Rise       ; CLK             ;
;  RA[5]    ; CLK        ; -2.148 ; -2.519 ; Rise       ; CLK             ;
;  RA[6]    ; CLK        ; -2.325 ; -2.732 ; Rise       ; CLK             ;
;  RA[7]    ; CLK        ; -1.465 ; -1.830 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; -1.513 ; -1.907 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; -2.443 ; -2.866 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; -1.513 ; -1.907 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; -1.882 ; -2.338 ; Rise       ; CLK             ;
;  RB[3]    ; CLK        ; -2.534 ; -2.907 ; Rise       ; CLK             ;
;  RB[4]    ; CLK        ; -2.062 ; -2.445 ; Rise       ; CLK             ;
;  RB[5]    ; CLK        ; -2.615 ; -3.001 ; Rise       ; CLK             ;
;  RB[6]    ; CLK        ; -1.621 ; -1.971 ; Rise       ; CLK             ;
;  RB[7]    ; CLK        ; -1.624 ; -2.062 ; Rise       ; CLK             ;
; RESET     ; CLK        ; -0.231 ; -0.323 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; -1.906 ; -2.301 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; -1.571 ; -1.951 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; -3.022 ; -3.359 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; -3.230 ; -3.555 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; -3.118 ; -3.525 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; -3.167 ; -3.578 ; Rise       ; CLK             ;
;  WAddr[3] ; CLK        ; -3.022 ; -3.359 ; Rise       ; CLK             ;
;  WAddr[4] ; CLK        ; -3.683 ; -3.994 ; Rise       ; CLK             ;
;  WAddr[5] ; CLK        ; -3.414 ; -3.782 ; Rise       ; CLK             ;
;  WAddr[6] ; CLK        ; -3.459 ; -3.745 ; Rise       ; CLK             ;
;  WAddr[7] ; CLK        ; -3.323 ; -3.679 ; Rise       ; CLK             ;
; Write     ; CLK        ; -2.058 ; -2.333 ; Rise       ; CLK             ;
; OP[*]     ; RESET      ; -0.151 ; -0.239 ; Rise       ; RESET           ;
;  OP[0]    ; RESET      ; -0.151 ; -0.239 ; Rise       ; RESET           ;
;  OP[1]    ; RESET      ; -1.931 ; -2.315 ; Rise       ; RESET           ;
;  OP[2]    ; RESET      ; -1.884 ; -2.193 ; Rise       ; RESET           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 6.167 ; 6.064 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 8.401 ; 8.161 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 7.400 ; 7.219 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 6.536 ; 6.443 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 6.413 ; 6.294 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 8.401 ; 8.161 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 7.477 ; 7.323 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 6.441 ; 6.325 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 7.192 ; 7.055 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 6.391 ; 6.247 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 6.571 ; 6.474 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 6.150 ; 6.012 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 7.189 ; 7.107 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 6.942 ; 6.892 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 5.963 ; 5.861 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 5.946 ; 5.809 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 7.148 ; 6.970 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 6.316 ; 6.223 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 6.198 ; 6.080 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 8.109 ; 7.874 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 7.220 ; 7.067 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 6.225 ; 6.109 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 6.946 ; 6.810 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 6.177 ; 6.034 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 6.350 ; 6.252 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 5.946 ; 5.809 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 6.937 ; 6.856 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 6.701 ; 6.651 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 4.318 ; 4.158 ; 4.438 ; 4.278 ;
; OE         ; OUTPUT[1]   ; 4.467 ; 4.307 ; 4.646 ; 4.486 ;
; OE         ; OUTPUT[2]   ; 4.470 ; 4.310 ; 4.648 ; 4.488 ;
; OE         ; OUTPUT[3]   ; 4.318 ; 4.158 ; 4.438 ; 4.278 ;
; OE         ; OUTPUT[4]   ; 4.318 ; 4.158 ; 4.438 ; 4.278 ;
; OE         ; OUTPUT[5]   ; 4.467 ; 4.307 ; 4.646 ; 4.486 ;
; OE         ; OUTPUT[6]   ; 4.470 ; 4.310 ; 4.648 ; 4.488 ;
; OE         ; OUTPUT[7]   ; 3.969 ; 3.809 ; 4.154 ; 3.994 ;
; OE         ; OUTPUT[8]   ; 4.318 ; 4.158 ; 4.438 ; 4.278 ;
; OE         ; OUTPUT[9]   ; 3.969 ; 3.809 ; 4.154 ; 3.994 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 4.145 ; 3.985 ; 4.266 ; 4.106 ;
; OE         ; OUTPUT[1]   ; 4.289 ; 4.129 ; 4.467 ; 4.307 ;
; OE         ; OUTPUT[2]   ; 4.291 ; 4.131 ; 4.469 ; 4.309 ;
; OE         ; OUTPUT[3]   ; 4.145 ; 3.985 ; 4.266 ; 4.106 ;
; OE         ; OUTPUT[4]   ; 4.145 ; 3.985 ; 4.266 ; 4.106 ;
; OE         ; OUTPUT[5]   ; 4.289 ; 4.129 ; 4.467 ; 4.307 ;
; OE         ; OUTPUT[6]   ; 4.291 ; 4.131 ; 4.469 ; 4.309 ;
; OE         ; OUTPUT[7]   ; 3.810 ; 3.650 ; 3.994 ; 3.834 ;
; OE         ; OUTPUT[8]   ; 4.145 ; 3.985 ; 4.266 ; 4.106 ;
; OE         ; OUTPUT[9]   ; 3.810 ; 3.650 ; 3.994 ; 3.834 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.269 ; -3130.806         ;
; RESET ; -2.272 ; -15.762           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.060 ; 0.000             ;
; RESET ; 0.408 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -2681.523                       ;
; RESET ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                 ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.269 ; Register_File:rf|register_arr[121][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.216      ;
; -3.209 ; Register_File:rf|register_arr[153][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.248     ; 3.948      ;
; -3.160 ; Register_File:rf|register_arr[61][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.271     ; 3.876      ;
; -3.146 ; Register_File:rf|register_arr[227][1] ; Register_File:rf|qb_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.258     ; 3.875      ;
; -3.142 ; Register_File:rf|register_arr[181][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.085      ;
; -3.135 ; Register_File:rf|register_arr[160][0] ; Register_File:rf|qb_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.254     ; 3.868      ;
; -3.135 ; Register_File:rf|register_arr[152][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.249     ; 3.873      ;
; -3.133 ; Register_File:rf|register_arr[57][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.080      ;
; -3.123 ; Register_File:rf|register_arr[189][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.256     ; 3.854      ;
; -3.099 ; Register_File:rf|register_arr[207][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.042      ;
; -3.089 ; Register_File:rf|register_arr[155][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 4.021      ;
; -3.083 ; Register_File:rf|register_arr[161][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.017      ;
; -3.082 ; Register_File:rf|register_arr[16][3]  ; Register_File:rf|qb_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 4.018      ;
; -3.078 ; Register_File:rf|register_arr[240][2] ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.244     ; 3.821      ;
; -3.076 ; Register_File:rf|register_arr[61][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.277     ; 3.786      ;
; -3.061 ; Register_File:rf|register_arr[109][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.260     ; 3.788      ;
; -3.057 ; Register_File:rf|register_arr[143][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.004      ;
; -3.047 ; Register_File:rf|register_arr[139][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.262     ; 3.772      ;
; -3.047 ; Register_File:rf|register_arr[9][3]   ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.977      ;
; -3.040 ; Register_File:rf|register_arr[189][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.262     ; 3.765      ;
; -3.029 ; Register_File:rf|register_arr[224][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.956      ;
; -3.028 ; Register_File:rf|register_arr[14][6]  ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.228     ; 3.787      ;
; -3.020 ; Register_File:rf|register_arr[54][0]  ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.247     ; 3.760      ;
; -3.006 ; Register_File:rf|register_arr[17][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.211     ; 3.782      ;
; -3.004 ; Register_File:rf|register_arr[190][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.946      ;
; -2.999 ; Register_File:rf|register_arr[0][8]   ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.220     ; 3.766      ;
; -2.998 ; Register_File:rf|register_arr[41][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.928      ;
; -2.997 ; Register_File:rf|register_arr[203][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.254     ; 3.730      ;
; -2.993 ; Register_File:rf|register_arr[177][7] ; Register_File:rf|qb_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 3.734      ;
; -2.986 ; Register_File:rf|register_arr[139][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 3.924      ;
; -2.984 ; Register_File:rf|register_arr[86][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.220     ; 3.751      ;
; -2.983 ; Register_File:rf|register_arr[15][6]  ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 3.930      ;
; -2.973 ; Register_File:rf|register_arr[112][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.264     ; 3.696      ;
; -2.970 ; Register_File:rf|register_arr[101][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.264     ; 3.693      ;
; -2.970 ; Register_File:rf|register_arr[156][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.223     ; 3.734      ;
; -2.967 ; Register_File:rf|register_arr[208][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.223     ; 3.731      ;
; -2.966 ; Register_File:rf|register_arr[172][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.237     ; 3.716      ;
; -2.965 ; Register_File:rf|register_arr[202][8] ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.266     ; 3.686      ;
; -2.964 ; Register_File:rf|register_arr[202][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.249     ; 3.702      ;
; -2.964 ; Register_File:rf|register_arr[91][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.260     ; 3.691      ;
; -2.961 ; Register_File:rf|register_arr[49][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.891      ;
; -2.960 ; Register_File:rf|register_arr[113][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.910      ;
; -2.959 ; Register_File:rf|register_arr[97][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.879      ;
; -2.957 ; Register_File:rf|register_arr[186][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 3.902      ;
; -2.957 ; Register_File:rf|register_arr[11][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.247     ; 3.697      ;
; -2.956 ; Register_File:rf|register_arr[60][3]  ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 3.704      ;
; -2.954 ; Register_File:rf|register_arr[37][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.253     ; 3.688      ;
; -2.952 ; Register_File:rf|register_arr[232][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.248     ; 3.691      ;
; -2.952 ; Register_File:rf|register_arr[216][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.255     ; 3.684      ;
; -2.950 ; Register_File:rf|register_arr[226][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 3.879      ;
; -2.940 ; Register_File:rf|register_arr[46][0]  ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 3.887      ;
; -2.939 ; Register_File:rf|register_arr[113][3] ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.869      ;
; -2.938 ; Register_File:rf|register_arr[32][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 3.679      ;
; -2.937 ; Register_File:rf|register_arr[200][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.691      ;
; -2.937 ; Register_File:rf|register_arr[137][9] ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.887      ;
; -2.934 ; Register_File:rf|register_arr[82][4]  ; Register_File:rf|qa_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.256     ; 3.665      ;
; -2.934 ; Register_File:rf|register_arr[123][4] ; Register_File:rf|qa_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.232     ; 3.689      ;
; -2.934 ; Register_File:rf|register_arr[169][4] ; Register_File:rf|qb_tmp[4] ; CLK          ; CLK         ; 1.000        ; -0.273     ; 3.648      ;
; -2.933 ; Register_File:rf|register_arr[239][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.271     ; 3.649      ;
; -2.932 ; Register_File:rf|register_arr[153][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.245     ; 3.674      ;
; -2.931 ; Register_File:rf|register_arr[170][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.873      ;
; -2.931 ; Register_File:rf|register_arr[232][6] ; Register_File:rf|qa_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.247     ; 3.671      ;
; -2.930 ; Register_File:rf|register_arr[38][3]  ; Register_File:rf|qb_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.231     ; 3.686      ;
; -2.930 ; Register_File:rf|register_arr[11][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.233     ; 3.684      ;
; -2.930 ; Register_File:rf|register_arr[96][6]  ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 3.678      ;
; -2.930 ; Register_File:rf|register_arr[158][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.227     ; 3.690      ;
; -2.930 ; Register_File:rf|register_arr[105][2] ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.860      ;
; -2.930 ; Register_File:rf|register_arr[137][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.849      ;
; -2.929 ; Register_File:rf|register_arr[89][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.245     ; 3.671      ;
; -2.927 ; Register_File:rf|register_arr[222][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.235     ; 3.679      ;
; -2.923 ; Register_File:rf|register_arr[0][7]   ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.245     ; 3.665      ;
; -2.920 ; Register_File:rf|register_arr[63][2]  ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 3.661      ;
; -2.918 ; Register_File:rf|register_arr[33][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.264     ; 3.641      ;
; -2.917 ; Register_File:rf|register_arr[0][9]   ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.250     ; 3.654      ;
; -2.915 ; Register_File:rf|register_arr[99][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.243     ; 3.659      ;
; -2.914 ; Register_File:rf|register_arr[216][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 3.663      ;
; -2.912 ; Register_File:rf|register_arr[206][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.223     ; 3.676      ;
; -2.912 ; Register_File:rf|register_arr[38][7]  ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.231     ; 3.668      ;
; -2.912 ; Register_File:rf|register_arr[240][7] ; Register_File:rf|qa_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.248     ; 3.651      ;
; -2.911 ; Register_File:rf|register_arr[130][8] ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 3.659      ;
; -2.908 ; Register_File:rf|register_arr[38][9]  ; Register_File:rf|qb_tmp[9] ; CLK          ; CLK         ; 1.000        ; -0.241     ; 3.654      ;
; -2.907 ; Register_File:rf|register_arr[53][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.252     ; 3.642      ;
; -2.898 ; Register_File:rf|register_arr[135][1] ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.238     ; 3.647      ;
; -2.898 ; Register_File:rf|register_arr[4][3]   ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.828      ;
; -2.895 ; Register_File:rf|register_arr[42][2]  ; Register_File:rf|qa_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.242     ; 3.640      ;
; -2.893 ; Register_File:rf|register_arr[49][1]  ; Register_File:rf|qa_tmp[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.843      ;
; -2.893 ; Register_File:rf|register_arr[38][8]  ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.221     ; 3.659      ;
; -2.891 ; Register_File:rf|register_arr[226][2] ; Register_File:rf|qb_tmp[2] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.825      ;
; -2.891 ; Register_File:rf|register_arr[238][5] ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.250     ; 3.628      ;
; -2.890 ; Register_File:rf|register_arr[116][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.232     ; 3.645      ;
; -2.888 ; Register_File:rf|register_arr[42][5]  ; Register_File:rf|qa_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.241     ; 3.634      ;
; -2.888 ; Register_File:rf|register_arr[24][8]  ; Register_File:rf|qb_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 3.829      ;
; -2.884 ; Register_File:rf|register_arr[97][5]  ; Register_File:rf|qb_tmp[5] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.818      ;
; -2.883 ; Register_File:rf|register_arr[157][0] ; Register_File:rf|qa_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.282     ; 3.588      ;
; -2.883 ; Register_File:rf|register_arr[8][0]   ; Register_File:rf|qb_tmp[0] ; CLK          ; CLK         ; 1.000        ; -0.260     ; 3.610      ;
; -2.882 ; Register_File:rf|register_arr[43][7]  ; Register_File:rf|qb_tmp[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 3.827      ;
; -2.881 ; Register_File:rf|register_arr[240][8] ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.230     ; 3.638      ;
; -2.880 ; Register_File:rf|register_arr[26][8]  ; Register_File:rf|qa_tmp[8] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 3.827      ;
; -2.880 ; Register_File:rf|register_arr[224][6] ; Register_File:rf|qb_tmp[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 3.807      ;
; -2.878 ; Register_File:rf|register_arr[1][3]   ; Register_File:rf|qa_tmp[3] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.808      ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RESET'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.272 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 2.740      ;
; -2.263 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.014     ; 2.741      ;
; -2.153 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.015     ; 2.630      ;
; -2.152 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 2.620      ;
; -2.141 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.020     ; 2.613      ;
; -2.130 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.025     ; 2.597      ;
; -2.097 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.025     ; 2.564      ;
; -2.082 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.018     ; 2.556      ;
; -2.052 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.034     ; 2.515      ;
; -2.044 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.029     ; 2.507      ;
; -2.043 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 2.516      ;
; -2.032 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.535      ;
; -2.029 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 2.497      ;
; -2.023 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.062     ; 2.536      ;
; -2.005 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 2.473      ;
; -2.003 ; Register_File:rf|qa_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.030     ; 2.465      ;
; -1.990 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.025     ; 2.457      ;
; -1.973 ; Register_File:rf|qb_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 2.441      ;
; -1.965 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.087     ; 2.452      ;
; -1.935 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.497      ;
; -1.934 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.025     ; 2.401      ;
; -1.933 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.025     ; 2.405      ;
; -1.932 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.435      ;
; -1.931 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.027     ; 2.396      ;
; -1.926 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.061     ; 2.498      ;
; -1.923 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.061     ; 2.436      ;
; -1.921 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.030     ; 2.388      ;
; -1.913 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.063     ; 2.425      ;
; -1.912 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.415      ;
; -1.910 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.035     ; 2.372      ;
; -1.901 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.068     ; 2.408      ;
; -1.890 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.073     ; 2.392      ;
; -1.881 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.078     ; 2.377      ;
; -1.857 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.073     ; 2.359      ;
; -1.856 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 2.324      ;
; -1.851 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.062     ; 2.422      ;
; -1.848 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.070     ; 2.351      ;
; -1.842 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.066     ; 2.351      ;
; -1.839 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.060     ; 2.352      ;
; -1.834 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.083     ; 2.325      ;
; -1.823 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.088     ; 2.309      ;
; -1.813 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.062     ; 2.325      ;
; -1.812 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.315      ;
; -1.804 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.067     ; 2.370      ;
; -1.801 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.067     ; 2.308      ;
; -1.796 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.357      ;
; -1.793 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.354      ;
; -1.790 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.292      ;
; -1.789 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.292      ;
; -1.772 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.077     ; 2.270      ;
; -1.765 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.268      ;
; -1.764 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.061     ; 2.276      ;
; -1.757 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.259      ;
; -1.750 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.073     ; 2.252      ;
; -1.745 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.065     ; 2.313      ;
; -1.742 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.065     ; 2.251      ;
; -1.728 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.070     ; 2.231      ;
; -1.726 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.089     ; 2.207      ;
; -1.723 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.077     ; 2.220      ;
; -1.721 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.024     ; 2.189      ;
; -1.717 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.066     ; 2.224      ;
; -1.713 ; Register_File:rf|qb_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.033     ; 2.172      ;
; -1.709 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.211      ;
; -1.706 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.208      ;
; -1.695 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.035     ; 2.157      ;
; -1.694 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.073     ; 2.196      ;
; -1.691 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.075     ; 2.191      ;
; -1.684 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.028     ; 2.153      ;
; -1.658 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.064     ; 2.167      ;
; -1.636 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 1.000        ; -0.034     ; 2.099      ;
; -1.621 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.070     ; 2.124      ;
; -1.616 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 2.119      ;
; -1.595 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.085     ; 2.080      ;
; -1.591 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.074     ; 2.091      ;
; -1.566 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.068      ;
; -1.562 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.124      ;
; -1.560 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.070     ; 2.063      ;
; -1.556 ; Register_File:rf|qa_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 1.000        ; -0.235     ; 1.813      ;
; -1.519 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.081      ;
; -1.516 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 2.019      ;
; -1.507 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.073     ; 2.007      ;
; -1.492 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 1.994      ;
; -1.487 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 1.990      ;
; -1.479 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 1.000        ; -0.072     ; 1.982      ;
; -1.432 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.070     ; 1.935      ;
; -1.425 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.080     ; 1.915      ;
; -1.406 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 1.000        ; -0.090     ; 1.886      ;
; -1.347 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 1.000        ; -0.074     ; 1.906      ;
; -1.296 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 1.000        ; -0.087     ; 1.783      ;
; -1.294 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 1.000        ; -0.071     ; 1.796      ;
; -0.097 ; ALU:sweden_is_great|sum_or[4] ; ALU:sweden_is_great|sum_or[3] ; RESET        ; RESET       ; 1.000        ; 0.012      ; 0.626      ;
; -0.060 ; ALU:sweden_is_great|sum_or[8] ; ALU:sweden_is_great|sum_or[7] ; RESET        ; RESET       ; 1.000        ; -0.075     ; 0.580      ;
; -0.057 ; ALU:sweden_is_great|sum_or[5] ; ALU:sweden_is_great|sum_or[4] ; RESET        ; RESET       ; 1.000        ; -0.025     ; 0.685      ;
; -0.016 ; ALU:sweden_is_great|sum_or[7] ; ALU:sweden_is_great|sum_or[6] ; RESET        ; RESET       ; 1.000        ; -0.023     ; 0.586      ;
; -0.011 ; ALU:sweden_is_great|sum_or[6] ; ALU:sweden_is_great|sum_or[5] ; RESET        ; RESET       ; 1.000        ; -0.026     ; 0.579      ;
; 0.016  ; ALU:sweden_is_great|sum_or[3] ; ALU:sweden_is_great|sum_or[2] ; RESET        ; RESET       ; 1.000        ; -0.080     ; 0.498      ;
; 0.069  ; ALU:sweden_is_great|sum_or[2] ; ALU:sweden_is_great|sum_or[1] ; RESET        ; RESET       ; 1.000        ; -0.026     ; 0.495      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                    ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.060 ; ALU:sweden_is_great|sum_or[1] ; ALU:sweden_is_great|Z_Flag            ; RESET        ; CLK         ; 0.000        ; 0.080      ; 0.264      ;
; 0.153 ; RESET                         ; ALU:sweden_is_great|SUM[9]            ; RESET        ; CLK         ; 0.000        ; 1.459      ; 1.736      ;
; 0.248 ; RESET                         ; Register_File:rf|register_arr[33][1]  ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.045      ;
; 0.248 ; RESET                         ; Register_File:rf|register_arr[33][4]  ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.045      ;
; 0.248 ; RESET                         ; Register_File:rf|register_arr[33][5]  ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.045      ;
; 0.248 ; RESET                         ; Register_File:rf|register_arr[33][9]  ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.045      ;
; 0.275 ; RESET                         ; Register_File:rf|register_arr[139][1] ; RESET        ; CLK         ; 0.000        ; 1.646      ; 2.045      ;
; 0.275 ; RESET                         ; Register_File:rf|register_arr[74][3]  ; RESET        ; CLK         ; 0.000        ; 1.655      ; 2.054      ;
; 0.281 ; RESET                         ; Register_File:rf|register_arr[41][9]  ; RESET        ; CLK         ; 0.000        ; 1.670      ; 2.075      ;
; 0.282 ; RESET                         ; Register_File:rf|register_arr[111][6] ; RESET        ; CLK         ; 0.000        ; 1.647      ; 2.053      ;
; 0.284 ; RESET                         ; Register_File:rf|register_arr[245][5] ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.076      ;
; 0.286 ; RESET                         ; Register_File:rf|register_arr[194][1] ; RESET        ; CLK         ; 0.000        ; 1.642      ; 2.052      ;
; 0.286 ; RESET                         ; Register_File:rf|register_arr[110][5] ; RESET        ; CLK         ; 0.000        ; 1.651      ; 2.061      ;
; 0.288 ; RESET                         ; Register_File:rf|register_arr[0][5]   ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.080      ;
; 0.289 ; RESET                         ; Register_File:rf|register_arr[241][4] ; RESET        ; CLK         ; 0.000        ; 1.658      ; 2.071      ;
; 0.289 ; RESET                         ; Register_File:rf|register_arr[94][6]  ; RESET        ; CLK         ; 0.000        ; 1.656      ; 2.069      ;
; 0.292 ; RESET                         ; Register_File:rf|register_arr[91][5]  ; RESET        ; CLK         ; 0.000        ; 1.669      ; 2.085      ;
; 0.293 ; RESET                         ; Register_File:rf|register_arr[119][5] ; RESET        ; CLK         ; 0.000        ; 1.657      ; 2.074      ;
; 0.293 ; RESET                         ; Register_File:rf|register_arr[176][7] ; RESET        ; CLK         ; 0.000        ; 1.636      ; 2.053      ;
; 0.296 ; RESET                         ; Register_File:rf|register_arr[104][8] ; RESET        ; CLK         ; 0.000        ; 1.473      ; 1.893      ;
; 0.297 ; RESET                         ; Register_File:rf|register_arr[216][1] ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.087      ;
; 0.297 ; RESET                         ; Register_File:rf|register_arr[216][2] ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.087      ;
; 0.297 ; RESET                         ; Register_File:rf|register_arr[216][3] ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.087      ;
; 0.297 ; RESET                         ; Register_File:rf|register_arr[216][4] ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.087      ;
; 0.297 ; RESET                         ; Register_File:rf|register_arr[216][5] ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.087      ;
; 0.297 ; RESET                         ; Register_File:rf|register_arr[216][6] ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.087      ;
; 0.297 ; RESET                         ; Register_File:rf|register_arr[216][7] ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.087      ;
; 0.297 ; RESET                         ; Register_File:rf|register_arr[216][8] ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.087      ;
; 0.299 ; RESET                         ; Register_File:rf|register_arr[74][1]  ; RESET        ; CLK         ; 0.000        ; 1.655      ; 2.078      ;
; 0.300 ; RESET                         ; Register_File:rf|register_arr[38][5]  ; RESET        ; CLK         ; 0.000        ; 1.641      ; 2.065      ;
; 0.301 ; RESET                         ; Register_File:rf|register_arr[82][2]  ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.093      ;
; 0.302 ; RESET                         ; Register_File:rf|register_arr[3][0]   ; RESET        ; CLK         ; 0.000        ; 1.660      ; 2.086      ;
; 0.302 ; RESET                         ; Register_File:rf|register_arr[80][4]  ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.094      ;
; 0.303 ; RESET                         ; Register_File:rf|register_arr[40][3]  ; RESET        ; CLK         ; 0.000        ; 1.461      ; 1.888      ;
; 0.303 ; RESET                         ; Register_File:rf|register_arr[241][5] ; RESET        ; CLK         ; 0.000        ; 1.640      ; 2.067      ;
; 0.303 ; RESET                         ; Register_File:rf|register_arr[40][5]  ; RESET        ; CLK         ; 0.000        ; 1.461      ; 1.888      ;
; 0.305 ; RESET                         ; Register_File:rf|register_arr[90][1]  ; RESET        ; CLK         ; 0.000        ; 1.633      ; 2.062      ;
; 0.305 ; RESET                         ; Register_File:rf|register_arr[73][2]  ; RESET        ; CLK         ; 0.000        ; 1.682      ; 2.111      ;
; 0.305 ; RESET                         ; Register_File:rf|register_arr[0][3]   ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.097      ;
; 0.305 ; RESET                         ; Register_File:rf|register_arr[73][6]  ; RESET        ; CLK         ; 0.000        ; 1.682      ; 2.111      ;
; 0.305 ; RESET                         ; Register_File:rf|register_arr[141][6] ; RESET        ; CLK         ; 0.000        ; 1.685      ; 2.114      ;
; 0.305 ; RESET                         ; Register_File:rf|register_arr[73][7]  ; RESET        ; CLK         ; 0.000        ; 1.682      ; 2.111      ;
; 0.305 ; RESET                         ; Register_File:rf|register_arr[232][8] ; RESET        ; CLK         ; 0.000        ; 1.657      ; 2.086      ;
; 0.306 ; RESET                         ; Register_File:rf|register_arr[17][0]  ; RESET        ; CLK         ; 0.000        ; 1.662      ; 2.092      ;
; 0.306 ; RESET                         ; Register_File:rf|register_arr[254][0] ; RESET        ; CLK         ; 0.000        ; 1.640      ; 2.070      ;
; 0.306 ; RESET                         ; Register_File:rf|register_arr[17][5]  ; RESET        ; CLK         ; 0.000        ; 1.662      ; 2.092      ;
; 0.306 ; RESET                         ; Register_File:rf|register_arr[254][5] ; RESET        ; CLK         ; 0.000        ; 1.640      ; 2.070      ;
; 0.306 ; RESET                         ; Register_File:rf|register_arr[254][6] ; RESET        ; CLK         ; 0.000        ; 1.640      ; 2.070      ;
; 0.306 ; RESET                         ; Register_File:rf|register_arr[254][7] ; RESET        ; CLK         ; 0.000        ; 1.640      ; 2.070      ;
; 0.309 ; RESET                         ; Register_File:rf|register_arr[149][1] ; RESET        ; CLK         ; 0.000        ; 1.649      ; 2.082      ;
; 0.309 ; RESET                         ; Register_File:rf|register_arr[149][5] ; RESET        ; CLK         ; 0.000        ; 1.649      ; 2.082      ;
; 0.309 ; RESET                         ; Register_File:rf|register_arr[38][9]  ; RESET        ; CLK         ; 0.000        ; 1.659      ; 2.092      ;
; 0.311 ; RESET                         ; Register_File:rf|register_arr[247][5] ; RESET        ; CLK         ; 0.000        ; 1.661      ; 2.096      ;
; 0.312 ; RESET                         ; Register_File:rf|register_arr[208][3] ; RESET        ; CLK         ; 0.000        ; 1.651      ; 2.087      ;
; 0.312 ; RESET                         ; Register_File:rf|register_arr[208][4] ; RESET        ; CLK         ; 0.000        ; 1.651      ; 2.087      ;
; 0.312 ; RESET                         ; Register_File:rf|register_arr[208][7] ; RESET        ; CLK         ; 0.000        ; 1.651      ; 2.087      ;
; 0.312 ; RESET                         ; Register_File:rf|register_arr[208][8] ; RESET        ; CLK         ; 0.000        ; 1.651      ; 2.087      ;
; 0.315 ; RESET                         ; Register_File:rf|register_arr[108][0] ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.112      ;
; 0.315 ; RESET                         ; Register_File:rf|register_arr[108][2] ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.112      ;
; 0.315 ; RESET                         ; Register_File:rf|register_arr[108][4] ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.112      ;
; 0.315 ; RESET                         ; Register_File:rf|register_arr[108][6] ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.112      ;
; 0.315 ; RESET                         ; Register_File:rf|register_arr[231][6] ; RESET        ; CLK         ; 0.000        ; 1.671      ; 2.110      ;
; 0.315 ; RESET                         ; Register_File:rf|register_arr[108][8] ; RESET        ; CLK         ; 0.000        ; 1.673      ; 2.112      ;
; 0.316 ; RESET                         ; Register_File:rf|register_arr[0][1]   ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.108      ;
; 0.316 ; RESET                         ; Register_File:rf|register_arr[249][5] ; RESET        ; CLK         ; 0.000        ; 1.662      ; 2.102      ;
; 0.317 ; RESET                         ; Register_File:rf|register_arr[220][1] ; RESET        ; CLK         ; 0.000        ; 1.664      ; 2.105      ;
; 0.317 ; RESET                         ; Register_File:rf|register_arr[220][2] ; RESET        ; CLK         ; 0.000        ; 1.664      ; 2.105      ;
; 0.318 ; RESET                         ; Register_File:rf|register_arr[94][7]  ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.108      ;
; 0.319 ; RESET                         ; Register_File:rf|register_arr[82][0]  ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.111      ;
; 0.319 ; RESET                         ; Register_File:rf|register_arr[82][4]  ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.111      ;
; 0.319 ; RESET                         ; Register_File:rf|register_arr[93][5]  ; RESET        ; CLK         ; 0.000        ; 1.678      ; 2.121      ;
; 0.319 ; RESET                         ; Register_File:rf|register_arr[58][5]  ; RESET        ; CLK         ; 0.000        ; 1.642      ; 2.085      ;
; 0.319 ; RESET                         ; Register_File:rf|register_arr[82][6]  ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.111      ;
; 0.319 ; RESET                         ; Register_File:rf|register_arr[251][6] ; RESET        ; CLK         ; 0.000        ; 1.648      ; 2.091      ;
; 0.319 ; RESET                         ; Register_File:rf|register_arr[82][7]  ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.111      ;
; 0.319 ; RESET                         ; Register_File:rf|register_arr[82][8]  ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.111      ;
; 0.319 ; RESET                         ; ALU:sweden_is_great|N_Flag            ; RESET        ; CLK         ; 0.000        ; 1.666      ; 2.109      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[30][0]  ; RESET        ; CLK         ; 0.000        ; 1.648      ; 2.092      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[206][0] ; RESET        ; CLK         ; 0.000        ; 1.643      ; 2.087      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[8][2]   ; RESET        ; CLK         ; 0.000        ; 1.669      ; 2.113      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[206][3] ; RESET        ; CLK         ; 0.000        ; 1.643      ; 2.087      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[30][3]  ; RESET        ; CLK         ; 0.000        ; 1.648      ; 2.092      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[206][4] ; RESET        ; CLK         ; 0.000        ; 1.643      ; 2.087      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[254][4] ; RESET        ; CLK         ; 0.000        ; 1.641      ; 2.085      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[206][5] ; RESET        ; CLK         ; 0.000        ; 1.643      ; 2.087      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[206][6] ; RESET        ; CLK         ; 0.000        ; 1.643      ; 2.087      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[30][7]  ; RESET        ; CLK         ; 0.000        ; 1.648      ; 2.092      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[206][7] ; RESET        ; CLK         ; 0.000        ; 1.643      ; 2.087      ;
; 0.320 ; RESET                         ; Register_File:rf|register_arr[206][9] ; RESET        ; CLK         ; 0.000        ; 1.643      ; 2.087      ;
; 0.321 ; RESET                         ; Register_File:rf|register_arr[17][4]  ; RESET        ; CLK         ; 0.000        ; 1.645      ; 2.090      ;
; 0.321 ; RESET                         ; Register_File:rf|register_arr[112][6] ; RESET        ; CLK         ; 0.000        ; 1.674      ; 2.119      ;
; 0.322 ; RESET                         ; Register_File:rf|register_arr[34][9]  ; RESET        ; CLK         ; 0.000        ; 1.644      ; 2.090      ;
; 0.323 ; RESET                         ; Register_File:rf|register_arr[8][1]   ; RESET        ; CLK         ; 0.000        ; 1.669      ; 2.116      ;
; 0.326 ; RESET                         ; Register_File:rf|register_arr[224][1] ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.118      ;
; 0.326 ; RESET                         ; Register_File:rf|register_arr[120][2] ; RESET        ; CLK         ; 0.000        ; 1.642      ; 2.092      ;
; 0.326 ; RESET                         ; Register_File:rf|register_arr[224][3] ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.118      ;
; 0.326 ; RESET                         ; Register_File:rf|register_arr[25][4]  ; RESET        ; CLK         ; 0.000        ; 1.655      ; 2.105      ;
; 0.326 ; RESET                         ; Register_File:rf|register_arr[224][4] ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.118      ;
; 0.326 ; RESET                         ; Register_File:rf|register_arr[94][8]  ; RESET        ; CLK         ; 0.000        ; 1.656      ; 2.106      ;
; 0.326 ; RESET                         ; Register_File:rf|register_arr[224][8] ; RESET        ; CLK         ; 0.000        ; 1.668      ; 2.118      ;
+-------+-------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RESET'                                                                                                          ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; ALU:sweden_is_great|sum_or[2] ; ALU:sweden_is_great|sum_or[1] ; RESET        ; RESET       ; 0.000        ; 0.022      ; 0.430      ;
; 0.452 ; ALU:sweden_is_great|sum_or[7] ; ALU:sweden_is_great|sum_or[6] ; RESET        ; RESET       ; 0.000        ; 0.027      ; 0.479      ;
; 0.458 ; ALU:sweden_is_great|sum_or[6] ; ALU:sweden_is_great|sum_or[5] ; RESET        ; RESET       ; 0.000        ; 0.024      ; 0.482      ;
; 0.462 ; ALU:sweden_is_great|sum_or[3] ; ALU:sweden_is_great|sum_or[2] ; RESET        ; RESET       ; 0.000        ; -0.029     ; 0.433      ;
; 0.481 ; ALU:sweden_is_great|sum_or[4] ; ALU:sweden_is_great|sum_or[3] ; RESET        ; RESET       ; 0.000        ; 0.064      ; 0.545      ;
; 0.506 ; ALU:sweden_is_great|sum_or[8] ; ALU:sweden_is_great|sum_or[7] ; RESET        ; RESET       ; 0.000        ; -0.023     ; 0.483      ;
; 0.522 ; ALU:sweden_is_great|sum_or[5] ; ALU:sweden_is_great|sum_or[4] ; RESET        ; RESET       ; 0.000        ; 0.025      ; 0.547      ;
; 0.782 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.025      ; 0.847      ;
; 0.861 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.035      ; 0.936      ;
; 0.864 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.073      ; 0.977      ;
; 0.872 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.017      ; 0.929      ;
; 0.885 ; Register_File:rf|qa_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.078      ; 1.003      ;
; 0.898 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 0.971      ;
; 0.971 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.014      ; 1.025      ;
; 0.981 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.055      ;
; 1.101 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.035      ; 1.176      ;
; 1.114 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.032      ; 1.186      ;
; 1.120 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.027      ; 1.187      ;
; 1.132 ; Register_File:rf|qb_tmp[8]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.084      ; 1.256      ;
; 1.137 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.036      ; 1.213      ;
; 1.178 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.079      ; 1.297      ;
; 1.238 ; Register_File:rf|qa_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; -0.119     ; 1.159      ;
; 1.292 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 1.365      ;
; 1.294 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.029      ; 1.363      ;
; 1.393 ; Register_File:rf|qb_tmp[9]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.075      ; 1.508      ;
; 1.553 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.073      ; 1.666      ;
; 1.573 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.035      ; 1.648      ;
; 1.600 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.674      ;
; 1.627 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 1.700      ;
; 1.635 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.020      ; 1.695      ;
; 1.653 ; Register_File:rf|qa_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 1.776      ;
; 1.654 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.032      ; 1.726      ;
; 1.662 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.736      ;
; 1.681 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 1.754      ;
; 1.717 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.791      ;
; 1.721 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 1.794      ;
; 1.734 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.036      ; 1.810      ;
; 1.735 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.031      ; 1.806      ;
; 1.738 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[1] ; CLK          ; RESET       ; 0.000        ; 0.016      ; 1.794      ;
; 1.741 ; Register_File:rf|qa_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 1.864      ;
; 1.781 ; Register_File:rf|qa_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 1.904      ;
; 1.795 ; Register_File:rf|qa_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.081      ; 1.916      ;
; 1.800 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.041      ; 1.881      ;
; 1.812 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.035      ; 1.887      ;
; 1.813 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.078      ; 1.931      ;
; 1.817 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.891      ;
; 1.820 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.035      ; 1.895      ;
; 1.825 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.032      ; 1.897      ;
; 1.827 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.040      ; 1.907      ;
; 1.833 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.040      ; 1.913      ;
; 1.833 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.072      ; 1.945      ;
; 1.839 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.913      ;
; 1.842 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.916      ;
; 1.847 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.921      ;
; 1.853 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.927      ;
; 1.854 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 1.977      ;
; 1.860 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.039      ; 1.939      ;
; 1.874 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.045      ; 1.959      ;
; 1.877 ; Register_File:rf|qb_tmp[6]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.084      ; 2.001      ;
; 1.880 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 1.953      ;
; 1.885 ; Register_File:rf|qa_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.082      ; 2.007      ;
; 1.889 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.040      ; 1.969      ;
; 1.897 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 2.020      ;
; 1.901 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.044      ; 1.985      ;
; 1.902 ; Register_File:rf|qb_tmp[5]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.084      ; 2.026      ;
; 1.908 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.039      ; 1.987      ;
; 1.909 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.022      ; 1.971      ;
; 1.909 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 1.983      ;
; 1.916 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[3] ; CLK          ; RESET       ; 0.000        ; 0.074      ; 2.030      ;
; 1.917 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.045      ; 2.002      ;
; 1.920 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 1.993      ;
; 1.922 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.039      ; 2.001      ;
; 1.926 ; Register_File:rf|qb_tmp[7]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.079      ; 2.045      ;
; 1.928 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 2.001      ;
; 1.929 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.016      ; 1.985      ;
; 1.936 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[6] ; CLK          ; RESET       ; 0.000        ; 0.036      ; 2.012      ;
; 1.941 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.038      ; 2.019      ;
; 1.942 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.033      ; 2.015      ;
; 1.944 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.044      ; 2.028      ;
; 1.950 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.027      ; 2.017      ;
; 1.961 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.032      ; 2.033      ;
; 1.963 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[5] ; CLK          ; RESET       ; 0.000        ; 0.035      ; 2.038      ;
; 1.963 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.044      ; 2.047      ;
; 1.968 ; Register_File:rf|qa_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.089      ; 2.097      ;
; 1.980 ; Register_File:rf|qb_tmp[4]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 2.103      ;
; 1.982 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.043      ; 2.065      ;
; 1.988 ; Register_File:rf|qb_tmp[3]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.083      ; 2.111      ;
; 2.001 ; Register_File:rf|qa_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.088      ; 2.129      ;
; 2.006 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.044      ; 2.090      ;
; 2.012 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[2] ; CLK          ; RESET       ; 0.000        ; 0.018      ; 2.070      ;
; 2.021 ; Register_File:rf|qa_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.082      ; 2.143      ;
; 2.025 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.043      ; 2.108      ;
; 2.025 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[4] ; CLK          ; RESET       ; 0.000        ; 0.035      ; 2.100      ;
; 2.042 ; Register_File:rf|qb_tmp[1]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.093      ; 2.175      ;
; 2.044 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[7] ; CLK          ; RESET       ; 0.000        ; 0.034      ; 2.118      ;
; 2.085 ; Register_File:rf|qb_tmp[2]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.093      ; 2.218      ;
; 2.104 ; Register_File:rf|qb_tmp[0]    ; ALU:sweden_is_great|sum_or[8] ; CLK          ; RESET       ; 0.000        ; 0.084      ; 2.228      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|N_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|O_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|SUM[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ALU:sweden_is_great|Z_Flag            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qa_tmp[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|qb_tmp[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[100][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[101][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[102][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[103][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[104][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Register_File:rf|register_arr[105][5] ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RESET'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RESET ; Rise       ; RESET                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[6]   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[4]   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[5]   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[7]   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~input|o                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[2]   ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[1]   ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[6]|datad ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[4]|datad ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[5]|datad ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[7]|datad ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[8]|datac ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[2]|datad ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[1]|datad ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; sweden_is_great|sum_or[3]|datac ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[8]   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~inputclkctrl|inclk[0]     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~inputclkctrl|outclk       ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RESET ; Rise       ; RESET~input|i                   ;
; 0.860  ; 0.860        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[3]   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[8]   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~inputclkctrl|inclk[0]     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~inputclkctrl|outclk       ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[1]|datad ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[2]|datad ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[3]|datac ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[8]|datac ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[4]|datad ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[5]|datad ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[6]|datad ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; sweden_is_great|sum_or[7]|datad ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[1]   ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[2]   ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[4]   ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[5]   ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[6]   ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; ALU:sweden_is_great|sum_or[7]   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; RESET ; Rise       ; RESET~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IE        ; CLK        ; 2.704 ; 3.356 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; 2.823 ; 3.661 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; 2.695 ; 3.526 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; 2.680 ; 3.469 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; 2.489 ; 3.296 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; 2.371 ; 3.180 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; 2.562 ; 3.346 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; 2.709 ; 3.518 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; 2.356 ; 3.159 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; 2.530 ; 3.347 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; 2.823 ; 3.661 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; 2.432 ; 3.185 ; Rise       ; CLK             ;
; OE        ; CLK        ; 0.160 ; 0.425 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 3.777 ; 3.888 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 3.777 ; 3.878 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 3.185 ; 3.888 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 3.005 ; 3.695 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; 5.939 ; 6.845 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; 5.805 ; 6.715 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; 5.578 ; 6.377 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; 5.670 ; 6.508 ; Rise       ; CLK             ;
;  RA[3]    ; CLK        ; 5.632 ; 6.481 ; Rise       ; CLK             ;
;  RA[4]    ; CLK        ; 5.711 ; 6.597 ; Rise       ; CLK             ;
;  RA[5]    ; CLK        ; 5.917 ; 6.845 ; Rise       ; CLK             ;
;  RA[6]    ; CLK        ; 5.857 ; 6.731 ; Rise       ; CLK             ;
;  RA[7]    ; CLK        ; 5.939 ; 6.814 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; 6.032 ; 6.933 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; 5.557 ; 6.515 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; 5.318 ; 6.138 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; 5.482 ; 6.299 ; Rise       ; CLK             ;
;  RB[3]    ; CLK        ; 5.243 ; 6.065 ; Rise       ; CLK             ;
;  RB[4]    ; CLK        ; 5.565 ; 6.381 ; Rise       ; CLK             ;
;  RB[5]    ; CLK        ; 6.032 ; 6.933 ; Rise       ; CLK             ;
;  RB[6]    ; CLK        ; 5.636 ; 6.529 ; Rise       ; CLK             ;
;  RB[7]    ; CLK        ; 5.388 ; 6.246 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 1.273 ; 1.404 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; 2.265 ; 3.042 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; 2.031 ; 2.734 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; 5.698 ; 6.868 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; 5.059 ; 6.117 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; 5.072 ; 6.166 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; 5.458 ; 5.671 ; Rise       ; CLK             ;
;  WAddr[3] ; CLK        ; 4.947 ; 6.000 ; Rise       ; CLK             ;
;  WAddr[4] ; CLK        ; 5.698 ; 6.836 ; Rise       ; CLK             ;
;  WAddr[5] ; CLK        ; 5.650 ; 6.868 ; Rise       ; CLK             ;
;  WAddr[6] ; CLK        ; 5.648 ; 6.660 ; Rise       ; CLK             ;
;  WAddr[7] ; CLK        ; 5.587 ; 6.747 ; Rise       ; CLK             ;
; Write     ; CLK        ; 4.433 ; 5.483 ; Rise       ; CLK             ;
; OP[*]     ; RESET      ; 3.901 ; 4.490 ; Rise       ; RESET           ;
;  OP[0]    ; RESET      ; 3.901 ; 4.021 ; Rise       ; RESET           ;
;  OP[1]    ; RESET      ; 3.826 ; 4.490 ; Rise       ; RESET           ;
;  OP[2]    ; RESET      ; 3.599 ; 4.145 ; Rise       ; RESET           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; -1.317 ; -1.910 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; -1.580 ; -2.303 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; -1.863 ; -2.620 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; -1.883 ; -2.586 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; -1.717 ; -2.452 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; -1.580 ; -2.303 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; -1.728 ; -2.459 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; -1.900 ; -2.667 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; -1.629 ; -2.354 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; -1.814 ; -2.559 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; -1.938 ; -2.682 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; -1.607 ; -2.320 ; Rise       ; CLK             ;
; OE        ; CLK        ; 0.472  ; 0.169  ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 0.218  ; -0.061 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 0.218  ; -0.061 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; -0.881 ; -1.451 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; -0.712 ; -1.314 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; -0.881 ; -1.485 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; -1.233 ; -1.914 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; -1.337 ; -2.062 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; -1.212 ; -1.829 ; Rise       ; CLK             ;
;  RA[3]    ; CLK        ; -1.561 ; -2.149 ; Rise       ; CLK             ;
;  RA[4]    ; CLK        ; -0.881 ; -1.485 ; Rise       ; CLK             ;
;  RA[5]    ; CLK        ; -1.364 ; -2.013 ; Rise       ; CLK             ;
;  RA[6]    ; CLK        ; -1.483 ; -2.122 ; Rise       ; CLK             ;
;  RA[7]    ; CLK        ; -0.951 ; -1.559 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; -0.977 ; -1.619 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; -1.554 ; -2.270 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; -0.977 ; -1.619 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; -1.267 ; -1.974 ; Rise       ; CLK             ;
;  RB[3]    ; CLK        ; -1.583 ; -2.181 ; Rise       ; CLK             ;
;  RB[4]    ; CLK        ; -1.312 ; -1.905 ; Rise       ; CLK             ;
;  RB[5]    ; CLK        ; -1.638 ; -2.313 ; Rise       ; CLK             ;
;  RB[6]    ; CLK        ; -1.025 ; -1.651 ; Rise       ; CLK             ;
;  RB[7]    ; CLK        ; -1.054 ; -1.739 ; Rise       ; CLK             ;
; RESET     ; CLK        ; -0.193 ; -0.377 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; -1.253 ; -1.876 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; -1.030 ; -1.624 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; -1.853 ; -2.516 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; -1.984 ; -2.689 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; -2.031 ; -2.516 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; -2.045 ; -2.585 ; Rise       ; CLK             ;
;  WAddr[3] ; CLK        ; -1.853 ; -2.553 ; Rise       ; CLK             ;
;  WAddr[4] ; CLK        ; -2.249 ; -2.960 ; Rise       ; CLK             ;
;  WAddr[5] ; CLK        ; -2.106 ; -2.758 ; Rise       ; CLK             ;
;  WAddr[6] ; CLK        ; -2.105 ; -2.734 ; Rise       ; CLK             ;
;  WAddr[7] ; CLK        ; -2.067 ; -2.684 ; Rise       ; CLK             ;
; Write     ; CLK        ; -1.264 ; -1.860 ; Rise       ; CLK             ;
; OP[*]     ; RESET      ; -0.070 ; -0.372 ; Rise       ; RESET           ;
;  OP[0]    ; RESET      ; -0.070 ; -0.372 ; Rise       ; RESET           ;
;  OP[1]    ; RESET      ; -1.232 ; -1.791 ; Rise       ; RESET           ;
;  OP[2]    ; RESET      ; -1.148 ; -1.761 ; Rise       ; RESET           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 4.008 ; 4.082 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 5.344 ; 5.577 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 4.739 ; 4.868 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 4.230 ; 4.373 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 4.130 ; 4.254 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 5.344 ; 5.577 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 4.800 ; 4.947 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 4.175 ; 4.301 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 4.603 ; 4.754 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 4.125 ; 4.234 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 4.269 ; 4.409 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 3.977 ; 4.067 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 4.635 ; 4.787 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 4.506 ; 4.666 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 3.873 ; 3.943 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 3.841 ; 3.927 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 4.574 ; 4.698 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 4.085 ; 4.221 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 3.990 ; 4.109 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 5.155 ; 5.379 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 4.632 ; 4.774 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 4.034 ; 4.154 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 4.443 ; 4.588 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 3.986 ; 4.089 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 4.123 ; 4.257 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 3.841 ; 3.927 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 4.469 ; 4.614 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 4.346 ; 4.500 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 2.942 ; 2.902 ; 3.206 ; 3.166 ;
; OE         ; OUTPUT[1]   ; 3.006 ; 2.966 ; 3.276 ; 3.236 ;
; OE         ; OUTPUT[2]   ; 3.009 ; 2.969 ; 3.278 ; 3.238 ;
; OE         ; OUTPUT[3]   ; 2.942 ; 2.902 ; 3.206 ; 3.166 ;
; OE         ; OUTPUT[4]   ; 2.942 ; 2.902 ; 3.206 ; 3.166 ;
; OE         ; OUTPUT[5]   ; 3.006 ; 2.966 ; 3.276 ; 3.236 ;
; OE         ; OUTPUT[6]   ; 3.009 ; 2.969 ; 3.278 ; 3.238 ;
; OE         ; OUTPUT[7]   ; 2.662 ; 2.622 ; 2.979 ; 2.939 ;
; OE         ; OUTPUT[8]   ; 2.942 ; 2.902 ; 3.206 ; 3.166 ;
; OE         ; OUTPUT[9]   ; 2.662 ; 2.622 ; 2.979 ; 2.939 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 2.840 ; 2.800 ; 3.108 ; 3.068 ;
; OE         ; OUTPUT[1]   ; 2.902 ; 2.862 ; 3.176 ; 3.136 ;
; OE         ; OUTPUT[2]   ; 2.904 ; 2.864 ; 3.178 ; 3.138 ;
; OE         ; OUTPUT[3]   ; 2.840 ; 2.800 ; 3.108 ; 3.068 ;
; OE         ; OUTPUT[4]   ; 2.840 ; 2.800 ; 3.108 ; 3.068 ;
; OE         ; OUTPUT[5]   ; 2.902 ; 2.862 ; 3.176 ; 3.136 ;
; OE         ; OUTPUT[6]   ; 2.904 ; 2.864 ; 3.178 ; 3.138 ;
; OE         ; OUTPUT[7]   ; 2.571 ; 2.531 ; 2.890 ; 2.850 ;
; OE         ; OUTPUT[8]   ; 2.840 ; 2.800 ; 3.108 ; 3.068 ;
; OE         ; OUTPUT[9]   ; 2.571 ; 2.531 ; 2.890 ; 2.850 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.186    ; 0.060 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -6.186    ; 0.060 ; N/A      ; N/A     ; -3.000              ;
;  RESET           ; -4.765    ; 0.408 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7049.372 ; 0.0   ; 0.0      ; 0.0     ; -2684.523           ;
;  CLK             ; -7015.761 ; 0.000 ; N/A      ; N/A     ; -2681.523           ;
;  RESET           ; -33.611   ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; 4.634  ; 5.162  ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; 5.062  ; 5.600  ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; 4.799  ; 5.355  ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; 4.877  ; 5.335  ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; 4.446  ; 5.019  ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; 4.315  ; 4.875  ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; 4.581  ; 5.133  ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; 4.899  ; 5.404  ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; 4.239  ; 4.836  ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; 4.544  ; 5.120  ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; 5.062  ; 5.600  ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; 4.345  ; 4.866  ; Rise       ; CLK             ;
; OE        ; CLK        ; 0.281  ; 0.425  ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 6.508  ; 6.585  ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 6.508  ; 6.585  ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 5.739  ; 6.198  ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 5.429  ; 5.867  ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; 10.216 ; 10.887 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; 9.769  ; 10.502 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; 9.625  ; 10.166 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; 9.706  ; 10.297 ; Rise       ; CLK             ;
;  RA[3]    ; CLK        ; 9.782  ; 10.432 ; Rise       ; CLK             ;
;  RA[4]    ; CLK        ; 9.838  ; 10.490 ; Rise       ; CLK             ;
;  RA[5]    ; CLK        ; 10.216 ; 10.887 ; Rise       ; CLK             ;
;  RA[6]    ; CLK        ; 10.046 ; 10.690 ; Rise       ; CLK             ;
;  RA[7]    ; CLK        ; 10.076 ; 10.781 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; 10.608 ; 11.121 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; 9.699  ; 10.392 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; 9.307  ; 9.858  ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; 9.411  ; 10.051 ; Rise       ; CLK             ;
;  RB[3]    ; CLK        ; 9.077  ; 9.694  ; Rise       ; CLK             ;
;  RB[4]    ; CLK        ; 9.616  ; 10.169 ; Rise       ; CLK             ;
;  RB[5]    ; CLK        ; 10.608 ; 11.121 ; Rise       ; CLK             ;
;  RB[6]    ; CLK        ; 9.737  ; 10.344 ; Rise       ; CLK             ;
;  RB[7]    ; CLK        ; 9.292  ; 9.894  ; Rise       ; CLK             ;
; RESET     ; CLK        ; 1.990  ; 2.001  ; Rise       ; CLK             ;
; ReadA     ; CLK        ; 3.991  ; 4.542  ; Rise       ; CLK             ;
; ReadB     ; CLK        ; 3.627  ; 4.088  ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; 10.069 ; 10.799 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; 8.980  ; 9.538  ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; 9.009  ; 9.582  ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; 9.000  ; 9.449  ; Rise       ; CLK             ;
;  WAddr[3] ; CLK        ; 8.786  ; 9.349  ; Rise       ; CLK             ;
;  WAddr[4] ; CLK        ; 10.054 ; 10.731 ; Rise       ; CLK             ;
;  WAddr[5] ; CLK        ; 10.069 ; 10.799 ; Rise       ; CLK             ;
;  WAddr[6] ; CLK        ; 9.799  ; 10.441 ; Rise       ; CLK             ;
;  WAddr[7] ; CLK        ; 9.943  ; 10.604 ; Rise       ; CLK             ;
; Write     ; CLK        ; 7.816  ; 8.486  ; Rise       ; CLK             ;
; OP[*]     ; RESET      ; 6.906  ; 7.355  ; Rise       ; RESET           ;
;  OP[0]    ; RESET      ; 6.647  ; 6.751  ; Rise       ; RESET           ;
;  OP[1]    ; RESET      ; 6.906  ; 7.355  ; Rise       ; RESET           ;
;  OP[2]    ; RESET      ; 6.408  ; 6.871  ; Rise       ; RESET           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; -1.317 ; -1.910 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; -1.580 ; -2.303 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; -1.863 ; -2.620 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; -1.883 ; -2.586 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; -1.717 ; -2.452 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; -1.580 ; -2.303 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; -1.728 ; -2.459 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; -1.900 ; -2.667 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; -1.629 ; -2.354 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; -1.814 ; -2.559 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; -1.938 ; -2.682 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; -1.607 ; -2.320 ; Rise       ; CLK             ;
; OE        ; CLK        ; 0.811  ; 0.682  ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 0.419  ; 0.317  ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 0.419  ; 0.317  ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; -0.881 ; -1.451 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; -0.712 ; -1.314 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; -0.881 ; -1.485 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; -1.233 ; -1.914 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; -1.337 ; -2.062 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; -1.212 ; -1.829 ; Rise       ; CLK             ;
;  RA[3]    ; CLK        ; -1.561 ; -2.149 ; Rise       ; CLK             ;
;  RA[4]    ; CLK        ; -0.881 ; -1.485 ; Rise       ; CLK             ;
;  RA[5]    ; CLK        ; -1.364 ; -2.013 ; Rise       ; CLK             ;
;  RA[6]    ; CLK        ; -1.483 ; -2.122 ; Rise       ; CLK             ;
;  RA[7]    ; CLK        ; -0.951 ; -1.559 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; -0.977 ; -1.619 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; -1.554 ; -2.270 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; -0.977 ; -1.619 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; -1.267 ; -1.974 ; Rise       ; CLK             ;
;  RB[3]    ; CLK        ; -1.583 ; -2.181 ; Rise       ; CLK             ;
;  RB[4]    ; CLK        ; -1.312 ; -1.905 ; Rise       ; CLK             ;
;  RB[5]    ; CLK        ; -1.638 ; -2.313 ; Rise       ; CLK             ;
;  RB[6]    ; CLK        ; -1.025 ; -1.651 ; Rise       ; CLK             ;
;  RB[7]    ; CLK        ; -1.054 ; -1.739 ; Rise       ; CLK             ;
; RESET     ; CLK        ; -0.193 ; -0.298 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; -1.253 ; -1.876 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; -1.030 ; -1.624 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; -1.853 ; -2.516 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; -1.984 ; -2.689 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; -2.031 ; -2.516 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; -2.045 ; -2.585 ; Rise       ; CLK             ;
;  WAddr[3] ; CLK        ; -1.853 ; -2.553 ; Rise       ; CLK             ;
;  WAddr[4] ; CLK        ; -2.249 ; -2.960 ; Rise       ; CLK             ;
;  WAddr[5] ; CLK        ; -2.106 ; -2.758 ; Rise       ; CLK             ;
;  WAddr[6] ; CLK        ; -2.105 ; -2.734 ; Rise       ; CLK             ;
;  WAddr[7] ; CLK        ; -2.067 ; -2.684 ; Rise       ; CLK             ;
; Write     ; CLK        ; -1.264 ; -1.860 ; Rise       ; CLK             ;
; OP[*]     ; RESET      ; -0.070 ; -0.216 ; Rise       ; RESET           ;
;  OP[0]    ; RESET      ; -0.070 ; -0.216 ; Rise       ; RESET           ;
;  OP[1]    ; RESET      ; -1.232 ; -1.791 ; Rise       ; RESET           ;
;  OP[2]    ; RESET      ; -1.148 ; -1.761 ; Rise       ; RESET           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 6.859 ; 6.801 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 9.262 ; 9.142 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 8.204 ; 8.096 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 7.255 ; 7.233 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 7.113 ; 7.081 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 9.262 ; 9.142 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 8.282 ; 8.207 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 7.148 ; 7.099 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 7.969 ; 7.915 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 7.094 ; 7.017 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 7.301 ; 7.260 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 6.831 ; 6.752 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 8.013 ; 7.967 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 7.722 ; 7.722 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 3.873 ; 3.943 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 3.841 ; 3.927 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 4.574 ; 4.698 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 4.085 ; 4.221 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 3.990 ; 4.109 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 5.155 ; 5.379 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 4.632 ; 4.774 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 4.034 ; 4.154 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 4.443 ; 4.588 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 3.986 ; 4.089 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 4.123 ; 4.257 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 3.841 ; 3.927 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 4.469 ; 4.614 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 4.346 ; 4.500 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 4.807 ; 4.650 ; 4.908 ; 4.751 ;
; OE         ; OUTPUT[1]   ; 4.994 ; 4.837 ; 5.139 ; 4.982 ;
; OE         ; OUTPUT[2]   ; 4.997 ; 4.840 ; 5.141 ; 4.984 ;
; OE         ; OUTPUT[3]   ; 4.807 ; 4.650 ; 4.908 ; 4.751 ;
; OE         ; OUTPUT[4]   ; 4.807 ; 4.650 ; 4.908 ; 4.751 ;
; OE         ; OUTPUT[5]   ; 4.994 ; 4.837 ; 5.139 ; 4.982 ;
; OE         ; OUTPUT[6]   ; 4.997 ; 4.840 ; 5.141 ; 4.984 ;
; OE         ; OUTPUT[7]   ; 4.433 ; 4.276 ; 4.611 ; 4.454 ;
; OE         ; OUTPUT[8]   ; 4.807 ; 4.650 ; 4.908 ; 4.751 ;
; OE         ; OUTPUT[9]   ; 4.433 ; 4.276 ; 4.611 ; 4.454 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 2.840 ; 2.800 ; 3.108 ; 3.068 ;
; OE         ; OUTPUT[1]   ; 2.902 ; 2.862 ; 3.176 ; 3.136 ;
; OE         ; OUTPUT[2]   ; 2.904 ; 2.864 ; 3.178 ; 3.138 ;
; OE         ; OUTPUT[3]   ; 2.840 ; 2.800 ; 3.108 ; 3.068 ;
; OE         ; OUTPUT[4]   ; 2.840 ; 2.800 ; 3.108 ; 3.068 ;
; OE         ; OUTPUT[5]   ; 2.902 ; 2.862 ; 3.176 ; 3.136 ;
; OE         ; OUTPUT[6]   ; 2.904 ; 2.864 ; 3.178 ; 3.138 ;
; OE         ; OUTPUT[7]   ; 2.571 ; 2.531 ; 2.890 ; 2.850 ;
; OE         ; OUTPUT[8]   ; 2.840 ; 2.800 ; 3.108 ; 3.068 ;
; OE         ; OUTPUT[9]   ; 2.571 ; 2.531 ; 2.890 ; 2.850 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUTPUT[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; N_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; OE             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ReadB          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ReadA          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IE             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[9]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[8]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0343 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0343 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00433 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00433 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0546 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0546 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 7901     ; 0        ; 0        ; 0        ;
; RESET      ; CLK      ; 5136     ; 5135     ; 0        ; 0        ;
; CLK        ; RESET    ; 153      ; 0        ; 0        ; 0        ;
; RESET      ; RESET    ; 7        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 7901     ; 0        ; 0        ; 0        ;
; RESET      ; CLK      ; 5136     ; 5135     ; 0        ; 0        ;
; CLK        ; RESET    ; 153      ; 0        ; 0        ; 0        ;
; RESET      ; RESET    ; 7        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 42    ; 42    ;
; Unconstrained Input Port Paths  ; 28426 ; 28426 ;
; Unconstrained Output Ports      ; 13    ; 13    ;
; Unconstrained Output Port Paths ; 23    ; 23    ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Sep  9 17:24:47 2021
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name RESET RESET
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.186     -7015.761 CLK 
    Info (332119):    -4.765       -33.611 RESET 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 CLK 
    Info (332119):     0.763         0.000 RESET 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2596.000 CLK 
    Info (332119):    -3.000        -3.000 RESET 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.401     -6001.852 CLK 
    Info (332119):    -4.183       -29.380 RESET 
Info (332146): Worst-case hold slack is 0.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.156         0.000 CLK 
    Info (332119):     0.695         0.000 RESET 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2596.000 CLK 
    Info (332119):    -3.000        -3.000 RESET 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.269
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.269     -3130.806 CLK 
    Info (332119):    -2.272       -15.762 RESET 
Info (332146): Worst-case hold slack is 0.060
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.060         0.000 CLK 
    Info (332119):     0.408         0.000 RESET 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2681.523 CLK 
    Info (332119):    -3.000        -3.000 RESET 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 621 megabytes
    Info: Processing ended: Thu Sep  9 17:24:52 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


