---
audio: false
lang: ja
layout: post
title: コンピュータの構成 - 試験問題
translated: true
type: note
---

## 2022年4月高等教育自学考试全国統一命題試験

## 計算機組成原理

(課程代碼 02318)

### 注意事項:

1.  本試卷は、第1部（択一問題）と第2部（非択一問題）の2部で構成されています。
2.  受験者は、問題の順序に従って解答用紙（答案用紙）の指定された場所に解答を記入する必要があります。試験問題用紙に書かれた解答は無効となります。
3.  記入および作図のセクションでは2B鉛筆を使用し、筆記セクションでは黒色インクのペンを使用する必要があります。

### 第1部：択一問題

#### I. 択一問題: 本セクションは10問からなり、1問1点、合計10点です。

1.  次の選択肢のうち、コンピュータの浮動小数点演算速度を表すものはどれか？
    -   A. CPI
    -   B. MIPS
    -   C. MFLOPS
    -   D. クロック周波数

2.  IEEE754 単精度（32ビット）浮動小数点表現形式において、バイアス表現で表される指数部のバイアス定数は
    -   A. 127
    -   B. 128
    -   C. 255
    -   D. 256

3.  コンピュータにおける浮動小数点加減算のための桁揃え操作は
    -   A. 指数部が小さい方の数の指数部を大きくし、仮数部を右シフトする。
    -   B. 指数部が小さい方の数の指数部を大きくし、仮数部を左シフトする。
    -   C. 指数部が大きい方の数の指数部を小さくし、仮数部を左シフトする。
    -   D. 指数部が大きい方の数の指数部を小さくし、仮数部を右シフトする。

4.  2の補数表現による8ビットの2進固定小数点数の範囲は
    -   A. $-128<X<128$
    -   B. $-128<X \leqslant 128$
    -   C. $-128 \leqslant X \leqslant 127$
    -   D. $-128 \leqslant X \leqslant 128$

5.  2つのnビットの2の補数表現の数を加算するとき、$\mathrm{C}_{n}$ と $\mathrm{C}_{n-1}$ はそれぞれ最上位ビットとその1つ下のビットから生成されるキャリービットとする。オーバーフロー発生の論理式は
    -   A. $\mathrm{OF}=\mathrm{C}_{n}$
    -   B. $\mathrm{OF}=\mathrm{C}_{n}+\mathrm{C}_{n-1}$
    -   C. $\mathrm{OF}=\mathrm{C}_{n} \oplus \mathrm{C}_{n-1}$
    -   D. $\mathrm{OF}=\mathrm{C}_{n}-\mathrm{C}_{n-1}$

6.  命令がレジスタ番号と定数を提供する。オペランドのアドレスがレジスタの内容と定数の和に等しい場合、オペランドのアドレス指定方式は
    -   A. 直接アドレス指定
    -   B. レジスタアドレス指定
    -   C. 変位アドレス指定
    -   D. 間接アドレス指定

7.  次の記述のうち、RISCコンピュータに最も適しているものはどれか？
    -   A. 豊富な命令アドレス指定モードを持ち、ほとんどの命令がメモリにアクセスできる。
    -   B. ごく少数の命令のみがメモリにアクセスできる。
    -   C. 命令セットは多数の命令を持つ。
    -   D. 命令セットは可変長の命令を持つ。

8.  マイクロプログラム制御方式を用いるコンピュータにおいて、マイクロプログラムはどこに格納されるか？
    -   A. スタック
    -   B. 主記憶装置
    -   C. CPU
    -   D. ディスク

9.  Cacheメモリは一般に何を使用するか？
    -   A. ダイナミックメモリ
    -   B. スタティックメモリ
    -   C. 読み出し専用メモリ
    -   D. 不揮発性メモリ

10. 割り込み応答プロセスにおけるブレークポイントの保存とは何を指すか？
    -   A. CPU内の各汎用レジスタの内容をスタックにプッシュする。
    -   B. プログラムカウンタPCの内容をスタックにプッシュする。
    -   C. CPU内の命令レジスタの内容をスタックにプッシュする。
    -   D. レジスタSPの内容をスタックにプッシュする。

### 第2部：非択一問題

#### II. 空欄補充: 本セクションは15空欄からなり、1空欄1点、合計15点です。

11. 電子デジタルコンピュータの発展過程において、各時代にはその代表的な電子部品がある。第1世代は真空管、第2世代は _______ を使用し、第3世代以降の主要な部品は _______ である。

12. ホストから周辺ポートへのアドレス指定方法は、_______ と _______ に分けられる。

13. 主記憶とCache間のアドレスマッピング方式には、_______、完全連想マッピング、および _______ 方式がある。

14. 一般的な入出力伝送制御方式には、直接プログラム伝送、_______、および _______ がある。

15. MIPS命令システムにおける命令形式は、_______ 型、_______ 型、および I 型に分けられる。

16. IEEE754 単精度浮動小数点数を2進数で表現する場合、指数部の長さは _______ ビット、仮数部の長さは _______ ビットである。

17. Intelは外部割り込みを _______ 割り込みと _______ 割り込みに分類する。

18. ディスク記憶装置の平均アクセス時間は、主にシーク時間、_______ 時間、およびデータ転送時間を含む。

#### III. 用語説明: 本セクションは5問からなり、1問3点、合計15点です。

19. （コンピュータの）語長
20. パリティチェックコード
21. レジスタ間接アドレス指定
22. プログラムステータスワードレジスタ (PSW)
23. ランダムアクセスメモリ (RAM)

#### IV. 簡答問題: 本セクションは4問からなり、1問5点、合計20点です。

24. 現代のコンピュータシステムには、オペレーティングシステム、アプリケーションプログラム、コンピュータハードウェア、言語処理システム、命令セットアーキテクチャなど、様々なハードウェアとソフトウェアが存在する。これらの間の階層関係を模式図で示せ。

25. 演算装置において、加算器を用いて2の補数減算を実現する方法を簡潔に説明し、その実現回路の模式図を描け（注：加算器は一つの部品として扱い、その内部の具体的な実装を描く必要はない）。

26. マイクロプログラム制御器における、機械語命令、マイクロプログラム、マイクロ命令、マイクロコマンド、マイクロ操作の対応関係を簡潔に説明せよ。

27. ダイナミックメモリのリフレッシュとは何か？ リフレッシュ周期の配置方法にはどのようなものがあるか？

#### V. 計算問題: 本セクションは3問からなり、1問6点、合計18点です。

28. IEEE754 単精度浮動小数点数の機械数が 41A50000H である。これを10進数表現の実数に変換せよ。

29. 8ビット2進数の2の補数を用いて「 -115 - ( -100 )」を計算せよ。結果を2の補数で表し、最終的なフラグビット SF, CF, OF, ZF をそれぞれ示せ。

30. 高水準言語プログラムがコンパイラによってコンパイルされ、実行可能な命令列が生成された。この命令列がクロック周波数1 GHzのマシン上で実行される。目的命令列で使用される命令の種類はA, B, C, Dの4種類である。4種類の命令の当該マシンにおけるCPIと、各種類の命令数は以下の表の通りである。

| 命令タイプ | A | B | C | D |
| :--------- | :-: | :-: | :-: | :-: |
| 各タイプのCPI | 1 | 2 | 3 | 4 |
| 各タイプの命令数 | 4 | 5 | 2 | 3 |

このプログラムのCPIはいくつか？ 実行時間は何nsか？ 計算結果は小数点以下1桁で四捨五入せよ。

#### VI. 総合応用問題: 本セクションは2問からなり、設問31は12点、設問32は10点、合計22点です。

31. あるコンピュータは語長が16ビットで、16ビット固定長命令形式を採用している。部分的なデータパス構造は図31に示されている。MARの出力は常にイネーブルされていると仮定する。命令 SUB R1,(R2) について、以下の2つの問いに答えよ。

(1) 実行段階では何クロックサイクル必要か？
(2) 各クロックサイクルの機能は何か？ 必要な有効な制御信号は何か？

注：この命令の機能は: R[R1] ← R[R1] - M[R[R2]]

32. 主記憶とCacheの間で4ウェイセット連想マッピング方式が使用され、データブロックサイズは512バイト、Cacheデータ領域容量は32 kバイト、主記憶空間サイズは1 Mバイト、バイトアドレス指定であると仮定する。問う：

(1) 主記憶アドレスはどの部分に分割されるか？ 各部分にはどのアドレスビットが含まれるか？
(2) Cacheの総容量は何ビットか？（有効ビットVを含む）

---

### 2022年4月高等教育自学考试全国統一命題試験 計算機組成原理 試題答案及評分参考

(課程代碼 02318)

#### I. 択一問題: 本セクションは10問からなり、1問1点、合計10点です。

1.  C
2.  A
3.  A
4.  C
5.  C
6.  C
7.  B
8.  C
9.  B
10. B

#### II. 空欄補充: 本セクションは15空欄からなり、1空欄1点、合計15点です。

11. トランジスタ、集積回路
12. I/O独立アドレス指定、I/Oメモリ統一アドレス指定
13. 直接マッピング、セット連想マッピング
14. 割り込み伝送方式、DMA伝送方式
15. R, J
16. 8, 23
17. マスク可能、マスク不可
18. 回転待ち時間

#### III. 用語説明: 本セクションは5問からなり、1問3点、合計15点です。

19. 答: コンピュータが1回の操作で処理する基本的な2進数の桁数を指す。例えば16ビット、32ビット、64ビットなど。
20. 答: 有効データビットにパリティビットを1つ追加し、符号全体における「1」の個数を奇数または偶数にする。
21. 答: 命令中で与えられるアドレスコードがレジスタ番号であり、そのレジスタにオペランドの実効アドレスが格納されている方式。
22. 答: 現在のプログラムの実行状態を記録し、プログラムの動作モードを示す。
23. 答: アドレスによってメモリセルにアクセスし、各メモリセルのアクセス時間は一定で、アドレスの大小とは無関係である。

#### IV. 簡答問題: 本セクションは4問からなり、1問5点、合計20点です。

24. 答: これら5つの部分の階層構造図は以下の通り：

| アプリケーションプログラム |
| :-----------------------: |
|     言語処理システム     |
|     オペレーティングシステム     |
|     命令セットアーキテクチャ     |
|     コンピュータハードウェア      |

採点説明: 各部分1点、図式的表現は任意で、各部分間の階層関係を説明できれば正解とする。

25. 答: 2の補数演算の基本原理によれば： $[\mathrm{A}-\mathrm{B}]_{\text{補}}=[\mathrm{A}]_{\text{補}}+$  $[\mathrm{B}]_{\text{補}}$ の論理否定 (2点)
    $[\mathrm{B}]_{\text{補}}$ の論理否定は、$[\mathrm{B}]_{\text{補}}$ をビット反転し、1を加算することである。この1の加算は、加算器の最下位桁へのキャリー入力Cinを1に設定することで実現される。(1点)

26. 答: 1つの機械語命令は1つのマイクロプログラムに対応する (2点)。1つのマイクロプログラムは複数のマイクロ命令から構成される (1点)。1つのマイクロ命令は一般に複数のマイクロコマンドを生成する (1点)。1つのマイクロコマンドは一般に1つのマイクロ操作に対応する (1点)。

27. 答: ダイナミックメモリはキャパシタによる電荷の蓄積で情報を記憶するが、キャパシタの容量は限られており、かつ漏れ電流があるため、長期間電荷を保持できない。記憶情報を失わないために、一定の時間間隔で定期的にキャパシタに電荷を補充する必要があり、これがダイナミックメモリのリフレッシュである。(2点)
    リフレッシュ周期の配置方法には、集中リフレッシュ (1点)、分散リフレッシュ (1点)、非同期リフレッシュ (1点) がある。

#### V. 計算問題: 本セクションは3問からなり、1問6点、合計18点です。

28. 解: $41 \mathrm{~A} 50000 \mathrm{H}=01000001101001010000000000000000 \mathrm{~B}($ 1点 $)$
    IEEE754 単精度浮動小数点形式によると：
    符号 $\mathrm{s}=0$、実数は正数、仮数部小数部分 $\mathrm{f}=(0.0100101)_2 ($ 1点 $)$
    指数 $\mathrm{e}=(10000011)_2=(131)_{10}($ 1点 $)$ 、補正された指数は $\mathrm{e}-127=131-127=4$ (1点)、したがって浮動小数点数は：
    $(1.0100101)_2 \times 2^{4}=(10100.101)_2=20.625$ (2点)

29. 解: $[-115]_{補}=10001101 \mathrm{~B},[-100]_{補}=10011100 \mathrm{~B}, \quad[100]_{補}=01100100 \mathrm{~B}$
    $[-115]_{補}-[-100]_{補}=[-115]_{補}+[100]_{補}=10001101 \mathrm{~B}+01100100 \mathrm{~B}=11110001 \mathrm{~B}($ 3点 $)$
    $\mathrm{SF}=1$ (1点), $\mathrm{CF}=1$ (1点), $\mathrm{OF}=0$ (1点)

30. 解: プログラムは合計14命令からなり、含まれるクロックサイクル数は $4 \times 1+5 \times 2+2 \times 3+3 \times 4=32$

    CPI は $32 / 14 \approx 2.3$
    (3点)
    実行時間は $32 / 1 \mathrm{G}=32.0 \mathrm{~ns}$
    (3点)

#### VI. 総合応用問題: 本セクションは2問からなり、設問31は12点、設問32は10点、合計22点です。

31. 答:
    (1) 4 または 5 クロックサイクルが必要
    (2点)
    (2) 制御信号 機能
    R2out, MARin MAR ← (R2)
    MemR MDR ← M(MAR)
    $($ 2点 $)$
    R1out, Yin Y ← (R1)
    MDRout, SUB Z ← Y - (MDR)
    $($ 2点 $)$
    Zout, R1in R1 ← (Z)
    (2点)
    なお、2行目と3行目は1クロックサイクルで完了させることも、それぞれ1クロックサイクルを占有させることもできる。

32. 答: (1) 主記憶空間 1 M バイト $=2^{20}$ バイト、したがって主記憶アドレスは20ビット。Cache は $32 \mathrm{~kB} / 512 \mathrm{~B}=64$ ライン、4ライン毎に1グループとするので、グループ数は $64 / 4=16$ グループ。したがってグループ番号を表すには4ビット必要。
    主記憶アドレスは、ブロック内アドレス、グループインデックス、タグの3部分に分割される (2点)。各部分は以下の通り：
    ブロック内アドレス 9 ビット: $\mathrm{A}_{8} \sim \mathrm{A}_{0} \quad($ 2点 $)$
    Cache グループインデックス 4 ビット: $\mathrm{A}_{12} \sim \mathrm{A}_{9} \quad($ 2点 $)$
    タグ $20-9-4=7$ ビット: $\mathrm{A}_{19} \sim \mathrm{A}_{13} \quad($ 2点 $)$
    (2) Cache 総容量 $=32 \mathrm{~KB}+(7+1) \times 64=32 \mathrm{~KB}+64 \mathrm{~B}=32832 \mathrm{~B}=262656$ ビット (2点)