`---
title: "[HDL Bits] 16.Verification: Reading Simulations - Finding Bugs in code"
date: 2025-04-24 00:50:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---

# HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. 

문제가 주어지면 코드를 입력할 수 있고 바로 검증을 하여 맞고 틀렸는지 확인할 수 있습니다.
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 4.1. Verificaiton 
Verificaiton 는 다음과 같은 목차로 구성되어 있습니다.
- Verification: Reading Simulations
	- **Finding bugs in code**
    - Build a circuit from a simulation waveform

    
# 공지

오늘은 이 중 `Verification` 챕터의  `Finding bugs in code` 5문제를 풀어볼 예정입니다.

모든 문제의 난이도는 `주관적` 으로 설정하였습니다.

문제를 설명하거나 해결할 때 오타나 오류가 발생할 수 있습니다.

이를 참고해주시고 알려주시면 감사하겠습니다.


---

## 4.1.1. Mux (Bugs mux2)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input sel,
    input [7:0] a,
    input [7:0] b,
    output [7:0] out  ); 
```

<br>

**문제**

이 8비트 2-to-1 Mux가 작동하지 않습니다.

버그를 수정하여 문제를 해결하세요.

**해결**

`Mux`는 `8bit`로 구현이 되어 있고 `sel` 신호가 있어 `a` 또는 `b`를 선택하는 기본적인 2:1 먹스 구조를 띄고 있습니다.

이 문제는 `Circuits - Comb - Mux` 부분에 있는 문제를 해결할 때도 나왔던 중요한 포인트입니다.

`bit wise 연산자`는 피연산자의 비트 수만큼 결과를 출력하기 때문에 비트수를 맞춰줘야 문제가 생기지 않습니다.

따라서 문제를 해결하려면 비트를 확장시켜야 합니다.

또한 문제 설명 이미지에는 `output [7:0] out` 으로 되어있지만 문제 예제에서는 `output out` 으로 되어있기 때문에 이 부분도 수정해주어야 합니다.

<br>

### Write your solution here

```verilog
module top_module (
    input sel,
    input [7:0] a,
    input [7:0] b,
    output [7:0] out  );

    assign out = (a & {8{sel}}) | (b &{8{~sel}});

endmodule
```

<br>

## 4.1.2. NAND (Bugs nand3)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (input a, input b, input c, output out);
```

<br>

**문제**

이 3입력 NAND 게이트가 작동하지 않습니다. 

오류를 수정해주세요.

제공된` 5-input AND GATE` 를 사용해야 합니다:

`module andgate ( output out, input a, input b, input c, input d, input e );`

**문제의 설계**
```verilog
module top_module (input a, input b, input c, output out);//

    andgate inst1 ( a, b, c, out );

endmodule
```

<br>

**해결**

`5-input AND GATE` 를 사용하여 `3-input NAND GATE` 로 만들기 위해서는 `5 ->3` , `AND -> NAND` 의 과정을 진행하면 됩니다.

`5-input AND GATE` 를 무조건 사용해야 하기 때문에 인스턴스를 진행할 때 사용하지 않는 부분을 빈칸으로 냅두는 것이 아닌 `1`을 사용하여 나머지 3개의 input 만으로 동작되게 합니다.

나머지는 `wire`을 사용하여 `NAND` 로 맞춰주면 됩니다.

<br>

### Write your solution here
```verilog
module top_module (input a, input b, input c, output out);//
    wire w_out;
    andgate inst1 (w_out, a, b, c, 1'b1, 1'b1 );

    assign out = ~ w_out;
endmodule
```

<br>

## 4.1.3. Mux (Bugs mux4)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input [1:0] sel,
    input [7:0] a,
    input [7:0] b,
    input [7:0] c,
    input [7:0] d,
    output [7:0] out  ); 
```

<br>

**문제**

이 4대1 MUX가 작동하지 않습니다.

오류를 수정해주세요.

오류가 없는 2:1 먹스를 제공합니다:

```verilog
module mux2 (
    input sel,
    input [7:0] a,
    input [7:0] b,
    output [7:0] out
);
```

**문제의 설계**
```verilog
module top_module (
    input [1:0] sel,
    input [7:0] a,
    input [7:0] b,
    input [7:0] c,
    input [7:0] d,
    output [7:0] out  ); //

    wire mux0, mux1;
    mux2 u_mux0 ( sel[0],    a,    b, mux0 );
    mux2 u_mux1 ( sel[0],    c,    d, mux1 );
    mux2 u_mux2 ( sel[1], mux0, mux1,  out );

endmodule
```

<br>

**해결**

이 문제는 오류가 없는 주어진 2:1 MUX를 인스턴스화를 진행하여 4:1 MUX를 만드는 문제입니다.

1. 문제의 설계를 확인하면 `wire` 를 선언하여 2:1 MUX의 `out` 을 받으려고 하지만 비트수가 일치하지 않습니다.

2. 인스턴스화에 사용된 이름이 `wire`로 선언한 이름과 동일할 수 없습니다. 따라서 변경해야합니다.
<br>

### Write your solution here
```verilog
module top_module (
    input [1:0] sel,
    input [7:0] a,
    input [7:0] b,
    input [7:0] c,
    input [7:0] d,
    output [7:0] out  ); //

    wire [7:0] mux0, mux1;
    mux2 u_mux0 ( sel[0],    a,    b, mux0 );
    mux2 u_mux1 ( sel[1],    c,    d, mux1 );
    mux2 u_mux2 ( sel[1], mux0, mux1,  out );

endmodule
```



## 3.3.4. Add/sub (Bugs addsubz)
난이도: ★★☆☆☆
### Module Declaration
```verilog
// synthesis verilog_input_version verilog_2001
module top_module ( 
    input do_sub,
    input [7:0] a,
    input [7:0] b,
    output reg [7:0] out,
    output reg result_is_zero
);
```

**문제**

0 플래그가 있는 다음 덧셈-뺄셈기가 작동하지 않습니다. 

오류를 수정하세요.


**문제의 설계**
```verilog
// synthesis verilog_input_version verilog_2001
module top_module ( 
    input do_sub,
    input [7:0] a,
    input [7:0] b,
    output reg [7:0] out,
    output reg result_is_zero
);//

    always @(*) begin
        case (do_sub)
          0: out = a+b;
          1: out = a-b;
        endcase

        if (~out)
            result_is_zero = 1;
    end

endmodule
```

<br>

**해결**

이 문제는 `sel`에 해당되는 `do_sub`을 사용하여 덧셈, 뺄셈을 선택하여 진행하는 문제입니다.

또한 `result_is_zero` 신호는 결과가 `0`이면 활성화됩니다.

1. `if(~out)` 으로 설계를 하였지만 `out` 은 `8bit` 이기 때문에 비트 반전(`~`)이 의미가 없습니다.

2. `result_is_zero` 의 초기값이 정해져있지 않기 `Latch` 가 발생하여 값이 달라질 수 있습니다.

<br>

### Write your solution here
```verilog
// synthesis verilog_input_version verilog_2001
module top_module ( 
    input do_sub,
    input [7:0] a,
    input [7:0] b,
    output reg [7:0] out,
    output reg result_is_zero
);//

    always @(*) begin
        case (do_sub)
          0: out = a+b;
          1: out = a-b;
        endcase

        if (out == 0) begin
            result_is_zero = 1;
        end else begin
            result_is_zero = 0;
        end
    end

endmodule
```

<br>

## 3.3.5. Case statement (BUgs case)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input [7:0] code,
    output reg [3:0] out,
    output reg valid=1 );
```

**문제**

이 조합 회로는 0~9번 키에 대한 8비트 키보드 스캔 코드를 인식하도록 되어 있습니다. 

10개의 경우 중에 하나가 인식되었는지(유효한지), 인식되었다면 어떤 키가 감지되었는지 표시해야합니다.

오류를 수정하세요.

**문제의 설계**
```verilog
module top_module (
    input [7:0] code,
    output reg [3:0] out,
    output reg valid=1 );//

     always @(*)
        case (code)
            8'h45: out = 0;
            8'h16: out = 1;
            8'h1e: out = 2;
            8'd26: out = 3;
            8'h25: out = 4;
            8'h2e: out = 5;
            8'h36: out = 6;
            8'h3d: out = 7;
            8'h3e: out = 8;
            6'h46: out = 9;
            default: valid = 0;
        endcase

endmodule

```

<br>

**해결**

이 문제는 `code` 신호를 통해 `out`의 값을 정하고 `valid` 신호도 선택해야합니다.

1. 문제의 설계에서 `valid = 1`이라고 포트리스트에 선언이 되어있습니다. 이는 문법 오류이기 때문에 따로 작성해야합니다.

2. `case` 문에서 초기값 선언이 안되어 있스빈다. 따라서 따로 선언해주었습니다.

3. `case` 중 `8'hxx` 의 형태가 아닌 상태들이 있습니다. 따라서 이를 수정해주었습니다.

<br>

### Write your solution here
```verilog
module top_module (
    input [7:0] code,
    output reg [3:0] out,
    output reg valid );//

     always @(*) begin
     valid = 1'b1;
     out = 4'd0;
        case (code)
            8'h45: out = 0;
            8'h16: out = 1;
            8'h1e: out = 2;
            8'h26: out = 3;
            8'h25: out = 4;
            8'h2e: out = 5;
            8'h36: out = 6;
            8'h3d: out = 7;
            8'h3e: out = 8;
            8'h46: out = 9;
            default: valid = 0;
        endcase
    end
endmodule

```

#### 다음에 계속

---
