network gen_for_stmt_5 {
  in bool p_i;

  out bool p_o4;
  out bool p_o9;

  fsm inner {
    param uint P;

    const u8 Q = P;

    out bool p_o;

    void main() {
      bool b = p_i;
      gen for (uint N = 0; N < Q; N++) {
        const bool c = b;
        b = ~c;
      }
      p_o.write(b);
      fence;
    }
  }

  i_4 = new inner(P=4);
  i_9 = new inner(P=9);

  i_4.p_o -> p_o4;
  i_9.p_o -> p_o9;
}
// @fec/golden {{{
//  module gen_for_stmt_5(
//    input wire rst,
//    input wire clk,
//    input wire p_i,
//    output reg p_o4,
//    output reg p_o9
//  );
//
//  always @(posedge clk) begin
//    if (rst) begin
//      p_o4 <= 1'd0;
//      p_o9 <= 1'd0;
//    end else begin
//      p_o4 <= p_i;
//      p_o9 <= ~p_i;
//    end
//  end
//
//  endmodule
// }}}
