TimeQuest Timing Analyzer report for uart
Sun Oct 29 15:16:00 2017
Quartus Prime Version 16.1.1 Build 200 11/30/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                               ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 16.1.1 Build 200 11/30/2016 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest                                               ;
; Revision Name         ; uart                                                    ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 294.46 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.396 ; -126.851           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -110.064                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.396 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.369 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.289      ;
; -2.369 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.289      ;
; -2.369 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.289      ;
; -2.369 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.289      ;
; -2.369 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.289      ;
; -2.369 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.289      ;
; -2.369 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.289      ;
; -2.347 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.773      ;
; -2.347 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.773      ;
; -2.347 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.773      ;
; -2.347 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.773      ;
; -2.347 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.773      ;
; -2.347 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.773      ;
; -2.347 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.773      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.343 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.769      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.316 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.742      ;
; -2.245 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.671      ;
; -2.245 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.671      ;
; -2.245 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.671      ;
; -2.245 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.671      ;
; -2.245 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.671      ;
; -2.245 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.671      ;
; -2.245 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.671      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.181 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.607      ;
; -2.163 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.589      ;
; -2.163 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.589      ;
; -2.163 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.589      ;
; -2.163 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.589      ;
; -2.163 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.575     ; 2.589      ;
; -2.163 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.589      ;
; -2.163 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.589      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.142 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.576     ; 2.567      ;
; -2.134 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.575     ; 2.560      ;
; -2.116 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.036      ;
; -2.116 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.036      ;
; -2.116 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.036      ;
; -2.116 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.036      ;
; -2.116 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.036      ;
; -2.116 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.036      ;
; -2.116 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.036      ;
; -2.110 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.031      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.090 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.010      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.512 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.804      ;
; 0.534 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.606 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.393      ;
; 0.624 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.411      ;
; 0.631 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.418      ;
; 0.633 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.420      ;
; 0.633 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.420      ;
; 0.638 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.425      ;
; 0.639 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.426      ;
; 0.641 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.428      ;
; 0.642 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.429      ;
; 0.648 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.940      ;
; 0.688 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.981      ;
; 0.699 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.991      ;
; 0.701 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.703 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.996      ;
; 0.720 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.013      ;
; 0.720 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.013      ;
; 0.726 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.018      ;
; 0.726 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.727 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.100      ; 1.039      ;
; 0.728 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.729 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.042      ;
; 0.737 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.524      ;
; 0.745 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.747 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.748 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.750 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.063      ;
; 0.751 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.064      ;
; 0.752 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.100      ; 1.064      ;
; 0.752 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.065      ;
; 0.753 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.066      ;
; 0.762 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.549      ;
; 0.764 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.551      ;
; 0.764 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.551      ;
; 0.765 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.558      ;
; 0.772 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.779 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.566      ;
; 0.786 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.788 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.788 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.575      ;
; 0.795 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.582      ;
; 0.797 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.797 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.799 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.799 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.799 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.800 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.093      ;
; 0.801 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.094      ;
; 0.808 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.101      ;
; 0.877 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.664      ;
; 0.902 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.194      ;
; 0.906 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.198      ;
; 0.910 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.203      ;
; 0.918 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.705      ;
; 0.922 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.709      ;
; 0.923 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.216      ;
; 0.947 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.948 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.948 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.949 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.949 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.950 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.951 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.979 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.272      ;
; 0.986 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.279      ;
; 0.999 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.292      ;
; 1.017 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.804      ;
; 1.026 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.813      ;
; 1.042 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.335      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 310.85 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.217 ; -113.620          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -110.064                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.217 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.146      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.145 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.540     ; 2.607      ;
; -2.132 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.062      ;
; -2.132 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.062      ;
; -2.132 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.062      ;
; -2.132 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.062      ;
; -2.132 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.062      ;
; -2.132 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.062      ;
; -2.132 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.062      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.126 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.540     ; 2.588      ;
; -2.092 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.559      ;
; -2.092 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.559      ;
; -2.092 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.559      ;
; -2.092 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.559      ;
; -2.092 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.559      ;
; -2.092 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.559      ;
; -2.092 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.559      ;
; -2.000 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.467      ;
; -2.000 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.467      ;
; -2.000 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.467      ;
; -2.000 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.467      ;
; -2.000 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.467      ;
; -2.000 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.467      ;
; -2.000 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.467      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.977 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.906      ;
; -1.973 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.536     ; 2.439      ;
; -1.958 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.888      ;
; -1.958 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.888      ;
; -1.958 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.888      ;
; -1.958 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.888      ;
; -1.958 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.888      ;
; -1.958 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.888      ;
; -1.958 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.888      ;
; -1.940 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.870      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.920 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.540     ; 2.382      ;
; -1.898 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.365      ;
; -1.898 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.365      ;
; -1.898 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.365      ;
; -1.898 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.365      ;
; -1.898 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.535     ; 2.365      ;
; -1.898 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.365      ;
; -1.898 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.535     ; 2.365      ;
; -1.897 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.827      ;
; -1.897 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.827      ;
; -1.897 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.827      ;
; -1.897 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.827      ;
; -1.897 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.827      ;
; -1.897 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.827      ;
; -1.897 ; speed_select:speed_rx|cnt[10]   ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.827      ;
; -1.892 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.822      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.885 ; speed_select:speed_tx|cnt[9]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.814      ;
; -1.874 ; speed_select:speed_tx|cnt[11]   ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.803      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.480 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.490 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.757      ;
; 0.553 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.283      ;
; 0.560 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.540      ; 1.295      ;
; 0.563 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.540      ; 1.298      ;
; 0.565 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.540      ; 1.300      ;
; 0.566 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.301      ;
; 0.568 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.298      ;
; 0.573 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.303      ;
; 0.575 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.310      ;
; 0.584 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.314      ;
; 0.606 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.873      ;
; 0.624 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.625 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.892      ;
; 0.638 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.906      ;
; 0.640 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.908      ;
; 0.641 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.909      ;
; 0.645 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.649 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.379      ;
; 0.667 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.540      ; 1.402      ;
; 0.676 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.676 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.677 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.679 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.965      ;
; 0.682 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.540      ; 1.417      ;
; 0.688 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.423      ;
; 0.688 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.423      ;
; 0.691 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.977      ;
; 0.694 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.980      ;
; 0.695 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.425      ;
; 0.697 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.983      ;
; 0.699 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.699 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.985      ;
; 0.700 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.986      ;
; 0.703 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.989      ;
; 0.703 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.540      ; 1.438      ;
; 0.707 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.440      ;
; 0.712 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.981      ;
; 0.713 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.715 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.717 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.729 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.997      ;
; 0.729 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.734 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.744 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.011      ;
; 0.747 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.014      ;
; 0.748 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.015      ;
; 0.756 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.024      ;
; 0.771 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.501      ;
; 0.809 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.540      ; 1.544      ;
; 0.823 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.558      ;
; 0.844 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.112      ;
; 0.845 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.846 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.113      ;
; 0.853 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.121      ;
; 0.870 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.870 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.871 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.138      ;
; 0.872 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.139      ;
; 0.883 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.883 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.884 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.151      ;
; 0.893 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.623      ;
; 0.895 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.163      ;
; 0.919 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.649      ;
; 0.924 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.191      ;
; 0.926 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.540      ; 1.661      ;
; 0.930 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.197      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.437 ; -15.972           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -79.820                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.437 ; speed_select:speed_tx|cnt[6]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.388      ;
; -0.387 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.138      ;
; -0.387 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.138      ;
; -0.387 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.138      ;
; -0.387 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.138      ;
; -0.387 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.138      ;
; -0.387 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.138      ;
; -0.387 ; speed_select:speed_rx|cnt[7]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.138      ;
; -0.381 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.237     ; 1.131      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.381 ; speed_select:speed_tx|cnt[12]   ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.132      ;
; -0.379 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.330      ;
; -0.377 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.327      ;
; -0.372 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.123      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.363 ; speed_select:speed_tx|cnt[3]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.358 ; speed_select:speed_rx|cnt[3]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.109      ;
; -0.356 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.107      ;
; -0.352 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.103      ;
; -0.349 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.300      ;
; -0.345 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.096      ;
; -0.345 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.096      ;
; -0.345 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.096      ;
; -0.345 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.096      ;
; -0.345 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.096      ;
; -0.345 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.096      ;
; -0.345 ; speed_select:speed_rx|cnt[5]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.096      ;
; -0.340 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.091      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.337 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.088      ;
; -0.337 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.088      ;
; -0.337 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.088      ;
; -0.337 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.088      ;
; -0.337 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.088      ;
; -0.337 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.088      ;
; -0.337 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.088      ;
; -0.326 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.077      ;
; -0.326 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.077      ;
; -0.326 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.077      ;
; -0.326 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.077      ;
; -0.326 ; speed_select:speed_rx|cnt[0]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.077      ;
; -0.318 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; speed_select:speed_rx|cnt[6]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.315 ; speed_select:speed_rx|cnt[2]    ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.066      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.299 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.199 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.217 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.248 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.568      ;
; 0.255 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.256 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.576      ;
; 0.264 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.584      ;
; 0.264 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.585      ;
; 0.265 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.585      ;
; 0.265 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.267 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.587      ;
; 0.267 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.587      ;
; 0.268 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.588      ;
; 0.269 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.589      ;
; 0.272 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.276 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.276 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.291 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.298 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.301 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.429      ;
; 0.303 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.303 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.304 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.304 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.306 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.631      ;
; 0.312 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.316 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.322 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.642      ;
; 0.322 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.642      ;
; 0.326 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.328 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.648      ;
; 0.329 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.329 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.330 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.650      ;
; 0.334 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.335 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.655      ;
; 0.336 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.336 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.338 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.658      ;
; 0.342 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.662      ;
; 0.346 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.348 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.348 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.348 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.349 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.469      ;
; 0.370 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.376 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.377 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.377 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.377 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.697      ;
; 0.382 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.385 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.506      ;
; 0.389 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.509      ;
; 0.399 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.719      ;
; 0.400 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.720      ;
; 0.401 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.522      ;
; 0.405 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.526      ;
; 0.424 ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; my_uart_tx:my_uart_tx|tx_data[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.545      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.396   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.396   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -126.851 ; 0.0   ; 0.0      ; 0.0     ; -110.064            ;
;  clk             ; -126.851 ; 0.000 ; N/A      ; N/A     ; -110.064            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs232_tx      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs232_rx                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 851      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 851      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 79    ; 79   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rs232_rx   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rs232_tx    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rs232_rx   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rs232_tx    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.1 Build 200 11/30/2016 SJ Standard Edition
    Info: Processing started: Sun Oct 29 15:15:57 2017
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.396
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.396            -126.851 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.064 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.217            -113.620 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.064 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.437             -15.972 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.820 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 583 megabytes
    Info: Processing ended: Sun Oct 29 15:16:00 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


