//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================

module contador5(

	//////////// CLOCK //////////
	input 		          		ADC_CLK_10,
	input 		          		MAX10_CLK1_50,
	input 		          		MAX10_CLK2_50,

	//////////// SEG7 //////////
	output		     [7:0]		HEX0,
	output		     [7:0]		HEX1,
	output		     [7:0]		HEX2,
	output		     [7:0]		HEX3,
	output		     [7:0]		HEX4,
	output		     [7:0]		HEX5,

	//////////// KEY //////////
	input 		     [1:0]		KEY
);



//=======================================================
//  REG/WIRE declarations
//=======================================================




//=======================================================
//  Structural coding
//=======================================================

  wire clock;
  wire clock_out_divisor;
  wire [6:0] numero;

  AsyncInputSynchronizer async_sync (
    .clk(MAX10_CLK1_50),
    .asyncn(KEY[0]),
    .syncn(clock)
  );

  divisor div (
    .clock_in(MAX10_CLK1_50),
    .reset_n(clock),
    .enable(1'b1),
    .clock_out(clock_out_divisor)
  );
  
  counter cnt (
    .clk(MAX10_CLK1_50),
    .rstn(clock),
    .en(clock_out_divisor),
    .count(numero)
  );

  SEG7_LUT seg0 (
    .iDIG(numero%10),
    .oSEG(HEX0)
  );

  SEG7_LUT seg1 (
    .iDIG(numero/10),
    .oSEG(HEX1)
  );

endmodule
