<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:32:27.3227</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.11.04</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7019773</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>래치를 갖는 정적 랜덤 액세스 메모리 판독 경로</inventionTitle><inventionTitleEng>STATIC RANDOM ACCESS MEMORY READ PATH WITH LATCH</inventionTitleEng><openDate>2022.07.22</openDate><openNumber>10-2022-0103743</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.10.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.06.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/419</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 7/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 7/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리로부터 데이터를 판독하기 위한 판독 경로는 래치 및 데이터(SAT) 및 데이터 보완(SAC) 출력 노드들을 감지 증폭기를 포함한다. 래치는 VDD와 중간 노드 사이에 연결된 제1 및 제2 PMOS 트랜지스터들, 및 VSS와 중간 노드 사이에 연결된 제1 및 제2 NMOS 트랜지스터들을 포함하는 입력 3상 인버터를 포함한다. 제1 PMOS 및 NMOS 트랜지스터들의 게이트 연결은 SAT 노드에 연결되고; 제2 PMOS 트랜지스터의 게이트 연결은 감지 증폭기 인에이블 보완 입력에 연결되고; 및 제2 NMOS 트랜지스터의 게이트 연결은 감지 증폭기 인에이블 입력에 연결된다. 래치는 또한 중간 노드에 연결된 입력과 데이터 출력 노드에 연결된 출력을 갖는 출력 드라이버를 포함한다. 따라서 래치는 SAT 노드와 데이터 출력 노드 사이에 두 개의 게이트 지연들을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.05.27</internationOpenDate><internationOpenNumber>WO2021101709</internationOpenNumber><internationalApplicationDate>2020.11.04</internationalApplicationDate><internationalApplicationNumber>PCT/US2020/058816</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 전자 디바이스(electronic device)의 메모리로부터 데이터를 판독하기 위한 판독 경로(read path)에 있어서,데이터(SAT) 및 데이터 보완(SAC) 노드(node)들을 포함하는 감지 증폭기(sense amplifier); 및래치(latch)를 포함하고, 상기 래치는:  VDD와 중간 노드 사이에 결합된 제1 및 제2 PMOS 트랜지스터(transistor)들과 VSS와 상기 중간 노드 사이에 결합된 제1 및 제2 NMOS 트랜지스터들을 포함하는 입력 3상 인버터(input tri-state inverter)-여기서:  상기 제1 PMOS 트랜지스터 및 상기 제1 NMOS 트랜지스터의 게이트 연결(gate connection)은 상기 SAT 노드에 결합되고;  상기 제2 PMOS 트랜지스터의 게이트 연결은 감지 증폭기 인에이블 보완(SAENX) 입력에 결합되고; 및  상기 제2 NMOS 트랜지스터의 게이트 연결은 감지 증폭기 인에이블(SAEN) 입력에 결합됨-; 및 출력 드라이버 입력이 상기 중간 노드에 결합되고 출력 드라이버 출력이 데이터 출력 노드에 결합되는 출력 드라이버를 포함하는, 판독 경로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,부하 밸런싱 회로(load balancing circuit)로서: VDD와 VSS 사이에 결합된 제3 및 제4 PMOS 트랜지스터들과 제3 및 제4 NMOS 트랜지스터들을 포함하는 부하 밸런싱 3상 인버터를 포함하는, 상기 부하 밸런싱 회로를 더 포함하고, 여기서:  상기 제3 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터의 게이트 연결은 상기 SAC 노드에 결합되고; 및  상기 제4 PMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터의 게이트 연결은 상기 제4 PMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터를 오프 상태(off state)로 유지하는 디스에이블 입력(disabling input)들에 결합되는, 판독 경로.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 감지 증폭기의 프리차지 회로(precharge circuit)-상기 프리차지 회로는 상기 SAT 및 SAC 노드들에 결합되고 상기 SAT 및 SAC 노드들을 프리차징하도록 구성됨-; 및프리차지 제어 회로를 더 포함하고, 상기 프리차지 제어 회로는: 감지 증폭기 프리차지(SAPC) 입력; SAENX 입력; 및 상기 프리차지 회로에 결합되고 상기 프리차지 회로가 상기 SAT 및 SAC 노드들을 프리차징할 때를 제어하도록 구성된 감지 증폭기 프리차지 보완(SAPCX) 출력을 포함하고, 상기 프리차지 제어 회로는 상기 SAPC 및 SAENX 입력들의 값들을 기초로 상기 SAPCX 출력 상에서 신호를 구동하는, 판독 경로.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 프리차지 제어 회로는:상기 SAPC 입력에 결합된 제1 입력, 상기 SAENX 입력에 결합된 제2 입력, 및 상기 SAPCX 출력에 연결된 제1 출력을 갖는 NAND 논리 게이트(logic gate)를 포함하는, 판독 경로.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서, 상기 프리차지 회로는:VDD와 상기 SAC 노드 사이에 결합된 제1 PMOS 트랜지스터;VDD와 상기 SAT 노드 사이에 결합된 제2 PMOS 트랜지스터; 및상기 SAPCX 출력에 결합된 상기 제1, 제2, 및 제3 PMOS 트랜지스터들에 대한 게이트 연결로 상기 SAT 및 SAC 노드들 사이에 결합된 제3 PMOS 트랜지스터를 포함하는, 판독 경로.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 래치는:저장 회로 요소들을 더 포함하고, 상기 저장 회로 요소들은: 상기 중간 노드에 결합된 래치 인버터 입력 및 래치 노드에 결합된 래치 인버터 출력을 갖는 래치 인버터; 및 VDD와 상기 중간 노드 사이에 결합된 제3 및 제4 PMOS 트랜지스터들 및 VSS와 상기 중간 노드 사이에 결합된 제3 및 제4 NMOS 트랜지스터들을 포함하는 래치 3상 인버터를 포함하고, 여기서:  상기 제3 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터의 게이트 연결은 상기 래치 노드에 결합되고;   상기 제4 PMOS 트랜지스터의 게이트 연결은 상기 SAEN 입력에 결합되고; 및  상기 제4 NMOS 트랜지스터의 게이트 연결은 상기 SAENX 입력에 결합되는, 판독 경로.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 감지 증폭기는:상기 SAT 노드에 결합된 비트 입력;상기 SAC 노드에 연결된 비트 보완 입력; 및상기 SAT 및 SAC 노드들에 결합되고 상기 비트 및 비트 보완 입력들의 값들에 기초하여 상기 SAT 노드 상의 SAT 신호 및 상기 SAC 노드 상의 SAC 신호를 출력하도록 구성된 평가 회로를 포함하는, 판독 경로.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,하나 이상의 동기식 랜덤 액세스 메모리(SRAM) 셀들을 더 포함하고, 각 SRAM 셀은 비트 및 비트 보완 출력들을 포함하고, 상기 하나 이상의 SRAM 비트 셀들에 대한 상기 비트 출력들 및 상기 비트 보완 출력들은 상기 감지 증폭기에 대한 상기 비트 입력 및 상기 비트 보완 입력에 각각 결합되는, 판독 경로.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 상기 평가 회로는:제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터 사이의 제1 중간 노드에 결합된 상기 SAC 노드 및 상기 제1 PMOS 및 제1 NMOS 트랜지스터들에 대한 게이트 연결에 결합된 상기 SAT 노드로 VDD와 푸터 노드(footer node) 사이에 결합된 상기 제1 PMOS 트랜지스터 및 상기 제1 NMOS 트랜지스터;제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터 사이의 제2 중간 노드에 결합된 상기 SAT 노드 및 상기 제2 PMOS 및 제2 NMOS 트랜지스터들에 대한 게이트 연결에 결합된 상기 SAC 노드로 VDD와 푸터 노드 사이에 결합된 상기 제2 PMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터; 및상기 SAEN 입력에 결합된 제3 NMOS 트랜지스터에 대한 게이트 연결로 상기 푸터 노드와 VSS 사이에 결합된 상기 제3 NMOS 트랜지스터를 포함하는, 판독 경로.</claim></claimInfo><claimInfo><claim>10. 전자 디바이스에 있어서,처리 서브시스템(processing subsystem); 및상기 처리 서브시스템에 결합된 메모리를 포함하고, 상기 메모리는 상기 메모리로부터 데이터를 판독하기 위한 적어도 하나의 판독 경로를 포함하고, 상기 적어도 하나의 판독 경로는: 데이터(SAT) 및 데이터 보완(SAC) 노드들을 포함하는 감지 증폭기; 및 래치를 포함하고, 상기 래치는:  VDD와 중간 노드 사이에 결합된 제1 및 제2 PMOS 트랜지스터들 및 VSS와 상기 중간 노드 사이에 결합된 제1 및 제2 NMOS 트랜지스터들을 포함하는 입력 3상 인버터-여기서:   상기 제1 PMOS 트랜지스터 및 상기 제1 NMOS 트랜지스터의 게이트 연결은 SAT 노드에 결합되고;    상기 제2 PMOS 트랜지스터의 게이트 연결은 감지 증폭기 인에이블 보완(SAENX) 입력에 결합되고; 및    상기 제2 NMOS 트랜지스터의 게이트 연결은 감지 증폭기 인에이블(SAEN) 입력에 결합됨-; 및   출력 드라이버 입력이 상기 중간 노드에 결합되고 출력 드라이버 출력이 데이터 출력 노드에 결합되는 출력 드라이버를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 적어도 하나의 판독 경로는:부하 밸런싱 회로로서: VDD와 VSS 사이에 결합된 제3 및 제4 PMOS 트랜지스터들과 제3 및 제4 NMOS 트랜지스터들을 포함하는 부하 밸런싱 3상 인버터를 포함하는, 상기 부하 밸런싱 회로를 더 포함하고, 여기서:  상기 제3 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터의 게이트 연결은 상기 SAC 노드에 결합되고; 및  상기 제4 PMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터의 게이트 연결은 상기 제4 PMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터를 오프 상태로 유지하는 디스에이블 입력들에 결합되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 적어도 하나의 판독 경로는:상기 감지 증폭기의 프리차지 회-상기 프리차지 회로는 상기 SAT 및 SAC 노드들에 결합되고 상기 SAT 및 SAC 노드들을 프리차징하도록 구성됨-; 및프리차지 제어 회로를 더 포함하고, 상기 프리차지 제어 회로는: 감지 증폭기 프리차지(SAPC) 입력; SAENX 입력; 및 상기 프리차지 회로에 결합되고 상기 프리차지 회로가 상기 SAT 및 SAC 노드들을 프리차징할 때를 제어하도록 구성된 감지 증폭기 프리차지 보완(SAPCX) 출력을 포함하고, 상기 프리차지 제어 회로는 상기 SAPC 및 SAENX 입력들의 값들을 기초로 상기 SAPCX 출력 상에서 신호를 구동하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 프리차지 제어 회로는:상기 SAPC 입력에 결합된 제1 입력, 상기 SAENX 입력에 결합된 제2 입력, 및 상기 SAPCX 출력에 연결된 제1 출력을 갖는 NAND 논리 게이트를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 프리차지 회로는:VDD와 상기 SAC 노드 사이에 결합된 제1 PMOS 트랜지스터;VDD와 상기 SAT 노드 사이에 결합된 제2 PMOS 트랜지스터; 및상기 SAPCX 출력에 결합된 상기 제1, 제2, 및 제3 PMOS 트랜지스터들에 대한 게이트 연결로 상기 SAT 및 SAC 노드들 사이에 결합된 제3 PMOS 트랜지스터를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서, 상기 래치는:저장 회로 요소들을 더 포함하고, 상기 저장 회로 요소들은: 상기 중간 노드에 결합된 래치 인버터 입력 및 래치 노드에 결합된 래치 인버터 출력을 갖는 래치 인버터; 및 VDD와 상기 중간 노드 사이에 결합된 제3 및 제4 PMOS 트랜지스터들 및 VSS와 상기 중간 노드 사이에 결합된 제3 및 제4 NMOS 트랜지스터들을 포함하는 래치 3상 인버터를 포함하고, 여기서:  상기 제3 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터의 게이트 연결은 상기 래치 노드에 결합되고;   상기 제4 PMOS 트랜지스터의 게이트 연결은 상기 SAEN 입력에 결합되고; 및  상기 제4 NMOS 트랜지스터의 게이트 연결은 상기 SAENX 입력에 결합되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>16. 제10항에 있어서, 상기 감지 증폭기는:상기 SAT 노드에 결합된 비트 입력;상기 SAC 노드에 연결된 비트 보완 입력; 및상기 SAT 및 SAC 노드들에 결합되고 상기 비트 및 비트 보완 입력들의 값들에 기초하여 상기 SAT 노드 상의 SAT 신호 및 상기 SAC 노드 상의 SAC 신호를 출력하도록 구성된 평가 회로를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 메모리는:하나 이상의 동기식 랜덤 액세스 메모리(SRAM) 셀들을 포함하고, 각 SRAM 셀은 비트 및 비트 보완 출력들을 포함하고, 상기 하나 이상의 SRAM 비트 셀들에 대한 상기 비트 출력들 및 상기 비트 보완 출력들은 상기 감지 증폭기에 대한 상기 비트 입력 및 상기 비트 보완 입력에 각각 결합되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 평가 회로는:제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터 사이의 제1 중간 노드에 결합된 상기 SAC 노드 및 상기 제1 PMOS 및 제1 NMOS 트랜지스터들에 대한 게이트 연결에 결합된 상기 SAT 노드로 VDD와 푸터 노드 사이에 결합된 상기 제1 PMOS 트랜지스터 및 상기 제1 NMOS 트랜지스터;제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터 사이의 제2 중간 노드에 결합된 상기 SAT 노드 및 상기 제2 PMOS 및 제2 NMOS 트랜지스터들에 대한 게이트 연결에 결합된 상기 SAC 노드로 VDD와 푸터 노드 사이에 결합된 상기 제2 PMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터; 및상기 SAEN 입력에 결합된 제3 NMOS 트랜지스터에 대한 게이트 연결로 상기 푸터 노드와 VSS 사이에 결합된 상기 제3 NMOS 트랜지스터를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>19. 집적 회로에 있어서,하나 이상의 제1 뱅크 SRAM 셀들, 상기 하나 이상의 제1 뱅크 SRAM 셀들에 결합된 제1 뱅크 감지 증폭기, 및 상기 제1 뱅크 감지 증폭기의 감지 증폭기(SAT) 출력에 결합된 제1 뱅크 공유 래치 입력 3상 인버터를 포함하는 제1 메모리 뱅크-상기 제1 뱅크 감지 증폭기 및 상기 제1 뱅크 공유 래치 입력 3상 인버터의 평가 회로는 제1 뱅크 감지 증폭기 인에이블(SAEN) 신호 및/또는 제1 뱅크 감지 증폭기 인에이블 보완(SAENX) 신호에 의해 제어됨-;하나 이상의 제2 뱅크 SRAM 셀들, 상기 하나 이상의 제2 뱅크 SRAM 셀들에 결합된 제2 뱅크 감지 증폭기, 및 상기 제2 뱅크 감지 증폭기의 SAT 출력에 결합된 제2 뱅크 공유 래치 입력 3상 인버터를 포함하는 제2 메모리 뱅크-상기 제2 뱅크 감지 증폭기 및 상기 제2 뱅크 공유 래치 입력 3상 인버터의 평가 회로는 제2 뱅크 SAEN 신호 및/또는 제2 뱅크 SAENX 신호에 의해 제어됨-; 및공유 래치 인버터 및 공유 래치 3상 인버터의 백투백(back to back) 쌍을 갖는 공유 래치 저장 요소를 포함하는 공유 래치를 포함하고, 상기 공유 래치 인버터의 공유 래치 인버터 입력은 상기 제1 뱅크 공유 래치 입력 3상 인버터 및 상기 제2 뱅크 공유 래치 입력 3상 인버터 모두의 출력에 결합되고, 상기 공유 래치 3상 인버터는 공유 래치 인에이블(SLEN) 신호와 공유 래치 인에이블 보완(SLENX) 신호에 의해 제어되고, 상기 SLEN 신호는 상기 제1 뱅크 SAEN 신호와 상기 제2 뱅크 SAEN 신호의 논리 조합에 기초하여 생성되고, 상기 SLENX 신호는 상기 제1 뱅크 SAENX 신호와 상기 제2 뱅크 SAENX 신호의 논리 조합에 기초하여 생성되는, 집적 회로.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제1 뱅크 감지 증폭기의 제1 뱅크 프리차지 회로-상기 제1 뱅크 프리차지 회로는 제1 뱅크 감지 증폭기 프리차지(SAPC) 신호와 상기 제1 뱅크 SAENX 신호의 논리 조합에 기초하여 생성되는 제1 뱅크 감지 증폭기 프리차지 보완(SAPCX) 신호에 의해 제어됨-; 및상기 제2 뱅크 감지 증폭기의 제2 뱅크 프리차지 회로를 더 포함하고, 상기 제2 뱅크 프리차지 회로는 제2 뱅크 SAPC 신호와 상기 제2 뱅크 SAENX 신호의 논리 조합에 기초하여 생성된 제2 뱅크 SAPCX 신호에 의해 제어되는, 집적 회로.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서,제1 뱅크 부하 밸런싱 회로-상기 제1 뱅크 부하 밸런싱 회로는 상기 제1 뱅크 감지 증폭기의 감지 증폭기 보완(SAC) 노드에 결합되고, 상기 제1 뱅크 입력 3상 인버터에 의해 상기 제1 뱅크 감지 증폭기의 상기 SAT 노드에 제공되는 제1 용량성 부하를 대략적으로 밸런싱하도록 구성됨-; 및제2 뱅크 부하 밸런싱 회로를 더 포함하고, 상기 제2 뱅크 부하 밸런싱 회로는 상기 제2 뱅크 감지 증폭기의 SAC 노드에 결합되고 상기 제2 뱅크 입력 3상 인버터에 의해 상기 제2 뱅크 감지 증폭기의 SAT 노드에 제공되는 제2 용량성 부하를 대략적으로 밸런싱하도록 구성되는, 집적 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴 드라이브 ****</address><code>519990237329</code><country>미국</country><engName>ADVANCED MICRO DEVICES, INC.</engName><name>어드밴스드 마이크로 디바이시즈, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 *****...</address><code> </code><country> </country><engName>BANERJEE, Arijit</engName><name>바네르지 아리짓</name></inventorInfo><inventorInfo><address>미국 캘리포니아 *****...</address><code> </code><country> </country><engName>SCHREIBER, Russell</engName><name>슈라이버 러셀</name></inventorInfo><inventorInfo><address>미국 캘리포니아 *****...</address><code> </code><country> </country><engName>WHITTLE, Kyle</engName><name>휘틀 카일</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.11.22</priorityApplicationDate><priorityApplicationNumber>16/692,714</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.06.10</receiptDate><receiptNumber>1-1-2022-0608295-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.06.24</receiptDate><receiptNumber>1-5-2022-0094390-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.10.18</receiptDate><receiptNumber>1-1-2023-1142136-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.09.23</receiptDate><receiptNumber>9-5-2024-0800298-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2024.11.25</receiptDate><receiptNumber>1-1-2024-1299076-37</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2024.12.23</receiptDate><receiptNumber>1-1-2024-1428705-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.01.23</receiptDate><receiptNumber>1-1-2025-0096389-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.02.24</receiptDate><receiptNumber>1-1-2025-0210156-95</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Extension of Designated Period</documentEngName><documentName>지정기간연장 관련 안내서</documentName><receiptDate>2025.02.25</receiptDate><receiptNumber>1-5-2025-0033993-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.03.24</receiptDate><receiptNumber>1-1-2025-0333080-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.03.24</receiptDate><receiptNumber>1-1-2025-0333082-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for final refusal</documentEngName><documentName>최후의견제출통지서</documentName><receiptDate>2025.08.08</receiptDate><receiptNumber>9-5-2025-0758487-35</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227019773.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9368f4bc9639a9171319bdb1fe3c3f2c0f605e07b4622a2e1398d72103598eb9e1e4868df2aa207a4b4968bd46ef09e4172929cc30d10f12d5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd80e2c6d7bb03de6f62ef6d8a6ae16b009ff2e6ba56fc1f97f7c0910bec7d3111616015a1ebb5c2c801a9d3a8ff15b46db8f1ab5288e6fd5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>