Simulator report for DigitalWatch
Mon Jan 25 19:54:40 2016
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 ms       ;
; Simulation Netlist Size     ; 297 nodes    ;
; Simulation Coverage         ;      33.66 % ;
; Total Number of Transitions ; 200645       ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; ACEX1K       ;
+-----------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                ;
+--------------------------------------------------------------------------------------------+----------------------+---------------+
; Option                                                                                     ; Setting              ; Default Value ;
+--------------------------------------------------------------------------------------------+----------------------+---------------+
; Simulation mode                                                                            ; Functional           ; Timing        ;
; Start time                                                                                 ; 0 ns                 ; 0 ns          ;
; Simulation results format                                                                  ; CVWF                 ;               ;
; Vector input source                                                                        ; key_Control_test.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                   ; On            ;
; Check outputs                                                                              ; Off                  ; Off           ;
; Report simulation coverage                                                                 ; On                   ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                   ; On            ;
; Display missing 1-value coverage report                                                    ; On                   ; On            ;
; Display missing 0-value coverage report                                                    ; On                   ; On            ;
; Detect setup and hold time violations                                                      ; Off                  ; Off           ;
; Detect glitches                                                                            ; Off                  ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                  ; Off           ;
; Generate Signal Activity File                                                              ; Off                  ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                  ; Off           ;
; Group bus channels in simulation results                                                   ; Off                  ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                   ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE           ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                  ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                  ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                 ; Auto          ;
+--------------------------------------------------------------------------------------------+----------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      33.66 % ;
; Total nodes checked                                 ; 297          ;
; Total output ports checked                          ; 303          ;
; Total output ports with complete 1/0-value coverage ; 102          ;
; Total output ports with no 1/0-value coverage       ; 189          ;
; Total output ports with no 1-value coverage         ; 195          ;
; Total output ports with no 0-value coverage         ; 195          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                      ;
+---------------------------------------+---------------------------------------+------------------+
; Node Name                             ; Output Port Name                      ; Output Port Type ;
+---------------------------------------+---------------------------------------+------------------+
; |key_Control|WideNor0                 ; |key_Control|WideNor0                 ; out0             ;
; |key_Control|Start_status.RESET       ; |key_Control|Start_status.RESET       ; regout           ;
; |key_Control|Start_status.STOP        ; |key_Control|Start_status.STOP        ; regout           ;
; |key_Control|Read_Status~0            ; |key_Control|Read_Status~0            ; out              ;
; |key_Control|disp_out~0               ; |key_Control|disp_out~0               ; out              ;
; |key_Control|disp_out~1               ; |key_Control|disp_out~1               ; out              ;
; |key_Control|disp_out~2               ; |key_Control|disp_out~2               ; out              ;
; |key_Control|disp_out~3               ; |key_Control|disp_out~3               ; out              ;
; |key_Control|disp_out~4               ; |key_Control|disp_out~4               ; out              ;
; |key_Control|disp_out~5               ; |key_Control|disp_out~5               ; out              ;
; |key_Control|disp_out~6               ; |key_Control|disp_out~6               ; out              ;
; |key_Control|disp_out~7               ; |key_Control|disp_out~7               ; out              ;
; |key_Control|disp_out~8               ; |key_Control|disp_out~8               ; out              ;
; |key_Control|disp_out~9               ; |key_Control|disp_out~9               ; out              ;
; |key_Control|disp_out~10              ; |key_Control|disp_out~10              ; out              ;
; |key_Control|disp_out~11              ; |key_Control|disp_out~11              ; out              ;
; |key_Control|disp_out~12              ; |key_Control|disp_out~12              ; out              ;
; |key_Control|disp_out~13              ; |key_Control|disp_out~13              ; out              ;
; |key_Control|disp_out~14              ; |key_Control|disp_out~14              ; out              ;
; |key_Control|disp_out~15              ; |key_Control|disp_out~15              ; out              ;
; |key_Control|disp_out~16              ; |key_Control|disp_out~16              ; out              ;
; |key_Control|disp_out~17              ; |key_Control|disp_out~17              ; out              ;
; |key_Control|disp_out~18              ; |key_Control|disp_out~18              ; out              ;
; |key_Control|disp_out~19              ; |key_Control|disp_out~19              ; out              ;
; |key_Control|disp_out~20              ; |key_Control|disp_out~20              ; out              ;
; |key_Control|disp_out~21              ; |key_Control|disp_out~21              ; out              ;
; |key_Control|disp_out~22              ; |key_Control|disp_out~22              ; out              ;
; |key_Control|disp_out~23              ; |key_Control|disp_out~23              ; out              ;
; |key_Control|Read_Status.FINISHREAD   ; |key_Control|Read_Status.FINISHREAD   ; regout           ;
; |key_Control|Read_Status.READDATA     ; |key_Control|Read_Status.READDATA     ; regout           ;
; |key_Control|Read_Status.PREREAD      ; |key_Control|Read_Status.PREREAD      ; regout           ;
; |key_Control|disp_SEL                 ; |key_Control|disp_SEL                 ; regout           ;
; |key_Control|Start_status.START       ; |key_Control|Start_status.START       ; regout           ;
; |key_Control|clk                      ; |key_Control|clk                      ; out              ;
; |key_Control|key_start                ; |key_Control|key_start                ; out              ;
; |key_Control|key_Record               ; |key_Control|key_Record               ; out              ;
; |key_Control|watch_data[0]            ; |key_Control|watch_data[0]            ; out              ;
; |key_Control|watch_data[1]            ; |key_Control|watch_data[1]            ; out              ;
; |key_Control|watch_data[2]            ; |key_Control|watch_data[2]            ; out              ;
; |key_Control|watch_data[3]            ; |key_Control|watch_data[3]            ; out              ;
; |key_Control|watch_data[4]            ; |key_Control|watch_data[4]            ; out              ;
; |key_Control|watch_data[5]            ; |key_Control|watch_data[5]            ; out              ;
; |key_Control|watch_data[6]            ; |key_Control|watch_data[6]            ; out              ;
; |key_Control|watch_data[7]            ; |key_Control|watch_data[7]            ; out              ;
; |key_Control|watch_data[8]            ; |key_Control|watch_data[8]            ; out              ;
; |key_Control|watch_data[9]            ; |key_Control|watch_data[9]            ; out              ;
; |key_Control|watch_data[10]           ; |key_Control|watch_data[10]           ; out              ;
; |key_Control|watch_data[11]           ; |key_Control|watch_data[11]           ; out              ;
; |key_Control|watch_data[12]           ; |key_Control|watch_data[12]           ; out              ;
; |key_Control|watch_data[13]           ; |key_Control|watch_data[13]           ; out              ;
; |key_Control|watch_data[14]           ; |key_Control|watch_data[14]           ; out              ;
; |key_Control|watch_data[15]           ; |key_Control|watch_data[15]           ; out              ;
; |key_Control|watch_data[16]           ; |key_Control|watch_data[16]           ; out              ;
; |key_Control|watch_data[17]           ; |key_Control|watch_data[17]           ; out              ;
; |key_Control|watch_data[18]           ; |key_Control|watch_data[18]           ; out              ;
; |key_Control|watch_data[19]           ; |key_Control|watch_data[19]           ; out              ;
; |key_Control|watch_data[20]           ; |key_Control|watch_data[20]           ; out              ;
; |key_Control|watch_data[21]           ; |key_Control|watch_data[21]           ; out              ;
; |key_Control|watch_data[22]           ; |key_Control|watch_data[22]           ; out              ;
; |key_Control|watch_data[23]           ; |key_Control|watch_data[23]           ; out              ;
; |key_Control|rst                      ; |key_Control|rst                      ; pin_out          ;
; |key_Control|disp_out[0]              ; |key_Control|disp_out[0]              ; pin_out          ;
; |key_Control|disp_out[1]              ; |key_Control|disp_out[1]              ; pin_out          ;
; |key_Control|disp_out[2]              ; |key_Control|disp_out[2]              ; pin_out          ;
; |key_Control|disp_out[3]              ; |key_Control|disp_out[3]              ; pin_out          ;
; |key_Control|disp_out[4]              ; |key_Control|disp_out[4]              ; pin_out          ;
; |key_Control|disp_out[5]              ; |key_Control|disp_out[5]              ; pin_out          ;
; |key_Control|disp_out[6]              ; |key_Control|disp_out[6]              ; pin_out          ;
; |key_Control|disp_out[7]              ; |key_Control|disp_out[7]              ; pin_out          ;
; |key_Control|disp_out[8]              ; |key_Control|disp_out[8]              ; pin_out          ;
; |key_Control|disp_out[9]              ; |key_Control|disp_out[9]              ; pin_out          ;
; |key_Control|disp_out[10]             ; |key_Control|disp_out[10]             ; pin_out          ;
; |key_Control|disp_out[11]             ; |key_Control|disp_out[11]             ; pin_out          ;
; |key_Control|disp_out[12]             ; |key_Control|disp_out[12]             ; pin_out          ;
; |key_Control|disp_out[13]             ; |key_Control|disp_out[13]             ; pin_out          ;
; |key_Control|disp_out[14]             ; |key_Control|disp_out[14]             ; pin_out          ;
; |key_Control|disp_out[15]             ; |key_Control|disp_out[15]             ; pin_out          ;
; |key_Control|disp_out[16]             ; |key_Control|disp_out[16]             ; pin_out          ;
; |key_Control|disp_out[17]             ; |key_Control|disp_out[17]             ; pin_out          ;
; |key_Control|disp_out[18]             ; |key_Control|disp_out[18]             ; pin_out          ;
; |key_Control|disp_out[19]             ; |key_Control|disp_out[19]             ; pin_out          ;
; |key_Control|disp_out[20]             ; |key_Control|disp_out[20]             ; pin_out          ;
; |key_Control|disp_out[21]             ; |key_Control|disp_out[21]             ; pin_out          ;
; |key_Control|disp_out[22]             ; |key_Control|disp_out[22]             ; pin_out          ;
; |key_Control|disp_out[23]             ; |key_Control|disp_out[23]             ; pin_out          ;
; |key_Control|Read_Status~1            ; |key_Control|Read_Status~1            ; out0             ;
; |key_Control|Write_Status~2           ; |key_Control|Write_Status~2           ; out0             ;
; |key_Control|WRSEL~0                  ; |key_Control|WRSEL~0                  ; out0             ;
; |key_Control|Start_status~0           ; |key_Control|Start_status~0           ; out0             ;
; |key_Control|Read_Status~6            ; |key_Control|Read_Status~6            ; out0             ;
; |key_Control|Read_Status.READDATA~0   ; |key_Control|Read_Status.READDATA~0   ; out0             ;
; |key_Control|Read_Status.FINISHREAD~0 ; |key_Control|Read_Status.FINISHREAD~0 ; out0             ;
; |key_Control|Selector3~0              ; |key_Control|Selector3~0              ; out0             ;
; |key_Control|Read_Status~8            ; |key_Control|Read_Status~8            ; out0             ;
; |key_Control|Write_Status~7           ; |key_Control|Write_Status~7           ; out0             ;
; |key_Control|WRSEL~4                  ; |key_Control|WRSEL~4                  ; out0             ;
; |key_Control|Start_status.STOP~0      ; |key_Control|Start_status.STOP~0      ; out0             ;
; |key_Control|Start_status.RESET~0     ; |key_Control|Start_status.RESET~0     ; out0             ;
; |key_Control|rst~0                    ; |key_Control|rst~0                    ; out0             ;
; |key_Control|Start_status~4           ; |key_Control|Start_status~4           ; out0             ;
; |key_Control|Selector2~0              ; |key_Control|Selector2~0              ; out0             ;
; |key_Control|Selector3~1              ; |key_Control|Selector3~1              ; out0             ;
+---------------------------------------+---------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                    ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; Node Name                                                                        ; Output Port Name                                                                      ; Output Port Type ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; |key_Control|address_[3]~0                                                       ; |key_Control|address_[3]~0                                                            ; regout           ;
; |key_Control|en__~0                                                              ; |key_Control|en__~0                                                                   ; out              ;
; |key_Control|WRSEL.10                                                            ; |key_Control|WRSEL.10                                                                 ; regout           ;
; |key_Control|Write_Status~1                                                      ; |key_Control|Write_Status~1                                                           ; out              ;
; |key_Control|address_[2]~1                                                       ; |key_Control|address_[2]~1                                                            ; out              ;
; |key_Control|address_[2]~2                                                       ; |key_Control|address_[2]~2                                                            ; regout           ;
; |key_Control|wren_~0                                                             ; |key_Control|wren_~0                                                                  ; out0             ;
; |key_Control|en__                                                                ; |key_Control|en__                                                                     ; regout           ;
; |key_Control|Write_Status.FINISHWRITE                                            ; |key_Control|Write_Status.FINISHWRITE                                                 ; regout           ;
; |key_Control|address_[3]                                                         ; |key_Control|address_[3]                                                              ; regout           ;
; |key_Control|address_[2]                                                         ; |key_Control|address_[2]                                                              ; regout           ;
; |key_Control|address_[1]                                                         ; |key_Control|address_[1]                                                              ; regout           ;
; |key_Control|address_[1]~3                                                       ; |key_Control|address_[1]~3                                                            ; out              ;
; |key_Control|address_[1]~4                                                       ; |key_Control|address_[1]~4                                                            ; regout           ;
; |key_Control|address_[0]~5                                                       ; |key_Control|address_[0]~5                                                            ; out              ;
; |key_Control|address_[0]~6                                                       ; |key_Control|address_[0]~6                                                            ; regout           ;
; |key_Control|wren_                                                               ; |key_Control|wren_                                                                    ; regout           ;
; |key_Control|data_read[0]                                                        ; |key_Control|data_read[0]                                                             ; regout           ;
; |key_Control|EN~0                                                                ; |key_Control|EN~0                                                                     ; out0             ;
; |key_Control|address_[3]~11                                                      ; |key_Control|address_[3]~11                                                           ; out              ;
; |key_Control|data_read[1]                                                        ; |key_Control|data_read[1]                                                             ; regout           ;
; |key_Control|data_read[2]                                                        ; |key_Control|data_read[2]                                                             ; regout           ;
; |key_Control|data_read[3]                                                        ; |key_Control|data_read[3]                                                             ; regout           ;
; |key_Control|data_read[4]                                                        ; |key_Control|data_read[4]                                                             ; regout           ;
; |key_Control|data_read[5]                                                        ; |key_Control|data_read[5]                                                             ; regout           ;
; |key_Control|data_read[6]                                                        ; |key_Control|data_read[6]                                                             ; regout           ;
; |key_Control|data_read[7]                                                        ; |key_Control|data_read[7]                                                             ; regout           ;
; |key_Control|data_read[8]                                                        ; |key_Control|data_read[8]                                                             ; regout           ;
; |key_Control|data_read[9]                                                        ; |key_Control|data_read[9]                                                             ; regout           ;
; |key_Control|data_read[10]                                                       ; |key_Control|data_read[10]                                                            ; regout           ;
; |key_Control|data_read[11]                                                       ; |key_Control|data_read[11]                                                            ; regout           ;
; |key_Control|data_read[12]                                                       ; |key_Control|data_read[12]                                                            ; regout           ;
; |key_Control|data_read[13]                                                       ; |key_Control|data_read[13]                                                            ; regout           ;
; |key_Control|data_read[14]                                                       ; |key_Control|data_read[14]                                                            ; regout           ;
; |key_Control|data_read[15]                                                       ; |key_Control|data_read[15]                                                            ; regout           ;
; |key_Control|data_read[16]                                                       ; |key_Control|data_read[16]                                                            ; regout           ;
; |key_Control|data_read[17]                                                       ; |key_Control|data_read[17]                                                            ; regout           ;
; |key_Control|data_read[18]                                                       ; |key_Control|data_read[18]                                                            ; regout           ;
; |key_Control|data_read[19]                                                       ; |key_Control|data_read[19]                                                            ; regout           ;
; |key_Control|data_read[20]                                                       ; |key_Control|data_read[20]                                                            ; regout           ;
; |key_Control|data_read[21]                                                       ; |key_Control|data_read[21]                                                            ; regout           ;
; |key_Control|data_read[22]                                                       ; |key_Control|data_read[22]                                                            ; regout           ;
; |key_Control|data_read[23]                                                       ; |key_Control|data_read[23]                                                            ; regout           ;
; |key_Control|address_[0]                                                         ; |key_Control|address_[0]                                                              ; regout           ;
; |key_Control|address_[0]~en                                                      ; |key_Control|address_[0]~en                                                           ; regout           ;
; |key_Control|address_[0]~12                                                      ; |key_Control|address_[0]~12                                                           ; out              ;
; |key_Control|address_[1]~en                                                      ; |key_Control|address_[1]~en                                                           ; regout           ;
; |key_Control|address_[1]~13                                                      ; |key_Control|address_[1]~13                                                           ; out              ;
; |key_Control|address_[2]~en                                                      ; |key_Control|address_[2]~en                                                           ; regout           ;
; |key_Control|address_[2]~14                                                      ; |key_Control|address_[2]~14                                                           ; out              ;
; |key_Control|address_[3]~en                                                      ; |key_Control|address_[3]~en                                                           ; regout           ;
; |key_Control|address_[3]~15                                                      ; |key_Control|address_[3]~15                                                           ; out              ;
; |key_Control|Write_Status.WRITEDATA                                              ; |key_Control|Write_Status.WRITEDATA                                                   ; regout           ;
; |key_Control|Write_Status.STARTWRITE                                             ; |key_Control|Write_Status.STARTWRITE                                                  ; regout           ;
; |key_Control|Write_Status.PREWRITE                                               ; |key_Control|Write_Status.PREWRITE                                                    ; regout           ;
; |key_Control|WRSEL.00                                                            ; |key_Control|WRSEL.00                                                                 ; regout           ;
; |key_Control|key_pause                                                           ; |key_Control|key_pause                                                                ; out              ;
; |key_Control|key_load                                                            ; |key_Control|key_load                                                                 ; out              ;
; |key_Control|data_ram[0]                                                         ; |key_Control|data_ram[0]                                                              ; out              ;
; |key_Control|data_ram[1]                                                         ; |key_Control|data_ram[1]                                                              ; out              ;
; |key_Control|data_ram[2]                                                         ; |key_Control|data_ram[2]                                                              ; out              ;
; |key_Control|data_ram[3]                                                         ; |key_Control|data_ram[3]                                                              ; out              ;
; |key_Control|data_ram[4]                                                         ; |key_Control|data_ram[4]                                                              ; out              ;
; |key_Control|data_ram[5]                                                         ; |key_Control|data_ram[5]                                                              ; out              ;
; |key_Control|data_ram[6]                                                         ; |key_Control|data_ram[6]                                                              ; out              ;
; |key_Control|data_ram[7]                                                         ; |key_Control|data_ram[7]                                                              ; out              ;
; |key_Control|data_ram[8]                                                         ; |key_Control|data_ram[8]                                                              ; out              ;
; |key_Control|data_ram[9]                                                         ; |key_Control|data_ram[9]                                                              ; out              ;
; |key_Control|data_ram[10]                                                        ; |key_Control|data_ram[10]                                                             ; out              ;
; |key_Control|data_ram[11]                                                        ; |key_Control|data_ram[11]                                                             ; out              ;
; |key_Control|data_ram[12]                                                        ; |key_Control|data_ram[12]                                                             ; out              ;
; |key_Control|data_ram[13]                                                        ; |key_Control|data_ram[13]                                                             ; out              ;
; |key_Control|data_ram[14]                                                        ; |key_Control|data_ram[14]                                                             ; out              ;
; |key_Control|data_ram[15]                                                        ; |key_Control|data_ram[15]                                                             ; out              ;
; |key_Control|data_ram[16]                                                        ; |key_Control|data_ram[16]                                                             ; out              ;
; |key_Control|data_ram[17]                                                        ; |key_Control|data_ram[17]                                                             ; out              ;
; |key_Control|data_ram[18]                                                        ; |key_Control|data_ram[18]                                                             ; out              ;
; |key_Control|data_ram[19]                                                        ; |key_Control|data_ram[19]                                                             ; out              ;
; |key_Control|data_ram[20]                                                        ; |key_Control|data_ram[20]                                                             ; out              ;
; |key_Control|data_ram[21]                                                        ; |key_Control|data_ram[21]                                                             ; out              ;
; |key_Control|data_ram[22]                                                        ; |key_Control|data_ram[22]                                                             ; out              ;
; |key_Control|data_ram[23]                                                        ; |key_Control|data_ram[23]                                                             ; out              ;
; |key_Control|address[0]                                                          ; |key_Control|address[0]                                                               ; pin_out          ;
; |key_Control|address[1]                                                          ; |key_Control|address[1]                                                               ; pin_out          ;
; |key_Control|address[2]                                                          ; |key_Control|address[2]                                                               ; pin_out          ;
; |key_Control|address[3]                                                          ; |key_Control|address[3]                                                               ; pin_out          ;
; |key_Control|EN                                                                  ; |key_Control|EN                                                                       ; pin_out          ;
; |key_Control|load                                                                ; |key_Control|load                                                                     ; pin_out          ;
; |key_Control|wren                                                                ; |key_Control|wren                                                                     ; pin_out          ;
; |key_Control|address[3]~0                                                        ; |key_Control|address[3]~0                                                             ; out0             ;
; |key_Control|address[2]~1                                                        ; |key_Control|address[2]~1                                                             ; out0             ;
; |key_Control|address[1]~2                                                        ; |key_Control|address[1]~2                                                             ; out0             ;
; |key_Control|address[0]~3                                                        ; |key_Control|address[0]~3                                                             ; out0             ;
; |key_Control|wren_~2                                                             ; |key_Control|wren_~2                                                                  ; out0             ;
; |key_Control|Write_Status.STARTWRITE~0                                           ; |key_Control|Write_Status.STARTWRITE~0                                                ; out0             ;
; |key_Control|Write_Status.WRITEDATA~0                                            ; |key_Control|Write_Status.WRITEDATA~0                                                 ; out0             ;
; |key_Control|Write_Status.FINISHWRITE~0                                          ; |key_Control|Write_Status.FINISHWRITE~0                                               ; out0             ;
; |key_Control|Selector1~0                                                         ; |key_Control|Selector1~0                                                              ; out0             ;
; |key_Control|Write_Status~8                                                      ; |key_Control|Write_Status~8                                                           ; out0             ;
; |key_Control|Selector0~0                                                         ; |key_Control|Selector0~0                                                              ; out0             ;
; |key_Control|Selector0~1                                                         ; |key_Control|Selector0~1                                                              ; out0             ;
; |key_Control|Selector1~1                                                         ; |key_Control|Selector1~1                                                              ; out0             ;
; |key_Control|Selector1~2                                                         ; |key_Control|Selector1~2                                                              ; out0             ;
; |key_Control|Selector2~1                                                         ; |key_Control|Selector2~1                                                              ; out0             ;
; |key_Control|Selector3~2                                                         ; |key_Control|Selector3~2                                                              ; out0             ;
; |key_Control|lpm_add_sub:Add1|result_node[1]                                     ; |key_Control|lpm_add_sub:Add1|result_node[1]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add1|result_node[2]                                     ; |key_Control|lpm_add_sub:Add1|result_node[2]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add1|result_node[3]                                     ; |key_Control|lpm_add_sub:Add1|result_node[3]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add1|result_node[4]                                     ; |key_Control|lpm_add_sub:Add1|result_node[4]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                           ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[0]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~0                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~1                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~2                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~3                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[4]~1                      ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[4]~1                           ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[4]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[4]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[3]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[2]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[1]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~1                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~1                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~2                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~2                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~3                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~3                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~4                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~4                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~4                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~5                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~6                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~7                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~8                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~8                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~9                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~9                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~10                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~10                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~11                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~11                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~12                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~12                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~13                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~13                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~14                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~14                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~15                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~15                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~16                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~16                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~17                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~17                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~18                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~18                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~19                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~19                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add0|result_node[0]                                     ; |key_Control|lpm_add_sub:Add0|result_node[0]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add0|result_node[1]                                     ; |key_Control|lpm_add_sub:Add0|result_node[1]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add0|result_node[2]                                     ; |key_Control|lpm_add_sub:Add0|result_node[2]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add0|result_node[3]                                     ; |key_Control|lpm_add_sub:Add0|result_node[3]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                           ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[0]                             ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~0                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~1                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~2                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~3                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[3]~1                      ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[3]~1                           ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[3]                        ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[3]                             ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[2]                             ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[1]                             ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~1                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~1                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~2                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~2                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~3                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~3                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                    ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~4                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~5                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~6                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~7                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~8                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~8                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~9                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~9                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~10                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~10                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~11                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~11                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~12                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~12                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~13                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~13                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~14                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~14                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~15                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~15                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                    ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; Node Name                                                                        ; Output Port Name                                                                      ; Output Port Type ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; |key_Control|en__~0                                                              ; |key_Control|en__~0                                                                   ; out              ;
; |key_Control|WRSEL.10                                                            ; |key_Control|WRSEL.10                                                                 ; regout           ;
; |key_Control|Write_Status~1                                                      ; |key_Control|Write_Status~1                                                           ; out              ;
; |key_Control|address_[2]~1                                                       ; |key_Control|address_[2]~1                                                            ; out              ;
; |key_Control|wren_~0                                                             ; |key_Control|wren_~0                                                                  ; out0             ;
; |key_Control|en__                                                                ; |key_Control|en__                                                                     ; regout           ;
; |key_Control|Write_Status.FINISHWRITE                                            ; |key_Control|Write_Status.FINISHWRITE                                                 ; regout           ;
; |key_Control|address_[3]                                                         ; |key_Control|address_[3]                                                              ; regout           ;
; |key_Control|address_[2]                                                         ; |key_Control|address_[2]                                                              ; regout           ;
; |key_Control|address_[1]                                                         ; |key_Control|address_[1]                                                              ; regout           ;
; |key_Control|address_[1]~3                                                       ; |key_Control|address_[1]~3                                                            ; out              ;
; |key_Control|address_[0]~5                                                       ; |key_Control|address_[0]~5                                                            ; out              ;
; |key_Control|address_[0]~7                                                       ; |key_Control|address_[0]~7                                                            ; regout           ;
; |key_Control|wren_                                                               ; |key_Control|wren_                                                                    ; regout           ;
; |key_Control|data_read[0]                                                        ; |key_Control|data_read[0]                                                             ; regout           ;
; |key_Control|address_[3]~8                                                       ; |key_Control|address_[3]~8                                                            ; regout           ;
; |key_Control|address_[2]~9                                                       ; |key_Control|address_[2]~9                                                            ; regout           ;
; |key_Control|address_[1]~10                                                      ; |key_Control|address_[1]~10                                                           ; regout           ;
; |key_Control|EN~0                                                                ; |key_Control|EN~0                                                                     ; out0             ;
; |key_Control|address_[3]~11                                                      ; |key_Control|address_[3]~11                                                           ; out              ;
; |key_Control|data_read[1]                                                        ; |key_Control|data_read[1]                                                             ; regout           ;
; |key_Control|data_read[2]                                                        ; |key_Control|data_read[2]                                                             ; regout           ;
; |key_Control|data_read[3]                                                        ; |key_Control|data_read[3]                                                             ; regout           ;
; |key_Control|data_read[4]                                                        ; |key_Control|data_read[4]                                                             ; regout           ;
; |key_Control|data_read[5]                                                        ; |key_Control|data_read[5]                                                             ; regout           ;
; |key_Control|data_read[6]                                                        ; |key_Control|data_read[6]                                                             ; regout           ;
; |key_Control|data_read[7]                                                        ; |key_Control|data_read[7]                                                             ; regout           ;
; |key_Control|data_read[8]                                                        ; |key_Control|data_read[8]                                                             ; regout           ;
; |key_Control|data_read[9]                                                        ; |key_Control|data_read[9]                                                             ; regout           ;
; |key_Control|data_read[10]                                                       ; |key_Control|data_read[10]                                                            ; regout           ;
; |key_Control|data_read[11]                                                       ; |key_Control|data_read[11]                                                            ; regout           ;
; |key_Control|data_read[12]                                                       ; |key_Control|data_read[12]                                                            ; regout           ;
; |key_Control|data_read[13]                                                       ; |key_Control|data_read[13]                                                            ; regout           ;
; |key_Control|data_read[14]                                                       ; |key_Control|data_read[14]                                                            ; regout           ;
; |key_Control|data_read[15]                                                       ; |key_Control|data_read[15]                                                            ; regout           ;
; |key_Control|data_read[16]                                                       ; |key_Control|data_read[16]                                                            ; regout           ;
; |key_Control|data_read[17]                                                       ; |key_Control|data_read[17]                                                            ; regout           ;
; |key_Control|data_read[18]                                                       ; |key_Control|data_read[18]                                                            ; regout           ;
; |key_Control|data_read[19]                                                       ; |key_Control|data_read[19]                                                            ; regout           ;
; |key_Control|data_read[20]                                                       ; |key_Control|data_read[20]                                                            ; regout           ;
; |key_Control|data_read[21]                                                       ; |key_Control|data_read[21]                                                            ; regout           ;
; |key_Control|data_read[22]                                                       ; |key_Control|data_read[22]                                                            ; regout           ;
; |key_Control|data_read[23]                                                       ; |key_Control|data_read[23]                                                            ; regout           ;
; |key_Control|address_[0]                                                         ; |key_Control|address_[0]                                                              ; regout           ;
; |key_Control|address_[0]~en                                                      ; |key_Control|address_[0]~en                                                           ; regout           ;
; |key_Control|address_[0]~12                                                      ; |key_Control|address_[0]~12                                                           ; out              ;
; |key_Control|address_[1]~en                                                      ; |key_Control|address_[1]~en                                                           ; regout           ;
; |key_Control|address_[1]~13                                                      ; |key_Control|address_[1]~13                                                           ; out              ;
; |key_Control|address_[2]~en                                                      ; |key_Control|address_[2]~en                                                           ; regout           ;
; |key_Control|address_[2]~14                                                      ; |key_Control|address_[2]~14                                                           ; out              ;
; |key_Control|address_[3]~en                                                      ; |key_Control|address_[3]~en                                                           ; regout           ;
; |key_Control|address_[3]~15                                                      ; |key_Control|address_[3]~15                                                           ; out              ;
; |key_Control|Write_Status.WRITEDATA                                              ; |key_Control|Write_Status.WRITEDATA                                                   ; regout           ;
; |key_Control|Write_Status.STARTWRITE                                             ; |key_Control|Write_Status.STARTWRITE                                                  ; regout           ;
; |key_Control|Write_Status.PREWRITE                                               ; |key_Control|Write_Status.PREWRITE                                                    ; regout           ;
; |key_Control|WRSEL.01                                                            ; |key_Control|WRSEL.01                                                                 ; regout           ;
; |key_Control|key_pause                                                           ; |key_Control|key_pause                                                                ; out              ;
; |key_Control|key_load                                                            ; |key_Control|key_load                                                                 ; out              ;
; |key_Control|data_ram[0]                                                         ; |key_Control|data_ram[0]                                                              ; out              ;
; |key_Control|data_ram[1]                                                         ; |key_Control|data_ram[1]                                                              ; out              ;
; |key_Control|data_ram[2]                                                         ; |key_Control|data_ram[2]                                                              ; out              ;
; |key_Control|data_ram[3]                                                         ; |key_Control|data_ram[3]                                                              ; out              ;
; |key_Control|data_ram[4]                                                         ; |key_Control|data_ram[4]                                                              ; out              ;
; |key_Control|data_ram[5]                                                         ; |key_Control|data_ram[5]                                                              ; out              ;
; |key_Control|data_ram[6]                                                         ; |key_Control|data_ram[6]                                                              ; out              ;
; |key_Control|data_ram[7]                                                         ; |key_Control|data_ram[7]                                                              ; out              ;
; |key_Control|data_ram[8]                                                         ; |key_Control|data_ram[8]                                                              ; out              ;
; |key_Control|data_ram[9]                                                         ; |key_Control|data_ram[9]                                                              ; out              ;
; |key_Control|data_ram[10]                                                        ; |key_Control|data_ram[10]                                                             ; out              ;
; |key_Control|data_ram[11]                                                        ; |key_Control|data_ram[11]                                                             ; out              ;
; |key_Control|data_ram[12]                                                        ; |key_Control|data_ram[12]                                                             ; out              ;
; |key_Control|data_ram[13]                                                        ; |key_Control|data_ram[13]                                                             ; out              ;
; |key_Control|data_ram[14]                                                        ; |key_Control|data_ram[14]                                                             ; out              ;
; |key_Control|data_ram[15]                                                        ; |key_Control|data_ram[15]                                                             ; out              ;
; |key_Control|data_ram[16]                                                        ; |key_Control|data_ram[16]                                                             ; out              ;
; |key_Control|data_ram[17]                                                        ; |key_Control|data_ram[17]                                                             ; out              ;
; |key_Control|data_ram[18]                                                        ; |key_Control|data_ram[18]                                                             ; out              ;
; |key_Control|data_ram[19]                                                        ; |key_Control|data_ram[19]                                                             ; out              ;
; |key_Control|data_ram[20]                                                        ; |key_Control|data_ram[20]                                                             ; out              ;
; |key_Control|data_ram[21]                                                        ; |key_Control|data_ram[21]                                                             ; out              ;
; |key_Control|data_ram[22]                                                        ; |key_Control|data_ram[22]                                                             ; out              ;
; |key_Control|data_ram[23]                                                        ; |key_Control|data_ram[23]                                                             ; out              ;
; |key_Control|address[0]                                                          ; |key_Control|address[0]                                                               ; pin_out          ;
; |key_Control|address[1]                                                          ; |key_Control|address[1]                                                               ; pin_out          ;
; |key_Control|address[2]                                                          ; |key_Control|address[2]                                                               ; pin_out          ;
; |key_Control|address[3]                                                          ; |key_Control|address[3]                                                               ; pin_out          ;
; |key_Control|EN                                                                  ; |key_Control|EN                                                                       ; pin_out          ;
; |key_Control|load                                                                ; |key_Control|load                                                                     ; pin_out          ;
; |key_Control|wren                                                                ; |key_Control|wren                                                                     ; pin_out          ;
; |key_Control|address[3]~0                                                        ; |key_Control|address[3]~0                                                             ; out0             ;
; |key_Control|address[2]~1                                                        ; |key_Control|address[2]~1                                                             ; out0             ;
; |key_Control|address[1]~2                                                        ; |key_Control|address[1]~2                                                             ; out0             ;
; |key_Control|address[0]~3                                                        ; |key_Control|address[0]~3                                                             ; out0             ;
; |key_Control|wren_~2                                                             ; |key_Control|wren_~2                                                                  ; out0             ;
; |key_Control|Write_Status.STARTWRITE~0                                           ; |key_Control|Write_Status.STARTWRITE~0                                                ; out0             ;
; |key_Control|Write_Status.WRITEDATA~0                                            ; |key_Control|Write_Status.WRITEDATA~0                                                 ; out0             ;
; |key_Control|Write_Status.FINISHWRITE~0                                          ; |key_Control|Write_Status.FINISHWRITE~0                                               ; out0             ;
; |key_Control|Selector1~0                                                         ; |key_Control|Selector1~0                                                              ; out0             ;
; |key_Control|Read_Status~9                                                       ; |key_Control|Read_Status~9                                                            ; out0             ;
; |key_Control|Write_Status~8                                                      ; |key_Control|Write_Status~8                                                           ; out0             ;
; |key_Control|Selector0~0                                                         ; |key_Control|Selector0~0                                                              ; out0             ;
; |key_Control|Selector0~1                                                         ; |key_Control|Selector0~1                                                              ; out0             ;
; |key_Control|Selector1~1                                                         ; |key_Control|Selector1~1                                                              ; out0             ;
; |key_Control|Selector1~2                                                         ; |key_Control|Selector1~2                                                              ; out0             ;
; |key_Control|Selector2~1                                                         ; |key_Control|Selector2~1                                                              ; out0             ;
; |key_Control|lpm_add_sub:Add1|result_node[1]                                     ; |key_Control|lpm_add_sub:Add1|result_node[1]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add1|result_node[2]                                     ; |key_Control|lpm_add_sub:Add1|result_node[2]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add1|result_node[3]                                     ; |key_Control|lpm_add_sub:Add1|result_node[3]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add1|result_node[4]                                     ; |key_Control|lpm_add_sub:Add1|result_node[4]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                           ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[0]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~0                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~1                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~2                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~3                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[4]~1                      ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[4]~1                           ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[4]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[4]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[3]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[2]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |key_Control|lpm_add_sub:Add1|addcore:adder|datab_node[1]                             ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~1                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~1                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~2                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~2                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~3                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~3                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~4                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~4                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |key_Control|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~4                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~5                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~6                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~7                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~8                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~8                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~9                                  ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~9                                       ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~10                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~10                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~11                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~11                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~12                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~12                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~13                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~13                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~14                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~14                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~15                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~15                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~16                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~16                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~17                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~17                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~18                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~18                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|_~19                                 ; |key_Control|lpm_add_sub:Add1|addcore:adder|_~19                                      ; out0             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |key_Control|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add0|result_node[0]                                     ; |key_Control|lpm_add_sub:Add0|result_node[0]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add0|result_node[1]                                     ; |key_Control|lpm_add_sub:Add0|result_node[1]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add0|result_node[2]                                     ; |key_Control|lpm_add_sub:Add0|result_node[2]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add0|result_node[3]                                     ; |key_Control|lpm_add_sub:Add0|result_node[3]                                          ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                           ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[0]                             ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~0                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~1                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~2                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~3                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[3]~1                      ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[3]~1                           ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[3]                        ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[3]                             ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[2]                             ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |key_Control|lpm_add_sub:Add0|addcore:adder|datab_node[1]                             ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~1                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~1                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~2                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~2                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~3                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~3                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                    ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |key_Control|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~4                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~5                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~6                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~7                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~8                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~8                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~9                                  ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~9                                       ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~10                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~10                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~11                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~11                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~12                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~12                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~13                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~13                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~14                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~14                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|_~15                                 ; |key_Control|lpm_add_sub:Add0|addcore:adder|_~15                                      ; out0             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |key_Control|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Mon Jan 25 19:54:38 2016
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off DigitalWatch -c DigitalWatch
Info: Using vector source file "C:/Users/yangs/OneDrive/EDA/DigitalWatch/key_Control_test.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      33.66 %
Info: Number of transitions in simulation is 200645
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 174 megabytes
    Info: Processing ended: Mon Jan 25 19:54:40 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


