<!DOCTYPE html>
<html lang="zh-CN">
<head>
  <meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1, maximum-scale=2">
<meta name="theme-color" content="#222">
<meta name="generator" content="Hexo 7.0.0">
  <link rel="apple-touch-icon" sizes="180x180" href="/images/apple-touch-icon-next.png">
  <link rel="icon" type="image/png" sizes="32x32" href="/images/favicon-32x32-next.png">
  <link rel="icon" type="image/png" sizes="16x16" href="/images/favicon-16x16-next.png">
  <link rel="mask-icon" href="/images/logo.svg" color="#222">

<link rel="stylesheet" href="/css/main.css">


<link rel="stylesheet" href="/lib/font-awesome/css/font-awesome.min.css">


<script id="hexo-configurations">
  var NexT = window.NexT || {};
  var CONFIG = {
    hostname: new URL('http://example.com').hostname,
    root: '/',
    scheme: 'Pisces',
    version: '7.7.0',
    exturl: false,
    sidebar: {"position":"left","display":"post","padding":18,"offset":12,"onmobile":false},
    copycode: {"enable":false,"show_result":false,"style":null},
    back2top: {"enable":true,"sidebar":false,"scrollpercent":false},
    bookmark: {"enable":false,"color":"#222","save":"auto"},
    fancybox: false,
    mediumzoom: false,
    lazyload: false,
    pangu: true,
    comments: {"style":"tabs","active":null,"storage":true,"lazyload":false,"nav":null},
    algolia: {
      appID: '',
      apiKey: '',
      indexName: '',
      hits: {"per_page":10},
      labels: {"input_placeholder":"Search for Posts","hits_empty":"We didn't find any results for the search: ${query}","hits_stats":"${hits} results found in ${time} ms"}
    },
    localsearch: {"enable":true,"trigger":"auto","top_n_per_article":1,"unescape":false,"preload":false},
    path: 'search.xml',
    motion: {"enable":true,"async":false,"transition":{"post_block":"fadeIn","post_header":"slideDownIn","post_body":"slideDownIn","coll_header":"slideLeftIn","sidebar":"slideUpIn"}}
  };
</script>

  <meta name="description" content="You succeed when your peers understand your work and use it to motivate their own.">
<meta property="og:type" content="website">
<meta property="og:title" content="ZhaoYaotian&#39;s Blogs">
<meta property="og:url" content="http://example.com/page/3/index.html">
<meta property="og:site_name" content="ZhaoYaotian&#39;s Blogs">
<meta property="og:description" content="You succeed when your peers understand your work and use it to motivate their own.">
<meta property="og:locale" content="zh_CN">
<meta property="article:author" content="Yaotian Zhao shineskys@outlook.com">
<meta name="twitter:card" content="summary">

<link rel="canonical" href="http://example.com/page/3/">


<script id="page-configurations">
  // https://hexo.io/docs/variables.html
  CONFIG.page = {
    sidebar: "",
    isHome: true,
    isPost: false
  };
</script>

  <title>ZhaoYaotian's Blogs</title>
  






  <noscript>
  <style>
  .use-motion .brand,
  .use-motion .menu-item,
  .sidebar-inner,
  .use-motion .post-block,
  .use-motion .pagination,
  .use-motion .comments,
  .use-motion .post-header,
  .use-motion .post-body,
  .use-motion .collection-header { opacity: initial; }

  .use-motion .site-title,
  .use-motion .site-subtitle {
    opacity: initial;
    top: initial;
  }

  .use-motion .logo-line-before i { left: initial; }
  .use-motion .logo-line-after i { right: initial; }
  </style>
</noscript>

<!-- hexo injector head_end start -->
<link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.12.0/dist/katex.min.css">
<!-- hexo injector head_end end --></head>

<body itemscope itemtype="http://schema.org/WebPage">
  <div class="container use-motion">
    <div class="headband"></div>

    <header class="header" itemscope itemtype="http://schema.org/WPHeader">
      <div class="header-inner"><div class="site-brand-container">
  <div class="site-meta">

    <div>
      <a href="/" class="brand" rel="start">
        <span class="logo-line-before"><i></i></span>
        <span class="site-title">ZhaoYaotian's Blogs</span>
        <span class="logo-line-after"><i></i></span>
      </a>
    </div>
        <p class="site-subtitle">You should write because writing makes you a better person.</p>
  </div>

  <div class="site-nav-toggle">
    <div class="toggle" aria-label="切换导航栏">
      <span class="toggle-line toggle-line-first"></span>
      <span class="toggle-line toggle-line-middle"></span>
      <span class="toggle-line toggle-line-last"></span>
    </div>
  </div>
</div>


<nav class="site-nav">
  
  <ul id="menu" class="menu">
        <li class="menu-item menu-item-home">

    <a href="/" rel="section"><i class="fa fa-fw fa-home"></i>首页</a>

  </li>
        <li class="menu-item menu-item-关于我">

    <a href="/about/" rel="section"><i class="fa fa-fw fa-user"></i>关于我</a>

  </li>
        <li class="menu-item menu-item-分类">

    <a href="/tags/" rel="section"><i class="fa fa-fw fa-tags"></i>分类</a>

  </li>
      <li class="menu-item menu-item-search">
        <a role="button" class="popup-trigger"><i class="fa fa-search fa-fw"></i>搜索
        </a>
      </li>
  </ul>

</nav>
  <div class="site-search">
    <div class="popup search-popup">
    <div class="search-header">
  <span class="search-icon">
    <i class="fa fa-search"></i>
  </span>
  <div class="search-input-container">
    <input autocomplete="off" autocorrect="off" autocapitalize="none"
           placeholder="搜索..." spellcheck="false"
           type="text" id="search-input">
  </div>
  <span class="popup-btn-close">
    <i class="fa fa-times-circle"></i>
  </span>
</div>
<div id="search-result"></div>

</div>
<div class="search-pop-overlay"></div>

  </div>
</div>
    </header>

    
  <div class="back-to-top">
    <i class="fa fa-arrow-up"></i>
    <span>0%</span>
  </div>


    <main class="main">
      <div class="main-inner">
        <div class="content-wrap">
          

          <div class="content">
            

  <div class="posts-expand">
        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2025/01/03/EPIC-BOE-%E4%B8%80%E7%A7%8D%E7%94%B5%E5%AD%90-%E5%85%89%E5%AD%90%E8%8A%AF%E7%B2%92%E9%9B%86%E6%88%90%E6%8A%80%E6%9C%AF-%E5%88%A9%E7%94%A8%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E5%B7%A5%E8%89%BA%E7%94%A8%E4%BA%8E%E5%AE%BD%E5%B8%A6%E5%85%89%E5%BC%95%E6%93%8E%E5%BA%94%E7%94%A8-from-TSMC/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2025/01/03/EPIC-BOE-%E4%B8%80%E7%A7%8D%E7%94%B5%E5%AD%90-%E5%85%89%E5%AD%90%E8%8A%AF%E7%B2%92%E9%9B%86%E6%88%90%E6%8A%80%E6%9C%AF-%E5%88%A9%E7%94%A8%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E5%B7%A5%E8%89%BA%E7%94%A8%E4%BA%8E%E5%AE%BD%E5%B8%A6%E5%85%89%E5%BC%95%E6%93%8E%E5%BA%94%E7%94%A8-from-TSMC/" class="post-title-link" itemprop="url">EPIC-BOE-一种电子-光子芯粒集成技术-利用集成电路工艺用于宽带光引擎应用-from-TSMC</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>
              

              <time title="创建时间：2025-01-03 13:09:32 / 修改时间：13:47:01" itemprop="dateCreated datePublished" datetime="2025-01-03T13:09:32+08:00">2025-01-03</time>
            </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>3.6k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>3 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <p>REF:</p>
<ol>
<li>EPIC-BOE: An Electronic-Photonic Chiplet  Integration Technology with IC Processes for  Broadband Optical Engine Applications, 2024, TSMC.</li>
<li><a target="_blank" rel="noopener" href="https://www.ednchina.com/technews/31546.html">TSMC硅光平台COUPE的最新进展-EDN 电子技术设计</a>，膜大佬，写的非常清楚。</li>
</ol>
<h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>未来的 GAI（生成式人工智能） 系统要求比当今的系统具有更高的并行性以获得更高的性能，并具有更高的能效、高带宽密度和低延迟。我们提出了用于宽带光引擎（BOE）应用的首个完整集成技术，从光纤到 CoWoS 系统，利用台积电 3DFabricTM 和集成电路工艺形成紧凑的 CPO，实现 GAI 系统的 PPA 增强（性能、功耗、面积增强）。它在 1260 到 1360 nm 范围内具有高带宽覆盖和高光纤数量，这对垂直耦合器有利。与传统的宽带解决方案边缘耦合器（EC）不同，当我们每排集成 40 到 80 根光纤时，该解决方案不受海岸线翘曲问题的影响。创新的工艺流程实现了多个排数。<mark>SiN 波导、光纤耦合器、层间波导转换和偏振控制器件</mark>通过集成电路工艺实现，以达到高性能和高能效。低损耗波导提供小于<mark>0.01 dB/cm</mark>的传播损耗和每次转弯小于<mark>0.001 dB的90度弯曲损耗</mark>。该集成电路工艺可以利用现有的过程控制和检测计量学。新型<mark>SiN 光纤耦合器不仅可以实现超低耦合损耗的0.08 dB</mark>，而且可以在大于 300 mW 的高输入激光功率下持续 3 小时而不退化。紧凑、大间距的<mark>层间转换测得的损耗为0.015dB</mark>。偏振控制设备 ==PBSR 可以容易地集成在光纤阵列单元（FAU）==中，从而节省 PIC 面积，在 1260-1360 nm 范围内的消光比大于 23 dB，且 TE 和 TM 模式的损耗小于 0.3 dB。然后，FAU 系统可以进行现场维护。尽管光纤数量不断增加及其与紧凑的 EIC-PIC 结构的尺寸不匹配，我们的创新 EPIC-BOE 技术，由集成电路工艺和现有的在线测试方法制成，实现了系统 PPA 的高扩展性和高批量生产能力。</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>硅光子学已经彻底改变了集成光学领域，提供了一种新颖而强大的平台，用于构建可批量生产的光学电路。光耦合器是将光从光纤耦合到平面波导的重要接口。主要有两种类型的光纤到芯片耦合器：光栅耦合器（GC）和边缘耦合器（EC）。使用 GC 作为光的输入/输出端口时，虽然在处理多排光纤方面更加方便，但它通常在入射角、偏振状态、带宽和耦合损耗方面存在较大限制。基于未来多波长应用的需求、可忽略不计的偏振依赖性和高耦合效率，EC 可能是作为光学组件输入/输出端口的更好选择，因为它具有宽带能力。然而，EC 无法搭配多排光纤，因此受到<mark>海滩前缘尺寸</mark>的限制（ <strong>Beach Front</strong> ）。此外，对于 EC，每排最大光纤数量也受到海滩前缘翘曲的限制，这可以通过具有准直光束的垂直耦合器轻松缓解。目前没有一种主流光纤耦合技术可以同时满足带宽可扩展性的三项要求：每根光纤的带宽、每排的光纤数量和排数。EPIC-BOE 被设计为能够满足所有这些扩展性需求，因为它是一种基于集成电路技术的宽带、多排和垂直光纤耦合器。在接下来的章节中，我们将详细介绍其带宽扩展性、功率处理能力、能源效率、偏振处理、可制造性和可维护性。</p>
<h3 id="带宽可扩展性"><a class="markdownIt-Anchor" href="#带宽可扩展性"></a> 带宽可扩展性</h3>
<h4 id="宽带"><a class="markdownIt-Anchor" href="#宽带"></a> 宽带</h4>
<p>EPIC-OE旨在提供通用且多功能的宽带OE解决方案，由三个部分组成：COUPE（紧凑型通用光子引擎）、COIT（顶部互补光互连）和iFAU（集成光纤阵列单元）（图1）。宽带特性通过光谱宽度从1260到1360 nm来证明（图2）。</p>
<p>COUPE PDK中的光栅耦合器与端面耦合器的耦合损耗都超过了1dB，对于硅光系统的链路预算来说，这两个器件的性能还不够优秀。为此，TSMC进一步开发了耦合损耗更低、更高密度的光学封装方案。其原理如下图所示。在COUPE平台基础上，开发了COI(complimentary optical interconnect)和iFAU(integrated fiber array unit)组件。</p>
<p>在Si波导下方加工出多层SiN波导，可能在SiN波导上加工出光栅结构作为BMR(bottom mirror)将光束偏转到竖直方向上，这一部分称为COIB。在光引擎的上表面加工出硅微透镜，对光束进行扩束。COIT部分也是类似的微透镜和光栅结构，空间光束重新进入到SiN波导中，进而与光纤进行耦合。</p>
<p>该方案的一个好处是克服了edge coupler端口密度不高的问题，传统方案中edge coupler只能出现在芯片边缘，芯片宽度与光纤间距决定了最大的光口通道数目。TSMC的方案可以实现多排的光口输出，与二维光纤阵列进行耦合，大大提高了端口密度，如下图所示。目前TSMC已经实现了两排FAU组件的研制，下一步研发计划是四排，进一步提高光口数目。</p>
<img src="/pictures/image-20250103132014062.png" alt="image-20250103132014062" style="zoom:67%;" />
<img src="/pictures/image-20250103132051770.png" alt="image-20250103132051770" style="zoom:80%;" />
<h4 id="每行光纤数量"><a class="markdownIt-Anchor" href="#每行光纤数量"></a> 每行光纤数量</h4>
<p>与传统的 EC 由于海滨翘曲导致每行最大光纤数受限（见图 3）不同，EPIC-BOE 由于其垂直耦合器的特性，可以有效减轻翘曲问题。在最初的设计中，EPIC-BOE 每行的光纤数量可以达到 80 根，总共有 4 行。</p>
<img src="/pictures/image-20250103133126902.png" alt="image-20250103133126902" style="zoom:67%;" />
<h4 id="行数"><a class="markdownIt-Anchor" href="#行数"></a> 行数</h4>
<p>FAU 的最大行数受限于行间尺寸控制和对准，基本上由其制造方法决定。例如，当用激光刻写玻璃时，行数受到激光可以刻写到玻璃表面的最大深度的限制。由于 COIT 是使用 3DFabric 工具箱制造的，我们利用集成电路工艺进行所有尺寸控制和对准。因此，行数可以按明确的路径进行扩展：当前设计中为两行 FAU（图 4 和图 5），下一版计划构建四行。</p>
<img src="/pictures/image-20250103133307011.png" alt="image-20250103133307011" style="zoom: 67%;" />
<h3 id="功率处理与能量效率"><a class="markdownIt-Anchor" href="#功率处理与能量效率"></a> 功率处理与能量效率</h3>
<h4 id="高功率能力"><a class="markdownIt-Anchor" href="#高功率能力"></a> 高功率能力</h4>
<p>硅波导在高功率水平下可能存在烧毁的风险，因为硅的非线性效应会导致光强增加，进而可能引发光子吸收、热效应，最终导致波导烧毁。EPIC-BOE 系统中使用氮化硅来处理高输入光功率。</p>
<p>在图6 (a) 中，Si 波导回环通过高功率激光注入进行了测试。图6 (b) 显示当输入功率超过 20dBm 时，输出功率开始趋于平稳。当输入功率达到 24.43 dBm 时发生显著变化，产生约 2dB 的不可逆附加损耗（见图6 ©）。SiN 波导回环在相同功率条件下进行了测试（图6 (d)）。当将输入功率增加至 EC 的 25.14 dBm 时，其输出功率随输入功率线性增加，并且在超过 25.14 dBm 临界点前后的光谱性能保持一致（图6 (e) 和 (f)）。</p>
<img src="/pictures/image-20250103133501743.png" alt="image-20250103133501743" style="zoom:80%;" />
<h4 id="能效"><a class="markdownIt-Anchor" href="#能效"></a> 能效</h4>
<p>图 7 显示了我们设计的光纤耦合器的测量和仿真耦合损耗。结果表明，在 1310 nm 波长下，TE/TM 偏振的耦合损耗约为 0.08dB/0.05dB。此外，由于在 FAU 和 PIC 之间的封装过程中因错位引起的附加损耗，我们也对这种情况进行了仿真和验证。如图 8 和 9 所示，测量结果与仿真结果吻合良好，结果显示横向（Y 和 Z 方向）的错位约为 1.6µm/0.5dB；纵向（间隙）错位约为 36µm/0.5dB。SiN 波导的传输损耗通过不同长度螺旋波导的传输提取，并从光纤到芯片的耦合器损耗和弯曲损耗中去嵌。OWAT 结果显示在 12 英寸晶圆上 TE 偏振单模 SiN 波导的提取传输损耗小于 0.01 dB/cm。波导弯曲在 90 度弯曲时损耗小于 0.001 dB。相邻波导之间的过渡损耗为 0.015 dB。</p>
<p><img src="/pictures/image-20250103133616570.png" alt="image-20250103133616570" /></p>
<p><img src="/pictures/image-20250103133634834.png" alt="image-20250103133634834" /></p>
<img src="/pictures/image-20250103133646273.png" alt="image-20250103133646273" style="zoom:67%;" />
<h4 id="偏振控制"><a class="markdownIt-Anchor" href="#偏振控制"></a> 偏振控制</h4>
<p>我们推出了一种基于氮化硅（SiN）的宽带、高消光比（ER）、低损耗偏振分束器和旋转器（PBSR）。与基于硅波导的 PBSR 相比，使用 SiN 波导可以克服硅波导由于双光子吸收效应带来的高功率处理问题的瓶颈。最近的一项研究 [5] 已经在 O 波段展示了 SiN PBSR。然而，其结构对 SiN 肋条和槽厚度的变化敏感，因此 ER 和带宽受到限制。图 10 显示了我们设计的 PBSR 仿真结果，在 1260nm-1360nm 范围内对于 TE 和 TM 偏振输入均有 ER &gt; 23 dB。PBSR 对于 TE 和 TM 偏振的损耗均小于 0.3 dB，并保持偏振相关损耗（PDL）小于 0.1 dB。</p>
<img src="/pictures/image-20250103133812526.png" alt="image-20250103133812526" style="zoom:80%;" />
<h3 id="可维护性与可制造性"><a class="markdownIt-Anchor" href="#可维护性与可制造性"></a> 可维护性与可制造性</h3>
<h4 id="可维护性"><a class="markdownIt-Anchor" href="#可维护性"></a> 可维护性</h4>
<p>通过由一对嵌入式硅微透镜组成的稳健准直光束系统，FAU 系统可以在现场维护，经过多次更换后，预计增加的光纤耦合损耗为 1.8 dB。</p>
<h4 id="可制造性"><a class="markdownIt-Anchor" href="#可制造性"></a> 可制造性</h4>
<p>EPIC-BOE 通过集成电路（IC）晶圆级工艺制造，并结合半导体在线测试、工具自动化和光学 WAT，以确保其可制造性。例如，关键的90度光束偏转器AC的映射在经过IC工艺优化后显示出97%的良品率（见图11）。</p>
<p><img src="/pictures/image-20250103134226264.png" alt="image-20250103134226264" /></p>
<h3 id="结论"><a class="markdownIt-Anchor" href="#结论"></a> 结论</h3>
<p>我们介绍了EPIC-BOE，这是第一个IC化的OE-FAU集成系统，能够实现垂直、宽带和多行光纤耦合。EPIC-BOE通过低损耗多层SiN波导实现，具有&gt;300 mW/hr的功率处理能力，在1310 nm波长下对TE/TM偏振的固有光纤耦合损耗为0.08dB/0.05dB。配备集成硅微透镜，该准直光束系统可以完全维护，在反复更换后耦合损耗为1.8dB。这种IC化的创新FAU技术，结合COUPE光引擎，最终可以为真正高性能、高可扩展性、高可靠性、低成本且可制造的光纤耦合器技术打开大门，使之能够支持极端带宽扩展的硅光子时代，如GAI应用。</p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2025/01/03/%E7%94%A8%E4%BA%8E%E4%B8%8B%E4%B8%80%E4%BB%A3%E6%95%B0%E6%8D%AE%E9%80%9A%E4%BF%A1%E6%8A%80%E6%9C%AF%E7%9A%84%E7%A1%85%E5%85%89%E5%AD%90%E5%AD%A6%E5%B9%B3%E5%8F%B0-from-TSMC/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2025/01/03/%E7%94%A8%E4%BA%8E%E4%B8%8B%E4%B8%80%E4%BB%A3%E6%95%B0%E6%8D%AE%E9%80%9A%E4%BF%A1%E6%8A%80%E6%9C%AF%E7%9A%84%E7%A1%85%E5%85%89%E5%AD%90%E5%AD%A6%E5%B9%B3%E5%8F%B0-from-TSMC/" class="post-title-link" itemprop="url">用于下一代数据通信技术的硅光子学平台-from_TSMC</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>
              

              <time title="创建时间：2025-01-03 09:46:59 / 修改时间：16:46:06" itemprop="dateCreated datePublished" datetime="2025-01-03T09:46:59+08:00">2025-01-03</time>
            </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>3.2k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>3 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <p>REF: Silicon Photonics Platform for Next Generation Data  Communication Technologies， TSMC，2024</p>
<h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>台积电开发了一种先进的硅光子代工平台，以满足下一代数据通信应用日益增长的需求。本文概述了该平台及其关键光子器件的性能。</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>大规模数据中心、芯片系统和高性能计算（HPC）系统中的数据流量呈指数增长，这主要受到云计算和人工智能（AI）需求增加的推动。铜基电互连已不能再满足这些挑战，正逐渐被硅光子（SiPh）平台所取代，因为后者在可扩展性、传输带宽、能效和低误码率方面具有显著优势。我们利用300毫米代工技术开发了一种光子引擎平台。该平台利用最先进的加工能力，结合了为光子集成电路（PIC）（N65及更高）和电集成电路（EIC）（N7及更高）量身定制的工艺节点的最先进功能。通过紧凑型通用光子引擎（COUPE）或芯片-晶圆-基板（CoWoS）封装，实现了PIC和EIC的异质集成。本文重点介绍PIC平台的开发，包括先进的制造工艺、工艺均匀性控制、测试和可靠性能力，以及器件设计和优化。我们还将详细讨论工艺开发套件（PDK）及其器件库。</p>
<h3 id="实现光子集成电路的技术"><a class="markdownIt-Anchor" href="#实现光子集成电路的技术"></a> 实现光子集成电路的技术</h3>
<h4 id="coupe-集成技术"><a class="markdownIt-Anchor" href="#coupe-集成技术"></a> COUPE 集成技术</h4>
<p>在COUPE中，一个垂直O波段光栅耦合器（GC）与嵌入式微透镜集成，以实现到光子集成电路（PIC）的光纤阵列单元（FAU）总体耦合损耗为0.3dB，同时，当从外部光纤耦合入光时，保持对准公差在±10μm以内。通过集成芯片系统（SoIC）（图1a）将PIC和EIC电连接，旨在减少来自铜迹线的总体功率损失和信号退化。光子引擎的一个宽带边缘耦合版本也已实现（图1b）。我们计划在2025年启用COUPE用于小尺寸可插拔（SFP），之后于2026年集成到封装中作为共封装光学器件（CPO）。</p>
<p><img src="/pictures/image-20250103095453781.png" alt="image-20250103095453781" /></p>
<h4 id="光子集成电路制造工艺"><a class="markdownIt-Anchor" href="#光子集成电路制造工艺"></a> 光子集成电路制造工艺</h4>
<p>台积电的硅光子（SiPh）平台基于先进的CMOS工艺技术，使用300毫米绝缘体上硅（SOI）晶圆制造操作。该平台结合成熟的<mark>65nm CMOS</mark>技术与先进的光刻和刻蚀技术来定义关键的光子集成电路（PIC）层和结构。光学邻近修正算法被用于补偿光刻、沉积和刻蚀工艺中的变化。在晶圆内（WiW）和晶圆对晶圆（WtW）工艺中，可实现<mark>2nm（3σ）内的关键尺寸（CD）变化</mark>。离子植入和锗选择性外延被用于制造诸如PIN光电二极管、相位移器和调制器等有源器件。采用带有钨接触的六金属层后端工艺（BEOL）来连接有源器件。图2展示了一些制造的器件。</p>
<img src="/pictures/image-20250103095832832.png" alt="image-20250103095832832" style="zoom:50%;" />
<h4 id="自动化测试和可靠性能力"><a class="markdownIt-Anchor" href="#自动化测试和可靠性能力"></a> 自动化测试和可靠性能力</h4>
<p>全面自动化的电/光晶圆验收测试（EWAT/OWAT）被用于跟踪器件在晶圆工艺过程中的整体健康和性能，并在工艺和器件性能之间建立持续反馈回路（如图3所示）。采用基于梯度下降的对准和特定器件测试条件优化，以尽量减少整体测试周期时间。仅电测试的关键参数包括离子植入电阻、光电探测器暗电流、加热器电阻、后端工艺（BEOL）电阻，以及调制器和光电探测器的电阻/电容（RC）常数。OWAT测试参数包括被动和主动器件，并结合电光/光电测量。可以监测波导（WG）传播损耗、分束器不平衡、插入损耗，以及主动器件的调制行为。对于晶圆级可靠性验证，硅光子器件需要经过温度、光功率和偏压循环、高温储存、温湿度偏置测试等各种应力测试。</p>
<img src="/pictures/image-20250103095845493.png" alt="image-20250103095845493" style="zoom: 67%;" />
<h4 id="关键尺寸cd均匀性监控和改进"><a class="markdownIt-Anchor" href="#关键尺寸cd均匀性监控和改进"></a> 关键尺寸（CD）均匀性监控和改进</h4>
<p>硅与氧化物之间的高折射率对比使硅光子器件缩小到亚微米级别，但也使其更容易受到制造过程中引起的尺寸变化的影响，因此需要严格的关键尺寸（CD）控制。例如，根据模拟和测量数据，线宽（CD）、刻蚀深度或厚度的1nm变化会导致微环的衰减波长或光栅耦合器的峰值耦合波长产生0.5-2nm的波长偏移。虽然可以通过集成加热器热调谐微环的衰减波长，但随着波长变化增加，会产生加热器功耗和温度可靠性风险。制造工艺引起的尺寸变化需要被控制在几纳米以内，以降低风险并控制整体器件性能。图4和表1显示了使用先进工艺工具的SPGC/MRR器件工艺和性能指标的晶圆内（WiW）变异性，表明MRR/SPGC波长3σ为1.44nm/1.32nm WiW。还将实施先进工艺控制以缩小晶圆对晶圆（WtW）变异，目标是在晶圆内和晶圆对晶圆中实现CD和深度3σ小于2nm。</p>
<p><img src="/pictures/image-20250103100459831.png" alt="image-20250103100459831" /></p>
<h4 id="工艺设计套件pdk"><a class="markdownIt-Anchor" href="#工艺设计套件pdk"></a> 工艺设计套件（PDK）</h4>
<p>我们开发了一种工艺设计套件（PDK），其中包含一个全面的O波段光子器件库，具有<mark>参数化单元（p-cell）</mark>，并在25-105°C的范围内提供相应的<mark>s参数模型</mark>。提供了包括电压/频率依赖性的RC特性，以便设计者进行调制响应和眼图建模。对于高光功率操作的有源器件，考虑了由自由载流子吸收和双光子吸收引起的自发热行为。还对光电流引起的RC和调制响应的影响进行了建模。PDK中包含版图设计规则检查、端口连接错误验证和<mark>Verilog-A电路</mark>设计支持。图5总结了PDK器件库中的器件，接下来的两个部分将讨论一些关键器件。</p>
<h3 id="无源器件"><a class="markdownIt-Anchor" href="#无源器件"></a> 无源器件</h3>
<h4 id="硅基无源器件"><a class="markdownIt-Anchor" href="#硅基无源器件"></a> 硅基无源器件</h4>
<p>通过模拟、实验验证和工艺优化的迭代，PDK提供了一套稳健的高带宽和低损耗的波导（WG）、光栅耦合器（GC）、边缘耦合器（EC）、多模干涉仪（MMI）和方向耦合器（DC），适用于1290-1330 nm的波长范围。这为设计者提供了高效且精确的控制，从而能够从一系列外部输入源和方案中进行光的耦合、分光和合并。例如，硅单模和多模肋波导的<mark>传播损耗分别为0.67 dB/cm和0.20 dB/cm</mark>。图6a展示了一种最小化反射引起的波动的渐变MMI设计。图6b展示了SPGC最佳点优化的模拟结果，图6c展示了实验测量的具有不同目标峰值波长的SPGC设计的光谱。而图6d展示了PSGC的硅结果。</p>
<img src="/pictures/image-20250103100648326.png" alt="image-20250103100648326" style="zoom:50%;" />
<h4 id="氮化硅器件"><a class="markdownIt-Anchor" href="#氮化硅器件"></a> 氮化硅器件</h4>
<p>硅氮化物因其宽带宽、极小的温度依赖性、低光学损耗以及对光功率的高耐受性，而成为开发高性能光子集成电路（PIC）的优选替代材料。采用低温（&lt;400°C）等离子体增强化学气相沉积（PECVD）以及对硅氮化物波导中化学键的精确控制，开发出一个氮化物波导平台，具有单模波导在λ=1310nm时的传播损耗为<mark>0.21dB/cm</mark>，以及多模波导的损耗为<mark>0.14dB/cm</mark>。展示了一种硅氮化物边缘耦合器，在λ=1270-1330nm时，其插入损耗为1.2dB，偏振相关损耗（PDL）为0.18dB。</p>
<h3 id="有源器件"><a class="markdownIt-Anchor" href="#有源器件"></a> 有源器件</h3>
<h4 id="微环调制器"><a class="markdownIt-Anchor" href="#微环调制器"></a> 微环调制器</h4>
<p>MRM与MZM相比，具有占位面积小和功耗低的优点。然而，由于<mark>自热效应</mark>，MRM本质上对制造工艺的变化和温度升高更加敏感。这些变化对热波长调谐范围的影响可以通过严格的CD均匀性控制来最小化。通过优化散热器设计，进一步减少自热引起的温度升高。通过调整掺杂和其他设计修改，可以调节调制效率和速度等关键性能参数，以满足不同产品的要求[7, 8]。图7a显示了一个设计用于最大化调制效率的<mark>5μm</mark>半径环在不同偏置电压下的光谱偏移，而图7b显示了另一个设计用于高速调制的S21带宽测量结果（<mark>6dB/4dB插损下为63GHz/76GHz</mark>）。</p>
<img src="/pictures/image-20250103102431123.png" alt="image-20250103102431123" style="zoom:50%;" />
<h4 id="锗光电探测器-pd"><a class="markdownIt-Anchor" href="#锗光电探测器-pd"></a> 锗光电探测器 (PD)</h4>
<p>这里展示了具有高响应度、高3dB光电带宽和低暗电流的锗光电探测器（PD）。晶圆级数据（图8a）显示在输入功率为5mW的情况下，光波导中的响应度接近<mark>1A/W</mark>。晶圆上的暗电流中值在-1.5V时为4.5nA（图8b）。展示的3dB光电带宽在光电流为200uA时为<mark>110GHz</mark>（图8c）（-&gt;光功率 -7 dBm），在1mA时超过50GHz（-&gt;光功率 0 dBm）。</p>
<p><img src="/pictures/image-20250103102602196.png" alt="image-20250103102602196" /></p>
<h4 id="双环谐振腔"><a class="markdownIt-Anchor" href="#双环谐振腔"></a> 双环谐振腔</h4>
<p>这里展示了由两个对称的圆形硅光波导组成的双微环谐振器（DMRR），并集成了加热器。WiW（波导内波导）共振波长的变化（1σ）可以控制在0.7 nm以内。图9展示了具有200GHz信道间隔的16个DMRR的光谱。</p>
<p><img src="/pictures/image-20250103102842267.png" alt="image-20250103102842267" /></p>
<h3 id="结论"><a class="markdownIt-Anchor" href="#结论"></a> 结论</h3>
<p>本研究展示了一个先进的硅光子代工平台，配有最先进的PDK（工艺设计套件）。通过先进的工艺能力、自动化在线测试和可靠性协议、工艺均一性和变化控制，该平台旨在革新未来的数据通信技术和发展。</p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2024/12/20/%E9%AB%98%E5%B8%A6%E5%AE%BD%E8%8A%AF%E7%89%87%E4%BA%92%E8%81%94%E6%8A%80%E6%9C%AF%E5%9C%A8%E4%BA%BA%E5%B7%A5%E6%99%BA%E8%83%BD-%E6%9C%BA%E5%99%A8%E5%AD%A6%E4%B9%A0%E5%BA%94%E7%94%A8%E4%B8%AD%E7%9A%84%E9%AB%98%E7%BA%A7%E5%B0%81%E8%A3%85%E6%8A%80%E6%9C%AF%EF%BC%9A%E6%8C%91%E6%88%98%E4%B8%8E%E8%A7%A3%E5%86%B3%E6%96%B9%E6%A1%88/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2024/12/20/%E9%AB%98%E5%B8%A6%E5%AE%BD%E8%8A%AF%E7%89%87%E4%BA%92%E8%81%94%E6%8A%80%E6%9C%AF%E5%9C%A8%E4%BA%BA%E5%B7%A5%E6%99%BA%E8%83%BD-%E6%9C%BA%E5%99%A8%E5%AD%A6%E4%B9%A0%E5%BA%94%E7%94%A8%E4%B8%AD%E7%9A%84%E9%AB%98%E7%BA%A7%E5%B0%81%E8%A3%85%E6%8A%80%E6%9C%AF%EF%BC%9A%E6%8C%91%E6%88%98%E4%B8%8E%E8%A7%A3%E5%86%B3%E6%96%B9%E6%A1%88/" class="post-title-link" itemprop="url">高带宽芯片互联技术在人工智能/机器学习应用中的高级封装技术：挑战与解决方案_TSMC</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>

              <time title="创建时间：2024-12-20 09:43:32" itemprop="dateCreated datePublished" datetime="2024-12-20T09:43:32+08:00">2024-12-20</time>
            </span>
              <span class="post-meta-item">
                <span class="post-meta-item-icon">
                  <i class="fa fa-calendar-check-o"></i>
                </span>
                <span class="post-meta-item-text">更新于</span>
                <time title="修改时间：2025-01-07 15:02:52" itemprop="dateModified" datetime="2025-01-07T15:02:52+08:00">2025-01-07</time>
              </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>12k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>11 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <p>REF: High-bandwidth Chiplet Interconnects for  Advanced Packaging Technologies in AI/ML  Applications: Challenges and Solutions, TSMC，2024，11</p>
<h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>使用2.5D和3D高级封装技术进行芯片组合集成的需求激增，这是由人工智能和机器学习（AI/ML）所需的计算性能指数级增长所推动的。本文回顾了这些高级封装技术，并强调了对高带宽芯片互联至关重要的设计考虑因素，这对于高效集成至关重要。我们解决了与带宽密度、能源效率、电迁移、电源完整性和信号完整性相关的挑战。为了避免功耗开销，设计芯片互联架构尽可能简单，采用带有前向时钟的并行数据总线。然而，要实现高产量的制造和稳健的性能仍然需要在设计和技术共优化方面做出重大努力。尽管存在这些挑战，半导体行业仍将持续增长和创新，这一发展受到坚实的芯片生态系统和新型3D-IC设计方法论所打开的可能性的推动。</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>人工智能（AI）和机器学习（ML）技术的需求正在以前所未有的速度增长，远远超过摩尔定律预测的步伐。自2012年以来，AI训练所使用的计算量每年以4.1倍的速度指数级增长，超过了摩尔定律预测的每24个月翻一倍的速度[1][2]，如图1所示。深度学习模型的参数数量的增加提高了它们的灵活性和潜在性能，推动了模型复杂性的迅猛增长。然而，这种扩张的速率正变得在经济（训练成本）、技术（计算机集群的大小）和环境（碳足迹）上不可持续[3][4]。为了部分满足不断增长的计算需求，必须关注算法效率和半导体规模的进步，旨在实现不仅更高的计算性能，还要实现能源效率高的计算性能[5][6]。AI工作负载需要大规模的并行矩阵乘法和累加运算，这些运算由并行计算核心的集群执行。这些工作负载需要大量的内存容量和高互联带宽。为了满足这种计算需求，一个典型的xPU/加速器芯片如今可能由许多计算、内存和IO芯片组组成[7][8][9]，使用高级封装技术整合。每个芯片组设计在光刻步进机的光罩限制或视网膜尺寸内，为26 x 33 mm²。</p>
<img src="/pictures/image-20241220100405672.png" alt="image-20241220100405672" style="zoom:80%;" />
<p>使用芯片组提供了数个显著的好处。通过将大型单片芯片分解为更小的、容易管理产量的芯片组，设计师可以针对不同的工艺技术优化特定的功能，例如，使用最先进的工艺节点进行计算芯片的设计，并使用旧一代的工艺节点进行以模拟为中心的IO芯片和内存芯片的设计。这种模块化方法不仅简化了制造过程，而且还有助于快速的系统整合，特别是当使用标准化的芯片组接口时[10][11]。通过利用现成的芯片组，这种方法预计能显著降低制造成本和设计周期。</p>
<p>随着基于芯片组的封装系统在规模和复杂性上的增长，3D集成[12]和晶圆级系统集成[13][14][15]将提供更高的能源效率、卓越的性能和增强的成本效益[16]。然而，一些设计师在每一代产品上都熟悉的关键问题，继续对如今更大、更复杂的芯片组系统构成重大挑战。这些挑战包括热设计功率（TDP）、功率传输网络（PDN）损失、机械和热应力、网络拓扑和路由算法、互联吞吐量、能效、延迟、可制造性、冗余与修复能力、可测试性等等[16][17][18][19][20][21][22]。解决这些挑战对于确保先进半导体解决方案的性能和产量至关重要。</p>
<p>本文结构如下。第二部分概述了高级封装技术。第三部分讨论了大规模CPU/GPU系统中各种封装技术的芯片对芯片互联。第四部分深入探讨了芯片组互联设计的实际问题，如串行与并行接口、芯片组I/F信号、信道路由和信号完整性、焊点图规划、时钟方案、缺陷修复、ESD路线图和功率传输。第五部分引入了全面的3DIC设计流程。最后，第六部分探讨了未来的发展趋势。</p>
<h3 id="高级封装技术和新功能"><a class="markdownIt-Anchor" href="#高级封装技术和新功能"></a> 高级封装技术和新功能</h3>
<p>文献[23]对高级封装技术进行了出色的综述，将它们分类为2D、2.xD（包括2.1D、2.3D和2.5D）以及3D封装技术。根据这种分类，如果芯片组直接放置在封装基板上，就被认为是2D封装。当使用了如薄膜、桥或被动互连器等中间层时，则归入2.xD范畴。具体来说，如果互连器是带有通孔硅Via（TSVs）的有源芯片，则被归类为3D封装。虽然这种分类直观，但同时也有些任意性。随着封装技术的不断发展，这些类别之间的界限可能变得越来越模糊。为了简化讨论，大多数中间的2.xD技术通常都被归类到2.5D范畴。同时，2D、2.5D和3D集成技术也可能在高级封装解决方案中共存，使用3D-IC一词广义地指代这些解决方案。不论这些区分，主要焦点将依然是利用这些技术在半导体设备中实现更优的性能、效率和功能。</p>
<p>图2展示了台积电正在发展的3DFabric™技术组合。作为广泛采用的高级封装技术的一个例子，3D Fabric是一套全面的集成技术，将多个芯片与更紧密的物理邻近性和更高的互联密度结合在一起，所有这些都来自单一供应商。这种集成实现了更小的外形尺寸、更好的电气性能，以及大大增强了数据带宽。更重要的是，这些技术允许系统设计师将原来的单片SoC划分为芯片组，并在一个封装中构建更强大的系统[5]。不同的3D Fabric封装选项保持一致性。这种连贯性是有益的，因为3D-IC的复杂性要求设计规则在大规模制造之前要兼容并且持续进行验证。</p>
<p><img src="/pictures/image-20241220100337999.png" alt="image-20241220100337999" /></p>
<p>两种不同的封装平台来自于不同的应用。第一种是芯片-晶圆-基板 (CoWoS™, Chip-on-Wafer On-Substrate) 平台，自2012年以来一直在生产，主要用于高性能计算。它有三个子系列。CoWoS-S 配备了一个硅中介层，允许非常密集的金属线（W/S = 0.4/0.4µm）。CoWoS-R 则[26][27]在有机中介层中嵌入了重新布线层（RDL），其布线密度较低（W/S = 2/2µm）。CoWoS-L [28] 结合了-R和-S的最佳优点：局部硅互连（LSI）用于高布线密度，而有机基板中的RDL则具有更好的电气性能。-S 或 -L 选项还可以在硅中介层或桥中嵌入深沟槽去耦电容器（DTC）[29]，以增强电源传输。</p>
<p>第二个是集成扇出（InFOTM）平台[30]。InFO自2016年起开始批量生产，最初是受到经济高效的移动应用的驱动。封装在封装上的InFO（InFO-PoP）[30]是第一个3D风扇出晶圆级封装技术，采用细间距铜RDL将SoC与内存封装集成在一起。因其成本、外形尺寸和更好的信号完整性，InFO技术已经演变出许多变种，显著扩展以允许集成更多功能芯片，用于HPC应用[15]。InFO平台还具有先进选项，如局部硅桥用于更精细的金属布线，以及嵌入去耦电容器来提供更优的功率供应。InFO是一种芯片优先的方法，将芯片正面朝下放置在临时载体上，并围绕它们构建RDL。另一方面，CoWoS则是一种芯片最后的方法，首先制造出芯片，然后将其放置在硅互连器上，随后将其依附到基板上。这种制造步骤上的区别影响到集成密度和热管理。具体来说，在芯片优先的方法中，硅将在后续周期中经历热循环。而且后期步骤缺陷的成本也远高于芯片最后的方法。</p>
<p>3D堆栈已在内存产品中广泛使用，包括高带宽内存（HBM）[31]和NAND闪存[32]，并且随着芯片制造商对计算密度和数据带宽的需求增加而被采用[33][34]。集成芯片系统（SoICTM）适用于这种3D芯片堆叠[35]。它包括带有微凸点（间距为18-25μm）的SoIC-P和带有先进键合（间距为3-9μm或更低）的SoIC-X[36][37][38]。</p>
<p>SoIC实现了多芯片在垂直堆叠配置中的无缝集成，为系统设计和性能优化解锁了新的可能性。此外，SoIC可以与CoWoS或InFO结合，形成更强大、更灵活的计算系统。</p>
<p>芯片制造商和外包半导体组装和测试（OSAT）供应商提供了一系列先进封装技术[23][38][39]，每种都有自身的优缺点和在信号完整性、互连密度、可制造性和热管理方面的权衡。例如，英特尔的嵌入式多芯片互连桥（EMIB）[39]和AMD的突出风扇出桥（EFB）[40]都是具有无TSVs的高密度被动桥连接配有额外的RDL以增强功率完整性的特点。选择特定封装技术取决于特定应用需求和所需的性能特性，尤其是在高性能计算领域，其中速度和能源效率至关重要。这也在互连设计上提出了限制和挑战，将在随后的部分中进行探讨。</p>
<h3 id="芯片到芯片互连应用"><a class="markdownIt-Anchor" href="#芯片到芯片互连应用"></a> 芯片到芯片互连应用</h3>
<p>图3显示了芯片封装从焊接点间距缩小视角下的演变过程，从传统的2D标准封装类型或多芯片模块（MCM）110-130µm焊接点间距，到2.5D先进封装类型（例如，CoWoS/InFO）-40µm间距，再到3D芯片对晶圆或晶圆对晶圆类型（例如，SoIC）&lt;9µm间距[11]。随着焊接点间距的减小，在给定面积内的芯片到芯片信号数量成平方增长，从而增加带宽密度。电路架构的选择在间距缩小的背景下极大受到如可达距离、带宽、能效和延迟等因素的影响[41]。例如，在MCM封装中通常使用高达~56/112Gbps的高速串行器/解串器（SerDes）[42]以最大化每个引脚的数据速率。相比之下，2.5D中介层通常由于其卓越的能效和面积效率而使用高速并行数据总线[41]。同时，先进的3D堆叠技术则从较简单、低速的数据总线中获益最多，这些总线使用最少的CMOS缓冲器和触发器，不需要均衡器或校准电路，从而实现最佳的面积带宽密度和能效[11]。</p>
<p>​    <img src="/pictures/image-20250107140734621.png" alt="image-20250107140734621" /></p>
<p>图4展示了一个通过多个小芯片来扩展计算性能和用于AI应用的扩展的示例。小芯片之间的芯片到芯片互连可以分为四类：1) 计算到计算 &amp; 计算到IO：基于CoWoS/InFO技术的UCIeTM PHY，2) 计算到内存：基于CoWoS技术的HBMTM PHY，3) 计算到SRAM：基于SoIC技术的3D堆叠，4) IO小芯片到外部IO：基于标准封装技术的XSR-Serdes。</p>
<p>当前最广泛使用的AI加速器采用这种拓扑结构以最大化计算性能和内存访问带宽[43][44]。诸如晶圆级系统等竞争性技术[13][14]为未来计算系统的可能候选提供了一些初步的见解。这些系统的互连和网络拓扑将需要相应地演变以满足系统性能需求。</p>
<p><img src="/pictures/image-20250107140910643.png" alt="image-20250107140910643" /></p>
<h3 id="小芯片互连设计注意事项"><a class="markdownIt-Anchor" href="#小芯片互连设计注意事项"></a> 小芯片互连设计注意事项</h3>
<h4 id="小芯片互连设计目标和设计技术协同优化-dtco"><a class="markdownIt-Anchor" href="#小芯片互连设计目标和设计技术协同优化-dtco"></a> 小芯片互连设计目标和设计技术协同优化 (DTCO)</h4>
<p>将以前的单片SoC拆分为多个通过高带宽小芯片互连连接的小芯片，可以实现更灵活的系统分区，并利用现成的小芯片提高良率和缩短周转时间。小芯片接口的标准化是一个重要的里程碑，比如通用小芯片互连表达（UCIeTM）[11]就是一个例子。在此之前，业界还采用了几种小芯片接口，以满足小芯片系统的需求，强调高带宽密度、低延迟和高能效。值得注意的例子包括高级互连总线（AIB, Advanced Interconnect Bus）[45]，一束线（BoW,Bunch  of Wires）[46]，开放高带宽接口（OpenHBI,Open High Bandwidth Interface）[47]，以及Lipincon（台积电专有）[48]。 图5提供了有关以满足2.5D或3D小芯片基系统中高速互连的性能和制造目标的多方面设计和技术协同优化（DTCO）努力的全面概述[49]。DTCO的范围涵盖了广泛的考量，包括但不限于：</p>
<ul>
<li>设备级优化：重点是提升晶体管带宽和噪声性能以改善IO能效。</li>
<li>封装优化：通过平衡线路间距、层厚和通孔封装等关键参数来优化中介层上的封装设计规则，对于功率完整性（PI）、信号完整性（SI）、可路线性和可制造性至关重要。</li>
<li>ESD：在小芯片系统中，ESD保护和ESD建模面临新的挑战[50]。必须仔细评估先进封装的ESD等级，以确保ESD面积和电容的开销不会影响IO能效。</li>
<li>电源分配网络（PDN）：涉及管理由电源提供引发的电子迁移（EM）和IR压降、电压波动和串扰。</li>
<li>热管理：主要挑战包括准确模拟热点，并减轻热循环导致的问题，如时间漂移、机械应力和电子迁移。这涉及在设计阶段[51]或运行时[52]实施解决方案，以将设备维持在安全温度范围内，从而保持性能、可靠性和寿命。</li>
<li>为可测试性、可修复性和可靠性而设计：确保这些方面有助于有效的短期测试和长期寿命，这对产品的成功至关重要。</li>
<li>设计签核流程：高效的、AI辅助的EDA工具和流程对于生产力和优化越来越重要[53]。</li>
</ul>
<p><img src="/pictures/image-20250107141216556.png" alt="image-20250107141216556" /></p>
<h4 id="串行与并行数据总线"><a class="markdownIt-Anchor" href="#串行与并行数据总线"></a> 串行与并行数据总线</h4>
<p>在标准封装（MCM或2D）中，信号焊接点和金属线的间距较大。为了最大化每个引脚的数据带宽密度，人们被迫使用串行链路（例如，PCIe 32/64Gbps，CEI-112/224Gbps）与差分信号，如图6-a所示。</p>
<p>先进封装技术（2.5D）允许在较小的数据速率下，通过单位几何形状的更多并行单端信号来最大化接口带宽密度或面积带宽密度（例如，UCIe x64在4-32Gbps范围内）[11]。并行接口（图6-b）在几个方面表现突出。首先，并行接口伴随着一个用于抖动和偏斜跟踪的前向时钟，消除了每通道时钟数据恢复（CDR）机制的需求，从而简化系统并降低延迟。其次，并行接口的较低数据速率运作意味着系统在信道损失、抖动和串扰方面受影响较小。所需的信道均衡（EQ）更少，消除了电路负担，实现了更高的带宽密度和更好的能量效率。</p>
<p>对于3D堆叠，信号密度非常高（间距P ≤ 9µm），3D互连电路面积需要小于焊接面积（P²）以最大化互连效率（定义为带宽密度*能量效率）。在这种情况下，并行数据总线的速度被限制在5Gbps，以简化定时[11]。不需要校准和适应性调整，有效地降低了功耗、延迟和面积开销。UCIe-3DTM就体现了这种精神（图6-c）。</p>
<img src="/pictures/image-20250107141529793.png" alt="image-20250107141529793" style="zoom:80%;" />
<h4 id="芯片到芯片互连信号传输"><a class="markdownIt-Anchor" href="#芯片到芯片互连信号传输"></a> 芯片到芯片互连信号传输</h4>
<p>先进的封装技术能够实现芯片更近的距离和减少互连负载，从而提高信号完整性、数据速率和电源效率。非归零（NRZ）和四级脉冲幅度调制（PAM4）信号有可能成为不同运行速度的候选方案。如图7所示，核心供电（例如，Vdd=0.75V）的SST（源端串阻终端）驱动器常用于优化眼图裕度和阻抗匹配。NFET-NFET驱动器已被采用以在低VDDQ（例如，&lt;0.3伏）下运行以减少功耗[48]。然而，这种额外的电源域可能会因路由资源稀缺而不理想。当在PAM4奈奎斯特频率下的插入损耗上有显著优势时，PAM4是有益的，但它在中间电平消耗直流电流，使其对低损耗先进封装通道不太适用。另一种低功耗驱动器选择是交流耦合[54]，通过减少驱动器强度和信号幅度来降低功耗。同时双向（SBD）数据传输也可以在给定的界面上将数据带宽加倍[55][56]。</p>
<p><img src="/pictures/image-20250107141742111.png" alt="image-20250107141742111" /></p>
<h5 id="信道可布线性与完整性分析"><a class="markdownIt-Anchor" href="#信道可布线性与完整性分析"></a> 信道可布线性与完整性分析</h5>
<p>对于高布线密度（例如，最小间距0.4µm），适当的信号间隔离是必要的，以实现足够的串扰隔离和更好的信号完整性。如图8所示，代工厂内的信道优化涉及许多指标，如介电厚度、金属间距、金属厚度、可用金属层、通孔封装、堆叠规则等。针对每种先进技术的中介层进行设计和技术协同优化，经常推动设计规则以在可制造性、可布线性和信号完整性（SI，包括插入损耗和串扰，如图所示的曲线）之间保持良好的权衡。</p>
<p><img src="/pictures/image-20250107143444530.png" alt="image-20250107143444530" /></p>
<p>图9展示了两种不同代表性封装和不同隔离风格的UCIe芯片间布线设计示例。InFO（硅桥）有局部硅互连，金属厚度为2µm，而InFO（有机基板）则有再分配层（RDL），金属厚度为2.3µm。两者都有4层信号布线金属和1层电源网格。前者具有更紧的金属宽度/间距细分。两种情况下信号间距为8µm，前者可以允许更宽的金属隔离和略大的信号间间隔。因此，前者能够在32Gbps速度下运行x64 UCIe标准，而由于更严重的串扰，后者仅能在x32数据通道上达到16Gbps。</p>
<p><img src="/pictures/image-20250107143603637.png" alt="image-20250107143603637" /></p>
<h5 id="25d和3d形态结构"><a class="markdownIt-Anchor" href="#25d和3d形态结构"></a> 2.5D和3D形态结构</h5>
<p>互连模块的某种形态结构，包括模块几何形状、信号顺序、焊接点间距、多模块堆叠等，对于确保不同小芯片供应商之间的整合兼容性至关重要。尽管这种标准化为小芯片生态系统带来了刚性，但简化了IP开发——只需支持有限的IP变体。然而，需要注意的是，某种给定的形态结构在面积、功耗和成本方面可能并不总是最佳的。以UCIe为例：最初发布的x64（64 Tx + 64 Rx）形态结构，随后提供了适用于低成本高级封装且再分配层（RDL）数量较少的x32（32 Tx + 32 Rx）形态结构。最初的10列模块针对的是45µm的焊接点间距。为进一步提高面积效率，联盟后来引入了适用于较小焊接点间距（&lt;38µm）的16列模块和用于较大焊接点间距（&gt;50µm）的8列模块[11]。这些连续的调整在满足不同应用的不同需求之间，平衡了成本和性能。</p>
<p>当前的UCIe协议支持对称的双向数据发送和接收，这对于同质xPU小芯片之间的数据通信是典型的。相比之下，芯片生态系统中的关键组件——高带宽内存（HBM）接口，表现出不对称的内存访问（读/写）带宽。为了在不引发严重信号完整性问题的情况下扩展接口带宽，未来的HBM4将双向数据IO的数量从1024增加到2048[31]。扩展HBM以增加带宽通常受限于布线拥堵和信号完整性问题。通过将基底逻辑转移到先进的制程节点，可以缩短互连路径，从而改善信号完整性和速度。或者，使用类似UCIe的SerDes IO作为HBM接口可以通过更少的信号路径达到更高的通道速率，同时改善信号完整性并维持相同的带宽密度。</p>
<p>另一个显著的小芯片应用是数据转换器和逻辑处理器之间的接口。JESD204D是最新的高速度串行接口标准，定义了数据转换器的高速串行接口[57]。它包括ADC（模拟到数字转换器）的数据接收接口和DAC（数字到模拟转换器）的数据发送接口。这些标准适用于PCB级或多芯片模块小芯片集成。然而，尚未为高级封装中的数据转换器建立小芯片标准。</p>
<p>虽然可以想象开发一个可满足三种不同系统的通用小芯片标准——同质双向核心到核心接口、非对称内存访问接口和单向数据转换器接口——但每个系统仍需不同的形态结构以实现最佳性能和效率。</p>
<p>3D堆叠是实现更高能效的自然选择，主要因为短的芯片内布线显著减少了芯片间数据移动所需的能量。3D互连集群对于形成内在计时鲁棒性的硬IP模块至关重要，如图6-c所示。这种内建的计时鲁棒性允许模块化计时签核，确保3D堆叠中每个芯片的计时验证可以独立且自成一体地进行。</p>
<p>在图10中，我们提出了一种采用AB|BA模式的3D集群结构，其中模式A代表发射器（TX），模式B代表接收器（RX），或反之亦然。方形A/B模式可以根据系统需求配置为各种尺寸，例如4x4、8x8或20x20。RX和TX时钟位于各自区域中心，为每个I/O引脚和整个芯片提供最佳平衡。电源和接地在IP集群内对称分布。这种配置具有设计单一IP模块的优势，该模块具有特定的多晶栅极取向，可以适应任何小芯片取向，前提是假设在小芯片级别可以轻松实现逻辑电平引脚重新映射。</p>
<p><img src="/pictures/image-20250107143833443.png" alt="image-20250107143833443" /></p>
<p>这种结构促进了SoC级别的轻松扩展，使得通过SoC上的IP实例化，实现不同的小芯片到小芯片堆叠场景。我们提出四种面对背（F2B）和面对面（F2F）连接选项用于SoC级别的扩展：在X方向上镜像或阶梯式，在Y方向上镜像或阶梯式。</p>
<p>图11展示了两个集成示例： 1. 情况1：‘X-镜像 / Y-镜像 / 芯片到芯片之间镜像’ - 此配置支持所有F2F和F2B芯片到芯片堆叠场景。 2. 情况2：‘X-阶梯式 / Y-阶梯式 / 不在D2D之间镜像’ - 此设置在芯片之间具有相同的焊接图。它支持F2F堆叠，但F2B堆叠需要90度旋转。</p>
<p><img src="/pictures/image-20250107143852137.png" alt="image-20250107143852137" /></p>
<p>这些灵活的集成方法确保IP集群可以在各种小芯片堆叠配置中有效利用，促进SoC设计中的可扩展性和效率。</p>
<h5 id="通道去偏和时钟对齐"><a class="markdownIt-Anchor" href="#通道去偏和时钟对齐"></a> 通道去偏和时钟对齐</h5>
<p>在并行数据总线和前向时钟拓扑的基础上，需要对数据通道和时钟通道进行对齐，以最小化通道间的偏斜。通道间的匹配通过发射器（Tx）和接收器（Rx）在焊接点布局规划中的反镜像物理对称性来实现。然而，当需要连接两个不同的形态结构时，物理对称性将失效。例如，8列UCIe与10列UCIe的接口，通道本质上是不匹配的。此外，随机的电路不匹配和芯片上/封装上的线不匹配会增加额外的偏斜。需要在叶时钟树的每个通道基础上分配足够的偏斜调整范围，以实现发射器和/或接收器处每个通道的偏斜校准。在接收器中，数据采样时钟进一步调整到Rx数据眼的中央，以获得最佳的左眼和右眼裕度。</p>
<p>图12中展示了两种前向时钟生成的时钟拓扑。边缘对齐拓扑（图12-a）具有数据转换和时钟转换的对齐；接收器中采用本地DLL生成相位偏移90度的时钟来采样Rx数据眼。边缘对齐拓扑旨在减少电路并提高能效，但对温度或电压漂移引起的不匹配敏感，因此仅适用于较低数据速率（例如低于20Gbps）的应用。延迟匹配拓扑（图12-b）在发射端生成I/Q时钟（使用DLL或PLL和相位插补器），I时钟进入数据路径，而Q时钟被前向到接收器。时钟和数据路径在结构上匹配，以保持良好的抖动跟踪和延迟跟踪。</p>
<img src="/pictures/image-20250107144140379.png" alt="image-20250107144140379" style="zoom:50%;" />
<p>在大多数情况下，发射芯片和接收芯片使用独立的PLL和时钟域。为实现两个PLL域之间稳健的时钟域交越，通常需要先进先出（FIFO）数据缓冲器，这会带来额外的功耗和延迟（图13-a）。对于像核心到内存连接这样的接口，可以在两个堆叠的芯片之间强制使用单一时钟域。在图13-b中，我们提出了一种可实现两个芯片之间单一时钟域的替代方案，其中PLL1的主时钟从主芯片前向到辅助芯片并返回主芯片。这使得3D芯片间接口可以在无需FIFO的情况下发送/接收数据。第一捕获触发器（DFF）边界处的时间裕度可以保持与图13-a相同。在主芯片中，RxDFF后的数据重捕获时间裕度略受两个前向时钟路径延迟影响，这是可控的。</p>
<img src="/pictures/image-20250107144156301.png" alt="image-20250107144156301" style="zoom:50%;" />
<h5 id="冗余与可修复性"><a class="markdownIt-Anchor" href="#冗余与可修复性"></a> 冗余与可修复性</h5>
<p>冗余与可修复性是微处理器领域广泛研究的主题。[58]确定了三种不同的冗余策略：</p>
<p>组件级冗余：这包括拥有多个并行的功能单元，如多个CPU核心。在这种安排中，一个或多个核心的故障不会影响系统的整体功能。<br />
阵列冗余：这种类型的冗余增加备用结构，可以替换有缺陷的结构。阵列冗余的一个常见应用是在缓存存储器中，备用元素替换故障元素以保持性能。<br />
动态队列冗余：这种方法涉及动态标记和禁用有缺陷的元素，从而防止其使用并维护系统的完整性。</p>
<p>利用这些冗余策略，处理器可以实现更高的可靠性和更容易的可修复性，确保即使在故障出现时也能保持稳健的性能。</p>
<p>由于芯片之间是通过密集的微凸点或先进的键合连接的，检测和修复缺陷对于保证封装后的芯片良率是必不可少的。上述三种策略都可以适用于小芯片互连。图14展示了一个示例，其中使用“移位和切换修复”概念[21]来修复三个失效通道，仅需一个过十的硬件冗余。基于二项分布的概率计算[58]表明，这种30+3联修方法比三个独立的10+1组实现了1000倍的更低故障率。</p>
<p><img src="/pictures/image-20250107144245091.png" alt="image-20250107144245091" /></p>
<p>对于如汽车业等AI/ML正在成型的关键任务应用，处理器故障的风险很高，因此当处理器能够响应不断变化的应用行为以维持其寿命可靠性目标时，动态可靠性管理技术是有益的[59]。在修复能力和信号完整性之间取得平衡需要进行战略性权衡。例如，分离电源和地凸点有助于防止永久短路故障[22]。然而，这种方法可能导致增加的面积开销或信号完整性的妥协。</p>
<h5 id="静电放电迁移"><a class="markdownIt-Anchor" href="#静电放电迁移"></a> 静电放电迁移</h5>
<p>随着行业对更高带宽的追求，ESD结构必须相应地缩小规模，以防止ESD二极管的大尺寸和高电容成为缩放的瓶颈。如果不解决这个问题，将限制IO的能量效率。我们需要为包含微凸点和先进键合的IO制定一项积极的ESD发展路线图。图15展示了ESD电容和面积缩放的趋势[6]，还显示了行业支持的充电器件模型（CDM）电压的降低。</p>
<p><img src="/pictures/image-20250107144354975.png" alt="image-20250107144354975" /></p>
<h5 id="电源传输"><a class="markdownIt-Anchor" href="#电源传输"></a> 电源传输</h5>
<p>以UCIe先进封装的10列形态结构为例：在32Gbps操作和0.75伏下具备0.6pJ/bit能效的条件下，基于388.8µm×约1000µm的x64通道模块尺寸，电流密度可以超过4.1A/mm²。在如此高的电流密度下，我们观察到在电源/地凸点上存在严重的电磁（EM）可靠性问题，发现其超过设计规则允许的EM限值三倍。此问题通过更换凸点材料得以缓解，但我们也不得不增加更多的电源/地凸点，并更新UCIe凸点地图以提升可靠性和性能。</p>
<p>此外，UCIe规范支持时钟门控模式。从空闲到任务模式，会引入最坏情况下的动态电流变化率（di/dt），导致显著的电压下降。这会因为定时和电压裕度的减少而导致更高的位错误率。最有效的降低di/dt的方法是依赖芯片内或封装上的去耦电容器来抑制噪声波动。去耦电容策略包括，从上到下（参见图16-a）：A) 封装上离散去耦电容器（OPD），通常在µF范围内，B) 封装内去耦电容器，例如在硅中介层上嵌入式深沟电容器（eDTC），其电容密度超过1000nF/mm²，C) 芯片内去耦电容器，包括电容密度约为50 nF/mm²的超高密度金属-绝缘体-金属电容（SHDMIM），以及电容密度约为10 nF/mm²的器件电容[29][49]。位于或接近顶层芯片的电容器显示出较低的串联电阻，但电容密度也较低。随着距离顶层芯片的增加，串联电阻也增加。因此，在确定最佳去耦电容策略时，必须考虑技术、成本、面积和噪声规范等多种因素。</p>
<p><img src="/pictures/image-20250107145513222.png" alt="image-20250107145513222" /></p>
<h5 id="全面的3dic设计流程"><a class="markdownIt-Anchor" href="#全面的3dic设计流程"></a> 全面的3DIC设计流程</h5>
<p>如图17-a所示，先进封装架构涵盖多种封装选项。这些选项包括在每个层级上不同数量的芯片，以及引入各种被动器件，如深沟电容器（DTC）和集成被动器件（IPD）。该架构还支持不同类型的水平连接，包括硅中介层和有机中介层，以及各种垂直连接，如硅通孔（TSV）、中介层通孔（TIV）和模具通孔（TMV）。此外，提供多种接口类型，包括先进键合、微凸点、C4凸点，以及不同的堆叠方向，如面朝下、面朝上、面对面和面对背。</p>
<p>在单一或多个供应商中提供的多样化封装技术，以及众多可能的组合，显著复杂化了设计过程。此外，各种物理集成和验证任务需要不同的EDA工具，需要涉及多家IP和工具供应商。当前的EDA工具、工作流程和方法论已显著演变，以满足复杂3D集成的需求。</p>
<p>为解决3D-IC设计中的挑战，3Dblox™开放标准[60]已经建立并获得广泛的行业认可。如图17-a所示，3Dblox™引入了一种模块化方法，其中3D封装中的每个物理组件被分类并抽象为特定模块。设计3D系统涉及通过实例化这些模块，用高级编程语言创建相互连接的对象，类似于传统SoC的层次结构。</p>
<p>图17-b展示了3DBlox的关键特性。为了简化设计过程，我们将断言直接集成到语言中，实现了一种自上而下、通过构建设计正确的方法。层次实例化功能增强了小芯片的重用，促进了设计效率。随着主要EDA供应商和半导体制造商采用3Dblox，小芯片集成变得更加无缝且显著更高效，得益于改进的互操作性。这种集成将进一步加速3D-IC生态系统的发展和成熟。</p>
<p><img src="/pictures/image-20250107145655876.png" alt="image-20250107145655876" /></p>
<h4 id="未来发展趋势"><a class="markdownIt-Anchor" href="#未来发展趋势"></a> 未来发展趋势</h4>
<h5 id="设计模块化"><a class="markdownIt-Anchor" href="#设计模块化"></a> 设计模块化</h5>
<p>为支持从4到32 Gbps的数据速率的高级封装，已经定义了六种UCIe形态结构[11]。图18 (a)展示了一种形态结构的示例。考虑到各种焊接点间距、列数、数据速率和技术节点，知识产权（IP）的开发变得耗时且资源密集。为缓解这一挑战，实施了一个模块化概念和编译器兼容方案，如图18 (b)所示。</p>
<p>在这种方法中，芯片到芯片互连被分割为可重复的模块，如IO通道，以及常用的共享模块，包括DLL、PLL、DCDL和校准电路。特定的布局元素，如时钟树，可以根据不同的目标规格进行定制和编译。</p>
<p><img src="/pictures/image-20250107145746816.png" alt="image-20250107145746816" /></p>
<h5 id="带宽和能效扩展"><a class="markdownIt-Anchor" href="#带宽和能效扩展"></a> 带宽和能效扩展</h5>
<p>带宽密度和能效仍然是下一代小芯片互连的重点。</p>
<p>封装凸点间距和技术节点对带宽密度有显著影响。图19展示了基于实际工艺和封装技术缩放因子的第一估算的区域带宽密度趋势。为了增强带宽密度，可以提高链路数据速率和/或减小互连凸点间距。然而，更高的数据速率需要更强的电路驱动能力和校准，导致更大的电路面积。因此，可能需要调整凸点间距。例如，在N7技术中，45µm的凸点间距（P45）支持16Gbps，而55µm（P55）和65µm（P65）分别需要用于24Gbps和32Gbps，导致16Gbps以上的区域带宽密度下降。相比之下，N4/N5（4nm/5nm）技术支持数据速率高达24Gbps的增加带宽密度。N3允许进一步增加带宽。设计和技术协同优化可能会略微修改趋势线，但总体上，更先进的技术如N3（3nm）提供了实现更高区域/海岸线带宽密度和能效的优势[61]。</p>
<img src="/pictures/image-20250107150018946.png" alt="image-20250107150018946" style="zoom:67%;" />
<p>从海岸线带宽密度的不同视角来看，上述研究是基于UCIe凸点映射约束的，结果是较高的数据速率与较高的海岸线带宽密度相关。这与[62]中的评价形成对比，其同时考虑了x和y方向的间距缩放。随着数据速率缩小凸点间距，同时保持凸点限制的情况，海岸线带宽密度保持不变。在这种情况下，由于电路复杂性减少，较低的数据速率预计会提高能效。反过来，技术缩放可以在给定的凸点间距支持更复杂的设计并提高数据速率，从而改善海岸线带宽（例如，从1.5提升到2 Tb/s/mm），如图20所示。</p>
<p><img src="/pictures/image-20250107150037276.png" alt="image-20250107150037276" /></p>
<h5 id="更大的系统"><a class="markdownIt-Anchor" href="#更大的系统"></a> 更大的系统</h5>
<p>由于光罩尺寸限制，AI/ML开发的最新趋势是在晶圆级扩展（图21）[13][14][15]。通过结合由3DFabric（或同等技术）提供的解决方案，我们可以有效地利用SoIC进行SRAM+CPU和HBM+GPU的集成，利用LSI进行CPU+GPU（高密度/近距离）的集成，利用LSI进行xPU到I/O芯片的集成，使用被动LSI用于eDTC（用于封装内去耦以减轻电源噪声），以及使用RDL进行电源传输和大规模集成中的长距离数据传输。这种晶圆级封装减轻了光罩尺寸限制带来的约束，同时在不久的将来需要网络级晶圆[13][14]以及异构（串行和并行）[18]或混合（光和电）连接[63]以实现xPU到xPU的高效互连。</p>
<p><img src="/pictures/image-20250107150154528.png" alt="image-20250107150154528" /></p>
<p>在晶圆级封装之外，扇出型面板级封装（FOPLP）[64][65]也在前景中，预计在面板级封装中实现更高的封装吞吐量、降低成本和潜在的更大集成系统，其中翘曲控制在整个封装过程中仍是一个重要挑战[66][67]。</p>
<p>与此同时，对更高互连数据带宽密度的渴望持续增加，例如，UCIe联盟正在研究一种用于芯片间互连的48/64Gbps提案。对于系统的扩展和扩散，封装内光波导[68]和共封装光引擎[69]继续吸引着行业的关注。</p>
<p>更大的系统需要具有集成磁组件的垂直电源传输，以实现高效的电压调节[70][71]。更大规模的CPU、GPU、HBM、SerDes、光引擎和电压调节器的集成是一项重大工程，超越了一些现有的工程壮举[13][14][15]。实现这一目标需要各行业合作伙伴的协同努力，以管理技术堆栈的不同方面，确保在实现高性能的同时，确保卓越的能效、信号完整性、热管理和结构稳健性。</p>
<p>随着小芯片生态系统的日益成熟和3D-IC设计方法的进步，新的可能性和更伟大的创新将会涌现。</p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2024/12/05/%E8%81%94%E5%90%88%E5%B0%81%E8%A3%85%E5%85%89%E5%AD%A6%EF%BC%88CPO%EF%BC%89%EF%BC%9A%E7%8E%B0%E7%8A%B6%E3%80%81%E6%8C%91%E6%88%98%E5%92%8C%E8%A7%A3%E5%86%B3%E6%96%B9%E6%A1%88/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2024/12/05/%E8%81%94%E5%90%88%E5%B0%81%E8%A3%85%E5%85%89%E5%AD%A6%EF%BC%88CPO%EF%BC%89%EF%BC%9A%E7%8E%B0%E7%8A%B6%E3%80%81%E6%8C%91%E6%88%98%E5%92%8C%E8%A7%A3%E5%86%B3%E6%96%B9%E6%A1%88/" class="post-title-link" itemprop="url">联合封装光学（CPO）：现状、挑战和解决方案</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>

              <time title="创建时间：2024-12-05 10:31:52" itemprop="dateCreated datePublished" datetime="2024-12-05T10:31:52+08:00">2024-12-05</time>
            </span>
              <span class="post-meta-item">
                <span class="post-meta-item-icon">
                  <i class="fa fa-calendar-check-o"></i>
                </span>
                <span class="post-meta-item-text">更新于</span>
                <time title="修改时间：2024-12-06 09:18:11" itemprop="dateModified" datetime="2024-12-06T09:18:11+08:00">2024-12-06</time>
              </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>34k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>31 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>由于5G、物联网、人工智能和高性能计算应用的兴起，数据中心的流量以接近30%的年复合增长率增长。此外，近四分之三的数据中心流量发生在数据中心内部。传统的可插拔光学器件的增长率远低于数据中心流量的增长率。应用需求与传统可插拔光学器件能力之间的差距不断扩大，这一趋势不可持续。联合封装光学（CPO）是一种颠覆性的方法，通过先进的封装技术以及电子和光子学的协同优化，大幅缩短电气连接长度，增加互连带宽密度和能源效率。CPO被广泛认为是未来数据中心互连的有前途的解决方案，而硅平台是大规模集成的最有前途的平台。国际领先公司（如Intel、Broadcom和IBM）对CPO技术进行了深入研究，这是一项涉及光子设备、集成电路设计、封装、光子器件建模、电子-光子协同仿真、应用和标准化等跨学科的研究领域。这篇综述旨在为读者提供硅平台上CPO最先进进展的全面概述，识别关键挑战，并指出潜在的解决方案，希望能够鼓励不同研究领域之间的合作，加速CPO技术的发展。</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>联合封装光学（CPO）的重要性。随着人工智能和高性能计算（HPC）等数据密集型应用的扩展，数据中心流量不断增长。传统的可插拔光学无法跟上快速增长的带宽密度和能源效率要求。联合封装光学（CPO）通过先进封装技术将光子器件与高性能电子器件结合，形成一种解决方案，大幅缩短SerDes距离并显著降低功耗。<br />
<em><strong>目标与组织</strong></em>。本文的主要目的是提供CPO最先进进展的概述，并识别关键挑战及其潜在解决方案。值得注意的是，对于如此快速发展的领域，本文的内容绝非详尽无遗。</p>
<p>为了给读者提供全面的概况，我们将本文分为十二个独立部分。以下是这些部分的简要概述。</p>
<ol>
<li>
<p>器件制造。需要开发先进的制造工艺和器件结构以用于CPO。在3D集成CPO的形式中，硅光子芯片作为中介层，用于实现更短的连接和更低的功耗。此外，标准硅光子制造技术必须与封装开发协同合作。</p>
</li>
<li>
<p>外部激光源。分析激光芯片的要求。结果表明，高功率激光器和TEC是主要的消耗因素，并提出了减少激光功耗的潜在解决方案。</p>
</li>
<li>
<p>光功率传输。光功率传输系统在最近的提案中常常被过度简化甚至忽略。本节试图从功率需求增长、所需技术和主要挑战三个方面解决光功率传输的基本问题。</p>
</li>
<li>
<p>CPO的DSP。DSP芯片在CPO中起着重要作用。本节总结了主机侧和线路侧链路的电气要求，提供了DSP设计考虑，包括收发器架构、时钟方案和均衡实现。</p>
</li>
<li>
<p>基于微环的CPO发射阵列。微环调制器面积小、能效高且兼容波分复用，使其成为CPO的有前景候选者。然而，它面临许多挑战，如波长控制和偏振敏感。本节总结了基于微环的收发数组的挑战和最新进展，并提供了应对这些挑战的建议。</p>
</li>
<li>
<p>基于Mach-Zehnder调制器（MZM）的CPO发射器。MZM已经实现商业化，是替代现有可插拔光模块实现的有前途解决方案。但是，MZM驱动器设计在电压摆幅、带宽、能效等方面提出了众多挑战。本节提供了MZM发射器的概述，重点是其驱动器设计。</p>
</li>
<li>
<p>CPO的光接收器前端。与BiCMOS相比，基于CMOS的光接收器在集成、能效和成本方面更适合CPO。本节将提供CMOS基光接收器前端电子设计的最新进展，期望为未来的CPO全集成电子IC铺平道路。</p>
</li>
<li>
<p>CPO的2.5D和3D封装。2.5D、3D封装技术可以实现CPO的高带宽和高集成性且低功耗。本节主要讨论IMECAS开发的2D/2.5D/3D硅光子联合封装模块、2D MCM光子模块封装问题以及硅光子晶圆级封装的挑战。</p>
</li>
<li>
<p>CPO的电子-光子联合仿真。电子-光子联合仿真是大规模电子-光子协同设计的前提。然而，这一领域相对不成熟，面临许多方法和工程挑战。主流方法是将光子器件集成到电子设计自动化平台中。本节主要讨论光子器件建模、时域仿真和频域仿真的挑战和解决方案。</p>
</li>
<li>
<p>HPC光子互连系统考虑。本节将光子互连链路分解为硬件和软件组件，讨论它们的当前状态、挑战以及它们如何影响光子链路和网络的完整性。最后，本节对HPC网络中光子互连的未来里程碑进行评述。</p>
</li>
<li>
<p>HPC中的光电混合界面。由于兼容性考虑，HPC一直不愿意切换到新技术。目前，光电混合集成尚未真正利用集成的优势。本节分析不同CPO互连设计考虑，提供了加速CPO在HPC中适应的建议。</p>
</li>
<li>
<p>CPO发展与标准化。中国计算机互连技术联盟（CCITA）协调学术界和工业界的努力，发起中国CPO标准化。本节提供中国CPO标准化努力的技术和经济考虑的概述。</p>
</li>
</ol>
<h3 id="用于cpo的先进硅光子制造技术"><a class="markdownIt-Anchor" href="#用于cpo的先进硅光子制造技术"></a> 用于CPO的先进硅光子制造技术</h3>
<h4 id="现状"><a class="markdownIt-Anchor" href="#现状"></a> 现状</h4>
<p>联合封装光学（CPO）是一种用于光电子器件的先进封装技术，涉及系统架构、芯片制造和封装的升级。在本节中，我们将主要讨论用于CPO应用的硅光子芯片的制造技术。</p>
<p>摩尔定律是微电子芯片制造中一个众所周知的现象。在过去的几十年中，每块芯片上的晶体管数量大约每两年翻一番。类似地，硅光子学也宣称受益于现有且成熟的互补金属氧化物半导体（CMOS）制造技术，应当遵循这一缩放趋势，并通过规模经济实现光子集成电路（PIC）的低成本制造。然而，与电子器件不同，光子器件的缩放本质上非常困难。光子器件的尺寸主要由材料的折射率对比决定。全球硅光子器件的尺寸仍然处于微米级且很少会缩小到纳米级。因此，当我们谈论硅光子的缩放时，我们指的是如何通过先进的制造技术来实现光子封装的缩放。</p>
<h4 id="当前与未来的挑战"><a class="markdownIt-Anchor" href="#当前与未来的挑战"></a> 当前与未来的挑战</h4>
<p>纯代工厂，例如台积电、Global Foundry、TowerJazz、中芯国际，以及开放获取的试点生产线，如IMEC、AMF、AIM、CUMEC等，正在提供硅光子工艺设计套件（PDK），其中包含被动和有源器件的基本组件库，如图1所示。虽然CPO应用需要定制结构，但CPO芯片的主要制造挑战来自光纤耦合和光源集成。</p>
<p>对于极高密度的光输入/输出，效率高的光纤耦合结构是必要的。有两种耦合结构：光栅耦合器和边缘耦合器。光栅耦合器通常通过简单的两步蚀刻工艺制造，实现垂直光耦合。光栅耦合器具有相对宽的对准容差，但光学带宽小且对偏振高度敏感。因此，不像边缘耦合器，光栅耦合器通常用于晶圆级测试而非商业产品。边缘耦合器能实现小的耦合损耗和大的光学带宽，这对于实际应用来说是理想的。然而，边缘耦合器在制造过程中需要进行底切和深蚀刻工艺，这会引发器件稳定性和可靠性的问题。此外，V型槽结构被开发用于光纤边缘耦合的无源对准。</p>
<p>芯片上的光源集成是硅光子学的主要挑战之一。基于硅的材料形成高性能激光器本质上是困难的。在硅光子芯片上进行III-V族化合物材料的异质集成或异质结构集成被证明是一种可行的方法，但硅光子的制造工艺需要进行重大调整。</p>
<p>未来，从2.5D CPO到3D CPO，CPO技术将演变为不仅仅是一个封装过程，而是制造和封装的结合，设计和工艺的协同优化是必需的。封装概念需要与制造工艺流程深度融合。</p>
<p><img src="/pictures/image-20241205110101911.png" alt="image-20241205110101911" /></p>
<h4 id="科学技术的进步以应对挑战"><a class="markdownIt-Anchor" href="#科学技术的进步以应对挑战"></a> 科学技术的进步以应对挑战</h4>
<p>在大多数当前的CPO解决方案中，边缘耦合器被用于光的输入和输出路径。边缘耦合器经过精心设计，以同时满足高对准容差和低插入损耗的需求。通过使用V型槽结构的无源对准，典型的光纤到芯片损耗可以控制在-1.5 dB以内。使用例如热相位移器的结构可以进一步提高对准容差。硅光子收发器作为高速交换组装CPO系统的重要构建模块，其中几个收发模块紧临交换ASIC放置。中央交换ASIC被数百甚至数千根光纤所环绕，这些光纤混合了保偏光纤（PM）和非保偏光纤，这对光纤布线和封装的一致性和质量提出了相当大的挑战。如图2所示。采用高阶调制技术和芯片上光源集成可以减少光纤数量和光纤封装的难度。</p>
<p><img src="/pictures/image-20241205111047428.png" alt="image-20241205111047428" /></p>
<p>此外，波分复用方案或TeraPHY可能是应对更大数据流的另一种解决方案。</p>
<p>芯片上光源集成方法包括异质结构集成（例如，激光二极管倒装芯片键合）和异质集成（例如，晶圆级材料键合）。对于倒装芯片键合方法，商用激光二极管通过共晶焊料焊接到硅光子芯片上。机械定位和基准标记用于激光芯片与硅光子芯片之间的高精度无源对准。这种方法利用成熟的激光二极管产品以简化开发和快速商业化。对于晶圆级材料键合方法，激光器在硅光子芯片制造过程中一起形成。III-V材料与硅波导之间的模式转换器需要在线前端进行工艺修改。激光电极的制造引发了在线后端的工艺变更。总体而言，硅光子生产线需要进行大量重构以实现异质集成。对于这两种方法，未来CPO应用中需要考虑热量散失和应变引起的性能下降。</p>
<p>在3D集成CPO的形式中，硅光子芯片作为中介层用于实现更短的电路连接和更低的功耗。最近，IMEC演示了一种嵌入了硅通孔（TSV）结构的混合组装光学模块，其RF带宽超过110 GHz，为下一代在100Gbaud数据速率下运行的硅光子模块铺平了道路。TSV在硅光子芯片上的制造需要额外的工艺，包括高纵横比的Bosch深度蚀刻和晶圆减薄，这可能在良率和可靠性方面引入潜在问题。</p>
<h4 id="结论性意见"><a class="markdownIt-Anchor" href="#结论性意见"></a> 结论性意见</h4>
<p>随着集成化的趋势，标准硅光子制造技术必须随着封装的发展而适应。为了满足CPO的要求，需要为硅光子学开发先进的制造工艺和器件结构。对于CPO应用的设计者来说，与代工厂密切合作进行设计与工艺的协同优化将更为高效。</p>
<h3 id="联合封装光学的外部激光源"><a class="markdownIt-Anchor" href="#联合封装光学的外部激光源"></a> 联合封装光学的外部激光源</h3>
<h4 id="现状-2"><a class="markdownIt-Anchor" href="#现状-2"></a> 现状</h4>
<p>激光源是联合封装光学（CPO）的关键技术之一。在基于硅光子的光学引擎背景下，目前有两种激光源正在讨论和开发，即芯片上激光和外部激光。每种方法都有其优劣势。本节主要关注外部激光源（ELS）这一选项，主要因为其在工业界的广泛可及性。</p>
<p>当数据中心网络（DCN）应用的交换容量达到102.4 Tbit/s时，光连接更有可能演变为CPO形式。102.4 Tbit/s交换机需要一个具备6.4 Tbit/s光输入/输出容量的CPO模块，如图5所示。</p>
<p>关于6.4 Tbit/s CPO模块的实现方法仍在讨论中，例如每道数据传输速率、并行或WDM架构。为了便于讨论，假设6.4 Tbit/s CPO模块由八组800 Gbit/s单元组成，这些单元通过4 × 200Gbit/s FR4配置实现。每个6.4 Tbit/s CPO模块需要一个ELS。如图5所示，每个ELS封装由两组CWDM4激光器组成，总共为八个激光器。每个激光芯片通过使用1 × 4分束器为最多四个800 Gbit/s单元供能。</p>
<p><img src="/pictures/image-20241205111201405.png" alt="image-20241205111201405" /></p>
<img src="/pictures/image-20241205162604920.png" alt="image-20241205162604920" style="zoom:80%;" />
<img src="/pictures/image-20241205162457156.png" alt="image-20241205162457156" style="zoom:80%;" />
<h4 id="当前与未来的挑战-2"><a class="markdownIt-Anchor" href="#当前与未来的挑战-2"></a> 当前与未来的挑战</h4>
<p>输出功率和能耗是外部激光源（ELS）的关键特性。ELS的输出功率需求可以从光引擎的链路预算分析中得出。</p>
<p>表1显示了输出功率的链路预算分析。假设根据800G FR4的规格，光引擎的最小输出功率需求（在TP2处）为0.2 dBm。硅光子芯片的总插入损耗为21.6 dB，如表1所示。因此，ELS封装的最小输出功率需求为21.8 dBm。在考虑激光器到光纤的耦合损耗并留有余量的情况下，激光芯片的输出功率需求为24.5 dBm。</p>
<img src="/pictures/image-20241205111221653.png" alt="image-20241205111221653" style="zoom:80%;" />
<p>ELS封装的功耗是另一个关键参数。表2显示，6.4 Tbit/s CPO的ELS封装的总功耗约为18 W。激光芯片和热电冷却器几乎占总功耗的70%。</p>
<p>激光芯片的高输出功率是大部分功耗的根本原因。激光芯片的壁插效率对功耗至关重要，定义为光输出功率与耗电输入功率之比。表2所用的壁插效率约为0.3，这意味着只有30%的电输入功率可以转换为光输出功率，而其余的功率以热量的形式耗散。此外，热电冷却器（TEC）消耗额外的电功率以散热激光芯片产生的热量。102.4 Tbit/s交换机所需的16个ELS的总功耗为288W。</p>
<img src="/pictures/image-20241205111852008.png" alt="image-20241205111852008" style="zoom:80%;" />
<p>ELS的形式因子正在OIF进行标准化，包括电气和光学接口、外形尺寸、管理接口等。</p>
<h4 id="科学技术进步以应对挑战"><a class="markdownIt-Anchor" href="#科学技术进步以应对挑战"></a> 科学技术进步以应对挑战</h4>
<ol>
<li>
<p>高输出功率。目前为可插拔收发器开发的连续波（CW）激光器无法满足CPO应用的高输出功率要求。基于硅光子的可插拔光学收发器，例如400G DR4，通常需要输出功率小于100 mW的CW激光器。相较之下，CPO应用对CW激光器的输出功率需求要高得多。如表1所示，WDM架构下的激光芯片所需输出功率为286 mW。虽然DR架构的输出功率要低得多，但至少仍需100 mW。对于工业应用，已经报告了一种在C/C+波段的板耦合光波导DFB激光二极管，能稳定提供超过100 mW的CW输出功率。然而，在O波段，我们开发的1310 nm CW激光器在50°C时只能达到80 mW，如图6所示。已经报道的CWDM4激光器输出功率仅约为70 mW。因此，需为CPO应用开发更高功率的激光器。</p>
</li>
<li>
<p>高壁插效率。除了高输出功率之外，从能效的角度看，高壁插效率也是高功率CW激光器的一个理想特性。此外，热效率高的TEC有助于降低ELS的能耗。此外，未冷却的高功率激光器可能是CPO光源的最终解决方案。</p>
</li>
<li>
<p>单片集成。硅光子平台工艺已相当成熟，允许更高的整体传输和接收性能，相较CMOS和BiCMOS平台，但激光器集成对所有硅平台仍是一项挑战，并且是活跃的研究领域。以前在硅平台上单片集成III-V激光器的主要挑战是由于材料差异影响器件性能。最近，III-V QD激光器在硅衬底上的单片生长已展示出非常有前景的结果，包括长寿命、高输出功率和低阈值电流密度。然而，为了实现利用在SOI平台上单片集成QD激光器的应用，必须解决光耦合到波导的问题。相比之下，InP平台可以方便地集成有源材料，依赖于更强的电光（EO）克尔和波克效应，并实现更高的EO带宽效率指标。通过在量子阱中引入量子限域斯塔克效应可以进一步增强EO效应，但以温度和波长依赖性增加为代价。</p>
</li>
</ol>
<h4 id="结论性意见-2"><a class="markdownIt-Anchor" href="#结论性意见-2"></a> 结论性意见</h4>
<p>由于易于维护和广泛的可访问性，外部激光源是CPO光源的一个有前景的解决方案。ELS的标准化正在OIF进行中，将加速该技术的成熟。为满足链路预算要求，至少需要输出功率为100mW的高功率CW激光器。CW激光器的壁插效率需要进一步提高以节省能耗。外部激光源的单片集成受益于更小的寄生电容和更低的封装成本，使其成为在硅芯片上实现可靠、能效高、高密度激光二极管集成的最有前途的解决方案。</p>
<h3 id="多处理器系统中的光功率传输"><a class="markdownIt-Anchor" href="#多处理器系统中的光功率传输"></a> 多处理器系统中的光功率传输</h3>
<h4 id="现状-3"><a class="markdownIt-Anchor" href="#现状-3"></a> 现状</h4>
<p>随着纳米光子学的成熟，芯片级光网络被预计将成为维持未来多处理器系统性能持续扩展的关键技术。这是因为，与传统的电子链接相比，光链接能够通过波分复用（WDM）提供数量级更高的信号保真度、更低的延迟和更高的带宽密度，不论是芯片内（例如核心到缓存）还是芯片间（例如核心到内存）通信。此外，其独特的性质使得芯片级光网络不仅仅是电气对应网络的简单替代，而是全新的架构灵感。</p>
<p>自从1984年Goodman等人首次提出光互连网络以来，光互连网络已成为在从高性能计算、内存访问网络、数据中心网络到模拟计算等应用中提供高质量传输的有前途的选择。持续的进展使得这一技术成为在未来多处理器系统中解决性能扩展与热约束之间基本矛盾的自然解决方案。</p>
<p>尽管令人瞩目，但这些开创性设计通常由于激光源数量的激增而难以扩展，其功耗和封装成本可能将上述好处抵消。在256核系统中，Corona的功耗最高可达58.51 pJ/bit，I2CON要求集成多达4096个激光器，而PROBE仅为供电就需要至少64根光纤连接到单个芯片。虽然这些数字勉强可行，但系统规模扩大要么导致高昂的封装成本，要么使布局复杂化，甚至完全不可行。</p>
<p>激光光被分配到其调制阶段的光功率分配网络（OPDNs）在系统功耗中起着至关重要的作用。尽管重要性不言而喻，关于楼层规划以及布局与布线（P&amp;R）的文献讨论较少，因为基础技术显然仍处于早期阶段。然而，由于其与大宗CMOS工艺流程的兼容性及成熟的基础设施，硅光子平台已经成为产业界和学术界的重要研究中心。</p>
<p>这一趋势进一步受到成本共享商业模式以及通过国际代工厂（如Global Foundries、Freescale、TSMC、IMEC、CEA Leti和IME）的商业可获得性的推动。因此，作为早期尝试，近年来对硅光子平台进行了光功率分配网络及其楼层规划优化的研究。</p>
<h4 id="现在和未来的挑战"><a class="markdownIt-Anchor" href="#现在和未来的挑战"></a> 现在和未来的挑战</h4>
<p>尽管最近有一些进展，但迄今为止，用于为紧凑且密集的芯片级光链接供电的设计范式尚未确立，并且在大规模采用到商业多核架构之前，必须解决若干技术障碍。激光器的功耗占网络总功耗的70%以上，随着对网络容量需求的增加，这已成为主要的设计约束之一。为了实现高效的光功率传输，图7中展示了五个主要挑战。</p>
<img src="/pictures/image-20241205164129997.png" alt="image-20241205164129997" style="zoom:80%;" />
<p><img src="/pictures/image-20241205142443813.png" alt="image-20241205142443813" /></p>
<p>激光成本的激增。由于对光网络的需求增加，最近的研究表明，数百到数千个波长通道正进入芯片级。然而，O波段和C波段激光的低能量转换效率（最佳情况下约为10%）以及缺乏高效的封装技术使得难以大规模集成激光源。在关于使用片外尔片上激光源的争论中，高效且易于整合的激光源显然是有利的。</p>
<ol>
<li>
<p><mark>高光功率引起的功率损耗。尽管硅波导因其在红外光谱中的透明性而著称，但在高光功率下可以变得不透明</mark>。在注入50 mW功率时，标准250 nm × 450 nm条形波导中观察到每厘米额外3 dB的损耗，且预计随着注入功率的增加而呈指数恶化。通过在波导中建模双光子吸收(TPA)和自由载流子吸收(FCA)现象，给出了理论解释。为克服波导的基本功率容量限制，需要跨层次的努力，从有意识的架构设计和更好的布局规划到先进的材料平台。</p>
</li>
<li>
<p>对数据链接的干扰。光信号在数据链接中传播时，被多种因素衰减，如波导微谐振器损耗和交叉反射，导致网络损耗和噪声增加。OPDN在P&amp;R阶段后通过引入额外的波导交叉加剧了这种衰减。一项关于16 × 16网络的最新研究报告说，在考虑功率分配网络的布线时，激光功耗增加了1倍，信噪比（SNR）在最坏情况下下降了0.73 dB。需要指出的是，数值结果取决于复杂的设计选择，如拓扑结构和P&amp;R算法。然而，最近发表的大多数研究，如[233]和[234]，承认增加的布线复杂性大大加剧了功率损失和串扰噪声。然而，在拓扑结构、楼层规划和P&amp;R方面一起优化数据网络和OPDN仍具有挑战性，需要进行全面研究。</p>
</li>
<li>
<p>长距离功率传输。当激光源在调制器间共享时，会产生功率传输。这种情况常见，因为为每个调制器分配一个专用激光源要么代价高昂，要么完全不可行。文献[227]评估了13个网络，报告在传输过程中平均16.71%的功率损失。文献[228]进一步指出，更好的激光共享方案依赖于OPDN的逻辑拓扑和物理布局。然而，文献中缺乏关于优化激光共享和放置的有效设计方法。</p>
</li>
<li>
<p>低链接利用率下的功率浪费。当激光器持续开启时，大多数功率在利用率低的链接中被浪费。这在许多并行应用中并不少见，在这些应用中，网络利用率非常低（低于5%），只有少数数据流量高峰期。策略性地关闭低利用率的链接或在链接之间共享激光器可以减轻这种浪费。</p>
</li>
</ol>
<h4 id="科学技术进步以应对挑战-2"><a class="markdownIt-Anchor" href="#科学技术进步以应对挑战-2"></a> 科学技术进步以应对挑战</h4>
<ol>
<li>
<p>器件与电路。在硅光子平台上外延生长的量子点激光器有望实现低功耗和无热性能，相较其他选择展示出最低阈值电流和最高激光工作温度。减缓波导中的非线性功率损耗的努力包括使用特殊的p-i-n结构波导，其将载流子寿命从16 ns被动地缩短到6.8 ns，在25 V反向偏置下缩短到1 ns。此外，一个集成光栅和16通道星形耦合器能够消除波导中的高强度区域，并以仅0.45 dB的额外损耗耦合高达275 mW的光功率。低损耗、低串扰波导交叉的开发已实现约0.007 dB的损耗和小于-40 dB的串扰。</p>
</li>
<li>
<p>功率分配网络的拓扑。功率分配网络的提案可以分为两类：静态OPDNs和可重构OPDNs。许多开创性设计采用静态OPDNs，因为它们在制造和优化上的简单性，包括总线型、星型和二叉树结构。静态OPDNs成本低、易于理解，但对电力需求波动响应较差。最近的提案倾向于应用可重构OPDNs，允许在需要的链路之间灵活地共享功率。</p>
</li>
<li>
<p>自适应激光分配。另一种节省激光功耗的方法是通过离线优化或在线自适应避免过度配置。研究人员发现，前者在应用于具有规律性通信模式的特定应用时有效。在一系列应用中实现了平均74%的功率节省。自适应电力分配方案总是存在网络可重构性、重构开销和功率节约之间的权衡。文献[226]显示了68%的激光功率节省，但以12%的性能损失为代价。</p>
</li>
<li>
<p>先进制造技术。工商界和学术界的重大努力集中于偏好材料的硅光子技术，包括单晶硅、多晶硅和氮化硅。除了传统的单层单晶硅，可以沉积多晶硅或氮化硅形成额外的上层。相较其二维对手，堆叠结构受益于低损耗材料并简化了P&amp;R。</p>
</li>
</ol>
<h4 id="结论性意见-3"><a class="markdownIt-Anchor" href="#结论性意见-3"></a> 结论性意见</h4>
<p>为了满足下一代芯片级光网络的需求，未来的光功率源必须致力于在使用最少激光器和功耗的同时满足器件和布局的限制。作为一种跨层次的努力，静态方法包括电路的进步，例如更好的材料、器件、楼层规划和布局布线（P&amp;R），而动态方法则包括运行时激光分配和按需功率分配。</p>
<h3 id="联合封装光学的dsp设计考量"><a class="markdownIt-Anchor" href="#联合封装光学的dsp设计考量"></a> 联合封装光学的DSP设计考量</h3>
<h4 id="现状-4"><a class="markdownIt-Anchor" href="#现状-4"></a> 现状</h4>
<p>随着数据速率的提高，传统的可插拔光模块占用较大空间，在一定程度上限制了信号密度（图8(a)）[13]。图8(b)展示了联合封装光学（CPO）的架构，其中光学引擎和交换芯片可以封装在一起，再定时芯片的主机端通过XSR SerDes连接到负载ASIC，而再定时芯片的线路端通过LR SerDes连接到光学引擎[13]。这样，CPO有效地降低了功耗，提高了信号密度，并减少了延迟。本文将重点讨论CPO中SerDes的设计考量。关于当前和未来的挑战，介绍了SerDes收发器的架构，以及主机端和链路端SerDes的要求。然后，我们描述了为应对这些挑战而在科学技术上的进展，包括带宽、时钟和均衡。</p>
<p><img src="/pictures/image-20241205142823221.png" alt="image-20241205142823221" /></p>
<h4 id="当前与未来的挑战-3"><a class="markdownIt-Anchor" href="#当前与未来的挑战-3"></a> 当前与未来的挑战</h4>
<p>尽管CPO在传输数据速率等方面表现出高性能，但也面临一些挑战。本节将从两个方面描述需求和挑战：主机端XSR SerDes和线路端LR SerDes。每个SerDes的框图也会给出。</p>
<p>主机端XSR SerDes设计考量 XSR SerDes的目标是通过减少两个通信芯片之间的连接距离来优化功率效率、集成密度和传输延迟。图9总结了56–112 Gb/s PAM4 XSR SerDes的性能要求，并概念性展现了XSR收发器的架构。发射机通常采用模拟混合架构或CMOS MUX的5位DAC拓扑、多抽头FFE和SST驱动器架构来实现数据串行化、波形预失真和输出驱动。接收机通常采用简单的连续时间线性均衡器（CTLE），接着是VGA和几个切片器以直接提取原始传输的数据。类似于传统收发器，XSR SerDes也需要一个公共PLL和一个本地CDR以自适应跟踪最佳采样点。总体而言，XSR SerDes的主要特点是利用简单的RX侧CTLE结合TX侧FFE以实现高功率效率和低码错误率，同时处理相对较低的信道损耗。</p>
<p>线路端LR SerDes设计考量 线路端LR SerDes的目标是应对非理想因素，如有限带宽、啁啾效应、噪声、色度色散效应以及器件的非线性。因此，与XSR相比，LR的均衡部分更为复杂，因此在设计时需要确保误码率和能耗比之间的平衡。图10显示了LR的架构和性能要求。发射机通常是由FIR滤波器、MUX、多抽头FFE和DAC驱动组成的DSP。DAC驱动有SST和CML两种形式。接收机主要由CTLE、VGA、ADC和具有校准、均衡及时钟恢复功能的DSP组成。通常使用公共PLL和本地CDR来确定最佳采样点以进行跟踪。</p>
<img src="/pictures/image-20241205164822248.png" alt="image-20241205164822248" style="zoom:80%;" />
<img src="/pictures/image-20241205164912073.png" alt="image-20241205164912073" style="zoom:80%;" />
<h4 id="科学技术进步以应对挑战-3"><a class="markdownIt-Anchor" href="#科学技术进步以应对挑战-3"></a> 科学技术进步以应对挑战</h4>
<p>从系统的角度来看，我们在时钟方案、带宽扩展技术和均衡技术方面提供了一些显著的进展。</p>
<p>时钟方案 图11展示了线缆收发器广泛使用的时钟方案。主流和先进收发器的时钟方案主要由LC-PLL、相位插补器（PI）、多相时钟生成、时钟和数据恢复（CDR）、时钟分配和时钟调整模块组成。LC-PLL生成高频且足够纯净的参考时钟，像节拍器一样控制发射过程并进行数据串化。通过采用多相时钟和高阶调制的时间交错采样，低频时钟可以用于完成高速位流的传输。多相生成模块通常由环形锁注振荡器（Ring ILO）实现。由于Ring ILO中注入阶段与其他阶段之间的延迟不匹配，以及时钟生成和传输的非理想因素，多相时钟的定时会有很多抖动，因此需要额外的相位误差校正环路以感知上述因素引起的误差并调整相位。接收机需要在适当的时刻采样输入数据。CDR可以提供输入数据的相位信息并跟踪其长期抖动。</p>
<p>带宽扩展技术 如图12(a)所示，ESD器件和PAD的大寄生电容限制了电路带宽并导致较大的回波损耗。因此，需要带宽扩展和阻抗匹配的方法。常用的带宽扩展方法包括电感峰化、T线圈峰化和LC-π峰化。与电感峰化的1.6到1.7倍的带宽扩展相比，对称T线圈峰化可以将带宽扩展到2.7到2.8倍。此外，T线圈非常适合结合ESD实现高带宽、充分的静电保护和良好的阻抗匹配。图12(b)展示了一个采用T线圈的128 Gb/s发射器，通过消除ESD寄生电容实现良好的阻抗匹配。需要注意的是，有时不对称T线圈电路可能具有更好的性能，但没有解析表达式，因此需要通过电磁仿真工具进行仿真和设计。</p>
<img src="/pictures/image-20241205164943507.png" alt="image-20241205164943507" style="zoom: 67%;" />
<img src="/pictures/image-20241205143330829.png" alt="image-20241205143330829" style="zoom:80%;" />
<p>图12©展示了一个使用T线圈峰化和电感峰化组合的56 Gb/s PAM4接收器。图12(d)展示了一个LC-π网络，利用4段电感器分开电容器，实现了56 GHz的带宽和良好的阻抗匹配。</p>
<p>均衡技术 均衡是减少符号间干扰（ISI）和提高整个通信系统可靠性的重要技术。在高速SerDes中，选择特定的均衡方案与信道特性和信号损失紧密相关。例如，在信道环境较差的LR SerDes中可以使用更多抽头的FFE和DFE（图13(a)）。然而，由于内建于CPO的XSR互连信道较短，XSR的均衡器比LR相对简单。</p>
<p>对于数字FFE和DFE均衡器，抽头系数直接关系到均衡质量。目前，改进的SS-LMS算法减少了计算复杂度，被广泛应用于均衡器中。其他方法，如PD-DLR或基于机器学习的算法，与SS-LMS算法相比可以达到更好的自适应结果。然而，在面临严重ISI情况下，FFE和DFE均衡器的性能会因噪声增强和误差传播而下降。虽然最大似然序列估计（MLSE）均衡在CPO的SerDes中很少使用，但改进的MLSE算法对高速接收器DSP中的非线性均衡器设计仍具有一定参考意义。图13(b)展示了DSP中的MLSE均衡器架构。</p>
<p><img src="/pictures/image-20241205143455851.png" alt="image-20241205143455851" /></p>
<p>图13 a 基于ADC-DSP的SerDes中的均衡器。b DF-NL-MLSE</p>
<h4 id="结论性意见-4"><a class="markdownIt-Anchor" href="#结论性意见-4"></a> 结论性意见</h4>
<p>DSP在CPO收发器中扮演着重要角色。相比混合架构收发器，许多可以提升整个系统性能的算法都可以在基于CMOS技术的DSP中实现。尽管在实现高性能和低功耗的道路上仍存在一些挑战，本文从不同方面提出了许多积极的解决这些问题的尝试。CPO中的DSP将随着半导体技术和设计方法学的进步而不断发展，包括时钟方案、带宽扩展技术和高效均衡算法。</p>
<h3 id="基于微环的联合封装光学发射器阵列"><a class="markdownIt-Anchor" href="#基于微环的联合封装光学发射器阵列"></a> 基于微环的联合封装光学发射器阵列</h3>
<h4 id="现状-5"><a class="markdownIt-Anchor" href="#现状-5"></a> 现状</h4>
<p>基于微环（MRR）的收发器阵列（图14）是满足未来数据中心严格带宽和功耗要求的有前途的解决方案，因为其小尺寸、高能效和与WDM的兼容性。</p>
<p><img src="/pictures/image-20241205145602767.png" alt="image-20241205145602767" /></p>
<p>在混合集成和单片集成平台上已经展示了高带宽、低功耗的MRR收发器阵列。在混合集成中，光子芯片和电子芯片之间的连接导致寄生效应，限制了带宽和功耗，例如线焊导致的寄生电感（250 - 500 pH）和寄生电容（约100fF），以及微凸点/铜柱连接导致的寄生电容（约30fF）。然而，通过氧化物贯通孔（TOVs），电子和光子晶圆的3D集成实现了非常低的互连寄生电容（约3fF）。单片集成减少了布线的寄生效应，提高了性能，但增加了制造成本。在发射端，单个微环调制器（MRM）的数据率已达到200 Gb/s。在接收端，微环光电探测器（MRPD）的数据率已达到112 Gb/s。然而，与大规模生产硅技术兼容的激光集成仍然是一个突出的挑战。</p>
<p>尽管面临集成挑战，基于微环的收发器阵列近年来取得了快速进展。通过混合集成，单个MRM发射器的数据率已达到112 Gb/s，能效为6 pJ/bit。MRM发射器阵列的数据率达到4 × 112 Gb/s，能效为5.8 pJ/bit。通过单片集成，单个MRM发射器的数据率为100 Gb/s，能效为0.7 pJ/bit。MRM发射器阵列的数据率达到16 × 5 Gb/s，能效约为0.8 pJ/bit。在所有这些工作中，为了稳定MRM的共振波长，闭环热调谐是必要的，以补偿工艺变化、温度波动和输入激光波长/功率变化。通过混合集成，基于CMOS技术的接收器的数据率达到了100 Gb/s，灵敏度为-11.1 dBm，能效为3.9 pJ/bit。通过单片集成，基于CMOS技术的分裂MRR共振光电探测器实现了12 Gb/s的数据率和0.58 pJ/bit的能效，并基于BiCMOS技术实现了56 Gb/s的光接收器，能效为3.66 pJ/bit。MRR滤波器的闭环热调谐对于基于MRR的接收器的波长锁定也是必要的。在无差错传输（误码率（BER）&lt; 1e − 12）中，基于MRR的收发器阵列在混合集成方法中达到了4 × 50 Gb/s，在单片集成方法中达到了8 × 16 Gb/s，能效为4.96 pJ/bit。</p>
<h4 id="当前与未来的挑战-4"><a class="markdownIt-Anchor" href="#当前与未来的挑战-4"></a> 当前与未来的挑战</h4>
<p>为了进一步提高基于微环（MRR）收发器阵列的性能和鲁棒性，还有许多技术挑战需要解决。以下是这些挑战的概述：</p>
<p>波长锁定。由于共振波长特性，MRR的性能容易受到制造误差、热波动和输入激光波长/功率变化的影响。如果这些非理想因素得不到补偿，MRR的工作条件将不稳定，这将显著降低调制和解复用性能。因此，有必要在各种不同的环境中稳定MRR的共振波长。闭环反馈控制回路经常用于锁定MRR、MRPD和MRM的共振波长。然而，几乎没有工作能够同时补偿制造误差、热波动、输入激光波长/功率变化和随机数据模式。</p>
<p>调制线性度。4级脉冲幅度调制（PAM-4）通常用于提高数据速率，但对调制器的线性度提出了新要求。PAM-4的调制质量由电平不匹配比（RLM）决定，我们希望PAM-4的眼图分布是均匀的。然而，由于传输曲线是洛伦兹型的，MRM具有静态非线性，使得输入为均匀电PAM-4眼图的输入信号生成不均匀的光学眼图输出。此外，MRM PN结电容在不同偏压下不同，导致不同电压水平下的带宽不同，带来不同的符号间串扰。这种现象被称为动态非线性。如何补偿MRM的静态和动态非线性效应是优化其性能的关键因素。</p>
<p>偏振处理。对于硅光子波分复用（WDM）接收器，通道滤波器的性能随单模光纤（SMF）光输入的偏振而变化。偏振保持光纤（PMF）被用来保持SMF的偏振状态，但它太昂贵，无法应用于商业应用。如何在芯片上有效控制偏振状态是降低成本和提高性能的关键挑战。</p>
<p>电路级光电协同仿真。基于MRR的收发器阵列是一种光电集成电路。光子器件设计主要通过PDA工具进行器件级仿真，而电子电路则通过成熟的EDA工具进行电路级仿真。器件级仿真可以提供非常准确的仿真结果，但由于其低仿真效率，不能直接应用于电路级仿真设计。如何进行电路级光电协同仿真是设计基于MRR的收发器阵列所需的前提。MRM和MRR的热调谐是一个闭环的电-光-热过程，其中热波动（<sub>kHz）、电子调制（</sub>GHz）和光（~THz）之间存在明显的频率不匹配，这将显著增加仿真时间并降低仿真效率。</p>
<h4 id="科学技术进步以应对挑战-4"><a class="markdownIt-Anchor" href="#科学技术进步以应对挑战-4"></a> 科学技术进步以应对挑战</h4>
<p>最近在光子集成方面的进展已经解决了一些上述挑战。</p>
<ol>
<li>
<p>闭环热调谐。为了对MRR实施有效的闭环热调谐，需要通过监视器（如光电二极管和无接触集成光子探针CLIPP）获得共振波长和激光波长的相对位置。其次，需要一个控制器根据合适的算法或模拟控制电路生成控制信号以对齐共振波长。为了增加调谐温度范围，还需要一个驱动器提供足够的电流加热集成电阻，从而通过热光效应调谐共振波长。不像MRR，对于MRM的波长锁定面临额外挑战。<mark>光学双稳态和数据依赖的自加热将显著降低MRM的性能</mark>。<mark>基于平均功率检测的波长锁定在非直流平衡的数据模式传输时无法最佳执行</mark>。偏振控制器被广泛应用于解决单模光纤和光子集成电路（PIC）之间的偏振不匹配问题。在某些研究中，偏振控制方案被用于基于微环的WDM系统中以实现偏振无关的WDM接收器，并在相干接收器中用于稳定本地振荡器（LO）的偏振状态。通过改进光学器件性能和更新控制算法，可以进一步改善偏振控制器。</p>
</li>
<li>
<p>PAM传输的非线性补偿。与NRZ相比，PAM4可以有效增加单个通道的数据容量，但需要有效<mark>补偿静态非线性和动态非线性引起的眼图恶化</mark>。在某些研究中，使用预失真来调整电信号电平以补偿静态非线性引起的光学眼图失真，从而生成均匀的光学眼图。此外，前馈均衡（FFE）被用于补偿动态非线性引起的电平相关符号间干扰（ISI）。在其他研究中，采用光学数模转换器（ODAC）来生成均匀的眼图，这种方法降低了驱动器设计的难度但使MRM设计更为复杂。在这些工作中，仍然有许多参数需要手动选择，因此需要闭环自动控制方法。</p>
</li>
<li>
<p>光子器件的紧凑建模。由于成熟的EDA工具已经能够支持电子电路的精确仿真设计，目前的大多数工作倾向于在EDA平台上对光子器件进行建模，以结合成熟的电学SPICE模型实现精确快速的光电协同仿真。在某些研究中，使用分层设计对基本光子器件（如波导和耦合器）进行建模，以便通过基本光子器件组合成MRR模型。其他研究中通过基于耦合模理论的SPICE模型实现了MRM的小信号和大信号模型建模。在某些文献中，S参数被用于描述光子器件的特性，基带等效模型用于提高仿真效率。然而，基于S参数的方法更适合于建模被动光子器件。在对有源光子器件进行建模时，需要更多指标来描述光子器件的特性，这无疑增加了建模的难度并降低了仿真效率。基带模型只能缩小光和调制之间的频率差。因此，需要缩小调制和热波动之间的频率差以进一步提高仿真效率。</p>
</li>
</ol>
<h4 id="结论性意见-5"><a class="markdownIt-Anchor" href="#结论性意见-5"></a> 结论性意见</h4>
<p>采用新的技术工具使基于微环（MRR）的收发器阵列能够满足数据中心对高带宽和低功耗的需求。因此，基于MRR的联合封装光学（CPO）收发器阵列是替代现有可插拔光学模块实现并在未来成为主流的有前途的解决方案。</p>
<h3 id="基于马赫曾德尔调制器的联合封装光学发射器"><a class="markdownIt-Anchor" href="#基于马赫曾德尔调制器的联合封装光学发射器"></a> 基于马赫–曾德尔调制器的联合封装光学发射器</h3>
<h4 id="现状-6"><a class="markdownIt-Anchor" href="#现状-6"></a> 现状</h4>
<p>基于Mach-Zehnder调制器 (MZM) 的发射器在混合集成 [142, 143] 和单片集成平台 [144, 145] 中已被成功展示。在混合集成中，光子芯片和电子芯片之间的连接会产生寄生效应，限制带宽和功耗。电子和光子晶圆的3D集成能够实现极低的互连寄生电容。单片集成进一步减少了线路的寄生效应，从而提高了性能，但也增加了制造成本。就调制器而言，单个MZM的电光带宽已达到60 GHz [146]，而单个MZM的数据速率已达到240 Gb/s [147]。</p>
<p>基于MZM的发射器在近年来取得了迅速的进展。2006年，Luxtera在硅技术平台上展示了首个完全集成的光学发射系统 [148]，采用电流模式逻辑 (CML) 技术。系统化的设计和仿真方法在文献 [149] 中有所描述。文献 [150] 提到了一种多段式发射器，潜在地去除了光链路中耗电的电DAC，以降低成本。为了解决无源电感器的大面积消耗，Kim等人通过采用定制设计的共享电感器实现了一种省面积的调制器驱动器 [151]。2016年，IBM [152] 展示了首个完全单片集成的硅光子四级PAM (PAM-4) 发射器，以56 Gb/s的速度运行，并在没有前向纠错的情况下实现了误码率小于10^-12的无误传输，速率可达50 Gb/s。IHP报告了一种单片集成的硅MZM发射器，当时具有最高消光比（ER）值（11 dB），展示了基于SE-MZM概念的单片集成发射器的潜力 [145]。</p>
<p>对于混合集成，单个MZM基发射器已达到高达100 Gb/s的数据速率，能效为2.03 pJ/bit [143]。对于单片集成，单个MZM基发射器的数据速率为56 Gb/s，能效为4.8 pJ/bit [152]。在所有这些研究中，采用了各种技术以最大化系统性能（数据速率、消光比、误码率和能效）。</p>
<h4 id="当前与未来的挑战-5"><a class="markdownIt-Anchor" href="#当前与未来的挑战-5"></a> 当前与未来的挑战</h4>
<p>为了进一步提高基于MZM的发射器的性能和稳健性，还需克服若干技术挑战。我们将这些挑战概述如下：</p>
<ol>
<li>
<p>高电压摆幅驱动器。由于晶体管的击穿电压有限，电子驱动器的电压输出通常不足以驱动MZM。通常，硅光子MZM的Vπ*L乘积约为1.5 V⋅cm [153, 154]，这表明需要相对较长的器件或大的电压摆幅以实现调制深度。对于相同的器件长度，如果电压摆幅不够大，信号“1”和信号“0”之间的差异将很小，导致低信噪比和敏感的性能。低电压摆幅可能导致比特错误，因为传输信号过于微弱，接收器无法区分。因此，有必要提高驱动器的电压输出摆幅。在SiGe HBT技术中，击穿电压（BV）通常为约2 V，同时保持足够高的ft/fmax，例如300 GHz [155]。然而，对于先进的CMOS节点，核心晶体管的BV低于1 V [156]，这意味着需要额外的技术来提高输出电压摆幅。</p>
</li>
<li>
<p>高带宽。虽然更高的数据速率需要更高的带宽，但晶体管的ft/fmax提升缓慢。因此，各种带宽扩展技术被开发出来，如电感峰值 [157–161]、负电阻和电容分割 [162]。此外，均衡技术，如前馈均衡（FFE）[65, 142, 163, 164]和连续时间线性均衡（CTLE）[165–167]，在发射器中被广泛使用。此外，与集中放大器相比，分布式放大器本身具有较宽的带宽。许多基于分布式放大器结构的工作已被报道，如 [65, 155, 163, 168–174] 和 [142]。集中驱动器易于实现，但带宽和调制格式有限。分布式驱动器具有优越的操作带宽，对元件失配和建模不准确性不敏感，并且具有宽带功率匹配。然而，它需要复杂的设计、精确的相位和延迟控制。</p>
</li>
<li>
<p>高能效。数据中心内的光互连对技术的要求与传统长距离电信传输系统有很大不同。数据中心内互连的距离较短（通常&lt;2公里），连接数量众多，因此成本很大程度上取决于发射器。此外，由于数量庞大，数据中心内光学器件对功耗、密度和成本的要求更为严格。通常，电压模式逻辑（VML）[142]比电流模式逻辑（CML）[175–178]更加省电。此外，在输出电压摆幅相同的前提下，单端接 [149, 179, 180] 可以节省一半的功耗，相比双端接结构。然而，单端接方案由于阻抗不连续性会引入更多反射。提高能效的另一种方法是采用推拉结构 [65, 178, 181–183]，而不是具有电阻负载的下拉结构。</p>
</li>
<li>
<p>电路级光子-电子协同仿真。基于MZM的发射器是一种光电子集成电路 [108]。目前，光子器件设计主要是通过PDA工具 [129] 实现的器件级仿真，而电子电路则是通过成熟的EDA工具实现的电路级或系统级仿真。器件级仿真可以提供非常准确的仿真结果，但由于仿真效率低，不能直接应用于电路级或系统级仿真设计。如何进行电路级或系统级光电子协同仿真是MZM基发射器设计的先决条件。</p>
</li>
</ol>
<h4 id="科学技术进步以应对挑战-5"><a class="markdownIt-Anchor" href="#科学技术进步以应对挑战-5"></a> 科学技术进步以应对挑战</h4>
<p>近期光子集成领域的进展已经解决了部分上述挑战：</p>
<p>叠加CMOS输出驱动器结构： 在SiGe HBT设计中，广泛使用BV倍增器以克服单个晶体管的电压限制 [178, 184-186]。BJT是一种电流控制器件，而MOSFET是电压控制器件。BV倍增器对MOSFET无法正常工作，因此，叠加FET技术 [156, 175, 187-192] 被用于替代BV倍增器的空缺。叠加FET结构常用于功率放大器设计。</p>
<p>电感峰值与Cherry-Hopper预驱动： 虽然分布式放大器可以提供大带宽，但是占用面积大且耗电高，设计难度较大。自20世纪30年代以来，使用被动滤波（如并联和串联峰值）延长放大器带宽的技术被应用 [193, 194]。Cherry-Hopper放大器最早在20世纪60年代被使用 [195]，它被广泛用于光互连。在文献 [196] 中，Cherry-Hopper结构被用来增强调制器驱动器的带宽。在文献 [197] 中，一个使用改进的Cherry-Hopper输出驱动的1-pJ/bit 80-Gb/s 215−1伪随机比特序列（PRBS）发生器被介绍。</p>
<p>光子器件的紧凑建模： 由于成熟的EDA工具能够支持电子电路的精确仿真设计，当前大多数工作倾向于在EDA平台上对光子器件进行建模，以结合成熟的电子SPICE模型实现精确且快速的光电子协同仿真。在文献 [138] 中，使用层次化设计对基本光子器件（如波导和耦合器）进行建模，以便将MZM模型通过基本光子器件组合。在文献 [198]中，通过SPICE模型实现了MZM的小信号和大信号模型。在文献 [140] 中，使用S参数描述光子器件的特性，并使用基带等效模型提高仿真效率。然而，基于S参数的方法更适合于无源光子器件的建模。对于有源光子器件建模而言，需要更多的指标来描述光子器件的特性，这无疑增加了建模的难度，降低了仿真效率。基带模型仅能减少光与调制之间的频率差距。因此，有必要进一步缩小调制和热波动之间的频率差距以提高仿真效率。</p>
<p>分段驱动器： 由于低调制效率，行波（TW）MZM需要较长的相移器（2-3毫米）以获得足够的光消光比 [199]。因此，电极会引入显著的T线衰减。为了满足ER的要求，需要驱动器提供更高的电压摆幅，例如3-4 Vppd。然而，CMOS技术实现如此高电压输出摆幅较为困难。因此，块状分段（LS）MZM被开发出来以提高调制效率。通过将长相移器分成多个短段，并将驱动器片段映射到每个段中，显著减少了每个段的信号衰减。此外，每个段可以被视为驱动器的小电容性负载，从而提高了功率效率。文献 [200] 使用基于微波传输矩阵理论的简单综合建模方法分析了分段行波光EAM调制器的频率响应。</p>
<p>虽然LS MZM有许多优点，但选择段长、段数量以及总功耗和段数量之间的权衡将显著影响最终性能 [201]。此外，时序匹配成为分段配置中的另一个重要问题。具体而言，不同驱动单元中的电信号应与不同段MZM单元中的光信号保持同步。文献 [144] 和 [155] 使用人工设计的T线保持时序匹配。文献 [142] 采用基于PI的时序校准方法，可提供大约11 ps的宽范围延迟调整。时钟缓冲器还可以提供固定延迟（约10 ps），而计算得出的相邻段之间的光传播延迟约为21 ps，可以完全覆盖。此外，考虑到PVT的变化，还开发了校准光眼图的程序以进一步优化电-光速度匹配。</p>
<h4 id="结论性意见-6"><a class="markdownIt-Anchor" href="#结论性意见-6"></a> 结论性意见</h4>
<p>尽管仍然存在许多困难，新技术和创新将不断推动极限。因此，基于MZM的共封装光学（CPO）发射器是替代现有插拔式光模块实现的有前景的解决方案，并将成为未来的主流 [141]。</p>
<h3 id="在cpo时代的光接收器前端电子器件"><a class="markdownIt-Anchor" href="#在cpo时代的光接收器前端电子器件"></a> 在CPO时代的光接收器前端电子器件</h3>
<h4 id="现状-7"><a class="markdownIt-Anchor" href="#现状-7"></a> 现状</h4>
<p>随着数据中心核心交换机的总带宽达到51.2 Tb/s，可插拔光模块由于交换机前面板有限的空间和SerDes与交换机集成电路之间过大的信道损耗而变得越来越无能。因此，共封装光学（CPO）被提出以释放数据中心未来的带宽瓶颈。利用集成光学和电子器件，可插拔光模块可以被解体并与交换机集成电路共封装。这不仅可以消除交换机前面板的带宽密度限制，封装内毫米长的电连接也可以产生更小的损耗，这将极大地简化SerDes的设计并有助于降低功耗。</p>
<p>同时，当信道速度达到50 Gb/s及以上时，为了节省一半的带宽，4级脉冲幅度调制（PAM-4）已经取代了非归零（NRZ）调制，并且光模块中的电子设备已经重新组合成新的形式，如图15所示。大多数后端功能，如CDR和SerDes被合并到CMOS物理层芯片中（在某些情况下也称为DSP），在那里也引入了密集的数字均衡来补偿PAM-4信号中恶化的信号完整性。同时，大多数高速前端模拟电子设备（TIA/驱动器）仍基于SiGe，以利用其优越的模拟性能。然而，对于需要极高集成度和功耗的CPO应用，单片方法是不可避免的，这将要求模拟TIA和驱动器集成到CMOS EIC芯片中。在这里，我们讨论TIA的设计问题。</p>
<h4 id="当前与未来的挑战-6"><a class="markdownIt-Anchor" href="#当前与未来的挑战-6"></a> 当前与未来的挑战</h4>
<p>由于CMOS针对数字功能进行了优化，其在功耗和成本结构（量产时）上具有天然优势。然而，它在模拟性能上也表现出一些不足。对于基于CMOS的高速PAM-4 TIA要集成到CPO EIC中，存在几个关键的设计挑战。</p>
<p>噪声。虽然在PAM-4信号传输中，带宽减半，但信噪比也缩小了三倍，噪声的作用被进一步放大。TIA的噪声底限与一个称为跨导极限的电路参数成反比，该参数通常由快速度技术（以渡越频率ft表达）决定。因此，在基于SiGe的设计中，具有更高ft的更快技术始终是实现低噪声TIA的首选。然而，对于CMOS TIA，当FinFET进入16 nm及以后节点时，更先进的技术不一定能显著提升ft。更糟糕的是，由于CMOS中的几个设计限制，通常难以将晶体管偏置在其峰值ft条件下。因此，CMOS TIA的噪声性能受损。</p>
<p>带宽。一般来说，高速光通信电路比其他应用需要更大的带宽，这不断推动代工厂所能提供技术的极限。在这种情况下，至少有三个因素使CMOS相较于SiGe显得不足。首先，有限的供电电压（&lt; 1 V）使得在先进的CMOS中很难构建有效的缓冲器，而在SiGe中，高性能缓冲器（发射极跟随器）可以解耦增益级并保护带宽。其次，低供电电压也限制了每级的最大增益，因为跨导晶体管在高电流密度下偏置以获得速度。因此，需要更多的增益级，导致严重的带宽下降效应。最后，CMOS晶体管具有相对较小的本征器件寄生参数和较大的器件面积，使其对外部布线寄生参数非常敏感，这甚至可能主导整体寄生参数。总而言之，这些因素使得在CMOS中设计高带宽电路变得困难。</p>
<p>线性。随着数据格式从NRZ演变到PAM-4，线性度成为一个新的设计考虑。PAM-4信号中的非线性将导致增益压缩和错误率增加。困难在于接收器端的输入信号强度变化可能超过30 dB（1000倍），使得接收器难以保持线性性。相反，在发射器端，进入输出驱动级的信号由设计设置，缓解了困难。另一个问题来自于减少的CMOS供电电压（&lt; 1 V）和驱动后续ADC级所需的大接收器输出摆幅之间的直接矛盾，这可以是几百毫伏强，难以维持线性。此外，对PAM-4信号完整性有重大影响的另一个问题是相位线性度，需要从目前讨论的幅度线性度中区分开。相位线性度与时域抖动密切相关，这对将信号从模拟域转换到数字域时的判决电路会有重大影响。由于PAM-4中有16种可能的信号变化模式，相位非线性的抖动产生的负面影响比NRZ中的更为严重。</p>
<img src="/pictures/image-20241205170508316.png" alt="image-20241205170508316" style="zoom:80%;" />
<h4 id="科学技术进步以应对挑战-6"><a class="markdownIt-Anchor" href="#科学技术进步以应对挑战-6"></a> 科学技术进步以应对挑战</h4>
<p>降低噪声。由于跨阻极限往往是限制TIA噪声的关键约束，因此可以通过解决这个问题来降低噪声。首先是分而治之的方法，绕过跨阻极限，解耦带宽和噪声目标，并按顺序解决问题。第二种方法是通过使用级联多级放大器来超越跨阻极限。当然，可以结合这两种方法以达到更好的效果。此外，大多数硅光子平台中的锗光电二极管（PD）具有较低的电容，也可以大大降低噪声，这需要一个协同设计方法。</p>
<p>带宽扩展。在CMOS中，最常用的带宽扩展方法是使用电感峰化。在放大链的各个阶段已经开发出许多复杂的电感峰化方法。在前置放大器阶段，通常利用引线电感与PD的电容形成串联峰化以扩展带宽。通过片上电感，许多最新的CMOS TIA已达到了53到64 Baud的数据率。注意到随着许多电感峰化的应用，传递函数可能会出现带内增益起伏或相位线性度恶化。因此，在PAM-4和线性应用中的带宽扩展需要更加小心和仿真。</p>
<p>线性化。大多数线性化技术依赖于在拓扑层面的增益控制或在晶体管层面的源/发射极退化来减少非线性。在CMOS PAM-4接收器中，通过调节TIA后面的可变增益放大器（VGA）的增益，能够实现2%的总谐波失真（THD），达到几百微安，与用SiGe构建的相比不相上下甚至更好。在CMOS相干接收器中，由于差分输入特性，线性度通常更好。在参考文献中，通过在前置放大器阶段的增益控制和源退化的帮助下，以1.8 mApp的输入电流实现了小于2%的THD。</p>
<h4 id="结论性意见-7"><a class="markdownIt-Anchor" href="#结论性意见-7"></a> 结论性意见</h4>
<p>随着在未来100 Tb/s时代，由于数据中心迫在眉睫的带宽瓶颈，CPO将会普及，前端接收器与后端处理电子设备的集成将成为不可避免。这要求接收器设计技术从模拟优化的SiGe转向数字优化的CMOS，这将带来巨大的挑战。本文介绍了可能的设计技术，以克服关于噪声、带宽和线性度的问题。随着这些技术与低功耗和低成本的内在优势相结合，单片CMOS电子技术将在CPO时代充分释放其潜力。</p>
<h3 id="用于共封装光学cpo的25d和3d先进封装技术"><a class="markdownIt-Anchor" href="#用于共封装光学cpo的25d和3d先进封装技术"></a> 用于共封装光学（CPO）的2.5D和3D先进封装技术</h3>
<h4 id="现状-8"><a class="markdownIt-Anchor" href="#现状-8"></a> 现状</h4>
<p>随着人工智能（AI）和机器学习（ML）的进步，数据中心流量以空前的速度增长，网络基础设施必须在扩展容量的同时保持其整体功耗和占地面积。以太网交换机和光学设备每年也需要更多的带宽，更高的带宽密度和能源效率。</p>
<p>从2010年到2020年，商业交换机集成电路（IC）的带宽容量增加了40倍，从0.64 Tb/s增加到25.6 Tb/s，同时交换机IC的工艺节点从40 nm减少到7 nm。</p>
<p>如果每机架单位（RU）的交换机IC传输带宽超过25.6 Tb/s，一个RU需要32个或更多的800 Gbps正面插入式光模块。然而，目前相同外形的800 Gbps插拔式光模块在所需的电/光连接器密度、功耗等方面具有挑战。因此，许多公司和专家将共封装光学（CPO）视为实现更高速度、更宽带宽和更大吞吐量的关键技术。它可以通过提供额外的维度来容纳更多芯片引脚极大地减少电连接到光学器件的功耗，并显著增加芯片封装的总逃逸带宽。2021年3月，OIF启动了3.2 T共封装模块项目，并开发了3.2 T共封装光模块草案，定义了面向以太网的交换应用。CPO组件的机械布局如图所示。</p>
<p>近年来，CPO解决方案不断涌现。IBM与II-VI公司合作开发了一种芯片级共封装光学模块，可以直接附加在有机一级封装的顶部。他们实现了小于4 pJ/bit的能效（16个通道），数据速率为56 Gb/s NRZ。</p>
<p>Ranovus与IBM推出了基于CPO技术的51.2 Tb/s光模块。他们开发了光纤V槽互连封装技术，利用被动对准能力实现了在O和C波段的低插入损耗。</p>
<p>英特尔设计、开发并展示了一款基于硅光子（SiPh）IC的发射器和接收器，适合与开关ASIC进行光学共封装。它具有紧凑的外形尺寸，其带宽密度超过100 Gbps QSFP28插拔光学模块的40倍，功率效率小于20 pJ/bit，并展示了达到13.5 pJ/bit的路径。</p>
<p>Ayar-labs与英特尔制造了第一款集成光学I/O的CPU封装。他们使用O-Chiplet和EMIB技术实现了小于5 pJ/bit的能效和超过1Tbps/mm的带宽密度。</p>
<p>Hengtong Rockley开发了一种基于硅光技术的3.2 T CPO工作原型，缩短了光电转换功能与核心交换机芯片之间的距离。图示中展示了这些产品。</p>
<img src="/pictures/image-20241205170642140.png" alt="image-20241205170642140" style="zoom:80%;" />
<img src="/pictures/image-20241205170652734.png" alt="image-20241205170652734" style="zoom:80%;" />
<img src="/pictures/image-20241205170710799.png" alt="image-20241205170710799" style="zoom:80%;" />
<h4 id="当前与未来的挑战-7"><a class="markdownIt-Anchor" href="#当前与未来的挑战-7"></a> 当前与未来的挑战</h4>
<p>虽然CPO能够进行大容量传输，但仍面临一系列挑战。</p>
<p>光源。激光源的集成一直是光子集成电路的困难点。由于需要使光在CPO内部传播，来自光源的光须通过光纤，并通过特定的耦合方式进入光芯片及其他组件。必须确保光的传输稳定、方便和可靠。是否使用片上激光或外部激光取决于多种因素，如工作温度、激光可靠性和硅光子工艺平台兼容性。</p>
<p>耦合结构。耦合主要是由于光纤芯与硅波导之间的尺寸巨大不匹配，当光从光纤芯直接进入波导时，会导致相当大的光传输损耗。大多数情况下，我们可以通过边缘耦合、光栅耦合和消逝耦合实现低耦合损耗（CL）。每种方法都不可避免地需要设计适合的光斑尺寸转换器（SSC）以匹配波导。</p>
<p>热管理。交换芯片的功耗远高于CPO模块。来自交换芯片的热串扰对CPO模块构成了严峻挑战。同时，PIC（光子集成电路）中的一些光学设备对温度敏感，尤其是大功耗的交换芯片或集成在PIC附近的片上激光器。Baehr-Jones的研究团队在SOI基板上制造了半径为30μm的微环结构，并测试了其温度敏感性。当温度从20°C升高到28°C时，传输谱发生了0.4 nm的偏移，而插入损耗变化了最高可达9 dB。</p>
<p>高速互连。与传统封装解决方案相比，CPO需要更高的数据传输速度，但现有的封装结构无法实现高速和高密度的互连。2.5D硅中介层和3D芯片堆叠是实现这一目标的主要技术。</p>
<h4 id="科学技术进步以应对挑战-7"><a class="markdownIt-Anchor" href="#科学技术进步以应对挑战-7"></a> 科学技术进步以应对挑战</h4>
<p>基于这些挑战，最近提出了一些先进解决方案。</p>
<p>内部或外部激光集成。我们总结了三种方法，大致包括芯片外激光、附加激光和键合混合激光。虽然芯片外激光具有灵活性并可显著降低CPO的功耗，但可能需要精确对准以实现大面积光互连，并且需要昂贵的长期偏振保持光纤（PMF）。附加激光最具代表性的技术是通过翻转芯片将激光安装到PIC上，并通过边缘耦合器将光导入PIC。对于键合混合激光，有三种解决方案，具体为直接键合、绝缘键合和金属键合。</p>
<p>多尖端和重叠锥形结构。目前几个研究小组已经开发出实现小于1 dB耦合损耗（CL）的光耦合器。例如，Takei的团队推出了一种CL为0.21 − 0.35 dB的刀锋形耦合器。Papes的团队为硅光子线波导耦合器设计了大模式尺寸，CL为0.75 dB。Picard的团队提出了一种硅锥形结构，位于多个SiN杆下并由SiON包覆，通过验证实现了0.5 − 0.9 dB的CL。此外，光波导键合（PWB）技术无需传统的大尺寸光纤与波导之间的高精度对准。Christian Koos及其团队通过PWB技术将基于磷化铟（InP）的水平腔面发射激光器（HCSELs）连接到无源硅光子芯片上，该技术当时实现了0.4 dB的最低插入损耗。</p>
<p>液冷和特殊结构冷板。近年来，一些公司已宣布若干光电子集成的热管理方法。英特尔的液冷方案适用于540W的交换IC和每个56W的CPO。根据文章中给定的条件，他们降低了EIC（电子IC）的温度35°C以及交换芯片的温度8°C。思科的散热器和冷板组件是一个很好的方案。与强制空气冷却相比，液冷具有更显著的冷却效果，如更少的噪音，更均匀的散热，并且不需要额外的电源为风扇供电。此外，带有热界面材料和热扩散器或散热器的冷板可以与液冷解决方案结合使用，以实现可能更好的性能。</p>
<p>CPO模块的2.5D和3D封装。中国科学院微电子研究所（IMECAS）致力于先进封装技术的研究。对于CPO模块的封装形式，IMECAS开发了2.5D和3D封装技术。一方面，2.5D封装解决方案是将硅PIC和EIC翻转到2.5D硅中介层上，然后通过低温陶瓷基板进行二次封装。另一方面，实现3D封装有两种选择。首先，通过微凸块（间距：40 μm）将EIC置于PIC上，并通过线键合在PCB上进行堆叠结构。其次，PIC集成在主动光子中介层中，同时保留其无源功能。TSV（10 μm × 100 μm）和重新分布层（RDL）在EIC的基础上制造，并且EIC与中介层面对面附着。最终，基板和中介层将通过焊球（间距：150 μm）连接。我们的高频传输线在67 GHz表现出优异的插入损耗。3D解决方案如图所示。</p>
<img src="/pictures/image-20241205171132811.png" alt="image-20241205171132811" style="zoom:80%;" />
<h4 id="结论性意见-8"><a class="markdownIt-Anchor" href="#结论性意见-8"></a> 结论性意见</h4>
<p>近年来，由于光子芯片在数据传输和高速互连等方面的优势日益明显，CPO技术的研究与开发变得更加活跃。预计CPO技术将取代可插拔光模块。然而，仍然存在一些挑战，包括未来应用的潜力依然十分广泛。</p>
<h3 id="用于共封装光学的电子-光子协同仿真"><a class="markdownIt-Anchor" href="#用于共封装光学的电子-光子协同仿真"></a> 用于共封装光学的电子-光子协同仿真</h3>
<h4 id="现状-9"><a class="markdownIt-Anchor" href="#现状-9"></a> 现状</h4>
<p>电子-光子协同仿真是未来共封装光学大规模商业化的一个重要条件，可以大大提高设计效率。学术界发表了许多关于电光协同仿真的研究成果。在参考文献中，基本的光学器件被用Verilog-A和SPICE语言建模，可以与电路一起进行仿真。在另一参考文献中，光学器件的基本组件用Verilog-A语言建模，因此可以模拟复合器件和光电相互作用。许多公司也推出了他们的仿真工具。Synopsys有一套协同仿真软件，光学器件可以在Sentaurus或Rsoft中模拟，而整个光学系统可以在OptSim或ModeSYS中模拟，电子和光子可以在OptSim中与PrimeSim HSPICE一起仿真。电光协同仿真也可以使用不同公司的软件实现。Ansys Lumerical可以通过FDTD、MODE和FEEM工具包实现光器件仿真，其Interconnect工具包本身可以实现简单的电光协同仿真。它可以与Cadence平台协作处理复杂的电光协同仿真。</p>
<p>目前，光子设计自动化（PDA）工具主要基于器件级仿真，可以提供准确的光子器件级仿真。然而，其仿真效率非常低，因此不适用于大规模电路级或系统级仿真。同时，电子设计自动化（EDA）工具大多基于电路级或系统级仿真。因此，能够应用于电路级和系统级仿真的光子器件模型是大规模电子-光子协同仿真的关键。在EDA工具上对光子器件进行建模已被证明是一种有效的电子-光子协同仿真解决方案。Verilog-A语言可以很好地描述光子器件的物理特性，并且与SPICE模型具有良好的兼容性，因此在光子器件建模中被广泛使用。基于Verilog-A的光子器件模型由于其分层设计过程而具有良好的可扩展性。然而，实践中发现Verilog-A建模仍存在一定问题，如仿真过程易于不收敛及无法描述复杂信号。SPICE模型也可以用于描述光子器件的物理特性。研究表明，通过简单的RLC网络可以实现特定光子器件物理特性的描述，从而实现高仿真效率。现有的SPICE光子器件模型具有强的特异性但可扩展性差，因此难以应对当前复杂的光子器件链路。由于当前PDA工具可以通过S参数导出光子器件的物理特性曲线，可以非常准确地描述光子器件。S参数建模方法可以很好地应用于无源光子器件的建模。由于需要获得光子器件在不同状态下的S参数矩阵，因此不适合用于有源光子器件建模。基于MATLAB的Simulink工具已被证明能够很好地建模光子器件，但由于其与EDA的兼容性优于Verilog-A和SPICE模型，可能不适合大规模电子-光子协同仿真。</p>
<h4 id="当前和未来的挑战"><a class="markdownIt-Anchor" href="#当前和未来的挑战"></a> 当前和未来的挑战</h4>
<p>为了进一步提高电子-光子协同仿真的精度和效率，仍有一些技术难题需要解决。我们在此列出这些挑战：</p>
<p>紧凑的光学模型。准确的光学器件模型应包含瞬态行为和光谱行为。光谱行为容易建模，因为许多仿真工具可以模拟依赖波长的特性。然而，瞬态特性难以获取，原因有几个：光载波的高频使得长时间仿真和监控瞬态结果困难；瞬态性能受多个动态因素影响，这些因素难以模拟，如硅光子技术中热光相位调制器的带宽；相邻器件的交互影响，如热串扰。在先前的工作中，光谱特性总是被精确建模并与测量结果良好匹配，但瞬态特性考虑得较少。</p>
<p>光信号包含多维信息，如波长、幅度、相位、偏振和模式。在真实系统中，不同维度的信息将动态变化。光信号通过光纤传输时的幅度由于内在损耗而减小。波的偏振状态会因光纤的不对称性和外部干扰而改变。传播过程中，模式会任意强烈混合。这些随时间变化的特性将强烈影响光学系统的性能，因而必须在仿真工具中对这些效应进行建模。大多数先前的工作只关注波长维度、幅度和相位。少数工作包含偏振信息，但未考虑动态特性。</p>
<p>非线性效应会在高光强的情况下发生，这是芯片上腔体（如微环）中的常见情况。微环中的双光子吸收（TPA）效应和自由载流子吸收（FCA）会改变载流子密度和温度，从而引入微环的不稳定性。这种效应会强烈影响器件的特性，必须被精确建模，这在最近的工作中考虑较少。</p>
<p>时域仿真。时域仿真在电子-光子协同仿真中起着重要作用。时域仿真中最关键的问题是如何在确保仿真准确性的同时提高仿真效率。不幸的是，时域仿真在许多情况下效率较低。例如，在微环调制器的波长锁定应用中，光信号（~ THz）、电调制信号（~ GHz）和热波动频率（kHz）之间存在大失配。为了确保仿真准确性，必须根据光信号的频率确定瞬态仿真步长（~ ps），并根据热波动频率确定总仿真时间（~ ms）。这导致非常长的仿真时间和低效率。此外，许多光子器件无法独立于控制电路工作，因此闭环时域仿真是实现光子器件稳定操作的关键。因此，s参数等光子器件的建模方案不太适合，需要紧凑的连续时间光子模型来实现闭环时域仿真。</p>
<p>频域仿真。频域仿真也是电子-光子协同仿真的重要一步。为了获得光子器件的光谱特性，需要具有频域仿真能力的光子器件模型。虽然可以通过时域仿真获得每个频率点的输出值，但绘制频域曲线的多个点需要较长的仿真时间。因此，快速频域仿真也是提高电子-光子协同仿真效率的关键。</p>
<h4 id="科技进步以应对挑战"><a class="markdownIt-Anchor" href="#科技进步以应对挑战"></a> 科技进步以应对挑战</h4>
<p>电子-光子协同仿真的近期进展解决了一些上述挑战。</p>
<p>分层光子器件建模。为了提高光子器件模型的可扩展性和准确性，提出了分层建模的理念来实现光子器件建模。复杂的光子器件由基本的光子器件组成，如波导、耦合器。因此，通过Verilog-A详细描述基本光子器件模型可以确保光子器件模型的准确性。此外，通过连接基本光子器件，可以组合复杂的光子器件，如MRR和MZI，甚至生成更复杂的光子链路和系统。虽然分层建模理念具有高度可扩展性，但与专用光子器件模型相比，仿真效率是一个关键限制。因此，如何进一步提高分层光子器件建模的仿真效率是未来的关键。</p>
<p>等效基带模型。光信号、电调制信号和热波动之间的频率不匹配导致了较低的仿真效率。基于基带信号的原理，我们可以将光信号降到基带，从而将THz级的信号转换为GHz级，缩短光信号和电调制信号之间的频率不匹配。仿真步长可以调整到10 ps级，从而减少仿真时间。因此，等效基带模型可以通过缩短频率不匹配来提高仿真效率。然而，电调制频率和热频率之间的频率不匹配仍然较大，将是下一步限制仿真效率的关键因素。</p>
<p>调频信号仿真。高效获得光器件的频域响应非常重要。由于现有的大多数光子器件模型是时域模型，无法直接获得光子器件的频率响应。传统方法通过在不同输入光频率下获得时域光子器件模型的频率响应，最终通过组合这些频率点获得光子器件的频率响应。这种方法需要在多个频率上进行时域仿真，显然耗时。为了更高效地获得光子器件的频率响应，提出了一种宽带解析调频激励方法，通过单次瞬态仿真估计频率响应。调频信号具有固定的场幅度和依赖于瞬时频率的时变相位项。系统频率响应可以由系统输出和输入信号谱从一次瞬态仿真中计算得到。这种方法将大大减少频率响应的仿真时间。</p>
<h4 id="结论性意见-9"><a class="markdownIt-Anchor" href="#结论性意见-9"></a> 结论性意见</h4>
<p>采用之前描述的新技术，电子-光子协同仿真能够满足用于共封装光学的大规模电子-光子协同设计的要求。然而，仍然有许多未解决的问题。还需要进一步优化仿真效率和仿真精度，以满足未来更高要求的仿真需求。</p>
<h3 id="从系统角度考虑高性能计算中的光子互连"><a class="markdownIt-Anchor" href="#从系统角度考虑高性能计算中的光子互连"></a> 从系统角度考虑高性能计算中的光子互连</h3>
<h4 id="现状-10"><a class="markdownIt-Anchor" href="#现状-10"></a> 现状</h4>
<p>光子互连已成为高性能计算数据中心（HPC DC）网络解决方案的重要组成部分，这些中心对高带宽和低延迟有着永无止境的需求。光学收发器已伴随数据中心从10 Gb/s时代进化到超过400 Gb/s，链路覆盖范围从50米增长到10公里以上。在过去五年中，为了追赶交换机ASIC带宽的增长，光学IO技术朝着更高集成度发展，并被放置在更近的位置以减少高数据速率（100 Gb/s）下的延迟和电信号的高损耗。此类光学IO，即共封装光学/近封装光学（CPO/NPO），已吸引数据通信行业的投资，期望以更低的功耗、延迟和成本实现更高的网络带宽。多家关键厂商，如英特尔、亨通洛克利和博通，已提出并展示了多个工业原型。</p>
<p>在光子链路中，每个端口的IO带宽可以通过多路波分复用（WDM）通道进行扩展，这为传输大数据流提供了一种有效方法。与电开关不同，光开关直接在端点之间构建明确的光路，从而通过消除多个光收发器的使用和电开关中可能发生的拥塞，提供更低的延迟和更少的功耗。光交换的这些优点使光子互连被寄予厚望，希望其在HPC网络解决方案中承担更多角色，而不仅仅是物理链路端点。大量研究调查了在HPC中部署光路交换（OCS）的可能性，这些研究得到或由HPC服务提供商支持和领导。脸书和IBM都研究了使用混合电光开关的网络架构，以结合电交换的灵活性和光交换的大端口带宽，希望降低成本和功耗。微软发起了Sirius项目，研究纳秒级光交换技术在应对HPC DC中爆炸性网络流量增长和严格延迟要求方面的作用。在相关文献中，报告了一项系统级展示，展示了一个四节点集群，其性能接近于电交换系统，但功耗减少了70%以上。光路径的纳秒级切换是通过开启和关闭DFB阵列快速改变载波波长来实现的。在2021年后续的工作中，使用光频梳构建了一个通过AWGR互联64个机架顶部交换机的OCS网络。随着节点数量增加，所需波长通道的成本和功耗也随之增加。要实现一个实用的波长切换网络，仍急需一种具备纳秒切换速度、宽波长范围且结构简单的快速可调谐激光器。然而，这些由行业巨头领导的前瞻性工作显示出对于光子互连作为未来HPC网络解决方案重要部分的信心，以实现高带宽、提高功率效率和低延迟。</p>
<h4 id="当前和未来的挑战-2"><a class="markdownIt-Anchor" href="#当前和未来的挑战-2"></a> 当前和未来的挑战</h4>
<p>下一代以太网速率：每通道200 Gb/s。高性能计算（HPC）始终在部署新型先进光收发器技术方面处于领先地位，以实现更高的IO带宽，从而更有效地利用GPU的计算能力。随着基于100 Gb-PAM4的光收发器在数据中心广泛商用部署，下一代短距离互连的光IO重点转向基于200G的IM-DD技术。假设使用PAM4调制格式，200 Gb/s需要50 GHz以上的元件带宽，并增加光链路预算中的色散惩罚容限，推高了元件和均衡算法的限制。目前，200 Gb/s光学的少数展示仍在实验室中进行。可以预见，未来将面临更多挑战，比如管理功耗以适应外形尺寸的热管理能力，改进发射器和接收器性能以在链路预算中为可靠性和更长距离腾出空间，以及在CPO/NPO中结合200 Gb/s等。这些挑战呼唤高带宽调制器、支持单个组件带宽的先进电光封装技术、节能驱动技术、用于色散补偿的集成光子组件、高级DSP等的发展。</p>
<p>加速、扩展和管理OCS网络。OCS网络带来的低延迟、高IO带宽和低功耗的好处引起了研究人员对使用光交换技术构建下一代HPC网络的可能性的研究。然而，HPC需互联的大量节点（O(1000)）对保持OCS网络的优势构成了巨大的挑战。一方面，同时加速和扩大OCS网络的方案尚未以可承受的成本提出。单个基于MEMS的空间交换机可以支持超过300 × 300端口容量，但仅提供毫秒级的切换时间。此不足一秒的切换速度限制了它在低频拓扑工程中作为补充交换路径服务于电交换机，就像Helios和HOSA中一样。光子交换机已被证明具有μs或ns切换速度，具体取决于所采用的工作的物理原理。然而，其插入损耗随着交换机基数的增大而快速增长、与拓扑和路由相关的路径损耗不均。光子交换机的快速切换和μm级尺寸的优势将被笨重、速度慢且耗能高的控制电路所抵消。在某项研究中，外设电路与光子器件单片集成在一个8 × 8交换机中。然而，尚未展示如何扩展到大基数。这些特性对光子交换机的扩展以满足基数需求提出了挑战。使用波长相关的路由器和具备纳秒级波长调谐能力的光源，快速并具备可扩展性的OCS网络可能唾手可得，但仍需行业降低DWDM光学元件的成本。</p>
<p>另一方面，与电交换机不同，光交换没有缓冲器来在重新定向前存储数据。因此，其不适用于IP协议，也不支持处理拥塞的哈希技术。因此，OCS网络需要全面和普遍地管理，以避免在空间维度和波长维度上的流量冲突。网络路由方案和针对OCS网络零缓冲特性的算法正在社区中积极讨论。曾报道基于WSS的全光可重构Clos网络的波长分配算法，以提供环形全约简服务。这些管理算法的性能仍需在模拟真实世界数据中心的更大集群中进一步研究。另一个常被忽视的问题是路由策略的物理实现，即光交换机的控制器。集控制器可能显得可行，但由于控制器到交换机的海量连接、延长的路由计算时间以及控制信号到达分布式交换单元的非均匀延迟等原因，难以实现令人满意的性能。</p>
<p>端到端切换时间。尽管光子交换技术已被报道为具备纳秒级速度，但实际从现有光子互连链路切断并建立新光路所需的时间远不止光子交换机的切换时间，还包括光路决策、光子交换机所需的电子激励延迟、命令从中央管理代理到控制器的时间以及时钟数据恢复时间。由于决策和控制延迟是相对固定的值，该动作可以在与先前数据传输期重叠的切换前执行，从而理论上将这一部分的切换时间减少到零。然而，接收机锁定时间是不可避免的，并且可能因光信号传输不同光子链路的相位和幅度变化随机而轻松消耗最多达毫秒，除非采用突发模式CDR和突发模式TIA。IBM和UCSD的研究人员已报道使用纳秒级SiP交换机和突发模式接收器实现的端到端切换时间小于382纳秒。他们进一步展示了通过结合光子交换机和突发模式收发器的同步控制方案，系统切换时间可以进一步减少到小于90纳秒。</p>
<h4 id="科技进步以应对挑战-2"><a class="markdownIt-Anchor" href="#科技进步以应对挑战-2"></a> 科技进步以应对挑战</h4>
<p>面对超过200 Gb/s的挑战，现在是整体考虑物理链路并协同设计电气和光学组件的合适时机，利用各自的优势来弥补对方的缺陷，以获得经济的解决方案。在MZM和MRM的研究工作中，通过电气和光子组件的协同设计来实现更高的IO带宽、更低的功耗和更小的占地面积。在一项研究中，通过协同设计SiP MZM及其CMOS驱动器，报告了一种能够进行100 Gbps开关键控操作且功率效率为2.03 pJ/bit的集成SiP发射器。驱动器提供了峰化效应以增强MZM的带宽，允许在MZM的设计权衡中获得更多的空间，以缓解带宽、插入损耗、占地面积和调制效率的权衡。这种整体设计策略也被英特尔的研究人员采用，以支持MRM的112 Gb/s PAM4数据传输。专门设计了一个电压模式DAC驱动器，以补偿MRM的非线性。铸造服务提供商也支持这种协同设计策略，如Global Foundries和IHP，均提供单片电子-光子集成电路工艺及一些协同设计PDK。</p>
<p>正如前面所述，在使用纳秒级切换光学的交换事件中，CDR时间已成为总体延迟的关键因素。为了解决这个问题，微软与学术研究人员合作，研究光缓存技术以减少OCS网络的CDR时间。在一项研究中，一种时钟相位缓存技术被应用于同步网络，以将CDR时间减少到亚纳秒。光频梳被用于分发时钟信号以对齐时钟频率。所有可能的传输链路的时钟相位都被测量并在逻辑中本地存储，并根据所使用的光链路应用于传输数据。</p>
<h4 id="结论性意见-10"><a class="markdownIt-Anchor" href="#结论性意见-10"></a> 结论性意见</h4>
<p>对更高IO带宽、更低延迟以及持续降低成本和节能的不断追求，正在等待适用于HPC的全面光子互连网络解决方案的成熟。随着对节能光子引擎、快速且可扩展的光交换技术和网络管理算法的投入，转折点或许距离我们只有最后的一步之遥。</p>
<h3 id="高性能计算hpc互连中的光电混合接口"><a class="markdownIt-Anchor" href="#高性能计算hpc互连中的光电混合接口"></a> 高性能计算（HPC）互连中的光电混合接口</h3>
<h4 id="现状-11"><a class="markdownIt-Anchor" href="#现状-11"></a> 现状</h4>
<p>高性能计算（HPC）通常指代大型、快速和高效的计算。它解决了在大科学领域的挑战性问题，如宇宙科学、核科学、生命科学和气象学，在大型工程领域，如石油勘探和大规模机械制造，在信息化领域，如虚拟城市和无人制造，以及在娱乐行业，如动画渲染和特效合成。最近，快速发展的人工智能已成为HPC的另一个重要应用场景，因为其训练过程对计算能力的需求极大。近半个世纪以来，HPC的性能以每十年1000倍的速度迅速增长，领先系统已达到百亿亿级（10^18）的目标。在后摩尔定律时代，处理器内核的性能发展有所减缓，现代HPC系统采用具有异构处理器的并行计算架构。组件处理器和内存通过互连进行连接、通信和协同计算。</p>
<p>高性能互连是HPC系统的核心组件和重要基础设施，也是影响HPC性能和规模扩展的最重要因素之一。随着系统中计算核心数量的增长，达到数千万，网络规模需要进一步扩展。基于并行计算机制，计算核心需要收集其他核心的计算结果以进行进一步处理。因此，通信成本对并行计算系统的性能有很大影响。为了降低数据移动成本，网络架构师通过拓扑创新和交换次序增强来缩短网络直径，减少网络中的跳数。对于传输系统设计师来说，主要任务是提高带宽和减少延迟。除了规模、带宽、延迟和网络直径，功耗、可靠性和成本也是互连网络的重要评价指标。</p>
<p>以链路速率作为代际里程碑，高性能互联技术向高阶发展。在2021年11月的TOP500榜单中，高性能计算系统的所有主流互联从28 Gbps的增强数据速率（EDR）演进到56 Gbps的高数据速率（HDR）。近年来，以太网领导者之一博通每两年迭代发布其以太网交换机系列Tomahawk一代。2020年，其发布了一款400GbE交换机，链接速率为53.125 Gbps，吞吐量达到51.2 Tbps。在高端HPC中最受欢迎的互联InfiniBand，其主要供应商Mellanox已被Nvidia于2019年收购，甚至在2021年发布了112 Gbps的下一代速率（NDR）InfiniBand交换机Quantum-2。该交换机支持多达64个400 Gbps端口，并提供平均仅90纳秒的交换延迟。</p>
<h4 id="当前和未来的挑战-3"><a class="markdownIt-Anchor" href="#当前和未来的挑战-3"></a> 当前和未来的挑战</h4>
<p>在本世纪初，当传输链路速率只有5 Gbps（DDR，即双倍数据速率）时，光技术已经在城域长途电信和仓库系统的通信网络中应用。从那时起，活动光缆（AOC）和光收发器逐渐完全取代了机架内/机架间的铜缆互连，形成了一种基于电交换器和光互连的光电混合互连网络架构。铜缆被替代的主要原因是，随着链路速率增加，由于电传输损耗机制，电的可达距离减少。然而，由于其高载频，光传输没有这种问题。</p>
<p>在这样的架构中，数据的处理和路由全部由电芯片完成，而光技术只是提供了一种带有附加光电转换的电链路选项。附加的转换导致额外的功耗和延迟。因此，光技术总是最后的选择。在过去的20年中，光学研究人员一直在努力进一步取代电互连，将光引擎放置在靠近封装[79]的板上、在封装中[80, 81]，甚至在芯片上[82, 83]。然而，尽管链路数据速率已经攀升至112 Gbps，并且基于板上光引擎的计算系统已经由IBM展示了十多年[84]，但带有中等距离（MR）电接口的边缘安装QSFP活动光缆或收发器仍是光互连的主流。主要原因是电接口技术仍在进步。即使在NDR时代，长距离（LR）电接口仍可以覆盖35 dB的链路插入损耗。在实践中，缩短电的可达距离并未实现系统功耗减少的潜力。最大障碍是交换芯片架构师的技术惯性。在HPC系统中使用的交换芯片通常利用当时最先进的技术且没有设计参考，无论是资本还是人力，失败的成本都是惊人的。因此，芯片架构师厌恶兼容性较差的架构。因此，如果可以获得，LR接口总是第一选择，尽管它的功耗更高。光引擎方面的情况相同。其电接口遵循MR标准，因为内部芯片在边缘安装的情况下具有兼容性，但代价是更高的功耗。由于双方的功耗保持不变，传统的光电集成并没有减少传输功耗，尽管它有潜力做到这一点。</p>
<p>然而，由于前面板带宽密度的限制，边缘安装的解决方案是不可持续的。尽管开发了两种类型的封装形式，QSFP-DD（双密度）和八通道小型可插拔（OSFP）模块，以使面板带宽密度翻倍，但1U标准机架面板最多只能支持32个这样的端口。</p>
<h4 id="科技进步以应对挑战-3"><a class="markdownIt-Anchor" href="#科技进步以应对挑战-3"></a> 科技进步以应对挑战</h4>
<p>虽然大规模应用较少，但已经开发出三种光电混合集成解决方案，包括近封装光学（NPO）、共封装光学（CPO）以及单片集成。其中，CPO在下一代100G应用中是最有前途的解决方案。超短距离（XSR）附加单元接口解决方案（如图20所示）是最受欢迎的提案。集成了数字信号处理器（DSP）的光学引擎通过XSR芯片到模块（C2M）接口与其主机共封装为一个整体。该方案从NPO技术演变而来，仅是与商业化技术妥协的一种形式集成，由于保留了通用电接口（CEI），几乎没有减少系统功耗。</p>
<p>CEI边界将光学引擎与超大规模集成电路（VLSI）的协同优化分开，尽管光学引擎由一些模拟或甚至数字电路组成。这些电路中有些通常是耗能很大的，在CEI边界的两侧都是多余的。CEI的存在有其历史继承原因，可以追溯到电互连的最初阶段，如图21所示。然而，在50G时代，当4级脉冲幅度调制（PAM4）取代非归零（NRZ）成为主流信号调制时，该架构已不再适合最新的技术趋势，如DSP + ADC（模拟到数字转换器）架构串行接口SerDes和基于oDSP的光学引擎。</p>
<p>在光链路不再是系统互连选项而是必需的时代，光电深度集成需要一个新的接口框架，以将光学引擎纳入VLSI系统（图22）。扩展的接口物理层架构必须实现简化性和兼容性这两个目标。一方面，它必须简化并压缩整个光接口的协议流程。另一方面，它必须完全兼容于独立的电接口应用场景。</p>
<p>为了满足这两个要求，整合SerDes DSP中的电链路均衡算法和光学引擎oDSP中的光链路均衡算法到原物理编码子层（PCS）中是可行的。这样，新的物理逻辑子层实现了与物理链路信号质量相关的所有功能，比如均衡和误差校正。它可以根据配置匹配不同的信号质量以支持不同的应用场景。在成本方面，SerDes中的DSP功能与光引擎中的oDSP功能相似，实现全功能集成的成本并不高，仅增加大约5%的面积。新的物理电子子层包含所有剩余的模拟电路，包括SerDes中的AD/DA，以及光学引擎中的驱动器和放大器。新的物理电子子层可以统一各种模拟前端的上层数字接口，从而实现不同电前端的互换而不影响上层数字逻辑。为了更好的光电混合协同设计，新增了一个物理光子子层。它是可选的以支持完全的电接口。</p>
<img src="/pictures/image-20241206090641855.png" alt="image-20241206090641855" style="zoom:80%;" />
<img src="/pictures/image-20241206090658281.png" alt="image-20241206090658281" style="zoom:80%;" />
<img src="/pictures/image-20241206090717103.png" alt="image-20241206090717103" style="zoom:80%;" />
<h4 id="结论性意见-11"><a class="markdownIt-Anchor" href="#结论性意见-11"></a> 结论性意见</h4>
<p>在可预见的未来，光互连将成为高带宽芯片间通信的主流。不仅现有技术的演进无法实现功耗的潜在降低，反而需要额外的功耗。未来芯片光接口的光电混合集成不仅需要在形式上的共封装，还需要协同设计以打破CEI（通用电接口）障碍。通过重构和扩展OSI架构的物理层，执行光电转换的光学引擎可以纳入到VLSI电路协同设计的框架中，实现有机整合和全面的光电兼容性。</p>
<h3 id="cpo技术应用-挑战与中国标准化进展"><a class="markdownIt-Anchor" href="#cpo技术应用-挑战与中国标准化进展"></a> CPO技术：应用、挑战与中国标准化进展</h3>
<h4 id="现状-12"><a class="markdownIt-Anchor" href="#现状-12"></a> 现状</h4>
<p>如今，交换机ASIC和光模块的带宽需求分别达到了25.6和1.6 Tbps，这使得数据通信设备在系统中无法忍受功耗的增加。此外，高端服务器CPU设计中的挑战包括封装限制和严格的设计规则，如高速差分信号布局（如图23所示）。此外，人工智能等数据密集型计算任务需要AI芯片之间进行更多的数据通信，这要求AI芯片能够通过网络接口进行相互通信。</p>
<p>因此，对于交换机/CPU/AI芯片而言，迫切需要实现高速光I/O端口。尽管在电信/数据通信和数据中心运营市场中，光学技术被广泛应用，但在芯片级应用及其与电子芯片的集成仍然较为罕见。</p>
<p>共封装光学（CPO）是一种最近出现的新技术趋势，它用超短距离（XSR）SerDes取代长距离SerDes，以降低系统功耗，从而使电子芯片和光收发器芯片之间的距离非常短。话虽如此，集成这些芯片的先进封装技术是必要的。</p>
<p>由于CPO技术仍在发展中，许多技术挑战尚未解决。由于目前数据中心运营商和电信/数据通信市场使用的大多数光学技术是前面板可插拔的，因此还需要形成一个公认的标准，以围绕CPO建立一个新的经济体系。OIF正在制定其CPO标准，Facebook和Microsoft也在合作研究CPO在数据中心运营商中的应用。</p>
<p>在本节的剩余部分，我们将描述我们在CPO技术标准化过程中面临的挑战以及推动标准化进展的努力。</p>
<img src="/pictures/image-20241206090807041.png" alt="image-20241206090807041" style="zoom:80%;" />
<h4 id="技术与市场挑战"><a class="markdownIt-Anchor" href="#技术与市场挑战"></a> 技术与市场挑战</h4>
<p>在CPO应用中，电子芯片和光学芯片被放置得非常接近，带来了包括热管理、连接器、激光源集成等问题。CPO还需要与现有的光学技术竞争，如数据通信和电信中常用的前面板光学技术。</p>
<p>首先，连接技术不成熟。目前，围绕光学应用的完全标准化技术只有两种。一种是前面板可插拔光学技术，非常受数据中心运营商欢迎。另一种是板载光学，其光收发器非常靠近PCB上的电子芯片，但不在与电子芯片相同的封装基板上。关于这两种光学技术的连接更为成熟。在CPO应用中，光纤需要附着在硅上，无论是否有短尾纤，还需要外部光源支持盲插模式。这些技术既不成熟，也尚未现成可用。</p>
<p>其次，将激光源与CPO模块集成是一个挑战。激光源应具备的特征包括高温耐受能力和小尺寸。量子点技术是符合这两方面要求的激光源的一个良好候选。日本AIO Core公司开发了一种小型100 Gbps光收发器，集成了量子点激光器、TIA/驱动器及支持100Gbps通信的其他组件，其尺寸仅为5 mm × 5 mm。加拿大Ranovus公司基于多波长梳激光器开发了一款新一代CPO样品，使用了量子点技术。然而，与量子阱技术相比，仍然存在许多挑战，例如小的调制带宽和低输出功率。在量子点技术能用于大规模生产之前，这些挑战需要解决。</p>
<p>第三，尽管使用XSR SerDes代替LR SerDes可以降低功耗，热问题仍然是CPO应用中的挑战。我们对一个16-CPO模块和1个交换芯片模型进行了模拟。结果表明，在5 m/s表面风速下，中央交换芯片的温度将为151.76°C，这是从设计用于产生冷风设备的手册中获取的最大规格。这意味着即使在最大风速下冷却，环境温度对于芯片工作仍然过高。Intel/Barefoot的CPO模块使用热管来解决热问题，这可能是一个可行的解决方案。</p>
<p>第四，尽管CPO概念提倡电子和光学部件之间更紧密的集成，仍然没有公开接受的部件划分方案。英特尔将SerDes、TIA/驱动器和光学部件集成到光子IC中，而HP将有效载荷IC、SerDes和TIA/驱动器集成到单芯片中。ICT选择通过共封装技术将有效载荷IC、SerDes和光学部件集成到一块芯片中，但这些部分之间保持一个标准接口。</p>
<p>最后，仅凭功耗降低可能不足以推动CPO的采用。技术并不是影响CPO成功的唯一因素。CPO解决方案应该以实现令人的价格降低为目标，以取代前面板可插拔光学。光引擎应在平均售价从2021年的400G-DR4光学中的低于1.20/Gbps降至2024年的低于0.60/Gbps。如参考文献中所述，与可插拔光学相比，系统级单位容量的成本减少50%是可行的，得益于高度集成的多通道PIC及集成的波导、调制器、探测器、复用器和用于被动对准光纤连接的V形槽。</p>
<img src="/pictures/image-20241206091528706.png" alt="image-20241206091528706" style="zoom:80%;" />
<h4 id="中国标准进展"><a class="markdownIt-Anchor" href="#中国标准进展"></a> 中国标准进展</h4>
<p>我们在2020年成立了中国计算机互连技术联盟（CCITA），以呼吁学术界和产业界共同努力应对这些挑战，并推动CPO技术的标准化和应用。迄今为止，CCITA拥有46个中国成员，覆盖数据中心运营商、服务器、芯片设计、光模块、连接器等行业。</p>
<p>在2020年12月，CCITA主导并组织了第一届中国互连技术与应用大会，超过450人参加。在2021年5月，我们在中国电子标准化协会启动了两个标准项目，一个围绕CPO，另一个围绕芯粒技术，这将促进CPO的发展。两个标准项目涵盖5种场景。CPO标准涵盖交换机和网卡（NIC）中的CPO应用，而芯粒标准涵盖芯粒场景，包括运算到运算、运算到I/O、运算到其他。</p>
<p>不同于现有任何CPO标准，例如OIF的CPO标准，我们的标准项目旨在建立从交换机到服务器中NIC的完整CPO互连链。以下两个原因包括NIC是中国CPO标准的独特特点。首先，连接器和CPO模块在交换机和NIC侧的应用必须具有相同的规格，类似于在数据中心运营商中广泛使用的前面板可插拔光模块标准AOC。其次，当每通道数据速率达到100Gbps时，NIC将很快面临与交换机已经遇到的同样功耗问题，因此在标准项目中考虑交换机和NIC是必要的。值得一提的是，NIC侧采用CPO的好处是确保交换机和NIC在未来应用中具有统一的连接形式，NIC侧也能从较低的功耗中受益。</p>
<p>中国CPO标准应用的一个例子是交换机到NIC场景。通过芯粒技术构建一个交换机箱，以连接其交换核心和XSR SerDes。然后，通过XSR SerDes连接到16×1.6Tbps的CPO模块。交换机上的CPO模块将由一个2×800G光收发器芯片及其他组件组成，如DSP和TIA/Driver。在服务器中的交换机箱和NIC之间，有一个1:4比率的分支CPO光缆。在NIC侧，连接到2×400Gbps CPO模块的基于400Gbps光收发器的NIC芯片。交换机侧或NIC芯片侧的SerDes是XSR，因此交换机和NIC芯片可以在可接受的功耗下实现更高的性能。这只是中国CPO标准应用的一个例子。其他应用可能涉及服务器内/之间的CPU到CPU和服务器内/之间的AI芯片到AI芯片。</p>
<p>标准规格刚刚通过提案收集阶段，并有望在今年年底前通过草案阶段。我们将在明年流片一个测试芯片，以测试标准规格的可行性，并在明年年底发布标准。</p>
<img src="/pictures/image-20241206091437312.png" alt="image-20241206091437312" style="zoom:80%;" />
<h4 id="结论性意见-12"><a class="markdownIt-Anchor" href="#结论性意见-12"></a> 结论性意见</h4>
<p>虽然CPO是一种提高电子芯片性能的好技术，但在大规模生产和应用之前仍有许多挑战需要解决。同时，技术并不是影响CPO成功的唯一因素，提高集成密度以降低价格可以成为获得市场主导地位的方法。</p>
<p>为了呼吁学术界和产业界共同应对这些挑战，我们在2020年成立了CCITA，并在2021年启动了两个围绕CPO的标准项目，起草了涵盖CPO和芯粒5种场景的两项规范。未来，我们将流片一个原型芯片以测试其可行性，并在明年年底发布标准规范。</p>
<img src="/pictures/image-20241205153349549.png" alt="image-20241205153349549" style="zoom:80%;" />
      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2024/12/03/3D-photonics-for-ultra-low-energy-high-bandwidth-density-chip-data-links/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2024/12/03/3D-photonics-for-ultra-low-energy-high-bandwidth-density-chip-data-links/" class="post-title-link" itemprop="url">3D-photonics-for-ultra-low-energy-high-bandwidth-density-chip-data-links</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>
              

              <time title="创建时间：2024-12-03 14:31:42 / 修改时间：14:55:58" itemprop="dateCreated datePublished" datetime="2024-12-03T14:31:42+08:00">2024-12-03</time>
            </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>10k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>9 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <p>REF：参考文献：<a href="/download/2310.01615v1.pdf" download>3D photonics for ultra-low energy, high bandwidth-density chip data links</a> 2024.</p>
<h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>人工智能（AI）硬件正处于解锁革命性计算能力的关键位置，涉及从基础科学到医学和环境科学等多种领域，其依赖于在大型分布式网络中互连的先进半导体芯片。然而，AI芯片的发展已经远远超出了将其连接起来的网络，过去二十年中，芯片计算速度的提升是通信带宽的一千倍[4, 5]。这一差距是扩大AI性能的最大障碍[6, 7]，并源于数据传输所消耗的能量异常高，高出计算所需能量两个数量级[8, 9]。我们通过光子芯片和电子芯片的高密度3D集成，展示了平衡这一长期存在的差异，并实现了迄今为止能量最低的光学数据链路。每传输位消耗120 fJ能量，每平方毫米芯片区域带宽达5.3 Tbps，我们的平台在能耗和带宽密度方面相对于以往展示实现了双倍提升[10, 11]。这些改进通过使用大规模并行的80通道基于微谐振器的发射机和接收机阵列实现，每个通道运行在10 Gb/s，占用的芯片面积合计仅为0.32 mm²。此外，商业互补金属氧化物半导体（CMOS）代工厂在300mm晶圆上制造电子和光子芯片，为规模化提供了明确路径。通过这些超能效、高带宽数据通信链路，本研究消除了空间分散计算节点之间的带宽瓶颈，将使得未来AI计算硬件在没有数据局限性的情况下实现根本性的大规模。</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>光作为一种通信媒介，具有以极小的能量损失传输海量数据的独特能力。这种能力不仅引发了基于光纤网络的互联网通信革命，还具备显著扩大计算能力的潜力，超越当前的极限。具体而言，如果人工智能（AI）能够在计算机网络的节点之间实现更高效的数据通信，它将极大地改变计算领域[6, 12]。轻基通信全面实施的一个关键瓶颈是将计算机芯片内部的电数据转换为光数据。目前，这些半导体芯片在计算节点中密集存储数据，但通过厘米长的电线发送出芯片，然后以可插拔光收发器的形式与光发射机连接。这些电信道的设计导致数据速率缓慢，在不考虑大量能耗的情况下无法扩展[8]。为克服这一瓶颈，电信道必须在紧凑区域内凝聚并转换为光信号。</p>
<p>之前，密集的努力产生了芯片级发射机和接收机（收发器）以实现这一目标，但效率或规模不足。这些研究建立在集成光子的领域，一种将众多光学组件集成到单一芯片上的技术。特别是硅作为集成光子的材料平台非常有吸引力，因为它能够利用用于制造微电子芯片的互补金属氧化物半导体（CMOS）基础设施的巨大投入[13]。硅光子技术平台包括基于微谐振器的调制器[14, 15]、滤波器和锗光电二极管[16]，这些器件在电至光和光至电转换中紧凑且高效，并可以扩展到多个波长通道[17, 18]。迄今为止，这些系统中最大的是由单个芯片上的64个光子和电子通道组成，发射机实现了每传输位240飞焦耳（fJ/bit）[19–21]。然而，该系统的接收端能耗超过1000 fJ/bit，同时由于光子和电子设备在同一二维芯片上的横向排列，密度有限。虽然这种在同一芯片上将CMOS晶体管与光子设备单片集成的方法看起来非常有吸引力[22, 23]，但这类配置在给定节点尺寸上“冻结”了晶体管，因此无法从转向更先进的CMOS节点中获得进一步的能效、尺寸和速度提升。相反，三维（3D）集成结合了一种更高效的、前沿的CMOS节点电子芯片和独立的光子芯片，以改善这些局限性。当前的3D努力已展示了来自发射机和接收机的低于200 fJ/bit的功耗[10, 11, 24, 25]，但芯片间的键合间距要么明显大于设备本身[10, 24–26]，要么依赖于新兴的混合键合技术[11]。此外，3D集成收发器尚未扩展到超过八个通道[24]，也还未在发射机和接收机功耗均低于100 fJ/bit的情况下实现。</p>
<h3 id="结果"><a class="markdownIt-Anchor" href="#结果"></a> 结果</h3>
<p>我们采用紧凑的光子器件和密集的、28纳米节点协同设计的电子电路实现了这一高密度收发器。然而，总体密度最终取决于3D键合间距。为了解决这一问题，我们采用铜柱凸点的高密度键合工艺。使用电镀工艺在光子芯片上形成铜柱凸点，并覆盖一层锡。铜-锡凸点然后在热和压缩力下与镀镍的电子芯片键合，将芯片连接在一起。图1b展示了电子芯片、光子芯片和键合金属的层次结构。我们通过使用15微米的间距和10微米的凸点直径（25微米间距），在2304个键合点的阵列中推动了这种键合技术的极限。该工艺平衡了两种潜在的故障模式：在键合过程中，过量的锡会导致流动和电短路到相邻键合点；而锡不足则会导致脆性键合[30]。我们通过键合的横截面扫描电子显微照片（图1c所示）和测量分离键合芯片所需的力来测试我们的键合工艺。横截面分析显示锡没有流向相邻键合点，而剪切测试显示分离键合模具所需的强大2.1千克（114.9 MPa）力。建模和测量显示每对键合（用于信号和接地）的电容为10 fF（见方法）。图1d展示了组装完成的收发器连接到印刷电路板，并与光纤阵列光学耦合（见方法），而图1e显示了放大镜下的电子和光子芯片，以及面朝下的电子芯片反转键合在更大的光子芯片顶部。这种键合技术提供了一个理想的平台，以实现芯片间数据通信链路所需的密度。</p>
<p>3D集成芯片包含80个发射器单元和80个接收器单元；这些单元被组织成20个波导总线，每个总线有四个波长通道。每个发射单元在电子芯片中都有一个本地存储器，存储伪随机比特序列。一个周期性时钟信号触发电子设备，发射单元电子将编程的比特序列作为电压脉冲发送到光子调制器电极上。这些电压脉冲将微盘共振从阻塞状态蓝移到非阻塞状态，从而调制一个在共振上的激光线。图2a展示了发射实验，图2b展示了发射单元的示意图，而图2c则展示了四个微盘共振的调制器总线光谱。在发射器表征之后，我们测试接收器，其功能类似：在每个接收器单元中，波长通道在光子芯片上传输信号，微环选择性地将波长释放到各自的光电二极管上。然后电子芯片放大光电二极管生成的光电流，并将数据写入每个接收器单元的本地存储器，如图3a所示。图3b展示了接收器单元的示意图。为了性能表征，一个片上电路将接收器存储器与预期数据进行比较，并定期读出误码计数。发射器和接收器的这种架构填补了键合过程提供的密集区域中的通道阵列。</p>
<p>在80单元阵列内的发射单元在驱动微盘时以1V摆幅消耗50 fJ/bit的功率。此功率具有动态性，为1/4CV²，其中C为在比特过渡期间充电或放电的电容，V为充电到放电电压[31]。垂直p-n结微盘通过较高的p-n耗尽区与光学耳语画廊模式的重叠相比于横向结，因此实现了低电压驱动，并表现出每施加伏特75 pm的电-光响应（图2d）。我们进一步通过动态插入损耗（IL，‘1’比特功率除以前调制器功率）和消光比（ER，‘1’比特功率除以‘0’比特功率）来表征这一响应。图2e显示了这些指标，来自以1.5V驱动的发射单元调制信号输出。在该测量中，激光波长进入移动共振，并且输出信号的光学调制振幅（OMA，‘1’比特功率减去‘0’比特功率）增加，在2.5 dB IL和4 dB ER时达到最大。图2f显示了驱动电压在1至1.5V之间时的最大OMA下的ER和IL。每伏特的高ER和低IL允许在1/4CV²中减少V。电容来源包括微盘p-n结（128 fF）、焊盘（10 fF）和驱动电路内的电容（61 fF），总计199 fF的预期电容（见方法）。通过微盘的紧凑性、微型化键合以及28纳米电子芯片技术的精心设计，这些电容表现出较低值。图2g显示了当所有80个调制器以1V至1.5V的驱动电压传输数据时的发射器能耗。使用此数据，1/4CV²模型适合每个单元的198 fF总电容，与独立测量和建模设备的预期199 fF非常接近。</p>
<p>接下来，我们记录了芯片上各80个发射器的眼图，驱动速率为10 Gb/s/发射器，调制器前的激光功率为1 dBm（图2i）。随着每个发射器的调制，我们测量了先前能耗的发射器电源上的电流和电压（图2g）。在没有光学放大环境中，示波器接收器为眼图的限制因素，其输入引用的均方根噪声为8微瓦（此处称为输入引用噪声）。阵列中所有80个眼图都打开且均匀，这证实了键合过程的高成品率，并验证了我们的多通道方法。作为发射器信号质量的进一步确认，使用参考接收器的误码率（BER）测试在1V、1.25V和1.5V调制器驱动的接收器噪声确定功率下展示了无误性能（BER &lt; 10-12）（图2h）。在接下来的部分中，我们的片上接收器显示了显著减少的480 nW输入引用噪声。80通道光子发射器阵列输出总数据速率为800 Gb/s，并占用0.15 mm²的面积，展示了前所未有的5.3 Tb/s/mm²带宽密度。</p>
<p>接收器单元在接收-24.85 dBm平均功率、误码率（BER）为4×10^-10的10 Gb/s信号时消耗70 fJ/bit。接收器通过电子放大器的静态偏压来消耗能量。光电二极管是一个垂直的p硅、i锗、n锗二极管，能够高效地将光信号转换为电流，效率为1 A/W（图3c）。这种光电二极管的电容非常关键，因为接收器噪声与放大器输入电容成正比，并通过静态偏压功率进行补偿（见方法）。最小化这种噪声对于减少进入链路的激光功率和提高能效至关重要。测得的光电二极管电容为17 fF，焊盘电容为10 fF，模拟的输入参考噪声为300 nW。使用误码率（BER）测试来评估这种性能；使用理想调制器发送10 Gb/s的数据流进入芯片，由芯片上的电路测量接收比特中的错误。在光子芯片上，四通道总线上的环形谐振器将调制信号滤波到光电二极管上。图3d展示了四通道总线的光谱。然后我们逐渐降低信号功率，同时在电子芯片上计数错误，得到图3e中的BER曲线。此测试显示接收器对于4×10^-10 BER的灵敏度为-24.85 dBm，使用19 dB消光比信号得到输入参考噪声为480 nW。我们记录了在-24.85 dBm输入光功率下接收器的功耗，消耗为70 fJ/bit。此结果与发射单元性能一起展示了接收器和发射器均消耗不到100 fJ/bit，同时支持从密集阵列进行800 Gb/s的大量带宽传输。</p>
<p>发射器和接收器单元分别展示了总计120 fJ/bit的性能；接下来，我们将它们连接起来并验证其综合性能。光纤将两个独立的收发器连接成一个完整的数据通信链路，一个收发器作为发射器，另一个作为接收器（图4a）。一个共享的时钟同步两个电子芯片，并且每个接收单元中的可编程时钟延迟将传输数据与接收器采样点对齐。</p>
<p>一个激光二极管阵列为每通道提供-5 dBm功率的四个波长通道，这些通道被输入到发射芯片的总线上。图4b显示了这些激光通道的光谱。各发射单元同时以8 Gb/s的速率、1.5 V驱动调制每个波长，结果在每个通道产生开放的眼图（图4c）。信号功率太低，无法通过诊断示波器接收器检测，因此我们在示波器之前放大信号，并标准化眼图。然而，由于电子-光接收器的高灵敏度，信号不需要放大。每个接收器光电二极管的平均每通道功率为-19.5 dBm。芯片上的误码计数器以一分钟为间隔记录每个通道中的错误，显示最大记录到的BER为<span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML"><semantics><mrow><mn>6</mn><mo>×</mo><mn>1</mn><msup><mn>0</mn><mrow><mo>−</mo><mn>8</mn></mrow></msup></mrow><annotation encoding="application/x-tex">6 × 10^{-8}</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:0.72777em;vertical-align:-0.08333em;"></span><span class="mord">6</span><span class="mspace" style="margin-right:0.2222222222222222em;"></span><span class="mbin">×</span><span class="mspace" style="margin-right:0.2222222222222222em;"></span></span><span class="base"><span class="strut" style="height:0.8141079999999999em;vertical-align:0em;"></span><span class="mord">1</span><span class="mord"><span class="mord">0</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height:0.8141079999999999em;"><span style="top:-3.063em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">−</span><span class="mord mtight">8</span></span></span></span></span></span></span></span></span></span></span></span>和无错误的最小计数，标记为<span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML"><semantics><mrow><mn>1</mn><msup><mn>0</mn><mrow><mo>−</mo><mn>12</mn></mrow></msup></mrow><annotation encoding="application/x-tex">10^{-12}</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:0.8141079999999999em;vertical-align:0em;"></span><span class="mord">1</span><span class="mord"><span class="mord">0</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height:0.8141079999999999em;"><span style="top:-3.063em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">−</span><span class="mord mtight">1</span><span class="mord mtight">2</span></span></span></span></span></span></span></span></span></span></span></span>，如图4d所示。此结果显示在3D集成中的发射器和接收器可以形成下一代计算系统所需的完整的低功耗、高带宽链路。</p>
<h3 id="讨论"><a class="markdownIt-Anchor" href="#讨论"></a> 讨论</h3>
<p>集成光子芯片为满足AI计算的数据传输需求提供了一个有前景的低功耗平台。在这里，我们通过展示在单个电子-光子上密集3D集成的收发器上扩展到80个通道的阵列，实现了这一承诺。该多芯片模块通过大量的通道、尖端的低电容键合技术、协同设计的电子光子电路和先进的设备，实现了较低的能耗。虽然我们展示的系统在能效和带宽密度方面实现了创纪录的性能，但未来的实现方案中性能可以进一步提高。尽管该演示中使用的微盘表现出高性能，仍可开发具有更低电容[15, 32]和更高电光响应[15, 33]的谐振调制器，这两者均可降低发射器的动态功耗。类似地，在接收器方面，较低电容的光电二极管[34, 35]可以减少接收器架构的功耗和噪声。然而，微型化光电二极管需要考虑响应度的损失[36]，从而呈现复杂的链路级权衡。此外，通过转向更先进的CMOS节点可以进一步减少电子电路的能耗。虽然我们展示的键合技术接近锡键合可以实现的间距极限，但通过开发混合键合[11]可以实现进一步的密度扩展。但是，在实现了本工作中所示的键合的低电容值后，追求键合电容的进一步降低在能效方面将获得递减收益。</p>
<p>降低芯片到光纤的光学损耗可以提高我们展示链路的损耗预算，激光功率可能低至47 fJ/bit，使用分布式反馈激光器和30 fJ/bit用于可扩展的高通道数梳状激光器（补充说明1）。此外，硅谐振器对温度和制造变化敏感，需要热控制电路[37, 38]，并且为了最小化功率，采用如在谐振器周围移除硅基板的方法来减少热泄漏到环境中[25, 39, 40]。详细的晶圆级谐振变化数据和跨越多个场景的近似热能贡献提供了71 fJ/bit的最佳案例热能耗（补充说明2）。此外，光子电路对偏振非常敏感，需要偏振保持光纤或增加偏振管理电路[36, 41, 42]。最后，虽然我们展示了高带宽密度，但通过波长扩展通过将更多的阵列通道级联到较少的波导总线来实现更高的每光纤带宽和光子芯片边带宽密度[17, 18]。这种架构可以与芯片级频率梳结合起来以产生数百个波长通道[17]。虽然这种技术的潜在影响对于提高能效AI计算显而易见，但其应用可能扩展到更远的领域。这些低功耗、大规模并行光链接可以实现广泛的设备连接，并通过光链接的、分解的和可重构的计算和内存资源来简化资源分配，从而在未来十年及更长时间内革新计算领域[28, 43–45]。</p>
<h3 id="方法"><a class="markdownIt-Anchor" href="#方法"></a> 方法</h3>
<h4 id="收发器组装"><a class="markdownIt-Anchor" href="#收发器组装"></a> 收发器组装</h4>
<p>电子芯片和光子芯片的制造分别在不同的CMOS制造厂进行。光子芯片通过美国集成光子制造研究所（AIM Photonics）在定制的300毫米绝缘体上硅晶片上制造。AIM光子的工艺设计套件（PDK）包括微盘、环形滤波器和光电二极管[46]。电子芯片通过台湾积体电路制造股份有限公司（TSMC）在28纳米CMOS工艺节点上的一块共享多项目晶圆上制造。两种芯片的顶层表面都有一个2304个铝垫的正方形阵列，间距为25微米。这些焊盘连接到每个芯片内的下层金属层和硅层上的设备。光子芯片和电子芯片在制造后进行加工，然后将其焊盘阵列连接在一起。在这一步中，我们将300毫米光子晶圆切割为200毫米晶圆，并使用晶圆级工艺用电镀铜和锡层覆盖其焊盘。电子芯片以单个1.6 mm²单位从共享晶圆中获得，不适合晶圆级光刻工艺。我们采用电镀镍后，再镀一层浸金以防止镍氧化的芯片级工艺。将电镀后的光子晶圆切割成6.5毫米x 3毫米的芯片后，采用热压键合将电镀的光子芯片与电镀的电子芯片连接。</p>
<p>为了为收发器提供电源并操作它，我们通过光子芯片上的键合为电子芯片创建电气连接。光子芯片上的金属层将这些连接线连接到光子芯片暴露边缘的大电气垫。然后通过焊线将这些焊盘连接到印刷电路板（PCB），PCB连接到：（i）用于编程电子芯片的微控制器，（ii）为电子芯片提供电压轨的电源，（iii）用于电子芯片5 GHz时钟的射频（RF）时钟发生器。这个时钟线是在PCB上的同平面RF波导，与50Ω RF电缆匹配的阻抗。光纤通过氮化硅边缘耦合器将光耦合到波导总线；这些耦合器位于光子芯片的与焊线垫相对的一侧。使用微定位器对标准单模光纤v形槽阵列进行对准，边缘耦合器的间距为127微米。光子晶圆电镀和键合、电子芯片镀层和焊线的装配程序分别在Micross AIT、CVI和康奈尔大学进行。</p>
<h4 id="电容模型和测量"><a class="markdownIt-Anchor" href="#电容模型和测量"></a> 电容模型和测量</h4>
<p>我们识别出影响能效的几个电容来源：（i）芯片焊盘，（ii）电镀寄生电容，（iii）微盘结，（iv）光电二极管结，以及（v）电子驱动器电容。扩展数据图1a描绘了这些电容来源。这些电容通过静电模拟、电路模型模拟和经验测量确定。首先，将重点放在凸点和光子芯片焊盘上，使用静电求解器（Ansys Maxwell）模拟光子芯片焊盘到基板的电容（4 fF）和凸点到凸点的寄生电容（&lt; 1 fF）。类似地，我们模拟具有提取的寄生电容（Cadence Virtuoso）的电子芯片焊盘模型，得出电子芯片焊盘的电容为6 fF。这种提取的电路模型模拟还结果为电子驱动器内部有效61 fF的电容。</p>
<p>实验方法用于确定微盘和光电二极管结的电容，以及验证模拟的焊盘电容。使用矢量网络分析仪（VNA，Keysight P5007A）记录从探测设备反射回来的电RF反射。我们适配了RF频率下反射波的幅度和相位，将其与一个集中复数阻抗的反射相比较。扩展数据图1b显示了设备的虚数阻抗及其相关适配的电容阻抗。在这些测量期间，RF偏置三通为设备提供DC反向偏置电压。使用电子校准模块（Keysight N4693D）校准自偏置三通输出的RF电缆的VNA响应。偏置三通连接到25微米间距量子探针（FormFactor InfinityXT），通过将其未落模响应看作电开来去嵌其响应结果。经过此校准后，光子焊盘和电镀光子焊盘的测量显示出分别为3 fF和4 fF的电容。后续测量用于首先去掉这些焊盘响应，然后测量光电二极管和微盘的电容。测得的光电二极管电容为17 fF。</p>
<p>正如从pn结预期的那样，随着反向偏置的增加，微盘电容减少。扩展数据图1c显示了四个微盘的测量电容函数。每比特过渡所消耗的能量是电容函数的积分，按电源电压和输出电压之间的差值加权[31]。微盘电容的中点黎曼和按反向偏置电压关系在0至1V偏置电压之间，通过逆偏置电压减去1V得到用于动态能耗的有效盘结电容为128 fF（四个微盘取平均值）。焊盘、驱动器和结的电容总和得出发射器总电容为199 fF。此结果与通过发射器能耗直接测量的电容非常一致（198 fF），验证了电容模型和测量准确性。</p>
<h4 id="发射器表征"><a class="markdownIt-Anchor" href="#发射器表征"></a> 发射器表征</h4>
<p>每个发射器的结果都是从3D集成光子-电子芯片中实验测量的。例外的是DC电 - 光响应测量，使用的是具有相同调制器设计的单独光子芯片。我们将电压应用到一探针以在不同的DC电压下逆偏置调制器，并使用光谱分析仪（Keysight 8164B）记录每个响应。对于发射器、接收器和链路表征的其余部分，我们采用光学开关（Polatis 1000n 24x10）。此开关光学连接设备，测试设备并最小化光纤配合周期。</p>
<p>这种方法精简了测量过程并消除了可能源自光纤配合不一致的潜在功率差异。光谱分析仪（Aragon BOSA 400）用于测量发射器总线光谱。对于动态数据传输，微控制器用于将不同的PRBS6模式写入到每个80个发射器单元中的64位寄存器内。接下来，当电子芯片被时钟信号驱动时，所有调制器通过其各自的微盘同时传输数据。每个调制器发送的64位模式在芯片时钟运行期间无休止的重复。此状态下，我们记录每个调制器的眼图，调制器的动态特性和发射器能耗。使用具有窄线宽的可调谐激光器（Santec TSL-210）作为此测量中的光源。激光通过光纤偏振控制器然后进入芯片。示波器（Tektronix DSA8300与80C01光取样模块）用于接收调制光以进行动态表征和眼图监测。在误码率（BER）测试中，调制光最初通过可变光衰减器（VOA）到达商用接收器（Thorlabs RXM40AF）。商用接收器将光信号转换为由位误码率测试仪（BERT，Anritsu MU195040A）读取的电信号。我们使用VOA调整接收到的光功率并记录BERT中的错误以构建发射器BER曲线。</p>
<h4 id="接收器特性"><a class="markdownIt-Anchor" href="#接收器特性"></a> 接收器特性</h4>
<p>使用理想调制源和片上误码检查电路表征接收器单元性能。单独使用可调谐激光器（Keysight 8164B）和光电二极管垫上的DC电探针来测量光电二极管的响应度；探针施加反向偏置电压并通过已知输入激光功率感应光电流。接下来，对于动态表征，使用包含一个内部激光器和一锂铌酸盐马赫-曾德尔调制器的理想调制源（Thorlabs MX35E）。脉冲图形发生器（PPG，Anritsu MU195020A）用于驱动发送64位重复PRBS6模式的调制器。信号通过光纤和偏振控制器与光子芯片耦合。电压被施加到环滤波器相邻的掺杂硅电阻上产生热量，并将环滤波器共振调整到所需的波长通道。环形谐振器将信号传输至光电二极管，其将光转化为由电子芯片放大的光电流。时间电路不断将接收到的比特写入到一个64比特长的内存以一个循环形式存储。一个位置信号同步接收芯片和PPG时钟频率。最后一步，串行编程端口的读取显示已保存的接收比特并确认数据的接收。但是，串行端口无法足够快地更新以在短时间帧内提供误码率。在每个单元上的片上错误计数电路将接收到的内存与预先编程的预期比特进行比较，并在发现不同时将错误添加到正在进行的计数中。通过读取串行端口，我们得到误码率曲线，随着理想调制源中的VOA调整信号功率来测量。</p>
<h4 id="链路演示"><a class="markdownIt-Anchor" href="#链路演示"></a> 链路演示</h4>
<p>链路演示结合了先前描述的发射器和接收器的实验设置。一个微控制器在发射器芯片中设置发送比特，第二个微控制器读取在单独接收器芯片中接收的比特。四个通道的数据通过链路传输，速度为8Gb/s/通道，接收器的串行端口读取此数据以及每个通道的错误计数。共享时钟信号同步两个收发器，每个接收单元中的可编程延迟块将接收采样点相对于发射器时钟延迟。分布式反馈激光阵列（Thorlabs PRO8）用作该链路的四通道光源。阵列波导光栅将来自激光阵列的不同波长的光复用到单根光纤上。我们在发射器芯片和接收器芯片之前放置偏振控制器以确保光进入每个波导的基本横向电（TE）模式。使用光开关将光从发射器导向铒掺杂光纤放大器（EDFA）和示波器以获取每个眼图；然后将光导回3D集成的接收器进行无需放大的BER测量。此链路中的光损耗总计为14.5dB。损耗源自多个源：三次芯片到光纤接口每个3dB共计9dB，调制插入损耗为2.5dB，调制惩罚占1.5dB（光功率的‘1’比特和平均功率的不同），通过光开关和光纤连接器的额外1.5dB。</p>
<h4 id="电子电路架构"><a class="markdownIt-Anchor" href="#电子电路架构"></a> 电子电路架构</h4>
<p>发送的数据起始于每个发射单元存储器中的比特。运行在5GHz输入时钟上（传输的数据速率一半）的时间电路生成内存读取地址和2对1选择信号。数据路径中的电路以1V供应电压运行，除了驱动器在1至1.5V之间操作。扩展数据图3a显示了驱动电路。在此设计中，高速1V晶体管以共砬结构防止晶体管结从供电电压中崩溃，超过1V。主驱动分支（M5-M8）具有宽晶体管以减少调制器电容（Cmicrodisk = 128 fF）上的开关延迟。电容（Ccoupling = 183 fF）确保高开关速度，而辅助分支（M1-M4）保持DC电压水平。</p>
<p>接收电路感测调制的光电二极管电流，将其放大到供应轨电压的数字水平，并串行化信号后写入内部存储器。扩展数据图3b显示了放大器电路，使用一个基于反相器的跨阻放大器（TIA）作为初始增益阶段，随后跟随均衡器和反相器。放大器输入的可编程电流数模转换器（DAC）提供一电流（IDAC）以抵消光电二极管电流的DC偏移。TIA阶段具有高反馈电阻以获得高增益（Rf = 18.6 kΩ）。此电阻通过米勒效应转为低输入电阻（Rin = 2.1 kΩ），但其与输入电容（Cphotodiode = 17 fF，Cpad = 10 fF）组合形成一个低频极点。作为补救措施，后续均衡器阶段中的一个活动电感电路抵消TIA极点（Req = 3.1 kΩ，Ceq = 33.6 fF）。均衡器、后续反相器确保输出在0和1V之间摇摆。接收放大器的1V独立供电防止了电源噪声。</p>
<p>TIA主导接收放大器的能耗，其每比特能量是静态偏压功率除以数据速率。然而，TIA设计引入了噪声、带宽和功率之间的权衡。方程1显示了接收信号噪声比（SNR）与接收能量每比特（E/bitRX），输入信号（I），输入电容（C）和信道带宽（BW）的关系。补充说明3提供了方程1的推导。这种关系设定了信道数据率扩展的边界。在SNR和C一定的情况下，设计可以通过增加输入信号来扩展BW。在此背景下，每比特能量保持恒定，增加的BW平衡增加的激光功率。这可能意味着无限的数据率扩展。不过，BW的增加需要更宽的TIA晶体管，随后对输入电容C贡献显著。此系列结果在接收端高BW下SNR降级，建立每信道数据率上的能量效率封顶。为了在不妥协能量的情况下实现更高的数据速率，重点应该放在跨多个通道的并行数据通信。类似的结论被其他研究得出，提倡以适中数据速率运行的并行通道[9, 27]。</p>
<p class='katex-block'><span class="katex-display"><span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML" display="block"><semantics><mrow><mi>S</mi><mi>N</mi><mi>R</mi><mo>∼</mo><msup><mrow><mo fence="true">(</mo><mfrac><mi>I</mi><mrow><mi>B</mi><mi>W</mi></mrow></mfrac><mo fence="true">)</mo></mrow><mn>2</mn></msup><mfrac><mrow><mi>E</mi><mi mathvariant="normal">/</mi><mi>b</mi><mi>i</mi><msub><mi>t</mi><mrow><mi>R</mi><mi>X</mi></mrow></msub></mrow><msup><mi>C</mi><mn>2</mn></msup></mfrac><mi mathvariant="normal">.</mi></mrow><annotation encoding="application/x-tex">S N R \sim\left(\frac{I}{B W}\right)^2 \frac{E / b i t_{R X}}{C^2} .
</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:0.68333em;vertical-align:0em;"></span><span class="mord mathnormal" style="margin-right:0.05764em;">S</span><span class="mord mathnormal" style="margin-right:0.10903em;">N</span><span class="mord mathnormal" style="margin-right:0.00773em;">R</span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mrel">∼</span><span class="mspace" style="margin-right:0.2777777777777778em;"></span></span><span class="base"><span class="strut" style="height:2.604038em;vertical-align:-0.95003em;"></span><span class="minner"><span class="minner"><span class="mopen delimcenter" style="top:0em;"><span class="delimsizing size3">(</span></span><span class="mord"><span class="mopen nulldelimiter"></span><span class="mfrac"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:1.36033em;"><span style="top:-2.314em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord mathnormal" style="margin-right:0.05017em;">B</span><span class="mord mathnormal" style="margin-right:0.13889em;">W</span></span></span><span style="top:-3.23em;"><span class="pstrut" style="height:3em;"></span><span class="frac-line" style="border-bottom-width:0.04em;"></span></span><span style="top:-3.677em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord mathnormal" style="margin-right:0.07847em;">I</span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.686em;"><span></span></span></span></span></span><span class="mclose nulldelimiter"></span></span><span class="mclose delimcenter" style="top:0em;"><span class="delimsizing size3">)</span></span></span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height:1.6540080000000001em;"><span style="top:-3.9029000000000003em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight">2</span></span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.16666666666666666em;"></span><span class="mord"><span class="mopen nulldelimiter"></span><span class="mfrac"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:1.427em;"><span style="top:-2.314em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord"><span class="mord mathnormal" style="margin-right:0.07153em;">C</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height:0.740108em;"><span style="top:-2.9890000000000003em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight">2</span></span></span></span></span></span></span></span></span></span><span style="top:-3.23em;"><span class="pstrut" style="height:3em;"></span><span class="frac-line" style="border-bottom-width:0.04em;"></span></span><span style="top:-3.677em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord mathnormal" style="margin-right:0.05764em;">E</span><span class="mord">/</span><span class="mord mathnormal">b</span><span class="mord mathnormal">i</span><span class="mord"><span class="mord mathnormal">t</span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.32833099999999993em;"><span style="top:-2.5500000000000003em;margin-left:0em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mathnormal mtight" style="margin-right:0.00773em;">R</span><span class="mord mathnormal mtight" style="margin-right:0.07847em;">X</span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15em;"><span></span></span></span></span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.686em;"><span></span></span></span></span></span><span class="mclose nulldelimiter"></span></span><span class="mord">.</span></span></span></span></span></p>
<p><img src="/pictures/image-20241203145506318.png" alt="image-20241203145506318" /></p>
<p><img src="/pictures/image-20241203145522469.png" alt="image-20241203145522469" /></p>
<p><img src="/pictures/image-20241203145530548.png" alt="image-20241203145530548" /></p>
<p><img src="/pictures/image-20241203145541229.png" alt="image-20241203145541229" /></p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2024/12/02/Co-Designed-Silicon-Photonics-Chip-I-O-for-Energy-Efficient-Petascale-Connectivity-DAPPA-LIPSON-BERGMAN-Columbia-Xscape-Photonics-Inc-Fort-Lee/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2024/12/02/Co-Designed-Silicon-Photonics-Chip-I-O-for-Energy-Efficient-Petascale-Connectivity-DAPPA-LIPSON-BERGMAN-Columbia-Xscape-Photonics-Inc-Fort-Lee/" class="post-title-link" itemprop="url">Co-Designed_Silicon_Photonics_Chip_I_O_for_Energy-Efficient_Petascale_Connectivity-DAPPA-LIPSON-BERGMAN-Columbia-Xscape-Photonics-Inc-Fort-Lee</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>

              <time title="创建时间：2024-12-02 16:36:34" itemprop="dateCreated datePublished" datetime="2024-12-02T16:36:34+08:00">2024-12-02</time>
            </span>
              <span class="post-meta-item">
                <span class="post-meta-item-icon">
                  <i class="fa fa-calendar-check-o"></i>
                </span>
                <span class="post-meta-item-text">更新于</span>
                <time title="修改时间：2024-12-03 10:46:59" itemprop="dateModified" datetime="2024-12-03T10:46:59+08:00">2024-12-03</time>
              </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>9.9k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>9 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <p>REF：参考文献：<a href="/download/Co-Designed_Silicon_Photonics_Chip_I_O_for_Energy-Efficient_Petascale_Connectivity.pdf" download>Co-Designed Silicon Photonics Chip I/O for<br />
Energy-Efficient Petascale Connectivity </a> 2024.</p>
<h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>在过去的十年中，超大规模计算系统中的数据量呈指数级增长，特别是受到人工智能（AI）/机器学习应用以及大规模生成型 AI 模型的出现的推动，迫切需要在计算集群之间实现超高带宽和能源高效的通信，以支持应用需求。嵌入式硅光子（SiPh）有望通过在计算节点内深度集成光输入/输出（I/O）来实现千万亿比特级的系统范围内连接。以SiPh微谐振器为基础的调制器和滤波器以其出色的波长选择性和紧凑的尺寸而闻名，为实现具有超高带宽密度的密集波分复用（DWDM）链接提供了一个优雅的解决方案，利用了光频率梳源和与电子设备的3D集成的最新进展。在这项工作中，我们提出了我们的可扩展DWDM链路架构，设计时考虑了共封装。我们报告了关键组件的器件级测量结果，并验证了梳状驱动的端到端数据传输。这些结果展示了实现共封装光 I/O 的可能性，其中的峡谷和空中带宽密度分别超过了 4 Tbps/mm 和 17 Tbps/mm^2，同时能耗低于 pJ/b，为能源高效计算铺平了通往千万亿级光子连接的道路。</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>超大规模计算基础设施，如数据中心和高性能计算系统，正在跨越计算单元（CUs）群集的主要连接瓶颈。这个瓶颈主要是由于人工智能（AI）和机器学习（ML）应用对数据流量的指数级增长所致。随着生成式 AI 的兴起，拥有超过 100 万亿参数的大型模型将很快需要在数百万核心上进行训练。人们进行了大量努力来提高这些计算集群的能力，特别是通过集成专用加速器（如 GPU 和 TPU）和具有高速本地互连的高带宽内存（HBM）模块。然而，这种进展并没有与连接这些加速器和 HBM 的链路技术相匹配。因此，最先进的加速器集群系统堆栈中出现了两个数量级的带宽差异，从根本上限制了其朝向亿亿次级（Exascale）计算的性能和可扩展性。</p>
<p>利用低损耗光纤的光互连被认为是一种有前景的解决方案，可以在各种链路距离上提供均匀的高带宽通信。为了消除系统范围的带宽差异，提供多Tbps带宽的链路技术在未来十年是迫切需要的。然而，其实际部署的主要障碍在于芯片边缘，电光（EO）和光电（OE）转换消耗了过多的功率和面积。具体而言，基于可插拔光学的现有解决方案仍然需要电信号在 CU 和 EO/OE 接口之间通过厘米级的铜线。这种形式因子无法在不导致高能耗的情况下，扩展到预测的带宽容量和密度需求。下一代光输入/输出（I/O）技术必须因此而更加紧密地集成至最终的计算插槽内部，以最大化整个系统的带宽密度和能效。</p>
<p>嵌入式硅光子（SiPh）为解决上述挑战提供了一条有前景的途径。其承诺主要根植于通过 CMOS 兼容的制造工艺支持密集波分复用（DWDM）的可扩展性和成本效益。利用 SiPh 微谐振器调制器和滤波器的链路架构特别关注将众多平行波长打包成紧凑形式。最近显示，使用更多平行通道而每个通道数据率适中的方法，特别有利于实现高总体带宽和高能效。这样的设计原则为光 I/O 带来了好处。这种方法结合了光频率梳（OFC）源的最新进展，能够优雅地实现大规模 DWDM，而无需依赖笨重的激光阵列或专用的（去）复用器。</p>
<p>在各种光频率梳（OFC）技术中，基于氮化硅（Si3N4）微谐振器的克尔频率梳引起了特别的兴趣，因为其具有紧凑的尺寸、CMOS兼容性，以及从单一连续波激光源生成数百个均匀间隔的低噪声频率通道的能力。在正常群速度色散（GVD）状态下运行的克尔梳还展示了比其他技术更好的转换效率、每线功率和光谱平坦度。然而，利用这种超宽光谱进行大规模波长并行性引发了在器件、架构和封装层面上的链路设计挑战。在这项工作中，我们介绍了一种可扩展的链路架构和新型启用设备，以实现超高带宽和能效的克尔梳驱动DWDM数据链路。我们演示了关键组件的硬件验证，如宽带（去）交错器、定制垂直结（VJ）微盘调制器和谐振加-丢滤波器，以及基于梳状驱动的端到端数据传输。我们还讨论了与电子驱动器3D集成的封装实践和考虑，并评估了实现超越4Tbps/mm和17Tbps/mm²的光I/O带宽密度的路径，同时保持每比特消耗低于皮焦耳（sub-pJ/b）的能量。这些结果展示了在未来能效计算中实现千万亿级光子连接的潜力。</p>
<h3 id="可扩展链路架构"><a class="markdownIt-Anchor" href="#可扩展链路架构"></a> 可扩展链路架构</h3>
<p><img src="/pictures/image-20241202170806562.png" alt="image-20241202170806562" /></p>
<p>为了利用克尔梳源提供的大规模波长并行性，必须解决传统单总线架构的基本限制。具体来说，这种传统架构在单总线上级联多个谐振器，仅能容纳有限的光学带宽，其上限由谐振器的自由光谱范围（FSR）决定，这是同一谐振器两次连续共振之间的光学频率间隔。由于梳状光谱跨越多个谐振器的FSR，一个谐振器可能会同时捕获多个梳线及其周期性共振，导致严重的串扰损失。因此，必须将链路架构与梳源共同设计，以便非目标共振，即共振别名，不会与光学感兴趣带内的任何梳线发生干扰。在本节中，我们介绍了一种可扩展的多总线链路架构，如图1d所示，并在之前的研究中介绍过。该收发器与一个氮化硅（Si3N4）双环正常GVD克尔梳共同设计，其测量的光谱如图1e所示。主环决定生成梳的重复率，并导致100GHz的FSR。在发射端（Tx），传入的梳线通过两个阶段的去交错器——其FSR分别设计为200GHz和400GHz——分配到四个总线上，然后穿过独立的级联微谐振器调制器阵列。每个去交错器阶段将传入波长分成“偶”和“奇”组，有效地加倍通道间距，同时几乎保持每个输出端口看到的总光学带宽。每个谐振调制器可以调制一个独特的波长通道，同时对总线上的其他通道几乎透明。来自四个总线的调制信号通过两个阶段的偶奇交错器重新组合成单光纤输出。在接收端（Rx），调制信号被去交错并发送到各自级联微谐振器滤波器阵列，这些滤波器将每个通道降到光电探测器（PD）进行感测。如前所述，谐振器的FSR需要与梳通道共同设计，以防止共振别名与非目标梳线重叠。这种设计方法已经被数学地表述为多FSR通道安排问题，可以通过选择一对互质的整数(S,F)优雅地导出有效的通道安排方案：</p>
<p class='katex-block'><span class="katex-display"><span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML" display="block"><semantics><mrow><mo fence="true">{</mo><mtable rowspacing="0.15999999999999992em" columnalign="left" columnspacing="1em"><mtr><mtd><mstyle scriptlevel="0" displaystyle="false"><mrow><mi mathvariant="script">S</mi><mo>=</mo><mfrac><msub><mi mathvariant="normal">Δ</mi><mrow><mi mathvariant="normal">c</mi><mi mathvariant="normal">h</mi></mrow></msub><msub><mi mathvariant="normal">Δ</mi><mrow><mi mathvariant="normal">a</mi><mi mathvariant="normal">g</mi><mi mathvariant="normal">g</mi></mrow></msub></mfrac></mrow></mstyle></mtd></mtr><mtr><mtd><mstyle scriptlevel="0" displaystyle="false"><mrow><mi mathvariant="script">F</mi><mo>=</mo><mfrac><mrow><mi mathvariant="normal">F</mi><mi mathvariant="normal">S</mi><mi mathvariant="normal">R</mi></mrow><msub><mi mathvariant="normal">Δ</mi><mrow><mi mathvariant="normal">a</mi><mi mathvariant="normal">g</mi><mi mathvariant="normal">g</mi></mrow></msub></mfrac></mrow></mstyle></mtd></mtr></mtable></mrow><annotation encoding="application/x-tex">\left\{\begin{array}{l}
\mathcal{S}=\frac{\Delta_{\mathrm{ch}}}{\Delta_{\mathrm{agg}}} \\
\mathcal{F}=\frac{\mathrm{FSR}}{\Delta_{\mathrm{agg}}}
\end{array}\right.
</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:3.0000299999999998em;vertical-align:-1.25003em;"></span><span class="minner"><span class="mopen delimcenter" style="top:0em;"><span class="delimsizing size4">{</span></span><span class="mord"><span class="mtable"><span class="arraycolsep" style="width:0.5em;"></span><span class="col-align-l"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:1.6755809999999998em;"><span style="top:-3.78139em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord"><span class="mord mathcal" style="margin-right:0.075em;">S</span></span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mord"><span class="mopen nulldelimiter"></span><span class="mfrac"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.894191em;"><span style="top:-2.655em;"><span class="pstrut" style="height:3em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mtight">Δ</span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.16454285714285716em;"><span style="top:-2.357em;margin-left:0em;margin-right:0.07142857142857144em;"><span class="pstrut" style="height:2.5em;"></span><span class="sizing reset-size3 size1 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">a</span><span class="mord mathrm mtight" style="margin-right:0.01389em;">g</span><span class="mord mathrm mtight" style="margin-right:0.01389em;">g</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.2818857142857143em;"><span></span></span></span></span></span></span></span></span></span><span style="top:-3.23em;"><span class="pstrut" style="height:3em;"></span><span class="frac-line" style="border-bottom-width:0.04em;"></span></span><span style="top:-3.41586em;"><span class="pstrut" style="height:3em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mtight">Δ</span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.3448em;"><span style="top:-2.3487714285714287em;margin-left:0em;margin-right:0.07142857142857144em;"><span class="pstrut" style="height:2.5em;"></span><span class="sizing reset-size3 size1 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">c</span><span class="mord mathrm mtight">h</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15122857142857138em;"><span></span></span></span></span></span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.5423199999999999em;"><span></span></span></span></span></span><span class="mclose nulldelimiter"></span></span></span></span><span style="top:-2.366739em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord"><span class="mord mathcal" style="margin-right:0.09931em;">F</span></span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mord"><span class="mopen nulldelimiter"></span><span class="mfrac"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.872331em;"><span style="top:-2.655em;"><span class="pstrut" style="height:3em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mtight">Δ</span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.16454285714285716em;"><span style="top:-2.357em;margin-left:0em;margin-right:0.07142857142857144em;"><span class="pstrut" style="height:2.5em;"></span><span class="sizing reset-size3 size1 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">a</span><span class="mord mathrm mtight" style="margin-right:0.01389em;">g</span><span class="mord mathrm mtight" style="margin-right:0.01389em;">g</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.2818857142857143em;"><span></span></span></span></span></span></span></span></span></span><span style="top:-3.23em;"><span class="pstrut" style="height:3em;"></span><span class="frac-line" style="border-bottom-width:0.04em;"></span></span><span style="top:-3.394em;"><span class="pstrut" style="height:3em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">F</span><span class="mord mathrm mtight">S</span><span class="mord mathrm mtight">R</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.5423199999999999em;"><span></span></span></span></span></span><span class="mclose nulldelimiter"></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:1.1755809999999998em;"><span></span></span></span></span></span><span class="arraycolsep" style="width:0.5em;"></span></span></span><span class="mclose nulldelimiter"></span></span></span></span></span></span></p>
<p>在波长去交错后，每条总线上的有效通道间距为 (\Delta_{\text{ch}})，而 (\Delta_{\text{agg}}) 是梳状通道与其最近的共振别名干扰之间的减少间距，FSR 是正在设计的谐振器的自由光谱范围。对于图 1d 中的链路架构，具有两个阶段的（去）交错器和四条总线，我们选择 ( (S,F) = (2,17) )，这导致谐振器的 FSR 为 25.69nm。这个选择允许运行最多 17 个通道每条总线，而不会导致共振别名与非目标梳线重叠，如图 1f 所示。</p>
<p>这种设计有效地实现了 64 通道的密集波分复用（DWDM），每条总线预留一个备用通道以应对可能的梳状通道缺陷，以 16Gbps/通道的中等数据速率为目标实现 1.024Tbps/纤维的带宽容量，或者以 32Gbps/通道实现 2.048Tbps/纤维。</p>
<p>多 FSR 通道安排问题的封闭解形式允许我们探索各种性能权衡的链路架构变化，如文献 [54] 中详细所示。例如，使用一个阶段的（去）交错和两条总线，可以使用 ( (S,F) = (2,33) ) 达到同样的带宽容量，只需对谐振器设计进行最小调整即可获得 24.93nm 的 FSR。或者，针对大于 50nm FSR 的新型谐振器设计也对消除共振别名的串扰问题具有吸引力，这在传统设计中由于谐振器物理尺寸过小而具有挑战性。</p>
<p>在下一节中，我们将介绍器件设计上的创新，以支持所提出的可扩展链路架构。</p>
<h3 id="使能器件"><a class="markdownIt-Anchor" href="#使能器件"></a> 使能器件</h3>
<p>收发器设计涉及到多个组成组件的紧密集成，尤其是偶奇（去）交错器以及基于微谐振器的调制器和滤波器。在本节中，我们展示了支持所提出的链路架构的关键构件模块的组件级设计和验证。</p>
<h4 id="紧凑型偶奇去交错器"><a class="markdownIt-Anchor" href="#紧凑型偶奇去交错器"></a> 紧凑型偶奇（去）交错器</h4>
<p>如第二节所述，并在图1d中所示，为了扩展每条总线上的有效通道间距，以容纳级联谐振器阵列的多FSR通道安排中的共振别名，必须使用偶奇（去）交错器。尽管基于马赫-曾德干涉仪（MZI）的基本交错器设计紧凑且相对简单，但由于硅绝缘体波导的群速度色散，它们容易受到制造/环境扰动的影响，并且通道容量有限。在我们的设计中，我们采用了一种称为环辅助MZI（RAMZI）的改进型MZI设计，用于所需的偶奇（去）交错操作。RAMZI结合了环形谐振器以实现平顶通带，使其更能抵抗扰动和与梳状来源的FSR失配，并且比诸如级联MZI等实现类似平顶响应的替代结构具有更紧凑的占位面积。</p>
<ol>
<li>器件设计与表征：RAMZI 的设计具有两倍于输入波长通道间距的FSR，以实现偶奇（去）交错。在本研究中，第一和第二级（去）交错器（如图1d所示）设计为200GHz和400GHz FSR。为了实现宽带平顶响应，采用了具有15:85分束比的紧凑多模干涉仪耦合器，以实现有效耦合至环中。环的有效路径长度需要大约是MZI臂长差的两倍。图2a显示了一个400GHz RAMZI的显微图像，图2b显示了其示意设计。测得的传输光谱，如图2c所示，在MZI臂上的移相器施加1V后，展现出平顶响应，两输出端口在50nm带宽上具有&gt;20dB的消光比。需要注意的是，光谱包络的不均匀性主要是由测试结构中使用的光栅耦合器引入的，而非交错器本身的问题。</li>
</ol>
<ol start="2">
<li>
<p>自动调谐：链路设计中的（去）交错器还配备了一个监测PD，用于实现相位误差的自动校准——这对于达到期望的平顶响应至关重要——以及自动对齐通带/阻带与DWDM通道。为此，我们引入了一个辅助监测结构，由一个与RAMZI具有相同FSR的MZI组成，然后是PD，如图2d所示。所得的光电流作为热调谐电压的函数，当RAMZI和监测MZI的通带与DWDM通道对齐时，将达到最大值。我们通过实验验证了交错器的自动调谐。实验装置由八个分布反馈激光器组成，通道间距为200GHz，作为DWDM源。DWDM通道与宽带光源合并，以便使用光谱分析仪可视化交错器光谱形状。宽带光源的功率远小于DWDM源，因此对自动调谐过程的影响可以忽略不计。图2e显示了自动调谐过程前后交错器的传输光谱，展示了优化后的消光比超过20dB以及调谐后通带与DWDM通道的精确对准。关于交错器设备设计、调谐算法和评估的更多细节已报告在[60]中。</p>
<p><img src="/pictures/image-20241202171234459.png" alt="image-20241202171234459" /></p>
</li>
</ol>
<h4 id="定制微盘调制器和滤波器"><a class="markdownIt-Anchor" href="#定制微盘调制器和滤波器"></a> 定制微盘调制器和滤波器</h4>
<p>谐振调制器和滤波器为波长选择性的数据编码和解码提供了一种高效且紧凑的解决方案。通过在单个总线波导上级联多个微谐振器，形成一个阵列，每个谐振器独立地与共同传播的载波波长相互作用，并在通道之间几乎没有串扰。在与标准CMOS代工制造工艺兼容的各类谐振调制器中，垂直结（VJ）微盘调制器表现出特别的前景。与侧向或交织结微环调制器相比，VJ微盘调制器展示了一个独特的特性，即高密封和高内部品质因子（Q）的耳语廊模式与纵向排列的PN二极管重叠。这一独特的组合提供了无与伦比的调制效率，这归功于其改进的耗尽响应。</p>
<ol>
<li>交错接触垂直结微盘调制器：如第二节所述，超宽的梳状光谱需要更大的谐振器自由光谱范围（FSR），这可以通过减小谐振器的物理尺寸来实现。然而，随着调制器半径的减小，串联电阻（调制器RC带宽的关键决定因素）增加，因为在满足代工厂关于最小金属间距的设计规则的同时，仅能放置有限数量的并行射频（RF）接触。这一限制因集成加热器而加剧，因为需要在已受限的区域内为两个额外的接触预留空间。为了解决这一挑战，我们开发了新的接触布局方案，能够更均匀地分布RF接触，降低串联电阻，提高调制带宽和效率。与传统的左右接触方案相比，RF接触布置在微盘的两个不同半侧，我们的新型交错接触方案，如图3a所示，在PN间交替布置接触，类似于交错侧向结环形调制器的安排。来自独立测试结构的设备的S11测量验证了增加并行接触数量后的改进RC带宽。以低至800mV Vpp 的PRBS15信号驱动下，在32Gbps时获得了开放的眼图。因此，这种垂直结微盘调制器的新实现为实现高带宽和高效能的DWDM数据链路提供了可行的路径。</li>
<li>带外部半蚀刻加热器的调制器：作为第二节中提到的另一种方法，我们还设计了一种新型盘状调制器，在2μm垂直结盘周围外置一个半高度的掺杂硅加热器，推到了调制器FSR和热效率的极限。如文献中详细描述，通过半蚀刻外部掺杂硅加热器，这种设计利用相位失配和减少的重叠积分，允许加热器以200nm的间隔靠近谐振器，而不影响耳语廊模式。制造和测试的盘式调制器展示了宽58.6nm的FSR，还有与内置加热器的盘式调制器相当的热调谐效率。在1.3V Vpp时的16Gbps下展示了调制的开放眼图。这些初步结果为未来外加热共振调制器设计提供了有价值的见解，使其能够与内加热器相媲美，同时实现多个FSR以满足不断增长的DWDM扩展需求。</li>
<li>微盘加/丢滤波器：在接收端，我们建议使用微盘滤波器，尽管在现有集成硅光子DWDM架构中，单模环形滤波器十分常见。使用盘式滤波器的一个显著优点是可以在调制器和滤波器之间实现匹配的色散特性，从而通过对称性减少整体设计的复杂性。为了在这些多模盘式滤波器中保持单模操作，通过精心放置集成加热器，可以为高阶模式引入损耗，有效抑制其谐振，并确保所需的滤波器性能。正如文献中所报道的那样，这种方法能够确保所需的滤波器性能。</li>
</ol>
<p><img src="/pictures/image-20241203094756037.png" alt="image-20241203094756037" /></p>
<h4 id="晶圆级基底蚀刻"><a class="markdownIt-Anchor" href="#晶圆级基底蚀刻"></a> 晶圆级基底蚀刻</h4>
<p>（去）交错器和微盘调制器/滤波器都采用热调谐来校正工艺变化并实现与DWDM通道的精确对准。为了整体提升收发器的能效，我们与代工合作伙伴AIM Photonics共同开发了一种晶圆级基底下蚀（UC）工艺。如图5a–c所示，这种各向同性刻蚀工艺去除了设备周围和下方的氧化物及部分基底，从而实现了高效的热调谐，并降低了热串扰。通过实现完全释放的设备，即设备被空气包围，我们对晶圆级UC微盘调制器的测量表明，与非UC设备相比，在两片晶圆的128个掩模上，热调谐效率一致提高了5倍，如图5d所示，具体细节见[66]。该改进结合优化的调制器设计实现的高效调制，为在提出的DWDM链路架构中实现低于pJ/b的能耗提供了一条可行路径，这在第六节中进行了讨论。</p>
<p><img src="/pictures/image-20241203094642398.png" alt="image-20241203094642398" /></p>
<h3 id="链路验证"><a class="markdownIt-Anchor" href="#链路验证"></a> 链路验证</h3>
<p>在本节中，我们通过端到端梳状驱动的数据传输实验验证了所提出的链路设计。图6a展示了所提链路架构的一个制造测试芯片的显微镜图像。该芯片由4×17调制器/滤波器阵列组成，如第II节图1d和1f所示，可以通过两端的边缘耦合器进行访问。图6b展示了驱动测试链路的梳状光源的光谱。实验装置的示意图如图6c所示，其中两个测试芯片通过一根20米长的光纤连接，一个作为发射端（Tx），另一个作为接收端（Rx）。由于电探针通道数量的限制，利用商业带通滤波器在梳状输出后顺序调制多个梳状线。滤出的载波波长通过铥掺杂光纤放大器（TDFA）进行放大，并通过偏振控制器（PC）以优化插入损耗进入发射芯片。直流（DC）电源连接到盘调制器的相位移器，以将调制器共振与目标梳状线对齐。调制是通过Anritsu MP1900A脉冲图样发生器生成一个16Gbps的PRBS15信号，峰值电压1V来完成的。首先由Keysight N1092C采样示波器测量调制信号，并在图6d（黄色部分）中展示所得到的开放光学眼图。接下来，从发射芯片输出的信号由第二个TDFA放大，经过一根20米长的光纤并通过一个PC后进入接收芯片。一个偏置三通用于连接片上光电探测器和采样示波器，同时一个DC电源施加一个-1V的反向偏压到光电探测器。第二个DC电源连接到微盘滤波器的相位移器，与发射端设置相似。接收端光电探测器的电眼图，展示出接收到的信号，也在图6d（绿色部分）中展现。总共展示了10个波长通道（20个眼图），为链路架构的有效性提供了有力证据。</p>
<p><img src="/pictures/image-20241203094517462.png" alt="image-20241203094517462" /></p>
<h3 id="高带宽密度封装"><a class="markdownIt-Anchor" href="#高带宽密度封装"></a> 高带宽密度封装</h3>
<p>除了架构创新外，将光子集成电路（PIC）与其驱动电子集成电路（EIC）和计算芯片的封装对于实现光学I/O的高逃逸带宽和带宽密度至关重要。目前的CPO实现，特别是基于EIC与PIC的单片集成，面临密度挑战，因为电子驱动器需要与光子组件位于同一平面。这也限制了EIC使用先进的CMOS节点，增加了能量顾虑。因此，EIC与PIC在高密度微凸点间距上的3D集成变得至关重要，以推动面带宽密度超越Tbps/mm²水平。如图7所示并在参考文献中详细说明，[21]我们展示了一个创纪录的5.3Tbps/mm²多芯片模块（MCM）原型，其特点是EIC在PIC上的3D反转芯片粘贴技术。我们通过在一个包含2,304个键合点的阵列中使用15µm的间隔和10µm的凸点直径（25µm间距）推动了这种键合技术的极限。该3D集成模块包含80个发送端单元和80个接收端单元；这些单元被组织成20个波导总线，每个总线有四个波长通道。PIC上所有80个调制器在10Gbps/通道的条件下的眼图均被成功测量，所有EIC通道同时以1V峰峰值电压驱动。接收器的特性表现为在10Gbps时对于4 × 10^−10误码率（BER）的灵敏度为−24.85dBm。结合在第III-B1节中展示的经过验证的交错接触微盘调制器设计，我们已制作出下一代MCM，每个64个通道目标32Gbps，采用相同的微凸点间距。这样更新的设计有望实现17Tbps/mm²的面带宽密度。</p>
<p>除了面带宽密度外，岸线带宽密度也是光学I/O与多芯片封装（MCP）中的计算单元共同封装的关键指标（见图8a）。对于给定的光纤阵列单位间距，例如127µm，如果所有影响光纤带宽容量的组件都可以放置在一个高度为光纤间距的窄条内，那么可以最大化岸线带宽密度。这再次说明3D集成的重要性，从而不必将EIC与PIC放在同一平面上。在参考文献[20]中，我们通过设计一个包含16个收发器的光学I/O芯片组，进一步推动了包装岸线带宽密度的极限，该架构如图1d&amp;f所示。如图8b所示，每个芯片组结合了1,024个微盘调制器和1,024个微盘滤波器。调制器采用图3c中的四接触交错设计，支持每通道高达16Gbps。因此，该I/O芯片组在单个8.1mm岸线上封装了16Tbps的单向总带宽，等同于超过2Tbps/mm的岸线带宽密度。我们还将更新的微盘调制器设计集成到我们最新版本的PIC设计中，目标是将岸线带宽密度加倍至4Tbps/mm，每通道达到32Gbps。对这些高带宽密度封装原型的成功表征和展示，将是实现预期的每秒级别的系统范围内连接性的一个重要步骤，这将在未来的研究中报道。</p>
<p><img src="/pictures/image-20241203095936263.png" alt="image-20241203095936263" /></p>
<p><img src="/pictures/image-20241203102427539.png" alt="image-20241203102427539" /></p>
<h3 id="链路预算和能量效率"><a class="markdownIt-Anchor" href="#链路预算和能量效率"></a> 链路预算和能量效率</h3>
<p><img src="/pictures/image-20241203102857900.png" alt="image-20241203102857900" /></p>
<h3 id=""><a class="markdownIt-Anchor" href="#"></a> </h3>
<p>我们现在进行链路预算分析以评估所提链路架构的能量效率。如图9所示，链路预算从梳状光源提供的光功率开始。在经过几个损耗项和功率损失后，接收端的光功率必须足够满足给定误码率（BER）的灵敏度要求。静态损耗项基于制造设备和测试结构的测量结果，包括梳状-光纤耦合损耗、PIC耦合损耗、解/交错器插入损耗（IL）、调制器的非共振损耗、波导传播损耗、滤波器的非共振损耗及滤波器的共振损耗（输出端口损耗）。调制器还由于有限的消光比和插入损耗以驱动峰峰值电压（Vpp）的函数形式引入功率损耗到链路预算中。正如在[55]中描述的，调制引起的总功率损耗是插入损耗（ILmod）、消光比（ER）损耗（PPER）和开关键控（OOK）损耗（PPOOK）之和。</p>
<p class='katex-block'><span class="katex-display"><span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML" display="block"><semantics><mrow><msub><mrow><mi mathvariant="normal">P</mi><mi mathvariant="normal">P</mi></mrow><mtext>total </mtext></msub><mo>=</mo><msub><mrow><mi mathvariant="normal">I</mi><mi mathvariant="normal">L</mi></mrow><mrow><mi mathvariant="normal">m</mi><mi mathvariant="normal">o</mi><mi mathvariant="normal">d</mi></mrow></msub><mo>+</mo><msub><mrow><mi mathvariant="normal">P</mi><mi mathvariant="normal">P</mi></mrow><mrow><mi mathvariant="normal">E</mi><mi mathvariant="normal">R</mi></mrow></msub><mo>+</mo><msub><mrow><mi mathvariant="normal">P</mi><mi mathvariant="normal">P</mi></mrow><mrow><mi mathvariant="normal">O</mi><mi mathvariant="normal">O</mi><mi mathvariant="normal">K</mi></mrow></msub></mrow><annotation encoding="application/x-tex">\mathrm{PP}_{\text {total }}=\mathrm{IL}_{\mathrm{mod}}+\mathrm{PP}_{\mathrm{ER}}+\mathrm{PP}_{\mathrm{OOK}}
</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:0.83333em;vertical-align:-0.15em;"></span><span class="mord"><span class="mord"><span class="mord mathrm">P</span><span class="mord mathrm">P</span></span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.33610799999999996em;"><span style="top:-2.5500000000000003em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord text mtight"><span class="mord mtight">total </span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15em;"><span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right:0.2777777777777778em;"></span></span><span class="base"><span class="strut" style="height:0.83333em;vertical-align:-0.15em;"></span><span class="mord"><span class="mord"><span class="mord mathrm">I</span><span class="mord mathrm">L</span></span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.33610799999999996em;"><span style="top:-2.5500000000000003em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">m</span><span class="mord mathrm mtight">o</span><span class="mord mathrm mtight">d</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15em;"><span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.2222222222222222em;"></span><span class="mbin">+</span><span class="mspace" style="margin-right:0.2222222222222222em;"></span></span><span class="base"><span class="strut" style="height:0.83333em;vertical-align:-0.15em;"></span><span class="mord"><span class="mord"><span class="mord mathrm">P</span><span class="mord mathrm">P</span></span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.32833099999999993em;"><span style="top:-2.5500000000000003em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">E</span><span class="mord mathrm mtight">R</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15em;"><span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.2222222222222222em;"></span><span class="mbin">+</span><span class="mspace" style="margin-right:0.2222222222222222em;"></span></span><span class="base"><span class="strut" style="height:0.83333em;vertical-align:-0.15em;"></span><span class="mord"><span class="mord"><span class="mord mathrm">P</span><span class="mord mathrm">P</span></span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.32833099999999993em;"><span style="top:-2.5500000000000003em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">O</span><span class="mord mathrm mtight">O</span><span class="mord mathrm mtight">K</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15em;"><span></span></span></span></span></span></span></span></span></span></span></p>
<p>其中，</p>
<p class='katex-block'><span class="katex-display"><span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML" display="block"><semantics><mrow><mo fence="true">{</mo><mtable rowspacing="0.15999999999999992em" columnalign="left" columnspacing="1em"><mtr><mtd><mstyle scriptlevel="0" displaystyle="false"><mrow><msub><mrow><mi mathvariant="normal">P</mi><mi mathvariant="normal">P</mi></mrow><mrow><mi mathvariant="normal">E</mi><mi mathvariant="normal">R</mi></mrow></msub><mo>=</mo><mn>10</mn><msub><mo><mi>log</mi><mo>⁡</mo></mo><mn>10</mn></msub><mrow><mo fence="true">(</mo><mfrac><mrow><mi>r</mi><mo>+</mo><mn>1</mn></mrow><mrow><mi>r</mi><mo>−</mo><mn>1</mn></mrow></mfrac><mo fence="true">)</mo></mrow><mo separator="true">,</mo></mrow></mstyle></mtd></mtr><mtr><mtd><mstyle scriptlevel="0" displaystyle="false"><mrow><msub><mrow><mi mathvariant="normal">P</mi><mi mathvariant="normal">P</mi></mrow><mrow><mi mathvariant="normal">O</mi><mi mathvariant="normal">O</mi><mi mathvariant="normal">K</mi></mrow></msub><mo>=</mo><mn>10</mn><msub><mo><mi>log</mi><mo>⁡</mo></mo><mn>10</mn></msub><mrow><mo fence="true">(</mo><mfrac><mrow><mn>2</mn><mi>r</mi></mrow><mrow><mi>r</mi><mo>+</mo><mn>1</mn></mrow></mfrac><mo fence="true">)</mo></mrow><mi mathvariant="normal">.</mi></mrow></mstyle></mtd></mtr></mtable></mrow><annotation encoding="application/x-tex">\left\{\begin{array}{l}
\mathrm{PP}_{\mathrm{ER}}=10 \log _{10}\left(\frac{r+1}{r-1}\right), \\
\mathrm{PP}_{\mathrm{OOK}}=10 \log _{10}\left(\frac{2 r}{r+1}\right) .
\end{array}\right.
</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:2.5066619999999995em;vertical-align:-1.0033309999999995em;"></span><span class="minner"><span class="mopen delimcenter" style="top:0em;"><span class="delimsizing size3">{</span></span><span class="mord"><span class="mtable"><span class="arraycolsep" style="width:0.5em;"></span><span class="col-align-l"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:1.503331em;"><span style="top:-3.653331em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord"><span class="mord"><span class="mord mathrm">P</span><span class="mord mathrm">P</span></span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.32833099999999993em;"><span style="top:-2.5500000000000003em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">E</span><span class="mord mathrm mtight">R</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15em;"><span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mord">1</span><span class="mord">0</span><span class="mspace" style="margin-right:0.16666666666666666em;"></span><span class="mop"><span class="mop">lo<span style="margin-right:0.01389em;">g</span></span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.20696799999999996em;"><span style="top:-2.4558600000000004em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">1</span><span class="mord mtight">0</span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.24414em;"><span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.16666666666666666em;"></span><span class="minner"><span class="mopen delimcenter" style="top:0em;"><span class="delimsizing size1">(</span></span><span class="mord"><span class="mopen nulldelimiter"></span><span class="mfrac"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.845108em;"><span style="top:-2.655em;"><span class="pstrut" style="height:3em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mathnormal mtight" style="margin-right:0.02778em;">r</span><span class="mbin mtight">−</span><span class="mord mtight">1</span></span></span></span><span style="top:-3.23em;"><span class="pstrut" style="height:3em;"></span><span class="frac-line" style="border-bottom-width:0.04em;"></span></span><span style="top:-3.394em;"><span class="pstrut" style="height:3em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mathnormal mtight" style="margin-right:0.02778em;">r</span><span class="mbin mtight">+</span><span class="mord mtight">1</span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.403331em;"><span></span></span></span></span></span><span class="mclose nulldelimiter"></span></span><span class="mclose delimcenter" style="top:0em;"><span class="delimsizing size1">)</span></span></span><span class="mspace" style="margin-right:0.16666666666666666em;"></span><span class="mpunct">,</span></span></span><span style="top:-2.4000000000000004em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord"><span class="mord"><span class="mord mathrm">P</span><span class="mord mathrm">P</span></span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.32833099999999993em;"><span style="top:-2.5500000000000003em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">O</span><span class="mord mathrm mtight">O</span><span class="mord mathrm mtight">K</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15em;"><span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mord">1</span><span class="mord">0</span><span class="mspace" style="margin-right:0.16666666666666666em;"></span><span class="mop"><span class="mop">lo<span style="margin-right:0.01389em;">g</span></span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.20696799999999996em;"><span style="top:-2.4558600000000004em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">1</span><span class="mord mtight">0</span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.24414em;"><span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.16666666666666666em;"></span><span class="minner"><span class="mopen delimcenter" style="top:0em;"><span class="delimsizing size1">(</span></span><span class="mord"><span class="mopen nulldelimiter"></span><span class="mfrac"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.845108em;"><span style="top:-2.655em;"><span class="pstrut" style="height:3em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mathnormal mtight" style="margin-right:0.02778em;">r</span><span class="mbin mtight">+</span><span class="mord mtight">1</span></span></span></span><span style="top:-3.23em;"><span class="pstrut" style="height:3em;"></span><span class="frac-line" style="border-bottom-width:0.04em;"></span></span><span style="top:-3.394em;"><span class="pstrut" style="height:3em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">2</span><span class="mord mathnormal mtight" style="margin-right:0.02778em;">r</span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.403331em;"><span></span></span></span></span></span><span class="mclose nulldelimiter"></span></span><span class="mclose delimcenter" style="top:0em;"><span class="delimsizing size1">)</span></span></span><span class="mspace" style="margin-right:0.16666666666666666em;"></span><span class="mord">.</span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:1.0033309999999995em;"><span></span></span></span></span></span><span class="arraycolsep" style="width:0.5em;"></span></span></span><span class="mclose nulldelimiter"></span></span></span></span></span></span></p>
<p>这里，r 是以线性尺度表示的调制消光比（ER），即 r=10^ER/10。插入损耗（ILmod）和消光比（ER）可以从给定电压摆幅的测量盘耗尽响应（图10a）中计算出来。最后，通过选择导致最大光学调制振幅（OMA）的失谐距离，计算目标调制峰峰值电压（Vpp）的总功率损失。图10b显示了在0.8V Vpp情况下，调制引起的总功率损失为7.29dB。通常，较大的Vpp会导致较小的功率损失，但代价是来自发射端驱动电路的更高能耗。</p>
<p>为了评估链路的能量效率，我们从接收端灵敏度要求反向计算每条线在梳状光源输出处所需的光功率，以适应给定的数据速率：</p>
<p class='katex-block'><span class="katex-display"><span class="katex"><span class="katex-mathml"><math xmlns="http://www.w3.org/1998/Math/MathML" display="block"><semantics><mrow><msub><mi>P</mi><mrow><mi mathvariant="normal">s</mi><mi mathvariant="normal">e</mi><mi mathvariant="normal">n</mi><mi mathvariant="normal">s</mi></mrow></msub><mo>=</mo><mfrac><mrow><mi>Q</mi><mo>⋅</mo><msubsup><mi>i</mi><mi mathvariant="normal">n</mi><mrow><mi mathvariant="normal">m</mi><mi mathvariant="normal">s</mi></mrow></msubsup></mrow><mi>R</mi></mfrac></mrow><annotation encoding="application/x-tex">P_{\mathrm{sens}}=\frac{Q \cdot i_{\mathrm{n}}^{\mathrm{ms}}}{R}
</annotation></semantics></math></span><span class="katex-html" aria-hidden="true"><span class="base"><span class="strut" style="height:0.83333em;vertical-align:-0.15em;"></span><span class="mord"><span class="mord mathnormal" style="margin-right:0.13889em;">P</span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.151392em;"><span style="top:-2.5500000000000003em;margin-left:-0.13889em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">s</span><span class="mord mathrm mtight">e</span><span class="mord mathrm mtight">n</span><span class="mord mathrm mtight">s</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.15em;"><span></span></span></span></span></span></span><span class="mspace" style="margin-right:0.2777777777777778em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right:0.2777777777777778em;"></span></span><span class="base"><span class="strut" style="height:2.04633em;vertical-align:-0.686em;"></span><span class="mord"><span class="mopen nulldelimiter"></span><span class="mfrac"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:1.36033em;"><span style="top:-2.314em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord mathnormal" style="margin-right:0.00773em;">R</span></span></span><span style="top:-3.23em;"><span class="pstrut" style="height:3em;"></span><span class="frac-line" style="border-bottom-width:0.04em;"></span></span><span style="top:-3.677em;"><span class="pstrut" style="height:3em;"></span><span class="mord"><span class="mord mathnormal">Q</span><span class="mspace" style="margin-right:0.2222222222222222em;"></span><span class="mbin">⋅</span><span class="mspace" style="margin-right:0.2222222222222222em;"></span><span class="mord"><span class="mord mathnormal">i</span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height:0.664392em;"><span style="top:-2.4530000000000003em;margin-left:0em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">n</span></span></span></span></span><span style="top:-3.063em;margin-right:0.05em;"><span class="pstrut" style="height:2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight"><span class="mord mathrm mtight">m</span><span class="mord mathrm mtight">s</span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.247em;"><span></span></span></span></span></span></span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height:0.686em;"><span></span></span></span></span></span><span class="mclose nulldelimiter"></span></span></span></span></span></span></p>
<p>其中，R=1.1 A/W 是测得的光电二极管（PD）的响应度，Q≈7.035对应10^-12的误码率（BER），而irms_n 是输入端引用的均方根（RMS）噪声电流。灵敏度模型通过文献[21]和[67]中报告的测量结果以及文献[20]中使用的EIC设计的仿真结果进行校准，如图10c所示。最后，所需在梳状输出处的每线最小功率可以计算为调制峰峰值电压（Vpp）和目标数据速率的函数，如图10d所示。在表I中，我们总结了针对于0.8V Vpp和32Gbps/通道标称设计的详细链路预算计算。</p>
<p>然后，我们推导出链路架构的每比特能量分解，显示来自每个组成部分的能量贡献。对于梳状光源，我们假设整体插墙效率（WPE）为15%，对应于35%泵浦WPE[68]乘以43%测得的泵浦至梳状转换效率。发射端驱动器的能耗等于1/4CV² [69]，其中C为在比特过渡期间充电或放电的电容。电容来源于微盘P-N结、焊盘和驱动电路内部的电容，总计约为200fF[21]。接收端跨阻放大器（TIA）的能耗作为数据率的函数被建模为相似设计的数据点的多项式拟合，这些数据来自各种文献[21],[70]–[72]。光子集成电路（PIC）的热调节能量通过测得的制造变化来计算，这些变化显示了每个共振器件所需的平均调节距离。最后，0.8V Vpp和32Gbps/通道标称设计的每比特能量分解总结在表II中，分别在有和无热减薄的情况下。假设热调节效率可以通过热减薄提高5倍，从梳状光源、EIC 驱动器和PIC热调节，总体可实现0.34pJ/b的能量效率。在图11中进一步显示了有热减薄情况下的每比特能量百分比分解。请注意，<mark>该能量分解不包括EIC组件，如时钟电路，这些组件对具体链路架构的依赖性较小，因此本文未作探讨</mark>。然而，由于它们可能为总能耗增加0.3–0.6pJ/b(lll￢ω￢)[20],[71]，这使得在光子设计中进行优化，如本文所进行的，对实现设想的亚皮焦每比特（sub-pJ/b）能量效率更加重要。在未来工作中，我们将继续优化链路预算，如梳状至光纤耦合损耗和调制器功率损耗，通过器件-架构-封装协同设计和协同优化。</p>
<p><img src="/pictures/image-20241203102910305.png" alt="image-20241203102910305" /></p>
<p><img src="/pictures/image-20241203103014102.png" alt="image-20241203103014102" /></p>
<p><img src="/pictures/image-20241203103027876.png" alt="image-20241203103027876" /></p>
<h3 id="总结"><a class="markdownIt-Anchor" href="#总结"></a> 总结</h3>
<p>在这项工作中，我们提出了一个可扩展的协同设计硅光子芯片I/O，以应对超大规模计算系统中超高带宽和能效数据链路的迫切需求。通过利用大规模DWDM和先进的封装技术，我们展示了在保持==亚皮焦每比特（sub-pJ/b）能耗(lll￢ω￢)==的同时，实现超过4Tbps/mm的岸线和超过17Tbps/mm²的面带宽密度的途径。在器件、链路和封装层面的硬件验证强调了所提出架构在实现每秒级全系统连接性方面的潜力和可行性。未来的工作将着重于通过跨层级协同设计方法进一步优化器件设计和链路预算，为硅光子光学I/O在下一代计算系统中的更广泛采用铺平道路。</p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2024/12/02/photonics-for-die-to-die-interconnects/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2024/12/02/photonics-for-die-to-die-interconnects/" class="post-title-link" itemprop="url">photonics-for-die-to-die-interconnects-from-AyarLab</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>
              

              <time title="创建时间：2024-12-02 16:05:12 / 修改时间：16:26:26" itemprop="dateCreated datePublished" datetime="2024-12-02T16:05:12+08:00">2024-12-02</time>
            </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>3.4k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>3 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <p>REF: <a target="_blank" rel="noopener" href="https://www.latitudeds.com/post/photonics-for-die-to-die-interconnects">Photonics for Die-to-Die Interconnects: Optical I/O Chiplets and Links</a></p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>由人工智能（AI）和机器学习（ML）等新兴计算应用推动的对互连带宽不断增长的需求，已经造成了封装内与封装外I/O带宽之间日益扩大的差距。由于功耗和密度的限制，传统的电子互连难以扩展，使得弥合这一差距变得具有挑战性。另一方面，光互连以其固有的高带宽密度、低功耗和更远传输距离的优势，提供了一种有前景的解决方案。本教程重点介绍光子学在通过使用光I/O芯片和连接来弥合封装内和封装外I/O互连差距方面的作用。</p>
<h3 id="封装外-io-的扩展挑战"><a class="markdownIt-Anchor" href="#封装外-io-的扩展挑战"></a> 封装外 I/O 的扩展挑战</h3>
<p>互连带宽需求的增长已经超过了传统电气 I/O 接口的可扩展能力。如图 1 所示，封装内与封装外 I/O 带宽之间的差距持续扩大，导致芯片与系统之间数据传输的瓶颈。光 I/O 芯片旨在通过提供高带宽、节能和可扩展的互连解决方案来弥合这一差距。</p>
<p><img src="/pictures/53b127_bc126ace8c434389a2fa05bb284cb7bcmv2.png" alt="img" /></p>
<p>Figure 1. The gap between in-package and off-package I/O bandwidth</p>
<h3 id="光学-io-芯片系统架构"><a class="markdownIt-Anchor" href="#光学-io-芯片系统架构"></a> 光学 I/O 芯片系统架构</h3>
<p>光 I/O 芯片可以集成到先进的封装架构中，以实现插槽、板卡或机架之间的高带宽芯片对芯片 (D2D) 互连。如图 2 所示，光 I/O 芯片作为两个独立封装或插槽之间电 D2D 接口的桥梁，通过单模光纤促进数据传输。该架构利用外部多波长激光源，作为光通信通道的光功率供应。</p>
<p><img src="/pictures/53b127_06e7c0807870423d941482c423c4218dmv2.png" alt="img" /></p>
<p>Figure 2. Optical I/O system architecture</p>
<h3 id="构建模块微环调制器和滤波器"><a class="markdownIt-Anchor" href="#构建模块微环调制器和滤波器"></a> 构建模块：微环调制器和滤波器</h3>
<p>光 I/O 芯片的核心构建模块是微环调制器和滤波器。微环调制器（如图 3 所示）是一种紧凑的器件，表现为可调谐的光学陷波滤波器。它们通过掺入PN结构，并且在这些结上施加电压会改变调制器波导中的载流子数量，有效地移动陷波波长。通过将微环与总线波导耦合，可以选择性地调制或滤波特定的光波长，从而实现波长分复用（WDM），以进行高带宽数据传输。</p>
<p><img src="/pictures/53b127_131ce80347a243a6b5b589cf1764bdf1mv2.png" alt="img" /></p>
<p><img src="/pictures/53b127_9e63108e916f44debd715ebb45e65218mv2.png" alt="img" /></p>
<p>微环滤波器（图 4）捕获并引导特定波长的光进入光电探测器，实现对波分复用（WDM）信号的解复用。通过在总线波导上串联多个微环调制器和滤波器，可以实现密集波分复用（DWDM）系统，其中每个微环作为一个独立的光通信通道。</p>
<p><img src="/pictures/53b127_03032f34d5de486aabc1b9e0cbb5a5b3mv2.png" alt="img" /></p>
<p>Figure 4. Microring filter</p>
<h3 id="芯片间-d2d-接口线性驱动和重定时"><a class="markdownIt-Anchor" href="#芯片间-d2d-接口线性驱动和重定时"></a> 芯片间 D2D 接口：线性驱动和重定时</h3>
<p>光 I/O 芯片可以与不同的 D2D 电子接口进行互连，大致可分为线性驱动（Linear Drive, LD）和重定时两种类型。在 LD 方法中，光学部分充当直通（pass-through）通道，形成串行器/解串器（SerDes）通道的一部分。相比之下，重定时方法将光学部分与 D2D 接口解耦，引入了重新定时器（retimer），允许对光学和电子接口进行独立优化。</p>
<p>对于计算密集型应用，如人工智能和机器学习，重定时的光 I/O 芯片方法在能源效率、带宽密度和传输距离方面提供了优势。它可以利用最先进的 D2D 接口技术，如高级接口总线（Advanced Interface Bus, AIB）或即将推出的通用芯片互连快线（Universal Chiplet Interconnect Express，UCIe），来解决封装外 I/O 互连的差距。</p>
<h3 id="重定时光-io-芯片设计shasta"><a class="markdownIt-Anchor" href="#重定时光-io-芯片设计shasta"></a> 重定时光 I/O 芯片设计：Shasta</h3>
<p>为了展示重定时光 I/O 芯片的潜力，设计并制造了一个名为“Shasta”的原型。Shasta 是一款 4.096 Tb/s 全双工重定时光 I/O 芯片，具有 2.048 Tb/s 的发送带宽和 2.048 Tb/s 的接收带宽，在光学和电子接口上均是如此。它采用了每个端口 8 个波长的密集波分复用（DWDM）技术，每个波长运行在 32 Gbps，支持 16 个电子 AIB 第 1 代通道，每个通道运行在 2 Gbps。</p>
<h3 id="工艺技术和光纤连接"><a class="markdownIt-Anchor" href="#工艺技术和光纤连接"></a> 工艺技术和光纤连接</h3>
<p>Shasta 是在 GlobalFoundries 的 45SPCLO 硅绝缘体（SOI）工艺中构建的，该工艺允许在 300mm 平台上实现光学器件和晶体管的单片集成。被动配准的边缘耦合与 V 形槽相结合简化了封装过程，通过自我对准将光纤定位到位。这种单片集成与 V 形槽的结合显著降低了光纤连接的复杂性。</p>
<h3 id="电子接口设计"><a class="markdownIt-Anchor" href="#电子接口设计"></a> 电子接口设计</h3>
<p>Shasta 的电子接口利用了 AIB Gen 1 芯片接口，该接口起源于英特尔/阿尔特拉（Intel/Altera）的 FPGA，用于芯片解耦，并随后开源。AIB 接口非常适合具有高 I/O 计数和小于 55μm 凸点间距的先进封装，能够在短距离内实现高带宽密度。</p>
<p>Shasta 的 AIB 接口实现了 16 个通道，每个通道的运行速率为 160 Gpbs（80 Gbps 发送和 80 Gbps 接收），原始带宽密度超过 1 Tbps/mm。该接口采用 2 Gbps 的全速率内部架构，并带有符合 AIB 规范的前向时钟。单个 AIB I/O 单元设计用于数据、时钟和旁路信号，提供了处理不同备用凸点配置的灵活性。</p>
<p><img src="/pictures/53b127_0d4dce98296a47ffaf45512967ab2e70mv2.png" alt="img" /></p>
<h3 id="光收发器设计"><a class="markdownIt-Anchor" href="#光收发器设计"></a> 光收发器设计</h3>
<p>Shasta 的光学接口包括八个光收发器宏单元，每个宏单元支持 8 个发射波长和 8 个接收波长，每个端口总计 256 Gbps（见图 7）。每个收发器宏单元被分为发射和接收片段，每个片段包含在单个波分复用（WDM）通道上调制、传输、滤波和接收数据所需的组件。</p>
<p><img src="/pictures/53b127_55492a8afa254e379c8053f379f85c18mv2.png" alt="img" /></p>
<p>Figure 7. Transceiver architecture</p>
<p>在发射端（见图 8），调制器驱动电路为微环调制器生成驱动波形，同时闭环波分复用（WDM）控制系统维持微环与所需波长的对准。发射器采用了改进的“半脊”调制器设计，与传统脊调制器相比，提供了更好的调制效率和热隔离性能。</p>
<p><img src="/pictures/53b127_79e13ead9e0742028c1c761d8989d042mv2.png" alt="img" /></p>
<p>Figure 8. Transmitter side</p>
<p>接收片段（见图 9）包括用于放大和处理来自丢弃端光电探测器的光电流的电路，以及一个闭环波分复用（WDM）控制系统，用于将微环滤波器对准至所需波长。</p>
<p><img src="/pictures/53b127_2eda2bebbefd4f2e9e7d3802d7aad39emv2.gif" alt="img" /></p>
<p>Figure 9. Receiver slice</p>
<h3 id="测试结果"><a class="markdownIt-Anchor" href="#测试结果"></a> 测试结果</h3>
<p>通过各种测量和测试，对 Shasta 的设计和性能进行了全面评估。发射器 IQ 误差校正电路成功去除了驱动波形的 IQ 误差，确保了准确的调制。光发射器展现了总共 -7.8 dB 的损耗，以 32 Gbps 的速率，PRBS7 和 PRBS31 模式之间没有可辨识的差异。</p>
<p>在接收端，输入光纤处测量的中位光敏感性为 -11.7 dBm OMA（光调制幅度），包括连接器、光纤连接、波导、微环丢失以及光电探测器响应度的损耗。中位接收电路的摆幅灵敏度为 35 μApp，表明无误差运行所需的光电流摆幅。</p>
<p>同一芯片上的发射器和接收器之间的环回链路动态测试在多个数据速率下展示了健康的眼睛裕度，即使在 36 Gbps（超过规范的 12%）时也能保持开放的眼睛。该链路在没有前向误差校正（FEC）或误差校正编码（ECC）的情况下实现了小于 10^-12 的比特误差率（BER）。</p>
<p>在多波长全双工链路测试中，Shasta 利用一个名为 SuperNova™ 的 8 端口、8 波长板载激光模块实现了 4 Tbps 的全双工链路吞吐量。在总共 16 个链路中（每个方向 8 个），11 个链路在 10^15 比特上零误差，而表现最差的链路在 10^-10 BER 下的眼睛开度约为 0.25 UI，BER 为 2.3e-14。</p>
<p>功耗测量显示，发射器和接收器合计的总功耗为 126.7 mW，导致链路能效小于 4 pJ/b。时钟电路是最大的功耗消耗者，而调谐功率高度依赖于环境条件，这是由于微环加热器的功率输出。</p>
<p>与其他工作的比较</p>
<p>Shasta 在同时运行的 WDM 通道数量和每根光纤实现的总数据速率方面代表了显著的进步，同时保持本征 BER 小于 10^-12。此外，与其他最先进的光收发器相比，它展示了每个波长所需的最低激光功率。</p>
<p><img src="/pictures/v2-2403a4d57add826b63c9698d6d6f16c0_r-173312769583712.jpg" alt="img" /></p>
<p>Table 1. Comparison with other works</p>
<h3 id="结束语"><a class="markdownIt-Anchor" href="#结束语"></a> 结束语</h3>
<p>由人工智能（AI）和机器学习（ML）等新兴计算应用推动的对互连带宽日益增长的需求，创造了对可扩展和节能的封装外 I/O 解决方案的迫切需求。采用重定时接口并利用像密集波分复用（DWDM）和基于微环链接的光子技术的光 I/O 芯片，提供了一种有前景的方法来弥合封装内和封装外 I/O 互连差距。</p>
<p>由 Ayar Labs 设计并演示的 Shasta 重定时光 I/O 芯片展示了这种方法的潜力。通过实现满 4 Tbps 的全双工链路吞吐量和小于 4 pJ/b 的能效，Shasta 为能够高效处理 AI 和 ML 工作负载所需的海量数据流的未来高性能计算系统铺平了道路。</p>
<p>随着对互连带宽需求的持续增长，光子学和芯片技术的集成将在实现芯片、封装和系统之间的可扩展且功耗高效的数据传输中发挥关键作用。光 I/O 芯片代表了在解决封装外 I/O 互连差距方面实现光子互连全部潜力的一大步。</p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2024/11/27/%E7%94%A8%E4%BA%8E%E5%85%89%E6%94%B6%E5%8F%91%E5%99%A8%E4%B8%AD%E7%A1%85%E5%85%89%E5%AD%90%E5%BC%95%E6%93%8E%E7%9A%842-5D%E5%BC%82%E6%9E%84%E9%9B%86%E6%88%90/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2024/11/27/%E7%94%A8%E4%BA%8E%E5%85%89%E6%94%B6%E5%8F%91%E5%99%A8%E4%B8%AD%E7%A1%85%E5%85%89%E5%AD%90%E5%BC%95%E6%93%8E%E7%9A%842-5D%E5%BC%82%E6%9E%84%E9%9B%86%E6%88%90/" class="post-title-link" itemprop="url">用于光收发器中硅光子引擎的2.5D异构集成-from Marvell-2022</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>

              <time title="创建时间：2024-11-27 13:01:24" itemprop="dateCreated datePublished" datetime="2024-11-27T13:01:24+08:00">2024-11-27</time>
            </span>
              <span class="post-meta-item">
                <span class="post-meta-item-icon">
                  <i class="fa fa-calendar-check-o"></i>
                </span>
                <span class="post-meta-item-text">更新于</span>
                <time title="修改时间：2024-11-28 15:35:38" itemprop="dateModified" datetime="2024-11-28T15:35:38+08:00">2024-11-28</time>
              </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>6.3k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>6 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>我们在异构光集成领域的工作中，将分别制造的电子组件组装到一个主动的硅光子中介层上，以形成更高层次的组件。这一过程允许将从多个不同技术和代工平台独立设计和优化的组件集成到一个通用的中介层上。异构集成对于制造高速度和高性能的组件至关重要。更高水平的集成还允许设备的更紧密放置，从而最小化用于补偿互连线中频率相关损耗的寄生功耗。</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>光子集成分为两大类：单片集成和异构集成。单片集成是指使用通用代工工艺将各种光学[1]或光学和电子[2]组件集成到一个共同基板上。异构集成在于重要方面的不同，即它通过物理连接工艺[3]，通常在制造后，将来自不同代工技术平台的组件集成在一起。异构集成也指将不同材料系统物理结合到一个共同基板上，并一起处理以形成最终组件的情况[4]。本文将侧重于前者。<br />
“2.5D”异构集成指的是如何将离散芯片集成到一个共同基板上。2D架构是指两个或多个有源器件并排放置并通过共同基板连接。3D架构是在无共同基板帮助的情况下，将两个或多个有源器件堆叠并互连，如在高带宽存储器（HBM）中[5], [6]。<br />
在本文中，我们讨论了一种封装技术，其中在一个通用的硅光子中介层/基板上的2D结构，通过封装基板与其他硅器件互连。这种方法称为2.5D集成。业界对什么构成2D、2.5D和3D集成有不同的看法[7]。我们决定遵循IEEE在异构集成路线图中的指导原则[5]。这一点在图1中有所说明，在本文讨论的器件中，发射器的驱动放大器（DRV）、接收器的跨阻放大器（TIA）和分布反馈（DFB）激光器是在一个通用的硅光子基板上进行2D集成的。硅光子基板还包含所有光学组件，如马赫-曾德尔调制器（MZM）、功率和波长分束器、合波器和高速光探测器（HSPD）。<br />
然后，2D光学组件与数字信号处理器（DSP）和其他ASIC（应用专用集成电路）在一个通用的高速有机基板上集成，形成最终的2.5D组件。如果2D组件改为堆叠在DSP上，那么它就成为3D组件。<br />
从2D到2.5D集成，可能需要在硅光子组件中加入额外的结构，如TSV（硅穿孔）。本文对此进行了详细讨论。</p>
<p><img src="/pictures/image-20241127132042797.png" alt="image-20241127132042797" /></p>
<p>本文的重点是硅光子基板上的异构集成。目前有许多商用硅光子代工厂正在运营[8]。在硅光子技术中，光探测器是从生长在硅基板上的锗（Ge）制成的。光源则是异构结合的InP DFB激光器[3]或使用异构结合的InP外延材料在硅平台上处理的DFB激光器[4], [9]。尽管封装集成有多种方法[6], [10]，但我们在此描述的方法使用带有TSV的硅光子器件作为中介层。</p>
<h3 id="光收发器的演变"><a class="markdownIt-Anchor" href="#光收发器的演变"></a> 光收发器的演变</h3>
<p>在数据中心互连中，前面板可插拔模块一直是过去20年来光收发器市场的支柱。图2展示了多年来模块形式因素的演变。除了共同封装光学（CPO），其余全部为前面板可插拔。</p>
<p><img src="/pictures/image-20241127132859443.png" alt="image-20241127132859443" /></p>
<p>SFP（小型可插拔）模块在2000年代初引入，至今仍在部署中，用于1 Gbit/s和10 Gbit/s的数据速率[11]。如表I所示，随着时间的推移，插拔式光收发器在数据速率、尺寸和类型上不断发展。表I中显示的数据速率不包括前向纠错（FEC）和其他协议相关的开销，这些会将实际比特率提高5%到15%。</p>
<p>随着数据速率提高到40 Gbit/s，需要更多输入电气通道的模块。SFP只有一个输入电气通道，演变成带有4个输入电气通道的四通道小型可插拔（QSFP）。QSFP-28和QSFP-56是更高带宽的电气变种，设计用于适应数据速率向100Gbit/s和200Gbit/s的演变 [11]。对于相应的四通道光学输出，4个波长（通道）位于光纤的O波段的粗波分复用（CWDM）网格上[12]。</p>
<p><img src="/pictures/image-20241127133024151.png" alt="image-20241127133024151" /></p>
<p>在向200 Gbit/s过渡时，NRZ调制格式变更为PAM4，导致数据和信号速率之间有2倍的差异。虽然数据速率为每通道50 Gbit/s，信号速率为25 Gbaud。</p>
<p>在400 Gbit/s时，需要8个输入电气通道，因为输入电气和输出光学通道的数据速率能力上存在代际不匹配。QSFP双密度（QSFP-DD）[13]和八路小型可插拔（OSFP）[14]模块类型是为了解决这一需求而设计的。随着电气Serdes速度达到100 Gbit/s，使用相同的模块类型来实现800 Gbit/s收发器。输出光学通道仍然是4个波长的倍数。</p>
<p>在数据速率高达3.2 Tbit/s的情况下，有插拔式收发器的建议。OSFP-额外密集（OSFP-XD）是一种具有16个输入电气通道的插拔模块[14]。在最高数据速率下，确定这些应用所需模拟带宽的信号速率已达到100 Gbaud。在这些波特率下，维护信号完整性所需的电力限制了铜迹线上的传输距离。这引导我们进入CPO[10], [15]，其中光收发器小型化、高度集成，并组装于距离主机很近的地方，通常是在一个高速交换机上，在一个通用基板上。这与传统插拔模块方式的光收发器有所不同。</p>
<h4 id="速度和功耗的演变"><a class="markdownIt-Anchor" href="#速度和功耗的演变"></a> 速度和功耗的演变</h4>
<p>表II显示了不同模块类型在特定应用中的功耗演变（在最坏情况下的操作条件下），以及它们首次部署的年份。功耗包括收发器内的所有光学和电气组件。虽然功耗随着数据速率的增加而增加，但标准化的能耗，即pJ/bit，却显著下降。</p>
<p><img src="/pictures/image-20241127133308270.png" alt="image-20241127133308270" /></p>
<p>如图3所示，在过去的20年中，插拔式模块的数据速率提高了3个数量级，而每比特的能耗降低了2个数量级。这真是一个惊人的成就！</p>
<p>通过2.5D集成，这种功耗可以进一步降低到每比特低于10皮焦耳。对模块总功耗影响较大的一个因素是宿主电气接口。通过集成，随着光模块的尺寸变小并与电气宿主ASIC共封装，可以减少该接口的功耗。在更加紧密的集成下，我们可能不再需要在光模块内置DSP，可以直接由宿主ASIC驱动。此时，功耗可能降低到每比特约5皮焦耳。</p>
<p>在过去的二十年中，虽然每比特的能耗降低了100倍（如图3所示），但光模块的实际功耗却增加了10倍。决定模拟带宽的信号（波特率）也增加了100倍。这两种趋势给高速和热封装带来了巨大的压力。</p>
<h4 id="收发器光封装的演变"><a class="markdownIt-Anchor" href="#收发器光封装的演变"></a> 收发器光封装的演变</h4>
<p>来自不同供应商的光收发器封装在设计上差异很大。为了简化有关高速封装的讨论，我们选择了图4中展示的三个案例，并简化了布局，仅展示了TIA的高速路径。</p>
<p><img src="/pictures/image-20241128150056026.png" alt="image-20241128150056026" /></p>
<p>图4的第一行展示了当前的光收发器封装方法。DSP通常是焊球阵列（BGA）封装，或直接装配在高速印刷电路板（PCB）上的裸芯片。TIA的一侧通过引线键合到PCB，另一侧通过引线键合到光子器件。这些引线的长度约为500微米或更短。图4中间一行展示了许多供应商正在探索的方向，即将与TIA集成的二维光电器件通过引线键合组装在DSP旁边。</p>
<p>虽然第二种组装方法较优，但基于引线键合的这两种方法具有有限的模拟带宽和信号不连续性，如图5的建模结果所示。从高速封装的角度来看，最清晰的是图4的最后一行，其中硅光子器件也是带有TSV的中介层，整个组装完全没有引线键合。</p>
<p>使用Ansys HFSS程序设计和模拟了图4所示三种结构的性能。对于所有的引线键合案例，使用了两根直径为1密尔的引线，且引线长度保持在350微米以最小化电感不连续性。至于TSV的案例，我们模拟了实际的通孔结构以及布局金属走线。</p>
<p>值得进一步指出的是，图5中的建模是理想情况下的，我们模拟了用引线键合分隔的50Ω走线。由于不连续性和实际器件特性的原因，引线键合案例中的插入损耗表现中的共振在实际中会更糟（发生在更低频率），并且会因组装而异。使用TSV可以实现光收发器一致的高速性能。</p>
<p>另一个方面是热管理，组装需要被冷却。通过线键合的组装更难以冷却，需要通过PCB从底部散热。在2.5D集成结构中，引线键合不“挡道”，除了通过PCB，热量还可以通过封装盖引导至顶部。这在更高功率、更高速的收发器中变得尤为重要。</p>
<p><img src="/pictures/image-20241128150716208.png" alt="image-20241128150716208" /></p>
<h3 id="二维集成"><a class="markdownIt-Anchor" href="#二维集成"></a> 二维集成</h3>
<p>图6显示了在硅光子芯片上用于作为中介层的二维组装。在这个中介层上集成了倒装芯片（FC）TIA、FC驱动器、DFB激光器、基于V槽的光纤接口和单层去耦电容（SLC）。这些组件被装配在PCB上并通过引线键合进行操作。</p>
<p>硅光子芯片是一个具有边缘耦合光纤、马赫-曾德尔调制器（MZM）、高速锗光电探测器（PD）、波长复用器和解复用器的双通道器件。</p>
<p><img src="/pictures/image-20241128151230332.png" alt="image-20241128151230332" /></p>
<h4 id="组装"><a class="markdownIt-Anchor" href="#组装"></a> 组装</h4>
<p>在倒装芯片组装过程中，首先对TIA和驱动器晶圆进行“凸块化”处理。如图7（a）和（b）所示，第一步是在TIA和驱动器晶圆上电镀铜（Cu）柱凸块，并配以锡银（SnAg）焊帽。然后，晶圆经过热回流过程，铜柱凸块形成最终形状。通过检测和切割，使合格的TIA和驱动器器件组装到硅光子晶圆上。</p>
<p><img src="/pictures/image-20241128151833985.png" alt="image-20241128151833985" /></p>
<p>硅光子晶圆上的ASIC焊盘进行Cu-Ni-Au（铜-镍-金）电镀，如图7（c）所示。由于沟槽中的DFB焊盘采用AuSn（金锡）电镀。</p>
<p>在硅光子晶圆上蚀刻对准结构槽，以便准确地在垂直方向上将DFB相对于硅光子芯片上的光学边缘耦合器[8]进行放置。图7（d）显示了DFB激光器位于这样一个垂直对准结构上。光耦合损耗约为2.5 dB，主要由于非最优的、非对称的DFB模式与对称的边缘耦合器输入模式之间的匹配不佳造成的。</p>
<p>将DFB精确对准到硅光子耦合器并进行后续的焊接是一项挑战。使用像Amicra Nano这样的现代精密对准设备，可以在实际操作中将DFB精确地放置在目标位置的±0.5微米内。</p>
<p>如图8所示，DFB激光器通过倒装焊接到硅光子芯片上。DFB的基底侧（n侧）与硅上的焊盘之间通过引线键合连接。</p>
<p><img src="/pictures/image-20241128151859429.png" alt="image-20241128151859429" /></p>
<p>如图9所示，SLC是用导电环氧树脂连接到硅以及PCB上的。光纤接口位于V槽中，并用环氧树脂固定在硅光子芯片上，如图6所示。</p>
<p><img src="/pictures/image-20241128151927212.png" alt="image-20241128151927212" /></p>
<h4 id="性能"><a class="markdownIt-Anchor" href="#性能"></a> 性能</h4>
<p>在实验室评估中，二维组装体连接到高速PCB上，如图10所示，并配备高速和直流连接器。集成在硅光子芯片上的V槽允许使用被动对准的光纤阵列组装来进行各种光学测试配置。</p>
<p><img src="/pictures/image-20241128152111569.png" alt="image-20241128152111569" /></p>
<p>图11显示了DFB激光器在30°C下的详细光谱，其偏置电流从16mA到80mA，每次增加2mA。详细光谱显示，若DFB与硅光子接口存在反射，其反射不足以导致任何光谱损伤。通过测量波长随温度（dλ/dT）和电功率（dλ/dP）的变化，我们计算出附在硅光子中介层上的300微米长DFB激光器的热阻（dT/dP）为60±2°C/W。</p>
<p><img src="/pictures/image-20241128152129783.png" alt="image-20241128152129783" /></p>
<p>图12中所示的PAM4 DSP测试板通过RF信号分线电缆驱动二维硅光子光引擎。光引擎的28.125 G波特PAM4输出光眼图如图13所示。</p>
<p><img src="/pictures/image-20241128152145883.png" alt="image-20241128152145883" /></p>
<p>整体性能受到用于连接PAM4测试板与光引擎PCB的长RF电缆以及光引擎与PCB之间的引线键合的影响。在下一节中讨论的完全集成版本则不会受到这种损失的影响。</p>
<h4 id="25d集成"><a class="markdownIt-Anchor" href="#25d集成"></a> 2.5D集成</h4>
<p>图14显示了在高速基板上2D光引擎的2.5D组装，以及高速DSP和控制器ASIC。该组装除了DFB激光器外，不使用任何引线键合。如图1中的框图所示，硅光子中介层具有TSV和背面焊点。这是通过批量回流工艺组装在有机基板上的。</p>
<p>利用现有的半导体制造生态系统，我们可以在硅光子晶圆上制造TSV和背面C4焊点。这些是实现紧凑型2.5D集成的关键支持特性。</p>
<p>此工作的硅光子晶圆是在商业硅光子代工厂制造的，随后经过了后穿孔TSV工艺、C4凸点工艺，并在组装供应商处完成芯片接合和晶圆切割。</p>
<p><img src="/pictures/image-20241128152255294.png" alt="image-20241128152255294" /></p>
<h4 id="后穿孔工艺"><a class="markdownIt-Anchor" href="#后穿孔工艺"></a> 后穿孔工艺</h4>
<p>二维硅光子中介层是在晶圆级制造的。图15显示了晶圆级光引擎组装流程的详细信息。</p>
<p><img src="/pictures/image-20241128152701695.png" alt="image-20241128152701695" /></p>
<p>完成的硅光子晶圆首先被减薄，并通过“后穿孔”工艺形成TSV。然后在晶圆底部制造再分布层（RDL）和C4凸块。随后，晶圆准备好进行正面芯片接合。</p>
<p>后穿孔工艺是从晶圆的背面用于在硅光子晶圆中制造TSV。与前穿孔和中间穿孔工艺相比，它更符合供应链需求。尽管近年来硅光子代工厂快速发展，但很少有工厂提供集成的TSV工艺。另一方面，许多外包半导体组装测试（OSAT）公司已建立了TSV工艺，可以轻松与硅光子晶圆结合使用。大多数OSAT的TSV工艺依赖于后穿孔集成方案。我们认为，CMOS代工厂的硅光子工艺，结合基于OSAT的后穿孔工艺，是实现2.5D集成的供应链友好解决方案。</p>
<p>一个典型的后穿孔工艺如图16所示。在OSAT中，硅光子晶圆首先附着在载体晶圆上。通过研磨和抛光，根据OSAT的TSV能力，将硅光子晶圆减薄至50微米到200微米的厚度。然后，TSV被蚀刻，直至到达嵌入在晶圆正面的指定金属焊盘。接着，施加电介质层于孔内，以实现电气隔离和表面钝化。随后，通过电镀工艺形成RDL。然后进行C4或铜柱凸块工艺，以在晶圆的背面形成互连。</p>
<p><img src="/pictures/image-20241128152723890.png" alt="image-20241128152723890" /></p>
<h4 id="组装-2"><a class="markdownIt-Anchor" href="#组装-2"></a> 组装</h4>
<p>芯片到晶圆（也称为裸片到晶圆）键合工艺用于将DFB、TIA和DRV组装到硅光子晶圆的顶部。</p>
<p>TIA和DRV晶圆经过测试后被切割成单个裸片，并将通过测试的裸片分拣以组装到硅光子晶圆上。在二维工艺中，TIA和DRV晶圆上具有铜凸块。</p>
<p>组装过程完成后的晶圆如图17所示。完全组装的晶圆首先经过测试和切割，合格的光引擎裸片进入基板组装步骤。图17的插图显示了从完成的晶圆上切割下来的单个光引擎。</p>
<p><img src="/pictures/image-20241128152848835.png" alt="image-20241128152848835" /></p>
<p>然后光引擎中介层组装通过批量回流附着到有机基板上。在回流步骤后，光引擎后面的C4（受控坍塌芯片连接）凸块形成与基板的电气连接。</p>
<p>作为光信号边缘耦合器，使用了平面波导电路（PLC）光纤阵列组装（如图14所示）。这种预制的多光纤组件被主动对准到硅光子芯片并用环氧树脂固定到基板上。光耦合损耗小于1 dB。</p>
<p>图18显示了图14的多层有机基板组件上的硅光子中介层横截面。图18的组装包括硅光子中介层上的TIA、DRV和DFB。图18展示了中介层上的TSV和C4凸块以及多层有机基板的细节。这是2.5D异构集成的强大之处。电子ASIC（CMOS和Bi-CMOS）和光子器件可以来自不同的半导体技术、晶圆尺寸（200 mm或300 mm）和代工厂。它们都可以集成到一个共同的平台上。</p>
<p><img src="/pictures/image-20241128152919553.png" alt="image-20241128152919553" /></p>
<h4 id="性能-2"><a class="markdownIt-Anchor" href="#性能-2"></a> 性能</h4>
<p>图19展示了26.5625 Gbaud PAM4（相当于53.125 Gbit/s数据速率）的光传输眼图。图20展示了相同模块以两倍波特率操作时的数据速率为106.25 Gbit/s的情况。</p>
<p><img src="/pictures/image-20241128153027235.png" alt="image-20241128153027235" /></p>
<p><img src="/pictures/image-20241128153047923.png" alt="image-20241128153047923" /></p>
<p>封装中的DSP具有内部伪随机比特序列（PRBS）发生器。我们利用这一特性生成光学眼图并对模块进行常规测试。在53.125 Gbit/s和106.25 Gbit/s下的光学眼图质量都非常好。</p>
<p>对于53.125 Gbit/s模式（图19）的TDECQ（发射器和色散眼闭合四进制）小于1.0 dB，对于106.25 Gbit/s模式（图20）在2.0 dB范围内。由于光引擎是为100 Gbit/s操作优化的，因此在50 Gbit/s时的性能非常好。两种应用的TDECQ性能均远低于IEEE规范。</p>
<p>我们正在通过进一步优化DSP与光引擎接口处的均衡化来改善106.25 Gbit/s模式的TDECQ性能。</p>
<h3 id="系统级应用"><a class="markdownIt-Anchor" href="#系统级应用"></a> 系统级应用</h3>
<p>图21显示了16个这样的2.5D光引擎模块（其中一个是图14的带盖版本，如图21插图所示），它们被组装在一个共同的高速PCB上，PCB上配有12.8 Tbit/s的Teralynx7TM主交换ASIC。该PCB通过中间连接器连接到主板上，主板上具有电源、冷却风扇、CPU、内存等，这些都是在机箱中操作所需的。</p>
<p>该交换机在最近的现场演示中传输了流量。</p>
<h3 id="结论"><a class="markdownIt-Anchor" href="#结论"></a> 结论</h3>
<p><img src="/pictures/image-20241128153309469.png" alt="image-20241128153309469" /></p>
<h3 id="结论-2"><a class="markdownIt-Anchor" href="#结论-2"></a> 结论</h3>
<p>异构集成是实现更高速光学组件的关键。消除引线键合和其他信号不连续的来源是提升高速和改善热性能的关键。</p>
<p>有多种异构集成的方法，我们在本文中探讨了一种。这里讨论的方法使用硅光子芯片作为二维集成的中介层。这个带有TSV和背面焊点的中介层组装在高速基板上，以进行最终的2.5D组装。</p>
<p>这种方法可以扩展，以在一个公共基板上包含多个二维结构，从而制造具有扩展功能的光学组件，或者使光学组件与更大的ASIC（如交换机）集成，以实现在公共基板上的CPO。这些CPO随后可以用于形成交换机和光模块共置的非常紧凑的系统。</p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2024/11/27/Developments-of-VCSEL-based-transceivers-for-Co-Packaging-from-IBM/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2024/11/27/Developments-of-VCSEL-based-transceivers-for-Co-Packaging-from-IBM/" class="post-title-link" itemprop="url">Developments-of-VCSEL-based-transceivers-for-Co-Packaging-from-IBM</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>

              <time title="创建时间：2024-11-27 10:51:53" itemprop="dateCreated datePublished" datetime="2024-11-27T10:51:53+08:00">2024-11-27</time>
            </span>
              <span class="post-meta-item">
                <span class="post-meta-item-icon">
                  <i class="fa fa-calendar-check-o"></i>
                </span>
                <span class="post-meta-item-text">更新于</span>
                <time title="修改时间：2024-11-29 15:33:50" itemprop="dateModified" datetime="2024-11-29T15:33:50+08:00">2024-11-29</time>
              </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>2.9k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>3 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <p>参考文献：<a href="/download/Developments_of_VCSEL-based_transceivers_for_Co-Packaging.pdf" download>Developments-of-VCSEL-based-transceivers-for-Co-Packaging-from-IBM </a> 2023.</p>
<h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>本文介绍了最近在基于VCSEL的收发器方面的行业发展，这些收发器设计为与 ASIC（如 CPU、GPU 和数据中心交换机）在第一层封装中共同封装。© 2023 作者</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>与主要数据源集成电路(IC)在同一第一层封装中封装光收发器（即共同封装）是当前研究和开发的主题。最近，在这个主题上举行了一些备受关注的重要会议研讨会[1][2]。光网络论坛（OIF）成立了一个共同封装框架小组，该小组迄今已完成了一个基于硅光子的3.2Tb/s共同封装光模块的规范，目前正在制定外部激光源的规范[3]。吸引大量关注的共同封装给人的印象可能是它是一种新的光封装概念。但实际上，这并不新鲜。第一个使用共同封装光学的商业系统是在十多年前部署的[4]。这个第一个系统中使用的光收发器是850nm VCSEL基收发器，具有12个10Gb/s NRZ通道[5]。2010年，这个商业系统中包括了224个与8个交换芯片共同封装的收发器，带来22.4Tbps的吞吐量。今天，基于VCSEL的共同封装仍在开发和研究中。该短距离技术（可达100米）在数据中心机架内的xPU到xPU连接以及交换机到交换机和交换机到xPU的连接中有共同封装的应用。VCSEL在光通信中是一个重要的主力，并继续代表市场上最低成本和最低能耗的光链路解决方案。本文将报道最近行业为将基于VCSEL的共同封装重新推向市场所做的努力。</p>
<h3 id="近期进展"><a class="markdownIt-Anchor" href="#近期进展"></a> 近期进展</h3>
<p>日本最近资助了名为BRIGHTEN的NICT B5G研究项目[6]，目标是为400G创建共同封装技术，使用16个25G通道，功耗小于5W，面积小于10mm²[6]。参与该项目的两家公司是古河电气工业[7]和富士通[8]。古河电气工业开发了一种单波长、8通道的56Gbps PAM4收发器，使用1060nm的VCSEL。VCSEL由一个线性阵列的顶发射器组成。整体封装的占地面积为15.9 x 7.7mm²，包括一个间距为0.3mm、具有231个引脚的六边形排列LGA接口。该收发器中的通道已在4.4米的多模光纤上以56Gbps PAM4运行，误码率（BER）低于10^-12。富士通开发了一种16通道、25Gb/s NRZ收发器，使用十六个以40um间距呈六边形排列的1060nm底部发射VCSEL，以直接匹配16芯多芯光纤的芯。他们的光引擎尺寸为7 x 10mm²，安装在一个7.8 x 16mm²的封装内，封装具有一个231引脚、0.3mm间距、六边形的LGA接口。</p>
<p>惠普企业（HPE）一直在开发一种基于多波长VCSEL的共同封装收发器[9]。他们将四个由6个器件组成的线性VCSEL阵列排列在一个特殊的连接套管下，该套管还包含光学复用器和解复用器元件。通过将光学复用器和解复用器元件移动到连接套管中，他们能够创建一种可回流焊技术，并消除了LGA接口。使用的四个波长是990nm、1015nm、1040nm和1065nm。1065nm器件的可靠性数据显示，在170℃和8mA偏置下运行10000小时无故障。这项技术的初始版本在600Gbps时展示，24个VCSEL每个以25Gbps NRZ运行。后来版本扩展至1.2Tbps，每个VCSEL以56Gbps PAM4运行，并在一个BTB连接中实现BER &lt; 10^-12[10]。使用一种峰值带宽集中在1060nm的特殊多模光纤，他们能够在100米距离上展示50Gbps PAM4，BER &lt; 10^-12。这项工作的一个令人印象深刻的方面是文献[10]中报道的两个系统演示。第一个是在含有多个连接器的10米全链路上1.2Tbps的双向操作。每通道的数据速率为53.125Gbps，平均BER &lt; 5x10^-6，测试了超过10个模块。第二个演示中有20个收发器共同封装在两个12.8Tbps的交换机周围。</p>
<p>IBM和Coherent（前身为II-VI/Finisar）在一个名为MOTION（节点上集成多波长光收发器）的美国政府项目上合作多年，以创建基于VCSEL的高速共同封装收发器，重点在于实现每比特非常低的能耗[11][12]。该项目分为两个阶段，第一阶段于2020年结束。在第一阶段，开发了一种单波长VCSEL基的900 Gb/s收发器，具有16个通道，每通道56 Gb/s NRZ，能耗为4 pJ/比特。由于不需要前向纠错，这种NRZ调制格式仍是xPUs使用的主流格式，具有最低的延迟和最低的每比特能耗。在之前的系统中使用LGA进行共同封装后[4]，IBM主要专注于可回流焊的封装，尽管对于其他用户提供了LGA选项。直接焊接共同封装的收发器避免了与LGA相关的所有问题，例如信号完整性下降、成本增加、收发器和层压板的机械负荷增加、热路径受限以及LGA负载机制占用的额外空间。同时，焊接件在补强后不能再更换，因此要求技术具有更高水平的可靠性。（有人可以争论说，LGA插座模块也无法现场更换）。由于激光器通常是光收发器中最不可靠的组件，MOTION的方案是为每个通道提供额外的备用VCSEL。可靠性计算表明，这种2:1的备用方案将可靠性提高了近3个数量级[13]。备用不需要额外的光纤，因为备用和主VCSEL可以通过偏振复用耦合到同一光纤中[13]。这种备用方案的另一个重要方面是，其部署备用所需时间为约100纳秒，比更换可插拔光学器件快约9个数量级[14]。在MOTION的第二阶段，数据速率和通道数量将加倍，每比特的能耗将减半[12]。下表1比较了MOTION项目阶段1和阶段2的主要规格差异。</p>
<p><img src="/pictures/image-20241127105550607.png" alt="image-20241127105550607" /></p>
<p>MOTION第二阶段的另一个方面是由IBM的服务器封装组进行的可行性研究[15]。图1展示了该可行性研究中使用的层压板的图像。左侧显示了在封盖前焊接到层压板上的四个MOTION模块，右侧则显示了在封盖和光纤带插入后的五模块版本。20个层压板（80个MOTION模块）经受了5个周期的-40°C/+60°C热冲击，然后被分成4组，每组5个，分别进行深度热循环（DTC，-40°C/+125°C，1500周期）、加速热循环（ATC，0°C/+100°C，3000周期）、高温存储（HTS，+125°C，2000小时）或85°C/85%RH温湿度（T&amp;H，1000小时）测试。这20个模块在热性能方面没有显示出显著的降解。另外一组17个层压板仅经受了1500个周期的DTC。这组在DTC周期后期（&gt;1000周期）出现了一些层压板失效，但这对现场应用的可靠性没有构成风险。</p>
<p><img src="/pictures/image-20241127105628515.png" alt="image-20241127105628515" /></p>
<h3 id="结束语"><a class="markdownIt-Anchor" href="#结束语"></a> 结束语</h3>
<p>共同封装的优势之一是降低功耗。基于VCSEL的解决方案在实现这一目标方面最有希望。日本项目的目标是实现8pJ/bit，而MOTION项目的目标是小于4pJ/bit，这将对此进行验证。在高性能计算系统和超大规模数据中心中使用的大多数链路长度均小于100米。这是VCSEL最为优化并被大量部署的距离。利用这些大量应用，以及VCSEL在并行链路中先前的商业化经验，使当前行业专注的基于VCSEL的共同封装开发在实现成功方面处于有利地位。</p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

        
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block home" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="http://example.com/2024/11/27/FOWLP-and-Si-Interposer-for-High-Speed-Photonic/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
      <meta itemprop="name" content="Yaotian Zhao shineskys@outlook.com">
      <meta itemprop="description" content="You succeed when your peers understand your work and use it to motivate their own.">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="ZhaoYaotian's Blogs">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          
            <a href="/2024/11/27/FOWLP-and-Si-Interposer-for-High-Speed-Photonic/" class="post-title-link" itemprop="url">FOWLP-and-Si-Interposer-for-High-Speed-Photonic-from A star and IME</a>
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="fa fa-calendar-o"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>
              

              <time title="创建时间：2024-11-27 09:31:22 / 修改时间：10:53:07" itemprop="dateCreated datePublished" datetime="2024-11-27T09:31:22+08:00">2024-11-27</time>
            </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="fa fa-file-word-o"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>4.8k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="fa fa-clock-o"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>4 分钟</span>
            </span>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
          <p>用于高速光子封装的扇出晶圆级封装（FOWLP）和硅中介层技术</p>
<p>参考文献：<a href="/download/FOWLP_and_Si-Interposer_for_High-Speed_Photonic_Packaging.pdf" download>用于高速光子封装的扇出晶圆级封装（FOWLP）和硅中介层技术 </a> 2021.</p>
<h3 id="摘要"><a class="markdownIt-Anchor" href="#摘要"></a> 摘要</h3>
<p>这里描述了用于电子集成电路（EIC）和光子集成电路（PIC）的扇出晶圆级封装（FOWLP）和硅中介层集成平台。这两个平台能够支持下一代光引擎的高速集成和可扩展设计。通过一种简单的新颖解决方案实现了FOWLP上PIC的集成。在PIC的末端设计了一个额外的硅基板部分，在FOWLP嵌入过程中保护光学输入/输出。而对于贯穿硅中介层，除了提供EIC和PIC，还包括用于光纤与PIC组件的无源对准功能。</p>
<h3 id="背景介绍"><a class="markdownIt-Anchor" href="#背景介绍"></a> 背景介绍</h3>
<p>数据中心对更高数据带宽的不断增加的需求推动了对更高速、更小尺寸和可扩展集成光引擎（OE）的要求。OE由各种电子集成电路（EIC）和光子集成电路（PIC）组成，以实现光/电（O/E）信号转换。随着半导体器件技术的进步，封装和集成技术已成为实现OE以满足数据中心超过800Gbps高数据带宽要求的制约因素。因此，开发一种具有成本效益的PIC和EIC封装平台以实现高数据速率的OE是重要的。集成和封装技术必须支持光信道数量的扩展，并提供各通道PIC和EIC之间大于100Gbps的高速电互连。先进的晶圆级封装已成功应用于最先进的FPGA集成电路、智能手机应用处理器和GPU单元中，以提供传统封装无法获得的功率-性能-尺寸提升。先进晶圆级封装的一大优势是能够实现异构集成，从而可以将不同技术（CMOS、SiGe、SOI、PIC、III-V半导体等）的集成电路独立优化并紧密集成在小尺寸封装中，以实现功率、性能、尺寸和成本的优化，这在单片集成中是无法实现的。</p>
<p>数据中心的光引擎（OE）使用来自不同技术的集成电路，如用于驱动器和放大器的CMOS/SiGe以及III-V激光器。这些集成电路需要集成在非常小的系统级封装中，以能够传输光信号并将其转换为电信号（反之亦然），以便由交换机、FPGA或其他ASIC进行处理。因此，由先进的晶圆级封装推动的电子-光子异构集成是一种实现数据中心高速光引擎的有前途的技术。</p>
<p>为了获得最佳速度性能，电子集成电路（EIC）直接集成在光子集成电路（PIC）之上。目前，硅光子技术是最有前途的技术，能够提供必要的性能和最高的功能集成。此处的PIC是一个主动中介层，它不仅包含光子电路，还为EIC和外部布线与集成提供必要的物理区域。然而，这是一个昂贵的解决方案，因为PIC需要额外的大面积来支持EIC。此外，为了实现高速集成，PIC的主动中介层需要使用贯穿硅通孔（TSV）。在PIC上制造TSV需要许多复杂的工艺步骤。此外，硅光子电路是在200mm晶圆而不是300mm晶圆上制造的。这使得这种集成解决方案的成本对于大多数商业应用不具有吸引力。替代方案是使用多种复杂的定制多重装配技术进行多芯片模块的集成。然而，由于复杂的装配要求和有限的扩展能力，这种方案并不受青睐。</p>
<p>IME目前正在开发两个基于扇出晶圆级封装（FOWLP）和硅中介层的封装平台，以满足EIC和PIC的集成要求。第一个方案基于已建立的FOWLP技术，该技术已被证明适用于数字和射频/mm波应用的集成。FOWLP具有良好的射频性能，允许多芯片异构集成，非常适合此种高性能OE应用。对于具有高电阻带宽的硅中介层，它支持PIC和EIC的集成。此外，它可以为光纤与PIC的无源组装提供亚微米级对准功能。</p>
<h3 id="光子扇出晶圆级封装photonic-fowlp"><a class="markdownIt-Anchor" href="#光子扇出晶圆级封装photonic-fowlp"></a> 光子扇出晶圆级封装（PHOTONIC FOWLP）</h3>
<p>这种扇出晶圆级封装（FOWLP）集成平台用于高速PIC和EIC集成。它成本低，并利用了FOWLP在电子半导体封装开发方面的先进性。目前，仅在FOWLP中演示了具有垂直耦合的PIC，边缘PIC的集成仍然是一个巨大挑战。这是因为嵌入的模制料在光信号光谱中不透明，在成型后光信号无法从PIC边缘的光学输入/输出耦合出来。光学输入/输出对污染非常敏感，因为光信号的波长很短（约1.3μm到约1.5μm），抛光和清洁封装以恢复PIC边缘输入/输出既具有挑战性又耗时。为了解决这个问题，边缘的PIC光学输入/输出将设计一个额外的硅缓冲区，如图所示。硅缓冲区只是PIC硅基板的一个额外部分，超出了边缘光耦合电路。带有此缓冲区设计的PIC随后嵌入到FOWLP工艺中。PIC缓冲区保护光学输入/输出，并且仅在单独过程期间被切割掉，以暴露PIC光学输入/输出。根据应用需求，EIC可以嵌入在PIC旁边，也可以集成在FOWLP PIC的顶部。</p>
<p><img src="/pictures/image-20241127095241202.png" alt="image-20241127095241202" /></p>
<p>FOWLP的扩展模制区域用于支持通过重布线层（RDL）实现的电气横向和纵向连接。RDL可以提供非常细的线宽连接，并通过良好的阻抗控制减少寄生元件，以支持高速连接。PIC和EIC可以横向集成，间距小于500μm。这样可以实现非常短的电气长度和良好的互连匹配，以支持高速和高密度集成。贯穿模制料的通孔（TMV）可以在FOWLP上设计，并可以将EIC直接堆叠在PIC顶部实现3D集成。虽然这有助于减少封装尺寸，但增加了设计和工艺的复杂性。</p>
<p>示意图展示了使用FOWLP的横向集成PIC和EIC方案。EIC包括光子调制器的驱动器和用于EIC中光电探测器的跨阻放大器（TiA）。FOWLP被设计用于基板上的覆晶封装。覆晶封装受到青睐，因为它可以为主板上的交换机IC或ASIC提供高速和高带宽连接。此外，覆晶封装允许散热器直接设计在EIC的背面，以降低热效应。</p>
<p><img src="/pictures/image-20241127095423937.png" alt="image-20241127095423937" /></p>
<p><img src="/pictures/image-20241127095525980.png" alt="image-20241127095525980" /></p>
<p>在这种集成设计中，PIC和EIC之间以及EIC与外部电路之间的高速信号线通常使用差分传输线进行设计。1.0毫米长度的差分传输线性能通过3D电磁仿真器进行建模。模制料的典型介电常数和损耗正切分别约为3.4和0.008。仿真结果表明，其回波损耗大于30dB，插入损耗在100GHz下小于0.15dB。仿真结果表明，FOWLP互连具有较大的带宽，能够支持光引擎中的高速数字信号。通过短互连设计实现了这些高电气性能。</p>
<p><img src="/pictures/image-20241127095553382.png" alt="image-20241127095553382" /></p>
<h4 id="fowlp光子工艺"><a class="markdownIt-Anchor" href="#fowlp光子工艺"></a> FOWLP光子工艺</h4>
<p>模制PIC的关键挑战是防止光子输入/输出端面的污染。首先，在距离光子输入/输出较远的地方对PIC进行分割或切割，以形成缓冲区。缓冲区在后续的模制过程中用于保护光子输入/输出端面。</p>
<p>这里描述了一种可能的FOWLP主要工艺。步骤与IME开发的RDL优先工艺类似。附加工艺步骤是在过程中形成止流环（也称为挡墙）。如果需要，止流环可以用聚合物或其他合适的材料形成，用于防止在后续步骤中底填料流入光学输入/输出区域或保护区。在单独切割过程中，设计PIC缓冲区以及其周围的模具一起在步骤7中被切割掉。EIC和PIC带有光学边缘耦合的FOWLP形成后，集成的光子FOWLP模块可以覆晶封装到主光学电路板或基板上进行主要集成。该工艺与FOWLP工艺兼容。IME目前正在开发完整的工艺并评估光学耦合性能。</p>
<p><img src="/pictures/image-20241127095744757.png" alt="image-20241127095744757" /></p>
<p><img src="/pictures/image-20241127095759859.png" alt="image-20241127095759859" /></p>
<p><img src="/pictures/image-20241127095807880.png" alt="image-20241127095807880" /></p>
<h4 id="光子贯穿硅中介层photonic-through-si-interposer"><a class="markdownIt-Anchor" href="#光子贯穿硅中介层photonic-through-si-interposer"></a> 光子贯穿硅中介层（PHOTONIC THROUGH SI-INTERPOSER）</h4>
<p>另一种用于EIC和PIC的集成平台是基于贯穿硅中介层（TSI），这种技术也已为高密度电气集成提供了良好的发展。该整体集成设计的示意图如图所示。TSI用于集成EIC和PIC，并支持PIC的光纤组装。硅中介层的主要优势在于能够为多通道光纤的对准和组装提供高精度对准功能。对于所有光子通信电路，PIC的光信号最终必须耦合到光纤以实现外部连接。光纤组装需要实现小于2或1微米范围内的高对准精度，以确保良好的光耦合效率。</p>
<p><img src="/pictures/image-20241127095938546.png" alt="image-20241127095938546" /></p>
<p>在这种光纤到PIC的组装解决方案中，硅中介层作为底层基板，用于支持PIC和容纳光纤阵列的光纤块。PIC和光纤块的对准通过放置在硅中介层深槽或U型槽中的一对对准或假光纤实现。硅中介层沿其长度设计了一组U型槽。U型槽是通过与PIC和TSI兼容的干法刻蚀工艺形成的。</p>
<p>PIC和光纤块也将在其长度方向上设计一组匹配的U型槽。当PIC和光纤块面向下组装到硅中介层上，并且PIC和光纤块的U型槽与硅中介层的假光纤对齐时，只有U型槽的边缘会实际接触假光纤。图示展示了使用U型槽边缘支持光纤的概念。通过这种方式，光纤的光轴和PIC波导可以实现自对准，并且垂直高度偏移由深槽的宽度和假光纤的直径决定。</p>
<p>假光纤作为标准裸光纤，因为其固有的高精度直径且成本低廉，被用作圆柱形机械对准与支撑特征。标准裸光纤具有非常精确的直径，约为125µm(直径) ±0.7μm。此光纤到PIC对准解决方案仅依赖于用于支撑对准光纤的U型槽边缘。U型槽的深度和轮廓并不关键，因为它与U型槽没有任何物理接触。由于环氧树脂将应用于U型槽以安装对准光纤，U型槽的深度只需要足够深以容纳环氧树脂的体积而不抬升光纤或影响光纤的位置。有关硅中介层设计的更多详细信息可以在相关文献中找到。</p>
<p><img src="/pictures/image-20241127100051110.png" alt="image-20241127100051110" /></p>
<p>需要注意的是，耦合效率还取决于PIC光耦合器的性能。通常使用光耦合器来减小由于光纤和光波导之间的大模态尺寸不匹配而导致的耦合损失。除了具备低耦合损失外，光耦合器还应具有较大的错位容差，以降低对准精度的要求。出于这些原因，悬臂耦合器设计相比典型的反锥形耦合器而言更受欢迎。据报道，悬臂耦合器在横截面错位超过2μm时有1dB的额外损失，而在光纤方向超过40μm时表现良好。悬臂耦合器的性能很好地满足了该硅中介层集成平台的要求。</p>
<p>PIC和EIC都采用覆晶方式组装在硅中介层上。通常，中介层的前侧电气连接通过BEOL（后端工艺）形成，支持使用微焊料凸点的裸片组装。通常可以在硅中介层的顶侧形成最多三个BEOL以支持前侧布线。最小的BEOL线宽大约为0.8μm，这足以支持PIC和EIC之间的所有电气布线。中介层背面的电气连接使用具有更大线宽分辨率的RDL（重布线层）形成。由于顶部的BEOL可能已经提供了所有电气布线，因此背面的RDL主要用于支持硅中介层到基板或PCB的焊料凸点组装。BEOL和RDL之间的电气连接使用TSV（贯穿硅通孔）。TSV有助于克服线键的带宽限制电感，并增加互连的I/O密度。为了实现高速电气连接，需要使用高电阻率的硅晶圆以减少电气损耗。</p>
<p>对于TSI集成，TSV的长度必须大于U型槽的深度。假光纤设计为由U型槽的边缘支撑，因此U型槽的深度需要足够深以容纳环氧树脂而不会溢出或推起假光纤。基于初步设计，U型槽的深度需要超过50μm，但为了防止在操作过程中硅中介层断裂，建议将硅中介层的高度增加到约200μm。</p>
<p>一个高度为200μm的差分GSSG TSV的电磁模拟响应如下所示。TSV的典型长宽比为1:10，因此对于200μm高度的TSV，其直径约为20μm。TSV的间距设为100μm，使用电阻率为700Ω.cm的高电阻晶圆。根据模拟结果，理想的插入损耗小于0.5dB，回波损耗超过10dB，高达100GHz。模拟结果再次表明，TSI能够支持数据中心光引擎的高速高密度EIC和PIC集成。</p>
<p><img src="/pictures/image-20241127100149842.png" alt="image-20241127100149842" /></p>
<p><img src="/pictures/image-20241127100159772.png" alt="image-20241127100159772" /></p>
<h4 id="结论"><a class="markdownIt-Anchor" href="#结论"></a> 结论</h4>
<p>这里提出了两种EIC和PIC集成平台。扇出晶圆级封装（FOWLP）和贯穿硅中介层（TSI）平台允许PIC和EIC紧密集成，并具有高密度布线。这有助于提高电气性能并减小尺寸，以满足当前和未来数据中心光引擎的要求。对于FOWLP平台，已经展示了实现边缘耦合PIC嵌入的主要解决方案。在PIC上设计了一个额外的硅基板部分用于保护光学输入/输出。在FOWLP工艺后，这个额外的硅基板部分被切割掉，以暴露PIC光学输入/输出。该设计简单且与当前的FOWLP工艺兼容。这将使高速光子电路能够通过具有成本效益的FOWLP集成。</p>
<p>对于贯穿硅中介层集成平台，除了提供高速PIC和EIC集成外，它还为光纤到PIC组件提供对准功能。结合PIC光学耦合器，光纤可以使用无源对准进行对准，这是光子封装面临的主要挑战之一。</p>
<p>此项工作部分由ASTAR的Accelerate资助（ETPL/18-GAP056-R20A）。</p>

      
    </div>

    
    
    
      <footer class="post-footer">
        <div class="post-eof"></div>
      </footer>
  </article>
  
  
  

  </div>

  
  <nav class="pagination">
    <a class="extend prev" rel="prev" href="/page/2/"><i class="fa fa-angle-left" aria-label="上一页"></i></a><a class="page-number" href="/">1</a><a class="page-number" href="/page/2/">2</a><span class="page-number current">3</span><a class="page-number" href="/page/4/">4</a><span class="space">&hellip;</span><a class="page-number" href="/page/14/">14</a><a class="extend next" rel="next" href="/page/4/"><i class="fa fa-angle-right" aria-label="下一页"></i></a>
  </nav>



          </div>
          

<script>
  window.addEventListener('tabs:register', () => {
    let activeClass = CONFIG.comments.activeClass;
    if (CONFIG.comments.storage) {
      activeClass = localStorage.getItem('comments_active') || activeClass;
    }
    if (activeClass) {
      let activeTab = document.querySelector(`a[href="#comment-${activeClass}"]`);
      if (activeTab) {
        activeTab.click();
      }
    }
  });
  if (CONFIG.comments.storage) {
    window.addEventListener('tabs:click', event => {
      if (!event.target.matches('.tabs-comment .tab-content .tab-pane')) return;
      let commentClass = event.target.classList[1];
      localStorage.setItem('comments_active', commentClass);
    });
  }
</script>

        </div>
          
  
  <div class="toggle sidebar-toggle">
    <span class="toggle-line toggle-line-first"></span>
    <span class="toggle-line toggle-line-middle"></span>
    <span class="toggle-line toggle-line-last"></span>
  </div>

  <aside class="sidebar">
    <div class="sidebar-inner">

      <ul class="sidebar-nav motion-element">
        <li class="sidebar-nav-toc">
          文章目录
        </li>
        <li class="sidebar-nav-overview">
          站点概览
        </li>
      </ul>

      <!--noindex-->
      <div class="post-toc-wrap sidebar-panel">
      </div>
      <!--/noindex-->

      <div class="site-overview-wrap sidebar-panel">
        <div class="site-author motion-element" itemprop="author" itemscope itemtype="http://schema.org/Person">
    <img class="site-author-image" itemprop="image" alt="Yaotian Zhao shineskys@outlook.com"
      src="/images/9aa3bf3c6f21ca21e768b6fd4d37c90.jpg">
  <p class="site-author-name" itemprop="name">Yaotian Zhao shineskys@outlook.com</p>
  <div class="site-description" itemprop="description">You succeed when your peers understand your work and use it to motivate their own.</div>
</div>
<div class="site-state-wrap motion-element">
  <nav class="site-state">
      <div class="site-state-item site-state-posts">
          <a href="/archives">
          <span class="site-state-item-count">135</span>
          <span class="site-state-item-name">日志</span>
        </a>
      </div>
      <div class="site-state-item site-state-tags">
            <a href="/tags/">
        <span class="site-state-item-count">9</span>
        <span class="site-state-item-name">标签</span></a>
      </div>
  </nav>
</div>
  <div class="links-of-author motion-element">
      <span class="links-of-author-item">
        <a href="https://scholar.google.com/citations?user=9Uc2du4AAAAJ&hl=zh-CN" title="Scholar → https:&#x2F;&#x2F;scholar.google.com&#x2F;citations?user&#x3D;9Uc2du4AAAAJ&amp;hl&#x3D;zh-CN" rel="noopener" target="_blank"><i class="fa fa-fw fa-graduation-cap"></i>Scholar</a>
      </span>
      <span class="links-of-author-item">
        <a href="https://otip.sjtu.edu.cn/member/ZhaoYaotian" title="OTIP → https:&#x2F;&#x2F;otip.sjtu.edu.cn&#x2F;member&#x2F;ZhaoYaotian" rel="noopener" target="_blank"><i class="fa fa-fw fa-users"></i>OTIP</a>
      </span>
  </div>



      </div>

    </div>
  </aside>
  <div id="sidebar-dimmer"></div>


      </div>
    </main>

    <footer class="footer">
      <div class="footer-inner">
        

<div class="copyright">
  
  &copy; 
  <span itemprop="copyrightYear">2025</span>
  <span class="with-love">
    <i class="fa fa-user"></i>
  </span>
  <span class="author" itemprop="copyrightHolder">Yaotian Zhao shineskys@outlook.com</span>
    <span class="post-meta-divider">|</span>
    <span class="post-meta-item-icon">
      <i class="fa fa-area-chart"></i>
    </span>
      <span class="post-meta-item-text">站点总字数：</span>
    <span title="站点总字数">402k</span>
    <span class="post-meta-divider">|</span>
    <span class="post-meta-item-icon">
      <i class="fa fa-coffee"></i>
    </span>
      <span class="post-meta-item-text">站点阅读时长 &asymp;</span>
    <span title="站点阅读时长">6:06</span>
</div><script color="0,0,255" opacity="0.5" zIndex="-1" count="99" src="https://lib.baomitu.com/canvas-nest.js/1.0.1/canvas-nest.js"></script>

        
<div class="busuanzi-count">
  <script async src="https://busuanzi.ibruce.info/busuanzi/2.3/busuanzi.pure.mini.js"></script>
    <span class="post-meta-item" id="busuanzi_container_site_uv" style="display: none;">
      <span class="post-meta-item-icon">
        <i class="fa fa-user"></i>
      </span>
      <span class="site-uv" title="总访客量">
        <span id="busuanzi_value_site_uv"></span>
      </span>
    </span>
    <span class="post-meta-divider">|</span>
    <span class="post-meta-item" id="busuanzi_container_site_pv" style="display: none;">
      <span class="post-meta-item-icon">
        <i class="fa fa-eye"></i>
      </span>
      <span class="site-pv" title="总访问量">
        <span id="busuanzi_value_site_pv"></span>
      </span>
    </span>
</div>








      </div>
    </footer>
  </div>

  
  <script src="/lib/anime.min.js"></script>
  <script src="//cdn.jsdelivr.net/npm/pangu@4/dist/browser/pangu.min.js"></script>
  <script src="/lib/velocity/velocity.min.js"></script>
  <script src="/lib/velocity/velocity.ui.min.js"></script>

<script src="/js/utils.js"></script>

<script src="/js/motion.js"></script>


<script src="/js/schemes/pisces.js"></script>


<script src="/js/next-boot.js"></script>




  




  
<script src="/js/local-search.js"></script>











<script>
if (document.querySelectorAll('pre.mermaid').length) {
  NexT.utils.getScript('//cdn.jsdelivr.net/npm/mermaid@8/dist/mermaid.min.js', () => {
    mermaid.initialize({
      theme: 'dark',
      logLevel: 3,
      flowchart: { curve: 'linear' },
      gantt: { axisFormat: '%m/%d/%Y' },
      sequence: { actorMargin: 50 }
    });
  }, window.mermaid);
}
</script>


  

  

  


</body>
</html>
