Fitter report for Project
Wed Nov 23 00:35:07 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 23 00:35:06 2022       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Project                                     ;
; Top-level Entity Name              ; Project                                     ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 39,444 / 49,760 ( 79 % )                    ;
;     Total combinational functions  ; 39,430 / 49,760 ( 79 % )                    ;
;     Dedicated logic registers      ; 366 / 49,760 ( < 1 % )                      ;
; Total registers                    ; 366                                         ;
; Total pins                         ; 63 / 360 ( 18 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.5%      ;
;     Processor 3            ;   8.5%      ;
;     Processor 4            ;   8.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; Project        ;              ; B          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Project        ;              ; R          ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 39956 ) ; 0.00 % ( 0 / 39956 )       ; 0.00 % ( 0 / 39956 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 39956 ) ; 0.00 % ( 0 / 39956 )       ; 0.00 % ( 0 / 39956 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 39938 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/output_files/Project.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 39,444 / 49,760 ( 79 % ) ;
;     -- Combinational with no register       ; 39078                    ;
;     -- Register only                        ; 14                       ;
;     -- Combinational with a register        ; 352                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 33881                    ;
;     -- 3 input functions                    ; 4313                     ;
;     -- <=2 input functions                  ; 1236                     ;
;     -- Register only                        ; 14                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 38610                    ;
;     -- arithmetic mode                      ; 820                      ;
;                                             ;                          ;
; Total registers*                            ; 366 / 51,509 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 366 / 49,760 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 2,586 / 3,110 ( 83 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 63 / 360 ( 18 % )        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )           ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )          ;
;                                             ;                          ;
; M9Ks                                        ; 0 / 182 ( 0 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )            ;
; ADC blocks                                  ; 0 / 2 ( 0 % )            ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global signals                              ; 14                       ;
;     -- Global clocks                        ; 14 / 20 ( 70 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Remote update blocks                        ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 31.1% / 30.2% / 32.4%    ;
; Peak interconnect usage (total/H/V)         ; 69.3% / 67.1% / 72.3%    ;
; Maximum fan-out                             ; 10410                    ;
; Highest non-global fan-out                  ; 10410                    ;
; Total fan-out                               ; 152391                   ;
; Average fan-out                             ; 3.81                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 39444 / 49760 ( 79 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 39078                  ; 0                              ;
;     -- Register only                        ; 14                     ; 0                              ;
;     -- Combinational with a register        ; 352                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 33881                  ; 0                              ;
;     -- 3 input functions                    ; 4313                   ; 0                              ;
;     -- <=2 input functions                  ; 1236                   ; 0                              ;
;     -- Register only                        ; 14                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 38610                  ; 0                              ;
;     -- arithmetic mode                      ; 820                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 366                    ; 0                              ;
;     -- Dedicated logic registers            ; 366 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2586 / 3110 ( 83 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 63                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 13 / 24 ( 54 % )       ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 142                    ; 2                              ;
;     -- Registered Input Connections         ; 142                    ; 0                              ;
;     -- Output Connections                   ; 2                      ; 142                            ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 152395                 ; 154                            ;
;     -- Registered Connections               ; 80429                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 144                            ;
;     -- hard_block:auto_generated_inst       ; 144                    ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 7                      ; 2                              ;
;     -- Output Ports                         ; 56                     ; 1                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; clk_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 89                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; d      ; V10   ; 3        ; 31           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; hitSW  ; W6    ; 3        ; 16           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; l      ; V7    ; 3        ; 20           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; ri     ; V8    ; 3        ; 20           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; rst    ; B8    ; 7        ; 46           ; 54           ; 28           ; 183                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; u      ; V9    ; 3        ; 31           ; 0            ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; B[0]    ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[1]    ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[2]    ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[3]    ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[0]    ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[1]    ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[2]    ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[3]    ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0] ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1] ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2] ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3] ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4] ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5] ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6] ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0] ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1] ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2] ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3] ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4] ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5] ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6] ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0] ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1] ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2] ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3] ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4] ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5] ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6] ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; H_Sync  ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[0]    ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[1]    ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[2]    ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[3]    ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; V_Sync  ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 3        ; 9 / 48 ( 19 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 27 / 60 ( 45 % ) ; 3.3V          ; --           ;
; 7        ; 16 / 52 ( 31 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; HEX2[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX2[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; HEX3[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX3[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; R[0]                                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; rst                                            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX2[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX2[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX3[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX3[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX3[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX3[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; HEX1[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX1[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX1[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX1[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX2[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX4[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX4[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX3[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX1[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX2[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX4[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; HEX1[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX1[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX4[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX2[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX5[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX5[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX4[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX4[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; HEX5[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX5[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX5[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX4[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX5[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX5[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX6[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX6[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX6[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX6[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; V_Sync                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; B[3]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; H_Sync                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX6[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX6[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX6[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; B[0]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; B[2]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk_50                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; G[3]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; G[2]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; B[1]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; G[1]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; R[1]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; l                                              ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; V8       ; 138        ; 3        ; ri                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; V9       ; 160        ; 3        ; u                                              ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; V10      ; 162        ; 3        ; d                                              ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; G[0]                                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; hitSW                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; R[3]                                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; R[2]                                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                   ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------+
; SDC pin name                  ; U2|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                        ;
; Compensate clock              ; clock0                                                        ;
; Compensated input/output pins ; --                                                            ;
; Switchover type               ; --                                                            ;
; Input frequency 0             ; 50.0 MHz                                                      ;
; Input frequency 1             ; --                                                            ;
; Nominal PFD frequency         ; 10.0 MHz                                                      ;
; Nominal VCO frequency         ; 540.0 MHz                                                     ;
; VCO post scale K counter      ; 2                                                             ;
; VCO frequency control         ; Auto                                                          ;
; VCO phase shift step          ; 231 ps                                                        ;
; VCO multiply                  ; --                                                            ;
; VCO divide                    ; --                                                            ;
; Freq min lock                 ; 28.0 MHz                                                      ;
; Freq max lock                 ; 60.2 MHz                                                      ;
; M VCO Tap                     ; 0                                                             ;
; M Initial                     ; 1                                                             ;
; M value                       ; 54                                                            ;
; N value                       ; 5                                                             ;
; Charge pump current           ; setting 1                                                     ;
; Loop filter resistance        ; setting 19                                                    ;
; Loop filter capacitance       ; setting 0                                                     ;
; Bandwidth                     ; 450 kHz to 560 kHz                                            ;
; Bandwidth type                ; Medium                                                        ;
; Real time reconfigurable      ; Off                                                           ;
; Scan chain MIF file           ; --                                                            ;
; Preserve PLL counter order    ; Off                                                           ;
; PLL location                  ; PLL_1                                                         ;
; Inclk0 signal                 ; clk_50                                                        ;
; Inclk1 signal                 ; --                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                 ;
; Inclk1 signal type            ; --                                                            ;
+-------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 54   ; 25  ; 108.0 MHz        ; 0 (0 ps)    ; 9.00 (231 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; U2|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; R[0]     ; Missing drive strength ;
; R[1]     ; Missing drive strength ;
; R[2]     ; Missing drive strength ;
; R[3]     ; Missing drive strength ;
; G[0]     ; Missing drive strength ;
; G[1]     ; Missing drive strength ;
; G[2]     ; Missing drive strength ;
; G[3]     ; Missing drive strength ;
; B[0]     ; Missing drive strength ;
; B[1]     ; Missing drive strength ;
; B[2]     ; Missing drive strength ;
; B[3]     ; Missing drive strength ;
; H_Sync   ; Missing drive strength ;
; V_Sync   ; Missing drive strength ;
; HEX1[0]  ; Missing drive strength ;
; HEX1[1]  ; Missing drive strength ;
; HEX1[2]  ; Missing drive strength ;
; HEX1[3]  ; Missing drive strength ;
; HEX1[4]  ; Missing drive strength ;
; HEX1[5]  ; Missing drive strength ;
; HEX1[6]  ; Missing drive strength ;
; HEX2[0]  ; Missing drive strength ;
; HEX2[1]  ; Missing drive strength ;
; HEX2[2]  ; Missing drive strength ;
; HEX2[3]  ; Missing drive strength ;
; HEX2[4]  ; Missing drive strength ;
; HEX2[5]  ; Missing drive strength ;
; HEX2[6]  ; Missing drive strength ;
; HEX3[0]  ; Missing drive strength ;
; HEX3[1]  ; Missing drive strength ;
; HEX3[2]  ; Missing drive strength ;
; HEX3[3]  ; Missing drive strength ;
; HEX3[4]  ; Missing drive strength ;
; HEX3[5]  ; Missing drive strength ;
; HEX3[6]  ; Missing drive strength ;
; HEX4[0]  ; Missing drive strength ;
; HEX4[1]  ; Missing drive strength ;
; HEX4[2]  ; Missing drive strength ;
; HEX4[3]  ; Missing drive strength ;
; HEX4[4]  ; Missing drive strength ;
; HEX4[5]  ; Missing drive strength ;
; HEX4[6]  ; Missing drive strength ;
; HEX5[0]  ; Missing drive strength ;
; HEX5[1]  ; Missing drive strength ;
; HEX5[2]  ; Missing drive strength ;
; HEX5[3]  ; Missing drive strength ;
; HEX5[4]  ; Missing drive strength ;
; HEX5[5]  ; Missing drive strength ;
; HEX5[6]  ; Missing drive strength ;
; HEX6[0]  ; Missing drive strength ;
; HEX6[1]  ; Missing drive strength ;
; HEX6[2]  ; Missing drive strength ;
; HEX6[3]  ; Missing drive strength ;
; HEX6[4]  ; Missing drive strength ;
; HEX6[5]  ; Missing drive strength ;
; HEX6[6]  ; Missing drive strength ;
+----------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                               ; Entity Name     ; Library Name ;
+--------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-------------------------------------------------------------------+-----------------+--------------+
; |Project                             ; 39444 (7)     ; 366 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 63   ; 0            ; 39078 (7)     ; 14 (0)            ; 352 (0)          ; 0          ; |Project                                                          ; Project         ; work         ;
;    |Background:bg|                   ; 29745 (29745) ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29733 (29733) ; 0 (0)             ; 12 (12)          ; 0          ; |Project|Background:bg                                            ; Background      ; work         ;
;    |CursorUnit:U4|                   ; 413 (0)       ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 329 (0)       ; 0 (0)             ; 84 (0)           ; 0          ; |Project|CursorUnit:U4                                            ; CursorUnit      ; work         ;
;       |DrawCursor:U1|                ; 217 (217)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (215)     ; 0 (0)             ; 2 (2)            ; 0          ; |Project|CursorUnit:U4|DrawCursor:U1                              ; DrawCursor      ; work         ;
;       |MoveCursor:U2|                ; 196 (169)     ; 82 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (105)     ; 0 (0)             ; 82 (64)          ; 0          ; |Project|CursorUnit:U4|MoveCursor:U2                              ; MoveCursor      ; work         ;
;          |Generator:U1|              ; 27 (27)       ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)         ; 0 (0)             ; 18 (18)          ; 0          ; |Project|CursorUnit:U4|MoveCursor:U2|Generator:U1                 ; Generator       ; work         ;
;    |FSM_Game:U7|                     ; 592 (283)     ; 144 (24)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 446 (257)     ; 9 (6)             ; 137 (20)         ; 0          ; |Project|FSM_Game:U7                                              ; FSM_Game        ; work         ;
;       |Timer2:T2|                    ; 115 (94)      ; 53 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (61)       ; 1 (0)             ; 52 (33)          ; 0          ; |Project|FSM_Game:U7|Timer2:T2                                    ; Timer2          ; work         ;
;          |Generator:U|               ; 21 (21)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 1 (1)             ; 19 (19)          ; 0          ; |Project|FSM_Game:U7|Timer2:T2|Generator:U                        ; Generator       ; work         ;
;       |Timer2:T3|                    ; 86 (75)       ; 34 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (42)       ; 1 (0)             ; 33 (33)          ; 0          ; |Project|FSM_Game:U7|Timer2:T3                                    ; Timer2          ; work         ;
;          |Generator:U|               ; 11 (11)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 1 (1)             ; 0 (0)            ; 0          ; |Project|FSM_Game:U7|Timer2:T3|Generator:U                        ; Generator       ; work         ;
;       |Timer2Segment:T2S|            ; 61 (61)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)       ; 0 (0)             ; 0 (0)            ; 0          ; |Project|FSM_Game:U7|Timer2Segment:T2S                            ; Timer2Segment   ; work         ;
;       |Timer:T|                      ; 47 (7)        ; 33 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (1)        ; 1 (0)             ; 32 (6)           ; 0          ; |Project|FSM_Game:U7|Timer:T                                      ; Timer           ; work         ;
;          |Generator:Gen|             ; 40 (40)       ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)       ; 1 (1)             ; 26 (26)          ; 0          ; |Project|FSM_Game:U7|Timer:T|Generator:Gen                        ; Generator       ; work         ;
;    |Filter:U8|                       ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 2 (2)            ; 0          ; |Project|Filter:U8                                                ; Filter          ; work         ;
;    |Filter:U9|                       ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 2 (2)            ; 0          ; |Project|Filter:U9                                                ; Filter          ; work         ;
;    |GAMEOVER:GO|                     ; 6936 (6936)   ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6923 (6923)   ; 0 (0)             ; 13 (13)          ; 0          ; |Project|GAMEOVER:GO                                              ; GAMEOVER        ; work         ;
;    |PLL:U2|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|PLL:U2                                                   ; PLL             ; work         ;
;       |altpll:altpll_component|      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|PLL:U2|altpll:altpll_component                           ; altpll          ; work         ;
;          |PLL_altpll:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated ; PLL_altpll      ; work         ;
;    |Priority_Draw:U3|                ; 41 (41)       ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)       ; 0 (0)             ; 12 (12)          ; 0          ; |Project|Priority_Draw:U3                                         ; Priority_Draw   ; work         ;
;    |Score:U10|                       ; 225 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (1)       ; 0 (0)             ; 8 (8)            ; 0          ; |Project|Score:U10                                                ; Score           ; work         ;
;       |Score2Segment:U|              ; 216 (216)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (216)     ; 0 (0)             ; 0 (0)            ; 0          ; |Project|Score:U10|Score2Segment:U                                ; Score2Segment   ; work         ;
;    |Segment_Decoder:SEGM1|           ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|Segment_Decoder:SEGM1                                    ; Segment_Decoder ; work         ;
;    |Segment_Decoder:SEGM2|           ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|Segment_Decoder:SEGM2                                    ; Segment_Decoder ; work         ;
;    |Segment_Decoder:SEGM3|           ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|Segment_Decoder:SEGM3                                    ; Segment_Decoder ; work         ;
;    |Segment_Decoder:SEGM4|           ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|Segment_Decoder:SEGM4                                    ; Segment_Decoder ; work         ;
;    |Segment_Decoder:SEGM5|           ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|Segment_Decoder:SEGM5                                    ; Segment_Decoder ; work         ;
;    |Segment_Decoder:SEGM6|           ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |Project|Segment_Decoder:SEGM6                                    ; Segment_Decoder ; work         ;
;    |TargetBlue:U6|                   ; 611 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 599 (0)       ; 0 (0)             ; 12 (0)           ; 0          ; |Project|TargetBlue:U6                                            ; TargetBlue      ; work         ;
;       |drawTargetBlue:U|             ; 611 (611)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 599 (599)     ; 0 (0)             ; 12 (12)          ; 0          ; |Project|TargetBlue:U6|drawTargetBlue:U                           ; drawTargetBlue  ; work         ;
;    |TargetRed:U5|                    ; 705 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 697 (0)       ; 1 (0)             ; 7 (0)            ; 0          ; |Project|TargetRed:U5                                             ; TargetRed       ; work         ;
;       |drawTargetRed:U1|             ; 705 (705)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 697 (697)     ; 1 (1)             ; 7 (7)            ; 0          ; |Project|TargetRed:U5|drawTargetRed:U1                            ; drawTargetRed   ; work         ;
;    |VGA_Controller:U1|               ; 121 (0)       ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |Project|VGA_Controller:U1                                        ; VGA_Controller  ; work         ;
;       |VGA_Color:U1|                 ; 12 (12)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)       ; 0 (0)             ; 0 (0)            ; 0          ; |Project|VGA_Controller:U1|VGA_Color:U1                           ; VGA_Color       ; work         ;
;       |VGA_Gen_Signal:U3|            ; 16 (16)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)       ; 0 (0)             ; 0 (0)            ; 0          ; |Project|VGA_Controller:U1|VGA_Gen_Signal:U3                      ; VGA_Gen_Signal  ; work         ;
;       |VGA_Sync:U2|                  ; 93 (93)       ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 65 (65)          ; 0          ; |Project|VGA_Controller:U1|VGA_Sync:U2                            ; VGA_Sync        ; work         ;
+--------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; R[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; H_Sync  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; V_Sync  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clk_50  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; l       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; ri      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; u       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; d       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; hitSW   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; rst                                                                  ;                   ;         ;
;      - VGA_Controller:U1|VGA_Sync:U2|En                              ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[0]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[1]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[2]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[3]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[4]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[5]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[6]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[7]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[8]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[9]                                       ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[10]                                      ; 0                 ; 6       ;
;      - Priority_Draw:U3|RGB[11]                                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[4]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[5]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[6]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[7]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[8]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[9]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[10]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[11]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[12]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[13]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[14]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[15]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[16]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[17]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[18]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[19]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[20]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[21]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[22]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[23]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[24]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[25]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[26]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[27]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[28]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[29]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[30]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[31]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[0]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[1]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[2]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountX[3]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[0]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[1]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[2]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[3]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[4]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[5]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[6]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[7]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[8]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[9]                       ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[10]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[11]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[12]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[13]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[14]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[15]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[16]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[17]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[18]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[19]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[20]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[21]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[22]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[23]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[24]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[25]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[26]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[27]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[28]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[29]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[30]                      ; 0                 ; 6       ;
;      - VGA_Controller:U1|VGA_Sync:U2|CountY[31]                      ; 0                 ; 6       ;
;      - Score:U10|s[0]                                                ; 0                 ; 6       ;
;      - Score:U10|s[1]                                                ; 0                 ; 6       ;
;      - Score:U10|s[2]                                                ; 0                 ; 6       ;
;      - Score:U10|s[3]                                                ; 0                 ; 6       ;
;      - Score:U10|s[4]                                                ; 0                 ; 6       ;
;      - Score:U10|s[5]                                                ; 0                 ; 6       ;
;      - Score:U10|s[6]                                                ; 0                 ; 6       ;
;      - Score:U10|s[7]                                                ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[0]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[1]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[2]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[3]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[4]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[31]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[5]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[6]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[7]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[8]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[9]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[10]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[11]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[12]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[13]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[14]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[15]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[16]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[17]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[18]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[19]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[20]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[21]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[22]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[23]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[24]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[25]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[26]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[27]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[28]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[29]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[30]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[1]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[4]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[3]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[0]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[2]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[31]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[30]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[29]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[28]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[27]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[26]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[25]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[24]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[23]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[22]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[21]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[20]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[19]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[18]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[17]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[16]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[15]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[14]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[13]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[12]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[11]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[10]                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[8]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[7]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[6]                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[5]                             ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s9l                                           ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s10l                                          ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s11l                                          ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.EndG                                          ; 0                 ; 6       ;
;      - FSM_Game:U7|psB.s7                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psB.s0                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psB.s4                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psB.s1                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psB.s5                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psB.s3                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psB.s2                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psB.s6                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s1                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s11                                           ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s7                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s3                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s5                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s9                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s6                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s2                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s10                                           ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s4                                            ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s8                                            ; 0                 ; 6       ;
;      - Filter:U8|outpt                                               ; 0                 ; 6       ;
;      - Filter:U9|outpt                                               ; 0                 ; 6       ;
;      - FSM_Game:U7|comb~0                                            ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[9]                             ; 0                 ; 6       ;
;      - Filter:U8|Q[1]                                                ; 0                 ; 6       ;
;      - Filter:U8|Q[0]                                                ; 0                 ; 6       ;
;      - Filter:U8|Q[2]                                                ; 0                 ; 6       ;
;      - Filter:U9|Q[1]                                                ; 0                 ; 6       ;
;      - Filter:U9|Q[0]                                                ; 0                 ; 6       ;
;      - Filter:U9|Q[2]                                                ; 0                 ; 6       ;
;      - FSM_Game:U7|psR.s0                                            ; 0                 ; 6       ;
;      - PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ; 0                 ; 6       ;
; clk_50                                                               ;                   ;         ;
;      - FSM_Game:U7|psR.s9l                                           ; 0                 ; 0       ;
;      - FSM_Game:U7|psR.s9                                            ; 0                 ; 0       ;
;      - FSM_Game:U7|psR.s11l                                          ; 0                 ; 0       ;
;      - FSM_Game:U7|psR.s11                                           ; 0                 ; 0       ;
; l                                                                    ;                   ;         ;
;      - CursorUnit:U4|MoveCursor:U2|sX[1]~32                          ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sX[1]~99                          ; 0                 ; 6       ;
; ri                                                                   ;                   ;         ;
;      - CursorUnit:U4|MoveCursor:U2|sX[1]~99                          ; 0                 ; 6       ;
; u                                                                    ;                   ;         ;
;      - CursorUnit:U4|MoveCursor:U2|sY[16]~31                         ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY[16]~32                         ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY~34                             ; 0                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY~36                             ; 0                 ; 6       ;
; d                                                                    ;                   ;         ;
;      - CursorUnit:U4|MoveCursor:U2|sY[16]~32                         ; 1                 ; 6       ;
;      - CursorUnit:U4|MoveCursor:U2|sY~36                             ; 1                 ; 6       ;
; hitSW                                                                ;                   ;         ;
;      - hit1                                                          ; 0                 ; 6       ;
;      - hit2~1                                                        ; 0                 ; 6       ;
+----------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CursorUnit:U4|MoveCursor:U2|Generator:U1|Equal0~5                         ; LCCOMB_X59_Y1_N22  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CursorUnit:U4|MoveCursor:U2|Generator:U1|clkout                           ; FF_X59_Y1_N25      ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; CursorUnit:U4|MoveCursor:U2|sX[1]~100                                     ; LCCOMB_X8_Y36_N24  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CursorUnit:U4|MoveCursor:U2|sY[16]~33                                     ; LCCOMB_X15_Y36_N14 ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FSM_Game:U7|BlueX1~0                                                      ; LCCOMB_X40_Y38_N28 ; 37      ; Latch enable               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; FSM_Game:U7|Load                                                          ; LCCOMB_X1_Y38_N30  ; 37      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; FSM_Game:U7|Load2                                                         ; LCCOMB_X45_Y39_N10 ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; FSM_Game:U7|Timer2:T2|Generator:U|clkout                                  ; FF_X45_Y53_N3      ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; FSM_Game:U7|Timer2:T2|Generator:U|clkout~0                                ; LCCOMB_X45_Y53_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FSM_Game:U7|Timer2:T3|Generator:U|Equal0~5                                ; LCCOMB_X45_Y52_N22 ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FSM_Game:U7|Timer2:T3|Generator:U|clkout                                  ; FF_X45_Y53_N13     ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; FSM_Game:U7|Timer:T|Equal0~2                                              ; LCCOMB_X41_Y38_N12 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FSM_Game:U7|Timer:T|Generator:Gen|Equal0~8                                ; LCCOMB_X77_Y39_N16 ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FSM_Game:U7|Timer:T|Generator:Gen|clkout                                  ; FF_X77_Y39_N5      ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; FSM_Game:U7|WideNor0                                                      ; LCCOMB_X45_Y38_N8  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; FSM_Game:U7|WideOr17                                                      ; LCCOMB_X3_Y38_N22  ; 41      ; Latch enable               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; FSM_Game:U7|WideOr17~0                                                    ; LCCOMB_X3_Y38_N28  ; 10      ; Latch enable               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; FSM_Game:U7|WideOr62                                                      ; LCCOMB_X3_Y38_N24  ; 3       ; Latch enable               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; FSM_Game:U7|WideOr91                                                      ; LCCOMB_X45_Y38_N14 ; 3       ; Latch enable               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; FSM_Game:U7|WideOr96                                                      ; LCCOMB_X45_Y38_N10 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; FSM_Game:U7|comb~0                                                        ; LCCOMB_X41_Y38_N0  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; FSM_Game:U7|psR.EndG                                                      ; FF_X2_Y38_N7       ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; FSM_Game:U7|psR.EndG                                                      ; FF_X2_Y38_N7       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; GAMEOVER:GO|drw~10                                                        ; LCCOMB_X63_Y41_N16 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 142     ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Score:U10|s~10                                                            ; LCCOMB_X39_Y38_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TargetBlue:U6|drawTargetBlue:U|drw~4                                      ; LCCOMB_X46_Y47_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TargetRed:U5|drawTargetRed:U1|drw~4                                       ; LCCOMB_X7_Y19_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:U1|VGA_Sync:U2|Equal2~10                                   ; LCCOMB_X11_Y28_N22 ; 64      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:U1|VGA_Sync:U2|Equal3~10                                   ; LCCOMB_X25_Y38_N12 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_50                                                                    ; PIN_P11            ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_50                                                                    ; PIN_P11            ; 77      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; rst                                                                       ; PIN_B8             ; 183     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                           ;
+---------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CursorUnit:U4|MoveCursor:U2|Generator:U1|clkout                           ; FF_X59_Y1_N25      ; 64      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; FSM_Game:U7|BlueX1~0                                                      ; LCCOMB_X40_Y38_N28 ; 37      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; FSM_Game:U7|Load                                                          ; LCCOMB_X1_Y38_N30  ; 37      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; FSM_Game:U7|Timer2:T2|Generator:U|clkout                                  ; FF_X45_Y53_N3      ; 33      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; FSM_Game:U7|Timer2:T3|Generator:U|clkout                                  ; FF_X45_Y53_N13     ; 33      ; 1                                    ; Global Clock         ; GCLK14           ; --                        ;
; FSM_Game:U7|Timer:T|Generator:Gen|clkout                                  ; FF_X77_Y39_N5      ; 6       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; FSM_Game:U7|WideNor0                                                      ; LCCOMB_X45_Y38_N8  ; 8       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; FSM_Game:U7|WideOr17                                                      ; LCCOMB_X3_Y38_N22  ; 41      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; FSM_Game:U7|WideOr17~0                                                    ; LCCOMB_X3_Y38_N28  ; 10      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; FSM_Game:U7|WideOr62                                                      ; LCCOMB_X3_Y38_N24  ; 3       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; FSM_Game:U7|WideOr91                                                      ; LCCOMB_X45_Y38_N14 ; 3       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; FSM_Game:U7|psR.EndG                                                      ; FF_X2_Y38_N7       ; 16      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 142     ; 72                                   ; Global Clock         ; GCLK18           ; --                        ;
; clk_50                                                                    ; PIN_P11            ; 77      ; 1                                    ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------+
; Non-Global High Fan-Out Signals                    ;
+------------------------------------------+---------+
; Name                                     ; Fan-Out ;
+------------------------------------------+---------+
; VGA_Controller:U1|VGA_Sync:U2|CountX[1]  ; 10410   ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[0]  ; 10180   ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[4]  ; 8471    ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[5]  ; 8195    ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[2]  ; 7954    ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[3]  ; 7680    ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[7]  ; 7241    ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[6]  ; 6074    ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[9]  ; 3678    ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[8]  ; 3161    ;
; VGA_Controller:U1|VGA_Sync:U2|CountX[10] ; 2661    ;
; GAMEOVER:GO|Add0~0                       ; 2244    ;
; GAMEOVER:GO|Add0~4                       ; 2123    ;
; GAMEOVER:GO|Add0~6                       ; 1956    ;
; GAMEOVER:GO|Add0~2                       ; 1805    ;
; GAMEOVER:GO|Add0~10                      ; 1464    ;
; GAMEOVER:GO|Add0~8                       ; 1461    ;
; VGA_Controller:U1|VGA_Sync:U2|CountY[0]  ; 732     ;
; VGA_Controller:U1|VGA_Sync:U2|CountY[1]  ; 604     ;
; GAMEOVER:GO|Add0~12                      ; 544     ;
+------------------------------------------+---------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 52,427 / 148,641 ( 35 % ) ;
; C16 interconnects     ; 1,887 / 5,382 ( 35 % )    ;
; C4 interconnects      ; 30,899 / 106,704 ( 29 % ) ;
; Direct links          ; 2,954 / 148,641 ( 2 % )   ;
; Global clocks         ; 14 / 20 ( 70 % )          ;
; Local interconnects   ; 28,227 / 49,760 ( 57 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 2,180 / 5,406 ( 40 % )    ;
; R4 interconnects      ; 37,979 / 147,764 ( 26 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.25) ; Number of LABs  (Total = 2586) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 22                             ;
; 2                                           ; 11                             ;
; 3                                           ; 7                              ;
; 4                                           ; 3                              ;
; 5                                           ; 4                              ;
; 6                                           ; 4                              ;
; 7                                           ; 8                              ;
; 8                                           ; 6                              ;
; 9                                           ; 7                              ;
; 10                                          ; 10                             ;
; 11                                          ; 19                             ;
; 12                                          ; 38                             ;
; 13                                          ; 56                             ;
; 14                                          ; 122                            ;
; 15                                          ; 349                            ;
; 16                                          ; 1920                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.05) ; Number of LABs  (Total = 2586) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 37                             ;
; 1 Clock                            ; 65                             ;
; 1 Clock enable                     ; 12                             ;
; 1 Sync. clear                      ; 8                              ;
; 1 Sync. load                       ; 7                              ;
; 2 Async. clears                    ; 2                              ;
; 2 Clocks                           ; 5                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.29) ; Number of LABs  (Total = 2586) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 8                              ;
; 1                                            ; 30                             ;
; 2                                            ; 11                             ;
; 3                                            ; 7                              ;
; 4                                            ; 4                              ;
; 5                                            ; 4                              ;
; 6                                            ; 4                              ;
; 7                                            ; 9                              ;
; 8                                            ; 4                              ;
; 9                                            ; 8                              ;
; 10                                           ; 10                             ;
; 11                                           ; 15                             ;
; 12                                           ; 37                             ;
; 13                                           ; 53                             ;
; 14                                           ; 119                            ;
; 15                                           ; 344                            ;
; 16                                           ; 1862                           ;
; 17                                           ; 12                             ;
; 18                                           ; 7                              ;
; 19                                           ; 11                             ;
; 20                                           ; 5                              ;
; 21                                           ; 3                              ;
; 22                                           ; 5                              ;
; 23                                           ; 0                              ;
; 24                                           ; 0                              ;
; 25                                           ; 1                              ;
; 26                                           ; 2                              ;
; 27                                           ; 3                              ;
; 28                                           ; 0                              ;
; 29                                           ; 2                              ;
; 30                                           ; 0                              ;
; 31                                           ; 0                              ;
; 32                                           ; 6                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 4.92) ; Number of LABs  (Total = 2586) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 8                              ;
; 1                                               ; 172                            ;
; 2                                               ; 263                            ;
; 3                                               ; 344                            ;
; 4                                               ; 402                            ;
; 5                                               ; 438                            ;
; 6                                               ; 363                            ;
; 7                                               ; 253                            ;
; 8                                               ; 168                            ;
; 9                                               ; 78                             ;
; 10                                              ; 31                             ;
; 11                                              ; 18                             ;
; 12                                              ; 9                              ;
; 13                                              ; 5                              ;
; 14                                              ; 7                              ;
; 15                                              ; 7                              ;
; 16                                              ; 20                             ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 16.78) ; Number of LABs  (Total = 2586) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 9                              ;
; 3                                            ; 10                             ;
; 4                                            ; 17                             ;
; 5                                            ; 6                              ;
; 6                                            ; 33                             ;
; 7                                            ; 47                             ;
; 8                                            ; 50                             ;
; 9                                            ; 99                             ;
; 10                                           ; 136                            ;
; 11                                           ; 148                            ;
; 12                                           ; 154                            ;
; 13                                           ; 169                            ;
; 14                                           ; 181                            ;
; 15                                           ; 194                            ;
; 16                                           ; 166                            ;
; 17                                           ; 150                            ;
; 18                                           ; 143                            ;
; 19                                           ; 127                            ;
; 20                                           ; 103                            ;
; 21                                           ; 78                             ;
; 22                                           ; 82                             ;
; 23                                           ; 69                             ;
; 24                                           ; 65                             ;
; 25                                           ; 48                             ;
; 26                                           ; 41                             ;
; 27                                           ; 42                             ;
; 28                                           ; 42                             ;
; 29                                           ; 35                             ;
; 30                                           ; 36                             ;
; 31                                           ; 27                             ;
; 32                                           ; 34                             ;
; 33                                           ; 28                             ;
; 34                                           ; 7                              ;
; 35                                           ; 2                              ;
; 36                                           ; 5                              ;
; 37                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 63        ; 0            ; 63        ; 0            ; 0            ; 63        ; 63        ; 0            ; 63        ; 63        ; 0            ; 0            ; 0            ; 5            ; 7            ; 0            ; 0            ; 7            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 63        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 63           ; 0         ; 63           ; 63           ; 0         ; 0         ; 63           ; 0         ; 0         ; 63           ; 63           ; 63           ; 58           ; 56           ; 63           ; 63           ; 56           ; 58           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ; 0         ; 63           ; 63           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; R[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; H_Sync             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V_Sync             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; l                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ri                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; u                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hitSW              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                           ; Destination Clock(s)                                                               ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------------+
; clk_50                                                                                                    ; FSM_Game:U7|psR.EndG,FSM_Game:U7|psR.s10l                                          ; 70.4              ;
; clk_50,FSM_Game:U7|Timer2:T2|Generator:U|clkout                                                           ; FSM_Game:U7|psR.EndG,FSM_Game:U7|psR.s10l                                          ; 49.0              ;
; clk_50                                                                                                    ; clk_50                                                                             ; 47.9              ;
; FSM_Game:U7|Timer2:T2|Generator:U|clkout,FSM_Game:U7|psR.s10,FSM_Game:U7|psR.s10l,FSM_Game:U7|Load        ; FSM_Game:U7|Timer2:T2|Generator:U|clkout                                           ; 33.7              ;
; clk_50,FSM_Game:U7|Timer2:T3|Generator:U|clkout                                                           ; FSM_Game:U7|psB.s0                                                                 ; 32.6              ;
; FSM_Game:U7|Timer2:T3|Generator:U|clkout                                                                  ; FSM_Game:U7|psB.s0                                                                 ; 32.4              ;
; clk_50                                                                                                    ; FSM_Game:U7|psB.s0                                                                 ; 31.7              ;
; clk_50                                                                                                    ; FSM_Game:U7|psR.s10l                                                               ; 29.1              ;
; FSM_Game:U7|Timer:T|Generator:Gen|clkout                                                                  ; FSM_Game:U7|psB.s0                                                                 ; 16.8              ;
; FSM_Game:U7|psR.EndG                                                                                      ; clk_50                                                                             ; 16.3              ;
; clk_50                                                                                                    ; FSM_Game:U7|psR.s10,FSM_Game:U7|psR.s10l                                           ; 13.9              ;
; U2|altpll_component|auto_generated|pll1|clk[0]                                                            ; clk_50                                                                             ; 12.5              ;
; clk_50,FSM_Game:U7|Timer2:T2|Generator:U|clkout,FSM_Game:U7|psR.s10,FSM_Game:U7|psR.s10l,FSM_Game:U7|Load ; FSM_Game:U7|psR.EndG,FSM_Game:U7|psR.s10l                                          ; 8.5               ;
; FSM_Game:U7|psR.s10,FSM_Game:U7|psR.s10l                                                                  ; FSM_Game:U7|Timer2:T2|Generator:U|clkout,FSM_Game:U7|psR.EndG,FSM_Game:U7|psR.s10l ; 6.9               ;
; clk_50,FSM_Game:U7|Timer:T|Generator:Gen|clkout                                                           ; FSM_Game:U7|psB.s0                                                                 ; 6.4               ;
; clk_50                                                                                                    ; FSM_Game:U7|psR.EndG                                                               ; 6.0               ;
+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                              ;
+---------------------------------------------+------------------------------------------+-------------------+
; Source Register                             ; Destination Register                     ; Delay Added in ns ;
+---------------------------------------------+------------------------------------------+-------------------+
; CursorUnit:U4|DrawCursor:U1|drw             ; Filter:U8|Q[0]                           ; 7.118             ;
; TargetRed:U5|drawTargetRed:U1|drw           ; Filter:U8|Q[0]                           ; 6.041             ;
; TargetBlue:U6|drawTargetBlue:U|drw          ; Filter:U9|Q[0]                           ; 5.494             ;
; FSM_Game:U7|psR.s10                         ; FSM_Game:U7|Load                         ; 4.860             ;
; FSM_Game:U7|psR.s11                         ; FSM_Game:U7|Load                         ; 4.860             ;
; FSM_Game:U7|psR.s9                          ; FSM_Game:U7|Load                         ; 4.860             ;
; FSM_Game:U7|Timer:T|Generator:Gen|clkout    ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 4.756             ;
; FSM_Game:U7|psR.EndG                        ; FSM_Game:U7|drwGO                        ; 4.583             ;
; FSM_Game:U7|psB.s6                          ; Filter:U9|Q[0]                           ; 4.538             ;
; FSM_Game:U7|psR.s7                          ; FSM_Game:U7|num[1]                       ; 4.396             ;
; FSM_Game:U7|psB.s0                          ; FSM_Game:U7|nsB.s1_2244                  ; 4.374             ;
; FSM_Game:U7|Load                            ; FSM_Game:U7|RedX1[9]                     ; 4.004             ;
; FSM_Game:U7|psR.s10l                        ; FSM_Game:U7|nsR.s10_2894                 ; 3.689             ;
; hitSW                                       ; Filter:U8|Q[0]                           ; 3.033             ;
; FSM_Game:U7|Timer2:T2|Xo[7]~_emulated       ; FSM_Game:U7|RedX1[7]                     ; 2.681             ;
; FSM_Game:U7|Xi[1]                           ; FSM_Game:U7|RedX1[7]                     ; 2.681             ;
; FSM_Game:U7|Timer2:T2|Xo[1]~1               ; FSM_Game:U7|RedX1[7]                     ; 2.681             ;
; FSM_Game:U7|Timer2:T2|Xo[5]~_emulated       ; FSM_Game:U7|Timer2:T2|Xo[5]~_emulated    ; 2.486             ;
; FSM_Game:U7|Timer2:T2|Xo[5]~11              ; FSM_Game:U7|Timer2:T2|Xo[5]~_emulated    ; 2.486             ;
; FSM_Game:U7|endval[9]                       ; FSM_Game:U7|Timer2:T2|Xo[5]~_emulated    ; 2.486             ;
; FSM_Game:U7|Timer2:T2|Xo[3]~_emulated       ; FSM_Game:U7|Timer2:T2|Xo[3]~_emulated    ; 2.485             ;
; FSM_Game:U7|Timer2:T2|Xo[3]~5               ; FSM_Game:U7|Timer2:T2|Xo[3]~_emulated    ; 2.485             ;
; FSM_Game:U7|endval[4]                       ; FSM_Game:U7|Timer2:T2|Xo[3]~_emulated    ; 2.485             ;
; FSM_Game:U7|Timer2:T2|Xo[1]~_emulated       ; FSM_Game:U7|Timer2:T2|Xo[1]~_emulated    ; 2.484             ;
; FSM_Game:U7|Timer2:T2|Xo[9]~_emulated       ; FSM_Game:U7|RedX1[9]                     ; 2.475             ;
; FSM_Game:U7|Timer2:T2|Xo[6]~15              ; FSM_Game:U7|RedX1[9]                     ; 2.475             ;
; FSM_Game:U7|endval[6]                       ; FSM_Game:U7|RedX1[9]                     ; 2.475             ;
; FSM_Game:U7|psR.s1                          ; FSM_Game:U7|num[0]                       ; 2.462             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[23] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[22] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[21] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[20] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[19] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[18] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[17] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[16] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[15] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[14] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[13] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[12] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[11] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[10] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[9]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[8]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[7]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[6]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[5]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[4]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[3]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[2]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[1]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[0]  ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[24] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer:T|Generator:Gen|count[25] ; FSM_Game:U7|Timer:T|Generator:Gen|clkout ; 2.378             ;
; FSM_Game:U7|Timer2:T2|Xo[4]~_emulated       ; FSM_Game:U7|Timer2:T2|Xo[4]~_emulated    ; 2.374             ;
; FSM_Game:U7|psB.s4                          ; Filter:U9|Q[0]                           ; 2.289             ;
; FSM_Game:U7|psB.s5                          ; Filter:U9|Q[0]                           ; 2.289             ;
; FSM_Game:U7|psB.s3                          ; Filter:U9|Q[0]                           ; 2.289             ;
; FSM_Game:U7|psB.s7                          ; Filter:U9|Q[0]                           ; 2.289             ;
; FSM_Game:U7|psB.s1                          ; Filter:U9|Q[0]                           ; 2.289             ;
; FSM_Game:U7|psB.s2                          ; Filter:U9|Q[0]                           ; 2.289             ;
; FSM_Game:U7|Timer2:T3|Xo[31]                ; FSM_Game:U7|BlueX1[31]                   ; 2.268             ;
; FSM_Game:U7|Timer2:T3|Xo[30]                ; FSM_Game:U7|BlueX1[30]                   ; 2.268             ;
; FSM_Game:U7|Timer2:T3|Xo[29]                ; FSM_Game:U7|BlueX1[29]                   ; 2.268             ;
; FSM_Game:U7|psR.s8                          ; FSM_Game:U7|num[3]                       ; 2.205             ;
; FSM_Game:U7|psR.s2                          ; FSM_Game:U7|num[1]                       ; 2.198             ;
; FSM_Game:U7|psR.s3                          ; FSM_Game:U7|num[1]                       ; 2.198             ;
; FSM_Game:U7|psR.s6                          ; FSM_Game:U7|num[1]                       ; 2.198             ;
; FSM_Game:U7|nsR.s9l_2918                    ; FSM_Game:U7|psR.s9l                      ; 2.158             ;
; FSM_Game:U7|nsR.s11l_2886                   ; FSM_Game:U7|psR.s11l                     ; 2.158             ;
; FSM_Game:U7|Timer2:T3|Xo[8]                 ; FSM_Game:U7|BlueX1[8]                    ; 2.134             ;
; FSM_Game:U7|Timer2:T3|Xo[28]                ; FSM_Game:U7|BlueX1[28]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[19]                ; FSM_Game:U7|BlueX1[19]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[18]                ; FSM_Game:U7|BlueX1[18]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[17]                ; FSM_Game:U7|BlueX1[17]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[16]                ; FSM_Game:U7|BlueX1[16]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[15]                ; FSM_Game:U7|BlueX1[15]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[14]                ; FSM_Game:U7|BlueX1[14]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[13]                ; FSM_Game:U7|BlueX1[13]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[11]                ; FSM_Game:U7|BlueX1[11]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[10]                ; FSM_Game:U7|BlueX1[10]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[12]                ; FSM_Game:U7|BlueX1[12]                   ; 2.122             ;
; FSM_Game:U7|Timer2:T3|Xo[27]                ; FSM_Game:U7|BlueX1[27]                   ; 2.120             ;
; FSM_Game:U7|Timer2:T3|Xo[26]                ; FSM_Game:U7|BlueX1[26]                   ; 2.120             ;
; FSM_Game:U7|Timer2:T3|Xo[25]                ; FSM_Game:U7|BlueX1[25]                   ; 2.120             ;
; FSM_Game:U7|Timer2:T3|Xo[24]                ; FSM_Game:U7|BlueX1[24]                   ; 2.120             ;
; FSM_Game:U7|Timer2:T3|Xo[23]                ; FSM_Game:U7|BlueX1[23]                   ; 2.120             ;
; FSM_Game:U7|Timer2:T3|Xo[22]                ; FSM_Game:U7|BlueX1[22]                   ; 2.120             ;
; FSM_Game:U7|Timer2:T3|Xo[21]                ; FSM_Game:U7|BlueX1[21]                   ; 2.120             ;
; FSM_Game:U7|Timer2:T3|Xo[20]                ; FSM_Game:U7|BlueX1[20]                   ; 2.120             ;
; FSM_Game:U7|Timer2:T2|Xo[2]                 ; FSM_Game:U7|RedX1[2]                     ; 2.100             ;
; FSM_Game:U7|Timer2:T2|Xo[22]                ; FSM_Game:U7|RedX1[22]                    ; 2.046             ;
; FSM_Game:U7|Timer2:T2|Xo[11]                ; FSM_Game:U7|RedX1[11]                    ; 2.046             ;
; FSM_Game:U7|Timer2:T2|Xo[10]                ; FSM_Game:U7|RedX1[10]                    ; 2.046             ;
; FSM_Game:U7|Timer2:T2|Xo[6]~_emulated       ; FSM_Game:U7|Timer2:T2|Xo[6]~_emulated    ; 2.046             ;
; FSM_Game:U7|Timer2:T2|Xo[31]                ; FSM_Game:U7|RedX1[31]                    ; 2.027             ;
; FSM_Game:U7|Timer2:T2|Xo[30]                ; FSM_Game:U7|RedX1[30]                    ; 2.027             ;
; FSM_Game:U7|Timer2:T2|Xo[29]                ; FSM_Game:U7|RedX1[29]                    ; 2.027             ;
; FSM_Game:U7|Timer2:T2|Xo[28]                ; FSM_Game:U7|RedX1[28]                    ; 2.027             ;
; FSM_Game:U7|Timer2:T2|Xo[27]                ; FSM_Game:U7|RedX1[27]                    ; 2.017             ;
+---------------------------------------------+------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "Project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/db/pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 54, clock division of 25, and phase shift of 0 degrees (0 ps) for PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/db/pll_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 123 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Project.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FSM_Game:U7|psB.s1 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psB.s2 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psB.s3 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psB.s4 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psB.s5 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psB.s6 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psB.s7 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psR.s9l File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psR.s9 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psR.s11l File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node PLL:U2|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/db/pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node CursorUnit:U4|MoveCursor:U2|Generator:U1|clkout  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Generator.vhd Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CursorUnit:U4|MoveCursor:U2|Generator:U1|clkout~0 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Generator.vhd Line: 10
Info (176353): Automatically promoted node FSM_Game:U7|WideOr17  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 117
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node FSM_Game:U7|BlueX1~0  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Priority_Draw:U3|RGB[4]~0 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Priority_Draw.vhd Line: 26
        Info (176357): Destination node Priority_Draw:U3|RGB~8 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Priority_Draw.vhd Line: 18
        Info (176357): Destination node Priority_Draw:U3|RGB~9 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Priority_Draw.vhd Line: 18
        Info (176357): Destination node Priority_Draw:U3|RGB~16 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Priority_Draw.vhd Line: 18
        Info (176357): Destination node Priority_Draw:U3|RGB~17 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Priority_Draw.vhd Line: 18
        Info (176357): Destination node Priority_Draw:U3|RGB~22 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Priority_Draw.vhd Line: 18
Info (176353): Automatically promoted node FSM_Game:U7|Timer2:T2|Generator:U|clkout  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Generator.vhd Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node FSM_Game:U7|Timer2:T3|Generator:U|clkout  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Generator.vhd Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node FSM_Game:U7|psR.EndG  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FSM_Game:U7|psR.s9l File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psR.s10l File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psR.s11l File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node comb~0
        Info (176357): Destination node FSM_Game:U7|psR.s1 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psR.s11 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psR.s7 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|WideOr61~0 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 117
        Info (176357): Destination node FSM_Game:U7|psR.s3 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176357): Destination node FSM_Game:U7|psR.s5 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 53
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FSM_Game:U7|WideOr17~0  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 117
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node comb~0
Info (176353): Automatically promoted node FSM_Game:U7|WideNor0  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 146
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node FSM_Game:U7|Timer:T|Generator:Gen|clkout  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Generator.vhd Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FSM_Game:U7|Timer:T|Generator:Gen|clkout~0 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Generator.vhd Line: 10
Info (176353): Automatically promoted node FSM_Game:U7|Load  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 65
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FSM_Game:U7|Timer2:T2|Xo[1]~2 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 307
        Info (176357): Destination node FSM_Game:U7|Timer2:T2|Xo[3]~6 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 307
        Info (176357): Destination node FSM_Game:U7|Timer2:T2|Xo[4]~8 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 307
        Info (176357): Destination node FSM_Game:U7|Timer2:T2|Xo[5]~12 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 307
        Info (176357): Destination node FSM_Game:U7|Timer2:T2|Xo[6]~16 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 307
        Info (176357): Destination node FSM_Game:U7|Timer2:T2|Xo[9]~18 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 307
        Info (176357): Destination node FSM_Game:U7|Timer2:T2|Xo[7]~20 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 307
        Info (176357): Destination node FSM_Game:U7|Load File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 65
Info (176353): Automatically promoted node FSM_Game:U7|WideOr62  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 117
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node FSM_Game:U7|WideOr91  File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/FSM_Game.vhd Line: 146
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:30
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 27% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 65% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:05:10
Info (11888): Total time spent on timing analysis during the Fitter is 23.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:32
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 7 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin rst uses I/O standard 3.3 V Schmitt Trigger at B8 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Project.vhd Line: 8
    Info (169178): Pin clk_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Project.vhd Line: 8
    Info (169178): Pin l uses I/O standard 3.3-V LVTTL at V7 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Project.vhd Line: 7
    Info (169178): Pin ri uses I/O standard 3.3-V LVTTL at V8 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Project.vhd Line: 7
    Info (169178): Pin u uses I/O standard 3.3-V LVTTL at V9 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Project.vhd Line: 7
    Info (169178): Pin d uses I/O standard 3.3-V LVTTL at V10 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Project.vhd Line: 7
    Info (169178): Pin hitSW uses I/O standard 3.3-V LVTTL at W6 File: C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/Project.vhd Line: 6
Info (144001): Generated suppressed messages file C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/output_files/Project.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6132 megabytes
    Info: Processing ended: Wed Nov 23 00:35:11 2022
    Info: Elapsed time: 00:07:52
    Info: Total CPU time (on all processors): 00:12:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ariel/Desktop/CPUGARAGE-RETROGAMING/Part34/Synthesis/output_files/Project.fit.smsg.


