TimeQuest Timing Analyzer report for mips_pipelined
Thu Mar 31 18:19:05 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'rst'
 13. Slow Model Hold: 'rst'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'rst'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'rst'
 28. Fast Model Hold: 'rst'
 29. Fast Model Hold: 'clk'
 30. Fast Model Minimum Pulse Width: 'rst'
 31. Fast Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mips_pipelined                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 65.63 MHz ; 65.63 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -17.570 ; -8358.246     ;
; rst   ; -2.869  ; -64.137       ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; rst   ; -4.506 ; -122.295      ;
; clk   ; 0.327  ; 0.000         ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; rst   ; -7.096 ; -882.086              ;
; clk   ; -2.000 ; -2808.380             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                      ;
+---------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                         ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.570 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.310     ; 10.296     ;
; -17.570 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.310     ; 10.296     ;
; -17.570 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.310     ; 10.296     ;
; -17.570 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.310     ; 10.296     ;
; -17.570 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.310     ; 10.296     ;
; -17.569 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.309     ; 10.296     ;
; -17.569 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.309     ; 10.296     ;
; -17.569 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.309     ; 10.296     ;
; -17.569 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.309     ; 10.296     ;
; -17.569 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.309     ; 10.296     ;
; -17.569 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.309     ; 10.296     ;
; -17.569 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.309     ; 10.296     ;
; -17.557 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.297     ; 10.296     ;
; -17.557 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.297     ; 10.296     ;
; -17.557 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.297     ; 10.296     ;
; -17.557 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -8.297     ; 10.296     ;
; -17.460 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.315     ; 10.181     ;
; -17.460 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.315     ; 10.181     ;
; -17.460 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.315     ; 10.181     ;
; -17.460 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.315     ; 10.181     ;
; -17.460 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.315     ; 10.181     ;
; -17.459 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.314     ; 10.181     ;
; -17.459 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.314     ; 10.181     ;
; -17.459 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.314     ; 10.181     ;
; -17.459 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.314     ; 10.181     ;
; -17.459 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.314     ; 10.181     ;
; -17.459 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.314     ; 10.181     ;
; -17.459 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.314     ; 10.181     ;
; -17.457 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.317     ; 10.176     ;
; -17.457 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.317     ; 10.176     ;
; -17.457 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.317     ; 10.176     ;
; -17.457 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.317     ; 10.176     ;
; -17.457 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.317     ; 10.176     ;
; -17.456 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.316     ; 10.176     ;
; -17.456 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.316     ; 10.176     ;
; -17.456 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.316     ; 10.176     ;
; -17.456 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.316     ; 10.176     ;
; -17.456 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.316     ; 10.176     ;
; -17.456 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.316     ; 10.176     ;
; -17.456 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.316     ; 10.176     ;
; -17.447 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.302     ; 10.181     ;
; -17.447 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.302     ; 10.181     ;
; -17.447 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.302     ; 10.181     ;
; -17.447 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -8.302     ; 10.181     ;
; -17.444 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.304     ; 10.176     ;
; -17.444 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.304     ; 10.176     ;
; -17.444 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.304     ; 10.176     ;
; -17.444 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -8.304     ; 10.176     ;
; -17.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.300     ; 10.153     ;
; -17.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.300     ; 10.153     ;
; -17.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.300     ; 10.153     ;
; -17.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.300     ; 10.153     ;
; -17.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.300     ; 10.153     ;
; -17.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.299     ; 10.153     ;
; -17.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.299     ; 10.153     ;
; -17.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.299     ; 10.153     ;
; -17.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.299     ; 10.153     ;
; -17.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.299     ; 10.153     ;
; -17.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.299     ; 10.153     ;
; -17.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.299     ; 10.153     ;
; -17.404 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.287     ; 10.153     ;
; -17.404 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.287     ; 10.153     ;
; -17.404 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.287     ; 10.153     ;
; -17.404 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -8.287     ; 10.153     ;
; -17.388 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.287     ; 10.137     ;
; -17.388 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.287     ; 10.137     ;
; -17.388 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.287     ; 10.137     ;
; -17.388 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.287     ; 10.137     ;
; -17.388 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.287     ; 10.137     ;
; -17.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.286     ; 10.137     ;
; -17.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.286     ; 10.137     ;
; -17.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.286     ; 10.137     ;
; -17.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.286     ; 10.137     ;
; -17.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.286     ; 10.137     ;
; -17.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.286     ; 10.137     ;
; -17.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.286     ; 10.137     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.098     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.274     ; 10.137     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.274     ; 10.137     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.274     ; 10.137     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -8.274     ; 10.137     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.098     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.098     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.098     ;
; -17.375 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.098     ;
; -17.374 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.098     ;
; -17.374 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.098     ;
; -17.374 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.098     ;
; -17.374 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.098     ;
; -17.374 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.098     ;
; -17.374 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.098     ;
; -17.374 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.098     ;
; -17.371 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[13] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.094     ;
; -17.371 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[13] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.094     ;
; -17.371 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[13] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.094     ;
; -17.371 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[13] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.094     ;
; -17.371 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[13] ; rst          ; clk         ; 1.000        ; -8.313     ; 10.094     ;
; -17.370 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[13] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.094     ;
; -17.370 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[13] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.094     ;
; -17.370 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[13] ; rst          ; clk         ; 1.000        ; -8.312     ; 10.094     ;
+---------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rst'                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.869 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.953      ; 4.858      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.827 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.932      ; 4.795      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.574 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.954      ; 4.564      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.544 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.511      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.485 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.483      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.429 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 1.234      ; 4.699      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.329 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.296      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.317 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.931      ; 4.284      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.289 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; clk          ; rst         ; 1.000        ; 0.961      ; 4.286      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
; -2.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; clk          ; rst         ; 1.000        ; 0.962      ; 4.275      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rst'                                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.506 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 8.236      ; 3.996      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.500 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.002      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.498 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.004      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.283 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.219      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.280 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 8.236      ; 4.222      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.277 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.225      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.271 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 8.236      ; 4.231      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.259 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.247      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
; -4.257 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 8.240      ; 4.249      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.327 ; rst                                                                                      ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:alu_cont_reg_8|data_out[3]                                                                                ; rst          ; clk         ; 0.000        ; 2.359      ; 2.952      ;
; 0.391 ; register_32:IF_program_counter|data_out[0]                                               ; register_32:IF_program_counter|data_out[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[2]                                               ; register_32:IF_program_counter|data_out[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[3]                                               ; register_32:IF_program_counter|data_out[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[4]                                               ; register_32:IF_program_counter|data_out[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[5]                                               ; register_32:IF_program_counter|data_out[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[6]                                               ; register_32:IF_program_counter|data_out[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[7]                                               ; register_32:IF_program_counter|data_out[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[8]                                               ; register_32:IF_program_counter|data_out[8]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[9]                                               ; register_32:IF_program_counter|data_out[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32:IF_program_counter|data_out[1]                                               ; register_32:IF_program_counter|data_out[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[29]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[29]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[17]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[14]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[14]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[13]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[13]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[30]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[30]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.523 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[31]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[31]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[16]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[31]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.529 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.533 ; register_32:IF_program_counter|data_out[2]                                               ; register_32:IF_program_counter|data_out[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.537 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[30]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; register_32:IF_program_counter|data_out[7]                                               ; register_32:IF_program_counter|data_out[8]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; register_32:IF_program_counter|data_out[7]                                               ; register_32:IF_program_counter|data_out[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[13]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[12]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.543 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[27]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.545 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[5]          ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; register_32:IF_program_counter|data_out[4]                                               ; register_32:IF_program_counter|data_out[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[19]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.553 ; register_32:IF_program_counter|data_out[4]                                               ; register_32:IF_program_counter|data_out[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.622 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[12]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[12]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.888      ;
; 0.623 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[28]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[28]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.889      ;
; 0.633 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[25]            ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a24~porta_datain_reg1        ; clk          ; clk         ; 0.000        ; 0.066      ; 0.933      ;
; 0.651 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[15]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.659 ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:wb_cont_reg_8|data_out[0]           ; control_EX_MEM_buffer:EX_MEM_control_buffer|register_8:wb_cont_reg_8|data_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.671 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[4]          ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.673 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[17]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.673 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[18]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.674 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[14]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.675 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[23]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.676 ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:mem_cont_reg_8|data_out[3]          ; control_EX_MEM_buffer:EX_MEM_control_buffer|register_8:mem_cont_reg_8|data_out[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.677 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[22]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.681 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[24]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.684 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[3]          ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.701 ; register_32:IF_program_counter|data_out[1]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.726      ; 1.661      ;
; 0.704 ; register_32:IF_program_counter|data_out[0]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.726      ; 1.664      ;
; 0.733 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.002      ;
; 0.787 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[4]                  ; regfile_32_by_32:ID_register_file|register_32:register_23|data_out[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.787 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[22]                 ; regfile_32_by_32:ID_register_file|register_32:register_14|data_out[22]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.787 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[27]                 ; regfile_32_by_32:ID_register_file|register_32:register_14|data_out[27]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.788 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[0]                  ; regfile_32_by_32:ID_register_file|register_32:register_23|data_out[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.815 ; register_32:IF_program_counter|data_out[8]                                               ; register_32:IF_program_counter|data_out[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.827 ; rst                                                                                      ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:alu_cont_reg_8|data_out[3]                                                                                ; rst          ; clk         ; -0.500       ; 2.359      ; 2.952      ;
; 0.837 ; register_32:IF_program_counter|data_out[0]                                               ; register_32:IF_program_counter|data_out[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; register_32:IF_program_counter|data_out[0]                                               ; register_32:IF_program_counter|data_out[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; register_32:IF_program_counter|data_out[0]                                               ; register_32:IF_program_counter|data_out[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.846 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[1]          ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.110      ;
; 0.852 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[10]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; register_32:IF_program_counter|data_out[5]                                               ; register_32:IF_program_counter|data_out[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; register_32:IF_program_counter|data_out[1]                                               ; register_32:IF_program_counter|data_out[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.854 ; register_32:IF_program_counter|data_out[1]                                               ; register_32:IF_program_counter|data_out[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.865 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[8]          ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.883 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[10]            ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg0        ; clk          ; clk         ; 0.000        ; 0.066      ; 1.183      ;
; 0.887 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[2]             ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a2~porta_datain_reg0         ; clk          ; clk         ; 0.000        ; 0.060      ; 1.181      ;
; 0.925 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[18]                 ; regfile_32_by_32:ID_register_file|register_32:register_14|data_out[18]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.191      ;
; 0.926 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[4]                  ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg4       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.228      ;
; 0.928 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[2]                  ; regfile_32_by_32:ID_register_file|register_32:register_23|data_out[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.194      ;
; 0.929 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[21]                 ; regfile_32_by_32:ID_register_file|register_32:register_14|data_out[21]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.195      ;
; 0.936 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[1]                  ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg1       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.238      ;
; 0.936 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[0]                  ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.238      ;
; 0.945 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[3]                  ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg3       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.247      ;
; 0.951 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[24]            ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a24~porta_datain_reg0        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.253      ;
; 0.959 ; register_32:IF_program_counter|data_out[9]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg9 ; clk          ; clk         ; 0.000        ; 0.726      ; 1.919      ;
; 0.961 ; register_32:IF_program_counter|data_out[6]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.726      ; 1.921      ;
; 0.968 ; register_32:IF_program_counter|data_out[1]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.643      ;
; 0.968 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[28]            ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a28~porta_datain_reg0        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.256      ;
; 0.970 ; register_32:IF_program_counter|data_out[1]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.734      ; 1.938      ;
; 0.970 ; register_32:IF_program_counter|data_out[4]                                               ; register_32:IF_program_counter|data_out[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.973 ; register_32:IF_program_counter|data_out[1]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.756      ; 1.963      ;
; 0.974 ; register_32:IF_program_counter|data_out[0]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.649      ;
; 0.992 ; register_32:IF_program_counter|data_out[1]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.287      ;
; 1.001 ; register_32:IF_program_counter|data_out[0]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.296      ;
; 1.003 ; register_32:IF_program_counter|data_out[2]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.756      ; 1.993      ;
; 1.009 ; register_32:IF_program_counter|data_out[1]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.300      ;
; 1.016 ; register_32:IF_program_counter|data_out[0]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.307      ;
; 1.020 ; register_EX_MEM_buffer:EX_MEM_buffer|register_8:zero_flag_and_reg_write_dest|data_out[0] ; register_MEM_WB_buffer:MEM_WB_buffer|register_5:register_write_destination|data_out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.107      ; 1.393      ;
; 1.028 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[0]          ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 1.307      ;
; 1.039 ; register_32:IF_program_counter|data_out[2]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.334      ;
; 1.051 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[15]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[15]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.317      ;
; 1.061 ; register_32:IF_program_counter|data_out[2]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.352      ;
; 1.084 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[23]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[23]                                                                                       ; clk          ; clk         ; 0.000        ; -0.009     ; 1.341      ;
; 1.086 ; register_32:IF_program_counter|data_out[2]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.734      ; 2.054      ;
; 1.095 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[24]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[24]                                                                                       ; clk          ; clk         ; 0.000        ; -0.009     ; 1.352      ;
; 1.095 ; register_32:IF_program_counter|data_out[5]                                               ; register_32:IF_program_counter|data_out[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.361      ;
; 1.099 ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[11]         ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.365      ;
; 1.114 ; register_32:IF_program_counter|data_out[2]                                               ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.726      ; 2.074      ;
; 1.119 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[25]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[25]                                                                                       ; clk          ; clk         ; 0.000        ; -0.009     ; 1.376      ;
; 1.128 ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[15]                 ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[15]                                                                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.395      ;
+-------+------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rst'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[15] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[15] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[6]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[6]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[8]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[8]  ;
; -7.096 ; -6.096       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[9]  ;
; -7.096 ; -6.096       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[9]  ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_line|combout                           ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_line|combout                           ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_line~clkctrl|inclk[0]                  ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_line~clkctrl|inclk[0]                  ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_line~clkctrl|outclk                    ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_line~clkctrl|outclk                    ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[0]|clk                    ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[0]|clk                    ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[10]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[10]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[11]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[11]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[12]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[12]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[13]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[13]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[14]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[14]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[15]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[15]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[16]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[16]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[17]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[17]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[18]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[18]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[19]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[19]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[1]|clk                    ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[1]|clk                    ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[20]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[20]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[21]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[21]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[22]|clk                   ;
; -6.096 ; -6.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[22]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a13~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a13~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg10 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 9.967 ; 9.967 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.327 ; -0.327 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; data_cache_input[*]    ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  data_cache_input[0]   ; clk        ; 6.667  ; 6.667  ; Rise       ; clk             ;
;  data_cache_input[1]   ; clk        ; 6.259  ; 6.259  ; Rise       ; clk             ;
;  data_cache_input[2]   ; clk        ; 6.426  ; 6.426  ; Rise       ; clk             ;
;  data_cache_input[3]   ; clk        ; 7.305  ; 7.305  ; Rise       ; clk             ;
;  data_cache_input[4]   ; clk        ; 6.830  ; 6.830  ; Rise       ; clk             ;
;  data_cache_input[5]   ; clk        ; 6.320  ; 6.320  ; Rise       ; clk             ;
;  data_cache_input[6]   ; clk        ; 7.157  ; 7.157  ; Rise       ; clk             ;
;  data_cache_input[7]   ; clk        ; 5.931  ; 5.931  ; Rise       ; clk             ;
;  data_cache_input[8]   ; clk        ; 6.605  ; 6.605  ; Rise       ; clk             ;
;  data_cache_input[9]   ; clk        ; 5.929  ; 5.929  ; Rise       ; clk             ;
;  data_cache_input[10]  ; clk        ; 6.066  ; 6.066  ; Rise       ; clk             ;
;  data_cache_input[11]  ; clk        ; 6.566  ; 6.566  ; Rise       ; clk             ;
;  data_cache_input[12]  ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
;  data_cache_input[13]  ; clk        ; 7.223  ; 7.223  ; Rise       ; clk             ;
;  data_cache_input[14]  ; clk        ; 7.127  ; 7.127  ; Rise       ; clk             ;
;  data_cache_input[15]  ; clk        ; 6.525  ; 6.525  ; Rise       ; clk             ;
;  data_cache_input[16]  ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  data_cache_input[17]  ; clk        ; 6.293  ; 6.293  ; Rise       ; clk             ;
;  data_cache_input[18]  ; clk        ; 6.318  ; 6.318  ; Rise       ; clk             ;
;  data_cache_input[19]  ; clk        ; 6.688  ; 6.688  ; Rise       ; clk             ;
;  data_cache_input[20]  ; clk        ; 6.121  ; 6.121  ; Rise       ; clk             ;
;  data_cache_input[21]  ; clk        ; 7.194  ; 7.194  ; Rise       ; clk             ;
;  data_cache_input[22]  ; clk        ; 6.664  ; 6.664  ; Rise       ; clk             ;
;  data_cache_input[23]  ; clk        ; 6.145  ; 6.145  ; Rise       ; clk             ;
;  data_cache_input[24]  ; clk        ; 6.440  ; 6.440  ; Rise       ; clk             ;
;  data_cache_input[25]  ; clk        ; 6.308  ; 6.308  ; Rise       ; clk             ;
;  data_cache_input[26]  ; clk        ; 6.608  ; 6.608  ; Rise       ; clk             ;
;  data_cache_input[27]  ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  data_cache_input[28]  ; clk        ; 6.688  ; 6.688  ; Rise       ; clk             ;
;  data_cache_input[29]  ; clk        ; 6.831  ; 6.831  ; Rise       ; clk             ;
;  data_cache_input[30]  ; clk        ; 6.796  ; 6.796  ; Rise       ; clk             ;
;  data_cache_input[31]  ; clk        ; 6.903  ; 6.903  ; Rise       ; clk             ;
; data_cache_output[*]   ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  data_cache_output[0]  ; clk        ; 9.404  ; 9.404  ; Rise       ; clk             ;
;  data_cache_output[1]  ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  data_cache_output[2]  ; clk        ; 9.206  ; 9.206  ; Rise       ; clk             ;
;  data_cache_output[3]  ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  data_cache_output[4]  ; clk        ; 9.531  ; 9.531  ; Rise       ; clk             ;
;  data_cache_output[5]  ; clk        ; 9.711  ; 9.711  ; Rise       ; clk             ;
;  data_cache_output[6]  ; clk        ; 9.450  ; 9.450  ; Rise       ; clk             ;
;  data_cache_output[7]  ; clk        ; 9.455  ; 9.455  ; Rise       ; clk             ;
;  data_cache_output[8]  ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
;  data_cache_output[9]  ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  data_cache_output[10] ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  data_cache_output[11] ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  data_cache_output[12] ; clk        ; 9.215  ; 9.215  ; Rise       ; clk             ;
;  data_cache_output[13] ; clk        ; 9.186  ; 9.186  ; Rise       ; clk             ;
;  data_cache_output[14] ; clk        ; 9.415  ; 9.415  ; Rise       ; clk             ;
;  data_cache_output[15] ; clk        ; 9.464  ; 9.464  ; Rise       ; clk             ;
;  data_cache_output[16] ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  data_cache_output[17] ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  data_cache_output[18] ; clk        ; 9.462  ; 9.462  ; Rise       ; clk             ;
;  data_cache_output[19] ; clk        ; 9.935  ; 9.935  ; Rise       ; clk             ;
;  data_cache_output[20] ; clk        ; 9.257  ; 9.257  ; Rise       ; clk             ;
;  data_cache_output[21] ; clk        ; 9.034  ; 9.034  ; Rise       ; clk             ;
;  data_cache_output[22] ; clk        ; 9.471  ; 9.471  ; Rise       ; clk             ;
;  data_cache_output[23] ; clk        ; 9.538  ; 9.538  ; Rise       ; clk             ;
;  data_cache_output[24] ; clk        ; 9.579  ; 9.579  ; Rise       ; clk             ;
;  data_cache_output[25] ; clk        ; 9.046  ; 9.046  ; Rise       ; clk             ;
;  data_cache_output[26] ; clk        ; 9.236  ; 9.236  ; Rise       ; clk             ;
;  data_cache_output[27] ; clk        ; 9.222  ; 9.222  ; Rise       ; clk             ;
;  data_cache_output[28] ; clk        ; 9.625  ; 9.625  ; Rise       ; clk             ;
;  data_cache_output[29] ; clk        ; 9.635  ; 9.635  ; Rise       ; clk             ;
;  data_cache_output[30] ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  data_cache_output[31] ; clk        ; 9.543  ; 9.543  ; Rise       ; clk             ;
; ins_cache_output[*]    ; clk        ; 19.853 ; 19.853 ; Rise       ; clk             ;
;  ins_cache_output[0]   ; clk        ; 19.420 ; 19.420 ; Rise       ; clk             ;
;  ins_cache_output[1]   ; clk        ; 19.248 ; 19.248 ; Rise       ; clk             ;
;  ins_cache_output[2]   ; clk        ; 19.333 ; 19.333 ; Rise       ; clk             ;
;  ins_cache_output[3]   ; clk        ; 19.853 ; 19.853 ; Rise       ; clk             ;
;  ins_cache_output[4]   ; clk        ; 18.594 ; 18.594 ; Rise       ; clk             ;
;  ins_cache_output[5]   ; clk        ; 18.889 ; 18.889 ; Rise       ; clk             ;
;  ins_cache_output[6]   ; clk        ; 18.938 ; 18.938 ; Rise       ; clk             ;
;  ins_cache_output[7]   ; clk        ; 19.114 ; 19.114 ; Rise       ; clk             ;
;  ins_cache_output[8]   ; clk        ; 18.859 ; 18.859 ; Rise       ; clk             ;
;  ins_cache_output[9]   ; clk        ; 19.094 ; 19.094 ; Rise       ; clk             ;
;  ins_cache_output[10]  ; clk        ; 19.073 ; 19.073 ; Rise       ; clk             ;
;  ins_cache_output[11]  ; clk        ; 19.437 ; 19.437 ; Rise       ; clk             ;
;  ins_cache_output[12]  ; clk        ; 19.193 ; 19.193 ; Rise       ; clk             ;
;  ins_cache_output[13]  ; clk        ; 18.796 ; 18.796 ; Rise       ; clk             ;
;  ins_cache_output[14]  ; clk        ; 18.792 ; 18.792 ; Rise       ; clk             ;
;  ins_cache_output[15]  ; clk        ; 18.807 ; 18.807 ; Rise       ; clk             ;
;  ins_cache_output[16]  ; clk        ; 14.273 ; 14.273 ; Rise       ; clk             ;
;  ins_cache_output[17]  ; clk        ; 13.348 ; 13.348 ; Rise       ; clk             ;
;  ins_cache_output[18]  ; clk        ; 13.364 ; 13.364 ; Rise       ; clk             ;
;  ins_cache_output[19]  ; clk        ; 13.299 ; 13.299 ; Rise       ; clk             ;
;  ins_cache_output[20]  ; clk        ; 13.262 ; 13.262 ; Rise       ; clk             ;
;  ins_cache_output[21]  ; clk        ; 13.913 ; 13.913 ; Rise       ; clk             ;
;  ins_cache_output[22]  ; clk        ; 13.349 ; 13.349 ; Rise       ; clk             ;
;  ins_cache_output[23]  ; clk        ; 13.892 ; 13.892 ; Rise       ; clk             ;
;  ins_cache_output[24]  ; clk        ; 13.585 ; 13.585 ; Rise       ; clk             ;
;  ins_cache_output[25]  ; clk        ; 13.603 ; 13.603 ; Rise       ; clk             ;
;  ins_cache_output[26]  ; clk        ; 13.966 ; 13.966 ; Rise       ; clk             ;
;  ins_cache_output[27]  ; clk        ; 13.638 ; 13.638 ; Rise       ; clk             ;
;  ins_cache_output[28]  ; clk        ; 12.530 ; 12.530 ; Rise       ; clk             ;
;  ins_cache_output[29]  ; clk        ; 13.115 ; 13.115 ; Rise       ; clk             ;
;  ins_cache_output[30]  ; clk        ; 11.924 ; 11.924 ; Rise       ; clk             ;
;  ins_cache_output[31]  ; clk        ; 12.482 ; 12.482 ; Rise       ; clk             ;
; prog_count_output[*]   ; clk        ; 7.201  ; 7.201  ; Rise       ; clk             ;
;  prog_count_output[0]  ; clk        ; 6.508  ; 6.508  ; Rise       ; clk             ;
;  prog_count_output[1]  ; clk        ; 7.049  ; 7.049  ; Rise       ; clk             ;
;  prog_count_output[2]  ; clk        ; 6.607  ; 6.607  ; Rise       ; clk             ;
;  prog_count_output[3]  ; clk        ; 6.577  ; 6.577  ; Rise       ; clk             ;
;  prog_count_output[4]  ; clk        ; 6.654  ; 6.654  ; Rise       ; clk             ;
;  prog_count_output[5]  ; clk        ; 6.715  ; 6.715  ; Rise       ; clk             ;
;  prog_count_output[6]  ; clk        ; 6.035  ; 6.035  ; Rise       ; clk             ;
;  prog_count_output[7]  ; clk        ; 6.275  ; 6.275  ; Rise       ; clk             ;
;  prog_count_output[8]  ; clk        ; 7.201  ; 7.201  ; Rise       ; clk             ;
;  prog_count_output[9]  ; clk        ; 6.026  ; 6.026  ; Rise       ; clk             ;
; ins_cache_output[*]    ; rst        ; 23.185 ; 23.185 ; Rise       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 22.752 ; 22.752 ; Rise       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 22.580 ; 22.580 ; Rise       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 22.665 ; 22.665 ; Rise       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 23.185 ; 23.185 ; Rise       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 21.926 ; 21.926 ; Rise       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 22.221 ; 22.221 ; Rise       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 22.270 ; 22.270 ; Rise       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 22.446 ; 22.446 ; Rise       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 22.191 ; 22.191 ; Rise       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 22.426 ; 22.426 ; Rise       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 22.405 ; 22.405 ; Rise       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 22.769 ; 22.769 ; Rise       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 22.525 ; 22.525 ; Rise       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 22.128 ; 22.128 ; Rise       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 22.124 ; 22.124 ; Rise       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 22.139 ; 22.139 ; Rise       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 17.605 ; 17.605 ; Rise       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 16.680 ; 16.680 ; Rise       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 16.696 ; 16.696 ; Rise       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 16.888 ; 16.888 ; Rise       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 16.594 ; 16.594 ; Rise       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 17.245 ; 17.245 ; Rise       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 16.681 ; 16.681 ; Rise       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 17.224 ; 17.224 ; Rise       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 16.917 ; 16.917 ; Rise       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 16.935 ; 16.935 ; Rise       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 17.298 ; 17.298 ; Rise       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 16.970 ; 16.970 ; Rise       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 15.862 ; 15.862 ; Rise       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 16.447 ; 16.447 ; Rise       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 15.256 ; 15.256 ; Rise       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 15.814 ; 15.814 ; Rise       ; rst             ;
; ins_cache_output[*]    ; rst        ; 14.582 ; 14.582 ; Fall       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 14.149 ; 14.149 ; Fall       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 13.977 ; 13.977 ; Fall       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 14.062 ; 14.062 ; Fall       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 14.582 ; 14.582 ; Fall       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 13.323 ; 13.323 ; Fall       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 13.618 ; 13.618 ; Fall       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 13.667 ; 13.667 ; Fall       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 13.843 ; 13.843 ; Fall       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 13.588 ; 13.588 ; Fall       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 13.823 ; 13.823 ; Fall       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 13.802 ; 13.802 ; Fall       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 14.166 ; 14.166 ; Fall       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 13.922 ; 13.922 ; Fall       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 13.525 ; 13.525 ; Fall       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 13.521 ; 13.521 ; Fall       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 13.536 ; 13.536 ; Fall       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 9.002  ; 9.002  ; Fall       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 8.077  ; 8.077  ; Fall       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 8.093  ; 8.093  ; Fall       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 8.285  ; 8.285  ; Fall       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 7.991  ; 7.991  ; Fall       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 8.642  ; 8.642  ; Fall       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 8.078  ; 8.078  ; Fall       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 8.621  ; 8.621  ; Fall       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 8.314  ; 8.314  ; Fall       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 8.332  ; 8.332  ; Fall       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 8.695  ; 8.695  ; Fall       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 8.367  ; 8.367  ; Fall       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 7.259  ; 7.259  ; Fall       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 7.844  ; 7.844  ; Fall       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 6.653  ; 6.653  ; Fall       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 7.211  ; 7.211  ; Fall       ; rst             ;
+------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; data_cache_input[*]    ; clk        ; 5.929  ; 5.929  ; Rise       ; clk             ;
;  data_cache_input[0]   ; clk        ; 6.667  ; 6.667  ; Rise       ; clk             ;
;  data_cache_input[1]   ; clk        ; 6.259  ; 6.259  ; Rise       ; clk             ;
;  data_cache_input[2]   ; clk        ; 6.426  ; 6.426  ; Rise       ; clk             ;
;  data_cache_input[3]   ; clk        ; 7.305  ; 7.305  ; Rise       ; clk             ;
;  data_cache_input[4]   ; clk        ; 6.830  ; 6.830  ; Rise       ; clk             ;
;  data_cache_input[5]   ; clk        ; 6.320  ; 6.320  ; Rise       ; clk             ;
;  data_cache_input[6]   ; clk        ; 7.157  ; 7.157  ; Rise       ; clk             ;
;  data_cache_input[7]   ; clk        ; 5.931  ; 5.931  ; Rise       ; clk             ;
;  data_cache_input[8]   ; clk        ; 6.605  ; 6.605  ; Rise       ; clk             ;
;  data_cache_input[9]   ; clk        ; 5.929  ; 5.929  ; Rise       ; clk             ;
;  data_cache_input[10]  ; clk        ; 6.066  ; 6.066  ; Rise       ; clk             ;
;  data_cache_input[11]  ; clk        ; 6.566  ; 6.566  ; Rise       ; clk             ;
;  data_cache_input[12]  ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
;  data_cache_input[13]  ; clk        ; 7.223  ; 7.223  ; Rise       ; clk             ;
;  data_cache_input[14]  ; clk        ; 7.127  ; 7.127  ; Rise       ; clk             ;
;  data_cache_input[15]  ; clk        ; 6.525  ; 6.525  ; Rise       ; clk             ;
;  data_cache_input[16]  ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  data_cache_input[17]  ; clk        ; 6.293  ; 6.293  ; Rise       ; clk             ;
;  data_cache_input[18]  ; clk        ; 6.318  ; 6.318  ; Rise       ; clk             ;
;  data_cache_input[19]  ; clk        ; 6.688  ; 6.688  ; Rise       ; clk             ;
;  data_cache_input[20]  ; clk        ; 6.121  ; 6.121  ; Rise       ; clk             ;
;  data_cache_input[21]  ; clk        ; 7.194  ; 7.194  ; Rise       ; clk             ;
;  data_cache_input[22]  ; clk        ; 6.664  ; 6.664  ; Rise       ; clk             ;
;  data_cache_input[23]  ; clk        ; 6.145  ; 6.145  ; Rise       ; clk             ;
;  data_cache_input[24]  ; clk        ; 6.440  ; 6.440  ; Rise       ; clk             ;
;  data_cache_input[25]  ; clk        ; 6.308  ; 6.308  ; Rise       ; clk             ;
;  data_cache_input[26]  ; clk        ; 6.608  ; 6.608  ; Rise       ; clk             ;
;  data_cache_input[27]  ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  data_cache_input[28]  ; clk        ; 6.688  ; 6.688  ; Rise       ; clk             ;
;  data_cache_input[29]  ; clk        ; 6.831  ; 6.831  ; Rise       ; clk             ;
;  data_cache_input[30]  ; clk        ; 6.796  ; 6.796  ; Rise       ; clk             ;
;  data_cache_input[31]  ; clk        ; 6.903  ; 6.903  ; Rise       ; clk             ;
; data_cache_output[*]   ; clk        ; 9.034  ; 9.034  ; Rise       ; clk             ;
;  data_cache_output[0]  ; clk        ; 9.404  ; 9.404  ; Rise       ; clk             ;
;  data_cache_output[1]  ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  data_cache_output[2]  ; clk        ; 9.206  ; 9.206  ; Rise       ; clk             ;
;  data_cache_output[3]  ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  data_cache_output[4]  ; clk        ; 9.531  ; 9.531  ; Rise       ; clk             ;
;  data_cache_output[5]  ; clk        ; 9.711  ; 9.711  ; Rise       ; clk             ;
;  data_cache_output[6]  ; clk        ; 9.450  ; 9.450  ; Rise       ; clk             ;
;  data_cache_output[7]  ; clk        ; 9.455  ; 9.455  ; Rise       ; clk             ;
;  data_cache_output[8]  ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
;  data_cache_output[9]  ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  data_cache_output[10] ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  data_cache_output[11] ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  data_cache_output[12] ; clk        ; 9.215  ; 9.215  ; Rise       ; clk             ;
;  data_cache_output[13] ; clk        ; 9.186  ; 9.186  ; Rise       ; clk             ;
;  data_cache_output[14] ; clk        ; 9.415  ; 9.415  ; Rise       ; clk             ;
;  data_cache_output[15] ; clk        ; 9.464  ; 9.464  ; Rise       ; clk             ;
;  data_cache_output[16] ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  data_cache_output[17] ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  data_cache_output[18] ; clk        ; 9.462  ; 9.462  ; Rise       ; clk             ;
;  data_cache_output[19] ; clk        ; 9.935  ; 9.935  ; Rise       ; clk             ;
;  data_cache_output[20] ; clk        ; 9.257  ; 9.257  ; Rise       ; clk             ;
;  data_cache_output[21] ; clk        ; 9.034  ; 9.034  ; Rise       ; clk             ;
;  data_cache_output[22] ; clk        ; 9.471  ; 9.471  ; Rise       ; clk             ;
;  data_cache_output[23] ; clk        ; 9.538  ; 9.538  ; Rise       ; clk             ;
;  data_cache_output[24] ; clk        ; 9.579  ; 9.579  ; Rise       ; clk             ;
;  data_cache_output[25] ; clk        ; 9.046  ; 9.046  ; Rise       ; clk             ;
;  data_cache_output[26] ; clk        ; 9.236  ; 9.236  ; Rise       ; clk             ;
;  data_cache_output[27] ; clk        ; 9.222  ; 9.222  ; Rise       ; clk             ;
;  data_cache_output[28] ; clk        ; 9.625  ; 9.625  ; Rise       ; clk             ;
;  data_cache_output[29] ; clk        ; 9.635  ; 9.635  ; Rise       ; clk             ;
;  data_cache_output[30] ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  data_cache_output[31] ; clk        ; 9.543  ; 9.543  ; Rise       ; clk             ;
; ins_cache_output[*]    ; clk        ; 7.433  ; 7.433  ; Rise       ; clk             ;
;  ins_cache_output[0]   ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
;  ins_cache_output[1]   ; clk        ; 9.056  ; 9.056  ; Rise       ; clk             ;
;  ins_cache_output[2]   ; clk        ; 9.141  ; 9.141  ; Rise       ; clk             ;
;  ins_cache_output[3]   ; clk        ; 9.661  ; 9.661  ; Rise       ; clk             ;
;  ins_cache_output[4]   ; clk        ; 8.402  ; 8.402  ; Rise       ; clk             ;
;  ins_cache_output[5]   ; clk        ; 8.697  ; 8.697  ; Rise       ; clk             ;
;  ins_cache_output[6]   ; clk        ; 8.746  ; 8.746  ; Rise       ; clk             ;
;  ins_cache_output[7]   ; clk        ; 8.922  ; 8.922  ; Rise       ; clk             ;
;  ins_cache_output[8]   ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  ins_cache_output[9]   ; clk        ; 8.902  ; 8.902  ; Rise       ; clk             ;
;  ins_cache_output[10]  ; clk        ; 8.881  ; 8.881  ; Rise       ; clk             ;
;  ins_cache_output[11]  ; clk        ; 9.245  ; 9.245  ; Rise       ; clk             ;
;  ins_cache_output[12]  ; clk        ; 9.001  ; 9.001  ; Rise       ; clk             ;
;  ins_cache_output[13]  ; clk        ; 8.604  ; 8.604  ; Rise       ; clk             ;
;  ins_cache_output[14]  ; clk        ; 8.600  ; 8.600  ; Rise       ; clk             ;
;  ins_cache_output[15]  ; clk        ; 8.615  ; 8.615  ; Rise       ; clk             ;
;  ins_cache_output[16]  ; clk        ; 9.782  ; 9.782  ; Rise       ; clk             ;
;  ins_cache_output[17]  ; clk        ; 8.857  ; 8.857  ; Rise       ; clk             ;
;  ins_cache_output[18]  ; clk        ; 8.873  ; 8.873  ; Rise       ; clk             ;
;  ins_cache_output[19]  ; clk        ; 9.065  ; 9.065  ; Rise       ; clk             ;
;  ins_cache_output[20]  ; clk        ; 8.771  ; 8.771  ; Rise       ; clk             ;
;  ins_cache_output[21]  ; clk        ; 9.422  ; 9.422  ; Rise       ; clk             ;
;  ins_cache_output[22]  ; clk        ; 8.858  ; 8.858  ; Rise       ; clk             ;
;  ins_cache_output[23]  ; clk        ; 9.401  ; 9.401  ; Rise       ; clk             ;
;  ins_cache_output[24]  ; clk        ; 9.094  ; 9.094  ; Rise       ; clk             ;
;  ins_cache_output[25]  ; clk        ; 9.112  ; 9.112  ; Rise       ; clk             ;
;  ins_cache_output[26]  ; clk        ; 9.475  ; 9.475  ; Rise       ; clk             ;
;  ins_cache_output[27]  ; clk        ; 9.147  ; 9.147  ; Rise       ; clk             ;
;  ins_cache_output[28]  ; clk        ; 8.039  ; 8.039  ; Rise       ; clk             ;
;  ins_cache_output[29]  ; clk        ; 8.624  ; 8.624  ; Rise       ; clk             ;
;  ins_cache_output[30]  ; clk        ; 7.433  ; 7.433  ; Rise       ; clk             ;
;  ins_cache_output[31]  ; clk        ; 7.991  ; 7.991  ; Rise       ; clk             ;
; prog_count_output[*]   ; clk        ; 6.026  ; 6.026  ; Rise       ; clk             ;
;  prog_count_output[0]  ; clk        ; 6.508  ; 6.508  ; Rise       ; clk             ;
;  prog_count_output[1]  ; clk        ; 7.049  ; 7.049  ; Rise       ; clk             ;
;  prog_count_output[2]  ; clk        ; 6.607  ; 6.607  ; Rise       ; clk             ;
;  prog_count_output[3]  ; clk        ; 6.577  ; 6.577  ; Rise       ; clk             ;
;  prog_count_output[4]  ; clk        ; 6.654  ; 6.654  ; Rise       ; clk             ;
;  prog_count_output[5]  ; clk        ; 6.715  ; 6.715  ; Rise       ; clk             ;
;  prog_count_output[6]  ; clk        ; 6.035  ; 6.035  ; Rise       ; clk             ;
;  prog_count_output[7]  ; clk        ; 6.275  ; 6.275  ; Rise       ; clk             ;
;  prog_count_output[8]  ; clk        ; 7.201  ; 7.201  ; Rise       ; clk             ;
;  prog_count_output[9]  ; clk        ; 6.026  ; 6.026  ; Rise       ; clk             ;
; ins_cache_output[*]    ; rst        ; 5.954  ; 5.954  ; Rise       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 7.553  ; 7.553  ; Rise       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 7.381  ; 7.381  ; Rise       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 7.466  ; 7.466  ; Rise       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 7.986  ; 7.986  ; Rise       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 6.727  ; 6.727  ; Rise       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 7.022  ; 7.022  ; Rise       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 7.071  ; 7.071  ; Rise       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 7.247  ; 7.247  ; Rise       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 6.992  ; 6.992  ; Rise       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 7.227  ; 7.227  ; Rise       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 7.206  ; 7.206  ; Rise       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 7.570  ; 7.570  ; Rise       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 7.326  ; 7.326  ; Rise       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 6.929  ; 6.929  ; Rise       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 6.925  ; 6.925  ; Rise       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 6.940  ; 6.940  ; Rise       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 8.303  ; 8.303  ; Rise       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 7.378  ; 7.378  ; Rise       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 7.394  ; 7.394  ; Rise       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 7.586  ; 7.586  ; Rise       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 7.292  ; 7.292  ; Rise       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 7.943  ; 7.943  ; Rise       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 7.379  ; 7.379  ; Rise       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 7.922  ; 7.922  ; Rise       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 7.615  ; 7.615  ; Rise       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 7.633  ; 7.633  ; Rise       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 7.996  ; 7.996  ; Rise       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 7.668  ; 7.668  ; Rise       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 6.560  ; 6.560  ; Rise       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 7.145  ; 7.145  ; Rise       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 5.954  ; 5.954  ; Rise       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 6.512  ; 6.512  ; Rise       ; rst             ;
; ins_cache_output[*]    ; rst        ; 5.954  ; 5.954  ; Fall       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 7.553  ; 7.553  ; Fall       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 7.381  ; 7.381  ; Fall       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 7.466  ; 7.466  ; Fall       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 7.986  ; 7.986  ; Fall       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 6.727  ; 6.727  ; Fall       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 7.022  ; 7.022  ; Fall       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 7.071  ; 7.071  ; Fall       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 7.247  ; 7.247  ; Fall       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 6.992  ; 6.992  ; Fall       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 7.227  ; 7.227  ; Fall       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 7.206  ; 7.206  ; Fall       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 7.570  ; 7.570  ; Fall       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 7.326  ; 7.326  ; Fall       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 6.929  ; 6.929  ; Fall       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 6.925  ; 6.925  ; Fall       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 6.940  ; 6.940  ; Fall       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 8.303  ; 8.303  ; Fall       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 7.378  ; 7.378  ; Fall       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 7.394  ; 7.394  ; Fall       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 7.586  ; 7.586  ; Fall       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 7.292  ; 7.292  ; Fall       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 7.943  ; 7.943  ; Fall       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 7.379  ; 7.379  ; Fall       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 7.922  ; 7.922  ; Fall       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 7.615  ; 7.615  ; Fall       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 7.633  ; 7.633  ; Fall       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 7.996  ; 7.996  ; Fall       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 7.668  ; 7.668  ; Fall       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 6.560  ; 6.560  ; Fall       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 7.145  ; 7.145  ; Fall       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 5.954  ; 5.954  ; Fall       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 6.512  ; 6.512  ; Fall       ; rst             ;
+------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -7.451 ; -3596.630     ;
; rst   ; -1.251 ; -28.884       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; rst   ; -1.479 ; -39.084       ;
; clk   ; -0.099 ; -0.099        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; rst   ; -3.504 ; -400.758              ;
; clk   ; -2.000 ; -2808.380             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.451 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.663      ;
; -7.451 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.663      ;
; -7.451 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.663      ;
; -7.451 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.663      ;
; -7.451 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.663      ;
; -7.451 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.663      ;
; -7.451 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.663      ;
; -7.450 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.663      ;
; -7.450 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.663      ;
; -7.450 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.663      ;
; -7.450 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.663      ;
; -7.450 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.663      ;
; -7.439 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.815     ; 4.656      ;
; -7.439 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.815     ; 4.656      ;
; -7.439 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.815     ; 4.656      ;
; -7.439 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.815     ; 4.656      ;
; -7.439 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.815     ; 4.656      ;
; -7.439 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.815     ; 4.656      ;
; -7.439 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.815     ; 4.656      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.807     ; 4.663      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.807     ; 4.663      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.807     ; 4.663      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[16]         ; rst          ; clk         ; 1.000        ; -3.807     ; 4.663      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.814     ; 4.656      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.814     ; 4.656      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.814     ; 4.656      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.814     ; 4.656      ;
; -7.438 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.814     ; 4.656      ;
; -7.431 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.666      ;
; -7.431 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.666      ;
; -7.431 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.666      ;
; -7.431 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.666      ;
; -7.431 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.666      ;
; -7.431 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.666      ;
; -7.431 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.666      ;
; -7.430 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.796     ; 4.666      ;
; -7.430 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.796     ; 4.666      ;
; -7.430 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.796     ; 4.666      ;
; -7.430 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.796     ; 4.666      ;
; -7.430 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.796     ; 4.666      ;
; -7.426 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.802     ; 4.656      ;
; -7.426 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.802     ; 4.656      ;
; -7.426 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.802     ; 4.656      ;
; -7.426 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29]         ; rst          ; clk         ; 1.000        ; -3.802     ; 4.656      ;
; -7.418 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.784     ; 4.666      ;
; -7.418 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.784     ; 4.666      ;
; -7.418 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.784     ; 4.666      ;
; -7.418 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]          ; rst          ; clk         ; 1.000        ; -3.784     ; 4.666      ;
; -7.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.629      ;
; -7.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.629      ;
; -7.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.629      ;
; -7.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.629      ;
; -7.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.629      ;
; -7.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.629      ;
; -7.417 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.820     ; 4.629      ;
; -7.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.629      ;
; -7.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.629      ;
; -7.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.629      ;
; -7.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.629      ;
; -7.416 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.819     ; 4.629      ;
; -7.404 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.807     ; 4.629      ;
; -7.404 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.807     ; 4.629      ;
; -7.404 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.807     ; 4.629      ;
; -7.404 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[11]         ; rst          ; clk         ; 1.000        ; -3.807     ; 4.629      ;
; -7.400 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.820     ; 4.612      ;
; -7.400 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.820     ; 4.612      ;
; -7.400 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.820     ; 4.612      ;
; -7.400 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.820     ; 4.612      ;
; -7.400 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.820     ; 4.612      ;
; -7.400 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.820     ; 4.612      ;
; -7.400 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.820     ; 4.612      ;
; -7.399 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.819     ; 4.612      ;
; -7.399 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.819     ; 4.612      ;
; -7.399 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.819     ; 4.612      ;
; -7.399 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.819     ; 4.612      ;
; -7.399 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.819     ; 4.612      ;
; -7.396 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.804     ; 4.624      ;
; -7.396 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.804     ; 4.624      ;
; -7.396 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.804     ; 4.624      ;
; -7.396 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.804     ; 4.624      ;
; -7.396 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.804     ; 4.624      ;
; -7.396 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.804     ; 4.624      ;
; -7.396 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.804     ; 4.624      ;
; -7.395 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.803     ; 4.624      ;
; -7.395 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.803     ; 4.624      ;
; -7.395 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.803     ; 4.624      ;
; -7.395 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.803     ; 4.624      ;
; -7.395 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21]         ; rst          ; clk         ; 1.000        ; -3.803     ; 4.624      ;
; -7.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.807     ; 4.612      ;
; -7.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.807     ; 4.612      ;
; -7.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.807     ; 4.612      ;
; -7.387 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[12] ; rst          ; clk         ; 1.000        ; -3.807     ; 4.612      ;
; -7.386 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[9]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.621      ;
; -7.386 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[9]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.621      ;
; -7.386 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[9]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.621      ;
; -7.386 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[9]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.621      ;
; -7.386 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[9]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.621      ;
; -7.386 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[9]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.621      ;
; -7.386 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[9]          ; rst          ; clk         ; 1.000        ; -3.797     ; 4.621      ;
; -7.385 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[9]          ; rst          ; clk         ; 1.000        ; -3.796     ; 4.621      ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rst'                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.251 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ; clk          ; rst         ; 1.000        ; 0.542      ; 2.825      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.229 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ; clk          ; rst         ; 1.000        ; 0.526      ; 2.787      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.109 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a20~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ; clk          ; rst         ; 1.000        ; 0.541      ; 2.682      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.088 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.647      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.060 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ; clk          ; rst         ; 1.000        ; 0.551      ; 2.643      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.042 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a28~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ; clk          ; rst         ; 1.000        ; 0.667      ; 2.741      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.040 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ; clk          ; rst         ; 1.000        ; 0.742      ; 2.814      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -1.021 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ; clk          ; rst         ; 1.000        ; 0.745      ; 2.798      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.994 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.553      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
; -0.989 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a16~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ; clk          ; rst         ; 1.000        ; 0.527      ; 2.548      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rst'                                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.479 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.418      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.475 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.423      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.474 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.424      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.380 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.517      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.378 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.520      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.376 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a0~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ; clk          ; rst         ; 0.000        ; 3.745      ; 2.521      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg0 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg1 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg2 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg3 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg4 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg5 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg6 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg7 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg8 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.372 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a12~porta_address_reg9 ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ; clk          ; rst         ; 0.000        ; 3.746      ; 2.526      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.364 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.538      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg0  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg1  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg2  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg3  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg4  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg5  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg6  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg7  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg8  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
; -1.363 ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg9  ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ; clk          ; rst         ; 0.000        ; 3.750      ; 2.539      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.099 ; rst                                                                              ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:alu_cont_reg_8|data_out[3]                                                                                ; rst          ; clk         ; 0.000        ; 1.429      ; 1.482      ;
; 0.215  ; register_32:IF_program_counter|data_out[0]                                       ; register_32:IF_program_counter|data_out[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[2]                                       ; register_32:IF_program_counter|data_out[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[3]                                       ; register_32:IF_program_counter|data_out[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[4]                                       ; register_32:IF_program_counter|data_out[4]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[5]                                       ; register_32:IF_program_counter|data_out[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[6]                                       ; register_32:IF_program_counter|data_out[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[7]                                       ; register_32:IF_program_counter|data_out[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[8]                                       ; register_32:IF_program_counter|data_out[8]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[9]                                       ; register_32:IF_program_counter|data_out[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_32:IF_program_counter|data_out[1]                                       ; register_32:IF_program_counter|data_out[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[29]         ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[29]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[17]         ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[14]         ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[14]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[13]         ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[13]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[30]         ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[30]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[16] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[31] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[29] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[31]         ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[31]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.244  ; register_32:IF_program_counter|data_out[2]                                       ; register_32:IF_program_counter|data_out[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.249  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[30] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; register_32:IF_program_counter|data_out[7]                                       ; register_32:IF_program_counter|data_out[8]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; register_32:IF_program_counter|data_out[7]                                       ; register_32:IF_program_counter|data_out[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[13] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[12] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; register_32:IF_program_counter|data_out[4]                                       ; register_32:IF_program_counter|data_out[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[21] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[27] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.256  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[5]  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.257  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[19] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.257  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[25]    ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a24~porta_datain_reg1        ; clk          ; clk         ; 0.000        ; 0.060      ; 0.455      ;
; 0.258  ; register_32:IF_program_counter|data_out[4]                                       ; register_32:IF_program_counter|data_out[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.314  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[28]         ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[28]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.315  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[12]         ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[12]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.325  ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:wb_cont_reg_8|data_out[0]   ; control_EX_MEM_buffer:EX_MEM_control_buffer|register_8:wb_cont_reg_8|data_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.331  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[15] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[18] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[23] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.333  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[4]  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[14] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.334  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[17] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[7]  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.492      ;
; 0.335  ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:mem_cont_reg_8|data_out[3]  ; control_EX_MEM_buffer:EX_MEM_control_buffer|register_8:mem_cont_reg_8|data_out[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.335  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[24] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.337  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[22] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.343  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[3]  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.367  ; register_32:IF_program_counter|data_out[8]                                       ; register_32:IF_program_counter|data_out[9]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.376  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[10]    ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg0        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.576      ;
; 0.378  ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[4]          ; regfile_32_by_32:ID_register_file|register_32:register_23|data_out[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[27]         ; regfile_32_by_32:ID_register_file|register_32:register_14|data_out[27]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[22]         ; regfile_32_by_32:ID_register_file|register_32:register_14|data_out[22]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[0]          ; regfile_32_by_32:ID_register_file|register_32:register_23|data_out[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[2]     ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a2~porta_datain_reg0         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.574      ;
; 0.381  ; register_32:IF_program_counter|data_out[0]                                       ; register_32:IF_program_counter|data_out[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; register_32:IF_program_counter|data_out[0]                                       ; register_32:IF_program_counter|data_out[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; register_32:IF_program_counter|data_out[1]                                       ; register_32:IF_program_counter|data_out[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.382  ; register_32:IF_program_counter|data_out[1]                                       ; register_32:IF_program_counter|data_out[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; register_32:IF_program_counter|data_out[5]                                       ; register_32:IF_program_counter|data_out[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; register_32:IF_program_counter|data_out[0]                                       ; register_32:IF_program_counter|data_out[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.401  ; rst                                                                              ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:alu_cont_reg_8|data_out[3]                                                                                ; rst          ; clk         ; -0.500       ; 1.429      ; 1.482      ;
; 0.406  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[4]          ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg4       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.607      ;
; 0.410  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[5]                                                                        ; rst          ; clk         ; 0.000        ; 1.430      ; 1.992      ;
; 0.410  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[10]                                                                       ; rst          ; clk         ; 0.000        ; 1.430      ; 1.992      ;
; 0.411  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[10] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.413  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[1]          ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg1       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.614      ;
; 0.413  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[0]          ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.614      ;
; 0.414  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[1]                                                                        ; rst          ; clk         ; 0.000        ; 1.438      ; 2.004      ;
; 0.417  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[3]          ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg3       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.618      ;
; 0.420  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[1]  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.571      ;
; 0.420  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[8]  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.420  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[28]    ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a28~porta_datain_reg0        ; clk          ; clk         ; 0.000        ; 0.050      ; 0.608      ;
; 0.421  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[24]    ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a24~porta_datain_reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.624      ;
; 0.423  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[7]                                                                        ; rst          ; clk         ; 0.000        ; 1.438      ; 2.013      ;
; 0.423  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[6]                                                                        ; rst          ; clk         ; 0.000        ; 1.438      ; 2.013      ;
; 0.427  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[2]                                                                                ; rst          ; clk         ; 0.000        ; 1.429      ; 2.008      ;
; 0.429  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:sign_extended_address_offset|data_out[0]                                                                        ; rst          ; clk         ; 0.000        ; 1.429      ; 2.010      ;
; 0.430  ; rst                                                                              ; register_32:IF_program_counter|data_out[0]                                                                                                                     ; rst          ; clk         ; 0.000        ; 1.439      ; 2.021      ;
; 0.433  ; register_32:IF_program_counter|data_out[4]                                       ; register_32:IF_program_counter|data_out[7]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.438  ; register_32:IF_program_counter|data_out[1]                                       ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.633      ;
; 0.443  ; register_32:IF_program_counter|data_out[0]                                       ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.638      ;
; 0.453  ; register_32:IF_program_counter|data_out[1]                                       ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.644      ;
; 0.455  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[4]                                                                                ; rst          ; clk         ; 0.000        ; 1.416      ; 2.023      ;
; 0.456  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[8]                                                                                ; rst          ; clk         ; 0.000        ; 1.416      ; 2.024      ;
; 0.457  ; register_32:IF_program_counter|data_out[0]                                       ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.648      ;
; 0.457  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[10]                                                                               ; rst          ; clk         ; 0.000        ; 1.416      ; 2.025      ;
; 0.460  ; register_32:IF_program_counter|data_out[1]                                       ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.833      ;
; 0.461  ; rst                                                                              ; control_ID_EX_buffer:ID_EX_control_buffer|register_8:alu_cont_reg_8|data_out[1]                                                                                ; rst          ; clk         ; 0.000        ; 1.429      ; 2.042      ;
; 0.462  ; register_32:IF_program_counter|data_out[0]                                       ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.835      ;
; 0.462  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[0]                                                                                ; rst          ; clk         ; 0.000        ; 1.416      ; 2.030      ;
; 0.463  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[12]                                                                               ; rst          ; clk         ; 0.000        ; 1.416      ; 2.031      ;
; 0.464  ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[18]         ; regfile_32_by_32:ID_register_file|register_32:register_14|data_out[18]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.465  ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[2]          ; regfile_32_by_32:ID_register_file|register_32:register_23|data_out[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.465  ; register_MEM_WB_buffer:MEM_WB_buffer|register_32:alu_result|data_out[21]         ; regfile_32_by_32:ID_register_file|register_32:register_14|data_out[21]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.467  ; register_32:IF_program_counter|data_out[2]                                       ; ins_cache:IF_instruction_cache|ins_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_93k1:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.662      ;
; 0.474  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_2|data_out[0]  ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:reg_read_data_2|data_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 0.639      ;
; 0.474  ; register_ID_EX_buffer:ID_EX_buffer|register_32:register_read_data_1|data_out[15] ; register_EX_MEM_buffer:EX_MEM_buffer|register_32:alu_result|data_out[15]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.626      ;
; 0.474  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_5:register_write_destination_1|data_out[3]                                                                         ; rst          ; clk         ; 0.000        ; 1.534      ; 2.160      ;
; 0.474  ; rst                                                                              ; register_ID_EX_buffer:ID_EX_buffer|register_5:register_write_destination_1|data_out[4]                                                                         ; rst          ; clk         ; 0.000        ; 1.534      ; 2.160      ;
; 0.475  ; rst                                                                              ; ins_cache:IF_instruction_cache|register_1:delay_stall_reg|data_out                                                                                             ; rst          ; clk         ; 0.000        ; 1.527      ; 2.154      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rst'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[0]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[10] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[11] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[12] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[13] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[14] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[15] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[15] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[16] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[17] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[18] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[19] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[1]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[20] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[21] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[22] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[23] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[24] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[25] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[26] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[27] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[28] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[29] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[2]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[30] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[31] ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[3]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[4]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[5]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[6]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[6]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[7]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[8]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[8]  ;
; -3.504 ; -2.504       ; 1.000          ; High Pulse Width ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[9]  ;
; -3.504 ; -2.504       ; 1.000          ; Low Pulse Width  ; rst   ; Rise       ; ins_cache:IF_instruction_cache|register_32:stall_reg|data_out[9]  ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_line|combout                           ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_line|combout                           ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_line~clkctrl|inclk[0]                  ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_line~clkctrl|inclk[0]                  ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_line~clkctrl|outclk                    ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_line~clkctrl|outclk                    ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[0]|clk                    ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[0]|clk                    ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[10]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[10]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[11]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[11]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[12]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[12]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[13]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[13]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[14]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[14]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[15]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[15]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[16]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[16]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[17]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[17]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[18]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[18]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[19]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[19]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[1]|clk                    ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[1]|clk                    ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[20]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[20]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[21]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[21]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[22]|clk                   ;
; -2.504 ; -2.504       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IF_instruction_cache|stall_reg|data_out[22]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a12~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a13~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a13~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; dat_cache:MEM_data_cache|dat_cache_m4k_ram_block:block_1|altsyncram:altsyncram_component|altsyncram_lif1:auto_generated|ram_block1a14~porta_address_reg10 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.099 ; 0.099 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; data_cache_input[*]    ; clk        ; 4.116  ; 4.116  ; Rise       ; clk             ;
;  data_cache_input[0]   ; clk        ; 3.728  ; 3.728  ; Rise       ; clk             ;
;  data_cache_input[1]   ; clk        ; 3.511  ; 3.511  ; Rise       ; clk             ;
;  data_cache_input[2]   ; clk        ; 3.545  ; 3.545  ; Rise       ; clk             ;
;  data_cache_input[3]   ; clk        ; 4.016  ; 4.016  ; Rise       ; clk             ;
;  data_cache_input[4]   ; clk        ; 3.771  ; 3.771  ; Rise       ; clk             ;
;  data_cache_input[5]   ; clk        ; 3.548  ; 3.548  ; Rise       ; clk             ;
;  data_cache_input[6]   ; clk        ; 3.878  ; 3.878  ; Rise       ; clk             ;
;  data_cache_input[7]   ; clk        ; 3.307  ; 3.307  ; Rise       ; clk             ;
;  data_cache_input[8]   ; clk        ; 3.664  ; 3.664  ; Rise       ; clk             ;
;  data_cache_input[9]   ; clk        ; 3.310  ; 3.310  ; Rise       ; clk             ;
;  data_cache_input[10]  ; clk        ; 3.438  ; 3.438  ; Rise       ; clk             ;
;  data_cache_input[11]  ; clk        ; 3.665  ; 3.665  ; Rise       ; clk             ;
;  data_cache_input[12]  ; clk        ; 4.029  ; 4.029  ; Rise       ; clk             ;
;  data_cache_input[13]  ; clk        ; 3.983  ; 3.983  ; Rise       ; clk             ;
;  data_cache_input[14]  ; clk        ; 3.916  ; 3.916  ; Rise       ; clk             ;
;  data_cache_input[15]  ; clk        ; 3.624  ; 3.624  ; Rise       ; clk             ;
;  data_cache_input[16]  ; clk        ; 4.116  ; 4.116  ; Rise       ; clk             ;
;  data_cache_input[17]  ; clk        ; 3.532  ; 3.532  ; Rise       ; clk             ;
;  data_cache_input[18]  ; clk        ; 3.536  ; 3.536  ; Rise       ; clk             ;
;  data_cache_input[19]  ; clk        ; 3.720  ; 3.720  ; Rise       ; clk             ;
;  data_cache_input[20]  ; clk        ; 3.448  ; 3.448  ; Rise       ; clk             ;
;  data_cache_input[21]  ; clk        ; 3.967  ; 3.967  ; Rise       ; clk             ;
;  data_cache_input[22]  ; clk        ; 3.642  ; 3.642  ; Rise       ; clk             ;
;  data_cache_input[23]  ; clk        ; 3.457  ; 3.457  ; Rise       ; clk             ;
;  data_cache_input[24]  ; clk        ; 3.613  ; 3.613  ; Rise       ; clk             ;
;  data_cache_input[25]  ; clk        ; 3.538  ; 3.538  ; Rise       ; clk             ;
;  data_cache_input[26]  ; clk        ; 3.676  ; 3.676  ; Rise       ; clk             ;
;  data_cache_input[27]  ; clk        ; 3.918  ; 3.918  ; Rise       ; clk             ;
;  data_cache_input[28]  ; clk        ; 3.655  ; 3.655  ; Rise       ; clk             ;
;  data_cache_input[29]  ; clk        ; 3.773  ; 3.773  ; Rise       ; clk             ;
;  data_cache_input[30]  ; clk        ; 3.760  ; 3.760  ; Rise       ; clk             ;
;  data_cache_input[31]  ; clk        ; 3.827  ; 3.827  ; Rise       ; clk             ;
; data_cache_output[*]   ; clk        ; 5.813  ; 5.813  ; Rise       ; clk             ;
;  data_cache_output[0]  ; clk        ; 5.515  ; 5.515  ; Rise       ; clk             ;
;  data_cache_output[1]  ; clk        ; 5.419  ; 5.419  ; Rise       ; clk             ;
;  data_cache_output[2]  ; clk        ; 5.427  ; 5.427  ; Rise       ; clk             ;
;  data_cache_output[3]  ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
;  data_cache_output[4]  ; clk        ; 5.587  ; 5.587  ; Rise       ; clk             ;
;  data_cache_output[5]  ; clk        ; 5.651  ; 5.651  ; Rise       ; clk             ;
;  data_cache_output[6]  ; clk        ; 5.543  ; 5.543  ; Rise       ; clk             ;
;  data_cache_output[7]  ; clk        ; 5.531  ; 5.531  ; Rise       ; clk             ;
;  data_cache_output[8]  ; clk        ; 5.358  ; 5.358  ; Rise       ; clk             ;
;  data_cache_output[9]  ; clk        ; 5.813  ; 5.813  ; Rise       ; clk             ;
;  data_cache_output[10] ; clk        ; 5.478  ; 5.478  ; Rise       ; clk             ;
;  data_cache_output[11] ; clk        ; 5.431  ; 5.431  ; Rise       ; clk             ;
;  data_cache_output[12] ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
;  data_cache_output[13] ; clk        ; 5.409  ; 5.409  ; Rise       ; clk             ;
;  data_cache_output[14] ; clk        ; 5.528  ; 5.528  ; Rise       ; clk             ;
;  data_cache_output[15] ; clk        ; 5.561  ; 5.561  ; Rise       ; clk             ;
;  data_cache_output[16] ; clk        ; 5.426  ; 5.426  ; Rise       ; clk             ;
;  data_cache_output[17] ; clk        ; 5.782  ; 5.782  ; Rise       ; clk             ;
;  data_cache_output[18] ; clk        ; 5.533  ; 5.533  ; Rise       ; clk             ;
;  data_cache_output[19] ; clk        ; 5.795  ; 5.795  ; Rise       ; clk             ;
;  data_cache_output[20] ; clk        ; 5.458  ; 5.458  ; Rise       ; clk             ;
;  data_cache_output[21] ; clk        ; 5.357  ; 5.357  ; Rise       ; clk             ;
;  data_cache_output[22] ; clk        ; 5.536  ; 5.536  ; Rise       ; clk             ;
;  data_cache_output[23] ; clk        ; 5.583  ; 5.583  ; Rise       ; clk             ;
;  data_cache_output[24] ; clk        ; 5.641  ; 5.641  ; Rise       ; clk             ;
;  data_cache_output[25] ; clk        ; 5.372  ; 5.372  ; Rise       ; clk             ;
;  data_cache_output[26] ; clk        ; 5.445  ; 5.445  ; Rise       ; clk             ;
;  data_cache_output[27] ; clk        ; 5.441  ; 5.441  ; Rise       ; clk             ;
;  data_cache_output[28] ; clk        ; 5.569  ; 5.569  ; Rise       ; clk             ;
;  data_cache_output[29] ; clk        ; 5.576  ; 5.576  ; Rise       ; clk             ;
;  data_cache_output[30] ; clk        ; 5.616  ; 5.616  ; Rise       ; clk             ;
;  data_cache_output[31] ; clk        ; 5.584  ; 5.584  ; Rise       ; clk             ;
; ins_cache_output[*]    ; clk        ; 10.144 ; 10.144 ; Rise       ; clk             ;
;  ins_cache_output[0]   ; clk        ; 9.879  ; 9.879  ; Rise       ; clk             ;
;  ins_cache_output[1]   ; clk        ; 9.857  ; 9.857  ; Rise       ; clk             ;
;  ins_cache_output[2]   ; clk        ; 9.901  ; 9.901  ; Rise       ; clk             ;
;  ins_cache_output[3]   ; clk        ; 10.144 ; 10.144 ; Rise       ; clk             ;
;  ins_cache_output[4]   ; clk        ; 9.485  ; 9.485  ; Rise       ; clk             ;
;  ins_cache_output[5]   ; clk        ; 9.630  ; 9.630  ; Rise       ; clk             ;
;  ins_cache_output[6]   ; clk        ; 9.650  ; 9.650  ; Rise       ; clk             ;
;  ins_cache_output[7]   ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
;  ins_cache_output[8]   ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  ins_cache_output[9]   ; clk        ; 9.715  ; 9.715  ; Rise       ; clk             ;
;  ins_cache_output[10]  ; clk        ; 9.707  ; 9.707  ; Rise       ; clk             ;
;  ins_cache_output[11]  ; clk        ; 9.931  ; 9.931  ; Rise       ; clk             ;
;  ins_cache_output[12]  ; clk        ; 9.796  ; 9.796  ; Rise       ; clk             ;
;  ins_cache_output[13]  ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  ins_cache_output[14]  ; clk        ; 9.589  ; 9.589  ; Rise       ; clk             ;
;  ins_cache_output[15]  ; clk        ; 9.595  ; 9.595  ; Rise       ; clk             ;
;  ins_cache_output[16]  ; clk        ; 7.618  ; 7.618  ; Rise       ; clk             ;
;  ins_cache_output[17]  ; clk        ; 7.190  ; 7.190  ; Rise       ; clk             ;
;  ins_cache_output[18]  ; clk        ; 7.196  ; 7.196  ; Rise       ; clk             ;
;  ins_cache_output[19]  ; clk        ; 7.096  ; 7.096  ; Rise       ; clk             ;
;  ins_cache_output[20]  ; clk        ; 7.103  ; 7.103  ; Rise       ; clk             ;
;  ins_cache_output[21]  ; clk        ; 7.440  ; 7.440  ; Rise       ; clk             ;
;  ins_cache_output[22]  ; clk        ; 7.196  ; 7.196  ; Rise       ; clk             ;
;  ins_cache_output[23]  ; clk        ; 7.426  ; 7.426  ; Rise       ; clk             ;
;  ins_cache_output[24]  ; clk        ; 7.255  ; 7.255  ; Rise       ; clk             ;
;  ins_cache_output[25]  ; clk        ; 7.297  ; 7.297  ; Rise       ; clk             ;
;  ins_cache_output[26]  ; clk        ; 7.473  ; 7.473  ; Rise       ; clk             ;
;  ins_cache_output[27]  ; clk        ; 7.330  ; 7.330  ; Rise       ; clk             ;
;  ins_cache_output[28]  ; clk        ; 6.811  ; 6.811  ; Rise       ; clk             ;
;  ins_cache_output[29]  ; clk        ; 7.026  ; 7.026  ; Rise       ; clk             ;
;  ins_cache_output[30]  ; clk        ; 6.489  ; 6.489  ; Rise       ; clk             ;
;  ins_cache_output[31]  ; clk        ; 6.725  ; 6.725  ; Rise       ; clk             ;
; prog_count_output[*]   ; clk        ; 3.969  ; 3.969  ; Rise       ; clk             ;
;  prog_count_output[0]  ; clk        ; 3.591  ; 3.591  ; Rise       ; clk             ;
;  prog_count_output[1]  ; clk        ; 3.900  ; 3.900  ; Rise       ; clk             ;
;  prog_count_output[2]  ; clk        ; 3.711  ; 3.711  ; Rise       ; clk             ;
;  prog_count_output[3]  ; clk        ; 3.657  ; 3.657  ; Rise       ; clk             ;
;  prog_count_output[4]  ; clk        ; 3.708  ; 3.708  ; Rise       ; clk             ;
;  prog_count_output[5]  ; clk        ; 3.742  ; 3.742  ; Rise       ; clk             ;
;  prog_count_output[6]  ; clk        ; 3.410  ; 3.410  ; Rise       ; clk             ;
;  prog_count_output[7]  ; clk        ; 3.520  ; 3.520  ; Rise       ; clk             ;
;  prog_count_output[8]  ; clk        ; 3.969  ; 3.969  ; Rise       ; clk             ;
;  prog_count_output[9]  ; clk        ; 3.407  ; 3.407  ; Rise       ; clk             ;
; ins_cache_output[*]    ; rst        ; 11.200 ; 11.200 ; Rise       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 10.935 ; 10.935 ; Rise       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 10.913 ; 10.913 ; Rise       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 10.957 ; 10.957 ; Rise       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 11.200 ; 11.200 ; Rise       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 10.541 ; 10.541 ; Rise       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 10.686 ; 10.686 ; Rise       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 10.706 ; 10.706 ; Rise       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 10.775 ; 10.775 ; Rise       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 10.667 ; 10.667 ; Rise       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 10.771 ; 10.771 ; Rise       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 10.763 ; 10.763 ; Rise       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 10.987 ; 10.987 ; Rise       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 10.852 ; 10.852 ; Rise       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 10.650 ; 10.650 ; Rise       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 10.645 ; 10.645 ; Rise       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 10.651 ; 10.651 ; Rise       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 8.674  ; 8.674  ; Rise       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 8.246  ; 8.246  ; Rise       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 8.252  ; 8.252  ; Rise       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 8.279  ; 8.279  ; Rise       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 8.159  ; 8.159  ; Rise       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 8.496  ; 8.496  ; Rise       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 8.252  ; 8.252  ; Rise       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 8.482  ; 8.482  ; Rise       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 8.311  ; 8.311  ; Rise       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 8.353  ; 8.353  ; Rise       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 8.529  ; 8.529  ; Rise       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 8.386  ; 8.386  ; Rise       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 7.867  ; 7.867  ; Rise       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 8.082  ; 8.082  ; Rise       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 7.545  ; 7.545  ; Rise       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 7.781  ; 7.781  ; Rise       ; rst             ;
; ins_cache_output[*]    ; rst        ; 7.034  ; 7.034  ; Fall       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 6.769  ; 6.769  ; Fall       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 6.747  ; 6.747  ; Fall       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 6.791  ; 6.791  ; Fall       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 7.034  ; 7.034  ; Fall       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 6.375  ; 6.375  ; Fall       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 6.520  ; 6.520  ; Fall       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 6.540  ; 6.540  ; Fall       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 6.609  ; 6.609  ; Fall       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 6.501  ; 6.501  ; Fall       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 6.605  ; 6.605  ; Fall       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 6.597  ; 6.597  ; Fall       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 6.821  ; 6.821  ; Fall       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 6.686  ; 6.686  ; Fall       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 6.484  ; 6.484  ; Fall       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 6.479  ; 6.479  ; Fall       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 6.485  ; 6.485  ; Fall       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 4.508  ; 4.508  ; Fall       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 4.080  ; 4.080  ; Fall       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 4.086  ; 4.086  ; Fall       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 4.113  ; 4.113  ; Fall       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 3.993  ; 3.993  ; Fall       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 4.330  ; 4.330  ; Fall       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 4.086  ; 4.086  ; Fall       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 4.316  ; 4.316  ; Fall       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 4.145  ; 4.145  ; Fall       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 4.187  ; 4.187  ; Fall       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 4.363  ; 4.363  ; Fall       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 4.220  ; 4.220  ; Fall       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 3.701  ; 3.701  ; Fall       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 3.916  ; 3.916  ; Fall       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 3.379  ; 3.379  ; Fall       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 3.615  ; 3.615  ; Fall       ; rst             ;
+------------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; data_cache_input[*]    ; clk        ; 3.307 ; 3.307 ; Rise       ; clk             ;
;  data_cache_input[0]   ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
;  data_cache_input[1]   ; clk        ; 3.511 ; 3.511 ; Rise       ; clk             ;
;  data_cache_input[2]   ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
;  data_cache_input[3]   ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  data_cache_input[4]   ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  data_cache_input[5]   ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  data_cache_input[6]   ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data_cache_input[7]   ; clk        ; 3.307 ; 3.307 ; Rise       ; clk             ;
;  data_cache_input[8]   ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  data_cache_input[9]   ; clk        ; 3.310 ; 3.310 ; Rise       ; clk             ;
;  data_cache_input[10]  ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  data_cache_input[11]  ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  data_cache_input[12]  ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  data_cache_input[13]  ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  data_cache_input[14]  ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  data_cache_input[15]  ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  data_cache_input[16]  ; clk        ; 4.116 ; 4.116 ; Rise       ; clk             ;
;  data_cache_input[17]  ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  data_cache_input[18]  ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  data_cache_input[19]  ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  data_cache_input[20]  ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
;  data_cache_input[21]  ; clk        ; 3.967 ; 3.967 ; Rise       ; clk             ;
;  data_cache_input[22]  ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  data_cache_input[23]  ; clk        ; 3.457 ; 3.457 ; Rise       ; clk             ;
;  data_cache_input[24]  ; clk        ; 3.613 ; 3.613 ; Rise       ; clk             ;
;  data_cache_input[25]  ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  data_cache_input[26]  ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  data_cache_input[27]  ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  data_cache_input[28]  ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  data_cache_input[29]  ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  data_cache_input[30]  ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  data_cache_input[31]  ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
; data_cache_output[*]   ; clk        ; 5.357 ; 5.357 ; Rise       ; clk             ;
;  data_cache_output[0]  ; clk        ; 5.515 ; 5.515 ; Rise       ; clk             ;
;  data_cache_output[1]  ; clk        ; 5.419 ; 5.419 ; Rise       ; clk             ;
;  data_cache_output[2]  ; clk        ; 5.427 ; 5.427 ; Rise       ; clk             ;
;  data_cache_output[3]  ; clk        ; 5.434 ; 5.434 ; Rise       ; clk             ;
;  data_cache_output[4]  ; clk        ; 5.587 ; 5.587 ; Rise       ; clk             ;
;  data_cache_output[5]  ; clk        ; 5.651 ; 5.651 ; Rise       ; clk             ;
;  data_cache_output[6]  ; clk        ; 5.543 ; 5.543 ; Rise       ; clk             ;
;  data_cache_output[7]  ; clk        ; 5.531 ; 5.531 ; Rise       ; clk             ;
;  data_cache_output[8]  ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  data_cache_output[9]  ; clk        ; 5.813 ; 5.813 ; Rise       ; clk             ;
;  data_cache_output[10] ; clk        ; 5.478 ; 5.478 ; Rise       ; clk             ;
;  data_cache_output[11] ; clk        ; 5.431 ; 5.431 ; Rise       ; clk             ;
;  data_cache_output[12] ; clk        ; 5.434 ; 5.434 ; Rise       ; clk             ;
;  data_cache_output[13] ; clk        ; 5.409 ; 5.409 ; Rise       ; clk             ;
;  data_cache_output[14] ; clk        ; 5.528 ; 5.528 ; Rise       ; clk             ;
;  data_cache_output[15] ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  data_cache_output[16] ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
;  data_cache_output[17] ; clk        ; 5.782 ; 5.782 ; Rise       ; clk             ;
;  data_cache_output[18] ; clk        ; 5.533 ; 5.533 ; Rise       ; clk             ;
;  data_cache_output[19] ; clk        ; 5.795 ; 5.795 ; Rise       ; clk             ;
;  data_cache_output[20] ; clk        ; 5.458 ; 5.458 ; Rise       ; clk             ;
;  data_cache_output[21] ; clk        ; 5.357 ; 5.357 ; Rise       ; clk             ;
;  data_cache_output[22] ; clk        ; 5.536 ; 5.536 ; Rise       ; clk             ;
;  data_cache_output[23] ; clk        ; 5.583 ; 5.583 ; Rise       ; clk             ;
;  data_cache_output[24] ; clk        ; 5.641 ; 5.641 ; Rise       ; clk             ;
;  data_cache_output[25] ; clk        ; 5.372 ; 5.372 ; Rise       ; clk             ;
;  data_cache_output[26] ; clk        ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  data_cache_output[27] ; clk        ; 5.441 ; 5.441 ; Rise       ; clk             ;
;  data_cache_output[28] ; clk        ; 5.569 ; 5.569 ; Rise       ; clk             ;
;  data_cache_output[29] ; clk        ; 5.576 ; 5.576 ; Rise       ; clk             ;
;  data_cache_output[30] ; clk        ; 5.616 ; 5.616 ; Rise       ; clk             ;
;  data_cache_output[31] ; clk        ; 5.584 ; 5.584 ; Rise       ; clk             ;
; ins_cache_output[*]    ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  ins_cache_output[0]   ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  ins_cache_output[1]   ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  ins_cache_output[2]   ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  ins_cache_output[3]   ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
;  ins_cache_output[4]   ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  ins_cache_output[5]   ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  ins_cache_output[6]   ; clk        ; 4.463 ; 4.463 ; Rise       ; clk             ;
;  ins_cache_output[7]   ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
;  ins_cache_output[8]   ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  ins_cache_output[9]   ; clk        ; 4.528 ; 4.528 ; Rise       ; clk             ;
;  ins_cache_output[10]  ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  ins_cache_output[11]  ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  ins_cache_output[12]  ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  ins_cache_output[13]  ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  ins_cache_output[14]  ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  ins_cache_output[15]  ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
;  ins_cache_output[16]  ; clk        ; 4.971 ; 4.971 ; Rise       ; clk             ;
;  ins_cache_output[17]  ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  ins_cache_output[18]  ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  ins_cache_output[19]  ; clk        ; 4.576 ; 4.576 ; Rise       ; clk             ;
;  ins_cache_output[20]  ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  ins_cache_output[21]  ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
;  ins_cache_output[22]  ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  ins_cache_output[23]  ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  ins_cache_output[24]  ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  ins_cache_output[25]  ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  ins_cache_output[26]  ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  ins_cache_output[27]  ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  ins_cache_output[28]  ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  ins_cache_output[29]  ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  ins_cache_output[30]  ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  ins_cache_output[31]  ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
; prog_count_output[*]   ; clk        ; 3.407 ; 3.407 ; Rise       ; clk             ;
;  prog_count_output[0]  ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  prog_count_output[1]  ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  prog_count_output[2]  ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  prog_count_output[3]  ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  prog_count_output[4]  ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  prog_count_output[5]  ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  prog_count_output[6]  ; clk        ; 3.410 ; 3.410 ; Rise       ; clk             ;
;  prog_count_output[7]  ; clk        ; 3.520 ; 3.520 ; Rise       ; clk             ;
;  prog_count_output[8]  ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  prog_count_output[9]  ; clk        ; 3.407 ; 3.407 ; Rise       ; clk             ;
; ins_cache_output[*]    ; rst        ; 3.029 ; 3.029 ; Rise       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 3.765 ; 3.765 ; Rise       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 3.743 ; 3.743 ; Rise       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 3.787 ; 3.787 ; Rise       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 4.030 ; 4.030 ; Rise       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 3.371 ; 3.371 ; Rise       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 3.516 ; 3.516 ; Rise       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 3.536 ; 3.536 ; Rise       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 3.605 ; 3.605 ; Rise       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 3.497 ; 3.497 ; Rise       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 3.601 ; 3.601 ; Rise       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 3.593 ; 3.593 ; Rise       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 3.817 ; 3.817 ; Rise       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 3.682 ; 3.682 ; Rise       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 3.480 ; 3.480 ; Rise       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 3.475 ; 3.475 ; Rise       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 3.481 ; 3.481 ; Rise       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 4.158 ; 4.158 ; Rise       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 3.730 ; 3.730 ; Rise       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 3.736 ; 3.736 ; Rise       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 3.763 ; 3.763 ; Rise       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 3.643 ; 3.643 ; Rise       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 3.980 ; 3.980 ; Rise       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 3.736 ; 3.736 ; Rise       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 3.966 ; 3.966 ; Rise       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 3.795 ; 3.795 ; Rise       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 3.837 ; 3.837 ; Rise       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 4.013 ; 4.013 ; Rise       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 3.870 ; 3.870 ; Rise       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 3.351 ; 3.351 ; Rise       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 3.566 ; 3.566 ; Rise       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 3.029 ; 3.029 ; Rise       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 3.265 ; 3.265 ; Rise       ; rst             ;
; ins_cache_output[*]    ; rst        ; 3.029 ; 3.029 ; Fall       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 3.765 ; 3.765 ; Fall       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 3.743 ; 3.743 ; Fall       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 3.787 ; 3.787 ; Fall       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 4.030 ; 4.030 ; Fall       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 3.371 ; 3.371 ; Fall       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 3.516 ; 3.516 ; Fall       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 3.536 ; 3.536 ; Fall       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 3.605 ; 3.605 ; Fall       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 3.497 ; 3.497 ; Fall       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 3.601 ; 3.601 ; Fall       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 3.593 ; 3.593 ; Fall       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 3.817 ; 3.817 ; Fall       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 3.682 ; 3.682 ; Fall       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 3.480 ; 3.480 ; Fall       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 3.475 ; 3.475 ; Fall       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 3.481 ; 3.481 ; Fall       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 4.158 ; 4.158 ; Fall       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 3.730 ; 3.730 ; Fall       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 3.736 ; 3.736 ; Fall       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 3.763 ; 3.763 ; Fall       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 3.643 ; 3.643 ; Fall       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 3.980 ; 3.980 ; Fall       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 3.736 ; 3.736 ; Fall       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 3.966 ; 3.966 ; Fall       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 3.795 ; 3.795 ; Fall       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 3.837 ; 3.837 ; Fall       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 4.013 ; 4.013 ; Fall       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 3.870 ; 3.870 ; Fall       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 3.351 ; 3.351 ; Fall       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 3.566 ; 3.566 ; Fall       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 3.029 ; 3.029 ; Fall       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 3.265 ; 3.265 ; Fall       ; rst             ;
+------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+-----------+----------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -17.570   ; -4.506   ; N/A      ; N/A     ; -7.096              ;
;  clk             ; -17.570   ; -0.099   ; N/A      ; N/A     ; -2.000              ;
;  rst             ; -2.869    ; -4.506   ; N/A      ; N/A     ; -7.096              ;
; Design-wide TNS  ; -8422.383 ; -122.295 ; 0.0      ; 0.0     ; -3690.466           ;
;  clk             ; -8358.246 ; -0.099   ; N/A      ; N/A     ; -2808.380           ;
;  rst             ; -64.137   ; -122.295 ; N/A      ; N/A     ; -882.086            ;
+------------------+-----------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 9.967 ; 9.967 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.099 ; 0.099 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; data_cache_input[*]    ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  data_cache_input[0]   ; clk        ; 6.667  ; 6.667  ; Rise       ; clk             ;
;  data_cache_input[1]   ; clk        ; 6.259  ; 6.259  ; Rise       ; clk             ;
;  data_cache_input[2]   ; clk        ; 6.426  ; 6.426  ; Rise       ; clk             ;
;  data_cache_input[3]   ; clk        ; 7.305  ; 7.305  ; Rise       ; clk             ;
;  data_cache_input[4]   ; clk        ; 6.830  ; 6.830  ; Rise       ; clk             ;
;  data_cache_input[5]   ; clk        ; 6.320  ; 6.320  ; Rise       ; clk             ;
;  data_cache_input[6]   ; clk        ; 7.157  ; 7.157  ; Rise       ; clk             ;
;  data_cache_input[7]   ; clk        ; 5.931  ; 5.931  ; Rise       ; clk             ;
;  data_cache_input[8]   ; clk        ; 6.605  ; 6.605  ; Rise       ; clk             ;
;  data_cache_input[9]   ; clk        ; 5.929  ; 5.929  ; Rise       ; clk             ;
;  data_cache_input[10]  ; clk        ; 6.066  ; 6.066  ; Rise       ; clk             ;
;  data_cache_input[11]  ; clk        ; 6.566  ; 6.566  ; Rise       ; clk             ;
;  data_cache_input[12]  ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
;  data_cache_input[13]  ; clk        ; 7.223  ; 7.223  ; Rise       ; clk             ;
;  data_cache_input[14]  ; clk        ; 7.127  ; 7.127  ; Rise       ; clk             ;
;  data_cache_input[15]  ; clk        ; 6.525  ; 6.525  ; Rise       ; clk             ;
;  data_cache_input[16]  ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  data_cache_input[17]  ; clk        ; 6.293  ; 6.293  ; Rise       ; clk             ;
;  data_cache_input[18]  ; clk        ; 6.318  ; 6.318  ; Rise       ; clk             ;
;  data_cache_input[19]  ; clk        ; 6.688  ; 6.688  ; Rise       ; clk             ;
;  data_cache_input[20]  ; clk        ; 6.121  ; 6.121  ; Rise       ; clk             ;
;  data_cache_input[21]  ; clk        ; 7.194  ; 7.194  ; Rise       ; clk             ;
;  data_cache_input[22]  ; clk        ; 6.664  ; 6.664  ; Rise       ; clk             ;
;  data_cache_input[23]  ; clk        ; 6.145  ; 6.145  ; Rise       ; clk             ;
;  data_cache_input[24]  ; clk        ; 6.440  ; 6.440  ; Rise       ; clk             ;
;  data_cache_input[25]  ; clk        ; 6.308  ; 6.308  ; Rise       ; clk             ;
;  data_cache_input[26]  ; clk        ; 6.608  ; 6.608  ; Rise       ; clk             ;
;  data_cache_input[27]  ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  data_cache_input[28]  ; clk        ; 6.688  ; 6.688  ; Rise       ; clk             ;
;  data_cache_input[29]  ; clk        ; 6.831  ; 6.831  ; Rise       ; clk             ;
;  data_cache_input[30]  ; clk        ; 6.796  ; 6.796  ; Rise       ; clk             ;
;  data_cache_input[31]  ; clk        ; 6.903  ; 6.903  ; Rise       ; clk             ;
; data_cache_output[*]   ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  data_cache_output[0]  ; clk        ; 9.404  ; 9.404  ; Rise       ; clk             ;
;  data_cache_output[1]  ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  data_cache_output[2]  ; clk        ; 9.206  ; 9.206  ; Rise       ; clk             ;
;  data_cache_output[3]  ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  data_cache_output[4]  ; clk        ; 9.531  ; 9.531  ; Rise       ; clk             ;
;  data_cache_output[5]  ; clk        ; 9.711  ; 9.711  ; Rise       ; clk             ;
;  data_cache_output[6]  ; clk        ; 9.450  ; 9.450  ; Rise       ; clk             ;
;  data_cache_output[7]  ; clk        ; 9.455  ; 9.455  ; Rise       ; clk             ;
;  data_cache_output[8]  ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
;  data_cache_output[9]  ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  data_cache_output[10] ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  data_cache_output[11] ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  data_cache_output[12] ; clk        ; 9.215  ; 9.215  ; Rise       ; clk             ;
;  data_cache_output[13] ; clk        ; 9.186  ; 9.186  ; Rise       ; clk             ;
;  data_cache_output[14] ; clk        ; 9.415  ; 9.415  ; Rise       ; clk             ;
;  data_cache_output[15] ; clk        ; 9.464  ; 9.464  ; Rise       ; clk             ;
;  data_cache_output[16] ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  data_cache_output[17] ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  data_cache_output[18] ; clk        ; 9.462  ; 9.462  ; Rise       ; clk             ;
;  data_cache_output[19] ; clk        ; 9.935  ; 9.935  ; Rise       ; clk             ;
;  data_cache_output[20] ; clk        ; 9.257  ; 9.257  ; Rise       ; clk             ;
;  data_cache_output[21] ; clk        ; 9.034  ; 9.034  ; Rise       ; clk             ;
;  data_cache_output[22] ; clk        ; 9.471  ; 9.471  ; Rise       ; clk             ;
;  data_cache_output[23] ; clk        ; 9.538  ; 9.538  ; Rise       ; clk             ;
;  data_cache_output[24] ; clk        ; 9.579  ; 9.579  ; Rise       ; clk             ;
;  data_cache_output[25] ; clk        ; 9.046  ; 9.046  ; Rise       ; clk             ;
;  data_cache_output[26] ; clk        ; 9.236  ; 9.236  ; Rise       ; clk             ;
;  data_cache_output[27] ; clk        ; 9.222  ; 9.222  ; Rise       ; clk             ;
;  data_cache_output[28] ; clk        ; 9.625  ; 9.625  ; Rise       ; clk             ;
;  data_cache_output[29] ; clk        ; 9.635  ; 9.635  ; Rise       ; clk             ;
;  data_cache_output[30] ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  data_cache_output[31] ; clk        ; 9.543  ; 9.543  ; Rise       ; clk             ;
; ins_cache_output[*]    ; clk        ; 19.853 ; 19.853 ; Rise       ; clk             ;
;  ins_cache_output[0]   ; clk        ; 19.420 ; 19.420 ; Rise       ; clk             ;
;  ins_cache_output[1]   ; clk        ; 19.248 ; 19.248 ; Rise       ; clk             ;
;  ins_cache_output[2]   ; clk        ; 19.333 ; 19.333 ; Rise       ; clk             ;
;  ins_cache_output[3]   ; clk        ; 19.853 ; 19.853 ; Rise       ; clk             ;
;  ins_cache_output[4]   ; clk        ; 18.594 ; 18.594 ; Rise       ; clk             ;
;  ins_cache_output[5]   ; clk        ; 18.889 ; 18.889 ; Rise       ; clk             ;
;  ins_cache_output[6]   ; clk        ; 18.938 ; 18.938 ; Rise       ; clk             ;
;  ins_cache_output[7]   ; clk        ; 19.114 ; 19.114 ; Rise       ; clk             ;
;  ins_cache_output[8]   ; clk        ; 18.859 ; 18.859 ; Rise       ; clk             ;
;  ins_cache_output[9]   ; clk        ; 19.094 ; 19.094 ; Rise       ; clk             ;
;  ins_cache_output[10]  ; clk        ; 19.073 ; 19.073 ; Rise       ; clk             ;
;  ins_cache_output[11]  ; clk        ; 19.437 ; 19.437 ; Rise       ; clk             ;
;  ins_cache_output[12]  ; clk        ; 19.193 ; 19.193 ; Rise       ; clk             ;
;  ins_cache_output[13]  ; clk        ; 18.796 ; 18.796 ; Rise       ; clk             ;
;  ins_cache_output[14]  ; clk        ; 18.792 ; 18.792 ; Rise       ; clk             ;
;  ins_cache_output[15]  ; clk        ; 18.807 ; 18.807 ; Rise       ; clk             ;
;  ins_cache_output[16]  ; clk        ; 14.273 ; 14.273 ; Rise       ; clk             ;
;  ins_cache_output[17]  ; clk        ; 13.348 ; 13.348 ; Rise       ; clk             ;
;  ins_cache_output[18]  ; clk        ; 13.364 ; 13.364 ; Rise       ; clk             ;
;  ins_cache_output[19]  ; clk        ; 13.299 ; 13.299 ; Rise       ; clk             ;
;  ins_cache_output[20]  ; clk        ; 13.262 ; 13.262 ; Rise       ; clk             ;
;  ins_cache_output[21]  ; clk        ; 13.913 ; 13.913 ; Rise       ; clk             ;
;  ins_cache_output[22]  ; clk        ; 13.349 ; 13.349 ; Rise       ; clk             ;
;  ins_cache_output[23]  ; clk        ; 13.892 ; 13.892 ; Rise       ; clk             ;
;  ins_cache_output[24]  ; clk        ; 13.585 ; 13.585 ; Rise       ; clk             ;
;  ins_cache_output[25]  ; clk        ; 13.603 ; 13.603 ; Rise       ; clk             ;
;  ins_cache_output[26]  ; clk        ; 13.966 ; 13.966 ; Rise       ; clk             ;
;  ins_cache_output[27]  ; clk        ; 13.638 ; 13.638 ; Rise       ; clk             ;
;  ins_cache_output[28]  ; clk        ; 12.530 ; 12.530 ; Rise       ; clk             ;
;  ins_cache_output[29]  ; clk        ; 13.115 ; 13.115 ; Rise       ; clk             ;
;  ins_cache_output[30]  ; clk        ; 11.924 ; 11.924 ; Rise       ; clk             ;
;  ins_cache_output[31]  ; clk        ; 12.482 ; 12.482 ; Rise       ; clk             ;
; prog_count_output[*]   ; clk        ; 7.201  ; 7.201  ; Rise       ; clk             ;
;  prog_count_output[0]  ; clk        ; 6.508  ; 6.508  ; Rise       ; clk             ;
;  prog_count_output[1]  ; clk        ; 7.049  ; 7.049  ; Rise       ; clk             ;
;  prog_count_output[2]  ; clk        ; 6.607  ; 6.607  ; Rise       ; clk             ;
;  prog_count_output[3]  ; clk        ; 6.577  ; 6.577  ; Rise       ; clk             ;
;  prog_count_output[4]  ; clk        ; 6.654  ; 6.654  ; Rise       ; clk             ;
;  prog_count_output[5]  ; clk        ; 6.715  ; 6.715  ; Rise       ; clk             ;
;  prog_count_output[6]  ; clk        ; 6.035  ; 6.035  ; Rise       ; clk             ;
;  prog_count_output[7]  ; clk        ; 6.275  ; 6.275  ; Rise       ; clk             ;
;  prog_count_output[8]  ; clk        ; 7.201  ; 7.201  ; Rise       ; clk             ;
;  prog_count_output[9]  ; clk        ; 6.026  ; 6.026  ; Rise       ; clk             ;
; ins_cache_output[*]    ; rst        ; 23.185 ; 23.185 ; Rise       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 22.752 ; 22.752 ; Rise       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 22.580 ; 22.580 ; Rise       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 22.665 ; 22.665 ; Rise       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 23.185 ; 23.185 ; Rise       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 21.926 ; 21.926 ; Rise       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 22.221 ; 22.221 ; Rise       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 22.270 ; 22.270 ; Rise       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 22.446 ; 22.446 ; Rise       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 22.191 ; 22.191 ; Rise       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 22.426 ; 22.426 ; Rise       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 22.405 ; 22.405 ; Rise       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 22.769 ; 22.769 ; Rise       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 22.525 ; 22.525 ; Rise       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 22.128 ; 22.128 ; Rise       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 22.124 ; 22.124 ; Rise       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 22.139 ; 22.139 ; Rise       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 17.605 ; 17.605 ; Rise       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 16.680 ; 16.680 ; Rise       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 16.696 ; 16.696 ; Rise       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 16.888 ; 16.888 ; Rise       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 16.594 ; 16.594 ; Rise       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 17.245 ; 17.245 ; Rise       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 16.681 ; 16.681 ; Rise       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 17.224 ; 17.224 ; Rise       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 16.917 ; 16.917 ; Rise       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 16.935 ; 16.935 ; Rise       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 17.298 ; 17.298 ; Rise       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 16.970 ; 16.970 ; Rise       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 15.862 ; 15.862 ; Rise       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 16.447 ; 16.447 ; Rise       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 15.256 ; 15.256 ; Rise       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 15.814 ; 15.814 ; Rise       ; rst             ;
; ins_cache_output[*]    ; rst        ; 14.582 ; 14.582 ; Fall       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 14.149 ; 14.149 ; Fall       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 13.977 ; 13.977 ; Fall       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 14.062 ; 14.062 ; Fall       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 14.582 ; 14.582 ; Fall       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 13.323 ; 13.323 ; Fall       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 13.618 ; 13.618 ; Fall       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 13.667 ; 13.667 ; Fall       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 13.843 ; 13.843 ; Fall       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 13.588 ; 13.588 ; Fall       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 13.823 ; 13.823 ; Fall       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 13.802 ; 13.802 ; Fall       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 14.166 ; 14.166 ; Fall       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 13.922 ; 13.922 ; Fall       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 13.525 ; 13.525 ; Fall       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 13.521 ; 13.521 ; Fall       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 13.536 ; 13.536 ; Fall       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 9.002  ; 9.002  ; Fall       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 8.077  ; 8.077  ; Fall       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 8.093  ; 8.093  ; Fall       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 8.285  ; 8.285  ; Fall       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 7.991  ; 7.991  ; Fall       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 8.642  ; 8.642  ; Fall       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 8.078  ; 8.078  ; Fall       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 8.621  ; 8.621  ; Fall       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 8.314  ; 8.314  ; Fall       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 8.332  ; 8.332  ; Fall       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 8.695  ; 8.695  ; Fall       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 8.367  ; 8.367  ; Fall       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 7.259  ; 7.259  ; Fall       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 7.844  ; 7.844  ; Fall       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 6.653  ; 6.653  ; Fall       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 7.211  ; 7.211  ; Fall       ; rst             ;
+------------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; data_cache_input[*]    ; clk        ; 3.307 ; 3.307 ; Rise       ; clk             ;
;  data_cache_input[0]   ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
;  data_cache_input[1]   ; clk        ; 3.511 ; 3.511 ; Rise       ; clk             ;
;  data_cache_input[2]   ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
;  data_cache_input[3]   ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  data_cache_input[4]   ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  data_cache_input[5]   ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  data_cache_input[6]   ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data_cache_input[7]   ; clk        ; 3.307 ; 3.307 ; Rise       ; clk             ;
;  data_cache_input[8]   ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  data_cache_input[9]   ; clk        ; 3.310 ; 3.310 ; Rise       ; clk             ;
;  data_cache_input[10]  ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  data_cache_input[11]  ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  data_cache_input[12]  ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  data_cache_input[13]  ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  data_cache_input[14]  ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  data_cache_input[15]  ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  data_cache_input[16]  ; clk        ; 4.116 ; 4.116 ; Rise       ; clk             ;
;  data_cache_input[17]  ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  data_cache_input[18]  ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  data_cache_input[19]  ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  data_cache_input[20]  ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
;  data_cache_input[21]  ; clk        ; 3.967 ; 3.967 ; Rise       ; clk             ;
;  data_cache_input[22]  ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  data_cache_input[23]  ; clk        ; 3.457 ; 3.457 ; Rise       ; clk             ;
;  data_cache_input[24]  ; clk        ; 3.613 ; 3.613 ; Rise       ; clk             ;
;  data_cache_input[25]  ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  data_cache_input[26]  ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  data_cache_input[27]  ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  data_cache_input[28]  ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  data_cache_input[29]  ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  data_cache_input[30]  ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  data_cache_input[31]  ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
; data_cache_output[*]   ; clk        ; 5.357 ; 5.357 ; Rise       ; clk             ;
;  data_cache_output[0]  ; clk        ; 5.515 ; 5.515 ; Rise       ; clk             ;
;  data_cache_output[1]  ; clk        ; 5.419 ; 5.419 ; Rise       ; clk             ;
;  data_cache_output[2]  ; clk        ; 5.427 ; 5.427 ; Rise       ; clk             ;
;  data_cache_output[3]  ; clk        ; 5.434 ; 5.434 ; Rise       ; clk             ;
;  data_cache_output[4]  ; clk        ; 5.587 ; 5.587 ; Rise       ; clk             ;
;  data_cache_output[5]  ; clk        ; 5.651 ; 5.651 ; Rise       ; clk             ;
;  data_cache_output[6]  ; clk        ; 5.543 ; 5.543 ; Rise       ; clk             ;
;  data_cache_output[7]  ; clk        ; 5.531 ; 5.531 ; Rise       ; clk             ;
;  data_cache_output[8]  ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  data_cache_output[9]  ; clk        ; 5.813 ; 5.813 ; Rise       ; clk             ;
;  data_cache_output[10] ; clk        ; 5.478 ; 5.478 ; Rise       ; clk             ;
;  data_cache_output[11] ; clk        ; 5.431 ; 5.431 ; Rise       ; clk             ;
;  data_cache_output[12] ; clk        ; 5.434 ; 5.434 ; Rise       ; clk             ;
;  data_cache_output[13] ; clk        ; 5.409 ; 5.409 ; Rise       ; clk             ;
;  data_cache_output[14] ; clk        ; 5.528 ; 5.528 ; Rise       ; clk             ;
;  data_cache_output[15] ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  data_cache_output[16] ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
;  data_cache_output[17] ; clk        ; 5.782 ; 5.782 ; Rise       ; clk             ;
;  data_cache_output[18] ; clk        ; 5.533 ; 5.533 ; Rise       ; clk             ;
;  data_cache_output[19] ; clk        ; 5.795 ; 5.795 ; Rise       ; clk             ;
;  data_cache_output[20] ; clk        ; 5.458 ; 5.458 ; Rise       ; clk             ;
;  data_cache_output[21] ; clk        ; 5.357 ; 5.357 ; Rise       ; clk             ;
;  data_cache_output[22] ; clk        ; 5.536 ; 5.536 ; Rise       ; clk             ;
;  data_cache_output[23] ; clk        ; 5.583 ; 5.583 ; Rise       ; clk             ;
;  data_cache_output[24] ; clk        ; 5.641 ; 5.641 ; Rise       ; clk             ;
;  data_cache_output[25] ; clk        ; 5.372 ; 5.372 ; Rise       ; clk             ;
;  data_cache_output[26] ; clk        ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  data_cache_output[27] ; clk        ; 5.441 ; 5.441 ; Rise       ; clk             ;
;  data_cache_output[28] ; clk        ; 5.569 ; 5.569 ; Rise       ; clk             ;
;  data_cache_output[29] ; clk        ; 5.576 ; 5.576 ; Rise       ; clk             ;
;  data_cache_output[30] ; clk        ; 5.616 ; 5.616 ; Rise       ; clk             ;
;  data_cache_output[31] ; clk        ; 5.584 ; 5.584 ; Rise       ; clk             ;
; ins_cache_output[*]    ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  ins_cache_output[0]   ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  ins_cache_output[1]   ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  ins_cache_output[2]   ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  ins_cache_output[3]   ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
;  ins_cache_output[4]   ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  ins_cache_output[5]   ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  ins_cache_output[6]   ; clk        ; 4.463 ; 4.463 ; Rise       ; clk             ;
;  ins_cache_output[7]   ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
;  ins_cache_output[8]   ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  ins_cache_output[9]   ; clk        ; 4.528 ; 4.528 ; Rise       ; clk             ;
;  ins_cache_output[10]  ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  ins_cache_output[11]  ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  ins_cache_output[12]  ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  ins_cache_output[13]  ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  ins_cache_output[14]  ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  ins_cache_output[15]  ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
;  ins_cache_output[16]  ; clk        ; 4.971 ; 4.971 ; Rise       ; clk             ;
;  ins_cache_output[17]  ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  ins_cache_output[18]  ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  ins_cache_output[19]  ; clk        ; 4.576 ; 4.576 ; Rise       ; clk             ;
;  ins_cache_output[20]  ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  ins_cache_output[21]  ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
;  ins_cache_output[22]  ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  ins_cache_output[23]  ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  ins_cache_output[24]  ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  ins_cache_output[25]  ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  ins_cache_output[26]  ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  ins_cache_output[27]  ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  ins_cache_output[28]  ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  ins_cache_output[29]  ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  ins_cache_output[30]  ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  ins_cache_output[31]  ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
; prog_count_output[*]   ; clk        ; 3.407 ; 3.407 ; Rise       ; clk             ;
;  prog_count_output[0]  ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  prog_count_output[1]  ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  prog_count_output[2]  ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  prog_count_output[3]  ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  prog_count_output[4]  ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  prog_count_output[5]  ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  prog_count_output[6]  ; clk        ; 3.410 ; 3.410 ; Rise       ; clk             ;
;  prog_count_output[7]  ; clk        ; 3.520 ; 3.520 ; Rise       ; clk             ;
;  prog_count_output[8]  ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  prog_count_output[9]  ; clk        ; 3.407 ; 3.407 ; Rise       ; clk             ;
; ins_cache_output[*]    ; rst        ; 3.029 ; 3.029 ; Rise       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 3.765 ; 3.765 ; Rise       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 3.743 ; 3.743 ; Rise       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 3.787 ; 3.787 ; Rise       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 4.030 ; 4.030 ; Rise       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 3.371 ; 3.371 ; Rise       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 3.516 ; 3.516 ; Rise       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 3.536 ; 3.536 ; Rise       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 3.605 ; 3.605 ; Rise       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 3.497 ; 3.497 ; Rise       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 3.601 ; 3.601 ; Rise       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 3.593 ; 3.593 ; Rise       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 3.817 ; 3.817 ; Rise       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 3.682 ; 3.682 ; Rise       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 3.480 ; 3.480 ; Rise       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 3.475 ; 3.475 ; Rise       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 3.481 ; 3.481 ; Rise       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 4.158 ; 4.158 ; Rise       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 3.730 ; 3.730 ; Rise       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 3.736 ; 3.736 ; Rise       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 3.763 ; 3.763 ; Rise       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 3.643 ; 3.643 ; Rise       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 3.980 ; 3.980 ; Rise       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 3.736 ; 3.736 ; Rise       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 3.966 ; 3.966 ; Rise       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 3.795 ; 3.795 ; Rise       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 3.837 ; 3.837 ; Rise       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 4.013 ; 4.013 ; Rise       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 3.870 ; 3.870 ; Rise       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 3.351 ; 3.351 ; Rise       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 3.566 ; 3.566 ; Rise       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 3.029 ; 3.029 ; Rise       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 3.265 ; 3.265 ; Rise       ; rst             ;
; ins_cache_output[*]    ; rst        ; 3.029 ; 3.029 ; Fall       ; rst             ;
;  ins_cache_output[0]   ; rst        ; 3.765 ; 3.765 ; Fall       ; rst             ;
;  ins_cache_output[1]   ; rst        ; 3.743 ; 3.743 ; Fall       ; rst             ;
;  ins_cache_output[2]   ; rst        ; 3.787 ; 3.787 ; Fall       ; rst             ;
;  ins_cache_output[3]   ; rst        ; 4.030 ; 4.030 ; Fall       ; rst             ;
;  ins_cache_output[4]   ; rst        ; 3.371 ; 3.371 ; Fall       ; rst             ;
;  ins_cache_output[5]   ; rst        ; 3.516 ; 3.516 ; Fall       ; rst             ;
;  ins_cache_output[6]   ; rst        ; 3.536 ; 3.536 ; Fall       ; rst             ;
;  ins_cache_output[7]   ; rst        ; 3.605 ; 3.605 ; Fall       ; rst             ;
;  ins_cache_output[8]   ; rst        ; 3.497 ; 3.497 ; Fall       ; rst             ;
;  ins_cache_output[9]   ; rst        ; 3.601 ; 3.601 ; Fall       ; rst             ;
;  ins_cache_output[10]  ; rst        ; 3.593 ; 3.593 ; Fall       ; rst             ;
;  ins_cache_output[11]  ; rst        ; 3.817 ; 3.817 ; Fall       ; rst             ;
;  ins_cache_output[12]  ; rst        ; 3.682 ; 3.682 ; Fall       ; rst             ;
;  ins_cache_output[13]  ; rst        ; 3.480 ; 3.480 ; Fall       ; rst             ;
;  ins_cache_output[14]  ; rst        ; 3.475 ; 3.475 ; Fall       ; rst             ;
;  ins_cache_output[15]  ; rst        ; 3.481 ; 3.481 ; Fall       ; rst             ;
;  ins_cache_output[16]  ; rst        ; 4.158 ; 4.158 ; Fall       ; rst             ;
;  ins_cache_output[17]  ; rst        ; 3.730 ; 3.730 ; Fall       ; rst             ;
;  ins_cache_output[18]  ; rst        ; 3.736 ; 3.736 ; Fall       ; rst             ;
;  ins_cache_output[19]  ; rst        ; 3.763 ; 3.763 ; Fall       ; rst             ;
;  ins_cache_output[20]  ; rst        ; 3.643 ; 3.643 ; Fall       ; rst             ;
;  ins_cache_output[21]  ; rst        ; 3.980 ; 3.980 ; Fall       ; rst             ;
;  ins_cache_output[22]  ; rst        ; 3.736 ; 3.736 ; Fall       ; rst             ;
;  ins_cache_output[23]  ; rst        ; 3.966 ; 3.966 ; Fall       ; rst             ;
;  ins_cache_output[24]  ; rst        ; 3.795 ; 3.795 ; Fall       ; rst             ;
;  ins_cache_output[25]  ; rst        ; 3.837 ; 3.837 ; Fall       ; rst             ;
;  ins_cache_output[26]  ; rst        ; 4.013 ; 4.013 ; Fall       ; rst             ;
;  ins_cache_output[27]  ; rst        ; 3.870 ; 3.870 ; Fall       ; rst             ;
;  ins_cache_output[28]  ; rst        ; 3.351 ; 3.351 ; Fall       ; rst             ;
;  ins_cache_output[29]  ; rst        ; 3.566 ; 3.566 ; Fall       ; rst             ;
;  ins_cache_output[30]  ; rst        ; 3.029 ; 3.029 ; Fall       ; rst             ;
;  ins_cache_output[31]  ; rst        ; 3.265 ; 3.265 ; Fall       ; rst             ;
+------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 837304   ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 159334   ; 104113   ; 0        ; 0        ;
; clk        ; rst      ; 320      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 837304   ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 159334   ; 104113   ; 0        ; 0        ;
; clk        ; rst      ; 320      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 106   ; 106  ;
; Unconstrained Output Port Paths ; 3098  ; 3098 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 31 18:19:03 2016
Info: Command: quartus_sta mips_pipelined -c mips_pipelined
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips_pipelined.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Warning (332125): Found combinational loop of 203 nodes
    Warning (332126): Node "control_box|Equal0~2|combout"
    Warning (332126): Node "control_box|ins_cache_stall_line|datac"
    Warning (332126): Node "control_box|ins_cache_stall_line|combout"
    Warning (332126): Node "IF_instruction_cache|stall_line|datab"
    Warning (332126): Node "IF_instruction_cache|stall_line|combout"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[29]|dataa"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[29]|combout"
    Warning (332126): Node "control_box|Equal1~0|datab"
    Warning (332126): Node "control_box|Equal1~0|combout"
    Warning (332126): Node "control_box|pc_stall_line~0|dataa"
    Warning (332126): Node "control_box|pc_stall_line~0|combout"
    Warning (332126): Node "control_box|ins_cache_stall_line|dataa"
    Warning (332126): Node "control_box|Equal0~2|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[30]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[30]|combout"
    Warning (332126): Node "control_box|Equal0~0|dataa"
    Warning (332126): Node "control_box|Equal0~0|combout"
    Warning (332126): Node "control_box|Equal0~1|dataa"
    Warning (332126): Node "control_box|Equal0~1|combout"
    Warning (332126): Node "control_box|Equal0~2|dataa"
    Warning (332126): Node "control_box|Equal1~0|dataa"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[28]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[28]|combout"
    Warning (332126): Node "control_box|Equal0~0|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[26]|dataa"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[26]|combout"
    Warning (332126): Node "control_box|Equal0~1|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[31]|dataa"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[31]|combout"
    Warning (332126): Node "control_box|Equal0~1|datac"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[27]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[27]|combout"
    Warning (332126): Node "control_box|Equal0~1|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[25]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[25]|combout"
    Warning (332126): Node "control_box|process_0~12|dataa"
    Warning (332126): Node "control_box|process_0~12|combout"
    Warning (332126): Node "control_box|process_0~13|dataa"
    Warning (332126): Node "control_box|process_0~13|combout"
    Warning (332126): Node "control_box|process_0~21|dataa"
    Warning (332126): Node "control_box|process_0~21|combout"
    Warning (332126): Node "control_box|pc_stall_line~0|datab"
    Warning (332126): Node "control_box|process_0~36|datab"
    Warning (332126): Node "control_box|process_0~36|combout"
    Warning (332126): Node "control_box|ins_cache_stall_line|datad"
    Warning (332126): Node "ID_EX_buffer|write_dest_11_comparator|Equal1~8|datab"
    Warning (332126): Node "ID_EX_buffer|write_dest_11_comparator|Equal1~8|combout"
    Warning (332126): Node "ID_EX_buffer|write_dest_11_comparator|Equal1~9|datad"
    Warning (332126): Node "ID_EX_buffer|write_dest_11_comparator|Equal1~9|combout"
    Warning (332126): Node "control_box|process_0~21|datab"
    Warning (332126): Node "control_box|process_0~9|datab"
    Warning (332126): Node "control_box|process_0~9|combout"
    Warning (332126): Node "control_box|process_0~10|datac"
    Warning (332126): Node "control_box|process_0~10|combout"
    Warning (332126): Node "control_box|process_0~21|datac"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[25]~4|datab"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[25]~4|combout"
    Warning (332126): Node "control_box|process_0~15|datab"
    Warning (332126): Node "control_box|process_0~15|combout"
    Warning (332126): Node "control_box|process_0~16|dataa"
    Warning (332126): Node "control_box|process_0~16|combout"
    Warning (332126): Node "control_box|process_0~20|dataa"
    Warning (332126): Node "control_box|process_0~20|combout"
    Warning (332126): Node "control_box|process_0~21|datad"
    Warning (332126): Node "control_box|process_0~20|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[22]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[22]|combout"
    Warning (332126): Node "ID_EX_buffer|write_dest_11_comparator|Equal1~9|datab"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[22]~1|datac"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[22]~1|combout"
    Warning (332126): Node "control_box|process_0~11|dataa"
    Warning (332126): Node "control_box|process_0~11|combout"
    Warning (332126): Node "control_box|process_0~38|dataa"
    Warning (332126): Node "control_box|process_0~38|combout"
    Warning (332126): Node "control_box|process_0~13|datac"
    Warning (332126): Node "control_box|process_0~8|dataa"
    Warning (332126): Node "control_box|process_0~8|combout"
    Warning (332126): Node "control_box|process_0~37|datac"
    Warning (332126): Node "control_box|process_0~37|combout"
    Warning (332126): Node "control_box|process_0~10|dataa"
    Warning (332126): Node "control_box|process_0~14|dataa"
    Warning (332126): Node "control_box|process_0~14|combout"
    Warning (332126): Node "control_box|process_0~16|datad"
    Warning (332126): Node "control_box|process_0~19|dataa"
    Warning (332126): Node "control_box|process_0~19|combout"
    Warning (332126): Node "control_box|process_0~20|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[24]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[24]|combout"
    Warning (332126): Node "ID_EX_buffer|write_dest_11_comparator|Equal1~9|dataa"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[24]~0|datab"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[24]~0|combout"
    Warning (332126): Node "control_box|process_0~13|datab"
    Warning (332126): Node "control_box|process_0~10|datab"
    Warning (332126): Node "control_box|process_0~15|dataa"
    Warning (332126): Node "control_box|process_0~18|dataa"
    Warning (332126): Node "control_box|process_0~18|combout"
    Warning (332126): Node "control_box|process_0~19|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[23]|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[23]|combout"
    Warning (332126): Node "control_box|process_0~38|datab"
    Warning (332126): Node "ID_EX_buffer|write_dest_11_comparator|Equal1~8|datad"
    Warning (332126): Node "control_box|process_0~37|dataa"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[23]~3|datac"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[23]~3|combout"
    Warning (332126): Node "control_box|process_0~16|datab"
    Warning (332126): Node "control_box|process_0~18|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[21]|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[21]|combout"
    Warning (332126): Node "ID_EX_buffer|write_dest_11_comparator|Equal1~8|dataa"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[21]~2|datac"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[21]~2|combout"
    Warning (332126): Node "control_box|process_0~11|datab"
    Warning (332126): Node "control_box|process_0~8|datab"
    Warning (332126): Node "EX_MEM_buffer|comparator_5_2_1|Equal2~0|datab"
    Warning (332126): Node "EX_MEM_buffer|comparator_5_2_1|Equal2~0|combout"
    Warning (332126): Node "control_box|process_0~14|datab"
    Warning (332126): Node "control_box|process_0~17|dataa"
    Warning (332126): Node "control_box|process_0~17|combout"
    Warning (332126): Node "control_box|process_0~19|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[16]|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[16]|combout"
    Warning (332126): Node "EX_MEM_buffer|comparator_5_2_2|Equal2~0|datab"
    Warning (332126): Node "EX_MEM_buffer|comparator_5_2_2|Equal2~0|combout"
    Warning (332126): Node "control_box|process_0~28|dataa"
    Warning (332126): Node "control_box|process_0~28|combout"
    Warning (332126): Node "control_box|process_0~30|dataa"
    Warning (332126): Node "control_box|process_0~30|combout"
    Warning (332126): Node "control_box|process_0~34|dataa"
    Warning (332126): Node "control_box|process_0~34|combout"
    Warning (332126): Node "control_box|process_0~35|dataa"
    Warning (332126): Node "control_box|process_0~35|combout"
    Warning (332126): Node "control_box|pc_stall_line~0|datad"
    Warning (332126): Node "control_box|process_0~36|datad"
    Warning (332126): Node "control_box|process_0~31|dataa"
    Warning (332126): Node "control_box|process_0~31|combout"
    Warning (332126): Node "control_box|process_0~33|datac"
    Warning (332126): Node "control_box|process_0~33|combout"
    Warning (332126): Node "control_box|process_0~34|datac"
    Warning (332126): Node "ID_EX_buffer|write_dest_12_comparator|Equal1~8|dataa"
    Warning (332126): Node "ID_EX_buffer|write_dest_12_comparator|Equal1~8|combout"
    Warning (332126): Node "ID_EX_buffer|write_dest_12_comparator|Equal1~9|dataa"
    Warning (332126): Node "ID_EX_buffer|write_dest_12_comparator|Equal1~9|combout"
    Warning (332126): Node "control_box|process_0~35|datac"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[16]~7|datab"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[16]~7|combout"
    Warning (332126): Node "control_box|process_0~22|datab"
    Warning (332126): Node "control_box|process_0~22|combout"
    Warning (332126): Node "control_box|process_0~39|datab"
    Warning (332126): Node "control_box|process_0~39|combout"
    Warning (332126): Node "control_box|process_0~24|datac"
    Warning (332126): Node "control_box|process_0~24|combout"
    Warning (332126): Node "control_box|process_0~35|datab"
    Warning (332126): Node "control_box|process_0~25|dataa"
    Warning (332126): Node "control_box|process_0~25|combout"
    Warning (332126): Node "control_box|process_0~40|dataa"
    Warning (332126): Node "control_box|process_0~40|combout"
    Warning (332126): Node "control_box|process_0~27|dataa"
    Warning (332126): Node "control_box|process_0~27|combout"
    Warning (332126): Node "control_box|process_0~35|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[17]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[17]|combout"
    Warning (332126): Node "ID_EX_buffer|write_dest_12_comparator|Equal1~9|datab"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[17]~6|datac"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[17]~6|combout"
    Warning (332126): Node "control_box|process_0~28|datab"
    Warning (332126): Node "control_box|process_0~33|dataa"
    Warning (332126): Node "control_box|process_0~22|dataa"
    Warning (332126): Node "control_box|process_0~25|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[18]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[18]|combout"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[18]~8|dataa"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[18]~8|combout"
    Warning (332126): Node "control_box|process_0~30|datab"
    Warning (332126): Node "control_box|process_0~32|datab"
    Warning (332126): Node "control_box|process_0~32|combout"
    Warning (332126): Node "control_box|process_0~33|datab"
    Warning (332126): Node "control_box|process_0~39|dataa"
    Warning (332126): Node "ID_EX_buffer|write_dest_12_comparator|Equal1~8|datac"
    Warning (332126): Node "control_box|process_0~40|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[20]|datad"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[20]|combout"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[20]~9|datab"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[20]~9|combout"
    Warning (332126): Node "control_box|process_0~29|datab"
    Warning (332126): Node "control_box|process_0~29|combout"
    Warning (332126): Node "control_box|process_0~30|datac"
    Warning (332126): Node "control_box|process_0~34|datab"
    Warning (332126): Node "control_box|process_0~23|datab"
    Warning (332126): Node "control_box|process_0~23|combout"
    Warning (332126): Node "control_box|process_0~24|datab"
    Warning (332126): Node "ID_EX_buffer|write_dest_12_comparator|Equal1~8|datab"
    Warning (332126): Node "control_box|process_0~26|dataa"
    Warning (332126): Node "control_box|process_0~26|combout"
    Warning (332126): Node "control_box|process_0~27|datab"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[19]|dataa"
    Warning (332126): Node "IF_instruction_cache|stall_mux|output[19]|combout"
    Warning (332126): Node "ID_EX_buffer|write_dest_12_comparator|Equal1~9|datac"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[19]~5|datac"
    Warning (332126): Node "IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[19]~5|combout"
    Warning (332126): Node "control_box|process_0~29|dataa"
    Warning (332126): Node "control_box|process_0~32|dataa"
    Warning (332126): Node "control_box|process_0~24|dataa"
    Warning (332126): Node "control_box|process_0~27|datad"
Critical Warning (332081): Design contains combinational loop of 203 nodes. Estimating the delays through the loop.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: EX_MEM_buffer|comparator_5_2_1|Equal2~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: EX_MEM_buffer|comparator_5_2_2|Equal2~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: ID_EX_buffer|write_dest_11_comparator|Equal1~8|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: ID_EX_buffer|write_dest_11_comparator|Equal1~9|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: ID_EX_buffer|write_dest_12_comparator|Equal1~8|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: ID_EX_buffer|write_dest_12_comparator|Equal1~9|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[16]~7|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[17]~6|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[18]~8|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[19]~5|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[20]~9|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[21]~2|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[22]~1|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[23]~3|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[24]~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[25]~4|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_instruction_cache|stall_line|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|Equal0~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|Equal0~2|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|Equal1~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~12|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~17|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~23|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~26|datab  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~31|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~37|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~38|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~39|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~40|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~9|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.570
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.570     -8358.246 clk 
    Info (332119):    -2.869       -64.137 rst 
Info (332146): Worst-case hold slack is -4.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.506      -122.295 rst 
    Info (332119):     0.327         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -7.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.096      -882.086 rst 
    Info (332119):    -2.000     -2808.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: EX_MEM_buffer|comparator_5_2_1|Equal2~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: EX_MEM_buffer|comparator_5_2_2|Equal2~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: ID_EX_buffer|write_dest_11_comparator|Equal1~8|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: ID_EX_buffer|write_dest_11_comparator|Equal1~9|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: ID_EX_buffer|write_dest_12_comparator|Equal1~8|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: ID_EX_buffer|write_dest_12_comparator|Equal1~9|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[16]~7|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[17]~6|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[18]~8|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[19]~5|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[20]~9|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[21]~2|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[22]~1|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[23]~3|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[24]~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_ID_buffer|input_bubble_multiplexor|instruction_word_out[25]~4|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: IF_instruction_cache|stall_line|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|Equal0~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|Equal0~2|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|Equal1~0|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~12|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~17|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~23|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~26|datab  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~31|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~37|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~38|datac  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~39|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~40|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
    Info (332098): From: control_box|process_0~9|datad  to: IF_instruction_cache|stall_mux|output[19]|combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.451
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.451     -3596.630 clk 
    Info (332119):    -1.251       -28.884 rst 
Info (332146): Worst-case hold slack is -1.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.479       -39.084 rst 
    Info (332119):    -0.099        -0.099 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.504
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.504      -400.758 rst 
    Info (332119):    -2.000     -2808.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 209 warnings
    Info: Peak virtual memory: 620 megabytes
    Info: Processing ended: Thu Mar 31 18:19:05 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


