0.6
2019.1
May 24 2019
15:06:07
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/Ejercicio2/tb_master_race_spi.sv,1663813278,systemVerilog,,,,tb_master_race_spi,,,../../../../../../../scr/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Lab3/Repo/lab03spi-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.sim/sim_1/synth/func/xsim/tb_master_race_spi_func_synth.v,1663815028,verilog,,,,WCLK;WCLK__WCLK_clk_wiz;glbl;module_clk_divider_spi;module_clock_divider;module_control_spi;module_memoria;module_reg_control;module_reg_datos;module_reg_miso;module_reg_mosi;module_seg7_control;module_state_machine_spi;top_interface_spi;top_master_race_spi;top_tactico,,,../../../../../../../scr/xci/WCLK,,,,,
