`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 21.03.2021 21:12:04
// Design Name: 
// Module Name: tap_tap_logic
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module tap_tap_logic(
    input clk,
    input clk_50hz,
    input left,
    input centre,
    input right,
    input up,
    input down
    );
    
    
endmodule
