II 
2.計畫英文摘要 
Key Words: Computer Architecture, Reconfigurable Computing, HW/SW co-design, Cryptographic 
Hardware, Hardware Configuration Compiler 
 
For various requirements of consumer electronics, the design of SoC faces a new and 
difficult challenge of provding personalize products to different kinds of users. Compared 
with traditional personal computers, we need a more flexible product and a shorten product 
life cycle. The reconfigurable computing provides a flexible solution make a product to 
satisfy the elasticity and computing performance of a product. Indeed, the schedule of the 
product development is extremely reduced and the product remains adjustable even though 
it is completed with its production. For this reason, we choose the cryptographic application, 
the most essential function on portable devices, as the base design of ours.  
The major research topic is to develop an architecture of reconfigurable computing 
that is more suitable for the computations of streaming data. In this project, we expect 
to research the integrated environment of reconfigurable computing in three years. The main 
researches are: 
l Application analysis: analyze the applications of cryptographic and streaming data, 
explore the possibility of speedup and research the flow of reconfiguration. 
l Hardware design: the design of the architecture of reconfigurable computing, the 
processing elements, the dataflow networks and the configuration network. 
l Software design: the research of compiler that support reconfigurable computing 
and hardware/software partition; develop the integrated environment of application 
design. 
 
In the first year of this research project, we analyzed the computing structures and 
features of each cryptographic algorithm. According to the result of analysis, we designed 
a workable reconfigurable architecture. Moreover, we used the Verilog hardware description 
language to implement this design concept into realistic circuit design. A tool provided 
by Synopsys Inc. was used to synthesize the design into a real circuit with TSMC 0.35um 
fabrication processes. In order to compare the effects of this project, we also designed 
a circuit using a tradition design flow called custom design. The experimental result 
indicated that the reconfigurable architecture had a better cost effective performance 
compared with custom design. Finally, we collected the results of our simulation and publish 
a research paper in the conference ACM Symposium on Information, Computer and Communications 
Security (ASIACCS’06) held in March 21-24, 2006. 
In the second year of the project, we focused our efferts on designing an efficient 
selection algorithm to choose a must cost effective combination of reconfigurable processing 
elements. By employed this reconfigurable architecture, we could derive a better execution 
1 
二、研究內容： 
1.前言 
由於資訊時代的快速變遷，個人化電子產品的需求正在世界各地逐步地增加，並成為產品設計
中另一項艱鉅的挑戰。在傳統的晶片流程中，一個新的電子產品在經過市場需求的分析與設計規格
的嚴密與長時間的探討後，漸漸地形成其產品的雛形。透過系統分析與晶片設計人員的設計與測試
最終完成產品的電路設計。更進一步地，透過半導體製程的數十道光罩與蝕刻的繁複過程後。最終，
晶片設計公司取得其設計的晶片經過電路基版、軟體整合與外殼製作等流程才能將數個月前甚至數
年前所想見的客戶需求產品交付到消費者手中。其中，更以晶片設計與製作的流程所耗費的時間最
為冗長與繁複。相較於傳統的晶片設計流程與生產模式，我們需要一個更加符合具有產品變異性與
個人化特色的電子產品設計流程來符合消費者的需求。 
在這樣的消費性電子的蓬勃發展，系統單晶片(System-on-a-Chip, SoC)便隨之成為電子產業的主
流發展。歸功於半導體技術的發展，系統單晶片最主要的優點即是將系統中所需要的各種零組件透
過新一代的半導體技術整合在單一製程的單一晶片上。這樣的 SoC 流程雖然可以加速晶片設計上的
研發時間，相對於消費者的迫切需求仍有相當大的時間差距需要克服。以目前的晶片設計與半導體
製作的時間，一個新的產品往往需要半年到一年半的研發生產。也就是當研發人員或市場規劃人員
眼見消費者的新需求，必須經過半年至一年半才有辦法將這個產品生產完成。 
可重組式運算(Reconfigurable Computing)技術則在這樣的供應時間與需求上的差異中，具有關鍵
性的解決方案。透過晶片上的運算結構與資料流網路的重組，相同的晶片可以迅速地應用在所見的
嶄新領域之上。這樣的技術不僅可以快速有效地將消費者所期望的電子產品交付至使用者手中。更
可以透過細部的動態微調，而達成個人化、客製化的的個性商品讓每個產品成為獨一無二的裝置。
更重要的是，可重組式運算技術不需為新的產品重新設計生產晶片，大大地降低開發新一代商品的
生產成本的風險。除此之外，個人電子產品擁有更多個人化的隱私資料，對於資訊保密的要求相對
地日漸增高。例如，當我們想要將我們的行動電話中的個人訊息或照片與親朋好友分享時，透過公
共網路傳送至好友的手機甚或是世界另一端的電腦中時，我們並不希望在這遙遠的傳輸過程中遭受
他人意圖不軌地竊取這些資料。本計畫針對三個目前最為廣泛使用的加解密演算法：DES, AES, 與
RSA。分析其運算的特性，並設計合適通用的運算單元及可重組式架構。我們將以三年的時間，探
討加解密演算法與可重組式計算的結合以提供適合消費性電子產品的系統架構。 
2.文獻探討 
傳統的 FPGA(Field Programmable Gate Array)架構[1-2]即是以一位元為其運算的基本單元所構成
的可重組式運算技術。此架構中以數百甚或數千個 CLB（Configurable Logic Block）組成一個龐大的
二維結構之運算陣列，每個 CLB間透過交金屬連線與交換電路來形成更大單元的運算基礎，如：加、
減、乘、除等數學運算。因為，每個 CLB 皆可執行位元運算，FPGA擁有執行各種形形色色的運算
的能力。相對地，其繞線通路來提供 CLB間資料或控制的溝通耗費了晶片上大量的資源與耗能。除
此之外，我們必須控制每個 CLB之各個運作其個別的重組設定（Configuration），其設定所需的時
間亦需要相當冗長的串列更新。目前，產業界多用 FPGA於開發新型產品的設計原型。而其資料傳輸
的繞線面積與重組時間的耗時長，則使得 FPGA在量產品的使用上成為最大的阻力。 
3 
算使用獨立的重組設定。在此情況下，不僅減少了可重組式邏輯所需的重組設定記憶體及重組所需
的時間，更進一步地減少了編譯後的程式大小。 
本計畫運用可重組式計算之技術，將 DES、AES、RSA 等加解密演算法合併為單一的可重組式
邏輯，以達到縮減晶片面積與減少耗電量。更進一步地，將該可重組式邏輯延伸到大量運算的應用
並考量軟硬體分工的協同設計以擴充 SoC的功能性。如圖一所示，其中(a)為目前的 SoC晶片架構，
對於個別的應用必須設計獨立的加速電路。首先，我們針對加解密的運算設計可重組式邏輯電路。
如(b)所示，經過特化過程後可重組式邏輯可輕易的取代原本加解密的三種不同運算。同時，因為其
運算的特性屬於大資料量運算，透過適度的修改後，可重組式邏輯亦能擔任其他運算加速的工作。
如(c)所示，可重組式架構經過修改雖然增加了部分的面積，但是其優點是可以完全取代其他的運算
加速電路。最後，如(d)所示，可重組式邏輯取代其他加速電路，因此晶片中的其他電路可以節省，
進一步縮小 SoC晶片面積並減少耗電量。 
 
R
econfigurable
LogicOther
A
ccelerator
O
ther
A
ccelerator
R
econfigurable
       Logic
 
圖一、利用可重組式計算架構擴展應用並減少晶片面積 
 
本計畫對可重組式計算的設計上，以下列為主要目標： 
• 設計可重組式架構，研發多用途的 SoC晶片。 
• 研發軟硬/體協同工作的設計流程，以縮短研發時程並建立快速發展的 SoC架構。 
• 針對加解密演算法，特化 PE的功能以加速執行效率。 
• 利用特化後 PE的結構，應用於一般上大資料量運算之加速。 
• 動態調整效能與降低執行應用所需的耗電量。 
• 減少時間與空間的乘積量。 
4. 研究成果與討論 
5 
用 JPEG 的演算法進行分析，針對其運算的特性我們設計一個運算單元功能選擇演算法 (PE 
Selections），在二維的 PE配置架構下選擇最有效率的運算單元配置與相互間溝通的流程。 
Hardware
Reconfigurable
Memory
Coefficient
RAM
Huffman 
Table
Huffman
Codec
4,6,8 ,10
5,7,9
11
1
2
3
Reconfigurable
First Internal M
em
ory
Second Internal M
em
ory
 
圖三、可重組式架構應用於 JPEG 
 因此，對於任何的運算結構與流程，我們可以將這些運算轉換為多項式等式。再利用 Greedy
演算法配合適當的仲裁策略，可以找出運算間的最大相似度及其並更重組的時機。根據實作該可重
組式電路及傳統式電路，我們驗證其執行的正確性。更進一步地，比較兩種不同的電路設計方法，
可重組式運算架構可以減少 1.17至 3.73倍的資源成本，即硬體資源與執行時間之成積。最後，我們
將這個研究成果投稿於國際性學術研討會並被接受刊登於研討會 International Conference on 
Engineering of Reconfigurable Systems and Algorithm(ERSA'07)中。本篇論文"Selecting Heterogeneous 
Computation Blocks for Reconfigurable JPEG Codec Computing"[11] 預計於今年六月二十五日至二十
八日於美國內華達州拉斯維加斯發表。 
5. 計畫成果自評 
本計畫針對消費性電子產品的應用提出可重組式計算之架構，執行該應用對於加速產品的研發
速度、提高產品多樣性、降低研發成本與提升產業競爭力具有積極的幫助。可重組式計算可以針對
相同類型的應用提供單一的系統單晶片，廠商可以透過軟/硬體整合的環境，快速地特化新型產品而
避免重新研發專用硬體電路的曠日廢時。不僅可以加速新產品所需的研發時程，同時亦可針對不同
的客戶客製化其個性化的商品。此外，廠商對於開發新產品必須承受產品失敗的風險，而這些風險
無形的也成為業界最大的負擔，所有失敗的產品無形的都成為其他產品的成本負擔。業界平均的研
發概況約十個產品只會有一個產品成功，換句話說，大約一個成功的產品約需十倍的研發成本。然
而，透過可重組式計算的架構，廠商無須針對新產品開發新的 SoC 晶片，可以將可重組式架構透過
軟體的修改其重組設定，而產生新型產品。這些快速且低成本的 SoC 解決方案，可以大幅提昇產業
的競爭力。 
本計畫預計在為期三年的計畫期間內，針對可重組式計算架構應用在消費性電子的產品之安全
機制上的可行性進行研究。重要研究議題有：(1)加解密演算法的分析，包括 DES, AES, RSA、(2)軟/
硬體協同工作的設計方法；(3)可重組式架構設計，包括資料流網路設計、重組設定網路的設計、微
處理器與可重組邏輯間介面的設計；(4)運算單元之硬體設計與實作，針對加解密演算法對運算單元
特化；(5)延伸至大量運算應用的運算單元之設計與實作；(6)低耗能的設計。在第一年的計畫執行期
7 
June 25-28, 2007 
表 Y04 
二、與會心得 
 
此會議包含海報展覽，各類型論文報告，以及實作系統展示等三大部分。海報
展覽提供較自由的交流空間，可以讓與會的學者自由的討論研究議題; 論文報告則提供
論文作者公開發表的平台; 系統實作展示更是看到多樣化的多媒體影音在 SoC系統的展
示。 
 
 
三、考察參觀活動(無是項活動者省略) 
 
    無 
 
四、攜回資料名稱及內容 
 
The 2006 International SoC Design Conference之論文光碟一片。 
 
