## 内建数据类型
```
    logic                                              // 任何使用网线的地方均可使用logic
    bit b，                                           // 双状态，单比特
    bit [ 31 : 0] b32，                          // 双状态，32比特无符号整数
    int unsigned ui，                           // 双状态，32比特无符号整数
    int i，                                            // 双状态，32比特有符号整数
    byte b8，                                      // 双状态，8比特有符号整数
    shortint；                                      // 双状态，16比特有符号整数
    longint，                                       // 双状态，64比特有符号整数
    integer i 4，                                  // 四状态，32比特有符号整数
    time t，                                         // 四状态，64比特无符号整数
    real  r                                            // 双状态，双精度浮点数
```
## 定宽数组
```
int a[0:5]  // 一维数组
int a [0:5][0:3] // 二维数组
```
### 非合并数组（unpacked array）
```
    bit [7:0] b_unpack [3]                  // 声明
```
![](数据类型.assets\23495115-b9f29a259f6e3967.png)

### 常量数组
```
    int ascend[4] = ' {0,1,2,3}              // 数组常量需要使用 '
```
### 基本操作    
    for 和 foreach
    复制和比较
    同时使用位下标和数组下标
### 合并数组（packed array）
```
    bit [3 : 0] [7 : 0] nibbles                // 合并数组
    bit [3 : 0] [7 : 0] barray [3]            // 合并；3×32比特
```
![](数据类型.assets\23495115-8e5b79ff46a763ce.png)

packed array和unpacked array不能互相赋值。unpacked array将变量存储在一个字的低位中，而余下的高位没有使用。

## 动态数组
```
    int dyn[]                                      // 声明
    dyn = new[5]                              // 分配动态数组
    dyn = new[20](dyn)                    // 分配20个整数值并将dyn复制到前面
```

## 队列
### 队列的操作
```
    q2[$] = {3, 4}                              // 队列的常量不需要使用 ’
    q = {q[0 : 2], q2, q[3:$]}              // $在前表示起始，在后表示末尾
```
队列中的元素是连续存放的，所以在队列的前面或后买你存取数据非常方便，在队列的中间增加或者删除元素需要对已经存在的数据进行搬移以便腾出空间，会消耗大量的时间。

## 关联数组
System Verilog提供了关联数组类型，用于保存稀疏矩阵的元素，便于存储巨大数据量的数据

## 链表
System Verilog中应尽量避免链表的使用

## 数组的方法
```
    ## 缩减方法
    bit on[10];
    total = on.sum;                              // 另外还包括product（积），and，or，xor
    element = $urandom_range(aa.size() - 1)  // 从数组中随机选择一个元素
    ## 定位方法
    tq[$]                                              // 定位方法返回队列
    tq = q.min();
    tq = q.max();
    tq = f.unique();
    tq = d.find_first with (item == 4)  // 
    ## 排序
    d.reverse();
    d.sort();
    d.rsort();
    d.shuffle();                                    // reverse和shuffle不能带with
```

## typedef创建新的类型

## 创建用户自定义结构
```
    struct { bit [7 :0] r,g,b; } pixel;                      // struct创建自定义类型
    typedef struct { bit [7 :0] r,g,b; } pixel_s;     // 结合typedef创建新的自定义结构类型
    pixel_s my_pixel;
    typedef struct packed { bit [7 :0] r,g,b; } pixel_p_s;     // 合并结构
```

## 类型转换
### 静态转换
`int'(10.101) ` // 转换非强制，注意要加 '
### 动态转换
`$cast`
### 流操作符
  `>>` 把数据从左至右变成流，`<<` 把数据从右至左变成流
 ![](数据类型.assets\23495115-32c53df40236293b.png)
流操作符配合\{\}操作符能够完成许多数据类型的转换（虽然使用很多的\{\}也能够实现），比如array-queue，array-byte，array-words，pack and unpack structures。
## 枚举类型
枚举类型允许你创建一个相关的但不同的常量集。扩大其作用域并使其值在调试时不可见。
一个简单的枚举类型如下
```
enum {RED, BLUE, GREEN} color;
 ```
建议创建一个命名后的枚举类型，从而使你可以声明多个该类型的变量。同时可以使用内置参数name()获得一个枚举变量字符串的表示。
```
// Create data type for values 0, 1, 2
typedef enum {INIT, DECODE, IDLE} fsmastate_e;
fsmstate_e pstate, nstate;  // declare typed variables

initial begin
  case(pstate)
    IDLE: nstate = INIT;  // data assignment
    INIT: nstate = DECODE;
    default: nstate = IDLE;
  endcase
  $display("Next state is %s", nstate.name())  // Display symbolic state name
end
```
同时还可以在声明枚举变量是给各个枚举类型设置初始值。
```typedef enum {INIT, DECODE=2, IDLE} fsmtype_e;```
其中INIT值为0，DECODE值为2， IDLE值为3
SystemVerilog还提供了一些函数用于遍历枚举类型
![](数据类型.assets\23495115-6a63fcfaf70d4b7b.png)
枚举变量的next函数是循环的，可通过使用do...while遍历枚举变量
```
typedef enum {RED, GREEN, BLUE} color_e;
color_e color;
color = color.first;
do
  begin
    $display("Color = %0d/%s", color, color.name());
    color = color.next;
  end
while
```
枚举类型默认为int型，也可以和其他进行转换。

## 常量
verilog中创建常量的最好方法是使用文本宏，使用parameter有作用域限制，只能用于本模块
SystemVerilog支持const修饰符

## 字符串
```
    string s;
    s = "IEEE "
    s.getc(0)
    s.tolower()
    s.len()
```
还有许多常用函数。另外$sformatf函数相对于verilog中的$sformat，返回一个格式化的字符串可直接传递至其他变量。

## 表达式的位宽
表达式位宽默认向位宽大的操作数扩展
