{"patent_id": "10-2021-0085706", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0003983", "출원번호": "10-2021-0085706", "발명의 명칭": "다중 출력 직류-직류 변환부를 포함하는 디스플레이 장치 및 그것의 동작 방법", "출원인": "삼성전자주식회사", "발명자": "김문영"}}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "디스플레이 패널;제1 출력 전원, 및 상기 제1 출력 전원과 다른 제2 출력 전원을 사용하여 상기 디스플레이 패널을 구동하도록구성된 디스플레이 구동 모듈; 및상기 디스플레이 구동 모듈로 상기 제1 출력 전원 및 상기 제2 출력 전원을 제공하도록 구성된 다중 출력 직류-직류 변환부를 포함하고,상기 다중 출력 직류-직류 변환부는:제1 및 제2 게이트 신호들을 기반으로, 입력 전원에 대한 스위칭 동작을 수행하여 교류 전원을 생성하도록 구성된 입력 스위칭 회로;상기 교류 전원을 변환하여, 메인 전원 및 보조 전원을 출력하도록 구성된 변환 회로;상기 메인 전원을 정류하여 상기 제1 출력 전원을 출력하도록 구성된 메인 출력 회로;상기 메인 전원 및 상기 제2 출력 전원을 기반으로 제1 및 제2 구동 신호들을 생성하도록 구성된 보조 출력 제어 회로; 및상기 제1 및 제2 구동 신호들에 응답하여 스위칭 동작을 수행함으로써, 상기 보조 전원을 정류하여 상기 제2 출력 전원을 출력하도록 구성된 보조 출력 회로를 포함하고,상기 보조 출력 회로는, 상기 제1 및 제2 구동 신호들에 응답하여, 적어도 일부 구간에서 단락 회로를 형성하는디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 다중 출력 직류-직류 변환부는:상기 교류 전원을 기반으로 제1 전류를 상기 변환 회로로 제공하도록 구성된 공진 회로를 더 포함하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 제1 및 제2 구동 신호들에 응답하여, 상기 보조 출력 회로가 상기 적어도 일부 구간에서 상기 단락 회로를형성하는 경우, 상기 제1 전류가 제1 비율로 증가 또는 감소하고,상기 제1 비율은 상기 보조 출력 회로가 상기 단락 회로를 형성하지 않은 경우에서의 상기 제1 전류의 변화량에대한 제2 비율보다 큰 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 2 항에 있어서,상기 다중 출력 직류-직류 변환부는:공개특허 10-2023-0003983-3-상기 제1 출력 전원을 기반으로 피드백 신호를 생성하도록 구성된 옵토 커플러; 및상기 피드백 신호에 응답하여, 펄스 주파수 변조(PFM; pulse frequency modulation) 방식을 기반으로, 상기 제1 출력 전원이 제1 목표 전압을 유지하도록, 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 제어하도록 구성된 LLC 제어기를 더 포함하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 변환 회로는 1차측 권선을 통해 상기 교류 전원을 수신하고, 2차측 메인 권선을 통해 상기 메인 전원을 출력하고, 2차측 보조 권선을 통해 상기 보조 전원을 출력하도록 구성된 단일 절연형 컨버터인 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 보조 출력 회로는:제1 다이오드;제2 다이오드;상기 제1 구동 신호에 응답하여 동작하도록 구성된 제1 보조 스위치; 및상기 제2 구동 신호에 응답하여 동작하도록 구성된 제2 보조 스위치를 포함하고,상기 제1 다이오드 및 상기 제1 보조 스위치는 상기 제2 출력 전원이 출력되는 양단 사이에 직렬 연결되고,상기 제2 다이오드 및 상기 제2 보조 스위치는 상기 제2 출력 전원이 출력되는 상기 양단 사이에 직렬연결되고,상기 제1 다이오드 및 상기 제1 보조 스위치 사이의 제1 노드는 상기 2차측 보조 권선의 일단과 연결되고,상기 제2 다이오드 및 상기 제2 보조 스위치 사이의 제2 노드는 상기 2차측 보조 권선의 타단과 연결되는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서,상기 보조 출력 회로는 상기 제1 노드 및 상기 2차측 보조 권선의 상기 일단 사이에 연결된 추가 회로를 더 포함하고, 상기 추가 회로는:제1 추가 인덕터를 포함하는 제1 회로;제2 추가 인덕터 및 상기 제2 추가 인덕터와 병렬 연결된 제1 추가 커패시터를 포함하는 제2 회로; 및제3 추가 인덕터 및 상기 제2 추가 인덕터의 양단에서 직렬 연결된 추가 저항 및 추가 커패시터를 포함하는 제3회로 중 어느 하나를 포함하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 보조 출력 제어 회로는:공개특허 10-2023-0003983-4-상기 메인 전원 중 제1 메인 전원을 기반으로 제1 램프 신호를 생성하도록 구성된 제1 램프 발생기;상기 메인 전원 중 제2 메인 전원을 기반으로 제2 램프 신호를 생성하도록 구성된 제2 램프 발생기;상기 제2 출력 전원 및 목표 전압 사이의 차이에 대응하는 오차를 검출하고, 상기 오차를 출력하도록 구성된 오차 검출기;상기 제1 램프 신호 및 상기 오차를 비교하여 상기 제1 구동 신호를 출력하도록 구성된 제1 비교기; 및상기 제2 램프 신호 및 상기 오차를 비교하여 상기 제2 구동 신호를 출력하도록 구성된 제2 비교기를 포함하는디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 오차가 증가할수록 상기 제1 구동 신호 및 상기 제2 구동 신호가 동시에 제1 레벨이 되는 구간이 길어지는디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 8 항에 있어서,상기 보조 출력 제어 회로는:부하 제어 신호에 응답하여, 상기 오차 검출기로부터 출력되는 상기 오차가 접지 레벨로 방전하도록 구성된 부하 스위치를 더 포함하고,상기 오차가 접지 레벨인 경우, 상기 제1 및 제2 구동 신호들은 접지 레벨을 유지하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 8 항에 있어서,상기 제1 램프 발생기는:상기 제1 메인 전원에 응답하여, 상기 제1 램프 신호가 출력되는 제1 램프 노드를 충전하도록 구성된 제1 RC 회로; 및상기 제1 램프 노드를 방전하도록 구성된 제1 램프 스위치를 포함하고,상기 제2 램프 발생기는:상기 제2 메인 전원에 응답하여, 상기 제2 램프 신호가 출력되는 제2 램프 노드를 충전하도록 구성된 제2 RC 회로; 및상기 제2 램프 노드를 방전하도록 구성된 제2 램프 스위치를 포함하고,상기 제1 램프 스위치는 상기 제2 메인 전원에 응답하여 동작하고,상기 제2 램프 스위치는 상기 제1 메인 전원에 응답하여 동작하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 제1 램프 발생기는:상기 제1 메인 전원이 임계 전압 이상인 경우, 상기 제1 메인 전원을 상기 제1 RC 회로로 전달하도록 구성된 제공개특허 10-2023-0003983-5-1 램프 다이오드를 더 포함하고,상기 제2 램프 발생기는:상기 제2 메인 전원이 임계 전압 이상인 경우, 상기 제2 메인 전원을 상기 제2 RC 회로로 전달하도록 구성된 제2 램프 다이오드를 더 포함하고,상기 제1 램프 스위치는 상기 제2 램프 다이오드를 통해 전달된 상기 제2 메인 전원에 응답하여 동작하고,상기 제2 램프 스위치는 상기 제1 램프 다이오드를 통해 전달된 상기 제1 메인 전원에 응답하여 동작하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 제1 램프 발생기는 모드 신호에 응답하여, 상기 제1 메인 전원을 상기 제1 램프 다이오드로 선택적으로 제공하도록 구성된 제1 NMOS 트랜지스터를 더 포함하고,상기 제2 램프 발생기는 상기 모드 신호에 응답하여, 상기 제2 메인 전원을 상기 제2 램프 다이오드로 선택적으로 제공하도록 구성된 제2 NMOS 트랜지스터를 더 포함하고,상기 모드 신호는 상기 디스플레이 장치의 동작 상태를 가리키는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11 항에 있어서,상기 제1 램프 발생기는:상기 제1 메인 전원 및 제1 기준 전압을 비교하여, 상기 비교의 결과를 상기 제1 RC 회로로 전달하고, 제1 전원전압을 사용하여 동작하도록 구성된 제1 램프 비교기를 더 포함하고,상기 제2 램프 발생기는:상기 제2 메인 전원 및 상기 제1 기준 전압을 비교하여, 상기 비교의 결과를 상기 제2 RC 회로로 전달하고, 상기 제1 전원 전압을 사용하여 동작하도록 구성된 제2 램프 비교기를 더 포함하고,상기 디스플레이 장치가 대기 모드인 경우, 상기 제1 전원 전압은 차단되는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 1 항에 있어서,외부 장치로부터 외부 전원을 수신하고, 상기 외부 전원의 잡음을 제거하도록 구성된 EMI(Electro MagneticInterference) 필터;상기 EMI 필터의 출력을 정류하여 직류 전원을 생성하도록 구성된 정류부; 및상기 직류 전원에 대한 역률 개선 동작을 수행하여 상기 입력 전원을 생성하도록 구성된 역률 개선부를 더 포함하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 1 항에 있어서,상기 디스플레이 구동 모듈은:공개특허 10-2023-0003983-6-상기 제1 출력 전압을 기반으로, 상기 디스플레이 패널을 구동하도록 구성된 게이트 드라이버 및 소스 드라이버를 제어하고;상기 제2 출력 전압을 기반으로 상기 디스플레이 패널로 상기 디스플레이 패널 패널들에 포함된 복수의 픽셀들의 픽셀 전압을 제공하도록 더 구성된 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 1 항에 있어서,상기 디스플레이 구동 모듈의 제어에 따라 발광하도록 구성된 백라이트 유닛을 더 포함하고,상기 디스플레이 구동 모듈은:상기 제1 출력 전압을 기반으로, 상기 디스플레이 패널을 구동하도록 구성된 게이트 드라이버 및 소스 드라이버를 제어하고;상기 제2 출력 전압을 기반으로 상기 백라이트 유닛으로 구동 전압을 제공하도록 더 구성된 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "디스플레이 패널;상기 디스플레이 패널을 구동하도록 구성된 디스플레이 구동 모듈; 및상기 디스플레이 구동 모듈로 제1 출력 전원 및 상기 제1 출력 전원과 다른 제2 출력 전원을 제공하도록 구성된다중 출력 직류-직류 변환부를 포함하고,상기 다중 출력 직류-직류 변환부는:제1 및 제2 게이트 신호들을 기반으로, 입력 전원에 대한 스위칭 동작을 수행하여 교류 전원을 생성도록 구성된입력 스위칭 회로;상기 교류 전원을 변환하여, 메인 전원 및 보조 전원을 출력하도록 구성된 절연형 변환 회로;상기 메인 전원을 정류하여 상기 제1 출력 전원을 출력하도록 구성된 메인 출력 회로;상기 메인 전원 및 상기 제2 출력 전원을 기반으로 적어도 하나의 구동 신호를 생성하도록 구성된 보조 출력 제어 회로; 및상기 적어도 하나의 구동 신호에 응답하여 스위칭 동작을 수행함으로써, 상기 보조 전원을 정류하여 상기 제2출력 전원을 출력하도록 구성된 보조 출력 회로를 포함하고,상기 적어도 하나의 구동 신호는 상기 제1 및 제2 게이트 신호들과 비동기적인(asynchronous) 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18 항에 있어서,상기 보조 출력 회로는 상기 적어도 하나의 구동 신호에 응답하여, 적어도 일부 구간 동안, 상기 절연형 변환회로의 2차측에 대하여 단락 회로를 형성하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 18 항에 있어서,상기 다중 출력 직류-직류 변환부는:공개특허 10-2023-0003983-7-상기 제1 출력 전원을 기반으로 피드백 신호를 생성하도록 구성된 옵토 커플러; 및상기 피드백 신호에 응답하여, 펄스 주파수 변조(PFM; pulse frequency modulation) 방식을 기반으로, 상기 제1 출력 전원이 제1 목표 전압을 유지하도록, 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 제어하도록 구성된 LLC 제어기를 더 포함하는 디스플레이 장치."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "디스플레이 구동 모듈로 제1 출력 전원 및 상기 제1 출력 전원과 다른 제2 출력 전원을 제공하도록 구성된 다중출력 직류-직류 변환부를 포함하는 디스플레이 장치의 동작 방법에 있어서,제1 및 제2 게이트 신호들을 기반으로 상기 입력 전압을 교류 전원으로 변환하는 단계;단일 절연형 컨버터를 사용하여 상기 교류 전원을 메인 전원 및 보조 전원으로 변환하는 단계;상기 메인 전원을 정류하여 상기 제1 출력 전원을 출력하는 단계;상기 보조 전원을 정류하여 상기 제2 출력 전원을 출력하는 단계;상기 메인 전원 및 상기 제2 출력 전원을 기반으로 제1 및 제2 구동 신호들을 생성하는 단계;상기 제1 및 제2 구동 신호들을 기반으로, 상기 제2 출력 전원의 오차를 보상하는 동작을 수행하는 단계; 및상기 제1 출력 전원을 기반으로 상기 제1 및 제2 게이트 신호들을 제어하는 단계를 포함하고,상기 제1 및 제2 구동 신호들은 적어도 일부 구간에서 동시에 하이 레벨이 되는 동작 방법."}
{"patent_id": "10-2021-0085706", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제 21 항에 있어서,상기 제1 및 제2 구동 신호들을 기반으로, 상기 제2 출력 전원의 오차를 보상하는 동작을 수행하는 단계는:상기 제1 및 제2 구동 신호들이 적어도 일부 구간에서 동시에 하이 레벨이 된 경우, 상기 단일 절연형 컨버터의2차측 보조 권선을 단락 회로로 형성하는 단계를 포함하는 동작 방법."}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시 예에 따른 디스플레이 장치는 디스플레이 패널, 제1 출력 전원, 및 제1 출력 전원과 다른 제2 출 력 전원을 사용하여 디스플레이 패널을 구동하도록 구성된 디스플레이 구동 모듈, 및 디스플레이 구동 모듈로 제 1 출력 전원 및 제2 출력 전원을 제공하도록 구성된 다중 출력 직류-직류 변환부를 포함한다. 다중 출력 직류-직 (뒷면에 계속)"}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 장치에 관한 것으로, 좀 더 상세하게는 다중 출력 직류-직류 변환부를 포함하는 디스플레이 장 치 및 그것의 동작 방법에 관한 것이다."}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치는 다양한 연산들을 처리하고, 사용자에게 연산 결과를 제공할 수 있다. 전자 장치에 포함된 다양한 회로들 또는 모듈들 각각은 서로 다른 전원들을 기반으로 동작할 수 있다. 전자 장치에 포함된 전원 관리 모듈 은 외부로부터 외부 전원을 공급받고, 외부 전원을 사용하여 전자 장치에 포함된 다양한 회로들 또는 모듈들 각 각으로 대응하는 전원들을 제공할 수 있다. 일 예로서, 전자 장치에 포함된 다중 출력 직류-직류 변환부는 하나의 입력 전원을 복수의 출력 전원들로 변환 시킬 수 있다. 이 때, 복수의 출력들 각각을 안정화시키기 위해, 복수의 출력들 각각에 대하여 개별적인 컨버터 를 사용하거나, 또는 비절연형 컨버터를 추가적으로 사용한다. 그러나 복수의 출력들의 개수에 따라 컨버터들의 개수가 증가함에 따라, 다중 출력 직류-직류 변환부의 크기가 증가하거나 또는 비절연형 컨버터가 추가됨에 따 라 전력 전달 효율이 저하될 수 있다. 최근에는, 전자 장치에 포함된 다양한 회로들 또는 모듈들에 대한 소형화"}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "및 고효율성이 요구되고 있다.발명의 내용"}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목적은 감소된 비용, 감소된 면적, 및 향상된 성능을 갖는 다중 출력 직류-직류 변환부를 포함하는 디스플레이 장치 및 그것의 동작 방법을 제공하는데 있다."}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시 예에 따른 디스플레이 장치는 디스플레이 패널; 제1 출력 전원 및 상기 제1 출력 전원과 다 른 제2 출력 전원을 사용하여 상기 디스플레이 패널을 구동하도록 구성된 디스플레이 구동 모듈; 및 상기 디스 플레이 구동 모듈로 상기 제1 출력 전원 및 상기 제2 출력 전원을 제공하도록 구성된 다중 출력 직류-직류 변환 부를 포함하고, 상기 다중 출력 직류-직류 변환부는: 제1 및 제2 게이트 신호들을 기반으로, 입력 전원에 대한 스위칭 동작을 수행하여 교류 전원을 생성하도록 구성된 입력 스위칭 회로; 상기 교류 전원을 변환하여, 메인 전원 및 보조 전원을 출력하도록 구성된 변환 회로; 상기 메인 전원을 정류하여 상기 제1 출력 전원을 출력하도 록 구성된 메인 출력 회로; 상기 메인 전원 및 상기 제2 출력 전원을 기반으로 제1 및 제2 구동 신호들을 생성 하도록 구성된 보조 출력 제어 회로; 및 상기 제1 및 제2 구동 신호들에 응답하여 스위칭 동작을 수행함으로써, 상기 보조 전원을 정류하여 상기 제2 출력 전원을 출력하도록 구성된 보조 출력 회로를 포함하고, 상기 보조 출 력 회로는, 상기 제1 및 제2 구동 신호들에 응답하여, 적어도 일부 구간에서 단락 회로를 형성한다. 일 실시 예에서, 상기 다중 출력 직류-직류 변환부는: 상기 교류 전원을 기반으로 제1 전류를 상기 변환 회로로 제공하도록 구성된 공진 회로를 더 포함한다. 일 실시 예에서, 상기 제1 및 제2 구동 신호들에 응답하여, 상기 보조 출력 회로가 상기 적어도 일부 구간에서 상기 단락 회로를 형성하는 경우, 상기 제1 전류가 제1 비율로 증가 또는 감소하고, 상기 제1 비율은 상기 보조 출력 회로가 상기 단락 회로를 형성하지 않은 경우에서의 상기 제1 전류의 변화량에 대한 제2 비율보다 크다. 일 실시 예에서, 상기 다중 출력 직류-직류 변환부는: 상기 제1 출력 전원을 기반으로 피드백 신호를 생성하도 록 구성된 옵토 커플러; 및 상기 피드백 신호에 응답하여, 펄스 주파수 변조(PFM; pulse frequency modulation) 방식을 기반으로, 상기 제1 출력 전원이 제1 목표 전압을 유지하도록, 상기 제1 게이트 신호 및 상 기 제2 게이트 신호를 제어하도록 구성된 LLC 제어기를 더 포함한다. 일 실시 예에서, 상기 변환 회로는 1차측 권선을 통해 상기 교류 전원을 수신하고, 2차측 메인 권선을 통해 상 기 메인 전원을 출력하고, 2차측 보조 권선을 통해 상기 보조 전원을 출력하도록 구성된 단일 절연형 컨버터이 다. 일 실시 예에서, 상기 보조 출력 회로는: 제1 다이오드; 제2 다이오드; 상기 제1 구동 신호에 응답하여 동작하 도록 구성된 제1 보조 스위치; 및 상기 제2 구동 신호에 응답하여 동작하도록 구성된 제2 보조 스위치를 포함하 고, 상기 제1 다이오드 및 상기 제1 보조 스위치는 상기 제2 출력 전원이 출력되는 양단 사이에 직렬 연결되고, 상기 제2 다이오드 및 상기 제2 보조 스위치는 상기 제2 출력 전원이 출력되는 양단 사이에 직렬 연결되고, 상 기 제1 다이오드 및 상기 제1 보조 스위치 사이의 제1 노드는 상기 2차측 보조 권선의 일단과 연결되고, 상기 제2 다이오드 및 상기 제2 보조 스위치 사이의 제2 노드는 상기 2차측 보조 권선의 타단과 연결된다. 일 실시 예에서, 상기 보조 출력 회로는 상기 제1 노드 및 상기 2차측 보조 권선의 상기 일단 사이에 연결된 추 가 회로를 더 포함하고, 상기 추가 회로는: 제1 추가 인덕터를 포함하는 제1 회로; 제2 추가 인덕터 및 상기 제 2 추가 인덕터와 병렬 연결된 제1 추가 커패시터를 포함하는 제2 회로; 및 제3 추가 인덕터 및 상기 제2 추가 인덕터의 양단에서 직렬 연결된 추가 저항 및 추가 커패시터를 포함하는 제3 회로 중 어느 하나를 포함한다. 일 실시 예에서, 상기 보조 출력 제어 회로는: 상기 메인 전원 중 제1 메인 전원을 기반으로 제1 램프 신호를 생성하도록 구성된 제1 램프 발생기; 상기 메인 전원 중 제2 메인 전원을 기반으로 제2 램프 신호를 생성하도록 구성된 제2 램프 발생기; 상기 제2 출력 전원 및 목표 전압 사이의 차이에 대응하는 오차를 검출하고, 상기 오 차를 출력하도록 구성된 오차 검출기; 상기 제1 램프 신호 및 상기 오차를 비교하여 상기 제1 구동 신호를 출력 하도록 구성된 제1 비교기; 및 상기 제2 램프 신호 및 상기 오차를 비교하여 상기 제2 구동 신호를 출력하도록 구성된 제2 비교기를 포함한다. 일 실시 예에서, 상기 오차가 증가할수록 상기 제1 구동 신호 및 상기 제2 구동 신호가 동시에 제1 레벨이 되는 구간이 길어진다. 일 실시 예에서, 상기 보조 출력 제어 회로는: 부하 제어 신호에 응답하여, 상기 오차 검출기로부터 출력되는 상기 오차가 접지 레벨로 방전하도록 구성된 부하 스위치를 더 포함하고, 상기 오차가 접지 레벨인 경우, 상기 제1 및 제2 구동 신호들은 접지 레벨을 유지한다. 일 실시 예에서, 상기 제1 램프 발생기는: 상기 제1 메인 전원에 응답하여, 상기 제1 램프 신호가 출력되는 제1 램프 노드를 충전하도록 구성된 제1 RC 회로; 및 상기 제1 램프 노드를 방전하도록 구성된 제1 램프 스위치를 포함하고, 상기 제2 램프 발생기는: 상기 제2 메인 전원에 응답하여, 상기 제2 램프 신호가 출력되는 제2 램프 노드를 충전하도록 구성된 제2 RC 회로; 및 상기 제2 램프 노드를 방전하도록 구성된 제2 램프 스위치를 포함하 고, 상기 제1 램프 스위치는 상기 제2 메인 전원에 응답하여 동작하고, 상기 제2 램프 스위치는 상기 제1 메인 전원에 응답하여 동작한다. 일 실시 예에서, 상기 제1 램프 발생기는: 상기 제1 메인 전원이 임계 전압 이상인 경우, 상기 제1 메인 전원을 상기 제1 RC 회로로 전달하도록 구성된 제1 램프 다이오드를 더 포함하고, 상기 제2 램프 발생기는: 상기 제2 메인 전원이 임계 전압 이상인 경우, 상기 제2 메인 전원을 상기 제2 RC 회로로 전달하도록 구성된 제2 램프 다 이오드를 더 포함하고, 상기 제1 램프 스위치는 상기 제2 램프 다이오드를 통해 전달된 상기 제2 메인 전원에 응답하여 동작하고, 상기 제2 램프 스위치는 상기 제1 램프 다이오드를 통해 전달된 상기 제1 메인 전원에 응답 하여 동작한다. 일 실시 예에서, 상기 제1 램프 발생기는 모드 신호에 응답하여, 상기 제1 메인 전원을 상기 제1 램프 다이오드 로 선택적으로 제공하도록 구성된 제1 NMOS 트랜지스터를 더 포함하고, 상기 제2 램프 발생기는 상기 모드 신호 에 응답하여, 상기 제2 메인 전원을 상기 제2 램프 다이오드로 선택적으로 제공하도록 구성된 제2 NMOS 트랜지 스터를 더 포함하고, 상기 모드 신호는 상기 디스플레이 장치의 동작 상태를 가리킨다. 일 실시 예에서, 상기 제1 램프 발생기는: 상기 제1 메인 전원 및 제1 기준 전압을 비교하여, 상기 비교의 결과 를 상기 제1 RC 회로로 전달하고, 제1 전원 전압을 사용하여 동작하도록 구성된 제1 램프 비교기를 더 포함하고, 상기 제2 램프 발생기는: 상기 제2 메인 전원 및 상기 제1 기준 전압을 비교하여, 상기 비교의 결과 를 상기 제2 RC 회로로 전달하고, 상기 제1 전원 전압을 사용하여 동작하도록 구성된 제2 램프 비교기를 더 포 함하고, 상기 디스플레이 장치가 대기 모드인 경우, 상기 제1 전원 전압은 차단된다. 일 실시 예에서, 상기 디스플레이 장치는 외부 장치로부터 외부 전원을 수신하고, 상기 외부 전원의 잡음을 제 거하도록 구성된 EMI(Electro Magnetic Interference) 필터; 상기 EMI 필터의 출력을 정류하여 직류 전원을 생 성하도록 구성된 정류부; 및 상기 직류 전원에 대한 역률 개선 동작을 수행하여 상기 입력 전원을 생성하도록 구성된 역률 개선부를 더 포함한다. 일 실시 예에서, 상기 디스플레이 구동 모듈은: 상기 제1 출력 전압을 기반으로, 상기 디스플레이 패널을 구동 하도록 구성된 게이트 드라이버 및 소스 드라이버를 제어하고; 상기 제2 출력 전압을 기반으로 상기 디스플레이 패널로 상기 디스플레이 패널 패널들에 포함된 복수의 픽셀들의 픽셀 전압을 제공하도록 더 구성된다. 일 실시 예에서, 상기 디스플레이 구동 모듈의 제어에 따라 발광하도록 구성된 백라이트 유닛을 더 포함하고, 상기 디스플레이 구동 모듈은: 상기 제1 출력 전압을 기반으로, 상기 디스플레이 패널을 구동하도록 구성된 게 이트 드라이버 및 소스 드라이버를 제어하고; 상기 제2 출력 전압을 기반으로 상기 백라이트 유닛으로 구동 전 압을 제공하도록 더 구성된다. 본 발명의 일 실시 예에 따른 디스플레이 장치는 디스플레이 패널; 상기 디스플레이 패널을 구동하도록 구성된 디스플레이 구동 모듈; 및 상기 디스플레이 구동 모듈로 제1 출력 전원 및 상기 제1 출력 전원과 다른 제2 출력 전원을 제공하도록 구성된 다중 출력 직류-직류 변환부를 포함하고, 상기 다중 출력 직류-직류 변환부는: 제1 및 제2 게이트 신호들을 기반으로, 입력 전원에 대한 스위칭 동작을 수행하여 교류 전원을 생성도록 구성된 입 력 스위칭 회로; 상기 교류 전원을 변환하여, 메인 전원 및 보조 전원을 출력하도록 구성된 절연형 변환 회로; 상기 메인 전원을 정류하여 상기 제1 출력 전원을 출력하도록 구성된 메인 출력 회로; 상기 메인 전원 및 상기 제2 출력 전원을 기반으로 적어도 하나의 구동 신호를 생성하도록 구성된 보조 출력 제어 회로; 및 상기 적어도 하나의 구동 신호에 응답하여 스위칭 동작을 수행함으로써, 상기 보조 전원을 정류하여 상기 제2 출력 전원을 출력하도록 구성된 보조 출력 회로를 포함하고, 상기 적어도 하나의 구동 신호는 상기 제1 및 제2 게이트 신호 들과 비동기적(asynchronous)이다. 일 실시 예에서, 상기 보조 출력 회로는 상기 적어도 하나의 구동 신호에 응답하여, 적어도 일부 구간 동안, 상 기 절연형 변환 회로의 2차측에 대하여 단락 회로를 형성한다. 일 실시 예에서, 상기 다중 출력 직류-직류 변환부는: 상기 제1 출력 전원을 기반으로 피드백 신호를 생성하도 록 구성된 옵토 커플러; 및 상기 피드백 신호에 응답하여, 펄스 주파수 변조(PFM; pulse frequency modulation) 방식을 기반으로, 상기 제1 출력 전원이 제1 목표 전압을 유지하도록, 상기 제1 게이트 신호 및 상 기 제2 게이트 신호를 제어하도록 구성된 LLC 제어기를 더 포함한다. 본 발명의 실시 예에 따른, 디스플레이 구동 모듈로 제1 출력 전원 및 상기 제1 출력 전원과 다른 제2 출력 전 원을 제공하도록 구성된 다중 출력 직류-직류 변환부를 포함하는 디스플레이 장치의 동작 방법은: 제1 및 제2 게이트 신호들을 기반으로 상기 입력 전압을 교류 전원으로 변환하는 단계; 단일 절연형 컨버터를 사용하여 상 기 교류 전원을 메인 전원 및 보조 전원으로 변환하는 단계; 상기 메인 전원을 정류하여 상기 제1 출력 전원을 출력하는 단계; 상기 보조 전원을 정류하여 상기 제2 출력 전원을 출력하는 단계; 상기 메인 전원 및 상기 제2 출력 전원을 기반으로 제1 및 제2 구동 신호들을 생성하는 단계; 상기 제1 및 제2 구동 신호들을 기반으로, 상 기 제2 출력 전원의 오차를 보상하는 동작을 수행하는 단계; 및 상기 제1 출력 전원을 기반으로 상기 제1 및 제 2 게이트 신호들을 제어하는 단계를 포함하고, 상기 제1 및 제2 구동 신호들은 적어도 일부 구간에서 동시에 하 이 레벨이 된다. 일 실시 예에서, 상기 제1 및 제2 구동 신호들을 기반으로, 상기 제2 출력 전원의 오차를 보상하는 동작을 수행 하는 단계는: 상기 제1 및 제2 구동 신호들이 적어도 일부 구간에서 동시에 하이 레벨이 된 경우, 상기 단일 절 연형 컨버터의 2차측 보조 권선을 단락 회로로 형성하는 단계를 포함한다."}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따르면, 디스플레이 장치는 단일의 절연형 컨버터를 사용하여 복수의 모듈들로 복수의 출력들을 각각 제공할 수 있다. 이 때, 단일의 절연형 컨버터의 2차측 메인 권선의 전원을 통해 2차측 보조 출력 회로를 제어 함으로써, 보조 출력의 레벨을 안정화시킬 수 있다. 따라서 감소된 비용 및 향상된 성능을 갖는 다중 출력 직류 -직류 변환부를 포함하는 디스플레이 장치 및 그것의 동작 방법이 제공된다."}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 일 실시 예들이 명확하고 상세하게 기재될 것이다. 이하에서, 도면의 간결성을 위해, 일부 도면들에서, 특정 실시 예와 관련된 특정 구성 요소들만 도시되나, 본 발명의 범위가 이에 한정되는 것은 아니며, 일부 도면들에 도시된 특정 구성 요소들은 다른 실시 예들에 적용되 거나 또는 다른 실시 예들과 조합될 수 있음이 이해될 것이다. 도 1a 및 도 1b는 본 발명의 일 실시 예에 따른 디스플레이 장치를 보여주는 블록도들이다. 도 1a를 참조하면, 디스플레이 장치(100a)는 디스플레이 패널(110a), 디스플레이 구동 모듈(120a), 및 전원 관리 모듈을 포 함할 수 있다. 일 실시 예에서, 디스플레이 장치(100a)는 사용자가 식별 가능한 영상을 제공하도록 구성될 수 있다. 디스플레이 장치(100a)는 이동식 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 디지털 카메라, 스마트폰, 태블릿 컴퓨터, 랩톱 컴퓨터, 웨어러블(Wearable) 장치, 모니터, TV, 스마 트 TV 등과 같이, 사용자에게 영상 정보를 제공하도록 구성된 장치이거나 또는 그것들에 포함된 장치일 수 있다. 디스플레이 패널(110a)은 디스플레이 구동 모듈(120a)의 제어에 따라 영상 데이터를 표시하도록 구성될 수 있다. 예를 들어, 디스플레이 패널(110a)은 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 디스플레이 구동 모듈(120a)의 제어에 따라 각 영상 데이터에 대응하는 컬러를 표현하도록 구성될 수 있다. 일 실시 예에서, 복수의 픽셀들은 표시하는 컬러에 따라 복수의 그룹들로 구분될 수 있다. 복수의 픽셀들은 주요색 (primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루, 및 화이트를 포함할 수 있다. 또는, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다. 디스플레이 패널(110a)은 유기 발광 표시 패널(organic light emitting display panel), 전기 영동 표시 패널 (electrophoretic display panel), 일렉트로웨팅 표시 패널(electrowetting display panel) 등과 같은 다양한 타입의 패널들 중 적어도 하나를 포함할 수 있다. 그러나 본 발명에 따른 디스플레이 패널(110a)이 이에 한정되 는 것은 아니며, 상술된 바와 다른 타입의 패널들로 구현될 수 있다. 일 실시 예에서, 액정 표시 패널을 포함하 는 디스플레이 패널(110a)은 편광자(미도시), 백라이트 유닛(미도시) 등을 더 포함할 수 있다. 디스플레이 구동 모듈(120a)은 디스플레이 패널(110a)을 제어하도록 구성될 수 있다. 일 실시 예에서, 디스플레 이 구동 모듈(120a)은 디스플레이 패널(110a)을 구동하기 위한 다양한 구성 요소들(예를 들어, 그래픽 처리 유 닛, 타이밍 컨트롤러, 게이트 드라이버, 소스 드라이버 등)을 포함할 수 있다. 일 실시 예에서, 디스플레이 구 동 모듈(120a)은 디스플레이 장치(100a)의 다른 기능들을 수행하도록 구성된 구성 요소들(예를 들어, 애플리케 이션 프로세서, 사운드 보드 등)을 더 포함할 수 있다. 전원 관리 모듈은 외부 전원(PWR)을 기반으로 제1 및 제2 출력 전원들(OUT1, OUT2)을 출력할 수 있다. 제 1 및 제2 출력 전원들(OUT1, OUT2)은 디스플레이 구동 모듈(120a)로 제공될 수 있다. 일 실시 예에서, 외부 전 원(PWR)은 교류 전원일 수 있고, 제1 및 제2 출력 전원들(OUT1, OUT2)은 직류 전원일 수 있다. 일 실시 예에서,제2 출력 전원(OUT2)의 전압 레벨은 제1 출력 전원(OUT1)의 전압 레벨보다 높을 수 있다. 디스플레이 구동 모듈(120a)은 복수의 출력 전원들(OUT1, OUT2)을 사용하여 디스플레이 패널(110a)을 구동하도 록 구성될 수 있다. 디스플레이 구동 모듈(120a)은 제1 출력 전원(OUT1)을 기반으로, 디스플레이 패널(110a)의 픽셀들을 구동하도록 구성된 구성 요소들을 제어할 수 있고, 제2 출력 전원(OUT2)을 기반으로 디스플레이 패널 (110a)의 픽셀 전압(예를 들어, ELVDD 등과 같은 픽셀 전압)을 제공할 수 있다. 즉, 디스플레이 구동 모듈 (120a)은 복수의 출력 전원들(OUT1, OUT2)을 사용하여 디스플레이 패널(110a)을 제어함으로써, 디스플레이 동작 을 수행할 수 있다. 예를 들어, 디스플레이 구동 모듈(120a)는 디스플레이 패널(110a)의 복수의 픽셀들을 구동하도록 구성된 컨트롤 러를 포함할 수 있다. 컨트롤러는 디스플레이 패널(110a)의 복수의 픽셀들 각각을 구동하기 위한 타이밍 컨트롤 러, 게이트 드라이버, 소스 드라이버 등과 같은 다양한 구성 요소들을 포함할 수 있다. 디스플레이 구동 모듈 (120a)의 컨트롤러는 제1 출력 전압(OUT1)을 사용하여, 복수의 픽셀들과 연결된 다양한 신호 라인들(예를 들어, 스캔 라인, 데이터 라인 등)을 제어 또는 구동할 수 있다. 디스플레이 패널(110a)의 복수의 픽셀들 각각은 컨트 롤러의 제어에 따라, 픽셀 전압(예를 들어, ELVDD)을 기반으로 동작할 수 있다. 이 때, 디스플레이 구동 모듈 (120a)은 제2 출력 전원(OUT2)을 기반으로 디스플레이 패널(110b)로 픽셀 전압을 제공할 수 있다. 이와 달리, 도 1b의 디스플레이 장치(100b)는 백라이트 유닛(130b)을 더 포함할 수 있다. 예를 들어, 도 1b를 참조하면, 디스플레이 장치(100b)는 디스플레이 패널(110b), 디스플레이 구동 모듈(120b), 백라이트 유닛 (130b), 및 전원 관리 모듈을 포함할 수 있다. 디스플레이 패널(110b)은 액정 표시 패널(liquid crystal display panel)일 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 디스플레이 구동 모듈(120b)은 전 원 관리 모듈로부터의 제1 출력 전원(OUT1)을 기반으로, 디스플레이 패널(110b)의 픽셀들을 구동하도록 구성된 컨트롤러를 제어할 수 있고, 제2 출력 전원(OUT2)을 기반으로 백라이트 유닛(130b)을 구동하거나 또는 백라이트 유닛(130b)으로 구동 전압을 제공하도록 구성될 수 있다. 일 실시 예에서, 백라이트 유닛(130b)은 디 스플레이 구동 모듈(120b)의 제어에 따라 발광하도록 구성된 발광 다이오드(LED)를 포함할 수 있다. 상술된 제1 및 제2 출력 전압(OUT1, OUT2)의 사용 용도는 일부 실시 예이며, 디스플레이 구동 모듈(120a)은 다 양한 구성 요소들에 대하여, 서로 다른 전압들을 사용하도록 구성될 수 있다. 일 실시 예에서, 디스플레이 장치들(100a, 100b)의 동작 상태에 따라 디스플레이 구동 모듈들(120a, 120b)에서 의 부하(즉, 제1 출력 전원(OUT1) 및 제2 출력 전원(OUT2)에 대한 부하)가 바뀔 수 있다. 부하가 바뀌더라도, 전원 관리 모듈은 제1 및 제2 출력 전원들(OUT1, OUT2)의 전압 레벨을 일정한 레벨로 유지할 수 있다. 일 실시 예에서, 전원 관리 모듈은 하나의 절연형 컨버터를 사용하여, 제1 및 제2 출력 전원들(OUT1, OUT2) 을 생성할 수 있다. 일 실시 예에서, 전원 관리 모듈은 제1 출력 전원(OUT1)에 대응하는 절연형 컨버터의 2차측 권선 전압을 기반으로, 제2 출력 전원(OUT2)에 대응하는 절연형 컨버터의 2차측 출력부를 제어함으로써, 제2 출력 전원 (OUT2)을 제어할 수 있다. 본 발명의 일 실시 예에 따른 전원 관리 모듈의 구성 및 동작은 이하의 도면들 을 참조하여 더욱 상세하게 설명된다. 도 2는 도 1의 전원 관리 모듈을 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 전원 관리 모듈은 EMI(Electro Magnetic Interference) 필터, 정류부, 역률 개선부(PFC; Power Factor Correction unit), 및 다중 출력 직류-직류 변환부를 포함할 수 있다. EMI 필터는 외부 전원(PWR)을 수신하고, 수신된 외부 전원(PWR)에서 잡음을 제거할 수 있다. 잡음이 제거 된 전원(PWREMI)은 정류부로 제공될 수 있다. 정류부는 EMI 필터로부터 잡음이 제거된 전원 (PWREMI)을 수신하고, 수신된 전원(PWREMI)을 정류하여, 정류된 직류 전원(VREC)을 출력할 수 있다. 일 실시 예에 서, 정류부는 풀-브릿지 다이오드(full-bridge diode) 형태로 구현될 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 역률 개선부는 정류된 전원(VREC)에 대한 역률 개선 동작을 수행하여, 역률이 보상된 보상 전압(VPFC)을 출 력하도록 구성될 수 있다. 일 실시 예에서, 역률 개선부는 구현 방식에 따라 Buck-PFC, Boost-PFC 등과 같은 다양한 구조들 중 어느 하나로 구현될 수 있다. 일 실시 예에서, 전원 관리 모듈은 역률 개선부 의 출력(VPFC)을 안정화하도록 구성된 안정화 커패시터(C0)를 더 포함할 수 있다. 다중 출력 직류-직류 변환부는 보상 전압(VPFC)을 수신하고, 보상 전압(VPFC)을 사용하여, 제1 및 제2 출력 전원들(OUT1, OUT2)을 생성할 수 있다. 일 실시 예에서, 다중 출력 직류-직류 변환부는 절연형 컨버터, 예를 들어, 변압기를 사용하여 제1 및 제2 출력 전원 전압들(OUT1, OUT2)을 생성할 수 있다. 도 3a 및 도 3b는 도 2의 다중 출력 직류-직류 변환부의 예들을 보여주는 도면들이다. 먼저 도 3a를 참조하면, 다중 출력 직류-직류 변환부(dc-dc1)는 제1 LLC 컨터버(conv1), 제1 옵토 커플러(oc1), 제1 LLC 제어기(llc1), 제2 LLC 컨버터(conv2), 제2 옵토 커플러(oc2), 및 제2 LLC 제어기(llc2)를 포함할 수 있다. 제1 LLC 컨버터(conv1)는 1차측을 통해 입력 전압(VPFC)을 수신하고, 수신된 입력 전압(VPFC)을 제1 출력 전원 (OUT1)으로 변환할 수 있다. 일 실시 예에서, 입력 전압(VPFC)은 도 2의 역률 개선부를 통해 역률이 개선 또는 보상된 보상 전압(VPFC)일 수 있다. 제1 옵토 커플러(oc1)는 제1 출력 전원(OUT1)을 제1 LLC 제어기(llc1)로 전달 또는 피드백할 수 있다. 예를 들 어, 제1 옵토 커플러(oc1)는 제1 출력 전원(OUT1)에 응답하여 동작하는 발광 소자 및 발광 소자로부터의 광에 응답하여 동작하는 수광 소자를 포함할 수 있다. 즉, 제1 옵토 커플러(oc1)를 통해 제1 출력 전원(OUT1)에 대응 하는 피드백 신호가 제1 LLC 제어기(llc1)로 전달될 수 있다. 제1 LLC 제어기(llc1)는 피드백 신호를 기반으로 제1 LLC 컨버터(conv1)의 1차측을 제어하도록 구성될 수 있다. 예를 들어, 제1 LLC 제어기(llc1)는 피드백 신호를 기반으로 게이트 신호들의 주파수 또는 펄스폭을 제어할 수 있다. 제1 LLC 컨버터(conv1)는 제1 LLC 제어기(llc1)로부터의 게이트 신호들을 기반으로 스위칭 동작을 수행함 으로써, 입력 전압(VPFC)을 제1 출력 전원(OUT1)으로 변환할 수 있다. 상술된 제1 LLC 컨터버(conv1), 제1 옵토 커플러(oc1), 및 제1 LLC 제어기(llc1)의 피드백 동작을 통해, 제1 출력 전원(OUT1)의 전압 레벨이 안정화되거 나 또는 일정 레벨을 유지할 수 있다. 제2 LLC 컨버터(conv2), 제2 옵토 커플러(oc2), 및 제2 LLC 제어기(llc2)는 입력 전압(VPFC)을 제2 출력 전원 (OUT2)으로 변환한다는 점을 제외하면, 앞서 설명된 제1 LLC 컨터버(conv1), 제1 옵토 커플러(oc1), 및 제1 LLC 제어기(llc1)의 동작과 유사하므로, 이에 대한 상세한 설명은 생략된다. 다음으로, 도 3b를 참조하면, 다중 출력 직류-직류 변환부(dc-dc2)는 제3 LLC 컨버터(conv3), 제3 옵토-커플러 (oc3), 제3 LLC 제어기(llc3), 및 DC-DC 컨버터(conv4)를 포함할 수 있다. 제3 LLC 컨버터(conv3)는 1차측을 통해 입력 전압(VPFC)을 수신하고, 2차측을 통해 제1 출력 전원(OUT1)을 출력할 수 있다. 제3 옵토-커플러(oc3) 및 제3 LLC 제어기(llc3)의 동작은 앞서 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다. 일 실시 예에서, 제3 LLC 컨버터(conv3)는 하나의 입력 전압(VPFC)을 기반으로 2개 또는 그 이상의 출력들(예를 들어, 메인 전원 및 보조 전원)을 2차측을 통해 출력할 수 있다. 이 때, 메인 전원은 제1 출력 전원(OUT1)과 대 응될 수 있다. 즉, 제1 출력 전원(OUT1)은 앞서 설명된 바와 같이, 제3 LLC 컨버터(conv3), 제3 옵토-커플러 (oc3), 및 제3 LLC 제어기(llc3)의 피드백 동작에 의해 안정화될 수 있다. 제3 LLC 컨버터(conv3)의 보조 전원은 비정전압(unregulated voltage)일 수 있다. 즉, 제3 LLC 컨버터(conv3) 의 보조 전원을 제어하기 위한 별도의 수단이 요구될 수 있다. DC-DC 컨버터(conv4)는 제3 LLC 컨버터(conv3)의 2차측의 보조 전원을 제어하여 제2 출력 전원(OUT2)을 생성하거나 또는 안정화하도록 구성될 수 있다. 예를 들 어, DC-DC 컨버터(conv4)는 제2 출력 전원(OUT2)에 대응하는 피드백을 통해, 스위칭 동작을 수행함으로써, 제3 LLC 컨버터(conv3)의 보조 전원을 제2 출력 전원(OUT2)으로 변환시킬 수 있다. 일 실시 예에서, DC-DC 컨버터 (conv4)는 벅-컨버터, 부스트-컨버터, 벅-부스트 컨버터 등과 같은 비절연형 컨버터일 수 있다. 본 발명의 실시 예들에 따른 다중 출력 직류-직류 변환부는 단일의 절연형 컨버터를 사용하여 복수의 출 력들을 생성할 수 있으며, 별도의 비절연형 컨버터 추가 없이 복수의 출력들 각각에 대한 안정적인 제어를 제공 할 수 있다. 도 4는 도 2의 다중 출력 직류-직류 변환부를 보여주는 블록도이다. 이하에서, 본 발명의 실시 예들을 명확하게 설명하기 위해, 각 실시 예는, 다중 출력 직류-직류 변환부가 LLC 공진형 컨버터(이하에서, 설명의 편의 를 위해 \"LLC 컨버터\"라 칭함.)를 사용하여 제1 및 제2 출력 전원들(OUT1, OUT2)을 생성하는 것을 기반으로 설 명된다. 그러나 본 발명의 범위가 이이 한정되는 것은 아니며, 본 발명에 따른 다중 출력 직류-직류 변환부는 LLC 공진형 컨버터 이외의 다른 다양한 형태의 절연형 컨버터를 사용할 수 있다. 또는 다중 출력 직류-직류 변환부는 다양한 형태의 비절연형 컨버터를 사용할 수 있다. 도 2 및 도 4를 참조하면, 다중 출력 직류-직류 변환부는 입력 스위칭 회로, 공진 회로, 변 환 회로, 메인 출력 회로, 보조 출력 회로, 보조 출력 제어 회로, 옵토 커플러 , 및 LLC 제어기를 포함할 수 있다. 입력 스위칭 회로는 입력 전압 또는 입력 전원(VPFC)을 수신할 수 있다. 입력 전원(VPFC)은 도 2의 역률 개 선부로부터 제공될 수 있다. 입력 스위칭 회로는 LLC 제어기로부터 제1 및 제2 게이트 신호 들(GH, GL)을 수신할 수 있다. 입력 스위칭 회로는 수신된 제1 및 제2 게이트 신호들(GH, GL)에 응답하여 스위칭 동작을 수행함으로써, 직류 형태인 입력 전원(VPFC)을 교류 형태의 전원으로 변환할 수 있다. 공진 회로는, 입력 스위칭 회로로부터의 교류 형태의 전원에 응답하여, 전력을 변환 회로로 전달할 수 있다. 예를 들어, 공진 회로는 인덕터(L) 및 캐피시터(C)의 직렬 연결, 병렬 연결, 또는 직병 렬 연결 형태로 구현될 수 있으며, 공진 회로의 구현에 따라 공진 주파수가 결정될 수 있다. 입력 스위칭 회로로부터의 교류 형태의 전원 중 공진 주파수에 대응하는 기본파 성분의 전원(또는 전력)이 변환 회로 로 제공될 수 있다. 일 실시 예에서, 입력 스위칭 회로가 공진 주파수와 동일한 주파수를 기반으로 동작하는 경우, 전력 전달 효율이 향상될 수 있다. 변환 회로는 공진 회로를 통해 전달된 전력을 변환하여 메인 전원(Vm) 및 보조 전원(Vs)을 출력할 수 있다. 예를 들어, 변환 회로는 1차측 권선, 2차측 메인 권선, 및 2차측 보조 권선을 포함하는 변압기 형태로 구현될 수 있다. 1차측 권선 및 2차측 메인 권선의 권선비에 따라 메인 전원(Vm)의 전압 레벨(또는 피크 레벨)이 결정될 수 있고, 1차측 권선 및 2차측 보조 권선의 권선비에 따라 보조 전원(Vs)의 전압 레벨(또는 피 크 레벨)이 결정될 수 있다. 일 실시 예에서, 변환 회로는 절연형 변환 회로 또는 단일 절연형 컨버터일 수 있다. 일 실시 예에서, 2차측 메인 권선은 중심-탭 형태로 구현될 수 있다. 일 실시 예에서, 메인 전원(Vm) 은 2차측 메인 권선의 권선 전압을 가리킬 수 있고, 보조 전원(Vs)은 2차측 보조 권선의 권선 전압을 가리킬 수 있다. 메인 전원(Vm) 및 보조 전원(Vs)은 교류 형태일 수 있다. 메인 출력 회로는 변환 회로의 메인 전원(Vm)을 정류하여, 제1 출력 전원(OUT1)을 출력하도록 구성 될 수 있다. 보조 출력 회로는 변환 회로의 보조 전원(Vs)을 정류하여, 제2 출력 전원(OUT2)을 출 력하도록 구성될 수 있다. 즉, 메인 출력 회로는 메인 전원(Vm)을 정류하도록 구성된 정류기일 수 있고, 보조 출력 회로는 보조 전원(Vs)을 정류하도록 구성된 정류기일 수 있다. 일 실시 예에서, 메인 출력 회로는 중심-탭 방식으로 출력된 메인 전원(Vm)을 정류하도록 구성된 전파 정 류 회로일 수 있고, 보조 출력 회로는 적어도 하나의 보조 스위치를 포함하는 풀-브릿지 정류 회로 구조 를 가질 수 있다. 적어도 하나의 보조 스위치는 보조 출력 제어 회로에 의해 생성된 적어도 하나의 구동 신호(SR)에 응답하여 동작할 수 있다. 일 실시 예에서, 구동 신호(SR)는 동기 정류기(Synchronous Reflector)를 구동하는 신호와 유사할 수 있으나, 본 발명에 따른 구동 신호(SR)는 제2 출력 전원(OUT2)에 대응하는 오차에 따라 구동 신호들이 적어도 일부 구간에서 동시에 온-레벨 또는 하이 레벨이 될 수 있다. 일 실시 예에서, 본 발명에 따른 구동 신호(SR)는 게이트 신호들(GH, GL)과 비동기적(asynchronous)일 수 있다. 일 실시 예에서, 비 동기적이라는 것은, 구동 신호(SR)의 상승 에지 또는 하강 에지가 게이트 신호들(GH, GL)의 상승 에지 또는 하 강 에지와 일치되지 않거나 또는 동기되지 않음을 의미할 수 있다. 보조 출력 제어 회로는 변환 회로의 메인 전원(Vm) 및 보조 출력 회로의 제2 출력 전원 (OUT2)을 기반으로 적어도 하나의 구동 신호(SR)를 생성할 수 있다. 적어도 하나의 구동 신호(SR)는 보조 출력 회로의 스위칭 동작을 위한 신호일 수 있다. 예를 들어, 보조 출력 제어 회로는 변환 회로의 2차측 메인 권선의 전압인 메인 전원(Vm)을 수신할 수 있고, 보조 출력 회로의 제2 출력 전원(OUT2)을 수 신할 수 있다. 보조 출력 제어 회로는 메인 전원(Vm)을 기반으로 램프 신호를 생성하고, 제2 출력 전원 (OUT2) 및 기준 값 사이의 오차를 생성할 수 있다. 보조 출력 제어 회로는 램프 신호 및 오차를 비교함으 로써, 구동 신호(SR)를 생성할 수 있다. 일 실시 예에서, 기준 값은 제2 출력 전원(OUT2)의 목표 전압을 가리킬 수 있다. 제2 출력 전원(OUT2)의 목표 전압은 도 1의 디스플레이 구동 모듈에 의해 사용되는 다양한 전압 들 중 하나의 전압 레벨을 가리킬 수 있다. 보조 출력 회로는 적어도 하나의 구동 신호(SR)를 기반으로 스위칭 동작을 수행함으로써, 보조 전원(Vs) 을 정류하여 제2 출력 전원(OUT2)을 생성할 수 있다. 일 실시 예에서, 적어도 2개의 구동 신호들(SR)이 동시에 온-레벨이 됨으로써, 변환 회로를 통해 더 많은 전력이 변환 회로의 2차측으로 전달될 수 있다. 이에 따라, 제2 출력 전원(OUT2)이 기준 값(또는 목표 전압)에 도달할 수 있다. 이는 도 6 및 도 7을 참조하여 더 욱 상세하게 설명된다. 옵토 커플러는 메인 출력 회로의 제1 출력 전원(OUT1)에 대응하는 피드백 신호를 LLC 제어기(148 0)로 제공할 수 있다. LLC 제어기는 피드백 신호를 기반으로 게이트 신호들(GH, GL)을 제어할 수 있다. 예를 들어, LLC 제어기는 피드백 신호에 응답하여, 펄스 주파수 변조(PFM; pulse frequency modulation) 방식을 기반으로 게이트 신호들(GH, GL)을 제어할 수 있다. 게이트 신호들(GH, GL)은 입력 스위칭 회로로 제공될 수 있다. 상술된 바와 같이, 본 발명의 일 실시 예들에 따르면, 제1 출력 전원(OUT1)에 대한 안정화는, 옵토 커플러 및 LLC 제어기의 피드백 동작을 통해 입력 스위칭 회로의 스위칭 타이밍을 제어함으로써, 달성될 수 있다. 제2 출력 전원(OUT2)에 대한 안정화는, 보조 출력 제어 회로가 변환 회로의 2차측 의 메인 권선의 메인 전원(Vm)(또는 메인 권선 전압) 및 보조 출력 회로의 제2 출력 전원(OUT2)을 기반으 로 구동 신호(SR)를 생성하고, 보조 출력 회로가 구동 신호(SR)에 응답하여 스위칭 동작을 수행함으로써, 달성될 수 있다. 즉, 도 3a의 예와 비교하여, 단일의 절연형 컨버터 구조가 사용되기 때문에, 다중 출력 직류- 직류 변환부의 면적이 감소될 수 있으며, 도 3b의 예와 비교하여, 보조 전원(Vs)을 제어하기 위한 별도의 비절연형 컨버터(또는 추가 전력 스테이지)가 불필요하므로, 전력 전달의 효율이 증가할 수 있다. 도 5는 도 4의 다중 출력 직류-직류 변환부를 보다 상세하게 보여주는 회로도이다. 도 5에 도시된 회로 구성은 다중 출력 직류-직류 변환부의 일부 실시 예이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 본 발명 의 다중 출력 직류-직류 변환부는 도 4를 참조하여 설명된 기능을 수행할 수 있는 다양한 회로 구조들 또 는 다양한 기능 블록들로 구현될 수 있음이 이해될 것이다. 도 4 및 도 5를 참조하면, 다중 출력 직류-직류 변환부는 입력 스위칭 회로, 공진 회로, 변 환 회로, 메인 출력 회로, 보조 출력 회로, 보조 출력 제어 회로, 옵토 커플러 , 및 LLC 제어기를 포함할 수 있다. 이하에서 설명의 편의를 위해, 도 4를 참조하여 설명된 구성 요소들 및 구성 요소들의 기능들에 대한 상세한 설명은 생략된다. 입력 스위칭 회로는 제1 입력 스위치(SW_P1) 및 제2 입력 스위치(SW_P2)를 포함할 수 있다. 이하에서, 설 명의 편의를 위해, 스위치(SW)의 용어가 사용되며, 다르게 정의되지 않는 한, 스위치(SW)에 대응하는 구성 요소 는 입력 신호에 응답하여 동작하도록 구성된 MOSFET(metal-oxide-semiconductor field-effect transistor) 및 MOSFET의 소스 단자 및 드레인 단자 사이에 병렬 연결된 다이오드를 포함하는 것으로 가정한다. 그러나 본 발명 의 범위가 이에 한정되는 것은 아니며, 스위치(SW)는 입력 신호에 응답하여 양 단자들 사이를 단락(close) 또는 개방(open)하도록 구성된 다양한 소자들 중 하나를 포함할 수 있다. 제1 입력 스위치(SW_P1) 및 제2 입력 스위치(SW_P2)는 입력 전원(VPFC)을 수신하는 단자들 사이에서 직렬 연결될 수 있다. 제1 입력 스위치(SW_P1)는 제1 게이트 신호(GH)에 응답하여 동작할 수 있다. 예를 들어, 제1 게이트 신호(GH)가 하이 레벨인 경우, 제1 입력 스위치(SW_P1)의 MOSFET이 턴-온될 수 있고, 제1 게이트 신호(GH)가 로 우 레벨인 경우, 제1 입력 스위치(SW_P1)의 MOSFET이 턴-오프될 수 있다. 제2 입력 스위치(SW_P2)는 제2 게이트 신호(GL)에 응답하여 동작할 수 있다. 예를 들어, 제2 게이트 신호(GL)가 하이 레벨인 경우, 제2 입력 스위치 (SW_P2)의 MOSFET이 턴-온될 수 있고, 제2 게이트 신호(GL)가 로우 레벨인 경우, 제2 입력 스위치(SW_P2)의 MOSFET이 턴-오프될 수 있다. 공진 회로는 공진 인덕터(LR), 자화 인덕터(LM), 및 공진 커패시터(CR)를 포함할 수 있다. 공진 인덕터 (LR), 자화 인덕터(LM), 및 공진 커패시터(CR)는 제2 입력 스위치(SW_P2)의 일단 및 타단 사이에서 직렬 연결될 수 있다. 변환 회로는 1차측 권선(NP), 2차측 메인 권선(NS1), 및 2차측 보조 권선(NS2)을 포함할 수 있다. 1차측 권선(NP)에 의해 형성된 자기장에 의해 2차측 메인 권선(NS1)을 통해 메인 전원(Vm1, Vm2)이 생성되고, 1차측 권 선(NP)에 의해 형성된 자기장에 의해 2차측 보조 권선(NS2)을 통해 보조 전원(Vs1, Vs2)이 생성될 수 있다. 즉, 변환 회로는 철심에 1차측 권선(NP), 2차측 메인 권선(NS1), 및 2차측 보조 권선(NS2)이 결합된 변압기 구 조를 가질 수 있으며, 도 5의 변환 회로에 대한 회로도는 1차측 권선(NP), 2차측 메인 권선(NS1), 및 2차 측 보조 권선(NS2)에 대한 등가 회로를 가리킬 수 있다. 일 실시 예에서, 공진 회로에 포함된 자화 인덕터(LM)는 변환 회로의 변압기 구조에 의해 형성된 자화 인덕턴스 성분을 가리킬 수 있다. 일 실시 예에서, 변환 회로의 2차측의 메인 권선(NS1)은 중심-탭 구조로 구현될 수 있다. 예를 들어, 도 5 에 도시된 바와 같이, 2차측의 메인 권선(NS1)의 양 단들(m1, m2) 및 메인 권선(NS1)의 중심점에 출력 노드들이 구비될 수 있다. 출력 노드들은 메인 출력 회로와 연결될 수 있다. 메인 출력 회로는 제1 다이오드(D11) 및 제2 다이오드(D12)을 포함할 수 있다. 메인 출력 회로는 중심-탭 구조로 결선된 변환 회로의 2차측의 메인 권선(NS1)의 메인 전원(Vm1, Vm2)을 전파 정류하여, 제 1 출력 전원(OUT1)을 출력하도록 구성될 수 있다. 예를 들어, 제1 다이오드(D11)는 변환 회로의 2차측의 메인 권선(NS1)의 제1 출력 전원 노드(m1) 및 제1 출력 전원(OUT1)이 제공되는 일단 사이에 연결될 수 있다. 제2 다이오드(D12)는 변환 회로의 2차측의 메인 권선(NS1)의 제2 출력 전원 노드(m2) 및 제1 출력 전원(OUT 1)이 제공되는 일단 사이 연결될 수 있다. 변환 회로의 2차측의 메인 권선(NS1)의 중심 노드(또는 중심-탭)은 제1 출력 전원(OUT1)이 제공되는 타단에 연결될 수 있다. 상술된 메인 출력 회로의 연결 구조에 따라, 메인 전원(Vm1, Vm2)이 전파 정류됨으로써, 제1 출력 전원 (OUT1)이 출력될 수 있다. 일 실시 예에서, 제1 출력 전원(OUT1)이 제공되는 일단 및 타단 사이에 안정화를 위 한 커패시터가 연결될 수 있다. 보조 출력 회로는 제1 보조 스위치(SW_S1), 제2 보조 스위치(SW_S2), 제3 다이오드(D23), 및 제4 다이오 드(D24)를 포함할 수 있다. 보조 출력 회로는 변환 회로의 2차측의 보조 권선(NS2)의 보조 전원 (Vs)을 전파 정류하여 제2 출력 전원(OUT2)을 출력하도록 구성될 수 있다. 예를 들어, 제1 보조 스위치(SW_S1), 제2 보조 스위치(SW_S2), 제3 다이오드(D23), 및 제4 다이오드(D24)는 풀-브리지(full-bridge) 구조로 구현될 수 있다. 좀 더 상세하게, 제3 다이오드(D23) 및 제1 보조 스위치(SW_S1)는 제2 출력 전원(OUT2)이 출력되는 일단 및 타 단 사이에 직렬 연결될 수 있고, 변환 회로의 2차측의 보조 권선(NS2)의 제1 출력 전원 노드는 제3 다이오 드(D23) 및 제1 보조 스위치(SW_S1) 사이에 연결될 수 있다. 일 실시 예에서, 제3 다이오드(D23) 및 제1 보조 스위치(SW_S1) 사이의 노드 및 변환 회로의 2차측의 보조 권선(NS2) 사이에 변환 회로의 누설 인덕 터(Llks)가 존재할 수 있다. 제4 다이오드(D24) 및 제2 보조 스위치(SW_S2)는 제2 출력 전원(OUT2)이 출력되는 일단 및 타단 사이에 직렬 연결될 수 있고, 변환 회로의 2차측의 보조 권선(NS2)의 제2 출력 전원 노드는 제4 다이오드(D24) 및 제2 보조 스위치(SW_S2) 사이에 연결될 수 있다. 제1 보조 스위치(SW_S1)는 보조 출력 제어 회로의 제1 구동 신호(SR_1)에 응답하여 동작할 수 있고, 제2 보조 스위치(SW_S2)는 보조 출력 제어 회로의 제2 구동 신호(SR_2)에 응답하여 동작할 수 있다. 보조 출력 제어 회로는 제1 램프 발생기, 제2 램프 발생기, 오차 검출기, 제1 비교기 (COMP1), 및 제2 비교기(COMP2)를 포함할 수 있다. 제1 램프 발생기는 변환 회로의 2차측의 제1 메인 전원(Vm1)을 기반으로 제1 램프 신호(RAMP1)를 생성할 수 있다. 예를 들어, 제1 메인 전원(Vm1)이 기준 값 이상인 경우, 제1 램프 발생기는 미리 정해진 기울기로 (또는 미리 정해진 RC회로의 시정수에 따라) 상승 하는 제1 램프 신호(RAMP1)를 생성할 수 있다. 제1 메인 전원(Vm1)이 기준 값 이하인 경우, 제1 램프 발생기 는 제1 램프 신호(RAMP1)를 미리 정해진 레벨(예를 들어, 접지 레벨)로 유지할 수 있다. 제2 램프 발생기는 변환 회로의 2차측의 제2 메인 전원(Vm2)을 기반으로 제2 램프 신호(RAMP2)를 생성할 수 있다. 예를 들어, 제2 메인 전원(Vm2)이 기준 값 이상인 경우, 제2 램프 발생기는 미리 정해진 기울기로(또는 미리 정해진 RC 회로의 시정수에 따라) 상승하는 제2 램프 신호(RAMP2)를 생성할 수 있다. 제2 메인 전원(Vm2)이 기준 값 이하인 경우, 제2 램프 발생기는 제2 램프 신호(RAMP2)를 미리 정해진 레벨(예 를 들어, 접지 레벨)로 유지할 수 있다. 오차 검출기는 보조 출력 회로의 제2 출력 전원(OUT2)에 대한 오차(ERR)를 검출할 수 있다. 예를 들어, 오차 검출기는 제2 출력 전원(OUT2) 및 기준 값(또는 목표 전압)을 비교하고, 비교 결과로서 오차 (ERR)를 출력할 수 있다. 제1 비교기(COMP1)는 제1 램프 신호(RAMP1) 및 오차(ERR)를 비교하고, 비교 결과로서 제1 구동 신호(SR_1)를 출 력할 수 있다. 예를 들어, 오차(ERR)가 제1 램프 신호(RAMP1)보다 큰 경우, 제1 구동 신호(SR_1)는 하이 레벨일 수 있고, 오차(ERR)가 제1 램프 신호(RAMP1)보다 크지 않은 경우, 제1 구동 신호(SR_1)는 로우 레벨일 수 있다. 제2 비교기(COMP2)는 제2 램프 신호(RAMP2) 및 오차(ERR)를 비교하고 비교 결과로서 제2 구동 신호(SR_2)를 출 력할 수 있다. 예를 들어, 오차(ERR)가 제2 램프 신호(RAMP2)보다 큰 경우, 제2 구동 신호(SR_2)는 하이 레벨일 수 있고, 오차(ERR)가 제2 램프 신호(RAMP2)보다 크지 않은 경우, 제2 구동 신호(SR_2)는 로우 레벨일 수 있다. 일 실시 예에서, 오차(ERR)가 발생하는 경우, 제1 구동 신호(SR_1) 및 제2 구동 신호(SR_2)가, 특정 구간 동안, 동시에 하이 레벨일 수 있다. 이 경우, 제1 및 제2 구동 신호들(SR_1, SR_2)에 응답하여, 보조 출력 회로(145 0)의 제1 및 제2 보조 스위치들(SW_S1, SW_S2)이 특정 구간 동안, 동시에 턴-온될 수 있다. 이에 따라, 변환 회 로의 2차측 중 보조 권선(NS2)에서, 단락 회로가 형성될 수 있다. 단락 회로에 의해(즉, 제1 및 제2 보조 스위치들(SW_S1, SW_S2)이 동시에 턴-온된 경우에 의해), 공진 회로 의 공진 인덕터(LR)를 통해 흐르는 전류(IR)가 증가할 수 있다. 이에 따라, 변환 회로는 더 많은 전력을 2차측으로 제공할 수 있다. 변환 회로의 2차측으로 더 많은 전력이 제공됨에 따라, 제2 출력 전원 (OUT2)의 전압 레벨이 상승할 수 있고, 이로 인해, 오차(ERR)가 감소할 수 있다. 일 실시 예에서, 오차(ERR)가 증가함에 따라, 제1 및 제2 구동 신호들(SR_1, SR_2)이 동시에 온-레벨이 되는 특정 구간 또는 중첩 구간의 길 이가 증가할 수 있다. 옵토 커플러는 메인 출력 회로의 제1 출력 전원(OUT1)에 대응하는 피드백 신호를 LLC 제어기(148 0)로 제공할 수 있다. LLC 제어기는 피드백 신호에 응답하여, 제1 게이트 신호(GH) 및 제2 게이트 신호 (GL)를 생성하거나 또는 제어할 수 있다. 예를 들어, LLC 제어기는, 피드백 신호에 응답하여, 펄스 주파 수 변조(PFM) 방식을 기반으로 제1 게이트 신호(GH) 및 제2 게이트 신호(GL)의 주파수들을 제어할 수 있다. 또 는, LLC 제어기는, 피드백 신호에 응답하여, 펄스 폭 변조(PWM) 방식을 기반으로 제1 게이트 신호(GH) 및 제2 게이트 신호(GL)의 펄스 폭들을 제어할 수 있다. 제1 게이트 신호(GH)는 입력 스위칭 회로의 제1 입 력 스위치(SW_P1)로 제공되고, 제2 게이트 신호(GL)는 입력 스위칭 회로의 제2 입력 스위치(SW_P2)로 제 공될 수 있다. 상술된 옵토 커플러 및 LLC 제어기의 피드백 동작에 의해, 변환 회로의 1차측에 위치한, 입 력 스위칭 회로의 제1 및 제2 입력 스위치들(SW_P1, SW_P2)이 제어될 수 있으며, 이에 따라 제1 출력 전 원(OUT1)이 안정화될 수 있다. 또한, 보조 출력 제어 회로로부터의 제1 및 제2 구동 신호들(SR_1, SR_2) 에 응답하여, 변환 회로의 2차측에 위치한, 보조 출력 회로의 제1 및 제2 보조 스위치들(SW_S1, SW_S2)이 동작함으로써, 제2 출력 전원(OUT2)이 안정화될 수 있다. 따라서, 본 발명에 따른 다중 출력 직류-직 류 변환부는 단일의 절연형 컨버터를 사용하여, 추가적인 컨버터 또는 추가적인 전력 스테이지 없이, 복 수의 출력들(OUT1, OUT2)을 효율적으로 그리고 정확하게 제어할 수 있다. 도 6은 도 5의 다중 출력 직류-직류 변환부의 동작을 설명하기 위한 타이밍도이다. 도 7은 도 5의 다중 출력 직 류-직류 변환부에서, 제1 및 제2 구동 신호들이 모두 온-레벨인 경우의 등가 회로를 보여주는 회로도이다. 도면 의 간결성 및 설명의 편의를 위해, 다중 출력 직류-직류 변환부에서 사용 또는 생성되는 일부 신호들만 도 6에 도시되며, 도 6에 도시된 신호들은 도식적으로(schematically) 도시되며, 각 신호의 실제 파형은 도 6에 도시된 타이밍도와 일부 다를 수 있음이 이해될 것이다. 도 5 내지 도 7을 참조하면, LLC 제어기는 제1 및 제2 게이트 신호들(GH, GL)을 생성할 수 있다. 제1 및 제2 게이트 신호들(GH, GL)는 온-레벨(ON) 및 오프-레벨(OFF)을 토글(toggle)하는 신호일 수 있다. 예를 들어, 제1 게이트 신호(GH)는 t0-t2의 구간 및 t6-t8의 구간 동안 온-레벨(ON)을 가질 수 있고, t2-t6의 구간 및 t8- t12의 구간 동안 오프-레벨(OFF)을 가질 수 있다. 제2 게이트 신호(GL)는 t3-t5의 구간 및 t9-t11의 구간 동안 온-레벨(ON)을 가질 수 있고, t0-t3의 구간 및 -t5-t9의 구간 동안 오프-레벨(OFF)을 가질 수 있다. 일 실시 예에서, 온-레벨(ON)은 입력 스위칭 회로의 제1 및 제2 입력 스위치들(SW_P1, SW_P2)을 턴-온시 키는 전압 레벨을 가리킬 수 있고, 오프-레벨(OFF)은 입력 스위칭 회로의 제1 및 제2 입력 스위치들 (SW_P1, SW_P2)을 턴-오프시키는 전압 레벨을 가리킬 수 있다. 일 실시 예에서, LLC 제어기는 피드백 신호에 응답하여, 제1 게이트 신호(GH) 및 제2 게이트 신호(GL) 각 각의 온-레벨(ON) 및 오프-레벨(OFF) 구간을 제어하도록 구성될 수 있다. 예를 들어, LLC 제어기는 제1 게이트 신호(GH) 및 제2 게이트 신호(GL) 각각의 온-레벨(ON) 구간의 길이는 유지하면서, 오프-레벨(OFF)의 구간을 제어 또는 주파수를 제어할 수 있다. (예를 들어, PFM 방식) 이와는 달리, LLC 제어기는 제1 게이트 신호(GH) 및 제2 게이트 신호(GL) 각각의 주파수는 유지하면서, 온-레벨(ON)의 구간 및 오프-레벨의 구간을 제 어할 수 있다. (예를 들어, PWM 방식) 일 실시 예에서, LLC 제어기는 제1 및 제2 게이트 신호들(GH, GL) 이 동시에 온-레벨(ON)이 되지 않도록 제1 및 제2 게이트 신호들(GH, GL)을 제어할 수 있다. 제1 게이트 신호(GH)가 온-레벨(ON)인 경우, 변환 회로의 2차측의 제1 메인 전원(Vm1)은 제1 전압(V1)을 가질 수 있다. 이 후 제1 게이트 신호(GH)가 오프-레벨(OFF)로 바뀌더라도, 제1 메인 전원(Vm1)은 제2 게이트 신호(GL)가 온-레벨(ON)이 될 때까지 제1 전압(V1)을 유지할 수 있다. 즉, 도 6의 타이밍도에서, 제1 메인 전원 (Vm1)은 t0-t3 사이의 구간 및 t6-t9의 구간 동안 제1 전압(V1)을 유지할 수 있다. 제2 게이트 신호(GL)가 온-레벨(ON)로 바뀐 경우, 제1 메인 전원(Vm1)은 제1 게이트 신호(GH)가 온-레벨(ON)이 될 때까지, 제3 전압(V3)으로부터 제2 전압(V2)으로 상승할 수 있다. 일 실시 예에서, 후술되는 바와 같이, 제1 및 제2 구동 신호들(SR_1, SR_2)이 동시에 온-레벨(ON)이 되는 구간들 중 일부(예를 들어, t3~t4, t9-10)에서, 제1 메인 전원(Vm1)은 제2 전압(V2)을 유지할 수 있다. 이후의 구간들(예를 들어, t4~t6, t10~t12)에서, 제1 메 인 전원(Vm1)은 제3 전압(V3)으로부터 제2 전압(V2)으로 상승할 수 있다. 제2 메인 전원(Vm2)의 파형은 제1 및 제2 게이트 신호들(GH, GL)의 레벨이 다르다는 것과 타이밍만 제외하면, 앞서 설명된 제1 메인 전원(Vm1)의 파형과 유사하므로, 이에 대한 상세한 설명은 생략된다. 일 실시 예에서, 제 1 메인 전원(Vm1) 및 제2 메인 전원(Vm2)은 논리 신호 관점에서, 서로 상보적인 신호일 수 있다. 즉, 제1 메인 전원(Vm1)이 기준 값 이상인 경우, 제2 메인 전원(Vm2)은 기준 값 이하일 수 있고, 제1 메인 전원(Vm1)이 기준 값 이하인 경우, 제2 메인 전원(Vm2)은 기준 값 이상일 수 있다. 제1 램프 신호(RAMP1)는 제1 메인 전원(Vm1)을 기반으로 생성될 수 있다. 예를 들어, 제1 메인 전원(Vm1)이 기 준치 이상인 구간(즉, 제1 전압(V1)인 구간, t0-t3, t6-t9 등)에서, 제1 램프 신호(RAMP1)는 제5 전압(V5)으로 부터 제4 전압(V4)으로 상승할 수 있다. (즉, 각 구간에서, 삼각파 또는 톱니파 형태로 구현됨.) 제1 메인 전원 (Vm1)이 기준치 이하인 구간(즉, 제2 전압(V2) 내지 제3 전압(V3)인 구간, t3-t6, t9-t12 등)에서, 제1 램프 신호(RAMP1)는 제5 전압(V5)을 유지할 수 있다. 제2 램프 신호(RAMP2)는 제2 메인 전원(Vm2)을 기반으로 생성될 수 있다. 예를 들어, 제2 메인 전원(Vm2)이 기 준치 이상인 구간(즉, 제2 전압(V2)인 구간, t3-t6, t9-t12 등)에서, 제2 램프 신호(RAMP2)는 제5 전압(V5)으 로부터 제4 전압(V4)으로 상승할 수 있다. (즉, 각 구간에서, 삼각파 또는 톱니파 형태로 구현됨.) 제2 메인 전 원(Vm2)이 기준치 이하인 구간(즉, 제2 전압(V2) 내지 제3 전압(V3)인 구간, t0~t3, t6~t9 등)에서, 제2 램프 신호(RAMP2)는 제5 전압(V5)을 유지할 수 있다. 도 5를 참조하여 설명된 바와 같이, 제1 및 제2 램프 신호들(RAMP1, RAMP2) 각각은 오차(ERR)와 비교될 수 있고, 비교 결과에 따라 제1 및 제2 구동 신호들(SR_1, SR_2)이 생성될 수 있다. 예를 들어, 오차 검출기(146 3)에 의해 검출된 오차(ERR)는 도 6에 도시된 바와 같은 레벨(예를 들어, 제4 전압(V4) 및 제5 전압(V5) 사이의 레벨)을 가질 수 있다. 오차(ERR)가 제1 램프 신호(RAMP1)보다 큰 경우(예를 들어, t0-t1, t3-t7, t9-t13 등), 제1 구동 신호(SR_1)는 온-레벨(ON)을 가질 수 있고, 오차(ERR)가 제1 램프 신호(RAMP1)보다 크지 않은 경우(예를 들어, t1-t3, t7-t9 등), 제1 구동 신호(SR_1)는 오프-레벨(OFF)을 가질 수 있다. 오차(ERR)가 제2 램프 신호(RAMP2)보다 큰 경우(예를 들어, t0-t4, t6-t10 등), 제2 구동 신호(SR_2)는 온-레 벨(ON)을 가질 수 있고, 오차(ERR)가 제2 램프 신호(RAMP2)보다 크지 않은 경우(예를 들어, t4-t6, t10-t12 등), 제2 구동 신호(SR_2)는 오프-레벨(OFF)을 가질 수 있다. 일 실시 예에서, 제1 및 제2 구동 신호들(SR_1, SR_2)의 온-레벨(ON)은 보조 출력 회로의 제1 및 제2 보조 스위치들(SW_S1, SW_S2)을 턴-온시키는 전압 레벨일 수 있고, 제1 및 제2 구동 신호들(SR_1, SR_2)의 오프-레벨(OFF)은 보조 출력 회로의 제1 및 제2 보조 스위치들(SW_S1, SW_S2)을 턴-오프시키는 전압 레벨일 수 있다. 상술된 바와 같이, 제2 출력 전원(OUT2)에 대한 오차(ERR)가 발생한 경우, 제1 및 제2 구동 신호들(SR_1, SR_ 2)이 동시에 온-레벨(ON)이 되는 중첩 구간(예를 들어, t0-t1, t3-t4, t6-t7, t9-t10, t12-t13 등, 도 6의 음 영 부분)이 발생한다. 상술된 중첩 구간 동안, 보조 출력 회로의 제1 및 제2 보조 스위치들(SW_S1, SW_S2)이 동시에 턴-온될 수 있다. 보조 출력 회로의 제1 및 제2 보조 스위치들(SW_S1, SW_S2)이 동시에 턴-온된 상태에서의 등가 회로는 도 7에 도시된 바와 같을 수 있다. 예를 들어, 보조 출력 회로의 제1 및 제2 보조 스위치들(SW_S1, SW_S2)이동시에 턴-온된 경우, 변환 회로의 2차측의 보조 권선(NS2)에 대하여, 단락 회로가 형성될 수 있다. 이 때, 변환 회로 및 보조 출력 회로는 하나의 인턱터로 표현될 수 있으며, 하나의 인덕터에 대응하는 인덕턴스 값은 (NP/NS2)2Llks일 수 있다. 도 7의 다른 구성 요소들(1410, 1420, SW_P1, SW_P2, LR, LM, CR 등)은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 도 7에 도시된 등가 회로에서, 공진 회로의 공 진 인덕터(LR)을 통해 흐르는 전류(IR)의 시간당 변화량은 수학식 1과 같을 수 있다. 수학식 1"}
{"patent_id": "10-2021-0085706", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "수학식 1을 참조하면, △IR은 공진 인덕터(LR)를 흐르는 전류의 변화량을 가리키고, △t는 시간의 변화량을 가리 키고, VPFC는 입력 전압(즉, 역률 개선부의 출력)을 가리키고, VCR은 공진 커패시터(CR)의 양단의 전압을 가리키고, LR은 공진 인덕터(LR)의 인덕턴스 값을 가리키고, (NP/NS2)는 변환 회로의 1차측 권선(NP) 및 2 차측 보조 권선(NS2)의 권선비를 가리키고, Llks는 변환 회로의 2차측 보조 권선(NS2)에서의 누설 인덕터 (Llks)의 인덕턴스 값을 가리키고, LM은 자화 인덕터(LM)의 인덕턴스 값을 가리킬 수 있다. 제1 및 제2 구동 신호들(SR_1, SR_2)이 동시에 온-레벨(ON)이 됨에 따라, 수학식 1과 같이, 공진 인덕터(LR)를 통해 흐르는 전류(IR)가 급격하게 증가 또는 감소할 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 자화 전류 (ILM)는 제1 및 제2 게이트 신호들(GH, GL)의 레벨에 따라, 일정한 비율로 증가 또는 감소할 수 있다. 공진 인덕 터를 흐르는 전류(IR)는, 제1 및 제2 구동 신호들(SR_1, SR_2)이 동시에 온-레벨(ON)이 되는 중첩 구간(도 6의 음영 부분)에서, 급격하게 증가 또는 감소할 수 있다. 좀 더 상세하게는, 제1 및 제2 구동 신호들(SR_1, SR_2) 이 동시에 온-레벨(ON)이 되는 중첩 구간(도 6의 음영 부분)에서의 전류(IR)의 변화량 또는 변화율은 제1 및 제 2 구동 신호들(SR_1, SR_2)이 동시에 온-레벨이 되지 않는 구간에서의 전류(IR)의 변화량 또는 변화율보다 클 수 있다. 즉, 공진 회로로부터 변환 회로로 제공되는 전류량이 증가함에 따라, 변환 회로의 2차측으로 더 많은 전력이 전달될 수 있다. 상술된 일련의 동작에 의해, 제2 출력 전원(OUT2)이 기준값 또는 목표 전압으 로 상승할 수 있으며, 이에 따라 오차(ERR)가 감소할 수 있다. 일 실시 예에서, 오차(ERR)가 증가할수록, 제1 및 제2 구동 신호들(SR_1, SR_2)이 동시에 온-레벨(ON)이 되는 중첩 구간의 길이가 길어질 수 있다. 중첩 구간이 길어질 경우, 전류(IR)의 변화량이 더 커지기 때문에, 변환 회로의 2차측으로 더욱 많은 전력이 제공될 수 있다. 이에 따라, 제2 출력 전원(OUT2)의 오차(ERR)가 더 많이 보상될 수 있다. 상술된 바와 같이, 제2 출력 전원(OUT2)에 대한 오차(ERR)가 발생한 경우, 제1 및 제2 구동 신호들(SR_1, SR_ 2)은 적어도 일부 중첩 구간에서 동시에 온-레벨(ON)을 가질 수 있다. 즉, 제1 및 제2 구동 신호들(SR_1, SR_ 2)은 논리적인 관점에서 서로 상보적이지 않으며, 서로 동기되지 않은 신호일 수 있다. 또는, 제1 및 제2 구동 신호들(SR_1, SR_2)은 입력 스위칭 회로의 제1 및 제2 게이트 신호들(GH, GL)과 비동기적이며, 독립적으 로 동작하는 신호일 수 있다. 즉, 제1 및 제2 구동 신호들(SR_1, SR_2)이 제1 및 제2 게이트 신호들(GH, GL)과 동기되지 않고(또는 비동기적으로(asynchronous)), 독립적으로 동작함으로써, 중첩 구간에서, 상술된 바와 같은 전류(IR) 증가/감소가 발생할 수 있고, 이를 통해 제2 출력 전원(OUT2)에 대한 오차(ERR)가 보상되거나, 제2 출 력 전원(OUT)을 정확하게 제어할 수 있다. 도 8은 도 5의 보조 출력 제어 회로를 보다 상세하게 보여주는 회로도이다. 도 8을 참조하여, 보조 출력 제어 회로의 개략적인 회로도가 설명되나, 본 발명의 범위가 이에 한정되는 것은 아니며, 보조 출력 제어 회로 의 기능을 수행하는 다양한 형태의 회로들 또는 기능 블록들이 사용될 수 있음이 이해될 것이다. 이하에 서, 램프 다이오드, 램프 저항, 램프 커패시터, 및 램프 스위치의 용어들이 사용된다. 다르게 정의되지 않는한, 각 용어들은 단순히 램프 발생기에 포함된 다이오드, 저항, 커패시터, 및 스위치를 지칭하는 용도로 사용되 며, 다른 의미를 갖지 않음이 이해될 것이다. 도 5 및 도 8을 참조하면, 보조 출력 제어 회로는 제1 램프 발생기, 제2 램프 발생기, 오차 검출기, 제1 비교기(COMP1), 및 제2 비교기(COMP2)를 포함할 수 있다. 제1 램프 발생기는, 제1 메인 전원(Vm1)을 기반으로 제1 램프 신호(RAMP1)를 생성할 수 있다. 예를 들어, 제1 램프 발생기는 제1 램프 다이오드(DRAMP1), 제1 램프 저항(RRAMP1), 및 제1 램프 커패시터(CRAMP1)를 포함 할 수 있다. 제1 램프 다이오드(DRAMP1) 및 제1 램프 저항(RRAMP1)은 제1 메인 전원(Vm1)을 수신하는 노드 및 제1 램프 노드(NRAMP1) 사이에 직렬 연결될 수 있다. 제1 램프 커패시터(CRAMP1)는 제1 램프 노드(NRAMP1) 및 접지 노드 사이에 연결될 수 있다. 제1 메인 전원(Vm1)이 임계 전압보다 높아지는 경우(예를 들어, 제1 램프 다이오드(DRAMP1)가 순방향 바이어스된 경우), 제1 램프 다이오드(DRAMP1)는 제1 메인 전원(Vm1)을 제1 램프 노드(NRAMP1)로 전달할 수 있다. 이 경우, 제 1 램프 저항(RRAMP1) 및 제1 램프 커패시터(CRAMP1)의 RC 회로에 의해, 제1 램프 노드(NRAMP1)가 충전될 수 있으며, 제1 램프 노드(NRAMP1)의 전압은 제1 램프 신호(RAMP1)로서 출력될 수 있다. 제2 램프 발생기는, 제2 메인 전원(Vm2)을 기반으로 제2 램프 신호(RAMP2)를 생성할 수 있다. 예를 들어, 제2 램프 발생기는 제2 램프 다이오드(DRAMP2), 제2 램프 저항(RRAMP2), 및 제2 램프 커패시터(CRAMP2)를 포함 할 수 있다. 제2 램프 발생기의 동작 및 구성 요소들은 앞서 설명된 제1 램프 발생기와 유사하므로, 이에 대한 상세한 설명은 생략된다. 일 실시 예에서, 제1 램프 발생기는 제1 램프 노드(NRAMP1) 및 접지 노드 사이에 연결된 제1 램프 스위치 (SW_R1)를 더 포함할 수 있다. 제1 램프 스위치(SW_R1)는 제2 램프 발생기의 제2 램프 다이오드(DRAMP2) 및 제2 램프 저항(RRAMP2) 사이의 전압에 응답하여 동작할 수 있다. 예를 들어, 도 6을 참조하여 설명된 바와 같 이, 제1 램프 신호(RAMP1)는, 제1 메인 전원(Vm1)이 기준 값 이하이거나 또는 제2 메인 전원(Vm2)이 기준 값 이 상인 경우, 제5 전압(V5)(예를 들어, 접지 레벨)을 유지할 수 있다. 즉, 제2 메인 전원(Vm2)이 기준 값 이상인 경우, 제2 램프 다이오드(DRAMP2)가 순방향 바이어스되고, 제2 메인 전원(Vm2)이 제1 램프 스위치(SW_R1)로 제공 될 수 있다. 제1 램프 스위치(SW_R1)는 제2 메인 전원(Vm2)에 응답하여, 턴-온되고, 이에 따라 제1 램프 노드 (NRAMP1)의 전압이 접지 레벨로 방전될 수 있다. 일 실시 예에서, 제2 램프 발생기는 제2 램프 노드(NRAMP2) 및 접지 노드 사이에 연결된 제2 램프 스위치 (SW_R2)를 더 포함할 수 있다. 제2 램프 스위치(SW_R2)는 제1 램프 발생기의 제1 램프 다이오드(DRAMP1) 및 제1 램프 저항(RRAMP1) 사이의 전압에 응답하여 동작할 수 있으며, 이는 앞서 설명된 제1 램프 스위치(SW_R1) 의 동작과 유사하므로, 이에 대한 상세한 설명은 생략된다. 오차 검출기는 제1 내지 제3 저항들(R1, R2, R3), 제3 비교기(COMP3), 피드백 저항(RFD), 및 피드백 커패 시터(CFD)를 포함할 수 있다. 제1 저항(R1)은 제2 출력 전원(OUT2)을 수신하는 노드 및 제3 비교기(COMP3)의 반 전 입력단(-) 사이에 연결될 수 있다. 제2 저항(R2)은 LED 제어 신호(CTRL_LED)를 수신하는 노드 및 제3 비교기 (COMP3)의 반전 입력단(-) 사이에 연결될 수 있다. 제3 저항(R3)은 접지 노드 및 제3 비교기(COMP3)의 반전 입 력단(-) 사이에 연결될 수 있다. 상술된 제1 내지 제3 저항들(R1, R2, R3)의 저항 값들 및 연결 구조에 의해, 제3 비교기(COMP3)의 반전 입력단 (-)으로 제공되는 전압 레벨이 결정될 수 있다. 예를 들어, 제3 비교기(COMP3)의 반전 입력단(-)으로 제공되는 전압 레벨은 제2 출력 전원(OUT2)에 대응하는 전압이거나, 또는 LED 제어 신호(CTRL_LED)에 의해 제어된 전압일 수 있다. 일 실시 예에서, LED 제어 신호(CTRL_LED)는 제2 출력 전원(OUT2)을 사용하는 디스플레이 구동 모듈 (120a 또는 120b)(도 1 참조)에서, 제2 출력 전원(OUT2)의 전압을 가변하기 위해 사용되는 신호일 수 있다. 다 시 말해서, LED 제어 신호(CTRL_LED)를 기반으로 제2 출력 전원(OUT2)에 대한 목표 전압이 결정될 수 있다. 제3 비교기(COMP3)의 비반전 입력단(+)은 기준 전압(REF)을 수신할 수 있다. 제3 비교기(COMP3)의 출력단 및 반 전 입력단(-) 사이에, 피드백 저항(RFD) 및 피드백 커패시터(CFD)가 직렬 연결될 수 있다. 제3 비교기(COMP3)는반전 입력단(-)을 통해 수신된 전압(즉, 목표 전압이 반영된 제2 출력 전원(OUT)에 대응하는 전압) 및 기준 전 압(REF)의 차이를 오차(ERR)로서 출력할 수 있다. 즉, 오차(ERR)는 현재의 제2 출력 전원(OUT) 및 목표 전압 사 이의 차이에 대응하는 레벨일 수 있다. 제1 비교기(COMP1)는 오차(ERR) 및 제1 램프 신호(RAMP1)를 비교함으로써, 제1 구동 신호(SR_1)를 생성할 수 있 고, 제2 비교기(COMP2)는 오차(ERR) 및 제2 램프 신호(RAMP2)를 비교함으로써, 제2 구동 신호(SR_2)를 생성할 수 있다. 제1 램프 신호(RAMP1) 및 제2 램프 신호(RAMP2)의 레벨 및 오차(ERR)의 레벨에 대한 비교는 앞서 설명 되었으므로, 이에 대한 상세한 설명은 생략된다. 도 9는 도 5의 다중 출력 직류-직류 변환부의 동작을 설명하기 위한 타이밍도이다. 도 9를 참조하여, 오차(ER R)가 없는 경우(예를 들어, 제2 출력 전원(OUT2)이 목표 전압에 도달함.)에서의 다중 출력 직류-직류 변환부 에서의 신호 파형들이 설명된다. 설명의 편의를 위해, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생 략된다. 도 5 및 도 9를 참조하면, 제2 출력 전원(OUT2)이 목표 전압에 도달하여 안정화된 경우, 오차 검출기에 의해 검출된 오차(ERR)는 없거나 또는 제1 및 제2 램프 신호들(RAMP1, RAMP2)의 최소 레벨(예를 들어, V5)보다 작거나 같을 수 있다. 이 경우, 전 구간에서, 오차(ERR)가 제1 및 제2 램프 신호들(RAMP1, RAMP2)보다 크지 않 기 때문에, 제1 및 제2 구동 신호들(SR_1, SR_2)은 모두 오프-레벨(OFF)을 유지할 것이다. 이 경우, 보조 출력 회로는 일반적인 풀-브릿지 다이오드 구조로 동작함으로써, 보조 전원(Vs)을 정류하여 제2 출력 전원 (OUT2)을 출력할 수 있다. 오차(ERR)가 없는 경우, 제1 메인 전원(Vm1)은 제1 게이트 신호(GH)가 온-레벨(ON)인 구간부터 제2 게이트 신호 (GL)가 온-레벨(ON)이 될 때까지 제1 전압(V1)을 유지하고, 제2 게이트 신호(GL)가 온-레벨(ON)인 구간부터 제1 게이트 신호(GH)가 온-레벨(ON)이 될 때까지 제3 전압(V3) 전압으로부터 제2 전압(V2)으로 상승할 수 있다. 오 차(ERR)가 없는 경우, 제2 메인 전원(Vm2)의 파형은 제1 및 제2 게이트 신호들(GH, GL)이 다르다는 점을 제외하 면, 제1 메인 전원(Vm1)의 파형과 동일하므로, 이에 대한 상세한 설명은 생략된다. 도 10은 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 제어 회로를 보여주는 회로도이 다. 도 10을 참조하면, 보조 출력 제어 회로(1460a)는 제1 램프 발생기, 제2 램프 발생기, 오차 검 출기(1463a), 제1 비교기(COMP1), 및 제2 비교기(COMP2)를 포함할 수 있다. 제1 램프 발생기, 제2 램프 발생기, 오차 검출기(1463a), 제1 비교기(COMP1), 제2 비교기(COMP2), 및 이들에 포함된 구성 요소들은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 일 실시 예에서, 오차 검출기(1463a)는 오차(ERR)가 출력되는 제3 비교기(COPM3)의 출력단 및 접지 노드 사이에 연결된 제1 부하 스위치(SW_L1)를 더 포함할 수 있다. 제1 부하 스위치(SW_L1)는 부하 제어 신호(CTRL_LOAD)에 응답하여, 오차(ERR)의 레벨을 접지 레벨로 방전시킬 수 있다. 이 경우, 제1 부하 스위치(SW_L1)의 동작에 의해 오차(ERR)의 레벨이 낮아짐으로써, 도 9를 참조하여 설명된 바와 같이, 제1 및 제2 구동 신호들(SR_1, SR_2)은 전구간에서 오프-레벨(OFF)을 유지할 것이다. 일 실시 예에서, 제2 출력 전원(OUT2)에 대한 부하가 경부하 상태인 경우, 제1 및 제2 구동 신호들(SR_1, SR_ 2)에 의한 제1 및 제2 보조 스위치들(SW_S1, SW_S2)의 반복적인 동작이 전력 전달 효율을 저하시킬 수 있다. 따 라서, 제2 출력 전원(OUT2)에 대한 부하가 경부하인 경우, 부하 제어 신호(CTRL_LOAD)가 활성화될 수 있다. 또 는, 제2 출력 전원(OUT2)의 증가가 요구되지 않는 경우, 부하 제어 신호(CTRL_LOAD)가 활성화될 수 있다. 부하 제어 신호(CTRL_LOAD)가 활성화됨에 따라, 오차(ERR)의 레벨이 낮아지게 되고, 이에 따라, 제1 및 제2 구동 신 호들(SR_1, SR_2)이 생성되지 않거나 제1 및 제2 구동 신호들(SR_1, SR_2)이 접지 레벨을 유지할 수 있다. 이에 따라, 제1 및 제2 보조 스위치들(SW_S1, SW_S2)의 동작이 중단됨으로써, 스위칭 동작에 따른 전력 전달 효율 저 하가 방지될 수 있다. 도 11a 및 도 11b는 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 제어 회로를 보여주 는 회로도들이다. 일 실시 예에서, 램프 발생기들은 각각에 포함된 RC 회로를 반복적으로 충전/방전함으로써, 램프 신호를 생성한다. 디스플레이 장치(도 1 참조)가 대기 모드로 진입한 경우, 램프 발생기들의 RC 회로 에 대한 충전/방전으로 인해, 지속적으로 전력이 소모될 수 있다. 이하에서, 도 11a 및 도 11b를 참조하여, 디 스플레이 장치의 대기 모드시 램프 신호 생성을 중단하는 구성이 설명된다. 먼저, 도 11a를 참조하면, 보조 출력 제어 회로(1460b)는 제1 램프 발생기(1461b), 제2 램프 발생기(1462b), 오 차 검출기, 제1 비교기(COMP1), 및 제2 비교기(COMP2)를 포함할 수 있다. 제1 램프 발생기(1461b), 제2램프 발생기(1462b), 오차 검출기, 제1 비교기(COMP1), 제2 비교기(COMP2), 및 이들에 포함된 구성 요소 들은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 도 11a의 실시 예에서, 제1 램프 발생기(1461b)는 제1 램프 비교기(COMPRAMP1)를 더 포함할 수 있다. 제1 램프 비교기(COMPRAMP1)의 비반전 입력단(+)은 제1 메인 전원(Vm1)을 수신하고, 반전 입력단(-)은 접지 노드와 연결되 고, 출력단은 제1 램프 저항(RRAMP1)과 연결될 수 있다. 이 경우, 제1 램프 비교기(COMPRAMP1)는 도 8을 참조하여 설명된 제1 램프 다이오드(DRAMP1)와 동일한 기능을 제공할 수 있다. 제2 램프 발생기(1462b)는 제2 램프 비교기(COMPRAMP2)를 포함할 수 있다. 제2 램프 비교기(COMPRAMP2)의 비반전 입력단(+)은 제2 메인 전원(Vm2)을 수신하고, 반전 입력단(-)은 접지 노드와 연결되고, 출력단은 제2 램프 저항 (RRAMP2)과 연결될 수 있다. 이 경우, 제2 램프 비교기(COMPRAMP2)는 도 8을 참조하여 설명된 제2 램프 다이오드 (DRAMP2)와 동일한 기능을 제공할 수 있다. 일 실시 예에서, 제1 및 제2 램프 비교기들(COMPRAMP1, COMPRAMP2)은 전원 전압(B13V)을 기반으로 동작할 수 있다. 일 실시 예에서, 전원 전압(B13V)은 디스플레이 장치의 동작 모드에 따라 선택적으로 제공 또는 차단될 수 있다. 예를 들어, 디스플레이 장치가 정상 모드인 경우, 전원 전압(B13V)이 정상적으로 제공될 수 있고, 디스플레이 장치가 대기 모드인 경우, 전원 전압(B13V)이 차단될 수 있다. 전원 전압(B13V)이 차단된 경우, 제1 및 제2 램프 비교기들(COMPRAMP1, COMPRAMP2)은 작동하지 않을 것이다. 이 경우, 제1 및 제2 메인 전원 들(Vm1, Vm2)이 제1 및 제2 램프 발생기들(1461b, 1462b)의 RC 회로로 전달되지 않을 것이다. 이에 따라, RC 회로의 반복적인 충방전으로 인한 전력 소모가 방지될 수 있다. 일 실시 예에서, 보조 출력 제어 회로(1460b)에 포함된 비교기들(COMP1, COMP2, COMP3, COMPRAMP1, COMPRAMP2) 각 각이 전원 전압(B13V)을 기반으로 동작할 수 있으며, 디스플레이 장치가 대기 모드로 진입한 경우, 상술된 바와 유사한 방식을 기반으로 비교기들(COMP1, COMP2, COMP3, COMPRAMP1, COMPRAMP2)의 동작이 중단될 수 있다. 다음으로, 도 11b를 참조하면, 보조 출력 제어 회로(1460c)는 제1 램프 발생기(1461c), 제2 램프 발생기 (1462c), 오차 검출기, 제1 비교기(COMP1), 및 제2 비교기(COMP2)를 포함할 수 있다. 제1 램프 발생기 (1461c), 제2 램프 발생기(1462c), 오차 검출기, 제1 비교기(COMP1), 제2 비교기(COMP2), 및 각각에 포 함된 구성 요소들은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 일 실시 예에서, 제1 램프 발생기(1461c)는 제1 메인 전원(Vm1)을 수신하는 노드 및 제1 램프 다이오드(DRAMP1) 사이에 연결된 제1 NMOS 트랜지스터(MNRAMP1)를 더 포함할 수 있다. 제2 램프 발생기(1462c)는 제2 메인 전원 (Vm2)을 수신하는 노드 및 제2 램프 다이오드(DRAMP2) 사이에 연결된 제2 NMOS 트랜지스터(MNRAMP2)를 더 포함할 수 있다. 제1 및 제2 NMOS 트랜지스터들(MNRAMP1, MNRAMP2)은 모드 신호(PS)에 응답하여 동작할 수 있다. 예를 들어, 모드 신호(PS)가 디스플레이 장치의 정상 모드를 가리키는 경우, 제1 및 제2 NMOS 트랜지스터들(MNRAMP1, MNRAMP 2)은 모드 신호(PS)에 응답하여, 턴-온될 수 있다. 이 경우, 제1 및 제2 램프 발생기들(1461c, 1462c)은 도 8을 참조하여 설명된 방법을 기반으로 제1 및 제2 램프 신호들(RAMP1, RAMP2)을 생성할 수 있다. 모드 신호(PS)가 디스플레이 장치의 대기 모드를 가리키는 경우, 제1 및 제2 NMOS 트랜지스터들(MNRAMP1, MNRAMP2)은 모드 신 호(PS)에 응답하여, 턴-오프될 수 있다. 이 경우, 제1 및 제2 메인 전원들(Vm1, Vm2)이 제1 및 제2 램프 발생기 들(1461c, 1462c)의 RC 회로로 전달되지 않으며, 이에 따라 RC 회로의 충방전이 방지될 수 있다. 즉, RC 회로 충방전으로 인한 전력 소모가 방지될 수 있다. 도 12는 도 11a 및 도 11b의 보조 출력 제어 회로의 동작을 설명하기 위한 타이밍도이다. 도 11a, 도 11b, 및 도 12를 참조하면, 모드 신호(PS)가 온-레벨(ON)인 경우(즉, 디스플레이 장치가 정상 모드인 경우), 전원 전압(B13V)이 정상적으로 제공될 수 있으며, 제1 및 제2 램프 발생기들(1461b, 1462b, 1461c, 1462c)은 제1 및 제2 램프 신호들(RAMP1, RAMP2)을 생성할 수 있다. 제1 시점(t1)에서, 디스플레이 장치의 동작 모드가 대기 모드로 바뀔 수 있다. 이 경우, 모드 신호(PS)는 오프-레벨(OFF)이 될 수 있고, 이에 응답하여, 전원 전압(B13V)이 차단될 수 있다. 전원 전압(B13V)이 차단된경우, 도 11a를 참조하여 설명된 바와 같이, 보조 출력 제어 회로(1460b)의 비교기들(특히, COMPRAMP1, COMPRAMP 2)의 동작이 중단될 수 있으며, 이에 따라, RC 회로의 충방전이 방지될 수 있다. 또는, 모드 신호(PS)가 오프- 레벨(OFF)이 된 경우, 도 11b를 참조하여 설명된 바와 같이, 제1 및 제2 NMOS 트랜지스터들(MNRAMP1, MNRAMP2)이 턴-오프됨에 따라, RC 회로의 충방전이 방지될 수 있다. 도 13은 본 발명의 일 실시 예에 따른 보조 출력 제어 회로를 보여주는 블록도이다. 도 13을 참조하면, 보조 출 력 제어 회로(1460d)는 램프 발생기(1461d), 오차 검출기, 제1 비교기(COMP1), 및 제2 비교기(COMP2)를 포함할 수 있다. 오차 검출기, 제1 비교기(COMP1), 및 제2 비교기(COMP2)는 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 앞선 실시 예들과 달리, 램프 발생기(1461d)는 제1 및 제2 게이트 신호들(GH, GL)을 기반으로 제1 및 제2 램프 신호들(RAMP1, RAMP2)을 생성할 수 있다. 예를 들어, 램프 발생기(1461d)는 제1 게이트 신호(GH)의 상승 에지로 부터 제2 게이트 신호(GL)의 상승 에지까지의 구간 동안 제1 램프 신호(RAMP1)를 일정한 비율로(즉, 삼각파 또 는 톱니파가 되도록) 상승시킬 수 있고, 제2 게이트 신호(GL)의 상승 에지로부터 제1 게이트 신호(GH)의 상승 에지까지 제1 램프 신호(RAMP1)를 특정 레벨(예를 들어, 접지 레벨)으로 유지시킬 수 있다. 마찬가지로, 램프 발생기(1461d)는 제2 게이트 신호(GL)의 상승 에지로부터 제1 게이트 신호(GH)의 상승 에지까지의 구간 동안 제 2 램프 신호(RAMP2)를 일정한 비율로(즉, 삼각파 또는 톱니파가 되도록) 상승시킬 수 있고, 제1 게이트 신호 (GH)의 상승 에지로부터 제2 게이트 신호(GL)의 상승 에지까지 제2 램프 신호(RAMP2)를 특정 레벨(예를 들어, 접지 레벨)으로 유지시킬 수 있다. 이 경우, 램프 발생기(1461d)로부터 생성된 제1 및 제2 램프 신호들(RAMP1, RAMP2)은 도 6을 참조하여 설명된 제1 및 제2 램프 신호들(RAMP1, RAMP2)과 동일한 파형을 가질 수 있다. 도 14는 도 13의 보조 출력 제어 회로의 램프 발생기를 보여주는 회로도이다. 도 15는 도 14의 램프 발생기의 동작을 설명하기 위한 타이밍도이다. 도 14 및 도 15를 참조하면, 램프 발생기(1461d)는 SR(set-reset) 래치 (SR-LT), 제1 램프 저항(RRAMP1), 제1 램프 커패시터(CRAMP1), 제1 램프 스위치(SW_R1), 제2 램프 저항(RRAMP2), 제2 램프 커패시터(CRAMP2), 및 제2 램프 스위치(SW_R2)를 포함할 수 있다. 제1 램프 저항(RRAMP1), 제1 램프 커패시터 (CRAMP1), 제1 램프 스위치(SW_R1), 제2 램프 저항(RRAMP2), 제2 램프 커패시터(CRAMP2), 및 제2 램프 스위치(SW_R 2)의 연결 관계는 앞서 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다. SR(set-reset) 래치(SR-LT)는 제1 및 제2 게이트 신호들(GH, GL)을 수신하고, 제1 및 제2 게이트 신호들(GH, GL)에 응답하여, 출력 신호(Q) 및 반전 출력 신호(/Q)를 출력할 수 있다. 예를 들어, SR 래치(SR-LT)의 셋 입력 단(S)은 제1 게이트 신호(GH)를 수신할 수 있고, 리셋 입력단(R)은 제2 게이트 신호(GL)를 수신할 수 있다. 이 경우, 도 15에 도시된 바와 같이, 제1 게이트 신호(GH)가 온-레벨(ON)이 된 것에 응답하여, SR 래치(SR-LT)는 하이 레벨(HIGH)의 출력 신호(Q)를 출력하고, 로우 레벨(LOW)의 반전 출력 신호(/Q)를 출력할 수 있다. 제2 게 이트 신호(GL)가 온-레벨(ON)이 된 것에 응답하여, SR 래치(SR-LT)는 로우 레벨(LOW)의 출력 신호(Q)를 출력하 고, 하이 레벨(HIGH)의 반전 출력 신호(/Q)를 출력할 수 있다. 출력 신호(Q)는 제1 램프 저항(RRAMP1) 및 제1 램프 커패시터(CRAMP1)에 의한 RC 회로를 충전할 수 있다. 즉, 출력 신호(Q)가 하이 레벨(HIGH)인 구간에서, 제1 램프 신호(RAMP1)는 일정한 비율로 상승할 수 있다. 출력 신호(Q) 가 하이 레벨(HIGH)인 경우, 제2 램프 스위치(SW_R2)가 턴-온되고, 이에 따라, 제2 램프 노드(NRAMP2)가 방전(즉, 제2 램프 신호(RAMP2)가 접지 레벨이 됨.)될 수 있다. 반전 출력 신호(/Q)는 제2 램프 저항(RRAMP2) 및 제2 램프 커패시터(CRAMP2)에 의한 RC 회로를 충전할 수 있다. 즉, 반전 출력 신호(/Q)가 하이 레벨(HIGH)인 구간에서, 제2 램프 신호(RAMP2)는 일정한 비율로 상승할 수 있다. 반전 출력 신호(/Q)가 하이 레벨(HIGH)인 경우, 제1 램프 스위치(SW_R1)가 턴-온되고, 이에 따라, 제1 램 프 노드(NRAMP1)가 방전(즉, 제1 램프 신호(RAMP1)가 접지 레벨이 됨.)될 수 있다. 도 13 및 도 14의 실시 예에서, 제1 및 제2 게이트 신호들(GH, GL)이 램프 발생기(1461d)로 제공되는 것으로 설 명되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 제1 및 제2 게이트 신호들(GH, GL)은 램 프 발생기(1461d)에서 사용 가능한 전압 레벨을 갖도록 변환될 수 있으며, 램프 발생기(1461d)는 제1 및 제2 게 이트 신호들(GH, GL)에 대응하는 변환된 신호를 기반으로 상술된 동작을 수행할 수 있다. 상술된 램프 발생기들은 일부 예시들이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 본 발명에 따른 램프 발생기는, 변환 회로의 2차측 메인 전원에 동기된, 램프 신호들을 생성할 수 있는 다양한 형태로 구현될 수 있다. 일 실시 예에서, 상술된 램프 신호들은 변환 회로의 2차측 메인 전원 또는 게이트 신호들에 동기될 수 있으 나, 구동 신호들(SR_1, SR_2)은 변환 회로의 2차측 메인 전원 또는 게이트 신호들과 비동기적(asynchronous)일 것이다. 도 16a 내지 도 16c는 본 발명의 실시 예들에 따른 다중 출력 직류-직류 변환부의 보조 출력 회로를 보여주는 도면들이다. 도 16a 내지 도 16c를 참조하면, 보조 출력 회로들(1450e-1, 1450e-2, 1450e-3) 각각은 제1 보조 스위치(SW_S1), 제2 보조 스위치(SW_S2), 제3 다이오드(D23), 및 제4 다이오드(D24)를 포함할 수 있으며, 이는 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 보조 출력 회로들(1450e-1, 1450e-2, 1450e-3)은 제1 보조 스위치(SW_S1) 및 제3 다이오드(D23) 사이의 노드, 및 변환 회로의 2차측 누설 인덕터(Llks) 사이에 연결된 추가 회로들(CP1, CP2, CP3)을 각각 포함할 수 있 다. 추가 회로들(CP1, CP2, CP3)은 각각 2차측 누설 인덕터(Llks)의 인덕턴스 값 부족, 경부하 조절(light-load regulation) 특성 저하, 또는 링잉(ringing)을 보상하기 위한 회로들일 수 있다. 예를 들어, 도 16a에 도시된 바와 같이, 제1 보조 스위치(SW_S1) 및 제3 다이오드(D23) 사이의 노드, 및 누설 인덕터(Llks) 사이에 제1 추가 회로(CP1)가 연결될 수 있다. 제1 추가 회로(CP1)는 누설 인덕터(Llks)의 인덕턴스 값 부족을 보상하도록 구성된 추가 인덕터(Ladd)를 포함할 수 있다. 또는, 도 16b에 도시된 바와 같이, 제1 보조 스위치(SW_S1) 및 제3 다이오드(D23) 사이의 노드, 및 누설 인덕터 (Llks) 사이에 제2 추가 회로(CP2)가 연결될 수 있다. 제2 추가 회로(CP2)는 누설 인덕터(Llks)의 인덕턴스 값 부 족을 보상하도록 구성된 추가 인덕터(Ladd)를 포함할 수 있다. 제2 추가 회로(CP2)는 추가 인덕터(Ladd)로 인해 저하된 경부하 조절 특성을 보상하도록 구성된 추가 커패시터(Cadd)를 더 포함할 수 있다. 추가 커패시터(Cadd)는 추가 인덕터(Ladd)와 병렬 연결될 수 있다. 또는, 도 16c에 도시된 바와 같이, 제1 보조 스위치(SW_S1) 및 제3 다이오드(D23) 사이의 노드, 및 누설 인덕터 (Llks) 사이에 제3 추가 회로(CP3)가 연결될 수 있다. 제3 추가 회로(CP3)는 누설 인덕터(Llks)의 인덕턴스 값 부 족을 보상하도록 구성된 추가 인덕터(Ladd)를 포함할 수 있다. 제3 추가 회로(CP3)는 추가 인덕터(Ladd)로 인해 저하된 경부하 조절 특성을 보상하도록 구성된 추가 커패시터(Cadd)를 더 포함할 수 있다. 제3 추가 회로(CP3)는 추가 커패시터(Cadd)로 인한 링잉 현상을 방지하기 위한 추가 저항(Radd)을 더 포함할 수 있다. 추가 저항(Radd) 및 추가 커패시터(Cadd)는 직렬 연결되고, 직렬 연결된 추가 저항(Radd) 및 추가 커패시터(Cadd)는 추가 인덕터 (Ladd)와 병렬 연결될 수 있다. 상술된 바와 같이, 본 발명에 따른 다중 출력 직류-직류 변환부의 보조 출력 회로는 변환 회로의 다양한 특성 저하를 방지하기 위한 추가 회로를 더 포함할 수 있다. 도 17은 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 회로를 보여주는 도면이다. 도 18은 도 17의 보조 출력 회로를 제어하도록 구성된 보조 출력 제어 회로를 보여주는 도면이다. 도 19는 도 18의 보조 출력 제어 회로의 동작을 설명하기 위한 타이밍도이다. 도 17 내지 도 19를 참조하면, 보조 출력 회로(1450f)는 제1 내지 제4 보조 스위치들(SW_S1~SW_S4)을 포함할 수 있다. 제1 및 제3 보조 스위치들(SW_S1, SW_S3)은 제2 출력 전원(OUT2)이 출력되는 단자들 사이에 직렬 연결되 고, 제2 및 제4 보조 스위치들(SW_S2, SW_S4)은 제2 출력 전원(OUT2)이 출력되는 단자들 사이에 직렬 연결될 수 있다. 변환 회로의 2차측의 보조 권선(NS2)의 하나의 노드는 제1 및 제3 보조 스위치들(SW_S1, SW_S3) 사 이의 노드와 연결되고, 다른 하나의 노드는 제2 및 제4 보조 스위치들(SW_S2, SW_S4) 사이의 노드와 연결될 수 있다. 즉, 제1 내지 제4 보조 스위치들(SW_S1~SW_S4)은 풀-브릿지 구조로 구현될 수 있다. 제1 내지 제4 보조 스위치들(SW_S1~SW_S4)은 각각 제1 내지 제4 구동 신호들(SR_1~SR_4)에 응답하여 동작할 수 있다. 제1 내지 제4 구동 신호들(SR_1~SR_4)은 도 18의 보조 출력 제어 회로(1460f)에 의해 생성될 수 있다. 예를 들어, 도 18에 도시된 바와 같이, 보조 출력 제어 회로(1460f)는 제1 램프 발생기, 제2 램프 발생기 , 오차 검출기, 제1 비교기(COMP1), 제2 비교기(COMP2)를 포함할 수 있다. 보조 출력 제어 회로 (1460f)는 앞서 설명된 실시 예들에 따라, 제1 및 제2 메인 전원들(Vm1, Vm2)을 기반으로, 제1 및 제2 구동 신 호들(SR_1, SR_2)을 생성할 수 있다. 제1 및 제2 구동 신호들(SR_1, SR_2)을 생성하는 방식은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 보조 출력 제어 회로(1460f)는 제3 구동 신호 발생기 및 제4 구동 신호 발생기를 더 포함할 수 있 다. 제3 구동 신호 발생기는 제1 구동 신호(SR1) 및 제1 게이트 신호(GH)에 응답하여, 제3 구동 신호 (SR_3)를 생성할 수 있다. 예를 들어, 도 19의 타이밍도에 도시된 바와 같이, 제1 및 제2 구동 신호들(SR_1, SR_2)이 생성될 수 있다. 제3 구동 신호 발생기는, 제1 구동 신호(SR_1)의 하강 에지(예를 들어, t1)로부 터 소정의 시간이 경과한 이후(예를 들어, t2)에, 제3 구동 신호(SR_3)를 온-레벨(ON)로 바꿀 수 있다. 이후에, 제3 구동 신호 발생기는 제1 게이트 신호(GH)의 하강 에지(예를 들어, t3)에서, 제3 구동 신호(SR_3)를 오프-레벨(OFF)로 바꿀 수 있다. 즉, 제3 구동 신호 발생기는 제1 구동 신호(SR1) 및 제3 구동 신호 (SR_3)가 동시에 온-레벨(ON)을 갖지 않도록, 제3 구동 신호(SR_3)를 생성할 수 있다. 제4 구동 신호 발생기는 제2 구동 신호(SR2) 및 제2 게이트 신호(GL)에 응답하여, 제4 구동 신호(SR_4)를 생성할 수 있다. 예를 들어, 제4 구동 신호 발생기는, 제2 구동 신호(SR_2)의 하강 에지(예를 들어, t4) 로부터 소정의 시간이 경과한 이후(예를 들어, t5)에, 제4 구동 신호(SR_4)를 온-레벨(ON)로 바꿀 수 있다. 이 후에, 제4 구동 신호 발생기는 제2 게이트 신호(GL)의 하강 에지(예를 들어, t6)에서, 제4 구동 신호 (SR_4)를 오프-레벨(OFF)로 바꿀 수 있다. 즉, 제4 구동 신호 발생기는 제2 구동 신호(SR2) 및 제4 구동 신호(SR_4)가 동시에 온-레벨(ON)을 갖지 않도록, 제4 구동 신호(SR_4)를 생성할 수 있다. 상술된 동작에 의해, 제1 및 제4 보조 스위치들(SW_S1, SW_S4)이 동시에 턴-온되고, 제2 및 제3 보조 스위치들 (SW_S2, SW_S3)이 동시에 턴-온됨으로써, 보조 출력 회로(1450f)의 전파 정류가 달성될 수 있다. 또한, 앞서 설 명된 바와 유사하게, 제2 출력 전원(OUT2)에 대한 오차(ERR)가 발생한 경우, 제1 및 제2 보조 스위치들(SW_S1, SW_S2)이 동시에 턴-온되는 중첩 구간이 발생하고, 이에 따라, 제2 출력 전원(OUT2)에 대한 오차(ERR)가 보상될 수 있다. 도 20a 및 도 20b는 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 회로를 보여주는 도 면들이다. 앞선 실시 예들에서, 보조 출력 회로는 2개 또는 그 이상의 보조 스위치들을 기반으로 동작할 수 있 다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 보조 출력 회로는 다양한 형태로 구현될 수 있다. 예를 들어, 도 20a를 참조하면, 보조 출력 회로(1450g-1)는 제1 보조 스위치(SW_S1), 제3 다이오드(D23), 제1 커패시터(C21), 및 제2 커패시터(C22)를 포함할 수 있다. 제1 보조 스위치(SW_S1) 및 제3 다이오드(D23)는 제2 출력 전원(OUT2)이 출력되는 단자들 사이에 직렬 연결될 수 있다. 제1 및 제2 커패시터들(C21, C22)은 제2 출력 전원(OUT2)이 출력되는 단자들 사이에 직렬 연결될 수 있다. 변환 회로의 2차측의 보조 권선(NS2)의 하나의 노드는, 제1 보조 스위치(SW_S1) 및 제3 다이오드 (D23) 사이의 노드와 연결되고, 다른 하나의 노드는 제1 및 제2 커패시터들(C21, C22) 사이의 노드와 연결될 수 있다. 제1 보조 스위치(SW_S1)는 제1 구동 신호(SR_1)에 응답하여 동작할 수 있다. 제1 구동 신호(SR_1)는 앞서 설명 된 방식과 유사한 방식으로 생성될 수 있다. 이 경우, 보조 출력 회로(1450g-1)는 앞서 설명된 실시 예들과 동 일한 동작 원리에 따라 동작할 수 있다. 예를 들어, 도 6을 참조하면, 제2 출력 전원(OUT2)에 대한 오차(ERR)가 발생한 경우, 제1 구동 신호(SR_1)의 온-레벨(ON)의 적어도 일부 구간은 제1 게이트 신호(GH)의 온-레벨(ON)과 중첩될 수 있다. 이 경우, 제1 게이트 신호(GH)가 온-레벨(ON)인 상황에서, 제1 보조 스위치(SW_S1)가 턴-온됨 에 따라, 변환 회로의 2차측의 보조 권선(NS2)에 대응하는 부분은 제2 보조 스위치(SW_S2) 및 제2 커패시 터(C22)를 경유하는 단락 회로가 될 수 있으며, 이에 따라 앞서 설명된 바와 같이 공진 회로의 공진 인덕터를 흐르는 전류(IR)가 급격하게 증가 또는 감소할 수 있다. 이에 따라 변환 회로를 통해 2차측으로 전달되는 전력이 증가하고, 제2 출력 전원(OUT2)의 오차(ERR)가 보상될 수 있다. 또는, 도 20b를 참조하면, 보조 출력 회로(1450g-2)는 제1 보조 스위치(SW_S1), 제3 커패시터(C23), 및 제5 다 이오드(D25)를 포함할 수 있다. 제3 커패시터(C23) 및 제5 다이오드(D25)는 변환 회로의 2차측의 보조 권 선(NS2)의 일단 및 제2 출력 전원(OUT2)이 출력되는 일단 사이에 직렬 연결될 수 있다. 제1 보조 스위치(SW_S 1)는 변환 회로의 2차측의 보조 권선(NS2)의 타단 및 제2 출력 전원(OUT2)이 출력되는 타단 사이에 연결될 수 있다. 제1 보조 스위치(SW_S1)는 제1 구동 신호(SR_1)에 응답하여 동작할 수 있다. 도 20b의 보조 출력 회로 (1450g-2)의 동작 또는 동작 원리는 도 20a를 참조하여 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략 된다.도 21a 및 도 21b는 도 20a 및 도 20b의 보조 출력 회로를 제어하도록 구성된 보조 출력 제어 회로를 보여주는 도면들이다. 도 20a 및 도 20b를 참조하여 설명된 바와 같이, 보조 출력 회로들(1450g-1, 1450g-2) 각각은 하나 의 구동 신호(예를 들어, SR_1)를 사용하여 동작할 수 있다. 이 경우, 보조 출력 제어 회로들(1460g-1, 1460g- 2) 각각은 하나의 구동 신호(예를 들어, SR_1)만 생성하도록 구성될 수 있다. 예를 들어, 도 21a에 도시된 바와 같이, 보조 출력 제어 회로(1460g-1)는 제1 램프 발생기(1461g-1), 오차 검출 기, 및 제1 비교기(COMP1)를 포함할 수 있다. 제1 램프 발생기(1461g-1)는 제1 램프 다이오드(DRAMP1), 제 1 램프 저항(RRAMP1), 제1 램프 커패시터(CRAMP1), 및 제1 램프 스위치(SW_R1)를 포함할 수 있다. 제1 램프 스위치 (SW_R1)는 제2 메인 전원(Vm2)에 응답하여 동작할 수 있다. 즉, 제1 메인 전원(Vm1)에 응답하여, 제1 램프 저항 (RRAMP1) 및 제1 램프 커패시터(CRAMP1)에 의한 RC 회로를 통해 제1 램프 노드(NRAMP1)가 충전되고, 제2 메인 전원 (Vm2)에 응답하여, 제1 램프 스위치(SW_R1)를 통해 제1 램프 노드(NRAMP1)가 방전됨으로써, 제1 램프 신호 (RAMP1)가 생성될 수 있다. 또는, 도 21b에 도시된 바와 같이, 보조 출력 제어 회로(1460g-2)는 제1 램프 발생기(1461g-2), 오차 검출기 , 및 제1 비교기(COMP1)를 포함할 수 있다. 제1 램프 발생기(1461g-2)는 제1 램프 다이오드(DRAMP1), 제1 램프 저항(RRAMP1), 제1 램프 커패시터(CRAMP1), 제1 램프 스위치(SW_R1), 및 제1 램프 비교기(COMPRAMP1)를 포함할 수 있다. 제1 램프 비교기(COMPRAMP1)는 제1 메인 전원(Vm1) 및 기준 전압(REF)을 비교하고, 비교 결과를 출력할 수 있다. 예를 들어, 제1 메인 전원(Vm1)이 기준 전압(REF)보다 작은 경우, 하이 레벨의 신호가 출력될 수 있고, 제1 메 인 전원(Vm1)이 기준 전압(REF)보다 큰 경우, 로우 레밸의 신호가 출력될 수 있다. 제1 램프 스위치(SW_R1)는 제1 램프 비교기(COMPRAMP1)의 출력에 응답하여 동작할 수 있다. 예를 들어, 제1 램프 비교기(COMPRAMP1)의 출력이 하이 레벨인 경우(즉, 제1 메인 전원(Vm1)이 기준 전압(REF)보다 작은 경우), 제1 램 프 스위치(SW_R1)가 턴-온되고, 이에 따라 제1 램프 노드(NRAMP1)가 접지 레벨로 방전될 수 있다. 제1 램프 비교 기(COMPRAMP1)의 출력이 로우 레벨인 경우(즉, 제1 메인 전원(Vm1)이 기준 전압(REF)보다 큰 경우), 제1 램프 스 위치(SW_R1)가 턴-오프되고, 제1 램프 노드(NRAMP1)는 제1 메인 전원(Vm1)에 의해 충전될 수 있다. 도 21a 및 도 21b의 다른 구성 요소들은 앞서 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다. 상술된 바와 같이, 본 발명의 일 실시 예에 따른 보조 출력 제어 회로는 다양한 형태로 구현될 수 있다. 도면의 간결성 및 설명의 편의를 위해, 보조 출력 제어 회로가 메인 전원들(Vm1, Vm2) 또는 게이트 신호들(GH, GL)을 기반으로 램프 신호들(RAMP1, RAMP2)을 생성하고, 램프 신호들(RAMP1, RAMP2) 및 오차(ERR)를 비교함으로써, 구 동 신호들(SR_1, SR_2)이 생성되는 구성이 설명되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 보조 출력 제어 회로는 보조 출력 회로의 보조 스위치들(SW_S1, SW_S2)이, 적어도 오차(ERR)에 대응하는 구간 동안, 동시에 턴-온되어, 변환 회로의 2차측 단락 회로를 형성하도록 구동 신호들(SR_1, SR_2)을 생성할 수 있다. 보 조 출력 제어 회로는 상술된 바와 같은 기능을 수행할 수 있는 다양한 회로 구성으로 구현될 수 있다. 도 22는 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부를 보여주는 블록도이다. 앞선 실시 예들에, 다중 출력 직류-직류 변환부는 2개의 출력들(OUT1, OUT2)을 출력하는 것으로 설명되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 도 22를 참조하면, 다중 출력 직류-직류 변환부는 입력 스위칭 회로, 공진 회로, 변환 회로, 메인 출력 회로, 제1 보조 출력 회로, 제2 보조 출력 회로, 보조 출력 제 어 회로, 옵토 커플러, 및 LLC 제어기를 포함할 수 있다. 입력 스위칭 회로, 공진 회 로, 메인 출력 회로, 옵토 커플러, 및 LLC 제어기는 앞서 설명된 바와 유사하므로, 이 에 대한 상세한 설명은 생략된다. 변환 회로는 입력된 전력을 복수의 출력들로 변환시킬 수 있다. 예를 들어, 변환 회로는 메인 전원 (Vm), 제1 보조 전원(Vs1), 및 제2 보조 전원(Vs2)을 출력할 수 있다. 일 실시 예에서, 변환 회로로부터 출력되는 출력들의 개수는 2차측의 권선의 개수를 기반으로 조정될 수 있다. 제1 보조 출력 회로는 제1 보조 전원(Vs1)을 정류하여 제2 출력 전원(OUT2)을 출력할 수 있다. 제2 보조 출력 회로는 제2 보조 전원(Vs2)을 정류하여 제3 출력(OUT3)을 출력할 수 있다. 보조 출력 제어 회로는 메인 전원(Vm)을 기반으로 램프 신호들을 생성하고, 생성된 램프 신호들 및 제2 출력 전원(OUT2)에 대응하는 오차를 비교함으로써, 제1 구동 신호들(SR1)을 생성할 수 있다. 제1 보조 출력 회 로는 제1 구동 신호들(SR1)을 기반으로, 앞서 설명된 바와 같은 스위칭 동작을 수행할 수 있다. 보조 출력 제어 회로는 메인 전원(Vm)을 기반으로 램프 신호들을 생성하고, 생성된 램프 신호들 및 제3 출력(OUT3)에 대응하는 오차를 비교함으로써, 제2 구동 신호들(SR2)을 생성할 수 있다. 제2 보조 출력 회로 는 제2 구동 신호들(SR2)을 기반으로, 앞서 설명된 바와 같은 스위칭 동작을 수행할 수 있다. 즉, 다중 출력 직류-직류 변환부로부터 출력되는 출력들의 개수가 증가하더라도, 보조 출력 제어 회로 는 메인 권선으로부터 메인 전원 및 각 출력에 대응하는 오차를 기반으로 구동 신호를 생성하고, 각 보조 출력 회로는 대응하는 구동 신호를 기반으로 동작함으로써, 각 출력에 대한 오차를 보상할 수 있다. 도 23은 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 동작을 보여주는 순서도이다. 설명의 편의 를 위해, 도 23의 순서도는 도 4의 다중 출력 직류-직류 변환부를 참조하여 설명된다. 이하에서, 설명의 편의를 위해, 각 단계는 간략하게 설명되며, 각 단계에 대한 구체적인 구성 및 동작은 앞서 설명된 실시 예들을 참조하여 이해될 것이다. 도 4 및 도 22를 참조하면, S1100 단계에서, 다중 출력 직류-직류 변환부는 게이트 신호들(GH, GL)을 기 반으로, 입력 전원을 AC 전원으로 변환할 수 있다. 예를 들어, 입력 스위치 회로는 입력 전압(VPFC)을 수 신하고, 게이트 신호들(GH, GL)을 기반으로 수신된 입력 전압(VPFC)에 대한 스위칭 동작을 수행할 수 있다. 스위 칭 동작에 의해 입력 전압(VPFC)은 AC 전원으로 변환될 수 있다. S1200 단계에서, 다중 출력 직류-직류 변환부는 AC 전원을 메인 전원 및 보조 전원으로 변환할 수 있다. 예를 들어, 변환 회로는 1차측 권선을 통해 공진 회로를 경유한 AC 전원을 수신하고, 수신된 AC 전 원을, 2차측의 메인 권선을 통해 메인 전원(Vm)을 출력하고, 보조 권선을 통해 보조 전원(Vs)을 출력할 수 있다. S1300 단계에서, 다중 출력 직류-직류 변환부는 메인 전원(Vm)을 제1 출력 전원(OUT1)으로 변환하여 출력 할 수 있다. 예를 들어, 메인 출력 회로는 메인 전원(Vm)을 정류하여, 제1 출력 전원(OUT1)을 출력할 수 있다. S1400 단계에서, 다중 출력 직류-직류 변환부는 보조 전원(Vs)을 제2 출력 전원(OUT2)으로 변환하여 출력 할 수 있다. 예를 들어, 보조 출력 회로는 보조 전원(Vs)을 정류하여, 제2 출력 전원(OUT2)을 출력할 수 있다. S1500 단계에서, 다중 출력 직류-직류 변환부는, 변환 회로로부터의 메인 전원(Vm)을 기반으로 램 프 신호들(RAMP1, RAMP2)를 생성할 수 있다. 예를 들어, 보조 출력 제어 회로는 메인 전원(Vm)을 기반으 로 제1 및 제2 램프 신호들(RAMP1, RAMP2)을 생성할 수 있다. S1600 단계에서, 다중 출력 직류-직류 변환부는 램프 신호(RAMP1, RAMP2) 및 제2 출력 전원(OUT2)을 기 반으로 구동 신호(SR_1, SR_2)를 생성할 수 있다. 예를 들어, 보조 출력 제어 회로는 제1 램프 신호 (RAMP1) 및 제2 출력 전원(OUT2)애 대응하는 오차(ERR)를 비교하고, 비교 결과로서, 제1 구동 신호(SR_1)를 출 력할 수 있다. 보조 출력 제어 회로는 제2 램프 신호(RAMP2) 및 제2 출력 전원(OUT2)애 대응하는 오차 (ERR)를 비교하고, 비교 결과로서, 제2 구동 신호(SR_2)를 출력할 수 있다. S1700 단계에서, 다중 출력 직류-직류 변환부는 구동 신호(SR_1, SR_2)를 기반으로, 제2 출력 전원(OUT) 에 대한 오차(ERR)를 보상하는 스위칭 동작을 수행할 수 있다. 예를 들어, 보조 출력 회로는 제1 및 제2 구동 신호들(SR_1, SR_2)을 기반으로 스위칭 동작을 수행할 수 있다. 이 때, 제1 및 제2 구동 신호들(SR_1, SR_2)이 동시에 온-레벨(ON)이 되는 구간 동안, 제2 출력 전원(OUT2)에 대한 오차(ERR)가 보상될 수 있다. S1800 단계에서, 다중 출력 직류-직류 변환부는 제1 출력 전원(OUT1)을 기반으로 게이트 신호(GH, GL)를 제어할 수 있다. 예를 들어, LLC 제어기는 옵토 커플러를 통해 제1 출력 전원(OUT1)에 대응하는 피 드백 신호를 수신하고, 피드백 신호에 응답하여 제1 및 제2 게이트 신호들(GH, GL)을 PFM 방식 또는 PWM 방식으 로 제어할 수 있다. 상술된 각 단계의 동작은 순차적, 비순차적, 또는 병렬적으로 수행될 수 있으며, 도 22의 순서도에 따른 일련의 동작들은 반복적으로 또는 연속적으로 수행될 수 있음이 이해될 것이다. 상술된 바와 같이, 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부는 하나의 절연형 컨버터를 사용하 여 복수의 출력들을 제공할 수 있다. 이 때, 절연형 컨버터의 2차측의 메인 전원에 대응하는 제1 출력 전원을 기반으로 절연형 컨버터의 1차측의 입력 스위칭 회로를 제어함으로써, 제1 출력 전원에 대한 정확한 제어가 가 능하다. 또한, 절연형 컨버터의 2차측의 메인 전원을 기반으로 2차측의 보조 전원을 정류하는 보조 출력 회로를 제어함으로써, 보조 전원에 대응하는 제2 출력 전원에 대한 정확한 제어가 가능하다. 따라서, 복잡한 추가 집적 회로 없이, 간단한 단일 소자(discrete element)를 사용하여 다중 출력 직류-직류 컨버터의 복수의 출력들이 정 확하게 제어될 수 있다. 따라서, 감소된 비용 및 향상된 성능을 갖는 다중 출력 직류-직류 컨버터, 다중 출력 직류-직류 컨버터를 포함하는 전원 관리 모듈, 또는 전원 관리 모듈을 포함하는 디스플레이 장치가 제공된다. 일 실시 예에서, 본 발명에 따른 다중 출력 직류-직류 컨버터는 디스플레이 장치 뿐만 아니라, 복수의 전원을 요구하는 다양한 전자 장치들에 적용될 수 있음이 이해될 것이다. 도 24는 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치를 보여주는 블록도이다. 도 24를 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전 자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 서버 를 통하여 전자 장치와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모 듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실 시예에서는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이 상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카 메라 모듈, 또는 안테나 모듈)은 하나의 구성 요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데 이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로 세서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘 발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비 휘발성 메모리에 저장할 수 있다. 일 실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서 (예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거 나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세 서를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로 세서와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센 서 모듈, 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관 련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시 예 에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포 함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준 지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포 함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관 련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도 로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피 커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레 이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰) 를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스 는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커 넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈은, 예를 들 면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배 터리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있 다.통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버 ) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접 (예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예 에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트 워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외 부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제2 네트워크)에 규정되는 다양한 요구사 항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 복수의 안테 나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하 여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치 되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치(300 1)와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(3002, 또는 3004) 각각은 전자 장치와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(3002, 3004, 또는 3008) 중 하나 이상의 외부의 전자 장치들에 서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시 키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치 로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답 의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴 퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버 는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치 또는 서버는 제2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있 다. 일 실시 예에서, 전자 장치에 포함된 전력 관리 모듈은 도 1 내지 도 22를 참조하여 설명된 다중 출력 직류-직류 변환부를 포함하거나 또는 그것의 동작 방법을 기반으로 동작하여, 전자 장치에 포함된 다양한 구성 요소들로 다양한 전원을 제공하도록 구성될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, TV, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정 되지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨 어(예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행 될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시 예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래 될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD- ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치 들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단 순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들 에 의해 정해져야 할 것이다.도면 도면1a 도면1b 도면2 도면3a 도면3b 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11a 도면11b 도면12 도면13 도면14 도면15 도면16a 도면16b 도면16c 도면17 도면18 도면19 도면20a 도면20b 도면21a 도면21b 도면22 도면23 도면24"}
{"patent_id": "10-2021-0085706", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a 및 도 1b는 본 발명의 일 실시 예에 따른 디스플레이 장치를 보여주는 블록도들이다. 도 2는 도 1의 전원 관리 모듈을 보여주는 블록도이다. 도 3a 및 도 3b는 도 2의 다중 출력 직류-직류 변환부의 예들을 보여주는 도면들이다. 도 4는 도 2의 다중 출력 직류-직류 변환부를 보여주는 블록도이다. 도 5는 도 4의 다중 출력 직류-직류 변환부를 상세하게 보여주는 회로도이다. 도 6은 도 5의 다중 출력 직류-직류 변환부의 동작을 설명하기 위한 타이밍도이다. 도 7은 도 5의 다중 출력 직류-직류 변환부에서, 제1 및 제2 구동 신호들이 모두 온-레벨인 경우의 등가 회로를 보여주는 회로도이다. 도 8은 도 5의 보조 출력 제어 회로를 좀 더 상세하게 보여주는 회로도이다. 도 9는 도 5의 다중 출력 직류-직류 변환부의 동작을 설명하기 위한 타이밍도이다. 도 10은 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 제어 회로를 보여주는 회로도이 다. 도 11a 및 도 11b는 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 제어 회로를 보여주 는 회로도들이다. 도 12는 도 11a 및 도 11b의 보조 출력 제어 회로의 동작을 설명하기 위한 타이밍도이다. 도 13은 본 발명이 실시 예에 따른 보조 출력 제어 회로를 보여주는 블록도이다. 도 14는 도 13의 보조 출력 제어 회로의 램프 발생기를 보여주는 회로도이다. 도 15는 도 14의 램프 발생기의 동작을 설명하기 위한 타이밍도이다.도 16a 내지 도 16c는 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 회로를 보여주는 도면들이다. 도 17은 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 회로를 보여주는 도면이다. 도 18은 도 17의 보조 출력 회로를 제어하도록 구성된 보조 출력 제어 회로를 보여주는 도면이다. 도 19는 도 18의 보조 출력 제어 회로의 동작을 설명하기 위한 타이밍도이다. 도 20a 및 도 20b는 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 보조 출력 회로를 보여주는 도 면들이다. 도 21a 및 도 21b는 도 20a 및 도 20b의 보조 출력 회로를 제어하도록 구성된 보조 출력 제어 회로를 보여주는 도면들이다. 도 22는 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부를 보여주는 블록도이다. 도 23은 본 발명의 일 실시 예에 따른 다중 출력 직류-직류 변환부의 동작을 보여주는 순서도이다. 도 24는 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치를 보여주는 블록도이다."}
