[ld2udPropuestaProyecto Propuesta] 


| *Productos* | *Referencia* | *Notas* | 
|-------------|--------------|---------|
| [ld2udLeccion3 Lección 3] | teoría digitales II UD | Basado en material del profesor Miguel Melgarejo |
| [ld2udLeccion4 Lección 4] | teoría digitales II UD | Basado en material del profesor Miguel Melgarejo |
| [ld2udTaller1 Taller 1] | laboratorio digitales II UD | Basado en material del profesor Andrés Gaona |
| [ld2udTaller2 Taller 2] | laboratorio digitales II UD | Basado en material del profesor Andrés Gaona |
| [ld2udTaller4 Taller 4] | laboratorio digitales II UD | Basado en material del profesor Andrés Gaona |
| [ld2udTaller5 Taller 5] | laboratorio digitales II UD | Basado en material del profesor Andrés Gaona |
| [ld2udEscribirVerilog Escribir Verilog] | Software Libre | Guía básica para escribir código Verilog usando el editor de texto [http://www.gnu.org/software/emacs/ Emacs] |
| [ld2udCompilarVerilog Compilar Verilog] | Software Libre | Guía básica para compilar código Verilog usando [http://www.icarus.com/eda/verilog/ Icrus Verilog] |
| [ld2udSimularVerilog Simular Verilog] | Software Libre | Ejemplos de Laboratorios de Prueba (Test Bench) y visualización de simulaciones con [http://gtkwave.sourceforge.net/ GTKWave] |
| [ld2udSintetizarVerilog Sintesis Verilog] | Software Libre | Información sobre sintesis e [http://www.icarus.com/eda/verilog/ Icrus Verilog] |
| [ld2udFPGAyLinux Linux y FPGA] | Software Libre | Guía para pasar el .bit desde Linux a la FPGA |