<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1711364154">
  <File Type="PA-TCL" Name="MCCPUSOC_Top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="MCCPUSOC_Top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="MCCPUSOC_Top_reports.tcl"/>
  <File Type="RDS-RDS" Name="MCCPUSOC_Top.vds"/>
  <File Type="RDS-UTIL" Name="MCCPUSOC_Top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="MCCPUSOC_Top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="MCCPUSOC_Top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="MCCPUSOC_Top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="MCCPUSOC_Top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/EXT.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../EXT.v"/>
        <Attr Name="ImportTime" Val="1571500074"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/MCCPU_FPGATop/MIO_BUS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/MCCPU_FPGATop/MIO_BUS.v"/>
        <Attr Name="ImportTime" Val="1571893928"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/MCCPU_FPGATop/Multi_CH32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/MCCPU_FPGATop/Multi_CH32.v"/>
        <Attr Name="ImportTime" Val="1571893972"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/RF.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../RF.v"/>
        <Attr Name="ImportTime" Val="1571500702"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/ctrl_encode_def.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ctrl_encode_def.v"/>
        <Attr Name="ImportTime" Val="1710774269"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../alu.v"/>
        <Attr Name="ImportTime" Val="1710777210"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/MCCPU_FPGATop/clk_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/MCCPU_FPGATop/clk_div.v"/>
        <Attr Name="ImportTime" Val="1572142094"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ctrl.v"/>
        <Attr Name="ImportTime" Val="1710867308"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/flopenr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../flopenr.v"/>
        <Attr Name="ImportTime" Val="1571813108"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/flopr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../flopr.v"/>
        <Attr Name="ImportTime" Val="1571662242"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/mccpu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../mccpu.v"/>
        <Attr Name="ImportTime" Val="1710866805"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../mux.v"/>
        <Attr Name="ImportTime" Val="1571500140"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/MCCPU_FPGATop/seg7x16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/MCCPU_FPGATop/seg7x16.v"/>
        <Attr Name="ImportTime" Val="1571893982"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/MCCPU_FPGATop/MCCPU_Top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/MCCPU_FPGATop/MCCPU_Top.v"/>
        <Attr Name="ImportTime" Val="1649086328"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/dm.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../dm.v"/>
        <Attr Name="ImportTime" Val="1572064098"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/mccomp.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../mccomp.v"/>
        <Attr Name="ImportTime" Val="1572074862"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/up/mccomp_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../mccomp_tb.v"/>
        <Attr Name="ImportTime" Val="1571892268"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../UP.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="MCCPUSOC_Top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/source/Nexys4DDR_CPU.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/Nexys4DDR_CPU.xdc"/>
        <Attr Name="ImportTime" Val="1548777796"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="dmem"/>
</GenRun>
