Instruction 	Fetch 	Issue 	Read 	Exec 	Write 	RAW 	WAW 	Struct
LI R4, 256 	13 	14 	15 	16 	17 	N 	N 	N
LI R5, 256 	14 	18 	19 	20 	21 	N 	N 	Y
LI R1, 3 		18 	22 	23 	24 	25 	N 	N 	Y
LI R2, 1 		22 	26 	27 	28 	29 	N 	N 	Y
LI R3, 1 		35 	36 	37 	38 	39 	N 	N 	N
GG:DADDI R4, R4, 4	36	40	41	42	43	N	N	Y
DADDI R5, R5, 4	40	44	45	46	47	N	N	Y
L.D F1, 4(R4) 	44	45	46	70	71 	N 	N 	Y
DSUB R1, R1, R2	57	58	59	60	61	N	N	N
L.D F2, 8(R5) 	58 	72	73	75 	76	N 	N 	Y
ADD.D F4, F6, F2 	72 	73	77	79 	80	Y 	N 	N
SUB.D F5, F7, F1 	73 	74	75	77	78	N 	N 	N
MUL.D F6, F1, F5 	86 	87	88	118	119	N 	N 	N
ADD.D F7, F2, F6 	87 	88	120	122 	123	Y 	N 	N
ADD.D F6, F1, F7 	88 	120	124	126	127	Y 	Y 	N
BNE R1, R3, GG 	120 	121	122			N 	N 	N
HLT 		133					N 	N 	N
GG:DADDI R4, R4, 4	134	135	136	137	138	N	N	N
DADDI R5, R5, 4	135	139	140	141	142	N	N	Y
L.D F1, 4(R4) 	139	140	141	155 	156 	N 	N 	N
DSUB R1, R1, R2	140	143	144	145	146	N	N	Y
L.D F2, 8(R5) 	143 	157	158	160	161	N 	N 	Y
ADD.D F4, F6, F2 	157 	158	162	164	165	Y 	N 	N
SUB.D F5, F7, F1 	158 	159	160	162	163	N 	N 	N
MUL.D F6, F1, F5 	159	160	164	194	195	Y 	N 	N
ADD.D F7, F2, F6 	160 	164	196	198	199	Y 	N 	Y
ADD.D F6, F1, F7 	164 	196	200	202	203	Y 	Y 	N
BNE R1, R3, GG 	196 	197	198			N 	N 	N
HLT 		197 					N 	N 	N
HLT 		198 					N 	N 	N


Total number of access requests for instruction cache: 30
Number of instruction cache hits: 25
Total number of access requests for data cache: 8
Number of data cache hits: 6
