# Generated by Yosys 0.44 (git sha1 7a4a3768c, g++ 11.2.1 -fPIC -O3)

.model fabric_clk_buf_primitive_inst
.inputs $ibuf_ibuf_enable wire1 wire2
.outputs $auto_416 $auto_417 $auto_418 $auto_419 $f2g_tx_out_wire_out_clk
.names $false
.names $true
1
.names $undef
.subckt DFFRE C=wire1 D=wire2 E=$true Q=$f2g_tx_out_wire_out_clk R=$true
.names $true $auto_416
1 1
.names $true $auto_418
1 1
.names $true $auto_417
1 1
.names $ibuf_ibuf_enable $auto_419
1 1
.end
