Fitter report for adc_dac_top
Thu Jun 15 11:50:40 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 15 11:50:40 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; adc_dac_top                                     ;
; Top-level Entity Name              ; Lowpass_2_MHz                                   ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C120F780C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 6,940 / 119,088 ( 6 % )                         ;
;     Total combinational functions  ; 6,707 / 119,088 ( 6 % )                         ;
;     Dedicated logic registers      ; 1,428 / 119,088 ( 1 % )                         ;
; Total registers                    ; 1428                                            ;
; Total pins                         ; 35 / 532 ( 7 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 576 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C120F780C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; adc_en_A  ; Missing drive strength and slew rate ;
; DAC_A[0]  ; Missing drive strength and slew rate ;
; DAC_A[1]  ; Missing drive strength and slew rate ;
; DAC_A[2]  ; Missing drive strength and slew rate ;
; DAC_A[3]  ; Missing drive strength and slew rate ;
; DAC_A[4]  ; Missing drive strength and slew rate ;
; DAC_A[5]  ; Missing drive strength and slew rate ;
; DAC_A[6]  ; Missing drive strength and slew rate ;
; DAC_A[7]  ; Missing drive strength and slew rate ;
; DAC_A[8]  ; Missing drive strength and slew rate ;
; DAC_A[9]  ; Missing drive strength and slew rate ;
; DAC_A[10] ; Missing drive strength and slew rate ;
; DAC_A[11] ; Missing drive strength and slew rate ;
; DAC_A[12] ; Missing drive strength and slew rate ;
; DAC_A[13] ; Missing drive strength and slew rate ;
; mode      ; Missing drive strength and slew rate ;
; dac_clk_A ; Missing drive strength and slew rate ;
; adc_clk_A ; Missing drive strength and slew rate ;
; dac_wrt_A ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 8217 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 8217 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 8207    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Heavy_Software/Quartus_Prime_13.1/quartus/proyek/output_files/adc_dac_top.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 6,940 / 119,088 ( 6 % ) ;
;     -- Combinational with no register       ; 5512                    ;
;     -- Register only                        ; 233                     ;
;     -- Combinational with a register        ; 1195                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 920                     ;
;     -- 3 input functions                    ; 4406                    ;
;     -- <=2 input functions                  ; 1381                    ;
;     -- Register only                        ; 233                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1758                    ;
;     -- arithmetic mode                      ; 4949                    ;
;                                             ;                         ;
; Total registers*                            ; 1,428 / 121,673 ( 1 % ) ;
;     -- Dedicated logic registers            ; 1,428 / 119,088 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 2,585 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 500 / 7,443 ( 7 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 35 / 532 ( 7 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 576 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 2% / 1% / 2%            ;
; Peak interconnect usage (total/H/V)         ; 29% / 23% / 38%         ;
; Maximum fan-out                             ; 1456                    ;
; Highest non-global fan-out                  ; 1456                    ;
; Total fan-out                               ; 24007                   ;
; Average fan-out                             ; 2.87                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6940 / 119088 ( 6 % ) ; 0 / 119088 ( 0 % )             ;
;     -- Combinational with no register       ; 5512                  ; 0                              ;
;     -- Register only                        ; 233                   ; 0                              ;
;     -- Combinational with a register        ; 1195                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 920                   ; 0                              ;
;     -- 3 input functions                    ; 4406                  ; 0                              ;
;     -- <=2 input functions                  ; 1381                  ; 0                              ;
;     -- Register only                        ; 233                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1758                  ; 0                              ;
;     -- arithmetic mode                      ; 4949                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1428                  ; 0                              ;
;     -- Dedicated logic registers            ; 1428 / 119088 ( 1 % ) ; 0 / 119088 ( 0 % )             ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 500 / 7443 ( 7 % )    ; 0 / 7443 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 35                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 576 ( 0 % )       ; 0 / 576 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 24002                 ; 5                              ;
;     -- Registered Connections               ; 7876                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 16                    ; 0                              ;
;     -- Output Ports                         ; 19                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_A[0]  ; F3    ; 1        ; 0            ; 66           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[10] ; K1    ; 1        ; 0            ; 54           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[11] ; K2    ; 1        ; 0            ; 55           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[12] ; L1    ; 1        ; 0            ; 44           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[13] ; L2    ; 1        ; 0            ; 44           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[1]  ; E3    ; 1        ; 0            ; 66           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[2]  ; F1    ; 1        ; 0            ; 59           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[3]  ; F2    ; 1        ; 0            ; 60           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[4]  ; G3    ; 1        ; 0            ; 63           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[5]  ; G4    ; 1        ; 0            ; 63           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[6]  ; H3    ; 1        ; 0            ; 62           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[7]  ; H4    ; 1        ; 0            ; 62           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[8]  ; J5    ; 1        ; 0            ; 50           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_A[9]  ; J6    ; 1        ; 0            ; 50           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk       ; AH15  ; 4        ; 58           ; 0            ; 0            ; 1431                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset     ; AC14  ; 3        ; 56           ; 0            ; 21           ; 1456                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DAC_A[0]  ; R7    ; 2        ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[10] ; P2    ; 1        ; 0            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[11] ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[12] ; M4    ; 1        ; 0            ; 52           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[13] ; M3    ; 1        ; 0            ; 51           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[1]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[3]  ; V3    ; 2        ; 0            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[4]  ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[5]  ; T3    ; 2        ; 0            ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[6]  ; R3    ; 2        ; 0            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[7]  ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[8]  ; M8    ; 1        ; 0            ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_A[9]  ; M7    ; 1        ; 0            ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_clk_A ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_en_A  ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_clk_A ; G5    ; 1        ; 0            ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_wrt_A ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mode      ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 29 / 58 ( 50 % ) ; 2.5V          ; --           ;
; 2        ; 8 / 63 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 71 ( 1 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; reset                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; adc_clk_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; ADC_A[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; ADC_A[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; ADC_A[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; ADC_A[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; ADC_A[4]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; ADC_A[5]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; dac_clk_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; ADC_A[6]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; ADC_A[7]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 63         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; ADC_A[8]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; ADC_A[9]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; ADC_A[10]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; ADC_A[11]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; ADC_A[12]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; ADC_A[13]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; adc_en_A                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; mode                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; dac_wrt_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; DAC_A[13]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DAC_A[12]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DAC_A[9]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DAC_A[8]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DAC_A[11]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DAC_A[10]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; DAC_A[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DAC_A[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; DAC_A[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DAC_A[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DAC_A[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DAC_A[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; DAC_A[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DAC_A[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                    ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Lowpass_2_MHz                                 ; 6940 (4397) ; 1428 (1428)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 35   ; 0            ; 5512 (3048)  ; 233 (233)         ; 1195 (712)       ; |Lowpass_2_MHz                                                                                                                         ; work         ;
;    |lpm_mult:Mult0|                            ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 4 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult0                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 58 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (27)      ; 0 (0)             ; 4 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 3 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated  ; work         ;
;    |lpm_mult:Mult10|                           ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 60 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (27)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_88h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_djh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_6jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated ; work         ;
;    |lpm_mult:Mult11|                           ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 6 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult11                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 66 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (29)      ; 0 (0)             ; 6 (4)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_88h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_djh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_6jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated ; work         ;
;    |lpm_mult:Mult12|                           ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 11 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult12                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 58 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (17)      ; 0 (0)             ; 11 (11)          ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_88h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_djh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_6jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated ; work         ;
;    |lpm_mult:Mult13|                           ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 14 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult13                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 63 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (16)      ; 0 (0)             ; 14 (14)          ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_98h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_98h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_3jh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_3jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_7jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7jh:auto_generated ; work         ;
;    |lpm_mult:Mult14|                           ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 12 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult14                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 64 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (17)      ; 0 (0)             ; 12 (11)          ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_98h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_98h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_3jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_3jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_7jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7jh:auto_generated ; work         ;
;    |lpm_mult:Mult15|                           ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 12 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult15                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 70 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (22)      ; 0 (0)             ; 12 (12)          ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_a8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_4jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_8jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8jh:auto_generated ; work         ;
;    |lpm_mult:Mult16|                           ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 14 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult16                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 64 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (15)      ; 0 (0)             ; 14 (13)          ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_a8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_4jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_8jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8jh:auto_generated ; work         ;
;    |lpm_mult:Mult17|                           ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 12 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult17                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 70 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (22)      ; 0 (0)             ; 12 (12)          ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_a8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_4jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_8jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8jh:auto_generated ; work         ;
;    |lpm_mult:Mult18|                           ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 6 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 70 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (28)      ; 0 (0)             ; 6 (6)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_a8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_4jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_8jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8jh:auto_generated ; work         ;
;    |lpm_mult:Mult19|                           ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 8 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 79 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (31)      ; 0 (0)             ; 8 (8)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult1|                            ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 7 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult1                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 58 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (22)      ; 0 (0)             ; 7 (6)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated  ; work         ;
;    |lpm_mult:Mult20|                           ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 14 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult20                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 77 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (24)      ; 0 (0)             ; 14 (13)          ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult21|                           ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 13 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult21                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 77 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (24)      ; 0 (0)             ; 13 (13)          ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult22|                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 10 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult22                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 55 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (17)      ; 0 (0)             ; 10 (7)           ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 3 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult23|                           ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 9 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 67 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (24)      ; 0 (0)             ; 9 (9)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult24|                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 13 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult24                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 55 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (13)      ; 0 (0)             ; 13 (11)          ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult25|                           ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 14 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult25                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 77 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (24)      ; 0 (0)             ; 14 (13)          ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult26|                           ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 7 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult26                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 77 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (31)      ; 0 (0)             ; 7 (6)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult27|                           ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 8 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 79 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (31)      ; 0 (0)             ; 8 (8)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_b8h:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_5jh:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9jh:auto_generated| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9jh:auto_generated ; work         ;
;    |lpm_mult:Mult28|                           ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 18 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult28                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 70 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (17)      ; 0 (0)             ; 18 (17)          ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_a8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_4jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_8jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8jh:auto_generated ; work         ;
;    |lpm_mult:Mult29|                           ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 8 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 70 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (26)      ; 0 (0)             ; 8 (8)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_a8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_4jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_8jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8jh:auto_generated ; work         ;
;    |lpm_mult:Mult2|                            ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 8 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult2                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 58 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (22)      ; 0 (0)             ; 8 (6)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated  ; work         ;
;    |lpm_mult:Mult30|                           ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 17 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult30                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 64 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (12)      ; 0 (0)             ; 17 (16)          ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_a8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_4jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_8jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8jh:auto_generated ; work         ;
;    |lpm_mult:Mult31|                           ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 12 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult31                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 70 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (22)      ; 0 (0)             ; 12 (12)          ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_a8h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_4jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_8jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8jh:auto_generated ; work         ;
;    |lpm_mult:Mult32|                           ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 14 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult32                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 64 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (16)      ; 0 (0)             ; 14 (12)          ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_98h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_98h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_3jh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_3jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_7jh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7jh:auto_generated ; work         ;
;    |lpm_mult:Mult33|                           ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 8 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 63 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (22)      ; 0 (0)             ; 8 (8)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_98h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_98h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_3jh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_3jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_7jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7jh:auto_generated ; work         ;
;    |lpm_mult:Mult34|                           ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 12 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult34                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 58 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (16)      ; 0 (0)             ; 12 (12)          ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_88h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_djh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_6jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated ; work         ;
;    |lpm_mult:Mult35|                           ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 7 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult35                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 66 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (27)      ; 0 (0)             ; 7 (6)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_88h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_djh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_6jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated ; work         ;
;    |lpm_mult:Mult36|                           ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 13 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult36                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 60 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (14)      ; 0 (0)             ; 13 (13)          ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_88h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_djh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_6jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated ; work         ;
;    |lpm_mult:Mult37|                           ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 6 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 66 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (27)      ; 0 (0)             ; 6 (6)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_88h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_djh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_6jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated ; work         ;
;    |lpm_mult:Mult38|                           ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 14 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult38                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 60 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (15)      ; 0 (0)             ; 14 (12)          ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_88h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_djh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_6jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated ; work         ;
;    |lpm_mult:Mult39|                           ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 13 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult39                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 60 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (17)      ; 0 (0)             ; 13 (13)          ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated ; work         ;
;    |lpm_mult:Mult3|                            ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 10 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult3                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 55 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (22)      ; 0 (0)             ; 10 (3)           ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 7 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 3 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated  ; work         ;
;    |lpm_mult:Mult40|                           ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 12 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult40                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 49 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (10)      ; 0 (0)             ; 12 (12)          ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_v6h:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v6h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_phh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_phh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_4jh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_4jh:auto_generated ; work         ;
;    |lpm_mult:Mult41|                           ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 8 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult41                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 54 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (17)      ; 0 (0)             ; 8 (7)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated ; work         ;
;    |lpm_mult:Mult42|                           ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 11 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult42                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 49 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (11)      ; 0 (0)             ; 11 (11)          ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_78h:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_1jh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_5jh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated ; work         ;
;    |lpm_mult:Mult43|                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 15 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult43                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 55 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (11)      ; 0 (0)             ; 15 (14)          ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated ; work         ;
;    |lpm_mult:Mult44|                           ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 10 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult44                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 58 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (18)      ; 0 (0)             ; 10 (10)          ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated ; work         ;
;    |lpm_mult:Mult45|                           ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 10 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult45                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 58 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (18)      ; 0 (0)             ; 10 (10)          ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated ; work         ;
;    |lpm_mult:Mult46|                           ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 9 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 58 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (19)      ; 0 (0)             ; 9 (9)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated ; work         ;
;    |lpm_mult:Mult4|                            ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 5 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 49 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (17)      ; 0 (0)             ; 5 (5)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_78h:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_1jh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_5jh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated  ; work         ;
;    |lpm_mult:Mult5|                            ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 12 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult5                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 54 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (19)      ; 0 (0)             ; 12 (5)           ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 7 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 2 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated  ; work         ;
;    |lpm_mult:Mult6|                            ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 10 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult6                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 49 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (16)      ; 0 (0)             ; 10 (6)           ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 4 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_v6h:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v6h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_phh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_phh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_4jh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_4jh:auto_generated  ; work         ;
;    |lpm_mult:Mult7|                            ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 14 (0)           ; |Lowpass_2_MHz|lpm_mult:Mult7                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 60 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (24)      ; 0 (0)             ; 14 (6)           ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 8 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_78h:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_1jh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_5jh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated  ; work         ;
;    |lpm_mult:Mult8|                            ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 6 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult8                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 60 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (25)      ; 0 (0)             ; 6 (2)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 4 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_88h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_djh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_6jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated  ; work         ;
;    |lpm_mult:Mult9|                            ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 7 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult9                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 66 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (29)      ; 0 (0)             ; 7 (4)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 3 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_88h:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_djh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_djh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_6jh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Lowpass_2_MHz|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated  ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; adc_en_A  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_A[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mode      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_clk_A ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc_clk_A ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_wrt_A ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset     ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_A[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A[8]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; reset                                ;                   ;         ;
;      - output_register[13]~_emulated ; 1                 ; 0       ;
;      - output_register[13]~2         ; 0                 ; 6       ;
;      - output_register[14]~_emulated ; 1                 ; 0       ;
;      - output_register[14]~6         ; 0                 ; 6       ;
;      - output_register[15]~_emulated ; 1                 ; 0       ;
;      - output_register[15]~10        ; 0                 ; 6       ;
;      - output_register[16]~_emulated ; 1                 ; 0       ;
;      - output_register[16]~14        ; 0                 ; 6       ;
;      - output_register[17]~_emulated ; 1                 ; 0       ;
;      - output_register[17]~18        ; 0                 ; 6       ;
;      - output_register[18]~_emulated ; 1                 ; 0       ;
;      - output_register[18]~22        ; 0                 ; 6       ;
;      - output_register[19]~_emulated ; 1                 ; 0       ;
;      - output_register[19]~26        ; 0                 ; 6       ;
;      - output_register[20]~_emulated ; 1                 ; 0       ;
;      - output_register[20]~30        ; 0                 ; 6       ;
;      - output_register[21]~_emulated ; 1                 ; 0       ;
;      - output_register[21]~34        ; 0                 ; 6       ;
;      - output_register[22]~_emulated ; 1                 ; 0       ;
;      - output_register[22]~38        ; 0                 ; 6       ;
;      - output_register[23]~_emulated ; 1                 ; 0       ;
;      - output_register[23]~42        ; 0                 ; 6       ;
;      - output_register[24]~_emulated ; 1                 ; 0       ;
;      - output_register[24]~46        ; 0                 ; 6       ;
;      - output_register[25]~_emulated ; 1                 ; 0       ;
;      - output_register[25]~50        ; 0                 ; 6       ;
;      - output_register[26]~_emulated ; 1                 ; 0       ;
;      - output_register[26]~54        ; 0                 ; 6       ;
;      - delay_pipeline[99][13]        ; 1                 ; 0       ;
;      - delay_pipeline[99][12]        ; 1                 ; 0       ;
;      - delay_pipeline[99][11]        ; 1                 ; 0       ;
;      - delay_pipeline[99][10]        ; 1                 ; 0       ;
;      - delay_pipeline[99][9]         ; 1                 ; 0       ;
;      - delay_pipeline[99][8]         ; 1                 ; 0       ;
;      - delay_pipeline[99][7]         ; 1                 ; 0       ;
;      - delay_pipeline[99][6]         ; 1                 ; 0       ;
;      - delay_pipeline[99][5]         ; 1                 ; 0       ;
;      - delay_pipeline[99][4]         ; 1                 ; 0       ;
;      - delay_pipeline[99][3]         ; 1                 ; 0       ;
;      - delay_pipeline[99][2]         ; 1                 ; 0       ;
;      - delay_pipeline[99][1]         ; 1                 ; 0       ;
;      - delay_pipeline[99][0]         ; 1                 ; 0       ;
;      - delay_pipeline[100][13]       ; 1                 ; 0       ;
;      - delay_pipeline[100][12]       ; 1                 ; 0       ;
;      - delay_pipeline[100][11]       ; 1                 ; 0       ;
;      - delay_pipeline[100][10]       ; 1                 ; 0       ;
;      - delay_pipeline[100][9]        ; 1                 ; 0       ;
;      - delay_pipeline[100][8]        ; 1                 ; 0       ;
;      - delay_pipeline[100][7]        ; 1                 ; 0       ;
;      - delay_pipeline[100][6]        ; 1                 ; 0       ;
;      - delay_pipeline[100][5]        ; 1                 ; 0       ;
;      - delay_pipeline[100][4]        ; 1                 ; 0       ;
;      - delay_pipeline[100][3]        ; 1                 ; 0       ;
;      - delay_pipeline[100][2]        ; 1                 ; 0       ;
;      - delay_pipeline[100][1]        ; 1                 ; 0       ;
;      - delay_pipeline[100][0]        ; 1                 ; 0       ;
;      - delay_pipeline[98][13]        ; 1                 ; 0       ;
;      - delay_pipeline[98][12]        ; 1                 ; 0       ;
;      - delay_pipeline[98][11]        ; 1                 ; 0       ;
;      - delay_pipeline[98][10]        ; 1                 ; 0       ;
;      - delay_pipeline[98][9]         ; 1                 ; 0       ;
;      - delay_pipeline[98][8]         ; 1                 ; 0       ;
;      - delay_pipeline[98][7]         ; 1                 ; 0       ;
;      - delay_pipeline[98][6]         ; 1                 ; 0       ;
;      - delay_pipeline[98][5]         ; 1                 ; 0       ;
;      - delay_pipeline[98][4]         ; 1                 ; 0       ;
;      - delay_pipeline[98][3]         ; 1                 ; 0       ;
;      - delay_pipeline[98][2]         ; 1                 ; 0       ;
;      - delay_pipeline[98][1]         ; 1                 ; 0       ;
;      - delay_pipeline[98][0]         ; 1                 ; 0       ;
;      - delay_pipeline[96][13]        ; 1                 ; 0       ;
;      - delay_pipeline[96][12]        ; 1                 ; 0       ;
;      - delay_pipeline[96][11]        ; 1                 ; 0       ;
;      - delay_pipeline[96][10]        ; 1                 ; 0       ;
;      - delay_pipeline[96][9]         ; 1                 ; 0       ;
;      - delay_pipeline[96][8]         ; 1                 ; 0       ;
;      - delay_pipeline[96][7]         ; 1                 ; 0       ;
;      - delay_pipeline[96][6]         ; 1                 ; 0       ;
;      - delay_pipeline[96][5]         ; 1                 ; 0       ;
;      - delay_pipeline[96][4]         ; 1                 ; 0       ;
;      - delay_pipeline[96][3]         ; 1                 ; 0       ;
;      - delay_pipeline[96][2]         ; 1                 ; 0       ;
;      - delay_pipeline[96][1]         ; 1                 ; 0       ;
;      - delay_pipeline[96][0]         ; 1                 ; 0       ;
;      - delay_pipeline[94][13]        ; 1                 ; 0       ;
;      - delay_pipeline[94][12]        ; 1                 ; 0       ;
;      - delay_pipeline[94][11]        ; 1                 ; 0       ;
;      - delay_pipeline[94][10]        ; 1                 ; 0       ;
;      - delay_pipeline[94][9]         ; 1                 ; 0       ;
;      - delay_pipeline[94][8]         ; 1                 ; 0       ;
;      - delay_pipeline[94][7]         ; 1                 ; 0       ;
;      - delay_pipeline[94][6]         ; 1                 ; 0       ;
;      - delay_pipeline[94][5]         ; 1                 ; 0       ;
;      - delay_pipeline[94][4]         ; 1                 ; 0       ;
;      - delay_pipeline[94][3]         ; 1                 ; 0       ;
;      - delay_pipeline[94][2]         ; 1                 ; 0       ;
;      - delay_pipeline[94][1]         ; 1                 ; 0       ;
;      - delay_pipeline[94][0]         ; 1                 ; 0       ;
;      - delay_pipeline[95][13]        ; 1                 ; 0       ;
;      - delay_pipeline[95][12]        ; 1                 ; 0       ;
;      - delay_pipeline[95][11]        ; 1                 ; 0       ;
;      - delay_pipeline[95][10]        ; 1                 ; 0       ;
;      - delay_pipeline[95][9]         ; 1                 ; 0       ;
;      - delay_pipeline[95][8]         ; 1                 ; 0       ;
;      - delay_pipeline[95][7]         ; 1                 ; 0       ;
;      - delay_pipeline[95][6]         ; 1                 ; 0       ;
;      - delay_pipeline[95][5]         ; 1                 ; 0       ;
;      - delay_pipeline[95][4]         ; 1                 ; 0       ;
;      - delay_pipeline[95][3]         ; 1                 ; 0       ;
;      - delay_pipeline[95][2]         ; 1                 ; 0       ;
;      - delay_pipeline[95][1]         ; 1                 ; 0       ;
;      - delay_pipeline[95][0]         ; 1                 ; 0       ;
;      - delay_pipeline[93][13]        ; 1                 ; 0       ;
;      - delay_pipeline[93][12]        ; 1                 ; 0       ;
;      - delay_pipeline[93][11]        ; 1                 ; 0       ;
;      - delay_pipeline[93][10]        ; 1                 ; 0       ;
;      - delay_pipeline[93][9]         ; 1                 ; 0       ;
;      - delay_pipeline[93][8]         ; 1                 ; 0       ;
;      - delay_pipeline[93][7]         ; 1                 ; 0       ;
;      - delay_pipeline[93][6]         ; 1                 ; 0       ;
;      - delay_pipeline[93][5]         ; 1                 ; 0       ;
;      - delay_pipeline[93][4]         ; 1                 ; 0       ;
;      - delay_pipeline[93][3]         ; 1                 ; 0       ;
;      - delay_pipeline[93][2]         ; 1                 ; 0       ;
;      - delay_pipeline[93][1]         ; 1                 ; 0       ;
;      - delay_pipeline[93][0]         ; 1                 ; 0       ;
;      - delay_pipeline[91][13]        ; 1                 ; 0       ;
;      - delay_pipeline[91][12]        ; 1                 ; 0       ;
;      - delay_pipeline[91][11]        ; 1                 ; 0       ;
;      - delay_pipeline[91][10]        ; 1                 ; 0       ;
;      - delay_pipeline[91][9]         ; 1                 ; 0       ;
;      - delay_pipeline[91][8]         ; 1                 ; 0       ;
;      - delay_pipeline[91][7]         ; 1                 ; 0       ;
;      - delay_pipeline[91][6]         ; 1                 ; 0       ;
;      - delay_pipeline[91][5]         ; 1                 ; 0       ;
;      - delay_pipeline[91][4]         ; 1                 ; 0       ;
;      - delay_pipeline[91][3]         ; 1                 ; 0       ;
;      - delay_pipeline[91][2]         ; 1                 ; 0       ;
;      - delay_pipeline[91][1]         ; 1                 ; 0       ;
;      - delay_pipeline[91][0]         ; 1                 ; 0       ;
;      - delay_pipeline[83][7]         ; 1                 ; 0       ;
;      - delay_pipeline[83][6]         ; 1                 ; 0       ;
;      - delay_pipeline[83][5]         ; 1                 ; 0       ;
;      - delay_pipeline[83][4]         ; 1                 ; 0       ;
;      - delay_pipeline[83][3]         ; 1                 ; 0       ;
;      - delay_pipeline[83][2]         ; 1                 ; 0       ;
;      - delay_pipeline[83][1]         ; 1                 ; 0       ;
;      - delay_pipeline[83][0]         ; 1                 ; 0       ;
;      - delay_pipeline[83][13]        ; 1                 ; 0       ;
;      - delay_pipeline[83][12]        ; 1                 ; 0       ;
;      - delay_pipeline[83][9]         ; 1                 ; 0       ;
;      - delay_pipeline[83][8]         ; 1                 ; 0       ;
;      - delay_pipeline[83][11]        ; 1                 ; 0       ;
;      - delay_pipeline[83][10]        ; 1                 ; 0       ;
;      - delay_pipeline[84][7]         ; 1                 ; 0       ;
;      - delay_pipeline[84][6]         ; 1                 ; 0       ;
;      - delay_pipeline[84][5]         ; 1                 ; 0       ;
;      - delay_pipeline[84][4]         ; 1                 ; 0       ;
;      - delay_pipeline[84][3]         ; 1                 ; 0       ;
;      - delay_pipeline[84][2]         ; 1                 ; 0       ;
;      - delay_pipeline[84][1]         ; 1                 ; 0       ;
;      - delay_pipeline[84][0]         ; 1                 ; 0       ;
;      - delay_pipeline[84][13]        ; 1                 ; 0       ;
;      - delay_pipeline[84][12]        ; 1                 ; 0       ;
;      - delay_pipeline[84][8]         ; 1                 ; 0       ;
;      - delay_pipeline[84][11]        ; 1                 ; 0       ;
;      - delay_pipeline[84][9]         ; 1                 ; 0       ;
;      - delay_pipeline[84][10]        ; 1                 ; 0       ;
;      - delay_pipeline[81][13]        ; 1                 ; 0       ;
;      - delay_pipeline[81][12]        ; 1                 ; 0       ;
;      - delay_pipeline[81][11]        ; 1                 ; 0       ;
;      - delay_pipeline[81][10]        ; 1                 ; 0       ;
;      - delay_pipeline[81][9]         ; 1                 ; 0       ;
;      - delay_pipeline[81][8]         ; 1                 ; 0       ;
;      - delay_pipeline[81][7]         ; 1                 ; 0       ;
;      - delay_pipeline[81][6]         ; 1                 ; 0       ;
;      - delay_pipeline[81][5]         ; 1                 ; 0       ;
;      - delay_pipeline[81][4]         ; 1                 ; 0       ;
;      - delay_pipeline[81][3]         ; 1                 ; 0       ;
;      - delay_pipeline[81][2]         ; 1                 ; 0       ;
;      - delay_pipeline[81][1]         ; 1                 ; 0       ;
;      - delay_pipeline[81][0]         ; 1                 ; 0       ;
;      - delay_pipeline[82][7]         ; 1                 ; 0       ;
;      - delay_pipeline[82][4]         ; 1                 ; 0       ;
;      - delay_pipeline[82][6]         ; 1                 ; 0       ;
;      - delay_pipeline[82][5]         ; 1                 ; 0       ;
;      - delay_pipeline[82][3]         ; 1                 ; 0       ;
;      - delay_pipeline[82][2]         ; 1                 ; 0       ;
;      - delay_pipeline[82][1]         ; 1                 ; 0       ;
;      - delay_pipeline[82][0]         ; 1                 ; 0       ;
;      - delay_pipeline[82][13]        ; 1                 ; 0       ;
;      - delay_pipeline[82][11]        ; 1                 ; 0       ;
;      - delay_pipeline[82][8]         ; 1                 ; 0       ;
;      - delay_pipeline[82][9]         ; 1                 ; 0       ;
;      - delay_pipeline[82][10]        ; 1                 ; 0       ;
;      - delay_pipeline[82][12]        ; 1                 ; 0       ;
;      - delay_pipeline[85][5]         ; 1                 ; 0       ;
;      - delay_pipeline[85][7]         ; 1                 ; 0       ;
;      - delay_pipeline[85][6]         ; 1                 ; 0       ;
;      - delay_pipeline[85][4]         ; 1                 ; 0       ;
;      - delay_pipeline[85][3]         ; 1                 ; 0       ;
;      - delay_pipeline[85][2]         ; 1                 ; 0       ;
;      - delay_pipeline[85][1]         ; 1                 ; 0       ;
;      - delay_pipeline[85][0]         ; 1                 ; 0       ;
;      - delay_pipeline[85][13]        ; 1                 ; 0       ;
;      - delay_pipeline[85][12]        ; 1                 ; 0       ;
;      - delay_pipeline[85][11]        ; 1                 ; 0       ;
;      - delay_pipeline[85][10]        ; 1                 ; 0       ;
;      - delay_pipeline[85][8]         ; 1                 ; 0       ;
;      - delay_pipeline[85][9]         ; 1                 ; 0       ;
;      - delay_pipeline[73][13]        ; 1                 ; 0       ;
;      - delay_pipeline[73][12]        ; 1                 ; 0       ;
;      - delay_pipeline[73][11]        ; 1                 ; 0       ;
;      - delay_pipeline[73][10]        ; 1                 ; 0       ;
;      - delay_pipeline[73][9]         ; 1                 ; 0       ;
;      - delay_pipeline[73][8]         ; 1                 ; 0       ;
;      - delay_pipeline[73][7]         ; 1                 ; 0       ;
;      - delay_pipeline[73][6]         ; 1                 ; 0       ;
;      - delay_pipeline[73][5]         ; 1                 ; 0       ;
;      - delay_pipeline[73][4]         ; 1                 ; 0       ;
;      - delay_pipeline[73][3]         ; 1                 ; 0       ;
;      - delay_pipeline[73][2]         ; 1                 ; 0       ;
;      - delay_pipeline[73][1]         ; 1                 ; 0       ;
;      - delay_pipeline[73][0]         ; 1                 ; 0       ;
;      - delay_pipeline[72][7]         ; 1                 ; 0       ;
;      - delay_pipeline[72][6]         ; 1                 ; 0       ;
;      - delay_pipeline[72][5]         ; 1                 ; 0       ;
;      - delay_pipeline[72][4]         ; 1                 ; 0       ;
;      - delay_pipeline[72][1]         ; 1                 ; 0       ;
;      - delay_pipeline[72][0]         ; 1                 ; 0       ;
;      - delay_pipeline[72][3]         ; 1                 ; 0       ;
;      - delay_pipeline[72][2]         ; 1                 ; 0       ;
;      - delay_pipeline[72][13]        ; 1                 ; 0       ;
;      - delay_pipeline[72][12]        ; 1                 ; 0       ;
;      - delay_pipeline[72][10]        ; 1                 ; 0       ;
;      - delay_pipeline[72][9]         ; 1                 ; 0       ;
;      - delay_pipeline[72][8]         ; 1                 ; 0       ;
;      - delay_pipeline[72][11]        ; 1                 ; 0       ;
;      - delay_pipeline[71][4]         ; 1                 ; 0       ;
;      - delay_pipeline[71][7]         ; 1                 ; 0       ;
;      - delay_pipeline[71][6]         ; 1                 ; 0       ;
;      - delay_pipeline[71][5]         ; 1                 ; 0       ;
;      - delay_pipeline[71][3]         ; 1                 ; 0       ;
;      - delay_pipeline[71][2]         ; 1                 ; 0       ;
;      - delay_pipeline[71][1]         ; 1                 ; 0       ;
;      - delay_pipeline[71][0]         ; 1                 ; 0       ;
;      - delay_pipeline[71][13]        ; 1                 ; 0       ;
;      - delay_pipeline[71][10]        ; 1                 ; 0       ;
;      - delay_pipeline[71][8]         ; 1                 ; 0       ;
;      - delay_pipeline[71][9]         ; 1                 ; 0       ;
;      - delay_pipeline[71][11]        ; 1                 ; 0       ;
;      - delay_pipeline[71][12]        ; 1                 ; 0       ;
;      - delay_pipeline[64][12]        ; 1                 ; 0       ;
;      - delay_pipeline[64][11]        ; 1                 ; 0       ;
;      - delay_pipeline[64][10]        ; 1                 ; 0       ;
;      - delay_pipeline[64][9]         ; 1                 ; 0       ;
;      - delay_pipeline[64][8]         ; 1                 ; 0       ;
;      - delay_pipeline[64][7]         ; 1                 ; 0       ;
;      - delay_pipeline[64][6]         ; 1                 ; 0       ;
;      - delay_pipeline[64][5]         ; 1                 ; 0       ;
;      - delay_pipeline[64][4]         ; 1                 ; 0       ;
;      - delay_pipeline[64][3]         ; 1                 ; 0       ;
;      - delay_pipeline[64][2]         ; 1                 ; 0       ;
;      - delay_pipeline[64][1]         ; 1                 ; 0       ;
;      - delay_pipeline[64][0]         ; 1                 ; 0       ;
;      - delay_pipeline[53][7]         ; 1                 ; 0       ;
;      - delay_pipeline[53][4]         ; 1                 ; 0       ;
;      - delay_pipeline[53][6]         ; 1                 ; 0       ;
;      - delay_pipeline[53][5]         ; 1                 ; 0       ;
;      - delay_pipeline[53][1]         ; 1                 ; 0       ;
;      - delay_pipeline[53][3]         ; 1                 ; 0       ;
;      - delay_pipeline[53][2]         ; 1                 ; 0       ;
;      - delay_pipeline[53][0]         ; 1                 ; 0       ;
;      - delay_pipeline[53][13]        ; 1                 ; 0       ;
;      - delay_pipeline[53][12]        ; 1                 ; 0       ;
;      - delay_pipeline[53][9]         ; 1                 ; 0       ;
;      - delay_pipeline[53][11]        ; 1                 ; 0       ;
;      - delay_pipeline[53][8]         ; 1                 ; 0       ;
;      - delay_pipeline[53][10]        ; 1                 ; 0       ;
;      - delay_pipeline[52][6]         ; 1                 ; 0       ;
;      - delay_pipeline[52][4]         ; 1                 ; 0       ;
;      - delay_pipeline[52][5]         ; 1                 ; 0       ;
;      - delay_pipeline[52][7]         ; 1                 ; 0       ;
;      - delay_pipeline[52][3]         ; 1                 ; 0       ;
;      - delay_pipeline[52][2]         ; 1                 ; 0       ;
;      - delay_pipeline[52][1]         ; 1                 ; 0       ;
;      - delay_pipeline[52][0]         ; 1                 ; 0       ;
;      - delay_pipeline[52][13]        ; 1                 ; 0       ;
;      - delay_pipeline[52][8]         ; 1                 ; 0       ;
;      - delay_pipeline[52][9]         ; 1                 ; 0       ;
;      - delay_pipeline[52][10]        ; 1                 ; 0       ;
;      - delay_pipeline[52][11]        ; 1                 ; 0       ;
;      - delay_pipeline[52][12]        ; 1                 ; 0       ;
;      - delay_pipeline[54][5]         ; 1                 ; 0       ;
;      - delay_pipeline[54][7]         ; 1                 ; 0       ;
;      - delay_pipeline[54][6]         ; 1                 ; 0       ;
;      - delay_pipeline[54][4]         ; 1                 ; 0       ;
;      - delay_pipeline[54][1]         ; 1                 ; 0       ;
;      - delay_pipeline[54][0]         ; 1                 ; 0       ;
;      - delay_pipeline[54][3]         ; 1                 ; 0       ;
;      - delay_pipeline[54][2]         ; 1                 ; 0       ;
;      - delay_pipeline[54][13]        ; 1                 ; 0       ;
;      - delay_pipeline[54][12]        ; 1                 ; 0       ;
;      - delay_pipeline[54][11]        ; 1                 ; 0       ;
;      - delay_pipeline[54][8]         ; 1                 ; 0       ;
;      - delay_pipeline[54][10]        ; 1                 ; 0       ;
;      - delay_pipeline[54][9]         ; 1                 ; 0       ;
;      - delay_pipeline[55][4]         ; 1                 ; 0       ;
;      - delay_pipeline[55][5]         ; 1                 ; 0       ;
;      - delay_pipeline[55][7]         ; 1                 ; 0       ;
;      - delay_pipeline[55][6]         ; 1                 ; 0       ;
;      - delay_pipeline[55][3]         ; 1                 ; 0       ;
;      - delay_pipeline[55][0]         ; 1                 ; 0       ;
;      - delay_pipeline[55][2]         ; 1                 ; 0       ;
;      - delay_pipeline[55][1]         ; 1                 ; 0       ;
;      - delay_pipeline[55][12]        ; 1                 ; 0       ;
;      - delay_pipeline[55][10]        ; 1                 ; 0       ;
;      - delay_pipeline[55][8]         ; 1                 ; 0       ;
;      - delay_pipeline[55][9]         ; 1                 ; 0       ;
;      - delay_pipeline[55][11]        ; 1                 ; 0       ;
;      - delay_pipeline[50][5]         ; 1                 ; 0       ;
;      - delay_pipeline[50][7]         ; 1                 ; 0       ;
;      - delay_pipeline[50][4]         ; 1                 ; 0       ;
;      - delay_pipeline[50][6]         ; 1                 ; 0       ;
;      - delay_pipeline[50][2]         ; 1                 ; 0       ;
;      - delay_pipeline[50][3]         ; 1                 ; 0       ;
;      - delay_pipeline[50][0]         ; 1                 ; 0       ;
;      - delay_pipeline[50][1]         ; 1                 ; 0       ;
;      - delay_pipeline[50][11]        ; 1                 ; 0       ;
;      - delay_pipeline[50][9]         ; 1                 ; 0       ;
;      - delay_pipeline[50][10]        ; 1                 ; 0       ;
;      - delay_pipeline[50][8]         ; 1                 ; 0       ;
;      - delay_pipeline[51][4]         ; 1                 ; 0       ;
;      - delay_pipeline[51][7]         ; 1                 ; 0       ;
;      - delay_pipeline[51][5]         ; 1                 ; 0       ;
;      - delay_pipeline[51][6]         ; 1                 ; 0       ;
;      - delay_pipeline[51][3]         ; 1                 ; 0       ;
;      - delay_pipeline[51][2]         ; 1                 ; 0       ;
;      - delay_pipeline[51][1]         ; 1                 ; 0       ;
;      - delay_pipeline[51][0]         ; 1                 ; 0       ;
;      - delay_pipeline[51][10]        ; 1                 ; 0       ;
;      - delay_pipeline[51][9]         ; 1                 ; 0       ;
;      - delay_pipeline[51][8]         ; 1                 ; 0       ;
;      - delay_pipeline[48][6]         ; 1                 ; 0       ;
;      - delay_pipeline[48][4]         ; 1                 ; 0       ;
;      - delay_pipeline[48][5]         ; 1                 ; 0       ;
;      - delay_pipeline[48][7]         ; 1                 ; 0       ;
;      - delay_pipeline[48][3]         ; 1                 ; 0       ;
;      - delay_pipeline[48][2]         ; 1                 ; 0       ;
;      - delay_pipeline[48][1]         ; 1                 ; 0       ;
;      - delay_pipeline[48][0]         ; 1                 ; 0       ;
;      - delay_pipeline[48][13]        ; 1                 ; 0       ;
;      - delay_pipeline[48][8]         ; 1                 ; 0       ;
;      - delay_pipeline[48][9]         ; 1                 ; 0       ;
;      - delay_pipeline[48][10]        ; 1                 ; 0       ;
;      - delay_pipeline[48][11]        ; 1                 ; 0       ;
;      - delay_pipeline[48][12]        ; 1                 ; 0       ;
;      - delay_pipeline[49][4]         ; 1                 ; 0       ;
;      - delay_pipeline[49][7]         ; 1                 ; 0       ;
;      - delay_pipeline[49][5]         ; 1                 ; 0       ;
;      - delay_pipeline[49][6]         ; 1                 ; 0       ;
;      - delay_pipeline[49][3]         ; 1                 ; 0       ;
;      - delay_pipeline[49][2]         ; 1                 ; 0       ;
;      - delay_pipeline[49][1]         ; 1                 ; 0       ;
;      - delay_pipeline[49][0]         ; 1                 ; 0       ;
;      - delay_pipeline[49][10]        ; 1                 ; 0       ;
;      - delay_pipeline[49][9]         ; 1                 ; 0       ;
;      - delay_pipeline[49][8]         ; 1                 ; 0       ;
;      - delay_pipeline[46][5]         ; 1                 ; 0       ;
;      - delay_pipeline[46][7]         ; 1                 ; 0       ;
;      - delay_pipeline[46][6]         ; 1                 ; 0       ;
;      - delay_pipeline[46][4]         ; 1                 ; 0       ;
;      - delay_pipeline[46][1]         ; 1                 ; 0       ;
;      - delay_pipeline[46][0]         ; 1                 ; 0       ;
;      - delay_pipeline[46][3]         ; 1                 ; 0       ;
;      - delay_pipeline[46][2]         ; 1                 ; 0       ;
;      - delay_pipeline[46][13]        ; 1                 ; 0       ;
;      - delay_pipeline[46][12]        ; 1                 ; 0       ;
;      - delay_pipeline[46][11]        ; 1                 ; 0       ;
;      - delay_pipeline[46][8]         ; 1                 ; 0       ;
;      - delay_pipeline[46][10]        ; 1                 ; 0       ;
;      - delay_pipeline[46][9]         ; 1                 ; 0       ;
;      - delay_pipeline[47][7]         ; 1                 ; 0       ;
;      - delay_pipeline[47][4]         ; 1                 ; 0       ;
;      - delay_pipeline[47][6]         ; 1                 ; 0       ;
;      - delay_pipeline[47][5]         ; 1                 ; 0       ;
;      - delay_pipeline[47][1]         ; 1                 ; 0       ;
;      - delay_pipeline[47][3]         ; 1                 ; 0       ;
;      - delay_pipeline[47][2]         ; 1                 ; 0       ;
;      - delay_pipeline[47][0]         ; 1                 ; 0       ;
;      - delay_pipeline[47][13]        ; 1                 ; 0       ;
;      - delay_pipeline[47][12]        ; 1                 ; 0       ;
;      - delay_pipeline[47][9]         ; 1                 ; 0       ;
;      - delay_pipeline[47][11]        ; 1                 ; 0       ;
;      - delay_pipeline[47][8]         ; 1                 ; 0       ;
;      - delay_pipeline[47][10]        ; 1                 ; 0       ;
;      - delay_pipeline[44][7]         ; 1                 ; 0       ;
;      - delay_pipeline[44][6]         ; 1                 ; 0       ;
;      - delay_pipeline[44][4]         ; 1                 ; 0       ;
;      - delay_pipeline[44][5]         ; 1                 ; 0       ;
;      - delay_pipeline[44][3]         ; 1                 ; 0       ;
;      - delay_pipeline[44][2]         ; 1                 ; 0       ;
;      - delay_pipeline[44][1]         ; 1                 ; 0       ;
;      - delay_pipeline[44][0]         ; 1                 ; 0       ;
;      - delay_pipeline[44][12]        ; 1                 ; 0       ;
;      - delay_pipeline[44][9]         ; 1                 ; 0       ;
;      - delay_pipeline[44][11]        ; 1                 ; 0       ;
;      - delay_pipeline[44][8]         ; 1                 ; 0       ;
;      - delay_pipeline[44][10]        ; 1                 ; 0       ;
;      - delay_pipeline[45][4]         ; 1                 ; 0       ;
;      - delay_pipeline[45][5]         ; 1                 ; 0       ;
;      - delay_pipeline[45][7]         ; 1                 ; 0       ;
;      - delay_pipeline[45][6]         ; 1                 ; 0       ;
;      - delay_pipeline[45][3]         ; 1                 ; 0       ;
;      - delay_pipeline[45][0]         ; 1                 ; 0       ;
;      - delay_pipeline[45][2]         ; 1                 ; 0       ;
;      - delay_pipeline[45][1]         ; 1                 ; 0       ;
;      - delay_pipeline[45][12]        ; 1                 ; 0       ;
;      - delay_pipeline[45][10]        ; 1                 ; 0       ;
;      - delay_pipeline[45][8]         ; 1                 ; 0       ;
;      - delay_pipeline[45][9]         ; 1                 ; 0       ;
;      - delay_pipeline[45][11]        ; 1                 ; 0       ;
;      - delay_pipeline[42][6]         ; 1                 ; 0       ;
;      - delay_pipeline[42][7]         ; 1                 ; 0       ;
;      - delay_pipeline[42][5]         ; 1                 ; 0       ;
;      - delay_pipeline[42][4]         ; 1                 ; 0       ;
;      - delay_pipeline[42][3]         ; 1                 ; 0       ;
;      - delay_pipeline[42][2]         ; 1                 ; 0       ;
;      - delay_pipeline[42][1]         ; 1                 ; 0       ;
;      - delay_pipeline[42][0]         ; 1                 ; 0       ;
;      - delay_pipeline[42][12]        ; 1                 ; 0       ;
;      - delay_pipeline[42][8]         ; 1                 ; 0       ;
;      - delay_pipeline[42][10]        ; 1                 ; 0       ;
;      - delay_pipeline[42][11]        ; 1                 ; 0       ;
;      - delay_pipeline[42][9]         ; 1                 ; 0       ;
;      - delay_pipeline[43][4]         ; 1                 ; 0       ;
;      - delay_pipeline[43][5]         ; 1                 ; 0       ;
;      - delay_pipeline[43][7]         ; 1                 ; 0       ;
;      - delay_pipeline[43][6]         ; 1                 ; 0       ;
;      - delay_pipeline[43][3]         ; 1                 ; 0       ;
;      - delay_pipeline[43][2]         ; 1                 ; 0       ;
;      - delay_pipeline[43][1]         ; 1                 ; 0       ;
;      - delay_pipeline[43][0]         ; 1                 ; 0       ;
;      - delay_pipeline[43][12]        ; 1                 ; 0       ;
;      - delay_pipeline[43][9]         ; 1                 ; 0       ;
;      - delay_pipeline[43][11]        ; 1                 ; 0       ;
;      - delay_pipeline[43][8]         ; 1                 ; 0       ;
;      - delay_pipeline[43][10]        ; 1                 ; 0       ;
;      - delay_pipeline[40][7]         ; 1                 ; 0       ;
;      - delay_pipeline[40][6]         ; 1                 ; 0       ;
;      - delay_pipeline[40][5]         ; 1                 ; 0       ;
;      - delay_pipeline[40][4]         ; 1                 ; 0       ;
;      - delay_pipeline[40][1]         ; 1                 ; 0       ;
;      - delay_pipeline[40][0]         ; 1                 ; 0       ;
;      - delay_pipeline[40][3]         ; 1                 ; 0       ;
;      - delay_pipeline[40][2]         ; 1                 ; 0       ;
;      - delay_pipeline[40][12]        ; 1                 ; 0       ;
;      - delay_pipeline[40][9]         ; 1                 ; 0       ;
;      - delay_pipeline[40][8]         ; 1                 ; 0       ;
;      - delay_pipeline[40][10]        ; 1                 ; 0       ;
;      - delay_pipeline[40][11]        ; 1                 ; 0       ;
;      - delay_pipeline[41][4]         ; 1                 ; 0       ;
;      - delay_pipeline[41][6]         ; 1                 ; 0       ;
;      - delay_pipeline[41][5]         ; 1                 ; 0       ;
;      - delay_pipeline[41][7]         ; 1                 ; 0       ;
;      - delay_pipeline[41][3]         ; 1                 ; 0       ;
;      - delay_pipeline[41][2]         ; 1                 ; 0       ;
;      - delay_pipeline[41][1]         ; 1                 ; 0       ;
;      - delay_pipeline[41][0]         ; 1                 ; 0       ;
;      - delay_pipeline[41][13]        ; 1                 ; 0       ;
;      - delay_pipeline[41][9]         ; 1                 ; 0       ;
;      - delay_pipeline[41][11]        ; 1                 ; 0       ;
;      - delay_pipeline[41][10]        ; 1                 ; 0       ;
;      - delay_pipeline[41][8]         ; 1                 ; 0       ;
;      - delay_pipeline[41][12]        ; 1                 ; 0       ;
;      - delay_pipeline[28][7]         ; 1                 ; 0       ;
;      - delay_pipeline[28][6]         ; 1                 ; 0       ;
;      - delay_pipeline[28][5]         ; 1                 ; 0       ;
;      - delay_pipeline[28][4]         ; 1                 ; 0       ;
;      - delay_pipeline[28][1]         ; 1                 ; 0       ;
;      - delay_pipeline[28][0]         ; 1                 ; 0       ;
;      - delay_pipeline[28][3]         ; 1                 ; 0       ;
;      - delay_pipeline[28][2]         ; 1                 ; 0       ;
;      - delay_pipeline[28][13]        ; 1                 ; 0       ;
;      - delay_pipeline[28][12]        ; 1                 ; 0       ;
;      - delay_pipeline[28][10]        ; 1                 ; 0       ;
;      - delay_pipeline[28][9]         ; 1                 ; 0       ;
;      - delay_pipeline[28][8]         ; 1                 ; 0       ;
;      - delay_pipeline[28][11]        ; 1                 ; 0       ;
;      - delay_pipeline[29][4]         ; 1                 ; 0       ;
;      - delay_pipeline[29][7]         ; 1                 ; 0       ;
;      - delay_pipeline[29][6]         ; 1                 ; 0       ;
;      - delay_pipeline[29][5]         ; 1                 ; 0       ;
;      - delay_pipeline[29][3]         ; 1                 ; 0       ;
;      - delay_pipeline[29][2]         ; 1                 ; 0       ;
;      - delay_pipeline[29][1]         ; 1                 ; 0       ;
;      - delay_pipeline[29][0]         ; 1                 ; 0       ;
;      - delay_pipeline[29][13]        ; 1                 ; 0       ;
;      - delay_pipeline[29][10]        ; 1                 ; 0       ;
;      - delay_pipeline[29][8]         ; 1                 ; 0       ;
;      - delay_pipeline[29][9]         ; 1                 ; 0       ;
;      - delay_pipeline[29][11]        ; 1                 ; 0       ;
;      - delay_pipeline[29][12]        ; 1                 ; 0       ;
;      - delay_pipeline[30][5]         ; 1                 ; 0       ;
;      - delay_pipeline[30][4]         ; 1                 ; 0       ;
;      - delay_pipeline[30][6]         ; 1                 ; 0       ;
;      - delay_pipeline[30][7]         ; 1                 ; 0       ;
;      - delay_pipeline[30][3]         ; 1                 ; 0       ;
;      - delay_pipeline[30][2]         ; 1                 ; 0       ;
;      - delay_pipeline[30][1]         ; 1                 ; 0       ;
;      - delay_pipeline[30][0]         ; 1                 ; 0       ;
;      - delay_pipeline[30][13]        ; 1                 ; 0       ;
;      - delay_pipeline[30][12]        ; 1                 ; 0       ;
;      - delay_pipeline[30][9]         ; 1                 ; 0       ;
;      - delay_pipeline[30][8]         ; 1                 ; 0       ;
;      - delay_pipeline[30][11]        ; 1                 ; 0       ;
;      - delay_pipeline[30][10]        ; 1                 ; 0       ;
;      - delay_pipeline[27][13]        ; 1                 ; 0       ;
;      - delay_pipeline[27][12]        ; 1                 ; 0       ;
;      - delay_pipeline[27][11]        ; 1                 ; 0       ;
;      - delay_pipeline[27][10]        ; 1                 ; 0       ;
;      - delay_pipeline[27][9]         ; 1                 ; 0       ;
;      - delay_pipeline[27][8]         ; 1                 ; 0       ;
;      - delay_pipeline[27][7]         ; 1                 ; 0       ;
;      - delay_pipeline[27][6]         ; 1                 ; 0       ;
;      - delay_pipeline[27][5]         ; 1                 ; 0       ;
;      - delay_pipeline[27][4]         ; 1                 ; 0       ;
;      - delay_pipeline[27][3]         ; 1                 ; 0       ;
;      - delay_pipeline[27][2]         ; 1                 ; 0       ;
;      - delay_pipeline[27][1]         ; 1                 ; 0       ;
;      - delay_pipeline[27][0]         ; 1                 ; 0       ;
;      - delay_pipeline[26][12]        ; 1                 ; 0       ;
;      - delay_pipeline[26][11]        ; 1                 ; 0       ;
;      - delay_pipeline[26][10]        ; 1                 ; 0       ;
;      - delay_pipeline[26][9]         ; 1                 ; 0       ;
;      - delay_pipeline[26][8]         ; 1                 ; 0       ;
;      - delay_pipeline[26][7]         ; 1                 ; 0       ;
;      - delay_pipeline[26][6]         ; 1                 ; 0       ;
;      - delay_pipeline[26][5]         ; 1                 ; 0       ;
;      - delay_pipeline[26][4]         ; 1                 ; 0       ;
;      - delay_pipeline[26][3]         ; 1                 ; 0       ;
;      - delay_pipeline[26][2]         ; 1                 ; 0       ;
;      - delay_pipeline[26][1]         ; 1                 ; 0       ;
;      - delay_pipeline[26][0]         ; 1                 ; 0       ;
;      - delay_pipeline[23][7]         ; 1                 ; 0       ;
;      - delay_pipeline[23][6]         ; 1                 ; 0       ;
;      - delay_pipeline[23][5]         ; 1                 ; 0       ;
;      - delay_pipeline[23][4]         ; 1                 ; 0       ;
;      - delay_pipeline[23][3]         ; 1                 ; 0       ;
;      - delay_pipeline[23][2]         ; 1                 ; 0       ;
;      - delay_pipeline[23][1]         ; 1                 ; 0       ;
;      - delay_pipeline[23][0]         ; 1                 ; 0       ;
;      - delay_pipeline[23][13]        ; 1                 ; 0       ;
;      - delay_pipeline[23][9]         ; 1                 ; 0       ;
;      - delay_pipeline[23][11]        ; 1                 ; 0       ;
;      - delay_pipeline[23][10]        ; 1                 ; 0       ;
;      - delay_pipeline[23][8]         ; 1                 ; 0       ;
;      - delay_pipeline[23][12]        ; 1                 ; 0       ;
;      - delay_pipeline[24][7]         ; 1                 ; 0       ;
;      - delay_pipeline[24][6]         ; 1                 ; 0       ;
;      - delay_pipeline[24][5]         ; 1                 ; 0       ;
;      - delay_pipeline[24][4]         ; 1                 ; 0       ;
;      - delay_pipeline[24][3]         ; 1                 ; 0       ;
;      - delay_pipeline[24][2]         ; 1                 ; 0       ;
;      - delay_pipeline[24][1]         ; 1                 ; 0       ;
;      - delay_pipeline[24][0]         ; 1                 ; 0       ;
;      - delay_pipeline[24][13]        ; 1                 ; 0       ;
;      - delay_pipeline[24][11]        ; 1                 ; 0       ;
;      - delay_pipeline[24][10]        ; 1                 ; 0       ;
;      - delay_pipeline[24][8]         ; 1                 ; 0       ;
;      - delay_pipeline[24][9]         ; 1                 ; 0       ;
;      - delay_pipeline[24][12]        ; 1                 ; 0       ;
;      - delay_pipeline[19][13]        ; 1                 ; 0       ;
;      - delay_pipeline[19][12]        ; 1                 ; 0       ;
;      - delay_pipeline[19][11]        ; 1                 ; 0       ;
;      - delay_pipeline[19][10]        ; 1                 ; 0       ;
;      - delay_pipeline[19][9]         ; 1                 ; 0       ;
;      - delay_pipeline[19][8]         ; 1                 ; 0       ;
;      - delay_pipeline[19][7]         ; 1                 ; 0       ;
;      - delay_pipeline[19][6]         ; 1                 ; 0       ;
;      - delay_pipeline[19][5]         ; 1                 ; 0       ;
;      - delay_pipeline[19][4]         ; 1                 ; 0       ;
;      - delay_pipeline[19][3]         ; 1                 ; 0       ;
;      - delay_pipeline[19][2]         ; 1                 ; 0       ;
;      - delay_pipeline[19][1]         ; 1                 ; 0       ;
;      - delay_pipeline[19][0]         ; 1                 ; 0       ;
;      - delay_pipeline[18][7]         ; 1                 ; 0       ;
;      - delay_pipeline[18][4]         ; 1                 ; 0       ;
;      - delay_pipeline[18][6]         ; 1                 ; 0       ;
;      - delay_pipeline[18][5]         ; 1                 ; 0       ;
;      - delay_pipeline[18][3]         ; 1                 ; 0       ;
;      - delay_pipeline[18][2]         ; 1                 ; 0       ;
;      - delay_pipeline[18][1]         ; 1                 ; 0       ;
;      - delay_pipeline[18][0]         ; 1                 ; 0       ;
;      - delay_pipeline[18][13]        ; 1                 ; 0       ;
;      - delay_pipeline[18][11]        ; 1                 ; 0       ;
;      - delay_pipeline[18][8]         ; 1                 ; 0       ;
;      - delay_pipeline[18][9]         ; 1                 ; 0       ;
;      - delay_pipeline[18][10]        ; 1                 ; 0       ;
;      - delay_pipeline[18][12]        ; 1                 ; 0       ;
;      - delay_pipeline[16][7]         ; 1                 ; 0       ;
;      - delay_pipeline[16][6]         ; 1                 ; 0       ;
;      - delay_pipeline[16][5]         ; 1                 ; 0       ;
;      - delay_pipeline[16][4]         ; 1                 ; 0       ;
;      - delay_pipeline[16][3]         ; 1                 ; 0       ;
;      - delay_pipeline[16][2]         ; 1                 ; 0       ;
;      - delay_pipeline[16][1]         ; 1                 ; 0       ;
;      - delay_pipeline[16][0]         ; 1                 ; 0       ;
;      - delay_pipeline[16][13]        ; 1                 ; 0       ;
;      - delay_pipeline[16][12]        ; 1                 ; 0       ;
;      - delay_pipeline[16][8]         ; 1                 ; 0       ;
;      - delay_pipeline[16][11]        ; 1                 ; 0       ;
;      - delay_pipeline[16][9]         ; 1                 ; 0       ;
;      - delay_pipeline[16][10]        ; 1                 ; 0       ;
;      - delay_pipeline[17][7]         ; 1                 ; 0       ;
;      - delay_pipeline[17][6]         ; 1                 ; 0       ;
;      - delay_pipeline[17][5]         ; 1                 ; 0       ;
;      - delay_pipeline[17][4]         ; 1                 ; 0       ;
;      - delay_pipeline[17][3]         ; 1                 ; 0       ;
;      - delay_pipeline[17][2]         ; 1                 ; 0       ;
;      - delay_pipeline[17][1]         ; 1                 ; 0       ;
;      - delay_pipeline[17][0]         ; 1                 ; 0       ;
;      - delay_pipeline[17][13]        ; 1                 ; 0       ;
;      - delay_pipeline[17][12]        ; 1                 ; 0       ;
;      - delay_pipeline[17][9]         ; 1                 ; 0       ;
;      - delay_pipeline[17][8]         ; 1                 ; 0       ;
;      - delay_pipeline[17][11]        ; 1                 ; 0       ;
;      - delay_pipeline[17][10]        ; 1                 ; 0       ;
;      - delay_pipeline[20][13]        ; 1                 ; 0       ;
;      - delay_pipeline[20][12]        ; 1                 ; 0       ;
;      - delay_pipeline[20][11]        ; 1                 ; 0       ;
;      - delay_pipeline[20][10]        ; 1                 ; 0       ;
;      - delay_pipeline[20][9]         ; 1                 ; 0       ;
;      - delay_pipeline[20][8]         ; 1                 ; 0       ;
;      - delay_pipeline[20][7]         ; 1                 ; 0       ;
;      - delay_pipeline[20][6]         ; 1                 ; 0       ;
;      - delay_pipeline[20][5]         ; 1                 ; 0       ;
;      - delay_pipeline[20][4]         ; 1                 ; 0       ;
;      - delay_pipeline[20][3]         ; 1                 ; 0       ;
;      - delay_pipeline[20][2]         ; 1                 ; 0       ;
;      - delay_pipeline[20][1]         ; 1                 ; 0       ;
;      - delay_pipeline[20][0]         ; 1                 ; 0       ;
;      - delay_pipeline[9][13]         ; 1                 ; 0       ;
;      - delay_pipeline[9][12]         ; 1                 ; 0       ;
;      - delay_pipeline[9][11]         ; 1                 ; 0       ;
;      - delay_pipeline[9][10]         ; 1                 ; 0       ;
;      - delay_pipeline[9][9]          ; 1                 ; 0       ;
;      - delay_pipeline[9][8]          ; 1                 ; 0       ;
;      - delay_pipeline[9][7]          ; 1                 ; 0       ;
;      - delay_pipeline[9][6]          ; 1                 ; 0       ;
;      - delay_pipeline[9][5]          ; 1                 ; 0       ;
;      - delay_pipeline[9][4]          ; 1                 ; 0       ;
;      - delay_pipeline[9][3]          ; 1                 ; 0       ;
;      - delay_pipeline[9][2]          ; 1                 ; 0       ;
;      - delay_pipeline[9][1]          ; 1                 ; 0       ;
;      - delay_pipeline[9][0]          ; 1                 ; 0       ;
;      - delay_pipeline[7][13]         ; 1                 ; 0       ;
;      - delay_pipeline[7][12]         ; 1                 ; 0       ;
;      - delay_pipeline[7][11]         ; 1                 ; 0       ;
;      - delay_pipeline[7][10]         ; 1                 ; 0       ;
;      - delay_pipeline[7][9]          ; 1                 ; 0       ;
;      - delay_pipeline[7][8]          ; 1                 ; 0       ;
;      - delay_pipeline[7][7]          ; 1                 ; 0       ;
;      - delay_pipeline[7][6]          ; 1                 ; 0       ;
;      - delay_pipeline[7][5]          ; 1                 ; 0       ;
;      - delay_pipeline[7][4]          ; 1                 ; 0       ;
;      - delay_pipeline[7][3]          ; 1                 ; 0       ;
;      - delay_pipeline[7][2]          ; 1                 ; 0       ;
;      - delay_pipeline[7][1]          ; 1                 ; 0       ;
;      - delay_pipeline[7][0]          ; 1                 ; 0       ;
;      - delay_pipeline[2][13]         ; 1                 ; 0       ;
;      - delay_pipeline[2][12]         ; 1                 ; 0       ;
;      - delay_pipeline[2][11]         ; 1                 ; 0       ;
;      - delay_pipeline[2][10]         ; 1                 ; 0       ;
;      - delay_pipeline[2][9]          ; 1                 ; 0       ;
;      - delay_pipeline[2][8]          ; 1                 ; 0       ;
;      - delay_pipeline[2][7]          ; 1                 ; 0       ;
;      - delay_pipeline[2][6]          ; 1                 ; 0       ;
;      - delay_pipeline[2][5]          ; 1                 ; 0       ;
;      - delay_pipeline[2][4]          ; 1                 ; 0       ;
;      - delay_pipeline[2][3]          ; 1                 ; 0       ;
;      - delay_pipeline[2][2]          ; 1                 ; 0       ;
;      - delay_pipeline[2][1]          ; 1                 ; 0       ;
;      - delay_pipeline[2][0]          ; 1                 ; 0       ;
;      - delay_pipeline[0][13]         ; 1                 ; 0       ;
;      - delay_pipeline[0][12]         ; 1                 ; 0       ;
;      - delay_pipeline[0][11]         ; 1                 ; 0       ;
;      - delay_pipeline[0][10]         ; 1                 ; 0       ;
;      - delay_pipeline[0][9]          ; 1                 ; 0       ;
;      - delay_pipeline[0][8]          ; 1                 ; 0       ;
;      - delay_pipeline[0][7]          ; 1                 ; 0       ;
;      - delay_pipeline[0][6]          ; 1                 ; 0       ;
;      - delay_pipeline[0][5]          ; 1                 ; 0       ;
;      - delay_pipeline[0][4]          ; 1                 ; 0       ;
;      - delay_pipeline[0][3]          ; 1                 ; 0       ;
;      - delay_pipeline[0][2]          ; 1                 ; 0       ;
;      - delay_pipeline[0][1]          ; 1                 ; 0       ;
;      - delay_pipeline[0][0]          ; 1                 ; 0       ;
;      - delay_pipeline[1][13]         ; 1                 ; 0       ;
;      - delay_pipeline[1][12]         ; 1                 ; 0       ;
;      - delay_pipeline[1][11]         ; 1                 ; 0       ;
;      - delay_pipeline[1][10]         ; 1                 ; 0       ;
;      - delay_pipeline[1][9]          ; 1                 ; 0       ;
;      - delay_pipeline[1][8]          ; 1                 ; 0       ;
;      - delay_pipeline[1][7]          ; 1                 ; 0       ;
;      - delay_pipeline[1][6]          ; 1                 ; 0       ;
;      - delay_pipeline[1][5]          ; 1                 ; 0       ;
;      - delay_pipeline[1][4]          ; 1                 ; 0       ;
;      - delay_pipeline[1][3]          ; 1                 ; 0       ;
;      - delay_pipeline[1][2]          ; 1                 ; 0       ;
;      - delay_pipeline[1][1]          ; 1                 ; 0       ;
;      - delay_pipeline[1][0]          ; 1                 ; 0       ;
;      - delay_pipeline[3][11]         ; 1                 ; 0       ;
;      - delay_pipeline[3][10]         ; 1                 ; 0       ;
;      - delay_pipeline[3][9]          ; 1                 ; 0       ;
;      - delay_pipeline[3][8]          ; 1                 ; 0       ;
;      - delay_pipeline[3][7]          ; 1                 ; 0       ;
;      - delay_pipeline[3][6]          ; 1                 ; 0       ;
;      - delay_pipeline[3][5]          ; 1                 ; 0       ;
;      - delay_pipeline[3][4]          ; 1                 ; 0       ;
;      - delay_pipeline[3][3]          ; 1                 ; 0       ;
;      - delay_pipeline[3][2]          ; 1                 ; 0       ;
;      - delay_pipeline[3][1]          ; 1                 ; 0       ;
;      - delay_pipeline[3][0]          ; 1                 ; 0       ;
;      - delay_pipeline[4][13]         ; 1                 ; 0       ;
;      - delay_pipeline[4][12]         ; 1                 ; 0       ;
;      - delay_pipeline[4][11]         ; 1                 ; 0       ;
;      - delay_pipeline[4][10]         ; 1                 ; 0       ;
;      - delay_pipeline[4][9]          ; 1                 ; 0       ;
;      - delay_pipeline[4][8]          ; 1                 ; 0       ;
;      - delay_pipeline[4][7]          ; 1                 ; 0       ;
;      - delay_pipeline[4][6]          ; 1                 ; 0       ;
;      - delay_pipeline[4][5]          ; 1                 ; 0       ;
;      - delay_pipeline[4][4]          ; 1                 ; 0       ;
;      - delay_pipeline[4][3]          ; 1                 ; 0       ;
;      - delay_pipeline[4][2]          ; 1                 ; 0       ;
;      - delay_pipeline[4][1]          ; 1                 ; 0       ;
;      - delay_pipeline[4][0]          ; 1                 ; 0       ;
;      - delay_pipeline[5][13]         ; 1                 ; 0       ;
;      - delay_pipeline[5][12]         ; 1                 ; 0       ;
;      - delay_pipeline[5][11]         ; 1                 ; 0       ;
;      - delay_pipeline[5][10]         ; 1                 ; 0       ;
;      - delay_pipeline[5][9]          ; 1                 ; 0       ;
;      - delay_pipeline[5][8]          ; 1                 ; 0       ;
;      - delay_pipeline[5][7]          ; 1                 ; 0       ;
;      - delay_pipeline[5][6]          ; 1                 ; 0       ;
;      - delay_pipeline[5][5]          ; 1                 ; 0       ;
;      - delay_pipeline[5][4]          ; 1                 ; 0       ;
;      - delay_pipeline[5][3]          ; 1                 ; 0       ;
;      - delay_pipeline[5][2]          ; 1                 ; 0       ;
;      - delay_pipeline[5][1]          ; 1                 ; 0       ;
;      - delay_pipeline[5][0]          ; 1                 ; 0       ;
;      - delay_pipeline[6][13]         ; 1                 ; 0       ;
;      - delay_pipeline[6][12]         ; 1                 ; 0       ;
;      - delay_pipeline[6][11]         ; 1                 ; 0       ;
;      - delay_pipeline[6][10]         ; 1                 ; 0       ;
;      - delay_pipeline[6][9]          ; 1                 ; 0       ;
;      - delay_pipeline[6][8]          ; 1                 ; 0       ;
;      - delay_pipeline[6][7]          ; 1                 ; 0       ;
;      - delay_pipeline[6][6]          ; 1                 ; 0       ;
;      - delay_pipeline[6][5]          ; 1                 ; 0       ;
;      - delay_pipeline[6][4]          ; 1                 ; 0       ;
;      - delay_pipeline[6][3]          ; 1                 ; 0       ;
;      - delay_pipeline[6][2]          ; 1                 ; 0       ;
;      - delay_pipeline[6][1]          ; 1                 ; 0       ;
;      - delay_pipeline[6][0]          ; 1                 ; 0       ;
;      - delay_pipeline[8][11]         ; 1                 ; 0       ;
;      - delay_pipeline[8][10]         ; 1                 ; 0       ;
;      - delay_pipeline[8][9]          ; 1                 ; 0       ;
;      - delay_pipeline[8][8]          ; 1                 ; 0       ;
;      - delay_pipeline[8][7]          ; 1                 ; 0       ;
;      - delay_pipeline[8][6]          ; 1                 ; 0       ;
;      - delay_pipeline[8][5]          ; 1                 ; 0       ;
;      - delay_pipeline[8][4]          ; 1                 ; 0       ;
;      - delay_pipeline[8][3]          ; 1                 ; 0       ;
;      - delay_pipeline[8][2]          ; 1                 ; 0       ;
;      - delay_pipeline[8][1]          ; 1                 ; 0       ;
;      - delay_pipeline[8][0]          ; 1                 ; 0       ;
;      - delay_pipeline[10][13]        ; 1                 ; 0       ;
;      - delay_pipeline[10][12]        ; 1                 ; 0       ;
;      - delay_pipeline[10][11]        ; 1                 ; 0       ;
;      - delay_pipeline[10][10]        ; 1                 ; 0       ;
;      - delay_pipeline[10][9]         ; 1                 ; 0       ;
;      - delay_pipeline[10][8]         ; 1                 ; 0       ;
;      - delay_pipeline[10][7]         ; 1                 ; 0       ;
;      - delay_pipeline[10][6]         ; 1                 ; 0       ;
;      - delay_pipeline[10][5]         ; 1                 ; 0       ;
;      - delay_pipeline[10][4]         ; 1                 ; 0       ;
;      - delay_pipeline[10][3]         ; 1                 ; 0       ;
;      - delay_pipeline[10][2]         ; 1                 ; 0       ;
;      - delay_pipeline[10][1]         ; 1                 ; 0       ;
;      - delay_pipeline[10][0]         ; 1                 ; 0       ;
;      - delay_pipeline[11][12]        ; 1                 ; 0       ;
;      - delay_pipeline[11][11]        ; 1                 ; 0       ;
;      - delay_pipeline[11][10]        ; 1                 ; 0       ;
;      - delay_pipeline[11][9]         ; 1                 ; 0       ;
;      - delay_pipeline[11][8]         ; 1                 ; 0       ;
;      - delay_pipeline[11][7]         ; 1                 ; 0       ;
;      - delay_pipeline[11][6]         ; 1                 ; 0       ;
;      - delay_pipeline[11][5]         ; 1                 ; 0       ;
;      - delay_pipeline[11][4]         ; 1                 ; 0       ;
;      - delay_pipeline[11][3]         ; 1                 ; 0       ;
;      - delay_pipeline[11][2]         ; 1                 ; 0       ;
;      - delay_pipeline[11][1]         ; 1                 ; 0       ;
;      - delay_pipeline[11][0]         ; 1                 ; 0       ;
;      - delay_pipeline[12][12]        ; 1                 ; 0       ;
;      - delay_pipeline[12][11]        ; 1                 ; 0       ;
;      - delay_pipeline[12][10]        ; 1                 ; 0       ;
;      - delay_pipeline[12][9]         ; 1                 ; 0       ;
;      - delay_pipeline[12][8]         ; 1                 ; 0       ;
;      - delay_pipeline[12][7]         ; 1                 ; 0       ;
;      - delay_pipeline[12][6]         ; 1                 ; 0       ;
;      - delay_pipeline[12][5]         ; 1                 ; 0       ;
;      - delay_pipeline[12][4]         ; 1                 ; 0       ;
;      - delay_pipeline[12][3]         ; 1                 ; 0       ;
;      - delay_pipeline[12][2]         ; 1                 ; 0       ;
;      - delay_pipeline[12][1]         ; 1                 ; 0       ;
;      - delay_pipeline[12][0]         ; 1                 ; 0       ;
;      - delay_pipeline[13][10]        ; 1                 ; 0       ;
;      - delay_pipeline[13][12]        ; 1                 ; 0       ;
;      - delay_pipeline[13][9]         ; 1                 ; 0       ;
;      - delay_pipeline[13][11]        ; 1                 ; 0       ;
;      - delay_pipeline[13][8]         ; 1                 ; 0       ;
;      - delay_pipeline[13][7]         ; 1                 ; 0       ;
;      - delay_pipeline[13][6]         ; 1                 ; 0       ;
;      - delay_pipeline[13][5]         ; 1                 ; 0       ;
;      - delay_pipeline[13][4]         ; 1                 ; 0       ;
;      - delay_pipeline[13][3]         ; 1                 ; 0       ;
;      - delay_pipeline[13][2]         ; 1                 ; 0       ;
;      - delay_pipeline[13][1]         ; 1                 ; 0       ;
;      - delay_pipeline[13][0]         ; 1                 ; 0       ;
;      - delay_pipeline[14][12]        ; 1                 ; 0       ;
;      - delay_pipeline[14][11]        ; 1                 ; 0       ;
;      - delay_pipeline[14][10]        ; 1                 ; 0       ;
;      - delay_pipeline[14][9]         ; 1                 ; 0       ;
;      - delay_pipeline[14][8]         ; 1                 ; 0       ;
;      - delay_pipeline[14][7]         ; 1                 ; 0       ;
;      - delay_pipeline[14][6]         ; 1                 ; 0       ;
;      - delay_pipeline[14][5]         ; 1                 ; 0       ;
;      - delay_pipeline[14][4]         ; 1                 ; 0       ;
;      - delay_pipeline[14][3]         ; 1                 ; 0       ;
;      - delay_pipeline[14][2]         ; 1                 ; 0       ;
;      - delay_pipeline[14][1]         ; 1                 ; 0       ;
;      - delay_pipeline[14][0]         ; 1                 ; 0       ;
;      - delay_pipeline[15][5]         ; 1                 ; 0       ;
;      - delay_pipeline[15][7]         ; 1                 ; 0       ;
;      - delay_pipeline[15][6]         ; 1                 ; 0       ;
;      - delay_pipeline[15][4]         ; 1                 ; 0       ;
;      - delay_pipeline[15][3]         ; 1                 ; 0       ;
;      - delay_pipeline[15][2]         ; 1                 ; 0       ;
;      - delay_pipeline[15][1]         ; 1                 ; 0       ;
;      - delay_pipeline[15][0]         ; 1                 ; 0       ;
;      - delay_pipeline[15][13]        ; 1                 ; 0       ;
;      - delay_pipeline[15][12]        ; 1                 ; 0       ;
;      - delay_pipeline[15][11]        ; 1                 ; 0       ;
;      - delay_pipeline[15][10]        ; 1                 ; 0       ;
;      - delay_pipeline[15][8]         ; 1                 ; 0       ;
;      - delay_pipeline[15][9]         ; 1                 ; 0       ;
;      - delay_pipeline[21][12]        ; 1                 ; 0       ;
;      - delay_pipeline[21][11]        ; 1                 ; 0       ;
;      - delay_pipeline[21][10]        ; 1                 ; 0       ;
;      - delay_pipeline[21][9]         ; 1                 ; 0       ;
;      - delay_pipeline[21][8]         ; 1                 ; 0       ;
;      - delay_pipeline[21][7]         ; 1                 ; 0       ;
;      - delay_pipeline[21][6]         ; 1                 ; 0       ;
;      - delay_pipeline[21][5]         ; 1                 ; 0       ;
;      - delay_pipeline[21][4]         ; 1                 ; 0       ;
;      - delay_pipeline[21][3]         ; 1                 ; 0       ;
;      - delay_pipeline[21][2]         ; 1                 ; 0       ;
;      - delay_pipeline[21][1]         ; 1                 ; 0       ;
;      - delay_pipeline[21][0]         ; 1                 ; 0       ;
;      - delay_pipeline[22][7]         ; 1                 ; 0       ;
;      - delay_pipeline[22][6]         ; 1                 ; 0       ;
;      - delay_pipeline[22][5]         ; 1                 ; 0       ;
;      - delay_pipeline[22][4]         ; 1                 ; 0       ;
;      - delay_pipeline[22][3]         ; 1                 ; 0       ;
;      - delay_pipeline[22][2]         ; 1                 ; 0       ;
;      - delay_pipeline[22][1]         ; 1                 ; 0       ;
;      - delay_pipeline[22][0]         ; 1                 ; 0       ;
;      - delay_pipeline[22][12]        ; 1                 ; 0       ;
;      - delay_pipeline[22][10]        ; 1                 ; 0       ;
;      - delay_pipeline[22][9]         ; 1                 ; 0       ;
;      - delay_pipeline[22][11]        ; 1                 ; 0       ;
;      - delay_pipeline[22][8]         ; 1                 ; 0       ;
;      - delay_pipeline[25][11]        ; 1                 ; 0       ;
;      - delay_pipeline[25][10]        ; 1                 ; 0       ;
;      - delay_pipeline[25][9]         ; 1                 ; 0       ;
;      - delay_pipeline[25][8]         ; 1                 ; 0       ;
;      - delay_pipeline[25][7]         ; 1                 ; 0       ;
;      - delay_pipeline[25][6]         ; 1                 ; 0       ;
;      - delay_pipeline[25][5]         ; 1                 ; 0       ;
;      - delay_pipeline[25][4]         ; 1                 ; 0       ;
;      - delay_pipeline[25][3]         ; 1                 ; 0       ;
;      - delay_pipeline[25][2]         ; 1                 ; 0       ;
;      - delay_pipeline[25][1]         ; 1                 ; 0       ;
;      - delay_pipeline[25][0]         ; 1                 ; 0       ;
;      - delay_pipeline[31][7]         ; 1                 ; 0       ;
;      - delay_pipeline[31][10]        ; 1                 ; 0       ;
;      - delay_pipeline[31][6]         ; 1                 ; 0       ;
;      - delay_pipeline[31][9]         ; 1                 ; 0       ;
;      - delay_pipeline[31][5]         ; 1                 ; 0       ;
;      - delay_pipeline[31][8]         ; 1                 ; 0       ;
;      - delay_pipeline[31][4]         ; 1                 ; 0       ;
;      - delay_pipeline[31][3]         ; 1                 ; 0       ;
;      - delay_pipeline[31][2]         ; 1                 ; 0       ;
;      - delay_pipeline[31][1]         ; 1                 ; 0       ;
;      - delay_pipeline[31][0]         ; 1                 ; 0       ;
;      - delay_pipeline[32][7]         ; 1                 ; 0       ;
;      - delay_pipeline[32][11]        ; 1                 ; 0       ;
;      - delay_pipeline[32][6]         ; 1                 ; 0       ;
;      - delay_pipeline[32][10]        ; 1                 ; 0       ;
;      - delay_pipeline[32][5]         ; 1                 ; 0       ;
;      - delay_pipeline[32][9]         ; 1                 ; 0       ;
;      - delay_pipeline[32][4]         ; 1                 ; 0       ;
;      - delay_pipeline[32][8]         ; 1                 ; 0       ;
;      - delay_pipeline[32][3]         ; 1                 ; 0       ;
;      - delay_pipeline[32][2]         ; 1                 ; 0       ;
;      - delay_pipeline[32][1]         ; 1                 ; 0       ;
;      - delay_pipeline[32][0]         ; 1                 ; 0       ;
;      - delay_pipeline[33][5]         ; 1                 ; 0       ;
;      - delay_pipeline[33][4]         ; 1                 ; 0       ;
;      - delay_pipeline[33][6]         ; 1                 ; 0       ;
;      - delay_pipeline[33][7]         ; 1                 ; 0       ;
;      - delay_pipeline[33][3]         ; 1                 ; 0       ;
;      - delay_pipeline[33][2]         ; 1                 ; 0       ;
;      - delay_pipeline[33][1]         ; 1                 ; 0       ;
;      - delay_pipeline[33][0]         ; 1                 ; 0       ;
;      - delay_pipeline[33][13]        ; 1                 ; 0       ;
;      - delay_pipeline[33][12]        ; 1                 ; 0       ;
;      - delay_pipeline[33][11]        ; 1                 ; 0       ;
;      - delay_pipeline[33][10]        ; 1                 ; 0       ;
;      - delay_pipeline[33][9]         ; 1                 ; 0       ;
;      - delay_pipeline[33][8]         ; 1                 ; 0       ;
;      - delay_pipeline[34][5]         ; 1                 ; 0       ;
;      - delay_pipeline[34][4]         ; 1                 ; 0       ;
;      - delay_pipeline[34][6]         ; 1                 ; 0       ;
;      - delay_pipeline[34][7]         ; 1                 ; 0       ;
;      - delay_pipeline[34][3]         ; 1                 ; 0       ;
;      - delay_pipeline[34][2]         ; 1                 ; 0       ;
;      - delay_pipeline[34][1]         ; 1                 ; 0       ;
;      - delay_pipeline[34][0]         ; 1                 ; 0       ;
;      - delay_pipeline[34][13]        ; 1                 ; 0       ;
;      - delay_pipeline[34][12]        ; 1                 ; 0       ;
;      - delay_pipeline[34][10]        ; 1                 ; 0       ;
;      - delay_pipeline[34][9]         ; 1                 ; 0       ;
;      - delay_pipeline[34][8]         ; 1                 ; 0       ;
;      - delay_pipeline[34][11]        ; 1                 ; 0       ;
;      - delay_pipeline[35][9]         ; 1                 ; 0       ;
;      - delay_pipeline[35][8]         ; 1                 ; 0       ;
;      - delay_pipeline[35][7]         ; 1                 ; 0       ;
;      - delay_pipeline[35][6]         ; 1                 ; 0       ;
;      - delay_pipeline[35][5]         ; 1                 ; 0       ;
;      - delay_pipeline[35][4]         ; 1                 ; 0       ;
;      - delay_pipeline[35][3]         ; 1                 ; 0       ;
;      - delay_pipeline[35][2]         ; 1                 ; 0       ;
;      - delay_pipeline[35][1]         ; 1                 ; 0       ;
;      - delay_pipeline[35][0]         ; 1                 ; 0       ;
;      - delay_pipeline[36][12]        ; 1                 ; 0       ;
;      - delay_pipeline[36][11]        ; 1                 ; 0       ;
;      - delay_pipeline[36][10]        ; 1                 ; 0       ;
;      - delay_pipeline[36][9]         ; 1                 ; 0       ;
;      - delay_pipeline[36][8]         ; 1                 ; 0       ;
;      - delay_pipeline[36][7]         ; 1                 ; 0       ;
;      - delay_pipeline[36][6]         ; 1                 ; 0       ;
;      - delay_pipeline[36][5]         ; 1                 ; 0       ;
;      - delay_pipeline[36][4]         ; 1                 ; 0       ;
;      - delay_pipeline[36][3]         ; 1                 ; 0       ;
;      - delay_pipeline[36][2]         ; 1                 ; 0       ;
;      - delay_pipeline[36][1]         ; 1                 ; 0       ;
;      - delay_pipeline[36][0]         ; 1                 ; 0       ;
;      - delay_pipeline[37][9]         ; 1                 ; 0       ;
;      - delay_pipeline[37][12]        ; 1                 ; 0       ;
;      - delay_pipeline[37][8]         ; 1                 ; 0       ;
;      - delay_pipeline[37][11]        ; 1                 ; 0       ;
;      - delay_pipeline[37][7]         ; 1                 ; 0       ;
;      - delay_pipeline[37][10]        ; 1                 ; 0       ;
;      - delay_pipeline[37][6]         ; 1                 ; 0       ;
;      - delay_pipeline[37][5]         ; 1                 ; 0       ;
;      - delay_pipeline[37][4]         ; 1                 ; 0       ;
;      - delay_pipeline[37][3]         ; 1                 ; 0       ;
;      - delay_pipeline[37][2]         ; 1                 ; 0       ;
;      - delay_pipeline[37][1]         ; 1                 ; 0       ;
;      - delay_pipeline[37][0]         ; 1                 ; 0       ;
;      - delay_pipeline[38][10]        ; 1                 ; 0       ;
;      - delay_pipeline[38][12]        ; 1                 ; 0       ;
;      - delay_pipeline[38][9]         ; 1                 ; 0       ;
;      - delay_pipeline[38][11]        ; 1                 ; 0       ;
;      - delay_pipeline[38][8]         ; 1                 ; 0       ;
;      - delay_pipeline[38][7]         ; 1                 ; 0       ;
;      - delay_pipeline[38][6]         ; 1                 ; 0       ;
;      - delay_pipeline[38][5]         ; 1                 ; 0       ;
;      - delay_pipeline[38][4]         ; 1                 ; 0       ;
;      - delay_pipeline[38][3]         ; 1                 ; 0       ;
;      - delay_pipeline[38][2]         ; 1                 ; 0       ;
;      - delay_pipeline[38][1]         ; 1                 ; 0       ;
;      - delay_pipeline[38][0]         ; 1                 ; 0       ;
;      - delay_pipeline[39][5]         ; 1                 ; 0       ;
;      - delay_pipeline[39][7]         ; 1                 ; 0       ;
;      - delay_pipeline[39][6]         ; 1                 ; 0       ;
;      - delay_pipeline[39][4]         ; 1                 ; 0       ;
;      - delay_pipeline[39][3]         ; 1                 ; 0       ;
;      - delay_pipeline[39][2]         ; 1                 ; 0       ;
;      - delay_pipeline[39][1]         ; 1                 ; 0       ;
;      - delay_pipeline[39][0]         ; 1                 ; 0       ;
;      - delay_pipeline[39][12]        ; 1                 ; 0       ;
;      - delay_pipeline[39][8]         ; 1                 ; 0       ;
;      - delay_pipeline[39][11]        ; 1                 ; 0       ;
;      - delay_pipeline[39][9]         ; 1                 ; 0       ;
;      - delay_pipeline[39][10]        ; 1                 ; 0       ;
;      - delay_pipeline[60][7]         ; 1                 ; 0       ;
;      - delay_pipeline[60][6]         ; 1                 ; 0       ;
;      - delay_pipeline[60][5]         ; 1                 ; 0       ;
;      - delay_pipeline[60][4]         ; 1                 ; 0       ;
;      - delay_pipeline[60][1]         ; 1                 ; 0       ;
;      - delay_pipeline[60][0]         ; 1                 ; 0       ;
;      - delay_pipeline[60][3]         ; 1                 ; 0       ;
;      - delay_pipeline[60][2]         ; 1                 ; 0       ;
;      - delay_pipeline[60][12]        ; 1                 ; 0       ;
;      - delay_pipeline[60][9]         ; 1                 ; 0       ;
;      - delay_pipeline[60][8]         ; 1                 ; 0       ;
;      - delay_pipeline[60][10]        ; 1                 ; 0       ;
;      - delay_pipeline[60][11]        ; 1                 ; 0       ;
;      - delay_pipeline[61][5]         ; 1                 ; 0       ;
;      - delay_pipeline[61][7]         ; 1                 ; 0       ;
;      - delay_pipeline[61][6]         ; 1                 ; 0       ;
;      - delay_pipeline[61][4]         ; 1                 ; 0       ;
;      - delay_pipeline[61][3]         ; 1                 ; 0       ;
;      - delay_pipeline[61][2]         ; 1                 ; 0       ;
;      - delay_pipeline[61][1]         ; 1                 ; 0       ;
;      - delay_pipeline[61][0]         ; 1                 ; 0       ;
;      - delay_pipeline[61][12]        ; 1                 ; 0       ;
;      - delay_pipeline[61][8]         ; 1                 ; 0       ;
;      - delay_pipeline[61][11]        ; 1                 ; 0       ;
;      - delay_pipeline[61][9]         ; 1                 ; 0       ;
;      - delay_pipeline[61][10]        ; 1                 ; 0       ;
;      - delay_pipeline[58][6]         ; 1                 ; 0       ;
;      - delay_pipeline[58][7]         ; 1                 ; 0       ;
;      - delay_pipeline[58][5]         ; 1                 ; 0       ;
;      - delay_pipeline[58][4]         ; 1                 ; 0       ;
;      - delay_pipeline[58][3]         ; 1                 ; 0       ;
;      - delay_pipeline[58][2]         ; 1                 ; 0       ;
;      - delay_pipeline[58][1]         ; 1                 ; 0       ;
;      - delay_pipeline[58][0]         ; 1                 ; 0       ;
;      - delay_pipeline[58][12]        ; 1                 ; 0       ;
;      - delay_pipeline[58][8]         ; 1                 ; 0       ;
;      - delay_pipeline[58][10]        ; 1                 ; 0       ;
;      - delay_pipeline[58][11]        ; 1                 ; 0       ;
;      - delay_pipeline[58][9]         ; 1                 ; 0       ;
;      - delay_pipeline[59][4]         ; 1                 ; 0       ;
;      - delay_pipeline[59][6]         ; 1                 ; 0       ;
;      - delay_pipeline[59][5]         ; 1                 ; 0       ;
;      - delay_pipeline[59][7]         ; 1                 ; 0       ;
;      - delay_pipeline[59][3]         ; 1                 ; 0       ;
;      - delay_pipeline[59][2]         ; 1                 ; 0       ;
;      - delay_pipeline[59][1]         ; 1                 ; 0       ;
;      - delay_pipeline[59][0]         ; 1                 ; 0       ;
;      - delay_pipeline[59][13]        ; 1                 ; 0       ;
;      - delay_pipeline[59][9]         ; 1                 ; 0       ;
;      - delay_pipeline[59][11]        ; 1                 ; 0       ;
;      - delay_pipeline[59][10]        ; 1                 ; 0       ;
;      - delay_pipeline[59][8]         ; 1                 ; 0       ;
;      - delay_pipeline[59][12]        ; 1                 ; 0       ;
;      - delay_pipeline[56][7]         ; 1                 ; 0       ;
;      - delay_pipeline[56][6]         ; 1                 ; 0       ;
;      - delay_pipeline[56][4]         ; 1                 ; 0       ;
;      - delay_pipeline[56][5]         ; 1                 ; 0       ;
;      - delay_pipeline[56][3]         ; 1                 ; 0       ;
;      - delay_pipeline[56][2]         ; 1                 ; 0       ;
;      - delay_pipeline[56][1]         ; 1                 ; 0       ;
;      - delay_pipeline[56][0]         ; 1                 ; 0       ;
;      - delay_pipeline[56][12]        ; 1                 ; 0       ;
;      - delay_pipeline[56][9]         ; 1                 ; 0       ;
;      - delay_pipeline[56][11]        ; 1                 ; 0       ;
;      - delay_pipeline[56][8]         ; 1                 ; 0       ;
;      - delay_pipeline[56][10]        ; 1                 ; 0       ;
;      - delay_pipeline[57][4]         ; 1                 ; 0       ;
;      - delay_pipeline[57][5]         ; 1                 ; 0       ;
;      - delay_pipeline[57][7]         ; 1                 ; 0       ;
;      - delay_pipeline[57][6]         ; 1                 ; 0       ;
;      - delay_pipeline[57][3]         ; 1                 ; 0       ;
;      - delay_pipeline[57][2]         ; 1                 ; 0       ;
;      - delay_pipeline[57][1]         ; 1                 ; 0       ;
;      - delay_pipeline[57][0]         ; 1                 ; 0       ;
;      - delay_pipeline[57][12]        ; 1                 ; 0       ;
;      - delay_pipeline[57][9]         ; 1                 ; 0       ;
;      - delay_pipeline[57][11]        ; 1                 ; 0       ;
;      - delay_pipeline[57][8]         ; 1                 ; 0       ;
;      - delay_pipeline[57][10]        ; 1                 ; 0       ;
;      - delay_pipeline[62][10]        ; 1                 ; 0       ;
;      - delay_pipeline[62][12]        ; 1                 ; 0       ;
;      - delay_pipeline[62][9]         ; 1                 ; 0       ;
;      - delay_pipeline[62][11]        ; 1                 ; 0       ;
;      - delay_pipeline[62][8]         ; 1                 ; 0       ;
;      - delay_pipeline[62][7]         ; 1                 ; 0       ;
;      - delay_pipeline[62][6]         ; 1                 ; 0       ;
;      - delay_pipeline[62][5]         ; 1                 ; 0       ;
;      - delay_pipeline[62][4]         ; 1                 ; 0       ;
;      - delay_pipeline[62][3]         ; 1                 ; 0       ;
;      - delay_pipeline[62][2]         ; 1                 ; 0       ;
;      - delay_pipeline[62][1]         ; 1                 ; 0       ;
;      - delay_pipeline[62][0]         ; 1                 ; 0       ;
;      - delay_pipeline[63][9]         ; 1                 ; 0       ;
;      - delay_pipeline[63][12]        ; 1                 ; 0       ;
;      - delay_pipeline[63][8]         ; 1                 ; 0       ;
;      - delay_pipeline[63][11]        ; 1                 ; 0       ;
;      - delay_pipeline[63][7]         ; 1                 ; 0       ;
;      - delay_pipeline[63][10]        ; 1                 ; 0       ;
;      - delay_pipeline[63][6]         ; 1                 ; 0       ;
;      - delay_pipeline[63][5]         ; 1                 ; 0       ;
;      - delay_pipeline[63][4]         ; 1                 ; 0       ;
;      - delay_pipeline[63][3]         ; 1                 ; 0       ;
;      - delay_pipeline[63][2]         ; 1                 ; 0       ;
;      - delay_pipeline[63][1]         ; 1                 ; 0       ;
;      - delay_pipeline[63][0]         ; 1                 ; 0       ;
;      - delay_pipeline[65][9]         ; 1                 ; 0       ;
;      - delay_pipeline[65][8]         ; 1                 ; 0       ;
;      - delay_pipeline[65][7]         ; 1                 ; 0       ;
;      - delay_pipeline[65][6]         ; 1                 ; 0       ;
;      - delay_pipeline[65][5]         ; 1                 ; 0       ;
;      - delay_pipeline[65][4]         ; 1                 ; 0       ;
;      - delay_pipeline[65][3]         ; 1                 ; 0       ;
;      - delay_pipeline[65][2]         ; 1                 ; 0       ;
;      - delay_pipeline[65][1]         ; 1                 ; 0       ;
;      - delay_pipeline[65][0]         ; 1                 ; 0       ;
;      - delay_pipeline[66][5]         ; 1                 ; 0       ;
;      - delay_pipeline[66][4]         ; 1                 ; 0       ;
;      - delay_pipeline[66][6]         ; 1                 ; 0       ;
;      - delay_pipeline[66][7]         ; 1                 ; 0       ;
;      - delay_pipeline[66][3]         ; 1                 ; 0       ;
;      - delay_pipeline[66][2]         ; 1                 ; 0       ;
;      - delay_pipeline[66][1]         ; 1                 ; 0       ;
;      - delay_pipeline[66][0]         ; 1                 ; 0       ;
;      - delay_pipeline[66][13]        ; 1                 ; 0       ;
;      - delay_pipeline[66][12]        ; 1                 ; 0       ;
;      - delay_pipeline[66][10]        ; 1                 ; 0       ;
;      - delay_pipeline[66][9]         ; 1                 ; 0       ;
;      - delay_pipeline[66][8]         ; 1                 ; 0       ;
;      - delay_pipeline[66][11]        ; 1                 ; 0       ;
;      - delay_pipeline[67][5]         ; 1                 ; 0       ;
;      - delay_pipeline[67][4]         ; 1                 ; 0       ;
;      - delay_pipeline[67][6]         ; 1                 ; 0       ;
;      - delay_pipeline[67][7]         ; 1                 ; 0       ;
;      - delay_pipeline[67][3]         ; 1                 ; 0       ;
;      - delay_pipeline[67][2]         ; 1                 ; 0       ;
;      - delay_pipeline[67][1]         ; 1                 ; 0       ;
;      - delay_pipeline[67][0]         ; 1                 ; 0       ;
;      - delay_pipeline[67][13]        ; 1                 ; 0       ;
;      - delay_pipeline[67][12]        ; 1                 ; 0       ;
;      - delay_pipeline[67][11]        ; 1                 ; 0       ;
;      - delay_pipeline[67][10]        ; 1                 ; 0       ;
;      - delay_pipeline[67][9]         ; 1                 ; 0       ;
;      - delay_pipeline[67][8]         ; 1                 ; 0       ;
;      - delay_pipeline[68][7]         ; 1                 ; 0       ;
;      - delay_pipeline[68][11]        ; 1                 ; 0       ;
;      - delay_pipeline[68][6]         ; 1                 ; 0       ;
;      - delay_pipeline[68][10]        ; 1                 ; 0       ;
;      - delay_pipeline[68][5]         ; 1                 ; 0       ;
;      - delay_pipeline[68][9]         ; 1                 ; 0       ;
;      - delay_pipeline[68][4]         ; 1                 ; 0       ;
;      - delay_pipeline[68][8]         ; 1                 ; 0       ;
;      - delay_pipeline[68][3]         ; 1                 ; 0       ;
;      - delay_pipeline[68][2]         ; 1                 ; 0       ;
;      - delay_pipeline[68][1]         ; 1                 ; 0       ;
;      - delay_pipeline[68][0]         ; 1                 ; 0       ;
;      - delay_pipeline[69][7]         ; 1                 ; 0       ;
;      - delay_pipeline[69][10]        ; 1                 ; 0       ;
;      - delay_pipeline[69][6]         ; 1                 ; 0       ;
;      - delay_pipeline[69][9]         ; 1                 ; 0       ;
;      - delay_pipeline[69][5]         ; 1                 ; 0       ;
;      - delay_pipeline[69][8]         ; 1                 ; 0       ;
;      - delay_pipeline[69][4]         ; 1                 ; 0       ;
;      - delay_pipeline[69][3]         ; 1                 ; 0       ;
;      - delay_pipeline[69][2]         ; 1                 ; 0       ;
;      - delay_pipeline[69][1]         ; 1                 ; 0       ;
;      - delay_pipeline[69][0]         ; 1                 ; 0       ;
;      - delay_pipeline[70][5]         ; 1                 ; 0       ;
;      - delay_pipeline[70][4]         ; 1                 ; 0       ;
;      - delay_pipeline[70][6]         ; 1                 ; 0       ;
;      - delay_pipeline[70][7]         ; 1                 ; 0       ;
;      - delay_pipeline[70][3]         ; 1                 ; 0       ;
;      - delay_pipeline[70][2]         ; 1                 ; 0       ;
;      - delay_pipeline[70][1]         ; 1                 ; 0       ;
;      - delay_pipeline[70][0]         ; 1                 ; 0       ;
;      - delay_pipeline[70][13]        ; 1                 ; 0       ;
;      - delay_pipeline[70][12]        ; 1                 ; 0       ;
;      - delay_pipeline[70][9]         ; 1                 ; 0       ;
;      - delay_pipeline[70][8]         ; 1                 ; 0       ;
;      - delay_pipeline[70][11]        ; 1                 ; 0       ;
;      - delay_pipeline[70][10]        ; 1                 ; 0       ;
;      - delay_pipeline[74][12]        ; 1                 ; 0       ;
;      - delay_pipeline[74][11]        ; 1                 ; 0       ;
;      - delay_pipeline[74][10]        ; 1                 ; 0       ;
;      - delay_pipeline[74][9]         ; 1                 ; 0       ;
;      - delay_pipeline[74][8]         ; 1                 ; 0       ;
;      - delay_pipeline[74][7]         ; 1                 ; 0       ;
;      - delay_pipeline[74][6]         ; 1                 ; 0       ;
;      - delay_pipeline[74][5]         ; 1                 ; 0       ;
;      - delay_pipeline[74][4]         ; 1                 ; 0       ;
;      - delay_pipeline[74][3]         ; 1                 ; 0       ;
;      - delay_pipeline[74][2]         ; 1                 ; 0       ;
;      - delay_pipeline[74][1]         ; 1                 ; 0       ;
;      - delay_pipeline[74][0]         ; 1                 ; 0       ;
;      - delay_pipeline[75][11]        ; 1                 ; 0       ;
;      - delay_pipeline[75][10]        ; 1                 ; 0       ;
;      - delay_pipeline[75][9]         ; 1                 ; 0       ;
;      - delay_pipeline[75][8]         ; 1                 ; 0       ;
;      - delay_pipeline[75][7]         ; 1                 ; 0       ;
;      - delay_pipeline[75][6]         ; 1                 ; 0       ;
;      - delay_pipeline[75][5]         ; 1                 ; 0       ;
;      - delay_pipeline[75][4]         ; 1                 ; 0       ;
;      - delay_pipeline[75][3]         ; 1                 ; 0       ;
;      - delay_pipeline[75][2]         ; 1                 ; 0       ;
;      - delay_pipeline[75][1]         ; 1                 ; 0       ;
;      - delay_pipeline[75][0]         ; 1                 ; 0       ;
;      - delay_pipeline[76][7]         ; 1                 ; 0       ;
;      - delay_pipeline[76][6]         ; 1                 ; 0       ;
;      - delay_pipeline[76][5]         ; 1                 ; 0       ;
;      - delay_pipeline[76][4]         ; 1                 ; 0       ;
;      - delay_pipeline[76][3]         ; 1                 ; 0       ;
;      - delay_pipeline[76][2]         ; 1                 ; 0       ;
;      - delay_pipeline[76][1]         ; 1                 ; 0       ;
;      - delay_pipeline[76][0]         ; 1                 ; 0       ;
;      - delay_pipeline[76][13]        ; 1                 ; 0       ;
;      - delay_pipeline[76][11]        ; 1                 ; 0       ;
;      - delay_pipeline[76][10]        ; 1                 ; 0       ;
;      - delay_pipeline[76][8]         ; 1                 ; 0       ;
;      - delay_pipeline[76][9]         ; 1                 ; 0       ;
;      - delay_pipeline[76][12]        ; 1                 ; 0       ;
;      - delay_pipeline[77][7]         ; 1                 ; 0       ;
;      - delay_pipeline[77][6]         ; 1                 ; 0       ;
;      - delay_pipeline[77][5]         ; 1                 ; 0       ;
;      - delay_pipeline[77][4]         ; 1                 ; 0       ;
;      - delay_pipeline[77][3]         ; 1                 ; 0       ;
;      - delay_pipeline[77][2]         ; 1                 ; 0       ;
;      - delay_pipeline[77][1]         ; 1                 ; 0       ;
;      - delay_pipeline[77][0]         ; 1                 ; 0       ;
;      - delay_pipeline[77][13]        ; 1                 ; 0       ;
;      - delay_pipeline[77][9]         ; 1                 ; 0       ;
;      - delay_pipeline[77][11]        ; 1                 ; 0       ;
;      - delay_pipeline[77][10]        ; 1                 ; 0       ;
;      - delay_pipeline[77][8]         ; 1                 ; 0       ;
;      - delay_pipeline[77][12]        ; 1                 ; 0       ;
;      - delay_pipeline[78][7]         ; 1                 ; 0       ;
;      - delay_pipeline[78][6]         ; 1                 ; 0       ;
;      - delay_pipeline[78][5]         ; 1                 ; 0       ;
;      - delay_pipeline[78][4]         ; 1                 ; 0       ;
;      - delay_pipeline[78][3]         ; 1                 ; 0       ;
;      - delay_pipeline[78][2]         ; 1                 ; 0       ;
;      - delay_pipeline[78][1]         ; 1                 ; 0       ;
;      - delay_pipeline[78][0]         ; 1                 ; 0       ;
;      - delay_pipeline[78][12]        ; 1                 ; 0       ;
;      - delay_pipeline[78][10]        ; 1                 ; 0       ;
;      - delay_pipeline[78][9]         ; 1                 ; 0       ;
;      - delay_pipeline[78][11]        ; 1                 ; 0       ;
;      - delay_pipeline[78][8]         ; 1                 ; 0       ;
;      - delay_pipeline[79][12]        ; 1                 ; 0       ;
;      - delay_pipeline[79][11]        ; 1                 ; 0       ;
;      - delay_pipeline[79][10]        ; 1                 ; 0       ;
;      - delay_pipeline[79][9]         ; 1                 ; 0       ;
;      - delay_pipeline[79][8]         ; 1                 ; 0       ;
;      - delay_pipeline[79][7]         ; 1                 ; 0       ;
;      - delay_pipeline[79][6]         ; 1                 ; 0       ;
;      - delay_pipeline[79][5]         ; 1                 ; 0       ;
;      - delay_pipeline[79][4]         ; 1                 ; 0       ;
;      - delay_pipeline[79][3]         ; 1                 ; 0       ;
;      - delay_pipeline[79][2]         ; 1                 ; 0       ;
;      - delay_pipeline[79][1]         ; 1                 ; 0       ;
;      - delay_pipeline[79][0]         ; 1                 ; 0       ;
;      - delay_pipeline[80][13]        ; 1                 ; 0       ;
;      - delay_pipeline[80][12]        ; 1                 ; 0       ;
;      - delay_pipeline[80][11]        ; 1                 ; 0       ;
;      - delay_pipeline[80][10]        ; 1                 ; 0       ;
;      - delay_pipeline[80][9]         ; 1                 ; 0       ;
;      - delay_pipeline[80][8]         ; 1                 ; 0       ;
;      - delay_pipeline[80][7]         ; 1                 ; 0       ;
;      - delay_pipeline[80][6]         ; 1                 ; 0       ;
;      - delay_pipeline[80][5]         ; 1                 ; 0       ;
;      - delay_pipeline[80][4]         ; 1                 ; 0       ;
;      - delay_pipeline[80][3]         ; 1                 ; 0       ;
;      - delay_pipeline[80][2]         ; 1                 ; 0       ;
;      - delay_pipeline[80][1]         ; 1                 ; 0       ;
;      - delay_pipeline[80][0]         ; 1                 ; 0       ;
;      - delay_pipeline[86][12]        ; 1                 ; 0       ;
;      - delay_pipeline[86][11]        ; 1                 ; 0       ;
;      - delay_pipeline[86][10]        ; 1                 ; 0       ;
;      - delay_pipeline[86][9]         ; 1                 ; 0       ;
;      - delay_pipeline[86][8]         ; 1                 ; 0       ;
;      - delay_pipeline[86][7]         ; 1                 ; 0       ;
;      - delay_pipeline[86][6]         ; 1                 ; 0       ;
;      - delay_pipeline[86][5]         ; 1                 ; 0       ;
;      - delay_pipeline[86][4]         ; 1                 ; 0       ;
;      - delay_pipeline[86][3]         ; 1                 ; 0       ;
;      - delay_pipeline[86][2]         ; 1                 ; 0       ;
;      - delay_pipeline[86][1]         ; 1                 ; 0       ;
;      - delay_pipeline[86][0]         ; 1                 ; 0       ;
;      - delay_pipeline[87][10]        ; 1                 ; 0       ;
;      - delay_pipeline[87][12]        ; 1                 ; 0       ;
;      - delay_pipeline[87][9]         ; 1                 ; 0       ;
;      - delay_pipeline[87][11]        ; 1                 ; 0       ;
;      - delay_pipeline[87][8]         ; 1                 ; 0       ;
;      - delay_pipeline[87][7]         ; 1                 ; 0       ;
;      - delay_pipeline[87][6]         ; 1                 ; 0       ;
;      - delay_pipeline[87][5]         ; 1                 ; 0       ;
;      - delay_pipeline[87][4]         ; 1                 ; 0       ;
;      - delay_pipeline[87][3]         ; 1                 ; 0       ;
;      - delay_pipeline[87][2]         ; 1                 ; 0       ;
;      - delay_pipeline[87][1]         ; 1                 ; 0       ;
;      - delay_pipeline[87][0]         ; 1                 ; 0       ;
;      - delay_pipeline[88][12]        ; 1                 ; 0       ;
;      - delay_pipeline[88][11]        ; 1                 ; 0       ;
;      - delay_pipeline[88][10]        ; 1                 ; 0       ;
;      - delay_pipeline[88][9]         ; 1                 ; 0       ;
;      - delay_pipeline[88][8]         ; 1                 ; 0       ;
;      - delay_pipeline[88][7]         ; 1                 ; 0       ;
;      - delay_pipeline[88][6]         ; 1                 ; 0       ;
;      - delay_pipeline[88][5]         ; 1                 ; 0       ;
;      - delay_pipeline[88][4]         ; 1                 ; 0       ;
;      - delay_pipeline[88][3]         ; 1                 ; 0       ;
;      - delay_pipeline[88][2]         ; 1                 ; 0       ;
;      - delay_pipeline[88][1]         ; 1                 ; 0       ;
;      - delay_pipeline[88][0]         ; 1                 ; 0       ;
;      - delay_pipeline[89][12]        ; 1                 ; 0       ;
;      - delay_pipeline[89][11]        ; 1                 ; 0       ;
;      - delay_pipeline[89][10]        ; 1                 ; 0       ;
;      - delay_pipeline[89][9]         ; 1                 ; 0       ;
;      - delay_pipeline[89][8]         ; 1                 ; 0       ;
;      - delay_pipeline[89][7]         ; 1                 ; 0       ;
;      - delay_pipeline[89][6]         ; 1                 ; 0       ;
;      - delay_pipeline[89][5]         ; 1                 ; 0       ;
;      - delay_pipeline[89][4]         ; 1                 ; 0       ;
;      - delay_pipeline[89][3]         ; 1                 ; 0       ;
;      - delay_pipeline[89][2]         ; 1                 ; 0       ;
;      - delay_pipeline[89][1]         ; 1                 ; 0       ;
;      - delay_pipeline[89][0]         ; 1                 ; 0       ;
;      - delay_pipeline[90][13]        ; 1                 ; 0       ;
;      - delay_pipeline[90][12]        ; 1                 ; 0       ;
;      - delay_pipeline[90][11]        ; 1                 ; 0       ;
;      - delay_pipeline[90][10]        ; 1                 ; 0       ;
;      - delay_pipeline[90][9]         ; 1                 ; 0       ;
;      - delay_pipeline[90][8]         ; 1                 ; 0       ;
;      - delay_pipeline[90][7]         ; 1                 ; 0       ;
;      - delay_pipeline[90][6]         ; 1                 ; 0       ;
;      - delay_pipeline[90][5]         ; 1                 ; 0       ;
;      - delay_pipeline[90][4]         ; 1                 ; 0       ;
;      - delay_pipeline[90][3]         ; 1                 ; 0       ;
;      - delay_pipeline[90][2]         ; 1                 ; 0       ;
;      - delay_pipeline[90][1]         ; 1                 ; 0       ;
;      - delay_pipeline[90][0]         ; 1                 ; 0       ;
;      - delay_pipeline[92][11]        ; 1                 ; 0       ;
;      - delay_pipeline[92][10]        ; 1                 ; 0       ;
;      - delay_pipeline[92][9]         ; 1                 ; 0       ;
;      - delay_pipeline[92][8]         ; 1                 ; 0       ;
;      - delay_pipeline[92][7]         ; 1                 ; 0       ;
;      - delay_pipeline[92][6]         ; 1                 ; 0       ;
;      - delay_pipeline[92][5]         ; 1                 ; 0       ;
;      - delay_pipeline[92][4]         ; 1                 ; 0       ;
;      - delay_pipeline[92][3]         ; 1                 ; 0       ;
;      - delay_pipeline[92][2]         ; 1                 ; 0       ;
;      - delay_pipeline[92][1]         ; 1                 ; 0       ;
;      - delay_pipeline[92][0]         ; 1                 ; 0       ;
;      - delay_pipeline[97][11]        ; 1                 ; 0       ;
;      - delay_pipeline[97][10]        ; 1                 ; 0       ;
;      - delay_pipeline[97][9]         ; 1                 ; 0       ;
;      - delay_pipeline[97][8]         ; 1                 ; 0       ;
;      - delay_pipeline[97][7]         ; 1                 ; 0       ;
;      - delay_pipeline[97][6]         ; 1                 ; 0       ;
;      - delay_pipeline[97][5]         ; 1                 ; 0       ;
;      - delay_pipeline[97][4]         ; 1                 ; 0       ;
;      - delay_pipeline[97][3]         ; 1                 ; 0       ;
;      - delay_pipeline[97][2]         ; 1                 ; 0       ;
;      - delay_pipeline[97][1]         ; 1                 ; 0       ;
;      - delay_pipeline[97][0]         ; 1                 ; 0       ;
;      - delay_pipeline[64][13]        ; 1                 ; 0       ;
;      - delay_pipeline[55][13]        ; 1                 ; 0       ;
;      - delay_pipeline[50][12]        ; 1                 ; 0       ;
;      - delay_pipeline[51][11]        ; 1                 ; 0       ;
;      - delay_pipeline[49][11]        ; 1                 ; 0       ;
;      - delay_pipeline[44][13]        ; 1                 ; 0       ;
;      - delay_pipeline[45][13]        ; 1                 ; 0       ;
;      - delay_pipeline[42][13]        ; 1                 ; 0       ;
;      - delay_pipeline[43][13]        ; 1                 ; 0       ;
;      - delay_pipeline[40][13]        ; 1                 ; 0       ;
;      - delay_pipeline[26][13]        ; 1                 ; 0       ;
;      - delay_pipeline[3][12]         ; 1                 ; 0       ;
;      - delay_pipeline[8][12]         ; 1                 ; 0       ;
;      - delay_pipeline[11][13]        ; 1                 ; 0       ;
;      - delay_pipeline[12][13]        ; 1                 ; 0       ;
;      - delay_pipeline[13][13]        ; 1                 ; 0       ;
;      - delay_pipeline[14][13]        ; 1                 ; 0       ;
;      - delay_pipeline[21][13]        ; 1                 ; 0       ;
;      - delay_pipeline[22][13]        ; 1                 ; 0       ;
;      - delay_pipeline[25][12]        ; 1                 ; 0       ;
;      - delay_pipeline[31][11]        ; 1                 ; 0       ;
;      - delay_pipeline[32][12]        ; 1                 ; 0       ;
;      - delay_pipeline[35][10]        ; 1                 ; 0       ;
;      - delay_pipeline[36][13]        ; 1                 ; 0       ;
;      - delay_pipeline[37][13]        ; 1                 ; 0       ;
;      - delay_pipeline[38][13]        ; 1                 ; 0       ;
;      - delay_pipeline[39][13]        ; 1                 ; 0       ;
;      - delay_pipeline[60][13]        ; 1                 ; 0       ;
;      - delay_pipeline[61][13]        ; 1                 ; 0       ;
;      - delay_pipeline[58][13]        ; 1                 ; 0       ;
;      - delay_pipeline[56][13]        ; 1                 ; 0       ;
;      - delay_pipeline[57][13]        ; 1                 ; 0       ;
;      - delay_pipeline[62][13]        ; 1                 ; 0       ;
;      - delay_pipeline[63][13]        ; 1                 ; 0       ;
;      - delay_pipeline[65][10]        ; 1                 ; 0       ;
;      - delay_pipeline[68][12]        ; 1                 ; 0       ;
;      - delay_pipeline[69][11]        ; 1                 ; 0       ;
;      - delay_pipeline[74][13]        ; 1                 ; 0       ;
;      - delay_pipeline[75][12]        ; 1                 ; 0       ;
;      - delay_pipeline[78][13]        ; 1                 ; 0       ;
;      - delay_pipeline[79][13]        ; 1                 ; 0       ;
;      - delay_pipeline[86][13]        ; 1                 ; 0       ;
;      - delay_pipeline[87][13]        ; 1                 ; 0       ;
;      - delay_pipeline[88][13]        ; 1                 ; 0       ;
;      - delay_pipeline[89][13]        ; 1                 ; 0       ;
;      - delay_pipeline[92][12]        ; 1                 ; 0       ;
;      - delay_pipeline[97][12]        ; 1                 ; 0       ;
;      - delay_pipeline[50][13]        ; 1                 ; 0       ;
;      - delay_pipeline[51][12]        ; 1                 ; 0       ;
;      - delay_pipeline[49][12]        ; 1                 ; 0       ;
;      - delay_pipeline[3][13]         ; 1                 ; 0       ;
;      - delay_pipeline[8][13]         ; 1                 ; 0       ;
;      - delay_pipeline[25][13]        ; 1                 ; 0       ;
;      - delay_pipeline[31][12]        ; 1                 ; 0       ;
;      - delay_pipeline[32][13]        ; 1                 ; 0       ;
;      - delay_pipeline[35][11]        ; 1                 ; 0       ;
;      - delay_pipeline[65][11]        ; 1                 ; 0       ;
;      - delay_pipeline[68][13]        ; 1                 ; 0       ;
;      - delay_pipeline[69][12]        ; 1                 ; 0       ;
;      - delay_pipeline[75][13]        ; 1                 ; 0       ;
;      - delay_pipeline[92][13]        ; 1                 ; 0       ;
;      - delay_pipeline[97][13]        ; 1                 ; 0       ;
;      - delay_pipeline[51][13]        ; 1                 ; 0       ;
;      - delay_pipeline[49][13]        ; 1                 ; 0       ;
;      - delay_pipeline[31][13]        ; 1                 ; 0       ;
;      - delay_pipeline[35][12]        ; 1                 ; 0       ;
;      - delay_pipeline[65][12]        ; 1                 ; 0       ;
;      - delay_pipeline[69][13]        ; 1                 ; 0       ;
;      - delay_pipeline[35][13]        ; 1                 ; 0       ;
;      - delay_pipeline[65][13]        ; 1                 ; 0       ;
;      - output_register[13]~1         ; 1                 ; 0       ;
;      - output_register[14]~5         ; 1                 ; 0       ;
;      - output_register[15]~9         ; 1                 ; 0       ;
;      - output_register[16]~13        ; 1                 ; 0       ;
;      - output_register[17]~17        ; 1                 ; 0       ;
;      - output_register[18]~21        ; 1                 ; 0       ;
;      - output_register[19]~25        ; 1                 ; 0       ;
;      - output_register[20]~29        ; 1                 ; 0       ;
;      - output_register[21]~33        ; 1                 ; 0       ;
;      - output_register[22]~37        ; 1                 ; 0       ;
;      - output_register[23]~41        ; 1                 ; 0       ;
;      - output_register[24]~45        ; 1                 ; 0       ;
;      - output_register[25]~49        ; 1                 ; 0       ;
;      - output_register[26]~53        ; 1                 ; 0       ;
; ADC_A[0]                             ;                   ;         ;
;      - output_register[13]~2         ; 1                 ; 6       ;
;      - delay_pipeline[0][0]          ; 1                 ; 6       ;
;      - output_register[13]~1         ; 1                 ; 6       ;
; ADC_A[1]                             ;                   ;         ;
;      - output_register[14]~6         ; 0                 ; 6       ;
;      - delay_pipeline[0][1]          ; 0                 ; 6       ;
;      - output_register[14]~5         ; 0                 ; 6       ;
; ADC_A[2]                             ;                   ;         ;
;      - output_register[15]~10        ; 1                 ; 6       ;
;      - delay_pipeline[0][2]          ; 1                 ; 6       ;
;      - output_register[15]~9         ; 1                 ; 6       ;
; ADC_A[3]                             ;                   ;         ;
;      - output_register[16]~14        ; 1                 ; 6       ;
;      - delay_pipeline[0][3]          ; 1                 ; 6       ;
;      - output_register[16]~13        ; 1                 ; 6       ;
; ADC_A[4]                             ;                   ;         ;
;      - output_register[17]~18        ; 1                 ; 6       ;
;      - delay_pipeline[0][4]          ; 1                 ; 6       ;
;      - output_register[17]~17        ; 1                 ; 6       ;
; ADC_A[5]                             ;                   ;         ;
;      - output_register[18]~22        ; 0                 ; 6       ;
;      - delay_pipeline[0][5]          ; 0                 ; 6       ;
;      - output_register[18]~21        ; 0                 ; 6       ;
; ADC_A[6]                             ;                   ;         ;
;      - output_register[19]~26        ; 0                 ; 6       ;
;      - delay_pipeline[0][6]          ; 0                 ; 6       ;
;      - output_register[19]~25        ; 0                 ; 6       ;
; ADC_A[7]                             ;                   ;         ;
;      - output_register[20]~30        ; 0                 ; 6       ;
;      - delay_pipeline[0][7]          ; 0                 ; 6       ;
;      - output_register[20]~29        ; 0                 ; 6       ;
; ADC_A[8]                             ;                   ;         ;
;      - output_register[21]~34        ; 1                 ; 6       ;
;      - delay_pipeline[0][8]          ; 1                 ; 6       ;
;      - output_register[21]~33        ; 1                 ; 6       ;
; ADC_A[9]                             ;                   ;         ;
;      - output_register[22]~38        ; 0                 ; 6       ;
;      - delay_pipeline[0][9]          ; 0                 ; 6       ;
;      - output_register[22]~37        ; 0                 ; 6       ;
; ADC_A[10]                            ;                   ;         ;
;      - output_register[23]~42        ; 0                 ; 6       ;
;      - delay_pipeline[0][10]         ; 0                 ; 6       ;
;      - output_register[23]~41        ; 0                 ; 6       ;
; ADC_A[11]                            ;                   ;         ;
;      - output_register[24]~46        ; 0                 ; 6       ;
;      - delay_pipeline[0][11]         ; 0                 ; 6       ;
;      - output_register[24]~45        ; 0                 ; 6       ;
; ADC_A[12]                            ;                   ;         ;
;      - output_register[25]~50        ; 1                 ; 6       ;
;      - delay_pipeline[0][12]         ; 1                 ; 6       ;
;      - output_register[25]~49        ; 1                 ; 6       ;
; ADC_A[13]                            ;                   ;         ;
;      - output_register[26]~54        ; 1                 ; 6       ;
;      - delay_pipeline[0][13]         ; 1                 ; 6       ;
;      - output_register[26]~53        ; 1                 ; 6       ;
; clk                                  ;                   ;         ;
+--------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                        ;
+-------+----------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk   ; PIN_AH15 ; 1428    ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; reset ; PIN_AC14 ; 1456    ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
+-------+----------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_AH15 ; 1428    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; reset~input                                                                                                                     ; 1456    ;
; delay_pipeline[89][13]                                                                                                          ; 14      ;
; delay_pipeline[11][13]                                                                                                          ; 14      ;
; delay_pipeline[47][4]                                                                                                           ; 14      ;
; delay_pipeline[46][8]                                                                                                           ; 14      ;
; delay_pipeline[46][0]                                                                                                           ; 14      ;
; delay_pipeline[46][4]                                                                                                           ; 14      ;
; delay_pipeline[54][8]                                                                                                           ; 14      ;
; delay_pipeline[54][0]                                                                                                           ; 14      ;
; delay_pipeline[54][4]                                                                                                           ; 14      ;
; delay_pipeline[53][4]                                                                                                           ; 14      ;
; delay_pipeline[75][13]                                                                                                          ; 13      ;
; delay_pipeline[25][13]                                                                                                          ; 13      ;
; delay_pipeline[88][13]                                                                                                          ; 13      ;
; delay_pipeline[87][13]                                                                                                          ; 13      ;
; delay_pipeline[62][13]                                                                                                          ; 13      ;
; delay_pipeline[38][13]                                                                                                          ; 13      ;
; delay_pipeline[13][13]                                                                                                          ; 13      ;
; delay_pipeline[12][13]                                                                                                          ; 13      ;
; delay_pipeline[47][5]                                                                                                           ; 13      ;
; delay_pipeline[46][9]                                                                                                           ; 13      ;
; delay_pipeline[46][1]                                                                                                           ; 13      ;
; delay_pipeline[46][5]                                                                                                           ; 13      ;
; delay_pipeline[48][8]                                                                                                           ; 13      ;
; delay_pipeline[48][0]                                                                                                           ; 13      ;
; delay_pipeline[48][4]                                                                                                           ; 13      ;
; delay_pipeline[54][9]                                                                                                           ; 13      ;
; delay_pipeline[54][1]                                                                                                           ; 13      ;
; delay_pipeline[54][5]                                                                                                           ; 13      ;
; delay_pipeline[52][8]                                                                                                           ; 13      ;
; delay_pipeline[52][0]                                                                                                           ; 13      ;
; delay_pipeline[52][4]                                                                                                           ; 13      ;
; delay_pipeline[53][5]                                                                                                           ; 13      ;
; Add18~28                                                                                                                        ; 13      ;
; delay_pipeline[70][8]                                                                                                           ; 12      ;
; delay_pipeline[70][0]                                                                                                           ; 12      ;
; delay_pipeline[70][4]                                                                                                           ; 12      ;
; delay_pipeline[66][8]                                                                                                           ; 12      ;
; delay_pipeline[66][0]                                                                                                           ; 12      ;
; delay_pipeline[66][4]                                                                                                           ; 12      ;
; delay_pipeline[58][8]                                                                                                           ; 12      ;
; delay_pipeline[58][0]                                                                                                           ; 12      ;
; delay_pipeline[58][4]                                                                                                           ; 12      ;
; delay_pipeline[34][8]                                                                                                           ; 12      ;
; delay_pipeline[34][0]                                                                                                           ; 12      ;
; delay_pipeline[34][4]                                                                                                           ; 12      ;
; delay_pipeline[30][8]                                                                                                           ; 12      ;
; delay_pipeline[30][0]                                                                                                           ; 12      ;
; delay_pipeline[30][4]                                                                                                           ; 12      ;
; delay_pipeline[42][8]                                                                                                           ; 12      ;
; delay_pipeline[42][0]                                                                                                           ; 12      ;
; delay_pipeline[42][4]                                                                                                           ; 12      ;
; delay_pipeline[45][8]                                                                                                           ; 12      ;
; delay_pipeline[45][0]                                                                                                           ; 12      ;
; delay_pipeline[45][4]                                                                                                           ; 12      ;
; delay_pipeline[47][8]                                                                                                           ; 12      ;
; delay_pipeline[47][9]                                                                                                           ; 12      ;
; delay_pipeline[47][0]                                                                                                           ; 12      ;
; delay_pipeline[47][1]                                                                                                           ; 12      ;
; delay_pipeline[47][6]                                                                                                           ; 12      ;
; delay_pipeline[46][10]                                                                                                          ; 12      ;
; delay_pipeline[46][2]                                                                                                           ; 12      ;
; delay_pipeline[46][6]                                                                                                           ; 12      ;
; delay_pipeline[48][10]                                                                                                          ; 12      ;
; delay_pipeline[48][9]                                                                                                           ; 12      ;
; delay_pipeline[48][1]                                                                                                           ; 12      ;
; delay_pipeline[48][2]                                                                                                           ; 12      ;
; delay_pipeline[48][5]                                                                                                           ; 12      ;
; delay_pipeline[48][6]                                                                                                           ; 12      ;
; delay_pipeline[50][8]                                                                                                           ; 12      ;
; delay_pipeline[50][0]                                                                                                           ; 12      ;
; delay_pipeline[50][4]                                                                                                           ; 12      ;
; delay_pipeline[55][8]                                                                                                           ; 12      ;
; delay_pipeline[55][0]                                                                                                           ; 12      ;
; delay_pipeline[55][4]                                                                                                           ; 12      ;
; delay_pipeline[54][10]                                                                                                          ; 12      ;
; delay_pipeline[54][2]                                                                                                           ; 12      ;
; delay_pipeline[54][6]                                                                                                           ; 12      ;
; delay_pipeline[52][10]                                                                                                          ; 12      ;
; delay_pipeline[52][9]                                                                                                           ; 12      ;
; delay_pipeline[52][1]                                                                                                           ; 12      ;
; delay_pipeline[52][2]                                                                                                           ; 12      ;
; delay_pipeline[52][5]                                                                                                           ; 12      ;
; delay_pipeline[52][6]                                                                                                           ; 12      ;
; delay_pipeline[53][8]                                                                                                           ; 12      ;
; delay_pipeline[53][9]                                                                                                           ; 12      ;
; delay_pipeline[53][0]                                                                                                           ; 12      ;
; delay_pipeline[53][1]                                                                                                           ; 12      ;
; delay_pipeline[53][6]                                                                                                           ; 12      ;
; Add69~28                                                                                                                        ; 12      ;
; delay_pipeline[70][9]                                                                                                           ; 11      ;
; delay_pipeline[70][1]                                                                                                           ; 11      ;
; delay_pipeline[70][5]                                                                                                           ; 11      ;
; delay_pipeline[67][8]                                                                                                           ; 11      ;
; delay_pipeline[67][0]                                                                                                           ; 11      ;
; delay_pipeline[67][4]                                                                                                           ; 11      ;
; delay_pipeline[66][9]                                                                                                           ; 11      ;
; delay_pipeline[66][1]                                                                                                           ; 11      ;
; delay_pipeline[66][5]                                                                                                           ; 11      ;
; delay_pipeline[56][8]                                                                                                           ; 11      ;
; delay_pipeline[56][9]                                                                                                           ; 11      ;
; delay_pipeline[56][0]                                                                                                           ; 11      ;
; delay_pipeline[56][1]                                                                                                           ; 11      ;
; delay_pipeline[56][5]                                                                                                           ; 11      ;
; delay_pipeline[56][4]                                                                                                           ; 11      ;
; delay_pipeline[58][9]                                                                                                           ; 11      ;
; delay_pipeline[58][1]                                                                                                           ; 11      ;
; delay_pipeline[58][5]                                                                                                           ; 11      ;
; delay_pipeline[61][4]                                                                                                           ; 11      ;
; delay_pipeline[60][8]                                                                                                           ; 11      ;
; delay_pipeline[60][0]                                                                                                           ; 11      ;
; delay_pipeline[60][4]                                                                                                           ; 11      ;
; delay_pipeline[39][4]                                                                                                           ; 11      ;
; delay_pipeline[34][9]                                                                                                           ; 11      ;
; delay_pipeline[34][1]                                                                                                           ; 11      ;
; delay_pipeline[34][5]                                                                                                           ; 11      ;
; delay_pipeline[33][8]                                                                                                           ; 11      ;
; delay_pipeline[33][0]                                                                                                           ; 11      ;
; delay_pipeline[33][4]                                                                                                           ; 11      ;
; delay_pipeline[15][4]                                                                                                           ; 11      ;
; delay_pipeline[30][9]                                                                                                           ; 11      ;
; delay_pipeline[30][1]                                                                                                           ; 11      ;
; delay_pipeline[30][5]                                                                                                           ; 11      ;
; delay_pipeline[28][8]                                                                                                           ; 11      ;
; delay_pipeline[28][0]                                                                                                           ; 11      ;
; delay_pipeline[28][4]                                                                                                           ; 11      ;
; delay_pipeline[40][8]                                                                                                           ; 11      ;
; delay_pipeline[40][0]                                                                                                           ; 11      ;
; delay_pipeline[40][4]                                                                                                           ; 11      ;
; delay_pipeline[42][9]                                                                                                           ; 11      ;
; delay_pipeline[42][1]                                                                                                           ; 11      ;
; delay_pipeline[42][5]                                                                                                           ; 11      ;
; delay_pipeline[45][9]                                                                                                           ; 11      ;
; delay_pipeline[45][1]                                                                                                           ; 11      ;
; delay_pipeline[45][5]                                                                                                           ; 11      ;
; delay_pipeline[44][8]                                                                                                           ; 11      ;
; delay_pipeline[44][9]                                                                                                           ; 11      ;
; delay_pipeline[44][0]                                                                                                           ; 11      ;
; delay_pipeline[44][1]                                                                                                           ; 11      ;
; delay_pipeline[44][5]                                                                                                           ; 11      ;
; delay_pipeline[44][4]                                                                                                           ; 11      ;
; delay_pipeline[47][10]                                                                                                          ; 11      ;
; delay_pipeline[47][2]                                                                                                           ; 11      ;
; delay_pipeline[47][7]                                                                                                           ; 11      ;
; delay_pipeline[46][11]                                                                                                          ; 11      ;
; delay_pipeline[46][3]                                                                                                           ; 11      ;
; delay_pipeline[46][7]                                                                                                           ; 11      ;
; delay_pipeline[48][11]                                                                                                          ; 11      ;
; delay_pipeline[48][3]                                                                                                           ; 11      ;
; delay_pipeline[48][7]                                                                                                           ; 11      ;
; delay_pipeline[50][9]                                                                                                           ; 11      ;
; delay_pipeline[50][1]                                                                                                           ; 11      ;
; delay_pipeline[50][5]                                                                                                           ; 11      ;
; delay_pipeline[55][9]                                                                                                           ; 11      ;
; delay_pipeline[55][1]                                                                                                           ; 11      ;
; delay_pipeline[55][5]                                                                                                           ; 11      ;
; delay_pipeline[54][11]                                                                                                          ; 11      ;
; delay_pipeline[54][3]                                                                                                           ; 11      ;
; delay_pipeline[54][7]                                                                                                           ; 11      ;
; delay_pipeline[52][11]                                                                                                          ; 11      ;
; delay_pipeline[52][3]                                                                                                           ; 11      ;
; delay_pipeline[52][7]                                                                                                           ; 11      ;
; delay_pipeline[53][10]                                                                                                          ; 11      ;
; delay_pipeline[53][2]                                                                                                           ; 11      ;
; delay_pipeline[53][7]                                                                                                           ; 11      ;
; delay_pipeline[72][8]                                                                                                           ; 11      ;
; delay_pipeline[72][0]                                                                                                           ; 11      ;
; delay_pipeline[72][4]                                                                                                           ; 11      ;
; delay_pipeline[85][4]                                                                                                           ; 11      ;
; Add6~28                                                                                                                         ; 11      ;
; Add15~28                                                                                                                        ; 11      ;
; Add17~30                                                                                                                        ; 11      ;
; Add5~30                                                                                                                         ; 11      ;
; delay_pipeline[70][10]                                                                                                          ; 10      ;
; delay_pipeline[70][2]                                                                                                           ; 10      ;
; delay_pipeline[70][6]                                                                                                           ; 10      ;
; delay_pipeline[66][10]                                                                                                          ; 10      ;
; delay_pipeline[66][2]                                                                                                           ; 10      ;
; delay_pipeline[66][6]                                                                                                           ; 10      ;
; delay_pipeline[56][10]                                                                                                          ; 10      ;
; delay_pipeline[56][2]                                                                                                           ; 10      ;
; delay_pipeline[56][6]                                                                                                           ; 10      ;
; delay_pipeline[58][10]                                                                                                          ; 10      ;
; delay_pipeline[58][2]                                                                                                           ; 10      ;
; delay_pipeline[58][6]                                                                                                           ; 10      ;
; delay_pipeline[61][5]                                                                                                           ; 10      ;
; delay_pipeline[60][9]                                                                                                           ; 10      ;
; delay_pipeline[60][1]                                                                                                           ; 10      ;
; delay_pipeline[60][5]                                                                                                           ; 10      ;
; delay_pipeline[39][5]                                                                                                           ; 10      ;
; delay_pipeline[34][10]                                                                                                          ; 10      ;
; delay_pipeline[34][2]                                                                                                           ; 10      ;
; delay_pipeline[34][6]                                                                                                           ; 10      ;
; delay_pipeline[15][5]                                                                                                           ; 10      ;
; delay_pipeline[30][10]                                                                                                          ; 10      ;
; delay_pipeline[30][2]                                                                                                           ; 10      ;
; delay_pipeline[30][6]                                                                                                           ; 10      ;
; delay_pipeline[29][8]                                                                                                           ; 10      ;
; delay_pipeline[29][0]                                                                                                           ; 10      ;
; delay_pipeline[29][4]                                                                                                           ; 10      ;
; delay_pipeline[28][9]                                                                                                           ; 10      ;
; delay_pipeline[28][1]                                                                                                           ; 10      ;
; delay_pipeline[28][5]                                                                                                           ; 10      ;
; delay_pipeline[40][9]                                                                                                           ; 10      ;
; delay_pipeline[40][1]                                                                                                           ; 10      ;
; delay_pipeline[40][5]                                                                                                           ; 10      ;
; delay_pipeline[42][10]                                                                                                          ; 10      ;
; delay_pipeline[42][2]                                                                                                           ; 10      ;
; delay_pipeline[42][6]                                                                                                           ; 10      ;
; delay_pipeline[45][10]                                                                                                          ; 10      ;
; delay_pipeline[45][2]                                                                                                           ; 10      ;
; delay_pipeline[45][6]                                                                                                           ; 10      ;
; delay_pipeline[44][10]                                                                                                          ; 10      ;
; delay_pipeline[44][2]                                                                                                           ; 10      ;
; delay_pipeline[44][6]                                                                                                           ; 10      ;
; delay_pipeline[47][11]                                                                                                          ; 10      ;
; delay_pipeline[47][3]                                                                                                           ; 10      ;
; delay_pipeline[50][10]                                                                                                          ; 10      ;
; delay_pipeline[50][2]                                                                                                           ; 10      ;
; delay_pipeline[50][6]                                                                                                           ; 10      ;
; delay_pipeline[55][10]                                                                                                          ; 10      ;
; delay_pipeline[55][2]                                                                                                           ; 10      ;
; delay_pipeline[55][6]                                                                                                           ; 10      ;
; delay_pipeline[53][11]                                                                                                          ; 10      ;
; delay_pipeline[53][3]                                                                                                           ; 10      ;
; delay_pipeline[71][8]                                                                                                           ; 10      ;
; delay_pipeline[71][0]                                                                                                           ; 10      ;
; delay_pipeline[71][4]                                                                                                           ; 10      ;
; delay_pipeline[72][9]                                                                                                           ; 10      ;
; delay_pipeline[72][1]                                                                                                           ; 10      ;
; delay_pipeline[72][5]                                                                                                           ; 10      ;
; delay_pipeline[85][5]                                                                                                           ; 10      ;
; Add30~30                                                                                                                        ; 10      ;
; Add58~30                                                                                                                        ; 10      ;
; Add14~30                                                                                                                        ; 10      ;
; Add186~34                                                                                                                       ; 10      ;
; Add71~30                                                                                                                        ; 10      ;
; delay_pipeline[77][8]                                                                                                           ; 9       ;
; delay_pipeline[77][0]                                                                                                           ; 9       ;
; delay_pipeline[77][4]                                                                                                           ; 9       ;
; delay_pipeline[70][11]                                                                                                          ; 9       ;
; delay_pipeline[70][3]                                                                                                           ; 9       ;
; delay_pipeline[70][7]                                                                                                           ; 9       ;
; delay_pipeline[67][9]                                                                                                           ; 9       ;
; delay_pipeline[67][1]                                                                                                           ; 9       ;
; delay_pipeline[67][5]                                                                                                           ; 9       ;
; delay_pipeline[66][11]                                                                                                          ; 9       ;
; delay_pipeline[66][3]                                                                                                           ; 9       ;
; delay_pipeline[66][7]                                                                                                           ; 9       ;
; delay_pipeline[57][11]                                                                                                          ; 9       ;
; delay_pipeline[57][3]                                                                                                           ; 9       ;
; delay_pipeline[57][7]                                                                                                           ; 9       ;
; delay_pipeline[56][11]                                                                                                          ; 9       ;
; delay_pipeline[56][3]                                                                                                           ; 9       ;
; delay_pipeline[56][7]                                                                                                           ; 9       ;
; delay_pipeline[59][8]                                                                                                           ; 9       ;
; delay_pipeline[59][11]                                                                                                          ; 9       ;
; delay_pipeline[59][9]                                                                                                           ; 9       ;
; delay_pipeline[59][0]                                                                                                           ; 9       ;
; delay_pipeline[59][1]                                                                                                           ; 9       ;
; delay_pipeline[59][3]                                                                                                           ; 9       ;
; delay_pipeline[59][7]                                                                                                           ; 9       ;
; delay_pipeline[59][5]                                                                                                           ; 9       ;
; delay_pipeline[59][4]                                                                                                           ; 9       ;
; delay_pipeline[58][11]                                                                                                          ; 9       ;
; delay_pipeline[58][3]                                                                                                           ; 9       ;
; delay_pipeline[58][7]                                                                                                           ; 9       ;
; delay_pipeline[61][9]                                                                                                           ; 9       ;
; delay_pipeline[61][8]                                                                                                           ; 9       ;
; delay_pipeline[61][0]                                                                                                           ; 9       ;
; delay_pipeline[61][1]                                                                                                           ; 9       ;
; delay_pipeline[61][6]                                                                                                           ; 9       ;
; delay_pipeline[60][10]                                                                                                          ; 9       ;
; delay_pipeline[60][2]                                                                                                           ; 9       ;
; delay_pipeline[60][6]                                                                                                           ; 9       ;
; delay_pipeline[39][9]                                                                                                           ; 9       ;
; delay_pipeline[39][8]                                                                                                           ; 9       ;
; delay_pipeline[39][0]                                                                                                           ; 9       ;
; delay_pipeline[39][1]                                                                                                           ; 9       ;
; delay_pipeline[39][6]                                                                                                           ; 9       ;
; delay_pipeline[34][11]                                                                                                          ; 9       ;
; delay_pipeline[34][3]                                                                                                           ; 9       ;
; delay_pipeline[34][7]                                                                                                           ; 9       ;
; delay_pipeline[33][9]                                                                                                           ; 9       ;
; delay_pipeline[33][1]                                                                                                           ; 9       ;
; delay_pipeline[33][5]                                                                                                           ; 9       ;
; delay_pipeline[15][9]                                                                                                           ; 9       ;
; delay_pipeline[15][8]                                                                                                           ; 9       ;
; delay_pipeline[15][0]                                                                                                           ; 9       ;
; delay_pipeline[15][1]                                                                                                           ; 9       ;
; delay_pipeline[15][6]                                                                                                           ; 9       ;
; delay_pipeline[17][8]                                                                                                           ; 9       ;
; delay_pipeline[17][9]                                                                                                           ; 9       ;
; delay_pipeline[17][0]                                                                                                           ; 9       ;
; delay_pipeline[17][1]                                                                                                           ; 9       ;
; delay_pipeline[17][4]                                                                                                           ; 9       ;
; delay_pipeline[17][5]                                                                                                           ; 9       ;
; delay_pipeline[18][8]                                                                                                           ; 9       ;
; delay_pipeline[18][0]                                                                                                           ; 9       ;
; delay_pipeline[18][4]                                                                                                           ; 9       ;
; delay_pipeline[23][8]                                                                                                           ; 9       ;
; delay_pipeline[23][0]                                                                                                           ; 9       ;
; delay_pipeline[23][4]                                                                                                           ; 9       ;
; delay_pipeline[30][11]                                                                                                          ; 9       ;
; delay_pipeline[30][3]                                                                                                           ; 9       ;
; delay_pipeline[30][7]                                                                                                           ; 9       ;
; delay_pipeline[29][11]                                                                                                          ; 9       ;
; delay_pipeline[29][9]                                                                                                           ; 9       ;
; delay_pipeline[29][1]                                                                                                           ; 9       ;
; delay_pipeline[29][3]                                                                                                           ; 9       ;
; delay_pipeline[29][5]                                                                                                           ; 9       ;
; delay_pipeline[29][7]                                                                                                           ; 9       ;
; delay_pipeline[28][10]                                                                                                          ; 9       ;
; delay_pipeline[28][2]                                                                                                           ; 9       ;
; delay_pipeline[28][6]                                                                                                           ; 9       ;
; delay_pipeline[41][8]                                                                                                           ; 9       ;
; delay_pipeline[41][11]                                                                                                          ; 9       ;
; delay_pipeline[41][9]                                                                                                           ; 9       ;
; delay_pipeline[41][0]                                                                                                           ; 9       ;
; delay_pipeline[41][1]                                                                                                           ; 9       ;
; delay_pipeline[41][3]                                                                                                           ; 9       ;
; delay_pipeline[41][7]                                                                                                           ; 9       ;
; delay_pipeline[41][5]                                                                                                           ; 9       ;
; delay_pipeline[41][4]                                                                                                           ; 9       ;
; delay_pipeline[40][10]                                                                                                          ; 9       ;
; delay_pipeline[40][2]                                                                                                           ; 9       ;
; delay_pipeline[40][6]                                                                                                           ; 9       ;
; delay_pipeline[43][11]                                                                                                          ; 9       ;
; delay_pipeline[43][3]                                                                                                           ; 9       ;
; delay_pipeline[43][7]                                                                                                           ; 9       ;
; delay_pipeline[42][11]                                                                                                          ; 9       ;
; delay_pipeline[42][3]                                                                                                           ; 9       ;
; delay_pipeline[42][7]                                                                                                           ; 9       ;
; delay_pipeline[45][11]                                                                                                          ; 9       ;
; delay_pipeline[45][3]                                                                                                           ; 9       ;
; delay_pipeline[45][7]                                                                                                           ; 9       ;
; delay_pipeline[44][11]                                                                                                          ; 9       ;
; delay_pipeline[44][3]                                                                                                           ; 9       ;
; delay_pipeline[44][7]                                                                                                           ; 9       ;
; delay_pipeline[49][8]                                                                                                           ; 9       ;
; delay_pipeline[49][0]                                                                                                           ; 9       ;
; delay_pipeline[49][4]                                                                                                           ; 9       ;
; delay_pipeline[51][8]                                                                                                           ; 9       ;
; delay_pipeline[51][0]                                                                                                           ; 9       ;
; delay_pipeline[51][4]                                                                                                           ; 9       ;
; delay_pipeline[50][11]                                                                                                          ; 9       ;
; delay_pipeline[50][3]                                                                                                           ; 9       ;
; delay_pipeline[50][7]                                                                                                           ; 9       ;
; delay_pipeline[55][11]                                                                                                          ; 9       ;
; delay_pipeline[55][3]                                                                                                           ; 9       ;
; delay_pipeline[55][7]                                                                                                           ; 9       ;
; delay_pipeline[71][11]                                                                                                          ; 9       ;
; delay_pipeline[71][9]                                                                                                           ; 9       ;
; delay_pipeline[71][1]                                                                                                           ; 9       ;
; delay_pipeline[71][3]                                                                                                           ; 9       ;
; delay_pipeline[71][5]                                                                                                           ; 9       ;
; delay_pipeline[71][7]                                                                                                           ; 9       ;
; delay_pipeline[72][10]                                                                                                          ; 9       ;
; delay_pipeline[72][2]                                                                                                           ; 9       ;
; delay_pipeline[72][6]                                                                                                           ; 9       ;
; delay_pipeline[85][9]                                                                                                           ; 9       ;
; delay_pipeline[85][8]                                                                                                           ; 9       ;
; delay_pipeline[85][0]                                                                                                           ; 9       ;
; delay_pipeline[85][1]                                                                                                           ; 9       ;
; delay_pipeline[85][6]                                                                                                           ; 9       ;
; delay_pipeline[82][8]                                                                                                           ; 9       ;
; delay_pipeline[82][0]                                                                                                           ; 9       ;
; delay_pipeline[82][4]                                                                                                           ; 9       ;
; delay_pipeline[83][8]                                                                                                           ; 9       ;
; delay_pipeline[83][9]                                                                                                           ; 9       ;
; delay_pipeline[83][0]                                                                                                           ; 9       ;
; delay_pipeline[83][1]                                                                                                           ; 9       ;
; delay_pipeline[83][4]                                                                                                           ; 9       ;
; delay_pipeline[83][5]                                                                                                           ; 9       ;
; Add22~28                                                                                                                        ; 9       ;
; lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_4jh:auto_generated|op_1~20  ; 9       ;
; Add41~28                                                                                                                        ; 9       ;
; Add45~28                                                                                                                        ; 9       ;
; Add66~28                                                                                                                        ; 9       ;
; delay_pipeline[57][13]                                                                                                          ; 8       ;
; delay_pipeline[58][13]                                                                                                          ; 8       ;
; delay_pipeline[43][13]                                                                                                          ; 8       ;
; delay_pipeline[42][13]                                                                                                          ; 8       ;
; delay_pipeline[49][11]                                                                                                          ; 8       ;
; delay_pipeline[51][11]                                                                                                          ; 8       ;
; delay_pipeline[77][10]                                                                                                          ; 8       ;
; delay_pipeline[77][9]                                                                                                           ; 8       ;
; delay_pipeline[77][1]                                                                                                           ; 8       ;
; delay_pipeline[77][2]                                                                                                           ; 8       ;
; delay_pipeline[77][5]                                                                                                           ; 8       ;
; delay_pipeline[77][6]                                                                                                           ; 8       ;
; delay_pipeline[67][10]                                                                                                          ; 8       ;
; delay_pipeline[67][2]                                                                                                           ; 8       ;
; delay_pipeline[67][6]                                                                                                           ; 8       ;
; delay_pipeline[57][10]                                                                                                          ; 8       ;
; delay_pipeline[57][8]                                                                                                           ; 8       ;
; delay_pipeline[57][9]                                                                                                           ; 8       ;
; delay_pipeline[57][0]                                                                                                           ; 8       ;
; delay_pipeline[57][1]                                                                                                           ; 8       ;
; delay_pipeline[57][2]                                                                                                           ; 8       ;
; delay_pipeline[57][6]                                                                                                           ; 8       ;
; delay_pipeline[57][5]                                                                                                           ; 8       ;
; delay_pipeline[57][4]                                                                                                           ; 8       ;
; delay_pipeline[59][10]                                                                                                          ; 8       ;
; delay_pipeline[59][13]                                                                                                          ; 8       ;
; delay_pipeline[59][2]                                                                                                           ; 8       ;
; delay_pipeline[59][6]                                                                                                           ; 8       ;
; delay_pipeline[61][10]                                                                                                          ; 8       ;
; delay_pipeline[61][2]                                                                                                           ; 8       ;
; delay_pipeline[61][7]                                                                                                           ; 8       ;
; delay_pipeline[60][11]                                                                                                          ; 8       ;
; delay_pipeline[60][3]                                                                                                           ; 8       ;
; delay_pipeline[60][7]                                                                                                           ; 8       ;
; delay_pipeline[39][10]                                                                                                          ; 8       ;
; delay_pipeline[39][2]                                                                                                           ; 8       ;
; delay_pipeline[39][7]                                                                                                           ; 8       ;
; delay_pipeline[33][10]                                                                                                          ; 8       ;
; delay_pipeline[33][2]                                                                                                           ; 8       ;
; delay_pipeline[33][6]                                                                                                           ; 8       ;
; delay_pipeline[15][10]                                                                                                          ; 8       ;
; delay_pipeline[15][2]                                                                                                           ; 8       ;
; delay_pipeline[15][7]                                                                                                           ; 8       ;
; delay_pipeline[17][10]                                                                                                          ; 8       ;
; delay_pipeline[17][2]                                                                                                           ; 8       ;
; delay_pipeline[17][6]                                                                                                           ; 8       ;
; delay_pipeline[16][10]                                                                                                          ; 8       ;
; delay_pipeline[16][9]                                                                                                           ; 8       ;
; delay_pipeline[16][8]                                                                                                           ; 8       ;
; delay_pipeline[16][0]                                                                                                           ; 8       ;
; delay_pipeline[16][1]                                                                                                           ; 8       ;
; delay_pipeline[16][2]                                                                                                           ; 8       ;
; delay_pipeline[16][4]                                                                                                           ; 8       ;
; delay_pipeline[16][5]                                                                                                           ; 8       ;
; delay_pipeline[16][6]                                                                                                           ; 8       ;
; delay_pipeline[18][10]                                                                                                          ; 8       ;
; delay_pipeline[18][9]                                                                                                           ; 8       ;
; delay_pipeline[18][1]                                                                                                           ; 8       ;
; delay_pipeline[18][2]                                                                                                           ; 8       ;
; delay_pipeline[18][5]                                                                                                           ; 8       ;
; delay_pipeline[18][6]                                                                                                           ; 8       ;
; delay_pipeline[23][10]                                                                                                          ; 8       ;
; delay_pipeline[23][9]                                                                                                           ; 8       ;
; delay_pipeline[23][1]                                                                                                           ; 8       ;
; delay_pipeline[23][2]                                                                                                           ; 8       ;
; delay_pipeline[23][5]                                                                                                           ; 8       ;
; delay_pipeline[23][6]                                                                                                           ; 8       ;
; delay_pipeline[29][10]                                                                                                          ; 8       ;
; delay_pipeline[29][2]                                                                                                           ; 8       ;
; delay_pipeline[29][6]                                                                                                           ; 8       ;
; delay_pipeline[28][11]                                                                                                          ; 8       ;
; delay_pipeline[28][3]                                                                                                           ; 8       ;
; delay_pipeline[28][7]                                                                                                           ; 8       ;
; delay_pipeline[41][10]                                                                                                          ; 8       ;
; delay_pipeline[41][13]                                                                                                          ; 8       ;
; delay_pipeline[41][2]                                                                                                           ; 8       ;
; delay_pipeline[41][6]                                                                                                           ; 8       ;
; delay_pipeline[40][11]                                                                                                          ; 8       ;
; delay_pipeline[40][3]                                                                                                           ; 8       ;
; delay_pipeline[40][7]                                                                                                           ; 8       ;
; delay_pipeline[43][10]                                                                                                          ; 8       ;
; delay_pipeline[43][8]                                                                                                           ; 8       ;
; delay_pipeline[43][9]                                                                                                           ; 8       ;
; delay_pipeline[43][0]                                                                                                           ; 8       ;
; delay_pipeline[43][1]                                                                                                           ; 8       ;
; delay_pipeline[43][2]                                                                                                           ; 8       ;
; delay_pipeline[43][6]                                                                                                           ; 8       ;
; delay_pipeline[43][5]                                                                                                           ; 8       ;
; delay_pipeline[43][4]                                                                                                           ; 8       ;
; delay_pipeline[46][13]                                                                                                          ; 8       ;
; delay_pipeline[49][9]                                                                                                           ; 8       ;
; delay_pipeline[49][1]                                                                                                           ; 8       ;
; delay_pipeline[49][3]                                                                                                           ; 8       ;
; delay_pipeline[49][5]                                                                                                           ; 8       ;
; delay_pipeline[49][7]                                                                                                           ; 8       ;
; delay_pipeline[48][13]                                                                                                          ; 8       ;
; delay_pipeline[51][9]                                                                                                           ; 8       ;
; delay_pipeline[51][1]                                                                                                           ; 8       ;
; delay_pipeline[51][3]                                                                                                           ; 8       ;
; delay_pipeline[51][5]                                                                                                           ; 8       ;
; delay_pipeline[51][7]                                                                                                           ; 8       ;
; delay_pipeline[54][13]                                                                                                          ; 8       ;
; delay_pipeline[52][13]                                                                                                          ; 8       ;
; delay_pipeline[71][10]                                                                                                          ; 8       ;
; delay_pipeline[71][2]                                                                                                           ; 8       ;
; delay_pipeline[71][6]                                                                                                           ; 8       ;
; delay_pipeline[72][11]                                                                                                          ; 8       ;
; delay_pipeline[72][3]                                                                                                           ; 8       ;
; delay_pipeline[72][7]                                                                                                           ; 8       ;
; delay_pipeline[85][10]                                                                                                          ; 8       ;
; delay_pipeline[85][2]                                                                                                           ; 8       ;
; delay_pipeline[85][7]                                                                                                           ; 8       ;
; delay_pipeline[82][10]                                                                                                          ; 8       ;
; delay_pipeline[82][9]                                                                                                           ; 8       ;
; delay_pipeline[82][1]                                                                                                           ; 8       ;
; delay_pipeline[82][2]                                                                                                           ; 8       ;
; delay_pipeline[82][5]                                                                                                           ; 8       ;
; delay_pipeline[82][6]                                                                                                           ; 8       ;
; delay_pipeline[84][10]                                                                                                          ; 8       ;
; delay_pipeline[84][9]                                                                                                           ; 8       ;
; delay_pipeline[84][8]                                                                                                           ; 8       ;
; delay_pipeline[84][0]                                                                                                           ; 8       ;
; delay_pipeline[84][1]                                                                                                           ; 8       ;
; delay_pipeline[84][2]                                                                                                           ; 8       ;
; delay_pipeline[84][4]                                                                                                           ; 8       ;
; delay_pipeline[84][5]                                                                                                           ; 8       ;
; delay_pipeline[84][6]                                                                                                           ; 8       ;
; delay_pipeline[83][10]                                                                                                          ; 8       ;
; delay_pipeline[83][2]                                                                                                           ; 8       ;
; delay_pipeline[83][6]                                                                                                           ; 8       ;
; Add26~28                                                                                                                        ; 8       ;
; Add28~28                                                                                                                        ; 8       ;
; lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated|op_1~20 ; 8       ;
; Add60~28                                                                                                                        ; 8       ;
; lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated|op_1~22 ; 8       ;
; Add56~30                                                                                                                        ; 8       ;
; Add182~38                                                                                                                       ; 8       ;
; Add72~28                                                                                                                        ; 8       ;
; delay_pipeline[49][13]                                                                                                          ; 7       ;
; delay_pipeline[51][13]                                                                                                          ; 7       ;
; delay_pipeline[78][13]                                                                                                          ; 7       ;
; delay_pipeline[60][13]                                                                                                          ; 7       ;
; delay_pipeline[22][13]                                                                                                          ; 7       ;
; delay_pipeline[40][13]                                                                                                          ; 7       ;
; delay_pipeline[78][8]                                                                                                           ; 7       ;
; delay_pipeline[78][9]                                                                                                           ; 7       ;
; delay_pipeline[78][10]                                                                                                          ; 7       ;
; delay_pipeline[78][12]                                                                                                          ; 7       ;
; delay_pipeline[78][0]                                                                                                           ; 7       ;
; delay_pipeline[78][1]                                                                                                           ; 7       ;
; delay_pipeline[78][2]                                                                                                           ; 7       ;
; delay_pipeline[78][4]                                                                                                           ; 7       ;
; delay_pipeline[78][5]                                                                                                           ; 7       ;
; delay_pipeline[78][6]                                                                                                           ; 7       ;
; delay_pipeline[77][11]                                                                                                          ; 7       ;
; delay_pipeline[77][3]                                                                                                           ; 7       ;
; delay_pipeline[77][7]                                                                                                           ; 7       ;
; delay_pipeline[76][12]                                                                                                          ; 7       ;
; delay_pipeline[76][9]                                                                                                           ; 7       ;
; delay_pipeline[76][8]                                                                                                           ; 7       ;
; delay_pipeline[76][10]                                                                                                          ; 7       ;
; delay_pipeline[76][13]                                                                                                          ; 7       ;
; delay_pipeline[76][0]                                                                                                           ; 7       ;
; delay_pipeline[76][1]                                                                                                           ; 7       ;
; delay_pipeline[76][2]                                                                                                           ; 7       ;
; delay_pipeline[76][4]                                                                                                           ; 7       ;
; delay_pipeline[76][5]                                                                                                           ; 7       ;
; delay_pipeline[76][6]                                                                                                           ; 7       ;
; delay_pipeline[67][13]                                                                                                          ; 7       ;
; delay_pipeline[57][12]                                                                                                          ; 7       ;
; delay_pipeline[56][12]                                                                                                          ; 7       ;
; delay_pipeline[59][12]                                                                                                          ; 7       ;
; delay_pipeline[58][12]                                                                                                          ; 7       ;
; delay_pipeline[61][11]                                                                                                          ; 7       ;
; delay_pipeline[61][3]                                                                                                           ; 7       ;
; delay_pipeline[39][11]                                                                                                          ; 7       ;
; delay_pipeline[39][3]                                                                                                           ; 7       ;
; delay_pipeline[33][13]                                                                                                          ; 7       ;
; delay_pipeline[22][8]                                                                                                           ; 7       ;
; delay_pipeline[22][9]                                                                                                           ; 7       ;
; delay_pipeline[22][10]                                                                                                          ; 7       ;
; delay_pipeline[22][12]                                                                                                          ; 7       ;
; delay_pipeline[22][0]                                                                                                           ; 7       ;
; delay_pipeline[22][1]                                                                                                           ; 7       ;
; delay_pipeline[22][2]                                                                                                           ; 7       ;
; delay_pipeline[22][4]                                                                                                           ; 7       ;
; delay_pipeline[22][5]                                                                                                           ; 7       ;
; delay_pipeline[22][6]                                                                                                           ; 7       ;
; delay_pipeline[15][11]                                                                                                          ; 7       ;
; delay_pipeline[15][3]                                                                                                           ; 7       ;
; delay_pipeline[17][11]                                                                                                          ; 7       ;
; delay_pipeline[17][12]                                                                                                          ; 7       ;
; delay_pipeline[17][3]                                                                                                           ; 7       ;
; delay_pipeline[17][7]                                                                                                           ; 7       ;
; delay_pipeline[16][11]                                                                                                          ; 7       ;
; delay_pipeline[16][12]                                                                                                          ; 7       ;
; delay_pipeline[16][3]                                                                                                           ; 7       ;
; delay_pipeline[16][7]                                                                                                           ; 7       ;
; delay_pipeline[18][12]                                                                                                          ; 7       ;
; delay_pipeline[18][11]                                                                                                          ; 7       ;
; delay_pipeline[18][13]                                                                                                          ; 7       ;
; delay_pipeline[18][3]                                                                                                           ; 7       ;
; delay_pipeline[18][7]                                                                                                           ; 7       ;
; delay_pipeline[24][12]                                                                                                          ; 7       ;
; delay_pipeline[24][9]                                                                                                           ; 7       ;
; delay_pipeline[24][8]                                                                                                           ; 7       ;
; delay_pipeline[24][10]                                                                                                          ; 7       ;
; delay_pipeline[24][13]                                                                                                          ; 7       ;
; delay_pipeline[24][0]                                                                                                           ; 7       ;
; delay_pipeline[24][1]                                                                                                           ; 7       ;
; delay_pipeline[24][2]                                                                                                           ; 7       ;
; delay_pipeline[24][4]                                                                                                           ; 7       ;
; delay_pipeline[24][5]                                                                                                           ; 7       ;
; delay_pipeline[24][6]                                                                                                           ; 7       ;
; delay_pipeline[23][11]                                                                                                          ; 7       ;
; delay_pipeline[23][3]                                                                                                           ; 7       ;
; delay_pipeline[23][7]                                                                                                           ; 7       ;
; delay_pipeline[41][12]                                                                                                          ; 7       ;
; delay_pipeline[43][12]                                                                                                          ; 7       ;
; delay_pipeline[42][12]                                                                                                          ; 7       ;
; delay_pipeline[45][12]                                                                                                          ; 7       ;
; delay_pipeline[44][12]                                                                                                          ; 7       ;
; delay_pipeline[49][10]                                                                                                          ; 7       ;
; delay_pipeline[49][2]                                                                                                           ; 7       ;
; delay_pipeline[49][6]                                                                                                           ; 7       ;
; delay_pipeline[48][12]                                                                                                          ; 7       ;
; delay_pipeline[51][10]                                                                                                          ; 7       ;
; delay_pipeline[51][2]                                                                                                           ; 7       ;
; delay_pipeline[51][6]                                                                                                           ; 7       ;
; delay_pipeline[55][12]                                                                                                          ; 7       ;
; delay_pipeline[52][12]                                                                                                          ; 7       ;
; delay_pipeline[85][11]                                                                                                          ; 7       ;
; delay_pipeline[85][3]                                                                                                           ; 7       ;
; delay_pipeline[82][12]                                                                                                          ; 7       ;
; delay_pipeline[82][11]                                                                                                          ; 7       ;
; delay_pipeline[82][13]                                                                                                          ; 7       ;
; delay_pipeline[82][3]                                                                                                           ; 7       ;
; delay_pipeline[82][7]                                                                                                           ; 7       ;
; delay_pipeline[84][11]                                                                                                          ; 7       ;
; delay_pipeline[84][12]                                                                                                          ; 7       ;
; delay_pipeline[84][3]                                                                                                           ; 7       ;
; delay_pipeline[84][7]                                                                                                           ; 7       ;
; delay_pipeline[83][11]                                                                                                          ; 7       ;
; delay_pipeline[83][12]                                                                                                          ; 7       ;
; delay_pipeline[83][3]                                                                                                           ; 7       ;
; delay_pipeline[83][7]                                                                                                           ; 7       ;
; Add164~38                                                                                                                       ; 7       ;
; lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated|op_1~24  ; 7       ;
; Add33~28                                                                                                                        ; 7       ;
; Add35~28                                                                                                                        ; 7       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated|op_1~24 ; 7       ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated|op_1~24 ; 7       ;
; Add38~30                                                                                                                        ; 7       ;
; lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated|op_1~22 ; 7       ;
; Add48~30                                                                                                                        ; 7       ;
; Add50~30                                                                                                                        ; 7       ;
; lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated|op_1~24 ; 7       ;
; lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6jh:auto_generated|op_1~24 ; 7       ;
; Add51~28                                                                                                                        ; 7       ;
; Add53~28                                                                                                                        ; 7       ;
; Add110~40                                                                                                                       ; 7       ;
; Add40~30                                                                                                                        ; 7       ;
; Add74~30                                                                                                                        ; 7       ;
; lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_a8h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_98h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_98h:auto_generated|op_1~20                      ; 7       ;
; lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_98h:auto_generated|op_1~22                      ; 7       ;
; lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_98h:auto_generated|op_1~20                      ; 7       ;
; lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~20                       ; 7       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~20                      ; 7       ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~20                      ; 7       ;
; lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~18                      ; 7       ;
; lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~18                      ; 7       ;
; lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~20                      ; 7       ;
; lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~20                      ; 7       ;
; lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~20                      ; 7       ;
; lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~20                      ; 7       ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated|op_1~20                       ; 7       ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~16                       ; 7       ;
; lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                       ; 7       ;
; lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v6h:auto_generated|op_1~16                       ; 7       ;
; lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~16                      ; 7       ;
; lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                      ; 7       ;
; lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                      ; 7       ;
; lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                      ; 7       ;
; lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                      ; 7       ;
; lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v6h:auto_generated|op_1~16                      ; 7       ;
; lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                      ; 7       ;
; lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                      ; 7       ;
; lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                       ; 7       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                       ; 7       ;
; lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                       ; 7       ;
; lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                       ; 7       ;
; lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated|op_1~18                       ; 7       ;
; delay_pipeline[49][12]                                                                                                          ; 6       ;
; delay_pipeline[51][12]                                                                                                          ; 6       ;
; delay_pipeline[50][13]                                                                                                          ; 6       ;
; delay_pipeline[56][13]                                                                                                          ; 6       ;
; delay_pipeline[61][13]                                                                                                          ; 6       ;
; delay_pipeline[39][13]                                                                                                          ; 6       ;
; delay_pipeline[45][13]                                                                                                          ; 6       ;
; delay_pipeline[44][13]                                                                                                          ; 6       ;
; delay_pipeline[50][12]                                                                                                          ; 6       ;
; delay_pipeline[55][13]                                                                                                          ; 6       ;
; delay_pipeline[78][11]                                                                                                          ; 6       ;
; delay_pipeline[78][3]                                                                                                           ; 6       ;
; delay_pipeline[78][7]                                                                                                           ; 6       ;
; delay_pipeline[77][12]                                                                                                          ; 6       ;
; delay_pipeline[77][13]                                                                                                          ; 6       ;
; delay_pipeline[76][11]                                                                                                          ; 6       ;
; delay_pipeline[76][3]                                                                                                           ; 6       ;
; delay_pipeline[76][7]                                                                                                           ; 6       ;
; delay_pipeline[67][11]                                                                                                          ; 6       ;
; delay_pipeline[67][3]                                                                                                           ; 6       ;
; delay_pipeline[67][7]                                                                                                           ; 6       ;
; delay_pipeline[66][13]                                                                                                          ; 6       ;
; delay_pipeline[61][12]                                                                                                          ; 6       ;
; delay_pipeline[60][12]                                                                                                          ; 6       ;
; delay_pipeline[39][12]                                                                                                          ; 6       ;
; delay_pipeline[34][13]                                                                                                          ; 6       ;
; delay_pipeline[33][11]                                                                                                          ; 6       ;
; delay_pipeline[33][3]                                                                                                           ; 6       ;
; delay_pipeline[33][7]                                                                                                           ; 6       ;
; delay_pipeline[22][11]                                                                                                          ; 6       ;
; delay_pipeline[22][3]                                                                                                           ; 6       ;
; delay_pipeline[22][7]                                                                                                           ; 6       ;
; delay_pipeline[15][12]                                                                                                          ; 6       ;
; delay_pipeline[15][13]                                                                                                          ; 6       ;
; delay_pipeline[17][13]                                                                                                          ; 6       ;
; delay_pipeline[16][13]                                                                                                          ; 6       ;
; delay_pipeline[24][11]                                                                                                          ; 6       ;
; delay_pipeline[24][3]                                                                                                           ; 6       ;
; delay_pipeline[24][7]                                                                                                           ; 6       ;
; delay_pipeline[23][12]                                                                                                          ; 6       ;
; delay_pipeline[23][13]                                                                                                          ; 6       ;
; delay_pipeline[29][13]                                                                                                          ; 6       ;
; delay_pipeline[28][13]                                                                                                          ; 6       ;
; delay_pipeline[40][12]                                                                                                          ; 6       ;
; delay_pipeline[47][12]                                                                                                          ; 6       ;
; delay_pipeline[47][13]                                                                                                          ; 6       ;
; delay_pipeline[46][12]                                                                                                          ; 6       ;
; delay_pipeline[54][12]                                                                                                          ; 6       ;
; delay_pipeline[53][12]                                                                                                          ; 6       ;
; delay_pipeline[53][13]                                                                                                          ; 6       ;
; delay_pipeline[71][13]                                                                                                          ; 6       ;
; delay_pipeline[72][13]                                                                                                          ; 6       ;
; delay_pipeline[85][12]                                                                                                          ; 6       ;
; delay_pipeline[85][13]                                                                                                          ; 6       ;
; delay_pipeline[84][13]                                                                                                          ; 6       ;
; delay_pipeline[83][13]                                                                                                          ; 6       ;
; lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~26                      ; 6       ;
; lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~26                      ; 6       ;
; lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~20                      ; 6       ;
; lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~26                      ; 6       ;
; lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~20                      ; 6       ;
; lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~22                      ; 6       ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~26                      ; 6       ;
; lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~26                      ; 6       ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_b8h:auto_generated|op_1~26                      ; 6       ;
; Add47~28                                                                                                                        ; 6       ;
; Add39~28                                                                                                                        ; 6       ;
; Add25~28                                                                                                                        ; 6       ;
; Add61~28                                                                                                                        ; 6       ;
; Add63~28                                                                                                                        ; 6       ;
; Add55~28                                                                                                                        ; 6       ;
; Add31~28                                                                                                                        ; 6       ;
; Add23~28                                                                                                                        ; 6       ;
; delay_pipeline[68][13]                                                                                                          ; 5       ;
; delay_pipeline[32][13]                                                                                                          ; 5       ;
; delay_pipeline[86][13]                                                                                                          ; 5       ;
; delay_pipeline[79][13]                                                                                                          ; 5       ;
; delay_pipeline[21][13]                                                                                                          ; 5       ;
; delay_pipeline[14][13]                                                                                                          ; 5       ;
; delay_pipeline[80][13]                                                                                                          ; 5       ;
; delay_pipeline[70][12]                                                                                                          ; 5       ;
; delay_pipeline[70][13]                                                                                                          ; 5       ;
; lpm_mult:Mult9|multcore:mult_core|romout[0][10]~0                                                                               ; 5       ;
; delay_pipeline[67][12]                                                                                                          ; 5       ;
; lpm_mult:Mult10|multcore:mult_core|romout[0][10]~1                                                                              ; 5       ;
; delay_pipeline[66][12]                                                                                                          ; 5       ;
; lpm_mult:Mult11|multcore:mult_core|romout[0][10]~0                                                                              ; 5       ;
; delay_pipeline[34][12]                                                                                                          ; 5       ;
; lpm_mult:Mult35|multcore:mult_core|romout[0][10]~0                                                                              ; 5       ;
; delay_pipeline[33][12]                                                                                                          ; 5       ;
; lpm_mult:Mult36|multcore:mult_core|romout[0][10]~1                                                                              ; 5       ;
; delay_pipeline[20][13]                                                                                                          ; 5       ;
; delay_pipeline[19][13]                                                                                                          ; 5       ;
; delay_pipeline[30][12]                                                                                                          ; 5       ;
; delay_pipeline[30][13]                                                                                                          ; 5       ;
; lpm_mult:Mult37|multcore:mult_core|romout[0][10]~0                                                                              ; 5       ;
; delay_pipeline[29][12]                                                                                                          ; 5       ;
; lpm_mult:Mult38|multcore:mult_core|romout[0][10]~1                                                                              ; 5       ;
; delay_pipeline[28][12]                                                                                                          ; 5       ;
; lpm_mult:Mult39|multcore:mult_core|romout[0][9]~1                                                                               ; 5       ;
; delay_pipeline[71][12]                                                                                                          ; 5       ;
; lpm_mult:Mult8|multcore:mult_core|romout[0][10]~1                                                                               ; 5       ;
; delay_pipeline[72][12]                                                                                                          ; 5       ;
; lpm_mult:Mult7|multcore:mult_core|romout[0][9]~1                                                                                ; 5       ;
; delay_pipeline[81][13]                                                                                                          ; 5       ;
; Add106~44                                                                                                                       ; 5       ;
; Add116~44                                                                                                                       ; 5       ;
; Add159~44                                                                                                                       ; 5       ;
; Add171~44                                                                                                                       ; 5       ;
; Add80~30                                                                                                                        ; 5       ;
; Add27~28                                                                                                                        ; 5       ;
; Add59~28                                                                                                                        ; 5       ;
; delay_pipeline[65][13]                                                                                                          ; 4       ;
; delay_pipeline[35][13]                                                                                                          ; 4       ;
; delay_pipeline[69][13]                                                                                                          ; 4       ;
; delay_pipeline[31][13]                                                                                                          ; 4       ;
; lpm_mult:Mult17|multcore:mult_core|_~0                                                                                          ; 4       ;
; lpm_mult:Mult29|multcore:mult_core|_~0                                                                                          ; 4       ;
; delay_pipeline[74][13]                                                                                                          ; 4       ;
; lpm_mult:Mult9|multcore:mult_core|_~0                                                                                           ; 4       ;
; delay_pipeline[63][13]                                                                                                          ; 4       ;
; delay_pipeline[37][13]                                                                                                          ; 4       ;
; delay_pipeline[36][13]                                                                                                          ; 4       ;
; delay_pipeline[26][13]                                                                                                          ; 4       ;
; lpm_mult:Mult37|multcore:mult_core|_~0                                                                                          ; 4       ;
; lpm_mult:Mult26|multcore:mult_core|_~0                                                                                          ; 4       ;
; lpm_mult:Mult20|multcore:mult_core|_~0                                                                                          ; 4       ;
; delay_pipeline[64][13]                                                                                                          ; 4       ;
; delay_pipeline[86][0]                                                                                                           ; 4       ;
; delay_pipeline[80][0]                                                                                                           ; 4       ;
; delay_pipeline[79][0]                                                                                                           ; 4       ;
; delay_pipeline[74][0]                                                                                                           ; 4       ;
; delay_pipeline[65][0]                                                                                                           ; 4       ;
; delay_pipeline[36][0]                                                                                                           ; 4       ;
; delay_pipeline[35][0]                                                                                                           ; 4       ;
; delay_pipeline[21][0]                                                                                                           ; 4       ;
; delay_pipeline[14][0]                                                                                                           ; 4       ;
; delay_pipeline[6][0]                                                                                                            ; 4       ;
; delay_pipeline[6][13]                                                                                                           ; 4       ;
; delay_pipeline[5][0]                                                                                                            ; 4       ;
; delay_pipeline[5][13]                                                                                                           ; 4       ;
; delay_pipeline[4][0]                                                                                                            ; 4       ;
; delay_pipeline[4][13]                                                                                                           ; 4       ;
; delay_pipeline[1][0]                                                                                                            ; 4       ;
; delay_pipeline[1][13]                                                                                                           ; 4       ;
; delay_pipeline[0][0]                                                                                                            ; 4       ;
; delay_pipeline[0][13]                                                                                                           ; 4       ;
; delay_pipeline[2][0]                                                                                                            ; 4       ;
; delay_pipeline[2][13]                                                                                                           ; 4       ;
; delay_pipeline[7][0]                                                                                                            ; 4       ;
; delay_pipeline[7][13]                                                                                                           ; 4       ;
; delay_pipeline[9][0]                                                                                                            ; 4       ;
; delay_pipeline[9][13]                                                                                                           ; 4       ;
; delay_pipeline[20][0]                                                                                                           ; 4       ;
; delay_pipeline[19][0]                                                                                                           ; 4       ;
; delay_pipeline[26][0]                                                                                                           ; 4       ;
; delay_pipeline[27][0]                                                                                                           ; 4       ;
; delay_pipeline[27][13]                                                                                                          ; 4       ;
; lpm_mult:Mult26|multcore:mult_core|romout[3][1]~12                                                                              ; 4       ;
; lpm_mult:Mult20|multcore:mult_core|romout[3][1]~12                                                                              ; 4       ;
; delay_pipeline[64][0]                                                                                                           ; 4       ;
; delay_pipeline[73][0]                                                                                                           ; 4       ;
; delay_pipeline[73][13]                                                                                                          ; 4       ;
; delay_pipeline[81][0]                                                                                                           ; 4       ;
; delay_pipeline[91][0]                                                                                                           ; 4       ;
; delay_pipeline[91][13]                                                                                                          ; 4       ;
; delay_pipeline[93][0]                                                                                                           ; 4       ;
; delay_pipeline[93][13]                                                                                                          ; 4       ;
; delay_pipeline[95][0]                                                                                                           ; 4       ;
; delay_pipeline[95][13]                                                                                                          ; 4       ;
; delay_pipeline[94][0]                                                                                                           ; 4       ;
; delay_pipeline[94][13]                                                                                                          ; 4       ;
; delay_pipeline[96][0]                                                                                                           ; 4       ;
; delay_pipeline[96][13]                                                                                                          ; 4       ;
; delay_pipeline[98][0]                                                                                                           ; 4       ;
; delay_pipeline[98][13]                                                                                                          ; 4       ;
; delay_pipeline[99][0]                                                                                                           ; 4       ;
; delay_pipeline[99][13]                                                                                                          ; 4       ;
; Add147~42                                                                                                                       ; 4       ;
; Add62~28                                                                                                                        ; 4       ;
; lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated|op_1~22 ; 4       ;
; lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated|op_1~22  ; 4       ;
; Add32~30                                                                                                                        ; 4       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5jh:auto_generated|op_1~22  ; 4       ;
; Add92~36                                                                                                                        ; 4       ;
; Add81~28                                                                                                                        ; 4       ;
; Add21~28                                                                                                                        ; 4       ;
; Add65~28                                                                                                                        ; 4       ;
; Add75~28                                                                                                                        ; 4       ;
; Add77~28                                                                                                                        ; 4       ;
; Add79~28                                                                                                                        ; 4       ;
; Add73~28                                                                                                                        ; 4       ;
; Add13~28                                                                                                                        ; 4       ;
; Add9~28                                                                                                                         ; 4       ;
; Add11~28                                                                                                                        ; 4       ;
; Add7~28                                                                                                                         ; 4       ;
; clk~input                                                                                                                       ; 3       ;
; ADC_A[13]~input                                                                                                                 ; 3       ;
; ADC_A[12]~input                                                                                                                 ; 3       ;
; ADC_A[11]~input                                                                                                                 ; 3       ;
; ADC_A[10]~input                                                                                                                 ; 3       ;
; ADC_A[9]~input                                                                                                                  ; 3       ;
; ADC_A[8]~input                                                                                                                  ; 3       ;
; ADC_A[7]~input                                                                                                                  ; 3       ;
; ADC_A[6]~input                                                                                                                  ; 3       ;
; ADC_A[5]~input                                                                                                                  ; 3       ;
; ADC_A[4]~input                                                                                                                  ; 3       ;
; ADC_A[3]~input                                                                                                                  ; 3       ;
; ADC_A[2]~input                                                                                                                  ; 3       ;
; ADC_A[1]~input                                                                                                                  ; 3       ;
; ADC_A[0]~input                                                                                                                  ; 3       ;
; output_register[26]~53                                                                                                          ; 3       ;
; output_register[25]~49                                                                                                          ; 3       ;
; output_register[24]~45                                                                                                          ; 3       ;
; output_register[23]~41                                                                                                          ; 3       ;
; output_register[22]~37                                                                                                          ; 3       ;
; output_register[21]~33                                                                                                          ; 3       ;
; output_register[20]~29                                                                                                          ; 3       ;
; output_register[19]~25                                                                                                          ; 3       ;
; output_register[18]~21                                                                                                          ; 3       ;
; output_register[17]~17                                                                                                          ; 3       ;
; output_register[16]~13                                                                                                          ; 3       ;
; output_register[15]~9                                                                                                           ; 3       ;
; output_register[14]~5                                                                                                           ; 3       ;
; output_register[13]~1                                                                                                           ; 3       ;
; lpm_mult:Mult9|multcore:mult_core|romout[2][10]~26                                                                              ; 3       ;
; lpm_mult:Mult10|multcore:mult_core|romout[2][10]~21                                                                             ; 3       ;
; lpm_mult:Mult11|multcore:mult_core|romout[2][10]~12                                                                             ; 3       ;
; lpm_mult:Mult16|multcore:mult_core|_~3                                                                                          ; 3       ;
; lpm_mult:Mult35|multcore:mult_core|romout[2][10]~12                                                                             ; 3       ;
; lpm_mult:Mult36|multcore:mult_core|romout[2][10]~21                                                                             ; 3       ;
; lpm_mult:Mult37|multcore:mult_core|romout[2][10]~26                                                                             ; 3       ;
; lpm_mult:Mult38|multcore:mult_core|romout[2][10]~17                                                                             ; 3       ;
; lpm_mult:Mult30|multcore:mult_core|_~3                                                                                          ; 3       ;
; lpm_mult:Mult8|multcore:mult_core|romout[2][10]~17                                                                              ; 3       ;
; lpm_mult:Mult39|multcore:mult_core|romout[2][9]~27                                                                              ; 3       ;
; lpm_mult:Mult28|multcore:mult_core|_~1                                                                                          ; 3       ;
; lpm_mult:Mult18|multcore:mult_core|_~1                                                                                          ; 3       ;
; lpm_mult:Mult7|multcore:mult_core|romout[2][9]~27                                                                               ; 3       ;
; lpm_mult:Mult14|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult15|multcore:mult_core|_~3                                                                                          ; 3       ;
; lpm_mult:Mult38|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult32|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult31|multcore:mult_core|_~3                                                                                          ; 3       ;
; lpm_mult:Mult23|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult8|multcore:mult_core|_~0                                                                                           ; 3       ;
; delay_pipeline[97][13]                                                                                                          ; 3       ;
; delay_pipeline[92][13]                                                                                                          ; 3       ;
; lpm_mult:Mult5|multcore:mult_core|_~0                                                                                           ; 3       ;
; delay_pipeline[69][12]                                                                                                          ; 3       ;
; lpm_mult:Mult12|multcore:mult_core|_~2                                                                                          ; 3       ;
; lpm_mult:Mult13|multcore:mult_core|_~2                                                                                          ; 3       ;
; lpm_mult:Mult34|multcore:mult_core|_~2                                                                                          ; 3       ;
; delay_pipeline[31][12]                                                                                                          ; 3       ;
; delay_pipeline[8][13]                                                                                                           ; 3       ;
; delay_pipeline[3][13]                                                                                                           ; 3       ;
; lpm_mult:Mult45|multcore:mult_core|_~1                                                                                          ; 3       ;
; lpm_mult:Mult41|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult33|multcore:mult_core|_~2                                                                                          ; 3       ;
; lpm_mult:Mult28|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult25|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult23|multcore:mult_core|romout[3][3]~16                                                                              ; 3       ;
; lpm_mult:Mult18|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult21|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult1|multcore:mult_core|_~1                                                                                           ; 3       ;
; delay_pipeline[69][11]                                                                                                          ; 3       ;
; delay_pipeline[68][12]                                                                                                          ; 3       ;
; lpm_mult:Mult11|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult17|multcore:mult_core|romout[3][2]~11                                                                              ; 3       ;
; lpm_mult:Mult35|multcore:mult_core|_~0                                                                                          ; 3       ;
; delay_pipeline[32][12]                                                                                                          ; 3       ;
; delay_pipeline[31][11]                                                                                                          ; 3       ;
; lpm_mult:Mult46|multcore:mult_core|_~2                                                                                          ; 3       ;
; lpm_mult:Mult44|multcore:mult_core|_~0                                                                                          ; 3       ;
; lpm_mult:Mult29|multcore:mult_core|romout[3][2]~11                                                                              ; 3       ;
; lpm_mult:Mult27|multcore:mult_core|_~1                                                                                          ; 3       ;
; lpm_mult:Mult19|multcore:mult_core|_~1                                                                                          ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|_~2                                                                                           ; 3       ;
; lpm_mult:Mult2|multcore:mult_core|_~0                                                                                           ; 3       ;
; delay_pipeline[97][0]                                                                                                           ; 3       ;
; delay_pipeline[92][0]                                                                                                           ; 3       ;
; delay_pipeline[90][0]                                                                                                           ; 3       ;
; delay_pipeline[90][13]                                                                                                          ; 3       ;
; delay_pipeline[88][0]                                                                                                           ; 3       ;
; delay_pipeline[88][1]                                                                                                           ; 3       ;
; delay_pipeline[88][2]                                                                                                           ; 3       ;
; delay_pipeline[88][3]                                                                                                           ; 3       ;
; delay_pipeline[88][4]                                                                                                           ; 3       ;
; delay_pipeline[88][5]                                                                                                           ; 3       ;
; delay_pipeline[88][6]                                                                                                           ; 3       ;
; delay_pipeline[88][7]                                                                                                           ; 3       ;
; delay_pipeline[88][8]                                                                                                           ; 3       ;
; delay_pipeline[88][9]                                                                                                           ; 3       ;
; delay_pipeline[88][10]                                                                                                          ; 3       ;
; delay_pipeline[88][11]                                                                                                          ; 3       ;
; delay_pipeline[88][12]                                                                                                          ; 3       ;
; delay_pipeline[87][0]                                                                                                           ; 3       ;
; delay_pipeline[87][1]                                                                                                           ; 3       ;
; delay_pipeline[87][2]                                                                                                           ; 3       ;
; delay_pipeline[87][3]                                                                                                           ; 3       ;
; delay_pipeline[87][4]                                                                                                           ; 3       ;
; delay_pipeline[87][5]                                                                                                           ; 3       ;
; delay_pipeline[87][6]                                                                                                           ; 3       ;
; delay_pipeline[87][7]                                                                                                           ; 3       ;
; delay_pipeline[87][8]                                                                                                           ; 3       ;
; delay_pipeline[87][11]                                                                                                          ; 3       ;
; delay_pipeline[87][9]                                                                                                           ; 3       ;
; delay_pipeline[87][12]                                                                                                          ; 3       ;
; delay_pipeline[87][10]                                                                                                          ; 3       ;
; delay_pipeline[86][1]                                                                                                           ; 3       ;
; delay_pipeline[86][2]                                                                                                           ; 3       ;
; delay_pipeline[86][3]                                                                                                           ; 3       ;
; delay_pipeline[86][4]                                                                                                           ; 3       ;
; delay_pipeline[86][5]                                                                                                           ; 3       ;
; delay_pipeline[86][6]                                                                                                           ; 3       ;
; delay_pipeline[86][7]                                                                                                           ; 3       ;
; delay_pipeline[86][8]                                                                                                           ; 3       ;
; delay_pipeline[86][9]                                                                                                           ; 3       ;
; delay_pipeline[86][10]                                                                                                          ; 3       ;
; delay_pipeline[86][11]                                                                                                          ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 9,330 / 342,891 ( 3 % )   ;
; C16 interconnects           ; 170 / 10,120 ( 2 % )      ;
; C4 interconnects            ; 5,190 / 209,544 ( 2 % )   ;
; Direct links                ; 2,842 / 342,891 ( < 1 % ) ;
; Global clocks               ; 1 / 20 ( 5 % )            ;
; Local interconnects         ; 1,509 / 119,088 ( 1 % )   ;
; R24 interconnects           ; 141 / 9,963 ( 1 % )       ;
; R4 interconnects            ; 4,905 / 289,782 ( 2 % )   ;
+-----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.88) ; Number of LABs  (Total = 500) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 3                             ;
; 3                                           ; 4                             ;
; 4                                           ; 5                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 7                             ;
; 10                                          ; 13                            ;
; 11                                          ; 28                            ;
; 12                                          ; 29                            ;
; 13                                          ; 66                            ;
; 14                                          ; 46                            ;
; 15                                          ; 37                            ;
; 16                                          ; 246                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.03) ; Number of LABs  (Total = 500) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 257                           ;
; 1 Clock                            ; 260                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.46) ; Number of LABs  (Total = 500) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 2                             ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 7                             ;
; 10                                           ; 12                            ;
; 11                                           ; 26                            ;
; 12                                           ; 28                            ;
; 13                                           ; 62                            ;
; 14                                           ; 37                            ;
; 15                                           ; 26                            ;
; 16                                           ; 65                            ;
; 17                                           ; 20                            ;
; 18                                           ; 33                            ;
; 19                                           ; 32                            ;
; 20                                           ; 34                            ;
; 21                                           ; 11                            ;
; 22                                           ; 14                            ;
; 23                                           ; 10                            ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 7                             ;
; 27                                           ; 1                             ;
; 28                                           ; 9                             ;
; 29                                           ; 16                            ;
; 30                                           ; 6                             ;
; 31                                           ; 9                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 14.78) ; Number of LABs  (Total = 500) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 10                            ;
; 2                                                ; 3                             ;
; 3                                                ; 3                             ;
; 4                                                ; 5                             ;
; 5                                                ; 3                             ;
; 6                                                ; 3                             ;
; 7                                                ; 3                             ;
; 8                                                ; 2                             ;
; 9                                                ; 13                            ;
; 10                                               ; 21                            ;
; 11                                               ; 44                            ;
; 12                                               ; 44                            ;
; 13                                               ; 80                            ;
; 14                                               ; 67                            ;
; 15                                               ; 35                            ;
; 16                                               ; 44                            ;
; 17                                               ; 17                            ;
; 18                                               ; 17                            ;
; 19                                               ; 11                            ;
; 20                                               ; 8                             ;
; 21                                               ; 7                             ;
; 22                                               ; 5                             ;
; 23                                               ; 6                             ;
; 24                                               ; 4                             ;
; 25                                               ; 2                             ;
; 26                                               ; 3                             ;
; 27                                               ; 8                             ;
; 28                                               ; 12                            ;
; 29                                               ; 11                            ;
; 30                                               ; 7                             ;
; 31                                               ; 1                             ;
; 32                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.68) ; Number of LABs  (Total = 500) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 5                             ;
; 4                                            ; 11                            ;
; 5                                            ; 0                             ;
; 6                                            ; 31                            ;
; 7                                            ; 5                             ;
; 8                                            ; 12                            ;
; 9                                            ; 16                            ;
; 10                                           ; 13                            ;
; 11                                           ; 14                            ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 15                            ;
; 15                                           ; 8                             ;
; 16                                           ; 84                            ;
; 17                                           ; 15                            ;
; 18                                           ; 29                            ;
; 19                                           ; 20                            ;
; 20                                           ; 21                            ;
; 21                                           ; 18                            ;
; 22                                           ; 28                            ;
; 23                                           ; 30                            ;
; 24                                           ; 26                            ;
; 25                                           ; 13                            ;
; 26                                           ; 39                            ;
; 27                                           ; 7                             ;
; 28                                           ; 15                            ;
; 29                                           ; 7                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 35        ; 0            ; 35        ; 0            ; 0            ; 35        ; 35        ; 0            ; 35        ; 35        ; 0            ; 19           ; 0            ; 0            ; 16           ; 0            ; 19           ; 16           ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 35           ; 0         ; 35           ; 35           ; 0         ; 0         ; 35           ; 0         ; 0         ; 35           ; 16           ; 35           ; 35           ; 19           ; 35           ; 16           ; 19           ; 35           ; 35           ; 35           ; 16           ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; adc_en_A           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_A[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mode               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_clk_A          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_clk_A          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_wrt_A          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk                  ; 168.5             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                              ;
+------------------------+-------------------------------+-------------------+
; Source Register        ; Destination Register          ; Delay Added in ns ;
+------------------------+-------------------------------+-------------------+
; reset                  ; delay_pipeline[57][8]         ; 1.311             ;
; output_register[19]~25 ; output_register[19]~_emulated ; 0.074             ;
; output_register[18]~21 ; output_register[18]~_emulated ; 0.074             ;
; output_register[17]~17 ; output_register[17]~_emulated ; 0.074             ;
; output_register[16]~13 ; output_register[16]~_emulated ; 0.074             ;
; output_register[15]~9  ; output_register[15]~_emulated ; 0.074             ;
+------------------------+-------------------------------+-------------------+
Note: This table only shows the top 6 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C120F780C7 for design "adc_dac_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F780C7 is compatible
    Info (176445): Device EP3C40F780I7 is compatible
    Info (176445): Device EP3C55F780C7 is compatible
    Info (176445): Device EP3C55F780I7 is compatible
    Info (176445): Device EP3C80F780C7 is compatible
    Info (176445): Device EP3C80F780I7 is compatible
    Info (176445): Device EP3C120F780I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'adc_dac_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN AH15 (CLK12, DIFFCLK_7n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dac_clk_A~output
        Info (176357): Destination node adc_clk_A~output
        Info (176357): Destination node dac_wrt_A~output
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X46_Y12 to location X57_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file F:/Heavy_Software/Quartus_Prime_13.1/quartus/proyek/output_files/adc_dac_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5125 megabytes
    Info: Processing ended: Thu Jun 15 11:50:41 2023
    Info: Elapsed time: 00:00:37
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Heavy_Software/Quartus_Prime_13.1/quartus/proyek/output_files/adc_dac_top.fit.smsg.


