Fitter report for MIcrocontroller
Thu Nov 25 11:16:39 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 25 11:16:39 2021      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; MIcrocontroller                            ;
; Top-level Entity Name              ; microcontroller                            ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C20F484C7                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 397 / 18,752 ( 2 % )                       ;
;     Total combinational functions  ; 397 / 18,752 ( 2 % )                       ;
;     Dedicated logic registers      ; 90 / 18,752 ( < 1 % )                      ;
; Total registers                    ; 90                                         ;
; Total pins                         ; 45 / 315 ( 14 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 3,328 / 239,616 ( 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 550 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 550 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 547     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Users/Borko/Predmeti/Projektovanje VLSI/ModelSim_2021/Quartus_microcontroller/MIcrocontroller.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 397 / 18,752 ( 2 % )    ;
;     -- Combinational with no register       ; 307                     ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 90                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 242                     ;
;     -- 3 input functions                    ; 78                      ;
;     -- <=2 input functions                  ; 77                      ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 329                     ;
;     -- arithmetic mode                      ; 68                      ;
;                                             ;                         ;
; Total registers*                            ; 90 / 19,649 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 90 / 18,752 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 28 / 1,172 ( 2 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 45 / 315 ( 14 % )       ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )          ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 1 / 52 ( 2 % )          ;
; Total block memory bits                     ; 3,328 / 239,616 ( 1 % ) ;
; Total block memory implementation bits      ; 4,608 / 239,616 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 3% / 4% / 3%            ;
; Maximum fan-out                             ; 90                      ;
; Highest non-global fan-out                  ; 90                      ;
; Total fan-out                               ; 1765                    ;
; Average fan-out                             ; 3.28                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 397 / 18752 ( 2 % )  ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 307                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 90                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 242                  ; 0                              ;
;     -- 3 input functions                    ; 78                   ; 0                              ;
;     -- <=2 input functions                  ; 77                   ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 329                  ; 0                              ;
;     -- arithmetic mode                      ; 68                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 90                   ; 0                              ;
;     -- Dedicated logic registers            ; 90 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 28 / 1172 ( 2 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 45                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 3328                 ; 0                              ;
; Total RAM block bits                        ; 4608                 ; 0                              ;
; M4K                                         ; 1 / 52 ( 1 % )       ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1765                 ; 0                              ;
;     -- Registered Connections               ; 758                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Int_code[0] ; M1    ; 1        ; 0            ; 13           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Int_code[1] ; L2    ; 2        ; 0            ; 13           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PORT_IN[0]  ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PORT_IN[1]  ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PORT_IN[2]  ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PORT_IN[3]  ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PORT_IN[4]  ; W12   ; 7        ; 26           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PORT_IN[5]  ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PORT_IN[6]  ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PORT_IN[7]  ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Taster      ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk         ; L1    ; 2        ; 0            ; 13           ; 0           ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset       ; R22   ; 6        ; 50           ; 10           ; 1           ; 90                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Seg0[0] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg0[1] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg0[2] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg0[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg0[4] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg0[5] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg0[6] ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg0[7] ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Seg1[0] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg1[1] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg1[2] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg1[3] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg1[4] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg1[5] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg1[6] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg1[7] ; H8    ; 3        ; 7            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Seg2[0] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg2[1] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg2[2] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg2[3] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg2[4] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg2[5] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg2[6] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg2[7] ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Seg3[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg3[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg3[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg3[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg3[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg3[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg3[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Seg3[7] ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 36 ( 11 % )  ; 3.3V          ; --           ;
; 7        ; 3 / 40 ( 8 % )   ; 3.3V          ; --           ;
; 8        ; 3 / 43 ( 7 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; Seg0[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; Seg3[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; Seg2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; Seg2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; Seg1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; Seg1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; Seg2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; Seg3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; Seg3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; Seg3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; Seg1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; Seg0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; Seg2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; Seg2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; Seg0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; Seg0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; Seg3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; Seg3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; Seg1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; Seg2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; Seg2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; Seg0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; Seg0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; Seg1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; Seg1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; Seg1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; Seg1[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; Seg0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; Seg0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; Seg3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; Int_code[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; Seg3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; PORT_IN[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; PORT_IN[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; Int_code[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; PORT_IN[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; PORT_IN[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; Seg2[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; Taster                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; PORT_IN[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; PORT_IN[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; PORT_IN[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; PORT_IN[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
; |microcontroller                          ; 397 (2)     ; 90 (0)                    ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 45   ; 0            ; 307 (2)      ; 0 (0)             ; 90 (0)           ; |microcontroller                                                                          ;              ;
;    |ALU:U3|                               ; 150 (132)   ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (123)    ; 0 (0)             ; 9 (9)            ; |microcontroller|ALU:U3                                                                   ;              ;
;       |lpm_add_sub:Add0|                  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |microcontroller|ALU:U3|lpm_add_sub:Add0                                                  ;              ;
;          |add_sub_rpi:auto_generated|     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |microcontroller|ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated                       ;              ;
;    |Debounce:U8|                          ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 23 (23)          ; |microcontroller|Debounce:U8                                                              ;              ;
;    |IR:U4|                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |microcontroller|IR:U4                                                                    ;              ;
;    |MAR:U5|                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |microcontroller|MAR:U5                                                                   ;              ;
;    |ROM256X16:U6|                         ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 5 (5)            ; |microcontroller|ROM256X16:U6                                                             ;              ;
;    |Reg:U11|                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |microcontroller|Reg:U11                                                                  ;              ;
;    |Reg:U12|                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |microcontroller|Reg:U12                                                                  ;              ;
;    |SevenSegDec:U10|                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |microcontroller|SevenSegDec:U10                                                          ;              ;
;    |SevenSegDec:U9|                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |microcontroller|SevenSegDec:U9                                                           ;              ;
;    |Three_state:U13|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microcontroller|Three_state:U13                                                          ;              ;
;    |controller:U2|                        ; 38 (38)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 20 (20)          ; |microcontroller|controller:U2                                                            ;              ;
;    |memory:U1|                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 12 (12)          ; |microcontroller|memory:U1                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microcontroller|memory:U1|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_5kc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microcontroller|memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated ;              ;
;    |pc:U7|                                ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |microcontroller|pc:U7                                                                    ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Seg0[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg0[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg0[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg0[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg0[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg0[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg0[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg0[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg1[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg1[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg1[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg1[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg1[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg1[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg1[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg1[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg2[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg2[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg2[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg2[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg2[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg2[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg2[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg2[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg3[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg3[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg3[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg3[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg3[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg3[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg3[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Seg3[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; PORT_IN[3]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; clk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PORT_IN[1]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PORT_IN[2]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PORT_IN[0]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PORT_IN[7]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PORT_IN[5]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PORT_IN[6]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PORT_IN[4]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Int_code[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Int_code[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Taster      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; PORT_IN[3]                             ;                   ;         ;
; clk                                    ;                   ;         ;
; reset                                  ;                   ;         ;
;      - Reg:U11|Q[0]                    ; 1                 ; 6       ;
;      - Reg:U11|Q[1]                    ; 1                 ; 6       ;
;      - Reg:U11|Q[2]                    ; 1                 ; 6       ;
;      - Reg:U11|Q[3]                    ; 1                 ; 6       ;
;      - Reg:U11|Q[4]                    ; 1                 ; 6       ;
;      - Reg:U11|Q[5]                    ; 1                 ; 6       ;
;      - Reg:U11|Q[6]                    ; 1                 ; 6       ;
;      - Reg:U11|Q[7]                    ; 1                 ; 6       ;
;      - Reg:U12|Q[0]                    ; 1                 ; 6       ;
;      - Reg:U12|Q[1]                    ; 1                 ; 6       ;
;      - Reg:U12|Q[2]                    ; 1                 ; 6       ;
;      - Reg:U12|Q[3]                    ; 1                 ; 6       ;
;      - Reg:U12|Q[4]                    ; 1                 ; 6       ;
;      - Reg:U12|Q[5]                    ; 1                 ; 6       ;
;      - Reg:U12|Q[6]                    ; 1                 ; 6       ;
;      - Reg:U12|Q[7]                    ; 1                 ; 6       ;
;      - ALU:U3|acc[3]                   ; 1                 ; 6       ;
;      - MAR:U5|MAR_reg[0]               ; 1                 ; 6       ;
;      - MAR:U5|MAR_reg[1]               ; 1                 ; 6       ;
;      - MAR:U5|MAR_reg[2]               ; 1                 ; 6       ;
;      - MAR:U5|MAR_reg[3]               ; 1                 ; 6       ;
;      - MAR:U5|MAR_reg[4]               ; 1                 ; 6       ;
;      - MAR:U5|MAR_reg[5]               ; 1                 ; 6       ;
;      - MAR:U5|MAR_reg[6]               ; 1                 ; 6       ;
;      - MAR:U5|MAR_reg[7]               ; 1                 ; 6       ;
;      - pc:U7|pc_val[3]                 ; 1                 ; 6       ;
;      - controller:U2|present_state.R0  ; 1                 ; 6       ;
;      - controller:U2|present_state.R1  ; 1                 ; 6       ;
;      - controller:U2|present_state.I1  ; 1                 ; 6       ;
;      - controller:U2|present_state.I2  ; 1                 ; 6       ;
;      - controller:U2|present_state.I4  ; 1                 ; 6       ;
;      - controller:U2|present_state.I5  ; 1                 ; 6       ;
;      - controller:U2|present_state.I6  ; 1                 ; 6       ;
;      - controller:U2|present_state.I8  ; 1                 ; 6       ;
;      - controller:U2|present_state.I9  ; 1                 ; 6       ;
;      - controller:U2|present_state.I10 ; 1                 ; 6       ;
;      - controller:U2|cnt[0]            ; 1                 ; 6       ;
;      - controller:U2|cnt[1]            ; 1                 ; 6       ;
;      - controller:U2|cnt[2]            ; 1                 ; 6       ;
;      - controller:U2|cnt[3]            ; 1                 ; 6       ;
;      - controller:U2|cnt[4]            ; 1                 ; 6       ;
;      - controller:U2|cnt[5]            ; 1                 ; 6       ;
;      - controller:U2|cnt[6]            ; 1                 ; 6       ;
;      - controller:U2|cnt[7]            ; 1                 ; 6       ;
;      - controller:U2|cnt[8]            ; 1                 ; 6       ;
;      - Debounce:U8|counter[0]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[1]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[2]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[3]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[4]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[5]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[6]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[7]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[8]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[9]          ; 1                 ; 6       ;
;      - Debounce:U8|counter[10]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[11]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[12]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[13]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[14]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[15]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[16]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[17]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[18]         ; 1                 ; 6       ;
;      - Debounce:U8|counter[19]         ; 1                 ; 6       ;
;      - pc:U7|pc_val[2]                 ; 1                 ; 6       ;
;      - pc:U7|pc_val[1]                 ; 1                 ; 6       ;
;      - pc:U7|pc_val[0]                 ; 1                 ; 6       ;
;      - ALU:U3|acc[1]                   ; 1                 ; 6       ;
;      - ALU:U3|acc[2]                   ; 1                 ; 6       ;
;      - ALU:U3|acc[0]                   ; 1                 ; 6       ;
;      - ALU:U3|acc[7]                   ; 1                 ; 6       ;
;      - pc:U7|pc_val[7]                 ; 1                 ; 6       ;
;      - ALU:U3|acc[5]                   ; 1                 ; 6       ;
;      - pc:U7|pc_val[5]                 ; 1                 ; 6       ;
;      - ALU:U3|acc[6]                   ; 1                 ; 6       ;
;      - pc:U7|pc_val[6]                 ; 1                 ; 6       ;
;      - ALU:U3|acc[4]                   ; 1                 ; 6       ;
;      - pc:U7|pc_val[4]                 ; 1                 ; 6       ;
;      - IR:U4|IR_reg[6]                 ; 1                 ; 6       ;
;      - IR:U4|IR_reg[4]                 ; 1                 ; 6       ;
;      - IR:U4|IR_reg[3]                 ; 1                 ; 6       ;
;      - IR:U4|IR_reg[5]                 ; 1                 ; 6       ;
;      - IR:U4|IR_reg[7]                 ; 1                 ; 6       ;
;      - ALU:U3|acc[8]                   ; 1                 ; 6       ;
;      - controller:U2|present_state.I3  ; 1                 ; 6       ;
;      - Debounce:U8|Int_req             ; 1                 ; 6       ;
;      - Debounce:U8|Taster1             ; 1                 ; 6       ;
;      - Debounce:U8|Enable              ; 1                 ; 6       ;
;      - pc:U7|reset_int_req             ; 1                 ; 6       ;
; PORT_IN[1]                             ;                   ;         ;
; PORT_IN[2]                             ;                   ;         ;
; PORT_IN[0]                             ;                   ;         ;
; PORT_IN[7]                             ;                   ;         ;
; PORT_IN[5]                             ;                   ;         ;
; PORT_IN[6]                             ;                   ;         ;
; PORT_IN[4]                             ;                   ;         ;
; Int_code[0]                            ;                   ;         ;
; Int_code[1]                            ;                   ;         ;
; Taster                                 ;                   ;         ;
;      - Debounce:U8|Taster1             ; 0                 ; 6       ;
;      - Debounce:U8|Taster2~0           ; 0                 ; 6       ;
+----------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALU:U3|acc[6]~21               ; LCCOMB_X22_Y17_N18 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Debounce:U8|Int_req            ; LCFF_X22_Y18_N1    ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Debounce:U8|counter[19]~54     ; LCCOMB_X25_Y18_N10 ; 20      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clk                            ; PIN_L1             ; 6       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                            ; PIN_L1             ; 86      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; controller:U2|Equal0~2         ; LCCOMB_X16_Y17_N30 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; controller:U2|WideOr0~0        ; LCCOMB_X23_Y17_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:U2|WideOr0~1        ; LCCOMB_X23_Y17_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:U2|WideOr2~1        ; LCCOMB_X15_Y18_N22 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; controller:U2|present_state.I2 ; LCFF_X23_Y17_N3    ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:U2|present_state.I4 ; LCFF_X23_Y17_N7    ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:U1|clock                ; LCCOMB_X23_Y17_N22 ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; reset                          ; PIN_R22            ; 90      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                          ;
+-----------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name            ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk             ; PIN_L1             ; 86      ; Global Clock         ; GCLK2            ; --                        ;
; memory:U1|clock ; LCCOMB_X23_Y17_N22 ; 1       ; Global Clock         ; GCLK8            ; --                        ;
+-----------------+--------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                            ;
+----------------------------------------------------------------------------------+---------+
; Name                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------+---------+
; reset                                                                            ; 90      ;
; MAR:U5|MAR_reg[3]                                                                ; 40      ;
; IR:U4|IR_reg[4]                                                                  ; 39      ;
; MAR:U5|MAR_reg[4]                                                                ; 37      ;
; MAR:U5|MAR_reg[1]                                                                ; 34      ;
; MAR:U5|MAR_reg[0]                                                                ; 34      ;
; MAR:U5|MAR_reg[2]                                                                ; 29      ;
; MAR:U5|MAR_reg[6]                                                                ; 28      ;
; IR:U4|IR_reg[3]                                                                  ; 26      ;
; MAR:U5|MAR_reg[5]                                                                ; 26      ;
; IR:U4|IR_reg[5]                                                                  ; 24      ;
; Debounce:U8|counter[19]~54                                                       ; 20      ;
; controller:U2|present_state.I4                                                   ; 20      ;
; controller:U2|present_state.R1                                                   ; 17      ;
; ~GND                                                                             ; 16      ;
; IR:U4|IR_reg[7]                                                                  ; 16      ;
; IR:U4|IR_reg[6]                                                                  ; 15      ;
; MAR:U5|MAR_reg[7]                                                                ; 15      ;
; ALU:U3|acc[7]                                                                    ; 14      ;
; ALU:U3|acc[0]                                                                    ; 13      ;
; memory:U1|data[3]~7                                                              ; 12      ;
; controller:U2|present_state.I8                                                   ; 12      ;
; controller:U2|WideOr2~0                                                          ; 12      ;
; controller:U2|present_state.I2                                                   ; 12      ;
; memory:U1|data[6]~27                                                             ; 11      ;
; memory:U1|data[5]~24                                                             ; 11      ;
; ROM256X16:U6|data_rom[7]~11                                                      ; 11      ;
; memory:U1|data[0]~20                                                             ; 11      ;
; Debounce:U8|Int_req                                                              ; 10      ;
; controller:U2|Equal0~2                                                           ; 10      ;
; controller:U2|WideOr0~1                                                          ; 10      ;
; memory:U1|data[4]~31                                                             ; 10      ;
; memory:U1|data[2]~16                                                             ; 10      ;
; memory:U1|data[1]~12                                                             ; 10      ;
; memory:U1|data[3]~8                                                              ; 10      ;
; controller:U2|present_state.I6                                                   ; 10      ;
; ALU:U3|acc[2]~19                                                                 ; 9       ;
; ALU:U3|Add1~0                                                                    ; 9       ;
; ALU:U3|acc[2]~18                                                                 ; 9       ;
; ALU:U3|acc[2]~10                                                                 ; 9       ;
; ALU:U3|acc[2]~8                                                                  ; 9       ;
; ALU:U3|acc[2]~6                                                                  ; 9       ;
; ALU:U3|acc[6]                                                                    ; 9       ;
; ALU:U3|acc[1]                                                                    ; 9       ;
; ALU:U3|acc[3]~61                                                                 ; 8       ;
; ALU:U3|acc[2]~14                                                                 ; 8       ;
; ALU:U3|acc[2]~4                                                                  ; 8       ;
; controller:U2|WideOr0~0                                                          ; 8       ;
; ALU:U3|acc[4]                                                                    ; 8       ;
; ALU:U3|acc[5]                                                                    ; 8       ;
; ALU:U3|acc[2]                                                                    ; 8       ;
; controller:U2|pc_data~2                                                          ; 8       ;
; controller:U2|mar_data                                                           ; 8       ;
; ALU:U3|acc[3]                                                                    ; 8       ;
; Reg:U12|Q[4]                                                                     ; 8       ;
; Reg:U12|Q[6]                                                                     ; 8       ;
; Reg:U12|Q[5]                                                                     ; 8       ;
; Reg:U12|Q[7]                                                                     ; 8       ;
; Reg:U12|Q[0]                                                                     ; 8       ;
; Reg:U12|Q[2]                                                                     ; 8       ;
; Reg:U12|Q[1]                                                                     ; 8       ;
; Reg:U12|Q[3]                                                                     ; 8       ;
; Debounce:U8|Taster2~0                                                            ; 7       ;
; ALU:U3|acc[8]                                                                    ; 7       ;
; Reg:U11|Q[4]                                                                     ; 7       ;
; Reg:U11|Q[6]                                                                     ; 7       ;
; Reg:U11|Q[5]                                                                     ; 7       ;
; Reg:U11|Q[7]                                                                     ; 7       ;
; Reg:U11|Q[0]                                                                     ; 7       ;
; Reg:U11|Q[2]                                                                     ; 7       ;
; Reg:U11|Q[1]                                                                     ; 7       ;
; Reg:U11|Q[3]                                                                     ; 7       ;
; ALU:U3|acc[0]~31                                                                 ; 6       ;
; controller:U2|present_state.I3                                                   ; 6       ;
; ALU:U3|acc[6]~21                                                                 ; 6       ;
; ALU:U3|acc[2]~17                                                                 ; 6       ;
; ALU:U3|acc[2]~16                                                                 ; 6       ;
; ALU:U3|acc[3]~11                                                                 ; 6       ;
; controller:U2|present_state.I10                                                  ; 6       ;
; controller:U2|acc_bus                                                            ; 6       ;
; controller:U2|present_state.I5                                                   ; 6       ;
; clk                                                                              ; 5       ;
; ALU:U3|acc[2]~5                                                                  ; 5       ;
; controller:U2|present_state.I1                                                   ; 5       ;
; controller:U2|present_state.R0                                                   ; 5       ;
; ALU:U3|acc[3]~62                                                                 ; 4       ;
; controller:U2|next_state.I9~0                                                    ; 4       ;
; ROM256X16:U6|Mux8~0                                                              ; 4       ;
; controller:U2|present_state.I9                                                   ; 4       ;
; Int_code[0]                                                                      ; 3       ;
; controller:U2|WideOr4~0                                                          ; 3       ;
; ROM256X16:U6|data_rom[6]~19                                                      ; 3       ;
; ROM256X16:U6|Mux6~1                                                              ; 3       ;
; ROM256X16:U6|Mux8~2                                                              ; 3       ;
; ROM256X16:U6|Mux8~1                                                              ; 3       ;
; controller:U2|cnt[8]                                                             ; 3       ;
; Taster                                                                           ; 2       ;
; Int_code[1]                                                                      ; 2       ;
; PORT_IN[4]                                                                       ; 2       ;
; ROM256X16:U6|data_rom[1]~30                                                      ; 2       ;
; memory:U1|data[15]~49                                                            ; 2       ;
; Debounce:U8|Equal0~5                                                             ; 2       ;
; Debounce:U8|Equal0~0                                                             ; 2       ;
; memory:U1|data[13]~45                                                            ; 2       ;
; memory:U1|data[11]~43                                                            ; 2       ;
; ROM256X16:U6|Mux2~2                                                              ; 2       ;
; memory:U1|data[12]~41                                                            ; 2       ;
; memory:U1|data[14]~39                                                            ; 2       ;
; ROM256X16:U6|Mux1~3                                                              ; 2       ;
; memory:U1|data[15]~35                                                            ; 2       ;
; ROM256X16:U6|Mux1~0                                                              ; 2       ;
; ALU:U3|Mux1~1                                                                    ; 2       ;
; ALU:U3|acc[0]~35                                                                 ; 2       ;
; ALU:U3|acc[0]~33                                                                 ; 2       ;
; ALU:U3|Mux1~0                                                                    ; 2       ;
; controller:U2|Equal0~1                                                           ; 2       ;
; controller:U2|Equal0~0                                                           ; 2       ;
; ALU:U3|Add1~12                                                                   ; 2       ;
; controller:U2|next_state.I8~0                                                    ; 2       ;
; ALU:U3|acc[2]~9                                                                  ; 2       ;
; memory:U1|data[4]~30                                                             ; 2       ;
; pc:U7|pc_val[4]                                                                  ; 2       ;
; pc:U7|pc_val[6]                                                                  ; 2       ;
; ROM256X16:U6|Mux4~0                                                              ; 2       ;
; ROM256X16:U6|Mux6~2                                                              ; 2       ;
; ROM256X16:U6|data_rom[5]~13                                                      ; 2       ;
; ROM256X16:U6|data_rom[5]~12                                                      ; 2       ;
; pc:U7|pc_val[5]                                                                  ; 2       ;
; pc:U7|pc_val[7]                                                                  ; 2       ;
; memory:U1|data[0]~19                                                             ; 2       ;
; ROM256X16:U6|data_rom[0]~7                                                       ; 2       ;
; memory:U1|data[2]~15                                                             ; 2       ;
; ROM256X16:U6|data_rom[2]~5                                                       ; 2       ;
; memory:U1|data[1]~11                                                             ; 2       ;
; ROM256X16:U6|Mux10~3                                                             ; 2       ;
; pc:U7|pc_val[3]                                                                  ; 2       ;
; Debounce:U8|counter[15]                                                          ; 2       ;
; Debounce:U8|counter[14]                                                          ; 2       ;
; Debounce:U8|counter[13]                                                          ; 2       ;
; Debounce:U8|counter[12]                                                          ; 2       ;
; Debounce:U8|counter[11]                                                          ; 2       ;
; Debounce:U8|counter[10]                                                          ; 2       ;
; Debounce:U8|counter[9]                                                           ; 2       ;
; Debounce:U8|counter[8]                                                           ; 2       ;
; Debounce:U8|counter[7]                                                           ; 2       ;
; Debounce:U8|counter[6]                                                           ; 2       ;
; Debounce:U8|counter[5]                                                           ; 2       ;
; Debounce:U8|counter[4]                                                           ; 2       ;
; Debounce:U8|counter[3]                                                           ; 2       ;
; Debounce:U8|counter[2]                                                           ; 2       ;
; Debounce:U8|counter[1]                                                           ; 2       ;
; Debounce:U8|counter[0]                                                           ; 2       ;
; Debounce:U8|counter[19]                                                          ; 2       ;
; Debounce:U8|counter[18]                                                          ; 2       ;
; Debounce:U8|counter[17]                                                          ; 2       ;
; Debounce:U8|counter[16]                                                          ; 2       ;
; controller:U2|cnt[7]                                                             ; 2       ;
; controller:U2|cnt[6]                                                             ; 2       ;
; controller:U2|cnt[5]                                                             ; 2       ;
; controller:U2|cnt[4]                                                             ; 2       ;
; controller:U2|cnt[3]                                                             ; 2       ;
; controller:U2|cnt[2]                                                             ; 2       ;
; controller:U2|cnt[1]                                                             ; 2       ;
; controller:U2|cnt[0]                                                             ; 2       ;
; ALU:U3|lpm_add_sub:Add0~0                                                        ; 2       ;
; pc:U7|pc_val[0]                                                                  ; 2       ;
; pc:U7|pc_val[2]                                                                  ; 2       ;
; pc:U7|pc_val[1]                                                                  ; 2       ;
; PORT_IN[6]                                                                       ; 1       ;
; PORT_IN[5]                                                                       ; 1       ;
; PORT_IN[7]                                                                       ; 1       ;
; PORT_IN[0]                                                                       ; 1       ;
; PORT_IN[2]                                                                       ; 1       ;
; PORT_IN[1]                                                                       ; 1       ;
; PORT_IN[3]                                                                       ; 1       ;
; Int_code[0]~_wirecell                                                            ; 1       ;
; controller:U2|present_state.R1~0                                                 ; 1       ;
; ROM256X16:U6|data_rom[1]~29                                                      ; 1       ;
; ROM256X16:U6|data_rom[0]~28                                                      ; 1       ;
; ROM256X16:U6|data_rom[0]~27                                                      ; 1       ;
; ALU:U3|acc[7]~64                                                                 ; 1       ;
; ALU:U3|acc[7]~63                                                                 ; 1       ;
; ALU:U3|Mux1~3                                                                    ; 1       ;
; ALU:U3|Mux1~2                                                                    ; 1       ;
; SevenSegDec:U9|pom2[5]~15                                                        ; 1       ;
; SevenSegDec:U9|pom2[6]~14                                                        ; 1       ;
; SevenSegDec:U9|pom1[5]~15                                                        ; 1       ;
; SevenSegDec:U9|pom1[6]~14                                                        ; 1       ;
; SevenSegDec:U10|pom2[5]~15                                                       ; 1       ;
; SevenSegDec:U10|pom2[6]~14                                                       ; 1       ;
; SevenSegDec:U10|pom1[5]~15                                                       ; 1       ;
; SevenSegDec:U10|pom1[6]~14                                                       ; 1       ;
; ROM256X16:U6|Mux2~6                                                              ; 1       ;
; ROM256X16:U6|data_rom[6]~26                                                      ; 1       ;
; pc:U7|reset_int_req~0                                                            ; 1       ;
; Debounce:U8|Enable~0                                                             ; 1       ;
; Debounce:U8|Equal0~4                                                             ; 1       ;
; Debounce:U8|Equal0~3                                                             ; 1       ;
; Debounce:U8|Equal0~2                                                             ; 1       ;
; Debounce:U8|Equal0~1                                                             ; 1       ;
; Debounce:U8|Int_req~0                                                            ; 1       ;
; pc:U7|reset_int_req                                                              ; 1       ;
; Debounce:U8|Enable                                                               ; 1       ;
; Debounce:U8|Taster1                                                              ; 1       ;
; ALU:U3|acc[8]~60                                                                 ; 1       ;
; ALU:U3|acc[8]~59                                                                 ; 1       ;
; ALU:U3|acc[8]~58                                                                 ; 1       ;
; ALU:U3|Mux0~2                                                                    ; 1       ;
; ALU:U3|Mux0~1                                                                    ; 1       ;
; ALU:U3|Mux0~0                                                                    ; 1       ;
; ALU:U3|acc[8]~57                                                                 ; 1       ;
; memory:U1|data[15]~48                                                            ; 1       ;
; memory:U1|data[15]~47                                                            ; 1       ;
; ROM256X16:U6|Mux0~2                                                              ; 1       ;
; ROM256X16:U6|Mux0~1                                                              ; 1       ;
; memory:U1|data[15]~46                                                            ; 1       ;
; ROM256X16:U6|Mux0~0                                                              ; 1       ;
; ROM256X16:U6|Mux2~5                                                              ; 1       ;
; ROM256X16:U6|Mux2~4                                                              ; 1       ;
; ROM256X16:U6|Mux2~3                                                              ; 1       ;
; memory:U1|data[13]~44                                                            ; 1       ;
; memory:U1|data[11]~42                                                            ; 1       ;
; ROM256X16:U6|Mux4~5                                                              ; 1       ;
; ROM256X16:U6|Mux4~4                                                              ; 1       ;
; ROM256X16:U6|Mux4~3                                                              ; 1       ;
; ROM256X16:U6|Mux4~2                                                              ; 1       ;
; ROM256X16:U6|Mux4~1                                                              ; 1       ;
; memory:U1|data[12]~40                                                            ; 1       ;
; ROM256X16:U6|Mux3~5                                                              ; 1       ;
; ROM256X16:U6|Mux3~4                                                              ; 1       ;
; ROM256X16:U6|Mux3~3                                                              ; 1       ;
; ROM256X16:U6|Mux3~2                                                              ; 1       ;
; ROM256X16:U6|Mux3~1                                                              ; 1       ;
; ROM256X16:U6|Mux3~0                                                              ; 1       ;
; memory:U1|data[14]~38                                                            ; 1       ;
; memory:U1|data[14]~37                                                            ; 1       ;
; ROM256X16:U6|Mux1~2                                                              ; 1       ;
; memory:U1|data[14]~36                                                            ; 1       ;
; ROM256X16:U6|Mux1~1                                                              ; 1       ;
; memory:U1|data[14]~34                                                            ; 1       ;
; memory:U1|data[14]~33                                                            ; 1       ;
; memory:U1|data[14]~32                                                            ; 1       ;
; pc:U7|Add0~20                                                                    ; 1       ;
; ALU:U3|acc[4]~56                                                                 ; 1       ;
; ALU:U3|acc[4]~55                                                                 ; 1       ;
; ALU:U3|acc[4]~54                                                                 ; 1       ;
; ALU:U3|Mux4~2                                                                    ; 1       ;
; ALU:U3|Mux4~1                                                                    ; 1       ;
; ALU:U3|Mux4~0                                                                    ; 1       ;
; ALU:U3|acc[4]~53                                                                 ; 1       ;
; pc:U7|Add0~19                                                                    ; 1       ;
; ALU:U3|acc[6]~52                                                                 ; 1       ;
; ALU:U3|Mux2~2                                                                    ; 1       ;
; ALU:U3|Mux2~1                                                                    ; 1       ;
; ALU:U3|Mux2~0                                                                    ; 1       ;
; ALU:U3|acc[6]~51                                                                 ; 1       ;
; ALU:U3|acc[6]~50                                                                 ; 1       ;
; ALU:U3|acc[6]~49                                                                 ; 1       ;
; pc:U7|Add0~18                                                                    ; 1       ;
; ALU:U3|acc[5]~48                                                                 ; 1       ;
; ALU:U3|acc[5]~47                                                                 ; 1       ;
; ALU:U3|acc[5]~46                                                                 ; 1       ;
; ALU:U3|acc[5]~45                                                                 ; 1       ;
; ALU:U3|Mux3~2                                                                    ; 1       ;
; ALU:U3|Mux3~1                                                                    ; 1       ;
; ALU:U3|Mux3~0                                                                    ; 1       ;
; ALU:U3|acc[5]~44                                                                 ; 1       ;
; pc:U7|Add0~17                                                                    ; 1       ;
; ALU:U3|acc[7]~43                                                                 ; 1       ;
; ALU:U3|Add1~28                                                                   ; 1       ;
; ALU:U3|acc[7]~42                                                                 ; 1       ;
; ALU:U3|Add1~27                                                                   ; 1       ;
; ALU:U3|Add1~26                                                                   ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|_~7                           ; 1       ;
; Three_state:U13|DataOUT[4]~1                                                     ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|_~6                           ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|_~5                           ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|_~4                           ; 1       ;
; ALU:U3|acc[7]~41                                                                 ; 1       ;
; ALU:U3|acc[7]~40                                                                 ; 1       ;
; ALU:U3|acc[7]~39                                                                 ; 1       ;
; ALU:U3|acc[7]~38                                                                 ; 1       ;
; ALU:U3|acc[7]~37                                                                 ; 1       ;
; ALU:U3|acc[0]~36                                                                 ; 1       ;
; ALU:U3|Add1~17                                                                   ; 1       ;
; ALU:U3|acc[0]~34                                                                 ; 1       ;
; ALU:U3|Mux8~5                                                                    ; 1       ;
; ALU:U3|Add1~16                                                                   ; 1       ;
; ALU:U3|Mux8~4                                                                    ; 1       ;
; ALU:U3|Add1~15                                                                   ; 1       ;
; ALU:U3|Add1~14                                                                   ; 1       ;
; ALU:U3|Add1~13                                                                   ; 1       ;
; ALU:U3|acc[0]~32                                                                 ; 1       ;
; ALU:U3|Mux8~3                                                                    ; 1       ;
; ALU:U3|Mux8~2                                                                    ; 1       ;
; ALU:U3|Mux8~1                                                                    ; 1       ;
; ALU:U3|Mux8~0                                                                    ; 1       ;
; pc:U7|Mux1~1                                                                     ; 1       ;
; ALU:U3|acc[2]~30                                                                 ; 1       ;
; ALU:U3|acc[2]~29                                                                 ; 1       ;
; ALU:U3|acc[2]~28                                                                 ; 1       ;
; ALU:U3|Mux6~2                                                                    ; 1       ;
; ALU:U3|Mux6~1                                                                    ; 1       ;
; ALU:U3|Mux6~0                                                                    ; 1       ;
; ALU:U3|acc[2]~27                                                                 ; 1       ;
; pc:U7|Mux1~0                                                                     ; 1       ;
; ALU:U3|acc[1]~26                                                                 ; 1       ;
; ALU:U3|acc[1]~25                                                                 ; 1       ;
; ALU:U3|acc[1]~24                                                                 ; 1       ;
; ALU:U3|acc[1]~23                                                                 ; 1       ;
; ALU:U3|Mux7~2                                                                    ; 1       ;
; ALU:U3|Mux7~1                                                                    ; 1       ;
; ALU:U3|Mux7~0                                                                    ; 1       ;
; ALU:U3|acc[1]~22                                                                 ; 1       ;
; controller:U2|next_state.I8~1                                                    ; 1       ;
; pc:U7|Add0~8                                                                     ; 1       ;
; controller:U2|Selector0~0                                                        ; 1       ;
; controller:U2|next_state.R0~0                                                    ; 1       ;
; controller:U2|WideOr2~1                                                          ; 1       ;
; controller:U2|next_state.I10~0                                                   ; 1       ;
; controller:U2|Mux6~0                                                             ; 1       ;
; controller:U2|next_state.I9~2                                                    ; 1       ;
; controller:U2|next_state.I6~5                                                    ; 1       ;
; controller:U2|next_state.I6~4                                                    ; 1       ;
; controller:U2|next_state.I6~3                                                    ; 1       ;
; controller:U2|next_state.I6~2                                                    ; 1       ;
; controller:U2|next_state.I6~1                                                    ; 1       ;
; controller:U2|next_state.I6~0                                                    ; 1       ;
; controller:U2|next_state.I5~0                                                    ; 1       ;
; controller:U2|next_state.I4~0                                                    ; 1       ;
; controller:U2|next_state.I9~1                                                    ; 1       ;
; ALU:U3|acc[3]~20                                                                 ; 1       ;
; ALU:U3|Mux5~2                                                                    ; 1       ;
; ALU:U3|Mux5~1                                                                    ; 1       ;
; ALU:U3|Add1~1                                                                    ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|_~3                           ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|_~2                           ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|_~1                           ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|_~0                           ; 1       ;
; ALU:U3|Mux5~0                                                                    ; 1       ;
; ALU:U3|acc[3]~15                                                                 ; 1       ;
; ALU:U3|acc[3]~13                                                                 ; 1       ;
; ALU:U3|acc[3]~12                                                                 ; 1       ;
; ALU:U3|acc[3]~7                                                                  ; 1       ;
; ROM256X16:U6|data_rom[4]~25                                                      ; 1       ;
; ROM256X16:U6|data_rom[4]~24                                                      ; 1       ;
; ROM256X16:U6|Mux7~2                                                              ; 1       ;
; ROM256X16:U6|data_rom[4]~23                                                      ; 1       ;
; ROM256X16:U6|Mux7~1                                                              ; 1       ;
; ROM256X16:U6|data_rom[4]~22                                                      ; 1       ;
; ROM256X16:U6|Mux7~0                                                              ; 1       ;
; memory:U1|data[4]~29                                                             ; 1       ;
; memory:U1|data[4]~28                                                             ; 1       ;
; memory:U1|data[6]~26                                                             ; 1       ;
; memory:U1|data[6]~25                                                             ; 1       ;
; ALU:U3|data_bus[6]~0                                                             ; 1       ;
; ROM256X16:U6|data_rom[6]~21                                                      ; 1       ;
; ROM256X16:U6|data_rom[6]~20                                                      ; 1       ;
; ROM256X16:U6|data_rom[6]~18                                                      ; 1       ;
; Three_state:U13|DataOUT[6]~0                                                     ; 1       ;
; ROM256X16:U6|data_rom[5]~17                                                      ; 1       ;
; ROM256X16:U6|data_rom[5]~16                                                      ; 1       ;
; ROM256X16:U6|data_rom[5]~15                                                      ; 1       ;
; ROM256X16:U6|data_rom[5]~14                                                      ; 1       ;
; ROM256X16:U6|Mux6~0                                                              ; 1       ;
; memory:U1|data[5]~23                                                             ; 1       ;
; memory:U1|data[5]~22                                                             ; 1       ;
; memory:U1|data[5]~21                                                             ; 1       ;
; ROM256X16:U6|data_rom[7]~10                                                      ; 1       ;
; ROM256X16:U6|data_rom[7]~9                                                       ; 1       ;
; ROM256X16:U6|data_rom[7]~8                                                       ; 1       ;
; memory:U1|data[0]~18                                                             ; 1       ;
; memory:U1|data[0]~17                                                             ; 1       ;
; ROM256X16:U6|Mux11~5                                                             ; 1       ;
; ROM256X16:U6|Mux11~4                                                             ; 1       ;
; ROM256X16:U6|Mux11~3                                                             ; 1       ;
; ROM256X16:U6|Mux11~2                                                             ; 1       ;
; ROM256X16:U6|Mux11~1                                                             ; 1       ;
; ROM256X16:U6|Mux11~0                                                             ; 1       ;
; ROM256X16:U6|data_rom[0]~6                                                       ; 1       ;
; memory:U1|data[2]~14                                                             ; 1       ;
; memory:U1|data[2]~13                                                             ; 1       ;
; ROM256X16:U6|Mux9~5                                                              ; 1       ;
; ROM256X16:U6|Mux9~4                                                              ; 1       ;
; ROM256X16:U6|Mux9~3                                                              ; 1       ;
; ROM256X16:U6|Mux9~2                                                              ; 1       ;
; ROM256X16:U6|Mux9~1                                                              ; 1       ;
; ROM256X16:U6|Mux9~0                                                              ; 1       ;
; ROM256X16:U6|data_rom[2]~4                                                       ; 1       ;
; ROM256X16:U6|data_rom[2]~3                                                       ; 1       ;
; ROM256X16:U6|data_rom[2]~2                                                       ; 1       ;
; memory:U1|data[1]~10                                                             ; 1       ;
; memory:U1|data[1]~9                                                              ; 1       ;
; ROM256X16:U6|Mux10~2                                                             ; 1       ;
; ROM256X16:U6|Mux10~1                                                             ; 1       ;
; ROM256X16:U6|Mux10~0                                                             ; 1       ;
; memory:U1|data[3]~6                                                              ; 1       ;
; memory:U1|data[3]~5                                                              ; 1       ;
; ROM256X16:U6|Mux8~3                                                              ; 1       ;
; memory:U1|data[3]~4                                                              ; 1       ;
; memory:U1|data[3]~3                                                              ; 1       ;
; memory:U1|data[3]~2                                                              ; 1       ;
; SevenSegDec:U9|pom2[1]~13                                                        ; 1       ;
; SevenSegDec:U9|pom2[2]~12                                                        ; 1       ;
; SevenSegDec:U9|pom2[3]~11                                                        ; 1       ;
; SevenSegDec:U9|pom2[4]~10                                                        ; 1       ;
; SevenSegDec:U9|pom2[7]~9                                                         ; 1       ;
; SevenSegDec:U9|pom1[1]~13                                                        ; 1       ;
; SevenSegDec:U9|pom1[2]~12                                                        ; 1       ;
; SevenSegDec:U9|pom1[3]~11                                                        ; 1       ;
; SevenSegDec:U9|pom1[4]~10                                                        ; 1       ;
; SevenSegDec:U9|pom1[7]~9                                                         ; 1       ;
; SevenSegDec:U10|pom2[1]~13                                                       ; 1       ;
; SevenSegDec:U10|pom2[2]~12                                                       ; 1       ;
; SevenSegDec:U10|pom2[3]~11                                                       ; 1       ;
; SevenSegDec:U10|pom2[4]~10                                                       ; 1       ;
; SevenSegDec:U10|pom2[7]~9                                                        ; 1       ;
; SevenSegDec:U10|pom1[1]~13                                                       ; 1       ;
; SevenSegDec:U10|pom1[2]~12                                                       ; 1       ;
; SevenSegDec:U10|pom1[3]~11                                                       ; 1       ;
; SevenSegDec:U10|pom1[4]~10                                                       ; 1       ;
; SevenSegDec:U10|pom1[7]~9                                                        ; 1       ;
; Debounce:U8|counter[19]~59                                                       ; 1       ;
; Debounce:U8|counter[18]~58                                                       ; 1       ;
; Debounce:U8|counter[18]~57                                                       ; 1       ;
; Debounce:U8|counter[17]~56                                                       ; 1       ;
; Debounce:U8|counter[17]~55                                                       ; 1       ;
; Debounce:U8|counter[16]~53                                                       ; 1       ;
; Debounce:U8|counter[16]~52                                                       ; 1       ;
; Debounce:U8|counter[15]~51                                                       ; 1       ;
; Debounce:U8|counter[15]~50                                                       ; 1       ;
; Debounce:U8|counter[14]~49                                                       ; 1       ;
; Debounce:U8|counter[14]~48                                                       ; 1       ;
; Debounce:U8|counter[13]~47                                                       ; 1       ;
; Debounce:U8|counter[13]~46                                                       ; 1       ;
; Debounce:U8|counter[12]~45                                                       ; 1       ;
; Debounce:U8|counter[12]~44                                                       ; 1       ;
; Debounce:U8|counter[11]~43                                                       ; 1       ;
; Debounce:U8|counter[11]~42                                                       ; 1       ;
; Debounce:U8|counter[10]~41                                                       ; 1       ;
; Debounce:U8|counter[10]~40                                                       ; 1       ;
; Debounce:U8|counter[9]~39                                                        ; 1       ;
; Debounce:U8|counter[9]~38                                                        ; 1       ;
; Debounce:U8|counter[8]~37                                                        ; 1       ;
; Debounce:U8|counter[8]~36                                                        ; 1       ;
; Debounce:U8|counter[7]~35                                                        ; 1       ;
; Debounce:U8|counter[7]~34                                                        ; 1       ;
; Debounce:U8|counter[6]~33                                                        ; 1       ;
; Debounce:U8|counter[6]~32                                                        ; 1       ;
; Debounce:U8|counter[5]~31                                                        ; 1       ;
; Debounce:U8|counter[5]~30                                                        ; 1       ;
; Debounce:U8|counter[4]~29                                                        ; 1       ;
; Debounce:U8|counter[4]~28                                                        ; 1       ;
; Debounce:U8|counter[3]~27                                                        ; 1       ;
; Debounce:U8|counter[3]~26                                                        ; 1       ;
; Debounce:U8|counter[2]~25                                                        ; 1       ;
; Debounce:U8|counter[2]~24                                                        ; 1       ;
; Debounce:U8|counter[1]~23                                                        ; 1       ;
; Debounce:U8|counter[1]~22                                                        ; 1       ;
; Debounce:U8|counter[0]~21                                                        ; 1       ;
; Debounce:U8|counter[0]~20                                                        ; 1       ;
; controller:U2|cnt[8]~25                                                          ; 1       ;
; controller:U2|cnt[7]~24                                                          ; 1       ;
; controller:U2|cnt[7]~23                                                          ; 1       ;
; controller:U2|cnt[6]~22                                                          ; 1       ;
; controller:U2|cnt[6]~21                                                          ; 1       ;
; controller:U2|cnt[5]~20                                                          ; 1       ;
; controller:U2|cnt[5]~19                                                          ; 1       ;
; controller:U2|cnt[4]~18                                                          ; 1       ;
; controller:U2|cnt[4]~17                                                          ; 1       ;
; controller:U2|cnt[3]~16                                                          ; 1       ;
; controller:U2|cnt[3]~15                                                          ; 1       ;
; controller:U2|cnt[2]~14                                                          ; 1       ;
; controller:U2|cnt[2]~13                                                          ; 1       ;
; controller:U2|cnt[1]~12                                                          ; 1       ;
; controller:U2|cnt[1]~11                                                          ; 1       ;
; controller:U2|cnt[0]~10                                                          ; 1       ;
; controller:U2|cnt[0]~9                                                           ; 1       ;
; ALU:U3|Add2~16                                                                   ; 1       ;
; ALU:U3|lpm_add_sub:Add0~16                                                       ; 1       ;
; ALU:U3|Add1~29                                                                   ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[9]~18              ; 1       ;
; pc:U7|Add0~15                                                                    ; 1       ;
; pc:U7|Add0~14                                                                    ; 1       ;
; pc:U7|Add0~13                                                                    ; 1       ;
; pc:U7|Add0~12                                                                    ; 1       ;
; pc:U7|Add0~11                                                                    ; 1       ;
; pc:U7|Add0~10                                                                    ; 1       ;
; pc:U7|Add0~9                                                                     ; 1       ;
; ALU:U3|Add1~25                                                                   ; 1       ;
; ALU:U3|Add1~24                                                                   ; 1       ;
; ALU:U3|Add1~23                                                                   ; 1       ;
; ALU:U3|Add1~22                                                                   ; 1       ;
; ALU:U3|Add1~21                                                                   ; 1       ;
; ALU:U3|Add1~20                                                                   ; 1       ;
; ALU:U3|Add1~19                                                                   ; 1       ;
; ALU:U3|Add1~18                                                                   ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[8]~17              ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[8]~16              ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[7]~15              ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[7]~14              ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[6]~13              ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[6]~12              ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[5]~11              ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[5]~10              ; 1       ;
; ALU:U3|lpm_add_sub:Add0~15                                                       ; 1       ;
; ALU:U3|lpm_add_sub:Add0~14                                                       ; 1       ;
; ALU:U3|lpm_add_sub:Add0~13                                                       ; 1       ;
; ALU:U3|lpm_add_sub:Add0~12                                                       ; 1       ;
; ALU:U3|lpm_add_sub:Add0~11                                                       ; 1       ;
; ALU:U3|lpm_add_sub:Add0~10                                                       ; 1       ;
; ALU:U3|lpm_add_sub:Add0~9                                                        ; 1       ;
; ALU:U3|lpm_add_sub:Add0~8                                                        ; 1       ;
; ALU:U3|Add2~15                                                                   ; 1       ;
; ALU:U3|Add2~14                                                                   ; 1       ;
; ALU:U3|Add2~13                                                                   ; 1       ;
; ALU:U3|Add2~12                                                                   ; 1       ;
; ALU:U3|Add2~11                                                                   ; 1       ;
; ALU:U3|Add2~10                                                                   ; 1       ;
; ALU:U3|Add2~9                                                                    ; 1       ;
; ALU:U3|Add2~8                                                                    ; 1       ;
; pc:U7|pc_val[0]~2                                                                ; 1       ;
; pc:U7|pc_val[2]~0                                                                ; 1       ;
; pc:U7|pc_val[1]~1                                                                ; 1       ;
; pc:U7|Add0~7                                                                     ; 1       ;
; pc:U7|Add0~6                                                                     ; 1       ;
; pc:U7|Add0~5                                                                     ; 1       ;
; pc:U7|Add0~4                                                                     ; 1       ;
; pc:U7|Add0~3                                                                     ; 1       ;
; pc:U7|Add0~2                                                                     ; 1       ;
; pc:U7|Add0~1                                                                     ; 1       ;
; pc:U7|Add0~0                                                                     ; 1       ;
; ALU:U3|Add2~7                                                                    ; 1       ;
; ALU:U3|Add2~6                                                                    ; 1       ;
; ALU:U3|Add2~5                                                                    ; 1       ;
; ALU:U3|Add2~4                                                                    ; 1       ;
; ALU:U3|Add2~3                                                                    ; 1       ;
; ALU:U3|Add2~2                                                                    ; 1       ;
; ALU:U3|Add2~1                                                                    ; 1       ;
; ALU:U3|Add2~0                                                                    ; 1       ;
; ALU:U3|lpm_add_sub:Add0~7                                                        ; 1       ;
; ALU:U3|lpm_add_sub:Add0~6                                                        ; 1       ;
; ALU:U3|lpm_add_sub:Add0~5                                                        ; 1       ;
; ALU:U3|lpm_add_sub:Add0~4                                                        ; 1       ;
; ALU:U3|lpm_add_sub:Add0~3                                                        ; 1       ;
; ALU:U3|lpm_add_sub:Add0~2                                                        ; 1       ;
; ALU:U3|lpm_add_sub:Add0~1                                                        ; 1       ;
; ALU:U3|Add1~11                                                                   ; 1       ;
; ALU:U3|Add1~10                                                                   ; 1       ;
; ALU:U3|Add1~9                                                                    ; 1       ;
; ALU:U3|Add1~8                                                                    ; 1       ;
; ALU:U3|Add1~7                                                                    ; 1       ;
; ALU:U3|Add1~6                                                                    ; 1       ;
; ALU:U3|Add1~5                                                                    ; 1       ;
; ALU:U3|Add1~4                                                                    ; 1       ;
; ALU:U3|Add1~3                                                                    ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[4]~9               ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[4]~8               ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[3]~7               ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[3]~6               ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[2]~5               ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[2]~4               ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[1]~3               ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[1]~2               ; 1       ;
; ALU:U3|lpm_add_sub:Add0|add_sub_rpi:auto_generated|result_int[0]~1               ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[12] ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[13] ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[14] ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[15] ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[1]  ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[2]  ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[3]  ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[4]  ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[5]  ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[6]  ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[7]  ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[11] ; 1       ;
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|q_a[0]  ; 1       ;
+----------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; memory:U1|altsyncram:altsyncram_component|altsyncram_5kc1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 13                          ; --                          ; --                          ; 3328                ; 1    ; None ; M4K_X17_Y18 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 537 / 54,004 ( < 1 % ) ;
; C16 interconnects           ; 8 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 211 / 36,000 ( < 1 % ) ;
; Direct links                ; 98 / 54,004 ( < 1 % )  ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 225 / 18,752 ( 1 % )   ;
; R24 interconnects           ; 21 / 1,900 ( 1 % )     ;
; R4 interconnects            ; 373 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.18) ; Number of LABs  (Total = 28) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.61) ; Number of LABs  (Total = 28) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 17                           ;
; 1 Clock                            ; 17                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.32) ; Number of LABs  (Total = 28) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 5                            ;
; 16                                           ; 6                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.29) ; Number of LABs  (Total = 28) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 3                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 0                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.82) ; Number of LABs  (Total = 28) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; PORT_IN[7]      ; Reg:U12|Q[7]         ; 0.434             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "MIcrocontroller"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 45 total pins
    Info (169086): Pin Seg0[7] not assigned to an exact location on the device
    Info (169086): Pin Seg1[7] not assigned to an exact location on the device
    Info (169086): Pin Seg2[7] not assigned to an exact location on the device
    Info (169086): Pin Seg3[7] not assigned to an exact location on the device
Info (332104): Reading SDC File: 'MIcrocontroller.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  200.000          Clk
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controller:U2|present_state.R1
        Info (176357): Destination node controller:U2|present_state.I2
        Info (176357): Destination node controller:U2|present_state.I5
        Info (176357): Destination node controller:U2|present_state.I10
        Info (176357): Destination node memory:U1|clock
Info (176353): Automatically promoted node memory:U1|clock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.86 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 32 output pins without output pin load capacitance assignment
    Info (306007): Pin "Seg0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Seg3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Users/Borko/Predmeti/Projektovanje VLSI/ModelSim_2021/Quartus_microcontroller/MIcrocontroller.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4844 megabytes
    Info: Processing ended: Thu Nov 25 11:16:40 2021
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Users/Borko/Predmeti/Projektovanje VLSI/ModelSim_2021/Quartus_microcontroller/MIcrocontroller.fit.smsg.


