:PROPERTIES:
:ID:       3c627642-8f8f-4bb8-9cfd-2195acd023c4
:END:
#+TITLE: Verilog to Routing
#+AUTHOR: Evgeny Simonenko
#+LANGUAGE: Russian
#+LICENSE: CC BY-SA 4.0
#+DATE: 2025-05-30
#+FILETAGS: :fpga:tools:verilog:

*Verilog to Routing* (VTR) -- инструмент для проведения исследований в области архитектуры FPGA. Языком HDL выступает [[id:8e308b66-c084-40af-a400-f87d873f6812][Verilog]]. Написан на языке [[id:5fb63215-fbc4-4c38-8444-779c123ae2e8][C++]]. Распространяется под [[id:b4eb4f4d-19f9-4c9b-a9c8-d35221a539a9][MIT License]].

* Resources

- [[https://verilogtorouting.org/][Home Page]]
- [[https://github.com/verilog-to-routing/vtr-verilog-to-routing][GitHub Page]]
