# System Verilog


<details>
<summary>$fdisplay()で記録したログに, ハイインピーダンス(Z)が含まれてしまう</summary>

- 出力信号のbit幅と, それを受け取る(simファイルでの)信号線のbit幅が異なっていた.
</details>




