// vim: sw=4 ts=4 et
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: John Moser
// 
// Create Date: 05/16/2020
// Design Name: Wishbone bus controller
// Module Name: Wishbone
// Project Name: RISC-V
// Target Devices: Xilinx 7-series
// Tool Versions: Vivado 2019.2.1
// Description: Wishbone interface for the Kerberos CPU
// 
// Dependencies: 
// 
// License:  MIT, 7-year CC0
// 
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
