Timing Analyzer report for Lab4
Thu Jan 06 21:18:41 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Lab4                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-8         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BCD4bitsWreg:visualizacion|cfreq[16] } ;
; clk                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                  ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 327.76 MHz ; 327.76 MHz      ; BCD4bitsWreg:visualizacion|cfreq[16] ;                                                               ;
; 328.41 MHz ; 250.0 MHz       ; clk                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; -3.148 ; -14.730       ;
; clk                                  ; -2.045 ; -23.010       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.453 ; 0.000         ;
; clk                                  ; 0.594 ; 0.000         ;
+--------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -75.863       ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; -1.487 ; -14.870       ;
+--------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -3.148 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 4.271      ;
; -3.127 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 4.251      ;
; -3.053 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 4.176      ;
; -3.027 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 4.151      ;
; -3.002 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 4.125      ;
; -2.961 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 4.083      ;
; -2.954 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 4.077      ;
; -2.946 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 4.069      ;
; -2.906 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 4.030      ;
; -2.889 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 4.013      ;
; -2.886 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.999      ;
; -2.882 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 4.005      ;
; -2.873 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.987      ;
; -2.865 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.979      ;
; -2.859 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.982      ;
; -2.856 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.979      ;
; -2.843 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.956      ;
; -2.838 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.951      ;
; -2.826 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.948      ;
; -2.815 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.937      ;
; -2.799 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.912      ;
; -2.790 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.913      ;
; -2.776 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.900      ;
; -2.770 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.892      ;
; -2.764 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.876      ;
; -2.761 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.884      ;
; -2.757 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.880      ;
; -2.757 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.870      ;
; -2.746 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.858      ;
; -2.744 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.867      ;
; -2.742 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.865      ;
; -2.734 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.856      ;
; -2.728 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.850      ;
; -2.722 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.835      ;
; -2.720 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.833      ;
; -2.705 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.829      ;
; -2.701 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.815      ;
; -2.681 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.794      ;
; -2.674 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.787      ;
; -2.655 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.767      ;
; -2.651 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.763      ;
; -2.647 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.770      ;
; -2.647 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.770      ;
; -2.646 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.770      ;
; -2.631 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.743      ;
; -2.630 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.743      ;
; -2.625 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.737      ;
; -2.624 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.748      ;
; -2.610 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.723      ;
; -2.608 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.722      ;
; -2.603 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.715      ;
; -2.601 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.725      ;
; -2.599 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.721      ;
; -2.594 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.707      ;
; -2.591 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.714      ;
; -2.588 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.710      ;
; -2.579 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.693      ;
; -2.575 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.698      ;
; -2.560 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.683      ;
; -2.549 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.663      ;
; -2.546 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.669      ;
; -2.545 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.667      ;
; -2.541 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.665      ;
; -2.534 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.647      ;
; -2.519 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.632      ;
; -2.501 ; BancoRegistro:registro|breg[0][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.624      ;
; -2.501 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.624      ;
; -2.500 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.613      ;
; -2.497 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.621      ;
; -2.495 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.607      ;
; -2.489 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.601      ;
; -2.482 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.604      ;
; -2.475 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.589      ;
; -2.472 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.584      ;
; -2.469 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.582      ;
; -2.451 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.574      ;
; -2.448 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.561      ;
; -2.447 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.569      ;
; -2.439 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.552      ;
; -2.436 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.549      ;
; -2.425 ; BancoRegistro:registro|breg[6][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.538      ;
; -2.420 ; BancoRegistro:registro|breg[1][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.544      ;
; -2.417 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.531      ;
; -2.406 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.520      ;
; -2.387 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.500      ;
; -2.385 ; BancoRegistro:registro|breg[2][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.509      ;
; -2.381 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.133      ; 3.505      ;
; -2.379 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.492      ;
; -2.361 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.475      ;
; -2.359 ; BancoRegistro:registro|breg[3][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.482      ;
; -2.354 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.131      ; 3.476      ;
; -2.332 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.444      ;
; -2.328 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.451      ;
; -2.324 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.121      ; 3.436      ;
; -2.311 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.425      ;
; -2.310 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.132      ; 3.433      ;
; -2.288 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.401      ;
; -2.284 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.123      ; 3.398      ;
; -2.280 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.393      ;
; -2.235 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.122      ; 3.348      ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                 ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -2.045 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.963      ;
; -1.947 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.865      ;
; -1.896 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.814      ;
; -1.801 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.719      ;
; -1.785 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.703      ;
; -1.753 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.749 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.667      ;
; -1.723 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.641      ;
; -1.655 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.573      ;
; -1.655 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.573      ;
; -1.639 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.557      ;
; -1.639 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.557      ;
; -1.607 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.525      ;
; -1.604 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.522      ;
; -1.603 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.521      ;
; -1.577 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.495      ;
; -1.574 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.492      ;
; -1.521 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.579     ; 1.943      ;
; -1.509 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.427      ;
; -1.509 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.427      ;
; -1.508 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.426      ;
; -1.493 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.411      ;
; -1.493 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.411      ;
; -1.493 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.411      ;
; -1.461 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.379      ;
; -1.459 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.378      ;
; -1.458 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.376      ;
; -1.457 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.375      ;
; -1.454 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.849      ;
; -1.431 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.349      ;
; -1.430 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.579     ; 1.852      ;
; -1.428 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.346      ;
; -1.427 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.345      ;
; -1.422 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.817      ;
; -1.392 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.787      ;
; -1.363 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.281      ;
; -1.363 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.281      ;
; -1.363 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.281      ;
; -1.361 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.280      ;
; -1.347 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.265      ;
; -1.347 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.265      ;
; -1.346 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.265      ;
; -1.346 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.264      ;
; -1.324 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.719      ;
; -1.314 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.233      ;
; -1.312 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.230      ;
; -1.311 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.230      ;
; -1.311 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.229      ;
; -1.311 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.229      ;
; -1.308 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.703      ;
; -1.284 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.282 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.200      ;
; -1.281 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.199      ;
; -1.281 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.199      ;
; -1.273 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.668      ;
; -1.243 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.638      ;
; -1.217 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.135      ;
; -1.217 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.135      ;
; -1.216 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.135      ;
; -1.216 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.134      ;
; -1.216 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.135      ;
; -1.201 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.119      ;
; -1.200 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.119      ;
; -1.200 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.118      ;
; -1.200 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.119      ;
; -1.199 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.118      ;
; -1.178 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.573      ;
; -1.168 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.087      ;
; -1.167 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.086      ;
; -1.166 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.085      ;
; -1.165 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.083      ;
; -1.165 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.083      ;
; -1.165 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.084      ;
; -1.162 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.557      ;
; -1.138 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.057      ;
; -1.137 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.056      ;
; -1.135 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.053      ;
; -1.135 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 2.053      ;
; -1.135 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 2.054      ;
; -1.126 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.521      ;
; -1.096 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.491      ;
; -1.071 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.990      ;
; -1.071 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 1.989      ;
; -1.070 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.083     ; 1.988      ;
; -1.070 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.989      ;
; -1.070 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.989      ;
; -1.069 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.988      ;
; -1.054 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.973      ;
; -1.054 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.973      ;
; -1.054 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 1.972      ;
; -1.054 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.973      ;
; -1.054 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.973      ;
; -1.053 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.972      ;
; -1.032 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.427      ;
; -1.022 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.941      ;
; -1.021 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 0.500        ; 2.520      ; 4.293      ;
; -1.021 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.940      ;
; -1.019 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.938      ;
; -1.019 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.083     ; 1.937      ;
; -1.019 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.082     ; 1.938      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.453 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 0.758      ;
; 0.763 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 1.057      ;
; 0.774 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 1.066      ;
; 0.847 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 1.140      ;
; 0.981 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 1.274      ;
; 1.045 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 1.337      ;
; 1.070 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 1.362      ;
; 1.071 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 1.364      ;
; 1.097 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 1.389      ;
; 1.675 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 2.273      ;
; 1.887 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 2.179      ;
; 1.907 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 2.200      ;
; 1.976 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.364      ; 2.582      ;
; 1.993 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 2.591      ;
; 1.995 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 2.287      ;
; 2.005 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 2.612      ;
; 2.028 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 2.321      ;
; 2.036 ; BancoRegistro:registro|breg[3][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 2.643      ;
; 2.051 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 2.649      ;
; 2.076 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 2.368      ;
; 2.106 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 2.703      ;
; 2.115 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 2.713      ;
; 2.119 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.364      ; 2.725      ;
; 2.126 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 2.723      ;
; 2.134 ; BancoRegistro:registro|breg[4][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 2.732      ;
; 2.138 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 2.745      ;
; 2.140 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 2.433      ;
; 2.153 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 2.761      ;
; 2.171 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 2.778      ;
; 2.178 ; BancoRegistro:registro|breg[5][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 2.775      ;
; 2.186 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.080      ; 2.478      ;
; 2.196 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.364      ; 2.802      ;
; 2.206 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 2.499      ;
; 2.263 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 2.870      ;
; 2.263 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 2.860      ;
; 2.272 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 2.869      ;
; 2.285 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.364      ; 2.891      ;
; 2.294 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 2.901      ;
; 2.339 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 2.935      ;
; 2.343 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 2.941      ;
; 2.367 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 2.964      ;
; 2.411 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 3.019      ;
; 2.416 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.023      ;
; 2.419 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 3.027      ;
; 2.431 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.038      ;
; 2.434 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 3.032      ;
; 2.437 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.034      ;
; 2.439 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.036      ;
; 2.444 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.364      ; 3.050      ;
; 2.447 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.044      ;
; 2.449 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.045      ;
; 2.456 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.052      ;
; 2.457 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.054      ;
; 2.480 ; BancoRegistro:registro|breg[6][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.077      ;
; 2.484 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.081      ;
; 2.497 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.094      ;
; 2.514 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.110      ;
; 2.516 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.112      ;
; 2.518 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.125      ;
; 2.527 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 3.135      ;
; 2.531 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 3.139      ;
; 2.539 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.146      ;
; 2.546 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 3.144      ;
; 2.549 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.146      ;
; 2.551 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.364      ; 3.157      ;
; 2.558 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.155      ;
; 2.562 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.169      ;
; 2.571 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 3.179      ;
; 2.572 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.168      ;
; 2.595 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.202      ;
; 2.595 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.192      ;
; 2.606 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.213      ;
; 2.612 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 3.210      ;
; 2.617 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.224      ;
; 2.617 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.214      ;
; 2.629 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.225      ;
; 2.632 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.228      ;
; 2.637 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 3.235      ;
; 2.638 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.235      ;
; 2.638 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.245      ;
; 2.640 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.247      ;
; 2.647 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.254      ;
; 2.647 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.244      ;
; 2.652 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.364      ; 3.258      ;
; 2.664 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.261      ;
; 2.665 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.262      ;
; 2.669 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.265      ;
; 2.674 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 3.282      ;
; 2.680 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.354      ; 3.276      ;
; 2.683 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 3.291      ;
; 2.689 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.364      ; 3.295      ;
; 2.691 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 3.289      ;
; 2.698 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.366      ; 3.306      ;
; 2.710 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.317      ;
; 2.712 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.309      ;
; 2.723 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.356      ; 3.321      ;
; 2.724 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.355      ; 3.321      ;
; 2.749 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.365      ; 3.356      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                 ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.594 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.385      ;
; 0.612 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.403      ;
; 0.718 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.102      ; 1.032      ;
; 0.719 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.102      ; 1.033      ;
; 0.725 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.516      ;
; 0.734 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.525      ;
; 0.735 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.739 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.739 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.739 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.739 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.743 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.534      ;
; 0.752 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.543      ;
; 0.762 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.865 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.656      ;
; 0.873 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.664      ;
; 0.883 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.674      ;
; 0.891 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.682      ;
; 1.004 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.795      ;
; 1.013 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 1.803      ;
; 1.022 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.579      ; 1.813      ;
; 1.032 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 1.822      ;
; 1.080 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.102      ; 1.394      ;
; 1.090 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.091 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.385      ;
; 1.091 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.385      ;
; 1.099 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.108 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.144 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 1.934      ;
; 1.154 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 1.944      ;
; 1.163 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 1.953      ;
; 1.173 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 1.963      ;
; 1.221 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.221 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.221 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.221 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.222 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.516      ;
; 1.222 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.516      ;
; 1.230 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.230 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.231 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.525      ;
; 1.231 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.525      ;
; 1.239 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.533      ;
; 1.240 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.534      ;
; 1.240 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.534      ;
; 1.240 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.534      ;
; 1.240 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.534      ;
; 1.248 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.542      ;
; 1.249 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.543      ;
; 1.249 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.543      ;
; 1.249 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.543      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.261 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 0.000        ; 2.617      ; 4.381      ;
; 1.285 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 2.075      ;
; 1.294 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 2.084      ;
; 1.304 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 2.094      ;
; 1.313 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.578      ; 2.103      ;
; 1.361 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.654      ;
; 1.361 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.655      ;
; 1.361 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.655      ;
; 1.362 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.655      ;
; 1.362 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.656      ;
; 1.370 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.663      ;
; 1.371 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.665      ;
; 1.371 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.665      ;
; 1.371 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.379 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.673      ;
; 1.380 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.674      ;
; 1.380 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.674      ;
; 1.381 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.674      ;
; 1.389 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.082      ; 1.683      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                   ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 350.39 MHz ; 350.39 MHz      ; BCD4bitsWreg:visualizacion|cfreq[16] ;                                                               ;
; 370.1 MHz  ; 250.0 MHz       ; clk                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; -2.913 ; -13.324       ;
; clk                                  ; -1.702 ; -18.850       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.402 ; 0.000         ;
; clk                                  ; 0.540 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -75.863       ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; -1.487 ; -14.870       ;
+--------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -2.913 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 4.019      ;
; -2.876 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.983      ;
; -2.843 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.950      ;
; -2.827 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.933      ;
; -2.806 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.911      ;
; -2.777 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.883      ;
; -2.769 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.875      ;
; -2.743 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.837      ;
; -2.719 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.825      ;
; -2.705 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.811      ;
; -2.697 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.804      ;
; -2.690 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.784      ;
; -2.681 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.787      ;
; -2.679 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.776      ;
; -2.678 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.785      ;
; -2.670 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.775      ;
; -2.658 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.755      ;
; -2.644 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.738      ;
; -2.635 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.740      ;
; -2.609 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.705      ;
; -2.608 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.714      ;
; -2.603 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.708      ;
; -2.583 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.688      ;
; -2.577 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.673      ;
; -2.576 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.682      ;
; -2.576 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.669      ;
; -2.573 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.679      ;
; -2.563 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.657      ;
; -2.555 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.662      ;
; -2.552 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.658      ;
; -2.546 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.652      ;
; -2.542 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.648      ;
; -2.538 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.634      ;
; -2.537 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.644      ;
; -2.526 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.631      ;
; -2.525 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.619      ;
; -2.510 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.604      ;
; -2.509 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.602      ;
; -2.505 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.611      ;
; -2.492 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.599      ;
; -2.484 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.577      ;
; -2.478 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.575      ;
; -2.463 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.569      ;
; -2.458 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.563      ;
; -2.457 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.550      ;
; -2.455 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.551      ;
; -2.447 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.552      ;
; -2.444 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.537      ;
; -2.438 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.545      ;
; -2.437 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.534      ;
; -2.436 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.543      ;
; -2.432 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.538      ;
; -2.431 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.524      ;
; -2.424 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.530      ;
; -2.415 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.508      ;
; -2.408 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.514      ;
; -2.405 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.502      ;
; -2.402 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.498      ;
; -2.399 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.493      ;
; -2.383 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.480      ;
; -2.375 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.482      ;
; -2.369 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.475      ;
; -2.366 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.473      ;
; -2.365 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.459      ;
; -2.362 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.467      ;
; -2.353 ; BancoRegistro:registro|breg[0][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.459      ;
; -2.353 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.447      ;
; -2.352 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.457      ;
; -2.347 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.440      ;
; -2.330 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.435      ;
; -2.324 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.430      ;
; -2.321 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.418      ;
; -2.313 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.409      ;
; -2.302 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.408      ;
; -2.299 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.393      ;
; -2.299 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.395      ;
; -2.285 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.378      ;
; -2.283 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.376      ;
; -2.281 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.377      ;
; -2.269 ; BancoRegistro:registro|breg[1][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.376      ;
; -2.266 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.362      ;
; -2.249 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.346      ;
; -2.248 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.345      ;
; -2.247 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.354      ;
; -2.241 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.337      ;
; -2.216 ; BancoRegistro:registro|breg[2][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.115      ; 3.323      ;
; -2.212 ; BancoRegistro:registro|breg[3][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.318      ;
; -2.203 ; BancoRegistro:registro|breg[6][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.297      ;
; -2.194 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.291      ;
; -2.190 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.296      ;
; -2.178 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.274      ;
; -2.175 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.268      ;
; -2.163 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.113      ; 3.268      ;
; -2.153 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.101      ; 3.246      ;
; -2.147 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.114      ; 3.253      ;
; -2.141 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.238      ;
; -2.141 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.105      ; 3.238      ;
; -2.108 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.202      ;
; -2.105 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.104      ; 3.201      ;
; -2.097 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.102      ; 3.191      ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -1.702 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.630      ;
; -1.612 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.540      ;
; -1.572 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.500      ;
; -1.497 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.425      ;
; -1.485 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.413      ;
; -1.450 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.378      ;
; -1.445 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.373      ;
; -1.411 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.339      ;
; -1.371 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.299      ;
; -1.371 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.299      ;
; -1.360 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.288      ;
; -1.359 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.287      ;
; -1.324 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.252      ;
; -1.320 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.248      ;
; -1.318 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.246      ;
; -1.287 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.540     ; 1.749      ;
; -1.285 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.213      ;
; -1.281 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.209      ;
; -1.245 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.173      ;
; -1.245 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.173      ;
; -1.245 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.173      ;
; -1.234 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.162      ;
; -1.233 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.161      ;
; -1.232 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.160      ;
; -1.204 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.540     ; 1.666      ;
; -1.198 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.195 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.124      ;
; -1.194 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.122      ;
; -1.193 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.121      ;
; -1.175 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.551      ;
; -1.159 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.087      ;
; -1.155 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.083      ;
; -1.154 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.082      ;
; -1.128 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.504      ;
; -1.119 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.118 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.118 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.046      ;
; -1.108 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.036      ;
; -1.107 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.035      ;
; -1.107 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 2.035      ;
; -1.105 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.034      ;
; -1.089 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.465      ;
; -1.071 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.000      ;
; -1.068 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.996      ;
; -1.067 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.996      ;
; -1.067 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.995      ;
; -1.066 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.994      ;
; -1.049 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.425      ;
; -1.038 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.414      ;
; -1.032 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.961      ;
; -1.029 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.957      ;
; -1.028 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.956      ;
; -1.027 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.955      ;
; -0.998 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.374      ;
; -0.993 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.921      ;
; -0.992 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.992 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.920      ;
; -0.992 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.991 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.920      ;
; -0.981 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.909      ;
; -0.981 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.909      ;
; -0.981 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.910      ;
; -0.980 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.909      ;
; -0.980 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.908      ;
; -0.959 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.335      ;
; -0.945 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.874      ;
; -0.943 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.872      ;
; -0.942 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.871      ;
; -0.941 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.869      ;
; -0.941 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.870      ;
; -0.940 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.868      ;
; -0.923 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.299      ;
; -0.911 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.287      ;
; -0.906 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.835      ;
; -0.904 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.833      ;
; -0.902 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.830      ;
; -0.902 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.831      ;
; -0.901 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.829      ;
; -0.875 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 1.000        ; 2.319      ; 4.426      ;
; -0.871 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.247      ;
; -0.866 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.795      ;
; -0.866 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.795      ;
; -0.866 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.794      ;
; -0.866 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.795      ;
; -0.866 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.795      ;
; -0.865 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.794      ;
; -0.855 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.784      ;
; -0.855 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.783      ;
; -0.855 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.784      ;
; -0.854 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.782      ;
; -0.854 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.783      ;
; -0.853 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.782      ;
; -0.832 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.374      ; 2.208      ;
; -0.819 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.748      ;
; -0.817 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.746      ;
; -0.815 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.744      ;
; -0.815 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.744      ;
; -0.814 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.074     ; 1.742      ;
; -0.814 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.743      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.402 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 0.684      ;
; 0.691 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.071      ; 0.957      ;
; 0.711 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.071      ; 0.977      ;
; 0.714 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.071      ; 0.980      ;
; 0.791 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 1.059      ;
; 0.868 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 1.135      ;
; 0.925 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 1.192      ;
; 0.949 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 1.217      ;
; 0.953 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 1.220      ;
; 0.978 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 1.245      ;
; 1.492 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.033      ;
; 1.691 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.071      ; 1.957      ;
; 1.709 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 1.976      ;
; 1.768 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 2.316      ;
; 1.784 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.333      ;
; 1.807 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.071      ; 2.073      ;
; 1.811 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 2.078      ;
; 1.814 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.355      ;
; 1.816 ; BancoRegistro:registro|breg[3][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.365      ;
; 1.830 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.371      ;
; 1.886 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 2.153      ;
; 1.889 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.430      ;
; 1.901 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.439      ;
; 1.901 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.439      ;
; 1.912 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.461      ;
; 1.924 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 2.472      ;
; 1.938 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 2.488      ;
; 1.938 ; BancoRegistro:registro|breg[4][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.479      ;
; 1.944 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 2.212      ;
; 1.956 ; BancoRegistro:registro|breg[5][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.494      ;
; 1.966 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.515      ;
; 1.982 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 2.530      ;
; 2.016 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.565      ;
; 2.022 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.072      ; 2.289      ;
; 2.039 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.577      ;
; 2.040 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 2.308      ;
; 2.041 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.590      ;
; 2.043 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 2.591      ;
; 2.058 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.596      ;
; 2.088 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.629      ;
; 2.092 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.629      ;
; 2.127 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.665      ;
; 2.158 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.707      ;
; 2.160 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 2.710      ;
; 2.174 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 2.724      ;
; 2.177 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.718      ;
; 2.185 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 2.733      ;
; 2.195 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.733      ;
; 2.198 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.747      ;
; 2.209 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.749      ;
; 2.209 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.749      ;
; 2.218 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.758      ;
; 2.219 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.756      ;
; 2.222 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.760      ;
; 2.225 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.765      ;
; 2.230 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.767      ;
; 2.254 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.803      ;
; 2.259 ; BancoRegistro:registro|breg[6][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.797      ;
; 2.264 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 2.814      ;
; 2.268 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.817      ;
; 2.275 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.812      ;
; 2.278 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 2.828      ;
; 2.282 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.823      ;
; 2.291 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.829      ;
; 2.292 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 2.840      ;
; 2.295 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.844      ;
; 2.296 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.833      ;
; 2.301 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 2.851      ;
; 2.306 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.846      ;
; 2.334 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.883      ;
; 2.345 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.894      ;
; 2.348 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.888      ;
; 2.354 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.903      ;
; 2.355 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.904      ;
; 2.360 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.909      ;
; 2.362 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.899      ;
; 2.365 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 2.914      ;
; 2.372 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.913      ;
; 2.375 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.915      ;
; 2.384 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 2.932      ;
; 2.385 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 2.935      ;
; 2.387 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.924      ;
; 2.389 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.927      ;
; 2.390 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.927      ;
; 2.397 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.938      ;
; 2.405 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.942      ;
; 2.412 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.953      ;
; 2.413 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.312      ; 2.950      ;
; 2.416 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.956      ;
; 2.417 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.957      ;
; 2.417 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.315      ; 2.957      ;
; 2.424 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 2.962      ;
; 2.434 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.316      ; 2.975      ;
; 2.443 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 2.993      ;
; 2.449 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 2.997      ;
; 2.460 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.325      ; 3.010      ;
; 2.474 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.313      ; 3.012      ;
; 2.481 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.323      ; 3.029      ;
; 2.484 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.324      ; 3.033      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.275      ;
; 0.557 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.292      ;
; 0.632 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.367      ;
; 0.661 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.396      ;
; 0.662 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.397      ;
; 0.668 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.955      ;
; 0.669 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.956      ;
; 0.678 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.413      ;
; 0.683 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.714 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.754 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.489      ;
; 0.783 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.518      ;
; 0.787 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.522      ;
; 0.799 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.534      ;
; 0.881 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.616      ;
; 0.904 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.639      ;
; 0.905 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.639      ;
; 0.923 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.657      ;
; 0.987 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.274      ;
; 0.997 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.731      ;
; 1.005 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.010 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.278      ;
; 1.011 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.279      ;
; 1.022 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.024 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.027 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.761      ;
; 1.027 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.761      ;
; 1.045 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.779      ;
; 1.098 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.098 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.365      ;
; 1.098 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.099 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.367      ;
; 1.104 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.105 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.373      ;
; 1.120 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.854      ;
; 1.127 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.132 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.400      ;
; 1.133 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.401      ;
; 1.144 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.412      ;
; 1.146 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.413      ;
; 1.146 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.413      ;
; 1.146 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.150 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.884      ;
; 1.150 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.884      ;
; 1.168 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.902      ;
; 1.220 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.487      ;
; 1.220 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.488      ;
; 1.221 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.488      ;
; 1.226 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.494      ;
; 1.227 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.495      ;
; 1.242 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.976      ;
; 1.249 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.517      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.517      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.517      ;
; 1.251 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.519      ;
; 1.251 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.519      ;
; 1.255 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.523      ;
; 1.267 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.535      ;
; 1.268 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.535      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; -0.831 ; -3.077        ;
; clk                                  ; -0.412 ; -1.504        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.187 ; 0.000         ;
; clk                                  ; 0.241 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -55.214       ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; -1.000 ; -10.000       ;
+--------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -0.831 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.860      ;
; -0.823 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.851      ;
; -0.780 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.809      ;
; -0.759 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.788      ;
; -0.757 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.785      ;
; -0.749 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.777      ;
; -0.749 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.776      ;
; -0.741 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.767      ;
; -0.736 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.764      ;
; -0.715 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.743      ;
; -0.696 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.723      ;
; -0.695 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.724      ;
; -0.694 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.722      ;
; -0.692 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.719      ;
; -0.690 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.708      ;
; -0.688 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.714      ;
; -0.674 ; BancoRegistro:registro|breg[1][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.703      ;
; -0.669 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.697      ;
; -0.669 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.686      ;
; -0.667 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.693      ;
; -0.659 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.675      ;
; -0.656 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.684      ;
; -0.652 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.679      ;
; -0.649 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.667      ;
; -0.648 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.674      ;
; -0.647 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.676      ;
; -0.647 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.664      ;
; -0.646 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.674      ;
; -0.646 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.663      ;
; -0.646 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.663      ;
; -0.643 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.672      ;
; -0.643 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.669      ;
; -0.641 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.658      ;
; -0.630 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.658      ;
; -0.629 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.655      ;
; -0.623 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.640      ;
; -0.619 ; BancoRegistro:registro|breg[0][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.646      ;
; -0.614 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.640      ;
; -0.600 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.616      ;
; -0.598 ; BancoRegistro:registro|breg[0][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.625      ;
; -0.595 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.612      ;
; -0.587 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.613      ;
; -0.586 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.613      ;
; -0.584 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.600      ;
; -0.583 ; BancoRegistro:registro|breg[1][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.612      ;
; -0.583 ; BancoRegistro:registro|breg[0][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.610      ;
; -0.580 ; BancoRegistro:registro|breg[0][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.607      ;
; -0.578 ; BancoRegistro:registro|breg[4][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.596      ;
; -0.577 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.595      ;
; -0.574 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.592      ;
; -0.572 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.589      ;
; -0.572 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.588      ;
; -0.568 ; BancoRegistro:registro|breg[1][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.597      ;
; -0.568 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.585      ;
; -0.565 ; BancoRegistro:registro|breg[3][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.592      ;
; -0.564 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.581      ;
; -0.562 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.590      ;
; -0.562 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.578      ;
; -0.561 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 1.589      ;
; -0.561 ; BancoRegistro:registro|breg[2][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.590      ;
; -0.560 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.576      ;
; -0.558 ; BancoRegistro:registro|breg[6][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.574      ;
; -0.557 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.584      ;
; -0.552 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.569      ;
; -0.552 ; BancoRegistro:registro|breg[4][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.570      ;
; -0.551 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.567      ;
; -0.550 ; BancoRegistro:registro|breg[2][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.579      ;
; -0.550 ; BancoRegistro:registro|breg[6][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.567      ;
; -0.543 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.561      ;
; -0.538 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.555      ;
; -0.538 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.555      ;
; -0.538 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.556      ;
; -0.537 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.563      ;
; -0.535 ; BancoRegistro:registro|breg[2][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.564      ;
; -0.535 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.561      ;
; -0.530 ; BancoRegistro:registro|breg[1][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.559      ;
; -0.528 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.545      ;
; -0.528 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.545      ;
; -0.516 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.533      ;
; -0.514 ; BancoRegistro:registro|breg[6][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.531      ;
; -0.511 ; BancoRegistro:registro|breg[2][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 1.540      ;
; -0.505 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.521      ;
; -0.504 ; BancoRegistro:registro|breg[5][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.520      ;
; -0.500 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.526      ;
; -0.496 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.514      ;
; -0.490 ; BancoRegistro:registro|breg[6][0] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.507      ;
; -0.482 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.499      ;
; -0.480 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.507      ;
; -0.478 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.495      ;
; -0.476 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[0] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.494      ;
; -0.474 ; BancoRegistro:registro|breg[3][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.501      ;
; -0.473 ; BancoRegistro:registro|breg[7][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.490      ;
; -0.465 ; BancoRegistro:registro|breg[7][1] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.483      ;
; -0.463 ; BancoRegistro:registro|breg[5][2] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.479      ;
; -0.461 ; BancoRegistro:registro|breg[4][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.478      ;
; -0.458 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[1] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.040      ; 1.475      ;
; -0.457 ; BancoRegistro:registro|breg[3][2] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 1.483      ;
; -0.452 ; BancoRegistro:registro|breg[5][1] ; BCD4bitsWreg:visualizacion|bcd[3] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.039      ; 1.468      ;
; -0.446 ; BancoRegistro:registro|breg[7][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.041      ; 1.464      ;
; -0.433 ; BancoRegistro:registro|breg[3][3] ; BCD4bitsWreg:visualizacion|bcd[2] ; clk          ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 1.460      ;
+--------+-----------------------------------+-----------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.412 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 0.500        ; 1.145      ; 2.139      ;
; -0.350 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.302 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.252      ;
; -0.277 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.233 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.183      ;
; -0.218 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.214 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.164      ;
; -0.210 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.160      ;
; -0.204 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.154      ;
; -0.166 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.150 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.100      ;
; -0.146 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.096      ;
; -0.145 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.095      ;
; -0.141 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.091      ;
; -0.136 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.098 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.048      ;
; -0.097 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.047      ;
; -0.097 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.047      ;
; -0.092 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.236      ;
; -0.088 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.232      ;
; -0.082 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.032      ;
; -0.078 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.222      ;
; -0.077 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.027      ;
; -0.076 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.238     ; 0.825      ;
; -0.074 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.024      ;
; -0.073 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.068 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.040 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.184      ;
; -0.030 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.980      ;
; -0.030 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.980      ;
; -0.029 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.979      ;
; -0.029 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.979      ;
; -0.026 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.238     ; 0.775      ;
; -0.019 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.163      ;
; -0.015 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.159      ;
; -0.014 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.964      ;
; -0.010 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.154      ;
; -0.009 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.959      ;
; -0.007 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.957      ;
; -0.006 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.956      ;
; -0.005 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.955      ;
; -0.005 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.955      ;
; 0.000  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.001  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.949      ;
; 0.029  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.115      ;
; 0.038  ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.039  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.911      ;
; 0.039  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.911      ;
; 0.048  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.096      ;
; 0.052  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.092      ;
; 0.054  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.896      ;
; 0.058  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.086      ;
; 0.059  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.891      ;
; 0.059  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.891      ;
; 0.061  ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.889      ;
; 0.062  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.888      ;
; 0.063  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.887      ;
; 0.063  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.887      ;
; 0.068  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.069  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.881      ;
; 0.069  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.881      ;
; 0.096  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.048      ;
; 0.106  ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.844      ;
; 0.106  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.844      ;
; 0.106  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.844      ;
; 0.107  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.843      ;
; 0.107  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.843      ;
; 0.107  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.843      ;
; 0.117  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.027      ;
; 0.121  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.023      ;
; 0.122  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.828      ;
; 0.122  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.828      ;
; 0.125  ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.825      ;
; 0.126  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.127  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.823      ;
; 0.127  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.157      ; 1.017      ;
; 0.127  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.037     ; 0.823      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.187 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 0.314      ;
; 0.300 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.035      ; 0.419      ;
; 0.302 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.035      ; 0.421      ;
; 0.303 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.035      ; 0.422      ;
; 0.342 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 0.463      ;
; 0.392 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 0.512      ;
; 0.406 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 0.526      ;
; 0.419 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 0.539      ;
; 0.425 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 0.546      ;
; 0.432 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 0.552      ;
; 0.667 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 0.929      ;
; 0.750 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 0.870      ;
; 0.754 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.035      ; 0.873      ;
; 0.762 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.024      ;
; 0.770 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.032      ;
; 0.784 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.035      ; 0.903      ;
; 0.786 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.157      ; 1.057      ;
; 0.793 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 0.913      ;
; 0.803 ; BancoRegistro:registro|breg[3][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.075      ;
; 0.805 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.067      ;
; 0.809 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.071      ;
; 0.813 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.075      ;
; 0.816 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.088      ;
; 0.830 ; BancoRegistro:registro|breg[5][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.092      ;
; 0.842 ; BancoRegistro:registro|breg[4][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.104      ;
; 0.849 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.157      ; 1.120      ;
; 0.862 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.134      ;
; 0.863 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.125      ;
; 0.875 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.148      ;
; 0.884 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.156      ;
; 0.885 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 1.005      ;
; 0.894 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.156      ;
; 0.894 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.157      ; 1.165      ;
; 0.897 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.157      ; 1.168      ;
; 0.898 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.160      ;
; 0.901 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.162      ;
; 0.909 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.036      ; 1.029      ;
; 0.911 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 1.032      ;
; 0.916 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.188      ;
; 0.916 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.178      ;
; 0.917 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 1.038      ;
; 0.919 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.191      ;
; 0.924 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.197      ;
; 0.931 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.192      ;
; 0.937 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.199      ;
; 0.937 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.210      ;
; 0.944 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.206      ;
; 0.955 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.216      ;
; 0.956 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.217      ;
; 0.957 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.229      ;
; 0.959 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.220      ;
; 0.959 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.231      ;
; 0.960 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.222      ;
; 0.963 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.224      ;
; 0.964 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.225      ;
; 0.971 ; BancoRegistro:registro|breg[6][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.233      ;
; 0.971 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.157      ; 1.242      ;
; 0.973 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.235      ;
; 0.978 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.240      ;
; 0.981 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.254      ;
; 0.990 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.262      ;
; 0.993 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.254      ;
; 0.998 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.259      ;
; 1.000 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.261      ;
; 1.003 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.275      ;
; 1.003 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.264      ;
; 1.003 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.275      ;
; 1.006 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.279      ;
; 1.012 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.157      ; 1.283      ;
; 1.015 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.276      ;
; 1.015 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.287      ;
; 1.022 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.283      ;
; 1.024 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.296      ;
; 1.024 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.286      ;
; 1.025 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.286      ;
; 1.025 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.287      ;
; 1.027 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.300      ;
; 1.030 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.302      ;
; 1.030 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.292      ;
; 1.031 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.303      ;
; 1.032 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.294      ;
; 1.042 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.303      ;
; 1.044 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.316      ;
; 1.044 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.305      ;
; 1.044 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.316      ;
; 1.045 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.306      ;
; 1.047 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.309      ;
; 1.047 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.308      ;
; 1.052 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.157      ; 1.323      ;
; 1.055 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.317      ;
; 1.057 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.318      ;
; 1.059 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.332      ;
; 1.064 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.337      ;
; 1.066 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.338      ;
; 1.066 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.157      ; 1.337      ;
; 1.066 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.147      ; 1.327      ;
; 1.068 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.159      ; 1.341      ;
; 1.070 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.148      ; 1.332      ;
; 1.087 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.158      ; 1.359      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.241 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.563      ;
; 0.255 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.577      ;
; 0.287 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.287 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.291 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.304 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.626      ;
; 0.305 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.307 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.629      ;
; 0.318 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.640      ;
; 0.321 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.643      ;
; 0.370 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.692      ;
; 0.373 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.695      ;
; 0.384 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.706      ;
; 0.386 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.708      ;
; 0.414 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 0.000        ; 1.190      ; 1.823      ;
; 0.436 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.758      ;
; 0.437 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.759      ;
; 0.440 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.445 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.449 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.771      ;
; 0.452 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.774      ;
; 0.453 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.500 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.822      ;
; 0.503 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.624      ;
; 0.504 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.504 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.826      ;
; 0.505 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.515 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.837      ;
; 0.518 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.841      ;
; 0.519 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.567 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.889      ;
; 0.569 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.690      ;
; 0.570 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.691      ;
; 0.571 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.571 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.893      ;
; 0.571 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.572 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.693      ;
; 0.573 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.582 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.904      ;
; 0.584 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.238      ; 0.907      ;
; 0.587 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.708      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; -3.148  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  BCD4bitsWreg:visualizacion|cfreq[16] ; -3.148  ; 0.187 ; N/A      ; N/A     ; -1.487              ;
;  clk                                  ; -2.045  ; 0.241 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                       ; -37.74  ; 0.0   ; 0.0      ; 0.0     ; -90.733             ;
;  BCD4bitsWreg:visualizacion|cfreq[16] ; -14.730 ; 0.000 ; N/A      ; N/A     ; -14.870             ;
;  clk                                  ; -23.010 ; 0.000 ; N/A      ; N/A     ; -75.863             ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SSeg[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; An[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; An[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; An[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; An[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; addrB[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrB[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrB[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrA[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrA[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrA[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datW[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrW[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrW[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrW[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RegWrite                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datW[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datW[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datW[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SSeg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; SSeg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; An[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; An[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; An[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; An[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SSeg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; SSeg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; An[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; An[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; An[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; An[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SSeg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SSeg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; An[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; An[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; An[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; An[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 31       ; 0        ; 0        ; 0        ;
; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 208      ; 0        ; 0        ; 0        ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; 1        ; 1        ; 0        ; 0        ;
; clk                                  ; clk                                  ; 152      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 31       ; 0        ; 0        ; 0        ;
; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 208      ; 0        ; 0        ; 0        ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; 1        ; 1        ; 0        ; 0        ;
; clk                                  ; clk                                  ; 152      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 243   ; 243  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                             ;
+--------------------------------------+--------------------------------------+------+-------------+
; Target                               ; Clock                                ; Type ; Status      ;
+--------------------------------------+--------------------------------------+------+-------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; Base ; Constrained ;
; clk                                  ; clk                                  ; Base ; Constrained ;
+--------------------------------------+--------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RegWrite   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; An[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RegWrite   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; An[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Jan 06 21:18:38 2022
Info: Command: quartus_sta Lab4 -c Lab4
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name BCD4bitsWreg:visualizacion|cfreq[16] BCD4bitsWreg:visualizacion|cfreq[16]
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.148             -14.730 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):    -2.045             -23.010 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):     0.594               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
    Info (332119):    -1.487             -14.870 BCD4bitsWreg:visualizacion|cfreq[16] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.913
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.913             -13.324 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):    -1.702             -18.850 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):     0.540               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
    Info (332119):    -1.487             -14.870 BCD4bitsWreg:visualizacion|cfreq[16] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.831
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.831              -3.077 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):    -0.412              -1.504 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):     0.241               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.214 clk 
    Info (332119):    -1.000             -10.000 BCD4bitsWreg:visualizacion|cfreq[16] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4805 megabytes
    Info: Processing ended: Thu Jan 06 21:18:41 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


