学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：蔡铭   <br />实验地点：紫金港东四 - 509         实验日期：2020 年 10 月 26 日


## 1 实验原理

### 1.1 七段数码管
七段数码管是由 7+1 个 LED 构成的数字显示器件，每个 LED 显示数字的一段，另一个为小数点。<br />七段数码管中，LED 的正极连在一起，负极来负责控制点亮。这成为共阳控制（如图 1）：
![image.png](./assets/1603963568393-5c082bd0-cc22-4d3b-aa58-95d25bf8d10e.png)
图 1    七点数码管的共阳控制示意图            共阴（阳）控制原理图

我们可以列出十六进制数码的显示与七段数码管的对照表（如图 2）：
![image.png](./assets/1603963514054-03812e38-f720-484f-9088-3542d260b64e.png)
图 2     十六进制数码的显示与七段数码管的对照表

我们经常需要实现将十六进制数码在七段数码管上显示出来。增加上一些控制信号，这一过程对应的真值表如下：
![image.png](./assets/1603963835044-de899176-f5a1-4d0a-8d14-2afc6aab65b5.png)
图 3    七段数码管显示译码器的功能表

这里，Hex 是我们要表示的数码，D(3:0) 是四个输入信号，表示的范围恰好是 0~F，即 16 进制数码的范围。BI/LE 为 0 时，不显示。
:::info
我们的实验设计中，BI/LE 与上面功能表中的值相反。即，BI/LE 为 0 时数码管正常显示，为 1 时不显示。
:::

我们希望用四套七段数码管显示四位数字。这次实验我们实现四位显示同一数码。但是，我们希望单独控制四个七段码的显示开关，我们使用 AN(0:3) 来分别控制四个共阳极的开关。
![image.png](./assets/1603965282191-6b6a1693-e3fb-46d6-8d51-efa75f07e385.png)
图 4    四位七段码结构


### 1.2 MC14495 译码器
我们使用卡诺图分别对图 4 中的每一列进行化简得出结果，设计出 MC14495 的原理图如下：
![image.png](./assets/1603964766455-2a61f6ea-89d0-48e4-8309-4c49917e7a61.png)
图 5    MC14495 译码器的原理图


## 2 实验步骤与结果

### 2.1 原理图设计实现 MC14495 译码器模块

- 新建工程 MyMC14495，绘制原理图如下：

![image.png](./assets/1603964890947-eeb66552-18a4-4882-8a4d-4a76bbeaf0ab.png)
图 6    原理图设计实现 MC14495 译码器模块

- 双击 Check Design Rules 检查错误，无错误后双击 View HDL Functional Model 查看 Verilog HDL 代码（由于代码行数较多，在此只展示部分截图）：

![image.png](./assets/1603964980433-fc427117-4213-4c9e-9399-c5aee2460465.png)
图 7    原理图对应的 Verilog HDL 代码

- 对模块进行仿真，激励代码如下：
```verilog
	//`ifdef auto_init
		integer i;
      initial begin
			point = 0;
			LE = 0;
			D3 = 0;
			D2 = 0;
			D1 = 0;
			D0 = 0;
			for(i = 0; i <= 15; i = i + 1) begin
				{D3, D2, D1, D0} = i;
				point = i;
				#50;
			end
			
			#50;
			LE = 1;
		end
   //`endif
```

- 生成的波形图如图 8 所示，经检验符合设计思路。

![image.png](./assets/1603960206717-edee7c16-9a58-4626-b2a5-bd3c9538439c.png)
图 8    波形图

- 双击 Create Schematic Symbol 生成模块的逻辑符号图文件（位于工程根目录）。


### 2.2 实现数码管显示

- 新建工程 DispNumber_sch，复制 MyMC14495.sym 和 MyMC14495.vf 到工程目录。
- 绘图，在 symbols 框中的第一个原件就是 MyMC14495。绘图如下：

![image.png](./assets/1603965211273-adfdbe16-4250-40de-b90e-324113f8f211.png)
图 9    数码管显示原理图

其中，各个信号的含义在 1.1 至 1.2 小结均有说明。

- UCF 引脚定义：
```verilog
NET"SW[0]"LOC = AA10 | IOSTANDARD=LVCMOS15; #D0~D3
NET"SW[1]"LOC = AB10 | IOSTANDARD=LVCMOS15; 
NET"SW[2]"LOC = AA13 | IOSTANDARD=LVCMOS15;
NET"SW[3]"LOC = AA12 | IOSTANDARD=LVCMOS15;
NET"SW[4]"LOC = Y13 | IOSTANDARD=LVCMOS15; #AN(0)~AN(3)
NET"SW[5]"LOC = Y12 | IOSTANDARD=LVCMOS15;
NET"SW[6]"LOC = AD11 | IOSTANDARD=LVCMOS15;
NET"SW[7]"LOC = AD10 | IOSTANDARD=LVCMOS15;

NET "point"LOC = AF13 | IOSTANDARD=LVCMOS15; #point
NET "LE"LOC = AF10 | IOSTANDARD=LVCMOS15; #LE

NET "SEGMENT[0]"LOC = AB22 | IOSTANDARD=LVCMOS33;
NET "SEGMENT[1]"LOC = AD24 | IOSTANDARD=LVCMOS33;
NET "SEGMENT[2]"LOC = AD23 | IOSTANDARD=LVCMOS33;
NET "SEGMENT[3]"LOC = Y21 | IOSTANDARD=LVCMOS33;
NET "SEGMENT[4]"LOC = W20 | IOSTANDARD=LVCMOS33;
NET "SEGMENT[5]"LOC = AC24 | IOSTANDARD=LVCMOS33;
NET "SEGMENT[6]"LOC = AC23 | IOSTANDARD=LVCMOS33;
NET "SEGMENT[7]"LOC = AA22 | IOSTANDARD=LVCMOS33;

NET "AN[0]"LOC = AD21 | IOSTANDARD=LVCMOS33;
NET "AN[1]"LOC = AC21 | IOSTANDARD=LVCMOS33;
NET "AN[2]"LOC = AB21 | IOSTANDARD=LVCMOS33;
NET "AN[3]"LOC = AC22 | IOSTANDARD=LVCMOS33;
```

- 下载到 sword 板上进行验证，所得部分结果如下（每张图片中用红框框出了为 1 的开关）：

![image.png](./assets/1603962978416-421e23c1-adb4-43c4-8cf6-8cb06c512d0d.png)
小数点（point）测试
![image.png](./assets/1603963044750-bb85070a-89b9-40a7-83d8-99dfbe116b20.png)
point, LE, AN(0:3) 与数据显示测试
![image.png](./assets/1603963034374-a2d71912-089e-4ef1-ae7a-f112b28d5ca3.png)
AN(0:3) 与数据显示测试
![image.png](./assets/1603963011566-887e609b-8035-493d-8c14-f0ab0c5a4f22.png)
数据显示测试

图 10~17    实验结果图（部分）

经检验，除了我们将 LE 设计成了与真值表相反的信号以外，我们的实验结果与真值表完全一致。我们实现了实验目标。

## 3 讨论与心得
本次实验的重难点在于正确绘制出原理图，这个步骤花费了我很多时间。此后我会在上实验课之前完成原理图的绘制或代码的编写，从而节省课堂时间，更好地解决更多深层次的问题。
