<?xml version="1.0" encoding="UTF-8"?>
<!--This file is part of uvgKvazaarHW.-->
<!-- -->
<!--Copyright (c) 2025, Tampere University, ITU/ISO/IEC, project contributors-->
<!--All rights reserved.-->
<!---->
<!--Redistribution and use in source and binary forms, with or without modification,-->
<!--are permitted provided that the following conditions are met:-->
<!---->
<!--* Redistributions of source code must retain the above copyright notice, this-->
<!--  list of conditions and the following disclaimer.-->
<!---->
<!--* Redistributions in binary form must reproduce the above copyright notice, this-->
<!--  list of conditions and the following disclaimer in the documentation and/or-->
<!--  other materials provided with the distribution.-->
<!---->
<!--* Neither the name of the Tampere University or ITU/ISO/IEC nor the names of its-->
<!--  contributors may be used to endorse or promote products derived from-->
<!--  this software without specific prior written permission.-->
<!---->
<!--THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND-->
<!--ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED-->
<!--WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE-->
<!--DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR-->
<!--ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES-->
<!--INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;-->
<!--LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION HOWEVER CAUSED AND ON-->
<!--ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT-->
<!--SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.-->
<!--INCLUDING NEGLIGENCE OR OTHERWISE ARISING IN ANY WAY OUT OF THE USE OF THIS-->
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tuni.fi</ipxact:vendor>
	<ipxact:library>Kvazaar</ipxact:library>
	<ipxact:name>OnChipMemory</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>clk</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="clk" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="clk.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>CLK</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clock</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>mem_write</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wraddress</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wren</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wdata</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>mem_read</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>rdaddress</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>rdata</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_vhdl</ipxact:name>
				<ipxact:envIdentifier>VHDL:Kactus2:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>vhdl_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>sim</ipxact:name>
				<ipxact:componentInstantiationRef>sim</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>vhdl_implementation</ipxact:name>
				<ipxact:language>VHDL</ipxact:language>
				<ipxact:moduleName>OnChipMemory</ipxact:moduleName>
				<ipxact:architectureName>SYN</ipxact:architectureName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_19400b63_3755_466b_90bb_be8c67611ae2" usageType="nontyped">
						<ipxact:name>width_g</ipxact:name>
						<ipxact:value>uuid_34d23aa3_1072_4bbb_b71e_7d6d2768ab02</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_e81711f9_f28e_40cd_b1a3_9818450cd8c1" usageType="nontyped">
						<ipxact:name>addr_width_g</ipxact:name>
						<ipxact:value>uuid_e376a4ba_faa2_4a38_b4b9_38a514f86fa3</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>sim</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>OnChipMemory</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_4445784b_c477_46c1_82c8_e11090ea312f" usageType="nontyped">
						<ipxact:name>addr_width_g</ipxact:name>
						<ipxact:value>uuid_e376a4ba_faa2_4a38_b4b9_38a514f86fa3</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_4ab58c48_6aca_4d45_a06b_11917e27ed12" usageType="nontyped">
						<ipxact:name>width_g</ipxact:name>
						<ipxact:value>uuid_34d23aa3_1072_4bbb_b71e_7d6d2768ab02</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>sim</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>wdata</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_34d23aa3_1072_4bbb_b71e_7d6d2768ab02-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wraddress</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_e376a4ba_faa2_4a38_b4b9_38a514f86fa3-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wren</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue>'0'</ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rdata</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_34d23aa3_1072_4bbb_b71e_7d6d2768ab02-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rdaddress</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_e376a4ba_faa2_4a38_b4b9_38a514f86fa3-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clock</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue>'1'</ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:description>RTL not given, target platform specific description.
Must follow the beahviour and interfce of the component description and simulation.</ipxact:description>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>sim</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/mock_files/OnChipMemory.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>76770a67fc04c8e618b27424220841996b2035aa</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:parameters>
		<ipxact:parameter kactus2:usageCount="3" parameterId="uuid_34d23aa3_1072_4bbb_b71e_7d6d2768ab02" resolve="user" type="int">
			<ipxact:name>width_g</ipxact:name>
			<ipxact:value>256</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="3" parameterId="uuid_e376a4ba_faa2_4a38_b4b9_38a514f86fa3" resolve="user" type="int">
			<ipxact:name>addr_width_g</ipxact:name>
			<ipxact:value>6</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		
		<kactus2:version>3,11,1,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:author>Tampere University</kactus2:author>
		<kactus2:license>3-BSD clause</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>