Simulator report for ALU
Fri May 05 09:53:51 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 385 nodes    ;
; Simulation Coverage         ;      62.34 % ;
; Total Number of Transitions ; 2883         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                        ;
+--------------------------------------------------------------------------------------------+----------------------------------------------+---------------+
; Option                                                                                     ; Setting                                      ; Default Value ;
+--------------------------------------------------------------------------------------------+----------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                   ; Timing        ;
; Start time                                                                                 ; 0 ns                                         ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                          ;               ;
; Vector input source                                                                        ; E:/THIET_KE_LUAN_LY_SO/LAB3/ALU/Waveform.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                           ; On            ;
; Check outputs                                                                              ; Off                                          ; Off           ;
; Report simulation coverage                                                                 ; On                                           ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                           ; On            ;
; Display missing 1-value coverage report                                                    ; On                                           ; On            ;
; Display missing 0-value coverage report                                                    ; On                                           ; On            ;
; Detect setup and hold time violations                                                      ; Off                                          ; Off           ;
; Detect glitches                                                                            ; Off                                          ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                          ; Off           ;
; Generate Signal Activity File                                                              ; Off                                          ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                          ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                          ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                           ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                   ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                          ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                          ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                         ; Auto          ;
+--------------------------------------------------------------------------------------------+----------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      62.34 % ;
; Total nodes checked                                 ; 385          ;
; Total output ports checked                          ; 385          ;
; Total output ports with complete 1/0-value coverage ; 240          ;
; Total output ports with no 1/0-value coverage       ; 125          ;
; Total output ports with no 1-value coverage         ; 145          ;
; Total output ports with no 0-value coverage         ; 125          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                              ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; |ALU|S[15]                                                ; |ALU|S[15]                                                ; pin_out          ;
; |ALU|S[14]                                                ; |ALU|S[14]                                                ; pin_out          ;
; |ALU|S[13]                                                ; |ALU|S[13]                                                ; pin_out          ;
; |ALU|S[12]                                                ; |ALU|S[12]                                                ; pin_out          ;
; |ALU|S[11]                                                ; |ALU|S[11]                                                ; pin_out          ;
; |ALU|S[10]                                                ; |ALU|S[10]                                                ; pin_out          ;
; |ALU|S[9]                                                 ; |ALU|S[9]                                                 ; pin_out          ;
; |ALU|S[8]                                                 ; |ALU|S[8]                                                 ; pin_out          ;
; |ALU|S[7]                                                 ; |ALU|S[7]                                                 ; pin_out          ;
; |ALU|S[6]                                                 ; |ALU|S[6]                                                 ; pin_out          ;
; |ALU|S[5]                                                 ; |ALU|S[5]                                                 ; pin_out          ;
; |ALU|S[4]                                                 ; |ALU|S[4]                                                 ; pin_out          ;
; |ALU|S[3]                                                 ; |ALU|S[3]                                                 ; pin_out          ;
; |ALU|S[2]                                                 ; |ALU|S[2]                                                 ; pin_out          ;
; |ALU|S[1]                                                 ; |ALU|S[1]                                                 ; pin_out          ;
; |ALU|S[0]                                                 ; |ALU|S[0]                                                 ; pin_out          ;
; |ALU|SEL2                                                 ; |ALU|SEL2                                                 ; out              ;
; |ALU|SEL1                                                 ; |ALU|SEL1                                                 ; out              ;
; |ALU|SEL0                                                 ; |ALU|SEL0                                                 ; out              ;
; |ALU|A[5]                                                 ; |ALU|A[5]                                                 ; out              ;
; |ALU|B[3]                                                 ; |ALU|B[3]                                                 ; out              ;
; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst6              ; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst6              ; out0             ;
; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst3              ; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst3              ; out0             ;
; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst6              ; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst6              ; out0             ;
; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst3              ; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst3              ; out0             ;
; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst2               ; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst4               ; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst6              ; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst6              ; out0             ;
; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst3              ; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst3              ; out0             ;
; |ALU|LU:inst3|LUS:inst5|inst4                             ; |ALU|LU:inst3|LUS:inst5|inst4                             ; out0             ;
; |ALU|LU:inst3|LUS:inst5|inst                              ; |ALU|LU:inst3|LUS:inst5|inst                              ; out0             ;
; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst2               ; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst4               ; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst5               ; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst5               ; out0             ;
; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst5|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst6              ; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst6              ; out0             ;
; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst3              ; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst3              ; out0             ;
; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst2               ; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst4               ; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst6              ; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst6              ; out0             ;
; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst3              ; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst3              ; out0             ;
; |ALU|LU:inst3|LUS:inst3|inst3                             ; |ALU|LU:inst3|LUS:inst3|inst3                             ; out0             ;
; |ALU|LU:inst3|LUS:inst3|inst2                             ; |ALU|LU:inst3|LUS:inst3|inst2                             ; out0             ;
; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst2               ; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst4               ; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst6              ; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst6              ; out0             ;
; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst3              ; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst3              ; out0             ;
; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst2               ; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst4               ; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst4               ; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst5               ; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst5               ; out0             ;
; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst6               ; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst6               ; out0             ;
; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst3               ; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst6                ; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst6                ; out0             ;
; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst2                ; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst4                ; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst3                ; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst3                ; out0             ;
; |ALU|AU:inst|inst16                                       ; |ALU|AU:inst|inst16                                       ; out0             ;
; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst6                 ; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst6                 ; out0             ;
; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst2                 ; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst2                 ; out0             ;
; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst3                 ; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst3                 ; out0             ;
; |ALU|AU:inst|FAS:inst|FA:inst01|inst5                     ; |ALU|AU:inst|FAS:inst|FA:inst01|inst5                     ; out0             ;
; |ALU|AU:inst|FAS:inst|FA:inst01|inst4                     ; |ALU|AU:inst|FAS:inst|FA:inst01|inst4                     ; out0             ;
; |ALU|AU:inst|FAS:inst|FA:inst01|inst3                     ; |ALU|AU:inst|FAS:inst|FA:inst01|inst3                     ; out0             ;
; |ALU|AU:inst|FAS:inst|FA:inst01|inst                      ; |ALU|AU:inst|FAS:inst|FA:inst01|inst                      ; out0             ;
; |ALU|AU:inst|FAS:inst|FA:inst01|inst2                     ; |ALU|AU:inst|FAS:inst|FA:inst01|inst2                     ; out0             ;
; |ALU|AU:inst|FAS:inst1|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst1|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst1|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst1|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst1|MUX_4_1:inst0|inst5                ; |ALU|AU:inst|FAS:inst1|MUX_4_1:inst0|inst5                ; out0             ;
; |ALU|AU:inst|FAS:inst1|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst1|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst1|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst1|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst1|FA:inst01|inst4                    ; |ALU|AU:inst|FAS:inst1|FA:inst01|inst4                    ; out0             ;
; |ALU|AU:inst|FAS:inst1|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst1|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst1|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst1|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst1|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst1|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst2|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst2|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst2|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst2|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst2|MUX_4_1:inst0|inst5                ; |ALU|AU:inst|FAS:inst2|MUX_4_1:inst0|inst5                ; out0             ;
; |ALU|AU:inst|FAS:inst2|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst2|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst2|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst2|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst2|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst2|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst2|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst2|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst2|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst2|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst3|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst3|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst3|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst3|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst3|MUX_4_1:inst0|inst5                ; |ALU|AU:inst|FAS:inst3|MUX_4_1:inst0|inst5                ; out0             ;
; |ALU|AU:inst|FAS:inst3|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst3|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst3|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst3|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst3|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst3|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst3|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst3|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst3|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst3|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst4|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst4|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst4|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst4|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst4|MUX_4_1:inst0|inst5                ; |ALU|AU:inst|FAS:inst4|MUX_4_1:inst0|inst5                ; out0             ;
; |ALU|AU:inst|FAS:inst4|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst4|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst4|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst4|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst4|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst4|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst4|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst4|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst4|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst4|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst5|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst5|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst5|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst5|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst5|MUX_4_1:inst0|inst5                ; |ALU|AU:inst|FAS:inst5|MUX_4_1:inst0|inst5                ; out0             ;
; |ALU|AU:inst|FAS:inst5|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst5|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst5|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst5|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst5|FA:inst01|inst4                    ; |ALU|AU:inst|FAS:inst5|FA:inst01|inst4                    ; out0             ;
; |ALU|AU:inst|FAS:inst5|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst5|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst5|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst5|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst5|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst5|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst6|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst6|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst6|FA:inst01|inst4                    ; |ALU|AU:inst|FAS:inst6|FA:inst01|inst4                    ; out0             ;
; |ALU|AU:inst|FAS:inst6|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst6|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst6|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst6|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst6|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst6|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst7|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst7|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst7|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst7|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst7|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst7|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst7|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst7|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst8|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst8|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst8|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst8|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst8|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst8|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst8|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst8|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst6                ; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst6                ; out0             ;
; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst2                ; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst2                ; out0             ;
; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst3                ; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst3                ; out0             ;
; |ALU|AU:inst|FAS:inst9|FA:inst01|inst5                    ; |ALU|AU:inst|FAS:inst9|FA:inst01|inst5                    ; out0             ;
; |ALU|AU:inst|FAS:inst9|FA:inst01|inst3                    ; |ALU|AU:inst|FAS:inst9|FA:inst01|inst3                    ; out0             ;
; |ALU|AU:inst|FAS:inst9|FA:inst01|inst                     ; |ALU|AU:inst|FAS:inst9|FA:inst01|inst                     ; out0             ;
; |ALU|AU:inst|FAS:inst9|FA:inst01|inst2                    ; |ALU|AU:inst|FAS:inst9|FA:inst01|inst2                    ; out0             ;
; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst6               ; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst6               ; out0             ;
; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst2               ; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst2               ; out0             ;
; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst3               ; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst3               ; out0             ;
; |ALU|AU:inst|FAS:inst10|FA:inst01|inst5                   ; |ALU|AU:inst|FAS:inst10|FA:inst01|inst5                   ; out0             ;
; |ALU|AU:inst|FAS:inst10|FA:inst01|inst3                   ; |ALU|AU:inst|FAS:inst10|FA:inst01|inst3                   ; out0             ;
; |ALU|AU:inst|FAS:inst10|FA:inst01|inst                    ; |ALU|AU:inst|FAS:inst10|FA:inst01|inst                    ; out0             ;
; |ALU|AU:inst|FAS:inst10|FA:inst01|inst2                   ; |ALU|AU:inst|FAS:inst10|FA:inst01|inst2                   ; out0             ;
; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst6               ; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst6               ; out0             ;
; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst2               ; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst2               ; out0             ;
; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst3               ; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst3               ; out0             ;
; |ALU|AU:inst|FAS:inst11|FA:inst01|inst5                   ; |ALU|AU:inst|FAS:inst11|FA:inst01|inst5                   ; out0             ;
; |ALU|AU:inst|FAS:inst11|FA:inst01|inst3                   ; |ALU|AU:inst|FAS:inst11|FA:inst01|inst3                   ; out0             ;
; |ALU|AU:inst|FAS:inst11|FA:inst01|inst                    ; |ALU|AU:inst|FAS:inst11|FA:inst01|inst                    ; out0             ;
; |ALU|AU:inst|FAS:inst11|FA:inst01|inst2                   ; |ALU|AU:inst|FAS:inst11|FA:inst01|inst2                   ; out0             ;
; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst6               ; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst6               ; out0             ;
; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst2               ; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst2               ; out0             ;
; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst3               ; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst3               ; out0             ;
; |ALU|AU:inst|FAS:inst12|FA:inst01|inst5                   ; |ALU|AU:inst|FAS:inst12|FA:inst01|inst5                   ; out0             ;
; |ALU|AU:inst|FAS:inst12|FA:inst01|inst3                   ; |ALU|AU:inst|FAS:inst12|FA:inst01|inst3                   ; out0             ;
; |ALU|AU:inst|FAS:inst12|FA:inst01|inst                    ; |ALU|AU:inst|FAS:inst12|FA:inst01|inst                    ; out0             ;
; |ALU|AU:inst|FAS:inst12|FA:inst01|inst2                   ; |ALU|AU:inst|FAS:inst12|FA:inst01|inst2                   ; out0             ;
; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst6               ; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst6               ; out0             ;
; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst2               ; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst2               ; out0             ;
; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst3               ; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst3               ; out0             ;
; |ALU|AU:inst|FAS:inst13|FA:inst01|inst5                   ; |ALU|AU:inst|FAS:inst13|FA:inst01|inst5                   ; out0             ;
; |ALU|AU:inst|FAS:inst13|FA:inst01|inst3                   ; |ALU|AU:inst|FAS:inst13|FA:inst01|inst3                   ; out0             ;
; |ALU|AU:inst|FAS:inst13|FA:inst01|inst                    ; |ALU|AU:inst|FAS:inst13|FA:inst01|inst                    ; out0             ;
; |ALU|AU:inst|FAS:inst13|FA:inst01|inst2                   ; |ALU|AU:inst|FAS:inst13|FA:inst01|inst2                   ; out0             ;
; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst6               ; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst6               ; out0             ;
; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst2               ; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst2               ; out0             ;
; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst3               ; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst3               ; out0             ;
; |ALU|AU:inst|FAS:inst14|FA:inst01|inst5                   ; |ALU|AU:inst|FAS:inst14|FA:inst01|inst5                   ; out0             ;
; |ALU|AU:inst|FAS:inst14|FA:inst01|inst3                   ; |ALU|AU:inst|FAS:inst14|FA:inst01|inst3                   ; out0             ;
; |ALU|AU:inst|FAS:inst14|FA:inst01|inst                    ; |ALU|AU:inst|FAS:inst14|FA:inst01|inst                    ; out0             ;
; |ALU|AU:inst|FAS:inst14|FA:inst01|inst2                   ; |ALU|AU:inst|FAS:inst14|FA:inst01|inst2                   ; out0             ;
; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst6               ; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst6               ; out0             ;
; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst2               ; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst2               ; out0             ;
; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst3               ; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst3               ; out0             ;
; |ALU|AU:inst|FAS:inst15|FA:inst01|inst                    ; |ALU|AU:inst|FAS:inst15|FA:inst01|inst                    ; out0             ;
; |ALU|AU:inst|FAS:inst15|FA:inst01|inst2                   ; |ALU|AU:inst|FAS:inst15|FA:inst01|inst2                   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst3|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst3|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst3|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst3|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst3|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst3|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst2|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst2|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst2|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst2|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst2|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst2|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst1|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst1|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst1|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst1|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst1|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst1|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst|inst8  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst|inst8  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst|inst7  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst|inst7  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst|inst   ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst3|MUX_2_1:inst|inst   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst3|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst3|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst3|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst3|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst3|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst3|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst2|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst2|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst2|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst2|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst2|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst2|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst1|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst1|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst1|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst1|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst1|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst1|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst|inst8  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst|inst8  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst|inst7  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst|inst7  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst|inst   ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst2|MUX_2_1:inst|inst   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst3|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst3|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst3|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst3|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst3|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst3|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst2|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst2|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst2|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst2|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst2|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst2|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst1|inst8 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst1|inst8 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst1|inst7 ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst1|inst7 ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst1|inst  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst1|inst  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst|inst8  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst|inst8  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst|inst7  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst|inst7  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst|inst   ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst1|MUX_2_1:inst|inst   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst3|inst8  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst3|inst8  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst3|inst7  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst3|inst7  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst3|inst   ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst3|inst   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst2|inst8  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst2|inst8  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst2|inst7  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst2|inst7  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst2|inst   ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst2|inst   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst1|inst8  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst1|inst8  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst1|inst7  ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst1|inst7  ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst1|inst   ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst1|inst   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst|inst8   ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst|inst8   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst|inst7   ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst|inst7   ; out0             ;
; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst|inst    ; |ALU|MUX2_16BIT:inst5|MUX2_4BIT:inst|MUX_2_1:inst|inst    ; out0             ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                       ;
+----------------------------------------------+----------------------------------------------+------------------+
; Node Name                                    ; Output Port Name                             ; Output Port Type ;
+----------------------------------------------+----------------------------------------------+------------------+
; |ALU|A[15]                                   ; |ALU|A[15]                                   ; out              ;
; |ALU|A[14]                                   ; |ALU|A[14]                                   ; out              ;
; |ALU|A[13]                                   ; |ALU|A[13]                                   ; out              ;
; |ALU|A[12]                                   ; |ALU|A[12]                                   ; out              ;
; |ALU|A[11]                                   ; |ALU|A[11]                                   ; out              ;
; |ALU|A[10]                                   ; |ALU|A[10]                                   ; out              ;
; |ALU|A[9]                                    ; |ALU|A[9]                                    ; out              ;
; |ALU|A[8]                                    ; |ALU|A[8]                                    ; out              ;
; |ALU|A[7]                                    ; |ALU|A[7]                                    ; out              ;
; |ALU|A[6]                                    ; |ALU|A[6]                                    ; out              ;
; |ALU|A[4]                                    ; |ALU|A[4]                                    ; out              ;
; |ALU|A[3]                                    ; |ALU|A[3]                                    ; out              ;
; |ALU|A[2]                                    ; |ALU|A[2]                                    ; out              ;
; |ALU|A[1]                                    ; |ALU|A[1]                                    ; out              ;
; |ALU|A[0]                                    ; |ALU|A[0]                                    ; out              ;
; |ALU|B[15]                                   ; |ALU|B[15]                                   ; out              ;
; |ALU|B[14]                                   ; |ALU|B[14]                                   ; out              ;
; |ALU|B[13]                                   ; |ALU|B[13]                                   ; out              ;
; |ALU|B[12]                                   ; |ALU|B[12]                                   ; out              ;
; |ALU|B[11]                                   ; |ALU|B[11]                                   ; out              ;
; |ALU|B[10]                                   ; |ALU|B[10]                                   ; out              ;
; |ALU|B[9]                                    ; |ALU|B[9]                                    ; out              ;
; |ALU|B[8]                                    ; |ALU|B[8]                                    ; out              ;
; |ALU|B[7]                                    ; |ALU|B[7]                                    ; out              ;
; |ALU|B[6]                                    ; |ALU|B[6]                                    ; out              ;
; |ALU|B[5]                                    ; |ALU|B[5]                                    ; out              ;
; |ALU|B[4]                                    ; |ALU|B[4]                                    ; out              ;
; |ALU|B[2]                                    ; |ALU|B[2]                                    ; out              ;
; |ALU|B[1]                                    ; |ALU|B[1]                                    ; out              ;
; |ALU|B[0]                                    ; |ALU|B[0]                                    ; out              ;
; |ALU|LU:inst3|LUS:inst15|inst3               ; |ALU|LU:inst3|LUS:inst15|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst15|inst4               ; |ALU|LU:inst3|LUS:inst15|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst15|inst2               ; |ALU|LU:inst3|LUS:inst15|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst15|inst                ; |ALU|LU:inst3|LUS:inst15|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst7|inst3                ; |ALU|LU:inst3|LUS:inst7|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst7|inst4                ; |ALU|LU:inst3|LUS:inst7|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst7|inst2                ; |ALU|LU:inst3|LUS:inst7|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst7|inst                 ; |ALU|LU:inst3|LUS:inst7|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst2  ; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst2  ; out0             ;
; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst4  ; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst4  ; out0             ;
; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst14|inst3               ; |ALU|LU:inst3|LUS:inst14|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst14|inst4               ; |ALU|LU:inst3|LUS:inst14|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst14|inst2               ; |ALU|LU:inst3|LUS:inst14|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst14|inst                ; |ALU|LU:inst3|LUS:inst14|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst6|inst3                ; |ALU|LU:inst3|LUS:inst6|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst6|inst4                ; |ALU|LU:inst3|LUS:inst6|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst6|inst2                ; |ALU|LU:inst3|LUS:inst6|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst6|inst                 ; |ALU|LU:inst3|LUS:inst6|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst13|inst3               ; |ALU|LU:inst3|LUS:inst13|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst13|inst4               ; |ALU|LU:inst3|LUS:inst13|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst13|inst2               ; |ALU|LU:inst3|LUS:inst13|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst13|inst                ; |ALU|LU:inst3|LUS:inst13|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst5|inst3                ; |ALU|LU:inst3|LUS:inst5|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst5|inst2                ; |ALU|LU:inst3|LUS:inst5|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst12|inst3               ; |ALU|LU:inst3|LUS:inst12|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst12|inst4               ; |ALU|LU:inst3|LUS:inst12|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst12|inst2               ; |ALU|LU:inst3|LUS:inst12|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst12|inst                ; |ALU|LU:inst3|LUS:inst12|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst4|inst3                ; |ALU|LU:inst3|LUS:inst4|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst4|inst4                ; |ALU|LU:inst3|LUS:inst4|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst4|inst2                ; |ALU|LU:inst3|LUS:inst4|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst4|inst                 ; |ALU|LU:inst3|LUS:inst4|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst11|inst3               ; |ALU|LU:inst3|LUS:inst11|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst11|inst4               ; |ALU|LU:inst3|LUS:inst11|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst11|inst2               ; |ALU|LU:inst3|LUS:inst11|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst11|inst                ; |ALU|LU:inst3|LUS:inst11|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst3|inst4                ; |ALU|LU:inst3|LUS:inst3|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst3|inst                 ; |ALU|LU:inst3|LUS:inst3|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst10|inst3               ; |ALU|LU:inst3|LUS:inst10|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst10|inst4               ; |ALU|LU:inst3|LUS:inst10|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst10|inst2               ; |ALU|LU:inst3|LUS:inst10|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst10|inst                ; |ALU|LU:inst3|LUS:inst10|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst2|inst3                ; |ALU|LU:inst3|LUS:inst2|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst2|inst4                ; |ALU|LU:inst3|LUS:inst2|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst2|inst2                ; |ALU|LU:inst3|LUS:inst2|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst2|inst                 ; |ALU|LU:inst3|LUS:inst2|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst9|inst3                ; |ALU|LU:inst3|LUS:inst9|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst9|inst4                ; |ALU|LU:inst3|LUS:inst9|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst9|inst2                ; |ALU|LU:inst3|LUS:inst9|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst9|inst                 ; |ALU|LU:inst3|LUS:inst9|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst2  ; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst2  ; out0             ;
; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst4  ; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst4  ; out0             ;
; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst1|inst3                ; |ALU|LU:inst3|LUS:inst1|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst1|inst4                ; |ALU|LU:inst3|LUS:inst1|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst1|inst2                ; |ALU|LU:inst3|LUS:inst1|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst1|inst                 ; |ALU|LU:inst3|LUS:inst1|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst2  ; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst2  ; out0             ;
; |ALU|LU:inst3|LUS:inst8|inst3                ; |ALU|LU:inst3|LUS:inst8|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst8|inst4                ; |ALU|LU:inst3|LUS:inst8|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst8|inst2                ; |ALU|LU:inst3|LUS:inst8|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst8|inst                 ; |ALU|LU:inst3|LUS:inst8|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst2  ; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst2  ; out0             ;
; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst4  ; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst4  ; out0             ;
; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst|inst3                 ; |ALU|LU:inst3|LUS:inst|inst3                 ; out0             ;
; |ALU|LU:inst3|LUS:inst|inst4                 ; |ALU|LU:inst3|LUS:inst|inst4                 ; out0             ;
; |ALU|LU:inst3|LUS:inst|inst2                 ; |ALU|LU:inst3|LUS:inst|inst2                 ; out0             ;
; |ALU|LU:inst3|LUS:inst|inst                  ; |ALU|LU:inst3|LUS:inst|inst                  ; out0             ;
; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst5   ; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst5    ; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst5    ; out0             ;
; |ALU|AU:inst|FAS:inst2|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst2|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst3|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst3|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst4|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst4|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst5   ; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst5   ; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst7|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst7|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst5   ; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst8|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst8|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst5   ; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst9|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst9|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst10|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst10|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst11|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst11|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst12|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst12|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst13|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst13|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst14|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst14|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst5  ; out0             ;
+----------------------------------------------+----------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                       ;
+----------------------------------------------+----------------------------------------------+------------------+
; Node Name                                    ; Output Port Name                             ; Output Port Type ;
+----------------------------------------------+----------------------------------------------+------------------+
; |ALU|A[15]                                   ; |ALU|A[15]                                   ; out              ;
; |ALU|A[14]                                   ; |ALU|A[14]                                   ; out              ;
; |ALU|A[13]                                   ; |ALU|A[13]                                   ; out              ;
; |ALU|A[12]                                   ; |ALU|A[12]                                   ; out              ;
; |ALU|A[11]                                   ; |ALU|A[11]                                   ; out              ;
; |ALU|A[10]                                   ; |ALU|A[10]                                   ; out              ;
; |ALU|A[9]                                    ; |ALU|A[9]                                    ; out              ;
; |ALU|A[8]                                    ; |ALU|A[8]                                    ; out              ;
; |ALU|A[7]                                    ; |ALU|A[7]                                    ; out              ;
; |ALU|A[4]                                    ; |ALU|A[4]                                    ; out              ;
; |ALU|A[3]                                    ; |ALU|A[3]                                    ; out              ;
; |ALU|A[2]                                    ; |ALU|A[2]                                    ; out              ;
; |ALU|B[15]                                   ; |ALU|B[15]                                   ; out              ;
; |ALU|B[14]                                   ; |ALU|B[14]                                   ; out              ;
; |ALU|B[13]                                   ; |ALU|B[13]                                   ; out              ;
; |ALU|B[12]                                   ; |ALU|B[12]                                   ; out              ;
; |ALU|B[11]                                   ; |ALU|B[11]                                   ; out              ;
; |ALU|B[10]                                   ; |ALU|B[10]                                   ; out              ;
; |ALU|B[9]                                    ; |ALU|B[9]                                    ; out              ;
; |ALU|B[8]                                    ; |ALU|B[8]                                    ; out              ;
; |ALU|B[7]                                    ; |ALU|B[7]                                    ; out              ;
; |ALU|B[6]                                    ; |ALU|B[6]                                    ; out              ;
; |ALU|B[0]                                    ; |ALU|B[0]                                    ; out              ;
; |ALU|LU:inst3|LUS:inst15|inst3               ; |ALU|LU:inst3|LUS:inst15|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst15|inst4               ; |ALU|LU:inst3|LUS:inst15|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst15|inst2               ; |ALU|LU:inst3|LUS:inst15|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst15|inst                ; |ALU|LU:inst3|LUS:inst15|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst15|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst7|inst3                ; |ALU|LU:inst3|LUS:inst7|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst7|inst4                ; |ALU|LU:inst3|LUS:inst7|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst7|inst2                ; |ALU|LU:inst3|LUS:inst7|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst7|inst                 ; |ALU|LU:inst3|LUS:inst7|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst2  ; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst2  ; out0             ;
; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst4  ; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst4  ; out0             ;
; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst7|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst14|inst3               ; |ALU|LU:inst3|LUS:inst14|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst14|inst4               ; |ALU|LU:inst3|LUS:inst14|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst14|inst2               ; |ALU|LU:inst3|LUS:inst14|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst14|inst                ; |ALU|LU:inst3|LUS:inst14|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst14|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst6|inst4                ; |ALU|LU:inst3|LUS:inst6|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst6|inst                 ; |ALU|LU:inst3|LUS:inst6|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst6|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst13|inst3               ; |ALU|LU:inst3|LUS:inst13|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst13|inst4               ; |ALU|LU:inst3|LUS:inst13|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst13|inst2               ; |ALU|LU:inst3|LUS:inst13|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst13|inst                ; |ALU|LU:inst3|LUS:inst13|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst13|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst12|inst3               ; |ALU|LU:inst3|LUS:inst12|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst12|inst4               ; |ALU|LU:inst3|LUS:inst12|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst12|inst2               ; |ALU|LU:inst3|LUS:inst12|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst12|inst                ; |ALU|LU:inst3|LUS:inst12|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst12|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst4|inst4                ; |ALU|LU:inst3|LUS:inst4|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst4|inst                 ; |ALU|LU:inst3|LUS:inst4|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst4|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst11|inst3               ; |ALU|LU:inst3|LUS:inst11|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst11|inst4               ; |ALU|LU:inst3|LUS:inst11|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst11|inst2               ; |ALU|LU:inst3|LUS:inst11|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst11|inst                ; |ALU|LU:inst3|LUS:inst11|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst11|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst3|inst4                ; |ALU|LU:inst3|LUS:inst3|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst3|inst                 ; |ALU|LU:inst3|LUS:inst3|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst3|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst10|inst3               ; |ALU|LU:inst3|LUS:inst10|inst3               ; out0             ;
; |ALU|LU:inst3|LUS:inst10|inst4               ; |ALU|LU:inst3|LUS:inst10|inst4               ; out0             ;
; |ALU|LU:inst3|LUS:inst10|inst2               ; |ALU|LU:inst3|LUS:inst10|inst2               ; out0             ;
; |ALU|LU:inst3|LUS:inst10|inst                ; |ALU|LU:inst3|LUS:inst10|inst                ; out0             ;
; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst2 ; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst2 ; out0             ;
; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst4 ; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst4 ; out0             ;
; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst5 ; |ALU|LU:inst3|LUS:inst10|MUX_4_1:inst5|inst5 ; out0             ;
; |ALU|LU:inst3|LUS:inst2|inst4                ; |ALU|LU:inst3|LUS:inst2|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst2|inst                 ; |ALU|LU:inst3|LUS:inst2|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst2|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst9|inst3                ; |ALU|LU:inst3|LUS:inst9|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst9|inst4                ; |ALU|LU:inst3|LUS:inst9|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst9|inst2                ; |ALU|LU:inst3|LUS:inst9|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst9|inst                 ; |ALU|LU:inst3|LUS:inst9|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst2  ; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst2  ; out0             ;
; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst4  ; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst4  ; out0             ;
; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst9|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst1|inst3                ; |ALU|LU:inst3|LUS:inst1|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst2  ; |ALU|LU:inst3|LUS:inst1|MUX_4_1:inst5|inst2  ; out0             ;
; |ALU|LU:inst3|LUS:inst8|inst3                ; |ALU|LU:inst3|LUS:inst8|inst3                ; out0             ;
; |ALU|LU:inst3|LUS:inst8|inst4                ; |ALU|LU:inst3|LUS:inst8|inst4                ; out0             ;
; |ALU|LU:inst3|LUS:inst8|inst2                ; |ALU|LU:inst3|LUS:inst8|inst2                ; out0             ;
; |ALU|LU:inst3|LUS:inst8|inst                 ; |ALU|LU:inst3|LUS:inst8|inst                 ; out0             ;
; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst2  ; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst2  ; out0             ;
; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst4  ; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst4  ; out0             ;
; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst5  ; |ALU|LU:inst3|LUS:inst8|MUX_4_1:inst5|inst5  ; out0             ;
; |ALU|LU:inst3|LUS:inst|inst4                 ; |ALU|LU:inst3|LUS:inst|inst4                 ; out0             ;
; |ALU|LU:inst3|LUS:inst|inst                  ; |ALU|LU:inst3|LUS:inst|inst                  ; out0             ;
; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst5   ; |ALU|LU:inst3|LUS:inst|MUX_4_1:inst5|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst5    ; |ALU|AU:inst|FAS:inst|MUX_4_1:inst0|inst5    ; out0             ;
; |ALU|AU:inst|FAS:inst2|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst2|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst3|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst3|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst4|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst4|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst5   ; |ALU|AU:inst|FAS:inst6|MUX_4_1:inst0|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst5   ; |ALU|AU:inst|FAS:inst7|MUX_4_1:inst0|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst7|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst7|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst5   ; |ALU|AU:inst|FAS:inst8|MUX_4_1:inst0|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst8|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst8|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst5   ; |ALU|AU:inst|FAS:inst9|MUX_4_1:inst0|inst5   ; out0             ;
; |ALU|AU:inst|FAS:inst9|FA:inst01|inst4       ; |ALU|AU:inst|FAS:inst9|FA:inst01|inst4       ; out0             ;
; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst10|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst10|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst10|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst11|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst11|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst11|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst12|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst12|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst12|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst13|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst13|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst13|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst14|MUX_4_1:inst0|inst5  ; out0             ;
; |ALU|AU:inst|FAS:inst14|FA:inst01|inst4      ; |ALU|AU:inst|FAS:inst14|FA:inst01|inst4      ; out0             ;
; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst5  ; |ALU|AU:inst|FAS:inst15|MUX_4_1:inst0|inst5  ; out0             ;
+----------------------------------------------+----------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 05 09:53:51 2023
Info: Command: quartus_sim --simulation_results_format=VWF ALU -c ALU
Info (324025): Using vector source file "E:/THIET_KE_LUAN_LY_SO/LAB3/ALU/Waveform.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      62.34 %
Info (328052): Number of transitions in simulation is 2883
Info (324045): Vector file ALU.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4444 megabytes
    Info: Processing ended: Fri May 05 09:53:51 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


