Fitter report for lab2_qsim
Wed Feb 16 14:13:14 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Feb 16 14:13:13 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; lab2_qsim                                       ;
; Top-level Entity Name              ; lab1                                            ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C5F256C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 341 / 5,136 ( 7 % )                             ;
;     Total combinational functions  ; 318 / 5,136 ( 6 % )                             ;
;     Dedicated logic registers      ; 152 / 5,136 ( 3 % )                             ;
; Total registers                    ; 152                                             ;
; Total pins                         ; 52 / 183 ( 28 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; signOut        ; Incomplete set of assignments ;
; overflow       ; Incomplete set of assignments ;
; mantissaOut[0] ; Incomplete set of assignments ;
; mantissaOut[1] ; Incomplete set of assignments ;
; mantissaOut[2] ; Incomplete set of assignments ;
; mantissaOut[3] ; Incomplete set of assignments ;
; mantissaOut[4] ; Incomplete set of assignments ;
; mantissaOut[5] ; Incomplete set of assignments ;
; mantissaOut[6] ; Incomplete set of assignments ;
; mantissaOut[7] ; Incomplete set of assignments ;
; exponentOut[0] ; Incomplete set of assignments ;
; exponentOut[1] ; Incomplete set of assignments ;
; exponentOut[2] ; Incomplete set of assignments ;
; exponentOut[3] ; Incomplete set of assignments ;
; exponentOut[4] ; Incomplete set of assignments ;
; exponentOut[5] ; Incomplete set of assignments ;
; exponentOut[6] ; Incomplete set of assignments ;
; GReset         ; Incomplete set of assignments ;
; i_signA        ; Incomplete set of assignments ;
; i_signB        ; Incomplete set of assignments ;
; op_select      ; Incomplete set of assignments ;
; i_exponentA[0] ; Incomplete set of assignments ;
; i_exponentB[0] ; Incomplete set of assignments ;
; i_exponentA[1] ; Incomplete set of assignments ;
; i_exponentB[1] ; Incomplete set of assignments ;
; i_exponentA[2] ; Incomplete set of assignments ;
; i_exponentB[2] ; Incomplete set of assignments ;
; i_exponentA[3] ; Incomplete set of assignments ;
; i_exponentB[3] ; Incomplete set of assignments ;
; i_exponentA[4] ; Incomplete set of assignments ;
; i_exponentB[4] ; Incomplete set of assignments ;
; i_exponentA[5] ; Incomplete set of assignments ;
; i_exponentB[5] ; Incomplete set of assignments ;
; i_exponentA[6] ; Incomplete set of assignments ;
; i_exponentB[6] ; Incomplete set of assignments ;
; GClock         ; Incomplete set of assignments ;
; i_mantissaA[0] ; Incomplete set of assignments ;
; i_mantissaB[0] ; Incomplete set of assignments ;
; i_mantissaB[1] ; Incomplete set of assignments ;
; i_mantissaA[1] ; Incomplete set of assignments ;
; i_mantissaB[2] ; Incomplete set of assignments ;
; i_mantissaA[2] ; Incomplete set of assignments ;
; i_mantissaB[3] ; Incomplete set of assignments ;
; i_mantissaA[3] ; Incomplete set of assignments ;
; i_mantissaB[4] ; Incomplete set of assignments ;
; i_mantissaA[4] ; Incomplete set of assignments ;
; i_mantissaB[5] ; Incomplete set of assignments ;
; i_mantissaA[5] ; Incomplete set of assignments ;
; i_mantissaB[6] ; Incomplete set of assignments ;
; i_mantissaA[6] ; Incomplete set of assignments ;
; i_mantissaB[7] ; Incomplete set of assignments ;
; i_mantissaA[7] ; Incomplete set of assignments ;
+----------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 587 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 587 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 577     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/ceg3156_lab1/output_files/lab2_qsim.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 341 / 5,136 ( 7 % ) ;
;     -- Combinational with no register       ; 189                 ;
;     -- Register only                        ; 23                  ;
;     -- Combinational with a register        ; 129                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 170                 ;
;     -- 3 input functions                    ; 77                  ;
;     -- <=2 input functions                  ; 71                  ;
;     -- Register only                        ; 23                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 306                 ;
;     -- arithmetic mode                      ; 12                  ;
;                                             ;                     ;
; Total registers*                            ; 152 / 6,000 ( 3 % ) ;
;     -- Dedicated logic registers            ; 152 / 5,136 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 864 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 26 / 321 ( 8 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 52 / 183 ( 28 % )   ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )      ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 3                   ;
; M9Ks                                        ; 0 / 46 ( 0 % )      ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 3 / 10 ( 30 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%        ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 4%        ;
; Maximum fan-out                             ; 142                 ;
; Highest non-global fan-out                  ; 54                  ;
; Total fan-out                               ; 1485                ;
; Average fan-out                             ; 2.45                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 341 / 5136 ( 7 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 189                ; 0                              ;
;     -- Register only                        ; 23                 ; 0                              ;
;     -- Combinational with a register        ; 129                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 170                ; 0                              ;
;     -- 3 input functions                    ; 77                 ; 0                              ;
;     -- <=2 input functions                  ; 71                 ; 0                              ;
;     -- Register only                        ; 23                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 306                ; 0                              ;
;     -- arithmetic mode                      ; 12                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 152                ; 0                              ;
;     -- Dedicated logic registers            ; 152 / 5136 ( 3 % ) ; 0 / 5136 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 26 / 321 ( 8 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 52                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )     ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 3 / 12 ( 25 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1480               ; 5                              ;
;     -- Registered Connections               ; 487                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 35                 ; 0                              ;
;     -- Output Ports                         ; 17                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; GClock         ; E2    ; 1        ; 0            ; 11           ; 0            ; 144                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; GReset         ; E1    ; 1        ; 0            ; 11           ; 7            ; 59                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentA[0] ; D9    ; 7        ; 18           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentA[1] ; E9    ; 7        ; 18           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentA[2] ; A9    ; 7        ; 16           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentA[3] ; B8    ; 8        ; 16           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentA[4] ; B10   ; 7        ; 21           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentA[5] ; F14   ; 6        ; 34           ; 19           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentA[6] ; C8    ; 8        ; 13           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentB[0] ; L9    ; 4        ; 18           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentB[1] ; B12   ; 7        ; 25           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentB[2] ; E8    ; 8        ; 13           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentB[3] ; A8    ; 8        ; 16           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentB[4] ; D16   ; 6        ; 34           ; 19           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentB[5] ; A10   ; 7        ; 21           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_exponentB[6] ; A15   ; 7        ; 21           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaA[0] ; A14   ; 7        ; 28           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaA[1] ; B14   ; 7        ; 28           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaA[2] ; M16   ; 5        ; 34           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaA[3] ; B11   ; 7        ; 25           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaA[4] ; E15   ; 6        ; 34           ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaA[5] ; J14   ; 5        ; 34           ; 10           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaA[6] ; J13   ; 5        ; 34           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaA[7] ; A12   ; 7        ; 25           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaB[0] ; F10   ; 7        ; 23           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaB[1] ; F15   ; 6        ; 34           ; 18           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaB[2] ; G15   ; 6        ; 34           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaB[3] ; M15   ; 5        ; 34           ; 12           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaB[4] ; E16   ; 6        ; 34           ; 12           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaB[5] ; J12   ; 5        ; 34           ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaB[6] ; A13   ; 7        ; 30           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_mantissaB[7] ; K10   ; 4        ; 25           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_signA        ; J11   ; 5        ; 34           ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_signB        ; K15   ; 5        ; 34           ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; op_select      ; B9    ; 7        ; 16           ; 24           ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; exponentOut[0] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; exponentOut[1] ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; exponentOut[2] ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; exponentOut[3] ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; exponentOut[4] ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; exponentOut[5] ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; exponentOut[6] ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mantissaOut[0] ; H15   ; 6        ; 34           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mantissaOut[1] ; K16   ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mantissaOut[2] ; J15   ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mantissaOut[3] ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mantissaOut[4] ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mantissaOut[5] ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mantissaOut[6] ; F9    ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mantissaOut[7] ; G16   ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; overflow       ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; signOut        ; H16   ; 6        ; 34           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; mantissaOut[2]          ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; mantissaOut[7]          ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; i_mantissaB[2]          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; i_mantissaB[1]          ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; i_exponentB[2]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; exponentOut[3]          ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 18 ( 33 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 3 / 27 ( 11 % )  ; 2.5V          ; --           ;
; 5        ; 9 / 25 ( 36 % )  ; 2.5V          ; --           ;
; 6        ; 11 / 16 ( 69 % ) ; 2.5V          ; --           ;
; 7        ; 21 / 26 ( 81 % ) ; 2.5V          ; --           ;
; 8        ; 7 / 26 ( 27 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; exponentOut[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; i_exponentB[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; i_exponentA[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; i_exponentB[5]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; exponentOut[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; i_mantissaA[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; i_mantissaB[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 155        ; 7        ; i_mantissaA[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; i_exponentB[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; i_exponentA[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; op_select                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; i_exponentA[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; i_mantissaA[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; i_exponentB[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; i_mantissaA[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; i_exponentA[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; exponentOut[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; mantissaOut[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; exponentOut[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; i_exponentA[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; i_exponentB[4]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GReset                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 23         ; 1        ; GClock                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; i_exponentB[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; i_exponentA[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; overflow                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 157        ; 7        ; exponentOut[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; i_mantissaA[4]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 127        ; 6        ; i_mantissaB[4]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; exponentOut[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; mantissaOut[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; i_mantissaB[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; mantissaOut[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; exponentOut[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; i_exponentA[5]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 140        ; 6        ; i_mantissaB[1]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; i_mantissaB[2]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; mantissaOut[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 135        ; 6        ; mantissaOut[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 134        ; 6        ; signOut                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; i_signA                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; i_mantissaB[5]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; i_mantissaA[6]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; i_mantissaA[5]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 121        ; 5        ; mantissaOut[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; i_mantissaB[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; i_signB                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; mantissaOut[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; i_exponentB[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; i_mantissaB[3]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 125        ; 5        ; i_mantissaA[2]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; mantissaOut[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                  ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------+--------------+
; |lab1                                     ; 341 (64)    ; 152 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 52   ; 0            ; 189 (60)     ; 23 (0)            ; 129 (23)         ; |lab1                                                ; work         ;
;    |add8:add_result_2s|                   ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:add_result_2s                             ; work         ;
;       |oneBitAdder:bit2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:add_result_2s|oneBitAdder:bit2            ; work         ;
;       |oneBitAdder:bit3|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:add_result_2s|oneBitAdder:bit3            ; work         ;
;       |oneBitAdder:bit5|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:add_result_2s|oneBitAdder:bit5            ; work         ;
;    |add8:diff_cmp2|                       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:diff_cmp2                                 ; work         ;
;       |oneBitAdder:bit3|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:diff_cmp2|oneBitAdder:bit3                ; work         ;
;    |add8:exp_diff2|                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 5 (0)            ; |lab1|add8:exp_diff2                                 ; work         ;
;       |oneBitAdder:bit1|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:exp_diff2|oneBitAdder:bit1                ; work         ;
;       |oneBitAdder:bit2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:exp_diff2|oneBitAdder:bit2                ; work         ;
;       |oneBitAdder:bit3|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:exp_diff2|oneBitAdder:bit3                ; work         ;
;       |oneBitAdder:bit4|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:exp_diff2|oneBitAdder:bit4                ; work         ;
;       |oneBitAdder:bit5|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lab1|add8:exp_diff2|oneBitAdder:bit5                ; work         ;
;       |oneBitAdder:bit6|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:exp_diff2|oneBitAdder:bit6                ; work         ;
;    |add8:ext_add|                         ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |lab1|add8:ext_add                                   ; work         ;
;       |oneBitAdder:bit0|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_add|oneBitAdder:bit0                  ; work         ;
;       |oneBitAdder:bit1|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_add|oneBitAdder:bit1                  ; work         ;
;       |oneBitAdder:bit2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_add|oneBitAdder:bit2                  ; work         ;
;       |oneBitAdder:bit3|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:ext_add|oneBitAdder:bit3                  ; work         ;
;       |oneBitAdder:bit4|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_add|oneBitAdder:bit4                  ; work         ;
;    |add8:ext_diff|                        ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_diff                                  ; work         ;
;       |oneBitAdder:bit1|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_diff|oneBitAdder:bit1                 ; work         ;
;       |oneBitAdder:bit2|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_diff|oneBitAdder:bit2                 ; work         ;
;       |oneBitAdder:bit3|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_diff|oneBitAdder:bit3                 ; work         ;
;       |oneBitAdder:bit4|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_diff|oneBitAdder:bit4                 ; work         ;
;       |oneBitAdder:bit5|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_diff|oneBitAdder:bit5                 ; work         ;
;       |oneBitAdder:bit6|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|add8:ext_diff|oneBitAdder:bit6                 ; work         ;
;    |add8:mant_sum|                        ; 23 (4)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (2)        ; 0 (0)             ; 15 (2)           ; |lab1|add8:mant_sum                                  ; work         ;
;       |oneBitAdder:bit0|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lab1|add8:mant_sum|oneBitAdder:bit0                 ; work         ;
;       |oneBitAdder:bit1|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lab1|add8:mant_sum|oneBitAdder:bit1                 ; work         ;
;       |oneBitAdder:bit2|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:mant_sum|oneBitAdder:bit2                 ; work         ;
;       |oneBitAdder:bit3|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:mant_sum|oneBitAdder:bit3                 ; work         ;
;       |oneBitAdder:bit4|                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |lab1|add8:mant_sum|oneBitAdder:bit4                 ; work         ;
;       |oneBitAdder:bit5|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:mant_sum|oneBitAdder:bit5                 ; work         ;
;       |oneBitAdder:bit6|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:mant_sum|oneBitAdder:bit6                 ; work         ;
;       |oneBitAdder:bit7|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lab1|add8:mant_sum|oneBitAdder:bit7                 ; work         ;
;    |dFF_2:s1_state|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dFF_2:s1_state                                 ; work         ;
;    |dFF_2:s2_state|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dFF_2:s2_state                                 ; work         ;
;    |dFF_2:s3_state|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dFF_2:s3_state                                 ; work         ;
;    |dFF_2:s5_state|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dFF_2:s5_state                                 ; work         ;
;    |dff_8b:dff_rrAtoSfht|                 ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 6 (0)            ; |lab1|dff_8b:dff_rrAtoSfht                           ; work         ;
;       |dFF_2:i1|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrAtoSfht|dFF_2:i1                  ; work         ;
;       |dFF_2:i2|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrAtoSfht|dFF_2:i2                  ; work         ;
;       |dFF_2:i3|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrAtoSfht|dFF_2:i3                  ; work         ;
;       |dFF_2:i4|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrAtoSfht|dFF_2:i4                  ; work         ;
;       |dFF_2:i5|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrAtoSfht|dFF_2:i5                  ; work         ;
;       |dFF_2:i6|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|dff_8b:dff_rrAtoSfht|dFF_2:i6                  ; work         ;
;       |dFF_2:i7|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrAtoSfht|dFF_2:i7                  ; work         ;
;    |dff_8b:dff_rrBtoSfht|                 ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 6 (0)            ; |lab1|dff_8b:dff_rrBtoSfht                           ; work         ;
;       |dFF_2:i1|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrBtoSfht|dFF_2:i1                  ; work         ;
;       |dFF_2:i2|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrBtoSfht|dFF_2:i2                  ; work         ;
;       |dFF_2:i3|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|dff_8b:dff_rrBtoSfht|dFF_2:i3                  ; work         ;
;       |dFF_2:i4|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrBtoSfht|dFF_2:i4                  ; work         ;
;       |dFF_2:i5|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrBtoSfht|dFF_2:i5                  ; work         ;
;       |dFF_2:i6|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrBtoSfht|dFF_2:i6                  ; work         ;
;       |dFF_2:i7|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:dff_rrBtoSfht|dFF_2:i7                  ; work         ;
;    |dff_8b:result_mux|                    ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |lab1|dff_8b:result_mux                              ; work         ;
;       |dFF_2:i0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:result_mux|dFF_2:i0                     ; work         ;
;       |dFF_2:i1|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:result_mux|dFF_2:i1                     ; work         ;
;       |dFF_2:i2|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:result_mux|dFF_2:i2                     ; work         ;
;       |dFF_2:i3|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:result_mux|dFF_2:i3                     ; work         ;
;       |dFF_2:i4|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:result_mux|dFF_2:i4                     ; work         ;
;       |dFF_2:i5|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:result_mux|dFF_2:i5                     ; work         ;
;       |dFF_2:i6|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:result_mux|dFF_2:i6                     ; work         ;
;       |dFF_2:i7|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|dff_8b:result_mux|dFF_2:i7                     ; work         ;
;    |ext_6to8:extA|                        ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |lab1|ext_6to8:extA                                  ; work         ;
;       |dFF_2:i0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extA|dFF_2:i0                         ; work         ;
;       |dFF_2:i1|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extA|dFF_2:i1                         ; work         ;
;       |dFF_2:i2|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extA|dFF_2:i2                         ; work         ;
;       |dFF_2:i3|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extA|dFF_2:i3                         ; work         ;
;       |dFF_2:i4|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extA|dFF_2:i4                         ; work         ;
;       |dFF_2:i5|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extA|dFF_2:i5                         ; work         ;
;       |dFF_2:i6|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extA|dFF_2:i6                         ; work         ;
;    |ext_6to8:extB|                        ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |lab1|ext_6to8:extB                                  ; work         ;
;       |dFF_2:i0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extB|dFF_2:i0                         ; work         ;
;       |dFF_2:i1|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extB|dFF_2:i1                         ; work         ;
;       |dFF_2:i2|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extB|dFF_2:i2                         ; work         ;
;       |dFF_2:i3|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extB|dFF_2:i3                         ; work         ;
;       |dFF_2:i4|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extB|dFF_2:i4                         ; work         ;
;       |dFF_2:i5|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extB|dFF_2:i5                         ; work         ;
;       |dFF_2:i6|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|ext_6to8:extB|dFF_2:i6                         ; work         ;
;    |multi4:man_mul|                       ; 124 (21)    ; 82 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (6)       ; 21 (1)            ; 64 (14)          ; |lab1|multi4:man_mul                                 ; work         ;
;       |cla_16b:adder|                     ; 31 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (15)      ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder                   ; work         ;
;          |oneBitAdder:add10|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add10 ; work         ;
;          |oneBitAdder:add11|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add11 ; work         ;
;          |oneBitAdder:add12|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add12 ; work         ;
;          |oneBitAdder:add13|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add13 ; work         ;
;          |oneBitAdder:add14|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add14 ; work         ;
;          |oneBitAdder:add15|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add15 ; work         ;
;          |oneBitAdder:add16|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add16 ; work         ;
;          |oneBitAdder:add1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add1  ; work         ;
;          |oneBitAdder:add2|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add2  ; work         ;
;          |oneBitAdder:add3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add3  ; work         ;
;          |oneBitAdder:add4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add4  ; work         ;
;          |oneBitAdder:add5|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add5  ; work         ;
;          |oneBitAdder:add6|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add6  ; work         ;
;          |oneBitAdder:add7|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add7  ; work         ;
;          |oneBitAdder:add8|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add8  ; work         ;
;          |oneBitAdder:add9|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab1|multi4:man_mul|cla_16b:adder|oneBitAdder:add9  ; work         ;
;       |dff_16b:a2_ff|                     ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |lab1|multi4:man_mul|dff_16b:a2_ff                   ; work         ;
;          |dFF_2:i10|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i10         ; work         ;
;          |dFF_2:i11|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i11         ; work         ;
;          |dFF_2:i12|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i12         ; work         ;
;          |dFF_2:i13|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i13         ; work         ;
;          |dFF_2:i14|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i14         ; work         ;
;          |dFF_2:i15|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i15         ; work         ;
;          |dFF_2:i1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i1          ; work         ;
;          |dFF_2:i2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i2          ; work         ;
;          |dFF_2:i3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i3          ; work         ;
;          |dFF_2:i4|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i4          ; work         ;
;          |dFF_2:i5|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i5          ; work         ;
;          |dFF_2:i6|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i6          ; work         ;
;          |dFF_2:i7|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i7          ; work         ;
;          |dFF_2:i8|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i8          ; work         ;
;          |dFF_2:i9|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:a2_ff|dFF_2:i9          ; work         ;
;       |dff_16b:dffPlane_2|                ; 23 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 16 (0)           ; |lab1|multi4:man_mul|dff_16b:dffPlane_2              ; work         ;
;          |dFF_2:i0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i0     ; work         ;
;          |dFF_2:i10|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i10    ; work         ;
;          |dFF_2:i11|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i11    ; work         ;
;          |dFF_2:i12|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i12    ; work         ;
;          |dFF_2:i13|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i13    ; work         ;
;          |dFF_2:i14|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i14    ; work         ;
;          |dFF_2:i15|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i15    ; work         ;
;          |dFF_2:i1|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i1     ; work         ;
;          |dFF_2:i2|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i2     ; work         ;
;          |dFF_2:i3|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i3     ; work         ;
;          |dFF_2:i4|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i4     ; work         ;
;          |dFF_2:i5|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i5     ; work         ;
;          |dFF_2:i6|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i6     ; work         ;
;          |dFF_2:i7|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i7     ; work         ;
;          |dFF_2:i8|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i8     ; work         ;
;          |dFF_2:i9|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i9     ; work         ;
;       |dff_16b:dffPlane_o|                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |lab1|multi4:man_mul|dff_16b:dffPlane_o              ; work         ;
;          |dFF_2:i0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i0     ; work         ;
;          |dFF_2:i10|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i10    ; work         ;
;          |dFF_2:i11|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i11    ; work         ;
;          |dFF_2:i12|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i12    ; work         ;
;          |dFF_2:i13|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i13    ; work         ;
;          |dFF_2:i14|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i14    ; work         ;
;          |dFF_2:i15|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i15    ; work         ;
;          |dFF_2:i1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i1     ; work         ;
;          |dFF_2:i2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i2     ; work         ;
;          |dFF_2:i3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i3     ; work         ;
;          |dFF_2:i4|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i4     ; work         ;
;          |dFF_2:i5|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i5     ; work         ;
;          |dFF_2:i6|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i6     ; work         ;
;          |dFF_2:i7|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i7     ; work         ;
;          |dFF_2:i8|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i8     ; work         ;
;          |dFF_2:i9|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i9     ; work         ;
;       |left8:left_shift|                  ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 2 (0)            ; |lab1|multi4:man_mul|left8:left_shift                ; work         ;
;          |dFF_2:o0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o0       ; work         ;
;          |dFF_2:o10|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o10      ; work         ;
;          |dFF_2:o11|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o11      ; work         ;
;          |dFF_2:o12|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o12      ; work         ;
;          |dFF_2:o13|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o13      ; work         ;
;          |dFF_2:o14|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o14      ; work         ;
;          |dFF_2:o1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o1       ; work         ;
;          |dFF_2:o2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o2       ; work         ;
;          |dFF_2:o3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o3       ; work         ;
;          |dFF_2:o4|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o4       ; work         ;
;          |dFF_2:o5|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o5       ; work         ;
;          |dFF_2:o6|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o6       ; work         ;
;          |dFF_2:o7|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o7       ; work         ;
;          |dFF_2:o8|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o8       ; work         ;
;          |dFF_2:o9|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lab1|multi4:man_mul|left8:left_shift|dFF_2:o9       ; work         ;
;       |mux2_1_16b:a1_mux|                 ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |lab1|multi4:man_mul|mux2_1_16b:a1_mux               ; work         ;
;       |mux2_1_16b:a2_mux|                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lab1|multi4:man_mul|mux2_1_16b:a2_mux               ; work         ;
;       |mux2_1_16b:adder_mux|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lab1|multi4:man_mul|mux2_1_16b:adder_mux            ; work         ;
;       |mux2_1_16b:o1_mux|                 ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |lab1|multi4:man_mul|mux2_1_16b:o1_mux               ; work         ;
;       |reset_mul8:reseting|               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |lab1|multi4:man_mul|reset_mul8:reseting             ; work         ;
;          |dFF_2:i0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|reset_mul8:reseting|dFF_2:i0    ; work         ;
;          |dFF_2:i1|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|reset_mul8:reseting|dFF_2:i1    ; work         ;
;          |dFF_2:i2|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|reset_mul8:reseting|dFF_2:i2    ; work         ;
;          |dFF_2:i3|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|reset_mul8:reseting|dFF_2:i3    ; work         ;
;          |dFF_2:i4|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|reset_mul8:reseting|dFF_2:i4    ; work         ;
;          |dFF_2:i5|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|reset_mul8:reseting|dFF_2:i5    ; work         ;
;          |dFF_2:i6|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|reset_mul8:reseting|dFF_2:i6    ; work         ;
;          |dFF_2:i7|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|multi4:man_mul|reset_mul8:reseting|dFF_2:i7    ; work         ;
;    |mux2_1_8b:counter_mux|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab1|mux2_1_8b:counter_mux                          ; work         ;
;    |mux2_1_8b:rrA_muxB|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |lab1|mux2_1_8b:rrA_muxB                             ; work         ;
;    |mux2_1_8b:rrB_muxB|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |lab1|mux2_1_8b:rrB_muxB                             ; work         ;
;    |normalization16to8:man_normalization| ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |lab1|normalization16to8:man_normalization           ; work         ;
;    |right8:rrA_shiftR|                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |lab1|right8:rrA_shiftR                              ; work         ;
;       |dFF_2:o10|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrA_shiftR|dFF_2:o10                    ; work         ;
;       |dFF_2:o11|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrA_shiftR|dFF_2:o11                    ; work         ;
;       |dFF_2:o12|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrA_shiftR|dFF_2:o12                    ; work         ;
;       |dFF_2:o13|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrA_shiftR|dFF_2:o13                    ; work         ;
;       |dFF_2:o14|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrA_shiftR|dFF_2:o14                    ; work         ;
;       |dFF_2:o15|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrA_shiftR|dFF_2:o15                    ; work         ;
;       |dFF_2:o9|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrA_shiftR|dFF_2:o9                     ; work         ;
;    |right8:rrB_shiftR|                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |lab1|right8:rrB_shiftR                              ; work         ;
;       |dFF_2:o10|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrB_shiftR|dFF_2:o10                    ; work         ;
;       |dFF_2:o11|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrB_shiftR|dFF_2:o11                    ; work         ;
;       |dFF_2:o12|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrB_shiftR|dFF_2:o12                    ; work         ;
;       |dFF_2:o13|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrB_shiftR|dFF_2:o13                    ; work         ;
;       |dFF_2:o14|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrB_shiftR|dFF_2:o14                    ; work         ;
;       |dFF_2:o15|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrB_shiftR|dFF_2:o15                    ; work         ;
;       |dFF_2:o9|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab1|right8:rrB_shiftR|dFF_2:o9                     ; work         ;
;    |upcounter_8b:counter|                 ; 24 (24)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |lab1|upcounter_8b:counter                           ; work         ;
;    |upcounter_8b:init_counter|            ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |lab1|upcounter_8b:init_counter                      ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; signOut        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; overflow       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mantissaOut[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mantissaOut[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mantissaOut[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mantissaOut[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mantissaOut[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mantissaOut[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mantissaOut[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mantissaOut[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; exponentOut[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; exponentOut[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; exponentOut[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; exponentOut[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; exponentOut[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; exponentOut[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; exponentOut[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GReset         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_signA        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_signB        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; op_select      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentA[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentB[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentA[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentB[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_exponentA[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_exponentB[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentA[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentB[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentA[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentB[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_exponentA[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentB[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentA[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_exponentB[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GClock         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_mantissaA[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaB[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaB[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaA[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaB[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaA[2] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_mantissaB[3] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_mantissaA[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaB[4] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_mantissaA[4] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_mantissaB[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaA[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaB[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_mantissaA[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_mantissaB[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_mantissaA[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; GReset                                             ;                   ;         ;
; i_signA                                            ;                   ;         ;
;      - add8:mant_sum|oprB[6]~0                     ; 0                 ; 6       ;
;      - add8:mant_sum|oneBitAdder:bit0|o_CarryOut~0 ; 0                 ; 6       ;
; i_signB                                            ;                   ;         ;
;      - add8:mant_sum|oprB[6]~0                     ; 0                 ; 6       ;
;      - add8:mant_sum|oneBitAdder:bit0|o_CarryOut~0 ; 0                 ; 6       ;
; op_select                                          ;                   ;         ;
;      - mantissaOut~5                               ; 0                 ; 6       ;
;      - mantissaOut~7                               ; 0                 ; 6       ;
;      - mantissaOut~8                               ; 0                 ; 6       ;
;      - mantissaOut~11                              ; 0                 ; 6       ;
;      - mantissaOut~31                              ; 0                 ; 6       ;
;      - exponentOut~1                               ; 0                 ; 6       ;
;      - exponentOut~3                               ; 0                 ; 6       ;
;      - exponentOut~5                               ; 0                 ; 6       ;
;      - exponentOut~7                               ; 0                 ; 6       ;
;      - exponentOut~9                               ; 0                 ; 6       ;
;      - exponentOut~11                              ; 0                 ; 6       ;
;      - exponentOut~13                              ; 0                 ; 6       ;
;      - mantissaOut~33                              ; 0                 ; 6       ;
;      - mantissaOut~35                              ; 0                 ; 6       ;
; i_exponentA[0]                                     ;                   ;         ;
;      - exponentOut~0                               ; 0                 ; 6       ;
;      - exponentA[0]~6                              ; 0                 ; 6       ;
; i_exponentB[0]                                     ;                   ;         ;
;      - exponentOut~0                               ; 0                 ; 6       ;
;      - exponentB[0]~2                              ; 0                 ; 6       ;
; i_exponentA[1]                                     ;                   ;         ;
;      - exponentOut~2                               ; 0                 ; 6       ;
;      - exponentA[1]~5                              ; 0                 ; 6       ;
; i_exponentB[1]                                     ;                   ;         ;
;      - exponentOut~2                               ; 1                 ; 6       ;
;      - exponentB[1]~3                              ; 1                 ; 6       ;
; i_exponentA[2]                                     ;                   ;         ;
;      - exponentOut~4                               ; 1                 ; 6       ;
;      - exponentA[2]~4                              ; 1                 ; 6       ;
; i_exponentB[2]                                     ;                   ;         ;
;      - exponentOut~4                               ; 0                 ; 6       ;
;      - exponentB[2]~4                              ; 0                 ; 6       ;
; i_exponentA[3]                                     ;                   ;         ;
;      - exponentOut~6                               ; 0                 ; 6       ;
;      - exponentA[3]~3                              ; 0                 ; 6       ;
; i_exponentB[3]                                     ;                   ;         ;
;      - exponentOut~6                               ; 0                 ; 6       ;
;      - exponentB[3]~5                              ; 0                 ; 6       ;
; i_exponentA[4]                                     ;                   ;         ;
;      - exponentOut~8                               ; 0                 ; 6       ;
;      - exponentA[4]~2                              ; 0                 ; 6       ;
; i_exponentB[4]                                     ;                   ;         ;
;      - exponentOut~8                               ; 1                 ; 6       ;
;      - exponentB[4]~1                              ; 1                 ; 6       ;
; i_exponentA[5]                                     ;                   ;         ;
;      - exponentOut~10                              ; 0                 ; 6       ;
;      - exponentA[5]~1                              ; 0                 ; 6       ;
; i_exponentB[5]                                     ;                   ;         ;
;      - exponentOut~10                              ; 0                 ; 6       ;
;      - exponentB[5]~0                              ; 0                 ; 6       ;
; i_exponentA[6]                                     ;                   ;         ;
;      - exponentOut~12                              ; 0                 ; 6       ;
;      - exponentA[6]~0                              ; 0                 ; 6       ;
; i_exponentB[6]                                     ;                   ;         ;
;      - exponentOut~12                              ; 1                 ; 6       ;
;      - exponentB[6]~6                              ; 1                 ; 6       ;
; GClock                                             ;                   ;         ;
; i_mantissaA[0]                                     ;                   ;         ;
;      - mux2_1_8b:rrA_muxB|o[0]~0                   ; 0                 ; 6       ;
;      - mantissaA[0]~5                              ; 0                 ; 6       ;
; i_mantissaB[0]                                     ;                   ;         ;
;      - mux2_1_8b:rrB_muxB|o[0]~0                   ; 0                 ; 6       ;
;      - multi4:man_mul|Mux0~4                       ; 0                 ; 6       ;
; i_mantissaB[1]                                     ;                   ;         ;
;      - mux2_1_8b:rrB_muxB|o[1]~1                   ; 0                 ; 6       ;
;      - multi4:man_mul|Mux0~6                       ; 0                 ; 6       ;
; i_mantissaA[1]                                     ;                   ;         ;
;      - mux2_1_8b:rrA_muxB|o[1]~1                   ; 0                 ; 6       ;
;      - mantissaA[1]~6                              ; 0                 ; 6       ;
; i_mantissaB[2]                                     ;                   ;         ;
;      - mux2_1_8b:rrB_muxB|o[2]~2                   ; 0                 ; 6       ;
;      - multi4:man_mul|Mux0~4                       ; 0                 ; 6       ;
; i_mantissaA[2]                                     ;                   ;         ;
; i_mantissaB[3]                                     ;                   ;         ;
; i_mantissaA[3]                                     ;                   ;         ;
;      - mux2_1_8b:rrA_muxB|o[3]~3                   ; 0                 ; 6       ;
;      - mantissaA[3]~3                              ; 0                 ; 6       ;
; i_mantissaB[4]                                     ;                   ;         ;
; i_mantissaA[4]                                     ;                   ;         ;
; i_mantissaB[5]                                     ;                   ;         ;
;      - mantissaB[5]~1                              ; 0                 ; 6       ;
;      - mux2_1_8b:rrB_muxB|o[5]~6                   ; 0                 ; 6       ;
; i_mantissaA[5]                                     ;                   ;         ;
;      - mux2_1_8b:rrA_muxB|o[5]~5                   ; 0                 ; 6       ;
;      - mantissaA[5]~1                              ; 0                 ; 6       ;
; i_mantissaB[6]                                     ;                   ;         ;
;      - mantissaB[6]~2                              ; 0                 ; 6       ;
;      - mux2_1_8b:rrB_muxB|o[6]~7                   ; 0                 ; 6       ;
; i_mantissaA[6]                                     ;                   ;         ;
;      - mux2_1_8b:rrA_muxB|o[6]~6                   ; 1                 ; 6       ;
;      - mantissaA[6]~0                              ; 1                 ; 6       ;
; i_mantissaB[7]                                     ;                   ;         ;
;      - mux2_1_8b:rrB_muxB|o[7]~4                   ; 1                 ; 6       ;
;      - mux2_1_8b:rrB_muxB|o[7]~8                   ; 1                 ; 6       ;
; i_mantissaA[7]                                     ;                   ;         ;
;      - mux2_1_8b:rrA_muxB|o[7]~7                   ; 0                 ; 6       ;
;      - mux2_1_8b:rrA_muxB|o[7]~8                   ; 0                 ; 6       ;
+----------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; GClock                             ; PIN_E2             ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; GClock                             ; PIN_E2             ; 142     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; GReset                             ; PIN_E1             ; 5       ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; multi4:man_mul|I~0                 ; LCCOMB_X25_Y15_N8  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; multi4:man_mul|seting              ; FF_X25_Y15_N25     ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; storeM                             ; LCCOMB_X22_Y15_N24 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; upcounter_8b:counter|Equal1~10     ; LCCOMB_X18_Y19_N10 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; upcounter_8b:init_counter|Equal1~3 ; LCCOMB_X21_Y15_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name   ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; GClock ; PIN_E2             ; 142     ; 10                                   ; Global Clock         ; GCLK4            ; --                        ;
; GReset ; PIN_E1             ; 5       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; storeM ; LCCOMB_X22_Y15_N24 ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                  ;
+--------------------------------------------------------+---------+
; Name                                                   ; Fan-Out ;
+--------------------------------------------------------+---------+
; GReset~input                                           ; 54      ;
; multi4:man_mul|sel                                     ; 34      ;
; multi4:man_mul|seting                                  ; 32      ;
; multi4:man_mul|loadShift                               ; 23      ;
; normalization16to8:man_normalization|n[2]~14           ; 20      ;
; op_select~input                                        ; 14      ;
; add8:exp_diff2|oneBitAdder:bit6|o_CarryOut             ; 14      ;
; normalization16to8:man_normalization|n[1]~8            ; 14      ;
; dFF_2:s1_state|int_q                                   ; 13      ;
; add8:mant_sum|oprB[6]~0                                ; 13      ;
; upcounter_8b:counter|Equal1~10                         ; 10      ;
; dFF_2:s3_state|int_q                                   ; 9       ;
; mantissaOut~8                                          ; 9       ;
; mantissaOut~7                                          ; 9       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add9|o_Sum~0  ; 9       ;
; upcounter_8b:init_counter|Equal1~3                     ; 8       ;
; multi4:man_mul|I[1]                                    ; 8       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add12|o_Sum~0 ; 8       ;
; multi4:man_mul|I[0]                                    ; 7       ;
; ext_6to8:extB|dFF_2:i6|int_q                           ; 7       ;
; ext_6to8:extB|dFF_2:i0|int_q                           ; 7       ;
; ext_6to8:extA|dFF_2:i0|int_q                           ; 7       ;
; ext_6to8:extA|dFF_2:i4|int_q                           ; 7       ;
; ext_6to8:extB|dFF_2:i4|int_q                           ; 7       ;
; ext_6to8:extA|dFF_2:i6|int_q                           ; 7       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add11|o_Sum~0 ; 7       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add10|o_Sum~0 ; 7       ;
; mantissaOut~11                                         ; 6       ;
; add8:exp_diff2|oneBitAdder:bit5|o_CarryOut             ; 6       ;
; ext_6to8:extB|dFF_2:i3|int_q                           ; 6       ;
; ext_6to8:extB|dFF_2:i2|int_q                           ; 6       ;
; ext_6to8:extB|dFF_2:i1|int_q                           ; 6       ;
; ext_6to8:extA|dFF_2:i1|int_q                           ; 6       ;
; ext_6to8:extA|dFF_2:i2|int_q                           ; 6       ;
; ext_6to8:extA|dFF_2:i3|int_q                           ; 6       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add14|o_Sum~0 ; 6       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add13|o_Sum~0 ; 6       ;
; upcounter_8b:init_counter|o                            ; 5       ;
; upcounter_8b:counter|Count[0]                          ; 5       ;
; multi4:man_mul|I[2]                                    ; 5       ;
; multi4:man_mul|y.S1                                    ; 5       ;
; multi4:man_mul|y.S2                                    ; 5       ;
; ext_6to8:extB|dFF_2:i5|int_q                           ; 5       ;
; dff_8b:result_mux|dFF_2:i1|int_q                       ; 5       ;
; normalization16to8:man_normalization|n[0]~12           ; 5       ;
; dff_8b:result_mux|dFF_2:i0|int_q                       ; 5       ;
; multi4:man_mul|I~0                                     ; 4       ;
; multi4:man_mul|y.S3                                    ; 4       ;
; mux2_1_8b:rrA_muxB|o[4]~4                              ; 4       ;
; mux2_1_8b:rrB_muxB|o[4]~3                              ; 4       ;
; mux2_1_8b:rrA_muxB|o[3]~3                              ; 4       ;
; mux2_1_8b:rrA_muxB|o[2]~2                              ; 4       ;
; mux2_1_8b:rrB_muxB|o[2]~2                              ; 4       ;
; dff_8b:result_mux|dFF_2:i4|int_q                       ; 4       ;
; dff_8b:result_mux|dFF_2:i2|int_q                       ; 4       ;
; add8:exp_diff2|oneBitAdder:bit3|o_CarryOut             ; 4       ;
; ext_6to8:extA|dFF_2:i5|int_q                           ; 4       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add7|o_Sum~0  ; 4       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add5|o_Sum~0  ; 4       ;
; normalization16to8:man_normalization|n[3]~9            ; 4       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add6|o_Sum~0  ; 4       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add8|o_Sum~0  ; 4       ;
; normalization16to8:man_normalization|n[3]~6            ; 4       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add16|o_Sum~0 ; 4       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add15|o_Sum~0 ; 4       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add4|o_Sum~0  ; 4       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i0|int_q       ; 4       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i0|int_q       ; 4       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i14|int_q      ; 4       ;
; upcounter_8b:init_counter|Count[3]                     ; 4       ;
; i_mantissaB[3]~input                                   ; 3       ;
; upcounter_8b:counter|o                                 ; 3       ;
; upcounter_8b:init_counter|Count[0]                     ; 3       ;
; zero~2                                                 ; 3       ;
; add8:diff_cmp2|oneBitAdder:bit3|int_CarryOut2~0        ; 3       ;
; multi4:man_mul|y.S5                                    ; 3       ;
; mux2_1_8b:rrA_muxB|o[6]~6                              ; 3       ;
; mux2_1_8b:rrA_muxB|o[5]~5                              ; 3       ;
; add8:mant_sum|oprB[3]~1                                ; 3       ;
; add8:mant_sum|oneBitAdder:bit1|o_CarryOut~0            ; 3       ;
; mux2_1_8b:rrA_muxB|o[1]~1                              ; 3       ;
; mux2_1_8b:rrB_muxB|o[1]~1                              ; 3       ;
; add8:ext_add|oneBitAdder:bit3|o_CarryOut~0             ; 3       ;
; add8:ext_add|oneBitAdder:bit2|o_CarryOut~0             ; 3       ;
; add8:ext_add|oneBitAdder:bit1|o_CarryOut~0             ; 3       ;
; add8:ext_add|oneBitAdder:bit0|o_Sum                    ; 3       ;
; dff_8b:result_mux|dFF_2:i6|int_q                       ; 3       ;
; dff_8b:result_mux|dFF_2:i5|int_q                       ; 3       ;
; add8:add_result_2s|oneBitAdder:bit3|int_CarryOut2      ; 3       ;
; dff_8b:result_mux|dFF_2:i3|int_q                       ; 3       ;
; add8:exp_diff2|oneBitAdder:bit2|o_CarryOut             ; 3       ;
; add8:exp_diff2|oneBitAdder:bit1|o_CarryOut             ; 3       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add3|o_Sum~0  ; 3       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add2|o_Sum    ; 3       ;
; multi4:man_mul|cla_16b:adder|c15~0                     ; 3       ;
; multi4:man_mul|cla_16b:adder|c14~0                     ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i8|int_q       ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i9|int_q       ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i10|int_q      ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i11|int_q      ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i12|int_q      ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i13|int_q      ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i14|int_q      ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i15|int_q      ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i15|int_q      ; 3       ;
; upcounter_8b:counter|Count[6]                          ; 3       ;
; upcounter_8b:counter|Count[5]                          ; 3       ;
; upcounter_8b:counter|Count[4]                          ; 3       ;
; upcounter_8b:counter|Count[7]                          ; 3       ;
; upcounter_8b:counter|Count[3]                          ; 3       ;
; upcounter_8b:counter|Count[1]                          ; 3       ;
; upcounter_8b:counter|Count[2]                          ; 3       ;
; upcounter_8b:init_counter|Count[7]                     ; 3       ;
; upcounter_8b:init_counter|Count[6]                     ; 3       ;
; upcounter_8b:init_counter|Count[5]                     ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i2|int_q       ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i3|int_q       ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i4|int_q       ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i5|int_q       ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i6|int_q       ; 3       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i7|int_q       ; 3       ;
; i_mantissaA[7]~input                                   ; 2       ;
; i_mantissaB[7]~input                                   ; 2       ;
; i_mantissaA[6]~input                                   ; 2       ;
; i_mantissaB[6]~input                                   ; 2       ;
; i_mantissaA[5]~input                                   ; 2       ;
; i_mantissaB[5]~input                                   ; 2       ;
; i_mantissaA[4]~input                                   ; 2       ;
; i_mantissaB[4]~input                                   ; 2       ;
; i_mantissaA[3]~input                                   ; 2       ;
; i_mantissaA[2]~input                                   ; 2       ;
; i_mantissaB[2]~input                                   ; 2       ;
; i_mantissaA[1]~input                                   ; 2       ;
; i_mantissaB[1]~input                                   ; 2       ;
; i_mantissaB[0]~input                                   ; 2       ;
; i_mantissaA[0]~input                                   ; 2       ;
; GClock~input                                           ; 2       ;
; i_exponentB[6]~input                                   ; 2       ;
; i_exponentA[6]~input                                   ; 2       ;
; i_exponentB[5]~input                                   ; 2       ;
; i_exponentA[5]~input                                   ; 2       ;
; i_exponentB[4]~input                                   ; 2       ;
; i_exponentA[4]~input                                   ; 2       ;
; i_exponentB[3]~input                                   ; 2       ;
; i_exponentA[3]~input                                   ; 2       ;
; i_exponentB[2]~input                                   ; 2       ;
; i_exponentA[2]~input                                   ; 2       ;
; i_exponentB[1]~input                                   ; 2       ;
; i_exponentA[1]~input                                   ; 2       ;
; i_exponentB[0]~input                                   ; 2       ;
; i_exponentA[0]~input                                   ; 2       ;
; i_signB~input                                          ; 2       ;
; i_signA~input                                          ; 2       ;
; upcounter_8b:counter|Equal1~3                          ; 2       ;
; upcounter_8b:counter|Equal1~2                          ; 2       ;
; upcounter_8b:init_counter|Equal1~1                     ; 2       ;
; upcounter_8b:init_counter|Equal1~0                     ; 2       ;
; multi4:man_mul|Equal0~0                                ; 2       ;
; multi4:man_mul|I[3]                                    ; 2       ;
; zero~3                                                 ; 2       ;
; add8:exp_diff2|oneBitAdder:bit5|int_CarryOut1          ; 2       ;
; zero~1                                                 ; 2       ;
; zero~0                                                 ; 2       ;
; add8:exp_diff2|oneBitAdder:bit4|o_Sum                  ; 2       ;
; multi4:man_mul|Selector1~0                             ; 2       ;
; multi4:man_mul|Mux0~5                                  ; 2       ;
; multi4:man_mul|Mux0~3                                  ; 2       ;
; multi4:man_mul|y.S4                                    ; 2       ;
; mux2_1_8b:rrA_muxB|o[7]~7                              ; 2       ;
; mux2_1_8b:rrB_muxB|o[7]~4                              ; 2       ;
; add8:mant_sum|oprB[6]~3                                ; 2       ;
; right8:rrB_shiftR|dFF_2:o9|int_q                       ; 2       ;
; mantissaB[6]~2                                         ; 2       ;
; add8:mant_sum|oneBitAdder:bit5|o_CarryOut~0            ; 2       ;
; add8:mant_sum|oneBitAdder:bit4|o_CarryOut~3            ; 2       ;
; add8:mant_sum|oneBitAdder:bit4|o_CarryOut~0            ; 2       ;
; add8:mant_sum|oprB[5]~2                                ; 2       ;
; right8:rrB_shiftR|dFF_2:o10|int_q                      ; 2       ;
; mantissaB[5]~1                                         ; 2       ;
; right8:rrB_shiftR|dFF_2:o12|int_q                      ; 2       ;
; add8:mant_sum|oneBitAdder:bit2|o_CarryOut~0            ; 2       ;
; add8:mant_sum|oneBitAdder:bit0|o_CarryOut~1            ; 2       ;
; mux2_1_8b:rrB_muxB|o[0]~0                              ; 2       ;
; mux2_1_8b:rrA_muxB|o[0]~0                              ; 2       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i8|int_q            ; 2       ;
; multi4:man_mul|left8:left_shift|dFF_2:o7|int_q         ; 2       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i9|int_q            ; 2       ;
; multi4:man_mul|left8:left_shift|dFF_2:o6|int_q         ; 2       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i10|int_q           ; 2       ;
; multi4:man_mul|left8:left_shift|dFF_2:o5|int_q         ; 2       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i11|int_q           ; 2       ;
; multi4:man_mul|left8:left_shift|dFF_2:o4|int_q         ; 2       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i12|int_q           ; 2       ;
; multi4:man_mul|left8:left_shift|dFF_2:o3|int_q         ; 2       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i13|int_q           ; 2       ;
; multi4:man_mul|left8:left_shift|dFF_2:o2|int_q         ; 2       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i14|int_q           ; 2       ;
; multi4:man_mul|left8:left_shift|dFF_2:o1|int_q         ; 2       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i15|int_q           ; 2       ;
; multi4:man_mul|left8:left_shift|dFF_2:o0|int_q         ; 2       ;
; add8:ext_add|oneBitAdder:bit4|o_CarryOut~0             ; 2       ;
; add8:ext_diff|oneBitAdder:bit4|int_CarryOut3           ; 2       ;
; add8:ext_diff|oneBitAdder:bit3|int_CarryOut3           ; 2       ;
; add8:ext_diff|oneBitAdder:bit2|int_CarryOut3           ; 2       ;
; add8:ext_diff|oneBitAdder:bit1|int_CarryOut3           ; 2       ;
; add8:add_result_2s|oneBitAdder:bit5|int_CarryOut2      ; 2       ;
; normalization16to8:man_normalization|Mux0~16           ; 2       ;
; normalization16to8:man_normalization|Mux0~14           ; 2       ;
; normalization16to8:man_normalization|Mux0~12           ; 2       ;
; normalization16to8:man_normalization|Mux0~10           ; 2       ;
; normalization16to8:man_normalization|Mux0~8            ; 2       ;
; normalization16to8:man_normalization|Mux0~7            ; 2       ;
; normalization16to8:man_normalization|Mux0~5            ; 2       ;
; normalization16to8:man_normalization|Mux0~4            ; 2       ;
; normalization16to8:man_normalization|n[3]~13           ; 2       ;
; normalization16to8:man_normalization|Mux0~2            ; 2       ;
; normalization16to8:man_normalization|Mux0~1            ; 2       ;
; mantissaOut~3                                          ; 2       ;
; normalization16to8:man_normalization|n[2]~7            ; 2       ;
; normalization16to8:man_normalization|n~5               ; 2       ;
; multi4:man_mul|cla_16b:adder|c13~0                     ; 2       ;
; multi4:man_mul|cla_16b:adder|c12~0                     ; 2       ;
; multi4:man_mul|cla_16b:adder|c11~0                     ; 2       ;
; multi4:man_mul|cla_16b:adder|c10~0                     ; 2       ;
; multi4:man_mul|cla_16b:adder|c9~0                      ; 2       ;
; multi4:man_mul|cla_16b:adder|c8~0                      ; 2       ;
; multi4:man_mul|cla_16b:adder|c7~0                      ; 2       ;
; multi4:man_mul|cla_16b:adder|c6~0                      ; 2       ;
; multi4:man_mul|cla_16b:adder|c5~0                      ; 2       ;
; multi4:man_mul|cla_16b:adder|c4~0                      ; 2       ;
; multi4:man_mul|cla_16b:adder|c3~0                      ; 2       ;
; multi4:man_mul|cla_16b:adder|c2~0                      ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i1|int_q       ; 2       ;
; multi4:man_mul|mux2_1_16b:adder_mux|o[1]~1             ; 2       ;
; multi4:man_mul|mux2_1_16b:adder_mux|o[0]~0             ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i2|int_q       ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i3|int_q       ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i4|int_q       ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i5|int_q       ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i6|int_q       ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i7|int_q       ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i8|int_q       ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i9|int_q       ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i10|int_q      ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i11|int_q      ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i12|int_q      ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_o|dFF_2:i13|int_q      ; 2       ;
; upcounter_8b:init_counter|Count[4]                     ; 2       ;
; upcounter_8b:init_counter|Count[2]                     ; 2       ;
; upcounter_8b:init_counter|Count[1]                     ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i1|int_q~0     ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i2|int_q~0     ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i3|int_q~0     ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i4|int_q~0     ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i5|int_q~0     ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i6|int_q~0     ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i7|int_q~0     ; 2       ;
; multi4:man_mul|dff_16b:dffPlane_2|dFF_2:i1|int_q       ; 2       ;
; multi4:man_mul|y.S1~feeder                             ; 1       ;
; multi4:man_mul|seting~0                                ; 1       ;
; mantissaOut~35                                         ; 1       ;
; mantissaOut~34                                         ; 1       ;
; multi4:man_mul|Mux0~6                                  ; 1       ;
; mantissaOut~33                                         ; 1       ;
; upcounter_8b:counter|Count[0]~11                       ; 1       ;
; upcounter_8b:init_counter|Count[0]~7                   ; 1       ;
; multi4:man_mul|Selector4~0                             ; 1       ;
; multi4:man_mul|Add0~0                                  ; 1       ;
; mux2_1_8b:rrB_muxB|o[7]~8                              ; 1       ;
; mux2_1_8b:rrB_muxB|o[6]~7                              ; 1       ;
; mux2_1_8b:rrB_muxB|o[5]~6                              ; 1       ;
; mux2_1_8b:rrB_muxB|o[3]~5                              ; 1       ;
; comb~3                                                 ; 1       ;
; upcounter_8b:counter|comb~2                            ; 1       ;
; upcounter_8b:counter|Equal1~9                          ; 1       ;
; mux2_1_8b:counter_mux|o[6]~1                           ; 1       ;
; mux2_1_8b:counter_mux|o[5]~0                           ; 1       ;
; zero~4                                                 ; 1       ;
; upcounter_8b:counter|Equal1~8                          ; 1       ;
; upcounter_8b:counter|Equal1~7                          ; 1       ;
; add8:exp_diff2|oneBitAdder:bit3|o_Sum                  ; 1       ;
; upcounter_8b:counter|Equal1~6                          ; 1       ;
; upcounter_8b:counter|Equal1~5                          ; 1       ;
; upcounter_8b:counter|Equal1~4                          ; 1       ;
; add8:exp_diff2|oneBitAdder:bit1|o_Sum                  ; 1       ;
; upcounter_8b:counter|Equal1~1                          ; 1       ;
; upcounter_8b:counter|Equal1~0                          ; 1       ;
; upcounter_8b:counter|comb~1                            ; 1       ;
; upcounter_8b:counter|comb~0                            ; 1       ;
; comb~2                                                 ; 1       ;
; upcounter_8b:init_counter|Equal1~2                     ; 1       ;
; upcounter_8b:init_counter|comb~0                       ; 1       ;
; multi4:man_mul|Selector1~1                             ; 1       ;
; multi4:man_mul|Selector3~0                             ; 1       ;
; multi4:man_mul|Selector5~0                             ; 1       ;
; multi4:man_mul|Selector7~0                             ; 1       ;
; multi4:man_mul|Selector6~0                             ; 1       ;
; multi4:man_mul|Selector2~0                             ; 1       ;
; dff_8b:dff_rrAtoSfht|dFF_2:i7|int_q                    ; 1       ;
; dff_8b:dff_rrBtoSfht|dFF_2:i7|int_q                    ; 1       ;
; dff_8b:dff_rrAtoSfht|dFF_2:i6|int_q                    ; 1       ;
; dff_8b:dff_rrBtoSfht|dFF_2:i6|int_q                    ; 1       ;
; dff_8b:dff_rrAtoSfht|dFF_2:i5|int_q                    ; 1       ;
; dff_8b:dff_rrBtoSfht|dFF_2:i5|int_q                    ; 1       ;
; dff_8b:dff_rrAtoSfht|dFF_2:i4|int_q                    ; 1       ;
; dff_8b:dff_rrBtoSfht|dFF_2:i4|int_q                    ; 1       ;
; dff_8b:dff_rrAtoSfht|dFF_2:i3|int_q                    ; 1       ;
; dff_8b:dff_rrBtoSfht|dFF_2:i3|int_q                    ; 1       ;
; dff_8b:dff_rrAtoSfht|dFF_2:i2|int_q                    ; 1       ;
; dff_8b:dff_rrBtoSfht|dFF_2:i2|int_q                    ; 1       ;
; dFF_2:s5_state|int_q                                   ; 1       ;
; comb~1                                                 ; 1       ;
; dff_8b:dff_rrBtoSfht|dFF_2:i1|int_q                    ; 1       ;
; comb~0                                                 ; 1       ;
; dFF_2:s2_state|int_q                                   ; 1       ;
; dff_8b:dff_rrAtoSfht|dFF_2:i1|int_q                    ; 1       ;
; mantissaA[1]~6                                         ; 1       ;
; mantissaA[0]~5                                         ; 1       ;
; mantissaA[2]~4                                         ; 1       ;
; mantissaA[3]~3                                         ; 1       ;
; mantissaA[4]~2                                         ; 1       ;
; mantissaA[5]~1                                         ; 1       ;
; mantissaA[6]~0                                         ; 1       ;
; mux2_1_8b:rrA_muxB|o[7]~8                              ; 1       ;
; multi4:man_mul|mux2_1_16b:a2_mux|o[8]~7                ; 1       ;
; multi4:man_mul|mux2_1_16b:a2_mux|o[9]~6                ; 1       ;
; multi4:man_mul|mux2_1_16b:a2_mux|o[10]~5               ; 1       ;
; multi4:man_mul|mux2_1_16b:a2_mux|o[11]~4               ; 1       ;
; multi4:man_mul|mux2_1_16b:a2_mux|o[12]~3               ; 1       ;
; multi4:man_mul|mux2_1_16b:a2_mux|o[13]~2               ; 1       ;
; multi4:man_mul|mux2_1_16b:a2_mux|o[14]~1               ; 1       ;
; multi4:man_mul|Selector0~0                             ; 1       ;
; multi4:man_mul|Mux0~4                                  ; 1       ;
; multi4:man_mul|Mux0~2                                  ; 1       ;
; mantissaB[4]~3                                         ; 1       ;
; multi4:man_mul|y~13                                    ; 1       ;
; multi4:man_mul|mux2_1_16b:a2_mux|o[15]~0               ; 1       ;
; add8:mant_sum|oneBitAdder:bit7|o_Sum                   ; 1       ;
; add8:mant_sum|oneBitAdder:bit7|o_Sum~0                 ; 1       ;
; add8:mant_sum|oneBitAdder:bit6|o_Sum                   ; 1       ;
; right8:rrA_shiftR|dFF_2:o9|int_q                       ; 1       ;
; add8:mant_sum|oneBitAdder:bit5|o_Sum                   ; 1       ;
; add8:mant_sum|oneBitAdder:bit4|o_CarryOut~2            ; 1       ;
; add8:mant_sum|oneBitAdder:bit4|o_CarryOut~1            ; 1       ;
; right8:rrA_shiftR|dFF_2:o10|int_q                      ; 1       ;
; add8:mant_sum|oneBitAdder:bit4|o_Sum                   ; 1       ;
; add8:mant_sum|oneBitAdder:bit4|o_Sum~0                 ; 1       ;
; right8:rrA_shiftR|dFF_2:o11|int_q                      ; 1       ;
; right8:rrB_shiftR|dFF_2:o11|int_q                      ; 1       ;
; add8:mant_sum|oneBitAdder:bit3|o_Sum                   ; 1       ;
; right8:rrA_shiftR|dFF_2:o12|int_q                      ; 1       ;
; mantissaB[3]~0                                         ; 1       ;
; add8:mant_sum|oneBitAdder:bit2|o_Sum                   ; 1       ;
; right8:rrA_shiftR|dFF_2:o13|int_q                      ; 1       ;
; right8:rrB_shiftR|dFF_2:o13|int_q                      ; 1       ;
; exponentB[6]~6                                         ; 1       ;
; exponentB[3]~5                                         ; 1       ;
; exponentB[2]~4                                         ; 1       ;
; exponentB[1]~3                                         ; 1       ;
; exponentB[0]~2                                         ; 1       ;
; exponentA[0]~6                                         ; 1       ;
; exponentA[1]~5                                         ; 1       ;
; exponentA[2]~4                                         ; 1       ;
; exponentA[3]~3                                         ; 1       ;
; exponentA[4]~2                                         ; 1       ;
; exponentB[4]~1                                         ; 1       ;
; exponentA[5]~1                                         ; 1       ;
; exponentB[5]~0                                         ; 1       ;
; exponentA[6]~0                                         ; 1       ;
; add8:mant_sum|oneBitAdder:bit1|o_Sum~0                 ; 1       ;
; right8:rrA_shiftR|dFF_2:o14|int_q                      ; 1       ;
; add8:mant_sum|oneBitAdder:bit0|o_CarryOut~0            ; 1       ;
; right8:rrB_shiftR|dFF_2:o14|int_q                      ; 1       ;
; add8:mant_sum|oneBitAdder:bit0|o_Sum~0                 ; 1       ;
; right8:rrB_shiftR|dFF_2:o15|int_q                      ; 1       ;
; right8:rrA_shiftR|dFF_2:o15|int_q                      ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[1]~16               ; 1       ;
; multi4:man_mul|reset_mul8:reseting|dFF_2:i1|int_q      ; 1       ;
; multi4:man_mul|left8:left_shift|dFF_2:o14|int_q        ; 1       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i1|int_q            ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[0]~8                ; 1       ;
; multi4:man_mul|reset_mul8:reseting|dFF_2:i0|int_q      ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[0]~15               ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[2]~14               ; 1       ;
; multi4:man_mul|reset_mul8:reseting|dFF_2:i2|int_q      ; 1       ;
; multi4:man_mul|left8:left_shift|dFF_2:o13|int_q        ; 1       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i2|int_q            ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[3]~13               ; 1       ;
; multi4:man_mul|reset_mul8:reseting|dFF_2:i3|int_q      ; 1       ;
; multi4:man_mul|left8:left_shift|dFF_2:o12|int_q        ; 1       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i3|int_q            ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[4]~12               ; 1       ;
; multi4:man_mul|reset_mul8:reseting|dFF_2:i4|int_q      ; 1       ;
; multi4:man_mul|left8:left_shift|dFF_2:o11|int_q        ; 1       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i4|int_q            ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[5]~11               ; 1       ;
; multi4:man_mul|reset_mul8:reseting|dFF_2:i5|int_q      ; 1       ;
; multi4:man_mul|left8:left_shift|dFF_2:o10|int_q        ; 1       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i5|int_q            ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[6]~10               ; 1       ;
; multi4:man_mul|reset_mul8:reseting|dFF_2:i6|int_q      ; 1       ;
; multi4:man_mul|left8:left_shift|dFF_2:o9|int_q         ; 1       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i6|int_q            ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[7]~9                ; 1       ;
; multi4:man_mul|reset_mul8:reseting|dFF_2:i7|int_q      ; 1       ;
; multi4:man_mul|left8:left_shift|dFF_2:o8|int_q         ; 1       ;
; multi4:man_mul|dff_16b:a2_ff|dFF_2:i7|int_q            ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[8]~8                ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[8]~7                ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[9]~7                ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[9]~6                ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[10]~6               ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[10]~5               ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[11]~5               ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[11]~4               ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[12]~4               ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[12]~3               ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[13]~3               ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[13]~2               ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[14]~2               ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[14]~1               ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[14]~1               ; 1       ;
; multi4:man_mul|mux2_1_16b:o1_mux|o[15]~0               ; 1       ;
; multi4:man_mul|mux2_1_16b:adder_mux|o[15]~2            ; 1       ;
; multi4:man_mul|mux2_1_16b:a1_mux|o[15]~0               ; 1       ;
; exponentOut~13                                         ; 1       ;
; add8:ext_diff|oneBitAdder:bit6|int_CarryOut1~1         ; 1       ;
; add8:ext_diff|oneBitAdder:bit6|int_CarryOut1~0         ; 1       ;
; exponentOut~12                                         ; 1       ;
; exponentOut~11                                         ; 1       ;
; exponentOut~10                                         ; 1       ;
; add8:ext_diff|oneBitAdder:bit5|int_CarryOut1           ; 1       ;
; exponentOut~9                                          ; 1       ;
; exponentOut~8                                          ; 1       ;
; add8:ext_diff|oneBitAdder:bit4|int_CarryOut1           ; 1       ;
; exponentOut~7                                          ; 1       ;
; exponentOut~6                                          ; 1       ;
; add8:ext_diff|oneBitAdder:bit3|int_CarryOut1           ; 1       ;
; exponentOut~5                                          ; 1       ;
; exponentOut~4                                          ; 1       ;
; add8:ext_diff|oneBitAdder:bit2|int_CarryOut1           ; 1       ;
; exponentOut~3                                          ; 1       ;
; exponentOut~2                                          ; 1       ;
; add8:ext_diff|oneBitAdder:bit1|int_CarryOut1           ; 1       ;
; exponentOut~1                                          ; 1       ;
; exponentOut~0                                          ; 1       ;
; mantissaOut~32                                         ; 1       ;
; dff_8b:result_mux|dFF_2:i7|int_q                       ; 1       ;
; mantissaOut~31                                         ; 1       ;
; mantissaOut~30                                         ; 1       ;
; mantissaOut~29                                         ; 1       ;
; mantissaOut~28                                         ; 1       ;
; mantissaOut~27                                         ; 1       ;
; mantissaOut~26                                         ; 1       ;
; normalization16to8:man_normalization|Mux0~15           ; 1       ;
; mantissaOut~25                                         ; 1       ;
; mantissaOut~24                                         ; 1       ;
; add8:add_result_2s|oneBitAdder:bit5|o_Sum              ; 1       ;
; mantissaOut~23                                         ; 1       ;
; normalization16to8:man_normalization|Mux0~13           ; 1       ;
; mantissaOut~22                                         ; 1       ;
; mantissaOut~21                                         ; 1       ;
; mantissaOut~20                                         ; 1       ;
; normalization16to8:man_normalization|Mux0~11           ; 1       ;
; mantissaOut~19                                         ; 1       ;
; mantissaOut~18                                         ; 1       ;
; add8:add_result_2s|oneBitAdder:bit3|o_Sum              ; 1       ;
; mantissaOut~17                                         ; 1       ;
; normalization16to8:man_normalization|Mux0~9            ; 1       ;
; mantissaOut~16                                         ; 1       ;
; mantissaOut~15                                         ; 1       ;
; add8:add_result_2s|oneBitAdder:bit2|o_Sum              ; 1       ;
; mantissaOut~14                                         ; 1       ;
; normalization16to8:man_normalization|Mux0~6            ; 1       ;
; mantissaOut~13                                         ; 1       ;
; mantissaOut~12                                         ; 1       ;
; add8:exp_diff2|oneBitAdder:bit5|o_CarryOut~0           ; 1       ;
; mantissaOut~10                                         ; 1       ;
; normalization16to8:man_normalization|Mux0~3            ; 1       ;
; mantissaOut~9                                          ; 1       ;
; mantissaOut~6                                          ; 1       ;
; multi4:man_mul|cla_16b:adder|oneBitAdder:add1|o_Sum    ; 1       ;
; normalization16to8:man_normalization|Mux0~0            ; 1       ;
; mantissaOut~5                                          ; 1       ;
; normalization16to8:man_normalization|n[0]~11           ; 1       ;
; normalization16to8:man_normalization|n[0]~10           ; 1       ;
; mantissaOut~4                                          ; 1       ;
; mantissaOut~2                                          ; 1       ;
; normalization16to8:man_normalization|n[1]~4            ; 1       ;
; multi4:man_mul|cla_16b:adder|c16~0                     ; 1       ;
; upcounter_8b:counter|Count[7]~20                       ; 1       ;
; upcounter_8b:counter|Count[6]~19                       ; 1       ;
; upcounter_8b:counter|Count[6]~18                       ; 1       ;
; upcounter_8b:counter|Count[5]~17                       ; 1       ;
; upcounter_8b:counter|Count[5]~16                       ; 1       ;
; upcounter_8b:counter|Count[4]~15                       ; 1       ;
; upcounter_8b:counter|Count[4]~14                       ; 1       ;
; upcounter_8b:counter|Count[3]~13                       ; 1       ;
; upcounter_8b:counter|Count[3]~12                       ; 1       ;
; upcounter_8b:counter|Count[2]~10                       ; 1       ;
; upcounter_8b:counter|Count[2]~9                        ; 1       ;
; upcounter_8b:counter|Count[1]~8                        ; 1       ;
; upcounter_8b:counter|Count[1]~7                        ; 1       ;
; upcounter_8b:init_counter|Count[7]~20                  ; 1       ;
; upcounter_8b:init_counter|Count[6]~19                  ; 1       ;
; upcounter_8b:init_counter|Count[6]~18                  ; 1       ;
; upcounter_8b:init_counter|Count[5]~17                  ; 1       ;
; upcounter_8b:init_counter|Count[5]~16                  ; 1       ;
; upcounter_8b:init_counter|Count[4]~15                  ; 1       ;
; upcounter_8b:init_counter|Count[4]~14                  ; 1       ;
; upcounter_8b:init_counter|Count[3]~13                  ; 1       ;
; upcounter_8b:init_counter|Count[3]~12                  ; 1       ;
; upcounter_8b:init_counter|Count[2]~11                  ; 1       ;
; upcounter_8b:init_counter|Count[2]~10                  ; 1       ;
; upcounter_8b:init_counter|Count[1]~9                   ; 1       ;
; upcounter_8b:init_counter|Count[1]~8                   ; 1       ;
+--------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 463 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 25 / 1,326 ( 2 % )     ;
; C4 interconnects            ; 235 / 21,816 ( 1 % )   ;
; Direct links                ; 103 / 32,401 ( < 1 % ) ;
; Global clocks               ; 3 / 10 ( 30 % )        ;
; Local interconnects         ; 214 / 10,320 ( 2 % )   ;
; R24 interconnects           ; 24 / 1,289 ( 2 % )     ;
; R4 interconnects            ; 282 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.12) ; Number of LABs  (Total = 26) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 4                            ;
; 16                                          ; 11                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.92) ; Number of LABs  (Total = 26) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 2                            ;
; 1 Clock                            ; 16                           ;
; 1 Sync. load                       ; 3                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.85) ; Number of LABs  (Total = 26) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.27) ; Number of LABs  (Total = 26) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 1                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 2                            ;
; 9                                               ; 6                            ;
; 10                                              ; 3                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.96) ; Number of LABs  (Total = 26) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 4                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ; 52        ; 52        ; 0            ; 17           ; 0            ; 0            ; 35           ; 0            ; 17           ; 35           ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ; 0         ; 0         ; 52           ; 35           ; 52           ; 52           ; 17           ; 52           ; 35           ; 17           ; 52           ; 52           ; 52           ; 35           ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; signOut            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mantissaOut[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mantissaOut[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mantissaOut[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mantissaOut[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mantissaOut[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mantissaOut[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mantissaOut[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mantissaOut[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; exponentOut[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; exponentOut[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; exponentOut[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; exponentOut[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; exponentOut[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; exponentOut[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; exponentOut[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GReset             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_signA            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_signB            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; op_select          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentA[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentB[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentA[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentB[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentA[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentB[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentA[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentB[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentA[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentB[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentA[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentB[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentA[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_exponentB[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GClock             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaA[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaB[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaB[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaA[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaB[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaA[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaB[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaA[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaB[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaA[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaB[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaA[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaB[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaA[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaB[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_mantissaA[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                     ;
+-----------------+-----------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)        ; Delay Added in ns ;
+-----------------+-----------------------------+-------------------+
; GClock,I/O      ; dFF_2:s1_state|int_q        ; 27.6              ;
; GClock,I/O      ; GClock                      ; 6.0               ;
; GClock          ; dFF_2:s1_state|int_q        ; 3.9               ;
; GClock          ; GClock                      ; 2.7               ;
; GClock          ; GClock,dFF_2:s1_state|int_q ; 1.4               ;
+-----------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                            ;
+-----------------------------------+----------------------------------+-------------------+
; Source Register                   ; Destination Register             ; Delay Added in ns ;
+-----------------------------------+----------------------------------+-------------------+
; dFF_2:s1_state|int_q              ; dff_8b:result_mux|dFF_2:i0|int_q ; 2.361             ;
; right8:rrB_shiftR|dFF_2:o15|int_q ; dff_8b:result_mux|dFF_2:i0|int_q ; 2.065             ;
; i_mantissaB[0]                    ; dff_8b:result_mux|dFF_2:i0|int_q ; 2.065             ;
; GReset                            ; dff_8b:result_mux|dFF_2:i0|int_q ; 2.065             ;
; right8:rrB_shiftR|dFF_2:o14|int_q ; dff_8b:result_mux|dFF_2:i1|int_q ; 1.934             ;
; i_mantissaB[1]                    ; dff_8b:result_mux|dFF_2:i1|int_q ; 1.934             ;
; right8:rrB_shiftR|dFF_2:o13|int_q ; dff_8b:result_mux|dFF_2:i2|int_q ; 1.729             ;
; i_mantissaB[2]                    ; dff_8b:result_mux|dFF_2:i2|int_q ; 1.729             ;
; right8:rrB_shiftR|dFF_2:o11|int_q ; dff_8b:result_mux|dFF_2:i4|int_q ; 1.489             ;
; i_mantissaB[4]                    ; dff_8b:result_mux|dFF_2:i4|int_q ; 1.489             ;
; right8:rrB_shiftR|dFF_2:o12|int_q ; dff_8b:result_mux|dFF_2:i3|int_q ; 1.450             ;
; i_signA                           ; dff_8b:result_mux|dFF_2:i3|int_q ; 1.450             ;
; i_signB                           ; dff_8b:result_mux|dFF_2:i3|int_q ; 1.450             ;
; i_mantissaB[3]                    ; dff_8b:result_mux|dFF_2:i3|int_q ; 1.450             ;
; right8:rrA_shiftR|dFF_2:o15|int_q ; dff_8b:result_mux|dFF_2:i1|int_q ; 1.435             ;
; dFF_2:s3_state|int_q              ; dff_8b:result_mux|dFF_2:i1|int_q ; 1.435             ;
; i_mantissaA[0]                    ; dff_8b:result_mux|dFF_2:i1|int_q ; 1.435             ;
; right8:rrA_shiftR|dFF_2:o14|int_q ; dff_8b:result_mux|dFF_2:i2|int_q ; 1.115             ;
; i_mantissaA[1]                    ; dff_8b:result_mux|dFF_2:i2|int_q ; 1.115             ;
; right8:rrB_shiftR|dFF_2:o10|int_q ; dff_8b:result_mux|dFF_2:i5|int_q ; 1.061             ;
; i_mantissaB[5]                    ; dff_8b:result_mux|dFF_2:i5|int_q ; 1.061             ;
; i_mantissaB[7]                    ; dff_8b:result_mux|dFF_2:i7|int_q ; 0.996             ;
; i_mantissaA[7]                    ; dff_8b:result_mux|dFF_2:i7|int_q ; 0.996             ;
; right8:rrB_shiftR|dFF_2:o9|int_q  ; dff_8b:result_mux|dFF_2:i6|int_q ; 0.911             ;
; i_mantissaB[6]                    ; dff_8b:result_mux|dFF_2:i6|int_q ; 0.911             ;
; right8:rrA_shiftR|dFF_2:o11|int_q ; dff_8b:result_mux|dFF_2:i5|int_q ; 0.883             ;
; i_mantissaA[4]                    ; dff_8b:result_mux|dFF_2:i5|int_q ; 0.883             ;
; right8:rrA_shiftR|dFF_2:o13|int_q ; dff_8b:result_mux|dFF_2:i2|int_q ; 0.600             ;
; i_mantissaA[2]                    ; dff_8b:result_mux|dFF_2:i2|int_q ; 0.600             ;
; right8:rrA_shiftR|dFF_2:o10|int_q ; dff_8b:result_mux|dFF_2:i5|int_q ; 0.361             ;
; i_mantissaA[5]                    ; dff_8b:result_mux|dFF_2:i5|int_q ; 0.361             ;
; right8:rrA_shiftR|dFF_2:o12|int_q ; dff_8b:result_mux|dFF_2:i5|int_q ; 0.302             ;
; i_mantissaA[3]                    ; dff_8b:result_mux|dFF_2:i5|int_q ; 0.302             ;
; right8:rrA_shiftR|dFF_2:o9|int_q  ; dff_8b:result_mux|dFF_2:i6|int_q ; 0.085             ;
; i_mantissaA[6]                    ; dff_8b:result_mux|dFF_2:i6|int_q ; 0.085             ;
; dFF_2:s2_state|int_q              ; dFF_2:s3_state|int_q             ; 0.077             ;
+-----------------------------------+----------------------------------+-------------------+
Note: This table only shows the top 36 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP3C5F256C6 for design lab2_qsim
Info (21077): Core supply voltage is 1.2V
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10F256C6 is compatible
    Info (176445): Device EP3C16F256C6 is compatible
    Info (176445): Device EP3C25F256C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 52 pins of 52 total pins
    Info (169086): Pin signOut not assigned to an exact location on the device
    Info (169086): Pin overflow not assigned to an exact location on the device
    Info (169086): Pin mantissaOut[0] not assigned to an exact location on the device
    Info (169086): Pin mantissaOut[1] not assigned to an exact location on the device
    Info (169086): Pin mantissaOut[2] not assigned to an exact location on the device
    Info (169086): Pin mantissaOut[3] not assigned to an exact location on the device
    Info (169086): Pin mantissaOut[4] not assigned to an exact location on the device
    Info (169086): Pin mantissaOut[5] not assigned to an exact location on the device
    Info (169086): Pin mantissaOut[6] not assigned to an exact location on the device
    Info (169086): Pin mantissaOut[7] not assigned to an exact location on the device
    Info (169086): Pin exponentOut[0] not assigned to an exact location on the device
    Info (169086): Pin exponentOut[1] not assigned to an exact location on the device
    Info (169086): Pin exponentOut[2] not assigned to an exact location on the device
    Info (169086): Pin exponentOut[3] not assigned to an exact location on the device
    Info (169086): Pin exponentOut[4] not assigned to an exact location on the device
    Info (169086): Pin exponentOut[5] not assigned to an exact location on the device
    Info (169086): Pin exponentOut[6] not assigned to an exact location on the device
    Info (169086): Pin GReset not assigned to an exact location on the device
    Info (169086): Pin i_signA not assigned to an exact location on the device
    Info (169086): Pin i_signB not assigned to an exact location on the device
    Info (169086): Pin op_select not assigned to an exact location on the device
    Info (169086): Pin i_exponentA[0] not assigned to an exact location on the device
    Info (169086): Pin i_exponentB[0] not assigned to an exact location on the device
    Info (169086): Pin i_exponentA[1] not assigned to an exact location on the device
    Info (169086): Pin i_exponentB[1] not assigned to an exact location on the device
    Info (169086): Pin i_exponentA[2] not assigned to an exact location on the device
    Info (169086): Pin i_exponentB[2] not assigned to an exact location on the device
    Info (169086): Pin i_exponentA[3] not assigned to an exact location on the device
    Info (169086): Pin i_exponentB[3] not assigned to an exact location on the device
    Info (169086): Pin i_exponentA[4] not assigned to an exact location on the device
    Info (169086): Pin i_exponentB[4] not assigned to an exact location on the device
    Info (169086): Pin i_exponentA[5] not assigned to an exact location on the device
    Info (169086): Pin i_exponentB[5] not assigned to an exact location on the device
    Info (169086): Pin i_exponentA[6] not assigned to an exact location on the device
    Info (169086): Pin i_exponentB[6] not assigned to an exact location on the device
    Info (169086): Pin GClock not assigned to an exact location on the device
    Info (169086): Pin i_mantissaA[0] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaB[0] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaB[1] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaA[1] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaB[2] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaA[2] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaB[3] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaA[3] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaB[4] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaA[4] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaB[5] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaA[5] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaB[6] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaA[6] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaB[7] not assigned to an exact location on the device
    Info (169086): Pin i_mantissaA[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab2_qsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node GClock~input (placed in PIN E2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dFF_2:s3_state|int_q
        Info (176357): Destination node dFF_2:s5_state|int_q
Info (176353): Automatically promoted node storeM 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node GReset~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node add8:mant_sum|oprB[6]~0
        Info (176357): Destination node exponentOut~1
        Info (176357): Destination node exponentOut~3
        Info (176357): Destination node exponentOut~5
        Info (176357): Destination node exponentOut~7
        Info (176357): Destination node exponentOut~9
        Info (176357): Destination node exponentOut~11
        Info (176357): Destination node exponentOut~13
        Info (176357): Destination node mux2_1_8b:rrA_muxB|o[0]~0
        Info (176357): Destination node mux2_1_8b:rrB_muxB|o[0]~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 50 (unused VREF, 2.5V VCCIO, 33 input, 17 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file H:/ceg3156_lab1/output_files/lab2_qsim.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 886 megabytes
    Info: Processing ended: Wed Feb 16 14:13:15 2022
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/ceg3156_lab1/output_files/lab2_qsim.fit.smsg.


