Fitter report for TOP_PIPELINE
Tue Jun 27 17:52:42 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Jun 27 17:52:41 2023       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; TOP_PIPELINE                                ;
; Top-level Entity Name           ; CPU_TOP_PIPELINE                            ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA7F31I7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 9,727 / 56,480 ( 17 % )                     ;
; Total registers                 ; 17978                                       ;
; Total pins                      ; 40 / 480 ( 8 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 7 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEFA7F31I7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.5%      ;
;     Processor 3            ;   8.3%      ;
;     Processor 4            ;   8.2%      ;
;     Processor 5            ;   7.7%      ;
;     Processor 6            ;   7.6%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                    ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+
; Node                           ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                         ; Destination Port ; Destination Port Name ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                          ;                  ;                       ;
; rst_n~inputCLKENA0             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                          ;                  ;                       ;
; EX_MEM:u_ex_mem|inner_reg[65]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EX_MEM:u_ex_mem|inner_reg[65]~DUPLICATE  ;                  ;                       ;
; EX_MEM:u_ex_mem|inner_reg[66]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EX_MEM:u_ex_mem|inner_reg[66]~DUPLICATE  ;                  ;                       ;
; EX_MEM:u_ex_mem|inner_reg[69]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EX_MEM:u_ex_mem|inner_reg[69]~DUPLICATE  ;                  ;                       ;
; EX_MEM:u_ex_mem|inner_reg[79]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EX_MEM:u_ex_mem|inner_reg[79]~DUPLICATE  ;                  ;                       ;
; EX_MEM:u_ex_mem|inner_reg[99]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EX_MEM:u_ex_mem|inner_reg[99]~DUPLICATE  ;                  ;                       ;
; EX_MEM:u_ex_mem|inner_reg[128] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EX_MEM:u_ex_mem|inner_reg[128]~DUPLICATE ;                  ;                       ;
; EX_MEM:u_ex_mem|inner_reg[135] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EX_MEM:u_ex_mem|inner_reg[135]~DUPLICATE ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[19]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[19]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[20]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[20]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[21]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[21]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[22]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[22]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[23]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[23]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[32]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[32]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[40]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[40]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[42]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[42]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[43]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[43]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[47]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[47]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[48]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[48]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[55]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[55]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[70]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[70]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[77]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[77]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[78]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[78]~DUPLICATE    ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[103]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[103]~DUPLICATE   ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[108]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[108]~DUPLICATE   ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[168]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[168]~DUPLICATE   ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[177]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[177]~DUPLICATE   ;                  ;                       ;
; ID_EX:u_id_ex|inner_reg[178]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ID_EX:u_id_ex|inner_reg[178]~DUPLICATE   ;                  ;                       ;
; IF_ID:u_if_id|inner_reg[17]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IF_ID:u_if_id|inner_reg[17]~DUPLICATE    ;                  ;                       ;
; MEM_WB:u_mwm_wb|inner_reg[66]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MEM_WB:u_mwm_wb|inner_reg[66]~DUPLICATE  ;                  ;                       ;
; MEM_WB:u_mwm_wb|inner_reg[73]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MEM_WB:u_mwm_wb|inner_reg[73]~DUPLICATE  ;                  ;                       ;
; MEM_WB:u_mwm_wb|inner_reg[74]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MEM_WB:u_mwm_wb|inner_reg[74]~DUPLICATE  ;                  ;                       ;
; MEM_WB:u_mwm_wb|inner_reg[91]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MEM_WB:u_mwm_wb|inner_reg[91]~DUPLICATE  ;                  ;                       ;
; PC:u_pc|pc_reg[5]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC:u_pc|pc_reg[5]~DUPLICATE              ;                  ;                       ;
; RF:u_rf|regfile[2][6]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[2][6]~DUPLICATE          ;                  ;                       ;
; RF:u_rf|regfile[2][7]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[2][7]~DUPLICATE          ;                  ;                       ;
; RF:u_rf|regfile[2][11]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[2][11]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[2][13]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[2][13]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[2][20]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[2][20]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[2][26]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[2][26]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[3][6]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[3][6]~DUPLICATE          ;                  ;                       ;
; RF:u_rf|regfile[3][7]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[3][7]~DUPLICATE          ;                  ;                       ;
; RF:u_rf|regfile[3][9]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[3][9]~DUPLICATE          ;                  ;                       ;
; RF:u_rf|regfile[4][24]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[4][24]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[4][31]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[4][31]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[5][6]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[5][6]~DUPLICATE          ;                  ;                       ;
; RF:u_rf|regfile[5][11]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[5][11]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[5][30]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[5][30]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[5][31]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[5][31]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[6][0]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[6][0]~DUPLICATE          ;                  ;                       ;
; RF:u_rf|regfile[6][3]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[6][3]~DUPLICATE          ;                  ;                       ;
; RF:u_rf|regfile[6][11]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[6][11]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[6][30]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[6][30]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[6][31]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[6][31]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[8][25]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[8][25]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[8][28]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[8][28]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[9][14]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[9][14]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[9][15]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[9][15]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[9][16]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[9][16]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[9][28]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[9][28]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[10][2]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[10][2]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[10][3]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[10][3]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[10][4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[10][4]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[11][8]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[11][8]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[11][11]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[11][11]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[11][14]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[11][14]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[11][25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[11][25]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[11][27]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[11][27]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[12][15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[12][15]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[13][13]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[13][13]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[13][16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[13][16]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[13][17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[13][17]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[13][21]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[13][21]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[13][30]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[13][30]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[14][13]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[14][13]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[14][22]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[14][22]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[14][25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[14][25]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[15][15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[15][15]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[15][17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[15][17]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[16][0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[16][0]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[16][8]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[16][8]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[16][17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[16][17]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[16][21]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[16][21]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[17][2]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[17][2]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[17][10]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[17][10]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[17][12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[17][12]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[17][19]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[17][19]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[17][20]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[17][20]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[18][15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[18][15]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[19][11]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[19][11]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[19][25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[19][25]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[19][26]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[19][26]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[20][12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[20][12]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[20][21]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[20][21]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[21][0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[21][0]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[21][1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[21][1]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[21][2]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[21][2]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[21][4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[21][4]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[21][11]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[21][11]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[21][16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[21][16]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[21][18]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[21][18]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[21][23]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[21][23]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[22][0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[22][0]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[22][5]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[22][5]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[22][13]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[22][13]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[22][16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[22][16]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[22][29]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[22][29]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[23][3]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[23][3]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[23][11]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[23][11]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[23][25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[23][25]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[24][8]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[24][8]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[24][12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[24][12]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[24][17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[24][17]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[25][0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[25][0]~DUPLICATE         ;                  ;                       ;
; RF:u_rf|regfile[25][18]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[25][18]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[25][20]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[25][20]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[25][27]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[25][27]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[25][28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[25][28]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[25][29]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[25][29]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[26][12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[26][12]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[26][21]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[26][21]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[27][15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[27][15]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[27][26]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[27][26]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[30][15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[30][15]~DUPLICATE        ;                  ;                       ;
; RF:u_rf|regfile[31][13]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RF:u_rf|regfile[31][13]~DUPLICATE        ;                  ;                       ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 27144 ) ; 0.00 % ( 0 / 27144 )       ; 0.00 % ( 0 / 27144 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 27144 ) ; 0.00 % ( 0 / 27144 )       ; 0.00 % ( 0 / 27144 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 27144 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Users/whb/Documents/MyPrograms/Verilog/MIPS5/Quartus/output_files/TOP_PIPELINE.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9,727 / 56,480        ; 17 %  ;
; ALMs needed [=A-B+C]                                        ; 9,727                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12,235 / 56,480       ; 22 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,968                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,085                 ;       ;
;         [c] ALMs used for registers                         ; 5,182                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,566 / 56,480        ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 58 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 26                    ;       ;
;         [c] Due to LAB input limits                         ; 32                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,778 / 5,648         ; 31 %  ;
;     -- Logic LABs                                           ; 1,778                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 9,208                 ;       ;
;     -- 7 input functions                                    ; 98                    ;       ;
;     -- 6 input functions                                    ; 6,679                 ;       ;
;     -- 5 input functions                                    ; 382                   ;       ;
;     -- 4 input functions                                    ; 163                   ;       ;
;     -- <=3 input functions                                  ; 1,886                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 5,101                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 17,978                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 16,300 / 112,960      ; 14 %  ;
;         -- Secondary logic registers                        ; 1,678 / 112,960       ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 17,854                ;       ;
;         -- Routing optimization registers                   ; 124                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 40 / 480              ; 8 %   ;
;     -- Clock pins                                           ; 1 / 12                ; 8 %   ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 9.0% / 9.0% / 9.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 40.3% / 42.3% / 41.5% ;       ;
; Maximum fan-out                                             ; 17978                 ;       ;
; Highest non-global fan-out                                  ; 1830                  ;       ;
; Total fan-out                                               ; 107435                ;       ;
; Average fan-out                                             ; 3.32                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                            ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Statistic                                                   ; Top                     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9727 / 56480 ( 17 % )   ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 9727                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12235 / 56480 ( 22 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2968                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4085                    ; 0                              ;
;         [c] ALMs used for registers                         ; 5182                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                       ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2566 / 56480 ( 5 % )    ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 58 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                       ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 26                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 32                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Difficulty packing design                                   ; Low                     ; Low                            ;
;                                                             ;                         ;                                ;
; Total LABs:  partially or completely used                   ; 1778 / 5648 ( 31 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 1778                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Combinational ALUT usage for logic                          ; 9208                    ; 0                              ;
;     -- 7 input functions                                    ; 98                      ; 0                              ;
;     -- 6 input functions                                    ; 6679                    ; 0                              ;
;     -- 5 input functions                                    ; 382                     ; 0                              ;
;     -- 4 input functions                                    ; 163                     ; 0                              ;
;     -- <=3 input functions                                  ; 1886                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 5101                    ; 0                              ;
; Memory ALUT usage                                           ; 0                       ; 0                              ;
;     -- 64-address deep                                      ; 0                       ; 0                              ;
;     -- 32-address deep                                      ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Dedicated logic registers                                   ; 0                       ; 0                              ;
;     -- By type:                                             ;                         ;                                ;
;         -- Primary logic registers                          ; 16300 / 112960 ( 14 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 1678 / 112960 ( 1 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                         ;                                ;
;         -- Design implementation registers                  ; 17854                   ; 0                              ;
;         -- Routing optimization registers                   ; 124                     ; 0                              ;
;                                                             ;                         ;                                ;
;                                                             ;                         ;                                ;
; Virtual pins                                                ; 0                       ; 0                              ;
; I/O pins                                                    ; 40                      ; 0                              ;
; I/O registers                                               ; 0                       ; 0                              ;
; Total block memory bits                                     ; 0                       ; 0                              ;
; Total block memory implementation bits                      ; 0                       ; 0                              ;
; Clock enable block                                          ; 2 / 122 ( 1 % )         ; 0 / 122 ( 0 % )                ;
;                                                             ;                         ;                                ;
; Connections                                                 ;                         ;                                ;
;     -- Input Connections                                    ; 0                       ; 0                              ;
;     -- Registered Input Connections                         ; 0                       ; 0                              ;
;     -- Output Connections                                   ; 0                       ; 0                              ;
;     -- Registered Output Connections                        ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Internal Connections                                        ;                         ;                                ;
;     -- Total Connections                                    ; 107435                  ; 0                              ;
;     -- Registered Connections                               ; 51087                   ; 0                              ;
;                                                             ;                         ;                                ;
; External Connections                                        ;                         ;                                ;
;     -- Top                                                  ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Partition Interface                                         ;                         ;                                ;
;     -- Input Ports                                          ; 7                       ; 0                              ;
;     -- Output Ports                                         ; 33                      ; 0                              ;
;     -- Bidir Ports                                          ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Registered Ports                                            ;                         ;                                ;
;     -- Registered Input Ports                               ; 0                       ; 0                              ;
;     -- Registered Output Ports                              ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Port Connectivity                                           ;                         ;                                ;
;     -- Input Ports driven by GND                            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                       ; 0                              ;
;     -- Input Ports with no Source                           ; 0                       ; 0                              ;
;     -- Output Ports with no Source                          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                       ; 0                              ;
+-------------------------------------------------------------+-------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk        ; L14   ; 8A       ; 32           ; 81           ; 0            ; 17978                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rdtaddr[0] ; A4    ; 8A       ; 22           ; 81           ; 51           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rdtaddr[1] ; A5    ; 8A       ; 22           ; 81           ; 34           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rdtaddr[2] ; A6    ; 8A       ; 28           ; 81           ; 51           ; 161                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rdtaddr[3] ; A10   ; 8A       ; 34           ; 81           ; 74           ; 161                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rdtaddr[4] ; A11   ; 8A       ; 40           ; 81           ; 51           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rst_n      ; A2    ; 8A       ; 12           ; 81           ; 51           ; 1594                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; finish      ; A8    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[0]  ; B7    ; 8A       ; 30           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[10] ; E7    ; 8A       ; 8            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[11] ; E8    ; 8A       ; 14           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[12] ; E11   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[13] ; E12   ; 8A       ; 30           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[14] ; E13   ; 8A       ; 24           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[15] ; E15   ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[16] ; E16   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[17] ; F6    ; 8A       ; 4            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[18] ; F8    ; 8A       ; 16           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[19] ; F13   ; 8A       ; 24           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[1]  ; B8    ; 8A       ; 32           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[20] ; F14   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[21] ; F15   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[22] ; F16   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[23] ; G8    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[24] ; G9    ; 8A       ; 16           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[25] ; G12   ; 8A       ; 14           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[26] ; G14   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[27] ; H7    ; 8A       ; 20           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[28] ; H12   ; 8A       ; 14           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[29] ; J9    ; 8A       ; 18           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[2]  ; B11   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[30] ; J10   ; 8A       ; 6            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[31] ; J12   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[3]  ; C7    ; 8A       ; 26           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[4]  ; C9    ; 8A       ; 32           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[5]  ; C10   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[6]  ; D7    ; 8A       ; 10           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[7]  ; D8    ; 8A       ; 14           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[8]  ; D10   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rdtdata[9]  ; E6    ; 8A       ; 8            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 40 / 80 ( 50 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 512        ; 8A       ; rst_n                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A3       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 492        ; 8A       ; rdtaddr[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A5       ; 490        ; 8A       ; rdtaddr[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 480        ; 8A       ; rdtaddr[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 476        ; 8A       ; finish                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 466        ; 8A       ; rdtaddr[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A11      ; 456        ; 8A       ; rdtaddr[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A23      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A29      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA28     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ; 272        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA30     ; 274        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB8      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB11     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB21     ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB25     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 273        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 275        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC9      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC13     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC14     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC22     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC24     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC26     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC27     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC29     ; 271        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AD7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD8      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD12     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD17     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD24     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD25     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD27     ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ; 267        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD29     ; 269        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE7      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE8      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE12     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE15     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE20     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE25     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 265        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE30     ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF6      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF18     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF23     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF25     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF26     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF28     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 261        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 263        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG5      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AG6      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG11     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG16     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH4      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH9      ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH14     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AH17     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH19     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH29     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ4      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ9      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ14     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ17     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ24     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK3      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK10     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK11     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK16     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK18     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK20     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK25     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK26     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B6       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 474        ; 8A       ; rdtdata[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ; 472        ; 8A       ; rdtdata[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B9       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 454        ; 8A       ; rdtdata[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B28      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B29      ; 355        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 482        ; 8A       ; rdtdata[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C9       ; 470        ; 8A       ; rdtdata[4]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 464        ; 8A       ; rdtdata[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C14      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C19      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C27      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C28      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 514        ; 8A       ; rdtdata[6]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ; 508        ; 8A       ; rdtdata[7]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 483        ; 8A       ; rdtdata[8]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D24      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D25      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D29      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 520        ; 8A       ; rdtdata[9]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ; 518        ; 8A       ; rdtdata[10]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ; 506        ; 8A       ; rdtdata[11]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 481        ; 8A       ; rdtdata[12]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 473        ; 8A       ; rdtdata[13]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; rdtdata[14]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 467        ; 8A       ; rdtdata[15]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 459        ; 8A       ; rdtdata[16]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E23      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E25      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E26      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E27      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E30      ; 339        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 528        ; 8A       ; rdtdata[17]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F8       ; 504        ; 8A       ; rdtdata[18]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F9       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; rdtdata[19]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 491        ; 8A       ; rdtdata[20]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 465        ; 8A       ; rdtdata[21]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 457        ; 8A       ; rdtdata[22]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F23      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 530        ; 8A       ; rdtdata[23]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ; 502        ; 8A       ; rdtdata[24]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G10      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G12      ; 507        ; 8A       ; rdtdata[25]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G14      ; 489        ; 8A       ; rdtdata[26]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G17      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G24      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G26      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G30      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 496        ; 8A       ; rdtdata[27]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 505        ; 8A       ; rdtdata[28]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H14      ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H27      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H29      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J9       ; 498        ; 8A       ; rdtdata[29]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 524        ; 8A       ; rdtdata[30]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J12      ; 523        ; 8A       ; rdtdata[31]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J23      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 371        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J27      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K7       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K16      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K25      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L11      ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L14      ; 469        ; 8A       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L15      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L16      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L19      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L20      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L21      ; 358        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L23      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ; 356        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M27      ; 305        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 307        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N12      ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N24      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N29      ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P12      ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P27      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P28      ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P29      ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R20      ; 340        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 326        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R25      ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 306        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R30      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T8       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 82         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 342        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T23      ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 278        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T27      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T28      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U11      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U21      ; 260        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U22      ; 262        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U24      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U26      ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 268        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 270        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U30      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V12      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V21      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V22      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V27      ; 264        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V29      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W22      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W27      ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ; 266        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W29      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y10      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y13      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y20      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y23      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y30      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; finish      ; Incomplete set of assignments ;
; rdtdata[0]  ; Incomplete set of assignments ;
; rdtdata[1]  ; Incomplete set of assignments ;
; rdtdata[2]  ; Incomplete set of assignments ;
; rdtdata[3]  ; Incomplete set of assignments ;
; rdtdata[4]  ; Incomplete set of assignments ;
; rdtdata[5]  ; Incomplete set of assignments ;
; rdtdata[6]  ; Incomplete set of assignments ;
; rdtdata[7]  ; Incomplete set of assignments ;
; rdtdata[8]  ; Incomplete set of assignments ;
; rdtdata[9]  ; Incomplete set of assignments ;
; rdtdata[10] ; Incomplete set of assignments ;
; rdtdata[11] ; Incomplete set of assignments ;
; rdtdata[12] ; Incomplete set of assignments ;
; rdtdata[13] ; Incomplete set of assignments ;
; rdtdata[14] ; Incomplete set of assignments ;
; rdtdata[15] ; Incomplete set of assignments ;
; rdtdata[16] ; Incomplete set of assignments ;
; rdtdata[17] ; Incomplete set of assignments ;
; rdtdata[18] ; Incomplete set of assignments ;
; rdtdata[19] ; Incomplete set of assignments ;
; rdtdata[20] ; Incomplete set of assignments ;
; rdtdata[21] ; Incomplete set of assignments ;
; rdtdata[22] ; Incomplete set of assignments ;
; rdtdata[23] ; Incomplete set of assignments ;
; rdtdata[24] ; Incomplete set of assignments ;
; rdtdata[25] ; Incomplete set of assignments ;
; rdtdata[26] ; Incomplete set of assignments ;
; rdtdata[27] ; Incomplete set of assignments ;
; rdtdata[28] ; Incomplete set of assignments ;
; rdtdata[29] ; Incomplete set of assignments ;
; rdtdata[30] ; Incomplete set of assignments ;
; rdtdata[31] ; Incomplete set of assignments ;
; rdtaddr[0]  ; Incomplete set of assignments ;
; rdtaddr[1]  ; Incomplete set of assignments ;
; rdtaddr[4]  ; Incomplete set of assignments ;
; rdtaddr[2]  ; Incomplete set of assignments ;
; rdtaddr[3]  ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; rst_n       ; Incomplete set of assignments ;
+-------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------+------------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                 ; Entity Name      ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------+------------------+--------------+
; |CPU_TOP_PIPELINE          ; 9727.1 (162.7)       ; 12234.3 (174.1)                  ; 2565.2 (16.9)                                     ; 58.0 (5.4)                       ; 0.0 (0.0)            ; 9208 (309)          ; 17978 (1)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 40   ; 0            ; |CPU_TOP_PIPELINE                   ; CPU_TOP_PIPELINE ; work         ;
;    |ALU:u_alu|             ; 273.7 (273.7)        ; 290.7 (290.7)                    ; 18.5 (18.5)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 385 (385)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|ALU:u_alu         ; ALU              ; work         ;
;    |ALUCTRL:u_aluctrl|     ; 7.0 (7.0)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|ALUCTRL:u_aluctrl ; ALUCTRL          ; work         ;
;    |CTRL:u_ctrl|           ; 4.4 (4.4)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|CTRL:u_ctrl       ; CTRL             ; work         ;
;    |DATAMEM:u_datamem|     ; 7984.8 (7984.8)      ; 10272.7 (10272.7)                ; 2323.8 (2323.8)                                   ; 36.0 (36.0)                      ; 0.0 (0.0)            ; 7158 (7158)         ; 16384 (16384)             ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|DATAMEM:u_datamem ; DATAMEM          ; work         ;
;    |EX_MEM:u_ex_mem|       ; 40.1 (40.1)          ; 53.0 (53.0)                      ; 16.8 (16.8)                                       ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 1 (1)               ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|EX_MEM:u_ex_mem   ; EX_MEM           ; work         ;
;    |FWDPU:u_fwdpu|         ; 8.0 (8.0)            ; 10.4 (10.4)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|FWDPU:u_fwdpu     ; FWDPU            ; work         ;
;    |HZDPU:u_hzdpu|         ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|HZDPU:u_hzdpu     ; HZDPU            ; work         ;
;    |ID_EX:u_id_ex|         ; 502.7 (502.7)        ; 548.3 (548.3)                    ; 50.9 (50.9)                                       ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 723 (723)           ; 166 (166)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|ID_EX:u_id_ex     ; ID_EX            ; work         ;
;    |IF_ID:u_if_id|         ; 20.9 (20.9)          ; 21.0 (21.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|IF_ID:u_if_id     ; IF_ID            ; work         ;
;    |INSTMEM:u_instmem|     ; 121.9 (121.9)        ; 135.0 (135.0)                    ; 13.1 (13.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (154)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|INSTMEM:u_instmem ; INSTMEM          ; work         ;
;    |MEM_WB:u_mwm_wb|       ; 28.2 (28.2)          ; 36.7 (36.7)                      ; 9.8 (9.8)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 105 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|MEM_WB:u_mwm_wb   ; MEM_WB           ; work         ;
;    |PC:u_pc|               ; 19.7 (19.7)          ; 19.7 (19.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|PC:u_pc           ; PC               ; work         ;
;    |RF:u_rf|               ; 551.1 (551.1)        ; 658.4 (658.4)                    ; 111.9 (111.9)                                     ; 4.6 (4.6)                        ; 0.0 (0.0)            ; 393 (393)           ; 1083 (1083)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_TOP_PIPELINE|RF:u_rf           ; RF               ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; finish      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtdata[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rdtaddr[0]  ; Input    ; -- ; --   ; (2)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rdtaddr[1]  ; Input    ; -- ; --   ; (1)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rdtaddr[4]  ; Input    ; -- ; --   ; (4)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rdtaddr[2]  ; Input    ; -- ; (2)  ; (4)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rdtaddr[3]  ; Input    ; -- ; --   ; (1)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst_n       ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; rdtaddr[0]                     ;                   ;         ;
;      - RF:u_rf|rdtdata[0]~0    ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~6    ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~7    ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~8    ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~9    ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~12   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~17   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~18   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~19   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~20   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~23   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~28   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~29   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~30   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~31   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~34   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~39   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~40   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~41   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~42   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~45   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~50   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~51   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~52   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~53   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~56   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~61   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~62   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~63   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~64   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~67   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~72   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~73   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~74   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~75   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[7]~78   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[7]~83   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[7]~84   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[7]~85   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[7]~86   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~89   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~94   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~95   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~96   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~97   ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[9]~100  ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[9]~105  ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[9]~106  ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[9]~107  ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[9]~108  ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~111 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~116 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~117 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~118 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~119 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~122 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~127 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~128 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~129 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~130 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~133 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~138 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~139 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~140 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~141 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~144 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~149 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~150 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~151 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~152 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~155 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~160 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~161 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~162 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~163 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~166 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~171 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~172 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~173 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~174 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~177 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~182 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~183 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~184 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~185 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~188 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~193 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~194 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~195 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~196 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~199 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~204 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~205 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~206 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~207 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~210 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~215 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~216 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~217 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~218 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~221 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~226 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~227 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~228 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~229 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~232 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~237 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~238 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~239 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~240 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~243 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~248 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~249 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~250 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~251 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[23]~254 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[23]~259 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[23]~260 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[23]~261 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[23]~262 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[24]~265 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[24]~270 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[24]~271 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[24]~272 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[24]~273 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[25]~276 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[25]~281 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[25]~282 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[25]~283 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[25]~284 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~287 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~292 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~293 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~294 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~295 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[27]~298 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[27]~303 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[27]~304 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[27]~305 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[27]~306 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~309 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~314 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~315 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~316 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~317 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~320 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~325 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~326 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~327 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~328 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~331 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~336 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~337 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~338 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~339 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~342 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~347 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~348 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~349 ; 1                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~350 ; 1                 ; 2       ;
; rdtaddr[1]                     ;                   ;         ;
;      - RF:u_rf|rdtdata[0]~0    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~6    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~7    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~8    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~9    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~12   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~17   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~18   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~19   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~20   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~23   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~28   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~29   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~30   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~31   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~34   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~39   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~40   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~41   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~42   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~45   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~50   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~51   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~52   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~53   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~56   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~61   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~62   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~63   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~64   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~67   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~72   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~73   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~74   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~75   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~78   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~83   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~84   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~85   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~86   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~89   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~94   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~95   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~96   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~97   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~100  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~105  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~106  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~107  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~108  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~111 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~116 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~117 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~118 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~119 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~122 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~127 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~128 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~129 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~130 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~133 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~138 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~139 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~140 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~141 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~144 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~149 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~150 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~151 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~152 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~155 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~160 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~161 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~162 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~163 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~166 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~171 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~172 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~173 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~174 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~177 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~182 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~183 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~184 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~185 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~188 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~193 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~194 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~195 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~196 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~199 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~204 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~205 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~206 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~207 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~210 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~215 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~216 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~217 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~218 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~221 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~226 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~227 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~228 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~229 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~232 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~237 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~238 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~239 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~240 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~243 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~248 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~249 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~250 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~251 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~254 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~259 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~260 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~261 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~262 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~265 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~270 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~271 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~272 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~273 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~276 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~281 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~282 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~283 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~284 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~287 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~292 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~293 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~294 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~295 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~298 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~303 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~304 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~305 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~306 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~309 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~314 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~315 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~316 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~317 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~320 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~325 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~326 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~327 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~328 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~331 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~336 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~337 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~338 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~339 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~342 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~347 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~348 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~349 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~350 ; 1                 ; 1       ;
; rdtaddr[4]                     ;                   ;         ;
;      - RF:u_rf|rdtdata[0]~1    ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[0]~11   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[1]~22   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[2]~33   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[3]~44   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[4]~55   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[5]~66   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[6]~77   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[7]~88   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[8]~99   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[9]~110  ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[10]~121 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[11]~132 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[12]~143 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[13]~154 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[14]~165 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[15]~176 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[16]~187 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[17]~198 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[18]~209 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[19]~220 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[20]~231 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[21]~242 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[22]~253 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[23]~264 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[24]~275 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[25]~286 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[26]~297 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[27]~308 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[28]~319 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[29]~330 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[30]~341 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[31]~352 ; 1                 ; 4       ;
; rdtaddr[2]                     ;                   ;         ;
;      - RF:u_rf|rdtdata[0]~1    ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~2    ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~3    ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~4    ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~5    ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[0]~10   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~13   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~14   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~15   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~16   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[1]~21   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~24   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~25   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~26   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~27   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[2]~32   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~35   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~36   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~37   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~38   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[3]~43   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~46   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[4]~47   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~48   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~49   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[4]~54   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~57   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~58   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~59   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~60   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[5]~65   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~68   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[6]~69   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~70   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~71   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[6]~76   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[7]~79   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[7]~80   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[7]~81   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[7]~82   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[7]~87   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~90   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~91   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~92   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~93   ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[8]~98   ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[9]~101  ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[9]~102  ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[9]~103  ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[9]~104  ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[9]~109  ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[10]~112 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~113 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~114 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~115 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[10]~120 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~123 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[11]~124 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~125 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~126 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[11]~131 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[12]~134 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~135 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~136 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~137 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[12]~142 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[13]~145 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~146 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~147 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~148 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[13]~153 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~156 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~157 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~158 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~159 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[14]~164 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~167 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~168 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~169 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[15]~170 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[15]~175 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~178 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~179 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~180 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~181 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[16]~186 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~189 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~190 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~191 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~192 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[17]~197 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~200 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~201 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[18]~202 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~203 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[18]~208 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~211 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~212 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~213 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~214 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[19]~219 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~222 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~223 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~224 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~225 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[20]~230 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~233 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~234 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~235 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~236 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[21]~241 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~244 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~245 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~246 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~247 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[22]~252 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[23]~255 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[23]~256 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[23]~257 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[23]~258 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[23]~263 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[24]~266 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[24]~267 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[24]~268 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[24]~269 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[24]~274 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[25]~277 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[25]~278 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[25]~279 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[25]~280 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[25]~285 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~288 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~289 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[26]~290 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~291 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[26]~296 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[27]~299 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[27]~300 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[27]~301 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[27]~302 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[27]~307 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[28]~310 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~311 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~312 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~313 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[28]~318 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~321 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~322 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~323 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~324 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[29]~329 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~332 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~333 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~334 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~335 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[30]~340 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~343 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~344 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~345 ; 1                 ; 4       ;
;      - RF:u_rf|rdtdata[31]~346 ; 0                 ; 2       ;
;      - RF:u_rf|rdtdata[31]~351 ; 0                 ; 2       ;
; rdtaddr[3]                     ;                   ;         ;
;      - RF:u_rf|rdtdata[0]~1    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~2    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~3    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~4    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~5    ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[0]~10   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~13   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~14   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~15   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~16   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[1]~21   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~24   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~25   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~26   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~27   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[2]~32   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~35   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~36   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~37   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~38   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[3]~43   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~46   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~47   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~48   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~49   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[4]~54   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~57   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~58   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~59   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~60   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[5]~65   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~68   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~69   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~70   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~71   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[6]~76   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~79   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~80   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~81   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~82   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[7]~87   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~90   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~91   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~92   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~93   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[8]~98   ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~101  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~102  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~103  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~104  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[9]~109  ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~112 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~113 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~114 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~115 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[10]~120 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~123 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~124 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~125 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~126 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[11]~131 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~134 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~135 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~136 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~137 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[12]~142 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~145 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~146 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~147 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~148 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[13]~153 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~156 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~157 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~158 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~159 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[14]~164 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~167 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~168 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~169 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~170 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[15]~175 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~178 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~179 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~180 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~181 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[16]~186 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~189 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~190 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~191 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~192 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[17]~197 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~200 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~201 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~202 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~203 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[18]~208 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~211 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~212 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~213 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~214 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[19]~219 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~222 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~223 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~224 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~225 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[20]~230 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~233 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~234 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~235 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~236 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[21]~241 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~244 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~245 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~246 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~247 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[22]~252 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~255 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~256 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~257 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~258 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[23]~263 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~266 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~267 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~268 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~269 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[24]~274 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~277 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~278 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~279 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~280 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[25]~285 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~288 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~289 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~290 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~291 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[26]~296 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~299 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~300 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~301 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~302 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[27]~307 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~310 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~311 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~312 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~313 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[28]~318 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~321 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~322 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~323 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~324 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[29]~329 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~332 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~333 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~334 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~335 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[30]~340 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~343 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~344 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~345 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~346 ; 1                 ; 1       ;
;      - RF:u_rf|rdtdata[31]~351 ; 1                 ; 1       ;
; clk                            ;                   ;         ;
; rst_n                          ;                   ;         ;
;      - rst_n~inputCLKENA0      ; 0                 ; 7       ;
+--------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+---------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; DATAMEM:u_datamem|RAM~19362     ; LABCELL_X29_Y40_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19364     ; MLABCELL_X34_Y40_N33 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19366     ; LABCELL_X36_Y40_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19368     ; LABCELL_X29_Y40_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19370     ; MLABCELL_X34_Y40_N39 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19371     ; MLABCELL_X34_Y40_N42 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19372     ; MLABCELL_X34_Y40_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19373     ; MLABCELL_X34_Y40_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19375     ; LABCELL_X29_Y40_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19377     ; LABCELL_X29_Y40_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19379     ; LABCELL_X36_Y40_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19381     ; MLABCELL_X34_Y40_N3  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19382     ; LABCELL_X29_Y40_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19383     ; MLABCELL_X34_Y40_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19384     ; MLABCELL_X34_Y40_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19385     ; MLABCELL_X34_Y40_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19387     ; LABCELL_X29_Y40_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19389     ; LABCELL_X35_Y41_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19391     ; LABCELL_X29_Y40_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19393     ; LABCELL_X29_Y40_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19394     ; LABCELL_X24_Y42_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19395     ; MLABCELL_X34_Y40_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19396     ; LABCELL_X36_Y41_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19397     ; MLABCELL_X34_Y40_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19399     ; LABCELL_X29_Y40_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19401     ; LABCELL_X29_Y40_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19403     ; LABCELL_X29_Y40_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19405     ; MLABCELL_X28_Y42_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19406     ; LABCELL_X36_Y41_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19407     ; MLABCELL_X34_Y40_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19408     ; MLABCELL_X34_Y40_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19409     ; LABCELL_X33_Y43_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19411     ; MLABCELL_X25_Y40_N48 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19413     ; MLABCELL_X25_Y40_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19415     ; LABCELL_X36_Y40_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19417     ; LABCELL_X29_Y40_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19418     ; MLABCELL_X34_Y40_N36 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19419     ; MLABCELL_X34_Y40_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19420     ; MLABCELL_X28_Y40_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19421     ; LABCELL_X24_Y33_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19423     ; LABCELL_X29_Y40_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19425     ; LABCELL_X29_Y40_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19427     ; MLABCELL_X25_Y40_N33 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19429     ; LABCELL_X33_Y38_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19430     ; MLABCELL_X34_Y40_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19431     ; LABCELL_X35_Y44_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19432     ; LABCELL_X31_Y44_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19433     ; MLABCELL_X34_Y40_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19435     ; LABCELL_X29_Y40_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19436     ; MLABCELL_X34_Y40_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19438     ; MLABCELL_X25_Y34_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19439     ; LABCELL_X36_Y41_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19441     ; LABCELL_X31_Y44_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19442     ; LABCELL_X37_Y42_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19444     ; LABCELL_X35_Y41_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19445     ; LABCELL_X36_Y41_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19447     ; MLABCELL_X39_Y35_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19448     ; MLABCELL_X34_Y40_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19450     ; MLABCELL_X34_Y40_N48 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19451     ; LABCELL_X36_Y41_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19453     ; LABCELL_X29_Y40_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19454     ; LABCELL_X24_Y33_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19456     ; LABCELL_X30_Y42_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19457     ; MLABCELL_X34_Y43_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19459     ; LABCELL_X42_Y65_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19460     ; LABCELL_X37_Y60_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19461     ; LABCELL_X50_Y61_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19462     ; LABCELL_X46_Y58_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19464     ; LABCELL_X36_Y56_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19465     ; LABCELL_X45_Y58_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19466     ; LABCELL_X46_Y58_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19467     ; MLABCELL_X39_Y63_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19468     ; LABCELL_X42_Y65_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19469     ; LABCELL_X42_Y62_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19470     ; LABCELL_X42_Y65_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19471     ; LABCELL_X42_Y65_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19472     ; LABCELL_X55_Y65_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19473     ; MLABCELL_X52_Y60_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19474     ; LABCELL_X42_Y65_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19475     ; LABCELL_X42_Y65_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19476     ; LABCELL_X45_Y63_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19477     ; LABCELL_X36_Y56_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19478     ; MLABCELL_X52_Y66_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19479     ; LABCELL_X45_Y58_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19480     ; LABCELL_X46_Y65_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19481     ; MLABCELL_X52_Y60_N48 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19482     ; LABCELL_X50_Y64_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19483     ; LABCELL_X50_Y63_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19484     ; LABCELL_X35_Y59_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19485     ; LABCELL_X45_Y58_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19486     ; LABCELL_X36_Y62_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19487     ; LABCELL_X45_Y58_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19488     ; LABCELL_X42_Y61_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19489     ; LABCELL_X45_Y58_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19490     ; MLABCELL_X39_Y65_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19491     ; LABCELL_X37_Y65_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19492     ; MLABCELL_X39_Y66_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19493     ; LABCELL_X50_Y59_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19494     ; LABCELL_X43_Y60_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19495     ; LABCELL_X42_Y62_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19496     ; LABCELL_X36_Y64_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19497     ; MLABCELL_X52_Y60_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19498     ; MLABCELL_X52_Y60_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19499     ; LABCELL_X40_Y56_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19500     ; LABCELL_X56_Y64_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19501     ; LABCELL_X37_Y60_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19502     ; LABCELL_X42_Y61_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19503     ; LABCELL_X42_Y61_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19504     ; LABCELL_X43_Y58_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19505     ; LABCELL_X46_Y59_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19506     ; LABCELL_X45_Y58_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19507     ; LABCELL_X45_Y58_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19508     ; MLABCELL_X47_Y64_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19509     ; MLABCELL_X39_Y62_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19510     ; MLABCELL_X39_Y66_N33 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19511     ; MLABCELL_X39_Y62_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19512     ; MLABCELL_X47_Y64_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19513     ; LABCELL_X45_Y58_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19514     ; LABCELL_X45_Y59_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19515     ; LABCELL_X45_Y59_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19516     ; MLABCELL_X47_Y64_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19517     ; LABCELL_X45_Y60_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19518     ; LABCELL_X42_Y62_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19519     ; LABCELL_X42_Y61_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19520     ; MLABCELL_X47_Y64_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19521     ; MLABCELL_X52_Y60_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19522     ; MLABCELL_X34_Y59_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19523     ; LABCELL_X37_Y58_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19525     ; MLABCELL_X25_Y46_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19526     ; LABCELL_X24_Y42_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19527     ; LABCELL_X23_Y45_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19528     ; MLABCELL_X21_Y42_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19530     ; MLABCELL_X15_Y43_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19531     ; LABCELL_X24_Y42_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19532     ; LABCELL_X22_Y42_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19533     ; MLABCELL_X15_Y43_N39 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19534     ; MLABCELL_X21_Y42_N48 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19535     ; MLABCELL_X21_Y42_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19536     ; MLABCELL_X21_Y42_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19537     ; LABCELL_X24_Y40_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19538     ; MLABCELL_X15_Y43_N48 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19539     ; MLABCELL_X15_Y43_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19540     ; LABCELL_X19_Y35_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19541     ; LABCELL_X19_Y44_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19542     ; LABCELL_X24_Y42_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19543     ; LABCELL_X24_Y42_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19544     ; LABCELL_X24_Y42_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19545     ; MLABCELL_X21_Y42_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19546     ; LABCELL_X18_Y40_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19547     ; MLABCELL_X15_Y43_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19548     ; LABCELL_X10_Y37_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19549     ; MLABCELL_X15_Y43_N36 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19550     ; MLABCELL_X21_Y46_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19551     ; MLABCELL_X21_Y42_N39 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19552     ; LABCELL_X17_Y38_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19553     ; MLABCELL_X21_Y42_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19554     ; MLABCELL_X15_Y43_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19555     ; MLABCELL_X15_Y43_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19556     ; LABCELL_X18_Y40_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19557     ; LABCELL_X22_Y42_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19558     ; MLABCELL_X21_Y45_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19559     ; MLABCELL_X21_Y42_N42 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19560     ; LABCELL_X22_Y45_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19561     ; MLABCELL_X21_Y42_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19562     ; MLABCELL_X15_Y43_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19563     ; LABCELL_X19_Y46_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19564     ; MLABCELL_X15_Y43_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19565     ; MLABCELL_X15_Y43_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19566     ; MLABCELL_X21_Y42_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19567     ; LABCELL_X24_Y42_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19568     ; MLABCELL_X25_Y41_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19569     ; LABCELL_X24_Y42_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19570     ; LABCELL_X22_Y35_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19571     ; LABCELL_X23_Y45_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19572     ; MLABCELL_X21_Y46_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19573     ; LABCELL_X22_Y46_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19574     ; LABCELL_X24_Y42_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19575     ; LABCELL_X10_Y40_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19576     ; MLABCELL_X25_Y41_N36 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19577     ; MLABCELL_X21_Y42_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19578     ; MLABCELL_X15_Y43_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19579     ; LABCELL_X18_Y45_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19580     ; LABCELL_X18_Y45_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19581     ; LABCELL_X18_Y45_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19582     ; LABCELL_X22_Y45_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19583     ; MLABCELL_X21_Y42_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19584     ; MLABCELL_X25_Y41_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19585     ; MLABCELL_X21_Y42_N36 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19586     ; MLABCELL_X15_Y43_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19587     ; MLABCELL_X15_Y43_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19588     ; MLABCELL_X15_Y43_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19589     ; LABCELL_X22_Y46_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19675     ; LABCELL_X18_Y50_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19676     ; LABCELL_X13_Y48_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19677     ; LABCELL_X13_Y48_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19678     ; MLABCELL_X21_Y52_N33 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19680     ; LABCELL_X24_Y48_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19681     ; MLABCELL_X15_Y50_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19682     ; LABCELL_X10_Y48_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19683     ; MLABCELL_X15_Y58_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19684     ; LABCELL_X13_Y48_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19685     ; LABCELL_X33_Y52_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19686     ; MLABCELL_X25_Y50_N42 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19687     ; MLABCELL_X25_Y50_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19688     ; LABCELL_X19_Y50_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19689     ; LABCELL_X33_Y52_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19690     ; LABCELL_X22_Y52_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19691     ; LABCELL_X19_Y51_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19692     ; MLABCELL_X21_Y52_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19693     ; LABCELL_X13_Y48_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19694     ; LABCELL_X16_Y52_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19695     ; LABCELL_X16_Y52_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19696     ; MLABCELL_X21_Y45_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19697     ; LABCELL_X19_Y50_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19698     ; LABCELL_X30_Y49_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19699     ; LABCELL_X19_Y50_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19700     ; LABCELL_X16_Y50_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19701     ; MLABCELL_X21_Y54_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19702     ; LABCELL_X18_Y45_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19703     ; LABCELL_X16_Y52_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19704     ; MLABCELL_X21_Y52_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19705     ; LABCELL_X13_Y53_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19706     ; MLABCELL_X21_Y52_N3  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19707     ; LABCELL_X19_Y50_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19708     ; MLABCELL_X15_Y58_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19709     ; MLABCELL_X15_Y58_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19710     ; MLABCELL_X21_Y52_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19711     ; LABCELL_X18_Y45_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19712     ; MLABCELL_X15_Y58_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19713     ; LABCELL_X19_Y51_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19714     ; LABCELL_X19_Y50_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19715     ; LABCELL_X19_Y50_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19716     ; MLABCELL_X15_Y58_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19717     ; LABCELL_X33_Y52_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19718     ; MLABCELL_X21_Y52_N39 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19719     ; LABCELL_X23_Y50_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19720     ; LABCELL_X18_Y55_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19721     ; LABCELL_X33_Y52_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19722     ; LABCELL_X19_Y50_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19723     ; LABCELL_X24_Y52_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19724     ; LABCELL_X16_Y50_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19725     ; MLABCELL_X21_Y55_N39 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19726     ; MLABCELL_X21_Y52_N42 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19727     ; MLABCELL_X21_Y52_N36 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19728     ; LABCELL_X10_Y48_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19729     ; LABCELL_X19_Y50_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19730     ; LABCELL_X12_Y58_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19731     ; LABCELL_X19_Y50_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19732     ; LABCELL_X16_Y50_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19733     ; LABCELL_X18_Y50_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19734     ; MLABCELL_X21_Y52_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19735     ; LABCELL_X18_Y50_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19736     ; MLABCELL_X28_Y51_N3  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19737     ; MLABCELL_X28_Y51_N36 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19738     ; LABCELL_X16_Y52_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~19739     ; MLABCELL_X28_Y51_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22345     ; LABCELL_X51_Y43_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22346     ; LABCELL_X46_Y41_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22347     ; LABCELL_X53_Y36_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22348     ; MLABCELL_X39_Y41_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22350     ; LABCELL_X51_Y43_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22351     ; LABCELL_X35_Y46_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22352     ; LABCELL_X51_Y43_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22353     ; LABCELL_X46_Y37_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22354     ; LABCELL_X50_Y43_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22355     ; LABCELL_X46_Y41_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22356     ; LABCELL_X53_Y36_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22357     ; LABCELL_X42_Y42_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22358     ; LABCELL_X37_Y43_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22359     ; LABCELL_X43_Y50_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22360     ; MLABCELL_X47_Y39_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22361     ; LABCELL_X42_Y42_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22362     ; LABCELL_X48_Y44_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22363     ; LABCELL_X50_Y47_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22364     ; LABCELL_X48_Y44_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22365     ; LABCELL_X50_Y43_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22366     ; LABCELL_X51_Y43_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22367     ; LABCELL_X50_Y47_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22368     ; LABCELL_X51_Y43_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22369     ; LABCELL_X35_Y46_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22370     ; LABCELL_X48_Y44_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22371     ; LABCELL_X35_Y46_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22372     ; LABCELL_X50_Y43_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22373     ; LABCELL_X50_Y47_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22374     ; LABCELL_X51_Y45_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22375     ; LABCELL_X35_Y46_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22376     ; MLABCELL_X52_Y39_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22377     ; LABCELL_X50_Y47_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22378     ; LABCELL_X48_Y38_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22379     ; LABCELL_X51_Y49_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22380     ; LABCELL_X50_Y43_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22381     ; LABCELL_X35_Y46_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22382     ; LABCELL_X48_Y38_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22383     ; LABCELL_X50_Y47_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22384     ; LABCELL_X50_Y45_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22385     ; LABCELL_X35_Y46_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22386     ; LABCELL_X50_Y47_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22387     ; LABCELL_X46_Y41_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22388     ; MLABCELL_X47_Y38_N33 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22389     ; LABCELL_X50_Y47_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22390     ; LABCELL_X37_Y44_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22391     ; LABCELL_X35_Y46_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22392     ; MLABCELL_X39_Y42_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22393     ; LABCELL_X37_Y43_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22394     ; LABCELL_X50_Y43_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22395     ; LABCELL_X37_Y44_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22396     ; LABCELL_X50_Y47_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22397     ; LABCELL_X48_Y42_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22398     ; LABCELL_X33_Y48_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22399     ; LABCELL_X35_Y46_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22400     ; LABCELL_X35_Y46_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22401     ; LABCELL_X35_Y46_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22402     ; LABCELL_X50_Y43_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22403     ; MLABCELL_X39_Y42_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22404     ; LABCELL_X50_Y47_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22405     ; LABCELL_X35_Y46_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22406     ; LABCELL_X37_Y45_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22407     ; MLABCELL_X39_Y40_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22408     ; LABCELL_X35_Y46_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22409     ; LABCELL_X35_Y46_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22411     ; LABCELL_X70_Y61_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22412     ; LABCELL_X60_Y59_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22413     ; LABCELL_X70_Y61_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22414     ; LABCELL_X68_Y54_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22416     ; LABCELL_X55_Y59_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22417     ; LABCELL_X63_Y59_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22418     ; LABCELL_X60_Y55_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22419     ; LABCELL_X68_Y61_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22420     ; MLABCELL_X59_Y57_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22421     ; LABCELL_X70_Y61_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22422     ; LABCELL_X62_Y57_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22423     ; LABCELL_X51_Y58_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22424     ; LABCELL_X63_Y59_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22425     ; LABCELL_X63_Y59_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22426     ; LABCELL_X63_Y59_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22427     ; LABCELL_X68_Y55_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22428     ; LABCELL_X66_Y60_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22429     ; MLABCELL_X65_Y59_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22430     ; LABCELL_X51_Y58_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22431     ; LABCELL_X51_Y58_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22432     ; LABCELL_X63_Y59_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22433     ; LABCELL_X60_Y59_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22434     ; LABCELL_X63_Y59_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22435     ; LABCELL_X63_Y59_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22436     ; MLABCELL_X59_Y57_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22437     ; LABCELL_X70_Y61_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22438     ; MLABCELL_X65_Y59_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22439     ; LABCELL_X51_Y58_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22440     ; LABCELL_X64_Y62_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22441     ; LABCELL_X64_Y62_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22442     ; LABCELL_X68_Y56_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22443     ; LABCELL_X63_Y59_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22444     ; LABCELL_X70_Y61_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22445     ; MLABCELL_X52_Y55_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22446     ; LABCELL_X51_Y58_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22447     ; LABCELL_X51_Y58_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22448     ; LABCELL_X63_Y59_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22449     ; LABCELL_X63_Y59_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22450     ; MLABCELL_X59_Y58_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22451     ; LABCELL_X63_Y59_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22452     ; MLABCELL_X52_Y55_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22453     ; MLABCELL_X52_Y55_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22454     ; LABCELL_X70_Y61_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22455     ; LABCELL_X51_Y58_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22456     ; LABCELL_X63_Y59_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22457     ; LABCELL_X60_Y63_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22458     ; MLABCELL_X59_Y61_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22459     ; LABCELL_X63_Y59_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22460     ; LABCELL_X56_Y58_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22461     ; LABCELL_X62_Y63_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22462     ; LABCELL_X70_Y56_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22463     ; LABCELL_X63_Y59_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22464     ; LABCELL_X70_Y61_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22465     ; LABCELL_X67_Y56_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22466     ; LABCELL_X51_Y58_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22467     ; MLABCELL_X59_Y58_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22468     ; LABCELL_X70_Y61_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22469     ; LABCELL_X63_Y59_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22470     ; LABCELL_X55_Y59_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22471     ; LABCELL_X63_Y59_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22472     ; LABCELL_X70_Y61_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22473     ; LABCELL_X60_Y58_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22474     ; LABCELL_X51_Y58_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22475     ; LABCELL_X63_Y59_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22477     ; MLABCELL_X47_Y41_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22479     ; LABCELL_X71_Y39_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22480     ; LABCELL_X71_Y43_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22481     ; LABCELL_X62_Y36_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22482     ; LABCELL_X55_Y38_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22483     ; LABCELL_X71_Y43_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22484     ; LABCELL_X71_Y43_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22485     ; LABCELL_X71_Y43_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22486     ; MLABCELL_X52_Y40_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22487     ; LABCELL_X62_Y36_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22488     ; LABCELL_X67_Y48_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22489     ; LABCELL_X67_Y44_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22490     ; LABCELL_X71_Y43_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22491     ; LABCELL_X61_Y39_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22492     ; LABCELL_X71_Y43_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22493     ; LABCELL_X71_Y43_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22494     ; LABCELL_X62_Y36_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22495     ; LABCELL_X55_Y38_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22496     ; LABCELL_X63_Y47_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22497     ; LABCELL_X62_Y46_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22498     ; LABCELL_X62_Y36_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22499     ; LABCELL_X55_Y38_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22500     ; MLABCELL_X52_Y44_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22501     ; LABCELL_X61_Y39_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22502     ; MLABCELL_X59_Y43_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22503     ; LABCELL_X64_Y43_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22504     ; LABCELL_X64_Y42_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22505     ; MLABCELL_X72_Y43_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22506     ; MLABCELL_X59_Y43_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22507     ; LABCELL_X71_Y39_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22508     ; MLABCELL_X72_Y43_N39 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22509     ; MLABCELL_X72_Y43_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22510     ; LABCELL_X53_Y36_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22511     ; LABCELL_X60_Y38_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22512     ; LABCELL_X71_Y43_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22513     ; LABCELL_X66_Y38_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22514     ; LABCELL_X68_Y38_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22515     ; LABCELL_X55_Y38_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22516     ; LABCELL_X71_Y43_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22517     ; LABCELL_X68_Y46_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22518     ; LABCELL_X71_Y43_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22519     ; LABCELL_X61_Y39_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22520     ; LABCELL_X57_Y48_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22521     ; LABCELL_X67_Y44_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22522     ; LABCELL_X53_Y47_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22523     ; LABCELL_X64_Y38_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22524     ; MLABCELL_X65_Y46_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22525     ; MLABCELL_X59_Y43_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22526     ; LABCELL_X63_Y36_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22527     ; LABCELL_X71_Y43_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22528     ; MLABCELL_X59_Y43_N48 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22529     ; MLABCELL_X59_Y43_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22530     ; LABCELL_X63_Y36_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22531     ; LABCELL_X71_Y56_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22532     ; MLABCELL_X59_Y43_N3  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22533     ; MLABCELL_X59_Y43_N36 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22534     ; LABCELL_X71_Y43_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22535     ; MLABCELL_X59_Y43_N45 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22536     ; MLABCELL_X59_Y43_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22537     ; MLABCELL_X59_Y43_N42 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22538     ; LABCELL_X63_Y37_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22539     ; MLABCELL_X59_Y43_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22540     ; MLABCELL_X65_Y45_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22541     ; MLABCELL_X59_Y43_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22543     ; LABCELL_X60_Y48_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22544     ; LABCELL_X48_Y54_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22545     ; MLABCELL_X65_Y50_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22546     ; MLABCELL_X65_Y50_N3  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22548     ; MLABCELL_X78_Y49_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22549     ; LABCELL_X60_Y48_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22550     ; MLABCELL_X47_Y52_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22551     ; LABCELL_X60_Y48_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22552     ; LABCELL_X62_Y51_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22553     ; LABCELL_X61_Y49_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22554     ; LABCELL_X51_Y49_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22555     ; MLABCELL_X65_Y50_N27 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22556     ; LABCELL_X62_Y52_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22557     ; LABCELL_X62_Y52_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22558     ; LABCELL_X68_Y48_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22559     ; LABCELL_X70_Y50_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22560     ; LABCELL_X60_Y52_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22561     ; LABCELL_X61_Y49_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22562     ; LABCELL_X60_Y52_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22563     ; LABCELL_X62_Y51_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22564     ; LABCELL_X60_Y48_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22565     ; LABCELL_X60_Y48_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22566     ; LABCELL_X60_Y48_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22567     ; LABCELL_X56_Y49_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22568     ; LABCELL_X62_Y51_N48  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22569     ; LABCELL_X62_Y51_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22570     ; LABCELL_X61_Y49_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22571     ; LABCELL_X61_Y49_N33  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22572     ; LABCELL_X68_Y46_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22573     ; LABCELL_X62_Y52_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22574     ; MLABCELL_X59_Y43_N39 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22575     ; LABCELL_X60_Y48_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22576     ; MLABCELL_X65_Y50_N39 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22577     ; MLABCELL_X65_Y50_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22578     ; LABCELL_X48_Y54_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22579     ; LABCELL_X60_Y52_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22580     ; LABCELL_X60_Y48_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22581     ; MLABCELL_X72_Y48_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22582     ; LABCELL_X70_Y48_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22583     ; LABCELL_X61_Y50_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22584     ; MLABCELL_X65_Y50_N48 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22585     ; MLABCELL_X59_Y53_N42 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22586     ; LABCELL_X48_Y50_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22587     ; LABCELL_X66_Y53_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22588     ; LABCELL_X60_Y48_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22589     ; MLABCELL_X72_Y48_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22590     ; LABCELL_X60_Y48_N27  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22591     ; LABCELL_X70_Y50_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22592     ; MLABCELL_X65_Y50_N36 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22593     ; MLABCELL_X65_Y50_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22594     ; LABCELL_X67_Y51_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22595     ; LABCELL_X56_Y51_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22596     ; LABCELL_X70_Y45_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22597     ; MLABCELL_X59_Y51_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22598     ; MLABCELL_X65_Y50_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22599     ; LABCELL_X74_Y48_N21  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22600     ; MLABCELL_X65_Y50_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22601     ; LABCELL_X70_Y45_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22602     ; MLABCELL_X65_Y50_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22603     ; LABCELL_X60_Y48_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22604     ; LABCELL_X60_Y52_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22605     ; MLABCELL_X59_Y43_N51 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22606     ; LABCELL_X61_Y49_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DATAMEM:u_datamem|RAM~22607     ; LABCELL_X67_Y49_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FWDPU:u_fwdpu|hzdlu~0           ; MLABCELL_X25_Y60_N12 ; 387     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; HZDPU:u_hzdpu|flush[0]~1        ; LABCELL_X30_Y56_N0   ; 33      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; HZDPU:u_hzdpu|flush[1]~0        ; MLABCELL_X25_Y56_N30 ; 49      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ID_EX:u_id_ex|inner_reg[116]~11 ; LABCELL_X27_Y58_N6   ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ID_EX:u_id_ex|inner_reg[154]~23 ; LABCELL_X30_Y58_N30  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ID_EX:u_id_ex|inner_reg[165]    ; FF_X31_Y58_N38       ; 65      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~11             ; MLABCELL_X21_Y56_N24 ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~12             ; LABCELL_X22_Y59_N39  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~13             ; LABCELL_X22_Y60_N18  ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~14             ; MLABCELL_X21_Y56_N3  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~15             ; LABCELL_X22_Y56_N36  ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~16             ; LABCELL_X22_Y56_N12  ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~17             ; LABCELL_X22_Y56_N39  ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~18             ; LABCELL_X22_Y56_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~19             ; MLABCELL_X21_Y56_N36 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~2              ; LABCELL_X22_Y56_N27  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~20             ; MLABCELL_X21_Y56_N18 ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~21             ; LABCELL_X23_Y60_N24  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~22             ; MLABCELL_X21_Y56_N15 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~23             ; LABCELL_X23_Y60_N30  ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~24             ; LABCELL_X23_Y60_N33  ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~25             ; LABCELL_X22_Y56_N48  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~26             ; LABCELL_X22_Y56_N51  ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~27             ; MLABCELL_X21_Y56_N48 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~28             ; MLABCELL_X21_Y56_N39 ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~29             ; LABCELL_X24_Y62_N21  ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~30             ; MLABCELL_X21_Y56_N27 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~31             ; MLABCELL_X21_Y56_N51 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~32             ; LABCELL_X23_Y56_N6   ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~33             ; LABCELL_X24_Y62_N45  ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~34             ; MLABCELL_X21_Y56_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~35             ; LABCELL_X24_Y62_N24  ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~36             ; LABCELL_X22_Y56_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~37             ; MLABCELL_X21_Y56_N33 ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~4              ; MLABCELL_X21_Y56_N42 ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~6              ; LABCELL_X24_Y62_N42  ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RF:u_rf|Decoder0~8              ; MLABCELL_X21_Y56_N6  ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                             ; PIN_L14              ; 17978   ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; rst_n                           ; PIN_A2               ; 1594    ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_L14  ; 17978   ; Global Clock         ; GCLK12           ; --                        ;
; rst_n ; PIN_A2   ; 1594    ; Global Clock         ; GCLK0            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------+
; Non-Global High Fan-Out Signals          ;
+--------------------------------+---------+
; Name                           ; Fan-Out ;
+--------------------------------+---------+
; EX_MEM:u_ex_mem|inner_reg[73]  ; 1830    ;
; EX_MEM:u_ex_mem|inner_reg[72]  ; 1830    ;
; EX_MEM:u_ex_mem|inner_reg[71]  ; 1830    ;
; EX_MEM:u_ex_mem|inner_reg[75]  ; 1827    ;
; EX_MEM:u_ex_mem|inner_reg[74]  ; 1827    ;
; EX_MEM:u_ex_mem|inner_reg[76]  ; 1802    ;
; EX_MEM:u_ex_mem|inner_reg[137] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[132] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[131] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[130] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[129] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[127] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[126] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[125] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[124] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[123] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[122] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[121] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[120] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[119] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[118] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[117] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[116] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[115] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[114] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[113] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[112] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[111] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[110] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[109] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[108] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[107] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[106] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[105] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[104] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[103] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[102] ; 512     ;
; EX_MEM:u_ex_mem|inner_reg[101] ; 512     ;
+--------------------------------+---------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 37,441 / 374,484 ( 10 % ) ;
; C12 interconnects            ; 1,085 / 16,664 ( 7 % )    ;
; C2 interconnects             ; 13,185 / 155,012 ( 9 % )  ;
; C4 interconnects             ; 7,574 / 72,600 ( 10 % )   ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 1,725 / 374,484 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 7,596 / 112,960 ( 7 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 1,335 / 15,868 ( 8 % )    ;
; R14/C12 interconnect drivers ; 2,059 / 27,256 ( 8 % )    ;
; R3 interconnects             ; 15,489 / 169,296 ( 9 % )  ;
; R6 interconnects             ; 26,055 / 330,800 ( 8 % )  ;
; Spine clocks                 ; 18 / 480 ( 4 % )          ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 40        ; 0            ; 40        ; 0            ; 0            ; 40        ; 40        ; 0            ; 40        ; 40        ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 40           ; 0         ; 40           ; 40           ; 0         ; 0         ; 40           ; 0         ; 0         ; 40           ; 7            ; 40           ; 40           ; 40           ; 40           ; 7            ; 40           ; 40           ; 40           ; 40           ; 7            ; 40           ; 40           ; 40           ; 40           ; 40           ; 40           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; finish             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtdata[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtaddr[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtaddr[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtaddr[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtaddr[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdtaddr[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 4.9               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                    ;
+-------------------------------+------------------------------+-------------------+
; Source Register               ; Destination Register         ; Delay Added in ns ;
+-------------------------------+------------------------------+-------------------+
; ID_EX:u_id_ex|inner_reg[168]  ; ID_EX:u_id_ex|inner_reg[173] ; 0.331             ;
; IF_ID:u_if_id|inner_reg[5]    ; ID_EX:u_id_ex|inner_reg[74]  ; 0.318             ;
; MEM_WB:u_mwm_wb|inner_reg[40] ; finish~reg0                  ; 0.309             ;
; MEM_WB:u_mwm_wb|inner_reg[39] ; finish~reg0                  ; 0.309             ;
; MEM_WB:u_mwm_wb|inner_reg[38] ; finish~reg0                  ; 0.309             ;
; MEM_WB:u_mwm_wb|inner_reg[37] ; finish~reg0                  ; 0.309             ;
; MEM_WB:u_mwm_wb|inner_reg[36] ; finish~reg0                  ; 0.309             ;
; IF_ID:u_if_id|inner_reg[62]   ; PC:u_pc|pc_reg[28]           ; 0.293             ;
; MEM_WB:u_mwm_wb|inner_reg[34] ; finish~reg0                  ; 0.281             ;
; MEM_WB:u_mwm_wb|inner_reg[33] ; finish~reg0                  ; 0.281             ;
; MEM_WB:u_mwm_wb|inner_reg[32] ; finish~reg0                  ; 0.281             ;
; MEM_WB:u_mwm_wb|inner_reg[31] ; finish~reg0                  ; 0.281             ;
; MEM_WB:u_mwm_wb|inner_reg[29] ; finish~reg0                  ; 0.281             ;
; ID_EX:u_id_ex|inner_reg[166]  ; ID_EX:u_id_ex|inner_reg[29]  ; 0.275             ;
; MEM_WB:u_mwm_wb|inner_reg[41] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[35] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[46] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[45] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[44] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[43] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[42] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[48] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[47] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[52] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[51] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[50] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[49] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[59] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[54] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[53] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[0]  ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[63] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[62] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[61] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[60] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[58] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[57] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[56] ; finish~reg0                  ; 0.256             ;
; MEM_WB:u_mwm_wb|inner_reg[55] ; finish~reg0                  ; 0.256             ;
; ID_EX:u_id_ex|inner_reg[167]  ; ID_EX:u_id_ex|inner_reg[29]  ; 0.243             ;
; RF:u_rf|regfile[2][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.190             ;
; RF:u_rf|regfile[1][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.190             ;
; RF:u_rf|regfile[3][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.190             ;
; IF_ID:u_if_id|inner_reg[16]   ; ID_EX:u_id_ex|inner_reg[107] ; 0.190             ;
; IF_ID:u_if_id|inner_reg[17]   ; ID_EX:u_id_ex|inner_reg[107] ; 0.190             ;
; IF_ID:u_if_id|inner_reg[23]   ; ID_EX:u_id_ex|inner_reg[135] ; 0.181             ;
; IF_ID:u_if_id|inner_reg[24]   ; ID_EX:u_id_ex|inner_reg[135] ; 0.181             ;
; RF:u_rf|regfile[16][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.181             ;
; RF:u_rf|regfile[20][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.181             ;
; RF:u_rf|regfile[24][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.181             ;
; RF:u_rf|regfile[28][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.181             ;
; RF:u_rf|regfile[8][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[9][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[10][6]        ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[11][6]        ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[12][6]        ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[13][6]        ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[14][6]        ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[15][6]        ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[4][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[5][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[6][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[7][6]         ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; IF_ID:u_if_id|inner_reg[18]   ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; IF_ID:u_if_id|inner_reg[19]   ; ID_EX:u_id_ex|inner_reg[107] ; 0.164             ;
; RF:u_rf|regfile[16][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.158             ;
; RF:u_rf|regfile[20][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.158             ;
; RF:u_rf|regfile[24][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.158             ;
; RF:u_rf|regfile[28][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.158             ;
; RF:u_rf|regfile[17][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[21][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[25][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[29][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[18][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[22][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[26][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[30][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[19][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[23][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[27][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; RF:u_rf|regfile[31][2]        ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; IF_ID:u_if_id|inner_reg[21]   ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; IF_ID:u_if_id|inner_reg[22]   ; ID_EX:u_id_ex|inner_reg[135] ; 0.148             ;
; PC:u_pc|pc_reg[2]             ; IF_ID:u_if_id|inner_reg[12]  ; 0.144             ;
; PC:u_pc|pc_reg[4]             ; IF_ID:u_if_id|inner_reg[12]  ; 0.144             ;
; PC:u_pc|pc_reg[9]             ; IF_ID:u_if_id|inner_reg[12]  ; 0.144             ;
; PC:u_pc|pc_reg[6]             ; IF_ID:u_if_id|inner_reg[12]  ; 0.144             ;
; PC:u_pc|pc_reg[5]             ; IF_ID:u_if_id|inner_reg[12]  ; 0.144             ;
; PC:u_pc|pc_reg[7]             ; IF_ID:u_if_id|inner_reg[12]  ; 0.144             ;
; IF_ID:u_if_id|inner_reg[60]   ; PC:u_pc|pc_reg[26]           ; 0.134             ;
; RF:u_rf|regfile[17][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[21][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[25][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[29][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[18][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[22][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[26][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[30][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[19][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
; RF:u_rf|regfile[23][8]        ; ID_EX:u_id_ex|inner_reg[109] ; 0.129             ;
+-------------------------------+------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CEFA7F31I7 for design "TOP_PIPELINE"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 17854 fanout uses global clock CLKCTRL_G12
    Info (11162): rst_n~inputCLKENA0 with 1470 fanout uses global clock CLKCTRL_G14
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver rst_n~inputCLKENA0, placed at CLKCTRL_G14
        Info (179012): Refclk input I/O pad rst_n is placed onto PIN_A2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'SDC.sdc'
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:53
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X56_Y46 to location X66_Y57
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (11888): Total time spent on timing analysis during the Fitter is 21.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:33
Info (144001): Generated suppressed messages file F:/Users/whb/Documents/MyPrograms/Verilog/MIPS5/Quartus/output_files/TOP_PIPELINE.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7178 megabytes
    Info: Processing ended: Tue Jun 27 17:52:46 2023
    Info: Elapsed time: 00:03:31
    Info: Total CPU time (on all processors): 00:13:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Users/whb/Documents/MyPrograms/Verilog/MIPS5/Quartus/output_files/TOP_PIPELINE.fit.smsg.


