### L1 确定为Miss时不写入cache，直接写L2

### L2设计：（Miss时肯定从主存调块）（L2和AXI间倾向于加写buf，看资源使用）

### 第一版：2T流水 L1和L2间不需要写buf

### 第二版：cT多周期（朴素多周期或者管道设计），L1和L2间需要写buf