set rtl_verilog_files {
    mtx_arb.sv
    pri_arb.sv
    rr_arb.sv
}

set rtl_vhdl_files {
}

set tb_verilog_files {
    tb_mtx_arb.sv
}

set tb_vhdl_files {
}