TimeQuest Timing Analyzer report for VERILOG_PPU_MY
Fri Jun 27 16:49:10 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'MCLK_21'
 13. Slow Model Hold: 'MCLK_21'
 14. Slow Model Minimum Pulse Width: 'MCLK_21'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'MCLK_21'
 29. Fast Model Hold: 'MCLK_21'
 30. Fast Model Minimum Pulse Width: 'MCLK_21'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Output Enable Times
 36. Minimum Output Enable Times
 37. Output Disable Times
 38. Minimum Output Disable Times
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages
 50. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; VERILOG_PPU_MY                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------+
; SDC File List                                          ;
+--------------------+--------+--------------------------+
; SDC File Path      ; Status ; Read at                  ;
+--------------------+--------+--------------------------+
; VERILOG_PPU_MY.sdc ; OK     ; Fri Jun 27 16:49:10 2025 ;
+--------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; MCLK_21    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MCLK_21 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 99.53 MHz ; 99.53 MHz       ; MCLK_21    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; MCLK_21 ; -9.047 ; -3974.810     ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; MCLK_21 ; 0.499 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; MCLK_21 ; -2.567 ; -2289.459           ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MCLK_21'                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.047 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.987      ;
; -9.047 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.987      ;
; -9.047 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.987      ;
; -9.047 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.987      ;
; -9.047 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.987      ;
; -9.047 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.987      ;
; -8.782 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.722      ;
; -8.782 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.722      ;
; -8.782 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.722      ;
; -8.782 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.722      ;
; -8.782 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.722      ;
; -8.782 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.722      ;
; -8.460 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.400      ;
; -8.460 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.400      ;
; -8.460 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.400      ;
; -8.460 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.400      ;
; -8.460 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.400      ;
; -8.460 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.400      ;
; -8.399 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.339      ;
; -8.399 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.339      ;
; -8.399 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.339      ;
; -8.399 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.339      ;
; -8.399 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.339      ;
; -8.399 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.339      ;
; -8.375 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.315      ;
; -8.375 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.315      ;
; -8.375 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.315      ;
; -8.375 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.315      ;
; -8.375 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.315      ;
; -8.375 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 9.315      ;
; -8.229 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 9.167      ;
; -8.229 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 9.167      ;
; -8.229 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 9.167      ;
; -8.229 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 9.167      ;
; -8.229 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 9.167      ;
; -8.229 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 9.167      ;
; -7.914 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 8.854      ;
; -7.914 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 8.854      ;
; -7.914 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 8.854      ;
; -7.914 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 8.854      ;
; -7.914 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 8.854      ;
; -7.914 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.100     ; 8.854      ;
; -7.332 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 8.270      ;
; -7.332 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 8.270      ;
; -7.332 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 8.270      ;
; -7.332 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 8.270      ;
; -7.332 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 8.270      ;
; -7.332 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.102     ; 8.270      ;
; -7.096 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[1]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[6]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 8.137      ;
; -7.096 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[1]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 8.137      ;
; -7.094 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[1]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[4]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 8.135      ;
; -7.089 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[1]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 8.130      ;
; -7.087 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[1]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 8.128      ;
; -6.846 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[0]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[6]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.885      ;
; -6.846 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[0]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.885      ;
; -6.844 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[0]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[4]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.883      ;
; -6.839 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[0]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.878      ;
; -6.837 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[0]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.876      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_we_reg                                                           ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg0                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg1                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg2                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg3                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg4                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg5                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg6                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg7                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg8                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg9                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.827 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg10                                                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.109     ; 7.758      ;
; -6.776 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[6]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 7.817      ;
; -6.776 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 7.817      ;
; -6.774 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[4]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 7.815      ;
; -6.769 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 7.810      ;
; -6.767 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                                                                                                                   ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]           ; MCLK_21      ; MCLK_21     ; 1.000        ; 0.001      ; 7.808      ;
; -6.724 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.097     ; 7.667      ;
; -6.724 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.097     ; 7.667      ;
; -6.724 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.097     ; 7.667      ;
; -6.724 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.097     ; 7.667      ;
; -6.724 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.097     ; 7.667      ;
; -6.724 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.097     ; 7.667      ;
; -6.709 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[6]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.748      ;
; -6.709 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.748      ;
; -6.707 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[4]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.746      ;
; -6.702 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.741      ;
; -6.700 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]                                                                                                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[3]           ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.001     ; 7.739      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_we_reg                                                           ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg0                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg1                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg2                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg3                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg4                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg5                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg6                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg7                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg8                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg9                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.681 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4~porta_address_reg10                                                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.110     ; 7.611      ;
; -6.638 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.097     ; 7.581      ;
; -6.638 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.097     ; 7.581      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MCLK_21'                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF            ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.805      ;
; 0.730 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVZR                            ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|Z_TV2                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.036      ;
; 0.731 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET2             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET3             ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.037      ;
; 0.734 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH3                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_1                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR0[0]                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[6]                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[6]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.042      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]              ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|I_OAM2            ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR                ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|CLPB_LATCH                    ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[3]                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC             ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[1]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[4]                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OVOUT[2]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[2]                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP2             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[0]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[0]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[3]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|O8_16                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[5]                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[5]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OVOUT[0]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[0]                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[4]                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[4]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[0] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[0]  ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]     ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                         ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[7]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[7]              ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH2                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH3                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH1                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH2                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[0]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|I1_32                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[0]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[5]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[2]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]     ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[7]  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[7] ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[4]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[8]                          ; inst23[8]                                                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[4]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[4]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 1.052      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLK_21'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; MCLK_21    ; 5.387 ; 5.387 ; Rise       ; MCLK_21         ;
;  A[0]      ; MCLK_21    ; 5.387 ; 5.387 ; Rise       ; MCLK_21         ;
;  A[1]      ; MCLK_21    ; 5.138 ; 5.138 ; Rise       ; MCLK_21         ;
;  A[2]      ; MCLK_21    ; 4.583 ; 4.583 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 5.263 ; 5.263 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 5.152 ; 5.152 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 4.886 ; 4.886 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 5.231 ; 5.231 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.948 ; 4.948 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 5.115 ; 5.115 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 5.263 ; 5.263 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 4.906 ; 4.906 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.986 ; 4.986 ; Rise       ; MCLK_21         ;
; DENDY      ; MCLK_21    ; 6.937 ; 6.937 ; Rise       ; MCLK_21         ;
; MODE       ; MCLK_21    ; 8.410 ; 8.410 ; Rise       ; MCLK_21         ;
; N_DBE      ; MCLK_21    ; 7.628 ; 7.628 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 7.816 ; 7.816 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 7.381 ; 7.381 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 7.733 ; 7.733 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 7.816 ; 7.816 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 7.164 ; 7.164 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 7.198 ; 7.198 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 6.681 ; 6.681 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 6.939 ; 6.939 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 7.718 ; 7.718 ; Rise       ; MCLK_21         ;
; R_W        ; MCLK_21    ; 6.756 ; 6.756 ; Rise       ; MCLK_21         ;
; VRAMA10    ; MCLK_21    ; 4.794 ; 4.794 ; Rise       ; MCLK_21         ;
; VRAMCS     ; MCLK_21    ; 8.248 ; 8.248 ; Rise       ; MCLK_21         ;
; nRES       ; MCLK_21    ; 5.444 ; 5.444 ; Rise       ; MCLK_21         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A[*]       ; MCLK_21    ; -4.317 ; -4.317 ; Rise       ; MCLK_21         ;
;  A[0]      ; MCLK_21    ; -5.121 ; -5.121 ; Rise       ; MCLK_21         ;
;  A[1]      ; MCLK_21    ; -4.872 ; -4.872 ; Rise       ; MCLK_21         ;
;  A[2]      ; MCLK_21    ; -4.317 ; -4.317 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; -4.620 ; -4.620 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; -4.886 ; -4.886 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; -4.620 ; -4.620 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; -4.965 ; -4.965 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; -4.682 ; -4.682 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; -4.849 ; -4.849 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; -4.997 ; -4.997 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; -4.640 ; -4.640 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; -4.720 ; -4.720 ; Rise       ; MCLK_21         ;
; DENDY      ; MCLK_21    ; -6.532 ; -6.532 ; Rise       ; MCLK_21         ;
; MODE       ; MCLK_21    ; -5.193 ; -5.193 ; Rise       ; MCLK_21         ;
; N_DBE      ; MCLK_21    ; -5.009 ; -5.009 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; -4.821 ; -4.821 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; -5.480 ; -5.480 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; -5.613 ; -5.613 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; -5.841 ; -5.841 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; -5.205 ; -5.205 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; -5.113 ; -5.113 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; -5.680 ; -5.680 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; -4.821 ; -4.821 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; -5.764 ; -5.764 ; Rise       ; MCLK_21         ;
; R_W        ; MCLK_21    ; -4.502 ; -4.502 ; Rise       ; MCLK_21         ;
; VRAMA10    ; MCLK_21    ; -4.195 ; -4.195 ; Rise       ; MCLK_21         ;
; VRAMCS     ; MCLK_21    ; -4.893 ; -4.893 ; Rise       ; MCLK_21         ;
; nRES       ; MCLK_21    ; -4.730 ; -4.730 ; Rise       ; MCLK_21         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ALE        ; MCLK_21    ; 13.275 ; 13.275 ; Rise       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 10.434 ; 10.434 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 12.560 ; 12.560 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 11.253 ; 11.253 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 12.399 ; 12.399 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 12.560 ; 12.560 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 12.030 ; 12.030 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 11.574 ; 11.574 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 12.364 ; 12.364 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 12.369 ; 12.369 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 12.154 ; 12.154 ; Rise       ; MCLK_21         ;
; NMI        ; MCLK_21    ; 8.650  ; 8.650  ; Rise       ; MCLK_21         ;
; PA[*]      ; MCLK_21    ; 9.737  ; 9.737  ; Rise       ; MCLK_21         ;
;  PA[0]     ; MCLK_21    ; 9.682  ; 9.682  ; Rise       ; MCLK_21         ;
;  PA[1]     ; MCLK_21    ; 9.598  ; 9.598  ; Rise       ; MCLK_21         ;
;  PA[2]     ; MCLK_21    ; 9.571  ; 9.571  ; Rise       ; MCLK_21         ;
;  PA[3]     ; MCLK_21    ; 8.903  ; 8.903  ; Rise       ; MCLK_21         ;
;  PA[4]     ; MCLK_21    ; 8.862  ; 8.862  ; Rise       ; MCLK_21         ;
;  PA[5]     ; MCLK_21    ; 8.434  ; 8.434  ; Rise       ; MCLK_21         ;
;  PA[6]     ; MCLK_21    ; 8.228  ; 8.228  ; Rise       ; MCLK_21         ;
;  PA[7]     ; MCLK_21    ; 9.737  ; 9.737  ; Rise       ; MCLK_21         ;
;  PA[8]     ; MCLK_21    ; 7.911  ; 7.911  ; Rise       ; MCLK_21         ;
;  PA[9]     ; MCLK_21    ; 7.519  ; 7.519  ; Rise       ; MCLK_21         ;
;  PA[10]    ; MCLK_21    ; 7.880  ; 7.880  ; Rise       ; MCLK_21         ;
;  PA[11]    ; MCLK_21    ; 7.503  ; 7.503  ; Rise       ; MCLK_21         ;
;  PA[12]    ; MCLK_21    ; 8.218  ; 8.218  ; Rise       ; MCLK_21         ;
;  PA[13]    ; MCLK_21    ; 8.252  ; 8.252  ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 8.213  ; 8.213  ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 8.189  ; 8.189  ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 8.206  ; 8.206  ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 8.207  ; 8.207  ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 8.172  ; 8.172  ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 8.173  ; 8.173  ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 8.159  ; 8.159  ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 8.159  ; 8.159  ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 8.213  ; 8.213  ; Rise       ; MCLK_21         ;
; RGB[*]     ; MCLK_21    ; 10.923 ; 10.923 ; Rise       ; MCLK_21         ;
;  RGB[0]    ; MCLK_21    ; 10.631 ; 10.631 ; Rise       ; MCLK_21         ;
;  RGB[1]    ; MCLK_21    ; 10.552 ; 10.552 ; Rise       ; MCLK_21         ;
;  RGB[2]    ; MCLK_21    ; 10.570 ; 10.570 ; Rise       ; MCLK_21         ;
;  RGB[3]    ; MCLK_21    ; 10.599 ; 10.599 ; Rise       ; MCLK_21         ;
;  RGB[4]    ; MCLK_21    ; 10.808 ; 10.808 ; Rise       ; MCLK_21         ;
;  RGB[5]    ; MCLK_21    ; 10.374 ; 10.374 ; Rise       ; MCLK_21         ;
;  RGB[6]    ; MCLK_21    ; 10.923 ; 10.923 ; Rise       ; MCLK_21         ;
;  RGB[7]    ; MCLK_21    ; 10.843 ; 10.843 ; Rise       ; MCLK_21         ;
;  RGB[8]    ; MCLK_21    ; 9.872  ; 9.872  ; Rise       ; MCLK_21         ;
;  RGB[9]    ; MCLK_21    ; 10.231 ; 10.231 ; Rise       ; MCLK_21         ;
;  RGB[10]   ; MCLK_21    ; 10.192 ; 10.192 ; Rise       ; MCLK_21         ;
;  RGB[11]   ; MCLK_21    ; 10.096 ; 10.096 ; Rise       ; MCLK_21         ;
;  RGB[12]   ; MCLK_21    ; 10.379 ; 10.379 ; Rise       ; MCLK_21         ;
;  RGB[13]   ; MCLK_21    ; 10.255 ; 10.255 ; Rise       ; MCLK_21         ;
;  RGB[14]   ; MCLK_21    ; 10.463 ; 10.463 ; Rise       ; MCLK_21         ;
;  RGB[15]   ; MCLK_21    ; 10.602 ; 10.602 ; Rise       ; MCLK_21         ;
;  RGB[16]   ; MCLK_21    ; 10.016 ; 10.016 ; Rise       ; MCLK_21         ;
;  RGB[17]   ; MCLK_21    ; 10.438 ; 10.438 ; Rise       ; MCLK_21         ;
;  RGB[18]   ; MCLK_21    ; 10.113 ; 10.113 ; Rise       ; MCLK_21         ;
;  RGB[19]   ; MCLK_21    ; 10.381 ; 10.381 ; Rise       ; MCLK_21         ;
;  RGB[20]   ; MCLK_21    ; 10.116 ; 10.116 ; Rise       ; MCLK_21         ;
;  RGB[21]   ; MCLK_21    ; 10.496 ; 10.496 ; Rise       ; MCLK_21         ;
;  RGB[22]   ; MCLK_21    ; 10.508 ; 10.508 ; Rise       ; MCLK_21         ;
;  RGB[23]   ; MCLK_21    ; 10.047 ; 10.047 ; Rise       ; MCLK_21         ;
; SYNC       ; MCLK_21    ; 10.434 ; 10.434 ; Rise       ; MCLK_21         ;
; nRD        ; MCLK_21    ; 11.141 ; 11.141 ; Rise       ; MCLK_21         ;
; nWR        ; MCLK_21    ; 11.318 ; 11.318 ; Rise       ; MCLK_21         ;
; ALE        ; MCLK_21    ; 11.447 ; 11.447 ; Fall       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 9.972  ; 9.972  ; Fall       ; MCLK_21         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ALE        ; MCLK_21    ; 11.144 ; 11.144 ; Rise       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 9.669  ; 9.669  ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 8.953  ; 8.953  ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 9.377  ; 9.377  ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 9.215  ; 9.215  ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 10.575 ; 10.575 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 10.073 ; 10.073 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 8.953  ; 8.953  ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 9.217  ; 9.217  ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 9.807  ; 9.807  ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 9.516  ; 9.516  ; Rise       ; MCLK_21         ;
; NMI        ; MCLK_21    ; 8.056  ; 8.056  ; Rise       ; MCLK_21         ;
; PA[*]      ; MCLK_21    ; 7.503  ; 7.503  ; Rise       ; MCLK_21         ;
;  PA[0]     ; MCLK_21    ; 9.682  ; 9.682  ; Rise       ; MCLK_21         ;
;  PA[1]     ; MCLK_21    ; 9.598  ; 9.598  ; Rise       ; MCLK_21         ;
;  PA[2]     ; MCLK_21    ; 9.571  ; 9.571  ; Rise       ; MCLK_21         ;
;  PA[3]     ; MCLK_21    ; 8.903  ; 8.903  ; Rise       ; MCLK_21         ;
;  PA[4]     ; MCLK_21    ; 8.862  ; 8.862  ; Rise       ; MCLK_21         ;
;  PA[5]     ; MCLK_21    ; 8.434  ; 8.434  ; Rise       ; MCLK_21         ;
;  PA[6]     ; MCLK_21    ; 8.228  ; 8.228  ; Rise       ; MCLK_21         ;
;  PA[7]     ; MCLK_21    ; 9.737  ; 9.737  ; Rise       ; MCLK_21         ;
;  PA[8]     ; MCLK_21    ; 7.911  ; 7.911  ; Rise       ; MCLK_21         ;
;  PA[9]     ; MCLK_21    ; 7.519  ; 7.519  ; Rise       ; MCLK_21         ;
;  PA[10]    ; MCLK_21    ; 7.880  ; 7.880  ; Rise       ; MCLK_21         ;
;  PA[11]    ; MCLK_21    ; 7.503  ; 7.503  ; Rise       ; MCLK_21         ;
;  PA[12]    ; MCLK_21    ; 8.218  ; 8.218  ; Rise       ; MCLK_21         ;
;  PA[13]    ; MCLK_21    ; 8.252  ; 8.252  ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 8.159  ; 8.159  ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 8.189  ; 8.189  ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 8.206  ; 8.206  ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 8.207  ; 8.207  ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 8.172  ; 8.172  ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 8.173  ; 8.173  ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 8.159  ; 8.159  ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 8.159  ; 8.159  ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 8.213  ; 8.213  ; Rise       ; MCLK_21         ;
; RGB[*]     ; MCLK_21    ; 8.752  ; 8.752  ; Rise       ; MCLK_21         ;
;  RGB[0]    ; MCLK_21    ; 10.411 ; 10.411 ; Rise       ; MCLK_21         ;
;  RGB[1]    ; MCLK_21    ; 10.336 ; 10.336 ; Rise       ; MCLK_21         ;
;  RGB[2]    ; MCLK_21    ; 10.194 ; 10.194 ; Rise       ; MCLK_21         ;
;  RGB[3]    ; MCLK_21    ; 10.247 ; 10.247 ; Rise       ; MCLK_21         ;
;  RGB[4]    ; MCLK_21    ; 10.601 ; 10.601 ; Rise       ; MCLK_21         ;
;  RGB[5]    ; MCLK_21    ; 9.785  ; 9.785  ; Rise       ; MCLK_21         ;
;  RGB[6]    ; MCLK_21    ; 10.564 ; 10.564 ; Rise       ; MCLK_21         ;
;  RGB[7]    ; MCLK_21    ; 10.529 ; 10.529 ; Rise       ; MCLK_21         ;
;  RGB[8]    ; MCLK_21    ; 9.670  ; 9.670  ; Rise       ; MCLK_21         ;
;  RGB[9]    ; MCLK_21    ; 9.979  ; 9.979  ; Rise       ; MCLK_21         ;
;  RGB[10]   ; MCLK_21    ; 10.065 ; 10.065 ; Rise       ; MCLK_21         ;
;  RGB[11]   ; MCLK_21    ; 9.901  ; 9.901  ; Rise       ; MCLK_21         ;
;  RGB[12]   ; MCLK_21    ; 10.206 ; 10.206 ; Rise       ; MCLK_21         ;
;  RGB[13]   ; MCLK_21    ; 10.199 ; 10.199 ; Rise       ; MCLK_21         ;
;  RGB[14]   ; MCLK_21    ; 10.264 ; 10.264 ; Rise       ; MCLK_21         ;
;  RGB[15]   ; MCLK_21    ; 10.417 ; 10.417 ; Rise       ; MCLK_21         ;
;  RGB[16]   ; MCLK_21    ; 9.035  ; 9.035  ; Rise       ; MCLK_21         ;
;  RGB[17]   ; MCLK_21    ; 9.096  ; 9.096  ; Rise       ; MCLK_21         ;
;  RGB[18]   ; MCLK_21    ; 8.773  ; 8.773  ; Rise       ; MCLK_21         ;
;  RGB[19]   ; MCLK_21    ; 8.930  ; 8.930  ; Rise       ; MCLK_21         ;
;  RGB[20]   ; MCLK_21    ; 8.752  ; 8.752  ; Rise       ; MCLK_21         ;
;  RGB[21]   ; MCLK_21    ; 9.132  ; 9.132  ; Rise       ; MCLK_21         ;
;  RGB[22]   ; MCLK_21    ; 9.541  ; 9.541  ; Rise       ; MCLK_21         ;
;  RGB[23]   ; MCLK_21    ; 9.109  ; 9.109  ; Rise       ; MCLK_21         ;
; SYNC       ; MCLK_21    ; 9.189  ; 9.189  ; Rise       ; MCLK_21         ;
; nRD        ; MCLK_21    ; 8.410  ; 8.410  ; Rise       ; MCLK_21         ;
; nWR        ; MCLK_21    ; 8.890  ; 8.890  ; Rise       ; MCLK_21         ;
; ALE        ; MCLK_21    ; 11.447 ; 11.447 ; Fall       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 9.972  ; 9.972  ; Fall       ; MCLK_21         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; DB[*]      ; MCLK_21    ; 10.085 ;      ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 10.812 ;      ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 10.802 ;      ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 10.802 ;      ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 10.490 ;      ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 10.490 ;      ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 10.490 ;      ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 10.085 ;      ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 10.095 ;      ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 11.997 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 12.007 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 12.017 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 12.007 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 11.997 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 12.000 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 12.000 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 12.000 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 12.000 ;      ; Rise       ; MCLK_21         ;
+------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; DB[*]      ; MCLK_21    ; 9.483  ;      ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 10.210 ;      ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 10.200 ;      ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 10.200 ;      ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 9.888  ;      ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 9.888  ;      ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 9.888  ;      ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 9.483  ;      ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 9.493  ;      ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 9.569  ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 9.579  ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 9.589  ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 9.579  ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 9.569  ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 9.572  ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 9.572  ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 9.572  ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 9.572  ;      ; Rise       ; MCLK_21         ;
+------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DB[*]      ; MCLK_21    ; 10.085    ;           ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 10.812    ;           ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 10.802    ;           ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 10.802    ;           ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 10.490    ;           ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 10.490    ;           ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 10.490    ;           ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 10.085    ;           ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 10.095    ;           ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 11.997    ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 12.007    ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 12.017    ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 12.007    ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 11.997    ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 12.000    ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 12.000    ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 12.000    ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 12.000    ;           ; Rise       ; MCLK_21         ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DB[*]      ; MCLK_21    ; 9.483     ;           ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 10.210    ;           ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 10.200    ;           ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 10.200    ;           ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 9.888     ;           ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 9.888     ;           ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 9.888     ;           ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 9.483     ;           ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 9.493     ;           ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 9.569     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 9.579     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 9.589     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 9.579     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 9.569     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 9.572     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 9.572     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 9.572     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 9.572     ;           ; Rise       ; MCLK_21         ;
+------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; MCLK_21 ; -2.906 ; -966.495      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; MCLK_21 ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; MCLK_21 ; -2.000 ; -1614.456           ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MCLK_21'                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.906 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.875      ;
; -2.906 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.875      ;
; -2.906 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.875      ;
; -2.906 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.875      ;
; -2.906 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.875      ;
; -2.906 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.875      ;
; -2.808 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.777      ;
; -2.808 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.777      ;
; -2.808 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.777      ;
; -2.808 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.777      ;
; -2.808 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.777      ;
; -2.808 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.777      ;
; -2.691 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.660      ;
; -2.691 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.660      ;
; -2.691 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.660      ;
; -2.691 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.660      ;
; -2.691 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.660      ;
; -2.691 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.660      ;
; -2.657 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.626      ;
; -2.657 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.626      ;
; -2.657 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.626      ;
; -2.657 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.626      ;
; -2.657 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.626      ;
; -2.657 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[4]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.626      ;
; -2.631 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.600      ;
; -2.631 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.600      ;
; -2.631 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.600      ;
; -2.631 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.600      ;
; -2.631 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.600      ;
; -2.631 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[3]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.600      ;
; -2.554 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.522      ;
; -2.554 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.522      ;
; -2.554 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.522      ;
; -2.554 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.522      ;
; -2.554 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.522      ;
; -2.554 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[2]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.522      ;
; -2.465 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.434      ;
; -2.465 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.434      ;
; -2.465 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.434      ;
; -2.465 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.434      ;
; -2.465 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.434      ;
; -2.465 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[1]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.063     ; 3.434      ;
; -2.294 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.262      ;
; -2.294 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.262      ;
; -2.294 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.262      ;
; -2.294 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.262      ;
; -2.294 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.262      ;
; -2.294 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|bo[0]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.064     ; 3.262      ;
; -2.265 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.239      ;
; -2.265 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.239      ;
; -2.265 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.239      ;
; -2.265 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.239      ;
; -2.265 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.239      ;
; -2.265 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[7]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.239      ;
; -2.230 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.204      ;
; -2.230 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.204      ;
; -2.230 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.204      ;
; -2.230 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.204      ;
; -2.230 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.204      ;
; -2.230 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[6]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.204      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_we_reg                                                           ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg0                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg1                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg2                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg3                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg4                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg5                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg6                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg7                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg8                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg9                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.221 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg10                                                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.181      ;
; -2.195 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg0 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.169      ;
; -2.195 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg1 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.169      ;
; -2.195 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg2 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.169      ;
; -2.195 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg3 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.169      ;
; -2.195 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg4 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.169      ;
; -2.195 ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mi91:auto_generated|ram_block1a0~porta_address_reg5 ; RP2C02:inst|PALETTE:MOD_PALETTE|go[5]         ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.169      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_we_reg                                                           ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg0                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg1                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg2                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg3                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg4                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg5                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg6                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg7                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg8                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg9                                                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.186 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6~porta_address_reg10                                                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0] ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.072     ; 3.146      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_we_reg                                                           ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg0                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg1                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg2                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg3                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg4                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg5                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg6                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg7                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
; -2.175 ; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0~porta_address_reg8                                                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]      ; MCLK_21      ; MCLK_21     ; 1.000        ; -0.058     ; 3.149      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MCLK_21'                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF            ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_1                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH3                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|I_OAM2            ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[1]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[4]                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OVOUT[2]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[2]                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[3]                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR0[0]                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[3]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|O8_16                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[6]                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[6]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]              ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH2                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH3                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP2             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT          ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[0] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[0]  ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[0]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[0]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                         ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[5]                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[5]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]              ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR1[3]                             ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OVOUT[0]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[0]                           ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[4]                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[4]                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[4]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[2]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]     ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[4]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]     ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[5]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH1                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH2                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[0]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|I1_32                 ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[7]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[7]              ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[4]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[1]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[0]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[1]     ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[7]  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[7] ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[2]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[5] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[5]  ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[3]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[4]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[5]     ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[0]        ; MCLK_21      ; MCLK_21     ; 0.000        ; 0.000      ; 0.393      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLK_21'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; MCLK_21 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; MCLK_21    ; 2.387 ; 2.387 ; Rise       ; MCLK_21         ;
;  A[0]      ; MCLK_21    ; 2.387 ; 2.387 ; Rise       ; MCLK_21         ;
;  A[1]      ; MCLK_21    ; 2.283 ; 2.283 ; Rise       ; MCLK_21         ;
;  A[2]      ; MCLK_21    ; 2.063 ; 2.063 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 2.438 ; 2.438 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 2.438 ; 2.438 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 2.271 ; 2.271 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 2.367 ; 2.367 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 2.304 ; 2.304 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 2.404 ; 2.404 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 2.413 ; 2.413 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 2.283 ; 2.283 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 2.348 ; 2.348 ; Rise       ; MCLK_21         ;
; DENDY      ; MCLK_21    ; 2.876 ; 2.876 ; Rise       ; MCLK_21         ;
; MODE       ; MCLK_21    ; 3.355 ; 3.355 ; Rise       ; MCLK_21         ;
; N_DBE      ; MCLK_21    ; 3.186 ; 3.186 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 3.126 ; 3.126 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 2.941 ; 2.941 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 3.126 ; 3.126 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 3.100 ; 3.100 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 2.915 ; 2.915 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 2.859 ; 2.859 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 2.694 ; 2.694 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 2.812 ; 2.812 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 2.999 ; 2.999 ; Rise       ; MCLK_21         ;
; R_W        ; MCLK_21    ; 2.880 ; 2.880 ; Rise       ; MCLK_21         ;
; VRAMA10    ; MCLK_21    ; 2.181 ; 2.181 ; Rise       ; MCLK_21         ;
; VRAMCS     ; MCLK_21    ; 3.180 ; 3.180 ; Rise       ; MCLK_21         ;
; nRES       ; MCLK_21    ; 2.493 ; 2.493 ; Rise       ; MCLK_21         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A[*]       ; MCLK_21    ; -1.943 ; -1.943 ; Rise       ; MCLK_21         ;
;  A[0]      ; MCLK_21    ; -2.267 ; -2.267 ; Rise       ; MCLK_21         ;
;  A[1]      ; MCLK_21    ; -2.163 ; -2.163 ; Rise       ; MCLK_21         ;
;  A[2]      ; MCLK_21    ; -1.943 ; -1.943 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; -2.151 ; -2.151 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; -2.318 ; -2.318 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; -2.151 ; -2.151 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; -2.247 ; -2.247 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; -2.184 ; -2.184 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; -2.284 ; -2.284 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; -2.293 ; -2.293 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; -2.163 ; -2.163 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; -2.228 ; -2.228 ; Rise       ; MCLK_21         ;
; DENDY      ; MCLK_21    ; -2.755 ; -2.755 ; Rise       ; MCLK_21         ;
; MODE       ; MCLK_21    ; -2.325 ; -2.325 ; Rise       ; MCLK_21         ;
; N_DBE      ; MCLK_21    ; -2.224 ; -2.224 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; -2.086 ; -2.086 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; -2.347 ; -2.347 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; -2.413 ; -2.413 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; -2.448 ; -2.448 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; -2.267 ; -2.267 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; -2.197 ; -2.197 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; -2.375 ; -2.375 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; -2.086 ; -2.086 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; -2.385 ; -2.385 ; Rise       ; MCLK_21         ;
; R_W        ; MCLK_21    ; -2.055 ; -2.055 ; Rise       ; MCLK_21         ;
; VRAMA10    ; MCLK_21    ; -1.898 ; -1.898 ; Rise       ; MCLK_21         ;
; VRAMCS     ; MCLK_21    ; -2.134 ; -2.134 ; Rise       ; MCLK_21         ;
; nRES       ; MCLK_21    ; -2.258 ; -2.258 ; Rise       ; MCLK_21         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ALE        ; MCLK_21    ; 5.453 ; 5.453 ; Rise       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 4.601 ; 4.601 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 5.148 ; 5.148 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 4.758 ; 4.758 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 5.045 ; 5.045 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 5.148 ; 5.148 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.918 ; 4.918 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 4.826 ; 4.826 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 5.042 ; 5.042 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 5.048 ; 5.048 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.999 ; 4.999 ; Rise       ; MCLK_21         ;
; NMI        ; MCLK_21    ; 3.914 ; 3.914 ; Rise       ; MCLK_21         ;
; PA[*]      ; MCLK_21    ; 4.327 ; 4.327 ; Rise       ; MCLK_21         ;
;  PA[0]     ; MCLK_21    ; 4.269 ; 4.269 ; Rise       ; MCLK_21         ;
;  PA[1]     ; MCLK_21    ; 4.224 ; 4.224 ; Rise       ; MCLK_21         ;
;  PA[2]     ; MCLK_21    ; 4.209 ; 4.209 ; Rise       ; MCLK_21         ;
;  PA[3]     ; MCLK_21    ; 4.019 ; 4.019 ; Rise       ; MCLK_21         ;
;  PA[4]     ; MCLK_21    ; 4.005 ; 4.005 ; Rise       ; MCLK_21         ;
;  PA[5]     ; MCLK_21    ; 3.852 ; 3.852 ; Rise       ; MCLK_21         ;
;  PA[6]     ; MCLK_21    ; 3.922 ; 3.922 ; Rise       ; MCLK_21         ;
;  PA[7]     ; MCLK_21    ; 4.327 ; 4.327 ; Rise       ; MCLK_21         ;
;  PA[8]     ; MCLK_21    ; 3.798 ; 3.798 ; Rise       ; MCLK_21         ;
;  PA[9]     ; MCLK_21    ; 3.674 ; 3.674 ; Rise       ; MCLK_21         ;
;  PA[10]    ; MCLK_21    ; 3.781 ; 3.781 ; Rise       ; MCLK_21         ;
;  PA[11]    ; MCLK_21    ; 3.657 ; 3.657 ; Rise       ; MCLK_21         ;
;  PA[12]    ; MCLK_21    ; 3.873 ; 3.873 ; Rise       ; MCLK_21         ;
;  PA[13]    ; MCLK_21    ; 3.901 ; 3.901 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 3.877 ; 3.877 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 3.862 ; 3.862 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 3.877 ; 3.877 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 3.877 ; 3.877 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 3.853 ; 3.853 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 3.850 ; 3.850 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 3.843 ; 3.843 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 3.842 ; 3.842 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 3.872 ; 3.872 ; Rise       ; MCLK_21         ;
; RGB[*]     ; MCLK_21    ; 4.718 ; 4.718 ; Rise       ; MCLK_21         ;
;  RGB[0]    ; MCLK_21    ; 4.622 ; 4.622 ; Rise       ; MCLK_21         ;
;  RGB[1]    ; MCLK_21    ; 4.613 ; 4.613 ; Rise       ; MCLK_21         ;
;  RGB[2]    ; MCLK_21    ; 4.617 ; 4.617 ; Rise       ; MCLK_21         ;
;  RGB[3]    ; MCLK_21    ; 4.630 ; 4.630 ; Rise       ; MCLK_21         ;
;  RGB[4]    ; MCLK_21    ; 4.660 ; 4.660 ; Rise       ; MCLK_21         ;
;  RGB[5]    ; MCLK_21    ; 4.582 ; 4.582 ; Rise       ; MCLK_21         ;
;  RGB[6]    ; MCLK_21    ; 4.718 ; 4.718 ; Rise       ; MCLK_21         ;
;  RGB[7]    ; MCLK_21    ; 4.676 ; 4.676 ; Rise       ; MCLK_21         ;
;  RGB[8]    ; MCLK_21    ; 4.405 ; 4.405 ; Rise       ; MCLK_21         ;
;  RGB[9]    ; MCLK_21    ; 4.489 ; 4.489 ; Rise       ; MCLK_21         ;
;  RGB[10]   ; MCLK_21    ; 4.456 ; 4.456 ; Rise       ; MCLK_21         ;
;  RGB[11]   ; MCLK_21    ; 4.435 ; 4.435 ; Rise       ; MCLK_21         ;
;  RGB[12]   ; MCLK_21    ; 4.537 ; 4.537 ; Rise       ; MCLK_21         ;
;  RGB[13]   ; MCLK_21    ; 4.497 ; 4.497 ; Rise       ; MCLK_21         ;
;  RGB[14]   ; MCLK_21    ; 4.548 ; 4.548 ; Rise       ; MCLK_21         ;
;  RGB[15]   ; MCLK_21    ; 4.600 ; 4.600 ; Rise       ; MCLK_21         ;
;  RGB[16]   ; MCLK_21    ; 4.396 ; 4.396 ; Rise       ; MCLK_21         ;
;  RGB[17]   ; MCLK_21    ; 4.550 ; 4.550 ; Rise       ; MCLK_21         ;
;  RGB[18]   ; MCLK_21    ; 4.453 ; 4.453 ; Rise       ; MCLK_21         ;
;  RGB[19]   ; MCLK_21    ; 4.566 ; 4.566 ; Rise       ; MCLK_21         ;
;  RGB[20]   ; MCLK_21    ; 4.444 ; 4.444 ; Rise       ; MCLK_21         ;
;  RGB[21]   ; MCLK_21    ; 4.566 ; 4.566 ; Rise       ; MCLK_21         ;
;  RGB[22]   ; MCLK_21    ; 4.576 ; 4.576 ; Rise       ; MCLK_21         ;
;  RGB[23]   ; MCLK_21    ; 4.412 ; 4.412 ; Rise       ; MCLK_21         ;
; SYNC       ; MCLK_21    ; 4.536 ; 4.536 ; Rise       ; MCLK_21         ;
; nRD        ; MCLK_21    ; 4.764 ; 4.764 ; Rise       ; MCLK_21         ;
; nWR        ; MCLK_21    ; 4.810 ; 4.810 ; Rise       ; MCLK_21         ;
; ALE        ; MCLK_21    ; 4.895 ; 4.895 ; Fall       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 4.477 ; 4.477 ; Fall       ; MCLK_21         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ALE        ; MCLK_21    ; 4.844 ; 4.844 ; Rise       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 4.426 ; 4.426 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 4.060 ; 4.060 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 4.217 ; 4.217 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 4.164 ; 4.164 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 4.629 ; 4.629 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.365 ; 4.365 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 4.060 ; 4.060 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 4.164 ; 4.164 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 4.299 ; 4.299 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.224 ; 4.224 ; Rise       ; MCLK_21         ;
; NMI        ; MCLK_21    ; 3.789 ; 3.789 ; Rise       ; MCLK_21         ;
; PA[*]      ; MCLK_21    ; 3.657 ; 3.657 ; Rise       ; MCLK_21         ;
;  PA[0]     ; MCLK_21    ; 4.269 ; 4.269 ; Rise       ; MCLK_21         ;
;  PA[1]     ; MCLK_21    ; 4.224 ; 4.224 ; Rise       ; MCLK_21         ;
;  PA[2]     ; MCLK_21    ; 4.209 ; 4.209 ; Rise       ; MCLK_21         ;
;  PA[3]     ; MCLK_21    ; 4.019 ; 4.019 ; Rise       ; MCLK_21         ;
;  PA[4]     ; MCLK_21    ; 4.005 ; 4.005 ; Rise       ; MCLK_21         ;
;  PA[5]     ; MCLK_21    ; 3.852 ; 3.852 ; Rise       ; MCLK_21         ;
;  PA[6]     ; MCLK_21    ; 3.922 ; 3.922 ; Rise       ; MCLK_21         ;
;  PA[7]     ; MCLK_21    ; 4.327 ; 4.327 ; Rise       ; MCLK_21         ;
;  PA[8]     ; MCLK_21    ; 3.798 ; 3.798 ; Rise       ; MCLK_21         ;
;  PA[9]     ; MCLK_21    ; 3.674 ; 3.674 ; Rise       ; MCLK_21         ;
;  PA[10]    ; MCLK_21    ; 3.781 ; 3.781 ; Rise       ; MCLK_21         ;
;  PA[11]    ; MCLK_21    ; 3.657 ; 3.657 ; Rise       ; MCLK_21         ;
;  PA[12]    ; MCLK_21    ; 3.873 ; 3.873 ; Rise       ; MCLK_21         ;
;  PA[13]    ; MCLK_21    ; 3.901 ; 3.901 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 3.842 ; 3.842 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 3.862 ; 3.862 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 3.877 ; 3.877 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 3.877 ; 3.877 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 3.853 ; 3.853 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 3.850 ; 3.850 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 3.843 ; 3.843 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 3.842 ; 3.842 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 3.872 ; 3.872 ; Rise       ; MCLK_21         ;
; RGB[*]     ; MCLK_21    ; 4.022 ; 4.022 ; Rise       ; MCLK_21         ;
;  RGB[0]    ; MCLK_21    ; 4.554 ; 4.554 ; Rise       ; MCLK_21         ;
;  RGB[1]    ; MCLK_21    ; 4.548 ; 4.548 ; Rise       ; MCLK_21         ;
;  RGB[2]    ; MCLK_21    ; 4.463 ; 4.463 ; Rise       ; MCLK_21         ;
;  RGB[3]    ; MCLK_21    ; 4.490 ; 4.490 ; Rise       ; MCLK_21         ;
;  RGB[4]    ; MCLK_21    ; 4.598 ; 4.598 ; Rise       ; MCLK_21         ;
;  RGB[5]    ; MCLK_21    ; 4.403 ; 4.403 ; Rise       ; MCLK_21         ;
;  RGB[6]    ; MCLK_21    ; 4.574 ; 4.574 ; Rise       ; MCLK_21         ;
;  RGB[7]    ; MCLK_21    ; 4.554 ; 4.554 ; Rise       ; MCLK_21         ;
;  RGB[8]    ; MCLK_21    ; 4.298 ; 4.298 ; Rise       ; MCLK_21         ;
;  RGB[9]    ; MCLK_21    ; 4.449 ; 4.449 ; Rise       ; MCLK_21         ;
;  RGB[10]   ; MCLK_21    ; 4.418 ; 4.418 ; Rise       ; MCLK_21         ;
;  RGB[11]   ; MCLK_21    ; 4.387 ; 4.387 ; Rise       ; MCLK_21         ;
;  RGB[12]   ; MCLK_21    ; 4.470 ; 4.470 ; Rise       ; MCLK_21         ;
;  RGB[13]   ; MCLK_21    ; 4.497 ; 4.497 ; Rise       ; MCLK_21         ;
;  RGB[14]   ; MCLK_21    ; 4.498 ; 4.498 ; Rise       ; MCLK_21         ;
;  RGB[15]   ; MCLK_21    ; 4.529 ; 4.529 ; Rise       ; MCLK_21         ;
;  RGB[16]   ; MCLK_21    ; 4.125 ; 4.125 ; Rise       ; MCLK_21         ;
;  RGB[17]   ; MCLK_21    ; 4.138 ; 4.138 ; Rise       ; MCLK_21         ;
;  RGB[18]   ; MCLK_21    ; 4.040 ; 4.040 ; Rise       ; MCLK_21         ;
;  RGB[19]   ; MCLK_21    ; 4.102 ; 4.102 ; Rise       ; MCLK_21         ;
;  RGB[20]   ; MCLK_21    ; 4.022 ; 4.022 ; Rise       ; MCLK_21         ;
;  RGB[21]   ; MCLK_21    ; 4.144 ; 4.144 ; Rise       ; MCLK_21         ;
;  RGB[22]   ; MCLK_21    ; 4.279 ; 4.279 ; Rise       ; MCLK_21         ;
;  RGB[23]   ; MCLK_21    ; 4.131 ; 4.131 ; Rise       ; MCLK_21         ;
; SYNC       ; MCLK_21    ; 4.141 ; 4.141 ; Rise       ; MCLK_21         ;
; nRD        ; MCLK_21    ; 3.922 ; 3.922 ; Rise       ; MCLK_21         ;
; nWR        ; MCLK_21    ; 4.119 ; 4.119 ; Rise       ; MCLK_21         ;
; ALE        ; MCLK_21    ; 4.895 ; 4.895 ; Fall       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 4.477 ; 4.477 ; Fall       ; MCLK_21         ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; DB[*]      ; MCLK_21    ; 4.372 ;      ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 4.683 ;      ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 4.673 ;      ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 4.673 ;      ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.502 ;      ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 4.502 ;      ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 4.502 ;      ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 4.372 ;      ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.382 ;      ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 5.002 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 5.014 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 5.024 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 5.013 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 5.003 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 5.002 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 5.002 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 5.002 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 5.002 ;      ; Rise       ; MCLK_21         ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; DB[*]      ; MCLK_21    ; 4.220 ;      ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 4.531 ;      ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 4.521 ;      ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 4.521 ;      ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.350 ;      ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 4.350 ;      ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 4.350 ;      ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 4.220 ;      ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.230 ;      ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 4.311 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 4.323 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 4.333 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 4.322 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 4.312 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 4.311 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 4.311 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 4.311 ;      ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 4.311 ;      ; Rise       ; MCLK_21         ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DB[*]      ; MCLK_21    ; 4.372     ;           ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 4.683     ;           ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 4.673     ;           ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 4.673     ;           ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.502     ;           ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 4.502     ;           ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 4.502     ;           ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 4.372     ;           ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.382     ;           ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 5.002     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 5.014     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 5.024     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 5.013     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 5.003     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 5.002     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 5.002     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 5.002     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 5.002     ;           ; Rise       ; MCLK_21         ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DB[*]      ; MCLK_21    ; 4.220     ;           ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 4.531     ;           ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 4.521     ;           ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 4.521     ;           ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.350     ;           ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 4.350     ;           ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 4.350     ;           ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 4.220     ;           ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.230     ;           ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 4.311     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 4.323     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 4.333     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 4.322     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 4.312     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 4.311     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 4.311     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 4.311     ;           ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 4.311     ;           ; Rise       ; MCLK_21         ;
+------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.047    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  MCLK_21         ; -9.047    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
; Design-wide TNS  ; -3974.81  ; 0.0   ; 0.0      ; 0.0     ; -2289.459           ;
;  MCLK_21         ; -3974.810 ; 0.000 ; N/A      ; N/A     ; -2289.459           ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; MCLK_21    ; 5.387 ; 5.387 ; Rise       ; MCLK_21         ;
;  A[0]      ; MCLK_21    ; 5.387 ; 5.387 ; Rise       ; MCLK_21         ;
;  A[1]      ; MCLK_21    ; 5.138 ; 5.138 ; Rise       ; MCLK_21         ;
;  A[2]      ; MCLK_21    ; 4.583 ; 4.583 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 5.263 ; 5.263 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 5.152 ; 5.152 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 4.886 ; 4.886 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 5.231 ; 5.231 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.948 ; 4.948 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 5.115 ; 5.115 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 5.263 ; 5.263 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 4.906 ; 4.906 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.986 ; 4.986 ; Rise       ; MCLK_21         ;
; DENDY      ; MCLK_21    ; 6.937 ; 6.937 ; Rise       ; MCLK_21         ;
; MODE       ; MCLK_21    ; 8.410 ; 8.410 ; Rise       ; MCLK_21         ;
; N_DBE      ; MCLK_21    ; 7.628 ; 7.628 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 7.816 ; 7.816 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 7.381 ; 7.381 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 7.733 ; 7.733 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 7.816 ; 7.816 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 7.164 ; 7.164 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 7.198 ; 7.198 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 6.681 ; 6.681 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 6.939 ; 6.939 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 7.718 ; 7.718 ; Rise       ; MCLK_21         ;
; R_W        ; MCLK_21    ; 6.756 ; 6.756 ; Rise       ; MCLK_21         ;
; VRAMA10    ; MCLK_21    ; 4.794 ; 4.794 ; Rise       ; MCLK_21         ;
; VRAMCS     ; MCLK_21    ; 8.248 ; 8.248 ; Rise       ; MCLK_21         ;
; nRES       ; MCLK_21    ; 5.444 ; 5.444 ; Rise       ; MCLK_21         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A[*]       ; MCLK_21    ; -1.943 ; -1.943 ; Rise       ; MCLK_21         ;
;  A[0]      ; MCLK_21    ; -2.267 ; -2.267 ; Rise       ; MCLK_21         ;
;  A[1]      ; MCLK_21    ; -2.163 ; -2.163 ; Rise       ; MCLK_21         ;
;  A[2]      ; MCLK_21    ; -1.943 ; -1.943 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; -2.151 ; -2.151 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; -2.318 ; -2.318 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; -2.151 ; -2.151 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; -2.247 ; -2.247 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; -2.184 ; -2.184 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; -2.284 ; -2.284 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; -2.293 ; -2.293 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; -2.163 ; -2.163 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; -2.228 ; -2.228 ; Rise       ; MCLK_21         ;
; DENDY      ; MCLK_21    ; -2.755 ; -2.755 ; Rise       ; MCLK_21         ;
; MODE       ; MCLK_21    ; -2.325 ; -2.325 ; Rise       ; MCLK_21         ;
; N_DBE      ; MCLK_21    ; -2.224 ; -2.224 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; -2.086 ; -2.086 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; -2.347 ; -2.347 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; -2.413 ; -2.413 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; -2.448 ; -2.448 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; -2.267 ; -2.267 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; -2.197 ; -2.197 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; -2.375 ; -2.375 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; -2.086 ; -2.086 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; -2.385 ; -2.385 ; Rise       ; MCLK_21         ;
; R_W        ; MCLK_21    ; -2.055 ; -2.055 ; Rise       ; MCLK_21         ;
; VRAMA10    ; MCLK_21    ; -1.898 ; -1.898 ; Rise       ; MCLK_21         ;
; VRAMCS     ; MCLK_21    ; -2.134 ; -2.134 ; Rise       ; MCLK_21         ;
; nRES       ; MCLK_21    ; -2.258 ; -2.258 ; Rise       ; MCLK_21         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ALE        ; MCLK_21    ; 13.275 ; 13.275 ; Rise       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 10.434 ; 10.434 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 12.560 ; 12.560 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 11.253 ; 11.253 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 12.399 ; 12.399 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 12.560 ; 12.560 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 12.030 ; 12.030 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 11.574 ; 11.574 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 12.364 ; 12.364 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 12.369 ; 12.369 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 12.154 ; 12.154 ; Rise       ; MCLK_21         ;
; NMI        ; MCLK_21    ; 8.650  ; 8.650  ; Rise       ; MCLK_21         ;
; PA[*]      ; MCLK_21    ; 9.737  ; 9.737  ; Rise       ; MCLK_21         ;
;  PA[0]     ; MCLK_21    ; 9.682  ; 9.682  ; Rise       ; MCLK_21         ;
;  PA[1]     ; MCLK_21    ; 9.598  ; 9.598  ; Rise       ; MCLK_21         ;
;  PA[2]     ; MCLK_21    ; 9.571  ; 9.571  ; Rise       ; MCLK_21         ;
;  PA[3]     ; MCLK_21    ; 8.903  ; 8.903  ; Rise       ; MCLK_21         ;
;  PA[4]     ; MCLK_21    ; 8.862  ; 8.862  ; Rise       ; MCLK_21         ;
;  PA[5]     ; MCLK_21    ; 8.434  ; 8.434  ; Rise       ; MCLK_21         ;
;  PA[6]     ; MCLK_21    ; 8.228  ; 8.228  ; Rise       ; MCLK_21         ;
;  PA[7]     ; MCLK_21    ; 9.737  ; 9.737  ; Rise       ; MCLK_21         ;
;  PA[8]     ; MCLK_21    ; 7.911  ; 7.911  ; Rise       ; MCLK_21         ;
;  PA[9]     ; MCLK_21    ; 7.519  ; 7.519  ; Rise       ; MCLK_21         ;
;  PA[10]    ; MCLK_21    ; 7.880  ; 7.880  ; Rise       ; MCLK_21         ;
;  PA[11]    ; MCLK_21    ; 7.503  ; 7.503  ; Rise       ; MCLK_21         ;
;  PA[12]    ; MCLK_21    ; 8.218  ; 8.218  ; Rise       ; MCLK_21         ;
;  PA[13]    ; MCLK_21    ; 8.252  ; 8.252  ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 8.213  ; 8.213  ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 8.189  ; 8.189  ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 8.206  ; 8.206  ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 8.207  ; 8.207  ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 8.172  ; 8.172  ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 8.173  ; 8.173  ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 8.159  ; 8.159  ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 8.159  ; 8.159  ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 8.213  ; 8.213  ; Rise       ; MCLK_21         ;
; RGB[*]     ; MCLK_21    ; 10.923 ; 10.923 ; Rise       ; MCLK_21         ;
;  RGB[0]    ; MCLK_21    ; 10.631 ; 10.631 ; Rise       ; MCLK_21         ;
;  RGB[1]    ; MCLK_21    ; 10.552 ; 10.552 ; Rise       ; MCLK_21         ;
;  RGB[2]    ; MCLK_21    ; 10.570 ; 10.570 ; Rise       ; MCLK_21         ;
;  RGB[3]    ; MCLK_21    ; 10.599 ; 10.599 ; Rise       ; MCLK_21         ;
;  RGB[4]    ; MCLK_21    ; 10.808 ; 10.808 ; Rise       ; MCLK_21         ;
;  RGB[5]    ; MCLK_21    ; 10.374 ; 10.374 ; Rise       ; MCLK_21         ;
;  RGB[6]    ; MCLK_21    ; 10.923 ; 10.923 ; Rise       ; MCLK_21         ;
;  RGB[7]    ; MCLK_21    ; 10.843 ; 10.843 ; Rise       ; MCLK_21         ;
;  RGB[8]    ; MCLK_21    ; 9.872  ; 9.872  ; Rise       ; MCLK_21         ;
;  RGB[9]    ; MCLK_21    ; 10.231 ; 10.231 ; Rise       ; MCLK_21         ;
;  RGB[10]   ; MCLK_21    ; 10.192 ; 10.192 ; Rise       ; MCLK_21         ;
;  RGB[11]   ; MCLK_21    ; 10.096 ; 10.096 ; Rise       ; MCLK_21         ;
;  RGB[12]   ; MCLK_21    ; 10.379 ; 10.379 ; Rise       ; MCLK_21         ;
;  RGB[13]   ; MCLK_21    ; 10.255 ; 10.255 ; Rise       ; MCLK_21         ;
;  RGB[14]   ; MCLK_21    ; 10.463 ; 10.463 ; Rise       ; MCLK_21         ;
;  RGB[15]   ; MCLK_21    ; 10.602 ; 10.602 ; Rise       ; MCLK_21         ;
;  RGB[16]   ; MCLK_21    ; 10.016 ; 10.016 ; Rise       ; MCLK_21         ;
;  RGB[17]   ; MCLK_21    ; 10.438 ; 10.438 ; Rise       ; MCLK_21         ;
;  RGB[18]   ; MCLK_21    ; 10.113 ; 10.113 ; Rise       ; MCLK_21         ;
;  RGB[19]   ; MCLK_21    ; 10.381 ; 10.381 ; Rise       ; MCLK_21         ;
;  RGB[20]   ; MCLK_21    ; 10.116 ; 10.116 ; Rise       ; MCLK_21         ;
;  RGB[21]   ; MCLK_21    ; 10.496 ; 10.496 ; Rise       ; MCLK_21         ;
;  RGB[22]   ; MCLK_21    ; 10.508 ; 10.508 ; Rise       ; MCLK_21         ;
;  RGB[23]   ; MCLK_21    ; 10.047 ; 10.047 ; Rise       ; MCLK_21         ;
; SYNC       ; MCLK_21    ; 10.434 ; 10.434 ; Rise       ; MCLK_21         ;
; nRD        ; MCLK_21    ; 11.141 ; 11.141 ; Rise       ; MCLK_21         ;
; nWR        ; MCLK_21    ; 11.318 ; 11.318 ; Rise       ; MCLK_21         ;
; ALE        ; MCLK_21    ; 11.447 ; 11.447 ; Fall       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 9.972  ; 9.972  ; Fall       ; MCLK_21         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ALE        ; MCLK_21    ; 4.844 ; 4.844 ; Rise       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 4.426 ; 4.426 ; Rise       ; MCLK_21         ;
; DB[*]      ; MCLK_21    ; 4.060 ; 4.060 ; Rise       ; MCLK_21         ;
;  DB[0]     ; MCLK_21    ; 4.217 ; 4.217 ; Rise       ; MCLK_21         ;
;  DB[1]     ; MCLK_21    ; 4.164 ; 4.164 ; Rise       ; MCLK_21         ;
;  DB[2]     ; MCLK_21    ; 4.629 ; 4.629 ; Rise       ; MCLK_21         ;
;  DB[3]     ; MCLK_21    ; 4.365 ; 4.365 ; Rise       ; MCLK_21         ;
;  DB[4]     ; MCLK_21    ; 4.060 ; 4.060 ; Rise       ; MCLK_21         ;
;  DB[5]     ; MCLK_21    ; 4.164 ; 4.164 ; Rise       ; MCLK_21         ;
;  DB[6]     ; MCLK_21    ; 4.299 ; 4.299 ; Rise       ; MCLK_21         ;
;  DB[7]     ; MCLK_21    ; 4.224 ; 4.224 ; Rise       ; MCLK_21         ;
; NMI        ; MCLK_21    ; 3.789 ; 3.789 ; Rise       ; MCLK_21         ;
; PA[*]      ; MCLK_21    ; 3.657 ; 3.657 ; Rise       ; MCLK_21         ;
;  PA[0]     ; MCLK_21    ; 4.269 ; 4.269 ; Rise       ; MCLK_21         ;
;  PA[1]     ; MCLK_21    ; 4.224 ; 4.224 ; Rise       ; MCLK_21         ;
;  PA[2]     ; MCLK_21    ; 4.209 ; 4.209 ; Rise       ; MCLK_21         ;
;  PA[3]     ; MCLK_21    ; 4.019 ; 4.019 ; Rise       ; MCLK_21         ;
;  PA[4]     ; MCLK_21    ; 4.005 ; 4.005 ; Rise       ; MCLK_21         ;
;  PA[5]     ; MCLK_21    ; 3.852 ; 3.852 ; Rise       ; MCLK_21         ;
;  PA[6]     ; MCLK_21    ; 3.922 ; 3.922 ; Rise       ; MCLK_21         ;
;  PA[7]     ; MCLK_21    ; 4.327 ; 4.327 ; Rise       ; MCLK_21         ;
;  PA[8]     ; MCLK_21    ; 3.798 ; 3.798 ; Rise       ; MCLK_21         ;
;  PA[9]     ; MCLK_21    ; 3.674 ; 3.674 ; Rise       ; MCLK_21         ;
;  PA[10]    ; MCLK_21    ; 3.781 ; 3.781 ; Rise       ; MCLK_21         ;
;  PA[11]    ; MCLK_21    ; 3.657 ; 3.657 ; Rise       ; MCLK_21         ;
;  PA[12]    ; MCLK_21    ; 3.873 ; 3.873 ; Rise       ; MCLK_21         ;
;  PA[13]    ; MCLK_21    ; 3.901 ; 3.901 ; Rise       ; MCLK_21         ;
; PD_BUS[*]  ; MCLK_21    ; 3.842 ; 3.842 ; Rise       ; MCLK_21         ;
;  PD_BUS[0] ; MCLK_21    ; 3.862 ; 3.862 ; Rise       ; MCLK_21         ;
;  PD_BUS[1] ; MCLK_21    ; 3.877 ; 3.877 ; Rise       ; MCLK_21         ;
;  PD_BUS[2] ; MCLK_21    ; 3.877 ; 3.877 ; Rise       ; MCLK_21         ;
;  PD_BUS[3] ; MCLK_21    ; 3.853 ; 3.853 ; Rise       ; MCLK_21         ;
;  PD_BUS[4] ; MCLK_21    ; 3.850 ; 3.850 ; Rise       ; MCLK_21         ;
;  PD_BUS[5] ; MCLK_21    ; 3.843 ; 3.843 ; Rise       ; MCLK_21         ;
;  PD_BUS[6] ; MCLK_21    ; 3.842 ; 3.842 ; Rise       ; MCLK_21         ;
;  PD_BUS[7] ; MCLK_21    ; 3.872 ; 3.872 ; Rise       ; MCLK_21         ;
; RGB[*]     ; MCLK_21    ; 4.022 ; 4.022 ; Rise       ; MCLK_21         ;
;  RGB[0]    ; MCLK_21    ; 4.554 ; 4.554 ; Rise       ; MCLK_21         ;
;  RGB[1]    ; MCLK_21    ; 4.548 ; 4.548 ; Rise       ; MCLK_21         ;
;  RGB[2]    ; MCLK_21    ; 4.463 ; 4.463 ; Rise       ; MCLK_21         ;
;  RGB[3]    ; MCLK_21    ; 4.490 ; 4.490 ; Rise       ; MCLK_21         ;
;  RGB[4]    ; MCLK_21    ; 4.598 ; 4.598 ; Rise       ; MCLK_21         ;
;  RGB[5]    ; MCLK_21    ; 4.403 ; 4.403 ; Rise       ; MCLK_21         ;
;  RGB[6]    ; MCLK_21    ; 4.574 ; 4.574 ; Rise       ; MCLK_21         ;
;  RGB[7]    ; MCLK_21    ; 4.554 ; 4.554 ; Rise       ; MCLK_21         ;
;  RGB[8]    ; MCLK_21    ; 4.298 ; 4.298 ; Rise       ; MCLK_21         ;
;  RGB[9]    ; MCLK_21    ; 4.449 ; 4.449 ; Rise       ; MCLK_21         ;
;  RGB[10]   ; MCLK_21    ; 4.418 ; 4.418 ; Rise       ; MCLK_21         ;
;  RGB[11]   ; MCLK_21    ; 4.387 ; 4.387 ; Rise       ; MCLK_21         ;
;  RGB[12]   ; MCLK_21    ; 4.470 ; 4.470 ; Rise       ; MCLK_21         ;
;  RGB[13]   ; MCLK_21    ; 4.497 ; 4.497 ; Rise       ; MCLK_21         ;
;  RGB[14]   ; MCLK_21    ; 4.498 ; 4.498 ; Rise       ; MCLK_21         ;
;  RGB[15]   ; MCLK_21    ; 4.529 ; 4.529 ; Rise       ; MCLK_21         ;
;  RGB[16]   ; MCLK_21    ; 4.125 ; 4.125 ; Rise       ; MCLK_21         ;
;  RGB[17]   ; MCLK_21    ; 4.138 ; 4.138 ; Rise       ; MCLK_21         ;
;  RGB[18]   ; MCLK_21    ; 4.040 ; 4.040 ; Rise       ; MCLK_21         ;
;  RGB[19]   ; MCLK_21    ; 4.102 ; 4.102 ; Rise       ; MCLK_21         ;
;  RGB[20]   ; MCLK_21    ; 4.022 ; 4.022 ; Rise       ; MCLK_21         ;
;  RGB[21]   ; MCLK_21    ; 4.144 ; 4.144 ; Rise       ; MCLK_21         ;
;  RGB[22]   ; MCLK_21    ; 4.279 ; 4.279 ; Rise       ; MCLK_21         ;
;  RGB[23]   ; MCLK_21    ; 4.131 ; 4.131 ; Rise       ; MCLK_21         ;
; SYNC       ; MCLK_21    ; 4.141 ; 4.141 ; Rise       ; MCLK_21         ;
; nRD        ; MCLK_21    ; 3.922 ; 3.922 ; Rise       ; MCLK_21         ;
; nWR        ; MCLK_21    ; 4.119 ; 4.119 ; Rise       ; MCLK_21         ;
; ALE        ; MCLK_21    ; 4.895 ; 4.895 ; Fall       ; MCLK_21         ;
; DACLK      ; MCLK_21    ; 4.477 ; 4.477 ; Fall       ; MCLK_21         ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; MCLK_21    ; MCLK_21  ; 13932    ; 1161     ; 1        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; MCLK_21    ; MCLK_21  ; 13932    ; 1161     ; 1        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 172   ; 172  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 231   ; 231  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 27 16:49:09 2025
Info: Command: quartus_sta VERILOG_PPU_MY -c VERILOG_PPU_MY
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'VERILOG_PPU_MY.sdc'
Warning (332174): Ignored filter at VERILOG_PPU_MY.sdc(44): MCLK could not be matched with a port
Warning (332049): Ignored create_clock at VERILOG_PPU_MY.sdc(44): Argument <targets> is an empty collection
    Info (332050): create_clock -name {MCLK}    -period 69.842 -waveform { 0.000 5.000 } [get_ports {MCLK}]
Warning (332174): Ignored filter at VERILOG_PPU_MY.sdc(45): MCLKPAL could not be matched with a port
Warning (332049): Ignored create_clock at VERILOG_PPU_MY.sdc(45): Argument <targets> is an empty collection
    Info (332050): create_clock -name {MCLKPAL} -period 56.388 -waveform { 0.000 5.000 } [get_ports {MCLKPAL}]
Warning (332174): Ignored filter at VERILOG_PPU_MY.sdc(81): inst2|altpll_component|pll|clk[0]~1 could not be matched with a clock
Warning (332174): Ignored filter at VERILOG_PPU_MY.sdc(81): inst2|altpll_component|pll|clk[0] could not be matched with a clock
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name MCLK_21 MCLK_21
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.047
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.047     -3974.810 MCLK_21 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 MCLK_21 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2289.459 MCLK_21 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.906
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.906      -966.495 MCLK_21 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 MCLK_21 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1614.456 MCLK_21 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file D:/RadioSoft/VIDEO GAME/DENDY/SRC/VERILOG_PPU_MY/output_files/VERILOG_PPU_MY.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 406 megabytes
    Info: Processing ended: Fri Jun 27 16:49:10 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in D:/RadioSoft/VIDEO GAME/DENDY/SRC/VERILOG_PPU_MY/output_files/VERILOG_PPU_MY.sta.smsg.


