Design Summary : Some Constraints Violated.

Setup Summary(Slow Corner):
****************************************************************************************************
                                                                          TNS Failing      TNS Total
 Launch Clock           Capture Clock              WNS(ns)     TNS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
 sys_clk                sys_clk                     12.099       0.000              0           1056
 ddr_ip_clk             ddr_ip_clk                   1.478       0.000              0          29842
 ioclk0                 ioclk0                       1.692       0.000              0             24
 ioclk1                 ioclk1                       1.692       0.000              0             72
 DebugCore_JCLK         DebugCore_JCLK              22.720       0.000              0           8106
 DebugCore_CAPTURE      DebugCore_JCLK              18.585       0.000              0            165
 DebugCore_JCLK         DebugCore_CAPTURE           48.025       0.000              0             16
====================================================================================================

Hold Summary(Slow Corner):
****************************************************************************************************
                                                                          THS Failing      THS Total
 Launch Clock           Capture Clock              WHS(ns)     THS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
 sys_clk                sys_clk                      0.250       0.000              0           1056
 ddr_ip_clk             ddr_ip_clk                   0.055       0.000              0          29842
 ioclk0                 ioclk0                       0.450       0.000              0             24
 ioclk1                 ioclk1                       0.450       0.000              0             72
 DebugCore_JCLK         DebugCore_JCLK               0.312       0.000              0           8106
 DebugCore_CAPTURE      DebugCore_JCLK              24.844       0.000              0            165
 DebugCore_JCLK         DebugCore_CAPTURE            0.263       0.000              0             16
====================================================================================================

Recovery Summary(Slow Corner):
****************************************************************************************************
                                                                          TNS Failing      TNS Total
 Launch Clock           Capture Clock              WNS(ns)     TNS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
 sys_clk                sys_clk                     15.739       0.000              0             64
 ddr_ip_clk             ddr_ip_clk                   4.047       0.000              0           9195
====================================================================================================

Removal Summary(Slow Corner):
****************************************************************************************************
                                                                          THS Failing      THS Total
 Launch Clock           Capture Clock              WHS(ns)     THS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
 sys_clk                sys_clk                      0.599       0.000              0             64
 ddr_ip_clk             ddr_ip_clk                   0.498       0.000              0           9195
====================================================================================================

Minimum Pulse Width Summary(Slow Corner):
****************************************************************************************************
                                                                         WPWS Failing     WPWS Total
 Clock                                            WPWS(ns)    TPWS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
====================================================================================================

Setup Summary(Fast Corner):
****************************************************************************************************
                                                                          TNS Failing      TNS Total
 Launch Clock           Capture Clock              WNS(ns)     TNS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
 sys_clk                sys_clk                     14.360       0.000              0           1056
 ddr_ip_clk             ddr_ip_clk                   3.956       0.000              0          29842
 ioclk0                 ioclk0                       1.834       0.000              0             24
 ioclk1                 ioclk1                       1.834       0.000              0             72
 DebugCore_JCLK         DebugCore_JCLK              23.382       0.000              0           8106
 DebugCore_CAPTURE      DebugCore_JCLK              20.431       0.000              0            165
 DebugCore_JCLK         DebugCore_CAPTURE           48.469       0.000              0             16
====================================================================================================

Hold Summary(Fast Corner):
****************************************************************************************************
                                                                          THS Failing      THS Total
 Launch Clock           Capture Clock              WHS(ns)     THS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
 sys_clk                sys_clk                      0.250       0.000              0           1056
 ddr_ip_clk             ddr_ip_clk                  -0.003      -0.003              1          29842
 ioclk0                 ioclk0                       0.383       0.000              0             24
 ioclk1                 ioclk1                       0.383       0.000              0             72
 DebugCore_JCLK         DebugCore_JCLK               0.251       0.000              0           8106
 DebugCore_CAPTURE      DebugCore_JCLK              25.020       0.000              0            165
 DebugCore_JCLK         DebugCore_CAPTURE            0.441       0.000              0             16
====================================================================================================

Recovery Summary(Fast Corner):
****************************************************************************************************
                                                                          TNS Failing      TNS Total
 Launch Clock           Capture Clock              WNS(ns)     TNS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
 sys_clk                sys_clk                     16.982       0.000              0             64
 ddr_ip_clk             ddr_ip_clk                   5.646       0.000              0           9195
====================================================================================================

Removal Summary(Fast Corner):
****************************************************************************************************
                                                                          THS Failing      THS Total
 Launch Clock           Capture Clock              WHS(ns)     THS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
 sys_clk                sys_clk                      0.432       0.000              0             64
 ddr_ip_clk             ddr_ip_clk                   0.285       0.000              0           9195
====================================================================================================

Minimum Pulse Width Summary(Fast Corner):
****************************************************************************************************
                                                                         WPWS Failing     WPWS Total
 Clock                                            WPWS(ns)    TPWS(ns)      Endpoints      Endpoints
----------------------------------------------------------------------------------------------------
====================================================================================================

