//
// Verilog module for: foo<>
//
module foo(a, b, c, d);
   input a;
   input b;
   input c;
   output d;

// -- signals ---
   reg d;
   wire a;
   wire c;
   wire b;

// --- instances
endmodule

