# HorizonVHDL  

HorizonVHDL est un projet de 2·µâ ann√©e de cycle ing√©nieur √† Polytech Dijon.  
L'objectif est, √† partir de la carte **Nexys 4 DDR**, de recr√©er un horizon artificiel.  

## Requis  

- **Vivado 2022.2** (conseill√© pour ex√©cuter le projet)  

## Structure du projet  

- **[Code Source](https://github.com/ThomyG07/HorizonVHDL/tree/main/CodeSource)** : regroupe les modules li√©s √† l'affichage, la gestion de l'acc√©l√©rateur et de la sortie audio.  
- **[VGA](https://github.com/ThomyG07/HorizonVHDL/tree/main/VGA)** : contient le projet Vivado qui int√®gre le module permettant de faire l'interface avec la sortie VGA.  

## Documentation  

Le document d√©taillant le projet est disponible au format PDF :  
üìÑ **[Projet_HorizonVHDL.pdf](https://github.com/ThomyG07/HorizonVHDL/blob/main/Projet_HorizonVHDL.pdf)**  

## Contacts  

- thomas_giroud01@etu.u-bourgogne.fr  
- gabin_blanchet@etu.u-bourgogne.fr  
