上板测试程序

![image-20231011125733853](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011125733853.png)

功能测试指令：

![image-20231011125942080](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011125942080.png)

 

tinymips已经实现的22条指令：

![image-20231011130842439](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011130842439.png)

逻辑移位0 算术移位符号位





![image-20231011131505760](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011131505760.png)



![image-20231011131656379](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011131656379.png)



延迟槽：执行分支指令时自动执行分支指令后的一条指令，不论是否跳转，可以在分支指令后自动加一条nop空操作

![image-20231011133201349](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011133201349.png)

![image-20231011133342502](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011133342502.png)



五级流水：取指、译码、执行、访存、写回

![image-20231011133454365](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011133454365.png)



![image-20231011133707739](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011133707739.png)



四个中间级：时序逻辑

五个流水及：组合逻辑

流水线的起点pc也是时序逻辑

![image-20231011140355560](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011140355560.png)

在理想情况下，可以简单视为D触发器相连，有统一的时钟信号触发，其状态转化与五级流水线类似（移位寄存器）

那么五个流水级相当于跟五个D触发器对应

最早可以在译码级ID确定是转移指令，但是此时IF已经取出了转移指令的后一条指令（PC+4）（延迟槽），（所以可以在跳转指令后面加一个NOP），相当于一种妥协，为了提高cpu效率的妥协

![image-20231011141322585](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231011141322585.png)



实际的硬件系统往往是冯诺依曼结构，可以从rom和ram中取指令

cpu操作外设实际上也就是cpu向总线请求，“访存”请求

axi是cpu与总线交互的接口



流水线解决冲突：数据相关、控制相关、结构相关

重点考虑数据相关

写后读

regproxy进行数据转发

EX、MEM--》ID进行转发

但是涉及到访存时数据转发无法解决

因为如果写后读中写的对象是寄存器的话，在wb才会写回

但是如果写的对象是内存的话，在mem才知道自己要写回mem，如果后一条指令要读相应的内存，处于id，但是前一条指令处于ex，并不知道自己要写回mem，因此跟数据转发不一样。可以暂时暂停前面的流水及，让后面的流水及运行



验收问题：

Q：存储器冲那个文件读取功能测试文件？

A：soft文件夹下，starts的文件修改，后编译为二进制文件，然后在vivodo工程中读取.coe文件，其中为指令的十六进制



Q：为什么cpu额能够读取波荡开关的值？

A：通过访存指令，



Q：为什么cpu执行功能测试的延迟随波荡开关实时变化

A：多次调用wait1s



Q：cpu的写回级会写回pc寄存器嘛？

A：不会，pc的更新要么+4，要么分支，与wb级无关



Q：trace比对是每隔10000ns比对一次嘛？

A：不是，trace比对频率跟时钟信号频率有关（always参数），只是每隔10000ns打印一次信息，两个不在一个always块中



Q：为什么某些pc在trace文件中找不到？为什么有时输出0x0000000

A：![image-20231012074616009](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231012074616009.png)

并不是每一条指令都会进行trace比对，只有满足一定条件才会进行比对，如需要写入寄存器堆、写入寄存器不是$0，都实行完毕、open_trace变量控制防止由于性能上的差异导致比对失败

axi协议，在一个周期内取不到数据，会将自己暂停，pc设置为0



Q：功能仿真时为什么输出pass

A：每过一个功能点都会输出一次pass



Q：上班时cpu是否还执行trace比对

A：不进行，trace比对发生在仿真时，上板时另一种方法发现错误。cpu自己与答案进行比较，



Q：延迟槽里也是一条分支指令？

A：处理器行为不可预知，这是自行规定的















question1：实验指导书57条指令，何来89指令

每条指令可能不止测试一次























32个通用寄存器r0-r31：r0永远为0，r31用于jal，bltzal、bgezal隐式目标寄存器

HI/LO寄存器：HI乘法高半部分或者除法余数；LO乘法低半部分或者除法商

CP0：用于例外控制和中断

除 4 条非对齐指令外的所有 MIPS I 指令以及 MIPS32 中的 ERET 指令，有 14 条算 术运算指令、8 条逻辑运算指令，6 条移位指令、8 条分支跳转指令、4 条数据移动指令、2 条自陷指令、12 条访存 指令、3 条特权指令，共计 57 条。









1、指令控制外设，因为外设提供的接口是映射到内存当中的MMIO，因此可以通过load/store指令对其进行修改，修改外设寄存器的值就相当于修改外设的状态



2、不要求实现虚拟存储技术，因此地址映射为：

![image-20231030212447133](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231030212447133.png)





3、程序运行在内核态

4、mips六种异常

int中断：外设、程序等，需要暂停当前操作然后进行例外处理处理程序

adel/ades：load/store访存时地址错误（地址无效或者未对齐

ov：溢出异常

自陷异常：

system call：系统调用异常

breakpoint：断点异常，如进行调试时暂停程序的执行

ri：预留指令异常，执行未定义的指令



5、cp0协处理器

包括一部分寄存器和相应的控制逻辑

CP0协处理器中共有6个寄存器，分别是 `BadVAddr`,`Count`,`compare` `Status`,`Cause`,`EPC`，其中

badvaddr实现有关地址错误的处理

count两个时钟周期增加一次，不会暂停

compare的值写入后不变，与count低32位比较，相等时计时器中断

`Status`是一个软件可读写的寄存器。其中包括了：

中断屏蔽位`IM7`..`IM0`，若`IMx`为0，则`Cause`当中的`IPx`位不生效，

例外级EXL

全局中断使能位IE

cause记录例外原因，ip0-ip7，ip7-ip2对应六个中断，ip1-ip0软件触发

（这部分通过指令mtc0 mfc0来验证）



发生异常时，修改pc，修改cause寄存器，发生异常的pc记录在epc中+其他信息

异常处理过程中exl=1，eret表示返回





为了符合顺序执行指令的要求（包括顺序执行异常，引出精确异常的概念：异常指令前的指令全部执行完毕，后面的指令不执行，

即使是在前面几个流水级发现异常也不会立即处理，生成相应的异常信号，异常统一在mem级进行处理

对于中断，可以将中断指令标记为异常，然后也是再mem进行统一处理

A02指导书对cp0各个寄存器的结构和功能都有介绍



例外具有优先级：
![image-20231031162708530](C:\Users\hp\AppData\Roaming\Typora\typora-user-images\image-20231031162708530.png)

例外和中断的出口地址为0xBFC00380

再通过例外处理程序处理例外期间，exl=1，通过eret指令返回后exl=0



excNULL用来干嘛？













































