---
title: "NetList"
date: 2022-06-21T00:16:54+08:00

---

-   电路设计中，网表（netlist）是用于描述电路元件相互之间连接关系的。

-   RTL经过逻辑综合后，其描述的电路进一步展开，转换成用逻辑门和基本触发器相互连接搭建的电路，而用来描述这些逻辑门和触发器之间的连接关系的文件就是门级网表文件。

-   netlist是由quartus、vivado、dc等综合工具生成的。

![文本 描述已自动生成](media/2.png)

![图示 描述已自动生成](media/2_1.png)
