module <%= unit_identifier %>(
	input logic clk,
	input logic rst
);
endmodule

// Local Variables:
// verilog-library-flags:("-f rtl.f")
// End:
