TimeQuest Timing Analyzer report for cyMlp
Fri Sep 13 20:51:49 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 's_axi_aclk'
 13. Slow Model Hold: 's_axi_aclk'
 14. Slow Model Minimum Pulse Width: 's_axi_aclk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 's_axi_aclk'
 25. Fast Model Hold: 's_axi_aclk'
 26. Fast Model Minimum Pulse Width: 's_axi_aclk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cyMlp                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------+
; SDC File List                                             ;
+-----------------------+--------+--------------------------+
; SDC File Path         ; Status ; Read at                  ;
+-----------------------+--------+--------------------------+
; cyMlp_constraints.sdc ; OK     ; Fri Sep 13 20:51:42 2024 ;
+-----------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; s_axi_aclk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { s_axi_aclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 81.65 MHz ; 81.65 MHz       ; s_axi_aclk ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; s_axi_aclk ; -11.247 ; -55693.676    ;
+------------+---------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; s_axi_aclk ; 0.391 ; 0.000         ;
+------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; s_axi_aclk ; -1.423 ; -14060.916       ;
+------------+--------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 's_axi_aclk'                                                                                                                                                                                                                          ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -11.247 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.244     ;
; -11.247 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.244     ;
; -11.247 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.244     ;
; -11.247 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.244     ;
; -11.247 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.244     ;
; -11.247 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.244     ;
; -11.176 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.173     ;
; -11.176 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.173     ;
; -11.176 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.173     ;
; -11.176 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.173     ;
; -11.176 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.173     ;
; -11.176 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.173     ;
; -11.158 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.144     ;
; -11.158 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.144     ;
; -11.158 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.144     ;
; -11.158 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.144     ;
; -11.158 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.144     ;
; -11.158 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.144     ;
; -11.105 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.102     ;
; -11.105 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.102     ;
; -11.105 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.102     ;
; -11.105 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.102     ;
; -11.105 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.102     ;
; -11.105 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.102     ;
; -11.094 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.085     ;
; -11.094 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.085     ;
; -11.094 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.085     ;
; -11.094 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.085     ;
; -11.094 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.085     ;
; -11.094 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.085     ;
; -11.087 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_11|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.073     ;
; -11.087 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_11|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.073     ;
; -11.087 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_11|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.073     ;
; -11.087 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_11|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.073     ;
; -11.087 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_11|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.073     ;
; -11.087 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_11|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.073     ;
; -11.034 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.031     ;
; -11.034 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.031     ;
; -11.034 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.031     ;
; -11.034 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.031     ;
; -11.034 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.031     ;
; -11.034 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 12.031     ;
; -11.023 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.014     ;
; -11.023 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.014     ;
; -11.023 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.014     ;
; -11.023 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.014     ;
; -11.023 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.014     ;
; -11.023 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 12.014     ;
; -11.017 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 12.000     ;
; -11.017 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 12.000     ;
; -11.017 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 12.000     ;
; -11.017 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 12.000     ;
; -11.017 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 12.000     ;
; -11.017 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 12.000     ;
; -11.016 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_11|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.002     ;
; -11.016 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_11|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.002     ;
; -11.016 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_11|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.002     ;
; -11.016 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_11|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.002     ;
; -11.016 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_11|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.002     ;
; -11.016 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_11|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 12.002     ;
; -11.001 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.048     ; 11.989     ;
; -11.001 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.048     ; 11.989     ;
; -11.001 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.048     ; 11.989     ;
; -11.001 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.048     ; 11.989     ;
; -11.001 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.048     ; 11.989     ;
; -11.001 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.048     ; 11.989     ;
; -10.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[27] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 11.960     ;
; -10.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[27] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 11.960     ;
; -10.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[27] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 11.960     ;
; -10.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[27] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 11.960     ;
; -10.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[27] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 11.960     ;
; -10.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[27] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.039     ; 11.960     ;
; -10.953 ; Layer_1:l1|neuron:n_27|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ol81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_29|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.074     ; 11.915     ;
; -10.953 ; Layer_1:l1|neuron:n_27|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ol81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_29|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.074     ; 11.915     ;
; -10.953 ; Layer_1:l1|neuron:n_27|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ol81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_29|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.074     ; 11.915     ;
; -10.953 ; Layer_1:l1|neuron:n_27|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ol81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_29|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.074     ; 11.915     ;
; -10.953 ; Layer_1:l1|neuron:n_27|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ol81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_29|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.074     ; 11.915     ;
; -10.953 ; Layer_1:l1|neuron:n_27|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ol81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_29|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.074     ; 11.915     ;
; -10.952 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_2:l2|neuron:n_38|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 11.943     ;
; -10.952 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_2:l2|neuron:n_38|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 11.943     ;
; -10.952 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_2:l2|neuron:n_38|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 11.943     ;
; -10.952 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_2:l2|neuron:n_38|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 11.943     ;
; -10.952 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_2:l2|neuron:n_38|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 11.943     ;
; -10.952 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_2:l2|neuron:n_38|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.045     ; 11.943     ;
; -10.946 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 11.929     ;
; -10.946 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 11.929     ;
; -10.946 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 11.929     ;
; -10.946 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 11.929     ;
; -10.946 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 11.929     ;
; -10.946 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.053     ; 11.929     ;
; -10.945 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_11|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 11.931     ;
; -10.945 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_11|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 11.931     ;
; -10.945 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_11|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 11.931     ;
; -10.945 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_11|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 11.931     ;
; -10.945 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_11|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 11.931     ;
; -10.945 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_11|mul[28] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 11.931     ;
; -10.932 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 11.921     ;
; -10.932 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 11.921     ;
; -10.932 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 11.921     ;
; -10.932 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 11.921     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 's_axi_aclk'                                                                                       ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; count[2]          ; count[2]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[3]          ; count[3]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[4]          ; count[4]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[5]          ; count[5]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[6]          ; count[6]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[7]          ; count[7]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[8]          ; count[8]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[9]          ; count[9]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[10]         ; count[10]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[11]         ; count[11]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[12]         ; count[12]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[13]         ; count[13]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[14]         ; count[14]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[15]         ; count[15]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[16]         ; count[16]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[17]         ; count[17]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[18]         ; count[18]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[19]         ; count[19]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[20]         ; count[20]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[21]         ; count[21]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[22]         ; count[22]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[23]         ; count[23]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[24]         ; count[24]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[25]         ; count[25]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[26]         ; count[26]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[27]         ; count[27]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[28]         ; count[28]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[29]         ; count[29]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[30]         ; count[30]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[31]         ; count[31]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; image_count[0]    ; image_count[0]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[0]          ; count[0]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count[1]          ; count[1]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rom_enable        ; rom_enable        ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_out_valid_0  ; data_out_valid_0  ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_1           ; state_1           ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_2           ; state_2           ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lcd_index[0]      ; lcd_index[0]      ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; stop_write        ; stop_write        ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; skip_first_output ; skip_first_output ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[718]   ; holdData_1[718]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[702]   ; holdData_1[702]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[686]   ; holdData_1[686]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[670]   ; holdData_1[670]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[654]   ; holdData_1[654]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[638]   ; holdData_1[638]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[622]   ; holdData_1[622]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[606]   ; holdData_1[606]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[590]   ; holdData_1[590]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[574]   ; holdData_1[574]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[558]   ; holdData_1[558]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[542]   ; holdData_1[542]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[526]   ; holdData_1[526]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[510]   ; holdData_1[510]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[494]   ; holdData_1[494]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[478]   ; holdData_1[478]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[462]   ; holdData_1[462]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[446]   ; holdData_1[446]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[430]   ; holdData_1[430]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[414]   ; holdData_1[414]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[398]   ; holdData_1[398]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[382]   ; holdData_1[382]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[366]   ; holdData_1[366]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[350]   ; holdData_1[350]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[334]   ; holdData_1[334]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[318]   ; holdData_1[318]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[302]   ; holdData_1[302]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[286]   ; holdData_1[286]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[270]   ; holdData_1[270]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[254]   ; holdData_1[254]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[238]   ; holdData_1[238]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[222]   ; holdData_1[222]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[206]   ; holdData_1[206]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[190]   ; holdData_1[190]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[174]   ; holdData_1[174]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[158]   ; holdData_1[158]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[142]   ; holdData_1[142]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[126]   ; holdData_1[126]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[110]   ; holdData_1[110]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[94]    ; holdData_1[94]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[78]    ; holdData_1[78]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[62]    ; holdData_1[62]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[46]    ; holdData_1[46]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[30]    ; holdData_1[30]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[14]    ; holdData_1[14]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[709]   ; holdData_1[709]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[693]   ; holdData_1[693]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[677]   ; holdData_1[677]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[661]   ; holdData_1[661]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[645]   ; holdData_1[645]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[629]   ; holdData_1[629]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[613]   ; holdData_1[613]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[597]   ; holdData_1[597]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[581]   ; holdData_1[581]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[565]   ; holdData_1[565]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[549]   ; holdData_1[549]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[533]   ; holdData_1[533]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[517]   ; holdData_1[517]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[501]   ; holdData_1[501]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; holdData_1[485]   ; holdData_1[485]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 's_axi_aclk'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_im81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[0]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[0]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[10]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[10]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[11]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[11]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[12]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[12]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[13]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[13]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[14]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[14]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[15]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[15]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[16]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[16]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[17]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[17]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[18]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[18]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[19]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[19]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[1]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[1]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[20]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[20]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[21]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[21]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[22]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[22]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[23]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[23]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[24]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[24]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[25]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[25]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[26]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[26]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[27]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[27]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[28]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[28]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[29]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[29]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[2]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[2]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[30]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[30]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[31]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[31]                                                                                                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[3]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[3]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[4]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[4]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[5]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[5]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[6]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[6]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[7]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[7]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[8]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[8]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[9]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[9]                                                                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg5 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; s_axi_aresetn ; s_axi_aclk ; 8.355  ; 8.355  ; Rise       ; s_axi_aclk      ;
; switches[*]   ; s_axi_aclk ; 4.337  ; 4.337  ; Rise       ; s_axi_aclk      ;
;  switches[0]  ; s_axi_aclk ; 3.270  ; 3.270  ; Rise       ; s_axi_aclk      ;
;  switches[1]  ; s_axi_aclk ; 3.997  ; 3.997  ; Rise       ; s_axi_aclk      ;
;  switches[2]  ; s_axi_aclk ; 4.030  ; 4.030  ; Rise       ; s_axi_aclk      ;
;  switches[3]  ; s_axi_aclk ; 4.106  ; 4.106  ; Rise       ; s_axi_aclk      ;
;  switches[4]  ; s_axi_aclk ; 4.337  ; 4.337  ; Rise       ; s_axi_aclk      ;
;  switches[5]  ; s_axi_aclk ; 3.768  ; 3.768  ; Rise       ; s_axi_aclk      ;
;  switches[6]  ; s_axi_aclk ; -0.534 ; -0.534 ; Rise       ; s_axi_aclk      ;
;  switches[7]  ; s_axi_aclk ; -0.497 ; -0.497 ; Rise       ; s_axi_aclk      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; s_axi_aresetn ; s_axi_aclk ; -0.956 ; -0.956 ; Rise       ; s_axi_aclk      ;
; switches[*]   ; s_axi_aclk ; 0.764  ; 0.764  ; Rise       ; s_axi_aclk      ;
;  switches[0]  ; s_axi_aclk ; -3.040 ; -3.040 ; Rise       ; s_axi_aclk      ;
;  switches[1]  ; s_axi_aclk ; -3.767 ; -3.767 ; Rise       ; s_axi_aclk      ;
;  switches[2]  ; s_axi_aclk ; -3.800 ; -3.800 ; Rise       ; s_axi_aclk      ;
;  switches[3]  ; s_axi_aclk ; -3.876 ; -3.876 ; Rise       ; s_axi_aclk      ;
;  switches[4]  ; s_axi_aclk ; -4.107 ; -4.107 ; Rise       ; s_axi_aclk      ;
;  switches[5]  ; s_axi_aclk ; -3.538 ; -3.538 ; Rise       ; s_axi_aclk      ;
;  switches[6]  ; s_axi_aclk ; 0.764  ; 0.764  ; Rise       ; s_axi_aclk      ;
;  switches[7]  ; s_axi_aclk ; 0.727  ; 0.727  ; Rise       ; s_axi_aclk      ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; lcd_output[*]    ; s_axi_aclk ; 8.543 ; 8.543 ; Rise       ; s_axi_aclk      ;
;  lcd_output[0]   ; s_axi_aclk ; 6.802 ; 6.802 ; Rise       ; s_axi_aclk      ;
;  lcd_output[1]   ; s_axi_aclk ; 7.155 ; 7.155 ; Rise       ; s_axi_aclk      ;
;  lcd_output[2]   ; s_axi_aclk ; 6.688 ; 6.688 ; Rise       ; s_axi_aclk      ;
;  lcd_output[3]   ; s_axi_aclk ; 7.153 ; 7.153 ; Rise       ; s_axi_aclk      ;
;  lcd_output[4]   ; s_axi_aclk ; 6.881 ; 6.881 ; Rise       ; s_axi_aclk      ;
;  lcd_output[5]   ; s_axi_aclk ; 6.865 ; 6.865 ; Rise       ; s_axi_aclk      ;
;  lcd_output[6]   ; s_axi_aclk ; 6.637 ; 6.637 ; Rise       ; s_axi_aclk      ;
;  lcd_output[7]   ; s_axi_aclk ; 7.112 ; 7.112 ; Rise       ; s_axi_aclk      ;
;  lcd_output[8]   ; s_axi_aclk ; 8.108 ; 8.108 ; Rise       ; s_axi_aclk      ;
;  lcd_output[9]   ; s_axi_aclk ; 7.136 ; 7.136 ; Rise       ; s_axi_aclk      ;
;  lcd_output[10]  ; s_axi_aclk ; 7.391 ; 7.391 ; Rise       ; s_axi_aclk      ;
;  lcd_output[11]  ; s_axi_aclk ; 7.178 ; 7.178 ; Rise       ; s_axi_aclk      ;
;  lcd_output[12]  ; s_axi_aclk ; 7.946 ; 7.946 ; Rise       ; s_axi_aclk      ;
;  lcd_output[13]  ; s_axi_aclk ; 7.367 ; 7.367 ; Rise       ; s_axi_aclk      ;
;  lcd_output[14]  ; s_axi_aclk ; 7.585 ; 7.585 ; Rise       ; s_axi_aclk      ;
;  lcd_output[15]  ; s_axi_aclk ; 7.191 ; 7.191 ; Rise       ; s_axi_aclk      ;
;  lcd_output[16]  ; s_axi_aclk ; 7.157 ; 7.157 ; Rise       ; s_axi_aclk      ;
;  lcd_output[17]  ; s_axi_aclk ; 6.946 ; 6.946 ; Rise       ; s_axi_aclk      ;
;  lcd_output[18]  ; s_axi_aclk ; 7.336 ; 7.336 ; Rise       ; s_axi_aclk      ;
;  lcd_output[19]  ; s_axi_aclk ; 6.927 ; 6.927 ; Rise       ; s_axi_aclk      ;
;  lcd_output[20]  ; s_axi_aclk ; 6.692 ; 6.692 ; Rise       ; s_axi_aclk      ;
;  lcd_output[21]  ; s_axi_aclk ; 7.447 ; 7.447 ; Rise       ; s_axi_aclk      ;
;  lcd_output[22]  ; s_axi_aclk ; 6.891 ; 6.891 ; Rise       ; s_axi_aclk      ;
;  lcd_output[23]  ; s_axi_aclk ; 7.170 ; 7.170 ; Rise       ; s_axi_aclk      ;
;  lcd_output[24]  ; s_axi_aclk ; 7.291 ; 7.291 ; Rise       ; s_axi_aclk      ;
;  lcd_output[25]  ; s_axi_aclk ; 7.285 ; 7.285 ; Rise       ; s_axi_aclk      ;
;  lcd_output[26]  ; s_axi_aclk ; 7.474 ; 7.474 ; Rise       ; s_axi_aclk      ;
;  lcd_output[27]  ; s_axi_aclk ; 7.019 ; 7.019 ; Rise       ; s_axi_aclk      ;
;  lcd_output[28]  ; s_axi_aclk ; 7.018 ; 7.018 ; Rise       ; s_axi_aclk      ;
;  lcd_output[29]  ; s_axi_aclk ; 7.419 ; 7.419 ; Rise       ; s_axi_aclk      ;
;  lcd_output[30]  ; s_axi_aclk ; 6.351 ; 6.351 ; Rise       ; s_axi_aclk      ;
;  lcd_output[31]  ; s_axi_aclk ; 6.999 ; 6.999 ; Rise       ; s_axi_aclk      ;
;  lcd_output[32]  ; s_axi_aclk ; 7.134 ; 7.134 ; Rise       ; s_axi_aclk      ;
;  lcd_output[33]  ; s_axi_aclk ; 7.115 ; 7.115 ; Rise       ; s_axi_aclk      ;
;  lcd_output[34]  ; s_axi_aclk ; 6.657 ; 6.657 ; Rise       ; s_axi_aclk      ;
;  lcd_output[35]  ; s_axi_aclk ; 7.130 ; 7.130 ; Rise       ; s_axi_aclk      ;
;  lcd_output[36]  ; s_axi_aclk ; 6.714 ; 6.714 ; Rise       ; s_axi_aclk      ;
;  lcd_output[37]  ; s_axi_aclk ; 7.177 ; 7.177 ; Rise       ; s_axi_aclk      ;
;  lcd_output[38]  ; s_axi_aclk ; 6.699 ; 6.699 ; Rise       ; s_axi_aclk      ;
;  lcd_output[39]  ; s_axi_aclk ; 7.160 ; 7.160 ; Rise       ; s_axi_aclk      ;
;  lcd_output[40]  ; s_axi_aclk ; 6.898 ; 6.898 ; Rise       ; s_axi_aclk      ;
;  lcd_output[41]  ; s_axi_aclk ; 6.649 ; 6.649 ; Rise       ; s_axi_aclk      ;
;  lcd_output[42]  ; s_axi_aclk ; 6.617 ; 6.617 ; Rise       ; s_axi_aclk      ;
;  lcd_output[43]  ; s_axi_aclk ; 6.636 ; 6.636 ; Rise       ; s_axi_aclk      ;
;  lcd_output[44]  ; s_axi_aclk ; 7.141 ; 7.141 ; Rise       ; s_axi_aclk      ;
;  lcd_output[45]  ; s_axi_aclk ; 6.937 ; 6.937 ; Rise       ; s_axi_aclk      ;
;  lcd_output[46]  ; s_axi_aclk ; 6.724 ; 6.724 ; Rise       ; s_axi_aclk      ;
;  lcd_output[47]  ; s_axi_aclk ; 6.427 ; 6.427 ; Rise       ; s_axi_aclk      ;
;  lcd_output[48]  ; s_axi_aclk ; 7.495 ; 7.495 ; Rise       ; s_axi_aclk      ;
;  lcd_output[49]  ; s_axi_aclk ; 7.398 ; 7.398 ; Rise       ; s_axi_aclk      ;
;  lcd_output[50]  ; s_axi_aclk ; 7.096 ; 7.096 ; Rise       ; s_axi_aclk      ;
;  lcd_output[51]  ; s_axi_aclk ; 7.089 ; 7.089 ; Rise       ; s_axi_aclk      ;
;  lcd_output[52]  ; s_axi_aclk ; 6.364 ; 6.364 ; Rise       ; s_axi_aclk      ;
;  lcd_output[53]  ; s_axi_aclk ; 6.614 ; 6.614 ; Rise       ; s_axi_aclk      ;
;  lcd_output[54]  ; s_axi_aclk ; 6.638 ; 6.638 ; Rise       ; s_axi_aclk      ;
;  lcd_output[55]  ; s_axi_aclk ; 6.387 ; 6.387 ; Rise       ; s_axi_aclk      ;
;  lcd_output[56]  ; s_axi_aclk ; 6.341 ; 6.341 ; Rise       ; s_axi_aclk      ;
;  lcd_output[57]  ; s_axi_aclk ; 7.295 ; 7.295 ; Rise       ; s_axi_aclk      ;
;  lcd_output[58]  ; s_axi_aclk ; 6.827 ; 6.827 ; Rise       ; s_axi_aclk      ;
;  lcd_output[59]  ; s_axi_aclk ; 7.069 ; 7.069 ; Rise       ; s_axi_aclk      ;
;  lcd_output[60]  ; s_axi_aclk ; 7.231 ; 7.231 ; Rise       ; s_axi_aclk      ;
;  lcd_output[61]  ; s_axi_aclk ; 6.785 ; 6.785 ; Rise       ; s_axi_aclk      ;
;  lcd_output[62]  ; s_axi_aclk ; 6.773 ; 6.773 ; Rise       ; s_axi_aclk      ;
;  lcd_output[63]  ; s_axi_aclk ; 6.343 ; 6.343 ; Rise       ; s_axi_aclk      ;
;  lcd_output[64]  ; s_axi_aclk ; 6.568 ; 6.568 ; Rise       ; s_axi_aclk      ;
;  lcd_output[65]  ; s_axi_aclk ; 6.565 ; 6.565 ; Rise       ; s_axi_aclk      ;
;  lcd_output[66]  ; s_axi_aclk ; 6.354 ; 6.354 ; Rise       ; s_axi_aclk      ;
;  lcd_output[67]  ; s_axi_aclk ; 6.866 ; 6.866 ; Rise       ; s_axi_aclk      ;
;  lcd_output[68]  ; s_axi_aclk ; 7.093 ; 7.093 ; Rise       ; s_axi_aclk      ;
;  lcd_output[69]  ; s_axi_aclk ; 6.668 ; 6.668 ; Rise       ; s_axi_aclk      ;
;  lcd_output[70]  ; s_axi_aclk ; 7.083 ; 7.083 ; Rise       ; s_axi_aclk      ;
;  lcd_output[71]  ; s_axi_aclk ; 6.977 ; 6.977 ; Rise       ; s_axi_aclk      ;
;  lcd_output[72]  ; s_axi_aclk ; 7.276 ; 7.276 ; Rise       ; s_axi_aclk      ;
;  lcd_output[73]  ; s_axi_aclk ; 7.726 ; 7.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[74]  ; s_axi_aclk ; 7.168 ; 7.168 ; Rise       ; s_axi_aclk      ;
;  lcd_output[75]  ; s_axi_aclk ; 7.085 ; 7.085 ; Rise       ; s_axi_aclk      ;
;  lcd_output[76]  ; s_axi_aclk ; 6.848 ; 6.848 ; Rise       ; s_axi_aclk      ;
;  lcd_output[77]  ; s_axi_aclk ; 6.562 ; 6.562 ; Rise       ; s_axi_aclk      ;
;  lcd_output[78]  ; s_axi_aclk ; 7.064 ; 7.064 ; Rise       ; s_axi_aclk      ;
;  lcd_output[79]  ; s_axi_aclk ; 6.845 ; 6.845 ; Rise       ; s_axi_aclk      ;
;  lcd_output[80]  ; s_axi_aclk ; 6.380 ; 6.380 ; Rise       ; s_axi_aclk      ;
;  lcd_output[81]  ; s_axi_aclk ; 6.355 ; 6.355 ; Rise       ; s_axi_aclk      ;
;  lcd_output[82]  ; s_axi_aclk ; 6.603 ; 6.603 ; Rise       ; s_axi_aclk      ;
;  lcd_output[83]  ; s_axi_aclk ; 6.608 ; 6.608 ; Rise       ; s_axi_aclk      ;
;  lcd_output[84]  ; s_axi_aclk ; 6.836 ; 6.836 ; Rise       ; s_axi_aclk      ;
;  lcd_output[85]  ; s_axi_aclk ; 6.845 ; 6.845 ; Rise       ; s_axi_aclk      ;
;  lcd_output[86]  ; s_axi_aclk ; 6.607 ; 6.607 ; Rise       ; s_axi_aclk      ;
;  lcd_output[87]  ; s_axi_aclk ; 7.029 ; 7.029 ; Rise       ; s_axi_aclk      ;
;  lcd_output[88]  ; s_axi_aclk ; 6.901 ; 6.901 ; Rise       ; s_axi_aclk      ;
;  lcd_output[89]  ; s_axi_aclk ; 7.331 ; 7.331 ; Rise       ; s_axi_aclk      ;
;  lcd_output[90]  ; s_axi_aclk ; 6.370 ; 6.370 ; Rise       ; s_axi_aclk      ;
;  lcd_output[91]  ; s_axi_aclk ; 7.104 ; 7.104 ; Rise       ; s_axi_aclk      ;
;  lcd_output[92]  ; s_axi_aclk ; 6.603 ; 6.603 ; Rise       ; s_axi_aclk      ;
;  lcd_output[93]  ; s_axi_aclk ; 6.366 ; 6.366 ; Rise       ; s_axi_aclk      ;
;  lcd_output[94]  ; s_axi_aclk ; 7.089 ; 7.089 ; Rise       ; s_axi_aclk      ;
;  lcd_output[95]  ; s_axi_aclk ; 7.109 ; 7.109 ; Rise       ; s_axi_aclk      ;
;  lcd_output[96]  ; s_axi_aclk ; 6.754 ; 6.754 ; Rise       ; s_axi_aclk      ;
;  lcd_output[97]  ; s_axi_aclk ; 6.430 ; 6.430 ; Rise       ; s_axi_aclk      ;
;  lcd_output[98]  ; s_axi_aclk ; 6.386 ; 6.386 ; Rise       ; s_axi_aclk      ;
;  lcd_output[99]  ; s_axi_aclk ; 6.847 ; 6.847 ; Rise       ; s_axi_aclk      ;
;  lcd_output[100] ; s_axi_aclk ; 6.406 ; 6.406 ; Rise       ; s_axi_aclk      ;
;  lcd_output[101] ; s_axi_aclk ; 6.856 ; 6.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[102] ; s_axi_aclk ; 6.404 ; 6.404 ; Rise       ; s_axi_aclk      ;
;  lcd_output[103] ; s_axi_aclk ; 7.346 ; 7.346 ; Rise       ; s_axi_aclk      ;
;  lcd_output[104] ; s_axi_aclk ; 6.625 ; 6.625 ; Rise       ; s_axi_aclk      ;
;  lcd_output[105] ; s_axi_aclk ; 7.092 ; 7.092 ; Rise       ; s_axi_aclk      ;
;  lcd_output[106] ; s_axi_aclk ; 6.427 ; 6.427 ; Rise       ; s_axi_aclk      ;
;  lcd_output[107] ; s_axi_aclk ; 6.407 ; 6.407 ; Rise       ; s_axi_aclk      ;
;  lcd_output[108] ; s_axi_aclk ; 7.520 ; 7.520 ; Rise       ; s_axi_aclk      ;
;  lcd_output[109] ; s_axi_aclk ; 7.675 ; 7.675 ; Rise       ; s_axi_aclk      ;
;  lcd_output[110] ; s_axi_aclk ; 6.393 ; 6.393 ; Rise       ; s_axi_aclk      ;
;  lcd_output[111] ; s_axi_aclk ; 8.543 ; 8.543 ; Rise       ; s_axi_aclk      ;
;  lcd_output[112] ; s_axi_aclk ; 6.918 ; 6.918 ; Rise       ; s_axi_aclk      ;
;  lcd_output[113] ; s_axi_aclk ; 6.714 ; 6.714 ; Rise       ; s_axi_aclk      ;
;  lcd_output[114] ; s_axi_aclk ; 7.162 ; 7.162 ; Rise       ; s_axi_aclk      ;
;  lcd_output[115] ; s_axi_aclk ; 7.428 ; 7.428 ; Rise       ; s_axi_aclk      ;
;  lcd_output[116] ; s_axi_aclk ; 7.168 ; 7.168 ; Rise       ; s_axi_aclk      ;
;  lcd_output[117] ; s_axi_aclk ; 7.526 ; 7.526 ; Rise       ; s_axi_aclk      ;
;  lcd_output[118] ; s_axi_aclk ; 7.940 ; 7.940 ; Rise       ; s_axi_aclk      ;
;  lcd_output[119] ; s_axi_aclk ; 7.690 ; 7.690 ; Rise       ; s_axi_aclk      ;
;  lcd_output[120] ; s_axi_aclk ; 8.019 ; 8.019 ; Rise       ; s_axi_aclk      ;
;  lcd_output[121] ; s_axi_aclk ; 7.037 ; 7.037 ; Rise       ; s_axi_aclk      ;
;  lcd_output[122] ; s_axi_aclk ; 8.092 ; 8.092 ; Rise       ; s_axi_aclk      ;
;  lcd_output[123] ; s_axi_aclk ; 7.300 ; 7.300 ; Rise       ; s_axi_aclk      ;
;  lcd_output[124] ; s_axi_aclk ; 6.569 ; 6.569 ; Rise       ; s_axi_aclk      ;
;  lcd_output[125] ; s_axi_aclk ; 6.574 ; 6.574 ; Rise       ; s_axi_aclk      ;
;  lcd_output[126] ; s_axi_aclk ; 6.346 ; 6.346 ; Rise       ; s_axi_aclk      ;
;  lcd_output[127] ; s_axi_aclk ; 6.335 ; 6.335 ; Rise       ; s_axi_aclk      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; lcd_output[*]    ; s_axi_aclk ; 6.335 ; 6.335 ; Rise       ; s_axi_aclk      ;
;  lcd_output[0]   ; s_axi_aclk ; 6.802 ; 6.802 ; Rise       ; s_axi_aclk      ;
;  lcd_output[1]   ; s_axi_aclk ; 7.155 ; 7.155 ; Rise       ; s_axi_aclk      ;
;  lcd_output[2]   ; s_axi_aclk ; 6.688 ; 6.688 ; Rise       ; s_axi_aclk      ;
;  lcd_output[3]   ; s_axi_aclk ; 7.153 ; 7.153 ; Rise       ; s_axi_aclk      ;
;  lcd_output[4]   ; s_axi_aclk ; 6.881 ; 6.881 ; Rise       ; s_axi_aclk      ;
;  lcd_output[5]   ; s_axi_aclk ; 6.865 ; 6.865 ; Rise       ; s_axi_aclk      ;
;  lcd_output[6]   ; s_axi_aclk ; 6.637 ; 6.637 ; Rise       ; s_axi_aclk      ;
;  lcd_output[7]   ; s_axi_aclk ; 7.112 ; 7.112 ; Rise       ; s_axi_aclk      ;
;  lcd_output[8]   ; s_axi_aclk ; 8.108 ; 8.108 ; Rise       ; s_axi_aclk      ;
;  lcd_output[9]   ; s_axi_aclk ; 7.136 ; 7.136 ; Rise       ; s_axi_aclk      ;
;  lcd_output[10]  ; s_axi_aclk ; 7.391 ; 7.391 ; Rise       ; s_axi_aclk      ;
;  lcd_output[11]  ; s_axi_aclk ; 7.178 ; 7.178 ; Rise       ; s_axi_aclk      ;
;  lcd_output[12]  ; s_axi_aclk ; 7.946 ; 7.946 ; Rise       ; s_axi_aclk      ;
;  lcd_output[13]  ; s_axi_aclk ; 7.367 ; 7.367 ; Rise       ; s_axi_aclk      ;
;  lcd_output[14]  ; s_axi_aclk ; 7.585 ; 7.585 ; Rise       ; s_axi_aclk      ;
;  lcd_output[15]  ; s_axi_aclk ; 7.191 ; 7.191 ; Rise       ; s_axi_aclk      ;
;  lcd_output[16]  ; s_axi_aclk ; 7.157 ; 7.157 ; Rise       ; s_axi_aclk      ;
;  lcd_output[17]  ; s_axi_aclk ; 6.946 ; 6.946 ; Rise       ; s_axi_aclk      ;
;  lcd_output[18]  ; s_axi_aclk ; 7.336 ; 7.336 ; Rise       ; s_axi_aclk      ;
;  lcd_output[19]  ; s_axi_aclk ; 6.927 ; 6.927 ; Rise       ; s_axi_aclk      ;
;  lcd_output[20]  ; s_axi_aclk ; 6.692 ; 6.692 ; Rise       ; s_axi_aclk      ;
;  lcd_output[21]  ; s_axi_aclk ; 7.447 ; 7.447 ; Rise       ; s_axi_aclk      ;
;  lcd_output[22]  ; s_axi_aclk ; 6.891 ; 6.891 ; Rise       ; s_axi_aclk      ;
;  lcd_output[23]  ; s_axi_aclk ; 7.170 ; 7.170 ; Rise       ; s_axi_aclk      ;
;  lcd_output[24]  ; s_axi_aclk ; 7.291 ; 7.291 ; Rise       ; s_axi_aclk      ;
;  lcd_output[25]  ; s_axi_aclk ; 7.285 ; 7.285 ; Rise       ; s_axi_aclk      ;
;  lcd_output[26]  ; s_axi_aclk ; 7.474 ; 7.474 ; Rise       ; s_axi_aclk      ;
;  lcd_output[27]  ; s_axi_aclk ; 7.019 ; 7.019 ; Rise       ; s_axi_aclk      ;
;  lcd_output[28]  ; s_axi_aclk ; 7.018 ; 7.018 ; Rise       ; s_axi_aclk      ;
;  lcd_output[29]  ; s_axi_aclk ; 7.419 ; 7.419 ; Rise       ; s_axi_aclk      ;
;  lcd_output[30]  ; s_axi_aclk ; 6.351 ; 6.351 ; Rise       ; s_axi_aclk      ;
;  lcd_output[31]  ; s_axi_aclk ; 6.999 ; 6.999 ; Rise       ; s_axi_aclk      ;
;  lcd_output[32]  ; s_axi_aclk ; 7.134 ; 7.134 ; Rise       ; s_axi_aclk      ;
;  lcd_output[33]  ; s_axi_aclk ; 7.115 ; 7.115 ; Rise       ; s_axi_aclk      ;
;  lcd_output[34]  ; s_axi_aclk ; 6.657 ; 6.657 ; Rise       ; s_axi_aclk      ;
;  lcd_output[35]  ; s_axi_aclk ; 7.130 ; 7.130 ; Rise       ; s_axi_aclk      ;
;  lcd_output[36]  ; s_axi_aclk ; 6.714 ; 6.714 ; Rise       ; s_axi_aclk      ;
;  lcd_output[37]  ; s_axi_aclk ; 7.177 ; 7.177 ; Rise       ; s_axi_aclk      ;
;  lcd_output[38]  ; s_axi_aclk ; 6.699 ; 6.699 ; Rise       ; s_axi_aclk      ;
;  lcd_output[39]  ; s_axi_aclk ; 7.160 ; 7.160 ; Rise       ; s_axi_aclk      ;
;  lcd_output[40]  ; s_axi_aclk ; 6.898 ; 6.898 ; Rise       ; s_axi_aclk      ;
;  lcd_output[41]  ; s_axi_aclk ; 6.649 ; 6.649 ; Rise       ; s_axi_aclk      ;
;  lcd_output[42]  ; s_axi_aclk ; 6.617 ; 6.617 ; Rise       ; s_axi_aclk      ;
;  lcd_output[43]  ; s_axi_aclk ; 6.636 ; 6.636 ; Rise       ; s_axi_aclk      ;
;  lcd_output[44]  ; s_axi_aclk ; 7.141 ; 7.141 ; Rise       ; s_axi_aclk      ;
;  lcd_output[45]  ; s_axi_aclk ; 6.937 ; 6.937 ; Rise       ; s_axi_aclk      ;
;  lcd_output[46]  ; s_axi_aclk ; 6.724 ; 6.724 ; Rise       ; s_axi_aclk      ;
;  lcd_output[47]  ; s_axi_aclk ; 6.427 ; 6.427 ; Rise       ; s_axi_aclk      ;
;  lcd_output[48]  ; s_axi_aclk ; 7.495 ; 7.495 ; Rise       ; s_axi_aclk      ;
;  lcd_output[49]  ; s_axi_aclk ; 7.398 ; 7.398 ; Rise       ; s_axi_aclk      ;
;  lcd_output[50]  ; s_axi_aclk ; 7.096 ; 7.096 ; Rise       ; s_axi_aclk      ;
;  lcd_output[51]  ; s_axi_aclk ; 7.089 ; 7.089 ; Rise       ; s_axi_aclk      ;
;  lcd_output[52]  ; s_axi_aclk ; 6.364 ; 6.364 ; Rise       ; s_axi_aclk      ;
;  lcd_output[53]  ; s_axi_aclk ; 6.614 ; 6.614 ; Rise       ; s_axi_aclk      ;
;  lcd_output[54]  ; s_axi_aclk ; 6.638 ; 6.638 ; Rise       ; s_axi_aclk      ;
;  lcd_output[55]  ; s_axi_aclk ; 6.387 ; 6.387 ; Rise       ; s_axi_aclk      ;
;  lcd_output[56]  ; s_axi_aclk ; 6.341 ; 6.341 ; Rise       ; s_axi_aclk      ;
;  lcd_output[57]  ; s_axi_aclk ; 7.295 ; 7.295 ; Rise       ; s_axi_aclk      ;
;  lcd_output[58]  ; s_axi_aclk ; 6.827 ; 6.827 ; Rise       ; s_axi_aclk      ;
;  lcd_output[59]  ; s_axi_aclk ; 7.069 ; 7.069 ; Rise       ; s_axi_aclk      ;
;  lcd_output[60]  ; s_axi_aclk ; 7.231 ; 7.231 ; Rise       ; s_axi_aclk      ;
;  lcd_output[61]  ; s_axi_aclk ; 6.785 ; 6.785 ; Rise       ; s_axi_aclk      ;
;  lcd_output[62]  ; s_axi_aclk ; 6.773 ; 6.773 ; Rise       ; s_axi_aclk      ;
;  lcd_output[63]  ; s_axi_aclk ; 6.343 ; 6.343 ; Rise       ; s_axi_aclk      ;
;  lcd_output[64]  ; s_axi_aclk ; 6.568 ; 6.568 ; Rise       ; s_axi_aclk      ;
;  lcd_output[65]  ; s_axi_aclk ; 6.565 ; 6.565 ; Rise       ; s_axi_aclk      ;
;  lcd_output[66]  ; s_axi_aclk ; 6.354 ; 6.354 ; Rise       ; s_axi_aclk      ;
;  lcd_output[67]  ; s_axi_aclk ; 6.866 ; 6.866 ; Rise       ; s_axi_aclk      ;
;  lcd_output[68]  ; s_axi_aclk ; 7.093 ; 7.093 ; Rise       ; s_axi_aclk      ;
;  lcd_output[69]  ; s_axi_aclk ; 6.668 ; 6.668 ; Rise       ; s_axi_aclk      ;
;  lcd_output[70]  ; s_axi_aclk ; 7.083 ; 7.083 ; Rise       ; s_axi_aclk      ;
;  lcd_output[71]  ; s_axi_aclk ; 6.977 ; 6.977 ; Rise       ; s_axi_aclk      ;
;  lcd_output[72]  ; s_axi_aclk ; 7.276 ; 7.276 ; Rise       ; s_axi_aclk      ;
;  lcd_output[73]  ; s_axi_aclk ; 7.726 ; 7.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[74]  ; s_axi_aclk ; 7.168 ; 7.168 ; Rise       ; s_axi_aclk      ;
;  lcd_output[75]  ; s_axi_aclk ; 7.085 ; 7.085 ; Rise       ; s_axi_aclk      ;
;  lcd_output[76]  ; s_axi_aclk ; 6.848 ; 6.848 ; Rise       ; s_axi_aclk      ;
;  lcd_output[77]  ; s_axi_aclk ; 6.562 ; 6.562 ; Rise       ; s_axi_aclk      ;
;  lcd_output[78]  ; s_axi_aclk ; 7.064 ; 7.064 ; Rise       ; s_axi_aclk      ;
;  lcd_output[79]  ; s_axi_aclk ; 6.845 ; 6.845 ; Rise       ; s_axi_aclk      ;
;  lcd_output[80]  ; s_axi_aclk ; 6.380 ; 6.380 ; Rise       ; s_axi_aclk      ;
;  lcd_output[81]  ; s_axi_aclk ; 6.355 ; 6.355 ; Rise       ; s_axi_aclk      ;
;  lcd_output[82]  ; s_axi_aclk ; 6.603 ; 6.603 ; Rise       ; s_axi_aclk      ;
;  lcd_output[83]  ; s_axi_aclk ; 6.608 ; 6.608 ; Rise       ; s_axi_aclk      ;
;  lcd_output[84]  ; s_axi_aclk ; 6.836 ; 6.836 ; Rise       ; s_axi_aclk      ;
;  lcd_output[85]  ; s_axi_aclk ; 6.845 ; 6.845 ; Rise       ; s_axi_aclk      ;
;  lcd_output[86]  ; s_axi_aclk ; 6.607 ; 6.607 ; Rise       ; s_axi_aclk      ;
;  lcd_output[87]  ; s_axi_aclk ; 7.029 ; 7.029 ; Rise       ; s_axi_aclk      ;
;  lcd_output[88]  ; s_axi_aclk ; 6.901 ; 6.901 ; Rise       ; s_axi_aclk      ;
;  lcd_output[89]  ; s_axi_aclk ; 7.331 ; 7.331 ; Rise       ; s_axi_aclk      ;
;  lcd_output[90]  ; s_axi_aclk ; 6.370 ; 6.370 ; Rise       ; s_axi_aclk      ;
;  lcd_output[91]  ; s_axi_aclk ; 7.104 ; 7.104 ; Rise       ; s_axi_aclk      ;
;  lcd_output[92]  ; s_axi_aclk ; 6.603 ; 6.603 ; Rise       ; s_axi_aclk      ;
;  lcd_output[93]  ; s_axi_aclk ; 6.366 ; 6.366 ; Rise       ; s_axi_aclk      ;
;  lcd_output[94]  ; s_axi_aclk ; 7.089 ; 7.089 ; Rise       ; s_axi_aclk      ;
;  lcd_output[95]  ; s_axi_aclk ; 7.109 ; 7.109 ; Rise       ; s_axi_aclk      ;
;  lcd_output[96]  ; s_axi_aclk ; 6.754 ; 6.754 ; Rise       ; s_axi_aclk      ;
;  lcd_output[97]  ; s_axi_aclk ; 6.430 ; 6.430 ; Rise       ; s_axi_aclk      ;
;  lcd_output[98]  ; s_axi_aclk ; 6.386 ; 6.386 ; Rise       ; s_axi_aclk      ;
;  lcd_output[99]  ; s_axi_aclk ; 6.847 ; 6.847 ; Rise       ; s_axi_aclk      ;
;  lcd_output[100] ; s_axi_aclk ; 6.406 ; 6.406 ; Rise       ; s_axi_aclk      ;
;  lcd_output[101] ; s_axi_aclk ; 6.856 ; 6.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[102] ; s_axi_aclk ; 6.404 ; 6.404 ; Rise       ; s_axi_aclk      ;
;  lcd_output[103] ; s_axi_aclk ; 7.346 ; 7.346 ; Rise       ; s_axi_aclk      ;
;  lcd_output[104] ; s_axi_aclk ; 6.625 ; 6.625 ; Rise       ; s_axi_aclk      ;
;  lcd_output[105] ; s_axi_aclk ; 7.092 ; 7.092 ; Rise       ; s_axi_aclk      ;
;  lcd_output[106] ; s_axi_aclk ; 6.427 ; 6.427 ; Rise       ; s_axi_aclk      ;
;  lcd_output[107] ; s_axi_aclk ; 6.407 ; 6.407 ; Rise       ; s_axi_aclk      ;
;  lcd_output[108] ; s_axi_aclk ; 7.520 ; 7.520 ; Rise       ; s_axi_aclk      ;
;  lcd_output[109] ; s_axi_aclk ; 7.675 ; 7.675 ; Rise       ; s_axi_aclk      ;
;  lcd_output[110] ; s_axi_aclk ; 6.393 ; 6.393 ; Rise       ; s_axi_aclk      ;
;  lcd_output[111] ; s_axi_aclk ; 8.543 ; 8.543 ; Rise       ; s_axi_aclk      ;
;  lcd_output[112] ; s_axi_aclk ; 6.918 ; 6.918 ; Rise       ; s_axi_aclk      ;
;  lcd_output[113] ; s_axi_aclk ; 6.714 ; 6.714 ; Rise       ; s_axi_aclk      ;
;  lcd_output[114] ; s_axi_aclk ; 7.162 ; 7.162 ; Rise       ; s_axi_aclk      ;
;  lcd_output[115] ; s_axi_aclk ; 7.428 ; 7.428 ; Rise       ; s_axi_aclk      ;
;  lcd_output[116] ; s_axi_aclk ; 7.168 ; 7.168 ; Rise       ; s_axi_aclk      ;
;  lcd_output[117] ; s_axi_aclk ; 7.526 ; 7.526 ; Rise       ; s_axi_aclk      ;
;  lcd_output[118] ; s_axi_aclk ; 7.940 ; 7.940 ; Rise       ; s_axi_aclk      ;
;  lcd_output[119] ; s_axi_aclk ; 7.690 ; 7.690 ; Rise       ; s_axi_aclk      ;
;  lcd_output[120] ; s_axi_aclk ; 8.019 ; 8.019 ; Rise       ; s_axi_aclk      ;
;  lcd_output[121] ; s_axi_aclk ; 7.037 ; 7.037 ; Rise       ; s_axi_aclk      ;
;  lcd_output[122] ; s_axi_aclk ; 8.092 ; 8.092 ; Rise       ; s_axi_aclk      ;
;  lcd_output[123] ; s_axi_aclk ; 7.300 ; 7.300 ; Rise       ; s_axi_aclk      ;
;  lcd_output[124] ; s_axi_aclk ; 6.569 ; 6.569 ; Rise       ; s_axi_aclk      ;
;  lcd_output[125] ; s_axi_aclk ; 6.574 ; 6.574 ; Rise       ; s_axi_aclk      ;
;  lcd_output[126] ; s_axi_aclk ; 6.346 ; 6.346 ; Rise       ; s_axi_aclk      ;
;  lcd_output[127] ; s_axi_aclk ; 6.335 ; 6.335 ; Rise       ; s_axi_aclk      ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; s_axi_aclk ; -5.045 ; -21457.167    ;
+------------+--------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; s_axi_aclk ; 0.215 ; 0.000         ;
+------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; s_axi_aclk ; -1.519 ; -14378.484       ;
+------------+--------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 's_axi_aclk'                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -5.045 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 6.020      ;
; -5.045 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 6.020      ;
; -5.045 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 6.020      ;
; -5.045 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 6.020      ;
; -5.045 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 6.020      ;
; -5.045 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 6.020      ;
; -5.038 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 6.014      ;
; -5.038 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 6.014      ;
; -5.038 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 6.014      ;
; -5.038 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 6.014      ;
; -5.038 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 6.014      ;
; -5.038 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_10|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 6.014      ;
; -5.033 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 6.021      ;
; -5.033 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 6.021      ;
; -5.033 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 6.021      ;
; -5.033 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 6.021      ;
; -5.033 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 6.021      ;
; -5.033 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 6.021      ;
; -5.018 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.996      ;
; -5.018 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.996      ;
; -5.018 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.996      ;
; -5.018 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.996      ;
; -5.018 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.996      ;
; -5.018 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_33|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.996      ;
; -5.012 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg0 ; Layer_1:l1|neuron:n_9|mul[31]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.997      ;
; -5.012 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg1 ; Layer_1:l1|neuron:n_9|mul[31]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.997      ;
; -5.012 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg2 ; Layer_1:l1|neuron:n_9|mul[31]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.997      ;
; -5.012 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg3 ; Layer_1:l1|neuron:n_9|mul[31]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.997      ;
; -5.012 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg4 ; Layer_1:l1|neuron:n_9|mul[31]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.997      ;
; -5.012 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg5 ; Layer_1:l1|neuron:n_9|mul[31]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.997      ;
; -5.010 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.985      ;
; -5.010 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.985      ;
; -5.010 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.985      ;
; -5.010 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.985      ;
; -5.010 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.985      ;
; -5.010 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.985      ;
; -5.003 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_10|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.979      ;
; -5.003 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_10|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.979      ;
; -5.003 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_10|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.979      ;
; -5.003 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_10|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.979      ;
; -5.003 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_10|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.979      ;
; -5.003 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_10|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.979      ;
; -4.998 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.986      ;
; -4.998 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.986      ;
; -4.998 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.986      ;
; -4.998 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.986      ;
; -4.998 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.986      ;
; -4.998 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.986      ;
; -4.991 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.973      ;
; -4.991 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.973      ;
; -4.991 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.973      ;
; -4.991 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.973      ;
; -4.991 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.973      ;
; -4.991 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_2:l2|neuron:n_38|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.973      ;
; -4.985 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.058     ; 5.959      ;
; -4.985 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.058     ; 5.959      ;
; -4.985 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.058     ; 5.959      ;
; -4.985 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.058     ; 5.959      ;
; -4.985 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.058     ; 5.959      ;
; -4.985 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_11|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.058     ; 5.959      ;
; -4.983 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_33|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.961      ;
; -4.983 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_33|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.961      ;
; -4.983 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_33|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.961      ;
; -4.983 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_33|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.961      ;
; -4.983 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_33|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.961      ;
; -4.983 ; Layer_1:l1|neuron:n_33|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ij81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_33|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.054     ; 5.961      ;
; -4.977 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg0 ; Layer_1:l1|neuron:n_9|mul[30]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.962      ;
; -4.977 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg1 ; Layer_1:l1|neuron:n_9|mul[30]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.962      ;
; -4.977 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg2 ; Layer_1:l1|neuron:n_9|mul[30]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.962      ;
; -4.977 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg3 ; Layer_1:l1|neuron:n_9|mul[30]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.962      ;
; -4.977 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg4 ; Layer_1:l1|neuron:n_9|mul[30]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.962      ;
; -4.977 ; Layer_1:l1|neuron:n_6|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9l81:auto_generated|ram_block1a12~porta_address_reg5 ; Layer_1:l1|neuron:n_9|mul[30]  ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.047     ; 5.962      ;
; -4.975 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.950      ;
; -4.975 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.950      ;
; -4.975 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.950      ;
; -4.975 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.950      ;
; -4.975 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.950      ;
; -4.975 ; Layer_1:l1|neuron:n_13|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_sj81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.057     ; 5.950      ;
; -4.968 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg0  ; Layer_1:l1|neuron:n_10|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.944      ;
; -4.968 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg1  ; Layer_1:l1|neuron:n_10|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.944      ;
; -4.968 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg2  ; Layer_1:l1|neuron:n_10|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.944      ;
; -4.968 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg3  ; Layer_1:l1|neuron:n_10|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.944      ;
; -4.968 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg4  ; Layer_1:l1|neuron:n_10|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.944      ;
; -4.968 ; Layer_1:l1|neuron:n_8|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_dl81:auto_generated|ram_block1a0~porta_address_reg5  ; Layer_1:l1|neuron:n_10|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.056     ; 5.944      ;
; -4.964 ; Layer_1:l1|neuron:n_42|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ul81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_44|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.079     ; 5.917      ;
; -4.964 ; Layer_1:l1|neuron:n_42|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ul81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_44|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.079     ; 5.917      ;
; -4.964 ; Layer_1:l1|neuron:n_42|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ul81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_44|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.079     ; 5.917      ;
; -4.964 ; Layer_1:l1|neuron:n_42|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ul81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_44|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.079     ; 5.917      ;
; -4.964 ; Layer_1:l1|neuron:n_42|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ul81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_44|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.079     ; 5.917      ;
; -4.964 ; Layer_1:l1|neuron:n_42|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_ul81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_44|mul[31] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.079     ; 5.917      ;
; -4.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.951      ;
; -4.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.951      ;
; -4.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.951      ;
; -4.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.951      ;
; -4.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg4 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.951      ;
; -4.963 ; Layer_1:l1|neuron:n_11|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_um81:auto_generated|ram_block1a0~porta_address_reg5 ; Layer_1:l1|neuron:n_13|mul[29] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.044     ; 5.951      ;
; -4.956 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg0 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.938      ;
; -4.956 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg1 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.938      ;
; -4.956 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg2 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.938      ;
; -4.956 ; Layer_2:l2|neuron:n_36|Weight_Memory:weight_memory|altsyncram:mem_rtl_0|altsyncram_9i81:auto_generated|ram_block1a0~porta_address_reg3 ; Layer_2:l2|neuron:n_38|mul[30] ; s_axi_aclk   ; s_axi_aclk  ; 1.000        ; -0.050     ; 5.938      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 's_axi_aclk'                                                                                       ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count[2]          ; count[2]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[3]          ; count[3]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[4]          ; count[4]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[5]          ; count[5]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[6]          ; count[6]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[7]          ; count[7]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[8]          ; count[8]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[9]          ; count[9]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[10]         ; count[10]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[11]         ; count[11]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[12]         ; count[12]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[13]         ; count[13]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[14]         ; count[14]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[15]         ; count[15]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[16]         ; count[16]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[17]         ; count[17]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[18]         ; count[18]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[19]         ; count[19]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[20]         ; count[20]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[21]         ; count[21]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[22]         ; count[22]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[23]         ; count[23]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[24]         ; count[24]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[25]         ; count[25]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[26]         ; count[26]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[27]         ; count[27]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[28]         ; count[28]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[29]         ; count[29]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[30]         ; count[30]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[31]         ; count[31]         ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; image_count[0]    ; image_count[0]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[0]          ; count[0]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count[1]          ; count[1]          ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rom_enable        ; rom_enable        ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_out_valid_0  ; data_out_valid_0  ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_1           ; state_1           ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_2           ; state_2           ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lcd_index[0]      ; lcd_index[0]      ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stop_write        ; stop_write        ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; skip_first_output ; skip_first_output ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[718]   ; holdData_1[718]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[702]   ; holdData_1[702]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[686]   ; holdData_1[686]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[670]   ; holdData_1[670]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[654]   ; holdData_1[654]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[638]   ; holdData_1[638]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[622]   ; holdData_1[622]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[606]   ; holdData_1[606]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[590]   ; holdData_1[590]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[574]   ; holdData_1[574]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[558]   ; holdData_1[558]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[542]   ; holdData_1[542]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[526]   ; holdData_1[526]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[510]   ; holdData_1[510]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[494]   ; holdData_1[494]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[478]   ; holdData_1[478]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[462]   ; holdData_1[462]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[446]   ; holdData_1[446]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[430]   ; holdData_1[430]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[414]   ; holdData_1[414]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[398]   ; holdData_1[398]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[382]   ; holdData_1[382]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[366]   ; holdData_1[366]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[350]   ; holdData_1[350]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[334]   ; holdData_1[334]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[318]   ; holdData_1[318]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[302]   ; holdData_1[302]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[286]   ; holdData_1[286]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[270]   ; holdData_1[270]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[254]   ; holdData_1[254]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[238]   ; holdData_1[238]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[222]   ; holdData_1[222]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[206]   ; holdData_1[206]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[190]   ; holdData_1[190]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[174]   ; holdData_1[174]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[158]   ; holdData_1[158]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[142]   ; holdData_1[142]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[126]   ; holdData_1[126]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[110]   ; holdData_1[110]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[94]    ; holdData_1[94]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[78]    ; holdData_1[78]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[62]    ; holdData_1[62]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[46]    ; holdData_1[46]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[30]    ; holdData_1[30]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[14]    ; holdData_1[14]    ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[709]   ; holdData_1[709]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[693]   ; holdData_1[693]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[677]   ; holdData_1[677]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[661]   ; holdData_1[661]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[645]   ; holdData_1[645]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[629]   ; holdData_1[629]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[613]   ; holdData_1[613]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[597]   ; holdData_1[597]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[581]   ; holdData_1[581]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[565]   ; holdData_1[565]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[549]   ; holdData_1[549]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[533]   ; holdData_1[533]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[517]   ; holdData_1[517]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[501]   ; holdData_1[501]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; holdData_1[485]   ; holdData_1[485]   ; s_axi_aclk   ; s_axi_aclk  ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 's_axi_aclk'                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[0]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[0]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[10] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[10] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[11] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[11] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[12] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[12] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[13] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[13] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[14] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[14] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[15] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[15] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[16] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[16] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[17] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[17] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[18] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[18] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[19] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[19] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[1]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[1]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[20] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[20] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[21] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[21] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[22] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[22] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[23] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[23] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[24] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[24] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[25] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[25] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[26] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[26] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[27] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[27] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[28] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[28] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[29] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[29] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[2]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[2]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[30] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[30] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[31] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[31] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[3]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[3]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[4]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[4]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[5]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[5]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[6]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[6]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[7]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[7]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[8]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[8]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[9]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_0|mul[9]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[0]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[0]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[10] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[10] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[11] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[11] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[12] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[12] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[13] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[13] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[14] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[14] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[15] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[15] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[16] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[16] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[17] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[17] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[18] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[18] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[19] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[19] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[1]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[1]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[20] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[20] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[21] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[21] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[22] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[22] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[23] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[23] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[24] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[24] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[25] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; s_axi_aclk ; Rise       ; Layer_1:l1|neuron:n_1|mul[25] ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; s_axi_aresetn ; s_axi_aclk ; 3.931  ; 3.931  ; Rise       ; s_axi_aclk      ;
; switches[*]   ; s_axi_aclk ; 2.311  ; 2.311  ; Rise       ; s_axi_aclk      ;
;  switches[0]  ; s_axi_aclk ; 1.787  ; 1.787  ; Rise       ; s_axi_aclk      ;
;  switches[1]  ; s_axi_aclk ; 2.108  ; 2.108  ; Rise       ; s_axi_aclk      ;
;  switches[2]  ; s_axi_aclk ; 2.129  ; 2.129  ; Rise       ; s_axi_aclk      ;
;  switches[3]  ; s_axi_aclk ; 2.212  ; 2.212  ; Rise       ; s_axi_aclk      ;
;  switches[4]  ; s_axi_aclk ; 2.311  ; 2.311  ; Rise       ; s_axi_aclk      ;
;  switches[5]  ; s_axi_aclk ; 2.009  ; 2.009  ; Rise       ; s_axi_aclk      ;
;  switches[6]  ; s_axi_aclk ; -0.572 ; -0.572 ; Rise       ; s_axi_aclk      ;
;  switches[7]  ; s_axi_aclk ; -0.564 ; -0.564 ; Rise       ; s_axi_aclk      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; s_axi_aresetn ; s_axi_aclk ; -0.170 ; -0.170 ; Rise       ; s_axi_aclk      ;
; switches[*]   ; s_axi_aclk ; 0.692  ; 0.692  ; Rise       ; s_axi_aclk      ;
;  switches[0]  ; s_axi_aclk ; -1.667 ; -1.667 ; Rise       ; s_axi_aclk      ;
;  switches[1]  ; s_axi_aclk ; -1.988 ; -1.988 ; Rise       ; s_axi_aclk      ;
;  switches[2]  ; s_axi_aclk ; -2.009 ; -2.009 ; Rise       ; s_axi_aclk      ;
;  switches[3]  ; s_axi_aclk ; -2.092 ; -2.092 ; Rise       ; s_axi_aclk      ;
;  switches[4]  ; s_axi_aclk ; -2.191 ; -2.191 ; Rise       ; s_axi_aclk      ;
;  switches[5]  ; s_axi_aclk ; -1.889 ; -1.889 ; Rise       ; s_axi_aclk      ;
;  switches[6]  ; s_axi_aclk ; 0.692  ; 0.692  ; Rise       ; s_axi_aclk      ;
;  switches[7]  ; s_axi_aclk ; 0.684  ; 0.684  ; Rise       ; s_axi_aclk      ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; lcd_output[*]    ; s_axi_aclk ; 4.745 ; 4.745 ; Rise       ; s_axi_aclk      ;
;  lcd_output[0]   ; s_axi_aclk ; 3.831 ; 3.831 ; Rise       ; s_axi_aclk      ;
;  lcd_output[1]   ; s_axi_aclk ; 4.026 ; 4.026 ; Rise       ; s_axi_aclk      ;
;  lcd_output[2]   ; s_axi_aclk ; 3.807 ; 3.807 ; Rise       ; s_axi_aclk      ;
;  lcd_output[3]   ; s_axi_aclk ; 4.024 ; 4.024 ; Rise       ; s_axi_aclk      ;
;  lcd_output[4]   ; s_axi_aclk ; 3.894 ; 3.894 ; Rise       ; s_axi_aclk      ;
;  lcd_output[5]   ; s_axi_aclk ; 3.880 ; 3.880 ; Rise       ; s_axi_aclk      ;
;  lcd_output[6]   ; s_axi_aclk ; 3.790 ; 3.790 ; Rise       ; s_axi_aclk      ;
;  lcd_output[7]   ; s_axi_aclk ; 3.998 ; 3.998 ; Rise       ; s_axi_aclk      ;
;  lcd_output[8]   ; s_axi_aclk ; 4.486 ; 4.486 ; Rise       ; s_axi_aclk      ;
;  lcd_output[9]   ; s_axi_aclk ; 4.061 ; 4.061 ; Rise       ; s_axi_aclk      ;
;  lcd_output[10]  ; s_axi_aclk ; 4.175 ; 4.175 ; Rise       ; s_axi_aclk      ;
;  lcd_output[11]  ; s_axi_aclk ; 4.065 ; 4.065 ; Rise       ; s_axi_aclk      ;
;  lcd_output[12]  ; s_axi_aclk ; 4.421 ; 4.421 ; Rise       ; s_axi_aclk      ;
;  lcd_output[13]  ; s_axi_aclk ; 4.162 ; 4.162 ; Rise       ; s_axi_aclk      ;
;  lcd_output[14]  ; s_axi_aclk ; 4.229 ; 4.229 ; Rise       ; s_axi_aclk      ;
;  lcd_output[15]  ; s_axi_aclk ; 4.080 ; 4.080 ; Rise       ; s_axi_aclk      ;
;  lcd_output[16]  ; s_axi_aclk ; 4.015 ; 4.015 ; Rise       ; s_axi_aclk      ;
;  lcd_output[17]  ; s_axi_aclk ; 3.925 ; 3.925 ; Rise       ; s_axi_aclk      ;
;  lcd_output[18]  ; s_axi_aclk ; 4.124 ; 4.124 ; Rise       ; s_axi_aclk      ;
;  lcd_output[19]  ; s_axi_aclk ; 3.897 ; 3.897 ; Rise       ; s_axi_aclk      ;
;  lcd_output[20]  ; s_axi_aclk ; 3.798 ; 3.798 ; Rise       ; s_axi_aclk      ;
;  lcd_output[21]  ; s_axi_aclk ; 4.160 ; 4.160 ; Rise       ; s_axi_aclk      ;
;  lcd_output[22]  ; s_axi_aclk ; 3.878 ; 3.878 ; Rise       ; s_axi_aclk      ;
;  lcd_output[23]  ; s_axi_aclk ; 4.023 ; 4.023 ; Rise       ; s_axi_aclk      ;
;  lcd_output[24]  ; s_axi_aclk ; 4.069 ; 4.069 ; Rise       ; s_axi_aclk      ;
;  lcd_output[25]  ; s_axi_aclk ; 4.070 ; 4.070 ; Rise       ; s_axi_aclk      ;
;  lcd_output[26]  ; s_axi_aclk ; 4.150 ; 4.150 ; Rise       ; s_axi_aclk      ;
;  lcd_output[27]  ; s_axi_aclk ; 3.937 ; 3.937 ; Rise       ; s_axi_aclk      ;
;  lcd_output[28]  ; s_axi_aclk ; 3.939 ; 3.939 ; Rise       ; s_axi_aclk      ;
;  lcd_output[29]  ; s_axi_aclk ; 4.112 ; 4.112 ; Rise       ; s_axi_aclk      ;
;  lcd_output[30]  ; s_axi_aclk ; 3.637 ; 3.637 ; Rise       ; s_axi_aclk      ;
;  lcd_output[31]  ; s_axi_aclk ; 3.928 ; 3.928 ; Rise       ; s_axi_aclk      ;
;  lcd_output[32]  ; s_axi_aclk ; 4.001 ; 4.001 ; Rise       ; s_axi_aclk      ;
;  lcd_output[33]  ; s_axi_aclk ; 4.025 ; 4.025 ; Rise       ; s_axi_aclk      ;
;  lcd_output[34]  ; s_axi_aclk ; 3.777 ; 3.777 ; Rise       ; s_axi_aclk      ;
;  lcd_output[35]  ; s_axi_aclk ; 3.990 ; 3.990 ; Rise       ; s_axi_aclk      ;
;  lcd_output[36]  ; s_axi_aclk ; 3.807 ; 3.807 ; Rise       ; s_axi_aclk      ;
;  lcd_output[37]  ; s_axi_aclk ; 4.026 ; 4.026 ; Rise       ; s_axi_aclk      ;
;  lcd_output[38]  ; s_axi_aclk ; 3.804 ; 3.804 ; Rise       ; s_axi_aclk      ;
;  lcd_output[39]  ; s_axi_aclk ; 4.018 ; 4.018 ; Rise       ; s_axi_aclk      ;
;  lcd_output[40]  ; s_axi_aclk ; 3.896 ; 3.896 ; Rise       ; s_axi_aclk      ;
;  lcd_output[41]  ; s_axi_aclk ; 3.783 ; 3.783 ; Rise       ; s_axi_aclk      ;
;  lcd_output[42]  ; s_axi_aclk ; 3.767 ; 3.767 ; Rise       ; s_axi_aclk      ;
;  lcd_output[43]  ; s_axi_aclk ; 3.782 ; 3.782 ; Rise       ; s_axi_aclk      ;
;  lcd_output[44]  ; s_axi_aclk ; 3.963 ; 3.963 ; Rise       ; s_axi_aclk      ;
;  lcd_output[45]  ; s_axi_aclk ; 3.878 ; 3.878 ; Rise       ; s_axi_aclk      ;
;  lcd_output[46]  ; s_axi_aclk ; 3.784 ; 3.784 ; Rise       ; s_axi_aclk      ;
;  lcd_output[47]  ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[48]  ; s_axi_aclk ; 4.175 ; 4.175 ; Rise       ; s_axi_aclk      ;
;  lcd_output[49]  ; s_axi_aclk ; 4.157 ; 4.157 ; Rise       ; s_axi_aclk      ;
;  lcd_output[50]  ; s_axi_aclk ; 4.014 ; 4.014 ; Rise       ; s_axi_aclk      ;
;  lcd_output[51]  ; s_axi_aclk ; 4.011 ; 4.011 ; Rise       ; s_axi_aclk      ;
;  lcd_output[52]  ; s_axi_aclk ; 3.641 ; 3.641 ; Rise       ; s_axi_aclk      ;
;  lcd_output[53]  ; s_axi_aclk ; 3.769 ; 3.769 ; Rise       ; s_axi_aclk      ;
;  lcd_output[54]  ; s_axi_aclk ; 3.787 ; 3.787 ; Rise       ; s_axi_aclk      ;
;  lcd_output[55]  ; s_axi_aclk ; 3.663 ; 3.663 ; Rise       ; s_axi_aclk      ;
;  lcd_output[56]  ; s_axi_aclk ; 3.628 ; 3.628 ; Rise       ; s_axi_aclk      ;
;  lcd_output[57]  ; s_axi_aclk ; 4.113 ; 4.113 ; Rise       ; s_axi_aclk      ;
;  lcd_output[58]  ; s_axi_aclk ; 3.856 ; 3.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[59]  ; s_axi_aclk ; 3.956 ; 3.956 ; Rise       ; s_axi_aclk      ;
;  lcd_output[60]  ; s_axi_aclk ; 4.067 ; 4.067 ; Rise       ; s_axi_aclk      ;
;  lcd_output[61]  ; s_axi_aclk ; 3.815 ; 3.815 ; Rise       ; s_axi_aclk      ;
;  lcd_output[62]  ; s_axi_aclk ; 3.811 ; 3.811 ; Rise       ; s_axi_aclk      ;
;  lcd_output[63]  ; s_axi_aclk ; 3.625 ; 3.625 ; Rise       ; s_axi_aclk      ;
;  lcd_output[64]  ; s_axi_aclk ; 3.731 ; 3.731 ; Rise       ; s_axi_aclk      ;
;  lcd_output[65]  ; s_axi_aclk ; 3.726 ; 3.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[66]  ; s_axi_aclk ; 3.640 ; 3.640 ; Rise       ; s_axi_aclk      ;
;  lcd_output[67]  ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[68]  ; s_axi_aclk ; 3.988 ; 3.988 ; Rise       ; s_axi_aclk      ;
;  lcd_output[69]  ; s_axi_aclk ; 3.815 ; 3.815 ; Rise       ; s_axi_aclk      ;
;  lcd_output[70]  ; s_axi_aclk ; 3.978 ; 3.978 ; Rise       ; s_axi_aclk      ;
;  lcd_output[71]  ; s_axi_aclk ; 3.953 ; 3.953 ; Rise       ; s_axi_aclk      ;
;  lcd_output[72]  ; s_axi_aclk ; 4.090 ; 4.090 ; Rise       ; s_axi_aclk      ;
;  lcd_output[73]  ; s_axi_aclk ; 4.282 ; 4.282 ; Rise       ; s_axi_aclk      ;
;  lcd_output[74]  ; s_axi_aclk ; 3.978 ; 3.978 ; Rise       ; s_axi_aclk      ;
;  lcd_output[75]  ; s_axi_aclk ; 4.004 ; 4.004 ; Rise       ; s_axi_aclk      ;
;  lcd_output[76]  ; s_axi_aclk ; 3.874 ; 3.874 ; Rise       ; s_axi_aclk      ;
;  lcd_output[77]  ; s_axi_aclk ; 3.726 ; 3.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[78]  ; s_axi_aclk ; 3.965 ; 3.965 ; Rise       ; s_axi_aclk      ;
;  lcd_output[79]  ; s_axi_aclk ; 3.869 ; 3.869 ; Rise       ; s_axi_aclk      ;
;  lcd_output[80]  ; s_axi_aclk ; 3.659 ; 3.659 ; Rise       ; s_axi_aclk      ;
;  lcd_output[81]  ; s_axi_aclk ; 3.632 ; 3.632 ; Rise       ; s_axi_aclk      ;
;  lcd_output[82]  ; s_axi_aclk ; 3.756 ; 3.756 ; Rise       ; s_axi_aclk      ;
;  lcd_output[83]  ; s_axi_aclk ; 3.766 ; 3.766 ; Rise       ; s_axi_aclk      ;
;  lcd_output[84]  ; s_axi_aclk ; 3.863 ; 3.863 ; Rise       ; s_axi_aclk      ;
;  lcd_output[85]  ; s_axi_aclk ; 3.872 ; 3.872 ; Rise       ; s_axi_aclk      ;
;  lcd_output[86]  ; s_axi_aclk ; 3.752 ; 3.752 ; Rise       ; s_axi_aclk      ;
;  lcd_output[87]  ; s_axi_aclk ; 3.980 ; 3.980 ; Rise       ; s_axi_aclk      ;
;  lcd_output[88]  ; s_axi_aclk ; 3.906 ; 3.906 ; Rise       ; s_axi_aclk      ;
;  lcd_output[89]  ; s_axi_aclk ; 4.098 ; 4.098 ; Rise       ; s_axi_aclk      ;
;  lcd_output[90]  ; s_axi_aclk ; 3.645 ; 3.645 ; Rise       ; s_axi_aclk      ;
;  lcd_output[91]  ; s_axi_aclk ; 3.992 ; 3.992 ; Rise       ; s_axi_aclk      ;
;  lcd_output[92]  ; s_axi_aclk ; 3.756 ; 3.756 ; Rise       ; s_axi_aclk      ;
;  lcd_output[93]  ; s_axi_aclk ; 3.642 ; 3.642 ; Rise       ; s_axi_aclk      ;
;  lcd_output[94]  ; s_axi_aclk ; 3.983 ; 3.983 ; Rise       ; s_axi_aclk      ;
;  lcd_output[95]  ; s_axi_aclk ; 4.000 ; 4.000 ; Rise       ; s_axi_aclk      ;
;  lcd_output[96]  ; s_axi_aclk ; 3.856 ; 3.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[97]  ; s_axi_aclk ; 3.688 ; 3.688 ; Rise       ; s_axi_aclk      ;
;  lcd_output[98]  ; s_axi_aclk ; 3.652 ; 3.652 ; Rise       ; s_axi_aclk      ;
;  lcd_output[99]  ; s_axi_aclk ; 3.859 ; 3.859 ; Rise       ; s_axi_aclk      ;
;  lcd_output[100] ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[101] ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[102] ; s_axi_aclk ; 3.672 ; 3.672 ; Rise       ; s_axi_aclk      ;
;  lcd_output[103] ; s_axi_aclk ; 4.141 ; 4.141 ; Rise       ; s_axi_aclk      ;
;  lcd_output[104] ; s_axi_aclk ; 3.774 ; 3.774 ; Rise       ; s_axi_aclk      ;
;  lcd_output[105] ; s_axi_aclk ; 3.980 ; 3.980 ; Rise       ; s_axi_aclk      ;
;  lcd_output[106] ; s_axi_aclk ; 3.689 ; 3.689 ; Rise       ; s_axi_aclk      ;
;  lcd_output[107] ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[108] ; s_axi_aclk ; 4.190 ; 4.190 ; Rise       ; s_axi_aclk      ;
;  lcd_output[109] ; s_axi_aclk ; 4.190 ; 4.190 ; Rise       ; s_axi_aclk      ;
;  lcd_output[110] ; s_axi_aclk ; 3.661 ; 3.661 ; Rise       ; s_axi_aclk      ;
;  lcd_output[111] ; s_axi_aclk ; 4.745 ; 4.745 ; Rise       ; s_axi_aclk      ;
;  lcd_output[112] ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[113] ; s_axi_aclk ; 3.777 ; 3.777 ; Rise       ; s_axi_aclk      ;
;  lcd_output[114] ; s_axi_aclk ; 3.971 ; 3.971 ; Rise       ; s_axi_aclk      ;
;  lcd_output[115] ; s_axi_aclk ; 4.095 ; 4.095 ; Rise       ; s_axi_aclk      ;
;  lcd_output[116] ; s_axi_aclk ; 4.016 ; 4.016 ; Rise       ; s_axi_aclk      ;
;  lcd_output[117] ; s_axi_aclk ; 4.194 ; 4.194 ; Rise       ; s_axi_aclk      ;
;  lcd_output[118] ; s_axi_aclk ; 4.437 ; 4.437 ; Rise       ; s_axi_aclk      ;
;  lcd_output[119] ; s_axi_aclk ; 4.340 ; 4.340 ; Rise       ; s_axi_aclk      ;
;  lcd_output[120] ; s_axi_aclk ; 4.528 ; 4.528 ; Rise       ; s_axi_aclk      ;
;  lcd_output[121] ; s_axi_aclk ; 3.932 ; 3.932 ; Rise       ; s_axi_aclk      ;
;  lcd_output[122] ; s_axi_aclk ; 4.472 ; 4.472 ; Rise       ; s_axi_aclk      ;
;  lcd_output[123] ; s_axi_aclk ; 4.109 ; 4.109 ; Rise       ; s_axi_aclk      ;
;  lcd_output[124] ; s_axi_aclk ; 3.733 ; 3.733 ; Rise       ; s_axi_aclk      ;
;  lcd_output[125] ; s_axi_aclk ; 3.735 ; 3.735 ; Rise       ; s_axi_aclk      ;
;  lcd_output[126] ; s_axi_aclk ; 3.634 ; 3.634 ; Rise       ; s_axi_aclk      ;
;  lcd_output[127] ; s_axi_aclk ; 3.620 ; 3.620 ; Rise       ; s_axi_aclk      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; lcd_output[*]    ; s_axi_aclk ; 3.620 ; 3.620 ; Rise       ; s_axi_aclk      ;
;  lcd_output[0]   ; s_axi_aclk ; 3.831 ; 3.831 ; Rise       ; s_axi_aclk      ;
;  lcd_output[1]   ; s_axi_aclk ; 4.026 ; 4.026 ; Rise       ; s_axi_aclk      ;
;  lcd_output[2]   ; s_axi_aclk ; 3.807 ; 3.807 ; Rise       ; s_axi_aclk      ;
;  lcd_output[3]   ; s_axi_aclk ; 4.024 ; 4.024 ; Rise       ; s_axi_aclk      ;
;  lcd_output[4]   ; s_axi_aclk ; 3.894 ; 3.894 ; Rise       ; s_axi_aclk      ;
;  lcd_output[5]   ; s_axi_aclk ; 3.880 ; 3.880 ; Rise       ; s_axi_aclk      ;
;  lcd_output[6]   ; s_axi_aclk ; 3.790 ; 3.790 ; Rise       ; s_axi_aclk      ;
;  lcd_output[7]   ; s_axi_aclk ; 3.998 ; 3.998 ; Rise       ; s_axi_aclk      ;
;  lcd_output[8]   ; s_axi_aclk ; 4.486 ; 4.486 ; Rise       ; s_axi_aclk      ;
;  lcd_output[9]   ; s_axi_aclk ; 4.061 ; 4.061 ; Rise       ; s_axi_aclk      ;
;  lcd_output[10]  ; s_axi_aclk ; 4.175 ; 4.175 ; Rise       ; s_axi_aclk      ;
;  lcd_output[11]  ; s_axi_aclk ; 4.065 ; 4.065 ; Rise       ; s_axi_aclk      ;
;  lcd_output[12]  ; s_axi_aclk ; 4.421 ; 4.421 ; Rise       ; s_axi_aclk      ;
;  lcd_output[13]  ; s_axi_aclk ; 4.162 ; 4.162 ; Rise       ; s_axi_aclk      ;
;  lcd_output[14]  ; s_axi_aclk ; 4.229 ; 4.229 ; Rise       ; s_axi_aclk      ;
;  lcd_output[15]  ; s_axi_aclk ; 4.080 ; 4.080 ; Rise       ; s_axi_aclk      ;
;  lcd_output[16]  ; s_axi_aclk ; 4.015 ; 4.015 ; Rise       ; s_axi_aclk      ;
;  lcd_output[17]  ; s_axi_aclk ; 3.925 ; 3.925 ; Rise       ; s_axi_aclk      ;
;  lcd_output[18]  ; s_axi_aclk ; 4.124 ; 4.124 ; Rise       ; s_axi_aclk      ;
;  lcd_output[19]  ; s_axi_aclk ; 3.897 ; 3.897 ; Rise       ; s_axi_aclk      ;
;  lcd_output[20]  ; s_axi_aclk ; 3.798 ; 3.798 ; Rise       ; s_axi_aclk      ;
;  lcd_output[21]  ; s_axi_aclk ; 4.160 ; 4.160 ; Rise       ; s_axi_aclk      ;
;  lcd_output[22]  ; s_axi_aclk ; 3.878 ; 3.878 ; Rise       ; s_axi_aclk      ;
;  lcd_output[23]  ; s_axi_aclk ; 4.023 ; 4.023 ; Rise       ; s_axi_aclk      ;
;  lcd_output[24]  ; s_axi_aclk ; 4.069 ; 4.069 ; Rise       ; s_axi_aclk      ;
;  lcd_output[25]  ; s_axi_aclk ; 4.070 ; 4.070 ; Rise       ; s_axi_aclk      ;
;  lcd_output[26]  ; s_axi_aclk ; 4.150 ; 4.150 ; Rise       ; s_axi_aclk      ;
;  lcd_output[27]  ; s_axi_aclk ; 3.937 ; 3.937 ; Rise       ; s_axi_aclk      ;
;  lcd_output[28]  ; s_axi_aclk ; 3.939 ; 3.939 ; Rise       ; s_axi_aclk      ;
;  lcd_output[29]  ; s_axi_aclk ; 4.112 ; 4.112 ; Rise       ; s_axi_aclk      ;
;  lcd_output[30]  ; s_axi_aclk ; 3.637 ; 3.637 ; Rise       ; s_axi_aclk      ;
;  lcd_output[31]  ; s_axi_aclk ; 3.928 ; 3.928 ; Rise       ; s_axi_aclk      ;
;  lcd_output[32]  ; s_axi_aclk ; 4.001 ; 4.001 ; Rise       ; s_axi_aclk      ;
;  lcd_output[33]  ; s_axi_aclk ; 4.025 ; 4.025 ; Rise       ; s_axi_aclk      ;
;  lcd_output[34]  ; s_axi_aclk ; 3.777 ; 3.777 ; Rise       ; s_axi_aclk      ;
;  lcd_output[35]  ; s_axi_aclk ; 3.990 ; 3.990 ; Rise       ; s_axi_aclk      ;
;  lcd_output[36]  ; s_axi_aclk ; 3.807 ; 3.807 ; Rise       ; s_axi_aclk      ;
;  lcd_output[37]  ; s_axi_aclk ; 4.026 ; 4.026 ; Rise       ; s_axi_aclk      ;
;  lcd_output[38]  ; s_axi_aclk ; 3.804 ; 3.804 ; Rise       ; s_axi_aclk      ;
;  lcd_output[39]  ; s_axi_aclk ; 4.018 ; 4.018 ; Rise       ; s_axi_aclk      ;
;  lcd_output[40]  ; s_axi_aclk ; 3.896 ; 3.896 ; Rise       ; s_axi_aclk      ;
;  lcd_output[41]  ; s_axi_aclk ; 3.783 ; 3.783 ; Rise       ; s_axi_aclk      ;
;  lcd_output[42]  ; s_axi_aclk ; 3.767 ; 3.767 ; Rise       ; s_axi_aclk      ;
;  lcd_output[43]  ; s_axi_aclk ; 3.782 ; 3.782 ; Rise       ; s_axi_aclk      ;
;  lcd_output[44]  ; s_axi_aclk ; 3.963 ; 3.963 ; Rise       ; s_axi_aclk      ;
;  lcd_output[45]  ; s_axi_aclk ; 3.878 ; 3.878 ; Rise       ; s_axi_aclk      ;
;  lcd_output[46]  ; s_axi_aclk ; 3.784 ; 3.784 ; Rise       ; s_axi_aclk      ;
;  lcd_output[47]  ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[48]  ; s_axi_aclk ; 4.175 ; 4.175 ; Rise       ; s_axi_aclk      ;
;  lcd_output[49]  ; s_axi_aclk ; 4.157 ; 4.157 ; Rise       ; s_axi_aclk      ;
;  lcd_output[50]  ; s_axi_aclk ; 4.014 ; 4.014 ; Rise       ; s_axi_aclk      ;
;  lcd_output[51]  ; s_axi_aclk ; 4.011 ; 4.011 ; Rise       ; s_axi_aclk      ;
;  lcd_output[52]  ; s_axi_aclk ; 3.641 ; 3.641 ; Rise       ; s_axi_aclk      ;
;  lcd_output[53]  ; s_axi_aclk ; 3.769 ; 3.769 ; Rise       ; s_axi_aclk      ;
;  lcd_output[54]  ; s_axi_aclk ; 3.787 ; 3.787 ; Rise       ; s_axi_aclk      ;
;  lcd_output[55]  ; s_axi_aclk ; 3.663 ; 3.663 ; Rise       ; s_axi_aclk      ;
;  lcd_output[56]  ; s_axi_aclk ; 3.628 ; 3.628 ; Rise       ; s_axi_aclk      ;
;  lcd_output[57]  ; s_axi_aclk ; 4.113 ; 4.113 ; Rise       ; s_axi_aclk      ;
;  lcd_output[58]  ; s_axi_aclk ; 3.856 ; 3.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[59]  ; s_axi_aclk ; 3.956 ; 3.956 ; Rise       ; s_axi_aclk      ;
;  lcd_output[60]  ; s_axi_aclk ; 4.067 ; 4.067 ; Rise       ; s_axi_aclk      ;
;  lcd_output[61]  ; s_axi_aclk ; 3.815 ; 3.815 ; Rise       ; s_axi_aclk      ;
;  lcd_output[62]  ; s_axi_aclk ; 3.811 ; 3.811 ; Rise       ; s_axi_aclk      ;
;  lcd_output[63]  ; s_axi_aclk ; 3.625 ; 3.625 ; Rise       ; s_axi_aclk      ;
;  lcd_output[64]  ; s_axi_aclk ; 3.731 ; 3.731 ; Rise       ; s_axi_aclk      ;
;  lcd_output[65]  ; s_axi_aclk ; 3.726 ; 3.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[66]  ; s_axi_aclk ; 3.640 ; 3.640 ; Rise       ; s_axi_aclk      ;
;  lcd_output[67]  ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[68]  ; s_axi_aclk ; 3.988 ; 3.988 ; Rise       ; s_axi_aclk      ;
;  lcd_output[69]  ; s_axi_aclk ; 3.815 ; 3.815 ; Rise       ; s_axi_aclk      ;
;  lcd_output[70]  ; s_axi_aclk ; 3.978 ; 3.978 ; Rise       ; s_axi_aclk      ;
;  lcd_output[71]  ; s_axi_aclk ; 3.953 ; 3.953 ; Rise       ; s_axi_aclk      ;
;  lcd_output[72]  ; s_axi_aclk ; 4.090 ; 4.090 ; Rise       ; s_axi_aclk      ;
;  lcd_output[73]  ; s_axi_aclk ; 4.282 ; 4.282 ; Rise       ; s_axi_aclk      ;
;  lcd_output[74]  ; s_axi_aclk ; 3.978 ; 3.978 ; Rise       ; s_axi_aclk      ;
;  lcd_output[75]  ; s_axi_aclk ; 4.004 ; 4.004 ; Rise       ; s_axi_aclk      ;
;  lcd_output[76]  ; s_axi_aclk ; 3.874 ; 3.874 ; Rise       ; s_axi_aclk      ;
;  lcd_output[77]  ; s_axi_aclk ; 3.726 ; 3.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[78]  ; s_axi_aclk ; 3.965 ; 3.965 ; Rise       ; s_axi_aclk      ;
;  lcd_output[79]  ; s_axi_aclk ; 3.869 ; 3.869 ; Rise       ; s_axi_aclk      ;
;  lcd_output[80]  ; s_axi_aclk ; 3.659 ; 3.659 ; Rise       ; s_axi_aclk      ;
;  lcd_output[81]  ; s_axi_aclk ; 3.632 ; 3.632 ; Rise       ; s_axi_aclk      ;
;  lcd_output[82]  ; s_axi_aclk ; 3.756 ; 3.756 ; Rise       ; s_axi_aclk      ;
;  lcd_output[83]  ; s_axi_aclk ; 3.766 ; 3.766 ; Rise       ; s_axi_aclk      ;
;  lcd_output[84]  ; s_axi_aclk ; 3.863 ; 3.863 ; Rise       ; s_axi_aclk      ;
;  lcd_output[85]  ; s_axi_aclk ; 3.872 ; 3.872 ; Rise       ; s_axi_aclk      ;
;  lcd_output[86]  ; s_axi_aclk ; 3.752 ; 3.752 ; Rise       ; s_axi_aclk      ;
;  lcd_output[87]  ; s_axi_aclk ; 3.980 ; 3.980 ; Rise       ; s_axi_aclk      ;
;  lcd_output[88]  ; s_axi_aclk ; 3.906 ; 3.906 ; Rise       ; s_axi_aclk      ;
;  lcd_output[89]  ; s_axi_aclk ; 4.098 ; 4.098 ; Rise       ; s_axi_aclk      ;
;  lcd_output[90]  ; s_axi_aclk ; 3.645 ; 3.645 ; Rise       ; s_axi_aclk      ;
;  lcd_output[91]  ; s_axi_aclk ; 3.992 ; 3.992 ; Rise       ; s_axi_aclk      ;
;  lcd_output[92]  ; s_axi_aclk ; 3.756 ; 3.756 ; Rise       ; s_axi_aclk      ;
;  lcd_output[93]  ; s_axi_aclk ; 3.642 ; 3.642 ; Rise       ; s_axi_aclk      ;
;  lcd_output[94]  ; s_axi_aclk ; 3.983 ; 3.983 ; Rise       ; s_axi_aclk      ;
;  lcd_output[95]  ; s_axi_aclk ; 4.000 ; 4.000 ; Rise       ; s_axi_aclk      ;
;  lcd_output[96]  ; s_axi_aclk ; 3.856 ; 3.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[97]  ; s_axi_aclk ; 3.688 ; 3.688 ; Rise       ; s_axi_aclk      ;
;  lcd_output[98]  ; s_axi_aclk ; 3.652 ; 3.652 ; Rise       ; s_axi_aclk      ;
;  lcd_output[99]  ; s_axi_aclk ; 3.859 ; 3.859 ; Rise       ; s_axi_aclk      ;
;  lcd_output[100] ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[101] ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[102] ; s_axi_aclk ; 3.672 ; 3.672 ; Rise       ; s_axi_aclk      ;
;  lcd_output[103] ; s_axi_aclk ; 4.141 ; 4.141 ; Rise       ; s_axi_aclk      ;
;  lcd_output[104] ; s_axi_aclk ; 3.774 ; 3.774 ; Rise       ; s_axi_aclk      ;
;  lcd_output[105] ; s_axi_aclk ; 3.980 ; 3.980 ; Rise       ; s_axi_aclk      ;
;  lcd_output[106] ; s_axi_aclk ; 3.689 ; 3.689 ; Rise       ; s_axi_aclk      ;
;  lcd_output[107] ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[108] ; s_axi_aclk ; 4.190 ; 4.190 ; Rise       ; s_axi_aclk      ;
;  lcd_output[109] ; s_axi_aclk ; 4.190 ; 4.190 ; Rise       ; s_axi_aclk      ;
;  lcd_output[110] ; s_axi_aclk ; 3.661 ; 3.661 ; Rise       ; s_axi_aclk      ;
;  lcd_output[111] ; s_axi_aclk ; 4.745 ; 4.745 ; Rise       ; s_axi_aclk      ;
;  lcd_output[112] ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[113] ; s_axi_aclk ; 3.777 ; 3.777 ; Rise       ; s_axi_aclk      ;
;  lcd_output[114] ; s_axi_aclk ; 3.971 ; 3.971 ; Rise       ; s_axi_aclk      ;
;  lcd_output[115] ; s_axi_aclk ; 4.095 ; 4.095 ; Rise       ; s_axi_aclk      ;
;  lcd_output[116] ; s_axi_aclk ; 4.016 ; 4.016 ; Rise       ; s_axi_aclk      ;
;  lcd_output[117] ; s_axi_aclk ; 4.194 ; 4.194 ; Rise       ; s_axi_aclk      ;
;  lcd_output[118] ; s_axi_aclk ; 4.437 ; 4.437 ; Rise       ; s_axi_aclk      ;
;  lcd_output[119] ; s_axi_aclk ; 4.340 ; 4.340 ; Rise       ; s_axi_aclk      ;
;  lcd_output[120] ; s_axi_aclk ; 4.528 ; 4.528 ; Rise       ; s_axi_aclk      ;
;  lcd_output[121] ; s_axi_aclk ; 3.932 ; 3.932 ; Rise       ; s_axi_aclk      ;
;  lcd_output[122] ; s_axi_aclk ; 4.472 ; 4.472 ; Rise       ; s_axi_aclk      ;
;  lcd_output[123] ; s_axi_aclk ; 4.109 ; 4.109 ; Rise       ; s_axi_aclk      ;
;  lcd_output[124] ; s_axi_aclk ; 3.733 ; 3.733 ; Rise       ; s_axi_aclk      ;
;  lcd_output[125] ; s_axi_aclk ; 3.735 ; 3.735 ; Rise       ; s_axi_aclk      ;
;  lcd_output[126] ; s_axi_aclk ; 3.634 ; 3.634 ; Rise       ; s_axi_aclk      ;
;  lcd_output[127] ; s_axi_aclk ; 3.620 ; 3.620 ; Rise       ; s_axi_aclk      ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.247    ; 0.215 ; N/A      ; N/A     ; -1.519              ;
;  s_axi_aclk      ; -11.247    ; 0.215 ; N/A      ; N/A     ; -1.519              ;
; Design-wide TNS  ; -55693.676 ; 0.0   ; 0.0      ; 0.0     ; -14378.484          ;
;  s_axi_aclk      ; -55693.676 ; 0.000 ; N/A      ; N/A     ; -14378.484          ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; s_axi_aresetn ; s_axi_aclk ; 8.355  ; 8.355  ; Rise       ; s_axi_aclk      ;
; switches[*]   ; s_axi_aclk ; 4.337  ; 4.337  ; Rise       ; s_axi_aclk      ;
;  switches[0]  ; s_axi_aclk ; 3.270  ; 3.270  ; Rise       ; s_axi_aclk      ;
;  switches[1]  ; s_axi_aclk ; 3.997  ; 3.997  ; Rise       ; s_axi_aclk      ;
;  switches[2]  ; s_axi_aclk ; 4.030  ; 4.030  ; Rise       ; s_axi_aclk      ;
;  switches[3]  ; s_axi_aclk ; 4.106  ; 4.106  ; Rise       ; s_axi_aclk      ;
;  switches[4]  ; s_axi_aclk ; 4.337  ; 4.337  ; Rise       ; s_axi_aclk      ;
;  switches[5]  ; s_axi_aclk ; 3.768  ; 3.768  ; Rise       ; s_axi_aclk      ;
;  switches[6]  ; s_axi_aclk ; -0.534 ; -0.534 ; Rise       ; s_axi_aclk      ;
;  switches[7]  ; s_axi_aclk ; -0.497 ; -0.497 ; Rise       ; s_axi_aclk      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; s_axi_aresetn ; s_axi_aclk ; -0.170 ; -0.170 ; Rise       ; s_axi_aclk      ;
; switches[*]   ; s_axi_aclk ; 0.764  ; 0.764  ; Rise       ; s_axi_aclk      ;
;  switches[0]  ; s_axi_aclk ; -1.667 ; -1.667 ; Rise       ; s_axi_aclk      ;
;  switches[1]  ; s_axi_aclk ; -1.988 ; -1.988 ; Rise       ; s_axi_aclk      ;
;  switches[2]  ; s_axi_aclk ; -2.009 ; -2.009 ; Rise       ; s_axi_aclk      ;
;  switches[3]  ; s_axi_aclk ; -2.092 ; -2.092 ; Rise       ; s_axi_aclk      ;
;  switches[4]  ; s_axi_aclk ; -2.191 ; -2.191 ; Rise       ; s_axi_aclk      ;
;  switches[5]  ; s_axi_aclk ; -1.889 ; -1.889 ; Rise       ; s_axi_aclk      ;
;  switches[6]  ; s_axi_aclk ; 0.764  ; 0.764  ; Rise       ; s_axi_aclk      ;
;  switches[7]  ; s_axi_aclk ; 0.727  ; 0.727  ; Rise       ; s_axi_aclk      ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; lcd_output[*]    ; s_axi_aclk ; 8.543 ; 8.543 ; Rise       ; s_axi_aclk      ;
;  lcd_output[0]   ; s_axi_aclk ; 6.802 ; 6.802 ; Rise       ; s_axi_aclk      ;
;  lcd_output[1]   ; s_axi_aclk ; 7.155 ; 7.155 ; Rise       ; s_axi_aclk      ;
;  lcd_output[2]   ; s_axi_aclk ; 6.688 ; 6.688 ; Rise       ; s_axi_aclk      ;
;  lcd_output[3]   ; s_axi_aclk ; 7.153 ; 7.153 ; Rise       ; s_axi_aclk      ;
;  lcd_output[4]   ; s_axi_aclk ; 6.881 ; 6.881 ; Rise       ; s_axi_aclk      ;
;  lcd_output[5]   ; s_axi_aclk ; 6.865 ; 6.865 ; Rise       ; s_axi_aclk      ;
;  lcd_output[6]   ; s_axi_aclk ; 6.637 ; 6.637 ; Rise       ; s_axi_aclk      ;
;  lcd_output[7]   ; s_axi_aclk ; 7.112 ; 7.112 ; Rise       ; s_axi_aclk      ;
;  lcd_output[8]   ; s_axi_aclk ; 8.108 ; 8.108 ; Rise       ; s_axi_aclk      ;
;  lcd_output[9]   ; s_axi_aclk ; 7.136 ; 7.136 ; Rise       ; s_axi_aclk      ;
;  lcd_output[10]  ; s_axi_aclk ; 7.391 ; 7.391 ; Rise       ; s_axi_aclk      ;
;  lcd_output[11]  ; s_axi_aclk ; 7.178 ; 7.178 ; Rise       ; s_axi_aclk      ;
;  lcd_output[12]  ; s_axi_aclk ; 7.946 ; 7.946 ; Rise       ; s_axi_aclk      ;
;  lcd_output[13]  ; s_axi_aclk ; 7.367 ; 7.367 ; Rise       ; s_axi_aclk      ;
;  lcd_output[14]  ; s_axi_aclk ; 7.585 ; 7.585 ; Rise       ; s_axi_aclk      ;
;  lcd_output[15]  ; s_axi_aclk ; 7.191 ; 7.191 ; Rise       ; s_axi_aclk      ;
;  lcd_output[16]  ; s_axi_aclk ; 7.157 ; 7.157 ; Rise       ; s_axi_aclk      ;
;  lcd_output[17]  ; s_axi_aclk ; 6.946 ; 6.946 ; Rise       ; s_axi_aclk      ;
;  lcd_output[18]  ; s_axi_aclk ; 7.336 ; 7.336 ; Rise       ; s_axi_aclk      ;
;  lcd_output[19]  ; s_axi_aclk ; 6.927 ; 6.927 ; Rise       ; s_axi_aclk      ;
;  lcd_output[20]  ; s_axi_aclk ; 6.692 ; 6.692 ; Rise       ; s_axi_aclk      ;
;  lcd_output[21]  ; s_axi_aclk ; 7.447 ; 7.447 ; Rise       ; s_axi_aclk      ;
;  lcd_output[22]  ; s_axi_aclk ; 6.891 ; 6.891 ; Rise       ; s_axi_aclk      ;
;  lcd_output[23]  ; s_axi_aclk ; 7.170 ; 7.170 ; Rise       ; s_axi_aclk      ;
;  lcd_output[24]  ; s_axi_aclk ; 7.291 ; 7.291 ; Rise       ; s_axi_aclk      ;
;  lcd_output[25]  ; s_axi_aclk ; 7.285 ; 7.285 ; Rise       ; s_axi_aclk      ;
;  lcd_output[26]  ; s_axi_aclk ; 7.474 ; 7.474 ; Rise       ; s_axi_aclk      ;
;  lcd_output[27]  ; s_axi_aclk ; 7.019 ; 7.019 ; Rise       ; s_axi_aclk      ;
;  lcd_output[28]  ; s_axi_aclk ; 7.018 ; 7.018 ; Rise       ; s_axi_aclk      ;
;  lcd_output[29]  ; s_axi_aclk ; 7.419 ; 7.419 ; Rise       ; s_axi_aclk      ;
;  lcd_output[30]  ; s_axi_aclk ; 6.351 ; 6.351 ; Rise       ; s_axi_aclk      ;
;  lcd_output[31]  ; s_axi_aclk ; 6.999 ; 6.999 ; Rise       ; s_axi_aclk      ;
;  lcd_output[32]  ; s_axi_aclk ; 7.134 ; 7.134 ; Rise       ; s_axi_aclk      ;
;  lcd_output[33]  ; s_axi_aclk ; 7.115 ; 7.115 ; Rise       ; s_axi_aclk      ;
;  lcd_output[34]  ; s_axi_aclk ; 6.657 ; 6.657 ; Rise       ; s_axi_aclk      ;
;  lcd_output[35]  ; s_axi_aclk ; 7.130 ; 7.130 ; Rise       ; s_axi_aclk      ;
;  lcd_output[36]  ; s_axi_aclk ; 6.714 ; 6.714 ; Rise       ; s_axi_aclk      ;
;  lcd_output[37]  ; s_axi_aclk ; 7.177 ; 7.177 ; Rise       ; s_axi_aclk      ;
;  lcd_output[38]  ; s_axi_aclk ; 6.699 ; 6.699 ; Rise       ; s_axi_aclk      ;
;  lcd_output[39]  ; s_axi_aclk ; 7.160 ; 7.160 ; Rise       ; s_axi_aclk      ;
;  lcd_output[40]  ; s_axi_aclk ; 6.898 ; 6.898 ; Rise       ; s_axi_aclk      ;
;  lcd_output[41]  ; s_axi_aclk ; 6.649 ; 6.649 ; Rise       ; s_axi_aclk      ;
;  lcd_output[42]  ; s_axi_aclk ; 6.617 ; 6.617 ; Rise       ; s_axi_aclk      ;
;  lcd_output[43]  ; s_axi_aclk ; 6.636 ; 6.636 ; Rise       ; s_axi_aclk      ;
;  lcd_output[44]  ; s_axi_aclk ; 7.141 ; 7.141 ; Rise       ; s_axi_aclk      ;
;  lcd_output[45]  ; s_axi_aclk ; 6.937 ; 6.937 ; Rise       ; s_axi_aclk      ;
;  lcd_output[46]  ; s_axi_aclk ; 6.724 ; 6.724 ; Rise       ; s_axi_aclk      ;
;  lcd_output[47]  ; s_axi_aclk ; 6.427 ; 6.427 ; Rise       ; s_axi_aclk      ;
;  lcd_output[48]  ; s_axi_aclk ; 7.495 ; 7.495 ; Rise       ; s_axi_aclk      ;
;  lcd_output[49]  ; s_axi_aclk ; 7.398 ; 7.398 ; Rise       ; s_axi_aclk      ;
;  lcd_output[50]  ; s_axi_aclk ; 7.096 ; 7.096 ; Rise       ; s_axi_aclk      ;
;  lcd_output[51]  ; s_axi_aclk ; 7.089 ; 7.089 ; Rise       ; s_axi_aclk      ;
;  lcd_output[52]  ; s_axi_aclk ; 6.364 ; 6.364 ; Rise       ; s_axi_aclk      ;
;  lcd_output[53]  ; s_axi_aclk ; 6.614 ; 6.614 ; Rise       ; s_axi_aclk      ;
;  lcd_output[54]  ; s_axi_aclk ; 6.638 ; 6.638 ; Rise       ; s_axi_aclk      ;
;  lcd_output[55]  ; s_axi_aclk ; 6.387 ; 6.387 ; Rise       ; s_axi_aclk      ;
;  lcd_output[56]  ; s_axi_aclk ; 6.341 ; 6.341 ; Rise       ; s_axi_aclk      ;
;  lcd_output[57]  ; s_axi_aclk ; 7.295 ; 7.295 ; Rise       ; s_axi_aclk      ;
;  lcd_output[58]  ; s_axi_aclk ; 6.827 ; 6.827 ; Rise       ; s_axi_aclk      ;
;  lcd_output[59]  ; s_axi_aclk ; 7.069 ; 7.069 ; Rise       ; s_axi_aclk      ;
;  lcd_output[60]  ; s_axi_aclk ; 7.231 ; 7.231 ; Rise       ; s_axi_aclk      ;
;  lcd_output[61]  ; s_axi_aclk ; 6.785 ; 6.785 ; Rise       ; s_axi_aclk      ;
;  lcd_output[62]  ; s_axi_aclk ; 6.773 ; 6.773 ; Rise       ; s_axi_aclk      ;
;  lcd_output[63]  ; s_axi_aclk ; 6.343 ; 6.343 ; Rise       ; s_axi_aclk      ;
;  lcd_output[64]  ; s_axi_aclk ; 6.568 ; 6.568 ; Rise       ; s_axi_aclk      ;
;  lcd_output[65]  ; s_axi_aclk ; 6.565 ; 6.565 ; Rise       ; s_axi_aclk      ;
;  lcd_output[66]  ; s_axi_aclk ; 6.354 ; 6.354 ; Rise       ; s_axi_aclk      ;
;  lcd_output[67]  ; s_axi_aclk ; 6.866 ; 6.866 ; Rise       ; s_axi_aclk      ;
;  lcd_output[68]  ; s_axi_aclk ; 7.093 ; 7.093 ; Rise       ; s_axi_aclk      ;
;  lcd_output[69]  ; s_axi_aclk ; 6.668 ; 6.668 ; Rise       ; s_axi_aclk      ;
;  lcd_output[70]  ; s_axi_aclk ; 7.083 ; 7.083 ; Rise       ; s_axi_aclk      ;
;  lcd_output[71]  ; s_axi_aclk ; 6.977 ; 6.977 ; Rise       ; s_axi_aclk      ;
;  lcd_output[72]  ; s_axi_aclk ; 7.276 ; 7.276 ; Rise       ; s_axi_aclk      ;
;  lcd_output[73]  ; s_axi_aclk ; 7.726 ; 7.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[74]  ; s_axi_aclk ; 7.168 ; 7.168 ; Rise       ; s_axi_aclk      ;
;  lcd_output[75]  ; s_axi_aclk ; 7.085 ; 7.085 ; Rise       ; s_axi_aclk      ;
;  lcd_output[76]  ; s_axi_aclk ; 6.848 ; 6.848 ; Rise       ; s_axi_aclk      ;
;  lcd_output[77]  ; s_axi_aclk ; 6.562 ; 6.562 ; Rise       ; s_axi_aclk      ;
;  lcd_output[78]  ; s_axi_aclk ; 7.064 ; 7.064 ; Rise       ; s_axi_aclk      ;
;  lcd_output[79]  ; s_axi_aclk ; 6.845 ; 6.845 ; Rise       ; s_axi_aclk      ;
;  lcd_output[80]  ; s_axi_aclk ; 6.380 ; 6.380 ; Rise       ; s_axi_aclk      ;
;  lcd_output[81]  ; s_axi_aclk ; 6.355 ; 6.355 ; Rise       ; s_axi_aclk      ;
;  lcd_output[82]  ; s_axi_aclk ; 6.603 ; 6.603 ; Rise       ; s_axi_aclk      ;
;  lcd_output[83]  ; s_axi_aclk ; 6.608 ; 6.608 ; Rise       ; s_axi_aclk      ;
;  lcd_output[84]  ; s_axi_aclk ; 6.836 ; 6.836 ; Rise       ; s_axi_aclk      ;
;  lcd_output[85]  ; s_axi_aclk ; 6.845 ; 6.845 ; Rise       ; s_axi_aclk      ;
;  lcd_output[86]  ; s_axi_aclk ; 6.607 ; 6.607 ; Rise       ; s_axi_aclk      ;
;  lcd_output[87]  ; s_axi_aclk ; 7.029 ; 7.029 ; Rise       ; s_axi_aclk      ;
;  lcd_output[88]  ; s_axi_aclk ; 6.901 ; 6.901 ; Rise       ; s_axi_aclk      ;
;  lcd_output[89]  ; s_axi_aclk ; 7.331 ; 7.331 ; Rise       ; s_axi_aclk      ;
;  lcd_output[90]  ; s_axi_aclk ; 6.370 ; 6.370 ; Rise       ; s_axi_aclk      ;
;  lcd_output[91]  ; s_axi_aclk ; 7.104 ; 7.104 ; Rise       ; s_axi_aclk      ;
;  lcd_output[92]  ; s_axi_aclk ; 6.603 ; 6.603 ; Rise       ; s_axi_aclk      ;
;  lcd_output[93]  ; s_axi_aclk ; 6.366 ; 6.366 ; Rise       ; s_axi_aclk      ;
;  lcd_output[94]  ; s_axi_aclk ; 7.089 ; 7.089 ; Rise       ; s_axi_aclk      ;
;  lcd_output[95]  ; s_axi_aclk ; 7.109 ; 7.109 ; Rise       ; s_axi_aclk      ;
;  lcd_output[96]  ; s_axi_aclk ; 6.754 ; 6.754 ; Rise       ; s_axi_aclk      ;
;  lcd_output[97]  ; s_axi_aclk ; 6.430 ; 6.430 ; Rise       ; s_axi_aclk      ;
;  lcd_output[98]  ; s_axi_aclk ; 6.386 ; 6.386 ; Rise       ; s_axi_aclk      ;
;  lcd_output[99]  ; s_axi_aclk ; 6.847 ; 6.847 ; Rise       ; s_axi_aclk      ;
;  lcd_output[100] ; s_axi_aclk ; 6.406 ; 6.406 ; Rise       ; s_axi_aclk      ;
;  lcd_output[101] ; s_axi_aclk ; 6.856 ; 6.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[102] ; s_axi_aclk ; 6.404 ; 6.404 ; Rise       ; s_axi_aclk      ;
;  lcd_output[103] ; s_axi_aclk ; 7.346 ; 7.346 ; Rise       ; s_axi_aclk      ;
;  lcd_output[104] ; s_axi_aclk ; 6.625 ; 6.625 ; Rise       ; s_axi_aclk      ;
;  lcd_output[105] ; s_axi_aclk ; 7.092 ; 7.092 ; Rise       ; s_axi_aclk      ;
;  lcd_output[106] ; s_axi_aclk ; 6.427 ; 6.427 ; Rise       ; s_axi_aclk      ;
;  lcd_output[107] ; s_axi_aclk ; 6.407 ; 6.407 ; Rise       ; s_axi_aclk      ;
;  lcd_output[108] ; s_axi_aclk ; 7.520 ; 7.520 ; Rise       ; s_axi_aclk      ;
;  lcd_output[109] ; s_axi_aclk ; 7.675 ; 7.675 ; Rise       ; s_axi_aclk      ;
;  lcd_output[110] ; s_axi_aclk ; 6.393 ; 6.393 ; Rise       ; s_axi_aclk      ;
;  lcd_output[111] ; s_axi_aclk ; 8.543 ; 8.543 ; Rise       ; s_axi_aclk      ;
;  lcd_output[112] ; s_axi_aclk ; 6.918 ; 6.918 ; Rise       ; s_axi_aclk      ;
;  lcd_output[113] ; s_axi_aclk ; 6.714 ; 6.714 ; Rise       ; s_axi_aclk      ;
;  lcd_output[114] ; s_axi_aclk ; 7.162 ; 7.162 ; Rise       ; s_axi_aclk      ;
;  lcd_output[115] ; s_axi_aclk ; 7.428 ; 7.428 ; Rise       ; s_axi_aclk      ;
;  lcd_output[116] ; s_axi_aclk ; 7.168 ; 7.168 ; Rise       ; s_axi_aclk      ;
;  lcd_output[117] ; s_axi_aclk ; 7.526 ; 7.526 ; Rise       ; s_axi_aclk      ;
;  lcd_output[118] ; s_axi_aclk ; 7.940 ; 7.940 ; Rise       ; s_axi_aclk      ;
;  lcd_output[119] ; s_axi_aclk ; 7.690 ; 7.690 ; Rise       ; s_axi_aclk      ;
;  lcd_output[120] ; s_axi_aclk ; 8.019 ; 8.019 ; Rise       ; s_axi_aclk      ;
;  lcd_output[121] ; s_axi_aclk ; 7.037 ; 7.037 ; Rise       ; s_axi_aclk      ;
;  lcd_output[122] ; s_axi_aclk ; 8.092 ; 8.092 ; Rise       ; s_axi_aclk      ;
;  lcd_output[123] ; s_axi_aclk ; 7.300 ; 7.300 ; Rise       ; s_axi_aclk      ;
;  lcd_output[124] ; s_axi_aclk ; 6.569 ; 6.569 ; Rise       ; s_axi_aclk      ;
;  lcd_output[125] ; s_axi_aclk ; 6.574 ; 6.574 ; Rise       ; s_axi_aclk      ;
;  lcd_output[126] ; s_axi_aclk ; 6.346 ; 6.346 ; Rise       ; s_axi_aclk      ;
;  lcd_output[127] ; s_axi_aclk ; 6.335 ; 6.335 ; Rise       ; s_axi_aclk      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; lcd_output[*]    ; s_axi_aclk ; 3.620 ; 3.620 ; Rise       ; s_axi_aclk      ;
;  lcd_output[0]   ; s_axi_aclk ; 3.831 ; 3.831 ; Rise       ; s_axi_aclk      ;
;  lcd_output[1]   ; s_axi_aclk ; 4.026 ; 4.026 ; Rise       ; s_axi_aclk      ;
;  lcd_output[2]   ; s_axi_aclk ; 3.807 ; 3.807 ; Rise       ; s_axi_aclk      ;
;  lcd_output[3]   ; s_axi_aclk ; 4.024 ; 4.024 ; Rise       ; s_axi_aclk      ;
;  lcd_output[4]   ; s_axi_aclk ; 3.894 ; 3.894 ; Rise       ; s_axi_aclk      ;
;  lcd_output[5]   ; s_axi_aclk ; 3.880 ; 3.880 ; Rise       ; s_axi_aclk      ;
;  lcd_output[6]   ; s_axi_aclk ; 3.790 ; 3.790 ; Rise       ; s_axi_aclk      ;
;  lcd_output[7]   ; s_axi_aclk ; 3.998 ; 3.998 ; Rise       ; s_axi_aclk      ;
;  lcd_output[8]   ; s_axi_aclk ; 4.486 ; 4.486 ; Rise       ; s_axi_aclk      ;
;  lcd_output[9]   ; s_axi_aclk ; 4.061 ; 4.061 ; Rise       ; s_axi_aclk      ;
;  lcd_output[10]  ; s_axi_aclk ; 4.175 ; 4.175 ; Rise       ; s_axi_aclk      ;
;  lcd_output[11]  ; s_axi_aclk ; 4.065 ; 4.065 ; Rise       ; s_axi_aclk      ;
;  lcd_output[12]  ; s_axi_aclk ; 4.421 ; 4.421 ; Rise       ; s_axi_aclk      ;
;  lcd_output[13]  ; s_axi_aclk ; 4.162 ; 4.162 ; Rise       ; s_axi_aclk      ;
;  lcd_output[14]  ; s_axi_aclk ; 4.229 ; 4.229 ; Rise       ; s_axi_aclk      ;
;  lcd_output[15]  ; s_axi_aclk ; 4.080 ; 4.080 ; Rise       ; s_axi_aclk      ;
;  lcd_output[16]  ; s_axi_aclk ; 4.015 ; 4.015 ; Rise       ; s_axi_aclk      ;
;  lcd_output[17]  ; s_axi_aclk ; 3.925 ; 3.925 ; Rise       ; s_axi_aclk      ;
;  lcd_output[18]  ; s_axi_aclk ; 4.124 ; 4.124 ; Rise       ; s_axi_aclk      ;
;  lcd_output[19]  ; s_axi_aclk ; 3.897 ; 3.897 ; Rise       ; s_axi_aclk      ;
;  lcd_output[20]  ; s_axi_aclk ; 3.798 ; 3.798 ; Rise       ; s_axi_aclk      ;
;  lcd_output[21]  ; s_axi_aclk ; 4.160 ; 4.160 ; Rise       ; s_axi_aclk      ;
;  lcd_output[22]  ; s_axi_aclk ; 3.878 ; 3.878 ; Rise       ; s_axi_aclk      ;
;  lcd_output[23]  ; s_axi_aclk ; 4.023 ; 4.023 ; Rise       ; s_axi_aclk      ;
;  lcd_output[24]  ; s_axi_aclk ; 4.069 ; 4.069 ; Rise       ; s_axi_aclk      ;
;  lcd_output[25]  ; s_axi_aclk ; 4.070 ; 4.070 ; Rise       ; s_axi_aclk      ;
;  lcd_output[26]  ; s_axi_aclk ; 4.150 ; 4.150 ; Rise       ; s_axi_aclk      ;
;  lcd_output[27]  ; s_axi_aclk ; 3.937 ; 3.937 ; Rise       ; s_axi_aclk      ;
;  lcd_output[28]  ; s_axi_aclk ; 3.939 ; 3.939 ; Rise       ; s_axi_aclk      ;
;  lcd_output[29]  ; s_axi_aclk ; 4.112 ; 4.112 ; Rise       ; s_axi_aclk      ;
;  lcd_output[30]  ; s_axi_aclk ; 3.637 ; 3.637 ; Rise       ; s_axi_aclk      ;
;  lcd_output[31]  ; s_axi_aclk ; 3.928 ; 3.928 ; Rise       ; s_axi_aclk      ;
;  lcd_output[32]  ; s_axi_aclk ; 4.001 ; 4.001 ; Rise       ; s_axi_aclk      ;
;  lcd_output[33]  ; s_axi_aclk ; 4.025 ; 4.025 ; Rise       ; s_axi_aclk      ;
;  lcd_output[34]  ; s_axi_aclk ; 3.777 ; 3.777 ; Rise       ; s_axi_aclk      ;
;  lcd_output[35]  ; s_axi_aclk ; 3.990 ; 3.990 ; Rise       ; s_axi_aclk      ;
;  lcd_output[36]  ; s_axi_aclk ; 3.807 ; 3.807 ; Rise       ; s_axi_aclk      ;
;  lcd_output[37]  ; s_axi_aclk ; 4.026 ; 4.026 ; Rise       ; s_axi_aclk      ;
;  lcd_output[38]  ; s_axi_aclk ; 3.804 ; 3.804 ; Rise       ; s_axi_aclk      ;
;  lcd_output[39]  ; s_axi_aclk ; 4.018 ; 4.018 ; Rise       ; s_axi_aclk      ;
;  lcd_output[40]  ; s_axi_aclk ; 3.896 ; 3.896 ; Rise       ; s_axi_aclk      ;
;  lcd_output[41]  ; s_axi_aclk ; 3.783 ; 3.783 ; Rise       ; s_axi_aclk      ;
;  lcd_output[42]  ; s_axi_aclk ; 3.767 ; 3.767 ; Rise       ; s_axi_aclk      ;
;  lcd_output[43]  ; s_axi_aclk ; 3.782 ; 3.782 ; Rise       ; s_axi_aclk      ;
;  lcd_output[44]  ; s_axi_aclk ; 3.963 ; 3.963 ; Rise       ; s_axi_aclk      ;
;  lcd_output[45]  ; s_axi_aclk ; 3.878 ; 3.878 ; Rise       ; s_axi_aclk      ;
;  lcd_output[46]  ; s_axi_aclk ; 3.784 ; 3.784 ; Rise       ; s_axi_aclk      ;
;  lcd_output[47]  ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[48]  ; s_axi_aclk ; 4.175 ; 4.175 ; Rise       ; s_axi_aclk      ;
;  lcd_output[49]  ; s_axi_aclk ; 4.157 ; 4.157 ; Rise       ; s_axi_aclk      ;
;  lcd_output[50]  ; s_axi_aclk ; 4.014 ; 4.014 ; Rise       ; s_axi_aclk      ;
;  lcd_output[51]  ; s_axi_aclk ; 4.011 ; 4.011 ; Rise       ; s_axi_aclk      ;
;  lcd_output[52]  ; s_axi_aclk ; 3.641 ; 3.641 ; Rise       ; s_axi_aclk      ;
;  lcd_output[53]  ; s_axi_aclk ; 3.769 ; 3.769 ; Rise       ; s_axi_aclk      ;
;  lcd_output[54]  ; s_axi_aclk ; 3.787 ; 3.787 ; Rise       ; s_axi_aclk      ;
;  lcd_output[55]  ; s_axi_aclk ; 3.663 ; 3.663 ; Rise       ; s_axi_aclk      ;
;  lcd_output[56]  ; s_axi_aclk ; 3.628 ; 3.628 ; Rise       ; s_axi_aclk      ;
;  lcd_output[57]  ; s_axi_aclk ; 4.113 ; 4.113 ; Rise       ; s_axi_aclk      ;
;  lcd_output[58]  ; s_axi_aclk ; 3.856 ; 3.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[59]  ; s_axi_aclk ; 3.956 ; 3.956 ; Rise       ; s_axi_aclk      ;
;  lcd_output[60]  ; s_axi_aclk ; 4.067 ; 4.067 ; Rise       ; s_axi_aclk      ;
;  lcd_output[61]  ; s_axi_aclk ; 3.815 ; 3.815 ; Rise       ; s_axi_aclk      ;
;  lcd_output[62]  ; s_axi_aclk ; 3.811 ; 3.811 ; Rise       ; s_axi_aclk      ;
;  lcd_output[63]  ; s_axi_aclk ; 3.625 ; 3.625 ; Rise       ; s_axi_aclk      ;
;  lcd_output[64]  ; s_axi_aclk ; 3.731 ; 3.731 ; Rise       ; s_axi_aclk      ;
;  lcd_output[65]  ; s_axi_aclk ; 3.726 ; 3.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[66]  ; s_axi_aclk ; 3.640 ; 3.640 ; Rise       ; s_axi_aclk      ;
;  lcd_output[67]  ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[68]  ; s_axi_aclk ; 3.988 ; 3.988 ; Rise       ; s_axi_aclk      ;
;  lcd_output[69]  ; s_axi_aclk ; 3.815 ; 3.815 ; Rise       ; s_axi_aclk      ;
;  lcd_output[70]  ; s_axi_aclk ; 3.978 ; 3.978 ; Rise       ; s_axi_aclk      ;
;  lcd_output[71]  ; s_axi_aclk ; 3.953 ; 3.953 ; Rise       ; s_axi_aclk      ;
;  lcd_output[72]  ; s_axi_aclk ; 4.090 ; 4.090 ; Rise       ; s_axi_aclk      ;
;  lcd_output[73]  ; s_axi_aclk ; 4.282 ; 4.282 ; Rise       ; s_axi_aclk      ;
;  lcd_output[74]  ; s_axi_aclk ; 3.978 ; 3.978 ; Rise       ; s_axi_aclk      ;
;  lcd_output[75]  ; s_axi_aclk ; 4.004 ; 4.004 ; Rise       ; s_axi_aclk      ;
;  lcd_output[76]  ; s_axi_aclk ; 3.874 ; 3.874 ; Rise       ; s_axi_aclk      ;
;  lcd_output[77]  ; s_axi_aclk ; 3.726 ; 3.726 ; Rise       ; s_axi_aclk      ;
;  lcd_output[78]  ; s_axi_aclk ; 3.965 ; 3.965 ; Rise       ; s_axi_aclk      ;
;  lcd_output[79]  ; s_axi_aclk ; 3.869 ; 3.869 ; Rise       ; s_axi_aclk      ;
;  lcd_output[80]  ; s_axi_aclk ; 3.659 ; 3.659 ; Rise       ; s_axi_aclk      ;
;  lcd_output[81]  ; s_axi_aclk ; 3.632 ; 3.632 ; Rise       ; s_axi_aclk      ;
;  lcd_output[82]  ; s_axi_aclk ; 3.756 ; 3.756 ; Rise       ; s_axi_aclk      ;
;  lcd_output[83]  ; s_axi_aclk ; 3.766 ; 3.766 ; Rise       ; s_axi_aclk      ;
;  lcd_output[84]  ; s_axi_aclk ; 3.863 ; 3.863 ; Rise       ; s_axi_aclk      ;
;  lcd_output[85]  ; s_axi_aclk ; 3.872 ; 3.872 ; Rise       ; s_axi_aclk      ;
;  lcd_output[86]  ; s_axi_aclk ; 3.752 ; 3.752 ; Rise       ; s_axi_aclk      ;
;  lcd_output[87]  ; s_axi_aclk ; 3.980 ; 3.980 ; Rise       ; s_axi_aclk      ;
;  lcd_output[88]  ; s_axi_aclk ; 3.906 ; 3.906 ; Rise       ; s_axi_aclk      ;
;  lcd_output[89]  ; s_axi_aclk ; 4.098 ; 4.098 ; Rise       ; s_axi_aclk      ;
;  lcd_output[90]  ; s_axi_aclk ; 3.645 ; 3.645 ; Rise       ; s_axi_aclk      ;
;  lcd_output[91]  ; s_axi_aclk ; 3.992 ; 3.992 ; Rise       ; s_axi_aclk      ;
;  lcd_output[92]  ; s_axi_aclk ; 3.756 ; 3.756 ; Rise       ; s_axi_aclk      ;
;  lcd_output[93]  ; s_axi_aclk ; 3.642 ; 3.642 ; Rise       ; s_axi_aclk      ;
;  lcd_output[94]  ; s_axi_aclk ; 3.983 ; 3.983 ; Rise       ; s_axi_aclk      ;
;  lcd_output[95]  ; s_axi_aclk ; 4.000 ; 4.000 ; Rise       ; s_axi_aclk      ;
;  lcd_output[96]  ; s_axi_aclk ; 3.856 ; 3.856 ; Rise       ; s_axi_aclk      ;
;  lcd_output[97]  ; s_axi_aclk ; 3.688 ; 3.688 ; Rise       ; s_axi_aclk      ;
;  lcd_output[98]  ; s_axi_aclk ; 3.652 ; 3.652 ; Rise       ; s_axi_aclk      ;
;  lcd_output[99]  ; s_axi_aclk ; 3.859 ; 3.859 ; Rise       ; s_axi_aclk      ;
;  lcd_output[100] ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[101] ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[102] ; s_axi_aclk ; 3.672 ; 3.672 ; Rise       ; s_axi_aclk      ;
;  lcd_output[103] ; s_axi_aclk ; 4.141 ; 4.141 ; Rise       ; s_axi_aclk      ;
;  lcd_output[104] ; s_axi_aclk ; 3.774 ; 3.774 ; Rise       ; s_axi_aclk      ;
;  lcd_output[105] ; s_axi_aclk ; 3.980 ; 3.980 ; Rise       ; s_axi_aclk      ;
;  lcd_output[106] ; s_axi_aclk ; 3.689 ; 3.689 ; Rise       ; s_axi_aclk      ;
;  lcd_output[107] ; s_axi_aclk ; 3.677 ; 3.677 ; Rise       ; s_axi_aclk      ;
;  lcd_output[108] ; s_axi_aclk ; 4.190 ; 4.190 ; Rise       ; s_axi_aclk      ;
;  lcd_output[109] ; s_axi_aclk ; 4.190 ; 4.190 ; Rise       ; s_axi_aclk      ;
;  lcd_output[110] ; s_axi_aclk ; 3.661 ; 3.661 ; Rise       ; s_axi_aclk      ;
;  lcd_output[111] ; s_axi_aclk ; 4.745 ; 4.745 ; Rise       ; s_axi_aclk      ;
;  lcd_output[112] ; s_axi_aclk ; 3.864 ; 3.864 ; Rise       ; s_axi_aclk      ;
;  lcd_output[113] ; s_axi_aclk ; 3.777 ; 3.777 ; Rise       ; s_axi_aclk      ;
;  lcd_output[114] ; s_axi_aclk ; 3.971 ; 3.971 ; Rise       ; s_axi_aclk      ;
;  lcd_output[115] ; s_axi_aclk ; 4.095 ; 4.095 ; Rise       ; s_axi_aclk      ;
;  lcd_output[116] ; s_axi_aclk ; 4.016 ; 4.016 ; Rise       ; s_axi_aclk      ;
;  lcd_output[117] ; s_axi_aclk ; 4.194 ; 4.194 ; Rise       ; s_axi_aclk      ;
;  lcd_output[118] ; s_axi_aclk ; 4.437 ; 4.437 ; Rise       ; s_axi_aclk      ;
;  lcd_output[119] ; s_axi_aclk ; 4.340 ; 4.340 ; Rise       ; s_axi_aclk      ;
;  lcd_output[120] ; s_axi_aclk ; 4.528 ; 4.528 ; Rise       ; s_axi_aclk      ;
;  lcd_output[121] ; s_axi_aclk ; 3.932 ; 3.932 ; Rise       ; s_axi_aclk      ;
;  lcd_output[122] ; s_axi_aclk ; 4.472 ; 4.472 ; Rise       ; s_axi_aclk      ;
;  lcd_output[123] ; s_axi_aclk ; 4.109 ; 4.109 ; Rise       ; s_axi_aclk      ;
;  lcd_output[124] ; s_axi_aclk ; 3.733 ; 3.733 ; Rise       ; s_axi_aclk      ;
;  lcd_output[125] ; s_axi_aclk ; 3.735 ; 3.735 ; Rise       ; s_axi_aclk      ;
;  lcd_output[126] ; s_axi_aclk ; 3.634 ; 3.634 ; Rise       ; s_axi_aclk      ;
;  lcd_output[127] ; s_axi_aclk ; 3.620 ; 3.620 ; Rise       ; s_axi_aclk      ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Setup Transfers                                                      ;
+------------+------------+-----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+-----------+----------+----------+----------+
; s_axi_aclk ; s_axi_aclk ; 134479275 ; 0        ; 0        ; 0        ;
+------------+------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Hold Transfers                                                       ;
+------------+------------+-----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+-----------+----------+----------+----------+
; s_axi_aclk ; s_axi_aclk ; 134479275 ; 0        ; 0        ; 0        ;
+------------+------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 4486  ; 4486 ;
; Unconstrained Output Ports      ; 128   ; 128  ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Sep 13 20:51:34 2024
Info: Command: quartus_sta thesisFinal -c cyMlp
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'cyMlp_constraints.sdc'
Warning (332174): Ignored filter at cyMlp_constraints.sdc(2): clk could not be matched with a port
Warning (332049): Ignored create_clock at cyMlp_constraints.sdc(2): Argument <targets> is an empty collection
    Info (332050): create_clock -name clk -period 20.0 [get_ports clk]
Warning (332174): Ignored filter at cyMlp_constraints.sdc(5): Switches[*] could not be matched with a port
Warning (332174): Ignored filter at cyMlp_constraints.sdc(5): clk could not be matched with a clock
Warning (332049): Ignored set_input_delay at cyMlp_constraints.sdc(5): Argument <targets> is an empty collection
    Info (332050): set_input_delay -clock clk -max 3.0 -add_delay [get_ports {Switches[*]}]
Warning (332049): Ignored set_input_delay at cyMlp_constraints.sdc(5): Argument -clock is not an object ID
Warning (332049): Ignored set_input_delay at cyMlp_constraints.sdc(6): Argument <targets> is an empty collection
    Info (332050): set_input_delay -clock clk -min 1.0 -add_delay [get_ports {Switches[*]}]
Warning (332049): Ignored set_input_delay at cyMlp_constraints.sdc(6): Argument -clock is not an object ID
Warning (332174): Ignored filter at cyMlp_constraints.sdc(9): DBUS[*] could not be matched with a port
Warning (332174): Ignored filter at cyMlp_constraints.sdc(9): LCD_E could not be matched with a port
Warning (332174): Ignored filter at cyMlp_constraints.sdc(9): LCD_RS could not be matched with a port
Warning (332174): Ignored filter at cyMlp_constraints.sdc(9): LCD_RW could not be matched with a port
Warning (332049): Ignored set_output_delay at cyMlp_constraints.sdc(9): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock clk -max 5.0 [get_ports {LCD_RS LCD_E LCD_RW DBUS[*]}]
Warning (332049): Ignored set_output_delay at cyMlp_constraints.sdc(9): Argument -clock is not an object ID
Warning (332049): Ignored set_output_delay at cyMlp_constraints.sdc(10): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock clk -min 1.0 [get_ports {LCD_RS LCD_E LCD_RW DBUS[*]}]
Warning (332049): Ignored set_output_delay at cyMlp_constraints.sdc(10): Argument -clock is not an object ID
Warning (332174): Ignored filter at cyMlp_constraints.sdc(13): reset could not be matched with a port
Warning (332049): Ignored set_false_path at cyMlp_constraints.sdc(13): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports reset]
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name s_axi_aclk s_axi_aclk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.247    -55693.676 s_axi_aclk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 s_axi_aclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423    -14060.916 s_axi_aclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.045    -21457.167 s_axi_aclk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 s_axi_aclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519    -14378.484 s_axi_aclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 21 warnings
    Info: Peak virtual memory: 4942 megabytes
    Info: Processing ended: Fri Sep 13 20:51:49 2024
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:14


