Fitter report for DE2_testing
Wed Jun 21 21:54:06 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 21 21:54:06 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE2_testing                                     ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,513 / 33,216 ( 5 % )                          ;
;     Total combinational functions  ; 1,511 / 33,216 ( 5 % )                          ;
;     Dedicated logic registers      ; 43 / 33,216 ( < 1 % )                           ;
; Total registers                    ; 43                                              ;
; Total pins                         ; 68 / 475 ( 14 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM                        ; Normal                         ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Auto Packed Registers                                                      ; Normal                         ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                             ; Off                            ;
; Perform Register Duplication for Performance                               ; On                             ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                             ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                            ; Action   ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[1]~16  ; Deleted  ; Register Packing   ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[1]~22  ; Deleted  ; Register Packing   ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[2]~20  ; Deleted  ; Register Packing   ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Add0~1                                                                                                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Equal0~6                                                                                                                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Equal0~7                                                                                                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Equal0~7_RESYN2_BDD3                                                                                                         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Equal2~0                                                                                                                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Equal2~1                                                                                                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Equal2~1_RESYN4_BDD5                                                                                                         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Equal2~1_RESYN6_BDD7                                                                                                         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Equal2~1_RESYN8_BDD9                                                                                                         ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector27~0                                                                                                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector27~0_RESYN18_BDD19                                                                                                   ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector31~0                                                                                                                 ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector31~1                                                                                                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector31~1_RESYN10_BDD11                                                                                                   ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector31~1_RESYN12_BDD13                                                                                                   ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector31~2                                                                                                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector31~2_RESYN14_BDD15                                                                                                   ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lcd_controller:lcd|Selector31~2_RESYN16_BDD17                                                                                                   ; Created  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux2~8                                                                                                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux4~8                                                                                                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux5~1                                                                                                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux7~0                                                                                                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux8~0                                                                                                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux9~0                                                                                                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux10~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux11~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux12~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux13~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux14~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux15~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux16~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux17~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux18~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux19~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux20~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux21~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux22~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux23~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux24~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux25~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux26~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|Mux27~0                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[133]~32             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[136]~26             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[139]~42             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[140]~39             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[145]~51             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[151]~59             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[157]~67             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[163]~75             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[169]~83             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[175]~91             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[181]~99             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_22_result_int[1]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_22_result_int[1]~1   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_23_result_int[1]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_23_result_int[5]~9   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_24_result_int[1]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_25_result_int[1]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_26_result_int[1]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_27_result_int[1]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_28_result_int[1]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_29_result_int[1]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_30_result_int[1]~1   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[225]~64             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[225]~65             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[227]~48             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[232]~38             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[234]~76             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[234]~77             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[235]~66             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[236]~62             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[237]~59             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[243]~87             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[243]~88             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[244]~78             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[245]~73             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[245]~74             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[252]~98             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[252]~99             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[253]~89             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[254]~84             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[254]~85             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[261]~109            ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[261]~110            ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[262]~100            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[263]~95             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[263]~96             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[271]~111            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[272]~106            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[272]~107            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[2]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[2]~1   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[1]~16  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[2]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[8]~13  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_27_result_int[1]~16  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_27_result_int[2]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_28_result_int[1]~16  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_28_result_int[2]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_29_result_int[1]~16  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_29_result_int[2]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_30_result_int[1]~16  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_30_result_int[2]~1   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[336]~53             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[336]~54             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[337]~34             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[337]~35             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[339]~14             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[346]~0              ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[349]~56             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[349]~57             ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[350]~36             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[351]~32             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[352]~29             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[362]~55             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[362]~58             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[363]~51             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[363]~52             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[3]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[3]~1   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[1]~22  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[2]~20  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[3]~0   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[11]~17 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_30_result_int[2]~20  ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_30_result_int[3]~1   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[705]~197            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[737]~217            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[738]~214            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[769]~237            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[801]~255            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[833]~275            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[865]~297            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[897]~321            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~347            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~375            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~1                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[800]~127            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[801]~125            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[832]~155            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[833]~152            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[833]~153            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[834]~150            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[864]~182            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[865]~179            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[865]~180            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[896]~203            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[897]~200            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[897]~201            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[928]~226            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~223            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~224            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~251            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~248            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~249            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[992]~252            ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[993]~253            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~1                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~26                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~30                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~34                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~38                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~42                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~1                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~46                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~0                      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~3                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[896]~29             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[897]~27             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[928]~65             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~62             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~63             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~60             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~100            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~97             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~98             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[992]~101            ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[993]~102            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~1                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~34                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~0                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~38                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~1                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~42                     ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~0                      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~3                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[992]~0              ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[993]~1              ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~0                      ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~3                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; i_KEY[0]   ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; i_KEY[1]   ; PIN_N23       ; QSF Assignment ;
; Location ;                ;              ; i_KEY[2]   ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; i_KEY[3]   ; PIN_W26       ; QSF Assignment ;
; Location ;                ;              ; i_SW[13]   ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; i_SW[14]   ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; i_SW[15]   ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; i_SW[16]   ; PIN_V1        ; QSF Assignment ;
; Location ;                ;              ; i_SW[17]   ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; o_HEX4[0]  ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; o_HEX4[1]  ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; o_HEX4[2]  ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; o_HEX4[3]  ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; o_HEX4[4]  ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; o_HEX4[5]  ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; o_HEX4[6]  ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; o_HEX5[0]  ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; o_HEX5[1]  ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; o_HEX5[2]  ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; o_HEX5[3]  ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; o_HEX5[4]  ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; o_HEX5[5]  ; PIN_R4        ; QSF Assignment ;
; Location ;                ;              ; o_HEX5[6]  ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; o_HEX6[0]  ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; o_HEX6[1]  ; PIN_P4        ; QSF Assignment ;
; Location ;                ;              ; o_HEX6[2]  ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; o_HEX6[3]  ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; o_HEX6[4]  ; PIN_M3        ; QSF Assignment ;
; Location ;                ;              ; o_HEX6[5]  ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; o_HEX6[6]  ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; o_HEX7[0]  ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; o_HEX7[1]  ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; o_HEX7[2]  ; PIN_L9        ; QSF Assignment ;
; Location ;                ;              ; o_HEX7[3]  ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; o_HEX7[4]  ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; o_HEX7[5]  ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; o_HEX7[6]  ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[0]  ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[1]  ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[2]  ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[3]  ; PIN_V18       ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[4]  ; PIN_U18       ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[5]  ; PIN_U17       ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[6]  ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[7]  ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; o_LEDG[8]  ; PIN_Y12       ; QSF Assignment ;
; Location ;                ;              ; o_LEDR[13] ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; o_LEDR[14] ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; o_LEDR[15] ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; o_LEDR[16] ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; o_LEDR[17] ; PIN_AD12      ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1627 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1627 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1624    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Jacob/Documents/GitHub/Hazwell/DE2_testing - LCD/output_files/DE2_testing.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,513 / 33,216 ( 5 % ) ;
;     -- Combinational with no register       ; 1470                   ;
;     -- Register only                        ; 2                      ;
;     -- Combinational with a register        ; 41                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 334                    ;
;     -- 3 input functions                    ; 506                    ;
;     -- <=2 input functions                  ; 671                    ;
;     -- Register only                        ; 2                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 957                    ;
;     -- arithmetic mode                      ; 554                    ;
;                                             ;                        ;
; Total registers*                            ; 43 / 34,593 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 43 / 33,216 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 108 / 2,076 ( 5 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 68 / 475 ( 14 % )      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )        ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 16 ( 6 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 6%           ;
; Maximum fan-out                             ; 67                     ;
; Highest non-global fan-out                  ; 67                     ;
; Total fan-out                               ; 4191                   ;
; Average fan-out                             ; 2.58                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1513 / 33216 ( 5 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1470                 ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;     -- Combinational with a register        ; 41                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 334                  ; 0                              ;
;     -- 3 input functions                    ; 506                  ; 0                              ;
;     -- <=2 input functions                  ; 671                  ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 957                  ; 0                              ;
;     -- arithmetic mode                      ; 554                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 43                   ; 0                              ;
;     -- Dedicated logic registers            ; 43 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 108 / 2076 ( 5 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 68                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4194                 ; 0                              ;
;     -- Registered Connections               ; 176                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 14                   ; 0                              ;
;     -- Output Ports                         ; 46                   ; 0                              ;
;     -- Bidir Ports                          ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; i_Clk    ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[5]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[6]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[7]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[8]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_SW[9]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LCD_BLON   ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN     ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON     ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS     ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW     ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX0[0]  ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX0[1]  ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX0[2]  ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX0[3]  ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX0[4]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX0[5]  ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX0[6]  ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX1[0]  ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX1[1]  ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX1[2]  ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX1[3]  ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX1[4]  ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX1[5]  ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX1[6]  ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX2[0]  ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX2[1]  ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX2[2]  ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX2[3]  ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX2[4]  ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX2[5]  ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX2[6]  ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX3[0]  ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX3[1]  ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX3[2]  ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX3[3]  ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX3[4]  ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX3[5]  ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_HEX3[6]  ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[0]  ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[10] ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[11] ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[12] ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[1]  ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[2]  ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[3]  ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[4]  ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[5]  ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[6]  ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[7]  ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[8]  ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_LEDR[9]  ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LCD_DATA[0] ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[1] ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[2] ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[3] ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )   ; 3.3V          ; --           ;
; 2        ; 17 / 59 ( 29 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 15 / 58 ( 26 % ) ; 3.3V          ; --           ;
; 8        ; 9 / 56 ( 16 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; i_SW[9]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; o_LEDR[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; o_LEDR[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; o_HEX1[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; o_HEX1[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; o_HEX3[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; o_HEX3[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; o_HEX0[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; o_LEDR[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; o_HEX2[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; o_HEX1[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; o_HEX2[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; o_HEX2[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; o_HEX0[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; i_SW[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; o_LEDR[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; o_LEDR[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; o_LEDR[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; o_HEX2[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; o_HEX2[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; o_HEX0[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; i_SW[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; o_LEDR[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; o_LEDR[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; o_LEDR[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; o_LEDR[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; o_HEX0[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; i_SW[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; o_LEDR[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; o_HEX0[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; i_SW[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; o_LEDR[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; i_SW[8]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; i_SW[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; i_SW[10]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; i_Clk                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; i_SW[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; i_SW[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; i_SW[11]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; i_SW[12]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; i_SW[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; o_HEX3[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; o_HEX0[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; o_HEX0[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; o_HEX1[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; o_HEX1[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; o_HEX2[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; o_HEX1[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; o_HEX3[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; o_LEDR[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; o_HEX1[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; o_HEX3[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; o_HEX2[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; o_HEX3[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; o_HEX3[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                     ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                     ; 1513 (0)    ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 68   ; 0            ; 1470 (0)     ; 2 (0)             ; 41 (0)           ; |top                                                                                                                    ; work         ;
;    |lcd_controller:lcd|                  ; 96 (96)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 2 (2)             ; 41 (41)          ; |top|lcd_controller:lcd                                                                                                 ; work         ;
;    |sevensegments:segments|              ; 1417 (44)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1417 (44)    ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments                                                                                             ; work         ;
;       |lpm_divide:Div0|                  ; 148 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div0                                                                             ; work         ;
;          |lpm_divide_7so:auto_generated| ; 148 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated                                               ; work         ;
;             |abs_divider_kbg:divider|    ; 148 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider                       ; work         ;
;                |alt_u_div_k2f:divider|   ; 148 (148)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider ; work         ;
;       |lpm_divide:Div1|                  ; 138 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div1                                                                             ; work         ;
;          |lpm_divide_aso:auto_generated| ; 138 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated                                               ; work         ;
;             |abs_divider_nbg:divider|    ; 138 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider                       ; work         ;
;                |alt_u_div_q2f:divider|   ; 138 (138)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider ; work         ;
;       |lpm_divide:Div2|                  ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div2                                                                             ; work         ;
;          |lpm_divide_kto:auto_generated| ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated                                               ; work         ;
;             |abs_divider_1dg:divider|    ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider                       ; work         ;
;                |alt_u_div_e5f:divider|   ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider ; work         ;
;       |lpm_divide:Mod0|                  ; 463 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 463 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod0                                                                             ; work         ;
;          |lpm_divide_qlo:auto_generated| ; 463 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 463 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated                                               ; work         ;
;             |abs_divider_4dg:divider|    ; 463 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 463 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                       ; work         ;
;                |alt_u_div_k5f:divider|   ; 463 (463)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 463 (463)    ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider ; work         ;
;       |lpm_divide:Mod1|                  ; 331 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 331 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod1                                                                             ; work         ;
;          |lpm_divide_qlo:auto_generated| ; 331 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 331 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated                                               ; work         ;
;             |abs_divider_4dg:divider|    ; 331 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 331 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                       ; work         ;
;                |alt_u_div_k5f:divider|   ; 331 (331)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 331 (331)    ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider ; work         ;
;       |lpm_divide:Mod2|                  ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod2                                                                             ; work         ;
;          |lpm_divide_qlo:auto_generated| ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated                                               ; work         ;
;             |abs_divider_4dg:divider|    ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (0)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                       ; work         ;
;                |alt_u_div_k5f:divider|   ; 178 (178)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (178)    ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider ; work         ;
;       |lpm_divide:Mod3|                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod3                                                                             ; work         ;
;          |lpm_divide_qlo:auto_generated| ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated                                               ; work         ;
;             |abs_divider_4dg:divider|    ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                       ; work         ;
;                |alt_u_div_k5f:divider|   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |top|sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; LCD_DATA[0] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[1] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[2] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[3] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[4] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[5] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[6] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[7] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; o_LEDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_LEDR[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX0[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX0[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX0[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX0[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX0[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX0[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX0[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX1[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX1[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX1[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX1[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX1[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX1[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX1[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX2[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX2[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX2[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX2[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX2[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX2[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX2[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX3[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX3[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX3[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX3[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX3[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX3[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; o_HEX3[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON    ; Output   ; --            ; --            ; --                    ; --  ;
; i_SW[0]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_SW[1]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_SW[2]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_SW[3]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_SW[4]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_SW[5]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_SW[6]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_SW[7]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_SW[8]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_SW[9]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; i_SW[10]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_SW[11]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_SW[12]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; i_Clk       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; LCD_DATA[0]         ;                   ;         ;
; LCD_DATA[1]         ;                   ;         ;
; LCD_DATA[2]         ;                   ;         ;
; LCD_DATA[3]         ;                   ;         ;
; LCD_DATA[4]         ;                   ;         ;
; LCD_DATA[5]         ;                   ;         ;
; LCD_DATA[6]         ;                   ;         ;
; LCD_DATA[7]         ;                   ;         ;
; i_SW[0]             ;                   ;         ;
; i_SW[1]             ;                   ;         ;
; i_SW[2]             ;                   ;         ;
; i_SW[3]             ;                   ;         ;
; i_SW[4]             ;                   ;         ;
; i_SW[5]             ;                   ;         ;
; i_SW[6]             ;                   ;         ;
; i_SW[7]             ;                   ;         ;
; i_SW[8]             ;                   ;         ;
; i_SW[9]             ;                   ;         ;
; i_SW[10]            ;                   ;         ;
; i_SW[11]            ;                   ;         ;
; i_SW[12]            ;                   ;         ;
; i_Clk               ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+----------------------------------------------+----------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location       ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+----------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; i_Clk                                        ; PIN_N2         ; 43      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; lcd_controller:lcd|InitState.LCD_Initialized ; LCFF_X4_Y9_N23 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------+----------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; i_Clk ; PIN_N2   ; 43      ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~44                     ; 67      ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~40                     ; 61      ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~40                     ; 61      ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~36                     ; 55      ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~36                     ; 55      ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~36                     ; 55      ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~48                     ; 53      ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~32                     ; 49      ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~32                     ; 49      ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~44                     ; 45      ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~28                     ; 43      ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~28                     ; 43      ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~40                     ; 41      ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~32                     ; 37      ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~24                     ; 37      ;
; lcd_controller:lcd|InitState.LCD_Initialized                                                                                                    ; 33      ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~20                     ; 31      ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~24                     ; 29      ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[12]~18 ; 28      ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[12]~18 ; 28      ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_27_result_int[9]~14  ; 23      ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_29_result_int[9]~14  ; 22      ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_28_result_int[9]~14  ; 22      ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[9]~14  ; 22      ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[9]~14  ; 22      ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~16                     ; 21      ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_30_result_int[12]~18 ; 20      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_24_result_int[6]~10  ; 17      ;
; i_SW[8]                                                                                                                                         ; 16      ;
; i_SW[7]                                                                                                                                         ; 16      ;
; i_SW[6]                                                                                                                                         ; 16      ;
; i_SW[5]                                                                                                                                         ; 16      ;
; i_SW[4]                                                                                                                                         ; 16      ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_30_result_int[9]~14  ; 16      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_29_result_int[6]~10  ; 16      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_28_result_int[6]~10  ; 16      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_27_result_int[6]~10  ; 16      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_26_result_int[6]~10  ; 16      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_25_result_int[6]~10  ; 16      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_23_result_int[6]~10  ; 16      ;
; i_SW[10]                                                                                                                                        ; 15      ;
; i_SW[9]                                                                                                                                         ; 15      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_22_result_int[6]~10  ; 15      ;
; i_SW[3]                                                                                                                                         ; 14      ;
; i_SW[12]                                                                                                                                        ; 13      ;
; i_SW[11]                                                                                                                                        ; 13      ;
; i_SW[0]                                                                                                                                         ; 13      ;
; i_SW[1]                                                                                                                                         ; 12      ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_30_result_int[6]~10  ; 12      ;
; i_SW[2]                                                                                                                                         ; 11      ;
; lcd_controller:lcd|InitState.FN_Set                                                                                                             ; 11      ;
; lcd_controller:lcd|InitState.VCC_Initialize                                                                                                     ; 11      ;
; lcd_controller:lcd|WideOr0~0                                                                                                                    ; 7       ;
; sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~2              ; 7       ;
; sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[993]~1              ; 7       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~103            ; 7       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[993]~102            ; 7       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~254            ; 7       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[993]~253            ; 7       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_31_result_int[12]~18 ; 7       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_31_result_int[9]~14  ; 7       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_31_result_int[6]~10  ; 7       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~50                     ; 7       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~2                      ; 7       ;
; lcd_controller:lcd|Equal1~3                                                                                                                     ; 6       ;
; lcd_controller:lcd|Selector31~1                                                                                                                 ; 6       ;
; lcd_controller:lcd|InitState.Disp_Off                                                                                                           ; 6       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~375            ; 6       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~374            ; 6       ;
; lcd_controller:lcd|Equal0~11                                                                                                                    ; 5       ;
; lcd_controller:lcd|InitCounter[9]                                                                                                               ; 5       ;
; lcd_controller:lcd|InitCounter[12]                                                                                                              ; 5       ;
; lcd_controller:lcd|InitCounter[8]                                                                                                               ; 5       ;
; lcd_controller:lcd|InitCounter[4]                                                                                                               ; 5       ;
; lcd_controller:lcd|InitCounter[13]                                                                                                              ; 5       ;
; lcd_controller:lcd|InitCounter[18]                                                                                                              ; 5       ;
; lcd_controller:lcd|InitCounter[6]                                                                                                               ; 5       ;
; lcd_controller:lcd|InitCounter[5]                                                                                                               ; 5       ;
; lcd_controller:lcd|InitCounter[7]                                                                                                               ; 5       ;
; lcd_controller:lcd|InitCounter[19]                                                                                                              ; 5       ;
; lcd_controller:lcd|Equal0~5                                                                                                                     ; 5       ;
; lcd_controller:lcd|Equal0~0                                                                                                                     ; 5       ;
; lcd_controller:lcd|Selector27~1                                                                                                                 ; 4       ;
; lcd_controller:lcd|Selector17~0                                                                                                                 ; 4       ;
; lcd_controller:lcd|Equal2~2                                                                                                                     ; 4       ;
; lcd_controller:lcd|InitState.Disp_Clear                                                                                                         ; 4       ;
; lcd_controller:lcd|InitCounter[15]                                                                                                              ; 4       ;
; lcd_controller:lcd|InitCounter[17]                                                                                                              ; 4       ;
; lcd_controller:lcd|InitCounter[10]                                                                                                              ; 4       ;
; lcd_controller:lcd|InitCounter[14]                                                                                                              ; 4       ;
; lcd_controller:lcd|InitCounter[0]                                                                                                               ; 4       ;
; sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~3              ; 4       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~104            ; 4       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~255            ; 4       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~377            ; 4       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~376            ; 4       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~4                      ; 4       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~0                      ; 4       ;
; sevensegments:segments|Mux6~5                                                                                                                   ; 3       ;
; lcd_controller:lcd|Equal0~7                                                                                                                     ; 3       ;
; lcd_controller:lcd|InitCounter[16]                                                                                                              ; 3       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[350]~33             ; 3       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~372            ; 3       ;
; sevensegments:segments|lpm_divide:Mod3|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~40                     ; 3       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~44                     ; 3       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~48                     ; 3       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~2                      ; 3       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~109            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[264]~125            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[265]~124            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[266]~123            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[267]~122            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[255]~120            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[256]~119            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[257]~118            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[258]~117            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[246]~115            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[247]~114            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[248]~113            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[249]~112            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~311            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~292            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~291            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~290            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~289            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~288            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~287            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~286            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~285            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~284            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~283            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~282            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~281            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~280            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~279            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~278            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~277            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[946]~276            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~275            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~274            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[900]~273            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[901]~272            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[902]~271            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[903]~270            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[904]~269            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[905]~268            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[906]~267            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[907]~266            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[908]~265            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[909]~264            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[910]~263            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[911]~262            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[912]~261            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[866]~260            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[867]~259            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[868]~258            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[869]~257            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[878]~256            ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[177]~112            ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[171]~110            ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[165]~108            ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[159]~106            ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[153]~104            ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[147]~102            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~451            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~450            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~449            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~448            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~447            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~446            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~445            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~444            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~443            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~442            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~441            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~440            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~439            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~438            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~437            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[946]~436            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[947]~435            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[948]~434            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~433            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[900]~432            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[901]~431            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[902]~430            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[903]~429            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[904]~428            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[905]~427            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[906]~426            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[907]~425            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[908]~424            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[909]~423            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[910]~422            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[911]~421            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[912]~420            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[913]~419            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[914]~418            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[867]~417            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[868]~416            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[869]~415            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[870]~414            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[871]~413            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[872]~412            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[873]~411            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[874]~410            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[875]~409            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[876]~408            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[877]~407            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[878]~406            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[879]~405            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[880]~404            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[835]~403            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[836]~402            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[837]~401            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[838]~400            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[839]~399            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[840]~398            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[841]~397            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[842]~396            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[843]~395            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[844]~394            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[845]~393            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[846]~392            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[803]~391            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[804]~390            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[805]~389            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[806]~388            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[807]~387            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[808]~386            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[809]~385            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[810]~384            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[811]~383            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[812]~382            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[771]~381            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[772]~380            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[773]~379            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[778]~378            ; 2       ;
; lcd_controller:lcd|Selector25~0                                                                                                                 ; 2       ;
; lcd_controller:lcd|Selector27~0                                                                                                                 ; 2       ;
; lcd_controller:lcd|Selector21~0                                                                                                                 ; 2       ;
; lcd_controller:lcd|Equal2~1                                                                                                                     ; 2       ;
; lcd_controller:lcd|Equal0~10                                                                                                                    ; 2       ;
; lcd_controller:lcd|InitCounter[29]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[28]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[27]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[26]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[25]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[24]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[23]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[22]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[21]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[20]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[11]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[31]                                                                                                              ; 2       ;
; lcd_controller:lcd|InitCounter[3]                                                                                                               ; 2       ;
; lcd_controller:lcd|InitCounter[2]                                                                                                               ; 2       ;
; lcd_controller:lcd|InitCounter[1]                                                                                                               ; 2       ;
; lcd_controller:lcd|InitCounter[30]                                                                                                              ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[350]~36             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[351]~31             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[352]~29             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[353]~27             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[354]~25             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[355]~23             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[356]~21             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[357]~19             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[338]~16             ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[338]~15             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~100            ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~99             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~98             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~97             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~96             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[928]~65             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[928]~64             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~62             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~60             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~58             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~56             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~30             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[896]~29             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[896]~28             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[900]~21             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[901]~20             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[902]~19             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[903]~18             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[904]~17             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[905]~16             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[906]~15             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[907]~14             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[908]~13             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[909]~12             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[910]~11             ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[911]~10             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[262]~100            ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[262]~97             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[263]~95             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[253]~89             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[253]~86             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[254]~84             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[244]~78             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[244]~75             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[245]~73             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[235]~66             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[235]~63             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[236]~61             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[237]~59             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[238]~57             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[239]~55             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[240]~53             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[226]~50             ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[226]~49             ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~251            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~250            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~249            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~248            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~247            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[928]~226            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[928]~225            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~223            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[947]~204            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[896]~203            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[896]~202            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[897]~200            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[913]~183            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[864]~182            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[864]~181            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[865]~179            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[870]~173            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[871]~171            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[872]~169            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[873]~167            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[874]~165            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[875]~163            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[876]~161            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[877]~159            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[879]~156            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[832]~155            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[832]~154            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[833]~152            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[834]~150            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[835]~148            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[836]~146            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[845]~128            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[800]~127            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[800]~126            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[804]~119            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[805]~118            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[806]~117            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[807]~116            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[808]~115            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[809]~114            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[810]~113            ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[811]~112            ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[174]~93             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[174]~92             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[176]~88             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[168]~85             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[168]~84             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[170]~80             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[162]~77             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[162]~76             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[164]~72             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[156]~69             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[156]~68             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[158]~64             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[150]~61             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[150]~60             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[152]~56             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[144]~53             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[144]~52             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[146]~48             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[138]~44             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[138]~43             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[140]~39             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[141]~37             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[132]~34             ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[132]~33             ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[928]~349            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[928]~348            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~344            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[949]~324            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[896]~323            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[896]~322            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~318            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[915]~300            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[864]~299            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[864]~298            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[866]~294            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[881]~278            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[832]~277            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[832]~276            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[834]~272            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[847]~258            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[800]~257            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[800]~256            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[802]~252            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[813]~240            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[768]~239            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[768]~238            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[770]~234            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[774]~229            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[775]~227            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[776]~225            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[777]~223            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[779]~220            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[736]~219            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[736]~218            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[738]~214            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[739]~212            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[740]~210            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[745]~200            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[704]~199            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[704]~198            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[708]~191            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[709]~190            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[710]~189            ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[711]~188            ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[9]~12  ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[8]~10  ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[7]~8   ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[6]~6   ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[5]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_29_result_int[4]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[9]~12  ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[8]~10  ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[7]~8   ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[6]~6   ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[5]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|add_sub_28_result_int[4]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~34                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~32                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_29_result_int[6]~8   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_29_result_int[5]~6   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_29_result_int[4]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_29_result_int[3]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_28_result_int[6]~8   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_28_result_int[5]~6   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_28_result_int[4]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_28_result_int[3]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_27_result_int[6]~8   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_27_result_int[5]~6   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_27_result_int[4]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_27_result_int[3]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[6]~8   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[5]~6   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[4]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_26_result_int[3]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[6]~8   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[5]~6   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[4]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|add_sub_25_result_int[3]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~38                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~36                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~34                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~32                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~34                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~32                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_29_result_int[3]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_29_result_int[2]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_28_result_int[3]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_28_result_int[2]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_27_result_int[3]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_27_result_int[2]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_26_result_int[3]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_26_result_int[2]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_25_result_int[3]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_25_result_int[2]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_24_result_int[3]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_24_result_int[2]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_23_result_int[3]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_23_result_int[2]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_22_result_int[3]~4   ; 2       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|add_sub_22_result_int[2]~2   ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~0                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~42                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~40                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~38                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~36                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~34                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~32                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~38                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~36                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~34                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~32                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~34                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~32                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~30                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~28                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~26                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~24                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~22                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~20                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~18                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~16                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~2                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~14                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~12                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~10                     ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~8                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~6                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~4                      ; 2       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~2                      ; 2       ;
; lcd_controller:lcd|Selector27~0_RESYN18_BDD19                                                                                                   ; 1       ;
; lcd_controller:lcd|Selector31~2_RESYN16_BDD17                                                                                                   ; 1       ;
; lcd_controller:lcd|Selector31~2_RESYN14_BDD15                                                                                                   ; 1       ;
; lcd_controller:lcd|Selector31~1_RESYN12_BDD13                                                                                                   ; 1       ;
; lcd_controller:lcd|Selector31~1_RESYN10_BDD11                                                                                                   ; 1       ;
; lcd_controller:lcd|Equal2~1_RESYN8_BDD9                                                                                                         ; 1       ;
; lcd_controller:lcd|Equal2~1_RESYN6_BDD7                                                                                                         ; 1       ;
; lcd_controller:lcd|Equal2~1_RESYN4_BDD5                                                                                                         ; 1       ;
; lcd_controller:lcd|Equal0~7_RESYN2_BDD3                                                                                                         ; 1       ;
; lcd_controller:lcd|LCD_EN~0                                                                                                                     ; 1       ;
; sevensegments:segments|Mux2~10                                                                                                                  ; 1       ;
; sevensegments:segments|Mux4~10                                                                                                                  ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~108            ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~107            ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~106            ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~105            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[273]~130            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[274]~129            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[275]~128            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[276]~127            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[277]~126            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[268]~121            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[259]~116            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~310            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~309            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~308            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~307            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~306            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~305            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~304            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~303            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~302            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~301            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~300            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~299            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~298            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~297            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~296            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~295            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~294            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[980]~293            ; 1       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[183]~114            ; 1       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[184]~113            ; 1       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[178]~111            ; 1       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[172]~109            ; 1       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[166]~107            ; 1       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[160]~105            ; 1       ;
; sevensegments:segments|lpm_divide:Div0|lpm_divide_7so:auto_generated|abs_divider_kbg:divider|alt_u_div_k2f:divider|StageOut[154]~103            ; 1       ;
; sevensegments:segments|Mux0~5                                                                                                                   ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~471            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~470            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~469            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~468            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~467            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~466            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~465            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~464            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~463            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~462            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~461            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~460            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~459            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~458            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~457            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~456            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~455            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[980]~454            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[981]~453            ; 1       ;
; sevensegments:segments|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[982]~452            ; 1       ;
; lcd_controller:lcd|Selector33~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|InitState.Disp_Clear~0                                                                                                       ; 1       ;
; lcd_controller:lcd|Selector34~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|InitState.LCD_Initialized~0                                                                                                  ; 1       ;
; lcd_controller:lcd|Selector22~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector22~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector19~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector23~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector27~2                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector18~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector13~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector25~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector26~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector26~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector24~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector24~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector16~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector14~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector14~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector21~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector17~2                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector17~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector12~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector12~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector15~1                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector15~0                                                                                                                 ; 1       ;
; lcd_controller:lcd|Selector31~2                                                                                                                 ; 1       ;
; lcd_controller:lcd|Equal1~2                                                                                                                     ; 1       ;
; lcd_controller:lcd|Equal1~1                                                                                                                     ; 1       ;
; lcd_controller:lcd|Equal1~0                                                                                                                     ; 1       ;
; lcd_controller:lcd|LCD_DATA[5]~reg0                                                                                                             ; 1       ;
; lcd_controller:lcd|LCD_DATA[4]~reg0                                                                                                             ; 1       ;
; lcd_controller:lcd|LCD_DATA[3]~reg0                                                                                                             ; 1       ;
; lcd_controller:lcd|LCD_DATA[2]~reg0                                                                                                             ; 1       ;
; lcd_controller:lcd|LCD_DATA[0]~reg0                                                                                                             ; 1       ;
; lcd_controller:lcd|InitState.VCC_Initialize~0                                                                                                   ; 1       ;
; lcd_controller:lcd|Equal0~9                                                                                                                     ; 1       ;
; lcd_controller:lcd|Equal0~8                                                                                                                     ; 1       ;
; lcd_controller:lcd|Equal0~4                                                                                                                     ; 1       ;
; lcd_controller:lcd|Equal0~3                                                                                                                     ; 1       ;
; lcd_controller:lcd|Equal0~2                                                                                                                     ; 1       ;
; lcd_controller:lcd|Equal0~1                                                                                                                     ; 1       ;
; lcd_controller:lcd|LCD_EN                                                                                                                       ; 1       ;
; sevensegments:segments|Mux21~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux22~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux23~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux24~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux25~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux26~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux27~0                                                                                                                  ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[362]~58             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[362]~55             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[363]~52             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[363]~51             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[364]~50             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[364]~49             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[365]~48             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[365]~47             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[366]~46             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[366]~45             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[367]~44             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[367]~43             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[368]~42             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[368]~41             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[369]~40             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[369]~39             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[370]~38             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[370]~37             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[351]~32             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[352]~30             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[353]~28             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[354]~26             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[355]~24             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[356]~22             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[357]~20             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[358]~18             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[358]~17             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[339]~14             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[339]~13             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[340]~12             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[340]~11             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[341]~10             ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[341]~9              ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[342]~8              ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[342]~7              ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[343]~6              ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[343]~5              ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[344]~4              ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[344]~3              ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[345]~2              ; 1       ;
; sevensegments:segments|lpm_divide:Div2|lpm_divide_kto:auto_generated|abs_divider_1dg:divider|alt_u_div_e5f:divider|StageOut[345]~1              ; 1       ;
; sevensegments:segments|Mux14~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux15~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux16~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux17~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux18~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux19~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux20~0                                                                                                                  ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~95             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~94             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~93             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~92             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~91             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~90             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~89             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~88             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~87             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~86             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~85             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~84             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~83             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~82             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~81             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~80             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~79             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~78             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~77             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~76             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~75             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~74             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~73             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~72             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~71             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~70             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~69             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~68             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~67             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~66             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~63             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~61             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~59             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~57             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~55             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~54             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~53             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~52             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~51             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~50             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~49             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~48             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~47             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~46             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~45             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~44             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~43             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~42             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~41             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~40             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~39             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~38             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~37             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~36             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~35             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~34             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~33             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~32             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~31             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[897]~27             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[897]~26             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~25             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~24             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~23             ; 1       ;
; sevensegments:segments|lpm_divide:Mod2|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~22             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[271]~111            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[271]~108            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[272]~107            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[272]~106            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[273]~105            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[274]~104            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[275]~103            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[276]~102            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[277]~101            ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[263]~96             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[264]~94             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[265]~93             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[266]~92             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[267]~91             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[268]~90             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[254]~85             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[255]~83             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[256]~82             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[257]~81             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[258]~80             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[259]~79             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[245]~74             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[246]~72             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[247]~71             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[248]~70             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[249]~69             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[250]~68             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[250]~67             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[236]~62             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[237]~60             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[238]~58             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[239]~56             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[240]~54             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[241]~52             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[241]~51             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[227]~48             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[227]~47             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[228]~46             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[228]~45             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[229]~44             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[229]~43             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[230]~42             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[230]~41             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[231]~40             ; 1       ;
; sevensegments:segments|lpm_divide:Div1|lpm_divide_aso:auto_generated|abs_divider_nbg:divider|alt_u_div_q2f:divider|StageOut[231]~39             ; 1       ;
; sevensegments:segments|Mux7~0                                                                                                                   ; 1       ;
; sevensegments:segments|Mux8~0                                                                                                                   ; 1       ;
; sevensegments:segments|Mux9~0                                                                                                                   ; 1       ;
; sevensegments:segments|Mux10~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux11~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux12~0                                                                                                                  ; 1       ;
; sevensegments:segments|Mux13~0                                                                                                                  ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~246            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~245            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~244            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~243            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~242            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~241            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~240            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~239            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~238            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~237            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~236            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~235            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~234            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~233            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~232            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~231            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~230            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[980]~229            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[981]~228            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[981]~227            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~224            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~222            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~221            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~220            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~219            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~218            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~217            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~216            ; 1       ;
; sevensegments:segments|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~215            ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,704 / 94,460 ( 2 % ) ;
; C16 interconnects           ; 44 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 557 / 60,840 ( < 1 % ) ;
; Direct links                ; 671 / 94,460 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 379 / 33,216 ( 1 % )   ;
; R24 interconnects           ; 50 / 3,091 ( 2 % )     ;
; R4 interconnects            ; 572 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.01) ; Number of LABs  (Total = 108) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 0                             ;
; 2                                           ; 4                             ;
; 3                                           ; 0                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 4                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 5                             ;
; 12                                          ; 1                             ;
; 13                                          ; 4                             ;
; 14                                          ; 7                             ;
; 15                                          ; 6                             ;
; 16                                          ; 70                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.07) ; Number of LABs  (Total = 108) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 6                             ;
; 1 Clock enable                     ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.19) ; Number of LABs  (Total = 108) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 1                             ;
; 13                                           ; 4                             ;
; 14                                           ; 8                             ;
; 15                                           ; 18                            ;
; 16                                           ; 40                            ;
; 17                                           ; 0                             ;
; 18                                           ; 1                             ;
; 19                                           ; 1                             ;
; 20                                           ; 0                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.05) ; Number of LABs  (Total = 108) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 3                             ;
; 2                                                ; 6                             ;
; 3                                                ; 4                             ;
; 4                                                ; 3                             ;
; 5                                                ; 2                             ;
; 6                                                ; 1                             ;
; 7                                                ; 6                             ;
; 8                                                ; 2                             ;
; 9                                                ; 4                             ;
; 10                                               ; 5                             ;
; 11                                               ; 13                            ;
; 12                                               ; 11                            ;
; 13                                               ; 7                             ;
; 14                                               ; 10                            ;
; 15                                               ; 9                             ;
; 16                                               ; 21                            ;
; 17                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.85) ; Number of LABs  (Total = 108) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 8                             ;
; 12                                           ; 8                             ;
; 13                                           ; 5                             ;
; 14                                           ; 4                             ;
; 15                                           ; 6                             ;
; 16                                           ; 2                             ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 7                             ;
; 20                                           ; 6                             ;
; 21                                           ; 2                             ;
; 22                                           ; 3                             ;
; 23                                           ; 5                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "DE2_testing"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_testing.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node i_Clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 532 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "i_KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "i_KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "i_KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "i_KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "i_SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "i_SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "i_SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "i_SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "i_SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_LEDR[17]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 1 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.44 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 54 output pins without output pin load capacitance assignment
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "o_HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LCD_DATA[0] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently enabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Jacob/Documents/GitHub/Hazwell/DE2_testing - LCD/output_files/DE2_testing.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 59 warnings
    Info: Peak virtual memory: 4897 megabytes
    Info: Processing ended: Wed Jun 21 21:54:07 2023
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Jacob/Documents/GitHub/Hazwell/DE2_testing - LCD/output_files/DE2_testing.fit.smsg.


