TN:verilator_coverage
SF:output/chiseluvm/vivadoex1.AdderUvmTest2/Adder4Bit.v
DA:23,10
DA:68,0
DA:59,2
DA:50,10
DA:62,2
DA:17,4
DA:53,2
DA:71,2
DA:11,4
DA:56,2
DA:47,4
DA:20,2
DA:2,12
DA:65,2
DA:5,10
DA:14,10
DA:46,2
DA:73,8
DA:64,2
DA:55,2
DA:67,2
DA:58,2
DA:49,2
DA:13,8
DA:4,20
DA:22,10
DA:70,2
DA:61,4
DA:19,10
DA:60,2
DA:69,2
DA:63,0
DA:54,0
DA:45,9
DA:72,2
DA:18,6
DA:57,2
DA:21,8
DA:12,6
DA:3,16
DA:48,6
DA:66,2
DA:15,8
DA:24,8
DA:51,2
end_of_record
