#-----------------------------------------------------------
# Vivado v2015.4 (64-bit)
# SW Build 1412921 on Wed Nov 18 09:43:45 MST 2015
# IP Build 1412160 on Tue Nov 17 13:47:24 MST 2015
# Start of session at: Thu Mar 17 22:55:23 2016
# Process ID: 4316
# Current directory: C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent5676 C:\Users\Jeffry\Dropbox\Proyecto_De_Graduacion\Proyecto_De_Graduacion_2\Proyecto_De_Graduacion\proyecto_vivado_jeffry\sine_cosine_cordic\sine_cosine_cordic.xpr
# Log file: C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/vivado.log
# Journal file: C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic\vivado.jou
#-----------------------------------------------------------
start_gui
open_project C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.xpr
INFO: [ProjectBase 1-489] The host OS only allows 260 characters in a normal path. The project is stored in a path with more than 80 characters. If you experience issues with IP, Block Designs, or files not being found, please consider moving the project to a location with a shorter path. Alternately consider using the OS subst command to map part of the path to a drive letter.
Current project path is 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic'
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2015.4/data/ip'.
open_project: Time (s): cpu = 00:00:13 ; elapsed = 00:00:06 . Memory (MB): peak = 706.246 ; gain = 80.645
set_property top CORDIC_FSM_v2_tb [get_filesets sim_1]
set_property top_lib xil_defaultlib [get_filesets sim_1]
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'CORDIC_FSM_v2_tb' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-100] Fetching design files from 'sources_1'...(this may take a while)...
INFO: [USF-XSim-101] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
"xvlog -m64 --relax -prj CORDIC_FSM_v2_tb_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_Decoder.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_AS_Decoder
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Universal_Shift_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Universal_Shift_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Shift_Module_Param.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Shift_Module_Param
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/RegisterAdd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RegisterAdd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Multiplexer_AC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Multiplexer_AC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Invert_Sign.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Invert_Sign
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Greater_Comparator.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Greater_Comparator
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Decoder_4_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Decoder_4_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Less.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Less
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Equal.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Equal
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_sub_carry_out.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_sub_carry_out
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_d.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_d
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_InfAdd_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_InfAdd_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Third_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Third_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Tenth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Tenth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Sixth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sixth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Simple_Subt.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Simple_Subt
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/sign_inverter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sign_inverter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Seventh_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Seventh_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Second_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Second_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Op_Select.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Op_Select
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_3x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_3x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_2x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_2x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FSM_Add_Subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FSM_Add_Subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fourth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fourth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/First_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module First_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fifth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fifth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_N_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_N_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_NE_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_NE_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/d_ff_en.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module d_ff_en
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM_v2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FPU_Add_Subtract_Function
INFO: [VRFC 10-2458] undeclared symbol load_9, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:146]
INFO: [VRFC 10-2458] undeclared symbol load_10, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:147]
INFO: [VRFC 10-2458] undeclared symbol load_11, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:150]
INFO: [VRFC 10-2458] undeclared symbol load_18, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:158]
INFO: [VRFC 10-2458] undeclared symbol load_19, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:160]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_Coprocessor
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:282]
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:355]
INFO: [VRFC 10-2458] undeclared symbol enab_dff5, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:650]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Sine_Cosine_CORDIC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/univ_bin_counter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module univ_bin_counter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_up.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_up
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/Sine_Cosine_CORDIC_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2_tb
ERROR: [VRFC 10-1280] procedural assignment to a non-register reset_reg_cordic is not permitted, left-hand side should be reg/integer/time/genvar [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:114]
ERROR: [VRFC 10-1280] procedural assignment to a non-register reset_reg_cordic is not permitted, left-hand side should be reg/integer/time/genvar [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:114]
ERROR: [VRFC 10-1040] module CORDIC_FSM_v2_tb ignored due to previous errors [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:3]
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 776.977 ; gain = 0.000
INFO: [USF-XSim-99] Step results log file:'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/xvlog.log'
ERROR: [USF-XSim-62] 'compile' step failed with error(s). Please check the Tcl console output or 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/xvlog.log' file for more information.
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 776.977 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'CORDIC_FSM_v2_tb' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-100] Fetching design files from 'sources_1'...(this may take a while)...
INFO: [USF-XSim-101] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
"xvlog -m64 --relax -prj CORDIC_FSM_v2_tb_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_Decoder.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_AS_Decoder
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Universal_Shift_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Universal_Shift_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Shift_Module_Param.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Shift_Module_Param
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/RegisterAdd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RegisterAdd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Multiplexer_AC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Multiplexer_AC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Invert_Sign.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Invert_Sign
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Greater_Comparator.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Greater_Comparator
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Decoder_4_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Decoder_4_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Less.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Less
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Equal.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Equal
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_sub_carry_out.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_sub_carry_out
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_d.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_d
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_InfAdd_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_InfAdd_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Third_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Third_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Tenth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Tenth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Sixth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sixth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Simple_Subt.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Simple_Subt
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/sign_inverter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sign_inverter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Seventh_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Seventh_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Second_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Second_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Op_Select.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Op_Select
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_3x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_3x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_2x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_2x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FSM_Add_Subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FSM_Add_Subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fourth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fourth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/First_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module First_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fifth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fifth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_N_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_N_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_NE_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_NE_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/d_ff_en.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module d_ff_en
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM_v2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FPU_Add_Subtract_Function
INFO: [VRFC 10-2458] undeclared symbol load_9, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:146]
INFO: [VRFC 10-2458] undeclared symbol load_10, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:147]
INFO: [VRFC 10-2458] undeclared symbol load_11, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:150]
INFO: [VRFC 10-2458] undeclared symbol load_18, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:158]
INFO: [VRFC 10-2458] undeclared symbol load_19, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:160]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_Coprocessor
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:282]
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:355]
INFO: [VRFC 10-2458] undeclared symbol enab_dff5, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:650]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Sine_Cosine_CORDIC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/univ_bin_counter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module univ_bin_counter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_up.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_up
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/Sine_Cosine_CORDIC_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2_tb
ERROR: [VRFC 10-1280] procedural assignment to a non-register reset_reg_cordic is not permitted, left-hand side should be reg/integer/time/genvar [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:114]
ERROR: [VRFC 10-1280] procedural assignment to a non-register reset_reg_cordic is not permitted, left-hand side should be reg/integer/time/genvar [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:114]
ERROR: [VRFC 10-1040] module CORDIC_FSM_v2_tb ignored due to previous errors [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:3]
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 776.977 ; gain = 0.000
INFO: [USF-XSim-99] Step results log file:'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/xvlog.log'
ERROR: [USF-XSim-62] 'compile' step failed with error(s). Please check the Tcl console output or 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/xvlog.log' file for more information.
launch_simulation: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 776.977 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'CORDIC_FSM_v2_tb' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-100] Fetching design files from 'sources_1'...(this may take a while)...
INFO: [USF-XSim-101] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
"xvlog -m64 --relax -prj CORDIC_FSM_v2_tb_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_Decoder.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_AS_Decoder
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Universal_Shift_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Universal_Shift_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Shift_Module_Param.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Shift_Module_Param
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/RegisterAdd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RegisterAdd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Multiplexer_AC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Multiplexer_AC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Invert_Sign.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Invert_Sign
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Greater_Comparator.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Greater_Comparator
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Decoder_4_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Decoder_4_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Less.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Less
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Equal.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Equal
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_sub_carry_out.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_sub_carry_out
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_d.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_d
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_InfAdd_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_InfAdd_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Third_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Third_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Tenth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Tenth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Sixth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sixth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Simple_Subt.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Simple_Subt
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/sign_inverter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sign_inverter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Seventh_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Seventh_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Second_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Second_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Op_Select.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Op_Select
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_3x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_3x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_2x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_2x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FSM_Add_Subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FSM_Add_Subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fourth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fourth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/First_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module First_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fifth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fifth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_N_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_N_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_NE_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_NE_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/d_ff_en.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module d_ff_en
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM_v2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FPU_Add_Subtract_Function
INFO: [VRFC 10-2458] undeclared symbol load_9, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:146]
INFO: [VRFC 10-2458] undeclared symbol load_10, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:147]
INFO: [VRFC 10-2458] undeclared symbol load_11, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:150]
INFO: [VRFC 10-2458] undeclared symbol load_18, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:158]
INFO: [VRFC 10-2458] undeclared symbol load_19, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:160]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_Coprocessor
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:282]
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:355]
INFO: [VRFC 10-2458] undeclared symbol enab_dff5, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:650]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Sine_Cosine_CORDIC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/univ_bin_counter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module univ_bin_counter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_up.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_up
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/Sine_Cosine_CORDIC_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 776.977 ; gain = 0.000
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
Vivado Simulator 2015.4
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2015.4/bin/unwrapped/win64.o/xelab.exe -wto 0b5b83e26f46491bbf4f514cbd60d3f5 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot CORDIC_FSM_v2_tb_behav xil_defaultlib.CORDIC_FSM_v2_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-426] cannot find port enab_dff5 on this module [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:53]
ERROR: [VRFC 10-426] cannot find port enab_dff5 on this module [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:87]
ERROR: [XSIM 43-3322] Static elaboration of top level Verilog design unit(s) in library work failed.
INFO: [USF-XSim-99] Step results log file:'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/elaborate.log'
ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/elaborate.log' file for more information.
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 776.977 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'CORDIC_FSM_v2_tb' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-100] Fetching design files from 'sources_1'...(this may take a while)...
INFO: [USF-XSim-101] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
"xvlog -m64 --relax -prj CORDIC_FSM_v2_tb_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_Decoder.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_AS_Decoder
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Universal_Shift_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Universal_Shift_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Shift_Module_Param.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Shift_Module_Param
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/RegisterAdd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RegisterAdd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Multiplexer_AC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Multiplexer_AC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Invert_Sign.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Invert_Sign
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Greater_Comparator.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Greater_Comparator
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Decoder_4_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Decoder_4_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Less.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Less
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Equal.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Equal
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_sub_carry_out.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_sub_carry_out
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_d.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_d
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_InfAdd_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_InfAdd_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Third_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Third_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Tenth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Tenth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Sixth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sixth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Simple_Subt.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Simple_Subt
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/sign_inverter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sign_inverter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Seventh_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Seventh_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Second_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Second_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Op_Select.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Op_Select
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_3x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_3x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_2x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_2x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FSM_Add_Subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FSM_Add_Subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fourth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fourth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/First_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module First_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fifth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fifth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_N_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_N_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_NE_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_NE_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/d_ff_en.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module d_ff_en
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM_v2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FPU_Add_Subtract_Function
INFO: [VRFC 10-2458] undeclared symbol load_9, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:146]
INFO: [VRFC 10-2458] undeclared symbol load_10, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:147]
INFO: [VRFC 10-2458] undeclared symbol load_11, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:150]
INFO: [VRFC 10-2458] undeclared symbol load_18, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:158]
INFO: [VRFC 10-2458] undeclared symbol load_19, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:160]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_Coprocessor
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:282]
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:355]
INFO: [VRFC 10-2458] undeclared symbol enab_dff5, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:650]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Sine_Cosine_CORDIC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/univ_bin_counter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module univ_bin_counter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_up.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_up
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/Sine_Cosine_CORDIC_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 776.977 ; gain = 0.000
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
Vivado Simulator 2015.4
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2015.4/bin/unwrapped/win64.o/xelab.exe -wto 0b5b83e26f46491bbf4f514cbd60d3f5 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot CORDIC_FSM_v2_tb_behav xil_defaultlib.CORDIC_FSM_v2_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-426] cannot find port enab_dff5 on this module [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:53]
ERROR: [VRFC 10-426] cannot find port enab_dff5 on this module [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v:87]
ERROR: [XSIM 43-3322] Static elaboration of top level Verilog design unit(s) in library work failed.
INFO: [USF-XSim-99] Step results log file:'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/elaborate.log'
ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/elaborate.log' file for more information.
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 776.977 ; gain = 0.000
exit
INFO: [Common 17-206] Exiting Vivado at Thu Mar 17 23:03:42 2016...
