TimeQuest Timing Analyzer report for memory
Thu Nov 03 10:05:07 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.98 MHz ; 174.98 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.715 ; -35.582            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.531 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2098.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                               ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; -4.715 ; ram:U2|RW~994  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 6.008      ;
; -4.611 ; ram:U2|RW~1002 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.899      ;
; -4.571 ; ram:U2|RW~170  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.881      ;
; -4.550 ; ram:U2|RW~986  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.834      ;
; -4.540 ; ram:U2|RW~1974 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.834      ;
; -4.535 ; ram:U2|RW~430  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.311      ; 5.841      ;
; -4.508 ; ram:U2|RW~42   ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.803      ;
; -4.449 ; ram:U2|RW~588  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.726      ;
; -4.424 ; ram:U2|RW~812  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.726      ;
; -4.419 ; ram:U2|RW~857  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.257      ; 5.671      ;
; -4.418 ; ram:U2|RW~1699 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.712      ;
; -4.398 ; ram:U2|RW~1730 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.677      ;
; -4.397 ; ram:U2|RW~556  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.680      ;
; -4.392 ; ram:U2|RW~250  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.694      ;
; -4.390 ; ram:U2|RW~1623 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.695      ;
; -4.382 ; ram:U2|RW~1642 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.673      ;
; -4.382 ; ram:U2|RW~138  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.670      ;
; -4.373 ; ram:U2|RW~143  ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.661      ;
; -4.372 ; ram:U2|RW~1347 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.661      ;
; -4.364 ; ram:U2|RW~1230 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.659      ;
; -4.355 ; ram:U2|RW~706  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.634      ;
; -4.353 ; ram:U2|RW~909  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.644      ;
; -4.345 ; ram:U2|RW~1846 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.653      ;
; -4.334 ; ram:U2|RW~1124 ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.625      ;
; -4.329 ; ram:U2|RW~290  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.640      ;
; -4.329 ; ram:U2|RW~165  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.591      ;
; -4.307 ; ram:U2|RW~977  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.564      ;
; -4.305 ; ram:U2|RW~478  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.604      ;
; -4.300 ; ram:U2|RW~653  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.273      ; 5.568      ;
; -4.299 ; ram:U2|RW~2006 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.593      ;
; -4.298 ; ram:U2|RW~864  ; ram:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.565      ;
; -4.298 ; ram:U2|RW~945  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.545      ;
; -4.297 ; ram:U2|RW~1198 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.594      ;
; -4.279 ; ram:U2|RW~1877 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.554      ;
; -4.274 ; ram:U2|RW~537  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.539      ;
; -4.273 ; ram:U2|RW~1091 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.561      ;
; -4.267 ; ram:U2|RW~1719 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.548      ;
; -4.265 ; ram:U2|RW~1065 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.553      ;
; -4.262 ; ram:U2|RW~1695 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.545      ;
; -4.260 ; ram:U2|RW~1821 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.530      ;
; -4.259 ; ram:U2|RW~913  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.516      ;
; -4.257 ; ram:U2|RW~1286 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.564      ;
; -4.255 ; ram:U2|RW~850  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.558      ;
; -4.252 ; ram:U2|RW~1855 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.551      ;
; -4.251 ; ram:U2|RW~1037 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.531      ;
; -4.249 ; ram:U2|RW~997  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.525      ;
; -4.239 ; ram:U2|RW~638  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.322      ; 5.556      ;
; -4.239 ; ram:U2|RW~893  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.510      ;
; -4.233 ; ram:U2|RW~1735 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.512      ;
; -4.227 ; ram:U2|RW~689  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.257      ; 5.479      ;
; -4.226 ; ram:U2|RW~1826 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.509      ;
; -4.218 ; ram:U2|RW~1687 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.501      ;
; -4.218 ; ram:U2|RW~1850 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.517      ;
; -4.212 ; ram:U2|RW~434  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.508      ;
; -4.211 ; ram:U2|RW~925  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.485      ;
; -4.200 ; ram:U2|RW~729  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.465      ;
; -4.197 ; ram:U2|RW~382  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.317      ; 5.509      ;
; -4.195 ; ram:U2|RW~482  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.506      ;
; -4.186 ; ram:U2|RW~1062 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.481      ;
; -4.185 ; ram:U2|RW~561  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.440      ;
; -4.178 ; ram:U2|RW~258  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.476      ;
; -4.178 ; ram:U2|RW~1878 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.477      ;
; -4.178 ; ram:U2|RW~1630 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.480      ;
; -4.178 ; ram:U2|RW~1798 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.483      ;
; -4.177 ; ram:U2|RW~1570 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.461      ;
; -4.170 ; ram:U2|RW~665  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.417      ;
; -4.168 ; ram:U2|RW~1247 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.476      ;
; -4.168 ; ram:U2|RW~1593 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.419      ;
; -4.163 ; ram:U2|RW~402  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.459      ;
; -4.162 ; ram:U2|RW~786  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.456      ;
; -4.160 ; ram:U2|RW~234  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.470      ;
; -4.156 ; ram:U2|RW~844  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.458      ;
; -4.153 ; ram:U2|RW~106  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.452      ;
; -4.153 ; ram:U2|RW~1559 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.437      ;
; -4.153 ; ram:U2|RW~1254 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.460      ;
; -4.152 ; ram:U2|RW~1622 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.321      ; 5.468      ;
; -4.152 ; ram:U2|RW~721  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.417      ;
; -4.151 ; ram:U2|RW~1171 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.452      ;
; -4.145 ; ram:U2|RW~749  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.415      ;
; -4.140 ; ram:U2|RW~1563 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.434      ;
; -4.137 ; ram:U2|RW~773  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.404      ;
; -4.134 ; ram:U2|RW~162  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.439      ;
; -4.133 ; ram:U2|RW~130  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.430      ;
; -4.129 ; ram:U2|RW~1745 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.380      ;
; -4.129 ; ram:U2|RW~1089 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.383      ;
; -4.126 ; ram:U2|RW~1058 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.410      ;
; -4.126 ; ram:U2|RW~677  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.388      ;
; -4.124 ; ram:U2|RW~318  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.437      ;
; -4.123 ; ram:U2|RW~164  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.425      ;
; -4.123 ; ram:U2|RW~1262 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.436      ;
; -4.122 ; ram:U2|RW~1892 ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.410      ;
; -4.122 ; ram:U2|RW~1849 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.389      ;
; -4.122 ; ram:U2|RW~145  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.383      ;
; -4.121 ; ram:U2|RW~895  ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.409      ;
; -4.116 ; ram:U2|RW~608  ; ram:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.273      ; 5.384      ;
; -4.116 ; ram:U2|RW~1294 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.423      ;
; -4.107 ; ram:U2|RW~1361 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.369      ;
; -4.106 ; ram:U2|RW~1670 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.402      ;
; -4.105 ; ram:U2|RW~1636 ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.396      ;
; -4.104 ; ram:U2|RW~1566 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.407      ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                               ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; 1.531 ; ram:U2|RW~995  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.128      ;
; 1.545 ; ram:U2|RW~1763 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.151      ;
; 1.690 ; ram:U2|RW~1035 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.291      ;
; 1.827 ; ram:U2|RW~1433 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.406      ;
; 1.845 ; ram:U2|RW~955  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.440      ;
; 1.847 ; ram:U2|RW~727  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.463      ;
; 1.869 ; ram:U2|RW~956  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.454      ;
; 1.871 ; ram:U2|RW~1255 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.458      ;
; 1.876 ; ram:U2|RW~1899 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.469      ;
; 1.880 ; ram:U2|RW~1264 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.461      ;
; 1.889 ; ram:U2|RW~1293 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.469      ;
; 1.908 ; ram:U2|RW~1421 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.480      ;
; 1.926 ; ram:U2|RW~1998 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.522      ;
; 1.929 ; ram:U2|RW~1033 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.493      ;
; 1.941 ; ram:U2|RW~1259 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.547      ;
; 1.952 ; ram:U2|RW~570  ; ram:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.562      ;
; 1.974 ; ram:U2|RW~1856 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.556      ;
; 1.978 ; ram:U2|RW~1942 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.574      ;
; 2.011 ; ram:U2|RW~245  ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.592      ;
; 2.022 ; ram:U2|RW~1646 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.625      ;
; 2.027 ; ram:U2|RW~1387 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.627      ;
; 2.028 ; ram:U2|RW~523  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.629      ;
; 2.045 ; ram:U2|RW~939  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.644      ;
; 2.051 ; ram:U2|RW~1696 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.623      ;
; 2.058 ; ram:U2|RW~1221 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.627      ;
; 2.060 ; ram:U2|RW~1606 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.104      ; 2.321      ;
; 2.062 ; ram:U2|RW~1020 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.647      ;
; 2.068 ; ram:U2|RW~1680 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.666      ;
; 2.073 ; ram:U2|RW~775  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.688      ;
; 2.078 ; ram:U2|RW~923  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.673      ;
; 2.085 ; ram:U2|RW~1036 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.679      ;
; 2.087 ; ram:U2|RW~1131 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.104      ; 2.348      ;
; 2.094 ; ram:U2|RW~751  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.712      ;
; 2.095 ; ram:U2|RW~1408 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.675      ;
; 2.099 ; ram:U2|RW~971  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.697      ;
; 2.105 ; ram:U2|RW~1742 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.464      ; 2.726      ;
; 2.106 ; ram:U2|RW~963  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.704      ;
; 2.106 ; ram:U2|RW~1891 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.699      ;
; 2.107 ; ram:U2|RW~1820 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.692      ;
; 2.115 ; ram:U2|RW~1420 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.700      ;
; 2.120 ; ram:U2|RW~1349 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.691      ;
; 2.121 ; ram:U2|RW~1248 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.711      ;
; 2.123 ; ram:U2|RW~740  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.737      ;
; 2.125 ; ram:U2|RW~872  ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.708      ;
; 2.129 ; ram:U2|RW~602  ; ram:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.715      ;
; 2.133 ; ram:U2|RW~1966 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.744      ;
; 2.144 ; ram:U2|RW~2062 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.113      ; 2.414      ;
; 2.147 ; ram:U2|RW~967  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.740      ;
; 2.149 ; ram:U2|RW~427  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.748      ;
; 2.150 ; ram:U2|RW~2064 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.755      ;
; 2.151 ; ram:U2|RW~900  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.744      ;
; 2.153 ; ram:U2|RW~1952 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.725      ;
; 2.155 ; ram:U2|RW~1676 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.455      ; 2.767      ;
; 2.156 ; ram:U2|RW~251  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.762      ;
; 2.161 ; ram:U2|RW~1003 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.754      ;
; 2.161 ; ram:U2|RW~935  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.754      ;
; 2.163 ; ram:U2|RW~1344 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.745      ;
; 2.167 ; ram:U2|RW~1549 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.762      ;
; 2.169 ; ram:U2|RW~649  ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.721      ;
; 2.174 ; ram:U2|RW~1686 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.770      ;
; 2.175 ; ram:U2|RW~1413 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.756      ;
; 2.176 ; ram:U2|RW~1804 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.473      ; 2.806      ;
; 2.180 ; ram:U2|RW~1385 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.752      ;
; 2.186 ; ram:U2|RW~107  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.795      ;
; 2.187 ; ram:U2|RW~220  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.781      ;
; 2.194 ; ram:U2|RW~1665 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.776      ;
; 2.201 ; ram:U2|RW~1734 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.464      ; 2.822      ;
; 2.206 ; ram:U2|RW~1165 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.787      ;
; 2.208 ; ram:U2|RW~1423 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.797      ;
; 2.219 ; ram:U2|RW~615  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.805      ;
; 2.219 ; ram:U2|RW~1912 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.825      ;
; 2.234 ; ram:U2|RW~1932 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.106      ; 2.497      ;
; 2.236 ; ram:U2|RW~1822 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.836      ;
; 2.237 ; ram:U2|RW~1400 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.843      ;
; 2.239 ; ram:U2|RW~483  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.847      ;
; 2.242 ; ram:U2|RW~1375 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.831      ;
; 2.243 ; ram:U2|RW~1861 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.810      ;
; 2.244 ; ram:U2|RW~907  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.455      ; 2.856      ;
; 2.246 ; ram:U2|RW~961  ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.807      ;
; 2.248 ; ram:U2|RW~1614 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.481      ; 2.886      ;
; 2.249 ; ram:U2|RW~1477 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.818      ;
; 2.252 ; ram:U2|RW~1926 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.851      ;
; 2.253 ; ram:U2|RW~1040 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.831      ;
; 2.255 ; ram:U2|RW~1767 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.464      ; 2.876      ;
; 2.259 ; ram:U2|RW~1277 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.840      ;
; 2.262 ; ram:U2|RW~1963 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.865      ;
; 2.272 ; ram:U2|RW~2054 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.118      ; 2.547      ;
; 2.273 ; ram:U2|RW~507  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.100      ; 2.530      ;
; 2.278 ; ram:U2|RW~1529 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.855      ;
; 2.282 ; ram:U2|RW~1357 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.853      ;
; 2.282 ; ram:U2|RW~1525 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.862      ;
; 2.286 ; ram:U2|RW~1923 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.877      ;
; 2.297 ; ram:U2|RW~996  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.887      ;
; 2.297 ; ram:U2|RW~1668 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.455      ; 2.909      ;
; 2.304 ; ram:U2|RW~1988 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.885      ;
; 2.304 ; ram:U2|RW~1196 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.102      ; 2.563      ;
; 2.311 ; ram:U2|RW~905  ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.886      ;
; 2.311 ; ram:U2|RW~1613 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.917      ;
; 2.313 ; ram:U2|RW~1296 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.892      ;
; 2.313 ; ram:U2|RW~1884 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.898      ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~100                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1000                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1001                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1002                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1003                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1004                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1005                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1006                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1007                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1008                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1009                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~101                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1010                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1011                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1012                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1013                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1014                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1015                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1016                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1017                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1018                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1019                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~102                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1020                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1021                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1022                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1023                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1024                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1025                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1026                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1027                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1028                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1029                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~103                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1030                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1031                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1032                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1033                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1034                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1035                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1036                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1037                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1038                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1039                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~104                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1040                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1041                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1042                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1043                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1044                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1045                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1046                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1047                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1048                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1049                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~105                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1050                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1051                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1052                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1053                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1054                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1055                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1056                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1057                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1058                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1059                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~106                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clock      ; 9.778 ; 10.516 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.364 ; 9.015  ; Rise       ; clock           ;
;  address[1] ; clock      ; 9.778 ; 10.516 ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.536 ; 9.173  ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.327 ; 10.106 ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.007 ; 8.695  ; Rise       ; clock           ;
;  address[5] ; clock      ; 6.802 ; 6.536  ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.751 ; 9.009  ; Rise       ; clock           ;
;  address[7] ; clock      ; 7.583 ; 7.846  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.004 ; 5.647  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.193 ; 4.748  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.582 ; 4.105  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.051 ; 4.555  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 5.004 ; 5.647  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.192 ; 4.696  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.111 ; 4.629  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.246 ; 4.830  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.323 ; 4.876  ; Rise       ; clock           ;
; writen      ; clock      ; 6.852 ; 7.506  ; Rise       ; clock           ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.026 ; -0.094 ; Rise       ; clock           ;
;  address[0] ; clock      ; -2.254 ; -2.767 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.797 ; -2.294 ; Rise       ; clock           ;
;  address[2] ; clock      ; -2.052 ; -2.551 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.041 ; -2.566 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.862 ; -2.382 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.026 ; -0.094 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.689 ; -2.266 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.599 ; -0.648 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.971 ; -1.372 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.340 ; -1.765 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.253 ; -1.671 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.043 ; -1.439 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.025 ; -1.430 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.971 ; -1.372 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.186 ; -1.622 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.190 ; -1.655 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.259 ; -1.661 ; Rise       ; clock           ;
; writen      ; clock      ; -2.299 ; -2.787 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_out[*]     ; clock      ; 10.426 ; 10.620 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.412  ; 7.455  ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 10.426 ; 10.620 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.884  ; 7.938  ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.195  ; 8.248  ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.555  ; 7.575  ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 8.000  ; 8.041  ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.191  ; 7.195  ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.329  ; 8.395  ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.650  ; 6.786  ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.226  ; 5.253  ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.470  ; 5.516  ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.130  ; 5.130  ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.226  ; 5.254  ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.415  ; 5.420  ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.506  ; 5.562  ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.476  ; 5.500  ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 6.650  ; 6.786  ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 6.088  ; 6.129  ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 6.088  ; 6.129  ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.506  ; 5.469  ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.496  ; 5.468  ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.702  ; 5.663  ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.503  ; 5.479  ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.770  ; 5.756  ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.471  ; 5.446  ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.500  ; 5.469  ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 6.566  ; 6.676  ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.746  ; 5.698  ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.259  ; 5.245  ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.703  ; 5.672  ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.283  ; 5.266  ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 5.713  ; 5.740  ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.253  ; 5.236  ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.566  ; 6.676  ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.678  ; 5.638  ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 6.694  ; 6.842  ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.463  ; 5.498  ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.773  ; 5.822  ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.408  ; 5.409  ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.485  ; 5.529  ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 5.480  ; 5.502  ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.400  ; 5.412  ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 5.228  ; 5.253  ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 6.694  ; 6.842  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.402 ; 5.338 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.177 ; 7.209 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 5.873 ; 5.862 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.131 ; 6.128 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.101 ; 6.133 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 5.911 ; 5.929 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.141 ; 6.161 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.579 ; 6.580 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.402 ; 5.338 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.032 ; 5.030 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.128 ; 5.154 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.360 ; 5.404 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.032 ; 5.030 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.128 ; 5.154 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.305 ; 5.308 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.396 ; 5.449 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.367 ; 5.389 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 6.541 ; 6.676 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.356 ; 5.329 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.948 ; 5.985 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.390 ; 5.352 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.381 ; 5.353 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.577 ; 5.538 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.386 ; 5.361 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.646 ; 5.631 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.356 ; 5.329 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.383 ; 5.351 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 5.146 ; 5.128 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.621 ; 5.573 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.152 ; 5.137 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.580 ; 5.549 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.175 ; 5.157 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 5.596 ; 5.621 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.146 ; 5.128 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.458 ; 6.567 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.554 ; 5.514 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 5.129 ; 5.153 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.354 ; 5.387 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.652 ; 5.698 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.298 ; 5.297 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.375 ; 5.417 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 5.371 ; 5.392 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.294 ; 5.306 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 5.129 ; 5.153 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 6.585 ; 6.731 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.322  ; 9.340  ; 9.918  ; 9.938  ;
; address[0]    ; data_out[1] ; 14.981 ; 15.171 ; 15.532 ; 15.693 ;
; address[0]    ; data_out[2] ; 11.707 ; 11.699 ; 12.230 ; 12.220 ;
; address[0]    ; data_out[3] ; 11.501 ; 11.469 ; 12.025 ; 11.993 ;
; address[0]    ; data_out[4] ; 11.292 ; 11.223 ; 11.816 ; 11.747 ;
; address[0]    ; data_out[5] ; 11.533 ; 11.541 ; 12.077 ; 12.065 ;
; address[0]    ; data_out[6] ; 10.694 ; 10.646 ; 11.231 ; 11.180 ;
; address[0]    ; data_out[7] ; 11.735 ; 11.701 ; 12.257 ; 12.223 ;
; address[1]    ; data_out[0] ; 8.650  ; 8.670  ; 9.141  ; 9.161  ;
; address[1]    ; data_out[1] ; 13.655 ; 13.835 ; 14.098 ; 14.288 ;
; address[1]    ; data_out[2] ; 10.369 ; 10.361 ; 10.820 ; 10.812 ;
; address[1]    ; data_out[3] ; 10.111 ; 10.074 ; 10.588 ; 10.556 ;
; address[1]    ; data_out[4] ; 9.903  ; 9.843  ; 10.389 ; 10.385 ;
; address[1]    ; data_out[5] ; 10.177 ; 10.151 ; 10.622 ; 10.630 ;
; address[1]    ; data_out[6] ; 9.992  ; 9.941  ; 10.417 ; 10.375 ;
; address[1]    ; data_out[7] ; 10.341 ; 10.307 ; 10.828 ; 10.794 ;
; address[2]    ; data_out[0] ;        ; 10.710 ; 11.172 ;        ;
; address[2]    ; data_out[1] ; 16.356 ; 16.536 ; 16.748 ; 16.938 ;
; address[2]    ; data_out[2] ; 13.070 ; 13.062 ; 13.470 ; 13.462 ;
; address[2]    ; data_out[3] ; 12.846 ; 12.814 ; 13.238 ; 13.206 ;
; address[2]    ; data_out[4] ; 12.637 ; 12.589 ; 13.035 ; 12.963 ;
; address[2]    ; data_out[5] ; 12.878 ; 12.886 ; 13.284 ; 13.280 ;
; address[2]    ; data_out[6] ; 12.693 ; 12.642 ; 13.067 ; 13.025 ;
; address[2]    ; data_out[7] ; 13.080 ; 13.046 ; 13.478 ; 13.444 ;
; address[3]    ; data_out[0] ;        ; 10.666 ; 11.261 ;        ;
; address[3]    ; data_out[1] ; 16.312 ; 16.492 ; 16.837 ; 17.027 ;
; address[3]    ; data_out[2] ; 13.026 ; 13.018 ; 13.559 ; 13.551 ;
; address[3]    ; data_out[3] ; 12.802 ; 12.770 ; 13.327 ; 13.295 ;
; address[3]    ; data_out[4] ; 12.593 ; 12.545 ; 13.124 ; 13.052 ;
; address[3]    ; data_out[5] ; 12.834 ; 12.842 ; 13.373 ; 13.369 ;
; address[3]    ; data_out[6] ; 12.649 ; 12.598 ; 13.156 ; 13.114 ;
; address[3]    ; data_out[7] ; 13.036 ; 13.002 ; 13.567 ; 13.533 ;
; address[4]    ; data_out[0] ; 8.045  ;        ;        ; 8.555  ;
; address[4]    ; data_out[1] ; 14.890 ; 15.051 ; 15.472 ; 15.662 ;
; address[4]    ; data_out[2] ; 11.588 ; 11.578 ; 12.198 ; 12.190 ;
; address[4]    ; data_out[3] ; 11.383 ; 11.351 ; 11.992 ; 11.960 ;
; address[4]    ; data_out[4] ; 11.174 ; 11.105 ; 11.783 ; 11.714 ;
; address[4]    ; data_out[5] ; 11.435 ; 11.423 ; 12.024 ; 12.032 ;
; address[4]    ; data_out[6] ; 10.589 ; 10.538 ; 11.185 ; 11.137 ;
; address[4]    ; data_out[7] ; 11.615 ; 11.581 ; 12.226 ; 12.192 ;
; address[5]    ; data_out[0] ; 8.753  ; 8.622  ; 8.580  ; 8.785  ;
; address[5]    ; data_out[1] ; 14.329 ; 14.519 ; 14.431 ; 14.611 ;
; address[5]    ; data_out[2] ; 11.051 ; 11.043 ; 11.145 ; 11.137 ;
; address[5]    ; data_out[3] ; 10.819 ; 10.787 ; 10.921 ; 10.889 ;
; address[5]    ; data_out[4] ; 10.616 ; 10.544 ; 10.712 ; 10.664 ;
; address[5]    ; data_out[5] ; 10.865 ; 10.861 ; 10.953 ; 10.961 ;
; address[5]    ; data_out[6] ; 10.648 ; 10.606 ; 10.768 ; 10.717 ;
; address[5]    ; data_out[7] ; 11.059 ; 11.025 ; 11.155 ; 11.121 ;
; address[6]    ; data_out[0] ; 10.834 ; 10.571 ; 11.053 ; 11.394 ;
; address[6]    ; data_out[1] ; 16.410 ; 16.600 ; 17.040 ; 17.220 ;
; address[6]    ; data_out[2] ; 13.132 ; 13.124 ; 13.754 ; 13.746 ;
; address[6]    ; data_out[3] ; 12.900 ; 12.868 ; 13.530 ; 13.498 ;
; address[6]    ; data_out[4] ; 12.697 ; 12.625 ; 13.321 ; 13.273 ;
; address[6]    ; data_out[5] ; 12.946 ; 12.942 ; 13.562 ; 13.570 ;
; address[6]    ; data_out[6] ; 12.729 ; 12.687 ; 13.377 ; 13.326 ;
; address[6]    ; data_out[7] ; 13.140 ; 13.106 ; 13.764 ; 13.730 ;
; address[7]    ; data_out[0] ; 9.627  ; 9.591  ; 9.674  ; 9.666  ;
; address[7]    ; data_out[1] ; 13.037 ; 13.198 ; 13.068 ; 13.258 ;
; address[7]    ; data_out[2] ; 10.181 ; 10.130 ; 10.269 ; 10.283 ;
; address[7]    ; data_out[3] ; 10.189 ; 10.131 ; 10.339 ; 10.310 ;
; address[7]    ; data_out[4] ; 9.965  ; 9.962  ; 10.171 ; 10.028 ;
; address[7]    ; data_out[5] ; 10.248 ; 10.178 ; 10.400 ; 10.359 ;
; address[7]    ; data_out[6] ; 9.876  ; 9.888  ; 10.039 ; 9.899  ;
; address[7]    ; data_out[7] ; 9.762  ; 9.728  ; 9.866  ; 9.809  ;
; port_in_00[0] ; data_out[0] ; 8.362  ;        ;        ; 8.765  ;
; port_in_00[1] ; data_out[1] ; 11.627 ; 11.701 ; 12.005 ; 12.195 ;
; port_in_00[2] ; data_out[2] ; 8.763  ; 8.720  ; 9.281  ; 9.273  ;
; port_in_00[3] ; data_out[3] ; 8.368  ; 8.293  ; 8.854  ; 8.822  ;
; port_in_00[4] ; data_out[4] ; 8.158  ; 8.098  ; 8.657  ; 8.588  ;
; port_in_00[5] ; data_out[5] ; 8.473  ; 8.360  ; 8.924  ; 8.932  ;
; port_in_00[6] ; data_out[6] ; 8.140  ; 8.098  ; 8.607  ; 8.556  ;
; port_in_00[7] ; data_out[7] ; 8.396  ; 8.376  ; 8.884  ; 8.850  ;
; port_in_01[0] ; data_out[0] ; 7.710  ;        ;        ; 8.098  ;
; port_in_01[1] ; data_out[1] ; 11.931 ; 12.005 ; 12.366 ; 12.556 ;
; port_in_01[2] ; data_out[2] ; 8.406  ; 8.363  ; 8.873  ; 8.865  ;
; port_in_01[3] ; data_out[3] ; 8.356  ; 8.281  ; 8.787  ; 8.755  ;
; port_in_01[4] ; data_out[4] ; 8.330  ; 8.270  ; 8.830  ; 8.761  ;
; port_in_01[5] ; data_out[5] ; 8.474  ; 8.361  ; 8.909  ; 8.917  ;
; port_in_01[6] ; data_out[6] ; 8.040  ; 7.998  ; 8.467  ; 8.416  ;
; port_in_01[7] ; data_out[7] ; 8.773  ; 8.753  ; 9.295  ; 9.261  ;
; port_in_02[0] ; data_out[0] ; 8.399  ; 8.384  ; 8.838  ; 8.858  ;
; port_in_02[1] ; data_out[1] ; 11.092 ;        ;        ; 11.670 ;
; port_in_02[2] ; data_out[2] ; 7.740  ;        ;        ; 8.112  ;
; port_in_02[3] ; data_out[3] ; 7.526  ;        ;        ; 7.902  ;
; port_in_02[4] ; data_out[4] ; 8.077  ;        ;        ; 8.530  ;
; port_in_02[5] ; data_out[5] ; 8.264  ;        ;        ; 8.706  ;
; port_in_02[6] ; data_out[6] ; 8.013  ;        ;        ; 8.488  ;
; port_in_02[7] ; data_out[7] ; 7.698  ;        ;        ; 8.052  ;
; port_in_03[0] ; data_out[0] ; 8.216  ; 8.201  ; 8.631  ; 8.651  ;
; port_in_03[1] ; data_out[1] ; 10.868 ;        ;        ; 11.386 ;
; port_in_03[2] ; data_out[2] ; 8.458  ;        ;        ; 8.891  ;
; port_in_03[3] ; data_out[3] ; 7.997  ;        ;        ; 8.456  ;
; port_in_03[4] ; data_out[4] ; 7.986  ;        ;        ; 8.368  ;
; port_in_03[5] ; data_out[5] ; 7.951  ;        ;        ; 8.343  ;
; port_in_03[6] ; data_out[6] ; 7.451  ;        ;        ; 7.848  ;
; port_in_03[7] ; data_out[7] ; 7.697  ;        ;        ; 8.073  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.050  ; 9.038  ; 9.600  ; 9.588  ;
; address[0]    ; data_out[1] ; 14.418 ; 14.546 ; 14.957 ; 15.085 ;
; address[0]    ; data_out[2] ; 11.244 ; 11.199 ; 11.782 ; 11.737 ;
; address[0]    ; data_out[3] ; 11.053 ; 11.026 ; 11.594 ; 11.553 ;
; address[0]    ; data_out[4] ; 10.865 ; 10.803 ; 11.405 ; 11.343 ;
; address[0]    ; data_out[5] ; 11.099 ; 11.051 ; 11.638 ; 11.590 ;
; address[0]    ; data_out[6] ; 10.327 ; 10.280 ; 10.841 ; 10.797 ;
; address[0]    ; data_out[7] ; 11.247 ; 11.245 ; 11.785 ; 11.755 ;
; address[1]    ; data_out[0] ; 7.954  ; 7.948  ; 8.449  ; 8.431  ;
; address[1]    ; data_out[1] ; 12.753 ; 12.854 ; 13.298 ; 13.431 ;
; address[1]    ; data_out[2] ; 9.728  ; 9.743  ; 10.340 ; 10.284 ;
; address[1]    ; data_out[3] ; 9.466  ; 9.434  ; 10.062 ; 9.971  ;
; address[1]    ; data_out[4] ; 9.498  ; 9.420  ; 9.964  ; 9.902  ;
; address[1]    ; data_out[5] ; 9.435  ; 9.363  ; 9.984  ; 9.944  ;
; address[1]    ; data_out[6] ; 9.319  ; 9.274  ; 9.849  ; 9.834  ;
; address[1]    ; data_out[7] ; 9.332  ; 9.280  ; 9.855  ; 9.833  ;
; address[2]    ; data_out[0] ;        ; 10.392 ; 10.839 ;        ;
; address[2]    ; data_out[1] ; 15.410 ; 15.543 ; 15.829 ; 15.930 ;
; address[2]    ; data_out[2] ; 12.457 ; 12.396 ; 12.804 ; 12.819 ;
; address[2]    ; data_out[3] ; 12.174 ; 12.083 ; 12.542 ; 12.510 ;
; address[2]    ; data_out[4] ; 12.135 ; 12.072 ; 12.508 ; 12.446 ;
; address[2]    ; data_out[5] ; 12.096 ; 12.056 ; 12.511 ; 12.439 ;
; address[2]    ; data_out[6] ; 11.621 ; 11.574 ; 12.000 ; 11.956 ;
; address[2]    ; data_out[7] ; 11.967 ; 11.945 ; 12.408 ; 12.356 ;
; address[3]    ; data_out[0] ;        ; 10.348 ; 10.925 ;        ;
; address[3]    ; data_out[1] ; 15.366 ; 15.499 ; 15.915 ; 16.016 ;
; address[3]    ; data_out[2] ; 12.413 ; 12.352 ; 12.890 ; 12.905 ;
; address[3]    ; data_out[3] ; 12.130 ; 12.039 ; 12.628 ; 12.596 ;
; address[3]    ; data_out[4] ; 12.091 ; 12.028 ; 12.594 ; 12.532 ;
; address[3]    ; data_out[5] ; 12.052 ; 12.012 ; 12.597 ; 12.525 ;
; address[3]    ; data_out[6] ; 11.577 ; 11.530 ; 12.086 ; 12.042 ;
; address[3]    ; data_out[7] ; 11.923 ; 11.901 ; 12.494 ; 12.442 ;
; address[4]    ; data_out[0] ; 7.829  ;        ;        ; 8.326  ;
; address[4]    ; data_out[1] ; 13.393 ; 13.494 ; 13.950 ; 14.083 ;
; address[4]    ; data_out[2] ; 10.368 ; 10.383 ; 10.997 ; 10.936 ;
; address[4]    ; data_out[3] ; 10.106 ; 10.074 ; 10.714 ; 10.623 ;
; address[4]    ; data_out[4] ; 10.071 ; 10.009 ; 10.673 ; 10.610 ;
; address[4]    ; data_out[5] ; 10.075 ; 10.003 ; 10.636 ; 10.596 ;
; address[4]    ; data_out[6] ; 9.959  ; 9.914  ; 10.501 ; 10.486 ;
; address[4]    ; data_out[7] ; 9.972  ; 9.920  ; 10.507 ; 10.485 ;
; address[5]    ; data_out[0] ; 8.333  ; 8.304  ; 8.282  ; 8.259  ;
; address[5]    ; data_out[1] ; 9.241  ; 9.345  ; 9.272  ; 9.307  ;
; address[5]    ; data_out[2] ; 8.870  ; 8.877  ; 8.795  ; 8.740  ;
; address[5]    ; data_out[3] ; 9.000  ; 8.968  ; 8.867  ; 8.807  ;
; address[5]    ; data_out[4] ; 8.839  ; 8.699  ; 8.650  ; 8.646  ;
; address[5]    ; data_out[5] ; 9.060  ; 9.017  ; 8.925  ; 8.854  ;
; address[5]    ; data_out[6] ; 8.713  ; 8.575  ; 8.565  ; 8.574  ;
; address[5]    ; data_out[7] ; 8.547  ; 8.487  ; 8.426  ; 8.373  ;
; address[6]    ; data_out[0] ; 10.228 ; 10.199 ; 10.675 ; 10.652 ;
; address[6]    ; data_out[1] ; 11.136 ; 11.240 ; 11.665 ; 11.700 ;
; address[6]    ; data_out[2] ; 10.765 ; 10.772 ; 11.188 ; 11.133 ;
; address[6]    ; data_out[3] ; 10.895 ; 10.863 ; 11.260 ; 11.200 ;
; address[6]    ; data_out[4] ; 10.734 ; 10.594 ; 11.043 ; 11.039 ;
; address[6]    ; data_out[5] ; 10.955 ; 10.912 ; 11.318 ; 11.247 ;
; address[6]    ; data_out[6] ; 10.608 ; 10.470 ; 10.958 ; 10.967 ;
; address[6]    ; data_out[7] ; 10.442 ; 10.382 ; 10.819 ; 10.766 ;
; address[7]    ; data_out[0] ; 6.440  ; 9.227  ; 9.294  ; 6.488  ;
; address[7]    ; data_out[1] ; 9.295  ; 6.196  ; 6.247  ; 9.343  ;
; address[7]    ; data_out[2] ; 6.939  ; 6.395  ; 6.432  ; 6.891  ;
; address[7]    ; data_out[3] ; 6.877  ; 6.334  ; 6.364  ; 6.802  ;
; address[7]    ; data_out[4] ; 6.609  ; 6.137  ; 6.174  ; 6.529  ;
; address[7]    ; data_out[5] ; 6.939  ; 6.372  ; 6.408  ; 6.854  ;
; address[7]    ; data_out[6] ; 6.235  ; 5.869  ; 5.922  ; 6.175  ;
; address[7]    ; data_out[7] ; 6.381  ; 6.028  ; 6.055  ; 6.310  ;
; port_in_00[0] ; data_out[0] ; 8.089  ;        ;        ; 8.470  ;
; port_in_00[1] ; data_out[1] ; 11.204 ; 11.332 ; 11.634 ; 11.732 ;
; port_in_00[2] ; data_out[2] ; 8.449  ; 8.404  ; 8.956  ; 8.941  ;
; port_in_00[3] ; data_out[3] ; 8.049  ; 8.022  ; 8.570  ; 8.468  ;
; port_in_00[4] ; data_out[4] ; 7.862  ; 7.800  ; 8.346  ; 8.275  ;
; port_in_00[5] ; data_out[5] ; 8.137  ; 8.089  ; 8.641  ; 8.566  ;
; port_in_00[6] ; data_out[6] ; 7.879  ; 7.835  ; 8.330  ; 8.277  ;
; port_in_00[7] ; data_out[7] ; 8.065  ; 8.103  ; 8.601  ; 8.479  ;
; port_in_01[0] ; data_out[0] ; 7.513  ;        ;        ; 7.890  ;
; port_in_01[1] ; data_out[1] ; 11.446 ; 11.574 ; 11.925 ; 12.023 ;
; port_in_01[2] ; data_out[2] ; 8.057  ; 8.012  ; 8.507  ; 8.492  ;
; port_in_01[3] ; data_out[3] ; 8.075  ; 8.048  ; 8.545  ; 8.443  ;
; port_in_01[4] ; data_out[4] ; 8.064  ; 8.002  ; 8.551  ; 8.480  ;
; port_in_01[5] ; data_out[5] ; 8.174  ; 8.126  ; 8.665  ; 8.590  ;
; port_in_01[6] ; data_out[6] ; 7.783  ; 7.739  ; 8.202  ; 8.149  ;
; port_in_01[7] ; data_out[7] ; 8.463  ; 8.501  ; 9.032  ; 8.910  ;
; port_in_02[0] ; data_out[0] ; 8.122  ; 8.110  ; 8.543  ; 8.561  ;
; port_in_02[1] ; data_out[1] ; 10.714 ;        ;        ; 11.271 ;
; port_in_02[2] ; data_out[2] ; 7.470  ;        ;        ; 7.828  ;
; port_in_02[3] ; data_out[3] ; 7.325  ;        ;        ; 7.690  ;
; port_in_02[4] ; data_out[4] ; 7.821  ;        ;        ; 8.253  ;
; port_in_02[5] ; data_out[5] ; 8.001  ;        ;        ; 8.429  ;
; port_in_02[6] ; data_out[6] ; 7.744  ;        ;        ; 8.194  ;
; port_in_02[7] ; data_out[7] ; 7.498  ;        ;        ; 7.838  ;
; port_in_03[0] ; data_out[0] ; 7.996  ; 7.984  ; 8.400  ; 8.418  ;
; port_in_03[1] ; data_out[1] ; 10.535 ;        ;        ; 11.037 ;
; port_in_03[2] ; data_out[2] ; 8.108  ;        ;        ; 8.519  ;
; port_in_03[3] ; data_out[3] ; 7.780  ;        ;        ; 8.223  ;
; port_in_03[4] ; data_out[4] ; 7.733  ;        ;        ; 8.103  ;
; port_in_03[5] ; data_out[5] ; 7.737  ;        ;        ; 8.116  ;
; port_in_03[6] ; data_out[6] ; 7.209  ;        ;        ; 7.582  ;
; port_in_03[7] ; data_out[7] ; 7.455  ;        ;        ; 7.818  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 196.12 MHz ; 196.12 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.099 ; -31.255           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.390 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2098.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; -4.099 ; ram:U2|RW~994  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.364      ;
; -4.006 ; ram:U2|RW~430  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.281      ;
; -4.004 ; ram:U2|RW~1002 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.265      ; 5.264      ;
; -4.003 ; ram:U2|RW~986  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.257      ;
; -3.987 ; ram:U2|RW~170  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.267      ;
; -3.965 ; ram:U2|RW~1974 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.226      ;
; -3.958 ; ram:U2|RW~42   ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.225      ;
; -3.940 ; ram:U2|RW~143  ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.201      ;
; -3.883 ; ram:U2|RW~812  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.154      ;
; -3.883 ; ram:U2|RW~1347 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.141      ;
; -3.873 ; ram:U2|RW~1230 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.135      ;
; -3.863 ; ram:U2|RW~1699 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.126      ;
; -3.861 ; ram:U2|RW~1642 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.124      ;
; -3.861 ; ram:U2|RW~588  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.108      ;
; -3.859 ; ram:U2|RW~1730 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.110      ;
; -3.856 ; ram:U2|RW~857  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.232      ; 5.083      ;
; -3.830 ; ram:U2|RW~1623 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.106      ;
; -3.821 ; ram:U2|RW~250  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.094      ;
; -3.818 ; ram:U2|RW~864  ; ram:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.062      ;
; -3.817 ; ram:U2|RW~556  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.070      ;
; -3.815 ; ram:U2|RW~138  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.076      ;
; -3.804 ; ram:U2|RW~1198 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.070      ;
; -3.798 ; ram:U2|RW~977  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.240      ; 5.033      ;
; -3.790 ; ram:U2|RW~2006 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.055      ;
; -3.784 ; ram:U2|RW~1846 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.061      ;
; -3.782 ; ram:U2|RW~1695 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.257      ; 5.034      ;
; -3.779 ; ram:U2|RW~913  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.240      ; 5.014      ;
; -3.778 ; ram:U2|RW~1124 ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.041      ;
; -3.770 ; ram:U2|RW~653  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.014      ;
; -3.767 ; ram:U2|RW~537  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.247      ; 5.009      ;
; -3.766 ; ram:U2|RW~909  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.030      ;
; -3.766 ; ram:U2|RW~290  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.047      ;
; -3.761 ; ram:U2|RW~165  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.998      ;
; -3.758 ; ram:U2|RW~1091 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.011      ;
; -3.758 ; ram:U2|RW~945  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.229      ; 4.982      ;
; -3.756 ; ram:U2|RW~706  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.007      ;
; -3.749 ; ram:U2|RW~1037 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.003      ;
; -3.746 ; ram:U2|RW~478  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.016      ;
; -3.743 ; ram:U2|RW~1877 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.994      ;
; -3.734 ; ram:U2|RW~1719 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.986      ;
; -3.732 ; ram:U2|RW~850  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.007      ;
; -3.731 ; ram:U2|RW~1850 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.998      ;
; -3.728 ; ram:U2|RW~1065 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.990      ;
; -3.723 ; ram:U2|RW~997  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.974      ;
; -3.718 ; ram:U2|RW~1821 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.961      ;
; -3.715 ; ram:U2|RW~1878 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.980      ;
; -3.711 ; ram:U2|RW~1826 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.968      ;
; -3.710 ; ram:U2|RW~1687 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.963      ;
; -3.696 ; ram:U2|RW~1855 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.963      ;
; -3.692 ; ram:U2|RW~729  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.934      ;
; -3.691 ; ram:U2|RW~893  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.936      ;
; -3.691 ; ram:U2|RW~1593 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.232      ; 4.918      ;
; -3.689 ; ram:U2|RW~1798 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.280      ; 4.964      ;
; -3.687 ; ram:U2|RW~1630 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.957      ;
; -3.685 ; ram:U2|RW~689  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.234      ; 4.914      ;
; -3.682 ; ram:U2|RW~1286 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.955      ;
; -3.681 ; ram:U2|RW~234  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 4.961      ;
; -3.677 ; ram:U2|RW~1735 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.928      ;
; -3.670 ; ram:U2|RW~608  ; ram:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.914      ;
; -3.667 ; ram:U2|RW~1062 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.933      ;
; -3.665 ; ram:U2|RW~1559 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.918      ;
; -3.665 ; ram:U2|RW~382  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.285      ; 4.945      ;
; -3.665 ; ram:U2|RW~1563 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.926      ;
; -3.663 ; ram:U2|RW~638  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.290      ; 4.948      ;
; -3.663 ; ram:U2|RW~925  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.911      ;
; -3.649 ; ram:U2|RW~721  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.891      ;
; -3.648 ; ram:U2|RW~1570 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.906      ;
; -3.648 ; ram:U2|RW~258  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.915      ;
; -3.647 ; ram:U2|RW~1745 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.231      ; 4.873      ;
; -3.644 ; ram:U2|RW~1849 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.245      ; 4.884      ;
; -3.643 ; ram:U2|RW~434  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.911      ;
; -3.641 ; ram:U2|RW~106  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.913      ;
; -3.641 ; ram:U2|RW~561  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.234      ; 4.870      ;
; -3.639 ; ram:U2|RW~246  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.913      ;
; -3.637 ; ram:U2|RW~1247 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.285      ; 4.917      ;
; -3.634 ; ram:U2|RW~1566 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.905      ;
; -3.626 ; ram:U2|RW~665  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.229      ; 4.850      ;
; -3.624 ; ram:U2|RW~482  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 4.905      ;
; -3.623 ; ram:U2|RW~1254 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.282      ; 4.900      ;
; -3.619 ; ram:U2|RW~1618 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.281      ; 4.895      ;
; -3.618 ; ram:U2|RW~1171 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.888      ;
; -3.618 ; ram:U2|RW~1670 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.882      ;
; -3.617 ; ram:U2|RW~1262 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.286      ; 4.898      ;
; -3.615 ; ram:U2|RW~749  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.860      ;
; -3.610 ; ram:U2|RW~529  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.852      ;
; -3.609 ; ram:U2|RW~1885 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.852      ;
; -3.607 ; ram:U2|RW~1071 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.873      ;
; -3.604 ; ram:U2|RW~773  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.846      ;
; -3.602 ; ram:U2|RW~786  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.869      ;
; -3.601 ; ram:U2|RW~402  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.869      ;
; -3.600 ; ram:U2|RW~1058 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.858      ;
; -3.594 ; ram:U2|RW~164  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.866      ;
; -3.592 ; ram:U2|RW~1089 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.233      ; 4.820      ;
; -3.592 ; ram:U2|RW~1622 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.289      ; 4.876      ;
; -3.592 ; ram:U2|RW~428  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.855      ;
; -3.591 ; ram:U2|RW~162  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.281      ; 4.867      ;
; -3.589 ; ram:U2|RW~1448 ; ram:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.842      ;
; -3.583 ; ram:U2|RW~677  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.820      ;
; -3.582 ; ram:U2|RW~1594 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.836      ;
; -3.580 ; ram:U2|RW~145  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.817      ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; 1.390 ; ram:U2|RW~995  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.392      ; 1.926      ;
; 1.423 ; ram:U2|RW~1763 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.400      ; 1.967      ;
; 1.544 ; ram:U2|RW~1035 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.083      ;
; 1.644 ; ram:U2|RW~1433 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.171      ;
; 1.680 ; ram:U2|RW~955  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.214      ;
; 1.683 ; ram:U2|RW~1264 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.217      ;
; 1.683 ; ram:U2|RW~727  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.239      ;
; 1.698 ; ram:U2|RW~1255 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.230      ;
; 1.704 ; ram:U2|RW~1293 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.228      ;
; 1.710 ; ram:U2|RW~956  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.237      ;
; 1.710 ; ram:U2|RW~1899 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.243      ;
; 1.715 ; ram:U2|RW~1421 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.377      ; 2.236      ;
; 1.753 ; ram:U2|RW~1998 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.292      ;
; 1.773 ; ram:U2|RW~1033 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.368      ; 2.285      ;
; 1.781 ; ram:U2|RW~1259 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.325      ;
; 1.781 ; ram:U2|RW~1856 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.311      ;
; 1.782 ; ram:U2|RW~570  ; ram:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.332      ;
; 1.807 ; ram:U2|RW~1942 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.342      ;
; 1.830 ; ram:U2|RW~1387 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.369      ;
; 1.833 ; ram:U2|RW~1646 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.377      ;
; 1.834 ; ram:U2|RW~245  ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.359      ;
; 1.836 ; ram:U2|RW~523  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.375      ;
; 1.851 ; ram:U2|RW~1696 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.373      ;
; 1.859 ; ram:U2|RW~1221 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.377      ;
; 1.862 ; ram:U2|RW~939  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.400      ;
; 1.866 ; ram:U2|RW~1606 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.104      ;
; 1.887 ; ram:U2|RW~1020 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.414      ;
; 1.890 ; ram:U2|RW~1131 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.128      ;
; 1.892 ; ram:U2|RW~923  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.426      ;
; 1.892 ; ram:U2|RW~1680 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.437      ;
; 1.893 ; ram:U2|RW~1820 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.419      ;
; 1.896 ; ram:U2|RW~1408 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.425      ;
; 1.897 ; ram:U2|RW~775  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.452      ;
; 1.898 ; ram:U2|RW~963  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.435      ;
; 1.904 ; ram:U2|RW~751  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.462      ;
; 1.910 ; ram:U2|RW~1248 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.452      ;
; 1.911 ; ram:U2|RW~1420 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.442      ;
; 1.912 ; ram:U2|RW~971  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.449      ;
; 1.913 ; ram:U2|RW~1036 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.450      ;
; 1.913 ; ram:U2|RW~1349 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.433      ;
; 1.918 ; ram:U2|RW~872  ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.452      ;
; 1.920 ; ram:U2|RW~1891 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.453      ;
; 1.926 ; ram:U2|RW~1742 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.484      ;
; 1.933 ; ram:U2|RW~602  ; ram:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.461      ;
; 1.938 ; ram:U2|RW~649  ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.359      ; 2.441      ;
; 1.939 ; ram:U2|RW~1966 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.491      ;
; 1.941 ; ram:U2|RW~1952 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.463      ;
; 1.945 ; ram:U2|RW~740  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.499      ;
; 1.954 ; ram:U2|RW~427  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.492      ;
; 1.954 ; ram:U2|RW~900  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.488      ;
; 1.955 ; ram:U2|RW~1676 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.506      ;
; 1.965 ; ram:U2|RW~2062 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.098      ; 2.207      ;
; 1.967 ; ram:U2|RW~967  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.504      ;
; 1.967 ; ram:U2|RW~1344 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.497      ;
; 1.967 ; ram:U2|RW~2064 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.520      ;
; 1.971 ; ram:U2|RW~1549 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.512      ;
; 1.976 ; ram:U2|RW~251  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.520      ;
; 1.978 ; ram:U2|RW~1686 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.512      ;
; 1.979 ; ram:U2|RW~1003 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.510      ;
; 1.981 ; ram:U2|RW~1385 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.501      ;
; 1.986 ; ram:U2|RW~935  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.523      ;
; 1.989 ; ram:U2|RW~220  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.526      ;
; 1.989 ; ram:U2|RW~1413 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.514      ;
; 1.991 ; ram:U2|RW~1804 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.561      ;
; 1.996 ; ram:U2|RW~1423 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.531      ;
; 1.999 ; ram:U2|RW~1861 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.515      ;
; 2.000 ; ram:U2|RW~107  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.547      ;
; 2.003 ; ram:U2|RW~615  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.535      ;
; 2.003 ; ram:U2|RW~1734 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.561      ;
; 2.007 ; ram:U2|RW~1165 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.532      ;
; 2.010 ; ram:U2|RW~1912 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.563      ;
; 2.015 ; ram:U2|RW~1932 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.097      ; 2.256      ;
; 2.018 ; ram:U2|RW~1665 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.544      ;
; 2.021 ; ram:U2|RW~1822 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.559      ;
; 2.024 ; ram:U2|RW~1400 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.577      ;
; 2.031 ; ram:U2|RW~1375 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.562      ;
; 2.040 ; ram:U2|RW~1357 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.560      ;
; 2.041 ; ram:U2|RW~1926 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.578      ;
; 2.049 ; ram:U2|RW~483  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.596      ;
; 2.049 ; ram:U2|RW~961  ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.366      ; 2.559      ;
; 2.049 ; ram:U2|RW~907  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.598      ;
; 2.051 ; ram:U2|RW~1477 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.569      ;
; 2.056 ; ram:U2|RW~1040 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.583      ;
; 2.059 ; ram:U2|RW~1614 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.634      ;
; 2.060 ; ram:U2|RW~1767 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.622      ;
; 2.062 ; ram:U2|RW~1277 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.587      ;
; 2.071 ; ram:U2|RW~1963 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.613      ;
; 2.072 ; ram:U2|RW~1884 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.599      ;
; 2.076 ; ram:U2|RW~1824 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.596      ;
; 2.080 ; ram:U2|RW~1529 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.605      ;
; 2.083 ; ram:U2|RW~507  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.082      ; 2.309      ;
; 2.083 ; ram:U2|RW~2054 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.106      ; 2.333      ;
; 2.086 ; ram:U2|RW~1525 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.610      ;
; 2.089 ; ram:U2|RW~1376 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.622      ;
; 2.091 ; ram:U2|RW~1668 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.642      ;
; 2.095 ; ram:U2|RW~1196 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.093      ; 2.332      ;
; 2.101 ; ram:U2|RW~1320 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.636      ;
; 2.101 ; ram:U2|RW~1336 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.621      ;
; 2.102 ; ram:U2|RW~1613 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.652      ;
; 2.103 ; ram:U2|RW~1296 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.631      ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~100                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1000                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1001                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1002                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1003                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1004                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1005                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1006                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1007                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1008                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1009                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~101                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1010                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1011                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1012                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1013                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1014                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1015                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1016                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1017                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1018                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1019                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~102                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1020                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1021                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1022                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1023                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1024                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1025                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1026                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1027                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1028                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1029                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~103                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1030                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1031                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1032                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1033                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1034                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1035                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1036                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1037                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1038                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1039                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~104                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1040                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1041                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1042                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1043                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1044                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1045                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1046                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1047                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1048                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1049                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~105                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1050                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1051                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1052                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1053                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1054                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1055                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1056                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1057                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1058                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1059                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~106                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 8.877 ; 9.383 ; Rise       ; clock           ;
;  address[0] ; clock      ; 7.586 ; 8.010 ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.877 ; 9.383 ; Rise       ; clock           ;
;  address[2] ; clock      ; 7.736 ; 8.109 ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.391 ; 8.989 ; Rise       ; clock           ;
;  address[4] ; clock      ; 7.243 ; 7.752 ; Rise       ; clock           ;
;  address[5] ; clock      ; 6.185 ; 6.065 ; Rise       ; clock           ;
;  address[6] ; clock      ; 7.871 ; 8.128 ; Rise       ; clock           ;
;  address[7] ; clock      ; 6.930 ; 7.213 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.506 ; 4.964 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.740 ; 4.148 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.169 ; 3.594 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.617 ; 3.977 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 4.506 ; 4.964 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.749 ; 4.124 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.666 ; 4.067 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.803 ; 4.212 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.850 ; 4.305 ; Rise       ; clock           ;
; writen      ; clock      ; 6.179 ; 6.620 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.023 ; -0.159 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.943 ; -2.367 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.533 ; -1.940 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.795 ; -2.166 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.762 ; -2.199 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.610 ; -2.030 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.023 ; -0.159 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.453 ; -1.924 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.547 ; -0.668 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.793 ; -1.114 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.134 ; -1.483 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.052 ; -1.383 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.866 ; -1.195 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.847 ; -1.170 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.793 ; -1.114 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.993 ; -1.355 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.995 ; -1.391 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.060 ; -1.385 ; Rise       ; clock           ;
; writen      ; clock      ; -2.015 ; -2.398 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 9.760 ; 9.784 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 6.991 ; 6.986 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 9.760 ; 9.784 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.411 ; 7.377 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.725 ; 7.639 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.129 ; 7.055 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.539 ; 7.458 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.778 ; 6.732 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.837 ; 7.797 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.390 ; 6.514 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 4.987 ; 5.001 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.209 ; 5.224 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 4.891 ; 4.876 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 4.987 ; 5.001 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.153 ; 5.145 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.242 ; 5.268 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.216 ; 5.226 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 6.390 ; 6.514 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.784 ; 5.778 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.784 ; 5.778 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.230 ; 5.167 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.222 ; 5.180 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.415 ; 5.339 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.232 ; 5.178 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.477 ; 5.421 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.196 ; 5.144 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.226 ; 5.165 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 6.307 ; 6.407 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.455 ; 5.371 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.001 ; 4.978 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.414 ; 5.366 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.027 ; 4.999 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 5.435 ; 5.440 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 4.996 ; 4.970 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.307 ; 6.407 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.392 ; 5.317 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 6.433 ; 6.568 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.201 ; 5.214 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.488 ; 5.493 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.146 ; 5.122 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.225 ; 5.237 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 5.219 ; 5.218 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.149 ; 5.135 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 4.989 ; 4.996 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 6.433 ; 6.568 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.131 ; 5.047 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 6.781 ; 6.766 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 5.575 ; 5.519 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 5.810 ; 5.762 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 5.782 ; 5.762 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 5.599 ; 5.593 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 5.818 ; 5.786 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.226 ; 6.184 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.131 ; 5.047 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 4.804 ; 4.788 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 4.900 ; 4.913 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.112 ; 5.126 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 4.804 ; 4.788 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 4.900 ; 4.913 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.055 ; 5.045 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.144 ; 5.169 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.119 ; 5.128 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 6.293 ; 6.416 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.093 ; 5.041 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.658 ; 5.650 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.126 ; 5.064 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.120 ; 5.077 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.304 ; 5.229 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.128 ; 5.074 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.366 ; 5.310 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.093 ; 5.041 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.122 ; 5.061 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 4.902 ; 4.874 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.344 ; 5.261 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 4.905 ; 4.882 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.304 ; 5.256 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 4.931 ; 4.902 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 5.331 ; 5.335 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 4.902 ; 4.874 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.211 ; 6.310 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.281 ; 5.208 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 4.902 ; 4.908 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.104 ; 5.116 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.380 ; 5.384 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.049 ; 5.024 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.128 ; 5.138 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 5.122 ; 5.121 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.055 ; 5.042 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 4.902 ; 4.908 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 6.335 ; 6.469 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.642  ; 8.620  ; 9.126  ; 9.107  ;
; address[0]    ; data_out[1] ; 13.816 ; 13.818 ; 14.309 ; 14.280 ;
; address[0]    ; data_out[2] ; 10.784 ; 10.707 ; 11.248 ; 11.167 ;
; address[0]    ; data_out[3] ; 10.598 ; 10.495 ; 11.066 ; 10.958 ;
; address[0]    ; data_out[4] ; 10.402 ; 10.288 ; 10.865 ; 10.756 ;
; address[0]    ; data_out[5] ; 10.628 ; 10.556 ; 11.118 ; 11.018 ;
; address[0]    ; data_out[6] ; 9.849  ; 9.770  ; 10.327 ; 10.242 ;
; address[0]    ; data_out[7] ; 10.801 ; 10.702 ; 11.264 ; 11.169 ;
; address[1]    ; data_out[0] ; 8.007  ; 7.988  ; 8.423  ; 8.404  ;
; address[1]    ; data_out[1] ; 12.580 ; 12.567 ; 12.969 ; 12.975 ;
; address[1]    ; data_out[2] ; 9.533  ; 9.456  ; 9.937  ; 9.860  ;
; address[1]    ; data_out[3] ; 9.314  ; 9.192  ; 9.731  ; 9.628  ;
; address[1]    ; data_out[4] ; 9.112  ; 9.006  ; 9.537  ; 9.473  ;
; address[1]    ; data_out[5] ; 9.370  ; 9.256  ; 9.762  ; 9.690  ;
; address[1]    ; data_out[6] ; 9.174  ; 9.087  ; 9.581  ; 9.502  ;
; address[1]    ; data_out[7] ; 9.501  ; 9.416  ; 9.939  ; 9.840  ;
; address[2]    ; data_out[0] ;        ; 9.826  ; 10.296 ;        ;
; address[2]    ; data_out[1] ; 15.035 ; 15.022 ; 15.429 ; 15.416 ;
; address[2]    ; data_out[2] ; 11.988 ; 11.911 ; 12.378 ; 12.301 ;
; address[2]    ; data_out[3] ; 11.778 ; 11.675 ; 12.186 ; 12.078 ;
; address[2]    ; data_out[4] ; 11.582 ; 11.512 ; 11.999 ; 11.876 ;
; address[2]    ; data_out[5] ; 11.825 ; 11.736 ; 12.238 ; 12.138 ;
; address[2]    ; data_out[6] ; 11.629 ; 11.542 ; 12.022 ; 11.943 ;
; address[2]    ; data_out[7] ; 11.981 ; 11.882 ; 12.384 ; 12.289 ;
; address[3]    ; data_out[0] ;        ; 9.785  ; 10.404 ;        ;
; address[3]    ; data_out[1] ; 14.994 ; 14.981 ; 15.537 ; 15.524 ;
; address[3]    ; data_out[2] ; 11.947 ; 11.870 ; 12.486 ; 12.409 ;
; address[3]    ; data_out[3] ; 11.737 ; 11.634 ; 12.294 ; 12.186 ;
; address[3]    ; data_out[4] ; 11.541 ; 11.471 ; 12.107 ; 11.984 ;
; address[3]    ; data_out[5] ; 11.784 ; 11.695 ; 12.346 ; 12.246 ;
; address[3]    ; data_out[6] ; 11.588 ; 11.501 ; 12.130 ; 12.051 ;
; address[3]    ; data_out[7] ; 11.940 ; 11.841 ; 12.492 ; 12.397 ;
; address[4]    ; data_out[0] ; 7.463  ;        ;        ; 7.877  ;
; address[4]    ; data_out[1] ; 13.771 ; 13.742 ; 14.204 ; 14.206 ;
; address[4]    ; data_out[2] ; 10.710 ; 10.629 ; 11.172 ; 11.095 ;
; address[4]    ; data_out[3] ; 10.528 ; 10.420 ; 10.986 ; 10.883 ;
; address[4]    ; data_out[4] ; 10.327 ; 10.218 ; 10.790 ; 10.676 ;
; address[4]    ; data_out[5] ; 10.580 ; 10.480 ; 11.016 ; 10.944 ;
; address[4]    ; data_out[6] ; 9.789  ; 9.704  ; 10.237 ; 10.158 ;
; address[4]    ; data_out[7] ; 10.726 ; 10.631 ; 11.189 ; 11.090 ;
; address[5]    ; data_out[0] ; 8.260  ; 8.062  ; 8.133  ; 8.229  ;
; address[5]    ; data_out[1] ; 13.393 ; 13.380 ; 13.438 ; 13.425 ;
; address[5]    ; data_out[2] ; 10.342 ; 10.265 ; 10.391 ; 10.314 ;
; address[5]    ; data_out[3] ; 10.150 ; 10.042 ; 10.181 ; 10.078 ;
; address[5]    ; data_out[4] ; 9.963  ; 9.840  ; 9.985  ; 9.915  ;
; address[5]    ; data_out[5] ; 10.202 ; 10.102 ; 10.228 ; 10.139 ;
; address[5]    ; data_out[6] ; 9.986  ; 9.907  ; 10.032 ; 9.945  ;
; address[5]    ; data_out[7] ; 10.348 ; 10.253 ; 10.384 ; 10.285 ;
; address[6]    ; data_out[0] ; 10.039 ; 9.748  ; 10.196 ; 10.375 ;
; address[6]    ; data_out[1] ; 15.172 ; 15.159 ; 15.584 ; 15.571 ;
; address[6]    ; data_out[2] ; 12.121 ; 12.044 ; 12.537 ; 12.460 ;
; address[6]    ; data_out[3] ; 11.929 ; 11.821 ; 12.327 ; 12.224 ;
; address[6]    ; data_out[4] ; 11.742 ; 11.619 ; 12.131 ; 12.061 ;
; address[6]    ; data_out[5] ; 11.981 ; 11.881 ; 12.374 ; 12.285 ;
; address[6]    ; data_out[6] ; 11.765 ; 11.686 ; 12.178 ; 12.091 ;
; address[6]    ; data_out[7] ; 12.127 ; 12.032 ; 12.530 ; 12.431 ;
; address[7]    ; data_out[0] ; 8.998  ; 8.947  ; 9.123  ; 9.090  ;
; address[7]    ; data_out[1] ; 12.193 ; 12.164 ; 12.255 ; 12.257 ;
; address[7]    ; data_out[2] ; 9.495  ; 9.406  ; 9.652  ; 9.616  ;
; address[7]    ; data_out[3] ; 9.527  ; 9.406  ; 9.720  ; 9.628  ;
; address[7]    ; data_out[4] ; 9.316  ; 9.270  ; 9.558  ; 9.385  ;
; address[7]    ; data_out[5] ; 9.578  ; 9.444  ; 9.773  ; 9.668  ;
; address[7]    ; data_out[6] ; 9.236  ; 9.216  ; 9.453  ; 9.297  ;
; address[7]    ; data_out[7] ; 9.148  ; 9.053  ; 9.288  ; 9.190  ;
; port_in_00[0] ; data_out[0] ; 7.765  ;        ;        ; 8.054  ;
; port_in_00[1] ; data_out[1] ; 10.781 ; 10.686 ; 11.076 ; 11.082 ;
; port_in_00[2] ; data_out[2] ; 8.120  ; 8.012  ; 8.539  ; 8.462  ;
; port_in_00[3] ; data_out[3] ; 7.760  ; 7.611  ; 8.142  ; 8.039  ;
; port_in_00[4] ; data_out[4] ; 7.554  ; 7.448  ; 7.956  ; 7.842  ;
; port_in_00[5] ; data_out[5] ; 7.852  ; 7.675  ; 8.219  ; 8.147  ;
; port_in_00[6] ; data_out[6] ; 7.536  ; 7.457  ; 7.917  ; 7.830  ;
; port_in_00[7] ; data_out[7] ; 7.780  ; 7.695  ; 8.175  ; 8.076  ;
; port_in_01[0] ; data_out[0] ; 7.172  ;        ;        ; 7.440  ;
; port_in_01[1] ; data_out[1] ; 11.040 ; 10.945 ; 11.395 ; 11.401 ;
; port_in_01[2] ; data_out[2] ; 7.774  ; 7.666  ; 8.172  ; 8.095  ;
; port_in_01[3] ; data_out[3] ; 7.765  ; 7.616  ; 8.092  ; 7.989  ;
; port_in_01[4] ; data_out[4] ; 7.721  ; 7.615  ; 8.140  ; 8.026  ;
; port_in_01[5] ; data_out[5] ; 7.863  ; 7.686  ; 8.201  ; 8.129  ;
; port_in_01[6] ; data_out[6] ; 7.454  ; 7.375  ; 7.812  ; 7.725  ;
; port_in_01[7] ; data_out[7] ; 8.134  ; 8.049  ; 8.545  ; 8.446  ;
; port_in_02[0] ; data_out[0] ; 7.787  ; 7.737  ; 8.146  ; 8.127  ;
; port_in_02[1] ; data_out[1] ; 10.274 ;        ;        ; 10.617 ;
; port_in_02[2] ; data_out[2] ; 7.183  ;        ;        ; 7.423  ;
; port_in_02[3] ; data_out[3] ; 6.996  ;        ;        ; 7.240  ;
; port_in_02[4] ; data_out[4] ; 7.488  ;        ;        ; 7.800  ;
; port_in_02[5] ; data_out[5] ; 7.669  ;        ;        ; 7.957  ;
; port_in_02[6] ; data_out[6] ; 7.417  ;        ;        ; 7.762  ;
; port_in_02[7] ; data_out[7] ; 7.155  ;        ;        ; 7.375  ;
; port_in_03[0] ; data_out[0] ; 7.621  ; 7.571  ; 7.954  ; 7.935  ;
; port_in_03[1] ; data_out[1] ; 10.079 ;        ;        ; 10.363 ;
; port_in_03[2] ; data_out[2] ; 7.834  ;        ;        ; 8.106  ;
; port_in_03[3] ; data_out[3] ; 7.451  ;        ;        ; 7.731  ;
; port_in_03[4] ; data_out[4] ; 7.405  ;        ;        ; 7.670  ;
; port_in_03[5] ; data_out[5] ; 7.389  ;        ;        ; 7.628  ;
; port_in_03[6] ; data_out[6] ; 6.906  ;        ;        ; 7.196  ;
; port_in_03[7] ; data_out[7] ; 7.149  ;        ;        ; 7.385  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.402  ; 8.358  ; 8.848  ; 8.804  ;
; address[0]    ; data_out[1] ; 13.313 ; 13.279 ; 13.790 ; 13.749 ;
; address[0]    ; data_out[2] ; 10.371 ; 10.268 ; 10.846 ; 10.743 ;
; address[0]    ; data_out[3] ; 10.211 ; 10.113 ; 10.688 ; 10.571 ;
; address[0]    ; data_out[4] ; 10.028 ; 9.923  ; 10.506 ; 10.399 ;
; address[0]    ; data_out[5] ; 10.248 ; 10.137 ; 10.725 ; 10.614 ;
; address[0]    ; data_out[6] ; 9.527  ; 9.442  ; 9.988  ; 9.908  ;
; address[0]    ; data_out[7] ; 10.380 ; 10.301 ; 10.858 ; 10.753 ;
; address[1]    ; data_out[0] ; 7.382  ; 7.343  ; 7.802  ; 7.759  ;
; address[1]    ; data_out[1] ; 11.818 ; 11.755 ; 12.250 ; 12.216 ;
; address[1]    ; data_out[2] ; 9.005  ; 8.962  ; 9.499  ; 9.381  ;
; address[1]    ; data_out[3] ; 8.781  ; 8.679  ; 9.252  ; 9.101  ;
; address[1]    ; data_out[4] ; 8.791  ; 8.680  ; 9.168  ; 9.063  ;
; address[1]    ; data_out[5] ; 8.755  ; 8.617  ; 9.191  ; 9.082  ;
; address[1]    ; data_out[6] ; 8.652  ; 8.571  ; 9.025  ; 8.972  ;
; address[1]    ; data_out[7] ; 8.656  ; 8.545  ; 9.073  ; 8.989  ;
; address[2]    ; data_out[0] ;        ; 9.546  ; 10.001 ;        ;
; address[2]    ; data_out[1] ; 14.203 ; 14.169 ; 14.609 ; 14.546 ;
; address[2]    ; data_out[2] ; 11.452 ; 11.334 ; 11.796 ; 11.749 ;
; address[2]    ; data_out[3] ; 11.205 ; 11.054 ; 11.572 ; 11.470 ;
; address[2]    ; data_out[4] ; 11.150 ; 11.039 ; 11.512 ; 11.407 ;
; address[2]    ; data_out[5] ; 11.144 ; 11.035 ; 11.546 ; 11.408 ;
; address[2]    ; data_out[6] ; 10.661 ; 10.576 ; 11.064 ; 10.984 ;
; address[2]    ; data_out[7] ; 11.026 ; 10.942 ; 11.447 ; 11.336 ;
; address[3]    ; data_out[0] ;        ; 9.506  ; 10.104 ;        ;
; address[3]    ; data_out[1] ; 14.163 ; 14.129 ; 14.712 ; 14.649 ;
; address[3]    ; data_out[2] ; 11.412 ; 11.294 ; 11.899 ; 11.852 ;
; address[3]    ; data_out[3] ; 11.165 ; 11.014 ; 11.675 ; 11.573 ;
; address[3]    ; data_out[4] ; 11.110 ; 10.999 ; 11.615 ; 11.510 ;
; address[3]    ; data_out[5] ; 11.104 ; 10.995 ; 11.649 ; 11.511 ;
; address[3]    ; data_out[6] ; 10.621 ; 10.536 ; 11.167 ; 11.087 ;
; address[3]    ; data_out[7] ; 10.986 ; 10.902 ; 11.550 ; 11.439 ;
; address[4]    ; data_out[0] ; 7.274  ;        ;        ; 7.679  ;
; address[4]    ; data_out[1] ; 12.421 ; 12.358 ; 12.837 ; 12.803 ;
; address[4]    ; data_out[2] ; 9.608  ; 9.560  ; 10.086 ; 9.968  ;
; address[4]    ; data_out[3] ; 9.384  ; 9.282  ; 9.839  ; 9.688  ;
; address[4]    ; data_out[4] ; 9.323  ; 9.218  ; 9.779  ; 9.668  ;
; address[4]    ; data_out[5] ; 9.358  ; 9.220  ; 9.778  ; 9.669  ;
; address[4]    ; data_out[6] ; 9.255  ; 9.174  ; 9.612  ; 9.559  ;
; address[4]    ; data_out[7] ; 9.259  ; 9.148  ; 9.660  ; 9.576  ;
; address[5]    ; data_out[0] ; 7.825  ; 7.773  ; 7.861  ; 7.820  ;
; address[5]    ; data_out[1] ; 8.641  ; 8.662  ; 8.760  ; 8.724  ;
; address[5]    ; data_out[2] ; 8.299  ; 8.263  ; 8.319  ; 8.231  ;
; address[5]    ; data_out[3] ; 8.422  ; 8.331  ; 8.406  ; 8.288  ;
; address[5]    ; data_out[4] ; 8.267  ; 8.100  ; 8.204  ; 8.159  ;
; address[5]    ; data_out[5] ; 8.475  ; 8.371  ; 8.458  ; 8.327  ;
; address[5]    ; data_out[6] ; 8.168  ; 8.017  ; 8.128  ; 8.108  ;
; address[5]    ; data_out[7] ; 8.010  ; 7.913  ; 7.992  ; 7.906  ;
; address[6]    ; data_out[0] ; 9.469  ; 9.417  ; 9.861  ; 9.820  ;
; address[6]    ; data_out[1] ; 10.285 ; 10.306 ; 10.760 ; 10.724 ;
; address[6]    ; data_out[2] ; 9.943  ; 9.907  ; 10.319 ; 10.231 ;
; address[6]    ; data_out[3] ; 10.066 ; 9.975  ; 10.406 ; 10.288 ;
; address[6]    ; data_out[4] ; 9.911  ; 9.744  ; 10.204 ; 10.159 ;
; address[6]    ; data_out[5] ; 10.119 ; 10.015 ; 10.458 ; 10.327 ;
; address[6]    ; data_out[6] ; 9.812  ; 9.661  ; 10.128 ; 10.108 ;
; address[6]    ; data_out[7] ; 9.654  ; 9.557  ; 9.992  ; 9.906  ;
; address[7]    ; data_out[0] ; 6.118  ; 8.616  ; 8.779  ; 6.199  ;
; address[7]    ; data_out[1] ; 8.698  ; 5.829  ; 5.999  ; 8.770  ;
; address[7]    ; data_out[2] ; 6.546  ; 6.020  ; 6.178  ; 6.547  ;
; address[7]    ; data_out[3] ; 6.503  ; 5.962  ; 6.120  ; 6.460  ;
; address[7]    ; data_out[4] ; 6.254  ; 5.798  ; 5.936  ; 6.230  ;
; address[7]    ; data_out[5] ; 6.557  ; 5.995  ; 6.159  ; 6.502  ;
; address[7]    ; data_out[6] ; 5.919  ; 5.563  ; 5.697  ; 5.899  ;
; address[7]    ; data_out[7] ; 6.063  ; 5.685  ; 5.816  ; 6.037  ;
; port_in_00[0] ; data_out[0] ; 7.523  ;        ;        ; 7.797  ;
; port_in_00[1] ; data_out[1] ; 10.398 ; 10.364 ; 10.745 ; 10.680 ;
; port_in_00[2] ; data_out[2] ; 7.838  ; 7.735  ; 8.251  ; 8.175  ;
; port_in_00[3] ; data_out[3] ; 7.478  ; 7.380  ; 7.891  ; 7.733  ;
; port_in_00[4] ; data_out[4] ; 7.294  ; 7.189  ; 7.682  ; 7.571  ;
; port_in_00[5] ; data_out[5] ; 7.554  ; 7.443  ; 7.968  ; 7.828  ;
; port_in_00[6] ; data_out[6] ; 7.307  ; 7.228  ; 7.676  ; 7.591  ;
; port_in_00[7] ; data_out[7] ; 7.489  ; 7.462  ; 7.926  ; 7.754  ;
; port_in_01[0] ; data_out[0] ; 6.999  ;        ;        ; 7.264  ;
; port_in_01[1] ; data_out[1] ; 10.606 ; 10.572 ; 10.999 ; 10.934 ;
; port_in_01[2] ; data_out[2] ; 7.464  ; 7.361  ; 7.846  ; 7.770  ;
; port_in_01[3] ; data_out[3] ; 7.515  ; 7.417  ; 7.880  ; 7.722  ;
; port_in_01[4] ; data_out[4] ; 7.487  ; 7.382  ; 7.895  ; 7.784  ;
; port_in_01[5] ; data_out[5] ; 7.595  ; 7.484  ; 7.987  ; 7.847  ;
; port_in_01[6] ; data_out[6] ; 7.229  ; 7.150  ; 7.578  ; 7.493  ;
; port_in_01[7] ; data_out[7] ; 7.858  ; 7.831  ; 8.315  ; 8.143  ;
; port_in_02[0] ; data_out[0] ; 7.545  ; 7.501  ; 7.886  ; 7.869  ;
; port_in_02[1] ; data_out[1] ; 9.936  ;        ;        ; 10.267 ;
; port_in_02[2] ; data_out[2] ; 6.943  ;        ;        ; 7.179  ;
; port_in_02[3] ; data_out[3] ; 6.819  ;        ;        ; 7.060  ;
; port_in_02[4] ; data_out[4] ; 7.261  ;        ;        ; 7.562  ;
; port_in_02[5] ; data_out[5] ; 7.437  ;        ;        ; 7.720  ;
; port_in_02[6] ; data_out[6] ; 7.179  ;        ;        ; 7.506  ;
; port_in_02[7] ; data_out[7] ; 6.980  ;        ;        ; 7.194  ;
; port_in_03[0] ; data_out[0] ; 7.427  ; 7.383  ; 7.753  ; 7.736  ;
; port_in_03[1] ; data_out[1] ; 9.780  ;        ;        ; 10.061 ;
; port_in_03[2] ; data_out[2] ; 7.523  ;        ;        ; 7.782  ;
; port_in_03[3] ; data_out[3] ; 7.257  ;        ;        ; 7.533  ;
; port_in_03[4] ; data_out[4] ; 7.182  ;        ;        ; 7.439  ;
; port_in_03[5] ; data_out[5] ; 7.199  ;        ;        ; 7.436  ;
; port_in_03[6] ; data_out[6] ; 6.693  ;        ;        ; 6.968  ;
; port_in_03[7] ; data_out[7] ; 6.937  ;        ;        ; 7.166  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.364 ; -17.937           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.811 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2219.283                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.364 ; ram:U2|RW~994  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.514      ;
; -2.321 ; ram:U2|RW~1002 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.466      ;
; -2.318 ; ram:U2|RW~986  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.458      ;
; -2.316 ; ram:U2|RW~1974 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.461      ;
; -2.315 ; ram:U2|RW~430  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.170      ; 3.472      ;
; -2.282 ; ram:U2|RW~1642 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.429      ;
; -2.280 ; ram:U2|RW~857  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.398      ;
; -2.266 ; ram:U2|RW~1730 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.402      ;
; -2.231 ; ram:U2|RW~170  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.174      ; 3.392      ;
; -2.228 ; ram:U2|RW~977  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.349      ;
; -2.224 ; ram:U2|RW~1699 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.368      ;
; -2.223 ; ram:U2|RW~945  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.127      ; 3.337      ;
; -2.222 ; ram:U2|RW~588  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.355      ;
; -2.220 ; ram:U2|RW~42   ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.371      ;
; -2.218 ; ram:U2|RW~1230 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.364      ;
; -2.206 ; ram:U2|RW~2006 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.353      ;
; -2.206 ; ram:U2|RW~913  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.327      ;
; -2.200 ; ram:U2|RW~250  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.356      ;
; -2.196 ; ram:U2|RW~138  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.342      ;
; -2.193 ; ram:U2|RW~143  ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.338      ;
; -2.189 ; ram:U2|RW~1623 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.168      ; 3.344      ;
; -2.183 ; ram:U2|RW~1877 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.317      ;
; -2.182 ; ram:U2|RW~556  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.319      ;
; -2.179 ; ram:U2|RW~909  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.326      ;
; -2.176 ; ram:U2|RW~997  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.313      ;
; -2.169 ; ram:U2|RW~653  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.299      ;
; -2.164 ; ram:U2|RW~1347 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.306      ;
; -2.157 ; ram:U2|RW~812  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.311      ;
; -2.155 ; ram:U2|RW~864  ; ram:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.285      ;
; -2.151 ; ram:U2|RW~1037 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.290      ;
; -2.151 ; ram:U2|RW~706  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.286      ;
; -2.150 ; ram:U2|RW~1124 ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.296      ;
; -2.144 ; ram:U2|RW~1798 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.298      ;
; -2.144 ; ram:U2|RW~537  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.270      ;
; -2.142 ; ram:U2|RW~729  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.267      ;
; -2.139 ; ram:U2|RW~1198 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.285      ;
; -2.137 ; ram:U2|RW~1719 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.273      ;
; -2.132 ; ram:U2|RW~893  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.264      ;
; -2.129 ; ram:U2|RW~1065 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.275      ;
; -2.127 ; ram:U2|RW~478  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.279      ;
; -2.123 ; ram:U2|RW~1570 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.266      ;
; -2.121 ; ram:U2|RW~721  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.246      ;
; -2.120 ; ram:U2|RW~1846 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.274      ;
; -2.117 ; ram:U2|RW~638  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.177      ; 3.281      ;
; -2.117 ; ram:U2|RW~1695 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.254      ;
; -2.116 ; ram:U2|RW~1878 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.264      ;
; -2.115 ; ram:U2|RW~689  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.233      ;
; -2.105 ; ram:U2|RW~165  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.228      ;
; -2.104 ; ram:U2|RW~1687 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.242      ;
; -2.103 ; ram:U2|RW~1286 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.257      ;
; -2.103 ; ram:U2|RW~561  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.223      ;
; -2.101 ; ram:U2|RW~290  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.175      ; 3.263      ;
; -2.099 ; ram:U2|RW~1058 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.242      ;
; -2.095 ; ram:U2|RW~1850 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.245      ;
; -2.094 ; ram:U2|RW~1855 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.243      ;
; -2.085 ; ram:U2|RW~1091 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.224      ;
; -2.084 ; ram:U2|RW~1821 ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.214      ;
; -2.083 ; ram:U2|RW~428  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.231      ;
; -2.075 ; ram:U2|RW~1826 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.217      ;
; -2.070 ; ram:U2|RW~1630 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.219      ;
; -2.069 ; ram:U2|RW~850  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.221      ;
; -2.069 ; ram:U2|RW~1735 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.204      ;
; -2.068 ; ram:U2|RW~382  ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.173      ; 3.228      ;
; -2.068 ; ram:U2|RW~665  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.126      ; 3.181      ;
; -2.062 ; ram:U2|RW~1849 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.190      ;
; -2.061 ; ram:U2|RW~601  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.179      ;
; -2.059 ; ram:U2|RW~1618 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.215      ;
; -2.057 ; ram:U2|RW~749  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.186      ;
; -2.056 ; ram:U2|RW~895  ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.200      ;
; -2.056 ; ram:U2|RW~1563 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.197      ;
; -2.056 ; ram:U2|RW~1593 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.173      ;
; -2.055 ; ram:U2|RW~434  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.206      ;
; -2.055 ; ram:U2|RW~1559 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.194      ;
; -2.054 ; ram:U2|RW~1247 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.210      ;
; -2.052 ; ram:U2|RW~608  ; ram:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.182      ;
; -2.047 ; ram:U2|RW~1670 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.193      ;
; -2.045 ; ram:U2|RW~773  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.172      ;
; -2.044 ; ram:U2|RW~1546 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.173      ; 3.204      ;
; -2.044 ; ram:U2|RW~1602 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.190      ;
; -2.042 ; ram:U2|RW~482  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.175      ; 3.204      ;
; -2.042 ; ram:U2|RW~677  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.135      ; 3.164      ;
; -2.040 ; ram:U2|RW~593  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.158      ;
; -2.038 ; ram:U2|RW~1745 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.155      ;
; -2.038 ; ram:U2|RW~529  ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.163      ;
; -2.036 ; ram:U2|RW~258  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.186      ;
; -2.035 ; ram:U2|RW~925  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.170      ;
; -2.034 ; ram:U2|RW~1622 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.175      ; 3.196      ;
; -2.034 ; ram:U2|RW~130  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.182      ;
; -2.033 ; ram:U2|RW~437  ; ram:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.171      ;
; -2.033 ; ram:U2|RW~164  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.187      ;
; -2.033 ; ram:U2|RW~402  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.184      ;
; -2.028 ; ram:U2|RW~1171 ; ram:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.179      ;
; -2.028 ; ram:U2|RW~2009 ; ram:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.158      ;
; -2.026 ; ram:U2|RW~1294 ; ram:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.180      ;
; -2.026 ; ram:U2|RW~2047 ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.171      ;
; -2.025 ; ram:U2|RW~1072 ; ram:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.161      ;
; -2.024 ; ram:U2|RW~844  ; ram:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.178      ;
; -2.022 ; ram:U2|RW~234  ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.174      ; 3.183      ;
; -2.022 ; ram:U2|RW~559  ; ram:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.161      ;
; -2.020 ; ram:U2|RW~1538 ; ram:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.173      ; 3.180      ;
+--------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.811 ; ram:U2|RW~1763 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.139      ;
; 0.813 ; ram:U2|RW~995  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.136      ;
; 0.885 ; ram:U2|RW~1035 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.211      ;
; 0.952 ; ram:U2|RW~1433 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.266      ;
; 0.962 ; ram:U2|RW~955  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.284      ;
; 0.986 ; ram:U2|RW~1899 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.306      ;
; 0.986 ; ram:U2|RW~727  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.252      ; 1.322      ;
; 0.989 ; ram:U2|RW~1421 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.299      ;
; 0.991 ; ram:U2|RW~956  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.308      ;
; 0.993 ; ram:U2|RW~1264 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.311      ;
; 0.996 ; ram:U2|RW~1293 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.308      ;
; 1.001 ; ram:U2|RW~1255 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.320      ;
; 1.022 ; ram:U2|RW~1259 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.350      ;
; 1.025 ; ram:U2|RW~1033 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.222      ; 1.331      ;
; 1.026 ; ram:U2|RW~1998 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.351      ;
; 1.039 ; ram:U2|RW~1856 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.355      ;
; 1.056 ; ram:U2|RW~1942 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.379      ;
; 1.059 ; ram:U2|RW~523  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.385      ;
; 1.061 ; ram:U2|RW~570  ; ram:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.394      ;
; 1.064 ; ram:U2|RW~245  ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.377      ;
; 1.065 ; ram:U2|RW~939  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.390      ;
; 1.067 ; ram:U2|RW~1387 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.392      ;
; 1.075 ; ram:U2|RW~1646 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.405      ;
; 1.077 ; ram:U2|RW~1696 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.387      ;
; 1.088 ; ram:U2|RW~1606 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.230      ;
; 1.090 ; ram:U2|RW~963  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.414      ;
; 1.091 ; ram:U2|RW~923  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.413      ;
; 1.092 ; ram:U2|RW~1221 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.399      ;
; 1.096 ; ram:U2|RW~971  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.420      ;
; 1.097 ; ram:U2|RW~1680 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.423      ;
; 1.098 ; ram:U2|RW~751  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.435      ;
; 1.099 ; ram:U2|RW~1020 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.416      ;
; 1.102 ; ram:U2|RW~1131 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.244      ;
; 1.103 ; ram:U2|RW~1820 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.420      ;
; 1.111 ; ram:U2|RW~1408 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.425      ;
; 1.114 ; ram:U2|RW~1891 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.434      ;
; 1.115 ; ram:U2|RW~1349 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.424      ;
; 1.123 ; ram:U2|RW~602  ; ram:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.441      ;
; 1.124 ; ram:U2|RW~427  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.449      ;
; 1.127 ; ram:U2|RW~1248 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.449      ;
; 1.130 ; ram:U2|RW~1742 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.255      ; 1.469      ;
; 1.131 ; ram:U2|RW~775  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.252      ; 1.467      ;
; 1.132 ; ram:U2|RW~1420 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.452      ;
; 1.136 ; ram:U2|RW~1952 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.446      ;
; 1.139 ; ram:U2|RW~251  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.468      ;
; 1.139 ; ram:U2|RW~900  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.460      ;
; 1.141 ; ram:U2|RW~1036 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.467      ;
; 1.141 ; ram:U2|RW~1966 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.476      ;
; 1.145 ; ram:U2|RW~2062 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.066      ; 1.295      ;
; 1.146 ; ram:U2|RW~872  ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.464      ;
; 1.148 ; ram:U2|RW~967  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.472      ;
; 1.149 ; ram:U2|RW~1549 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.473      ;
; 1.149 ; ram:U2|RW~740  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.484      ;
; 1.150 ; ram:U2|RW~1344 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.466      ;
; 1.150 ; ram:U2|RW~1676 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.484      ;
; 1.152 ; ram:U2|RW~649  ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.213      ; 1.449      ;
; 1.154 ; ram:U2|RW~935  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.478      ;
; 1.156 ; ram:U2|RW~1385 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.467      ;
; 1.159 ; ram:U2|RW~1423 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.481      ;
; 1.160 ; ram:U2|RW~1165 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.473      ;
; 1.161 ; ram:U2|RW~107  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.492      ;
; 1.161 ; ram:U2|RW~2064 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.491      ;
; 1.163 ; ram:U2|RW~615  ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.482      ;
; 1.163 ; ram:U2|RW~1686 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.485      ;
; 1.164 ; ram:U2|RW~1003 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.483      ;
; 1.170 ; ram:U2|RW~1413 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.483      ;
; 1.170 ; ram:U2|RW~1804 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.263      ; 1.517      ;
; 1.173 ; ram:U2|RW~1734 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.255      ; 1.512      ;
; 1.176 ; ram:U2|RW~220  ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.502      ;
; 1.179 ; ram:U2|RW~1932 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.322      ;
; 1.181 ; ram:U2|RW~1400 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.513      ;
; 1.184 ; ram:U2|RW~1861 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.222      ; 1.490      ;
; 1.185 ; ram:U2|RW~1375 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.505      ;
; 1.186 ; ram:U2|RW~1822 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.512      ;
; 1.190 ; ram:U2|RW~1912 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.521      ;
; 1.192 ; ram:U2|RW~1277 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.505      ;
; 1.197 ; ram:U2|RW~1357 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.506      ;
; 1.198 ; ram:U2|RW~961  ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.220      ; 1.502      ;
; 1.198 ; ram:U2|RW~1477 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.505      ;
; 1.198 ; ram:U2|RW~507  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.338      ;
; 1.199 ; ram:U2|RW~1665 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.513      ;
; 1.201 ; ram:U2|RW~907  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.534      ;
; 1.201 ; ram:U2|RW~1767 ; ram:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.256      ; 1.541      ;
; 1.204 ; ram:U2|RW~1040 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.517      ;
; 1.209 ; ram:U2|RW~1926 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.534      ;
; 1.209 ; ram:U2|RW~1525 ; ram:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.520      ;
; 1.211 ; ram:U2|RW~1529 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.523      ;
; 1.212 ; ram:U2|RW~483  ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.542      ;
; 1.218 ; ram:U2|RW~1614 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.266      ; 1.568      ;
; 1.219 ; ram:U2|RW~1196 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.360      ;
; 1.219 ; ram:U2|RW~1884 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.535      ;
; 1.220 ; ram:U2|RW~1963 ; ram:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.546      ;
; 1.222 ; ram:U2|RW~1824 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.531      ;
; 1.226 ; ram:U2|RW~905  ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.539      ;
; 1.226 ; ram:U2|RW~1988 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.539      ;
; 1.228 ; ram:U2|RW~1321 ; ram:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.221      ; 1.533      ;
; 1.229 ; ram:U2|RW~1668 ; ram:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.563      ;
; 1.235 ; ram:U2|RW~2054 ; ram:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.065      ; 1.384      ;
; 1.237 ; ram:U2|RW~1296 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.551      ;
; 1.239 ; ram:U2|RW~1336 ; ram:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.548      ;
+-------+----------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; outputports:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~100                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1000                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1001                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1002                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1003                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1004                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1005                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1006                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1007                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1008                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1009                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~101                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1010                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1011                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1012                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1013                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1014                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1015                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1016                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1017                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1018                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1019                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~102                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1020                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1021                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1022                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1023                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1024                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1025                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1026                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1027                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1028                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1029                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~103                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1030                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1031                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1032                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1033                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1034                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1035                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1036                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1037                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1038                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1039                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~104                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1040                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1041                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1042                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1043                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1044                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1045                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1046                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1047                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1048                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1049                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~105                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1050                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1051                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1052                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1053                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1054                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1055                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1056                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1057                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1058                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~1059                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram:U2|RW~106                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 5.676 ; 6.838 ; Rise       ; clock           ;
;  address[0] ; clock      ; 4.914 ; 5.891 ; Rise       ; clock           ;
;  address[1] ; clock      ; 5.658 ; 6.838 ; Rise       ; clock           ;
;  address[2] ; clock      ; 5.044 ; 5.933 ; Rise       ; clock           ;
;  address[3] ; clock      ; 5.676 ; 6.572 ; Rise       ; clock           ;
;  address[4] ; clock      ; 4.700 ; 5.711 ; Rise       ; clock           ;
;  address[5] ; clock      ; 4.371 ; 4.117 ; Rise       ; clock           ;
;  address[6] ; clock      ; 5.437 ; 5.726 ; Rise       ; clock           ;
;  address[7] ; clock      ; 4.595 ; 5.206 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 2.893 ; 3.750 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.373 ; 3.201 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 2.032 ; 2.828 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.270 ; 3.066 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 2.893 ; 3.750 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.345 ; 3.168 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.312 ; 3.140 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.473 ; 3.267 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.489 ; 3.338 ; Rise       ; clock           ;
; writen      ; clock      ; 3.880 ; 4.846 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.028 ; -0.299 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.234 ; -1.920 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.001 ; -1.640 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.122 ; -1.808 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.174 ; -1.851 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.053 ; -1.761 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.028 ; -0.299 ; Rise       ; clock           ;
;  address[6] ; clock      ; -0.978 ; -1.698 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.434 ; -0.610 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.521 ; -1.076 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.729 ; -1.340 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.665 ; -1.248 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.563 ; -1.145 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.573 ; -1.131 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.521 ; -1.076 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.650 ; -1.232 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.673 ; -1.283 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.684 ; -1.275 ; Rise       ; clock           ;
; writen      ; clock      ; -1.288 ; -1.933 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 6.093 ; 6.503 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.363 ; 4.494 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.093 ; 6.503 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 4.549 ; 4.736 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 4.745 ; 4.952 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.392 ; 4.536 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.642 ; 4.820 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 4.189 ; 4.329 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 4.812 ; 5.058 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 4.120 ; 4.297 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.191 ; 3.212 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.330 ; 3.359 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.065 ; 3.123 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.191 ; 3.212 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.230 ; 3.309 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.348 ; 3.394 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.332 ; 3.364 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 4.120 ; 4.297 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.607 ; 3.736 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.607 ; 3.736 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.262 ; 3.312 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.271 ; 3.321 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.361 ; 3.434 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.253 ; 3.317 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.409 ; 3.508 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.235 ; 3.286 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.249 ; 3.305 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 4.072 ; 4.221 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.397 ; 3.457 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.125 ; 3.174 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.386 ; 3.458 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.142 ; 3.191 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.467 ; 3.512 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.122 ; 3.169 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.072 ; 4.221 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 3.350 ; 3.420 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 4.154 ; 4.342 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 3.314 ; 3.356 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 3.496 ; 3.557 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 3.219 ; 3.297 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 3.335 ; 3.370 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 3.327 ; 3.361 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 3.274 ; 3.296 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 3.187 ; 3.207 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 4.154 ; 4.342 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.189 ; 3.209 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.231 ; 4.354 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.438 ; 3.513 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.591 ; 3.686 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.584 ; 3.688 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.486 ; 3.564 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.615 ; 3.712 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.856 ; 3.990 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.189 ; 3.209 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.009 ; 3.065 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.135 ; 3.154 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.266 ; 3.293 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.009 ; 3.065 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.135 ; 3.155 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.167 ; 3.243 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.284 ; 3.328 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.269 ; 3.299 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 4.058 ; 4.232 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.170 ; 3.218 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.526 ; 3.650 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.196 ; 3.243 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.205 ; 3.254 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.291 ; 3.360 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.187 ; 3.247 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.339 ; 3.434 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.170 ; 3.218 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.183 ; 3.236 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 3.061 ; 3.105 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.327 ; 3.384 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.064 ; 3.110 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.316 ; 3.385 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.081 ; 3.127 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.400 ; 3.442 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.061 ; 3.105 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.010 ; 4.157 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 3.280 ; 3.346 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 3.131 ; 3.149 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 3.252 ; 3.291 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 3.426 ; 3.485 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 3.156 ; 3.232 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 3.272 ; 3.305 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 3.265 ; 3.296 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 3.214 ; 3.235 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 3.131 ; 3.149 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 4.091 ; 4.277 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+---------------+-------------+-------+-------+--------+--------+
; Input Port    ; Output Port ; RR    ; RF    ; FR     ; FF     ;
+---------------+-------------+-------+-------+--------+--------+
; address[0]    ; data_out[0] ; 5.488 ; 5.571 ; 6.200  ; 6.283  ;
; address[0]    ; data_out[1] ; 8.779 ; 9.191 ; 9.407  ; 9.815  ;
; address[0]    ; data_out[2] ; 6.844 ; 6.972 ; 7.468  ; 7.596  ;
; address[0]    ; data_out[3] ; 6.748 ; 6.843 ; 7.373  ; 7.468  ;
; address[0]    ; data_out[4] ; 6.636 ; 6.698 ; 7.261  ; 7.323  ;
; address[0]    ; data_out[5] ; 6.774 ; 6.894 ; 7.398  ; 7.518  ;
; address[0]    ; data_out[6] ; 6.283 ; 6.351 ; 6.937  ; 7.005  ;
; address[0]    ; data_out[7] ; 6.869 ; 6.969 ; 7.494  ; 7.594  ;
; address[1]    ; data_out[0] ; 5.049 ; 5.132 ; 5.697  ; 5.780  ;
; address[1]    ; data_out[1] ; 7.925 ; 8.335 ; 8.497  ; 8.909  ;
; address[1]    ; data_out[2] ; 5.987 ; 6.115 ; 6.630  ; 6.744  ;
; address[1]    ; data_out[3] ; 5.860 ; 5.955 ; 6.453  ; 6.543  ;
; address[1]    ; data_out[4] ; 5.746 ; 5.809 ; 6.449  ; 6.541  ;
; address[1]    ; data_out[5] ; 5.890 ; 6.004 ; 6.474  ; 6.594  ;
; address[1]    ; data_out[6] ; 5.830 ; 5.898 ; 6.347  ; 6.422  ;
; address[1]    ; data_out[7] ; 5.982 ; 6.082 ; 6.571  ; 6.671  ;
; address[2]    ; data_out[0] ;       ; 6.334 ; 6.811  ;        ;
; address[2]    ; data_out[1] ; 9.504 ; 9.914 ; 9.945  ; 10.353 ;
; address[2]    ; data_out[2] ; 7.566 ; 7.694 ; 8.006  ; 8.134  ;
; address[2]    ; data_out[3] ; 7.469 ; 7.564 ; 7.911  ; 8.006  ;
; address[2]    ; data_out[4] ; 7.368 ; 7.460 ; 7.799  ; 7.861  ;
; address[2]    ; data_out[5] ; 7.495 ; 7.615 ; 7.936  ; 8.056  ;
; address[2]    ; data_out[6] ; 7.409 ; 7.477 ; 7.772  ; 7.847  ;
; address[2]    ; data_out[7] ; 7.590 ; 7.690 ; 8.032  ; 8.132  ;
; address[3]    ; data_out[0] ;       ; 6.392 ; 6.953  ;        ;
; address[3]    ; data_out[1] ; 9.562 ; 9.972 ; 10.087 ; 10.495 ;
; address[3]    ; data_out[2] ; 7.624 ; 7.752 ; 8.148  ; 8.276  ;
; address[3]    ; data_out[3] ; 7.527 ; 7.622 ; 8.053  ; 8.148  ;
; address[3]    ; data_out[4] ; 7.426 ; 7.518 ; 7.941  ; 8.003  ;
; address[3]    ; data_out[5] ; 7.553 ; 7.673 ; 8.078  ; 8.198  ;
; address[3]    ; data_out[6] ; 7.467 ; 7.535 ; 7.914  ; 7.989  ;
; address[3]    ; data_out[7] ; 7.648 ; 7.748 ; 8.174  ; 8.274  ;
; address[4]    ; data_out[0] ; 4.733 ;       ;        ; 5.482  ;
; address[4]    ; data_out[1] ; 8.593 ; 9.001 ; 9.462  ; 9.874  ;
; address[4]    ; data_out[2] ; 6.654 ; 6.782 ; 7.527  ; 7.655  ;
; address[4]    ; data_out[3] ; 6.559 ; 6.654 ; 7.431  ; 7.526  ;
; address[4]    ; data_out[4] ; 6.447 ; 6.509 ; 7.319  ; 7.381  ;
; address[4]    ; data_out[5] ; 6.584 ; 6.704 ; 7.457  ; 7.577  ;
; address[4]    ; data_out[6] ; 6.123 ; 6.191 ; 6.966  ; 7.034  ;
; address[4]    ; data_out[7] ; 6.680 ; 6.780 ; 7.552  ; 7.652  ;
; address[5]    ; data_out[0] ; 5.329 ; 5.377 ; 5.340  ; 5.583  ;
; address[5]    ; data_out[1] ; 8.318 ; 8.726 ; 8.753  ; 9.163  ;
; address[5]    ; data_out[2] ; 6.379 ; 6.507 ; 6.815  ; 6.943  ;
; address[5]    ; data_out[3] ; 6.284 ; 6.379 ; 6.718  ; 6.813  ;
; address[5]    ; data_out[4] ; 6.172 ; 6.234 ; 6.617  ; 6.709  ;
; address[5]    ; data_out[5] ; 6.309 ; 6.429 ; 6.744  ; 6.864  ;
; address[5]    ; data_out[6] ; 6.145 ; 6.220 ; 6.658  ; 6.726  ;
; address[5]    ; data_out[7] ; 6.405 ; 6.505 ; 6.839  ; 6.939  ;
; address[6]    ; data_out[0] ; 6.395 ; 6.443 ; 6.921  ; 7.188  ;
; address[6]    ; data_out[1] ; 9.376 ; 9.784 ; 10.358 ; 10.768 ;
; address[6]    ; data_out[2] ; 7.437 ; 7.565 ; 8.420  ; 8.548  ;
; address[6]    ; data_out[3] ; 7.342 ; 7.437 ; 8.323  ; 8.418  ;
; address[6]    ; data_out[4] ; 7.230 ; 7.292 ; 8.222  ; 8.314  ;
; address[6]    ; data_out[5] ; 7.367 ; 7.487 ; 8.349  ; 8.469  ;
; address[6]    ; data_out[6] ; 7.203 ; 7.278 ; 8.263  ; 8.331  ;
; address[6]    ; data_out[7] ; 7.463 ; 7.563 ; 8.444  ; 8.544  ;
; address[7]    ; data_out[0] ; 5.818 ; 5.848 ; 6.164  ; 6.212  ;
; address[7]    ; data_out[1] ; 7.669 ; 8.077 ; 7.936  ; 8.348  ;
; address[7]    ; data_out[2] ; 6.097 ; 6.171 ; 6.437  ; 6.550  ;
; address[7]    ; data_out[3] ; 6.131 ; 6.207 ; 6.512  ; 6.601  ;
; address[7]    ; data_out[4] ; 6.012 ; 6.102 ; 6.427  ; 6.432  ;
; address[7]    ; data_out[5] ; 6.172 ; 6.243 ; 6.553  ; 6.637  ;
; address[7]    ; data_out[6] ; 5.932 ; 6.024 ; 6.358  ; 6.357  ;
; address[7]    ; data_out[7] ; 5.843 ; 5.914 ; 6.206  ; 6.273  ;
; port_in_00[0] ; data_out[0] ; 4.871 ;       ;        ; 5.554  ;
; port_in_00[1] ; data_out[1] ; 6.718 ; 7.063 ; 7.289  ; 7.701  ;
; port_in_00[2] ; data_out[2] ; 5.049 ; 5.158 ; 5.704  ; 5.832  ;
; port_in_00[3] ; data_out[3] ; 4.817 ; 4.892 ; 5.437  ; 5.532  ;
; port_in_00[4] ; data_out[4] ; 4.715 ; 4.784 ; 5.338  ; 5.400  ;
; port_in_00[5] ; data_out[5] ; 4.891 ; 4.947 ; 5.505  ; 5.625  ;
; port_in_00[6] ; data_out[6] ; 4.707 ; 4.782 ; 5.343  ; 5.411  ;
; port_in_00[7] ; data_out[7] ; 4.813 ; 4.926 ; 5.454  ; 5.554  ;
; port_in_01[0] ; data_out[0] ; 4.513 ;       ;        ; 5.139  ;
; port_in_01[1] ; data_out[1] ; 6.894 ; 7.239 ; 7.497  ; 7.909  ;
; port_in_01[2] ; data_out[2] ; 4.823 ; 4.932 ; 5.426  ; 5.554  ;
; port_in_01[3] ; data_out[3] ; 4.798 ; 4.873 ; 5.413  ; 5.508  ;
; port_in_01[4] ; data_out[4] ; 4.835 ; 4.904 ; 5.493  ; 5.555  ;
; port_in_01[5] ; data_out[5] ; 4.878 ; 4.934 ; 5.504  ; 5.624  ;
; port_in_01[6] ; data_out[6] ; 4.650 ; 4.725 ; 5.267  ; 5.335  ;
; port_in_01[7] ; data_out[7] ; 5.015 ; 5.128 ; 5.714  ; 5.814  ;
; port_in_02[0] ; data_out[0] ; 4.881 ; 4.945 ; 5.484  ; 5.567  ;
; port_in_02[1] ; data_out[1] ; 6.428 ;       ;        ; 7.397  ;
; port_in_02[2] ; data_out[2] ; 4.475 ;       ;        ; 5.151  ;
; port_in_02[3] ; data_out[3] ; 4.353 ;       ;        ; 5.024  ;
; port_in_02[4] ; data_out[4] ; 4.662 ;       ;        ; 5.393  ;
; port_in_02[5] ; data_out[5] ; 4.790 ;       ;        ; 5.533  ;
; port_in_02[6] ; data_out[6] ; 4.657 ;       ;        ; 5.379  ;
; port_in_02[7] ; data_out[7] ; 4.421 ;       ;        ; 5.086  ;
; port_in_03[0] ; data_out[0] ; 4.784 ; 4.848 ; 5.362  ; 5.445  ;
; port_in_03[1] ; data_out[1] ; 6.308 ;       ;        ; 7.243  ;
; port_in_03[2] ; data_out[2] ; 4.869 ;       ;        ; 5.605  ;
; port_in_03[3] ; data_out[3] ; 4.649 ;       ;        ; 5.401  ;
; port_in_03[4] ; data_out[4] ; 4.624 ;       ;        ; 5.293  ;
; port_in_03[5] ; data_out[5] ; 4.596 ;       ;        ; 5.312  ;
; port_in_03[6] ; data_out[6] ; 4.341 ;       ;        ; 4.990  ;
; port_in_03[7] ; data_out[7] ; 4.439 ;       ;        ; 5.110  ;
+---------------+-------------+-------+-------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.337 ; 5.397 ; 6.017 ; 6.077 ;
; address[0]    ; data_out[1] ; 8.443 ; 8.811 ; 9.076 ; 9.444 ;
; address[0]    ; data_out[2] ; 6.578 ; 6.682 ; 7.211 ; 7.315 ;
; address[0]    ; data_out[3] ; 6.476 ; 6.577 ; 7.110 ; 7.211 ;
; address[0]    ; data_out[4] ; 6.381 ; 6.448 ; 7.015 ; 7.082 ;
; address[0]    ; data_out[5] ; 6.509 ; 6.599 ; 7.144 ; 7.234 ;
; address[0]    ; data_out[6] ; 6.063 ; 6.137 ; 6.699 ; 6.773 ;
; address[0]    ; data_out[7] ; 6.559 ; 6.702 ; 7.194 ; 7.322 ;
; address[1]    ; data_out[0] ; 4.678 ; 4.739 ; 5.324 ; 5.375 ;
; address[1]    ; data_out[1] ; 7.364 ; 7.719 ; 8.130 ; 8.505 ;
; address[1]    ; data_out[2] ; 5.579 ; 5.714 ; 6.291 ; 6.395 ;
; address[1]    ; data_out[3] ; 5.441 ; 5.541 ; 6.190 ; 6.291 ;
; address[1]    ; data_out[4] ; 5.473 ; 5.524 ; 6.095 ; 6.162 ;
; address[1]    ; data_out[5] ; 5.433 ; 5.512 ; 6.199 ; 6.298 ;
; address[1]    ; data_out[6] ; 5.354 ; 5.424 ; 6.134 ; 6.217 ;
; address[1]    ; data_out[7] ; 5.334 ; 5.429 ; 6.079 ; 6.193 ;
; address[2]    ; data_out[0] ;       ; 6.150 ; 6.624 ;       ;
; address[2]    ; data_out[1] ; 8.995 ; 9.370 ; 9.401 ; 9.756 ;
; address[2]    ; data_out[2] ; 7.261 ; 7.354 ; 7.616 ; 7.751 ;
; address[2]    ; data_out[3] ; 7.112 ; 7.175 ; 7.478 ; 7.578 ;
; address[2]    ; data_out[4] ; 7.047 ; 7.114 ; 7.462 ; 7.529 ;
; address[2]    ; data_out[5] ; 7.064 ; 7.163 ; 7.470 ; 7.549 ;
; address[2]    ; data_out[6] ; 6.754 ; 6.828 ; 7.214 ; 7.288 ;
; address[2]    ; data_out[7] ; 6.944 ; 7.058 ; 7.371 ; 7.466 ;
; address[3]    ; data_out[0] ;       ; 6.210 ; 6.763 ;       ;
; address[3]    ; data_out[1] ; 9.055 ; 9.430 ; 9.540 ; 9.895 ;
; address[3]    ; data_out[2] ; 7.321 ; 7.414 ; 7.755 ; 7.890 ;
; address[3]    ; data_out[3] ; 7.172 ; 7.235 ; 7.617 ; 7.717 ;
; address[3]    ; data_out[4] ; 7.107 ; 7.174 ; 7.601 ; 7.668 ;
; address[3]    ; data_out[5] ; 7.124 ; 7.223 ; 7.609 ; 7.688 ;
; address[3]    ; data_out[6] ; 6.814 ; 6.888 ; 7.353 ; 7.427 ;
; address[3]    ; data_out[7] ; 7.004 ; 7.118 ; 7.510 ; 7.605 ;
; address[4]    ; data_out[0] ; 4.615 ;       ;       ; 5.348 ;
; address[4]    ; data_out[1] ; 7.727 ; 8.082 ; 8.559 ; 8.934 ;
; address[4]    ; data_out[2] ; 5.942 ; 6.077 ; 6.821 ; 6.918 ;
; address[4]    ; data_out[3] ; 5.804 ; 5.904 ; 6.676 ; 6.739 ;
; address[4]    ; data_out[4] ; 5.784 ; 5.851 ; 6.607 ; 6.674 ;
; address[4]    ; data_out[5] ; 5.796 ; 5.875 ; 6.628 ; 6.727 ;
; address[4]    ; data_out[6] ; 5.717 ; 5.787 ; 6.563 ; 6.652 ;
; address[4]    ; data_out[7] ; 5.697 ; 5.792 ; 6.508 ; 6.622 ;
; address[5]    ; data_out[0] ; 5.055 ; 5.186 ; 5.173 ; 5.210 ;
; address[5]    ; data_out[1] ; 5.555 ; 5.799 ; 5.698 ; 5.904 ;
; address[5]    ; data_out[2] ; 5.391 ; 5.499 ; 5.428 ; 5.498 ;
; address[5]    ; data_out[3] ; 5.498 ; 5.583 ; 5.495 ; 5.567 ;
; address[5]    ; data_out[4] ; 5.416 ; 5.421 ; 5.382 ; 5.466 ;
; address[5]    ; data_out[5] ; 5.538 ; 5.619 ; 5.535 ; 5.603 ;
; address[5]    ; data_out[6] ; 5.350 ; 5.351 ; 5.304 ; 5.392 ;
; address[5]    ; data_out[7] ; 5.203 ; 5.268 ; 5.219 ; 5.288 ;
; address[6]    ; data_out[0] ; 6.066 ; 6.225 ; 6.702 ; 6.739 ;
; address[6]    ; data_out[1] ; 6.594 ; 6.838 ; 7.227 ; 7.433 ;
; address[6]    ; data_out[2] ; 6.430 ; 6.538 ; 6.957 ; 7.027 ;
; address[6]    ; data_out[3] ; 6.537 ; 6.622 ; 7.024 ; 7.096 ;
; address[6]    ; data_out[4] ; 6.455 ; 6.460 ; 6.911 ; 6.995 ;
; address[6]    ; data_out[5] ; 6.577 ; 6.658 ; 7.064 ; 7.132 ;
; address[6]    ; data_out[6] ; 6.389 ; 6.390 ; 6.833 ; 6.921 ;
; address[6]    ; data_out[7] ; 6.242 ; 6.307 ; 6.748 ; 6.817 ;
; address[7]    ; data_out[0] ; 3.921 ; 5.637 ; 5.939 ; 4.195 ;
; address[7]    ; data_out[1] ; 5.632 ; 3.822 ; 3.971 ; 5.969 ;
; address[7]    ; data_out[2] ; 4.172 ; 3.972 ; 4.067 ; 4.421 ;
; address[7]    ; data_out[3] ; 4.128 ; 3.936 ; 4.036 ; 4.372 ;
; address[7]    ; data_out[4] ; 3.986 ; 3.818 ; 3.941 ; 4.213 ;
; address[7]    ; data_out[5] ; 4.171 ; 3.971 ; 4.075 ; 4.412 ;
; address[7]    ; data_out[6] ; 3.773 ; 3.654 ; 3.787 ; 4.003 ;
; address[7]    ; data_out[7] ; 3.850 ; 3.730 ; 3.872 ; 4.095 ;
; port_in_00[0] ; data_out[0] ; 4.719 ;       ;       ; 5.386 ;
; port_in_00[1] ; data_out[1] ; 6.478 ; 6.846 ; 7.076 ; 7.427 ;
; port_in_00[2] ; data_out[2] ; 4.877 ; 4.981 ; 5.521 ; 5.644 ;
; port_in_00[3] ; data_out[3] ; 4.638 ; 4.739 ; 5.279 ; 5.335 ;
; port_in_00[4] ; data_out[4] ; 4.549 ; 4.616 ; 5.165 ; 5.225 ;
; port_in_00[5] ; data_out[5] ; 4.704 ; 4.794 ; 5.344 ; 5.417 ;
; port_in_00[6] ; data_out[6] ; 4.561 ; 4.635 ; 5.186 ; 5.253 ;
; port_in_00[7] ; data_out[7] ; 4.631 ; 4.774 ; 5.296 ; 5.345 ;
; port_in_01[0] ; data_out[0] ; 4.404 ;       ;       ; 5.021 ;
; port_in_01[1] ; data_out[1] ; 6.620 ; 6.988 ; 7.247 ; 7.598 ;
; port_in_01[2] ; data_out[2] ; 4.631 ; 4.735 ; 5.224 ; 5.347 ;
; port_in_01[3] ; data_out[3] ; 4.641 ; 4.742 ; 5.277 ; 5.333 ;
; port_in_01[4] ; data_out[4] ; 4.685 ; 4.752 ; 5.334 ; 5.394 ;
; port_in_01[5] ; data_out[5] ; 4.712 ; 4.802 ; 5.362 ; 5.435 ;
; port_in_01[6] ; data_out[6] ; 4.507 ; 4.581 ; 5.115 ; 5.182 ;
; port_in_01[7] ; data_out[7] ; 4.844 ; 4.987 ; 5.564 ; 5.613 ;
; port_in_02[0] ; data_out[0] ; 4.729 ; 4.789 ; 5.323 ; 5.402 ;
; port_in_02[1] ; data_out[1] ; 6.213 ;       ;       ; 7.161 ;
; port_in_02[2] ; data_out[2] ; 4.326 ;       ;       ; 4.991 ;
; port_in_02[3] ; data_out[3] ; 4.243 ;       ;       ; 4.903 ;
; port_in_02[4] ; data_out[4] ; 4.520 ;       ;       ; 5.235 ;
; port_in_02[5] ; data_out[5] ; 4.642 ;       ;       ; 5.373 ;
; port_in_02[6] ; data_out[6] ; 4.508 ;       ;       ; 5.208 ;
; port_in_02[7] ; data_out[7] ; 4.308 ;       ;       ; 4.965 ;
; port_in_03[0] ; data_out[0] ; 4.664 ; 4.724 ; 5.236 ; 5.315 ;
; port_in_03[1] ; data_out[1] ; 6.119 ;       ;       ; 7.034 ;
; port_in_03[2] ; data_out[2] ; 4.676 ;       ;       ; 5.395 ;
; port_in_03[3] ; data_out[3] ; 4.526 ;       ;       ; 5.265 ;
; port_in_03[4] ; data_out[4] ; 4.483 ;       ;       ; 5.141 ;
; port_in_03[5] ; data_out[5] ; 4.476 ;       ;       ; 5.179 ;
; port_in_03[6] ; data_out[6] ; 4.206 ;       ;       ; 4.836 ;
; port_in_03[7] ; data_out[7] ; 4.305 ;       ;       ; 4.966 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.715  ; 0.811 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.715  ; 0.811 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35.582 ; 0.0   ; 0.0      ; 0.0     ; -2219.283           ;
;  clock           ; -35.582 ; 0.000 ; N/A      ; N/A     ; -2219.283           ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clock      ; 9.778 ; 10.516 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.364 ; 9.015  ; Rise       ; clock           ;
;  address[1] ; clock      ; 9.778 ; 10.516 ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.536 ; 9.173  ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.327 ; 10.106 ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.007 ; 8.695  ; Rise       ; clock           ;
;  address[5] ; clock      ; 6.802 ; 6.536  ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.751 ; 9.009  ; Rise       ; clock           ;
;  address[7] ; clock      ; 7.583 ; 7.846  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.004 ; 5.647  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.193 ; 4.748  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.582 ; 4.105  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.051 ; 4.555  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 5.004 ; 5.647  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.192 ; 4.696  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.111 ; 4.629  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.246 ; 4.830  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.323 ; 4.876  ; Rise       ; clock           ;
; writen      ; clock      ; 6.852 ; 7.506  ; Rise       ; clock           ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.023 ; -0.094 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.234 ; -1.920 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.001 ; -1.640 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.122 ; -1.808 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.174 ; -1.851 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.053 ; -1.761 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.023 ; -0.094 ; Rise       ; clock           ;
;  address[6] ; clock      ; -0.978 ; -1.698 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.434 ; -0.610 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.521 ; -1.076 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.729 ; -1.340 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.665 ; -1.248 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.563 ; -1.145 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.573 ; -1.131 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.521 ; -1.076 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.650 ; -1.232 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.673 ; -1.283 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.684 ; -1.275 ; Rise       ; clock           ;
; writen      ; clock      ; -1.288 ; -1.933 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_out[*]     ; clock      ; 10.426 ; 10.620 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.412  ; 7.455  ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 10.426 ; 10.620 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.884  ; 7.938  ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.195  ; 8.248  ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.555  ; 7.575  ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 8.000  ; 8.041  ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.191  ; 7.195  ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.329  ; 8.395  ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.650  ; 6.786  ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.226  ; 5.253  ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.470  ; 5.516  ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.130  ; 5.130  ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.226  ; 5.254  ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.415  ; 5.420  ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.506  ; 5.562  ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.476  ; 5.500  ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 6.650  ; 6.786  ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 6.088  ; 6.129  ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 6.088  ; 6.129  ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.506  ; 5.469  ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.496  ; 5.468  ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.702  ; 5.663  ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.503  ; 5.479  ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.770  ; 5.756  ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.471  ; 5.446  ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.500  ; 5.469  ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 6.566  ; 6.676  ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.746  ; 5.698  ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.259  ; 5.245  ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.703  ; 5.672  ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.283  ; 5.266  ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 5.713  ; 5.740  ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.253  ; 5.236  ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.566  ; 6.676  ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.678  ; 5.638  ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 6.694  ; 6.842  ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.463  ; 5.498  ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.773  ; 5.822  ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.408  ; 5.409  ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.485  ; 5.529  ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 5.480  ; 5.502  ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.400  ; 5.412  ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 5.228  ; 5.253  ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 6.694  ; 6.842  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.189 ; 3.209 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.231 ; 4.354 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.438 ; 3.513 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.591 ; 3.686 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.584 ; 3.688 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.486 ; 3.564 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.615 ; 3.712 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.856 ; 3.990 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.189 ; 3.209 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.009 ; 3.065 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.135 ; 3.154 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.266 ; 3.293 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.009 ; 3.065 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.135 ; 3.155 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.167 ; 3.243 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.284 ; 3.328 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.269 ; 3.299 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 4.058 ; 4.232 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.170 ; 3.218 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.526 ; 3.650 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.196 ; 3.243 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.205 ; 3.254 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.291 ; 3.360 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.187 ; 3.247 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.339 ; 3.434 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.170 ; 3.218 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.183 ; 3.236 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 3.061 ; 3.105 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.327 ; 3.384 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.064 ; 3.110 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.316 ; 3.385 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.081 ; 3.127 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.400 ; 3.442 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.061 ; 3.105 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.010 ; 4.157 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 3.280 ; 3.346 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 3.131 ; 3.149 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 3.252 ; 3.291 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 3.426 ; 3.485 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 3.156 ; 3.232 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 3.272 ; 3.305 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 3.265 ; 3.296 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 3.214 ; 3.235 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 3.131 ; 3.149 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 4.091 ; 4.277 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.322  ; 9.340  ; 9.918  ; 9.938  ;
; address[0]    ; data_out[1] ; 14.981 ; 15.171 ; 15.532 ; 15.693 ;
; address[0]    ; data_out[2] ; 11.707 ; 11.699 ; 12.230 ; 12.220 ;
; address[0]    ; data_out[3] ; 11.501 ; 11.469 ; 12.025 ; 11.993 ;
; address[0]    ; data_out[4] ; 11.292 ; 11.223 ; 11.816 ; 11.747 ;
; address[0]    ; data_out[5] ; 11.533 ; 11.541 ; 12.077 ; 12.065 ;
; address[0]    ; data_out[6] ; 10.694 ; 10.646 ; 11.231 ; 11.180 ;
; address[0]    ; data_out[7] ; 11.735 ; 11.701 ; 12.257 ; 12.223 ;
; address[1]    ; data_out[0] ; 8.650  ; 8.670  ; 9.141  ; 9.161  ;
; address[1]    ; data_out[1] ; 13.655 ; 13.835 ; 14.098 ; 14.288 ;
; address[1]    ; data_out[2] ; 10.369 ; 10.361 ; 10.820 ; 10.812 ;
; address[1]    ; data_out[3] ; 10.111 ; 10.074 ; 10.588 ; 10.556 ;
; address[1]    ; data_out[4] ; 9.903  ; 9.843  ; 10.389 ; 10.385 ;
; address[1]    ; data_out[5] ; 10.177 ; 10.151 ; 10.622 ; 10.630 ;
; address[1]    ; data_out[6] ; 9.992  ; 9.941  ; 10.417 ; 10.375 ;
; address[1]    ; data_out[7] ; 10.341 ; 10.307 ; 10.828 ; 10.794 ;
; address[2]    ; data_out[0] ;        ; 10.710 ; 11.172 ;        ;
; address[2]    ; data_out[1] ; 16.356 ; 16.536 ; 16.748 ; 16.938 ;
; address[2]    ; data_out[2] ; 13.070 ; 13.062 ; 13.470 ; 13.462 ;
; address[2]    ; data_out[3] ; 12.846 ; 12.814 ; 13.238 ; 13.206 ;
; address[2]    ; data_out[4] ; 12.637 ; 12.589 ; 13.035 ; 12.963 ;
; address[2]    ; data_out[5] ; 12.878 ; 12.886 ; 13.284 ; 13.280 ;
; address[2]    ; data_out[6] ; 12.693 ; 12.642 ; 13.067 ; 13.025 ;
; address[2]    ; data_out[7] ; 13.080 ; 13.046 ; 13.478 ; 13.444 ;
; address[3]    ; data_out[0] ;        ; 10.666 ; 11.261 ;        ;
; address[3]    ; data_out[1] ; 16.312 ; 16.492 ; 16.837 ; 17.027 ;
; address[3]    ; data_out[2] ; 13.026 ; 13.018 ; 13.559 ; 13.551 ;
; address[3]    ; data_out[3] ; 12.802 ; 12.770 ; 13.327 ; 13.295 ;
; address[3]    ; data_out[4] ; 12.593 ; 12.545 ; 13.124 ; 13.052 ;
; address[3]    ; data_out[5] ; 12.834 ; 12.842 ; 13.373 ; 13.369 ;
; address[3]    ; data_out[6] ; 12.649 ; 12.598 ; 13.156 ; 13.114 ;
; address[3]    ; data_out[7] ; 13.036 ; 13.002 ; 13.567 ; 13.533 ;
; address[4]    ; data_out[0] ; 8.045  ;        ;        ; 8.555  ;
; address[4]    ; data_out[1] ; 14.890 ; 15.051 ; 15.472 ; 15.662 ;
; address[4]    ; data_out[2] ; 11.588 ; 11.578 ; 12.198 ; 12.190 ;
; address[4]    ; data_out[3] ; 11.383 ; 11.351 ; 11.992 ; 11.960 ;
; address[4]    ; data_out[4] ; 11.174 ; 11.105 ; 11.783 ; 11.714 ;
; address[4]    ; data_out[5] ; 11.435 ; 11.423 ; 12.024 ; 12.032 ;
; address[4]    ; data_out[6] ; 10.589 ; 10.538 ; 11.185 ; 11.137 ;
; address[4]    ; data_out[7] ; 11.615 ; 11.581 ; 12.226 ; 12.192 ;
; address[5]    ; data_out[0] ; 8.753  ; 8.622  ; 8.580  ; 8.785  ;
; address[5]    ; data_out[1] ; 14.329 ; 14.519 ; 14.431 ; 14.611 ;
; address[5]    ; data_out[2] ; 11.051 ; 11.043 ; 11.145 ; 11.137 ;
; address[5]    ; data_out[3] ; 10.819 ; 10.787 ; 10.921 ; 10.889 ;
; address[5]    ; data_out[4] ; 10.616 ; 10.544 ; 10.712 ; 10.664 ;
; address[5]    ; data_out[5] ; 10.865 ; 10.861 ; 10.953 ; 10.961 ;
; address[5]    ; data_out[6] ; 10.648 ; 10.606 ; 10.768 ; 10.717 ;
; address[5]    ; data_out[7] ; 11.059 ; 11.025 ; 11.155 ; 11.121 ;
; address[6]    ; data_out[0] ; 10.834 ; 10.571 ; 11.053 ; 11.394 ;
; address[6]    ; data_out[1] ; 16.410 ; 16.600 ; 17.040 ; 17.220 ;
; address[6]    ; data_out[2] ; 13.132 ; 13.124 ; 13.754 ; 13.746 ;
; address[6]    ; data_out[3] ; 12.900 ; 12.868 ; 13.530 ; 13.498 ;
; address[6]    ; data_out[4] ; 12.697 ; 12.625 ; 13.321 ; 13.273 ;
; address[6]    ; data_out[5] ; 12.946 ; 12.942 ; 13.562 ; 13.570 ;
; address[6]    ; data_out[6] ; 12.729 ; 12.687 ; 13.377 ; 13.326 ;
; address[6]    ; data_out[7] ; 13.140 ; 13.106 ; 13.764 ; 13.730 ;
; address[7]    ; data_out[0] ; 9.627  ; 9.591  ; 9.674  ; 9.666  ;
; address[7]    ; data_out[1] ; 13.037 ; 13.198 ; 13.068 ; 13.258 ;
; address[7]    ; data_out[2] ; 10.181 ; 10.130 ; 10.269 ; 10.283 ;
; address[7]    ; data_out[3] ; 10.189 ; 10.131 ; 10.339 ; 10.310 ;
; address[7]    ; data_out[4] ; 9.965  ; 9.962  ; 10.171 ; 10.028 ;
; address[7]    ; data_out[5] ; 10.248 ; 10.178 ; 10.400 ; 10.359 ;
; address[7]    ; data_out[6] ; 9.876  ; 9.888  ; 10.039 ; 9.899  ;
; address[7]    ; data_out[7] ; 9.762  ; 9.728  ; 9.866  ; 9.809  ;
; port_in_00[0] ; data_out[0] ; 8.362  ;        ;        ; 8.765  ;
; port_in_00[1] ; data_out[1] ; 11.627 ; 11.701 ; 12.005 ; 12.195 ;
; port_in_00[2] ; data_out[2] ; 8.763  ; 8.720  ; 9.281  ; 9.273  ;
; port_in_00[3] ; data_out[3] ; 8.368  ; 8.293  ; 8.854  ; 8.822  ;
; port_in_00[4] ; data_out[4] ; 8.158  ; 8.098  ; 8.657  ; 8.588  ;
; port_in_00[5] ; data_out[5] ; 8.473  ; 8.360  ; 8.924  ; 8.932  ;
; port_in_00[6] ; data_out[6] ; 8.140  ; 8.098  ; 8.607  ; 8.556  ;
; port_in_00[7] ; data_out[7] ; 8.396  ; 8.376  ; 8.884  ; 8.850  ;
; port_in_01[0] ; data_out[0] ; 7.710  ;        ;        ; 8.098  ;
; port_in_01[1] ; data_out[1] ; 11.931 ; 12.005 ; 12.366 ; 12.556 ;
; port_in_01[2] ; data_out[2] ; 8.406  ; 8.363  ; 8.873  ; 8.865  ;
; port_in_01[3] ; data_out[3] ; 8.356  ; 8.281  ; 8.787  ; 8.755  ;
; port_in_01[4] ; data_out[4] ; 8.330  ; 8.270  ; 8.830  ; 8.761  ;
; port_in_01[5] ; data_out[5] ; 8.474  ; 8.361  ; 8.909  ; 8.917  ;
; port_in_01[6] ; data_out[6] ; 8.040  ; 7.998  ; 8.467  ; 8.416  ;
; port_in_01[7] ; data_out[7] ; 8.773  ; 8.753  ; 9.295  ; 9.261  ;
; port_in_02[0] ; data_out[0] ; 8.399  ; 8.384  ; 8.838  ; 8.858  ;
; port_in_02[1] ; data_out[1] ; 11.092 ;        ;        ; 11.670 ;
; port_in_02[2] ; data_out[2] ; 7.740  ;        ;        ; 8.112  ;
; port_in_02[3] ; data_out[3] ; 7.526  ;        ;        ; 7.902  ;
; port_in_02[4] ; data_out[4] ; 8.077  ;        ;        ; 8.530  ;
; port_in_02[5] ; data_out[5] ; 8.264  ;        ;        ; 8.706  ;
; port_in_02[6] ; data_out[6] ; 8.013  ;        ;        ; 8.488  ;
; port_in_02[7] ; data_out[7] ; 7.698  ;        ;        ; 8.052  ;
; port_in_03[0] ; data_out[0] ; 8.216  ; 8.201  ; 8.631  ; 8.651  ;
; port_in_03[1] ; data_out[1] ; 10.868 ;        ;        ; 11.386 ;
; port_in_03[2] ; data_out[2] ; 8.458  ;        ;        ; 8.891  ;
; port_in_03[3] ; data_out[3] ; 7.997  ;        ;        ; 8.456  ;
; port_in_03[4] ; data_out[4] ; 7.986  ;        ;        ; 8.368  ;
; port_in_03[5] ; data_out[5] ; 7.951  ;        ;        ; 8.343  ;
; port_in_03[6] ; data_out[6] ; 7.451  ;        ;        ; 7.848  ;
; port_in_03[7] ; data_out[7] ; 7.697  ;        ;        ; 8.073  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.337 ; 5.397 ; 6.017 ; 6.077 ;
; address[0]    ; data_out[1] ; 8.443 ; 8.811 ; 9.076 ; 9.444 ;
; address[0]    ; data_out[2] ; 6.578 ; 6.682 ; 7.211 ; 7.315 ;
; address[0]    ; data_out[3] ; 6.476 ; 6.577 ; 7.110 ; 7.211 ;
; address[0]    ; data_out[4] ; 6.381 ; 6.448 ; 7.015 ; 7.082 ;
; address[0]    ; data_out[5] ; 6.509 ; 6.599 ; 7.144 ; 7.234 ;
; address[0]    ; data_out[6] ; 6.063 ; 6.137 ; 6.699 ; 6.773 ;
; address[0]    ; data_out[7] ; 6.559 ; 6.702 ; 7.194 ; 7.322 ;
; address[1]    ; data_out[0] ; 4.678 ; 4.739 ; 5.324 ; 5.375 ;
; address[1]    ; data_out[1] ; 7.364 ; 7.719 ; 8.130 ; 8.505 ;
; address[1]    ; data_out[2] ; 5.579 ; 5.714 ; 6.291 ; 6.395 ;
; address[1]    ; data_out[3] ; 5.441 ; 5.541 ; 6.190 ; 6.291 ;
; address[1]    ; data_out[4] ; 5.473 ; 5.524 ; 6.095 ; 6.162 ;
; address[1]    ; data_out[5] ; 5.433 ; 5.512 ; 6.199 ; 6.298 ;
; address[1]    ; data_out[6] ; 5.354 ; 5.424 ; 6.134 ; 6.217 ;
; address[1]    ; data_out[7] ; 5.334 ; 5.429 ; 6.079 ; 6.193 ;
; address[2]    ; data_out[0] ;       ; 6.150 ; 6.624 ;       ;
; address[2]    ; data_out[1] ; 8.995 ; 9.370 ; 9.401 ; 9.756 ;
; address[2]    ; data_out[2] ; 7.261 ; 7.354 ; 7.616 ; 7.751 ;
; address[2]    ; data_out[3] ; 7.112 ; 7.175 ; 7.478 ; 7.578 ;
; address[2]    ; data_out[4] ; 7.047 ; 7.114 ; 7.462 ; 7.529 ;
; address[2]    ; data_out[5] ; 7.064 ; 7.163 ; 7.470 ; 7.549 ;
; address[2]    ; data_out[6] ; 6.754 ; 6.828 ; 7.214 ; 7.288 ;
; address[2]    ; data_out[7] ; 6.944 ; 7.058 ; 7.371 ; 7.466 ;
; address[3]    ; data_out[0] ;       ; 6.210 ; 6.763 ;       ;
; address[3]    ; data_out[1] ; 9.055 ; 9.430 ; 9.540 ; 9.895 ;
; address[3]    ; data_out[2] ; 7.321 ; 7.414 ; 7.755 ; 7.890 ;
; address[3]    ; data_out[3] ; 7.172 ; 7.235 ; 7.617 ; 7.717 ;
; address[3]    ; data_out[4] ; 7.107 ; 7.174 ; 7.601 ; 7.668 ;
; address[3]    ; data_out[5] ; 7.124 ; 7.223 ; 7.609 ; 7.688 ;
; address[3]    ; data_out[6] ; 6.814 ; 6.888 ; 7.353 ; 7.427 ;
; address[3]    ; data_out[7] ; 7.004 ; 7.118 ; 7.510 ; 7.605 ;
; address[4]    ; data_out[0] ; 4.615 ;       ;       ; 5.348 ;
; address[4]    ; data_out[1] ; 7.727 ; 8.082 ; 8.559 ; 8.934 ;
; address[4]    ; data_out[2] ; 5.942 ; 6.077 ; 6.821 ; 6.918 ;
; address[4]    ; data_out[3] ; 5.804 ; 5.904 ; 6.676 ; 6.739 ;
; address[4]    ; data_out[4] ; 5.784 ; 5.851 ; 6.607 ; 6.674 ;
; address[4]    ; data_out[5] ; 5.796 ; 5.875 ; 6.628 ; 6.727 ;
; address[4]    ; data_out[6] ; 5.717 ; 5.787 ; 6.563 ; 6.652 ;
; address[4]    ; data_out[7] ; 5.697 ; 5.792 ; 6.508 ; 6.622 ;
; address[5]    ; data_out[0] ; 5.055 ; 5.186 ; 5.173 ; 5.210 ;
; address[5]    ; data_out[1] ; 5.555 ; 5.799 ; 5.698 ; 5.904 ;
; address[5]    ; data_out[2] ; 5.391 ; 5.499 ; 5.428 ; 5.498 ;
; address[5]    ; data_out[3] ; 5.498 ; 5.583 ; 5.495 ; 5.567 ;
; address[5]    ; data_out[4] ; 5.416 ; 5.421 ; 5.382 ; 5.466 ;
; address[5]    ; data_out[5] ; 5.538 ; 5.619 ; 5.535 ; 5.603 ;
; address[5]    ; data_out[6] ; 5.350 ; 5.351 ; 5.304 ; 5.392 ;
; address[5]    ; data_out[7] ; 5.203 ; 5.268 ; 5.219 ; 5.288 ;
; address[6]    ; data_out[0] ; 6.066 ; 6.225 ; 6.702 ; 6.739 ;
; address[6]    ; data_out[1] ; 6.594 ; 6.838 ; 7.227 ; 7.433 ;
; address[6]    ; data_out[2] ; 6.430 ; 6.538 ; 6.957 ; 7.027 ;
; address[6]    ; data_out[3] ; 6.537 ; 6.622 ; 7.024 ; 7.096 ;
; address[6]    ; data_out[4] ; 6.455 ; 6.460 ; 6.911 ; 6.995 ;
; address[6]    ; data_out[5] ; 6.577 ; 6.658 ; 7.064 ; 7.132 ;
; address[6]    ; data_out[6] ; 6.389 ; 6.390 ; 6.833 ; 6.921 ;
; address[6]    ; data_out[7] ; 6.242 ; 6.307 ; 6.748 ; 6.817 ;
; address[7]    ; data_out[0] ; 3.921 ; 5.637 ; 5.939 ; 4.195 ;
; address[7]    ; data_out[1] ; 5.632 ; 3.822 ; 3.971 ; 5.969 ;
; address[7]    ; data_out[2] ; 4.172 ; 3.972 ; 4.067 ; 4.421 ;
; address[7]    ; data_out[3] ; 4.128 ; 3.936 ; 4.036 ; 4.372 ;
; address[7]    ; data_out[4] ; 3.986 ; 3.818 ; 3.941 ; 4.213 ;
; address[7]    ; data_out[5] ; 4.171 ; 3.971 ; 4.075 ; 4.412 ;
; address[7]    ; data_out[6] ; 3.773 ; 3.654 ; 3.787 ; 4.003 ;
; address[7]    ; data_out[7] ; 3.850 ; 3.730 ; 3.872 ; 4.095 ;
; port_in_00[0] ; data_out[0] ; 4.719 ;       ;       ; 5.386 ;
; port_in_00[1] ; data_out[1] ; 6.478 ; 6.846 ; 7.076 ; 7.427 ;
; port_in_00[2] ; data_out[2] ; 4.877 ; 4.981 ; 5.521 ; 5.644 ;
; port_in_00[3] ; data_out[3] ; 4.638 ; 4.739 ; 5.279 ; 5.335 ;
; port_in_00[4] ; data_out[4] ; 4.549 ; 4.616 ; 5.165 ; 5.225 ;
; port_in_00[5] ; data_out[5] ; 4.704 ; 4.794 ; 5.344 ; 5.417 ;
; port_in_00[6] ; data_out[6] ; 4.561 ; 4.635 ; 5.186 ; 5.253 ;
; port_in_00[7] ; data_out[7] ; 4.631 ; 4.774 ; 5.296 ; 5.345 ;
; port_in_01[0] ; data_out[0] ; 4.404 ;       ;       ; 5.021 ;
; port_in_01[1] ; data_out[1] ; 6.620 ; 6.988 ; 7.247 ; 7.598 ;
; port_in_01[2] ; data_out[2] ; 4.631 ; 4.735 ; 5.224 ; 5.347 ;
; port_in_01[3] ; data_out[3] ; 4.641 ; 4.742 ; 5.277 ; 5.333 ;
; port_in_01[4] ; data_out[4] ; 4.685 ; 4.752 ; 5.334 ; 5.394 ;
; port_in_01[5] ; data_out[5] ; 4.712 ; 4.802 ; 5.362 ; 5.435 ;
; port_in_01[6] ; data_out[6] ; 4.507 ; 4.581 ; 5.115 ; 5.182 ;
; port_in_01[7] ; data_out[7] ; 4.844 ; 4.987 ; 5.564 ; 5.613 ;
; port_in_02[0] ; data_out[0] ; 4.729 ; 4.789 ; 5.323 ; 5.402 ;
; port_in_02[1] ; data_out[1] ; 6.213 ;       ;       ; 7.161 ;
; port_in_02[2] ; data_out[2] ; 4.326 ;       ;       ; 4.991 ;
; port_in_02[3] ; data_out[3] ; 4.243 ;       ;       ; 4.903 ;
; port_in_02[4] ; data_out[4] ; 4.520 ;       ;       ; 5.235 ;
; port_in_02[5] ; data_out[5] ; 4.642 ;       ;       ; 5.373 ;
; port_in_02[6] ; data_out[6] ; 4.508 ;       ;       ; 5.208 ;
; port_in_02[7] ; data_out[7] ; 4.308 ;       ;       ; 4.965 ;
; port_in_03[0] ; data_out[0] ; 4.664 ; 4.724 ; 5.236 ; 5.315 ;
; port_in_03[1] ; data_out[1] ; 6.119 ;       ;       ; 7.034 ;
; port_in_03[2] ; data_out[2] ; 4.676 ;       ;       ; 5.395 ;
; port_in_03[3] ; data_out[3] ; 4.526 ;       ;       ; 5.265 ;
; port_in_03[4] ; data_out[4] ; 4.483 ;       ;       ; 5.141 ;
; port_in_03[5] ; data_out[5] ; 4.476 ;       ;       ; 5.179 ;
; port_in_03[6] ; data_out[6] ; 4.206 ;       ;       ; 4.836 ;
; port_in_03[7] ; data_out[7] ; 4.305 ;       ;       ; 4.966 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; port_out_02[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_03[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_02[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; port_out_02[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_03[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_03[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 50    ; 50    ;
; Unconstrained Input Port Paths  ; 21053 ; 21053 ;
; Unconstrained Output Ports      ; 40    ; 40    ;
; Unconstrained Output Port Paths ; 143   ; 143   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Nov 03 10:05:04 2022
Info: Command: quartus_sta memory -c memory
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.715             -35.582 clock 
Info (332146): Worst-case hold slack is 1.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.531               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2098.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.099             -31.255 clock 
Info (332146): Worst-case hold slack is 1.390
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.390               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2098.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.364             -17.937 clock 
Info (332146): Worst-case hold slack is 0.811
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.811               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2219.283 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4649 megabytes
    Info: Processing ended: Thu Nov 03 10:05:07 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


