

#Â SistemasÂ DigitaisÂ EmbarcadosRepositÃ³rioÂ comÂ projetosÂ daÂ disciplinaÂ deÂ **SistemasÂ DigitaisÂ Embarcados**,Â implementadosÂ emÂ **VerilogÂ (HDL)**Â comÂ fluxosÂ deÂ simulaÃ§Ã£oÂ eÂ sÃ­nteseÂ paraÂ FPGA.##Â ğŸ“‹Â ConteÃºdoÂ doÂ repositÃ³rio###Â Projetos-Â **projeto0/**Â â€”Â EscalaÂ deÂ PixelÂ (RTL)Â Â -Â EscalonadorÂ deÂ pixelÂ paraÂ processamentoÂ deÂ imagem.Â Â -Â Fluxo:Â YosysÂ +Â nextpnrÂ /Â Quartus.Â Â -Â Alvo:Â TangÂ NanoÂ /Â Cyclone.Â Â -Â [VejaÂ readme](projeto0/readme.md)-Â **projeto1/**Â â€”Â ContadorÂ U/DÂ (RTL)Â Â -Â ContadorÂ bidirecionalÂ 16Â bitsÂ comÂ detecÃ§Ã£oÂ deÂ overflow/underflow.Â Â -Â Entradas:Â UÂ (incrementa),Â DÂ (decrementa).Â Â -Â SaÃ­da:Â CÂ (16Â bits,Â valorÂ doÂ contador).Â Â -Â ImplementaÃ§Ã£o:Â datapathÂ +Â controlÂ unitÂ (FSM).Â Â -Â [VejaÂ readme](projeto1/readme.md)-Â **projeto2/**Â â€”Â MÃ¡quinaÂ deÂ DocesÂ (RTL)Â Â -Â SistemaÂ gerenciadorÂ deÂ moedasÂ eÂ dispensaÂ deÂ doces.Â Â -Â Entradas:Â C1C0Â (tipoÂ deÂ moeda),Â SÂ (botÃ£oÂ deÂ solicitaÃ§Ã£o).Â Â -Â SaÃ­das:Â DÂ (acumuladorÂ 12Â bits),Â RÂ (pulsoÂ deÂ liberaÃ§Ã£o).Â Â -Â LÃ³gica:Â somaÂ moedas,Â autorizaÂ vendaÂ quandoÂ saldoÂ â‰¥Â 80Â¢.Â Â -Â [VejaÂ readme](projeto2/readme.md)-Â **PerceptronEmbarcado/**Â â€”Â PerceptronÂ (RTL)Â Â -Â ImplementaÃ§Ã£oÂ deÂ redeÂ neuralÂ perceptronÂ emÂ hardware.Â Â -Â Fluxo:Â Quartus.Â Â -Â [VejaÂ readme](PerceptronEmbarcado/readme.md)##Â ğŸš€Â ComoÂ comeÃ§ar###Â SimularÂ umÂ projetoÂ (ModelSimÂ /Â Questa)1.Â NavegueÂ atÃ©Â aÂ pastaÂ doÂ projetoÂ (ex.:Â `projeto1/`).2.Â Compile:Â Â Â ````bashÂ Â Â vlogÂ src/*.vÂ test/*.v
Simule:

vsimÂ work.test_system
(Opcional) Use scripts TCL para adicionar waveforms:

doÂ sim/run_System.tcl
Sintetizar para FPGA
Projeto 0 (Makefile + Yosys/nextpnr):


cdÂ projeto0makeÂ Â Â Â Â Â Â Â Â Â Â Â Â Â #Â geraÂ bitstreammakeÂ loadÂ Â Â Â Â Â Â Â Â #Â programaÂ aÂ placamakeÂ cleanÂ Â Â Â Â Â Â Â #Â limpaÂ builds
Projeto 1 e 2 (Quartus):

Abra arquivo .qpf em Quartus Prime.
Compile e programe via Quartus Programmer.
ğŸ”§ Requisitos
SimulaÃ§Ã£o:

ModelSim / Questa / Vivado Simulator / iverilog + gtkwave
SÃ­ntese:

Projeto 0: Yosys, nextpnr, gowin_pack, openFPGALoader (fluxo aberto) OU Quartus Prime
Projeto 1-2: Quartus Prime
PerceptronEmbarcado: Quartus Prime
Hardware (opcional):

Tang Nano 1K / Tang Nano 4K (Gowin FPGA)
Intel Cyclone / Altera (Quartus)
ğŸ“š Estrutura comum dos projetos

projetoX/â”œâ”€â”€Â src/Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â #Â FontesÂ Verilogâ”‚Â Â Â â”œâ”€â”€Â *.vÂ Â Â Â Â Â Â Â Â Â Â Â Â #Â MÃ³dulosÂ principaisâ”‚Â Â Â â””â”€â”€Â ...â”œâ”€â”€Â test/Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â #Â Testbenchesâ”‚Â Â Â â”œâ”€â”€Â test_*.vÂ Â Â Â Â Â Â Â #Â TestbenchesÂ paraÂ simulaÃ§Ã£oâ”‚Â Â Â â””â”€â”€Â ...â”œâ”€â”€Â sim/Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â #Â ScriptsÂ deÂ simulaÃ§Ã£oâ”‚Â Â Â â”œâ”€â”€Â *.tclÂ Â Â Â Â Â Â Â Â Â Â #Â ScriptsÂ paraÂ ModelSim/Questaâ”‚Â Â Â â””â”€â”€Â *.vcdÂ Â Â Â Â Â Â Â Â Â Â #Â WaveformsÂ (saÃ­dasÂ deÂ simulaÃ§Ã£o)â”œâ”€â”€Â output_files/Â Â Â Â Â Â Â #Â SaÃ­dasÂ deÂ sÃ­nteseÂ (bitstream,Â `.sof`,Â `.fs`)â”œâ”€â”€Â db/Â /Â incremental_db/Â Â #Â DiretÃ³riosÂ deÂ buildÂ (ignorar)â”œâ”€â”€Â makefileÂ Â Â Â Â Â Â Â Â Â Â Â #Â ScriptÂ deÂ buildÂ (seÂ aplicÃ¡vel)â”œâ”€â”€Â *.cstÂ /Â *.lpfÂ /Â *.pcfÂ Â #Â ConstraintsÂ (pinos)â”œâ”€â”€Â *.qpfÂ /Â *.qsfÂ Â Â Â Â Â Â #Â ProjetoÂ QuartusÂ (seÂ aplicÃ¡vel)â””â”€â”€Â readme.mdÂ Â Â Â Â Â Â Â Â Â Â #Â DocumentaÃ§Ã£oÂ especÃ­ficaÂ doÂ projeto
âš ï¸ Dicas importantes
Alta impedÃ¢ncia (z) em sinais: verifique se a porta estÃ¡ conectada no mÃ³dulo superior (ex.: top_system.c_out).
BotÃµes nÃ£o reagem: inspecione se a FSM detecta borda corretamente (u && !u_prev).
Debounce: a detecÃ§Ã£o de borda nÃ£o Ã© debounce; para aplicaÃ§Ãµes reais, implemente filtro temporal.
nextpnr com himbaechel: remova --cst do NEXTPNR_FLAGS se nÃ£o suportado.
Erros de compilaÃ§Ã£o: verifique sintaxe Verilog, nomes de mÃ³dulos/portas e que testbenches referenciam instÃ¢ncias corretas (uut, nÃ£o dut).
ğŸ“– DocumentaÃ§Ã£o
Cada projeto tem seu prÃ³prio readme.md com detalhes especÃ­ficos.
Para fluxo de sÃ­ntese detalhado, veja projeto0/readme.md.
Para simular e depurar, veja projeto1/readme.md (referÃªncia de boas prÃ¡ticas).
ğŸ“„ LicenÃ§a
Todos os projetos neste repositÃ³rio sÃ£o licenciados sob a MIT License.




# Sistemas Digitais Embarcados

Este repositÃ³rio reÃºne projetos desenvolvidos na disciplina de **Sistemas Digitais Embarcados**, utilizando **Verilog (HDL)** para simulaÃ§Ã£o e sÃ­ntese em FPGA.

## Projetos incluÃ­dos

- **projeto0/** â€” Escala de Pixel (RTL)
  - Escalonador de pixel para processamento de imagem.
  - Fluxo: Yosys + nextpnr ou Quartus.
  - Alvo: Tang Nano / Cyclone.

- **projeto1/** â€” Contador U/D (RTL)
  - Contador bidirecional de 16 bits com detecÃ§Ã£o de overflow/underflow.
  - Entradas: U (incrementa), D (decrementa).
  - SaÃ­da: C (16 bits).
  - ImplementaÃ§Ã£o: datapath + unidade de controle (FSM).

- **projeto2/** â€” MÃ¡quina de Doces (RTL)
  - Sistema gerenciador de moedas e dispensa de doces.
  - Entradas: C1C0 (tipo de moeda), S (botÃ£o de solicitaÃ§Ã£o).
  - SaÃ­das: D (acumulador 12 bits), R (pulso de liberaÃ§Ã£o).
  - LÃ³gica: soma moedas, autoriza venda quando saldo â‰¥ 80Â¢.

- **PerceptronEmbarcado/** â€” Perceptron (RTL)
  - ImplementaÃ§Ã£o de rede neural perceptron em hardware.
  - Fluxo: Quartus.

## Como simular

1. Entre na pasta do projeto desejado.
2. Compile os arquivos fonte e testbench:
   ```bash
   vlog src/*.v test/*.v
   ```
3. Execute o testbench:
   ```bash
   vsim work.test_system
   ```
4. (Opcional) Use scripts TCL para adicionar sinais ao waveform:
   ```bash
   do sim/run_System.tcl
   ```

## Como sintetizar

- **Projeto 0 (Makefile + Yosys/nextpnr):**
  ```bash
  cd projeto0
  make              # gera bitstream
  make load         # programa a placa
  make clean        # limpa builds
  ```
  > AtenÃ§Ã£o: Se usar `nextpnr-himbaechel`, remova a opÃ§Ã£o `--cst` do Makefile.

- **Projetos com Quartus:**
  - Abra o projeto `.qpf` no Quartus Prime.
  - Compile e programe via Quartus Programmer.

## Estrutura tÃ­pica dos projetos

```
projetoX/
â”œâ”€â”€ src/                 # Fontes Verilog
â”œâ”€â”€ test/                # Testbenches
â”œâ”€â”€ sim/                 # Scripts de simulaÃ§Ã£o
â”œâ”€â”€ output_files/        # SaÃ­das de sÃ­ntese
â”œâ”€â”€ db/ / incremental_db/  # DiretÃ³rios de build (ignorar)
â”œâ”€â”€ makefile             # Script de build (se aplicÃ¡vel)
â”œâ”€â”€ *.cst / *.lpf / *.pcf  # Constraints (pinos)
â”œâ”€â”€ *.qpf / *.qsf        # Projeto Quartus (se aplicÃ¡vel)
â””â”€â”€ readme.md            # DocumentaÃ§Ã£o especÃ­fica do projeto
```

## Dicas rÃ¡pidas

- Sinais em alta impedÃ¢ncia (`z`): verifique se a porta estÃ¡ conectada no mÃ³dulo superior.
- BotÃµes: a detecÃ§Ã£o de borda (`u && !u_prev`) **nÃ£o Ã© debounce**; para hardware real, implemente filtro temporal.
- Erros de compilaÃ§Ã£o: revise nomes de instÃ¢ncias e conexÃµes entre mÃ³dulos.
- Para dÃºvidas sobre fluxo, consulte o readme especÃ­fico de cada projeto.

## LicenÃ§a

Este repositÃ³rio estÃ¡ licenciado sob a **MIT License**:

