Fitter report for filter_sobel
Thu Jun 03 01:22:03 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Jun 03 01:22:03 2021       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; filter_sobel                                ;
; Top-level Entity Name           ; image_proc_top_design                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 673 / 41,910 ( 2 % )                        ;
; Total registers                 ; 1150                                        ;
; Total pins                      ; 46 / 499 ( 9 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 30,672 / 5,662,720 ( < 1 % )                ;
; Total RAM Blocks                ; 6 / 553 ( 1 % )                             ;
; Total DSP Blocks                ; 33 / 112 ( 29 % )                           ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.2%      ;
;     Processor 3            ;   4.4%      ;
;     Processor 4            ;   4.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                               ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                            ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; i_clk~inputCLKENA0                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                             ;                  ;                       ;
; i_reset_n~inputCLKENA0                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                             ;                  ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|r_sum_of_squares[0][0]                                                                                             ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[3]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[4]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[5]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[6]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[7]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[8]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[9]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[10]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[11]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[12]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[13]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[14]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[15]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[16]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[17]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_remainder[0]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|r_sum_of_squares[1][0]                                                                                             ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[3]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[4]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[5]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[6]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[7]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[8]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[9]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[10]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[11]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[12]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[13]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[14]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[15]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[16]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[17]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_remainder[0]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|r_sum_of_squares[2][0]                                                                                             ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[3]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[4]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[5]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[6]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[7]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[8]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[9]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[10]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[11]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[12]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[13]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[14]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[15]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[16]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[17]                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_remainder[0]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]                                            ; RESULTA          ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[4][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_3          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_4          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[2][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[6][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; BX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][0][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][0]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][1]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][3]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][4]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][5]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_adder_connect[3][0]                         ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_2          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][0][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][1][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][0]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][1]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][2]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_1          ; Q                ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[2][2][7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[0]                              ; AX               ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[0]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[0]~DUPLICATE                  ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[5]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[5]~DUPLICATE                  ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[8]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[8]~DUPLICATE                  ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[10]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[10]~DUPLICATE                 ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[13]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[13]~DUPLICATE                 ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[16]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[16]~DUPLICATE                 ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[0]~DUPLICATE                     ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[3]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[3]~DUPLICATE                     ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[4]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[4]~DUPLICATE                     ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[9]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[9]~DUPLICATE                     ;                  ;                       ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_IDLE                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_IDLE~DUPLICATE                  ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_bit_counter[2]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_bit_counter[2]~DUPLICATE                            ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[2]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[2]~DUPLICATE                            ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[4]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[4]~DUPLICATE                            ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[5]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[5]~DUPLICATE                            ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_DONE                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_DONE~DUPLICATE                     ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_END_SIGNAL_3              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_END_SIGNAL_3~DUPLICATE             ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_IDLE                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_IDLE~DUPLICATE                     ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_TX_BIT_2                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_TX_BIT_2~DUPLICATE                 ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_END_SIGNAL_4                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_END_SIGNAL_4~DUPLICATE                    ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_IDLE                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_IDLE~DUPLICATE                            ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_SELECT_BYTE                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_SELECT_BYTE~DUPLICATE                     ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_1                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_1~DUPLICATE                        ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_2                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_2~DUPLICATE                        ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_3                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_3~DUPLICATE                        ;                  ;                       ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_4                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_4~DUPLICATE                        ;                  ;                       ;
; window_buffer:window_buffer_inst|r_counter_pixel[4]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|r_counter_pixel[4]~DUPLICATE                                                                               ;                  ;                       ;
; window_buffer:window_buffer_inst|r_counter_pixel[7]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|r_counter_pixel[7]~DUPLICATE                                                                               ;                  ;                       ;
; window_buffer:window_buffer_inst|r_counter_pixel[9]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|r_counter_pixel[9]~DUPLICATE                                                                               ;                  ;                       ;
; window_buffer:window_buffer_inst|r_counter_pixel[11]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|r_counter_pixel[11]~DUPLICATE                                                                              ;                  ;                       ;
; window_buffer:window_buffer_inst|r_counter_pixel[12]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|r_counter_pixel[12]~DUPLICATE                                                                              ;                  ;                       ;
; window_buffer:window_buffer_inst|r_counter_pixel[16]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|r_counter_pixel[16]~DUPLICATE                                                                              ;                  ;                       ;
; window_buffer:window_buffer_inst|r_counter_pixel[18]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|r_counter_pixel[18]~DUPLICATE                                                                              ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_read_address[2]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_read_address[2]~DUPLICATE            ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_read_address[4]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_read_address[4]~DUPLICATE            ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_read_address[7]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_read_address[7]~DUPLICATE            ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_write_address[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_write_address[2]~DUPLICATE           ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|r_counter[0]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|r_counter[0]~DUPLICATE                                ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|r_counter[8]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|r_counter[8]~DUPLICATE                                ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|r_counter[9]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|r_counter[9]~DUPLICATE                                ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_read_address[0]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_read_address[0]~DUPLICATE            ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_read_address[7]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_read_address[7]~DUPLICATE            ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[1]~DUPLICATE           ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_counter[1]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_counter[1]~DUPLICATE                     ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][2]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_4 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[0][1][7]~_Duplicate_4DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_4 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][0][6]~_Duplicate_4DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][1][2]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_4 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_shift_reg[1][2][7]~_Duplicate_4DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][5]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[0][0][6]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][2]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst|r_shift_reg[1][2][6]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][2]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][3]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][0][4]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[0][2][3]~_Duplicate_2DUPLICATE ;                  ;                       ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst|r_shift_reg[1][1][4]~_Duplicate_2DUPLICATE ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Location ;                ;              ; o_camera_pwdn  ; PIN_AG2       ; QSF Assignment ;
; Location ;                ;              ; o_camera_reset ; PIN_AG1       ; QSF Assignment ;
; Location ;                ;              ; o_dac_clk      ; PIN_AK21      ; QSF Assignment ;
; Location ;                ;              ; o_dac_nblank   ; PIN_AK22      ; QSF Assignment ;
; Location ;                ;              ; o_dac_nsync    ; PIN_AJ22      ; QSF Assignment ;
; Location ;                ;              ; o_vga_b[0]     ; PIN_AJ21      ; QSF Assignment ;
; Location ;                ;              ; o_vga_b[1]     ; PIN_AJ20      ; QSF Assignment ;
; Location ;                ;              ; o_vga_b[2]     ; PIN_AH20      ; QSF Assignment ;
; Location ;                ;              ; o_vga_b[3]     ; PIN_AJ19      ; QSF Assignment ;
; Location ;                ;              ; o_vga_b[4]     ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; o_vga_b[5]     ; PIN_AJ17      ; QSF Assignment ;
; Location ;                ;              ; o_vga_b[6]     ; PIN_AJ16      ; QSF Assignment ;
; Location ;                ;              ; o_vga_b[7]     ; PIN_AK16      ; QSF Assignment ;
; Location ;                ;              ; o_vga_g[0]     ; PIN_AK26      ; QSF Assignment ;
; Location ;                ;              ; o_vga_g[1]     ; PIN_AJ25      ; QSF Assignment ;
; Location ;                ;              ; o_vga_g[2]     ; PIN_AH25      ; QSF Assignment ;
; Location ;                ;              ; o_vga_g[3]     ; PIN_AK24      ; QSF Assignment ;
; Location ;                ;              ; o_vga_g[4]     ; PIN_AJ24      ; QSF Assignment ;
; Location ;                ;              ; o_vga_g[5]     ; PIN_AH24      ; QSF Assignment ;
; Location ;                ;              ; o_vga_g[6]     ; PIN_AK23      ; QSF Assignment ;
; Location ;                ;              ; o_vga_g[7]     ; PIN_AH23      ; QSF Assignment ;
; Location ;                ;              ; o_vga_hsync    ; PIN_AK19      ; QSF Assignment ;
; Location ;                ;              ; o_vga_r[0]     ; PIN_AK29      ; QSF Assignment ;
; Location ;                ;              ; o_vga_r[1]     ; PIN_AK28      ; QSF Assignment ;
; Location ;                ;              ; o_vga_r[2]     ; PIN_AK27      ; QSF Assignment ;
; Location ;                ;              ; o_vga_r[3]     ; PIN_AJ27      ; QSF Assignment ;
; Location ;                ;              ; o_vga_r[4]     ; PIN_AH27      ; QSF Assignment ;
; Location ;                ;              ; o_vga_r[5]     ; PIN_AF26      ; QSF Assignment ;
; Location ;                ;              ; o_vga_r[6]     ; PIN_AG26      ; QSF Assignment ;
; Location ;                ;              ; o_vga_r[7]     ; PIN_AJ26      ; QSF Assignment ;
; Location ;                ;              ; o_vga_vsync    ; PIN_AK18      ; QSF Assignment ;
+----------+----------------+--------------+----------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2504 ) ; 0.00 % ( 0 / 2504 )        ; 0.00 % ( 0 / 2504 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2504 ) ; 0.00 % ( 0 / 2504 )        ; 0.00 % ( 0 / 2504 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2504 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Files/Projects/LearnProjects/Dev/Diploma/filter_sobel/output_files/filter_sobel.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 673 / 41,910          ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 673                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 870 / 41,910          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 316                   ;       ;
;         [b] ALMs used for LUT logic                         ; 339                   ;       ;
;         [c] ALMs used for registers                         ; 215                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 203 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 41,910            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 6                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 110 / 4,191           ; 3 %   ;
;     -- Logic LABs                                           ; 110                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,164                 ;       ;
;     -- 7 input functions                                    ; 18                    ;       ;
;     -- 6 input functions                                    ; 155                   ;       ;
;     -- 5 input functions                                    ; 97                    ;       ;
;     -- 4 input functions                                    ; 36                    ;       ;
;     -- <=3 input functions                                  ; 858                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 180                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,150                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,061 / 83,820        ; 1 %   ;
;         -- Secondary logic registers                        ; 89 / 83,820           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,090                 ;       ;
;         -- Routing optimization registers                   ; 60                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 46 / 499              ; 9 %   ;
;     -- Clock pins                                           ; 3 / 11                ; 27 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 6 / 553               ; 1 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 30,672 / 5,662,720    ; < 1 % ;
; Total block memory implementation bits                      ; 61,440 / 5,662,720    ; 1 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 33 / 112              ; 29 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.1% / 1.0% / 1.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 12.7% / 12.1% / 14.7% ;       ;
; Maximum fan-out                                             ; 1018                  ;       ;
; Highest non-global fan-out                                  ; 244                   ;       ;
; Total fan-out                                               ; 8879                  ;       ;
; Average fan-out                                             ; 3.38                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 673 / 41910 ( 2 % )   ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 673                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 870 / 41910 ( 2 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 316                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 339                   ; 0                              ;
;         [c] ALMs used for registers                         ; 215                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 203 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 6                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 110 / 4191 ( 3 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 110                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1164                  ; 0                              ;
;     -- 7 input functions                                    ; 18                    ; 0                              ;
;     -- 6 input functions                                    ; 155                   ; 0                              ;
;     -- 5 input functions                                    ; 97                    ; 0                              ;
;     -- 4 input functions                                    ; 36                    ; 0                              ;
;     -- <=3 input functions                                  ; 858                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 180                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1061 / 83820 ( 1 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 89 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1090                  ; 0                              ;
;         -- Routing optimization registers                   ; 60                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 46                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 30672                 ; 0                              ;
; Total block memory implementation bits                      ; 61440                 ; 0                              ;
; M10K block                                                  ; 6 / 553 ( 1 % )       ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 33 / 112 ( 29 % )     ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 10308                 ; 0                              ;
;     -- Registered Connections                               ; 3446                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 17                    ; 0                              ;
;     -- Output Ports                                         ; 29                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; i_change_kernel ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_clk           ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1019                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data[0]       ; AG5   ; 3A       ; 14           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data[1]       ; AG3   ; 3A       ; 6            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data[2]       ; AG7   ; 3A       ; 10           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data[3]       ; AG6   ; 3A       ; 12           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data[4]       ; AF4   ; 3A       ; 8            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data[5]       ; AG8   ; 3A       ; 8            ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data[6]       ; AF6   ; 3A       ; 12           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data[7]       ; AF5   ; 3A       ; 8            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_hsync         ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_pclk          ; AF8   ; 3A       ; 10           ; 0            ; 74           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_red_screen    ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_reset_n       ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 533                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_select_mode   ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 244                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_threshold     ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_vsync         ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_data[0][0]     ; AD12  ; 3A       ; 16           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[0][1]     ; AH9   ; 3B       ; 18           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[0][2]     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[0][3]     ; AH3   ; 3A       ; 16           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[0][4]     ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[0][5]     ; AG2   ; 3A       ; 16           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[0][6]     ; AC12  ; 3A       ; 16           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[0][7]     ; AG10  ; 3B       ; 18           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[1][0]     ; AH10  ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[1][1]     ; AH7   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[1][2]     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[1][3]     ; AK8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[1][4]     ; AK9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[1][5]     ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[1][6]     ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[1][7]     ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[2][0]     ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[2][1]     ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[2][2]     ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[2][3]     ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[2][4]     ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[2][5]     ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[2][6]     ; AA16  ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data[2][7]     ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_data_ready     ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_device_working ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_sioc           ; AE9   ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_siod           ; AE11  ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_xclk           ; AF9   ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 19 / 32 ( 59 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 15 / 48 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 9 / 80 ( 11 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; o_data[0][2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; i_reset_n                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; o_data[2][6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; i_select_mode                   ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; o_data[2][1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; o_data[0][6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; o_data[0][0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; i_hsync                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; o_sioc                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; o_siod                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; o_data[2][5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; i_data[4]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; i_data[7]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; i_data[6]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; i_pclk                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; o_xclk                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; i_vsync                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; i_clk                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; o_data[1][6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; o_data[0][5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; i_data[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; i_data[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; i_data[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; i_data[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; i_data[5]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; o_data[0][7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; o_data_ready                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; o_data[0][3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; o_data[1][1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; o_data[0][1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; o_data[1][0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; o_data[1][7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; o_data[1][5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; o_data[2][0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; o_data[2][7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; o_data[0][4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; i_red_screen                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; o_data[2][3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; i_change_kernel                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; o_data[1][3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; o_data[1][4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; o_data[1][2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; o_data[2][2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; o_data[2][4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; o_device_working                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; i_threshold                     ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; i_red_screen     ; Incomplete set of assignments ;
; o_device_working ; Incomplete set of assignments ;
; o_xclk           ; Incomplete set of assignments ;
; o_siod           ; Incomplete set of assignments ;
; o_sioc           ; Incomplete set of assignments ;
; o_data[0][0]     ; Incomplete set of assignments ;
; o_data[0][1]     ; Incomplete set of assignments ;
; o_data[0][2]     ; Incomplete set of assignments ;
; o_data[0][3]     ; Incomplete set of assignments ;
; o_data[0][4]     ; Incomplete set of assignments ;
; o_data[0][5]     ; Incomplete set of assignments ;
; o_data[0][6]     ; Incomplete set of assignments ;
; o_data[0][7]     ; Incomplete set of assignments ;
; o_data[1][0]     ; Incomplete set of assignments ;
; o_data[1][1]     ; Incomplete set of assignments ;
; o_data[1][2]     ; Incomplete set of assignments ;
; o_data[1][3]     ; Incomplete set of assignments ;
; o_data[1][4]     ; Incomplete set of assignments ;
; o_data[1][5]     ; Incomplete set of assignments ;
; o_data[1][6]     ; Incomplete set of assignments ;
; o_data[1][7]     ; Incomplete set of assignments ;
; o_data[2][0]     ; Incomplete set of assignments ;
; o_data[2][1]     ; Incomplete set of assignments ;
; o_data[2][2]     ; Incomplete set of assignments ;
; o_data[2][3]     ; Incomplete set of assignments ;
; o_data[2][4]     ; Incomplete set of assignments ;
; o_data[2][5]     ; Incomplete set of assignments ;
; o_data[2][6]     ; Incomplete set of assignments ;
; o_data[2][7]     ; Incomplete set of assignments ;
; o_data_ready     ; Incomplete set of assignments ;
; i_reset_n        ; Incomplete set of assignments ;
; i_clk            ; Incomplete set of assignments ;
; i_select_mode    ; Incomplete set of assignments ;
; i_threshold      ; Incomplete set of assignments ;
; i_change_kernel  ; Incomplete set of assignments ;
; i_hsync          ; Incomplete set of assignments ;
; i_pclk           ; Incomplete set of assignments ;
; i_vsync          ; Incomplete set of assignments ;
; i_data[2]        ; Incomplete set of assignments ;
; i_data[3]        ; Incomplete set of assignments ;
; i_data[4]        ; Incomplete set of assignments ;
; i_data[0]        ; Incomplete set of assignments ;
; i_data[1]        ; Incomplete set of assignments ;
; i_data[5]        ; Incomplete set of assignments ;
; i_data[6]        ; Incomplete set of assignments ;
; i_data[7]        ; Incomplete set of assignments ;
; o_data[0][0]     ; Missing location assignment   ;
; o_data[0][1]     ; Missing location assignment   ;
; o_data[0][2]     ; Missing location assignment   ;
; o_data[0][3]     ; Missing location assignment   ;
; o_data[0][4]     ; Missing location assignment   ;
; o_data[0][5]     ; Missing location assignment   ;
; o_data[0][6]     ; Missing location assignment   ;
; o_data[0][7]     ; Missing location assignment   ;
; o_data[1][0]     ; Missing location assignment   ;
; o_data[1][1]     ; Missing location assignment   ;
; o_data[1][2]     ; Missing location assignment   ;
; o_data[1][3]     ; Missing location assignment   ;
; o_data[1][4]     ; Missing location assignment   ;
; o_data[1][5]     ; Missing location assignment   ;
; o_data[1][6]     ; Missing location assignment   ;
; o_data[1][7]     ; Missing location assignment   ;
; o_data[2][0]     ; Missing location assignment   ;
; o_data[2][1]     ; Missing location assignment   ;
; o_data[2][2]     ; Missing location assignment   ;
; o_data[2][3]     ; Missing location assignment   ;
; o_data[2][4]     ; Missing location assignment   ;
; o_data[2][5]     ; Missing location assignment   ;
; o_data[2][6]     ; Missing location assignment   ;
; o_data[2][7]     ; Missing location assignment   ;
; o_data_ready     ; Missing location assignment   ;
+------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                     ; Entity Name            ; Library Name ;
+-------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |image_proc_top_design                                                  ; 673.0 (0.5)          ; 869.5 (0.5)                      ; 202.0 (0.0)                                       ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 1164 (1)            ; 1150 (0)                  ; 0 (0)         ; 30672             ; 6     ; 33         ; 46   ; 0            ; |image_proc_top_design                                                                                                                                                                  ; image_proc_top_design  ; work         ;
;    |address_kernel_counter:address_kernel_counter_inst|                 ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|address_kernel_counter:address_kernel_counter_inst                                                                                                               ; address_kernel_counter ; work         ;
;    |camera_configuration:camera_configuration_inst|                     ; 115.0 (0.0)          ; 131.3 (0.0)                      ; 16.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 173 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|camera_configuration:camera_configuration_inst                                                                                                                   ; camera_configuration   ; work         ;
;       |cam_config_controller:cam_config_controller_inst|                ; 28.8 (28.8)          ; 38.4 (38.4)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst                                                                  ; cam_config_controller  ; work         ;
;       |configuration_rom:configuration_rom_inst|                        ; 43.7 (43.7)          ; 43.9 (43.9)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst                                                                          ; configuration_rom      ; work         ;
;       |sccb_transmitter:sccb_transmitter_inst|                          ; 42.5 (42.5)          ; 49.0 (49.0)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (63)             ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst                                                                            ; sccb_transmitter       ; work         ;
;    |clock_divider:clock_divider_inst|                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|clock_divider:clock_divider_inst                                                                                                                                 ; clock_divider          ; work         ;
;    |convolution_set:convolution_set_inst_0|                             ; 48.9 (0.0)           ; 48.3 (0.0)                       ; 1.7 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 15         ; 0    ; 0            ; |image_proc_top_design|convolution_set:convolution_set_inst_0                                                                                                                           ; convolution_set        ; work         ;
;       |convolution:generation_convolution[0].convolution_inst|          ; 15.8 (15.8)          ; 15.8 (15.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |image_proc_top_design|convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst                                                                    ; convolution            ; work         ;
;       |convolution:generation_convolution[1].convolution_inst|          ; 17.4 (17.4)          ; 16.7 (16.7)                      ; 0.8 (0.8)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |image_proc_top_design|convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst                                                                    ; convolution            ; work         ;
;       |convolution:generation_convolution[2].convolution_inst|          ; 15.7 (15.7)          ; 15.8 (15.8)                      ; 0.8 (0.8)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |image_proc_top_design|convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst                                                                    ; convolution            ; work         ;
;    |convolution_set:convolution_set_inst_1|                             ; 45.8 (0.0)           ; 50.5 (0.0)                       ; 6.7 (0.0)                                         ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 15         ; 0    ; 0            ; |image_proc_top_design|convolution_set:convolution_set_inst_1                                                                                                                           ; convolution_set        ; work         ;
;       |convolution:generation_convolution[0].convolution_inst|          ; 14.3 (14.3)          ; 14.7 (14.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |image_proc_top_design|convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst                                                                    ; convolution            ; work         ;
;       |convolution:generation_convolution[1].convolution_inst|          ; 16.1 (16.1)          ; 17.5 (17.5)                      ; 2.5 (2.5)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |image_proc_top_design|convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst                                                                    ; convolution            ; work         ;
;       |convolution:generation_convolution[2].convolution_inst|          ; 15.3 (15.3)          ; 18.3 (18.3)                      ; 3.8 (3.8)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |image_proc_top_design|convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst                                                                    ; convolution            ; work         ;
;    |magnitude:magnitude_inst|                                           ; 313.4 (13.7)         ; 384.9 (14.6)                     ; 72.2 (1.7)                                        ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 551 (1)             ; 623 (49)                  ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst                                                                                                                                         ; magnitude              ; work         ;
;       |range_control:range_control_inst_0|                              ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|range_control:range_control_inst_0                                                                                                      ; range_control          ; work         ;
;       |range_control:range_control_inst_1|                              ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|range_control:range_control_inst_1                                                                                                      ; range_control          ; work         ;
;       |range_control:range_control_inst_2|                              ; 2.3 (2.3)            ; 3.3 (3.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|range_control:range_control_inst_2                                                                                                      ; range_control          ; work         ;
;       |sqrt:sqrt_inst_0|                                                ; 101.0 (0.0)          ; 122.5 (0.0)                      ; 21.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 189 (0)             ; 188 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0                                                                                                                        ; sqrt                   ; work         ;
;          |sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst|                 ; 4.3 (4.3)            ; 7.7 (7.7)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst|                 ; 4.3 (4.3)            ; 10.5 (10.5)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|                 ; 9.5 (9.5)            ; 14.8 (14.8)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|                 ; 11.5 (11.5)          ; 15.3 (15.3)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|                 ; 14.5 (14.5)          ; 15.5 (15.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|                 ; 15.5 (15.5)          ; 16.8 (16.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|                 ; 17.5 (17.5)          ; 18.7 (18.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst|                 ; 22.7 (22.7)          ; 22.7 (22.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;       |sqrt:sqrt_inst_1|                                                ; 96.2 (0.0)           ; 118.7 (0.0)                      ; 22.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 180 (0)             ; 179 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1                                                                                                                        ; sqrt                   ; work         ;
;          |sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst|                 ; 3.8 (3.8)            ; 8.4 (8.4)                        ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst|                 ; 3.8 (3.8)            ; 9.6 (9.6)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|                 ; 9.0 (9.0)            ; 13.7 (13.7)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|                 ; 10.5 (10.5)          ; 14.8 (14.8)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|                 ; 12.8 (12.8)          ; 16.5 (16.5)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|                 ; 16.0 (16.0)          ; 16.2 (16.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|                 ; 17.3 (17.3)          ; 17.3 (17.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst|                 ; 22.2 (22.2)          ; 22.2 (22.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;       |sqrt:sqrt_inst_2|                                                ; 95.3 (0.0)           ; 120.1 (0.0)                      ; 24.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 180 (0)             ; 179 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2                                                                                                                        ; sqrt                   ; work         ;
;          |sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst|                 ; 3.6 (3.6)            ; 7.6 (7.6)                        ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst|                 ; 3.8 (3.8)            ; 8.0 (8.0)                        ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|                 ; 9.0 (9.0)            ; 13.3 (13.3)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|                 ; 11.0 (11.0)          ; 15.3 (15.3)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|                 ; 13.0 (13.0)          ; 17.7 (17.7)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|                 ; 15.0 (15.0)          ; 18.2 (18.2)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|                 ; 17.0 (17.0)          ; 17.3 (17.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;          |sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst|                 ; 22.6 (22.6)          ; 22.6 (22.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst                                                                           ; sqrt_stage             ; work         ;
;    |main_control:main_control_inst|                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|main_control:main_control_inst                                                                                                                                   ; main_control           ; work         ;
;    |mux:mux_inst|                                                       ; 5.4 (5.4)            ; 5.8 (5.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|mux:mux_inst                                                                                                                                                     ; mux                    ; work         ;
;    |pixel_capture:pixel_capture_inst|                                   ; 7.8 (7.8)            ; 19.3 (19.3)                      ; 11.5 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|pixel_capture:pixel_capture_inst                                                                                                                                 ; pixel_capture          ; work         ;
;    |post_proc:post_proc_inst|                                           ; 43.5 (43.5)          ; 51.8 (51.8)                      ; 8.9 (8.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 58 (58)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|post_proc:post_proc_inst                                                                                                                                         ; post_proc              ; work         ;
;    |window_buffer:window_buffer_inst|                                   ; 88.8 (16.8)          ; 171.8 (19.0)                     ; 83.0 (2.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 147 (29)            ; 286 (27)                  ; 0 (0)         ; 30672             ; 6     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst                                                                                                                                 ; window_buffer          ; work         ;
;       |shift_fifo:generation_ram_buffers[0].shift_fifo_inst|            ; 34.3 (6.8)           ; 35.0 (7.5)                       ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (13)             ; 37 (13)                   ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst                                                                            ; shift_fifo             ; work         ;
;          |fifo:fifo_inst|                                               ; 27.5 (27.5)          ; 27.5 (27.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 24 (24)                   ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst                                                             ; fifo                   ; work         ;
;             |RAM:ram|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|RAM:ram                                                     ; RAM                    ; work         ;
;                |altsyncram:ram_rtl_0|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0                                ; altsyncram             ; work         ;
;                   |altsyncram_i9n1:auto_generated|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated ; altsyncram_i9n1        ; work         ;
;       |shift_fifo:generation_ram_buffers[1].shift_fifo_inst|            ; 34.0 (6.7)           ; 34.5 (7.0)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (13)             ; 33 (10)                   ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst                                                                            ; shift_fifo             ; work         ;
;          |fifo:fifo_inst|                                               ; 27.3 (27.3)          ; 27.5 (27.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 23 (23)                   ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst                                                             ; fifo                   ; work         ;
;             |RAM:ram|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram                                                     ; RAM                    ; work         ;
;                |altsyncram:ram_rtl_0|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0                                ; altsyncram             ; work         ;
;                   |altsyncram_i9n1:auto_generated|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15336             ; 3     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated ; altsyncram_i9n1        ; work         ;
;       |shift_register:generation_shift_register[0].shift_register_inst| ; 2.5 (2.5)            ; 23.5 (23.5)                      ; 21.0 (21.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst                                                                 ; shift_register         ; work         ;
;       |shift_register:generation_shift_register[1].shift_register_inst| ; 1.0 (1.0)            ; 36.0 (36.0)                      ; 35.0 (35.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_register:generation_shift_register[1].shift_register_inst                                                                 ; shift_register         ; work         ;
;       |shift_register:generation_shift_register[2].shift_register_inst| ; 0.2 (0.2)            ; 23.8 (23.8)                      ; 23.7 (23.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |image_proc_top_design|window_buffer:window_buffer_inst|shift_register:generation_shift_register[2].shift_register_inst                                                                 ; shift_register         ; work         ;
+-------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; i_red_screen     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; o_device_working ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_xclk           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_siod           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_sioc           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[0][0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[0][1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[0][2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[0][3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[0][4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[0][5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[0][6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[0][7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[1][0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[1][1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[1][2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[1][3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[1][4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[1][5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[1][6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[1][7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[2][0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[2][1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[2][2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[2][3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[2][4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[2][5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[2][6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data[2][7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_data_ready     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; i_reset_n        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_clk            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_select_mode    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_threshold      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_change_kernel  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_hsync          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_pclk           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_vsync          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_data[2]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_data[3]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_data[4]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_data[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_data[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_data[5]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_data[6]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_data[7]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; i_red_screen                                                                                                               ;                   ;         ;
; i_reset_n                                                                                                                  ;                   ;         ;
;      - clock_divider:clock_divider_inst|o_clk                                                                              ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|range_control:range_control_inst_0|o_data_ready                                            ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|s_data_ready                                                                               ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|o_root_ready                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|range_control:range_control_inst_0|r_data[0]~0                                             ; 0                 ; 0       ;
;      - camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[7]~1                ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst|r_remainder[0]~0             ; 0                 ; 0       ;
;      - camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_address[7]~1 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|r_data[16]~0                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|r_data[14]~0                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|r_data[12]~0                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|r_data[10]~0                 ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|r_data[8]~0                  ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst|r_data[6]~0                  ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst|r_data[4]~0                  ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]~0                  ; 0                 ; 0       ;
;      - magnitude:magnitude_inst|r_convolution_value[1][0][0]~0                                                             ; 0                 ; 0       ;
;      - i_reset_n~inputCLKENA0                                                                                              ; 0                 ; 0       ;
; i_clk                                                                                                                      ;                   ;         ;
;      - clock_divider:clock_divider_inst|o_clk                                                                              ; 0                 ; 0       ;
; i_select_mode                                                                                                              ;                   ;         ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add3~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add6~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add3~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add6~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add3~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add6~mac              ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~46                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~50                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~62                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~66                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~78                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~82                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|LessThan2~0                                                                                ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|always0~0                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~0                                                                                   ; 0                 ; 0       ;
;      - mux:mux_inst|o_data_ready~0                                                                                         ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~1                                                                                   ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~2                                                                                   ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~3                                                                                   ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[0][6]~0                                                                                         ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[0][6]~1                                                                                         ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[0][7]~2                                                                                         ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[0][7]~3                                                                                         ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data[1][7]~5                                                                             ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data[1][7]~6                                                                             ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|LessThan1~0                                                                                ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~8                                                                                   ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~9                                                                                   ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~10                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~11                                                                                  ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[1][7]~4                                                                                         ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[1][7]~5                                                                                         ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[1][6]~6                                                                                         ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[1][6]~7                                                                                         ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|LessThan0~0                                                                                ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~14                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~15                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~16                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~17                                                                                  ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[2][7]~8                                                                                         ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[2][7]~9                                                                                         ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[2][6]~10                                                                                        ; 0                 ; 0       ;
;      - mux:mux_inst|o_data[2][6]~11                                                                                        ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~20                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~21                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~22                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~23                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~24                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~25                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~26                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~27                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~28                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~29                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~30                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~31                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~32                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~33                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~34                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~35                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~36                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~37                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|LessThan2~1                                                                                ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|LessThan1~1                                                                                ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|LessThan0~1                                                                                ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~38                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~42                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~54                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~58                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~70                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data~74                                                                                  ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac             ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
;      - convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac              ; 0                 ; 0       ;
; i_threshold                                                                                                                ;                   ;         ;
;      - post_proc:post_proc_inst|always0~0                                                                                  ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data[1][7]~5                                                                             ; 0                 ; 0       ;
;      - post_proc:post_proc_inst|r_data[1][7]~6                                                                             ; 0                 ; 0       ;
; i_change_kernel                                                                                                            ;                   ;         ;
;      - address_kernel_counter:address_kernel_counter_inst|r_latch_button                                                   ; 0                 ; 0       ;
;      - address_kernel_counter:address_kernel_counter_inst|o_address[2]~0                                                   ; 0                 ; 0       ;
;      - address_kernel_counter:address_kernel_counter_inst|o_address[1]~1                                                   ; 0                 ; 0       ;
;      - address_kernel_counter:address_kernel_counter_inst|o_address[0]~2                                                   ; 0                 ; 0       ;
; i_hsync                                                                                                                    ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|o_pixel_ready~0                                                                    ; 0                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_second_byte~0                                                                    ; 0                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[2]~0                                                                        ; 0                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[9]~1                                                                        ; 0                 ; 0       ;
; i_pclk                                                                                                                     ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|o_pixel_ready~0                                                                    ; 1                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_second_byte~0                                                                    ; 1                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_latch_pclk~0                                                                     ; 1                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[2]~0                                                                        ; 1                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[9]~1                                                                        ; 1                 ; 0       ;
; i_vsync                                                                                                                    ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_vsync[0]~0                                                                       ; 0                 ; 0       ;
; i_data[2]                                                                                                                  ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_data[2]                                                                          ; 1                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[10]~feeder                                                                  ; 1                 ; 0       ;
; i_data[3]                                                                                                                  ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_data[3]                                                                          ; 0                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[11]~feeder                                                                  ; 0                 ; 0       ;
; i_data[4]                                                                                                                  ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_data[4]~feeder                                                                   ; 1                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[12]~feeder                                                                  ; 1                 ; 0       ;
; i_data[0]                                                                                                                  ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_data[0]~feeder                                                                   ; 0                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[8]~feeder                                                                   ; 0                 ; 0       ;
; i_data[1]                                                                                                                  ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_data[1]                                                                          ; 0                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[9]                                                                          ; 0                 ; 0       ;
; i_data[5]                                                                                                                  ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_data[5]                                                                          ; 0                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[13]                                                                         ; 0                 ; 0       ;
; i_data[6]                                                                                                                  ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_data[6]                                                                          ; 1                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[14]                                                                         ; 1                 ; 0       ;
; i_data[7]                                                                                                                  ;                   ;         ;
;      - pixel_capture:pixel_capture_inst|r_data[7]                                                                          ; 1                 ; 0       ;
;      - pixel_capture:pixel_capture_inst|r_data[15]                                                                         ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                      ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|LessThan0~3               ; LABCELL_X29_Y11_N48  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|Selector9~0               ; LABCELL_X29_Y11_N54  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_address[7]~1       ; MLABCELL_X28_Y11_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_clk_counter[17]~0       ; LABCELL_X29_Y11_N36  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_READ_FROM_ROM ; FF_X31_Y11_N23       ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB  ; FF_X29_Y11_N56       ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[7]~1                      ; MLABCELL_X28_Y11_N21 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_bit_counter[0]~0                  ; MLABCELL_X28_Y12_N54 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[7]~0                  ; MLABCELL_X25_Y11_N51 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TIMER                   ; FF_X25_Y11_N53       ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; clock_divider:clock_divider_inst|o_clk                                                                                    ; FF_X28_Y11_N26       ; 178     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|w_unnorm_conv[21]           ; DSP_X20_Y14_N0       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|w_unnorm_conv[21]           ; DSP_X32_Y14_N0       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|w_unnorm_conv[21]           ; DSP_X54_Y24_N0       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; i_clk                                                                                                                     ; PIN_AF14             ; 1012    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; i_clk                                                                                                                     ; PIN_AF14             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; i_reset_n                                                                                                                 ; PIN_AA15             ; 508     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; i_reset_n                                                                                                                 ; PIN_AA15             ; 26      ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|r_convolution_value[1][0][0]~0                                                                   ; MLABCELL_X34_Y17_N9  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|range_control:range_control_inst_0|r_data[0]~0                                                   ; LABCELL_X40_Y19_N57  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[1].sqrt_stage_inst|r_data[2]~0                        ; LABCELL_X40_Y19_N42  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[2].sqrt_stage_inst|r_data[4]~0                        ; LABCELL_X40_Y19_N45  ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[3].sqrt_stage_inst|r_data[6]~0                        ; LABCELL_X40_Y19_N12  ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|r_data[8]~0                        ; LABCELL_X40_Y19_N15  ; 63      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|r_remainder[7]                     ; FF_X43_Y16_N47       ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|r_data[10]~0                       ; LABCELL_X40_Y19_N30  ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|r_remainder[9]                     ; FF_X40_Y18_N53       ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|r_data[12]~0                       ; LABCELL_X40_Y19_N33  ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|r_remainder[11]                    ; FF_X37_Y18_N47       ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|r_data[14]~0                       ; LABCELL_X40_Y19_N48  ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|r_remainder[13]                    ; FF_X39_Y18_N53       ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|r_data[16]~0                       ; LABCELL_X40_Y19_N51  ; 75      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|r_remainder[15]                    ; FF_X36_Y18_N47       ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_0|sqrt_stage:gen_sqrt_stage[9].sqrt_stage_inst|r_remainder[0]~0                   ; LABCELL_X40_Y19_N54  ; 78      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|r_remainder[7]                     ; FF_X33_Y22_N47       ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|r_remainder[9]                     ; FF_X34_Y22_N29       ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|r_remainder[11]                    ; FF_X36_Y21_N59       ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|r_remainder[13]                    ; FF_X37_Y22_N53       ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_1|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|r_remainder[15]                    ; FF_X37_Y21_N47       ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[4].sqrt_stage_inst|r_remainder[7]                     ; FF_X45_Y26_N17       ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[5].sqrt_stage_inst|r_remainder[9]                     ; FF_X40_Y23_N53       ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[6].sqrt_stage_inst|r_remainder[11]                    ; FF_X43_Y23_N38       ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[7].sqrt_stage_inst|r_remainder[13]                    ; FF_X39_Y23_N53       ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; magnitude:magnitude_inst|sqrt:sqrt_inst_2|sqrt_stage:gen_sqrt_stage[8].sqrt_stage_inst|r_remainder[15]                    ; FF_X40_Y21_N59       ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; main_control:main_control_inst|o_device_work_start                                                                        ; FF_X28_Y13_N29       ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mux:mux_inst|o_data_ready~0                                                                                               ; LABCELL_X40_Y19_N39  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pixel_capture:pixel_capture_inst|o_pixel_ready                                                                            ; FF_X27_Y13_N14       ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pixel_capture:pixel_capture_inst|r_data[2]~0                                                                              ; MLABCELL_X28_Y13_N42 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pixel_capture:pixel_capture_inst|r_data[9]~1                                                                              ; MLABCELL_X28_Y13_N54 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|comb~3                                                                                   ; LABCELL_X31_Y14_N18  ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|comb~4                                                                                   ; LABCELL_X24_Y17_N42  ; 90      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|r_counter_pixel[18]~0                                                                    ; MLABCELL_X34_Y17_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|Equal3~2             ; MLABCELL_X25_Y19_N6  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|always0~0            ; MLABCELL_X25_Y19_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_write_enable~1     ; LABCELL_X24_Y18_N0   ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|r_counter[0]~0                      ; MLABCELL_X25_Y17_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|Equal3~2             ; LABCELL_X35_Y13_N30  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|always0~0            ; LABCELL_X35_Y13_N54  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_enable       ; LABCELL_X37_Y13_N18  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|r_counter[0]~0                      ; LABCELL_X31_Y15_N18  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; i_clk     ; PIN_AF14 ; 1012    ; Global Clock         ; GCLK6            ; --                        ;
; i_reset_n ; PIN_AA15 ; 508     ; Global Clock         ; GCLK5            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                          ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 639          ; 24           ; 639          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 15336 ; 639                         ; 24                          ; 639                         ; 24                          ; 15336               ; 3           ; 0     ; None ; M10K_X26_Y18_N0, M10K_X26_Y17_N0, M10K_X26_Y19_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 639          ; 24           ; 639          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 15336 ; 639                         ; 24                          ; 639                         ; 24                          ; 15336               ; 3           ; 0     ; None ; M10K_X26_Y13_N0, M10K_X38_Y13_N0, M10K_X41_Y13_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Independent 18x18 plus 36                ; 6           ;
; Sum of two 18x18                         ; 27          ;
; Total number of DSP blocks               ; 33          ;
;                                          ;             ;
; Fixed Point Unsigned Multiplier          ; 42          ;
; Fixed Point Mixed Sign Multiplier        ; 18          ;
; Fixed Point Dedicated Output Adder Chain ; 12          ;
+------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                    ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Mult8~mac ; Independent 18x18 plus 36 ; DSP_X20_Y20_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Mult8~mac ; Independent 18x18 plus 36 ; DSP_X32_Y16_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Mult8~mac ; Independent 18x18 plus 36 ; DSP_X54_Y18_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add6~mac  ; Sum of two 18x18          ; DSP_X20_Y16_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add4~mac  ; Sum of two 18x18          ; DSP_X20_Y22_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add6~mac  ; Sum of two 18x18          ; DSP_X32_Y18_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add4~mac  ; Sum of two 18x18          ; DSP_X32_Y22_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add6~mac  ; Sum of two 18x18          ; DSP_X54_Y14_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add4~mac  ; Sum of two 18x18          ; DSP_X54_Y20_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add5~mac  ; Sum of two 18x18          ; DSP_X20_Y18_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[0].convolution_inst|Add3~mac  ; Sum of two 18x18          ; DSP_X20_Y24_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add5~mac  ; Sum of two 18x18          ; DSP_X32_Y20_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[1].convolution_inst|Add3~mac  ; Sum of two 18x18          ; DSP_X32_Y24_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add5~mac  ; Sum of two 18x18          ; DSP_X54_Y16_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_0|convolution:generation_convolution[2].convolution_inst|Add3~mac  ; Sum of two 18x18          ; DSP_X54_Y22_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; magnitude:magnitude_inst|Add0~mac                                                                       ; Sum of two 18x18          ; DSP_X54_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; magnitude:magnitude_inst|Add1~mac                                                                       ; Sum of two 18x18          ; DSP_X32_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; magnitude:magnitude_inst|Add2~mac                                                                       ; Sum of two 18x18          ; DSP_X54_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|Mult8~mac ; Independent 18x18 plus 36 ; DSP_X20_Y14_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|Mult8~mac ; Independent 18x18 plus 36 ; DSP_X32_Y14_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|Mult8~mac ; Independent 18x18 plus 36 ; DSP_X54_Y24_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|Add6~mac  ; Sum of two 18x18          ; DSP_X20_Y6_N0  ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|Add4~mac  ; Sum of two 18x18          ; DSP_X20_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|Add6~mac  ; Sum of two 18x18          ; DSP_X32_Y6_N0  ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|Add4~mac  ; Sum of two 18x18          ; DSP_X32_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|Add6~mac  ; Sum of two 18x18          ; DSP_X54_Y26_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|Add4~mac  ; Sum of two 18x18          ; DSP_X54_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|Add5~mac  ; Sum of two 18x18          ; DSP_X20_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[0].convolution_inst|Add3~mac  ; Sum of two 18x18          ; DSP_X20_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|Add5~mac  ; Sum of two 18x18          ; DSP_X32_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[1].convolution_inst|Add3~mac  ; Sum of two 18x18          ; DSP_X32_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|Add5~mac  ; Sum of two 18x18          ; DSP_X54_Y28_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; convolution_set:convolution_set_inst_1|convolution:generation_convolution[2].convolution_inst|Add3~mac  ; Sum of two 18x18          ; DSP_X54_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 3,206 / 289,320 ( 1 % )   ;
; C12 interconnects                           ; 102 / 13,420 ( < 1 % )    ;
; C2 interconnects                            ; 1,385 / 119,108 ( 1 % )   ;
; C4 interconnects                            ; 1,035 / 56,300 ( 2 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 412 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 584 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 171 / 12,676 ( 1 % )      ;
; R14/C12 interconnect drivers                ; 245 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 1,678 / 130,992 ( 1 % )   ;
; R6 interconnects                            ; 1,828 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 12 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 21           ; 0            ; 21           ; 0            ; 0            ; 46        ; 21           ; 0            ; 46        ; 46        ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 25           ; 46           ; 25           ; 46           ; 46           ; 0         ; 25           ; 46           ; 0         ; 0         ; 46           ; 17           ; 46           ; 46           ; 46           ; 46           ; 17           ; 46           ; 46           ; 46           ; 46           ; 17           ; 46           ; 46           ; 46           ; 46           ; 46           ; 46           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; i_red_screen       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_device_working   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_xclk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_siod             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_sioc             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[0][0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[0][1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[0][2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[0][3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[0][4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[0][5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[0][6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[0][7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[1][0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[1][1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[1][2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[1][3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[1][4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[1][5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[1][6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[1][7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[2][0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[2][1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[2][2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[2][3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[2][4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[2][5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[2][6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data[2][7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_data_ready       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_reset_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_clk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_select_mode      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_threshold        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_change_kernel    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_hsync            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_pclk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_vsync            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                 ;
+--------------------------------------------------+----------------------------------------+-------------------+
; Source Clock(s)                                  ; Destination Clock(s)                   ; Delay Added in ns ;
+--------------------------------------------------+----------------------------------------+-------------------+
; clock_divider:clock_divider_inst|o_clk           ; clock_divider:clock_divider_inst|o_clk ; 191.5             ;
; i_clk                                            ; i_clk                                  ; 146.8             ;
; clock_divider:clock_divider_inst|o_clk           ; i_clk                                  ; 18.0              ;
; i_clk,clock_divider:clock_divider_inst|o_clk,I/O ; i_clk                                  ; 7.5               ;
+--------------------------------------------------+----------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                          ; Destination Register                                                                                                                                                                        ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; clock_divider:clock_divider_inst|o_clk                                                                                   ; clock_divider:clock_divider_inst|o_clk                                                                                                                                                      ; 4.828             ;
; main_control:main_control_inst|o_device_work_start                                                                       ; pixel_capture:pixel_capture_inst|r_latch_pclk                                                                                                                                               ; 4.126             ;
; pixel_capture:pixel_capture_inst|r_second_byte                                                                           ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; i_hsync                                                                                                                  ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_latch_pclk                                                                            ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; i_pclk                                                                                                                   ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[15]                                                                             ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[14]                                                                             ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[13]                                                                             ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[12]                                                                             ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[11]                                                                             ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[10]                                                                             ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[9]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[8]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[7]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[6]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[5]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[0]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[1]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[2]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[3]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; pixel_capture:pixel_capture_inst|r_vsync[4]                                                                              ; pixel_capture:pixel_capture_inst|r_data[10]                                                                                                                                                 ; 2.308             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_write_address[7]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a7~porta_we_reg  ; 1.127             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[1]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a15~porta_we_reg ; 1.045             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[2]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[2]                                                                                          ; 1.029             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[1]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[1]                                                                                          ; 1.029             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[6]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[6]                                                                                          ; 1.028             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[4]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[4]                                                                                          ; 1.028             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_byte_counter[0]                  ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[2]                                                                                          ; 1.025             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[12]           ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.998             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[0]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[0]                                                                                          ; 0.996             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[3]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a15~porta_we_reg ; 0.985             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_byte_counter[1]                  ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[1]                                                                                          ; 0.981             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[6]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.973             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[7]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.969             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_data[0]                          ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[0]                                                                                          ; 0.966             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_END_SIGNAL_4           ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|o_siod                                                                                                ; 0.959             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[9]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.940             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[0]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a15~porta_we_reg ; 0.934             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[3]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.930             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_WAIT         ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_READ_FROM_ROM                                                                   ; 0.930             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[2]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a15~porta_we_reg ; 0.924             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[0]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[1]                                                                                          ; 0.921             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[1]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.920             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_SELECT_BYTE            ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_END_SIGNAL_1                                                                              ; 0.919             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[3]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[4]                                                                                          ; 0.917             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[4]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[5]                                                                                          ; 0.917             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[5]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[6]                                                                                          ; 0.917             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[6]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[7]                                                                                          ; 0.917             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TIMER                  ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_IDLE                                                                                      ; 0.912             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_IDLE            ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_IDLE                                                                                      ; 0.909             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[2]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.909             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[8]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_address[0]                                                                           ; 0.907             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[5]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_data[5]                                                                              ; 0.907             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[4]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_data[4]                                                                              ; 0.903             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_SELECT_BYTE     ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_SELECT_BYTE                                                                               ; 0.896             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_END_SIGNAL_3    ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_END_SIGNAL_3                                                                              ; 0.896             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_END_SIGNAL_4    ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_END_SIGNAL_4                                                                              ; 0.896             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|o_ready                            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_READ_FROM_ROM                                                                   ; 0.893             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[11]           ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_address[3]                                                                           ; 0.893             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[0]            ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_data[0]                                                                              ; 0.893             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[10]           ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_address[2]                                                                           ; 0.891             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[3]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[3]                                                                                          ; 0.889             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[0]         ; camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst|o_data[15]                                                                                          ; 0.858             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[13]           ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.856             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[7]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[7]                                                                                          ; 0.856             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_address[5]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[5]                                                                                          ; 0.856             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[6]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a15~porta_we_reg ; 0.851             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[1]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[2]                                                                                          ; 0.848             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_TX_BIT_4        ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_4                                                                                  ; 0.834             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[15]           ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB                                                                    ; 0.833             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_data[1]                          ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[1]                                                                                          ; 0.826             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_data[2]                          ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[2]                                                                                          ; 0.826             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_data[3]                          ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[3]                                                                                          ; 0.826             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_data[5]                          ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[5]                                                                                          ; 0.826             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_data[6]                          ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[6]                                                                                          ; 0.826             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_data[7]                          ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[7]                                                                                          ; 0.826             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_return_state.FSM_TX_BIT_3        ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_TX_BIT_3                                                                                  ; 0.819             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[5]         ; camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst|o_data[6]                                                                                           ; 0.798             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|r_write_address[8]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a7~porta_we_reg  ; 0.793             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[6]         ; camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst|o_data[10]                                                                                          ; 0.783             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[2]                       ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[3]                                                                                          ; 0.781             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[2]         ; camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst|o_data[6]                                                                                           ; 0.780             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[1]         ; camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst|o_data[6]                                                                                           ; 0.777             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[4]         ; camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst|o_data[6]                                                                                           ; 0.769             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[9]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a15~porta_we_reg ; 0.768             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_rom_data[14]           ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_SCCB_address[6]                                                                           ; 0.752             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[3]         ; camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst|o_data[6]                                                                                           ; 0.752             ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_counter[1]            ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a7~porta_we_reg  ; 0.740             ;
; window_buffer:window_buffer_inst|shift_register:generation_shift_register[0].shift_register_inst|r_counter[0]            ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[0].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a7~porta_we_reg  ; 0.737             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[4]                   ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_END_SIGNAL_2                                                                              ; 0.734             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|o_rom_address[7]         ; camera_configuration:camera_configuration_inst|configuration_rom:configuration_rom_inst|o_data[13]                                                                                          ; 0.733             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|o_siod                             ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|o_siod                                                                                                ; 0.711             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_data[4]                          ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_tx_byte[4]                                                                                          ; 0.704             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_START_SIGNAL           ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|o_siod                                                                                                ; 0.692             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_DONE                   ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[8]                                                                                      ; 0.685             ;
; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|r_write_address[8]  ; window_buffer:window_buffer_inst|shift_fifo:generation_ram_buffers[1].shift_fifo_inst|fifo:fifo_inst|RAM:ram|altsyncram:ram_rtl_0|altsyncram_i9n1:auto_generated|ram_block1a15~porta_we_reg ; 0.654             ;
; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_SEND_TO_SCCB ; camera_configuration:camera_configuration_inst|cam_config_controller:cam_config_controller_inst|r_state.FSM_WAIT                                                                            ; 0.654             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_state.FSM_IDLE                   ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[0]                                                                                      ; 0.651             ;
; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[3]                   ; camera_configuration:camera_configuration_inst|sccb_transmitter:sccb_transmitter_inst|r_clk_counter[0]                                                                                      ; 0.640             ;
+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "filter_sobel"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 25 pins of 46 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): i_clk~inputCLKENA0 with 1062 fanout uses global clock CLKCTRL_G6
    Info (11162): i_reset_n~inputCLKENA0 with 442 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver i_reset_n~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad i_reset_n is placed onto PIN_AA15
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'filter_sobel.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 483 registers into blocks of type DSP block
    Extra Info (176220): Created 408 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "o_camera_pwdn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_camera_reset" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_dac_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_dac_nblank" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_dac_nsync" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_b[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_b[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_b[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_b[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_b[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_b[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_b[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_b[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_g[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_g[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_g[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_g[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_g[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_g[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_g[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_g[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_hsync" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_r[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_r[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_r[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_r[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_r[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_r[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_r[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_r[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_vga_vsync" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 5.93 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/Files/Projects/LearnProjects/Dev/Diploma/filter_sobel/output_files/filter_sobel.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 40 warnings
    Info: Peak virtual memory: 6636 megabytes
    Info: Processing ended: Thu Jun 03 01:22:05 2021
    Info: Elapsed time: 00:01:25
    Info: Total CPU time (on all processors): 00:01:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Files/Projects/LearnProjects/Dev/Diploma/filter_sobel/output_files/filter_sobel.fit.smsg.


