#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 780 780 1
1 592 592 1
2 698 698 1
3 150 150 0
4 717 717 1
5 279 279 1
6 1127 1127 1
7 279 279 1
8 279 279 1
9 380 380 1
10 1552 1552 1
11 37 37 0
12 37 37 0
13 436 436 1
14 150 150 0
15 37 37 0
16 150 150 0
17 100 100 0
18 150 150 0
19 100 100 0
20 248 248 1
21 1066 1066 1
22 37 37 0
23 349 349 1
24 37 37 0
25 124 124 1
26 37 37 0
27 25 25 0
28 125 125 0
29 205 205 1
30 437 437 1
31 125 125 0
32 37 37 0
33 25 25 0
34 37 37 0
35 37 37 0
36 100 100 0
37 624 624 1
38 124 124 1
39 279 279 1
# Arcs: idS idT delay bandwidth
0 1 4 156
1 0 4 156
0 2 4 156
2 0 4 156
0 21 5 156
21 0 5 156
0 13 9 156
13 0 9 156
0 6 6 156
6 0 6 156
1 3 1 75
3 1 1 75
1 16 6 75
16 1 6 75
1 24 1 37
24 1 1 37
1 5 2 93
5 1 2 93
1 4 1 156
4 1 1 156
2 4 3 156
4 2 3 156
2 5 1 93
5 2 1 93
2 39 5 93
39 2 5 93
2 30 1 125
30 2 1 125
2 16 5 75
16 2 5 75
3 6 2 75
6 3 2 75
4 6 5 156
6 4 5 156
4 10 1 156
10 4 1 156
4 39 3 93
39 4 3 93
5 10 6 93
10 5 6 93
6 7 32 93
7 6 32 93
6 8 1 93
8 6 1 93
6 11 3 37
11 6 3 37
6 17 1 75
17 6 1 75
6 35 36 37
35 6 36 37
6 29 4 93
29 6 4 93
6 10 5 312
10 6 5 312
7 9 1 93
9 7 1 93
7 37 6 93
37 7 6 93
8 13 2 93
13 8 2 93
8 21 4 93
21 8 4 93
9 15 3 37
15 9 3 37
9 10 5 125
10 9 5 125
9 37 6 125
37 9 6 125
10 12 6 37
12 10 6 37
10 14 3 75
14 10 3 75
10 20 3 93
20 10 3 93
10 23 3 125
23 10 3 125
10 34 29 37
34 10 29 37
10 30 6 125
30 10 6 125
10 21 6 281
21 10 6 281
10 39 8 93
39 10 8 93
13 18 3 75
18 13 3 75
13 19 2 75
19 13 2 75
13 22 2 37
22 13 2 37
14 21 7 75
21 14 7 75
17 33 1 25
33 17 1 25
18 29 2 75
29 18 2 75
19 27 1 25
27 19 1 25
20 21 2 93
21 20 2 93
20 25 3 62
25 20 3 62
21 28 5 75
28 21 5 75
21 31 5 75
31 21 5 75
21 38 1 62
38 21 1 62
21 37 7 156
37 21 7 156
23 26 3 37
26 23 3 37
23 38 1 62
38 23 1 62
23 37 8 125
37 23 8 125
25 30 1 62
30 25 1 62
28 36 4 50
36 28 4 50
29 32 4 37
32 29 4 37
30 37 1 125
37 30 1 125
31 36 4 50
36 31 4 50
