[
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin és l'objectiu fonamental pel qual han evolucionat significativament les arquitectures de CPU modernes segons el document?",
    "respostes": [
      ["Per augmentar el rendiment i l'eficiència dels sistemes informàtics.", true],
      ["Per reduir exclusivament la latència del bus de dades extern mitjançant tecnologies asíncrones.", false],
      ["Per eliminar la dependència de les memòries cau multinivell en favor de registres més amplis.", false],
      ["Per unificar les arquitectures CISC i RISC en un únic estàndard de codi màquina universal.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Què signifiquen les sigles CISC en el context de l'arquitectura de computadors?",
    "respostes": [
      ["Complex Instruction Set Computing.", true],
      ["Centralized Instruction Sequencing Controller.", false],
      ["Concurrent Instruction System Chip.", false],
      ["Calculated Instruction Speed Clock.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina característica tècnica defineix de manera directa l'arquitectura de processadors CISC?",
    "respostes": [
      ["Té un conjunt d'instruccions ampli i complex on cada instrucció pot realitzar múltiples operacions de baix nivell.", true],
      ["Es basa en un conjunt extremadament reduït d'instruccions, cadascuna d'elles executant-se sempre en un sol cicle de rellotge.", false],
      ["Suprimeix l'etapa de descodificació en el seu pipeline per executar instruccions de mida fixa de 16 bits.", false],
      ["Delega totes les operacions aritmètiques complexes exclusivament als processadors vectorials externs.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Com es comporta l'arquitectura CISC pel que fa als cicles de rellotge necessaris per executar instruccions?",
    "respostes": [
      ["Les instruccions són complexes i poden trigar diversos cicles de rellotge a executar-se de manera completa.", true],
      ["Totes les instruccions estan dissenyades per completar-se exactament en un únic cicle de rellotge, sense excepcions.", false],
      ["El processador asíncron executa les instruccions sense dependre de cap cicle de rellotge del sistema.", false],
      ["Executa exclusivament una instrucció per cicle, independentment del mode d'adreçament utilitzat.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina de les següents famílies de processadors és el principal exemple d'arquitectura CISC esmentat al temari?",
    "respostes": [
      ["Les arquitectures x86 d'Intel i AMD.", true],
      ["Les arquitectures ARM Cortex utilitzades en dispositius mòbils.", false],
      ["Els processadors gràfics (GPU) dissenyats específicament per a computació científica.", false],
      ["Les unitats de processament de senyals basades en l'arquitectura MISD.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "En una arquitectura CISC, què pot fer una única instrucció màquina com a exemple de la seva complexitat?",
    "respostes": [
      ["Pot carregar dades de la memòria, sumar-les a un registre i emmagatzemar el resultat de nou, tot en una única instrucció.", true],
      ["Es limita estrictament a carregar dades a un registre, requerint altres instruccions addicionals per sumar i emmagatzemar.", false],
      ["Desactiva la memòria cau L1 automàticament per evitar col·lisions de dades durant els càlculs matricials.", false],
      ["Executa múltiples fluxos de dades simultàniament a través de diversos nuclis del processador sense intervenció del sistema operatiu.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Què signifiquen les sigles RISC aplicades al disseny de processadors?",
    "respostes": [
      ["Reduced Instruction Set Computing.", true],
      ["Randomized Instruction Sequence Control.", false],
      ["Rapid Integrated System Core.", false],
      ["Redundant Instruction Set Cache.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina és la premissa de disseny principal rere l'arquitectura RISC?",
    "respostes": [
      ["Es basa en un conjunt d'instruccions reduït, petit i uniforme, on cada instrucció és simple i molt ràpida d'executar.", true],
      ["Proporciona un conjunt massiu de més de mil instruccions diferents per minimitzar la mida del codi compilat.", false],
      ["Fusiona les instruccions de lectura i escriptura a memòria amb les operacions aritmètiques en un mateix pas.", false],
      ["Requereix estructures de pipeline asimètriques on cada instrucció triga intencionadament múltiples cicles per assegurar la integritat.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "A diferència de CISC, quant de temps triga generalment a executar-se una instrucció en un processador RISC pur?",
    "respostes": [
      ["Cada instrucció simple s'executa habitualment en un sol cicle de rellotge.", true],
      ["Sempre requereix un mínim de cinc cicles de rellotge per completar-se a causa del pipeline.", false],
      ["El temps depèn exclusivament de la velocitat de la memòria secundària associada.", false],
      ["Les instruccions RISC no utilitzen cicles de rellotge, operen mitjançant interrupcions de maquinari aleatòries.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin és l'exemple més representatiu d'arquitectura RISC segons el text d'estudi?",
    "respostes": [
      ["Les arquitectures ARM.", true],
      ["L'arquitectura x64 d'Intel i AMD.", false],
      ["Els sistemes de clúster MIMD.", false],
      ["Els processadors CISC de 32 bits.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Com resoldria un processador RISC una operació que en CISC es faria en una sola instrucció (com carregar, sumar i emmagatzemar)?",
    "respostes": [
      ["L'operació es descompon en múltiples instruccions més simples, cadascuna executada independentment en un sol cicle.", true],
      ["Redirigeix el càlcul automàticament a la memòria cau L3 perquè ho processi sense utilitzar la Unitat Aritmètica Lògica.", false],
      ["Comprimeix l'operació en un vector de dades per executar-la utilitzant exclusivament el model MISD.", false],
      ["Bloqueja l'execució fins que el sistema operatiu reescrigui el codi en llenguatge d'alt nivell.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin és l'objectiu general de la tècnica del processament paral·lel en les CPU modernes?",
    "respostes": [
      ["Permetre executar múltiples operacions simultàniament per augmentar el rendiment global del sistema.", true],
      ["Desactivar els nuclis inactius del processador per estalviar energia quan el sistema està en repòs.", false],
      ["Augmentar artificialment la freqüència en hertzs del rellotge central del processador (overclocking).", false],
      ["Unificar les memòries L1 i L2 en un únic bloc de dades seqüencial per reduir errors de memòria.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Què proporciona exactament la coneguda 'Taxonomia de Flynn' a l'arquitectura de computadors?",
    "respostes": [
      ["Una classificació dels ordinadors en funció de com paral·lelitzen les instruccions i els fluxos de dades.", true],
      ["Una metodologia per dissenyar els cinc passos fonamentals del pipeline de qualsevol processador modern.", false],
      ["Un estàndard de nomenclatura per definir l'arquitectura de les memòries cau multinivell (L1, L2, L3).", false],
      ["Una teoria matemàtica que limita el nombre de transistors que es poden instal·lar en un microxip x86.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Dins de la Taxonomia de Flynn, a què correspon la categoria SISD?",
    "respostes": [
      ["Single Instruction, Single Data: Un únic flux d'instruccions opera sobre un únic flux de dades.", true],
      ["Synchronous Instruction, Synchronous Data: Les instruccions i les dades s'obtenen al mateix cicle de rellotge.", false],
      ["Scalar Instruction, Sequential Data: Instruccions escalars executades en ordre de cua FIFO.", false],
      ["Systematic Integration of Scalable Data: Un model on totes les dades es processen independentment de les instruccions.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin maquinari és l'exemple clàssic d'un sistema pertanyent a la classificació SISD?",
    "respostes": [
      ["Els ordinadors tradicionals amb un sol processador o nucli.", true],
      ["Les targetes gràfiques (GPU) modernes amb milers de nuclis.", false],
      ["Els grans clústers de servidors utilitzats per a la intel·ligència artificial.", false],
      ["Els processadors vectorials dissenyats per càlculs matricials en massa.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina relació d'instruccions i dades defineix el model SIMD de la Taxonomia de Flynn?",
    "respostes": [
      ["Single Instruction, Multiple Data: Una única instrucció s'aplica i opera simultàniament sobre múltiples elements de dades.", true],
      ["Simple Instruction, Memory Direct: Instruccions simples que ataquen directament la memòria RAM sense passar per la memòria cau.", false],
      ["Sequential Instruction, Multiple Data: Instruccions executades pas a pas però sobre vectors complexos independents.", false],
      ["Simultaneous Instruction, Micro Data: Execució paral·lela d'instruccions sobre dades de menys de 8 bits.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin dels següents components informàtics empra l'arquitectura SIMD de manera intensiva per accelerar la computació científica i el processament gràfic?",
    "respostes": [
      ["Les unitats de processament gràfic (GPU) i els processadors vectorials.", true],
      ["Els antics microprocessadors CISC d'un sol nucli d'Intel.", false],
      ["Els controladors DMA (Direct Memory Access) integrats a la placa base.", false],
      ["Els sistemes de processament MISD orientats a l'anàlisi de senyals acústics.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "En el model teòric MISD de Flynn, quina és l'estructura operativa d'execució?",
    "respostes": [
      ["Multiple Instruction, Single Data: Múltiples instruccions diferents operen seqüencialment o paral·lelament sobre un únic flux de dades.", true],
      ["Mapped Instruction, Scalar Data: Una matriu d'instruccions mapejades s'executa sobre una única variable escalar.", false],
      ["Multicore Instruction, Synchronous Data: Múltiples nuclis sol·liciten la mateixa dada a la memòria RAM alhora per evitar latència.", false],
      ["Micro Instruction, Super Data: Instruccions de baix nivell que tracten blocs de dades extremadament grans en memòria cau L3.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin exemple pràctic es cita per il·lustrar l'ús de l'arquitectura MISD, malgrat ser la menys comuna de la taxonomia?",
    "respostes": [
      ["Els sistemes de processament de senyals amb diverses unitats que executen diferents instruccions, com filtres, sobre la mateixa dada entrant.", true],
      ["L'arquitectura x64 dissenyada per a ordinadors portàtils comercials i estacions de treball corporatives.", false],
      ["Les pantalles tàctils que recullen múltiples dades de pressió simultànies per enviar-les a un únic processador d'interfície.", false],
      ["El renderitzat en 3D d'alta fidelitat utilitzant granges de targetes gràfiques (GPU) interconnectades.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Què caracteritza la classificació MIMD, àmpliament utilitzada en l'entorn empresarial i de servidors actual?",
    "respostes": [
      ["Multiple Instruction, Multiple Data: Diversos processadors executen múltiples instruccions diferents sobre múltiples fluxos de dades simultàniament.", true],
      ["Multithreading Instruction, Memory Direct: L'ús de fils d'execució per evitar dependre completament de les memòries cau multinivell.", false],
      ["Mainframe Instruction, Micro Data: Execució de grans blocs d'instruccions centralitzades per a aplicacions domèstiques petites.", false],
      ["Múltiples Instruccions en Múltiples Dispositius: Execució distribuïda només entre perifèrics d'entrada i sortida externs a la placa base.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin és l'exemple tecnològic predominant que encaixa perfectament en la categoria MIMD?",
    "respostes": [
      ["Sistemes multiprocessador contemporanis, clústers de computació en xarxa i els servidors multi-core.", true],
      ["Les antigues calculadores electròniques que només podien executar instruccions aritmètiques lineals.", false],
      ["L'arquitectura base exclusiva d'un processador ARM orientat únicament a la reducció de consum energètic.", false],
      ["Els processadors gràfics (GPU) treballant en el càlcul d'una única operació geomètrica sobre milers de píxels.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Com defineix el text el funcionament d'un 'processador escalar' pur?",
    "respostes": [
      ["Són aquells que executen una instrucció per cicle de rellotge i per processador, operant exclusivament sobre un sol conjunt de dades individuals.", true],
      ["Són aquells dissenyats per aplicar de manera automàtica una instrucció complexa de suma sobre una matriu sencera de dades en un sol cicle.", false],
      ["Són els processadors que utilitzen l'arquitectura SIMD per escalar o multiplicar el rendiment geomètric dels jocs d'instruccions RISC.", false],
      ["Són microxips que escalen la seva freqüència de rellotge depenent de la temperatura per processar múltiples instruccions per cicle de manera dinàmica.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "A diferència dels escalars, quina capacitat extraordinària posseeixen els 'processadors vectorials'?",
    "respostes": [
      ["Poden processar o aplicar múltiples dades alhora utilitzant una sola instrucció, ja que operen directament sobre vectors de dades.", true],
      ["Aconsegueixen reduir la mida de les instruccions complexes x86 per emmagatzemar-les exclusivament a la memòria cau L1 de manera permanent.", false],
      ["Processen una única dada per cicle però augmenten la velocitat mitjançant l'eliminació total de la fase de descodificació d'instruccions.", false],
      ["Només poden executar instruccions de control de flux (salts) sense tenir accés a la Unitat Aritmètica i Lògica per a operacions matemàtiques.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin tipus d'operació es veu enormement accelerada i beneficiada gràcies a l'ús de processadors vectorials?",
    "respostes": [
      ["Les operacions matemàtiques massives i estructurades, com el càlcul de matrius, sumant simultàniament dos vectors complets de dades.", true],
      ["La descodificació seqüencial de text pla en arxius de processador de textos lleugers (com formularis de Word).", false],
      ["La gestió d'interrupcions hardware aleatòries generades pels ports USB i de xarxa en servidors d'ofimàtica.", false],
      ["El procés d'arrencada de la BIOS o UEFI de la placa base abans de la càrrega del sistema operatiu principal.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Què aporta l'ús del 'pipeline' (canonada) a l'arquitectura d'execució d'un processador modern?",
    "respostes": [
      ["És una tècnica que divideix l'execució d'una instrucció en diverses etapes independents, permetent que el processador treballi en múltiples instruccions simultàniament cadascuna en una etapa diferent.", true],
      ["És una connexió física d'alta velocitat dissenyada exclusivament per enviar i rebre dades entre el processador gràfic (GPU) i la memòria RAM DDR4.", false],
      ["És el procés de convertir de manera forçada una arquitectura CISC en una arquitectura RISC a través de l'emulació de programari del sistema operatiu.", false],
      ["És l'estratègia d'apagar selectivament les memòries cau L2 i L3 per reduir el consum tèrmic dels dispositius mòbils ARM.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "En un disseny de pipeline estàndard de 5 etapes descrit al temari, què es realitza durant l'etapa de 'Fetch'?",
    "respostes": [
      ["L'extracció de la instrucció des de la memòria per introduir-la al processador.", true],
      ["L'avaluació matemàtica i lògica dels operands per part de la UAL per generar el resultat desitjat.", false],
      ["L'escriptura dels resultats finals cap als registres interns per donar l'operació per acabada.", false],
      ["L'accés a la memòria secundària per buscar possibles dades absents a la memòria RAM principal (paginació).", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina és la tasca encomanada a l'etapa 'Decode' dins del cicle del pipeline?",
    "respostes": [
      ["La descodificació de la instrucció prèviament extreta per entendre quina operació s'ha d'aplicar i quins operands calen.", true],
      ["L'emmagatzematge dels valors temporals produïts per interrupcions en la memòria cau L1 del nucli actiu.", false],
      ["La càrrega i execució d'operacions vectorials SIMD sobre matrius gràfiques complexes abans del cicle de rellotge.", false],
      ["El buidatge de les adreces virtuals de la taula TLB per evitar col·lisions d'escriptura entre nuclis x64 paral·lels.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "A l'etapa 'Execute' del pipeline, quina acció central té lloc?",
    "respostes": [
      ["L'execució de l'operació pròpiament dita, sovint realitzant càlculs matemàtics o lògics sol·licitats per la instrucció.", true],
      ["El lliurament i escriptura final de les dades resultants en l'adreça de destinació física especificada a la memòria.", false],
      ["La traducció de la instrucció d'assemblador a codi màquina pur de zeros i uns abans de ser processada per la Unitat de Control.", false],
      ["L'aturada de seguretat del rellotge de la CPU (stall) per evitar que la memòria RAM sobrescrigui dades sense permís d'accés.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Dins del pipeline descrit al temari, quin paper desenvolupa l'etapa anomenada 'Memory'?",
    "respostes": [
      ["S'encarrega d'accedir a la memòria de dades en cas que la instrucció requereixi llegir o escriure valors en aquesta fase.", true],
      ["Extreu directament la següent instrucció a executar utilitzant exclusivament el bus de control i el comptador de programa.", false],
      ["Desa la informació permanentment al disc dur sòlid (SSD) per assegurar que no es perdi quan l'ordinador es reiniciï.", false],
      ["Sincronitza l'arquitectura CISC amb la RISC mitjançant la memòria cau de nivell 2 compartida per tots els fluxos de treball.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Què ocorre durant l'última etapa d'un pipeline clàssic, coneguda com 'Write-back'?",
    "respostes": [
      ["S'escriu definitivament el resultat de l'operació processada dins d'un registre de destinació per completar la instrucció.", true],
      ["Es fa una devolució de l'operació (rollback) a l'estat anterior si la UAL ha detectat un error greu de desbordament matemàtic.", false],
      ["S'elimina la memòria cau L3 per forçar una actualització completa de totes les dades provinents de la xarxa corporativa.", false],
      ["Es transfereixen les instruccions directament de tornada cap al disc dur magnètic saltant els registres d'alta velocitat de la CPU.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Com augmenta el rendiment global d'un processador el fet de tenir un pipeline de 5 etapes funcionant a ple rendiment?",
    "respostes": [
      ["Aconseguint que, mentre una instrucció s'està executant a la fase 'Execute', una altra més nova ja s'estigui descodificant i una tercera s'estigui extreient, solapant la feina.", true],
      ["Forçant el rellotge a multiplicar per cinc la seva freqüència operativa exclusivament per a instruccions CISC d'alta precisió.", false],
      ["Saltant-se la fase d'accés a memòria en totes les operacions per reduir l'impacte de la latència del bus de dades extern.", false],
      ["Agrupant cinc instruccions completament idèntiques per ser resoltes alhora com si fos un entorn SIMD tradicional sense alterar l'arquitectura.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina és la raó tecnològica principal per implementar un sistema de memòries cau multinivell (L1, L2, L3) dins dels processadors moderns?",
    "respostes": [
      ["Són memòries d'alta velocitat i proximitat dissenyades específicament per reduir dràsticament el temps d'accés a les dades utilitzades més freqüentment.", true],
      ["Serveixen per emmagatzemar permanentment el sistema operatiu complet evitant així l'ús d'unitats d'emmagatzematge lent com els discos durs HDD.", false],
      ["Actuen com a substituts dels registres interns, permetent a la Unitat de Control descodificar instruccions asíncrones de mides superiors als 128 bits.", false],
      ["El seu propòsit és únicament traduir les instruccions CISC provinents del codi heretat a microinstruccions RISC abans de passar al pipeline.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quins trets caracteritzen la memòria cau de nivell 1 (L1 Cache) en termes de disseny i ubicació física?",
    "respostes": [
      ["És la memòria cau més ràpida de totes i la de menor capacitat, situada directament i estretament integrada dins de cada nucli del processador.", true],
      ["És la memòria de suport de major capacitat de la placa base, compartida per tots els nuclis alhora però amb una velocitat propera a la memòria RAM estàndard.", false],
      ["És una memòria volàtil externa dedicada a processar les dades gràfiques de la GPU sense cap connexió amb el processador principal.", false],
      ["Constitueix un mòdul intercanviable situat al pont sud (Southbridge) encarregat de coordinar els ports I/O com els USB i SATA.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Pel que fa a les seves característiques relatives, com es diferencia la L2 Cache de la memòria L1?",
    "respostes": [
      ["La L2 Cache és una mica més lenta a l'hora d'accedir-hi que la L1, però té una grandària major i sol estar situada de forma intermèdia entre el nucli central i la memòria principal.", true],
      ["La L2 Cache supera sempre en velocitat de lectura a la L1, tot i que es veu forçada a tenir una capacitat de dades extremadament reduïda de pocs bytes.", false],
      ["La L2 Cache només admet emmagatzemar instruccions de control, relegant exclusivament l'emmagatzematge de dades aritmètiques a la L1.", false],
      ["A diferència de la L1, la L2 està construïda obligatòriament a fora del processador, incrustada en lliure disposició dins dels bancs de memòria RAM DIMM.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina particularitat estructural d'ús sol presentar la memòria cau L3 (L3 Cache) respecte dels nuclis en processadors multi-core avançats?",
    "respostes": [
      ["És la memòria cau de més capacitat i més lenta de la jerarquia interna, i generalment està compartida de manera conjunta entre múltiples nuclis del mateix processador.", true],
      ["És estrictament privada i aïllada per a un únic nucli seleccionat com a 'nucli mestre' (master core) que controla l'arrencada de tot el sistema operatiu de forma exclusiva.", false],
      ["Actua únicament com a memòria d'escriptura (write-only) per enviar dades de diagnòstic i registre de fallades físiques al microprogramari de gestió de seguretat.", false],
      ["A diferència de la L1 i L2, la cau L3 és l'única que permet la preservació permanent de dades un cop la CPU perd el seu subministrament elèctric nominal.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quan un processador necessita una dada freqüent i demana accés ràpid, on s'intenta localitzar en primera instància seguint l'esquema de memòries cau multinivell?",
    "respostes": [
      ["S'intenta localitzar immediatament a la memòria cau L1, atès que és el recurs més proper al nucli i ofereix l'accés ultra ràpid per excel·lència.", true],
      ["Es busca directament a la memòria cau L3 perquè, com que és compartida, garanteix posseir sempre la versió més actualitzada del document consultat per tots els nuclis.", false],
      ["El processador ignora tota la jerarquia cau per seguretat i es connecta inicialment al sistema de memòria RAM per assegurar la puresa del codi operatiu.", false],
      ["Primer es consulta el pipeline de l'etapa Write-back i, posteriorment, es recorre seqüencialment cap avall a la memòria cau L2 sense passar per la L1.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Com defineix el document l'arquitectura de processadors clàssica coneguda amb el nom comercial 'x86'?",
    "respostes": [
      ["Com una família de microprocessadors de 32 bits originalment desenvolupada per l'empresa Intel, coneguda per fer servir un conjunt d'instruccions de tipus CISC.", true],
      ["Com un estàndard obert de codi lliure basat en arquitectura RISC desenvolupat per la comunitat acadèmica per a servidors de supercomputació extremadament grans.", false],
      ["Com una extensió purament gràfica (GPU) de 64 bits especialitzada en processament paral·lel massiu SIMD dissenyada per l'empresa ARM Holdings.", false],
      ["Com l'estructura base dels sistemes d'operacions MISD introduïda a mitjans dels anys noranta amb la finalitat exclusiva de monitoritzar xarxes informàtiques de telecomunicacions.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "D'acord amb la descripció del temari, on ha tingut històricament una aplicació més àmplia i domini pràctic l'arquitectura x86?",
    "respostes": [
      ["Ha dominat àmpliament en el mercat dels ordinadors personals (PCs domèstics) i en l'àmbit dels servidors d'empresa tradicionals.", true],
      ["Ha estat la referència indiscutible en la fabricació d'equips mòbils com telèfons intel·ligents (smartphones) i tauletes gràcies a la seva alta eficiència energètica.", false],
      ["S'ha implementat gairebé exclusivament dins de sistemes embeguts (embedded systems) de baixa potència i components elèctrics d'electrodomèstics autònoms.", false],
      ["El seu ús ha estat restringit legalment al camp militar per controlar sistemes de rastreig de senyals utilitzant exclusivament algoritmes de xifratge de 32 bits.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Pel que fa als modes de processament, quina capacitat tècnica es destaca com a característica rellevant dins del conjunt d'instruccions de la família x86?",
    "respostes": [
      ["Proporciona suport natiu per a operacions matemàtiques d'alta precisió i suporta múltiples modes d'adreçament de memòria complexos.", true],
      ["Limita absolutament l'adreçament a modes seqüencials bàsics per garantir que cada instrucció trigui màxim un cicle de rellotge en executar-se del tot.", false],
      ["Impedeix per disseny de maquinari l'ús de la segmentació del pipeline per tal d'afavorir la puresa d'una execució SISD estricta.", false],
      ["Omet totalment qualsevol referència als registres de coma flotant concentrant-se únicament en vectors d'enters llargs de 16 bits de profunditat.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Què representa tecnològicament la denominació 'x64' dins l'evolució de les CPU?",
    "respostes": [
      ["És una evolució i extensió de 64 bits dissenyada inicialment per AMD i adoptada per Intel, que parteix i amplia la base clàssica de l'arquitectura x86 original.", true],
      ["És l'acrònim amb què es coneix la fusió física entre l'arquitectura RISC dels mòbils amb l'arquitectura de memòria Harvard, creant un model amb 64 nuclis.", false],
      ["Representa una variant de la família ARM desenvolupada específicament per assolir processament paral·lel intensiu SIMD aplicat a targetes gràfiques de consum.", false],
      ["És un nou repertori de microinstruccions totalment incompatible i trencat respecte a x86, generat des de zero per optimitzar la pipeline de 64 etapes.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina millora crítica en la gestió del sistema operatiu aporta fer el salt a una implementació i arquitectura de tipus x64 respecte a la x86 clàssica?",
    "respostes": [
      ["Dota el sistema de la capacitat pràctica d'adreçar i utilitzar una quantitat de memòria RAM immensament més gran i proporciona evidents millores en el rendiment i seguretat general.", true],
      ["Redueix exponencialment el volum físic i energètic demanat per les memòries cau L1 i L2 gràcies al pas cap a instruccions estàtiques purament uniformes i predictibles.", false],
      ["Aconsegueix transformar automàticament un entorn completament d'un sol nucli SISD en un entorn operatiu multiprocessador d'escala massiva MIMD sense modificacions hardware.", false],
      ["Eximeix definitivament el processador de la necessitat de suportar cap pipeline de procés, simplificant la placa base i abaixant el consum a nivells d'una calculadora digital.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina definició s'ajusta millor a l'origen i estructura base de la família de processadors ARM comercialitzats globalment?",
    "respostes": [
      ["Constitueix una família de microprocessadors amb una filosofia de disseny completament basada en l'arquitectura RISC, desenvolupada i llicenciada per l'empresa ARM Holdings.", true],
      ["Correspon a la marca insígnia de processadors d'arquitectura CISC extremadament complexa fabricada de forma privativa per Intel Corporation.", false],
      ["S'entén com l'estàndard principal i exclusiu aplicat a la producció de processadors orientats a vectorials (SIMD) creats pel mercat obert i acadèmic de la Universitat de Stanford.", false],
      ["És una varietat modificada del protocol original x64 amb l'objectiu de suportar només computadores d'escriptori governamentals sense memòria cau incorporada a la seva matriu de silici.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quina qualitat ha propulsat l'ús massiu de l'arquitectura ARM en el camp de l'electrònica de consum d'avui en dia?",
    "respostes": [
      ["La seva reconeguda alta eficiència en termes d'energia combinada amb una bona capacitat de computació, la qual cosa la fa indispensable i ideal per a telèfons intel·ligents, tauletes i dispositius embeguts.", true],
      ["El seu cost de fabricació totalment gratuït o de domini públic que ha afavorit que superordinadors de càlcul matricial massiu l'adoptin com a estàndard principal.", false],
      ["La seva habilitat exclusiva i nativa per processar operacions en format pipeline de més de 20 etapes de profunditat emprant una bateria d'instruccions de la varietat CISC.", false],
      ["El requeriment obligatori i ineludible d'estar sempre connectats a una font d'alimentació constant industrial que li garanteix operar sense fallar sota el marc i arquitectura MISD pura.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Per què els processadors ARM s'alineen correctament amb la definició i principis de disseny de la filosofia d'instruccions RISC?",
    "respostes": [
      ["Atesa la seva dependència a utilitzar un conjunt d'instruccions operacionals conscientment reduït i força uniforme que afavoreix execucions veloços sense malbaratar enormes quotes d'energia o disseny hardware extra.", true],
      ["Com que agrupa totes les ordres i càlculs complexos matemàtics en seqüències macro inalterables on una ordre requereix desenes de cicles per complir funcions complexes de memòria a memòria de forma pesada.", false],
      ["Degut a la seva elecció de marginar per complet l'ús dels registres temporals interns del xip preferint operar aplicant variables asíncrones sobre grans matrius emmagatzemades directament al disc rígid de memòria externa.", false],
      ["Perquè l'arquitectura utilitza exclusivament busos de 16 bits de connexió que prohibeixen físicament desglossar operacions en diverses passes simples evitant que l'usuari intervingui de forma simultània al codi.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "A nivell de continuïtat evolutiva, què representa i què suposa exactament l'aparició de l'arquitectura coneguda com a ARM64?",
    "respostes": [
      ["Significa la creació d'una extensió directa, ampliada i millorada als 64 bits de la coneguda arquitectura ARM original, mantenint amb rigor i d'origen el seu famós perfil de gran eficiència d'ús d'energia limitat.", true],
      ["Es presenta com un procés de retrocompatibilitat forçosa basat en fusionar el motor x64 d'Intel amb el sistema SIMD dissenyat únicament amb la intenció de crear servidors dedicats exclusivament a mineria de dades.", false],
      ["Suposa la reducció de capacitat per adaptar la potència dels 64 nuclis físics i agrupar-los en format de memòria exclusivament de cau L3 restringint la memòria RAM per donar estabilitat als mòbils antics dels 90.", false],
      ["Actua a mode d'arquitectura trencada amb l'entorn RISC establint oficialment el pas i conversió als jocs i al disseny complex complet de tipus CISC per a poder fer front a la realitat gràfica de les aplicacions virtuals modernes de telèfons avançats.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quins beneficis tècnics i directes adquireixen immediatament els dispositius com nous telèfons o tauletes en donar el salt d'usar ARM als sistemes amb processadors amb la capacitat tecnològica introduïda per ARM64?",
    "respostes": [
      ["Assoleixen gaudir d'un conjunt d'instruccions ampliat, permetent-los obtenir i lliurar un processament notablement més ràpid alhora que amplien considerablement la seva capacitat base d'adreçar memòria.", true],
      ["Obtenen de seguida la facultat de treballar ignorant o prescindint del rellotge central per passar a fer-ho sincronitzant els temps i freqüències operacionals exclusivament amb els fluxos lluminosos dels leds externs de les pantalles en vigor.", false],
      ["Limiten intencionadament i amb èxit l'execució d'aplicacions complexes de manera que allarguen fins a deu vegades la durabilitat física i la vida útil de les bateries, a l'apagar els nuclis i cedir espai al pipeline bàsic en mode inactiu de les cau L1 internes.", false],
      ["Es veuen sotmesos i incapaços tècnicament de superar de forma total l'adreçament lineal preestablert anterior de memòria forçant-se al format 32 bits original però optimitzat exclusivament gràcies a l'eliminació dràstica del flux constant SIMD paral·lel d'interfície.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "En virtut del resum i de la classificació vista sobre l'evolució de l'arquitectura moderna dels processadors, a qui afavoreix i a quin tipus de màquina fa referència d'ús directe el disseny tipus d'arquitectura MISD tenint en compte els pocs casos en ús?",
    "respostes": [
      ["Majoritàriament s'adreça al disseny relacionat i trobat gairebé de forma exclusiva a aplicacions orientades cap als sistemes de processament complex i rigorós de senyals especialitzats amb diverses unitats intervingudes.", true],
      ["Aquesta estructura té ple monopoli absolut avui al dia a dia dins del cor i l'arrel on estan construïts i formats la totalitat dels processadors familiars de la casa Intel o els equips domèstics convencionals pel treball administratiu regular amb x86 clàssics.", false],
      ["Serveix amb fidelitat d'estàndard únicament vinculat a equips portàtils o dispositius i d'arquitectura molt energèticament limitada on la memòria es veu completament suprimida afavorint les cadenes directes i bucles continus d'emmagatzematge basats al disc o suport SSD extern únicament sense utilitzar cau multinivell en procés de pas seqüencial únic per canalitzar energia al panell d'imatge central principal de la pantalla utilitzada normal.", false],
      ["L'àmbit operatiu d'aquesta taxonomia comprèn i està restringit a fer anar les unitats exclusivament vectorials GPU i gràfiques d'alt processament visual atorgant a aquestes milions de fluxos paral·lels simultanis per cada unitat lògica activa per modelar la simulació matemàtica del processador d'imatge i models en format massiu en dimensions tridimensionals o plataformes i llocs virtuals amb requeriment profund visual pel sector lúdic o la creació visual pura només de models científics.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Segons l'explicació a mode de conclusió de la unitat referent al tractament de l'arquitectura de la Unitat Central de Procés, per quin fet fonamental o repte original destaca el fet important de recórrer tecnològicament cap a la innovació creant i desenvolupant tècniques innovadores englobades sota el terme generalment anomenat com a processament paral·lel al nucli d'una arquitectura?",
    "respostes": [
      ["Per la clara voluntat tècnica d'aconseguir augmentar de manera general i significativa les cotes de rendiment i velocitat final del mateix sistema processador al permetre finalment el treball conjunt permetent executar i conduir i desenvolupar amb èxit múltiples operacions informàtiques simultàniament a diferència d'aquell model de procés arcaic seqüencial d'etapes completament lligat on cadascuna esperava forçosament el terme previ acabat d'execució d'activitat anterior present paralitzant a un processador ràpid aturat al ritme imposat pel lent temps assignat a la part de les pròpies de sistema d'alta memòria interna per accés freqüent.", true],
      ["Atesa a la urgència històrica dels fabricants per suprimir la utilitat pràctica d'integrar innecessàriament les molt costoses quantitats en cotes de xips associades a capacitat de la cara memòria cau interna i dedicada present de gran escala tipus la L2 i l'enorme o macro L3 atès que amb aquest disseny exclusiu amb el procés totalment fragmentat en el sistema dividit seqüencial simple un sistema paral·lel només d'estructures petites de registre o de capacitats curtes i escasses d'arxivar pot actuar al ritme general del mateix sistema operatiu en funcions complexes de treball en memòries exteriors que estan vinculades a suport tipus magnètic llarg a les dades sense patir per fallades crítiques temporals originades d'arquitectura antiga asíncrona.", false],
      ["Com a principal requisit introduït per donar forma al famós i antic estàndard considerat pioner global CISC al obligar sota els seus esquemes a crear conjunts o famílies amb només instruccions purament simplificades de format estàndard que es processessin totes al voltant en només un pas temporal mínim format de dalt temps ràpid cicle d'energia evitant el pas i temps complet o l'aturada global total referida on en seqüències múltiples de pas algun bloc perdis control del fil deixant un cicle en aturada al mateix canal d'instrucció present de via seqüencial de processador escalar general.", false],
      ["Atès al fet originari d'eliminar completament o reduir gairebé a la mínima expressió requerida el conjunt complex intern anomenat pipeline forçant d'aquesta dràstica nova forma a poder encadenar sense passos intermedis de control d'extracció l'entrada o escriptura operant en un únic cicle llarg elèctric tota l'instrucció desplaçant la problemàtica freqüent existent a l'execució que provoca i alenteix la velocitat de desplaçament d'instruccions en la cau integrada central fent el circuit més limitat de suport ràpid per la màquina del sistema referit RISC originari simple del dispositiu mòbil el més avançat tècnicament al seu camp ARM al seu entorn de baix nivell domèstic bàsic eficient d'estalvi lliure pur vector del moment operatiu final vector.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Quin aspecte d'ús o destinació fa especialment popular l'elecció arquitectònica basada en microprocessadors o variants d'ús ARM en comptes de recórrer als tradicionals basats o referents del model arquitectònic i format o de freqüència d'estàndard clàssic d'estructura general per equips com la referida plataforma CISC d'ús d'ordinador genèric com de nivell present amb denominació de nom general o de tipus al model x86 descrit al llarg de l'anàlisi segons documentació al moment establert comercial de mercat actual i el format base referent al de maquinari al consumidor al context d'elecció actual d'indústria avui d'equips?",
    "respostes": [
      ["Destaca i marca la clau diferencial amb la resta gràcies i atès de base originària en part la seva preuada eficàcia energètica inherent i la característica pròpia eficiència present com a concepte al ser ideal al disseny per dotar funcions als i equips mòbils freqüents de mida en bateries tauletes dispositius d'extens us freqüent del format base de tipus i de classe portàtils consumidors en general a causa de l'àmbit propi on aquesta gestió amb baix recursos i estalvi per bateria de manera excel·lent operativitat.", true],
      ["Atès al seu domini hegemònic gairebé global que es produeix donant i oferint cobertura pràcticament en tots i al llarg d'ús genèric el mercat la base exclusiva de mercat de consum el món relacionat pur l'àmbit comercial al sector pur lligat i destinat com per entorn dels aparells fixes referits estacions de còmput o grans PC base central estàndard amb el de suport de consum genèric amb els ordinadors d'alt consum els clàssics d'escriptori la xarxa els aparells ofimàtics els servidors d'oficina d'alta precisió per suport base pur a requerir connectats continu a corrent amb funcions completes en constant alta despesa ús ininterromputs permanents genèrics el PC complet.", false],
      ["El valor absolut i capacitat on s'implementa gràcies que conté com per defecte i d'acord al conjunt un extensíssim llarg gran massiu ampli i el seu molt complex de grup i model complex volum llistat referent al gran i de conjunts ampliat de bases codi o instruccions per pas a mode exclusiu en de les seves diferents capacitats per cicle d'ordres lligades que forçat del tipus que fa en obligació constant l'alt cicle el de poder complir en ordre múltiples opcions per requeriments en procés que executa elèctric el procés gran a instruccions o opcions base complex amb pas extens l'operació darrer a final base gran conjunt referent base complexa d'ordre del darrer RISC alt model generalitzat amb conjunt extens d'us operatiu model.", false],
      ["S'elegeix per establir i oferir l'única referent de disseny exclusiu base de model de via d'aplicació per processament paral·lel que en executa aplicació exclusiu el sistema en via per processador base de tipologia MIMD el model on es preveu exclusiu per aplicació model de format la base gran per gran volum el grup la plataforma lligada en servidors de supercomputadors gegants amb ús genèric orientat de l'arquitectura model i en conjunts tancats grans dimensionats d'us exclusiu de gran grup genèric MIMD suportat de via de model x64 aplicació per model elèctric el referent genèric alt d'us alt volum del ARM de darrera paral·lela referida com el genèric exclusiu lligat ús model al grup.", false]
    ]
  },
  {
    "tema": "Tema 2. Arquitectura de CPU avançades",
    "enunciat": "Considerant el marc descriptiu per a les unitats referides com a l'arquitectura SIMD en el format present descrit de model a taxonomia l'enfocada a instruccions i elements Flynn del referent de classificador a disseny a quin model pertany habitual d'execució d'entorn al tipus format aplicatiu el referent i utilitat la que presenta i de naturalesa de mode en operatiu genèric per a el referit tipus on un tipus disseny operatiu d'operativa actua per desenvolupament de dades on una instrucció d'ordre una a tipus executa funcions el format referit i execució del conjunt genèric al SIMD referit?",
    "respostes": [
      ["Defineix un model elèctric on de manera sincronitzada exactament de fet on s'aplica una operació, on de pas s'ordena la unitat i procés al mode una mateixa una i s'executa com el cas presentat on en via format tipus i es llança l'operació com ordre i l'única la mateixa directriu genèrica en instrucció simultàniament d'aplicació d'una sobre paral·lela el pas en i als molts format als elements nombrosos diversos els distints components conjunts de blocs a elements com matrius de pas paral·lel en les mateixes dades variades de mode en darrer base a simultani del temps en curs del seu rellotge i procés vector o aplicatiu base del càlcul en dades en mode paral·lel i massiu conjunt el genèric per de temps i el tipus format d'aplicació al ús de dades paral·leles múltiples i el curs a darrer a opció de conjunt en simultani vectors en aplicatiu com al format GPU.", true],
      ["Significa el format elèctric i tipus un model aplicat de disseny considerat com tipus d'ús el qual l'arquitectura on moltes múltiples instruccions i distintes les operacions o les ordres es llançaran o procediran a mode processador i amb aplicació tipus a temps darrer procés i temps procés referent en a la darrera part l'àmbit i el temps d'us sobre només a referit a temps d'us a mode i a referent format darrer el que temps en mode un de l'únic format base en procés a única el flux l'operatiu de referent a únic a temps a format a única dada seqüencial a opció única en procés de un únic bloc de l'aplicatiu a temps base dada de mode genèric de dada en darrer format al procés en única memòria format procés a seqüencial aplicació base únicament flux genèric a dada al base seqüencial a dada única base en format MISD exclusiu en el seu referit model tancat genèric format o aplicatiu del darrer flux de l'antic l'operatiu en temps o darrer temps tancat flux dada l'únic exclusiu i format de l'aplicació.", false],
      ["Representa que de format o tipus model una i elèctric referit mode en base o format d'àmbit l'operatiu o el darrer pas en procés en la a aplicatiu el temps procés de el darrer i el referit elèctric només s'executa a seqüència en darrer la instrucció de temps amb base a model o tipus de la part a darrer referida a tipus el mode en base o instrucció base única o procés de pas seqüencial darrer en de només única dada pas l'únic flux o darrer o dada base a seqüencial la mateixa instrucció d'únic darrer d'escala o el format elèctric l'exclusiu en pas el el darrer seqüencial a pas en dada o darrer en format el base seqüencial de SISD el format l'època el darrer temps a PC el genèric antic tipus de pas l'ús elèctric clàssic d'ordinador a procés PC base referent a únic i clàssic flux i l'escala base en PC de pas unic o clàssic format a PC temps escalar exclusiu a única escalar d'escala pas referent temps escalar referit al aplicatiu SISD clàssic ordinari de l'operatiu clàssic escalar a referent aplicatiu format de temps i dada d'únic format en darrer temps escalar a clàssic format de l'ús referent a tipus d'escala genèric clàssic i temps a clàssic referit temps darrer de l'operatiu.", false],
      ["Opera implementant que darrer format l'elèctric el procés format el de base o de temps aplicatiu a base de moltes format operacions o tipus múltiples instruccions actuen l'ordre el genèric temps de base les diverses en format la instrucció base de procés en simultani format sobre un temps o l'exclusiu múltiples i darrer temps molts i molts conjunts i molts diferents formats a mode en el pas paral·lel en de grans de dades bases i l'exclusiu de conjunts a base massiva les mateixes en de referit al format elèctric conjunt els mateixos de dades la format aplicatiu el referent al format per aplicació base a MIMD al model a processador format de l'arquitectura elèctric MIMD multiprocessador per referit temps i base a aplicatiu de servidors gran l'escala temps genèric a gran temps elèctric i base de temps a clúster elèctric MIMD per aplicació en temps i base de l'escala de temps i base format temps MIMD a darrer format referit escalar a temps l'operatiu format a referit.", false]
    ]
  }
]