TimeQuest Timing Analyzer report for WeighInitiallize
Wed Dec 13 11:23:25 2017
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'Clock'
 12. Slow 1200mV 85C Model Hold: 'Clock'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'Clock'
 26. Slow 1200mV 0C Model Hold: 'Clock'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'Clock'
 39. Fast 1200mV 0C Model Hold: 'Clock'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name      ; WeighInitiallize                                 ;
; Device Family      ; Cyclone IV E                                     ;
; Device Name        ; EP4CE115F29C7                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 162.52 MHz ; 162.52 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clock ; -5.153 ; -2541.584          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clock ; 0.422 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clock ; -3.000 ; -876.800                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                         ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -5.153 ; counter:count65|count[1]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.098     ; 6.053      ;
; -5.076 ; counter:count65|count[0]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.976      ;
; -5.055 ; counter:count65|count[3]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.087     ; 5.966      ;
; -4.996 ; counter:count65|count[4]      ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.087     ; 5.907      ;
; -4.987 ; counter:count65|count[2]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.087     ; 5.898      ;
; -4.984 ; counter:count65|count[2]      ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.898      ;
; -4.984 ; counter:count65|count[4]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.906      ;
; -4.942 ; counter:count65|count[3]      ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.856      ;
; -4.902 ; WeightRAM:ram|REGISTER[5][5]  ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.116     ; 5.784      ;
; -4.892 ; counter:count65|count[4]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.792      ;
; -4.867 ; counter:count65|count[1]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.789      ;
; -4.862 ; WeightRAM:ram|REGISTER[20][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.060     ; 5.800      ;
; -4.861 ; counter:count65|count[5]      ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.087     ; 5.772      ;
; -4.848 ; counter:count65|count[3]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.770      ;
; -4.835 ; counter:count65|count[4]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.087     ; 5.746      ;
; -4.814 ; counter:count65|count[1]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.736      ;
; -4.814 ; counter:count65|count[2]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.736      ;
; -4.802 ; WeightRAM:ram|REGISTER[14][2] ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.088     ; 5.712      ;
; -4.735 ; WeightRAM:ram|REGISTER[10][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.075     ; 5.658      ;
; -4.720 ; counter:count65|count[3]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.634      ;
; -4.719 ; WeightRAM:ram|REGISTER[41][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.620      ;
; -4.707 ; counter:count65|count[0]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.629      ;
; -4.700 ; counter:count65|count[5]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.087     ; 5.611      ;
; -4.692 ; WeightRAM:ram|REGISTER[22][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.056     ; 5.634      ;
; -4.682 ; counter:count65|count[5]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.582      ;
; -4.676 ; WeightRAM:ram|REGISTER[24][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.105     ; 5.569      ;
; -4.670 ; WeightRAM:ram|REGISTER[37][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.577      ;
; -4.668 ; WeightRAM:ram|REGISTER[57][3] ; WeightRAM:ram|Q[3]            ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.574      ;
; -4.664 ; counter:count65|count[0]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.578      ;
; -4.651 ; counter:count65|count[5]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.573      ;
; -4.648 ; counter:count65|count[1]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.562      ;
; -4.638 ; counter:count65|count[0]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.560      ;
; -4.635 ; WeightRAM:ram|REGISTER[42][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.093     ; 5.540      ;
; -4.617 ; WeightRAM:ram|REGISTER[9][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.075     ; 5.540      ;
; -4.614 ; counter:count65|count[2]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.520      ;
; -4.611 ; WeightRAM:ram|REGISTER[34][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.525      ;
; -4.606 ; counter:count65|count[5]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.528      ;
; -4.601 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][1] ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.501      ;
; -4.601 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][3] ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.501      ;
; -4.601 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][9] ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.501      ;
; -4.596 ; WeightRAM:ram|REGISTER[30][2] ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.102     ; 5.492      ;
; -4.595 ; WeightRAM:ram|REGISTER[6][6]  ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.103     ; 5.490      ;
; -4.593 ; WeightRAM:ram|REGISTER[47][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 5.510      ;
; -4.591 ; counter:count65|count[4]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.497      ;
; -4.578 ; counter:count65|count[0]      ; WeightRAM:ram|Q[1]            ; Clock        ; Clock       ; 1.000        ; -0.075     ; 5.501      ;
; -4.573 ; WeightRAM:ram|REGISTER[22][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.059     ; 5.512      ;
; -4.572 ; WeightRAM:ram|REGISTER[25][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.096     ; 5.474      ;
; -4.570 ; WeightRAM:ram|REGISTER[14][7] ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.085     ; 5.483      ;
; -4.557 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[24][2] ; Clock        ; Clock       ; 1.000        ; -0.086     ; 5.469      ;
; -4.553 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][0] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.454      ;
; -4.553 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][4] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.454      ;
; -4.553 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][5] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.454      ;
; -4.553 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][6] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.454      ;
; -4.553 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][7] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.454      ;
; -4.553 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][8] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.454      ;
; -4.553 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][9] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.454      ;
; -4.551 ; WeightRAM:ram|REGISTER[21][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.059     ; 5.490      ;
; -4.547 ; WeightRAM:ram|REGISTER[20][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.057     ; 5.488      ;
; -4.543 ; WeightRAM:ram|REGISTER[8][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.457      ;
; -4.538 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][1] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 5.471      ;
; -4.538 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][2] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 5.471      ;
; -4.538 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][3] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 5.471      ;
; -4.536 ; WeightRAM:ram|REGISTER[6][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.106     ; 5.428      ;
; -4.528 ; WeightRAM:ram|REGISTER[37][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.102     ; 5.424      ;
; -4.528 ; WeightRAM:ram|REGISTER[44][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.104     ; 5.422      ;
; -4.527 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][1] ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.427      ;
; -4.527 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][3] ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.427      ;
; -4.527 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][9] ; Clock        ; Clock       ; 1.000        ; -0.098     ; 5.427      ;
; -4.525 ; WeightRAM:ram|REGISTER[23][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.060     ; 5.463      ;
; -4.505 ; WeightRAM:ram|REGISTER[37][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.088     ; 5.415      ;
; -4.501 ; WeightRAM:ram|REGISTER[33][7] ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.111     ; 5.388      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.494 ; counter:count65|count[0]      ; counter:count65|count[0]      ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.413      ;
; -4.492 ; WeightRAM:ram|REGISTER[19][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 5.409      ;
; -4.484 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][2] ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.421      ;
; -4.484 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][3] ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.421      ;
; -4.484 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][5] ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.421      ;
; -4.484 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][6] ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.421      ;
; -4.484 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][8] ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.421      ;
; -4.484 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][9] ; Clock        ; Clock       ; 1.000        ; -0.061     ; 5.421      ;
; -4.476 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[24][2] ; Clock        ; Clock       ; 1.000        ; -0.086     ; 5.388      ;
; -4.475 ; WeightRAM:ram|REGISTER[24][8] ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.063     ; 5.410      ;
; -4.472 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][0] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.373      ;
; -4.472 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][4] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.373      ;
; -4.472 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][5] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.373      ;
; -4.472 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][6] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.373      ;
; -4.472 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][7] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.373      ;
; -4.472 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][8] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.373      ;
; -4.472 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][9] ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.373      ;
; -4.467 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][1] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 5.400      ;
; -4.467 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][2] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 5.400      ;
; -4.467 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][3] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 5.400      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                         ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.422 ; LFSR:rndnm|data[3]            ; LFSR:rndnm|data[4]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.708      ;
; 0.423 ; counter:count65|count[9]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.708      ;
; 0.424 ; LFSR:rndnm|data[9]            ; LFSR:rndnm|data[0]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.710      ;
; 0.432 ; LFSR:rndnm|data[5]            ; LFSR:rndnm|data[6]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.718      ;
; 0.432 ; LFSR:rndnm|data[8]            ; LFSR:rndnm|data[9]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.718      ;
; 0.573 ; LFSR:rndnm|data[6]            ; LFSR:rndnm|data[0]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.859      ;
; 0.602 ; LFSR:rndnm|data[7]            ; LFSR:rndnm|data[8]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.888      ;
; 0.602 ; LFSR:rndnm|data[2]            ; LFSR:rndnm|data[3]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.888      ;
; 0.604 ; LFSR:rndnm|data[1]            ; LFSR:rndnm|data[2]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.890      ;
; 0.604 ; LFSR:rndnm|data[0]            ; LFSR:rndnm|data[1]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.890      ;
; 0.634 ; LFSR:rndnm|data[6]            ; LFSR:rndnm|data[7]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.920      ;
; 0.637 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[30][1] ; Clock        ; Clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.637 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[48][2] ; Clock        ; Clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.637 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[30][2] ; Clock        ; Clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.639 ; counter:count65|count[8]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.924      ;
; 0.640 ; counter:count65|count[7]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; counter:count65|count[1]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.945      ;
; 0.662 ; counter:count65|count[6]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.947      ;
; 0.663 ; counter:count65|count[5]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.948      ;
; 0.663 ; counter:count65|count[3]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.948      ;
; 0.666 ; counter:count65|count[4]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.951      ;
; 0.666 ; counter:count65|count[2]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.951      ;
; 0.681 ; counter:count65|count[0]      ; counter:count65|count[0]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.966      ;
; 0.777 ; WeightRAM:ram|REGISTER[64][7] ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.061      ;
; 0.779 ; WeightRAM:ram|REGISTER[64][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.063      ;
; 0.787 ; LFSR:rndnm|data[4]            ; LFSR:rndnm|data[5]            ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.073      ;
; 0.789 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[0][4]  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.075      ;
; 0.844 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[21][0] ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.132      ;
; 0.853 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[30][3] ; Clock        ; Clock       ; 0.000        ; 0.081      ; 1.140      ;
; 0.854 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[48][3] ; Clock        ; Clock       ; 0.000        ; 0.081      ; 1.141      ;
; 0.927 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[21][1] ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.215      ;
; 0.927 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[11][1] ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.215      ;
; 0.942 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[42][0] ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.222      ;
; 0.942 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[39][0] ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.222      ;
; 0.944 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[58][9] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.214      ;
; 0.951 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[38][3] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.227      ;
; 0.957 ; counter:count65|count[7]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.242      ;
; 0.966 ; counter:count65|count[8]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.251      ;
; 0.967 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[37][7] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.243      ;
; 0.968 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[20][3] ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.231      ;
; 0.968 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[38][7] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.244      ;
; 0.969 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[26][4] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.239      ;
; 0.971 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[58][4] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.241      ;
; 0.976 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[58][1] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.246      ;
; 0.978 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[37][4] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.254      ;
; 0.978 ; counter:count65|count[1]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.263      ;
; 0.980 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[38][4] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.256      ;
; 0.980 ; counter:count65|count[5]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.265      ;
; 0.980 ; counter:count65|count[3]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.265      ;
; 0.981 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[11][3] ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.269      ;
; 0.984 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[21][3] ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.272      ;
; 0.987 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[38][2] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.263      ;
; 0.989 ; counter:count65|count[6]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.274      ;
; 0.989 ; counter:count65|count[0]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.274      ;
; 0.993 ; counter:count65|count[4]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.278      ;
; 0.993 ; counter:count65|count[2]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.278      ;
; 0.994 ; counter:count65|count[6]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.279      ;
; 0.994 ; counter:count65|count[0]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.279      ;
; 0.998 ; counter:count65|count[4]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.283      ;
; 0.998 ; counter:count65|count[2]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.283      ;
; 1.010 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[58][6] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.280      ;
; 1.013 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[26][6] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.283      ;
; 1.070 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[42][3] ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.350      ;
; 1.074 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[39][3] ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.354      ;
; 1.075 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[37][9] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.351      ;
; 1.078 ; counter:count65|count[7]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.363      ;
; 1.080 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[38][0] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.356      ;
; 1.083 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[39][2] ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.363      ;
; 1.084 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[42][2] ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.364      ;
; 1.096 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[38][1] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.372      ;
; 1.096 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[2][4]  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.367      ;
; 1.099 ; counter:count65|count[1]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.384      ;
; 1.101 ; counter:count65|count[5]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.386      ;
; 1.101 ; counter:count65|count[3]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.386      ;
; 1.104 ; counter:count65|count[1]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.389      ;
; 1.106 ; counter:count65|count[5]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.391      ;
; 1.106 ; counter:count65|count[3]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.391      ;
; 1.109 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[37][6] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.385      ;
; 1.110 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[38][6] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.386      ;
; 1.112 ; LFSR:rndnm|data[8]            ; WeightRAM:ram|REGISTER[26][8] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.382      ;
; 1.115 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[26][2] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.385      ;
; 1.115 ; counter:count65|count[6]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.400      ;
; 1.115 ; counter:count65|count[0]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.400      ;
; 1.116 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[58][2] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.386      ;
; 1.119 ; counter:count65|count[4]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.404      ;
; 1.119 ; counter:count65|count[2]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.404      ;
; 1.120 ; counter:count65|count[0]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.405      ;
; 1.121 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[38][9] ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.397      ;
; 1.124 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[53][4] ; Clock        ; Clock       ; 0.000        ; 0.089      ; 1.419      ;
; 1.124 ; counter:count65|count[4]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.409      ;
; 1.124 ; counter:count65|count[2]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.409      ;
; 1.140 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[34][2] ; Clock        ; Clock       ; 0.000        ; 0.075      ; 1.421      ;
; 1.140 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[58][7] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.410      ;
; 1.142 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[50][4] ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.413      ;
; 1.144 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[26][7] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.414      ;
; 1.161 ; LFSR:rndnm|data[8]            ; WeightRAM:ram|REGISTER[58][8] ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.431      ;
; 1.163 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[55][4] ; Clock        ; Clock       ; 0.000        ; 0.090      ; 1.459      ;
; 1.164 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[52][4] ; Clock        ; Clock       ; 0.000        ; 0.090      ; 1.460      ;
; 1.183 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[50][2] ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.454      ;
; 1.184 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[49][3] ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.478      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clock ; Rise       ; Clock                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][8] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; In        ; Clock      ; 5.940 ; 6.422 ; Rise       ; Clock           ;
; Rst       ; Clock      ; 3.071 ; 3.025 ; Rise       ; Clock           ;
; WE        ; Clock      ; 6.213 ; 6.556 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; In        ; Clock      ; -2.796 ; -3.267 ; Rise       ; Clock           ;
; Rst       ; Clock      ; -1.996 ; -1.955 ; Rise       ; Clock           ;
; WE        ; Clock      ; -2.650 ; -3.100 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; dataRead[*]  ; Clock      ; 10.985 ; 10.869 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock      ; 8.278  ; 8.215  ; Rise       ; Clock           ;
;  dataRead[1] ; Clock      ; 9.744  ; 9.797  ; Rise       ; Clock           ;
;  dataRead[2] ; Clock      ; 7.885  ; 7.906  ; Rise       ; Clock           ;
;  dataRead[3] ; Clock      ; 8.328  ; 8.262  ; Rise       ; Clock           ;
;  dataRead[4] ; Clock      ; 10.985 ; 10.869 ; Rise       ; Clock           ;
;  dataRead[5] ; Clock      ; 8.949  ; 8.855  ; Rise       ; Clock           ;
;  dataRead[6] ; Clock      ; 9.200  ; 9.348  ; Rise       ; Clock           ;
;  dataRead[7] ; Clock      ; 8.416  ; 8.364  ; Rise       ; Clock           ;
;  dataRead[8] ; Clock      ; 7.543  ; 7.553  ; Rise       ; Clock           ;
;  dataRead[9] ; Clock      ; 9.398  ; 9.380  ; Rise       ; Clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; dataRead[*]  ; Clock      ; 7.287  ; 7.295  ; Rise       ; Clock           ;
;  dataRead[0] ; Clock      ; 7.992  ; 7.930  ; Rise       ; Clock           ;
;  dataRead[1] ; Clock      ; 9.454  ; 9.507  ; Rise       ; Clock           ;
;  dataRead[2] ; Clock      ; 7.616  ; 7.635  ; Rise       ; Clock           ;
;  dataRead[3] ; Clock      ; 8.042  ; 7.977  ; Rise       ; Clock           ;
;  dataRead[4] ; Clock      ; 10.591 ; 10.478 ; Rise       ; Clock           ;
;  dataRead[5] ; Clock      ; 8.633  ; 8.541  ; Rise       ; Clock           ;
;  dataRead[6] ; Clock      ; 8.927  ; 9.072  ; Rise       ; Clock           ;
;  dataRead[7] ; Clock      ; 8.126  ; 8.074  ; Rise       ; Clock           ;
;  dataRead[8] ; Clock      ; 7.287  ; 7.295  ; Rise       ; Clock           ;
;  dataRead[9] ; Clock      ; 9.067  ; 9.049  ; Rise       ; Clock           ;
+--------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 176.87 MHz ; 176.87 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -4.654 ; -2285.469         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.380 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -876.800                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.654 ; counter:count65|count[1]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.090     ; 5.563      ;
; -4.625 ; counter:count65|count[0]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.090     ; 5.534      ;
; -4.597 ; counter:count65|count[3]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.517      ;
; -4.532 ; counter:count65|count[4]      ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.452      ;
; -4.516 ; counter:count65|count[2]      ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.439      ;
; -4.506 ; counter:count65|count[2]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.426      ;
; -4.457 ; counter:count65|count[3]      ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.380      ;
; -4.452 ; counter:count65|count[4]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.383      ;
; -4.449 ; WeightRAM:ram|REGISTER[20][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.051     ; 5.397      ;
; -4.447 ; WeightRAM:ram|REGISTER[5][5]  ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.107     ; 5.339      ;
; -4.435 ; counter:count65|count[1]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.366      ;
; -4.422 ; counter:count65|count[4]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.090     ; 5.331      ;
; -4.414 ; counter:count65|count[5]      ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.334      ;
; -4.397 ; counter:count65|count[2]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.328      ;
; -4.385 ; WeightRAM:ram|REGISTER[14][2] ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.305      ;
; -4.375 ; counter:count65|count[3]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.306      ;
; -4.372 ; counter:count65|count[4]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.292      ;
; -4.265 ; WeightRAM:ram|REGISTER[41][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.089     ; 5.175      ;
; -4.257 ; counter:count65|count[0]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.188      ;
; -4.245 ; WeightRAM:ram|REGISTER[37][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.082     ; 5.162      ;
; -4.245 ; counter:count65|count[1]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.176      ;
; -4.245 ; WeightRAM:ram|REGISTER[42][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.160      ;
; -4.235 ; counter:count65|count[5]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.090     ; 5.144      ;
; -4.232 ; counter:count65|count[5]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 5.152      ;
; -4.229 ; counter:count65|count[3]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.152      ;
; -4.220 ; WeightRAM:ram|REGISTER[57][3] ; WeightRAM:ram|Q[3]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 5.135      ;
; -4.207 ; WeightRAM:ram|REGISTER[10][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.139      ;
; -4.204 ; WeightRAM:ram|REGISTER[22][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.048     ; 5.155      ;
; -4.204 ; WeightRAM:ram|REGISTER[24][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.106      ;
; -4.198 ; WeightRAM:ram|REGISTER[30][2] ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.094     ; 5.103      ;
; -4.184 ; counter:count65|count[2]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.083     ; 5.100      ;
; -4.183 ; WeightRAM:ram|REGISTER[47][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.110      ;
; -4.178 ; counter:count65|count[0]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.101      ;
; -4.176 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][1] ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.083      ;
; -4.176 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][3] ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.083      ;
; -4.176 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][9] ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.083      ;
; -4.172 ; WeightRAM:ram|REGISTER[23][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.051     ; 5.120      ;
; -4.171 ; WeightRAM:ram|REGISTER[34][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.094      ;
; -4.171 ; WeightRAM:ram|REGISTER[44][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.095     ; 5.075      ;
; -4.167 ; WeightRAM:ram|REGISTER[6][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.097     ; 5.069      ;
; -4.167 ; counter:count65|count[5]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.098      ;
; -4.160 ; counter:count65|count[5]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.091      ;
; -4.160 ; counter:count65|count[1]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 5.083      ;
; -4.144 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][1] ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.051      ;
; -4.144 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][3] ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.051      ;
; -4.144 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][9] ; Clock        ; Clock       ; 1.000        ; -0.092     ; 5.051      ;
; -4.140 ; counter:count65|count[0]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 5.071      ;
; -4.137 ; WeightRAM:ram|REGISTER[9][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.072      ;
; -4.131 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][0] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.039      ;
; -4.131 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][4] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.039      ;
; -4.131 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][5] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.039      ;
; -4.131 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][6] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.039      ;
; -4.131 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][7] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.039      ;
; -4.131 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][8] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.039      ;
; -4.131 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][9] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.039      ;
; -4.130 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[24][2] ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.051      ;
; -4.129 ; WeightRAM:ram|REGISTER[21][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.051     ; 5.077      ;
; -4.117 ; WeightRAM:ram|REGISTER[25][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.088     ; 5.028      ;
; -4.116 ; WeightRAM:ram|REGISTER[22][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.051     ; 5.064      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[0]      ; counter:count65|count[0]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 5.040      ;
; -4.112 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 5.054      ;
; -4.112 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 5.054      ;
; -4.112 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 5.054      ;
; -4.111 ; WeightRAM:ram|REGISTER[19][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.038      ;
; -4.110 ; WeightRAM:ram|REGISTER[20][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.048     ; 5.061      ;
; -4.108 ; WeightRAM:ram|REGISTER[6][6]  ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.094     ; 5.013      ;
; -4.099 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][0] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.007      ;
; -4.099 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][4] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.007      ;
; -4.099 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][5] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.007      ;
; -4.099 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][6] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.007      ;
; -4.099 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][7] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.007      ;
; -4.099 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][8] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.007      ;
; -4.099 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][9] ; Clock        ; Clock       ; 1.000        ; -0.091     ; 5.007      ;
; -4.098 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[24][2] ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.019      ;
; -4.095 ; WeightRAM:ram|REGISTER[42][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.087     ; 5.007      ;
; -4.089 ; counter:count65|count[4]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.083     ; 5.005      ;
; -4.087 ; WeightRAM:ram|REGISTER[8][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.075     ; 5.011      ;
; -4.081 ; counter:count65|count[0]      ; WeightRAM:ram|Q[1]            ; Clock        ; Clock       ; 1.000        ; -0.067     ; 5.013      ;
; -4.080 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 5.022      ;
; -4.080 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 5.022      ;
; -4.080 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 5.022      ;
; -4.077 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][2] ; Clock        ; Clock       ; 1.000        ; -0.052     ; 5.024      ;
; -4.077 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][3] ; Clock        ; Clock       ; 1.000        ; -0.052     ; 5.024      ;
; -4.077 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][5] ; Clock        ; Clock       ; 1.000        ; -0.052     ; 5.024      ;
; -4.077 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][6] ; Clock        ; Clock       ; 1.000        ; -0.052     ; 5.024      ;
; -4.077 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][8] ; Clock        ; Clock       ; 1.000        ; -0.052     ; 5.024      ;
; -4.077 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[27][9] ; Clock        ; Clock       ; 1.000        ; -0.052     ; 5.024      ;
; -4.076 ; WeightRAM:ram|REGISTER[40][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.090     ; 4.985      ;
; -4.075 ; WeightRAM:ram|REGISTER[37][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.093     ; 4.981      ;
; -4.064 ; WeightRAM:ram|REGISTER[33][7] ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.102     ; 4.961      ;
; -4.045 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[27][2] ; Clock        ; Clock       ; 1.000        ; -0.052     ; 4.992      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                          ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.380 ; counter:count65|count[9]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.642      ;
; 0.381 ; LFSR:rndnm|data[3]            ; LFSR:rndnm|data[4]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.643      ;
; 0.382 ; LFSR:rndnm|data[9]            ; LFSR:rndnm|data[0]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.644      ;
; 0.397 ; LFSR:rndnm|data[5]            ; LFSR:rndnm|data[6]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.659      ;
; 0.397 ; LFSR:rndnm|data[8]            ; LFSR:rndnm|data[9]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.659      ;
; 0.516 ; LFSR:rndnm|data[6]            ; LFSR:rndnm|data[0]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.778      ;
; 0.549 ; LFSR:rndnm|data[7]            ; LFSR:rndnm|data[8]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.811      ;
; 0.549 ; LFSR:rndnm|data[2]            ; LFSR:rndnm|data[3]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.811      ;
; 0.551 ; LFSR:rndnm|data[1]            ; LFSR:rndnm|data[2]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.813      ;
; 0.551 ; LFSR:rndnm|data[0]            ; LFSR:rndnm|data[1]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.813      ;
; 0.576 ; LFSR:rndnm|data[6]            ; LFSR:rndnm|data[7]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.838      ;
; 0.582 ; counter:count65|count[8]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.584 ; counter:count65|count[7]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.586 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[30][1] ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.849      ;
; 0.587 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[48][2] ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.850      ;
; 0.587 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[30][2] ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.850      ;
; 0.599 ; counter:count65|count[1]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.861      ;
; 0.601 ; counter:count65|count[6]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.863      ;
; 0.603 ; counter:count65|count[5]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.865      ;
; 0.603 ; counter:count65|count[3]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.865      ;
; 0.605 ; counter:count65|count[4]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.867      ;
; 0.605 ; counter:count65|count[2]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.867      ;
; 0.619 ; counter:count65|count[0]      ; counter:count65|count[0]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.881      ;
; 0.718 ; WeightRAM:ram|REGISTER[64][7] ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.979      ;
; 0.719 ; WeightRAM:ram|REGISTER[64][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.980      ;
; 0.728 ; LFSR:rndnm|data[4]            ; LFSR:rndnm|data[5]            ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.990      ;
; 0.730 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[0][4]  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.992      ;
; 0.784 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[21][0] ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.048      ;
; 0.796 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[30][3] ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.059      ;
; 0.797 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[48][3] ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.060      ;
; 0.853 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[21][1] ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.117      ;
; 0.854 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[11][1] ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.118      ;
; 0.870 ; counter:count65|count[8]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.132      ;
; 0.871 ; counter:count65|count[7]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.873 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[42][0] ; Clock        ; Clock       ; 0.000        ; 0.066      ; 1.130      ;
; 0.873 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[39][0] ; Clock        ; Clock       ; 0.000        ; 0.066      ; 1.130      ;
; 0.873 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[58][9] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.119      ;
; 0.885 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[38][3] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.136      ;
; 0.885 ; counter:count65|count[1]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.147      ;
; 0.888 ; counter:count65|count[0]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.150      ;
; 0.889 ; counter:count65|count[6]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.151      ;
; 0.890 ; counter:count65|count[5]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.152      ;
; 0.890 ; counter:count65|count[3]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.152      ;
; 0.893 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[37][7] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.144      ;
; 0.893 ; counter:count65|count[4]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.155      ;
; 0.893 ; counter:count65|count[2]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.155      ;
; 0.894 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[38][7] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.145      ;
; 0.898 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[26][4] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.144      ;
; 0.899 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[20][3] ; Clock        ; Clock       ; 0.000        ; 0.048      ; 1.138      ;
; 0.899 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[58][4] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.145      ;
; 0.899 ; counter:count65|count[0]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.161      ;
; 0.900 ; counter:count65|count[6]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.162      ;
; 0.902 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[58][1] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.148      ;
; 0.904 ; counter:count65|count[4]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.166      ;
; 0.904 ; counter:count65|count[2]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.166      ;
; 0.905 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[37][4] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.156      ;
; 0.906 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[38][4] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.157      ;
; 0.907 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[11][3] ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.171      ;
; 0.910 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[21][3] ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.174      ;
; 0.912 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[38][2] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.163      ;
; 0.933 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[58][6] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.179      ;
; 0.936 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[26][6] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.182      ;
; 0.970 ; counter:count65|count[7]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.232      ;
; 0.984 ; counter:count65|count[1]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.246      ;
; 0.989 ; counter:count65|count[5]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.251      ;
; 0.989 ; counter:count65|count[3]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.251      ;
; 0.992 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[42][3] ; Clock        ; Clock       ; 0.000        ; 0.066      ; 1.249      ;
; 0.995 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[39][3] ; Clock        ; Clock       ; 0.000        ; 0.066      ; 1.252      ;
; 0.995 ; counter:count65|count[1]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.257      ;
; 0.996 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[39][2] ; Clock        ; Clock       ; 0.000        ; 0.066      ; 1.253      ;
; 0.997 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[42][2] ; Clock        ; Clock       ; 0.000        ; 0.066      ; 1.254      ;
; 0.998 ; counter:count65|count[0]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.260      ;
; 0.999 ; counter:count65|count[6]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.261      ;
; 1.000 ; counter:count65|count[5]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.262      ;
; 1.000 ; counter:count65|count[3]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.262      ;
; 1.001 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[37][9] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.252      ;
; 1.003 ; counter:count65|count[4]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.265      ;
; 1.003 ; counter:count65|count[2]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.265      ;
; 1.004 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[38][0] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.255      ;
; 1.009 ; counter:count65|count[0]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.271      ;
; 1.011 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[38][1] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.262      ;
; 1.012 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[53][4] ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.283      ;
; 1.014 ; counter:count65|count[4]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.276      ;
; 1.014 ; counter:count65|count[2]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.276      ;
; 1.023 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[2][4]  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.269      ;
; 1.030 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[58][2] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.276      ;
; 1.030 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[26][2] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.276      ;
; 1.030 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[37][6] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.281      ;
; 1.032 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[38][6] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.283      ;
; 1.034 ; LFSR:rndnm|data[8]            ; WeightRAM:ram|REGISTER[26][8] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.280      ;
; 1.041 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[38][9] ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.292      ;
; 1.044 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[55][4] ; Clock        ; Clock       ; 0.000        ; 0.081      ; 1.316      ;
; 1.044 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[52][4] ; Clock        ; Clock       ; 0.000        ; 0.081      ; 1.316      ;
; 1.050 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[34][2] ; Clock        ; Clock       ; 0.000        ; 0.066      ; 1.307      ;
; 1.057 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[58][7] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.303      ;
; 1.061 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[26][7] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.307      ;
; 1.063 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[50][4] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.076 ; LFSR:rndnm|data[8]            ; WeightRAM:ram|REGISTER[58][8] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.322      ;
; 1.089 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[50][2] ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.335      ;
; 1.094 ; counter:count65|count[1]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.356      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clock ; Rise       ; Clock                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][8] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; In        ; Clock      ; 5.310 ; 5.779 ; Rise       ; Clock           ;
; Rst       ; Clock      ; 2.868 ; 2.844 ; Rise       ; Clock           ;
; WE        ; Clock      ; 5.692 ; 5.767 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; In        ; Clock      ; -2.485 ; -2.861 ; Rise       ; Clock           ;
; Rst       ; Clock      ; -1.870 ; -1.880 ; Rise       ; Clock           ;
; WE        ; Clock      ; -2.349 ; -2.719 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; dataRead[*]  ; Clock      ; 10.030 ; 9.789 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock      ; 7.496  ; 7.382 ; Rise       ; Clock           ;
;  dataRead[1] ; Clock      ; 8.787  ; 8.738 ; Rise       ; Clock           ;
;  dataRead[2] ; Clock      ; 7.158  ; 7.095 ; Rise       ; Clock           ;
;  dataRead[3] ; Clock      ; 7.544  ; 7.417 ; Rise       ; Clock           ;
;  dataRead[4] ; Clock      ; 10.030 ; 9.789 ; Rise       ; Clock           ;
;  dataRead[5] ; Clock      ; 8.130  ; 7.936 ; Rise       ; Clock           ;
;  dataRead[6] ; Clock      ; 8.280  ; 8.322 ; Rise       ; Clock           ;
;  dataRead[7] ; Clock      ; 7.640  ; 7.521 ; Rise       ; Clock           ;
;  dataRead[8] ; Clock      ; 6.809  ; 6.781 ; Rise       ; Clock           ;
;  dataRead[9] ; Clock      ; 8.622  ; 8.402 ; Rise       ; Clock           ;
+--------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataRead[*]  ; Clock      ; 6.562 ; 6.534 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock      ; 7.221 ; 7.111 ; Rise       ; Clock           ;
;  dataRead[1] ; Clock      ; 8.508 ; 8.462 ; Rise       ; Clock           ;
;  dataRead[2] ; Clock      ; 6.901 ; 6.839 ; Rise       ; Clock           ;
;  dataRead[3] ; Clock      ; 7.268 ; 7.145 ; Rise       ; Clock           ;
;  dataRead[4] ; Clock      ; 9.654 ; 9.422 ; Rise       ; Clock           ;
;  dataRead[5] ; Clock      ; 7.829 ; 7.642 ; Rise       ; Clock           ;
;  dataRead[6] ; Clock      ; 8.020 ; 8.062 ; Rise       ; Clock           ;
;  dataRead[7] ; Clock      ; 7.359 ; 7.245 ; Rise       ; Clock           ;
;  dataRead[8] ; Clock      ; 6.562 ; 6.534 ; Rise       ; Clock           ;
;  dataRead[9] ; Clock      ; 8.305 ; 8.092 ; Rise       ; Clock           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -2.176 ; -943.472          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -1336.135                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.176 ; counter:count65|count[1]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.061     ; 3.102      ;
; -2.124 ; counter:count65|count[0]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.061     ; 3.050      ;
; -2.118 ; counter:count65|count[4]      ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.046     ; 3.059      ;
; -2.076 ; counter:count65|count[2]      ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.048     ; 3.015      ;
; -2.070 ; counter:count65|count[3]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.046     ; 3.011      ;
; -2.066 ; WeightRAM:ram|REGISTER[5][5]  ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.078     ; 2.975      ;
; -2.063 ; counter:count65|count[3]      ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.048     ; 3.002      ;
; -2.043 ; counter:count65|count[5]      ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.046     ; 2.984      ;
; -2.037 ; counter:count65|count[4]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.046     ; 2.978      ;
; -2.032 ; counter:count65|count[4]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.979      ;
; -2.031 ; counter:count65|count[4]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.061     ; 2.957      ;
; -2.031 ; counter:count65|count[2]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.046     ; 2.972      ;
; -1.998 ; WeightRAM:ram|REGISTER[20][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.021     ; 2.964      ;
; -1.989 ; WeightRAM:ram|REGISTER[14][2] ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.049     ; 2.927      ;
; -1.975 ; counter:count65|count[3]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.922      ;
; -1.953 ; counter:count65|count[1]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.900      ;
; -1.944 ; counter:count65|count[0]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.048     ; 2.883      ;
; -1.941 ; counter:count65|count[5]      ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.061     ; 2.867      ;
; -1.938 ; counter:count65|count[1]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.885      ;
; -1.931 ; counter:count65|count[1]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.048     ; 2.870      ;
; -1.923 ; counter:count65|count[2]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.870      ;
; -1.923 ; WeightRAM:ram|REGISTER[10][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.869      ;
; -1.920 ; counter:count65|count[5]      ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.046     ; 2.861      ;
; -1.916 ; WeightRAM:ram|REGISTER[42][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.054     ; 2.849      ;
; -1.915 ; WeightRAM:ram|REGISTER[24][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.835      ;
; -1.911 ; WeightRAM:ram|REGISTER[37][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.052     ; 2.846      ;
; -1.910 ; WeightRAM:ram|REGISTER[57][3] ; WeightRAM:ram|Q[3]            ; Clock        ; Clock       ; 1.000        ; -0.053     ; 2.844      ;
; -1.909 ; WeightRAM:ram|REGISTER[47][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 2.858      ;
; -1.906 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.836      ;
; -1.906 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.836      ;
; -1.906 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[26][9] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.836      ;
; -1.897 ; counter:count65|count[2]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.050     ; 2.834      ;
; -1.894 ; WeightRAM:ram|REGISTER[41][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.822      ;
; -1.892 ; WeightRAM:ram|REGISTER[44][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.810      ;
; -1.889 ; counter:count65|count[0]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.836      ;
; -1.886 ; WeightRAM:ram|REGISTER[30][2] ; WeightRAM:ram|Q[2]            ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.811      ;
; -1.882 ; counter:count65|count[5]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.829      ;
; -1.879 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][0] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.810      ;
; -1.879 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][4] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.810      ;
; -1.879 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][5] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.810      ;
; -1.879 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][6] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.810      ;
; -1.879 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][7] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.810      ;
; -1.879 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][8] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.810      ;
; -1.879 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][9] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.810      ;
; -1.876 ; WeightRAM:ram|REGISTER[25][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.052     ; 2.811      ;
; -1.876 ; WeightRAM:ram|REGISTER[22][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.022     ; 2.841      ;
; -1.868 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[24][2] ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.810      ;
; -1.863 ; WeightRAM:ram|REGISTER[9][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.032     ; 2.818      ;
; -1.861 ; WeightRAM:ram|REGISTER[34][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.049     ; 2.799      ;
; -1.859 ; counter:count65|count[0]      ; WeightRAM:ram|Q[8]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.806      ;
; -1.858 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][1] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.821      ;
; -1.858 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][2] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.821      ;
; -1.858 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[30][3] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.821      ;
; -1.855 ; counter:count65|count[3]      ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.048     ; 2.794      ;
; -1.850 ; WeightRAM:ram|REGISTER[37][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.054     ; 2.783      ;
; -1.845 ; WeightRAM:ram|REGISTER[23][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.021     ; 2.811      ;
; -1.844 ; WeightRAM:ram|REGISTER[20][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.023     ; 2.808      ;
; -1.839 ; WeightRAM:ram|REGISTER[22][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.020     ; 2.806      ;
; -1.837 ; WeightRAM:ram|REGISTER[21][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.020     ; 2.804      ;
; -1.834 ; counter:count65|count[3]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.050     ; 2.771      ;
; -1.831 ; WeightRAM:ram|REGISTER[6][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.756      ;
; -1.830 ; WeightRAM:ram|REGISTER[19][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.775      ;
; -1.827 ; counter:count65|count[4]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.050     ; 2.764      ;
; -1.825 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.755      ;
; -1.825 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.755      ;
; -1.825 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[26][9] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.755      ;
; -1.823 ; counter:count65|count[5]      ; WeightRAM:ram|Q[4]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.770      ;
; -1.822 ; WeightRAM:ram|REGISTER[14][7] ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.051     ; 2.758      ;
; -1.821 ; WeightRAM:ram|REGISTER[37][5] ; WeightRAM:ram|Q[5]            ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.741      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[0]      ; counter:count65|count[0]      ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.764      ;
; -1.818 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[27][2] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.781      ;
; -1.818 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[27][3] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.781      ;
; -1.818 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[27][5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.781      ;
; -1.818 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[27][6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.781      ;
; -1.818 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[27][8] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.781      ;
; -1.818 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[27][9] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.781      ;
; -1.818 ; WeightRAM:ram|REGISTER[33][7] ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 1.000        ; -0.073     ; 2.732      ;
; -1.811 ; WeightRAM:ram|REGISTER[8][9]  ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.759      ;
; -1.809 ; counter:count65|count[4]      ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.048     ; 2.748      ;
; -1.809 ; WeightRAM:ram|REGISTER[35][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.058     ; 2.738      ;
; -1.803 ; WeightRAM:ram|REGISTER[42][9] ; WeightRAM:ram|Q[9]            ; Clock        ; Clock       ; 1.000        ; -0.052     ; 2.738      ;
; -1.802 ; WeightRAM:ram|REGISTER[7][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.722      ;
; -1.800 ; WeightRAM:ram|REGISTER[41][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.747      ;
; -1.800 ; WeightRAM:ram|REGISTER[6][6]  ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.723      ;
; -1.798 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][0] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.729      ;
; -1.798 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][4] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.729      ;
; -1.798 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][5] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.729      ;
; -1.798 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][6] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.729      ;
; -1.798 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][7] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.729      ;
; -1.798 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][8] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.729      ;
; -1.798 ; counter:count65|count[6]      ; WeightRAM:ram|REGISTER[30][9] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.729      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                          ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; counter:count65|count[9]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.324      ;
; 0.180 ; LFSR:rndnm|data[5]            ; LFSR:rndnm|data[6]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.325      ;
; 0.180 ; LFSR:rndnm|data[8]            ; LFSR:rndnm|data[9]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.325      ;
; 0.181 ; LFSR:rndnm|data[9]            ; LFSR:rndnm|data[0]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.326      ;
; 0.184 ; LFSR:rndnm|data[3]            ; LFSR:rndnm|data[4]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.329      ;
; 0.253 ; LFSR:rndnm|data[7]            ; LFSR:rndnm|data[8]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.398      ;
; 0.253 ; LFSR:rndnm|data[2]            ; LFSR:rndnm|data[3]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.398      ;
; 0.253 ; LFSR:rndnm|data[6]            ; LFSR:rndnm|data[0]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.398      ;
; 0.255 ; LFSR:rndnm|data[1]            ; LFSR:rndnm|data[2]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.400      ;
; 0.256 ; LFSR:rndnm|data[0]            ; LFSR:rndnm|data[1]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.401      ;
; 0.272 ; LFSR:rndnm|data[6]            ; LFSR:rndnm|data[7]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.417      ;
; 0.276 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[30][1] ; Clock        ; Clock       ; 0.000        ; 0.042      ; 0.422      ;
; 0.276 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[48][2] ; Clock        ; Clock       ; 0.000        ; 0.042      ; 0.422      ;
; 0.276 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[30][2] ; Clock        ; Clock       ; 0.000        ; 0.042      ; 0.422      ;
; 0.281 ; counter:count65|count[8]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.282 ; counter:count65|count[7]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.292 ; counter:count65|count[1]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.437      ;
; 0.293 ; counter:count65|count[6]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.438      ;
; 0.293 ; counter:count65|count[5]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.438      ;
; 0.293 ; counter:count65|count[3]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.438      ;
; 0.294 ; counter:count65|count[4]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.439      ;
; 0.294 ; counter:count65|count[2]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.439      ;
; 0.302 ; counter:count65|count[0]      ; counter:count65|count[0]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.447      ;
; 0.333 ; LFSR:rndnm|data[4]            ; LFSR:rndnm|data[5]            ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.478      ;
; 0.335 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[0][4]  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.480      ;
; 0.338 ; WeightRAM:ram|REGISTER[64][7] ; WeightRAM:ram|Q[7]            ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.481      ;
; 0.339 ; WeightRAM:ram|REGISTER[64][6] ; WeightRAM:ram|Q[6]            ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.482      ;
; 0.368 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[21][0] ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.515      ;
; 0.374 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[30][3] ; Clock        ; Clock       ; 0.000        ; 0.042      ; 0.520      ;
; 0.375 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[48][3] ; Clock        ; Clock       ; 0.000        ; 0.042      ; 0.521      ;
; 0.408 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[21][1] ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.555      ;
; 0.409 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[11][1] ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.556      ;
; 0.425 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[39][0] ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.566      ;
; 0.426 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[42][0] ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.567      ;
; 0.431 ; counter:count65|count[7]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.576      ;
; 0.432 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[11][3] ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.579      ;
; 0.435 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[21][3] ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.582      ;
; 0.435 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[58][9] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.565      ;
; 0.437 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[38][3] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.573      ;
; 0.439 ; counter:count65|count[8]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.440 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[37][7] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.576      ;
; 0.441 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[38][7] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.577      ;
; 0.441 ; counter:count65|count[1]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.586      ;
; 0.442 ; counter:count65|count[5]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.587      ;
; 0.442 ; counter:count65|count[3]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.587      ;
; 0.443 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[37][4] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.579      ;
; 0.445 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[38][4] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.581      ;
; 0.448 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[26][4] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.578      ;
; 0.450 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[58][4] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.580      ;
; 0.451 ; counter:count65|count[6]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.596      ;
; 0.451 ; counter:count65|count[0]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.596      ;
; 0.452 ; counter:count65|count[4]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.597      ;
; 0.452 ; counter:count65|count[2]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.597      ;
; 0.454 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[20][3] ; Clock        ; Clock       ; 0.000        ; 0.019      ; 0.577      ;
; 0.454 ; counter:count65|count[6]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.599      ;
; 0.454 ; counter:count65|count[0]      ; counter:count65|count[2]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.599      ;
; 0.455 ; counter:count65|count[4]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.600      ;
; 0.455 ; counter:count65|count[2]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.600      ;
; 0.456 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[58][1] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.586      ;
; 0.456 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[38][2] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.592      ;
; 0.465 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[58][6] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.595      ;
; 0.468 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[26][6] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.598      ;
; 0.481 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[42][3] ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.622      ;
; 0.485 ; LFSR:rndnm|data[3]            ; WeightRAM:ram|REGISTER[39][3] ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.626      ;
; 0.491 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[39][2] ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.632      ;
; 0.491 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[42][2] ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.632      ;
; 0.493 ; LFSR:rndnm|data[0]            ; WeightRAM:ram|REGISTER[38][0] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.629      ;
; 0.493 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[37][9] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.629      ;
; 0.494 ; counter:count65|count[7]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.639      ;
; 0.503 ; LFSR:rndnm|data[1]            ; WeightRAM:ram|REGISTER[38][1] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.639      ;
; 0.504 ; counter:count65|count[1]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.649      ;
; 0.505 ; LFSR:rndnm|data[9]            ; WeightRAM:ram|REGISTER[38][9] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.641      ;
; 0.505 ; counter:count65|count[5]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.650      ;
; 0.505 ; counter:count65|count[3]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.650      ;
; 0.507 ; counter:count65|count[1]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.652      ;
; 0.508 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[37][6] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.644      ;
; 0.508 ; counter:count65|count[5]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.653      ;
; 0.508 ; counter:count65|count[3]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.653      ;
; 0.509 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[38][6] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 0.645      ;
; 0.510 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[53][4] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 0.661      ;
; 0.511 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[2][4]  ; Clock        ; Clock       ; 0.000        ; 0.027      ; 0.642      ;
; 0.512 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[34][2] ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.654      ;
; 0.513 ; LFSR:rndnm|data[8]            ; WeightRAM:ram|REGISTER[26][8] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.643      ;
; 0.517 ; counter:count65|count[6]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.662      ;
; 0.517 ; counter:count65|count[0]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.662      ;
; 0.518 ; counter:count65|count[4]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.663      ;
; 0.518 ; counter:count65|count[2]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.663      ;
; 0.520 ; counter:count65|count[0]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.665      ;
; 0.521 ; counter:count65|count[4]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.666      ;
; 0.521 ; counter:count65|count[2]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.666      ;
; 0.522 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[26][2] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.652      ;
; 0.523 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[58][2] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.653      ;
; 0.523 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[50][4] ; Clock        ; Clock       ; 0.000        ; 0.027      ; 0.654      ;
; 0.526 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[55][4] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 0.677      ;
; 0.526 ; LFSR:rndnm|data[4]            ; WeightRAM:ram|REGISTER[52][4] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 0.677      ;
; 0.526 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[58][7] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.656      ;
; 0.528 ; LFSR:rndnm|data[8]            ; WeightRAM:ram|REGISTER[58][8] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.658      ;
; 0.530 ; LFSR:rndnm|data[7]            ; WeightRAM:ram|REGISTER[26][7] ; Clock        ; Clock       ; 0.000        ; 0.026      ; 0.660      ;
; 0.538 ; LFSR:rndnm|data[6]            ; WeightRAM:ram|REGISTER[50][6] ; Clock        ; Clock       ; 0.000        ; 0.027      ; 0.669      ;
; 0.544 ; LFSR:rndnm|data[2]            ; WeightRAM:ram|REGISTER[50][2] ; Clock        ; Clock       ; 0.000        ; 0.027      ; 0.675      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clock ; Rise       ; Clock                         ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[0]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[1]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[2]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[3]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[4]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[5]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[6]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[7]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[8]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; LFSR:rndnm|data[9]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[0]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[1]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[2]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[3]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[4]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[5]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[6]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[7]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[8]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|Q[9]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][1]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][2]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][3]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][4]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][5]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][6]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][7]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][8]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][9]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][1] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][2] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][3] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][4] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][5] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][6] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][7] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][8] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][9] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][1] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][2] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][3] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][4] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][5] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][6] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][7] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][8] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][9] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][1] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][2] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][3] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][4] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][5] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][6] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][7] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][8] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][9] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][1] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][2] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][3] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][4] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][5] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][6] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][7] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][8] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][9] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][1] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][2] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][3] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][4] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][5] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][6] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][7] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][8] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][9] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][1] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][2] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][3] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][4] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][5] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][6] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][7] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][8] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][9] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][1] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][2] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][3] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][4] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][5] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][6] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][7] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][8] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; In        ; Clock      ; 3.040 ; 3.519 ; Rise       ; Clock           ;
; Rst       ; Clock      ; 1.536 ; 1.843 ; Rise       ; Clock           ;
; WE        ; Clock      ; 2.955 ; 3.796 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; In        ; Clock      ; -1.377 ; -1.965 ; Rise       ; Clock           ;
; Rst       ; Clock      ; -1.005 ; -1.246 ; Rise       ; Clock           ;
; WE        ; Clock      ; -1.309 ; -1.873 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataRead[*]  ; Clock      ; 5.714 ; 6.011 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock      ; 4.329 ; 4.470 ; Rise       ; Clock           ;
;  dataRead[1] ; Clock      ; 5.334 ; 5.539 ; Rise       ; Clock           ;
;  dataRead[2] ; Clock      ; 4.177 ; 4.328 ; Rise       ; Clock           ;
;  dataRead[3] ; Clock      ; 4.352 ; 4.493 ; Rise       ; Clock           ;
;  dataRead[4] ; Clock      ; 5.714 ; 6.011 ; Rise       ; Clock           ;
;  dataRead[5] ; Clock      ; 4.634 ; 4.801 ; Rise       ; Clock           ;
;  dataRead[6] ; Clock      ; 5.052 ; 5.253 ; Rise       ; Clock           ;
;  dataRead[7] ; Clock      ; 4.418 ; 4.570 ; Rise       ; Clock           ;
;  dataRead[8] ; Clock      ; 3.987 ; 4.100 ; Rise       ; Clock           ;
;  dataRead[9] ; Clock      ; 4.890 ; 5.130 ; Rise       ; Clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataRead[*]  ; Clock      ; 3.853 ; 3.962 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock      ; 4.183 ; 4.319 ; Rise       ; Clock           ;
;  dataRead[1] ; Clock      ; 5.185 ; 5.383 ; Rise       ; Clock           ;
;  dataRead[2] ; Clock      ; 4.043 ; 4.188 ; Rise       ; Clock           ;
;  dataRead[3] ; Clock      ; 4.205 ; 4.340 ; Rise       ; Clock           ;
;  dataRead[4] ; Clock      ; 5.512 ; 5.798 ; Rise       ; Clock           ;
;  dataRead[5] ; Clock      ; 4.476 ; 4.637 ; Rise       ; Clock           ;
;  dataRead[6] ; Clock      ; 4.915 ; 5.110 ; Rise       ; Clock           ;
;  dataRead[7] ; Clock      ; 4.269 ; 4.414 ; Rise       ; Clock           ;
;  dataRead[8] ; Clock      ; 3.853 ; 3.962 ; Rise       ; Clock           ;
;  dataRead[9] ; Clock      ; 4.725 ; 4.957 ; Rise       ; Clock           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.153    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  Clock           ; -5.153    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2541.584 ; 0.0   ; 0.0      ; 0.0     ; -1336.135           ;
;  Clock           ; -2541.584 ; 0.000 ; N/A      ; N/A     ; -1336.135           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; In        ; Clock      ; 5.940 ; 6.422 ; Rise       ; Clock           ;
; Rst       ; Clock      ; 3.071 ; 3.025 ; Rise       ; Clock           ;
; WE        ; Clock      ; 6.213 ; 6.556 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; In        ; Clock      ; -1.377 ; -1.965 ; Rise       ; Clock           ;
; Rst       ; Clock      ; -1.005 ; -1.246 ; Rise       ; Clock           ;
; WE        ; Clock      ; -1.309 ; -1.873 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; dataRead[*]  ; Clock      ; 10.985 ; 10.869 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock      ; 8.278  ; 8.215  ; Rise       ; Clock           ;
;  dataRead[1] ; Clock      ; 9.744  ; 9.797  ; Rise       ; Clock           ;
;  dataRead[2] ; Clock      ; 7.885  ; 7.906  ; Rise       ; Clock           ;
;  dataRead[3] ; Clock      ; 8.328  ; 8.262  ; Rise       ; Clock           ;
;  dataRead[4] ; Clock      ; 10.985 ; 10.869 ; Rise       ; Clock           ;
;  dataRead[5] ; Clock      ; 8.949  ; 8.855  ; Rise       ; Clock           ;
;  dataRead[6] ; Clock      ; 9.200  ; 9.348  ; Rise       ; Clock           ;
;  dataRead[7] ; Clock      ; 8.416  ; 8.364  ; Rise       ; Clock           ;
;  dataRead[8] ; Clock      ; 7.543  ; 7.553  ; Rise       ; Clock           ;
;  dataRead[9] ; Clock      ; 9.398  ; 9.380  ; Rise       ; Clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataRead[*]  ; Clock      ; 3.853 ; 3.962 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock      ; 4.183 ; 4.319 ; Rise       ; Clock           ;
;  dataRead[1] ; Clock      ; 5.185 ; 5.383 ; Rise       ; Clock           ;
;  dataRead[2] ; Clock      ; 4.043 ; 4.188 ; Rise       ; Clock           ;
;  dataRead[3] ; Clock      ; 4.205 ; 4.340 ; Rise       ; Clock           ;
;  dataRead[4] ; Clock      ; 5.512 ; 5.798 ; Rise       ; Clock           ;
;  dataRead[5] ; Clock      ; 4.476 ; 4.637 ; Rise       ; Clock           ;
;  dataRead[6] ; Clock      ; 4.915 ; 5.110 ; Rise       ; Clock           ;
;  dataRead[7] ; Clock      ; 4.269 ; 4.414 ; Rise       ; Clock           ;
;  dataRead[8] ; Clock      ; 3.853 ; 3.962 ; Rise       ; Clock           ;
;  dataRead[9] ; Clock      ; 4.725 ; 4.957 ; Rise       ; Clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; dataRead[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WE                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataRead[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; dataRead[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; dataRead[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataRead[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; dataRead[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; dataRead[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataRead[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dataRead[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dataRead[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; dataRead[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 6745     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 6745     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 2000  ; 2000 ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Wed Dec 13 11:23:21 2017
Info: Command: quartus_sta WeighInitiallize -c WeighInitiallize
Info: qsta_default_script.tcl version: #1
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'WeighInitiallize.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Clock Clock
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.153
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.153     -2541.584 Clock 
Info: Worst-case hold slack is 0.422
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.422         0.000 Clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -876.800 Clock 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.654
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.654     -2285.469 Clock 
Info: Worst-case hold slack is 0.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.380         0.000 Clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -876.800 Clock 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.176
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.176      -943.472 Clock 
Info: Worst-case hold slack is 0.179
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.179         0.000 Clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1336.135 Clock 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 341 megabytes
    Info: Processing ended: Wed Dec 13 11:23:25 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


