`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/11/04 16:01:11
// Design Name: 
// Module Name: alarm
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module seg_led_ctl (
    input wire        clk,
	input wire        rst,
	input wire        clk_bps,
	input wire [3:0]  tme1,
	input wire [3:0]  tme2,
	output reg [15:0] seg,
	output reg        led
);

	

endmodule