**综合**：将高级抽象层次的语言描述转化成较低层次的电路结构。即将verilog代码映射为门级网表（与非门等基本逻辑单元的互联关系）。综合的过程有翻译、映射、优化。翻译即translate，将代码转成基本的与或非等器件无关的逻辑电路。映射即map，将逻辑电路映射成基本单元，比如LUT，RAM。优化包括去除冗余的电路结构，或者复用功能相同的电路结构。

综合后生成的门级网表只是表示了门与门之间的虚拟的连接关系（逻辑连接），并没有规定门的位置、走线等。

 

**实现**：将门级网表转化为布局布线后的版图，包括布局和布线两步。布局，把综合后的基本单元放到器件的各个位置。布线，把各个单元连接起来。布局布线需要考虑是时序优先、资源优先（面积）、功耗优先。

 

**生成比特流**：将实现的结果生成.bit文件，用于配置FPGA。

 

Ø 步骤如下：

依次点击流程操作栏里的Run Synthesis -> Run Implementation -> Generate Bitstream                

 <center><img src="../s9-1.png" width =200></center> 

 



 



  

 

 

   

 

 

