# list of hdl files for SS. 
# use one or more files for your design. 
# vhdl / verilog in separate file
# AXI
../ips/bow-common-ips/ips/common_verification/src/rand_id_queue.sv
../ips/bow-common-ips/ips/common_verification/src/clk_rst_gen.sv
../ips/axi/src/axi_test.sv
# TB list
../src/tb/csi/tb_crc16.sv
../src/tb/csi/tb_mipi_csi_rx_packet_stream_controller.sv
../src/tb/csi/tb_mipi_csi_rx_depacker.sv
../src/tb/csi/if_csi_dphy_rx_model.sv
../src/tb/csi/if_csi_dphy_rx_model_old.sv
../src/tb/csi/pattern_generator.v
../src/tb/isp/tb_isp_pipeline.sv
../src/tb/isp/tb_flow_control.sv
../src/tb/top/tb_top.sv
../src/tb/top/tb_top_camera.sv
../src/tb/top/tb_axi_csirx_pkg.sv
../src/tb/top/tb_top_camera_axi.sv
../src/tb/top/tb_top_fpga.sv
../src/tb/top/tb_camera_ss_wrapper.sv