<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-3" LaunchTime="1647916592" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/T_Calculator_Display.dcp">
  <File Type="PA-TCL" Name="T_Calculator_Display.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="T_Calculator_Display_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="T_Calculator_Display_reports.tcl"/>
  <File Type="RDS-RDS" Name="T_Calculator_Display.vds"/>
  <File Type="RDS-UTIL" Name="T_Calculator_Display_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="T_Calculator_Display_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="T_Calculator_Display.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="T_Calculator_Display_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="T_Calculator_Display_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/BCD_to_7SEG.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../BCD_to_7SEG.vhd"/>
        <Attr Name="ImportTime" Val="1646263190"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../bcd_blanker.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/bin_to_bcd.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../bin_to_bcd.vhd"/>
        <Attr Name="ImportTime" Val="1647471038"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/narottams_clk_divider.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../narottams_clk_divider.vhd"/>
        <Attr Name="ImportTime" Val="1646869384"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mux_counter.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/T_Calculator_Display.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="T_Calculator_Display"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/FPGA/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1647469545"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/T_Calculator_Display.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
