

================================================================
== Vitis HLS Report for 'test'
================================================================
* Date:           Fri May 10 15:03:09 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D1
* Solution:       comb_5 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      106|      106|  1.060 us|  1.060 us|  107|  107|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                          |                               |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                 Instance                 |             Module            |   min   |   max   |    min    |    max    | min | max |   Type  |
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_62_5_fu_410  |test_Pipeline_VITIS_LOOP_62_5  |        8|        8|  80.000 ns|  80.000 ns|    8|    8|       no|
        |grp_test_Pipeline_VITIS_LOOP_88_9_fu_469  |test_Pipeline_VITIS_LOOP_88_9  |        8|        8|  80.000 ns|  80.000 ns|    8|    8|       no|
        |grp_test_Pipeline_ARRAY_WRITE_fu_512      |test_Pipeline_ARRAY_WRITE      |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|   12518|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        4|   608|    4824|   21550|    0|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1589|    -|
|Register         |        -|     -|    5668|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|   608|   10492|   35657|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    24|       1|      13|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |                 Instance                 |             Module            | BRAM_18K| DSP |  FF  |  LUT  | URAM|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |control_s_axi_U                           |control_s_axi                  |        0|    0|   246|    424|    0|
    |mem_m_axi_U                               |mem_m_axi                      |        4|    0|   830|    694|    0|
    |mul_32ns_32ns_64_1_1_U315                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U316                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U317                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U318                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U319                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U320                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U321                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U322                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U323                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U324                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U325                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U326                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U327                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U328                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U329                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U330                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U331                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U332                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U333                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U334                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U335                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U336                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U337                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U338                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U339                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U340                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U341                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U342                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U343                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U344                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U345                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U346                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U347                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U348                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U349                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U350                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U351                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U352                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U353                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U354                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U355                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U356                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U357                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U358                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U359                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U360                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U361                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U362                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U363                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U364                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U365                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U366                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U367                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U368                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U369                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U370                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U371                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U372                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U373                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U374                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U375                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U376                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U377                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U378                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U379                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U380                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U381                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U382                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U383                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U384                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U385                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U386                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U387                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U388                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_512      |test_Pipeline_ARRAY_WRITE      |        0|    0|    37|    139|    0|
    |grp_test_Pipeline_VITIS_LOOP_62_5_fu_410  |test_Pipeline_VITIS_LOOP_62_5  |        0|  264|  1808|  15813|    0|
    |grp_test_Pipeline_VITIS_LOOP_88_9_fu_469  |test_Pipeline_VITIS_LOOP_88_9  |        0|   48|   855|   2852|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |Total                                     |                               |        4|  608|  4824|  21550|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+-----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+-----+------------+------------+
    |add_ln114_10_fu_3391_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln114_2_fu_2350_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_3_fu_2356_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_4_fu_2362_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_5_fu_2368_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_6_fu_2382_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_7_fu_3383_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_8_fu_2388_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_9_fu_2394_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_10_fu_3343_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln115_1_fu_2278_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_2_fu_2292_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_3_fu_2298_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_4_fu_2304_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_5_fu_2310_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_6_fu_2324_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_7_fu_3335_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_8_fu_2330_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_9_fu_2336_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_fu_2272_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln116_1_fu_1711_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_2_fu_1725_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_3_fu_1731_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_4_fu_1737_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_5_fu_1751_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_6_fu_2851_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln116_7_fu_2847_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln116_8_fu_1757_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln116_9_fu_2859_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln117_1_fu_1769_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_2_fu_1775_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_3_fu_1781_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_4_fu_1795_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_5_fu_1805_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln117_fu_1763_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln118_1_fu_1823_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln118_2_fu_1837_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln118_3_fu_2870_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_fu_1817_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln119_fu_1423_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln120_2_fu_1349_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_3_fu_1355_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_4_fu_1361_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_5_fu_1375_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_6_fu_1693_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln120_7_fu_1381_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_8_fu_1387_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_9_fu_1701_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_2_fu_1455_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_3_fu_1461_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_4_fu_1467_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_5_fu_1481_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_6_fu_1862_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln121_7_fu_1487_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_8_fu_1493_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_9_fu_1870_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_fu_1441_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln122_1_fu_2674_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln122_2_fu_2680_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_3_fu_2686_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_4_fu_2700_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_5_fu_3117_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln122_6_fu_2710_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln122_7_fu_3125_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_fu_2668_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln123_1_fu_2642_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_2_fu_2648_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_3_fu_2654_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_4_fu_3057_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_5_fu_3065_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln123_fu_2636_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln124_1_fu_2606_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_2_fu_2612_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_3_fu_3008_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_4_fu_3016_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln124_fu_2600_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln125_1_fu_2526_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln125_2_fu_2540_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln125_3_fu_2550_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln125_fu_2520_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln126_1_fu_1635_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln126_fu_1629_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln127_fu_1619_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln130_10_fu_1994_p2  |         +|   0|  0|   65|          65|          65|
    |add_ln130_11_fu_2024_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln130_12_fu_2004_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_13_fu_2114_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_14_fu_2124_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_15_fu_2134_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_16_fu_2140_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_17_fu_2150_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_18_fu_2160_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_19_fu_2880_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln130_1_fu_1919_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln130_20_fu_2170_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_21_fu_2216_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_22_fu_2226_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_23_fu_2236_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_24_fu_2919_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_25_fu_2953_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_26_fu_2934_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_27_fu_2262_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_28_fu_2989_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_29_fu_3269_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_2_fu_1571_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_30_fu_2999_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_31_fu_3315_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_32_fu_3363_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln130_33_fu_3411_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln130_34_fu_3492_p2  |         +|   0|  0|   44|          37|          37|
    |add_ln130_35_fu_2018_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln130_36_fu_3305_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_37_fu_3357_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln130_38_fu_3405_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln130_39_fu_2400_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln130_3_fu_1581_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_40_fu_2948_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln130_41_fu_1967_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_42_fu_2929_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_4_fu_1587_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_5_fu_1597_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_6_fu_1971_p2   |         +|   0|  0|   74|          67|          67|
    |add_ln130_7_fu_1603_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_8_fu_1613_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_9_fu_1988_p2   |         +|   0|  0|   65|          65|          65|
    |add_ln130_fu_1913_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln131_1_fu_2440_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln131_2_fu_2434_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln131_3_fu_2451_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln131_4_fu_2445_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln131_fu_3529_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln132_1_fu_2484_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln132_2_fu_2495_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln132_fu_2490_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln133_1_fu_2566_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln133_2_fu_2578_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln133_fu_2572_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln134_1_fu_3020_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln134_2_fu_3032_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln134_fu_3026_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln135_1_fu_3079_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln135_2_fu_3091_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln135_fu_3085_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln136_1_fu_3139_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln136_2_fu_3151_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln136_fu_3145_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln137_fu_2716_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln138_10_fu_2747_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln138_11_fu_2752_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln138_12_fu_3560_p2  |         +|   0|  0|   17|          10|          10|
    |add_ln138_1_fu_2722_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_2_fu_2727_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_3_fu_2758_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_4_fu_1645_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_5_fu_1651_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_6_fu_2733_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_7_fu_1657_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln138_8_fu_2738_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_9_fu_2742_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_fu_3195_p2     |         +|   0|  0|   44|          37|          37|
    |add_ln139_1_fu_2764_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln139_2_fu_2811_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_3_fu_2770_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_4_fu_2776_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_5_fu_2782_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_6_fu_2788_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_7_fu_2794_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_8_fu_2799_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_9_fu_2805_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_fu_3583_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln140_1_fu_2823_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln140_2_fu_3211_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_3_fu_3215_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_4_fu_3219_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_5_fu_3225_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_fu_2817_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln141_1_fu_3237_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_2_fu_3241_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_3_fu_3246_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_fu_2829_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln142_1_fu_3431_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln142_fu_3427_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln143_fu_3442_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln144_fu_3454_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln50_10_fu_1107_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln50_11_fu_1113_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_12_fu_1119_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_13_fu_1125_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_15_fu_1137_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln50_16_fu_1143_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_17_fu_1149_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_18_fu_931_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln50_19_fu_1155_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln50_1_fu_1032_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln50_3_fu_1052_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln50_4_fu_1058_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln50_6_fu_1077_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln50_7_fu_1083_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln50_8_fu_1089_p2    |         +|   0|  0|   64|          64|          64|
    |arr_55_fu_1017_p2        |         +|   0|  0|   71|          64|          64|
    |arr_56_fu_1038_p2        |         +|   0|  0|   64|          64|          64|
    |arr_57_fu_1064_p2        |         +|   0|  0|   64|          64|          64|
    |arr_58_fu_1095_p2        |         +|   0|  0|   64|          64|          64|
    |arr_59_fu_1131_p2        |         +|   0|  0|   64|          64|          64|
    |arr_60_fu_1160_p2        |         +|   0|  0|   64|          64|          64|
    |arr_61_fu_2864_p2        |         +|   0|  0|   64|          64|          64|
    |arr_62_fu_1811_p2        |         +|   0|  0|   64|          64|          64|
    |arr_63_fu_1847_p2        |         +|   0|  0|   64|          64|          64|
    |arr_64_fu_1857_p2        |         +|   0|  0|   71|          64|          64|
    |arr_65_fu_1705_p2        |         +|   0|  0|   64|          64|          64|
    |arr_66_fu_1874_p2        |         +|   0|  0|   64|          64|          64|
    |arr_67_fu_1894_p2        |         +|   0|  0|   71|          64|          64|
    |grp_fu_831_p2            |         +|   0|  0|   71|          64|          64|
    |grp_fu_837_p2            |         +|   0|  0|   71|          64|          64|
    |grp_fu_843_p2            |         +|   0|  0|   71|          64|          64|
    |out1_w_10_fu_3231_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_11_fu_3251_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_12_fu_3436_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_13_fu_3448_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_14_fu_3460_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_15_fu_3611_p2     |         +|   0|  0|   35|          28|          28|
    |out1_w_1_fu_3550_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_2_fu_2501_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_3_fu_2584_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_4_fu_3037_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_5_fu_3097_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_6_fu_3157_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_7_fu_3187_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_8_fu_3570_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_9_fu_3604_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_fu_3520_p2        |         +|   0|  0|   35|          28|          28|
    +-------------------------+----------+----+---+-----+------------+------------+
    |Total                    |          |   0|  0|12518|       11699|       11699|
    +-------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------+-----+-----------+-----+-----------+
    |      Name     | LUT | Input Size| Bits| Total Bits|
    +---------------+-----+-----------+-----+-----------+
    |ap_NS_fsm      |  169|         38|    1|         38|
    |grp_fu_535_p0  |   20|          4|   32|        128|
    |grp_fu_535_p1  |   26|          5|   32|        160|
    |grp_fu_539_p0  |   26|          5|   32|        160|
    |grp_fu_539_p1  |   26|          5|   32|        160|
    |grp_fu_543_p0  |   20|          4|   32|        128|
    |grp_fu_543_p1  |   20|          4|   32|        128|
    |grp_fu_547_p0  |   14|          3|   32|         96|
    |grp_fu_547_p1  |   20|          4|   32|        128|
    |grp_fu_551_p0  |   20|          4|   32|        128|
    |grp_fu_551_p1  |   20|          4|   32|        128|
    |grp_fu_555_p0  |   20|          4|   32|        128|
    |grp_fu_555_p1  |   20|          4|   32|        128|
    |grp_fu_559_p0  |   20|          4|   32|        128|
    |grp_fu_559_p1  |   20|          4|   32|        128|
    |grp_fu_563_p0  |   20|          4|   32|        128|
    |grp_fu_563_p1  |   20|          4|   32|        128|
    |grp_fu_567_p0  |   20|          4|   32|        128|
    |grp_fu_567_p1  |   20|          4|   32|        128|
    |grp_fu_571_p0  |   20|          4|   32|        128|
    |grp_fu_571_p1  |   20|          4|   32|        128|
    |grp_fu_575_p0  |   20|          4|   32|        128|
    |grp_fu_575_p1  |   20|          4|   32|        128|
    |grp_fu_579_p0  |   20|          4|   32|        128|
    |grp_fu_579_p1  |   20|          4|   32|        128|
    |grp_fu_583_p0  |   20|          4|   32|        128|
    |grp_fu_583_p1  |   20|          4|   32|        128|
    |grp_fu_587_p0  |   20|          4|   32|        128|
    |grp_fu_587_p1  |   20|          4|   32|        128|
    |grp_fu_591_p0  |   20|          4|   32|        128|
    |grp_fu_591_p1  |   20|          4|   32|        128|
    |grp_fu_595_p0  |   20|          4|   32|        128|
    |grp_fu_595_p1  |   20|          4|   32|        128|
    |grp_fu_599_p0  |   20|          4|   32|        128|
    |grp_fu_599_p1  |   20|          4|   32|        128|
    |grp_fu_603_p0  |   20|          4|   32|        128|
    |grp_fu_603_p1  |   20|          4|   32|        128|
    |grp_fu_607_p0  |   20|          4|   32|        128|
    |grp_fu_607_p1  |   20|          4|   32|        128|
    |grp_fu_611_p0  |   20|          4|   32|        128|
    |grp_fu_611_p1  |   20|          4|   32|        128|
    |grp_fu_615_p0  |   20|          4|   32|        128|
    |grp_fu_615_p1  |   20|          4|   32|        128|
    |grp_fu_619_p0  |   20|          4|   32|        128|
    |grp_fu_619_p1  |   20|          4|   32|        128|
    |grp_fu_623_p0  |   20|          4|   32|        128|
    |grp_fu_623_p1  |   20|          4|   32|        128|
    |grp_fu_627_p0  |   20|          4|   32|        128|
    |grp_fu_627_p1  |   20|          4|   32|        128|
    |grp_fu_631_p0  |   20|          4|   32|        128|
    |grp_fu_631_p1  |   20|          4|   32|        128|
    |grp_fu_635_p0  |   20|          4|   32|        128|
    |grp_fu_635_p1  |   20|          4|   32|        128|
    |grp_fu_639_p0  |   14|          3|   32|         96|
    |grp_fu_639_p1  |   14|          3|   32|         96|
    |grp_fu_643_p0  |   14|          3|   32|         96|
    |grp_fu_643_p1  |   14|          3|   32|         96|
    |grp_fu_647_p0  |   14|          3|   32|         96|
    |grp_fu_647_p1  |   14|          3|   32|         96|
    |grp_fu_651_p0  |   14|          3|   32|         96|
    |grp_fu_651_p1  |   14|          3|   32|         96|
    |grp_fu_655_p0  |   14|          3|   32|         96|
    |grp_fu_655_p1  |   14|          3|   32|         96|
    |grp_fu_659_p0  |   14|          3|   32|         96|
    |grp_fu_659_p1  |   14|          3|   32|         96|
    |grp_fu_663_p0  |   14|          3|   32|         96|
    |grp_fu_663_p1  |   14|          3|   32|         96|
    |mem_ARADDR     |   26|          5|   64|        320|
    |mem_ARLEN      |   20|          4|   32|        128|
    |mem_ARVALID    |   20|          4|    1|          4|
    |mem_AWADDR     |   14|          3|   64|        192|
    |mem_AWLEN      |   14|          3|   32|         96|
    |mem_AWVALID    |   14|          3|    1|          3|
    |mem_BREADY     |   14|          3|    1|          3|
    |mem_RREADY     |   14|          3|    1|          3|
    |mem_WVALID     |    9|          2|    1|          2|
    |mem_blk_n_AR   |    9|          2|    1|          2|
    |mem_blk_n_AW   |    9|          2|    1|          2|
    |mem_blk_n_B    |    9|          2|    1|          2|
    +---------------+-----+-----------+-----+-----------+
    |Total          | 1589|        326| 2313|       8859|
    +---------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------+----+----+-----+-----------+
    |                          Name                         | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------+----+----+-----+-----------+
    |add_ln114_2_reg_4661                                   |  64|   0|   64|          0|
    |add_ln114_6_reg_4666                                   |  64|   0|   64|          0|
    |add_ln114_8_reg_4671                                   |  28|   0|   28|          0|
    |add_ln114_9_reg_4676                                   |  28|   0|   28|          0|
    |add_ln115_2_reg_4641                                   |  64|   0|   64|          0|
    |add_ln115_6_reg_4646                                   |  64|   0|   64|          0|
    |add_ln115_8_reg_4651                                   |  28|   0|   28|          0|
    |add_ln115_9_reg_4656                                   |  28|   0|   28|          0|
    |add_ln116_2_reg_4529                                   |  64|   0|   64|          0|
    |add_ln116_5_reg_4534                                   |  64|   0|   64|          0|
    |add_ln116_8_reg_4539                                   |  28|   0|   28|          0|
    |add_ln116_9_reg_4809                                   |  28|   0|   28|          0|
    |add_ln117_5_reg_4549                                   |  28|   0|   28|          0|
    |add_ln119_reg_4409                                     |  64|   0|   64|          0|
    |add_ln120_2_reg_4339                                   |  64|   0|   64|          0|
    |add_ln120_5_reg_4344                                   |  64|   0|   64|          0|
    |add_ln120_7_reg_4349                                   |  28|   0|   28|          0|
    |add_ln120_8_reg_4354                                   |  28|   0|   28|          0|
    |add_ln121_2_reg_4427                                   |  64|   0|   64|          0|
    |add_ln121_5_reg_4432                                   |  64|   0|   64|          0|
    |add_ln121_7_reg_4437                                   |  28|   0|   28|          0|
    |add_ln121_8_reg_4442                                   |  28|   0|   28|          0|
    |add_ln122_1_reg_4752                                   |  64|   0|   64|          0|
    |add_ln122_4_reg_4757                                   |  64|   0|   64|          0|
    |add_ln122_6_reg_4767                                   |  28|   0|   28|          0|
    |add_ln123_1_reg_4732                                   |  64|   0|   64|          0|
    |add_ln123_3_reg_4737                                   |  64|   0|   64|          0|
    |add_ln124_2_reg_4712                                   |  64|   0|   64|          0|
    |add_ln124_reg_4707                                     |  64|   0|   64|          0|
    |add_ln126_1_reg_4499                                   |  64|   0|   64|          0|
    |add_ln127_reg_4489                                     |  64|   0|   64|          0|
    |add_ln130_15_reg_4585                                  |  66|   0|   66|          0|
    |add_ln130_1_reg_4579                                   |  28|   0|   28|          0|
    |add_ln130_20_reg_4590                                  |  67|   0|   67|          0|
    |add_ln130_22_reg_4600                                  |  66|   0|   66|          0|
    |add_ln130_23_reg_4610                                  |  65|   0|   65|          0|
    |add_ln130_27_reg_4626                                  |  65|   0|   65|          0|
    |add_ln130_30_reg_4819                                  |  66|   0|   66|          0|
    |add_ln130_39_reg_4681                                  |  28|   0|   28|          0|
    |add_ln130_3_reg_4472                                   |  66|   0|   66|          0|
    |add_ln130_5_reg_4478                                   |  66|   0|   66|          0|
    |add_ln130_8_reg_4484                                   |  66|   0|   66|          0|
    |add_ln131_3_reg_4687                                   |  28|   0|   28|          0|
    |add_ln137_reg_4772                                     |  28|   0|   28|          0|
    |add_ln138_3_reg_4778                                   |  28|   0|   28|          0|
    |add_ln138_5_reg_4509                                   |  28|   0|   28|          0|
    |add_ln138_7_reg_4514                                   |  28|   0|   28|          0|
    |add_ln139_2_reg_4784                                   |  28|   0|   28|          0|
    |add_ln140_1_reg_4794                                   |  28|   0|   28|          0|
    |add_ln140_reg_4789                                     |  28|   0|   28|          0|
    |add_ln141_reg_4799                                     |  28|   0|   28|          0|
    |add_ln50_18_reg_4017                                   |  64|   0|   64|          0|
    |ap_CS_fsm                                              |  37|   0|   37|          0|
    |arr_55_reg_4096                                        |  64|   0|   64|          0|
    |arr_56_reg_4101                                        |  64|   0|   64|          0|
    |arr_57_reg_4106                                        |  64|   0|   64|          0|
    |arr_58_reg_4111                                        |  64|   0|   64|          0|
    |arr_59_reg_4116                                        |  64|   0|   64|          0|
    |arr_60_reg_4121                                        |  64|   0|   64|          0|
    |arr_61_reg_4814                                        |  64|   0|   64|          0|
    |arr_62_reg_4554                                        |  64|   0|   64|          0|
    |arr_63_reg_4574                                        |  64|   0|   64|          0|
    |arr_reg_4052                                           |  64|   0|   64|          0|
    |conv36_reg_3986                                        |  32|   0|   64|         32|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_512_ap_start_reg      |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_62_5_fu_410_ap_start_reg  |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_88_9_fu_469_ap_start_reg  |   1|   0|    1|          0|
    |lshr_ln4_reg_4702                                      |  36|   0|   36|          0|
    |mul_ln128_reg_4447                                     |  64|   0|   64|          0|
    |mul_ln130_21_reg_4616                                  |  64|   0|   64|          0|
    |mul_ln130_24_reg_4631                                  |  64|   0|   64|          0|
    |out1_w_10_reg_4849                                     |  28|   0|   28|          0|
    |out1_w_11_reg_4854                                     |  28|   0|   28|          0|
    |out1_w_12_reg_4864                                     |  28|   0|   28|          0|
    |out1_w_13_reg_4869                                     |  28|   0|   28|          0|
    |out1_w_14_reg_4874                                     |  28|   0|   28|          0|
    |out1_w_15_reg_4909                                     |  28|   0|   28|          0|
    |out1_w_1_reg_4894                                      |  29|   0|   29|          0|
    |out1_w_2_reg_4692                                      |  28|   0|   28|          0|
    |out1_w_3_reg_4697                                      |  28|   0|   28|          0|
    |out1_w_4_reg_4824                                      |  28|   0|   28|          0|
    |out1_w_5_reg_4829                                      |  28|   0|   28|          0|
    |out1_w_6_reg_4834                                      |  28|   0|   28|          0|
    |out1_w_7_reg_4839                                      |  28|   0|   28|          0|
    |out1_w_8_reg_4899                                      |  28|   0|   28|          0|
    |out1_w_9_reg_4904                                      |  29|   0|   29|          0|
    |out1_w_reg_4889                                        |  28|   0|   28|          0|
    |tmp_70_reg_4844                                        |   9|   0|    9|          0|
    |trunc_ln116_1_reg_4524                                 |  28|   0|   28|          0|
    |trunc_ln116_4_reg_4804                                 |  28|   0|   28|          0|
    |trunc_ln116_reg_4519                                   |  28|   0|   28|          0|
    |trunc_ln117_2_reg_4544                                 |  28|   0|   28|          0|
    |trunc_ln118_1_reg_4564                                 |  28|   0|   28|          0|
    |trunc_ln118_2_reg_4569                                 |  28|   0|   28|          0|
    |trunc_ln118_reg_4559                                   |  28|   0|   28|          0|
    |trunc_ln119_1_reg_4414                                 |  28|   0|   28|          0|
    |trunc_ln122_2_reg_4762                                 |  28|   0|   28|          0|
    |trunc_ln123_1_reg_4747                                 |  28|   0|   28|          0|
    |trunc_ln123_reg_4742                                   |  28|   0|   28|          0|
    |trunc_ln124_1_reg_4722                                 |  28|   0|   28|          0|
    |trunc_ln124_reg_4717                                   |  28|   0|   28|          0|
    |trunc_ln126_1_reg_4504                                 |  28|   0|   28|          0|
    |trunc_ln127_1_reg_4494                                 |  28|   0|   28|          0|
    |trunc_ln130_11_reg_4467                                |  28|   0|   28|          0|
    |trunc_ln130_2_reg_4452                                 |  28|   0|   28|          0|
    |trunc_ln130_31_reg_4595                                |  28|   0|   28|          0|
    |trunc_ln130_34_reg_4605                                |  56|   0|   56|          0|
    |trunc_ln130_37_reg_4859                                |  36|   0|   36|          0|
    |trunc_ln130_41_reg_4621                                |  28|   0|   28|          0|
    |trunc_ln130_43_reg_4636                                |  28|   0|   28|          0|
    |trunc_ln130_5_reg_4457                                 |  28|   0|   28|          0|
    |trunc_ln130_6_reg_4462                                 |  28|   0|   28|          0|
    |trunc_ln149_1_reg_3958                                 |  62|   0|   62|          0|
    |trunc_ln24_1_reg_3946                                  |  62|   0|   62|          0|
    |trunc_ln31_1_reg_3952                                  |  62|   0|   62|          0|
    |trunc_ln3_reg_4727                                     |  28|   0|   28|          0|
    |trunc_ln7_reg_4879                                     |  28|   0|   28|          0|
    |zext_ln114_10_reg_4319                                 |  32|   0|   64|         32|
    |zext_ln114_11_reg_4329                                 |  32|   0|   64|         32|
    |zext_ln114_1_reg_4207                                  |  32|   0|   64|         32|
    |zext_ln114_2_reg_4216                                  |  32|   0|   64|         32|
    |zext_ln114_3_reg_4227                                  |  32|   0|   64|         32|
    |zext_ln114_4_reg_4239                                  |  32|   0|   64|         32|
    |zext_ln114_5_reg_4252                                  |  32|   0|   64|         32|
    |zext_ln114_6_reg_4266                                  |  32|   0|   64|         32|
    |zext_ln114_7_reg_4280                                  |  32|   0|   64|         32|
    |zext_ln114_8_reg_4294                                  |  32|   0|   64|         32|
    |zext_ln114_9_reg_4308                                  |  32|   0|   64|         32|
    |zext_ln114_reg_4198                                    |  32|   0|   64|         32|
    |zext_ln115_reg_4359                                    |  32|   0|   64|         32|
    |zext_ln116_reg_4370                                    |  32|   0|   64|         32|
    |zext_ln117_reg_4381                                    |  32|   0|   64|         32|
    |zext_ln118_reg_4392                                    |  32|   0|   64|         32|
    |zext_ln119_reg_4401                                    |  32|   0|   64|         32|
    |zext_ln121_reg_4419                                    |  32|   0|   64|         32|
    |zext_ln50_1_reg_4057                                   |  32|   0|   64|         32|
    |zext_ln50_2_reg_4063                                   |  32|   0|   64|         32|
    |zext_ln50_3_reg_4070                                   |  32|   0|   64|         32|
    |zext_ln50_4_reg_4077                                   |  32|   0|   64|         32|
    |zext_ln50_5_reg_4086                                   |  32|   0|   64|         32|
    |zext_ln50_6_reg_4006                                   |  32|   0|   64|         32|
    |zext_ln50_reg_3996                                     |  32|   0|   64|         32|
    +-------------------------------------------------------+----+----+-----+-----------+
    |Total                                                  |5668|   0| 6500|        832|
    +-------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|          test|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|          test|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|          test|  return value|
|m_axi_mem_AWVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_AWID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_AWSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WVALID       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WREADY       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WDATA        |  out|   32|       m_axi|           mem|       pointer|
|m_axi_mem_WSTRB        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_WLAST        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WID          |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WUSER        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_ARID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_ARSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RDATA        |   in|   32|       m_axi|           mem|       pointer|
|m_axi_mem_RLAST        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RUSER        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BUSER        |   in|    1|       m_axi|           mem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

