<?xml version='1.0'?>
<signals>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|wr_addr[2]</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_wr_addr_2_334q</simgen>
		<is_inverted>0</is_inverted>
	</signal>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|wr_addr[1]</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_wr_addr_1_335q</simgen>
		<is_inverted>0</is_inverted>
	</signal>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|wr_addr[0]</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_wr_addr_0_336q</simgen>
		<is_inverted>0</is_inverted>
	</signal>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|rd_addr[2]</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_rd_addr_2_337q</simgen>
		<is_inverted>0</is_inverted>
	</signal>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|rd_addr[1]</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_rd_addr_1_338q</simgen>
		<is_inverted>0</is_inverted>
	</signal>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|rd_addr[0]</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_rd_addr_0_339q</simgen>
		<is_inverted>0</is_inverted>
	</signal>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|empty~regout</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_empty_340q</simgen>
		<is_inverted>1</is_inverted>
	</signal>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|full~regout</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_full_341q</simgen>
		<is_inverted>0</is_inverted>
	</signal>
	<signal>
		<gate>\lcd_ta_fifo_to_dfa_fifo|out_valid~regout</gate>
		<simgen>lcd_ta_fifo_to_dfa_lcd_ta_fifo_to_dfa_fifo_lcd_ta_fifo_to_dfa_fifo_out_valid_418q</simgen>
		<is_inverted>0</is_inverted>
	</signal>
</signals>
