
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_top_earlgrey_clkmgr_0.1/rtl/autogen/clkmgr_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module clkmgr_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output clkmgr_reg_pkg::clkmgr_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  clkmgr_reg_pkg::clkmgr_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import clkmgr_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 4;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic clk_enables_clk_io_peri_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic clk_enables_clk_io_peri_en_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic clk_enables_clk_io_peri_en_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic clk_enables_clk_usb_peri_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic clk_enables_clk_usb_peri_en_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic clk_enables_clk_usb_peri_en_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic clk_hints_clk_main_aes_hint_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic clk_hints_clk_main_aes_hint_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic clk_hints_clk_main_aes_hint_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic clk_hints_clk_main_hmac_hint_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic clk_hints_clk_main_hmac_hint_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic clk_hints_clk_main_hmac_hint_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic clk_hints_status_clk_main_aes_val_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic clk_hints_status_clk_main_hmac_val_qs;</pre>
<pre style="margin:0; padding:0 ">  88: </pre>
<pre style="margin:0; padding:0 ">  89:   // Register instances</pre>
<pre style="margin:0; padding:0 ">  90:   // R[clk_enables]: V(False)</pre>
<pre style="margin:0; padding:0 ">  91: </pre>
<pre style="margin:0; padding:0 ">  92:   //   F[clk_io_peri_en]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   ) u_clk_enables_clk_io_peri_en (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 100: </pre>
<pre style="margin:0; padding:0 "> 101:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:     .we     (clk_enables_clk_io_peri_en_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:     .wd     (clk_enables_clk_io_peri_en_wd),</pre>
<pre style="margin:0; padding:0 "> 104: </pre>
<pre style="margin:0; padding:0 "> 105:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 108: </pre>
<pre style="margin:0; padding:0 "> 109:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:     .q      (reg2hw.clk_enables.clk_io_peri_en.q ),</pre>
<pre style="margin:0; padding:0 "> 112: </pre>
<pre style="margin:0; padding:0 "> 113:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:     .qs     (clk_enables_clk_io_peri_en_qs)</pre>
<pre style="margin:0; padding:0 "> 115:   );</pre>
<pre style="margin:0; padding:0 "> 116: </pre>
<pre style="margin:0; padding:0 "> 117: </pre>
<pre style="margin:0; padding:0 "> 118:   //   F[clk_usb_peri_en]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   ) u_clk_enables_clk_usb_peri_en (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 126: </pre>
<pre style="margin:0; padding:0 "> 127:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:     .we     (clk_enables_clk_usb_peri_en_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:     .wd     (clk_enables_clk_usb_peri_en_wd),</pre>
<pre style="margin:0; padding:0 "> 130: </pre>
<pre style="margin:0; padding:0 "> 131:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 134: </pre>
<pre style="margin:0; padding:0 "> 135:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:     .q      (reg2hw.clk_enables.clk_usb_peri_en.q ),</pre>
<pre style="margin:0; padding:0 "> 138: </pre>
<pre style="margin:0; padding:0 "> 139:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .qs     (clk_enables_clk_usb_peri_en_qs)</pre>
<pre style="margin:0; padding:0 "> 141:   );</pre>
<pre style="margin:0; padding:0 "> 142: </pre>
<pre style="margin:0; padding:0 "> 143: </pre>
<pre style="margin:0; padding:0 "> 144:   // R[clk_hints]: V(False)</pre>
<pre style="margin:0; padding:0 "> 145: </pre>
<pre style="margin:0; padding:0 "> 146:   //   F[clk_main_aes_hint]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:   ) u_clk_hints_clk_main_aes_hint (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 154: </pre>
<pre style="margin:0; padding:0 "> 155:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:     .we     (clk_hints_clk_main_aes_hint_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:     .wd     (clk_hints_clk_main_aes_hint_wd),</pre>
<pre style="margin:0; padding:0 "> 158: </pre>
<pre style="margin:0; padding:0 "> 159:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 162: </pre>
<pre style="margin:0; padding:0 "> 163:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:     .q      (reg2hw.clk_hints.clk_main_aes_hint.q ),</pre>
<pre style="margin:0; padding:0 "> 166: </pre>
<pre style="margin:0; padding:0 "> 167:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:     .qs     (clk_hints_clk_main_aes_hint_qs)</pre>
<pre style="margin:0; padding:0 "> 169:   );</pre>
<pre style="margin:0; padding:0 "> 170: </pre>
<pre style="margin:0; padding:0 "> 171: </pre>
<pre style="margin:0; padding:0 "> 172:   //   F[clk_main_hmac_hint]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:   ) u_clk_hints_clk_main_hmac_hint (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 180: </pre>
<pre style="margin:0; padding:0 "> 181:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:     .we     (clk_hints_clk_main_hmac_hint_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:     .wd     (clk_hints_clk_main_hmac_hint_wd),</pre>
<pre style="margin:0; padding:0 "> 184: </pre>
<pre style="margin:0; padding:0 "> 185:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 188: </pre>
<pre style="margin:0; padding:0 "> 189:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .q      (reg2hw.clk_hints.clk_main_hmac_hint.q ),</pre>
<pre style="margin:0; padding:0 "> 192: </pre>
<pre style="margin:0; padding:0 "> 193:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .qs     (clk_hints_clk_main_hmac_hint_qs)</pre>
<pre style="margin:0; padding:0 "> 195:   );</pre>
<pre style="margin:0; padding:0 "> 196: </pre>
<pre style="margin:0; padding:0 "> 197: </pre>
<pre style="margin:0; padding:0 "> 198:   // R[clk_hints_status]: V(False)</pre>
<pre style="margin:0; padding:0 "> 199: </pre>
<pre style="margin:0; padding:0 "> 200:   //   F[clk_main_aes_val]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   ) u_clk_hints_status_clk_main_aes_val (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 208: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 211: </pre>
<pre style="margin:0; padding:0 "> 212:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:     .de     (hw2reg.clk_hints_status.clk_main_aes_val.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:     .d      (hw2reg.clk_hints_status.clk_main_aes_val.d ),</pre>
<pre style="margin:0; padding:0 "> 215: </pre>
<pre style="margin:0; padding:0 "> 216:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 219: </pre>
<pre style="margin:0; padding:0 "> 220:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     .qs     (clk_hints_status_clk_main_aes_val_qs)</pre>
<pre style="margin:0; padding:0 "> 222:   );</pre>
<pre style="margin:0; padding:0 "> 223: </pre>
<pre style="margin:0; padding:0 "> 224: </pre>
<pre style="margin:0; padding:0 "> 225:   //   F[clk_main_hmac_val]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   ) u_clk_hints_status_clk_main_hmac_val (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 233: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 236: </pre>
<pre style="margin:0; padding:0 "> 237:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:     .de     (hw2reg.clk_hints_status.clk_main_hmac_val.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:     .d      (hw2reg.clk_hints_status.clk_main_hmac_val.d ),</pre>
<pre style="margin:0; padding:0 "> 240: </pre>
<pre style="margin:0; padding:0 "> 241:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 244: </pre>
<pre style="margin:0; padding:0 "> 245:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:     .qs     (clk_hints_status_clk_main_hmac_val_qs)</pre>
<pre style="margin:0; padding:0 "> 247:   );</pre>
<pre style="margin:0; padding:0 "> 248: </pre>
<pre style="margin:0; padding:0 "> 249: </pre>
<pre style="margin:0; padding:0 "> 250: </pre>
<pre style="margin:0; padding:0 "> 251: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:   logic [2:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     addr_hit[0] = (reg_addr == CLKMGR_CLK_ENABLES_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     addr_hit[1] = (reg_addr == CLKMGR_CLK_HINTS_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     addr_hit[2] = (reg_addr == CLKMGR_CLK_HINTS_STATUS_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 258:   end</pre>
<pre style="margin:0; padding:0 "> 259: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 261: </pre>
<pre style="margin:0; padding:0 "> 262:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:     if (addr_hit[0] && reg_we && (CLKMGR_PERMIT[0] != (CLKMGR_PERMIT[0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:     if (addr_hit[1] && reg_we && (CLKMGR_PERMIT[1] != (CLKMGR_PERMIT[1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:     if (addr_hit[2] && reg_we && (CLKMGR_PERMIT[2] != (CLKMGR_PERMIT[2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 268:   end</pre>
<pre style="margin:0; padding:0 "> 269: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:   assign clk_enables_clk_io_peri_en_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:   assign clk_enables_clk_io_peri_en_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 272: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:   assign clk_enables_clk_usb_peri_en_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:   assign clk_enables_clk_usb_peri_en_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 275: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:   assign clk_hints_clk_main_aes_hint_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:   assign clk_hints_clk_main_aes_hint_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 278: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:   assign clk_hints_clk_main_hmac_hint_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:   assign clk_hints_clk_main_hmac_hint_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 281: </pre>
<pre style="margin:0; padding:0 "> 282: </pre>
<pre style="margin:0; padding:0 "> 283: </pre>
<pre style="margin:0; padding:0 "> 284:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:         reg_rdata_next[0] = clk_enables_clk_io_peri_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:         reg_rdata_next[1] = clk_enables_clk_usb_peri_en_qs;</pre>
<pre style="margin:0; padding:0 "> 291:       end</pre>
<pre style="margin:0; padding:0 "> 292: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 293:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:         reg_rdata_next[0] = clk_hints_clk_main_aes_hint_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:         reg_rdata_next[1] = clk_hints_clk_main_hmac_hint_qs;</pre>
<pre style="margin:0; padding:0 "> 296:       end</pre>
<pre style="margin:0; padding:0 "> 297: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:         reg_rdata_next[0] = clk_hints_status_clk_main_aes_val_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:         reg_rdata_next[1] = clk_hints_status_clk_main_hmac_val_qs;</pre>
<pre style="margin:0; padding:0 "> 301:       end</pre>
<pre style="margin:0; padding:0 "> 302: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 305:       end</pre>
<pre style="margin:0; padding:0 "> 306:     endcase</pre>
<pre style="margin:0; padding:0 "> 307:   end</pre>
<pre style="margin:0; padding:0 "> 308: </pre>
<pre style="margin:0; padding:0 "> 309:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 310:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 "> 311:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 "> 312: </pre>
<pre style="margin:0; padding:0 "> 313:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 "> 314: </pre>
<pre style="margin:0; padding:0 "> 315:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 "> 316: </pre>
<pre style="margin:0; padding:0 "> 317:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 318:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 319:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 "> 320: </pre>
<pre style="margin:0; padding:0 "> 321: endmodule</pre>
<pre style="margin:0; padding:0 "> 322: </pre>
</body>
</html>
