<शैली गुरु>
#अगर_अघोषित A3XX_XML
#घोषणा A3XX_XML

/* Autogenerated file, DO NOT EDIT manually!

This file was generated by the rules-ng-ng headergen tool in this git repository:
http://github.com/मुक्तdreno/envytools/
git clone https://github.com/मुक्तdreno/envytools.git

The rules-ng-ng source files this header was generated from are:
- /home/robclark/src/envytools/rnndb/adreno.xml                     (    594 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/मुक्तdreno_copyright.xml        (   1572 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a2xx.xml                (  90159 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/adreno_common.xml       (  14386 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/adreno_pm4.xml          (  65048 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a3xx.xml                (  84226 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a4xx.xml                ( 112556 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a5xx.xml                ( 149461 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a6xx.xml                ( 184695 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a6xx_gmu.xml            (  11218 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/ocmem.xml               (   1773 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/adreno_control_regs.xml (   4559 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/adreno_pipe_regs.xml    (   2872 bytes, from 2020-07-23 21:58:14)

Copyright (C) 2013-2020 by the following authors:
- Rob Clark <robdclark@gmail.com> (robclark)
- Ilia Mirkin <imirkin@alum.mit.edu> (imirkin)

Permission is hereby granted, मुक्त of अक्षरge, to any person obtaining
a copy of this software and associated करोcumentation files (the
"Software"), to deal in the Software without restriction, including
without limitation the rights to use, copy, modअगरy, merge, publish,
distribute, sublicense, and/or sell copies of the Software, and to
permit persons to whom the Software is furnished to करो so, subject to
the following conditions:

The above copyright notice and this permission notice (including the
next paragraph) shall be included in all copies or substantial
portions of the Software.

THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
*/


क्रमागत a3xx_tile_mode अणु
	LINEAR = 0,
	TILE_4X4 = 1,
	TILE_32X32 = 2,
	TILE_4X2 = 3,
पूर्ण;

क्रमागत a3xx_state_block_id अणु
	HLSQ_BLOCK_ID_TP_TEX = 2,
	HLSQ_BLOCK_ID_TP_MIPMAP = 3,
	HLSQ_BLOCK_ID_SP_VS = 4,
	HLSQ_BLOCK_ID_SP_FS = 6,
पूर्ण;

क्रमागत a3xx_cache_opcode अणु
	INVALIDATE = 1,
पूर्ण;

क्रमागत a3xx_vtx_fmt अणु
	VFMT_32_FLOAT = 0,
	VFMT_32_32_FLOAT = 1,
	VFMT_32_32_32_FLOAT = 2,
	VFMT_32_32_32_32_FLOAT = 3,
	VFMT_16_FLOAT = 4,
	VFMT_16_16_FLOAT = 5,
	VFMT_16_16_16_FLOAT = 6,
	VFMT_16_16_16_16_FLOAT = 7,
	VFMT_32_FIXED = 8,
	VFMT_32_32_FIXED = 9,
	VFMT_32_32_32_FIXED = 10,
	VFMT_32_32_32_32_FIXED = 11,
	VFMT_16_SINT = 16,
	VFMT_16_16_SINT = 17,
	VFMT_16_16_16_SINT = 18,
	VFMT_16_16_16_16_SINT = 19,
	VFMT_16_UINT = 20,
	VFMT_16_16_UINT = 21,
	VFMT_16_16_16_UINT = 22,
	VFMT_16_16_16_16_UINT = 23,
	VFMT_16_SNORM = 24,
	VFMT_16_16_SNORM = 25,
	VFMT_16_16_16_SNORM = 26,
	VFMT_16_16_16_16_SNORM = 27,
	VFMT_16_UNORM = 28,
	VFMT_16_16_UNORM = 29,
	VFMT_16_16_16_UNORM = 30,
	VFMT_16_16_16_16_UNORM = 31,
	VFMT_32_UINT = 32,
	VFMT_32_32_UINT = 33,
	VFMT_32_32_32_UINT = 34,
	VFMT_32_32_32_32_UINT = 35,
	VFMT_32_SINT = 36,
	VFMT_32_32_SINT = 37,
	VFMT_32_32_32_SINT = 38,
	VFMT_32_32_32_32_SINT = 39,
	VFMT_8_UINT = 40,
	VFMT_8_8_UINT = 41,
	VFMT_8_8_8_UINT = 42,
	VFMT_8_8_8_8_UINT = 43,
	VFMT_8_UNORM = 44,
	VFMT_8_8_UNORM = 45,
	VFMT_8_8_8_UNORM = 46,
	VFMT_8_8_8_8_UNORM = 47,
	VFMT_8_SINT = 48,
	VFMT_8_8_SINT = 49,
	VFMT_8_8_8_SINT = 50,
	VFMT_8_8_8_8_SINT = 51,
	VFMT_8_SNORM = 52,
	VFMT_8_8_SNORM = 53,
	VFMT_8_8_8_SNORM = 54,
	VFMT_8_8_8_8_SNORM = 55,
	VFMT_10_10_10_2_UINT = 56,
	VFMT_10_10_10_2_UNORM = 57,
	VFMT_10_10_10_2_SINT = 58,
	VFMT_10_10_10_2_SNORM = 59,
	VFMT_2_10_10_10_UINT = 60,
	VFMT_2_10_10_10_UNORM = 61,
	VFMT_2_10_10_10_SINT = 62,
	VFMT_2_10_10_10_SNORM = 63,
	VFMT_NONE = 255,
पूर्ण;

क्रमागत a3xx_tex_fmt अणु
	TFMT_5_6_5_UNORM = 4,
	TFMT_5_5_5_1_UNORM = 5,
	TFMT_4_4_4_4_UNORM = 7,
	TFMT_Z16_UNORM = 9,
	TFMT_X8Z24_UNORM = 10,
	TFMT_Z32_FLOAT = 11,
	TFMT_UV_64X32 = 16,
	TFMT_VU_64X32 = 17,
	TFMT_Y_64X32 = 18,
	TFMT_NV12_64X32 = 19,
	TFMT_UV_LINEAR = 20,
	TFMT_VU_LINEAR = 21,
	TFMT_Y_LINEAR = 22,
	TFMT_NV12_LINEAR = 23,
	TFMT_I420_Y = 24,
	TFMT_I420_U = 26,
	TFMT_I420_V = 27,
	TFMT_ATC_RGB = 32,
	TFMT_ATC_RGBA_EXPLICIT = 33,
	TFMT_ETC1 = 34,
	TFMT_ATC_RGBA_INTERPOLATED = 35,
	TFMT_DXT1 = 36,
	TFMT_DXT3 = 37,
	TFMT_DXT5 = 38,
	TFMT_2_10_10_10_UNORM = 40,
	TFMT_10_10_10_2_UNORM = 41,
	TFMT_9_9_9_E5_FLOAT = 42,
	TFMT_11_11_10_FLOAT = 43,
	TFMT_A8_UNORM = 44,
	TFMT_L8_UNORM = 45,
	TFMT_L8_A8_UNORM = 47,
	TFMT_8_UNORM = 48,
	TFMT_8_8_UNORM = 49,
	TFMT_8_8_8_UNORM = 50,
	TFMT_8_8_8_8_UNORM = 51,
	TFMT_8_SNORM = 52,
	TFMT_8_8_SNORM = 53,
	TFMT_8_8_8_SNORM = 54,
	TFMT_8_8_8_8_SNORM = 55,
	TFMT_8_UINT = 56,
	TFMT_8_8_UINT = 57,
	TFMT_8_8_8_UINT = 58,
	TFMT_8_8_8_8_UINT = 59,
	TFMT_8_SINT = 60,
	TFMT_8_8_SINT = 61,
	TFMT_8_8_8_SINT = 62,
	TFMT_8_8_8_8_SINT = 63,
	TFMT_16_FLOAT = 64,
	TFMT_16_16_FLOAT = 65,
	TFMT_16_16_16_16_FLOAT = 67,
	TFMT_16_UINT = 68,
	TFMT_16_16_UINT = 69,
	TFMT_16_16_16_16_UINT = 71,
	TFMT_16_SINT = 72,
	TFMT_16_16_SINT = 73,
	TFMT_16_16_16_16_SINT = 75,
	TFMT_16_UNORM = 76,
	TFMT_16_16_UNORM = 77,
	TFMT_16_16_16_16_UNORM = 79,
	TFMT_16_SNORM = 80,
	TFMT_16_16_SNORM = 81,
	TFMT_16_16_16_16_SNORM = 83,
	TFMT_32_FLOAT = 84,
	TFMT_32_32_FLOAT = 85,
	TFMT_32_32_32_32_FLOAT = 87,
	TFMT_32_UINT = 88,
	TFMT_32_32_UINT = 89,
	TFMT_32_32_32_32_UINT = 91,
	TFMT_32_SINT = 92,
	TFMT_32_32_SINT = 93,
	TFMT_32_32_32_32_SINT = 95,
	TFMT_2_10_10_10_UINT = 96,
	TFMT_10_10_10_2_UINT = 97,
	TFMT_ETC2_RG11_SNORM = 112,
	TFMT_ETC2_RG11_UNORM = 113,
	TFMT_ETC2_R11_SNORM = 114,
	TFMT_ETC2_R11_UNORM = 115,
	TFMT_ETC2_RGBA8 = 116,
	TFMT_ETC2_RGB8A1 = 117,
	TFMT_ETC2_RGB8 = 118,
	TFMT_NONE = 255,
पूर्ण;

क्रमागत a3xx_color_fmt अणु
	RB_R5G6B5_UNORM = 0,
	RB_R5G5B5A1_UNORM = 1,
	RB_R4G4B4A4_UNORM = 3,
	RB_R8G8B8_UNORM = 4,
	RB_R8G8B8A8_UNORM = 8,
	RB_R8G8B8A8_SNORM = 9,
	RB_R8G8B8A8_UINT = 10,
	RB_R8G8B8A8_SINT = 11,
	RB_R8G8_UNORM = 12,
	RB_R8G8_SNORM = 13,
	RB_R8G8_UINT = 14,
	RB_R8G8_SINT = 15,
	RB_R10G10B10A2_UNORM = 16,
	RB_A2R10G10B10_UNORM = 17,
	RB_R10G10B10A2_UINT = 18,
	RB_A2R10G10B10_UINT = 19,
	RB_A8_UNORM = 20,
	RB_R8_UNORM = 21,
	RB_R16_FLOAT = 24,
	RB_R16G16_FLOAT = 25,
	RB_R16G16B16A16_FLOAT = 27,
	RB_R11G11B10_FLOAT = 28,
	RB_R16_SNORM = 32,
	RB_R16G16_SNORM = 33,
	RB_R16G16B16A16_SNORM = 35,
	RB_R16_UNORM = 36,
	RB_R16G16_UNORM = 37,
	RB_R16G16B16A16_UNORM = 39,
	RB_R16_SINT = 40,
	RB_R16G16_SINT = 41,
	RB_R16G16B16A16_SINT = 43,
	RB_R16_UINT = 44,
	RB_R16G16_UINT = 45,
	RB_R16G16B16A16_UINT = 47,
	RB_R32_FLOAT = 48,
	RB_R32G32_FLOAT = 49,
	RB_R32G32B32A32_FLOAT = 51,
	RB_R32_SINT = 52,
	RB_R32G32_SINT = 53,
	RB_R32G32B32A32_SINT = 55,
	RB_R32_UINT = 56,
	RB_R32G32_UINT = 57,
	RB_R32G32B32A32_UINT = 59,
	RB_NONE = 255,
पूर्ण;

क्रमागत a3xx_cp_perfcounter_select अणु
	CP_ALWAYS_COUNT = 0,
	CP_AHB_PFPTRANS_WAIT = 3,
	CP_AHB_NRTTRANS_WAIT = 6,
	CP_CSF_NRT_READ_WAIT = 8,
	CP_CSF_I1_FIFO_FULL = 9,
	CP_CSF_I2_FIFO_FULL = 10,
	CP_CSF_ST_FIFO_FULL = 11,
	CP_RESERVED_12 = 12,
	CP_CSF_RING_ROQ_FULL = 13,
	CP_CSF_I1_ROQ_FULL = 14,
	CP_CSF_I2_ROQ_FULL = 15,
	CP_CSF_ST_ROQ_FULL = 16,
	CP_RESERVED_17 = 17,
	CP_MIU_TAG_MEM_FULL = 18,
	CP_MIU_NRT_WRITE_STALLED = 22,
	CP_MIU_NRT_READ_STALLED = 23,
	CP_ME_REGS_RB_DONE_FIFO_FULL = 26,
	CP_ME_REGS_VS_EVENT_FIFO_FULL = 27,
	CP_ME_REGS_PS_EVENT_FIFO_FULL = 28,
	CP_ME_REGS_CF_EVENT_FIFO_FULL = 29,
	CP_ME_MICRO_RB_STARVED = 30,
	CP_AHB_RBBM_DWORD_SENT = 40,
	CP_ME_BUSY_CLOCKS = 41,
	CP_ME_WAIT_CONTEXT_AVAIL = 42,
	CP_PFP_TYPE0_PACKET = 43,
	CP_PFP_TYPE3_PACKET = 44,
	CP_CSF_RB_WPTR_NEQ_RPTR = 45,
	CP_CSF_I1_SIZE_NEQ_ZERO = 46,
	CP_CSF_I2_SIZE_NEQ_ZERO = 47,
	CP_CSF_RBI1I2_FETCHING = 48,
पूर्ण;

क्रमागत a3xx_gras_tse_perfcounter_select अणु
	GRAS_TSEPERF_INPUT_PRIM = 0,
	GRAS_TSEPERF_INPUT_शून्य_PRIM = 1,
	GRAS_TSEPERF_TRIVAL_REJ_PRIM = 2,
	GRAS_TSEPERF_CLIPPED_PRIM = 3,
	GRAS_TSEPERF_NEW_PRIM = 4,
	GRAS_TSEPERF_ZERO_AREA_PRIM = 5,
	GRAS_TSEPERF_FACENESS_CULLED_PRIM = 6,
	GRAS_TSEPERF_ZERO_PIXEL_PRIM = 7,
	GRAS_TSEPERF_OUTPUT_शून्य_PRIM = 8,
	GRAS_TSEPERF_OUTPUT_VISIBLE_PRIM = 9,
	GRAS_TSEPERF_PRE_CLIP_PRIM = 10,
	GRAS_TSEPERF_POST_CLIP_PRIM = 11,
	GRAS_TSEPERF_WORKING_CYCLES = 12,
	GRAS_TSEPERF_PC_STARVE = 13,
	GRAS_TSERASPERF_STALL = 14,
पूर्ण;

क्रमागत a3xx_gras_ras_perfcounter_select अणु
	GRAS_RASPERF_16X16_TILES = 0,
	GRAS_RASPERF_8X8_TILES = 1,
	GRAS_RASPERF_4X4_TILES = 2,
	GRAS_RASPERF_WORKING_CYCLES = 3,
	GRAS_RASPERF_STALL_CYCLES_BY_RB = 4,
	GRAS_RASPERF_STALL_CYCLES_BY_VSC = 5,
	GRAS_RASPERF_STARVE_CYCLES_BY_TSE = 6,
पूर्ण;

क्रमागत a3xx_hlsq_perfcounter_select अणु
	HLSQ_PERF_SP_VS_CONSTANT = 0,
	HLSQ_PERF_SP_VS_INSTRUCTIONS = 1,
	HLSQ_PERF_SP_FS_CONSTANT = 2,
	HLSQ_PERF_SP_FS_INSTRUCTIONS = 3,
	HLSQ_PERF_TP_STATE = 4,
	HLSQ_PERF_QUADS = 5,
	HLSQ_PERF_PIXELS = 6,
	HLSQ_PERF_VERTICES = 7,
	HLSQ_PERF_FS8_THREADS = 8,
	HLSQ_PERF_FS16_THREADS = 9,
	HLSQ_PERF_FS32_THREADS = 10,
	HLSQ_PERF_VS8_THREADS = 11,
	HLSQ_PERF_VS16_THREADS = 12,
	HLSQ_PERF_SP_VS_DATA_BYTES = 13,
	HLSQ_PERF_SP_FS_DATA_BYTES = 14,
	HLSQ_PERF_ACTIVE_CYCLES = 15,
	HLSQ_PERF_STALL_CYCLES_SP_STATE = 16,
	HLSQ_PERF_STALL_CYCLES_SP_VS = 17,
	HLSQ_PERF_STALL_CYCLES_SP_FS = 18,
	HLSQ_PERF_STALL_CYCLES_UCHE = 19,
	HLSQ_PERF_RBBM_LOAD_CYCLES = 20,
	HLSQ_PERF_DI_TO_VS_START_SP0 = 21,
	HLSQ_PERF_DI_TO_FS_START_SP0 = 22,
	HLSQ_PERF_VS_START_TO_DONE_SP0 = 23,
	HLSQ_PERF_FS_START_TO_DONE_SP0 = 24,
	HLSQ_PERF_SP_STATE_COPY_CYCLES_VS = 25,
	HLSQ_PERF_SP_STATE_COPY_CYCLES_FS = 26,
	HLSQ_PERF_UCHE_LATENCY_CYCLES = 27,
	HLSQ_PERF_UCHE_LATENCY_COUNT = 28,
पूर्ण;

क्रमागत a3xx_pc_perfcounter_select अणु
	PC_PCPERF_VISIBILITY_STREAMS = 0,
	PC_PCPERF_TOTAL_INSTANCES = 1,
	PC_PCPERF_PRIMITIVES_PC_VPC = 2,
	PC_PCPERF_PRIMITIVES_KILLED_BY_VS = 3,
	PC_PCPERF_PRIMITIVES_VISIBLE_BY_VS = 4,
	PC_PCPERF_DRAWCALLS_KILLED_BY_VS = 5,
	PC_PCPERF_DRAWCALLS_VISIBLE_BY_VS = 6,
	PC_PCPERF_VERTICES_TO_VFD = 7,
	PC_PCPERF_REUSED_VERTICES = 8,
	PC_PCPERF_CYCLES_STALLED_BY_VFD = 9,
	PC_PCPERF_CYCLES_STALLED_BY_TSE = 10,
	PC_PCPERF_CYCLES_STALLED_BY_VBIF = 11,
	PC_PCPERF_CYCLES_IS_WORKING = 12,
पूर्ण;

क्रमागत a3xx_rb_perfcounter_select अणु
	RB_RBPERF_ACTIVE_CYCLES_ANY = 0,
	RB_RBPERF_ACTIVE_CYCLES_ALL = 1,
	RB_RBPERF_STARVE_CYCLES_BY_SP = 2,
	RB_RBPERF_STARVE_CYCLES_BY_RAS = 3,
	RB_RBPERF_STARVE_CYCLES_BY_MARB = 4,
	RB_RBPERF_STALL_CYCLES_BY_MARB = 5,
	RB_RBPERF_STALL_CYCLES_BY_HLSQ = 6,
	RB_RBPERF_RB_MARB_DATA = 7,
	RB_RBPERF_SP_RB_QUAD = 8,
	RB_RBPERF_RAS_EARLY_Z_QUADS = 9,
	RB_RBPERF_GMEM_CH0_READ = 10,
	RB_RBPERF_GMEM_CH1_READ = 11,
	RB_RBPERF_GMEM_CH0_WRITE = 12,
	RB_RBPERF_GMEM_CH1_WRITE = 13,
	RB_RBPERF_CP_CONTEXT_DONE = 14,
	RB_RBPERF_CP_CACHE_FLUSH = 15,
	RB_RBPERF_CP_ZPASS_DONE = 16,
पूर्ण;

क्रमागत a3xx_rbbm_perfcounter_select अणु
	RBBM_ALAWYS_ON = 0,
	RBBM_VBIF_BUSY = 1,
	RBBM_TSE_BUSY = 2,
	RBBM_RAS_BUSY = 3,
	RBBM_PC_DCALL_BUSY = 4,
	RBBM_PC_VSD_BUSY = 5,
	RBBM_VFD_BUSY = 6,
	RBBM_VPC_BUSY = 7,
	RBBM_UCHE_BUSY = 8,
	RBBM_VSC_BUSY = 9,
	RBBM_HLSQ_BUSY = 10,
	RBBM_ANY_RB_BUSY = 11,
	RBBM_ANY_TEX_BUSY = 12,
	RBBM_ANY_USP_BUSY = 13,
	RBBM_ANY_MARB_BUSY = 14,
	RBBM_ANY_ARB_BUSY = 15,
	RBBM_AHB_STATUS_BUSY = 16,
	RBBM_AHB_STATUS_STALLED = 17,
	RBBM_AHB_STATUS_TXFR = 18,
	RBBM_AHB_STATUS_TXFR_SPLIT = 19,
	RBBM_AHB_STATUS_TXFR_ERROR = 20,
	RBBM_AHB_STATUS_LONG_STALL = 21,
	RBBM_RBBM_STATUS_MASKED = 22,
पूर्ण;

क्रमागत a3xx_sp_perfcounter_select अणु
	SP_LM_LOAD_INSTRUCTIONS = 0,
	SP_LM_STORE_INSTRUCTIONS = 1,
	SP_LM_ATOMICS = 2,
	SP_UCHE_LOAD_INSTRUCTIONS = 3,
	SP_UCHE_STORE_INSTRUCTIONS = 4,
	SP_UCHE_ATOMICS = 5,
	SP_VS_TEX_INSTRUCTIONS = 6,
	SP_VS_CFLOW_INSTRUCTIONS = 7,
	SP_VS_EFU_INSTRUCTIONS = 8,
	SP_VS_FULL_ALU_INSTRUCTIONS = 9,
	SP_VS_HALF_ALU_INSTRUCTIONS = 10,
	SP_FS_TEX_INSTRUCTIONS = 11,
	SP_FS_CFLOW_INSTRUCTIONS = 12,
	SP_FS_EFU_INSTRUCTIONS = 13,
	SP_FS_FULL_ALU_INSTRUCTIONS = 14,
	SP_FS_HALF_ALU_INSTRUCTIONS = 15,
	SP_FS_BARY_INSTRUCTIONS = 16,
	SP_VS_INSTRUCTIONS = 17,
	SP_FS_INSTRUCTIONS = 18,
	SP_ADDR_LOCK_COUNT = 19,
	SP_UCHE_READ_TRANS = 20,
	SP_UCHE_WRITE_TRANS = 21,
	SP_EXPORT_VPC_TRANS = 22,
	SP_EXPORT_RB_TRANS = 23,
	SP_PIXELS_KILLED = 24,
	SP_ICL1_REQUESTS = 25,
	SP_ICL1_MISSES = 26,
	SP_ICL0_REQUESTS = 27,
	SP_ICL0_MISSES = 28,
	SP_ALU_ACTIVE_CYCLES = 29,
	SP_EFU_ACTIVE_CYCLES = 30,
	SP_STALL_CYCLES_BY_VPC = 31,
	SP_STALL_CYCLES_BY_TP = 32,
	SP_STALL_CYCLES_BY_UCHE = 33,
	SP_STALL_CYCLES_BY_RB = 34,
	SP_ACTIVE_CYCLES_ANY = 35,
	SP_ACTIVE_CYCLES_ALL = 36,
पूर्ण;

क्रमागत a3xx_tp_perfcounter_select अणु
	TPL1_TPPERF_L1_REQUESTS = 0,
	TPL1_TPPERF_TP0_L1_REQUESTS = 1,
	TPL1_TPPERF_TP0_L1_MISSES = 2,
	TPL1_TPPERF_TP1_L1_REQUESTS = 3,
	TPL1_TPPERF_TP1_L1_MISSES = 4,
	TPL1_TPPERF_TP2_L1_REQUESTS = 5,
	TPL1_TPPERF_TP2_L1_MISSES = 6,
	TPL1_TPPERF_TP3_L1_REQUESTS = 7,
	TPL1_TPPERF_TP3_L1_MISSES = 8,
	TPL1_TPPERF_OUTPUT_TEXELS_POINT = 9,
	TPL1_TPPERF_OUTPUT_TEXELS_BILINEAR = 10,
	TPL1_TPPERF_OUTPUT_TEXELS_MIP = 11,
	TPL1_TPPERF_OUTPUT_TEXELS_ANISO = 12,
	TPL1_TPPERF_BILINEAR_OPS = 13,
	TPL1_TPPERF_QUADSQUADS_OFFSET = 14,
	TPL1_TPPERF_QUADQUADS_SHADOW = 15,
	TPL1_TPPERF_QUADS_ARRAY = 16,
	TPL1_TPPERF_QUADS_PROJECTION = 17,
	TPL1_TPPERF_QUADS_GRADIENT = 18,
	TPL1_TPPERF_QUADS_1D2D = 19,
	TPL1_TPPERF_QUADS_3DCUBE = 20,
	TPL1_TPPERF_ZERO_LOD = 21,
	TPL1_TPPERF_OUTPUT_TEXELS = 22,
	TPL1_TPPERF_ACTIVE_CYCLES_ANY = 23,
	TPL1_TPPERF_ACTIVE_CYCLES_ALL = 24,
	TPL1_TPPERF_STALL_CYCLES_BY_ARB = 25,
	TPL1_TPPERF_LATENCY = 26,
	TPL1_TPPERF_LATENCY_TRANS = 27,
पूर्ण;

क्रमागत a3xx_vfd_perfcounter_select अणु
	VFD_PERF_UCHE_BYTE_FETCHED = 0,
	VFD_PERF_UCHE_TRANS = 1,
	VFD_PERF_VPC_BYPASS_COMPONENTS = 2,
	VFD_PERF_FETCH_INSTRUCTIONS = 3,
	VFD_PERF_DECODE_INSTRUCTIONS = 4,
	VFD_PERF_ACTIVE_CYCLES = 5,
	VFD_PERF_STALL_CYCLES_UCHE = 6,
	VFD_PERF_STALL_CYCLES_HLSQ = 7,
	VFD_PERF_STALL_CYCLES_VPC_BYPASS = 8,
	VFD_PERF_STALL_CYCLES_VPC_ALLOC = 9,
पूर्ण;

क्रमागत a3xx_vpc_perfcounter_select अणु
	VPC_PERF_SP_LM_PRIMITIVES = 0,
	VPC_PERF_COMPONENTS_FROM_SP = 1,
	VPC_PERF_SP_LM_COMPONENTS = 2,
	VPC_PERF_ACTIVE_CYCLES = 3,
	VPC_PERF_STALL_CYCLES_LM = 4,
	VPC_PERF_STALL_CYCLES_RAS = 5,
पूर्ण;

क्रमागत a3xx_uche_perfcounter_select अणु
	UCHE_UCHEPERF_VBIF_READ_BEATS_TP = 0,
	UCHE_UCHEPERF_VBIF_READ_BEATS_VFD = 1,
	UCHE_UCHEPERF_VBIF_READ_BEATS_HLSQ = 2,
	UCHE_UCHEPERF_VBIF_READ_BEATS_MARB = 3,
	UCHE_UCHEPERF_VBIF_READ_BEATS_SP = 4,
	UCHE_UCHEPERF_READ_REQUESTS_TP = 8,
	UCHE_UCHEPERF_READ_REQUESTS_VFD = 9,
	UCHE_UCHEPERF_READ_REQUESTS_HLSQ = 10,
	UCHE_UCHEPERF_READ_REQUESTS_MARB = 11,
	UCHE_UCHEPERF_READ_REQUESTS_SP = 12,
	UCHE_UCHEPERF_WRITE_REQUESTS_MARB = 13,
	UCHE_UCHEPERF_WRITE_REQUESTS_SP = 14,
	UCHE_UCHEPERF_TAG_CHECK_FAILS = 15,
	UCHE_UCHEPERF_EVICTS = 16,
	UCHE_UCHEPERF_FLUSHES = 17,
	UCHE_UCHEPERF_VBIF_LATENCY_CYCLES = 18,
	UCHE_UCHEPERF_VBIF_LATENCY_SAMPLES = 19,
	UCHE_UCHEPERF_ACTIVE_CYCLES = 20,
पूर्ण;

क्रमागत a3xx_पूर्णांकp_mode अणु
	SMOOTH = 0,
	FLAT = 1,
	ZERO = 2,
	ONE = 3,
पूर्ण;

क्रमागत a3xx_repl_mode अणु
	S = 1,
	T = 2,
	ONE_T = 3,
पूर्ण;

क्रमागत a3xx_tex_filter अणु
	A3XX_TEX_NEAREST = 0,
	A3XX_TEX_LINEAR = 1,
	A3XX_TEX_ANISO = 2,
पूर्ण;

क्रमागत a3xx_tex_clamp अणु
	A3XX_TEX_REPEAT = 0,
	A3XX_TEX_CLAMP_TO_EDGE = 1,
	A3XX_TEX_MIRROR_REPEAT = 2,
	A3XX_TEX_CLAMP_TO_BORDER = 3,
	A3XX_TEX_MIRROR_CLAMP = 4,
पूर्ण;

क्रमागत a3xx_tex_aniso अणु
	A3XX_TEX_ANISO_1 = 0,
	A3XX_TEX_ANISO_2 = 1,
	A3XX_TEX_ANISO_4 = 2,
	A3XX_TEX_ANISO_8 = 3,
	A3XX_TEX_ANISO_16 = 4,
पूर्ण;

क्रमागत a3xx_tex_swiz अणु
	A3XX_TEX_X = 0,
	A3XX_TEX_Y = 1,
	A3XX_TEX_Z = 2,
	A3XX_TEX_W = 3,
	A3XX_TEX_ZERO = 4,
	A3XX_TEX_ONE = 5,
पूर्ण;

क्रमागत a3xx_tex_type अणु
	A3XX_TEX_1D = 0,
	A3XX_TEX_2D = 1,
	A3XX_TEX_CUBE = 2,
	A3XX_TEX_3D = 3,
पूर्ण;

क्रमागत a3xx_tex_msaa अणु
	A3XX_TPL1_MSAA1X = 0,
	A3XX_TPL1_MSAA2X = 1,
	A3XX_TPL1_MSAA4X = 2,
	A3XX_TPL1_MSAA8X = 3,
पूर्ण;

#घोषणा A3XX_INT0_RBBM_GPU_IDLE					0x00000001
#घोषणा A3XX_INT0_RBBM_AHB_ERROR				0x00000002
#घोषणा A3XX_INT0_RBBM_REG_TIMEOUT				0x00000004
#घोषणा A3XX_INT0_RBBM_ME_MS_TIMEOUT				0x00000008
#घोषणा A3XX_INT0_RBBM_PFP_MS_TIMEOUT				0x00000010
#घोषणा A3XX_INT0_RBBM_ATB_BUS_OVERFLOW				0x00000020
#घोषणा A3XX_INT0_VFD_ERROR					0x00000040
#घोषणा A3XX_INT0_CP_SW_INT					0x00000080
#घोषणा A3XX_INT0_CP_T0_PACKET_IN_IB				0x00000100
#घोषणा A3XX_INT0_CP_OPCODE_ERROR				0x00000200
#घोषणा A3XX_INT0_CP_RESERVED_BIT_ERROR				0x00000400
#घोषणा A3XX_INT0_CP_HW_FAULT					0x00000800
#घोषणा A3XX_INT0_CP_DMA					0x00001000
#घोषणा A3XX_INT0_CP_IB2_INT					0x00002000
#घोषणा A3XX_INT0_CP_IB1_INT					0x00004000
#घोषणा A3XX_INT0_CP_RB_INT					0x00008000
#घोषणा A3XX_INT0_CP_REG_PROTECT_FAULT				0x00010000
#घोषणा A3XX_INT0_CP_RB_DONE_TS					0x00020000
#घोषणा A3XX_INT0_CP_VS_DONE_TS					0x00040000
#घोषणा A3XX_INT0_CP_PS_DONE_TS					0x00080000
#घोषणा A3XX_INT0_CACHE_FLUSH_TS				0x00100000
#घोषणा A3XX_INT0_CP_AHB_ERROR_HALT				0x00200000
#घोषणा A3XX_INT0_MISC_HANG_DETECT				0x01000000
#घोषणा A3XX_INT0_UCHE_OOB_ACCESS				0x02000000
#घोषणा REG_A3XX_RBBM_HW_VERSION				0x00000000

#घोषणा REG_A3XX_RBBM_HW_RELEASE				0x00000001

#घोषणा REG_A3XX_RBBM_HW_CONFIGURATION				0x00000002

#घोषणा REG_A3XX_RBBM_CLOCK_CTL					0x00000010

#घोषणा REG_A3XX_RBBM_SP_HYST_CNT				0x00000012

#घोषणा REG_A3XX_RBBM_SW_RESET_CMD				0x00000018

#घोषणा REG_A3XX_RBBM_AHB_CTL0					0x00000020

#घोषणा REG_A3XX_RBBM_AHB_CTL1					0x00000021

#घोषणा REG_A3XX_RBBM_AHB_CMD					0x00000022

#घोषणा REG_A3XX_RBBM_AHB_ERROR_STATUS				0x00000027

#घोषणा REG_A3XX_RBBM_GPR0_CTL					0x0000002e

#घोषणा REG_A3XX_RBBM_STATUS					0x00000030
#घोषणा A3XX_RBBM_STATUS_HI_BUSY				0x00000001
#घोषणा A3XX_RBBM_STATUS_CP_ME_BUSY				0x00000002
#घोषणा A3XX_RBBM_STATUS_CP_PFP_BUSY				0x00000004
#घोषणा A3XX_RBBM_STATUS_CP_NRT_BUSY				0x00004000
#घोषणा A3XX_RBBM_STATUS_VBIF_BUSY				0x00008000
#घोषणा A3XX_RBBM_STATUS_TSE_BUSY				0x00010000
#घोषणा A3XX_RBBM_STATUS_RAS_BUSY				0x00020000
#घोषणा A3XX_RBBM_STATUS_RB_BUSY				0x00040000
#घोषणा A3XX_RBBM_STATUS_PC_DCALL_BUSY				0x00080000
#घोषणा A3XX_RBBM_STATUS_PC_VSD_BUSY				0x00100000
#घोषणा A3XX_RBBM_STATUS_VFD_BUSY				0x00200000
#घोषणा A3XX_RBBM_STATUS_VPC_BUSY				0x00400000
#घोषणा A3XX_RBBM_STATUS_UCHE_BUSY				0x00800000
#घोषणा A3XX_RBBM_STATUS_SP_BUSY				0x01000000
#घोषणा A3XX_RBBM_STATUS_TPL1_BUSY				0x02000000
#घोषणा A3XX_RBBM_STATUS_MARB_BUSY				0x04000000
#घोषणा A3XX_RBBM_STATUS_VSC_BUSY				0x08000000
#घोषणा A3XX_RBBM_STATUS_ARB_BUSY				0x10000000
#घोषणा A3XX_RBBM_STATUS_HLSQ_BUSY				0x20000000
#घोषणा A3XX_RBBM_STATUS_GPU_BUSY_NOHC				0x40000000
#घोषणा A3XX_RBBM_STATUS_GPU_BUSY				0x80000000

#घोषणा REG_A3XX_RBBM_NQWAIT_UNTIL				0x00000040

#घोषणा REG_A3XX_RBBM_WAIT_IDLE_CLOCKS_CTL			0x00000033

#घोषणा REG_A3XX_RBBM_INTERFACE_HANG_INT_CTL			0x00000050

#घोषणा REG_A3XX_RBBM_INTERFACE_HANG_MASK_CTL0			0x00000051

#घोषणा REG_A3XX_RBBM_INTERFACE_HANG_MASK_CTL1			0x00000054

#घोषणा REG_A3XX_RBBM_INTERFACE_HANG_MASK_CTL2			0x00000057

#घोषणा REG_A3XX_RBBM_INTERFACE_HANG_MASK_CTL3			0x0000005a

#घोषणा REG_A3XX_RBBM_INT_SET_CMD				0x00000060

#घोषणा REG_A3XX_RBBM_INT_CLEAR_CMD				0x00000061

#घोषणा REG_A3XX_RBBM_INT_0_MASK				0x00000063

#घोषणा REG_A3XX_RBBM_INT_0_STATUS				0x00000064

#घोषणा REG_A3XX_RBBM_PERFCTR_CTL				0x00000080
#घोषणा A3XX_RBBM_PERFCTR_CTL_ENABLE				0x00000001

#घोषणा REG_A3XX_RBBM_PERFCTR_LOAD_CMD0				0x00000081

#घोषणा REG_A3XX_RBBM_PERFCTR_LOAD_CMD1				0x00000082

#घोषणा REG_A3XX_RBBM_PERFCTR_LOAD_VALUE_LO			0x00000084

#घोषणा REG_A3XX_RBBM_PERFCTR_LOAD_VALUE_HI			0x00000085

#घोषणा REG_A3XX_RBBM_PERFCOUNTER0_SELECT			0x00000086

#घोषणा REG_A3XX_RBBM_PERFCOUNTER1_SELECT			0x00000087

#घोषणा REG_A3XX_RBBM_GPU_BUSY_MASKED				0x00000088

#घोषणा REG_A3XX_RBBM_PERFCTR_CP_0_LO				0x00000090

#घोषणा REG_A3XX_RBBM_PERFCTR_CP_0_HI				0x00000091

#घोषणा REG_A3XX_RBBM_PERFCTR_RBBM_0_LO				0x00000092

#घोषणा REG_A3XX_RBBM_PERFCTR_RBBM_0_HI				0x00000093

#घोषणा REG_A3XX_RBBM_PERFCTR_RBBM_1_LO				0x00000094

#घोषणा REG_A3XX_RBBM_PERFCTR_RBBM_1_HI				0x00000095

#घोषणा REG_A3XX_RBBM_PERFCTR_PC_0_LO				0x00000096

#घोषणा REG_A3XX_RBBM_PERFCTR_PC_0_HI				0x00000097

#घोषणा REG_A3XX_RBBM_PERFCTR_PC_1_LO				0x00000098

#घोषणा REG_A3XX_RBBM_PERFCTR_PC_1_HI				0x00000099

#घोषणा REG_A3XX_RBBM_PERFCTR_PC_2_LO				0x0000009a

#घोषणा REG_A3XX_RBBM_PERFCTR_PC_2_HI				0x0000009b

#घोषणा REG_A3XX_RBBM_PERFCTR_PC_3_LO				0x0000009c

#घोषणा REG_A3XX_RBBM_PERFCTR_PC_3_HI				0x0000009d

#घोषणा REG_A3XX_RBBM_PERFCTR_VFD_0_LO				0x0000009e

#घोषणा REG_A3XX_RBBM_PERFCTR_VFD_0_HI				0x0000009f

#घोषणा REG_A3XX_RBBM_PERFCTR_VFD_1_LO				0x000000a0

#घोषणा REG_A3XX_RBBM_PERFCTR_VFD_1_HI				0x000000a1

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_0_LO				0x000000a2

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_0_HI				0x000000a3

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_1_LO				0x000000a4

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_1_HI				0x000000a5

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_2_LO				0x000000a6

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_2_HI				0x000000a7

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_3_LO				0x000000a8

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_3_HI				0x000000a9

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_4_LO				0x000000aa

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_4_HI				0x000000ab

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_5_LO				0x000000ac

#घोषणा REG_A3XX_RBBM_PERFCTR_HLSQ_5_HI				0x000000ad

#घोषणा REG_A3XX_RBBM_PERFCTR_VPC_0_LO				0x000000ae

#घोषणा REG_A3XX_RBBM_PERFCTR_VPC_0_HI				0x000000af

#घोषणा REG_A3XX_RBBM_PERFCTR_VPC_1_LO				0x000000b0

#घोषणा REG_A3XX_RBBM_PERFCTR_VPC_1_HI				0x000000b1

#घोषणा REG_A3XX_RBBM_PERFCTR_TSE_0_LO				0x000000b2

#घोषणा REG_A3XX_RBBM_PERFCTR_TSE_0_HI				0x000000b3

#घोषणा REG_A3XX_RBBM_PERFCTR_TSE_1_LO				0x000000b4

#घोषणा REG_A3XX_RBBM_PERFCTR_TSE_1_HI				0x000000b5

#घोषणा REG_A3XX_RBBM_PERFCTR_RAS_0_LO				0x000000b6

#घोषणा REG_A3XX_RBBM_PERFCTR_RAS_0_HI				0x000000b7

#घोषणा REG_A3XX_RBBM_PERFCTR_RAS_1_LO				0x000000b8

#घोषणा REG_A3XX_RBBM_PERFCTR_RAS_1_HI				0x000000b9

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_0_LO				0x000000ba

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_0_HI				0x000000bb

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_1_LO				0x000000bc

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_1_HI				0x000000bd

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_2_LO				0x000000be

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_2_HI				0x000000bf

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_3_LO				0x000000c0

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_3_HI				0x000000c1

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_4_LO				0x000000c2

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_4_HI				0x000000c3

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_5_LO				0x000000c4

#घोषणा REG_A3XX_RBBM_PERFCTR_UCHE_5_HI				0x000000c5

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_0_LO				0x000000c6

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_0_HI				0x000000c7

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_1_LO				0x000000c8

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_1_HI				0x000000c9

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_2_LO				0x000000ca

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_2_HI				0x000000cb

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_3_LO				0x000000cc

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_3_HI				0x000000cd

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_4_LO				0x000000ce

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_4_HI				0x000000cf

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_5_LO				0x000000d0

#घोषणा REG_A3XX_RBBM_PERFCTR_TP_5_HI				0x000000d1

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_0_LO				0x000000d2

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_0_HI				0x000000d3

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_1_LO				0x000000d4

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_1_HI				0x000000d5

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_2_LO				0x000000d6

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_2_HI				0x000000d7

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_3_LO				0x000000d8

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_3_HI				0x000000d9

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_4_LO				0x000000da

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_4_HI				0x000000db

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_5_LO				0x000000dc

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_5_HI				0x000000dd

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_6_LO				0x000000de

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_6_HI				0x000000df

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_7_LO				0x000000e0

#घोषणा REG_A3XX_RBBM_PERFCTR_SP_7_HI				0x000000e1

#घोषणा REG_A3XX_RBBM_PERFCTR_RB_0_LO				0x000000e2

#घोषणा REG_A3XX_RBBM_PERFCTR_RB_0_HI				0x000000e3

#घोषणा REG_A3XX_RBBM_PERFCTR_RB_1_LO				0x000000e4

#घोषणा REG_A3XX_RBBM_PERFCTR_RB_1_HI				0x000000e5

#घोषणा REG_A3XX_RBBM_PERFCTR_PWR_0_LO				0x000000ea

#घोषणा REG_A3XX_RBBM_PERFCTR_PWR_0_HI				0x000000eb

#घोषणा REG_A3XX_RBBM_PERFCTR_PWR_1_LO				0x000000ec

#घोषणा REG_A3XX_RBBM_PERFCTR_PWR_1_HI				0x000000ed

#घोषणा REG_A3XX_RBBM_RBBM_CTL					0x00000100

#घोषणा REG_A3XX_RBBM_DEBUG_BUS_CTL				0x00000111

#घोषणा REG_A3XX_RBBM_DEBUG_BUS_DATA_STATUS			0x00000112

#घोषणा REG_A3XX_CP_PFP_UCODE_ADDR				0x000001c9

#घोषणा REG_A3XX_CP_PFP_UCODE_DATA				0x000001ca

#घोषणा REG_A3XX_CP_ROQ_ADDR					0x000001cc

#घोषणा REG_A3XX_CP_ROQ_DATA					0x000001cd

#घोषणा REG_A3XX_CP_MERCIU_ADDR					0x000001d1

#घोषणा REG_A3XX_CP_MERCIU_DATA					0x000001d2

#घोषणा REG_A3XX_CP_MERCIU_DATA2				0x000001d3

#घोषणा REG_A3XX_CP_MEQ_ADDR					0x000001da

#घोषणा REG_A3XX_CP_MEQ_DATA					0x000001db

#घोषणा REG_A3XX_CP_WFI_PEND_CTR				0x000001f5

#घोषणा REG_A3XX_RBBM_PM_OVERRIDE2				0x0000039d

#घोषणा REG_A3XX_CP_PERFCOUNTER_SELECT				0x00000445

#घोषणा REG_A3XX_CP_HW_FAULT					0x0000045c

#घोषणा REG_A3XX_CP_PROTECT_CTRL				0x0000045e

#घोषणा REG_A3XX_CP_PROTECT_STATUS				0x0000045f

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_CP_PROTECT(uपूर्णांक32_t i0) अणु वापस 0x00000460 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_CP_PROTECT_REG(uपूर्णांक32_t i0) अणु वापस 0x00000460 + 0x1*i0; पूर्ण

#घोषणा REG_A3XX_CP_AHB_FAULT					0x0000054d

#घोषणा REG_A3XX_SQ_GPR_MANAGEMENT				0x00000d00

#घोषणा REG_A3XX_SQ_INST_STORE_MANAGMENT			0x00000d02

#घोषणा REG_A3XX_TP0_CHICKEN					0x00000e1e

#घोषणा REG_A3XX_SP_GLOBAL_MEM_SIZE				0x00000e22

#घोषणा REG_A3XX_SP_GLOBAL_MEM_ADDR				0x00000e23

#घोषणा REG_A3XX_GRAS_CL_CLIP_CNTL				0x00002040
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_IJ_PERSP_CENTER			0x00001000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_IJ_NON_PERSP_CENTER		0x00002000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_IJ_PERSP_CENTROID		0x00004000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_IJ_NON_PERSP_CENTROID		0x00008000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_CLIP_DISABLE			0x00010000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_ZFAR_CLIP_DISABLE		0x00020000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_VP_CLIP_CODE_IGNORE		0x00080000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_VP_XFORM_DISABLE			0x00100000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_PERSP_DIVISION_DISABLE		0x00200000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_ZERO_GB_SCALE_Z			0x00400000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_ZCOORD				0x00800000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_WCOORD				0x01000000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_ZCLIP_DISABLE			0x02000000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_NUM_USER_CLIP_PLANES__MASK	0x1c000000
#घोषणा A3XX_GRAS_CL_CLIP_CNTL_NUM_USER_CLIP_PLANES__SHIFT	26
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_CLIP_CNTL_NUM_USER_CLIP_PLANES(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_CL_CLIP_CNTL_NUM_USER_CLIP_PLANES__SHIFT) & A3XX_GRAS_CL_CLIP_CNTL_NUM_USER_CLIP_PLANES__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_CL_GB_CLIP_ADJ				0x00002044
#घोषणा A3XX_GRAS_CL_GB_CLIP_ADJ_HORZ__MASK			0x000003ff
#घोषणा A3XX_GRAS_CL_GB_CLIP_ADJ_HORZ__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_GB_CLIP_ADJ_HORZ(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_CL_GB_CLIP_ADJ_HORZ__SHIFT) & A3XX_GRAS_CL_GB_CLIP_ADJ_HORZ__MASK;
पूर्ण
#घोषणा A3XX_GRAS_CL_GB_CLIP_ADJ_VERT__MASK			0x000ffc00
#घोषणा A3XX_GRAS_CL_GB_CLIP_ADJ_VERT__SHIFT			10
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_GB_CLIP_ADJ_VERT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_CL_GB_CLIP_ADJ_VERT__SHIFT) & A3XX_GRAS_CL_GB_CLIP_ADJ_VERT__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_CL_VPORT_XOFFSET				0x00002048
#घोषणा A3XX_GRAS_CL_VPORT_XOFFSET__MASK			0xffffffff
#घोषणा A3XX_GRAS_CL_VPORT_XOFFSET__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_VPORT_XOFFSET(भग्न val)
अणु
	वापस ((fui(val)) << A3XX_GRAS_CL_VPORT_XOFFSET__SHIFT) & A3XX_GRAS_CL_VPORT_XOFFSET__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_CL_VPORT_XSCALE				0x00002049
#घोषणा A3XX_GRAS_CL_VPORT_XSCALE__MASK				0xffffffff
#घोषणा A3XX_GRAS_CL_VPORT_XSCALE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_VPORT_XSCALE(भग्न val)
अणु
	वापस ((fui(val)) << A3XX_GRAS_CL_VPORT_XSCALE__SHIFT) & A3XX_GRAS_CL_VPORT_XSCALE__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_CL_VPORT_YOFFSET				0x0000204a
#घोषणा A3XX_GRAS_CL_VPORT_YOFFSET__MASK			0xffffffff
#घोषणा A3XX_GRAS_CL_VPORT_YOFFSET__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_VPORT_YOFFSET(भग्न val)
अणु
	वापस ((fui(val)) << A3XX_GRAS_CL_VPORT_YOFFSET__SHIFT) & A3XX_GRAS_CL_VPORT_YOFFSET__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_CL_VPORT_YSCALE				0x0000204b
#घोषणा A3XX_GRAS_CL_VPORT_YSCALE__MASK				0xffffffff
#घोषणा A3XX_GRAS_CL_VPORT_YSCALE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_VPORT_YSCALE(भग्न val)
अणु
	वापस ((fui(val)) << A3XX_GRAS_CL_VPORT_YSCALE__SHIFT) & A3XX_GRAS_CL_VPORT_YSCALE__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_CL_VPORT_ZOFFSET				0x0000204c
#घोषणा A3XX_GRAS_CL_VPORT_ZOFFSET__MASK			0xffffffff
#घोषणा A3XX_GRAS_CL_VPORT_ZOFFSET__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_VPORT_ZOFFSET(भग्न val)
अणु
	वापस ((fui(val)) << A3XX_GRAS_CL_VPORT_ZOFFSET__SHIFT) & A3XX_GRAS_CL_VPORT_ZOFFSET__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_CL_VPORT_ZSCALE				0x0000204d
#घोषणा A3XX_GRAS_CL_VPORT_ZSCALE__MASK				0xffffffff
#घोषणा A3XX_GRAS_CL_VPORT_ZSCALE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_CL_VPORT_ZSCALE(भग्न val)
अणु
	वापस ((fui(val)) << A3XX_GRAS_CL_VPORT_ZSCALE__SHIFT) & A3XX_GRAS_CL_VPORT_ZSCALE__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX				0x00002068
#घोषणा A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN__MASK			0x0000ffff
#घोषणा A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN(भग्न val)
अणु
	वापस ((((uपूर्णांक32_t)(val * 16.0))) << A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN__SHIFT) & A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN__MASK;
पूर्ण
#घोषणा A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX__MASK			0xffff0000
#घोषणा A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX(भग्न val)
अणु
	वापस ((((uपूर्णांक32_t)(val * 16.0))) << A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX__SHIFT) & A3XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SU_POINT_SIZE				0x00002069
#घोषणा A3XX_GRAS_SU_POINT_SIZE__MASK				0xffffffff
#घोषणा A3XX_GRAS_SU_POINT_SIZE__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SU_POINT_SIZE(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 16.0))) << A3XX_GRAS_SU_POINT_SIZE__SHIFT) & A3XX_GRAS_SU_POINT_SIZE__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SU_POLY_OFFSET_SCALE			0x0000206c
#घोषणा A3XX_GRAS_SU_POLY_OFFSET_SCALE_VAL__MASK		0x00ffffff
#घोषणा A3XX_GRAS_SU_POLY_OFFSET_SCALE_VAL__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SU_POLY_OFFSET_SCALE_VAL(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1048576.0))) << A3XX_GRAS_SU_POLY_OFFSET_SCALE_VAL__SHIFT) & A3XX_GRAS_SU_POLY_OFFSET_SCALE_VAL__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SU_POLY_OFFSET_OFFSET			0x0000206d
#घोषणा A3XX_GRAS_SU_POLY_OFFSET_OFFSET__MASK			0xffffffff
#घोषणा A3XX_GRAS_SU_POLY_OFFSET_OFFSET__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SU_POLY_OFFSET_OFFSET(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 64.0))) << A3XX_GRAS_SU_POLY_OFFSET_OFFSET__SHIFT) & A3XX_GRAS_SU_POLY_OFFSET_OFFSET__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SU_MODE_CONTROL				0x00002070
#घोषणा A3XX_GRAS_SU_MODE_CONTROL_CULL_FRONT			0x00000001
#घोषणा A3XX_GRAS_SU_MODE_CONTROL_CULL_BACK			0x00000002
#घोषणा A3XX_GRAS_SU_MODE_CONTROL_FRONT_CW			0x00000004
#घोषणा A3XX_GRAS_SU_MODE_CONTROL_LINEHALFWIDTH__MASK		0x000007f8
#घोषणा A3XX_GRAS_SU_MODE_CONTROL_LINEHALFWIDTH__SHIFT		3
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SU_MODE_CONTROL_LINEHALFWIDTH(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 4.0))) << A3XX_GRAS_SU_MODE_CONTROL_LINEHALFWIDTH__SHIFT) & A3XX_GRAS_SU_MODE_CONTROL_LINEHALFWIDTH__MASK;
पूर्ण
#घोषणा A3XX_GRAS_SU_MODE_CONTROL_POLY_OFFSET			0x00000800

#घोषणा REG_A3XX_GRAS_SC_CONTROL				0x00002072
#घोषणा A3XX_GRAS_SC_CONTROL_RENDER_MODE__MASK			0x000000f0
#घोषणा A3XX_GRAS_SC_CONTROL_RENDER_MODE__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_CONTROL_RENDER_MODE(क्रमागत a3xx_render_mode val)
अणु
	वापस ((val) << A3XX_GRAS_SC_CONTROL_RENDER_MODE__SHIFT) & A3XX_GRAS_SC_CONTROL_RENDER_MODE__MASK;
पूर्ण
#घोषणा A3XX_GRAS_SC_CONTROL_MSAA_SAMPLES__MASK			0x00000f00
#घोषणा A3XX_GRAS_SC_CONTROL_MSAA_SAMPLES__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_CONTROL_MSAA_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A3XX_GRAS_SC_CONTROL_MSAA_SAMPLES__SHIFT) & A3XX_GRAS_SC_CONTROL_MSAA_SAMPLES__MASK;
पूर्ण
#घोषणा A3XX_GRAS_SC_CONTROL_RASTER_MODE__MASK			0x0000f000
#घोषणा A3XX_GRAS_SC_CONTROL_RASTER_MODE__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_CONTROL_RASTER_MODE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_CONTROL_RASTER_MODE__SHIFT) & A3XX_GRAS_SC_CONTROL_RASTER_MODE__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SC_SCREEN_SCISSOR_TL			0x00002074
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_TL_WINDOW_OFFSET_DISABLE	0x80000000
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_TL_X__MASK			0x00007fff
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_TL_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_SCREEN_SCISSOR_TL_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_SCREEN_SCISSOR_TL_X__SHIFT) & A3XX_GRAS_SC_SCREEN_SCISSOR_TL_X__MASK;
पूर्ण
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_TL_Y__MASK			0x7fff0000
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_TL_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_SCREEN_SCISSOR_TL_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_SCREEN_SCISSOR_TL_Y__SHIFT) & A3XX_GRAS_SC_SCREEN_SCISSOR_TL_Y__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SC_SCREEN_SCISSOR_BR			0x00002075
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_BR_WINDOW_OFFSET_DISABLE	0x80000000
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_BR_X__MASK			0x00007fff
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_BR_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_SCREEN_SCISSOR_BR_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_SCREEN_SCISSOR_BR_X__SHIFT) & A3XX_GRAS_SC_SCREEN_SCISSOR_BR_X__MASK;
पूर्ण
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_BR_Y__MASK			0x7fff0000
#घोषणा A3XX_GRAS_SC_SCREEN_SCISSOR_BR_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_SCREEN_SCISSOR_BR_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_SCREEN_SCISSOR_BR_Y__SHIFT) & A3XX_GRAS_SC_SCREEN_SCISSOR_BR_Y__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SC_WINDOW_SCISSOR_TL			0x00002079
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_TL_WINDOW_OFFSET_DISABLE	0x80000000
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_TL_X__MASK			0x00007fff
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_TL_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_WINDOW_SCISSOR_TL_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_WINDOW_SCISSOR_TL_X__SHIFT) & A3XX_GRAS_SC_WINDOW_SCISSOR_TL_X__MASK;
पूर्ण
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_TL_Y__MASK			0x7fff0000
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_TL_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_WINDOW_SCISSOR_TL_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_WINDOW_SCISSOR_TL_Y__SHIFT) & A3XX_GRAS_SC_WINDOW_SCISSOR_TL_Y__MASK;
पूर्ण

#घोषणा REG_A3XX_GRAS_SC_WINDOW_SCISSOR_BR			0x0000207a
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_BR_WINDOW_OFFSET_DISABLE	0x80000000
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_BR_X__MASK			0x00007fff
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_BR_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_WINDOW_SCISSOR_BR_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_WINDOW_SCISSOR_BR_X__SHIFT) & A3XX_GRAS_SC_WINDOW_SCISSOR_BR_X__MASK;
पूर्ण
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_BR_Y__MASK			0x7fff0000
#घोषणा A3XX_GRAS_SC_WINDOW_SCISSOR_BR_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_GRAS_SC_WINDOW_SCISSOR_BR_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_GRAS_SC_WINDOW_SCISSOR_BR_Y__SHIFT) & A3XX_GRAS_SC_WINDOW_SCISSOR_BR_Y__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_MODE_CONTROL				0x000020c0
#घोषणा A3XX_RB_MODE_CONTROL_GMEM_BYPASS			0x00000080
#घोषणा A3XX_RB_MODE_CONTROL_RENDER_MODE__MASK			0x00000700
#घोषणा A3XX_RB_MODE_CONTROL_RENDER_MODE__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MODE_CONTROL_RENDER_MODE(क्रमागत a3xx_render_mode val)
अणु
	वापस ((val) << A3XX_RB_MODE_CONTROL_RENDER_MODE__SHIFT) & A3XX_RB_MODE_CONTROL_RENDER_MODE__MASK;
पूर्ण
#घोषणा A3XX_RB_MODE_CONTROL_MRT__MASK				0x00003000
#घोषणा A3XX_RB_MODE_CONTROL_MRT__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MODE_CONTROL_MRT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_MODE_CONTROL_MRT__SHIFT) & A3XX_RB_MODE_CONTROL_MRT__MASK;
पूर्ण
#घोषणा A3XX_RB_MODE_CONTROL_MARB_CACHE_SPLIT_MODE		0x00008000
#घोषणा A3XX_RB_MODE_CONTROL_PACKER_TIMER_ENABLE		0x00010000

#घोषणा REG_A3XX_RB_RENDER_CONTROL				0x000020c1
#घोषणा A3XX_RB_RENDER_CONTROL_DUAL_COLOR_IN_ENABLE		0x00000001
#घोषणा A3XX_RB_RENDER_CONTROL_YUV_IN_ENABLE			0x00000002
#घोषणा A3XX_RB_RENDER_CONTROL_COV_VALUE_INPUT_ENABLE		0x00000004
#घोषणा A3XX_RB_RENDER_CONTROL_FACENESS				0x00000008
#घोषणा A3XX_RB_RENDER_CONTROL_BIN_WIDTH__MASK			0x00000ff0
#घोषणा A3XX_RB_RENDER_CONTROL_BIN_WIDTH__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_RENDER_CONTROL_BIN_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_RB_RENDER_CONTROL_BIN_WIDTH__SHIFT) & A3XX_RB_RENDER_CONTROL_BIN_WIDTH__MASK;
पूर्ण
#घोषणा A3XX_RB_RENDER_CONTROL_DISABLE_COLOR_PIPE		0x00001000
#घोषणा A3XX_RB_RENDER_CONTROL_ENABLE_GMEM			0x00002000
#घोषणा A3XX_RB_RENDER_CONTROL_COORD_MASK__MASK			0x0003c000
#घोषणा A3XX_RB_RENDER_CONTROL_COORD_MASK__SHIFT		14
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_RENDER_CONTROL_COORD_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_RENDER_CONTROL_COORD_MASK__SHIFT) & A3XX_RB_RENDER_CONTROL_COORD_MASK__MASK;
पूर्ण
#घोषणा A3XX_RB_RENDER_CONTROL_I_CLAMP_ENABLE			0x00080000
#घोषणा A3XX_RB_RENDER_CONTROL_COV_VALUE_OUTPUT_ENABLE		0x00100000
#घोषणा A3XX_RB_RENDER_CONTROL_ALPHA_TEST			0x00400000
#घोषणा A3XX_RB_RENDER_CONTROL_ALPHA_TEST_FUNC__MASK		0x07000000
#घोषणा A3XX_RB_RENDER_CONTROL_ALPHA_TEST_FUNC__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_RENDER_CONTROL_ALPHA_TEST_FUNC(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A3XX_RB_RENDER_CONTROL_ALPHA_TEST_FUNC__SHIFT) & A3XX_RB_RENDER_CONTROL_ALPHA_TEST_FUNC__MASK;
पूर्ण
#घोषणा A3XX_RB_RENDER_CONTROL_ALPHA_TO_COVERAGE		0x40000000
#घोषणा A3XX_RB_RENDER_CONTROL_ALPHA_TO_ONE			0x80000000

#घोषणा REG_A3XX_RB_MSAA_CONTROL				0x000020c2
#घोषणा A3XX_RB_MSAA_CONTROL_DISABLE				0x00000400
#घोषणा A3XX_RB_MSAA_CONTROL_SAMPLES__MASK			0x0000f000
#घोषणा A3XX_RB_MSAA_CONTROL_SAMPLES__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MSAA_CONTROL_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A3XX_RB_MSAA_CONTROL_SAMPLES__SHIFT) & A3XX_RB_MSAA_CONTROL_SAMPLES__MASK;
पूर्ण
#घोषणा A3XX_RB_MSAA_CONTROL_SAMPLE_MASK__MASK			0xffff0000
#घोषणा A3XX_RB_MSAA_CONTROL_SAMPLE_MASK__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MSAA_CONTROL_SAMPLE_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_MSAA_CONTROL_SAMPLE_MASK__SHIFT) & A3XX_RB_MSAA_CONTROL_SAMPLE_MASK__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_ALPHA_REF					0x000020c3
#घोषणा A3XX_RB_ALPHA_REF_UINT__MASK				0x0000ff00
#घोषणा A3XX_RB_ALPHA_REF_UINT__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_ALPHA_REF_UINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_ALPHA_REF_UINT__SHIFT) & A3XX_RB_ALPHA_REF_UINT__MASK;
पूर्ण
#घोषणा A3XX_RB_ALPHA_REF_FLOAT__MASK				0xffff0000
#घोषणा A3XX_RB_ALPHA_REF_FLOAT__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_ALPHA_REF_FLOAT(भग्न val)
अणु
	वापस ((util_भग्न_to_half(val)) << A3XX_RB_ALPHA_REF_FLOAT__SHIFT) & A3XX_RB_ALPHA_REF_FLOAT__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_RB_MRT(uपूर्णांक32_t i0) अणु वापस 0x000020c4 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_RB_MRT_CONTROL(uपूर्णांक32_t i0) अणु वापस 0x000020c4 + 0x4*i0; पूर्ण
#घोषणा A3XX_RB_MRT_CONTROL_READ_DEST_ENABLE			0x00000008
#घोषणा A3XX_RB_MRT_CONTROL_BLEND				0x00000010
#घोषणा A3XX_RB_MRT_CONTROL_BLEND2				0x00000020
#घोषणा A3XX_RB_MRT_CONTROL_ROP_CODE__MASK			0x00000f00
#घोषणा A3XX_RB_MRT_CONTROL_ROP_CODE__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_CONTROL_ROP_CODE(क्रमागत a3xx_rop_code val)
अणु
	वापस ((val) << A3XX_RB_MRT_CONTROL_ROP_CODE__SHIFT) & A3XX_RB_MRT_CONTROL_ROP_CODE__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_CONTROL_DITHER_MODE__MASK			0x00003000
#घोषणा A3XX_RB_MRT_CONTROL_DITHER_MODE__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_CONTROL_DITHER_MODE(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A3XX_RB_MRT_CONTROL_DITHER_MODE__SHIFT) & A3XX_RB_MRT_CONTROL_DITHER_MODE__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_CONTROL_COMPONENT_ENABLE__MASK		0x0f000000
#घोषणा A3XX_RB_MRT_CONTROL_COMPONENT_ENABLE__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_CONTROL_COMPONENT_ENABLE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_MRT_CONTROL_COMPONENT_ENABLE__SHIFT) & A3XX_RB_MRT_CONTROL_COMPONENT_ENABLE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_RB_MRT_BUF_INFO(uपूर्णांक32_t i0) अणु वापस 0x000020c5 + 0x4*i0; पूर्ण
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_FORMAT__MASK			0x0000003f
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_FORMAT__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BUF_INFO_COLOR_FORMAT(क्रमागत a3xx_color_fmt val)
अणु
	वापस ((val) << A3XX_RB_MRT_BUF_INFO_COLOR_FORMAT__SHIFT) & A3XX_RB_MRT_BUF_INFO_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE__MASK		0x000000c0
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE__SHIFT		6
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE(क्रमागत a3xx_tile_mode val)
अणु
	वापस ((val) << A3XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE__SHIFT) & A3XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_SWAP__MASK			0x00000c00
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_SWAP__SHIFT			10
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BUF_INFO_COLOR_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A3XX_RB_MRT_BUF_INFO_COLOR_SWAP__SHIFT) & A3XX_RB_MRT_BUF_INFO_COLOR_SWAP__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_SRGB				0x00004000
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_BUF_PITCH__MASK		0xfffe0000
#घोषणा A3XX_RB_MRT_BUF_INFO_COLOR_BUF_PITCH__SHIFT		17
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BUF_INFO_COLOR_BUF_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_RB_MRT_BUF_INFO_COLOR_BUF_PITCH__SHIFT) & A3XX_RB_MRT_BUF_INFO_COLOR_BUF_PITCH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_RB_MRT_BUF_BASE(uपूर्णांक32_t i0) अणु वापस 0x000020c6 + 0x4*i0; पूर्ण
#घोषणा A3XX_RB_MRT_BUF_BASE_COLOR_BUF_BASE__MASK		0xfffffff0
#घोषणा A3XX_RB_MRT_BUF_BASE_COLOR_BUF_BASE__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BUF_BASE_COLOR_BUF_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_RB_MRT_BUF_BASE_COLOR_BUF_BASE__SHIFT) & A3XX_RB_MRT_BUF_BASE_COLOR_BUF_BASE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_RB_MRT_BLEND_CONTROL(uपूर्णांक32_t i0) अणु वापस 0x000020c7 + 0x4*i0; पूर्ण
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR__MASK		0x0000001f
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR(क्रमागत adreno_rb_blend_factor val)
अणु
	वापस ((val) << A3XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR__SHIFT) & A3XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE__MASK	0x000000e0
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE__SHIFT	5
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE(क्रमागत a3xx_rb_blend_opcode val)
अणु
	वापस ((val) << A3XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE__SHIFT) & A3XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR__MASK		0x00001f00
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR__SHIFT	8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR(क्रमागत adreno_rb_blend_factor val)
अणु
	वापस ((val) << A3XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR__SHIFT) & A3XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR__MASK	0x001f0000
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR(क्रमागत adreno_rb_blend_factor val)
अणु
	वापस ((val) << A3XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR__SHIFT) & A3XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE__MASK	0x00e00000
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE__SHIFT	21
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE(क्रमागत a3xx_rb_blend_opcode val)
अणु
	वापस ((val) << A3XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE__SHIFT) & A3XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR__MASK	0x1f000000
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR__SHIFT	24
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR(क्रमागत adreno_rb_blend_factor val)
अणु
	वापस ((val) << A3XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR__SHIFT) & A3XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR__MASK;
पूर्ण
#घोषणा A3XX_RB_MRT_BLEND_CONTROL_CLAMP_ENABLE			0x20000000

#घोषणा REG_A3XX_RB_BLEND_RED					0x000020e4
#घोषणा A3XX_RB_BLEND_RED_UINT__MASK				0x000000ff
#घोषणा A3XX_RB_BLEND_RED_UINT__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_BLEND_RED_UINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_BLEND_RED_UINT__SHIFT) & A3XX_RB_BLEND_RED_UINT__MASK;
पूर्ण
#घोषणा A3XX_RB_BLEND_RED_FLOAT__MASK				0xffff0000
#घोषणा A3XX_RB_BLEND_RED_FLOAT__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_BLEND_RED_FLOAT(भग्न val)
अणु
	वापस ((util_भग्न_to_half(val)) << A3XX_RB_BLEND_RED_FLOAT__SHIFT) & A3XX_RB_BLEND_RED_FLOAT__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_BLEND_GREEN					0x000020e5
#घोषणा A3XX_RB_BLEND_GREEN_UINT__MASK				0x000000ff
#घोषणा A3XX_RB_BLEND_GREEN_UINT__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_BLEND_GREEN_UINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_BLEND_GREEN_UINT__SHIFT) & A3XX_RB_BLEND_GREEN_UINT__MASK;
पूर्ण
#घोषणा A3XX_RB_BLEND_GREEN_FLOAT__MASK				0xffff0000
#घोषणा A3XX_RB_BLEND_GREEN_FLOAT__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_BLEND_GREEN_FLOAT(भग्न val)
अणु
	वापस ((util_भग्न_to_half(val)) << A3XX_RB_BLEND_GREEN_FLOAT__SHIFT) & A3XX_RB_BLEND_GREEN_FLOAT__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_BLEND_BLUE					0x000020e6
#घोषणा A3XX_RB_BLEND_BLUE_UINT__MASK				0x000000ff
#घोषणा A3XX_RB_BLEND_BLUE_UINT__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_BLEND_BLUE_UINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_BLEND_BLUE_UINT__SHIFT) & A3XX_RB_BLEND_BLUE_UINT__MASK;
पूर्ण
#घोषणा A3XX_RB_BLEND_BLUE_FLOAT__MASK				0xffff0000
#घोषणा A3XX_RB_BLEND_BLUE_FLOAT__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_BLEND_BLUE_FLOAT(भग्न val)
अणु
	वापस ((util_भग्न_to_half(val)) << A3XX_RB_BLEND_BLUE_FLOAT__SHIFT) & A3XX_RB_BLEND_BLUE_FLOAT__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_BLEND_ALPHA					0x000020e7
#घोषणा A3XX_RB_BLEND_ALPHA_UINT__MASK				0x000000ff
#घोषणा A3XX_RB_BLEND_ALPHA_UINT__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_BLEND_ALPHA_UINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_BLEND_ALPHA_UINT__SHIFT) & A3XX_RB_BLEND_ALPHA_UINT__MASK;
पूर्ण
#घोषणा A3XX_RB_BLEND_ALPHA_FLOAT__MASK				0xffff0000
#घोषणा A3XX_RB_BLEND_ALPHA_FLOAT__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_BLEND_ALPHA_FLOAT(भग्न val)
अणु
	वापस ((util_भग्न_to_half(val)) << A3XX_RB_BLEND_ALPHA_FLOAT__SHIFT) & A3XX_RB_BLEND_ALPHA_FLOAT__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_CLEAR_COLOR_DW0				0x000020e8

#घोषणा REG_A3XX_RB_CLEAR_COLOR_DW1				0x000020e9

#घोषणा REG_A3XX_RB_CLEAR_COLOR_DW2				0x000020ea

#घोषणा REG_A3XX_RB_CLEAR_COLOR_DW3				0x000020eb

#घोषणा REG_A3XX_RB_COPY_CONTROL				0x000020ec
#घोषणा A3XX_RB_COPY_CONTROL_MSAA_RESOLVE__MASK			0x00000003
#घोषणा A3XX_RB_COPY_CONTROL_MSAA_RESOLVE__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_CONTROL_MSAA_RESOLVE(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A3XX_RB_COPY_CONTROL_MSAA_RESOLVE__SHIFT) & A3XX_RB_COPY_CONTROL_MSAA_RESOLVE__MASK;
पूर्ण
#घोषणा A3XX_RB_COPY_CONTROL_DEPTHCLEAR				0x00000008
#घोषणा A3XX_RB_COPY_CONTROL_MODE__MASK				0x00000070
#घोषणा A3XX_RB_COPY_CONTROL_MODE__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_CONTROL_MODE(क्रमागत adreno_rb_copy_control_mode val)
अणु
	वापस ((val) << A3XX_RB_COPY_CONTROL_MODE__SHIFT) & A3XX_RB_COPY_CONTROL_MODE__MASK;
पूर्ण
#घोषणा A3XX_RB_COPY_CONTROL_MSAA_SRGB_DOWNSAMPLE		0x00000080
#घोषणा A3XX_RB_COPY_CONTROL_FASTCLEAR__MASK			0x00000f00
#घोषणा A3XX_RB_COPY_CONTROL_FASTCLEAR__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_CONTROL_FASTCLEAR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_COPY_CONTROL_FASTCLEAR__SHIFT) & A3XX_RB_COPY_CONTROL_FASTCLEAR__MASK;
पूर्ण
#घोषणा A3XX_RB_COPY_CONTROL_DEPTH32_RESOLVE			0x00001000
#घोषणा A3XX_RB_COPY_CONTROL_GMEM_BASE__MASK			0xffffc000
#घोषणा A3XX_RB_COPY_CONTROL_GMEM_BASE__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_CONTROL_GMEM_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val >> 14) << A3XX_RB_COPY_CONTROL_GMEM_BASE__SHIFT) & A3XX_RB_COPY_CONTROL_GMEM_BASE__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_COPY_DEST_BASE				0x000020ed
#घोषणा A3XX_RB_COPY_DEST_BASE_BASE__MASK			0xfffffff0
#घोषणा A3XX_RB_COPY_DEST_BASE_BASE__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_DEST_BASE_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_RB_COPY_DEST_BASE_BASE__SHIFT) & A3XX_RB_COPY_DEST_BASE_BASE__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_COPY_DEST_PITCH				0x000020ee
#घोषणा A3XX_RB_COPY_DEST_PITCH_PITCH__MASK			0xffffffff
#घोषणा A3XX_RB_COPY_DEST_PITCH_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_DEST_PITCH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_RB_COPY_DEST_PITCH_PITCH__SHIFT) & A3XX_RB_COPY_DEST_PITCH_PITCH__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_COPY_DEST_INFO				0x000020ef
#घोषणा A3XX_RB_COPY_DEST_INFO_TILE__MASK			0x00000003
#घोषणा A3XX_RB_COPY_DEST_INFO_TILE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_DEST_INFO_TILE(क्रमागत a3xx_tile_mode val)
अणु
	वापस ((val) << A3XX_RB_COPY_DEST_INFO_TILE__SHIFT) & A3XX_RB_COPY_DEST_INFO_TILE__MASK;
पूर्ण
#घोषणा A3XX_RB_COPY_DEST_INFO_FORMAT__MASK			0x000000fc
#घोषणा A3XX_RB_COPY_DEST_INFO_FORMAT__SHIFT			2
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_DEST_INFO_FORMAT(क्रमागत a3xx_color_fmt val)
अणु
	वापस ((val) << A3XX_RB_COPY_DEST_INFO_FORMAT__SHIFT) & A3XX_RB_COPY_DEST_INFO_FORMAT__MASK;
पूर्ण
#घोषणा A3XX_RB_COPY_DEST_INFO_SWAP__MASK			0x00000300
#घोषणा A3XX_RB_COPY_DEST_INFO_SWAP__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_DEST_INFO_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A3XX_RB_COPY_DEST_INFO_SWAP__SHIFT) & A3XX_RB_COPY_DEST_INFO_SWAP__MASK;
पूर्ण
#घोषणा A3XX_RB_COPY_DEST_INFO_DITHER_MODE__MASK		0x00000c00
#घोषणा A3XX_RB_COPY_DEST_INFO_DITHER_MODE__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_DEST_INFO_DITHER_MODE(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A3XX_RB_COPY_DEST_INFO_DITHER_MODE__SHIFT) & A3XX_RB_COPY_DEST_INFO_DITHER_MODE__MASK;
पूर्ण
#घोषणा A3XX_RB_COPY_DEST_INFO_COMPONENT_ENABLE__MASK		0x0003c000
#घोषणा A3XX_RB_COPY_DEST_INFO_COMPONENT_ENABLE__SHIFT		14
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_DEST_INFO_COMPONENT_ENABLE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_COPY_DEST_INFO_COMPONENT_ENABLE__SHIFT) & A3XX_RB_COPY_DEST_INFO_COMPONENT_ENABLE__MASK;
पूर्ण
#घोषणा A3XX_RB_COPY_DEST_INFO_ENDIAN__MASK			0x001c0000
#घोषणा A3XX_RB_COPY_DEST_INFO_ENDIAN__SHIFT			18
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_COPY_DEST_INFO_ENDIAN(क्रमागत adreno_rb_surface_endian val)
अणु
	वापस ((val) << A3XX_RB_COPY_DEST_INFO_ENDIAN__SHIFT) & A3XX_RB_COPY_DEST_INFO_ENDIAN__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_DEPTH_CONTROL				0x00002100
#घोषणा A3XX_RB_DEPTH_CONTROL_FRAG_WRITES_Z			0x00000001
#घोषणा A3XX_RB_DEPTH_CONTROL_Z_ENABLE				0x00000002
#घोषणा A3XX_RB_DEPTH_CONTROL_Z_WRITE_ENABLE			0x00000004
#घोषणा A3XX_RB_DEPTH_CONTROL_EARLY_Z_DISABLE			0x00000008
#घोषणा A3XX_RB_DEPTH_CONTROL_ZFUNC__MASK			0x00000070
#घोषणा A3XX_RB_DEPTH_CONTROL_ZFUNC__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_DEPTH_CONTROL_ZFUNC(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A3XX_RB_DEPTH_CONTROL_ZFUNC__SHIFT) & A3XX_RB_DEPTH_CONTROL_ZFUNC__MASK;
पूर्ण
#घोषणा A3XX_RB_DEPTH_CONTROL_Z_CLAMP_ENABLE			0x00000080
#घोषणा A3XX_RB_DEPTH_CONTROL_Z_TEST_ENABLE			0x80000000

#घोषणा REG_A3XX_RB_DEPTH_CLEAR					0x00002101

#घोषणा REG_A3XX_RB_DEPTH_INFO					0x00002102
#घोषणा A3XX_RB_DEPTH_INFO_DEPTH_FORMAT__MASK			0x00000003
#घोषणा A3XX_RB_DEPTH_INFO_DEPTH_FORMAT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_DEPTH_INFO_DEPTH_FORMAT(क्रमागत adreno_rb_depth_क्रमmat val)
अणु
	वापस ((val) << A3XX_RB_DEPTH_INFO_DEPTH_FORMAT__SHIFT) & A3XX_RB_DEPTH_INFO_DEPTH_FORMAT__MASK;
पूर्ण
#घोषणा A3XX_RB_DEPTH_INFO_DEPTH_BASE__MASK			0xfffff800
#घोषणा A3XX_RB_DEPTH_INFO_DEPTH_BASE__SHIFT			11
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_DEPTH_INFO_DEPTH_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A3XX_RB_DEPTH_INFO_DEPTH_BASE__SHIFT) & A3XX_RB_DEPTH_INFO_DEPTH_BASE__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_DEPTH_PITCH					0x00002103
#घोषणा A3XX_RB_DEPTH_PITCH__MASK				0xffffffff
#घोषणा A3XX_RB_DEPTH_PITCH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_DEPTH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 3) << A3XX_RB_DEPTH_PITCH__SHIFT) & A3XX_RB_DEPTH_PITCH__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_STENCIL_CONTROL				0x00002104
#घोषणा A3XX_RB_STENCIL_CONTROL_STENCIL_ENABLE			0x00000001
#घोषणा A3XX_RB_STENCIL_CONTROL_STENCIL_ENABLE_BF		0x00000002
#घोषणा A3XX_RB_STENCIL_CONTROL_STENCIL_READ			0x00000004
#घोषणा A3XX_RB_STENCIL_CONTROL_FUNC__MASK			0x00000700
#घोषणा A3XX_RB_STENCIL_CONTROL_FUNC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_CONTROL_FUNC(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A3XX_RB_STENCIL_CONTROL_FUNC__SHIFT) & A3XX_RB_STENCIL_CONTROL_FUNC__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCIL_CONTROL_FAIL__MASK			0x00003800
#घोषणा A3XX_RB_STENCIL_CONTROL_FAIL__SHIFT			11
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_CONTROL_FAIL(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A3XX_RB_STENCIL_CONTROL_FAIL__SHIFT) & A3XX_RB_STENCIL_CONTROL_FAIL__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCIL_CONTROL_ZPASS__MASK			0x0001c000
#घोषणा A3XX_RB_STENCIL_CONTROL_ZPASS__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_CONTROL_ZPASS(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A3XX_RB_STENCIL_CONTROL_ZPASS__SHIFT) & A3XX_RB_STENCIL_CONTROL_ZPASS__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCIL_CONTROL_ZFAIL__MASK			0x000e0000
#घोषणा A3XX_RB_STENCIL_CONTROL_ZFAIL__SHIFT			17
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_CONTROL_ZFAIL(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A3XX_RB_STENCIL_CONTROL_ZFAIL__SHIFT) & A3XX_RB_STENCIL_CONTROL_ZFAIL__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCIL_CONTROL_FUNC_BF__MASK			0x00700000
#घोषणा A3XX_RB_STENCIL_CONTROL_FUNC_BF__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_CONTROL_FUNC_BF(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A3XX_RB_STENCIL_CONTROL_FUNC_BF__SHIFT) & A3XX_RB_STENCIL_CONTROL_FUNC_BF__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCIL_CONTROL_FAIL_BF__MASK			0x03800000
#घोषणा A3XX_RB_STENCIL_CONTROL_FAIL_BF__SHIFT			23
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_CONTROL_FAIL_BF(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A3XX_RB_STENCIL_CONTROL_FAIL_BF__SHIFT) & A3XX_RB_STENCIL_CONTROL_FAIL_BF__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCIL_CONTROL_ZPASS_BF__MASK			0x1c000000
#घोषणा A3XX_RB_STENCIL_CONTROL_ZPASS_BF__SHIFT			26
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_CONTROL_ZPASS_BF(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A3XX_RB_STENCIL_CONTROL_ZPASS_BF__SHIFT) & A3XX_RB_STENCIL_CONTROL_ZPASS_BF__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCIL_CONTROL_ZFAIL_BF__MASK			0xe0000000
#घोषणा A3XX_RB_STENCIL_CONTROL_ZFAIL_BF__SHIFT			29
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_CONTROL_ZFAIL_BF(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A3XX_RB_STENCIL_CONTROL_ZFAIL_BF__SHIFT) & A3XX_RB_STENCIL_CONTROL_ZFAIL_BF__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_STENCIL_CLEAR				0x00002105

#घोषणा REG_A3XX_RB_STENCIL_INFO				0x00002106
#घोषणा A3XX_RB_STENCIL_INFO_STENCIL_BASE__MASK			0xfffff800
#घोषणा A3XX_RB_STENCIL_INFO_STENCIL_BASE__SHIFT		11
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_INFO_STENCIL_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A3XX_RB_STENCIL_INFO_STENCIL_BASE__SHIFT) & A3XX_RB_STENCIL_INFO_STENCIL_BASE__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_STENCIL_PITCH				0x00002107
#घोषणा A3XX_RB_STENCIL_PITCH__MASK				0xffffffff
#घोषणा A3XX_RB_STENCIL_PITCH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCIL_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 3) << A3XX_RB_STENCIL_PITCH__SHIFT) & A3XX_RB_STENCIL_PITCH__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_STENCILREFMASK				0x00002108
#घोषणा A3XX_RB_STENCILREFMASK_STENCILREF__MASK			0x000000ff
#घोषणा A3XX_RB_STENCILREFMASK_STENCILREF__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCILREFMASK_STENCILREF(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_STENCILREFMASK_STENCILREF__SHIFT) & A3XX_RB_STENCILREFMASK_STENCILREF__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCILREFMASK_STENCILMASK__MASK		0x0000ff00
#घोषणा A3XX_RB_STENCILREFMASK_STENCILMASK__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCILREFMASK_STENCILMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_STENCILREFMASK_STENCILMASK__SHIFT) & A3XX_RB_STENCILREFMASK_STENCILMASK__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCILREFMASK_STENCILWRITEMASK__MASK		0x00ff0000
#घोषणा A3XX_RB_STENCILREFMASK_STENCILWRITEMASK__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCILREFMASK_STENCILWRITEMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_STENCILREFMASK_STENCILWRITEMASK__SHIFT) & A3XX_RB_STENCILREFMASK_STENCILWRITEMASK__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_STENCILREFMASK_BF				0x00002109
#घोषणा A3XX_RB_STENCILREFMASK_BF_STENCILREF__MASK		0x000000ff
#घोषणा A3XX_RB_STENCILREFMASK_BF_STENCILREF__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCILREFMASK_BF_STENCILREF(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_STENCILREFMASK_BF_STENCILREF__SHIFT) & A3XX_RB_STENCILREFMASK_BF_STENCILREF__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCILREFMASK_BF_STENCILMASK__MASK		0x0000ff00
#घोषणा A3XX_RB_STENCILREFMASK_BF_STENCILMASK__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCILREFMASK_BF_STENCILMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_STENCILREFMASK_BF_STENCILMASK__SHIFT) & A3XX_RB_STENCILREFMASK_BF_STENCILMASK__MASK;
पूर्ण
#घोषणा A3XX_RB_STENCILREFMASK_BF_STENCILWRITEMASK__MASK	0x00ff0000
#घोषणा A3XX_RB_STENCILREFMASK_BF_STENCILWRITEMASK__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_STENCILREFMASK_BF_STENCILWRITEMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_STENCILREFMASK_BF_STENCILWRITEMASK__SHIFT) & A3XX_RB_STENCILREFMASK_BF_STENCILWRITEMASK__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_LRZ_VSC_CONTROL				0x0000210c
#घोषणा A3XX_RB_LRZ_VSC_CONTROL_BINNING_ENABLE			0x00000002

#घोषणा REG_A3XX_RB_WINDOW_OFFSET				0x0000210e
#घोषणा A3XX_RB_WINDOW_OFFSET_X__MASK				0x0000ffff
#घोषणा A3XX_RB_WINDOW_OFFSET_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_WINDOW_OFFSET_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_WINDOW_OFFSET_X__SHIFT) & A3XX_RB_WINDOW_OFFSET_X__MASK;
पूर्ण
#घोषणा A3XX_RB_WINDOW_OFFSET_Y__MASK				0xffff0000
#घोषणा A3XX_RB_WINDOW_OFFSET_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_WINDOW_OFFSET_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_WINDOW_OFFSET_Y__SHIFT) & A3XX_RB_WINDOW_OFFSET_Y__MASK;
पूर्ण

#घोषणा REG_A3XX_RB_SAMPLE_COUNT_CONTROL			0x00002110
#घोषणा A3XX_RB_SAMPLE_COUNT_CONTROL_RESET			0x00000001
#घोषणा A3XX_RB_SAMPLE_COUNT_CONTROL_COPY			0x00000002

#घोषणा REG_A3XX_RB_SAMPLE_COUNT_ADDR				0x00002111

#घोषणा REG_A3XX_RB_Z_CLAMP_MIN					0x00002114

#घोषणा REG_A3XX_RB_Z_CLAMP_MAX					0x00002115

#घोषणा REG_A3XX_VGT_BIN_BASE					0x000021e1

#घोषणा REG_A3XX_VGT_BIN_SIZE					0x000021e2

#घोषणा REG_A3XX_PC_VSTREAM_CONTROL				0x000021e4
#घोषणा A3XX_PC_VSTREAM_CONTROL_SIZE__MASK			0x003f0000
#घोषणा A3XX_PC_VSTREAM_CONTROL_SIZE__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_PC_VSTREAM_CONTROL_SIZE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_PC_VSTREAM_CONTROL_SIZE__SHIFT) & A3XX_PC_VSTREAM_CONTROL_SIZE__MASK;
पूर्ण
#घोषणा A3XX_PC_VSTREAM_CONTROL_N__MASK				0x07c00000
#घोषणा A3XX_PC_VSTREAM_CONTROL_N__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A3XX_PC_VSTREAM_CONTROL_N(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_PC_VSTREAM_CONTROL_N__SHIFT) & A3XX_PC_VSTREAM_CONTROL_N__MASK;
पूर्ण

#घोषणा REG_A3XX_PC_VERTEX_REUSE_BLOCK_CNTL			0x000021ea

#घोषणा REG_A3XX_PC_PRIM_VTX_CNTL				0x000021ec
#घोषणा A3XX_PC_PRIM_VTX_CNTL_STRIDE_IN_VPC__MASK		0x0000001f
#घोषणा A3XX_PC_PRIM_VTX_CNTL_STRIDE_IN_VPC__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_PC_PRIM_VTX_CNTL_STRIDE_IN_VPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_PC_PRIM_VTX_CNTL_STRIDE_IN_VPC__SHIFT) & A3XX_PC_PRIM_VTX_CNTL_STRIDE_IN_VPC__MASK;
पूर्ण
#घोषणा A3XX_PC_PRIM_VTX_CNTL_POLYMODE_FRONT_PTYPE__MASK	0x000000e0
#घोषणा A3XX_PC_PRIM_VTX_CNTL_POLYMODE_FRONT_PTYPE__SHIFT	5
अटल अंतरभूत uपूर्णांक32_t A3XX_PC_PRIM_VTX_CNTL_POLYMODE_FRONT_PTYPE(क्रमागत adreno_pa_su_sc_draw val)
अणु
	वापस ((val) << A3XX_PC_PRIM_VTX_CNTL_POLYMODE_FRONT_PTYPE__SHIFT) & A3XX_PC_PRIM_VTX_CNTL_POLYMODE_FRONT_PTYPE__MASK;
पूर्ण
#घोषणा A3XX_PC_PRIM_VTX_CNTL_POLYMODE_BACK_PTYPE__MASK		0x00000700
#घोषणा A3XX_PC_PRIM_VTX_CNTL_POLYMODE_BACK_PTYPE__SHIFT	8
अटल अंतरभूत uपूर्णांक32_t A3XX_PC_PRIM_VTX_CNTL_POLYMODE_BACK_PTYPE(क्रमागत adreno_pa_su_sc_draw val)
अणु
	वापस ((val) << A3XX_PC_PRIM_VTX_CNTL_POLYMODE_BACK_PTYPE__SHIFT) & A3XX_PC_PRIM_VTX_CNTL_POLYMODE_BACK_PTYPE__MASK;
पूर्ण
#घोषणा A3XX_PC_PRIM_VTX_CNTL_POLYMODE_ENABLE			0x00001000
#घोषणा A3XX_PC_PRIM_VTX_CNTL_PRIMITIVE_RESTART			0x00100000
#घोषणा A3XX_PC_PRIM_VTX_CNTL_PROVOKING_VTX_LAST		0x02000000
#घोषणा A3XX_PC_PRIM_VTX_CNTL_PSIZE				0x04000000

#घोषणा REG_A3XX_PC_RESTART_INDEX				0x000021ed

#घोषणा REG_A3XX_HLSQ_CONTROL_0_REG				0x00002200
#घोषणा A3XX_HLSQ_CONTROL_0_REG_FSTHREADSIZE__MASK		0x00000030
#घोषणा A3XX_HLSQ_CONTROL_0_REG_FSTHREADSIZE__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_0_REG_FSTHREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_0_REG_FSTHREADSIZE__SHIFT) & A3XX_HLSQ_CONTROL_0_REG_FSTHREADSIZE__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_0_REG_FSSUPERTHREADENABLE		0x00000040
#घोषणा A3XX_HLSQ_CONTROL_0_REG_COMPUTEMODE			0x00000100
#घोषणा A3XX_HLSQ_CONTROL_0_REG_SPSHADERRESTART			0x00000200
#घोषणा A3XX_HLSQ_CONTROL_0_REG_RESERVED2			0x00000400
#घोषणा A3XX_HLSQ_CONTROL_0_REG_CYCLETIMEOUTLIMITVPC__MASK	0x00fff000
#घोषणा A3XX_HLSQ_CONTROL_0_REG_CYCLETIMEOUTLIMITVPC__SHIFT	12
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_0_REG_CYCLETIMEOUTLIMITVPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_0_REG_CYCLETIMEOUTLIMITVPC__SHIFT) & A3XX_HLSQ_CONTROL_0_REG_CYCLETIMEOUTLIMITVPC__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_0_REG_FSONLYTEX			0x02000000
#घोषणा A3XX_HLSQ_CONTROL_0_REG_CHUNKDISABLE			0x04000000
#घोषणा A3XX_HLSQ_CONTROL_0_REG_CONSTMODE__MASK			0x08000000
#घोषणा A3XX_HLSQ_CONTROL_0_REG_CONSTMODE__SHIFT		27
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_0_REG_CONSTMODE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_0_REG_CONSTMODE__SHIFT) & A3XX_HLSQ_CONTROL_0_REG_CONSTMODE__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_0_REG_LAZYUPDATEDISABLE		0x10000000
#घोषणा A3XX_HLSQ_CONTROL_0_REG_SPCONSTFULLUPDATE		0x20000000
#घोषणा A3XX_HLSQ_CONTROL_0_REG_TPFULLUPDATE			0x40000000
#घोषणा A3XX_HLSQ_CONTROL_0_REG_SINGLECONTEXT			0x80000000

#घोषणा REG_A3XX_HLSQ_CONTROL_1_REG				0x00002201
#घोषणा A3XX_HLSQ_CONTROL_1_REG_VSTHREADSIZE__MASK		0x000000c0
#घोषणा A3XX_HLSQ_CONTROL_1_REG_VSTHREADSIZE__SHIFT		6
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_1_REG_VSTHREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_1_REG_VSTHREADSIZE__SHIFT) & A3XX_HLSQ_CONTROL_1_REG_VSTHREADSIZE__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_1_REG_VSSUPERTHREADENABLE		0x00000100
#घोषणा A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDXYREGID__MASK		0x00ff0000
#घोषणा A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDXYREGID__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDXYREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDXYREGID__SHIFT) & A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDXYREGID__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDZWREGID__MASK		0xff000000
#घोषणा A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDZWREGID__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDZWREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDZWREGID__SHIFT) & A3XX_HLSQ_CONTROL_1_REG_FRAGCOORDZWREGID__MASK;
पूर्ण

#घोषणा REG_A3XX_HLSQ_CONTROL_2_REG				0x00002202
#घोषणा A3XX_HLSQ_CONTROL_2_REG_FACENESSREGID__MASK		0x000003fc
#घोषणा A3XX_HLSQ_CONTROL_2_REG_FACENESSREGID__SHIFT		2
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_2_REG_FACENESSREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_2_REG_FACENESSREGID__SHIFT) & A3XX_HLSQ_CONTROL_2_REG_FACENESSREGID__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_2_REG_COVVALUEREGID__MASK		0x03fc0000
#घोषणा A3XX_HLSQ_CONTROL_2_REG_COVVALUEREGID__SHIFT		18
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_2_REG_COVVALUEREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_2_REG_COVVALUEREGID__SHIFT) & A3XX_HLSQ_CONTROL_2_REG_COVVALUEREGID__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_2_REG_PRIMALLOCTHRESHOLD__MASK	0xfc000000
#घोषणा A3XX_HLSQ_CONTROL_2_REG_PRIMALLOCTHRESHOLD__SHIFT	26
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_2_REG_PRIMALLOCTHRESHOLD(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_2_REG_PRIMALLOCTHRESHOLD__SHIFT) & A3XX_HLSQ_CONTROL_2_REG_PRIMALLOCTHRESHOLD__MASK;
पूर्ण

#घोषणा REG_A3XX_HLSQ_CONTROL_3_REG				0x00002203
#घोषणा A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTERREGID__MASK	0x000000ff
#घोषणा A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTERREGID__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTERREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTERREGID__SHIFT) & A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTERREGID__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTERREGID__MASK	0x0000ff00
#घोषणा A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTERREGID__SHIFT	8
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTERREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTERREGID__SHIFT) & A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTERREGID__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTROIDREGID__MASK	0x00ff0000
#घोषणा A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTROIDREGID__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTROIDREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTROIDREGID__SHIFT) & A3XX_HLSQ_CONTROL_3_REG_IJPERSPCENTROIDREGID__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTROIDREGID__MASK	0xff000000
#घोषणा A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTROIDREGID__SHIFT	24
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTROIDREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTROIDREGID__SHIFT) & A3XX_HLSQ_CONTROL_3_REG_IJNONPERSPCENTROIDREGID__MASK;
पूर्ण

#घोषणा REG_A3XX_HLSQ_VS_CONTROL_REG				0x00002204
#घोषणा A3XX_HLSQ_VS_CONTROL_REG_CONSTLENGTH__MASK		0x000003ff
#घोषणा A3XX_HLSQ_VS_CONTROL_REG_CONSTLENGTH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_VS_CONTROL_REG_CONSTLENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_VS_CONTROL_REG_CONSTLENGTH__SHIFT) & A3XX_HLSQ_VS_CONTROL_REG_CONSTLENGTH__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_VS_CONTROL_REG_CONSTSTARTOFFSET__MASK		0x001ff000
#घोषणा A3XX_HLSQ_VS_CONTROL_REG_CONSTSTARTOFFSET__SHIFT	12
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_VS_CONTROL_REG_CONSTSTARTOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_VS_CONTROL_REG_CONSTSTARTOFFSET__SHIFT) & A3XX_HLSQ_VS_CONTROL_REG_CONSTSTARTOFFSET__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_VS_CONTROL_REG_INSTRLENGTH__MASK		0xff000000
#घोषणा A3XX_HLSQ_VS_CONTROL_REG_INSTRLENGTH__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_VS_CONTROL_REG_INSTRLENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_VS_CONTROL_REG_INSTRLENGTH__SHIFT) & A3XX_HLSQ_VS_CONTROL_REG_INSTRLENGTH__MASK;
पूर्ण

#घोषणा REG_A3XX_HLSQ_FS_CONTROL_REG				0x00002205
#घोषणा A3XX_HLSQ_FS_CONTROL_REG_CONSTLENGTH__MASK		0x000003ff
#घोषणा A3XX_HLSQ_FS_CONTROL_REG_CONSTLENGTH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_FS_CONTROL_REG_CONSTLENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_FS_CONTROL_REG_CONSTLENGTH__SHIFT) & A3XX_HLSQ_FS_CONTROL_REG_CONSTLENGTH__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_FS_CONTROL_REG_CONSTSTARTOFFSET__MASK		0x001ff000
#घोषणा A3XX_HLSQ_FS_CONTROL_REG_CONSTSTARTOFFSET__SHIFT	12
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_FS_CONTROL_REG_CONSTSTARTOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_FS_CONTROL_REG_CONSTSTARTOFFSET__SHIFT) & A3XX_HLSQ_FS_CONTROL_REG_CONSTSTARTOFFSET__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_FS_CONTROL_REG_INSTRLENGTH__MASK		0xff000000
#घोषणा A3XX_HLSQ_FS_CONTROL_REG_INSTRLENGTH__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_FS_CONTROL_REG_INSTRLENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_FS_CONTROL_REG_INSTRLENGTH__SHIFT) & A3XX_HLSQ_FS_CONTROL_REG_INSTRLENGTH__MASK;
पूर्ण

#घोषणा REG_A3XX_HLSQ_CONST_VSPRESV_RANGE_REG			0x00002206
#घोषणा A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_STARTENTRY__MASK	0x000001ff
#घोषणा A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_STARTENTRY__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_STARTENTRY(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_STARTENTRY__SHIFT) & A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_STARTENTRY__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_ENDENTRY__MASK	0x01ff0000
#घोषणा A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_ENDENTRY__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_ENDENTRY(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_ENDENTRY__SHIFT) & A3XX_HLSQ_CONST_VSPRESV_RANGE_REG_ENDENTRY__MASK;
पूर्ण

#घोषणा REG_A3XX_HLSQ_CONST_FSPRESV_RANGE_REG			0x00002207
#घोषणा A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_STARTENTRY__MASK	0x000001ff
#घोषणा A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_STARTENTRY__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_STARTENTRY(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_STARTENTRY__SHIFT) & A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_STARTENTRY__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_ENDENTRY__MASK	0x01ff0000
#घोषणा A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_ENDENTRY__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_ENDENTRY(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_ENDENTRY__SHIFT) & A3XX_HLSQ_CONST_FSPRESV_RANGE_REG_ENDENTRY__MASK;
पूर्ण

#घोषणा REG_A3XX_HLSQ_CL_NDRANGE_0_REG				0x0000220a
#घोषणा A3XX_HLSQ_CL_NDRANGE_0_REG_WORKDIM__MASK		0x00000003
#घोषणा A3XX_HLSQ_CL_NDRANGE_0_REG_WORKDIM__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CL_NDRANGE_0_REG_WORKDIM(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CL_NDRANGE_0_REG_WORKDIM__SHIFT) & A3XX_HLSQ_CL_NDRANGE_0_REG_WORKDIM__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE0__MASK		0x00000ffc
#घोषणा A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE0__SHIFT		2
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE0__SHIFT) & A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE0__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE1__MASK		0x003ff000
#घोषणा A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE1__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE1__SHIFT) & A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE1__MASK;
पूर्ण
#घोषणा A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE2__MASK		0xffc00000
#घोषणा A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE2__SHIFT		22
अटल अंतरभूत uपूर्णांक32_t A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE2__SHIFT) & A3XX_HLSQ_CL_NDRANGE_0_REG_LOCALSIZE2__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_HLSQ_CL_GLOBAL_WORK(uपूर्णांक32_t i0) अणु वापस 0x0000220b + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_HLSQ_CL_GLOBAL_WORK_SIZE(uपूर्णांक32_t i0) अणु वापस 0x0000220b + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_HLSQ_CL_GLOBAL_WORK_OFFSET(uपूर्णांक32_t i0) अणु वापस 0x0000220c + 0x2*i0; पूर्ण

#घोषणा REG_A3XX_HLSQ_CL_CONTROL_0_REG				0x00002211

#घोषणा REG_A3XX_HLSQ_CL_CONTROL_1_REG				0x00002212

#घोषणा REG_A3XX_HLSQ_CL_KERNEL_CONST_REG			0x00002214

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_HLSQ_CL_KERNEL_GROUP(uपूर्णांक32_t i0) अणु वापस 0x00002215 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_HLSQ_CL_KERNEL_GROUP_RATIO(uपूर्णांक32_t i0) अणु वापस 0x00002215 + 0x1*i0; पूर्ण

#घोषणा REG_A3XX_HLSQ_CL_KERNEL_GROUP_Y_REG			0x00002216

#घोषणा REG_A3XX_HLSQ_CL_KERNEL_GROUP_Z_REG			0x00002217

#घोषणा REG_A3XX_HLSQ_CL_WG_OFFSET_REG				0x0000221a

#घोषणा REG_A3XX_VFD_CONTROL_0					0x00002240
#घोषणा A3XX_VFD_CONTROL_0_TOTALATTRTOVS__MASK			0x0003ffff
#घोषणा A3XX_VFD_CONTROL_0_TOTALATTRTOVS__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_0_TOTALATTRTOVS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_0_TOTALATTRTOVS__SHIFT) & A3XX_VFD_CONTROL_0_TOTALATTRTOVS__MASK;
पूर्ण
#घोषणा A3XX_VFD_CONTROL_0_PACKETSIZE__MASK			0x003c0000
#घोषणा A3XX_VFD_CONTROL_0_PACKETSIZE__SHIFT			18
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_0_PACKETSIZE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_0_PACKETSIZE__SHIFT) & A3XX_VFD_CONTROL_0_PACKETSIZE__MASK;
पूर्ण
#घोषणा A3XX_VFD_CONTROL_0_STRMDECINSTRCNT__MASK		0x07c00000
#घोषणा A3XX_VFD_CONTROL_0_STRMDECINSTRCNT__SHIFT		22
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_0_STRMDECINSTRCNT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_0_STRMDECINSTRCNT__SHIFT) & A3XX_VFD_CONTROL_0_STRMDECINSTRCNT__MASK;
पूर्ण
#घोषणा A3XX_VFD_CONTROL_0_STRMFETCHINSTRCNT__MASK		0xf8000000
#घोषणा A3XX_VFD_CONTROL_0_STRMFETCHINSTRCNT__SHIFT		27
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_0_STRMFETCHINSTRCNT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_0_STRMFETCHINSTRCNT__SHIFT) & A3XX_VFD_CONTROL_0_STRMFETCHINSTRCNT__MASK;
पूर्ण

#घोषणा REG_A3XX_VFD_CONTROL_1					0x00002241
#घोषणा A3XX_VFD_CONTROL_1_MAXSTORAGE__MASK			0x0000000f
#घोषणा A3XX_VFD_CONTROL_1_MAXSTORAGE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_1_MAXSTORAGE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_1_MAXSTORAGE__SHIFT) & A3XX_VFD_CONTROL_1_MAXSTORAGE__MASK;
पूर्ण
#घोषणा A3XX_VFD_CONTROL_1_MAXTHRESHOLD__MASK			0x000000f0
#घोषणा A3XX_VFD_CONTROL_1_MAXTHRESHOLD__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_1_MAXTHRESHOLD(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_1_MAXTHRESHOLD__SHIFT) & A3XX_VFD_CONTROL_1_MAXTHRESHOLD__MASK;
पूर्ण
#घोषणा A3XX_VFD_CONTROL_1_MINTHRESHOLD__MASK			0x00000f00
#घोषणा A3XX_VFD_CONTROL_1_MINTHRESHOLD__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_1_MINTHRESHOLD(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_1_MINTHRESHOLD__SHIFT) & A3XX_VFD_CONTROL_1_MINTHRESHOLD__MASK;
पूर्ण
#घोषणा A3XX_VFD_CONTROL_1_REGID4VTX__MASK			0x00ff0000
#घोषणा A3XX_VFD_CONTROL_1_REGID4VTX__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_1_REGID4VTX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_1_REGID4VTX__SHIFT) & A3XX_VFD_CONTROL_1_REGID4VTX__MASK;
पूर्ण
#घोषणा A3XX_VFD_CONTROL_1_REGID4INST__MASK			0xff000000
#घोषणा A3XX_VFD_CONTROL_1_REGID4INST__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_CONTROL_1_REGID4INST(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_CONTROL_1_REGID4INST__SHIFT) & A3XX_VFD_CONTROL_1_REGID4INST__MASK;
पूर्ण

#घोषणा REG_A3XX_VFD_INDEX_MIN					0x00002242

#घोषणा REG_A3XX_VFD_INDEX_MAX					0x00002243

#घोषणा REG_A3XX_VFD_INSTANCEID_OFFSET				0x00002244

#घोषणा REG_A3XX_VFD_INDEX_OFFSET				0x00002245

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VFD_FETCH(uपूर्णांक32_t i0) अणु वापस 0x00002246 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VFD_FETCH_INSTR_0(uपूर्णांक32_t i0) अणु वापस 0x00002246 + 0x2*i0; पूर्ण
#घोषणा A3XX_VFD_FETCH_INSTR_0_FETCHSIZE__MASK			0x0000007f
#घोषणा A3XX_VFD_FETCH_INSTR_0_FETCHSIZE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_FETCH_INSTR_0_FETCHSIZE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_FETCH_INSTR_0_FETCHSIZE__SHIFT) & A3XX_VFD_FETCH_INSTR_0_FETCHSIZE__MASK;
पूर्ण
#घोषणा A3XX_VFD_FETCH_INSTR_0_BUFSTRIDE__MASK			0x0000ff80
#घोषणा A3XX_VFD_FETCH_INSTR_0_BUFSTRIDE__SHIFT			7
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_FETCH_INSTR_0_BUFSTRIDE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_FETCH_INSTR_0_BUFSTRIDE__SHIFT) & A3XX_VFD_FETCH_INSTR_0_BUFSTRIDE__MASK;
पूर्ण
#घोषणा A3XX_VFD_FETCH_INSTR_0_INSTANCED			0x00010000
#घोषणा A3XX_VFD_FETCH_INSTR_0_SWITCHNEXT			0x00020000
#घोषणा A3XX_VFD_FETCH_INSTR_0_INDEXCODE__MASK			0x00fc0000
#घोषणा A3XX_VFD_FETCH_INSTR_0_INDEXCODE__SHIFT			18
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_FETCH_INSTR_0_INDEXCODE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_FETCH_INSTR_0_INDEXCODE__SHIFT) & A3XX_VFD_FETCH_INSTR_0_INDEXCODE__MASK;
पूर्ण
#घोषणा A3XX_VFD_FETCH_INSTR_0_STEPRATE__MASK			0xff000000
#घोषणा A3XX_VFD_FETCH_INSTR_0_STEPRATE__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_FETCH_INSTR_0_STEPRATE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_FETCH_INSTR_0_STEPRATE__SHIFT) & A3XX_VFD_FETCH_INSTR_0_STEPRATE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VFD_FETCH_INSTR_1(uपूर्णांक32_t i0) अणु वापस 0x00002247 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VFD_DECODE(uपूर्णांक32_t i0) अणु वापस 0x00002266 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VFD_DECODE_INSTR(uपूर्णांक32_t i0) अणु वापस 0x00002266 + 0x1*i0; पूर्ण
#घोषणा A3XX_VFD_DECODE_INSTR_WRITEMASK__MASK			0x0000000f
#घोषणा A3XX_VFD_DECODE_INSTR_WRITEMASK__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_DECODE_INSTR_WRITEMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_DECODE_INSTR_WRITEMASK__SHIFT) & A3XX_VFD_DECODE_INSTR_WRITEMASK__MASK;
पूर्ण
#घोषणा A3XX_VFD_DECODE_INSTR_CONSTFILL				0x00000010
#घोषणा A3XX_VFD_DECODE_INSTR_FORMAT__MASK			0x00000fc0
#घोषणा A3XX_VFD_DECODE_INSTR_FORMAT__SHIFT			6
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_DECODE_INSTR_FORMAT(क्रमागत a3xx_vtx_fmt val)
अणु
	वापस ((val) << A3XX_VFD_DECODE_INSTR_FORMAT__SHIFT) & A3XX_VFD_DECODE_INSTR_FORMAT__MASK;
पूर्ण
#घोषणा A3XX_VFD_DECODE_INSTR_REGID__MASK			0x000ff000
#घोषणा A3XX_VFD_DECODE_INSTR_REGID__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_DECODE_INSTR_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_DECODE_INSTR_REGID__SHIFT) & A3XX_VFD_DECODE_INSTR_REGID__MASK;
पूर्ण
#घोषणा A3XX_VFD_DECODE_INSTR_INT				0x00100000
#घोषणा A3XX_VFD_DECODE_INSTR_SWAP__MASK			0x00c00000
#घोषणा A3XX_VFD_DECODE_INSTR_SWAP__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_DECODE_INSTR_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A3XX_VFD_DECODE_INSTR_SWAP__SHIFT) & A3XX_VFD_DECODE_INSTR_SWAP__MASK;
पूर्ण
#घोषणा A3XX_VFD_DECODE_INSTR_SHIFTCNT__MASK			0x1f000000
#घोषणा A3XX_VFD_DECODE_INSTR_SHIFTCNT__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_DECODE_INSTR_SHIFTCNT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_DECODE_INSTR_SHIFTCNT__SHIFT) & A3XX_VFD_DECODE_INSTR_SHIFTCNT__MASK;
पूर्ण
#घोषणा A3XX_VFD_DECODE_INSTR_LASTCOMPVALID			0x20000000
#घोषणा A3XX_VFD_DECODE_INSTR_SWITCHNEXT			0x40000000

#घोषणा REG_A3XX_VFD_VS_THREADING_THRESHOLD			0x0000227e
#घोषणा A3XX_VFD_VS_THREADING_THRESHOLD_REGID_THRESHOLD__MASK	0x0000000f
#घोषणा A3XX_VFD_VS_THREADING_THRESHOLD_REGID_THRESHOLD__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_VS_THREADING_THRESHOLD_REGID_THRESHOLD(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_VS_THREADING_THRESHOLD_REGID_THRESHOLD__SHIFT) & A3XX_VFD_VS_THREADING_THRESHOLD_REGID_THRESHOLD__MASK;
पूर्ण
#घोषणा A3XX_VFD_VS_THREADING_THRESHOLD_REGID_VTXCNT__MASK	0x0000ff00
#घोषणा A3XX_VFD_VS_THREADING_THRESHOLD_REGID_VTXCNT__SHIFT	8
अटल अंतरभूत uपूर्णांक32_t A3XX_VFD_VS_THREADING_THRESHOLD_REGID_VTXCNT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VFD_VS_THREADING_THRESHOLD_REGID_VTXCNT__SHIFT) & A3XX_VFD_VS_THREADING_THRESHOLD_REGID_VTXCNT__MASK;
पूर्ण

#घोषणा REG_A3XX_VPC_ATTR					0x00002280
#घोषणा A3XX_VPC_ATTR_TOTALATTR__MASK				0x000001ff
#घोषणा A3XX_VPC_ATTR_TOTALATTR__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_ATTR_TOTALATTR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VPC_ATTR_TOTALATTR__SHIFT) & A3XX_VPC_ATTR_TOTALATTR__MASK;
पूर्ण
#घोषणा A3XX_VPC_ATTR_PSIZE					0x00000200
#घोषणा A3XX_VPC_ATTR_THRDASSIGN__MASK				0x0ffff000
#घोषणा A3XX_VPC_ATTR_THRDASSIGN__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_ATTR_THRDASSIGN(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VPC_ATTR_THRDASSIGN__SHIFT) & A3XX_VPC_ATTR_THRDASSIGN__MASK;
पूर्ण
#घोषणा A3XX_VPC_ATTR_LMSIZE__MASK				0xf0000000
#घोषणा A3XX_VPC_ATTR_LMSIZE__SHIFT				28
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_ATTR_LMSIZE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VPC_ATTR_LMSIZE__SHIFT) & A3XX_VPC_ATTR_LMSIZE__MASK;
पूर्ण

#घोषणा REG_A3XX_VPC_PACK					0x00002281
#घोषणा A3XX_VPC_PACK_NUMFPNONPOSVAR__MASK			0x0000ff00
#घोषणा A3XX_VPC_PACK_NUMFPNONPOSVAR__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_PACK_NUMFPNONPOSVAR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VPC_PACK_NUMFPNONPOSVAR__SHIFT) & A3XX_VPC_PACK_NUMFPNONPOSVAR__MASK;
पूर्ण
#घोषणा A3XX_VPC_PACK_NUMNONPOSVSVAR__MASK			0x00ff0000
#घोषणा A3XX_VPC_PACK_NUMNONPOSVSVAR__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_PACK_NUMNONPOSVSVAR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VPC_PACK_NUMNONPOSVSVAR__SHIFT) & A3XX_VPC_PACK_NUMNONPOSVSVAR__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VPC_VARYING_INTERP(uपूर्णांक32_t i0) अणु वापस 0x00002282 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VPC_VARYING_INTERP_MODE(uपूर्णांक32_t i0) अणु वापस 0x00002282 + 0x1*i0; पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C0__MASK			0x00000003
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C0(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C0__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C0__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C1__MASK			0x0000000c
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C1__SHIFT			2
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C1(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C1__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C1__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C2__MASK			0x00000030
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C2__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C2(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C2__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C2__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C3__MASK			0x000000c0
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C3__SHIFT			6
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C3(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C3__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C3__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C4__MASK			0x00000300
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C4__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C4(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C4__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C4__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C5__MASK			0x00000c00
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C5__SHIFT			10
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C5(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C5__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C5__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C6__MASK			0x00003000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C6__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C6(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C6__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C6__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C7__MASK			0x0000c000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C7__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C7(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C7__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C7__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C8__MASK			0x00030000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C8__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C8(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C8__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C8__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C9__MASK			0x000c0000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_C9__SHIFT			18
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_C9(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_C9__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_C9__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CA__MASK			0x00300000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CA__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_CA(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_CA__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_CA__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CB__MASK			0x00c00000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CB__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_CB(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_CB__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_CB__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CC__MASK			0x03000000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CC__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_CC(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_CC__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_CC__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CD__MASK			0x0c000000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CD__SHIFT			26
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_CD(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_CD__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_CD__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CE__MASK			0x30000000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CE__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_CE(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_CE__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_CE__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CF__MASK			0xc0000000
#घोषणा A3XX_VPC_VARYING_INTERP_MODE_CF__SHIFT			30
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_INTERP_MODE_CF(क्रमागत a3xx_पूर्णांकp_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_INTERP_MODE_CF__SHIFT) & A3XX_VPC_VARYING_INTERP_MODE_CF__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VPC_VARYING_PS_REPL(uपूर्णांक32_t i0) अणु वापस 0x00002286 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VPC_VARYING_PS_REPL_MODE(uपूर्णांक32_t i0) अणु वापस 0x00002286 + 0x1*i0; पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C0__MASK			0x00000003
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C0(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C0__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C0__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C1__MASK			0x0000000c
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C1__SHIFT			2
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C1(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C1__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C1__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C2__MASK			0x00000030
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C2__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C2(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C2__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C2__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C3__MASK			0x000000c0
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C3__SHIFT			6
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C3(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C3__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C3__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C4__MASK			0x00000300
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C4__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C4(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C4__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C4__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C5__MASK			0x00000c00
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C5__SHIFT			10
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C5(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C5__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C5__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C6__MASK			0x00003000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C6__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C6(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C6__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C6__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C7__MASK			0x0000c000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C7__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C7(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C7__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C7__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C8__MASK			0x00030000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C8__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C8(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C8__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C8__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C9__MASK			0x000c0000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_C9__SHIFT			18
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_C9(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_C9__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_C9__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CA__MASK			0x00300000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CA__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_CA(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_CA__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_CA__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CB__MASK			0x00c00000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CB__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_CB(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_CB__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_CB__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CC__MASK			0x03000000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CC__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_CC(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_CC__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_CC__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CD__MASK			0x0c000000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CD__SHIFT			26
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_CD(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_CD__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_CD__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CE__MASK			0x30000000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CE__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_CE(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_CE__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_CE__MASK;
पूर्ण
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CF__MASK			0xc0000000
#घोषणा A3XX_VPC_VARYING_PS_REPL_MODE_CF__SHIFT			30
अटल अंतरभूत uपूर्णांक32_t A3XX_VPC_VARYING_PS_REPL_MODE_CF(क्रमागत a3xx_repl_mode val)
अणु
	वापस ((val) << A3XX_VPC_VARYING_PS_REPL_MODE_CF__SHIFT) & A3XX_VPC_VARYING_PS_REPL_MODE_CF__MASK;
पूर्ण

#घोषणा REG_A3XX_VPC_VARY_CYLWRAP_ENABLE_0			0x0000228a

#घोषणा REG_A3XX_VPC_VARY_CYLWRAP_ENABLE_1			0x0000228b

#घोषणा REG_A3XX_SP_SP_CTRL_REG					0x000022c0
#घोषणा A3XX_SP_SP_CTRL_REG_RESOLVE				0x00010000
#घोषणा A3XX_SP_SP_CTRL_REG_CONSTMODE__MASK			0x00040000
#घोषणा A3XX_SP_SP_CTRL_REG_CONSTMODE__SHIFT			18
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_SP_CTRL_REG_CONSTMODE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_SP_CTRL_REG_CONSTMODE__SHIFT) & A3XX_SP_SP_CTRL_REG_CONSTMODE__MASK;
पूर्ण
#घोषणा A3XX_SP_SP_CTRL_REG_BINNING				0x00080000
#घोषणा A3XX_SP_SP_CTRL_REG_SLEEPMODE__MASK			0x00300000
#घोषणा A3XX_SP_SP_CTRL_REG_SLEEPMODE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_SP_CTRL_REG_SLEEPMODE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_SP_CTRL_REG_SLEEPMODE__SHIFT) & A3XX_SP_SP_CTRL_REG_SLEEPMODE__MASK;
पूर्ण
#घोषणा A3XX_SP_SP_CTRL_REG_L0MODE__MASK			0x00c00000
#घोषणा A3XX_SP_SP_CTRL_REG_L0MODE__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_SP_CTRL_REG_L0MODE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_SP_CTRL_REG_L0MODE__SHIFT) & A3XX_SP_SP_CTRL_REG_L0MODE__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_VS_CTRL_REG0				0x000022c4
#घोषणा A3XX_SP_VS_CTRL_REG0_THREADMODE__MASK			0x00000001
#घोषणा A3XX_SP_VS_CTRL_REG0_THREADMODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG0_THREADMODE(क्रमागत a3xx_thपढ़ोmode val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG0_THREADMODE__SHIFT) & A3XX_SP_VS_CTRL_REG0_THREADMODE__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_CTRL_REG0_INSTRBUFFERMODE__MASK		0x00000002
#घोषणा A3XX_SP_VS_CTRL_REG0_INSTRBUFFERMODE__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG0_INSTRBUFFERMODE(क्रमागत a3xx_instrbuffermode val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG0_INSTRBUFFERMODE__SHIFT) & A3XX_SP_VS_CTRL_REG0_INSTRBUFFERMODE__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_CTRL_REG0_CACHEINVALID			0x00000004
#घोषणा A3XX_SP_VS_CTRL_REG0_ALUSCHMODE				0x00000008
#घोषणा A3XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT__MASK		0x000003f0
#घोषणा A3XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT) & A3XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT__MASK		0x0000fc00
#घोषणा A3XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT) & A3XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_CTRL_REG0_THREADSIZE__MASK			0x00100000
#घोषणा A3XX_SP_VS_CTRL_REG0_THREADSIZE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG0_THREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG0_THREADSIZE__SHIFT) & A3XX_SP_VS_CTRL_REG0_THREADSIZE__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_CTRL_REG0_SUPERTHREADMODE			0x00200000
#घोषणा A3XX_SP_VS_CTRL_REG0_LENGTH__MASK			0xff000000
#घोषणा A3XX_SP_VS_CTRL_REG0_LENGTH__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG0_LENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG0_LENGTH__SHIFT) & A3XX_SP_VS_CTRL_REG0_LENGTH__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_VS_CTRL_REG1				0x000022c5
#घोषणा A3XX_SP_VS_CTRL_REG1_CONSTLENGTH__MASK			0x000003ff
#घोषणा A3XX_SP_VS_CTRL_REG1_CONSTLENGTH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG1_CONSTLENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG1_CONSTLENGTH__SHIFT) & A3XX_SP_VS_CTRL_REG1_CONSTLENGTH__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_CTRL_REG1_CONSTFOOTPRINT__MASK		0x000ffc00
#घोषणा A3XX_SP_VS_CTRL_REG1_CONSTFOOTPRINT__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG1_CONSTFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG1_CONSTFOOTPRINT__SHIFT) & A3XX_SP_VS_CTRL_REG1_CONSTFOOTPRINT__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_CTRL_REG1_INITIALOUTSTANDING__MASK		0x7f000000
#घोषणा A3XX_SP_VS_CTRL_REG1_INITIALOUTSTANDING__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_CTRL_REG1_INITIALOUTSTANDING(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_CTRL_REG1_INITIALOUTSTANDING__SHIFT) & A3XX_SP_VS_CTRL_REG1_INITIALOUTSTANDING__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_VS_PARAM_REG				0x000022c6
#घोषणा A3XX_SP_VS_PARAM_REG_POSREGID__MASK			0x000000ff
#घोषणा A3XX_SP_VS_PARAM_REG_POSREGID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_PARAM_REG_POSREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_PARAM_REG_POSREGID__SHIFT) & A3XX_SP_VS_PARAM_REG_POSREGID__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_PARAM_REG_PSIZEREGID__MASK			0x0000ff00
#घोषणा A3XX_SP_VS_PARAM_REG_PSIZEREGID__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_PARAM_REG_PSIZEREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_PARAM_REG_PSIZEREGID__SHIFT) & A3XX_SP_VS_PARAM_REG_PSIZEREGID__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_PARAM_REG_POS2DMODE				0x00010000
#घोषणा A3XX_SP_VS_PARAM_REG_TOTALVSOUTVAR__MASK		0x01f00000
#घोषणा A3XX_SP_VS_PARAM_REG_TOTALVSOUTVAR__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_PARAM_REG_TOTALVSOUTVAR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_PARAM_REG_TOTALVSOUTVAR__SHIFT) & A3XX_SP_VS_PARAM_REG_TOTALVSOUTVAR__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_SP_VS_OUT(uपूर्णांक32_t i0) अणु वापस 0x000022c7 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_SP_VS_OUT_REG(uपूर्णांक32_t i0) अणु वापस 0x000022c7 + 0x1*i0; पूर्ण
#घोषणा A3XX_SP_VS_OUT_REG_A_REGID__MASK			0x000000ff
#घोषणा A3XX_SP_VS_OUT_REG_A_REGID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_OUT_REG_A_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_OUT_REG_A_REGID__SHIFT) & A3XX_SP_VS_OUT_REG_A_REGID__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_OUT_REG_A_HALF				0x00000100
#घोषणा A3XX_SP_VS_OUT_REG_A_COMPMASK__MASK			0x00001e00
#घोषणा A3XX_SP_VS_OUT_REG_A_COMPMASK__SHIFT			9
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_OUT_REG_A_COMPMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_OUT_REG_A_COMPMASK__SHIFT) & A3XX_SP_VS_OUT_REG_A_COMPMASK__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_OUT_REG_B_REGID__MASK			0x00ff0000
#घोषणा A3XX_SP_VS_OUT_REG_B_REGID__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_OUT_REG_B_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_OUT_REG_B_REGID__SHIFT) & A3XX_SP_VS_OUT_REG_B_REGID__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_OUT_REG_B_HALF				0x01000000
#घोषणा A3XX_SP_VS_OUT_REG_B_COMPMASK__MASK			0x1e000000
#घोषणा A3XX_SP_VS_OUT_REG_B_COMPMASK__SHIFT			25
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_OUT_REG_B_COMPMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_OUT_REG_B_COMPMASK__SHIFT) & A3XX_SP_VS_OUT_REG_B_COMPMASK__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_SP_VS_VPC_DST(uपूर्णांक32_t i0) अणु वापस 0x000022d0 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_SP_VS_VPC_DST_REG(uपूर्णांक32_t i0) अणु वापस 0x000022d0 + 0x1*i0; पूर्ण
#घोषणा A3XX_SP_VS_VPC_DST_REG_OUTLOC0__MASK			0x0000007f
#घोषणा A3XX_SP_VS_VPC_DST_REG_OUTLOC0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_VPC_DST_REG_OUTLOC0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_VPC_DST_REG_OUTLOC0__SHIFT) & A3XX_SP_VS_VPC_DST_REG_OUTLOC0__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_VPC_DST_REG_OUTLOC1__MASK			0x00007f00
#घोषणा A3XX_SP_VS_VPC_DST_REG_OUTLOC1__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_VPC_DST_REG_OUTLOC1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_VPC_DST_REG_OUTLOC1__SHIFT) & A3XX_SP_VS_VPC_DST_REG_OUTLOC1__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_VPC_DST_REG_OUTLOC2__MASK			0x007f0000
#घोषणा A3XX_SP_VS_VPC_DST_REG_OUTLOC2__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_VPC_DST_REG_OUTLOC2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_VPC_DST_REG_OUTLOC2__SHIFT) & A3XX_SP_VS_VPC_DST_REG_OUTLOC2__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_VPC_DST_REG_OUTLOC3__MASK			0x7f000000
#घोषणा A3XX_SP_VS_VPC_DST_REG_OUTLOC3__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_VPC_DST_REG_OUTLOC3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_VPC_DST_REG_OUTLOC3__SHIFT) & A3XX_SP_VS_VPC_DST_REG_OUTLOC3__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_VS_OBJ_OFFSET_REG				0x000022d4
#घोषणा A3XX_SP_VS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET__MASK	0x0000ffff
#घोषणा A3XX_SP_VS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET__SHIFT) & A3XX_SP_VS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET__MASK	0x01ff0000
#घोषणा A3XX_SP_VS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET__SHIFT) & A3XX_SP_VS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_OBJ_OFFSET_REG_SHADEROBJOFFSET__MASK		0xfe000000
#घोषणा A3XX_SP_VS_OBJ_OFFSET_REG_SHADEROBJOFFSET__SHIFT	25
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_OBJ_OFFSET_REG_SHADEROBJOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_OBJ_OFFSET_REG_SHADEROBJOFFSET__SHIFT) & A3XX_SP_VS_OBJ_OFFSET_REG_SHADEROBJOFFSET__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_VS_OBJ_START_REG				0x000022d5

#घोषणा REG_A3XX_SP_VS_PVT_MEM_PARAM_REG			0x000022d6
#घोषणा A3XX_SP_VS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM__MASK	0x000000ff
#घोषणा A3XX_SP_VS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM__SHIFT) & A3XX_SP_VS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKOFFSET__MASK	0x00ffff00
#घोषणा A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKOFFSET__SHIFT	8
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKOFFSET__SHIFT) & A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKOFFSET__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD__MASK	0xff000000
#घोषणा A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD__SHIFT	24
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD__SHIFT) & A3XX_SP_VS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_VS_PVT_MEM_ADDR_REG				0x000022d7
#घोषणा A3XX_SP_VS_PVT_MEM_ADDR_REG_BURSTLEN__MASK		0x0000001f
#घोषणा A3XX_SP_VS_PVT_MEM_ADDR_REG_BURSTLEN__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_PVT_MEM_ADDR_REG_BURSTLEN(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_PVT_MEM_ADDR_REG_BURSTLEN__SHIFT) & A3XX_SP_VS_PVT_MEM_ADDR_REG_BURSTLEN__MASK;
पूर्ण
#घोषणा A3XX_SP_VS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS__MASK	0xffffffe0
#घोषणा A3XX_SP_VS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS__SHIFT	5
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_SP_VS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS__SHIFT) & A3XX_SP_VS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_VS_PVT_MEM_SIZE_REG				0x000022d8

#घोषणा REG_A3XX_SP_VS_LENGTH_REG				0x000022df
#घोषणा A3XX_SP_VS_LENGTH_REG_SHADERLENGTH__MASK		0xffffffff
#घोषणा A3XX_SP_VS_LENGTH_REG_SHADERLENGTH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_VS_LENGTH_REG_SHADERLENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_VS_LENGTH_REG_SHADERLENGTH__SHIFT) & A3XX_SP_VS_LENGTH_REG_SHADERLENGTH__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_FS_CTRL_REG0				0x000022e0
#घोषणा A3XX_SP_FS_CTRL_REG0_THREADMODE__MASK			0x00000001
#घोषणा A3XX_SP_FS_CTRL_REG0_THREADMODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG0_THREADMODE(क्रमागत a3xx_thपढ़ोmode val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG0_THREADMODE__SHIFT) & A3XX_SP_FS_CTRL_REG0_THREADMODE__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_CTRL_REG0_INSTRBUFFERMODE__MASK		0x00000002
#घोषणा A3XX_SP_FS_CTRL_REG0_INSTRBUFFERMODE__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG0_INSTRBUFFERMODE(क्रमागत a3xx_instrbuffermode val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG0_INSTRBUFFERMODE__SHIFT) & A3XX_SP_FS_CTRL_REG0_INSTRBUFFERMODE__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_CTRL_REG0_CACHEINVALID			0x00000004
#घोषणा A3XX_SP_FS_CTRL_REG0_ALUSCHMODE				0x00000008
#घोषणा A3XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT__MASK		0x000003f0
#घोषणा A3XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT) & A3XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT__MASK		0x0000fc00
#घोषणा A3XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT) & A3XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_CTRL_REG0_FSBYPASSENABLE			0x00020000
#घोषणा A3XX_SP_FS_CTRL_REG0_INOUTREGOVERLAP			0x00040000
#घोषणा A3XX_SP_FS_CTRL_REG0_OUTORDERED				0x00080000
#घोषणा A3XX_SP_FS_CTRL_REG0_THREADSIZE__MASK			0x00100000
#घोषणा A3XX_SP_FS_CTRL_REG0_THREADSIZE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG0_THREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG0_THREADSIZE__SHIFT) & A3XX_SP_FS_CTRL_REG0_THREADSIZE__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_CTRL_REG0_SUPERTHREADMODE			0x00200000
#घोषणा A3XX_SP_FS_CTRL_REG0_PIXLODENABLE			0x00400000
#घोषणा A3XX_SP_FS_CTRL_REG0_COMPUTEMODE			0x00800000
#घोषणा A3XX_SP_FS_CTRL_REG0_LENGTH__MASK			0xff000000
#घोषणा A3XX_SP_FS_CTRL_REG0_LENGTH__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG0_LENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG0_LENGTH__SHIFT) & A3XX_SP_FS_CTRL_REG0_LENGTH__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_FS_CTRL_REG1				0x000022e1
#घोषणा A3XX_SP_FS_CTRL_REG1_CONSTLENGTH__MASK			0x000003ff
#घोषणा A3XX_SP_FS_CTRL_REG1_CONSTLENGTH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG1_CONSTLENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG1_CONSTLENGTH__SHIFT) & A3XX_SP_FS_CTRL_REG1_CONSTLENGTH__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_CTRL_REG1_CONSTFOOTPRINT__MASK		0x000ffc00
#घोषणा A3XX_SP_FS_CTRL_REG1_CONSTFOOTPRINT__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG1_CONSTFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG1_CONSTFOOTPRINT__SHIFT) & A3XX_SP_FS_CTRL_REG1_CONSTFOOTPRINT__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_CTRL_REG1_INITIALOUTSTANDING__MASK		0x00f00000
#घोषणा A3XX_SP_FS_CTRL_REG1_INITIALOUTSTANDING__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG1_INITIALOUTSTANDING(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG1_INITIALOUTSTANDING__SHIFT) & A3XX_SP_FS_CTRL_REG1_INITIALOUTSTANDING__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_CTRL_REG1_HALFPRECVAROFFSET__MASK		0x7f000000
#घोषणा A3XX_SP_FS_CTRL_REG1_HALFPRECVAROFFSET__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_CTRL_REG1_HALFPRECVAROFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_CTRL_REG1_HALFPRECVAROFFSET__SHIFT) & A3XX_SP_FS_CTRL_REG1_HALFPRECVAROFFSET__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_FS_OBJ_OFFSET_REG				0x000022e2
#घोषणा A3XX_SP_FS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET__MASK	0x0000ffff
#घोषणा A3XX_SP_FS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET__SHIFT) & A3XX_SP_FS_OBJ_OFFSET_REG_FIRSTEXECINSTROFFSET__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET__MASK	0x01ff0000
#घोषणा A3XX_SP_FS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET__SHIFT) & A3XX_SP_FS_OBJ_OFFSET_REG_CONSTOBJECTOFFSET__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_OBJ_OFFSET_REG_SHADEROBJOFFSET__MASK		0xfe000000
#घोषणा A3XX_SP_FS_OBJ_OFFSET_REG_SHADEROBJOFFSET__SHIFT	25
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_OBJ_OFFSET_REG_SHADEROBJOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_OBJ_OFFSET_REG_SHADEROBJOFFSET__SHIFT) & A3XX_SP_FS_OBJ_OFFSET_REG_SHADEROBJOFFSET__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_FS_OBJ_START_REG				0x000022e3

#घोषणा REG_A3XX_SP_FS_PVT_MEM_PARAM_REG			0x000022e4
#घोषणा A3XX_SP_FS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM__MASK	0x000000ff
#घोषणा A3XX_SP_FS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM__SHIFT) & A3XX_SP_FS_PVT_MEM_PARAM_REG_MEMSIZEPERITEM__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKOFFSET__MASK	0x00ffff00
#घोषणा A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKOFFSET__SHIFT	8
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKOFFSET__SHIFT) & A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKOFFSET__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD__MASK	0xff000000
#घोषणा A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD__SHIFT	24
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD__SHIFT) & A3XX_SP_FS_PVT_MEM_PARAM_REG_HWSTACKSIZEPERTHREAD__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_FS_PVT_MEM_ADDR_REG				0x000022e5
#घोषणा A3XX_SP_FS_PVT_MEM_ADDR_REG_BURSTLEN__MASK		0x0000001f
#घोषणा A3XX_SP_FS_PVT_MEM_ADDR_REG_BURSTLEN__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_PVT_MEM_ADDR_REG_BURSTLEN(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_PVT_MEM_ADDR_REG_BURSTLEN__SHIFT) & A3XX_SP_FS_PVT_MEM_ADDR_REG_BURSTLEN__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS__MASK	0xffffffe0
#घोषणा A3XX_SP_FS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS__SHIFT	5
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_SP_FS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS__SHIFT) & A3XX_SP_FS_PVT_MEM_ADDR_REG_SHADERSTARTADDRESS__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_FS_PVT_MEM_SIZE_REG				0x000022e6

#घोषणा REG_A3XX_SP_FS_FLAT_SHAD_MODE_REG_0			0x000022e8

#घोषणा REG_A3XX_SP_FS_FLAT_SHAD_MODE_REG_1			0x000022e9

#घोषणा REG_A3XX_SP_FS_OUTPUT_REG				0x000022ec
#घोषणा A3XX_SP_FS_OUTPUT_REG_MRT__MASK				0x00000003
#घोषणा A3XX_SP_FS_OUTPUT_REG_MRT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_OUTPUT_REG_MRT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_OUTPUT_REG_MRT__SHIFT) & A3XX_SP_FS_OUTPUT_REG_MRT__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_OUTPUT_REG_DEPTH_ENABLE			0x00000080
#घोषणा A3XX_SP_FS_OUTPUT_REG_DEPTH_REGID__MASK			0x0000ff00
#घोषणा A3XX_SP_FS_OUTPUT_REG_DEPTH_REGID__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_OUTPUT_REG_DEPTH_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_OUTPUT_REG_DEPTH_REGID__SHIFT) & A3XX_SP_FS_OUTPUT_REG_DEPTH_REGID__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_SP_FS_MRT(uपूर्णांक32_t i0) अणु वापस 0x000022f0 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_SP_FS_MRT_REG(uपूर्णांक32_t i0) अणु वापस 0x000022f0 + 0x1*i0; पूर्ण
#घोषणा A3XX_SP_FS_MRT_REG_REGID__MASK				0x000000ff
#घोषणा A3XX_SP_FS_MRT_REG_REGID__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_MRT_REG_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_MRT_REG_REGID__SHIFT) & A3XX_SP_FS_MRT_REG_REGID__MASK;
पूर्ण
#घोषणा A3XX_SP_FS_MRT_REG_HALF_PRECISION			0x00000100
#घोषणा A3XX_SP_FS_MRT_REG_SINT					0x00000400
#घोषणा A3XX_SP_FS_MRT_REG_UINT					0x00000800

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_SP_FS_IMAGE_OUTPUT(uपूर्णांक32_t i0) अणु वापस 0x000022f4 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_SP_FS_IMAGE_OUTPUT_REG(uपूर्णांक32_t i0) अणु वापस 0x000022f4 + 0x1*i0; पूर्ण
#घोषणा A3XX_SP_FS_IMAGE_OUTPUT_REG_MRTFORMAT__MASK		0x0000003f
#घोषणा A3XX_SP_FS_IMAGE_OUTPUT_REG_MRTFORMAT__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_IMAGE_OUTPUT_REG_MRTFORMAT(क्रमागत a3xx_color_fmt val)
अणु
	वापस ((val) << A3XX_SP_FS_IMAGE_OUTPUT_REG_MRTFORMAT__SHIFT) & A3XX_SP_FS_IMAGE_OUTPUT_REG_MRTFORMAT__MASK;
पूर्ण

#घोषणा REG_A3XX_SP_FS_LENGTH_REG				0x000022ff
#घोषणा A3XX_SP_FS_LENGTH_REG_SHADERLENGTH__MASK		0xffffffff
#घोषणा A3XX_SP_FS_LENGTH_REG_SHADERLENGTH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_SP_FS_LENGTH_REG_SHADERLENGTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_SP_FS_LENGTH_REG_SHADERLENGTH__SHIFT) & A3XX_SP_FS_LENGTH_REG_SHADERLENGTH__MASK;
पूर्ण

#घोषणा REG_A3XX_PA_SC_AA_CONFIG				0x00002301

#घोषणा REG_A3XX_TPL1_TP_VS_TEX_OFFSET				0x00002340
#घोषणा A3XX_TPL1_TP_VS_TEX_OFFSET_SAMPLEROFFSET__MASK		0x000000ff
#घोषणा A3XX_TPL1_TP_VS_TEX_OFFSET_SAMPLEROFFSET__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_TPL1_TP_VS_TEX_OFFSET_SAMPLEROFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TPL1_TP_VS_TEX_OFFSET_SAMPLEROFFSET__SHIFT) & A3XX_TPL1_TP_VS_TEX_OFFSET_SAMPLEROFFSET__MASK;
पूर्ण
#घोषणा A3XX_TPL1_TP_VS_TEX_OFFSET_MEMOBJOFFSET__MASK		0x0000ff00
#घोषणा A3XX_TPL1_TP_VS_TEX_OFFSET_MEMOBJOFFSET__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A3XX_TPL1_TP_VS_TEX_OFFSET_MEMOBJOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TPL1_TP_VS_TEX_OFFSET_MEMOBJOFFSET__SHIFT) & A3XX_TPL1_TP_VS_TEX_OFFSET_MEMOBJOFFSET__MASK;
पूर्ण
#घोषणा A3XX_TPL1_TP_VS_TEX_OFFSET_BASETABLEPTR__MASK		0xffff0000
#घोषणा A3XX_TPL1_TP_VS_TEX_OFFSET_BASETABLEPTR__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A3XX_TPL1_TP_VS_TEX_OFFSET_BASETABLEPTR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TPL1_TP_VS_TEX_OFFSET_BASETABLEPTR__SHIFT) & A3XX_TPL1_TP_VS_TEX_OFFSET_BASETABLEPTR__MASK;
पूर्ण

#घोषणा REG_A3XX_TPL1_TP_VS_BORDER_COLOR_BASE_ADDR		0x00002341

#घोषणा REG_A3XX_TPL1_TP_FS_TEX_OFFSET				0x00002342
#घोषणा A3XX_TPL1_TP_FS_TEX_OFFSET_SAMPLEROFFSET__MASK		0x000000ff
#घोषणा A3XX_TPL1_TP_FS_TEX_OFFSET_SAMPLEROFFSET__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_TPL1_TP_FS_TEX_OFFSET_SAMPLEROFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TPL1_TP_FS_TEX_OFFSET_SAMPLEROFFSET__SHIFT) & A3XX_TPL1_TP_FS_TEX_OFFSET_SAMPLEROFFSET__MASK;
पूर्ण
#घोषणा A3XX_TPL1_TP_FS_TEX_OFFSET_MEMOBJOFFSET__MASK		0x0000ff00
#घोषणा A3XX_TPL1_TP_FS_TEX_OFFSET_MEMOBJOFFSET__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A3XX_TPL1_TP_FS_TEX_OFFSET_MEMOBJOFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TPL1_TP_FS_TEX_OFFSET_MEMOBJOFFSET__SHIFT) & A3XX_TPL1_TP_FS_TEX_OFFSET_MEMOBJOFFSET__MASK;
पूर्ण
#घोषणा A3XX_TPL1_TP_FS_TEX_OFFSET_BASETABLEPTR__MASK		0xffff0000
#घोषणा A3XX_TPL1_TP_FS_TEX_OFFSET_BASETABLEPTR__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A3XX_TPL1_TP_FS_TEX_OFFSET_BASETABLEPTR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TPL1_TP_FS_TEX_OFFSET_BASETABLEPTR__SHIFT) & A3XX_TPL1_TP_FS_TEX_OFFSET_BASETABLEPTR__MASK;
पूर्ण

#घोषणा REG_A3XX_TPL1_TP_FS_BORDER_COLOR_BASE_ADDR		0x00002343

#घोषणा REG_A3XX_VBIF_CLKON					0x00003001

#घोषणा REG_A3XX_VBIF_FIXED_SORT_EN				0x0000300c

#घोषणा REG_A3XX_VBIF_FIXED_SORT_SEL0				0x0000300d

#घोषणा REG_A3XX_VBIF_FIXED_SORT_SEL1				0x0000300e

#घोषणा REG_A3XX_VBIF_ABIT_SORT					0x0000301c

#घोषणा REG_A3XX_VBIF_ABIT_SORT_CONF				0x0000301d

#घोषणा REG_A3XX_VBIF_GATE_OFF_WRREQ_EN				0x0000302a

#घोषणा REG_A3XX_VBIF_IN_RD_LIM_CONF0				0x0000302c

#घोषणा REG_A3XX_VBIF_IN_RD_LIM_CONF1				0x0000302d

#घोषणा REG_A3XX_VBIF_IN_WR_LIM_CONF0				0x00003030

#घोषणा REG_A3XX_VBIF_IN_WR_LIM_CONF1				0x00003031

#घोषणा REG_A3XX_VBIF_OUT_RD_LIM_CONF0				0x00003034

#घोषणा REG_A3XX_VBIF_OUT_WR_LIM_CONF0				0x00003035

#घोषणा REG_A3XX_VBIF_DDR_OUT_MAX_BURST				0x00003036

#घोषणा REG_A3XX_VBIF_ARB_CTL					0x0000303c

#घोषणा REG_A3XX_VBIF_ROUND_ROBIN_QOS_ARB			0x00003049

#घोषणा REG_A3XX_VBIF_OUT_AXI_AMEMTYPE_CONF0			0x00003058

#घोषणा REG_A3XX_VBIF_OUT_AXI_AOOO_EN				0x0000305e

#घोषणा REG_A3XX_VBIF_OUT_AXI_AOOO				0x0000305f

#घोषणा REG_A3XX_VBIF_PERF_CNT_EN				0x00003070
#घोषणा A3XX_VBIF_PERF_CNT_EN_CNT0				0x00000001
#घोषणा A3XX_VBIF_PERF_CNT_EN_CNT1				0x00000002
#घोषणा A3XX_VBIF_PERF_CNT_EN_PWRCNT0				0x00000004
#घोषणा A3XX_VBIF_PERF_CNT_EN_PWRCNT1				0x00000008
#घोषणा A3XX_VBIF_PERF_CNT_EN_PWRCNT2				0x00000010

#घोषणा REG_A3XX_VBIF_PERF_CNT_CLR				0x00003071
#घोषणा A3XX_VBIF_PERF_CNT_CLR_CNT0				0x00000001
#घोषणा A3XX_VBIF_PERF_CNT_CLR_CNT1				0x00000002
#घोषणा A3XX_VBIF_PERF_CNT_CLR_PWRCNT0				0x00000004
#घोषणा A3XX_VBIF_PERF_CNT_CLR_PWRCNT1				0x00000008
#घोषणा A3XX_VBIF_PERF_CNT_CLR_PWRCNT2				0x00000010

#घोषणा REG_A3XX_VBIF_PERF_CNT_SEL				0x00003072

#घोषणा REG_A3XX_VBIF_PERF_CNT0_LO				0x00003073

#घोषणा REG_A3XX_VBIF_PERF_CNT0_HI				0x00003074

#घोषणा REG_A3XX_VBIF_PERF_CNT1_LO				0x00003075

#घोषणा REG_A3XX_VBIF_PERF_CNT1_HI				0x00003076

#घोषणा REG_A3XX_VBIF_PERF_PWR_CNT0_LO				0x00003077

#घोषणा REG_A3XX_VBIF_PERF_PWR_CNT0_HI				0x00003078

#घोषणा REG_A3XX_VBIF_PERF_PWR_CNT1_LO				0x00003079

#घोषणा REG_A3XX_VBIF_PERF_PWR_CNT1_HI				0x0000307a

#घोषणा REG_A3XX_VBIF_PERF_PWR_CNT2_LO				0x0000307b

#घोषणा REG_A3XX_VBIF_PERF_PWR_CNT2_HI				0x0000307c

#घोषणा REG_A3XX_VSC_BIN_SIZE					0x00000c01
#घोषणा A3XX_VSC_BIN_SIZE_WIDTH__MASK				0x0000001f
#घोषणा A3XX_VSC_BIN_SIZE_WIDTH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_VSC_BIN_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_VSC_BIN_SIZE_WIDTH__SHIFT) & A3XX_VSC_BIN_SIZE_WIDTH__MASK;
पूर्ण
#घोषणा A3XX_VSC_BIN_SIZE_HEIGHT__MASK				0x000003e0
#घोषणा A3XX_VSC_BIN_SIZE_HEIGHT__SHIFT				5
अटल अंतरभूत uपूर्णांक32_t A3XX_VSC_BIN_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A3XX_VSC_BIN_SIZE_HEIGHT__SHIFT) & A3XX_VSC_BIN_SIZE_HEIGHT__MASK;
पूर्ण

#घोषणा REG_A3XX_VSC_SIZE_ADDRESS				0x00000c02

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VSC_PIPE(uपूर्णांक32_t i0) अणु वापस 0x00000c06 + 0x3*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VSC_PIPE_CONFIG(uपूर्णांक32_t i0) अणु वापस 0x00000c06 + 0x3*i0; पूर्ण
#घोषणा A3XX_VSC_PIPE_CONFIG_X__MASK				0x000003ff
#घोषणा A3XX_VSC_PIPE_CONFIG_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_VSC_PIPE_CONFIG_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VSC_PIPE_CONFIG_X__SHIFT) & A3XX_VSC_PIPE_CONFIG_X__MASK;
पूर्ण
#घोषणा A3XX_VSC_PIPE_CONFIG_Y__MASK				0x000ffc00
#घोषणा A3XX_VSC_PIPE_CONFIG_Y__SHIFT				10
अटल अंतरभूत uपूर्णांक32_t A3XX_VSC_PIPE_CONFIG_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VSC_PIPE_CONFIG_Y__SHIFT) & A3XX_VSC_PIPE_CONFIG_Y__MASK;
पूर्ण
#घोषणा A3XX_VSC_PIPE_CONFIG_W__MASK				0x00f00000
#घोषणा A3XX_VSC_PIPE_CONFIG_W__SHIFT				20
अटल अंतरभूत uपूर्णांक32_t A3XX_VSC_PIPE_CONFIG_W(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VSC_PIPE_CONFIG_W__SHIFT) & A3XX_VSC_PIPE_CONFIG_W__MASK;
पूर्ण
#घोषणा A3XX_VSC_PIPE_CONFIG_H__MASK				0x0f000000
#घोषणा A3XX_VSC_PIPE_CONFIG_H__SHIFT				24
अटल अंतरभूत uपूर्णांक32_t A3XX_VSC_PIPE_CONFIG_H(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VSC_PIPE_CONFIG_H__SHIFT) & A3XX_VSC_PIPE_CONFIG_H__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VSC_PIPE_DATA_ADDRESS(uपूर्णांक32_t i0) अणु वापस 0x00000c07 + 0x3*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_VSC_PIPE_DATA_LENGTH(uपूर्णांक32_t i0) अणु वापस 0x00000c08 + 0x3*i0; पूर्ण

#घोषणा REG_A3XX_VSC_BIN_CONTROL				0x00000c3c
#घोषणा A3XX_VSC_BIN_CONTROL_BINNING_ENABLE			0x00000001

#घोषणा REG_A3XX_UNKNOWN_0C3D					0x00000c3d

#घोषणा REG_A3XX_PC_PERFCOUNTER0_SELECT				0x00000c48

#घोषणा REG_A3XX_PC_PERFCOUNTER1_SELECT				0x00000c49

#घोषणा REG_A3XX_PC_PERFCOUNTER2_SELECT				0x00000c4a

#घोषणा REG_A3XX_PC_PERFCOUNTER3_SELECT				0x00000c4b

#घोषणा REG_A3XX_GRAS_TSE_DEBUG_ECO				0x00000c81

#घोषणा REG_A3XX_GRAS_PERFCOUNTER0_SELECT			0x00000c88

#घोषणा REG_A3XX_GRAS_PERFCOUNTER1_SELECT			0x00000c89

#घोषणा REG_A3XX_GRAS_PERFCOUNTER2_SELECT			0x00000c8a

#घोषणा REG_A3XX_GRAS_PERFCOUNTER3_SELECT			0x00000c8b

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_GRAS_CL_USER_PLANE(uपूर्णांक32_t i0) अणु वापस 0x00000ca0 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_GRAS_CL_USER_PLANE_X(uपूर्णांक32_t i0) अणु वापस 0x00000ca0 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_GRAS_CL_USER_PLANE_Y(uपूर्णांक32_t i0) अणु वापस 0x00000ca1 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_GRAS_CL_USER_PLANE_Z(uपूर्णांक32_t i0) अणु वापस 0x00000ca2 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A3XX_GRAS_CL_USER_PLANE_W(uपूर्णांक32_t i0) अणु वापस 0x00000ca3 + 0x4*i0; पूर्ण

#घोषणा REG_A3XX_RB_GMEM_BASE_ADDR				0x00000cc0

#घोषणा REG_A3XX_RB_DEBUG_ECO_CONTROLS_ADDR			0x00000cc1

#घोषणा REG_A3XX_RB_PERFCOUNTER0_SELECT				0x00000cc6

#घोषणा REG_A3XX_RB_PERFCOUNTER1_SELECT				0x00000cc7

#घोषणा REG_A3XX_RB_FRAME_BUFFER_DIMENSION			0x00000ce0
#घोषणा A3XX_RB_FRAME_BUFFER_DIMENSION_WIDTH__MASK		0x00003fff
#घोषणा A3XX_RB_FRAME_BUFFER_DIMENSION_WIDTH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_FRAME_BUFFER_DIMENSION_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_FRAME_BUFFER_DIMENSION_WIDTH__SHIFT) & A3XX_RB_FRAME_BUFFER_DIMENSION_WIDTH__MASK;
पूर्ण
#घोषणा A3XX_RB_FRAME_BUFFER_DIMENSION_HEIGHT__MASK		0x0fffc000
#घोषणा A3XX_RB_FRAME_BUFFER_DIMENSION_HEIGHT__SHIFT		14
अटल अंतरभूत uपूर्णांक32_t A3XX_RB_FRAME_BUFFER_DIMENSION_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_RB_FRAME_BUFFER_DIMENSION_HEIGHT__SHIFT) & A3XX_RB_FRAME_BUFFER_DIMENSION_HEIGHT__MASK;
पूर्ण

#घोषणा REG_A3XX_HLSQ_PERFCOUNTER0_SELECT			0x00000e00

#घोषणा REG_A3XX_HLSQ_PERFCOUNTER1_SELECT			0x00000e01

#घोषणा REG_A3XX_HLSQ_PERFCOUNTER2_SELECT			0x00000e02

#घोषणा REG_A3XX_HLSQ_PERFCOUNTER3_SELECT			0x00000e03

#घोषणा REG_A3XX_HLSQ_PERFCOUNTER4_SELECT			0x00000e04

#घोषणा REG_A3XX_HLSQ_PERFCOUNTER5_SELECT			0x00000e05

#घोषणा REG_A3XX_UNKNOWN_0E43					0x00000e43

#घोषणा REG_A3XX_VFD_PERFCOUNTER0_SELECT			0x00000e44

#घोषणा REG_A3XX_VFD_PERFCOUNTER1_SELECT			0x00000e45

#घोषणा REG_A3XX_VPC_VPC_DEBUG_RAM_SEL				0x00000e61

#घोषणा REG_A3XX_VPC_VPC_DEBUG_RAM_READ				0x00000e62

#घोषणा REG_A3XX_VPC_PERFCOUNTER0_SELECT			0x00000e64

#घोषणा REG_A3XX_VPC_PERFCOUNTER1_SELECT			0x00000e65

#घोषणा REG_A3XX_UCHE_CACHE_MODE_CONTROL_REG			0x00000e82

#घोषणा REG_A3XX_UCHE_PERFCOUNTER0_SELECT			0x00000e84

#घोषणा REG_A3XX_UCHE_PERFCOUNTER1_SELECT			0x00000e85

#घोषणा REG_A3XX_UCHE_PERFCOUNTER2_SELECT			0x00000e86

#घोषणा REG_A3XX_UCHE_PERFCOUNTER3_SELECT			0x00000e87

#घोषणा REG_A3XX_UCHE_PERFCOUNTER4_SELECT			0x00000e88

#घोषणा REG_A3XX_UCHE_PERFCOUNTER5_SELECT			0x00000e89

#घोषणा REG_A3XX_UCHE_CACHE_INVALIDATE0_REG			0x00000ea0
#घोषणा A3XX_UCHE_CACHE_INVALIDATE0_REG_ADDR__MASK		0x0fffffff
#घोषणा A3XX_UCHE_CACHE_INVALIDATE0_REG_ADDR__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_UCHE_CACHE_INVALIDATE0_REG_ADDR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_UCHE_CACHE_INVALIDATE0_REG_ADDR__SHIFT) & A3XX_UCHE_CACHE_INVALIDATE0_REG_ADDR__MASK;
पूर्ण

#घोषणा REG_A3XX_UCHE_CACHE_INVALIDATE1_REG			0x00000ea1
#घोषणा A3XX_UCHE_CACHE_INVALIDATE1_REG_ADDR__MASK		0x0fffffff
#घोषणा A3XX_UCHE_CACHE_INVALIDATE1_REG_ADDR__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_UCHE_CACHE_INVALIDATE1_REG_ADDR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_UCHE_CACHE_INVALIDATE1_REG_ADDR__SHIFT) & A3XX_UCHE_CACHE_INVALIDATE1_REG_ADDR__MASK;
पूर्ण
#घोषणा A3XX_UCHE_CACHE_INVALIDATE1_REG_OPCODE__MASK		0x30000000
#घोषणा A3XX_UCHE_CACHE_INVALIDATE1_REG_OPCODE__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A3XX_UCHE_CACHE_INVALIDATE1_REG_OPCODE(क्रमागत a3xx_cache_opcode val)
अणु
	वापस ((val) << A3XX_UCHE_CACHE_INVALIDATE1_REG_OPCODE__SHIFT) & A3XX_UCHE_CACHE_INVALIDATE1_REG_OPCODE__MASK;
पूर्ण
#घोषणा A3XX_UCHE_CACHE_INVALIDATE1_REG_ENTIRE_CACHE		0x80000000

#घोषणा REG_A3XX_UNKNOWN_0EA6					0x00000ea6

#घोषणा REG_A3XX_SP_PERFCOUNTER0_SELECT				0x00000ec4

#घोषणा REG_A3XX_SP_PERFCOUNTER1_SELECT				0x00000ec5

#घोषणा REG_A3XX_SP_PERFCOUNTER2_SELECT				0x00000ec6

#घोषणा REG_A3XX_SP_PERFCOUNTER3_SELECT				0x00000ec7

#घोषणा REG_A3XX_SP_PERFCOUNTER4_SELECT				0x00000ec8

#घोषणा REG_A3XX_SP_PERFCOUNTER5_SELECT				0x00000ec9

#घोषणा REG_A3XX_SP_PERFCOUNTER6_SELECT				0x00000eca

#घोषणा REG_A3XX_SP_PERFCOUNTER7_SELECT				0x00000ecb

#घोषणा REG_A3XX_UNKNOWN_0EE0					0x00000ee0

#घोषणा REG_A3XX_UNKNOWN_0F03					0x00000f03

#घोषणा REG_A3XX_TP_PERFCOUNTER0_SELECT				0x00000f04

#घोषणा REG_A3XX_TP_PERFCOUNTER1_SELECT				0x00000f05

#घोषणा REG_A3XX_TP_PERFCOUNTER2_SELECT				0x00000f06

#घोषणा REG_A3XX_TP_PERFCOUNTER3_SELECT				0x00000f07

#घोषणा REG_A3XX_TP_PERFCOUNTER4_SELECT				0x00000f08

#घोषणा REG_A3XX_TP_PERFCOUNTER5_SELECT				0x00000f09

#घोषणा REG_A3XX_VGT_CL_INITIATOR				0x000021f0

#घोषणा REG_A3XX_VGT_EVENT_INITIATOR				0x000021f9

#घोषणा REG_A3XX_VGT_DRAW_INITIATOR				0x000021fc
#घोषणा A3XX_VGT_DRAW_INITIATOR_PRIM_TYPE__MASK			0x0000003f
#घोषणा A3XX_VGT_DRAW_INITIATOR_PRIM_TYPE__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A3XX_VGT_DRAW_INITIATOR_PRIM_TYPE(क्रमागत pc_di_primtype val)
अणु
	वापस ((val) << A3XX_VGT_DRAW_INITIATOR_PRIM_TYPE__SHIFT) & A3XX_VGT_DRAW_INITIATOR_PRIM_TYPE__MASK;
पूर्ण
#घोषणा A3XX_VGT_DRAW_INITIATOR_SOURCE_SELECT__MASK		0x000000c0
#घोषणा A3XX_VGT_DRAW_INITIATOR_SOURCE_SELECT__SHIFT		6
अटल अंतरभूत uपूर्णांक32_t A3XX_VGT_DRAW_INITIATOR_SOURCE_SELECT(क्रमागत pc_di_src_sel val)
अणु
	वापस ((val) << A3XX_VGT_DRAW_INITIATOR_SOURCE_SELECT__SHIFT) & A3XX_VGT_DRAW_INITIATOR_SOURCE_SELECT__MASK;
पूर्ण
#घोषणा A3XX_VGT_DRAW_INITIATOR_VIS_CULL__MASK			0x00000600
#घोषणा A3XX_VGT_DRAW_INITIATOR_VIS_CULL__SHIFT			9
अटल अंतरभूत uपूर्णांक32_t A3XX_VGT_DRAW_INITIATOR_VIS_CULL(क्रमागत pc_di_vis_cull_mode val)
अणु
	वापस ((val) << A3XX_VGT_DRAW_INITIATOR_VIS_CULL__SHIFT) & A3XX_VGT_DRAW_INITIATOR_VIS_CULL__MASK;
पूर्ण
#घोषणा A3XX_VGT_DRAW_INITIATOR_INDEX_SIZE__MASK		0x00000800
#घोषणा A3XX_VGT_DRAW_INITIATOR_INDEX_SIZE__SHIFT		11
अटल अंतरभूत uपूर्णांक32_t A3XX_VGT_DRAW_INITIATOR_INDEX_SIZE(क्रमागत pc_di_index_size val)
अणु
	वापस ((val) << A3XX_VGT_DRAW_INITIATOR_INDEX_SIZE__SHIFT) & A3XX_VGT_DRAW_INITIATOR_INDEX_SIZE__MASK;
पूर्ण
#घोषणा A3XX_VGT_DRAW_INITIATOR_NOT_EOP				0x00001000
#घोषणा A3XX_VGT_DRAW_INITIATOR_SMALL_INDEX			0x00002000
#घोषणा A3XX_VGT_DRAW_INITIATOR_PRE_DRAW_INITIATOR_ENABLE	0x00004000
#घोषणा A3XX_VGT_DRAW_INITIATOR_NUM_INSTANCES__MASK		0xff000000
#घोषणा A3XX_VGT_DRAW_INITIATOR_NUM_INSTANCES__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A3XX_VGT_DRAW_INITIATOR_NUM_INSTANCES(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_VGT_DRAW_INITIATOR_NUM_INSTANCES__SHIFT) & A3XX_VGT_DRAW_INITIATOR_NUM_INSTANCES__MASK;
पूर्ण

#घोषणा REG_A3XX_VGT_IMMED_DATA					0x000021fd

#घोषणा REG_A3XX_TEX_SAMP_0					0x00000000
#घोषणा A3XX_TEX_SAMP_0_CLAMPENABLE				0x00000001
#घोषणा A3XX_TEX_SAMP_0_MIPFILTER_LINEAR			0x00000002
#घोषणा A3XX_TEX_SAMP_0_XY_MAG__MASK				0x0000000c
#घोषणा A3XX_TEX_SAMP_0_XY_MAG__SHIFT				2
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_0_XY_MAG(क्रमागत a3xx_tex_filter val)
अणु
	वापस ((val) << A3XX_TEX_SAMP_0_XY_MAG__SHIFT) & A3XX_TEX_SAMP_0_XY_MAG__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_0_XY_MIN__MASK				0x00000030
#घोषणा A3XX_TEX_SAMP_0_XY_MIN__SHIFT				4
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_0_XY_MIN(क्रमागत a3xx_tex_filter val)
अणु
	वापस ((val) << A3XX_TEX_SAMP_0_XY_MIN__SHIFT) & A3XX_TEX_SAMP_0_XY_MIN__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_0_WRAP_S__MASK				0x000001c0
#घोषणा A3XX_TEX_SAMP_0_WRAP_S__SHIFT				6
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_0_WRAP_S(क्रमागत a3xx_tex_clamp val)
अणु
	वापस ((val) << A3XX_TEX_SAMP_0_WRAP_S__SHIFT) & A3XX_TEX_SAMP_0_WRAP_S__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_0_WRAP_T__MASK				0x00000e00
#घोषणा A3XX_TEX_SAMP_0_WRAP_T__SHIFT				9
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_0_WRAP_T(क्रमागत a3xx_tex_clamp val)
अणु
	वापस ((val) << A3XX_TEX_SAMP_0_WRAP_T__SHIFT) & A3XX_TEX_SAMP_0_WRAP_T__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_0_WRAP_R__MASK				0x00007000
#घोषणा A3XX_TEX_SAMP_0_WRAP_R__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_0_WRAP_R(क्रमागत a3xx_tex_clamp val)
अणु
	वापस ((val) << A3XX_TEX_SAMP_0_WRAP_R__SHIFT) & A3XX_TEX_SAMP_0_WRAP_R__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_0_ANISO__MASK				0x00038000
#घोषणा A3XX_TEX_SAMP_0_ANISO__SHIFT				15
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_0_ANISO(क्रमागत a3xx_tex_aniso val)
अणु
	वापस ((val) << A3XX_TEX_SAMP_0_ANISO__SHIFT) & A3XX_TEX_SAMP_0_ANISO__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_0_COMPARE_FUNC__MASK			0x00700000
#घोषणा A3XX_TEX_SAMP_0_COMPARE_FUNC__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_0_COMPARE_FUNC(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A3XX_TEX_SAMP_0_COMPARE_FUNC__SHIFT) & A3XX_TEX_SAMP_0_COMPARE_FUNC__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_0_CUBEMAPSEAMLESSFILTOFF			0x01000000
#घोषणा A3XX_TEX_SAMP_0_UNNORM_COORDS				0x80000000

#घोषणा REG_A3XX_TEX_SAMP_1					0x00000001
#घोषणा A3XX_TEX_SAMP_1_LOD_BIAS__MASK				0x000007ff
#घोषणा A3XX_TEX_SAMP_1_LOD_BIAS__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_1_LOD_BIAS(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 64.0))) << A3XX_TEX_SAMP_1_LOD_BIAS__SHIFT) & A3XX_TEX_SAMP_1_LOD_BIAS__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_1_MAX_LOD__MASK				0x003ff000
#घोषणा A3XX_TEX_SAMP_1_MAX_LOD__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_1_MAX_LOD(भग्न val)
अणु
	वापस ((((uपूर्णांक32_t)(val * 64.0))) << A3XX_TEX_SAMP_1_MAX_LOD__SHIFT) & A3XX_TEX_SAMP_1_MAX_LOD__MASK;
पूर्ण
#घोषणा A3XX_TEX_SAMP_1_MIN_LOD__MASK				0xffc00000
#घोषणा A3XX_TEX_SAMP_1_MIN_LOD__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_SAMP_1_MIN_LOD(भग्न val)
अणु
	वापस ((((uपूर्णांक32_t)(val * 64.0))) << A3XX_TEX_SAMP_1_MIN_LOD__SHIFT) & A3XX_TEX_SAMP_1_MIN_LOD__MASK;
पूर्ण

#घोषणा REG_A3XX_TEX_CONST_0					0x00000000
#घोषणा A3XX_TEX_CONST_0_TILE_MODE__MASK			0x00000003
#घोषणा A3XX_TEX_CONST_0_TILE_MODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_TILE_MODE(क्रमागत a3xx_tile_mode val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_TILE_MODE__SHIFT) & A3XX_TEX_CONST_0_TILE_MODE__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_0_SRGB					0x00000004
#घोषणा A3XX_TEX_CONST_0_SWIZ_X__MASK				0x00000070
#घोषणा A3XX_TEX_CONST_0_SWIZ_X__SHIFT				4
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_SWIZ_X(क्रमागत a3xx_tex_swiz val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_SWIZ_X__SHIFT) & A3XX_TEX_CONST_0_SWIZ_X__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_0_SWIZ_Y__MASK				0x00000380
#घोषणा A3XX_TEX_CONST_0_SWIZ_Y__SHIFT				7
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_SWIZ_Y(क्रमागत a3xx_tex_swiz val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_SWIZ_Y__SHIFT) & A3XX_TEX_CONST_0_SWIZ_Y__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_0_SWIZ_Z__MASK				0x00001c00
#घोषणा A3XX_TEX_CONST_0_SWIZ_Z__SHIFT				10
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_SWIZ_Z(क्रमागत a3xx_tex_swiz val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_SWIZ_Z__SHIFT) & A3XX_TEX_CONST_0_SWIZ_Z__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_0_SWIZ_W__MASK				0x0000e000
#घोषणा A3XX_TEX_CONST_0_SWIZ_W__SHIFT				13
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_SWIZ_W(क्रमागत a3xx_tex_swiz val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_SWIZ_W__SHIFT) & A3XX_TEX_CONST_0_SWIZ_W__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_0_MIPLVLS__MASK				0x000f0000
#घोषणा A3XX_TEX_CONST_0_MIPLVLS__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_MIPLVLS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_MIPLVLS__SHIFT) & A3XX_TEX_CONST_0_MIPLVLS__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_0_MSAATEX__MASK				0x00300000
#घोषणा A3XX_TEX_CONST_0_MSAATEX__SHIFT				20
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_MSAATEX(क्रमागत a3xx_tex_msaa val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_MSAATEX__SHIFT) & A3XX_TEX_CONST_0_MSAATEX__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_0_FMT__MASK				0x1fc00000
#घोषणा A3XX_TEX_CONST_0_FMT__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_FMT(क्रमागत a3xx_tex_fmt val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_FMT__SHIFT) & A3XX_TEX_CONST_0_FMT__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_0_NOCONVERT				0x20000000
#घोषणा A3XX_TEX_CONST_0_TYPE__MASK				0xc0000000
#घोषणा A3XX_TEX_CONST_0_TYPE__SHIFT				30
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_0_TYPE(क्रमागत a3xx_tex_type val)
अणु
	वापस ((val) << A3XX_TEX_CONST_0_TYPE__SHIFT) & A3XX_TEX_CONST_0_TYPE__MASK;
पूर्ण

#घोषणा REG_A3XX_TEX_CONST_1					0x00000001
#घोषणा A3XX_TEX_CONST_1_HEIGHT__MASK				0x00003fff
#घोषणा A3XX_TEX_CONST_1_HEIGHT__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_1_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TEX_CONST_1_HEIGHT__SHIFT) & A3XX_TEX_CONST_1_HEIGHT__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_1_WIDTH__MASK				0x0fffc000
#घोषणा A3XX_TEX_CONST_1_WIDTH__SHIFT				14
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_1_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TEX_CONST_1_WIDTH__SHIFT) & A3XX_TEX_CONST_1_WIDTH__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_1_PITCHALIGN__MASK			0xf0000000
#घोषणा A3XX_TEX_CONST_1_PITCHALIGN__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_1_PITCHALIGN(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TEX_CONST_1_PITCHALIGN__SHIFT) & A3XX_TEX_CONST_1_PITCHALIGN__MASK;
पूर्ण

#घोषणा REG_A3XX_TEX_CONST_2					0x00000002
#घोषणा A3XX_TEX_CONST_2_INDX__MASK				0x000001ff
#घोषणा A3XX_TEX_CONST_2_INDX__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_2_INDX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TEX_CONST_2_INDX__SHIFT) & A3XX_TEX_CONST_2_INDX__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_2_PITCH__MASK				0x3ffff000
#घोषणा A3XX_TEX_CONST_2_PITCH__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_2_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TEX_CONST_2_PITCH__SHIFT) & A3XX_TEX_CONST_2_PITCH__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_2_SWAP__MASK				0xc0000000
#घोषणा A3XX_TEX_CONST_2_SWAP__SHIFT				30
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_2_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A3XX_TEX_CONST_2_SWAP__SHIFT) & A3XX_TEX_CONST_2_SWAP__MASK;
पूर्ण

#घोषणा REG_A3XX_TEX_CONST_3					0x00000003
#घोषणा A3XX_TEX_CONST_3_LAYERSZ1__MASK				0x0001ffff
#घोषणा A3XX_TEX_CONST_3_LAYERSZ1__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_3_LAYERSZ1(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A3XX_TEX_CONST_3_LAYERSZ1__SHIFT) & A3XX_TEX_CONST_3_LAYERSZ1__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_3_DEPTH__MASK				0x0ffe0000
#घोषणा A3XX_TEX_CONST_3_DEPTH__SHIFT				17
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_3_DEPTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A3XX_TEX_CONST_3_DEPTH__SHIFT) & A3XX_TEX_CONST_3_DEPTH__MASK;
पूर्ण
#घोषणा A3XX_TEX_CONST_3_LAYERSZ2__MASK				0xf0000000
#घोषणा A3XX_TEX_CONST_3_LAYERSZ2__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A3XX_TEX_CONST_3_LAYERSZ2(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A3XX_TEX_CONST_3_LAYERSZ2__SHIFT) & A3XX_TEX_CONST_3_LAYERSZ2__MASK;
पूर्ण


#पूर्ण_अगर /* A3XX_XML */
