<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:11:11.1111</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0180954</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 드라이버 및 이를 이용하는 표시장치</inventionTitle><inventionTitleEng>GATE DRIVER AND DISPLAY APPARATUS USING THE SAME</inventionTitleEng><openDate>2024.06.28</openDate><openNumber>10-2024-0098831</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/36</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서의 일 실시예에 따른 게이트 드라이버는 복수의 스테이지들을 가지며, 복수의 스테이지들 각각은, 노드 Q에 게이트 전극이 연결되고 제1 클럭 신호의 입력단과 스캔 신호의 출력단 사이에 전기적으로 연결된 풀-업 트랜지스터, 노드 QB에 게이트 전극이 연결되고 출력단과 제1 게이트 구동 전압의 입력단 사이에 전기적으로 연결된 풀-다운 트랜지스터, 제2 클럭 신호의 입력단에 게이트 전극이 연결되고 제1 게이트 구동 전압보다 낮은 제2 게이트 구동 전압의 입력단과 노드 QB 사이에 전기적으로 연결된 제1 트랜지스터, 및 에이징 신호의 입력단에 게이트 전극이 연결되고 제2 게이트 구동 전압의 입력단과 출력단 사이에 전기적으로 연결된 에이징 트랜지스터를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 스테이지들을 갖는 게이트 드라이버에 있어서,상기 복수의 스테이지들 각각은,노드 Q에 게이트 전극이 연결되고, 제1 클럭 신호(CLK1)의 입력단과 스캔 신호의 출력단(SCOUT) 사이에 전기적으로 연결된 풀-업 트랜지스터(T6); 노드 QB에 게이트 전극이 연결되고, 상기 출력단(SCOUT)과 제1 게이트 구동 전압(VGH)의 입력단 사이에 전기적으로 연결된 풀-다운 트랜지스터(T7); 제2 클럭 신호(CLK3)의 입력단에 게이트 전극이 연결되고, 상기 제1 게이트 구동 전압(VGH)보다 낮은 제2 게이트 구동 전압(VGL)의 입력단과 상기 노드 QB 사이에 전기적으로 연결된 제1 트랜지스터(T4); 및에이징 신호(TVGL)의 입력단에 게이트 전극이 연결되고, 상기 제2 게이트 구동 전압(VGL)의 입력단과 상기 출력단(SCOUT) 사이에 전기적으로 연결된 에이징 트랜지스터(Tvgl)를 포함하는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 게이트 드라이버는 픽셀 구동 모드 및 에이징 구동 모드로 선택적으로 구동하며,상기 에이징 구동 모드 시 상기 에이징 신호로써 게이트 온 전압이 인가되어 상기 에이징 트랜지스터(Tvgl)가 턴-온되고,상기 픽셀 구동 모드 시 상기 에이징 신호로써 게이트 오프 전압이 인가되어 상기 에이징 트랜지스터(Tvgl)가 턴-오프되는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 에이징 구동 모드 시,상기 제2 게이트 구동 전압(VGL)의 입력단으로부터 저전위 전압이 인가되고,상기 에이징 트랜지스터(Tvgl)가 턴-온되고,상기 제2 클럭 신호(CLK3)의 입력단으로부터 게이트 오프 전압이 인가되어 상기 제1 트랜지스터(T4)가 턴-오프되고,상기 노드 Q를 통해 게이트 오프 전압이 인가되어 상기 풀-업 트랜지스터(T6)가 턴-오프되고,상기 노드 QB를 통해 게이트 오프 전압이 인가되어 상기 풀-다운 트랜지스터(T7)가 턴-오프되며,상기 출력단(SCOUT)을 통해 상기 스캔 신호로써 상기 저전위 전압이 직류 전압으로 출력되는, 게이트 드라이버.  </claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 복수의 스테이지들 각각은,초기화 신호(QRST)의 입력단에 게이트 전극이 연결되고, 상기 노드 Q와 상기 제1 게이트 구동 전압(VGH)의 입력단 사이에 전기적으로 연결된 제2 트랜지스터(Tqrst);스타트 신호(VST)의 입력단에 게이트 전극이 연결되고, 상기 제2 게이트 구동 전압(VGL)의 입력단과 상기 노드 Q 사이에 전기적으로 연결된 제3 트랜지스터(T1);제3 클럭 신호(CLK4)의 입력단에 게이트 전극이 연결되고, 상기 제2 게이트 구동 전압(VGL)의 입력단과 상기 노드 Q 사이에 전기적으로 연결된 제4 트랜지스터(T2);상기 노드 QB에 게이트 전극이 연결되고, 상기 노드 Q와 상기 제1 게이트 구동 전압(VGH)의 입력단 사이에 전기적으로 연결된 제5 트랜지스터(T3);상기 스타트 신호(VST)의 입력단에 게이트 전극이 연결되고, 상기 노드 QB와 상기 제1 게이트 구동 전압(VGH)의 입력단 사이에 전기적으로 연결된 제6 트랜지스터(T5);상기 노드 Q에 게이트 전극이 연결되고, 상기 노드 QB와 상기 제1 게이트 구동 전압(VGH)의 입력단 사이에 전기적으로 연결된 제7 트랜지스터(T8); 및상기 노드 Q 및 상기 출력단(SCOUT) 사이에 연결된 부스팅 커패시터(CB)를 더 포함하는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 에이징 구동 모드 시,상기 제2 클럭 신호의 입력단으로부터 로직 하이 전압이 인가되어, 상기 제1 트랜지스터(T4)가 턴-오프되고,상기 초기화 신호의 입력단으로부터 로직 로우 전압이 인가되어, 상기 제2 트랜지스터(Tqrst)가 턴-온되고,상기 스타트 신호의 입력단으로부터 로직 로우 전압이 인가되어, 상기 제6 트랜지스터(T5)가 턴-온되고,상기 제1 게이트 구동 전압의 입력단으로부터 고전위 전압이 인가되고, 상기 노드 Q 및 상기 노드 QB 각각에 상기 고전위 전압이 인가되어, 상기 풀-업 트랜지스터 및 상기 풀-다운 트랜지스터가 각각 턴-오프되고,  상기 제3 클럭 신호의 입력단으로부터 로직 하이 전압이 인가되어, 상기 제4 트랜지스터(T2)가 턴-오프 되고,상기 에이징 신호의 입력단으로부터 로직 로우 전압이 인가되어, 상기 에이징 트랜지스터(Tvgl)가 턴-온되는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 에이징 구동 모드 시,상기 저전위 전압이 상기 에이징 트랜지스터를 통해 상기 출력단으로 출력되는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 복수의 스테이지들 각각은,상기 제2 클럭 신호의 입력단에 게이트 전극이 연결되고, 스타트 신호의 입력단과 상기 노드 Q 사이에 전기적으로 연결된 제2 트랜지스터(T1);상기 제1 클럭 신호의 입력단에 게이트 전극이 연결되고, 상기 제2 트랜지스터(T1)과 상기 제1 게이트 구동 전압의 입력단 사이에 전기적으로 연결된 제3 트랜지스터(T2);상기 노드 QB에 게이트 전극이 연결되고, 상기 제3 트랜지스터(T2)와 상기 제1 게이트 구동 전압의 입력단 사이에 전기적으로 연결된 제4 트랜지스터(T3);상기 스타트 신호의 입력단에 게이트 전극이 연결되고, 상기 제2 클럭 신호의 입력단과 상기 노드 QB 사이에 전기적으로 연결된 제5 트랜지스터(T5); 및 상기 노드 Q 및 상기 출력단 사이에 연결된 부스팅 커패시터를 더 포함하는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 에이징 구동 모드 시,상기 제2 클럭 신호의 입력단으로부터 로직 하이 전압이 인가되어, 상기 제1 트랜지스터(T4) 및 상기 제2 트랜지스터(T1)가 각각 턴-오프되고,상기 제1 클럭 신호의 입력단으로부터 로직 하이 전압이 인가되어, 상기 제3 트랜지스터(T2)가 턴-오프되고,상기 에이징 신호의 입력단으로부터 로직 로우 전압이 인가되어, 상기 에이징 트랜지스터(Tvgl)가 턴-온되는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 에이징 구동 모드 시,상기 저전위 전압이 상기 에이징 트랜지스터를 통해 상기 출력단으로 출력되는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>10. 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 서브픽셀들이 배치된 디스플레이 패널; 및 제1항 내지 제9항 중 어느 하나의 게이트 드라이버를 포함하며,상기 게이트 드라이버의 복수의 스테이지들의 출력은 상기 게이트 라인들로 공급되는 표시장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Lim, Hyun Su</engName><name>임현수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층, *층  (역삼동, 아레나빌딩)</address><code>920161000011</code><country>대한민국</country><engName>INVENSYNC Intellectual Property Group</engName><name>특허법인인벤싱크</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.21</receiptDate><receiptNumber>1-1-2022-1380988-61</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220180954.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93588b4dec4d6c2765d62645f236eb4ea465a2499a221c0af69e9763a00a9f86a2a694f40b1176b055b730ab0cf50416d800c2e164e0f1ba43</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf876f6a89599aa6068d07cf691262318e76c2578ed873c6560a675308fa1ac22bbad15160c829340a44ac87db2c4e5a89893a5babfd88bf9f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>