# Projeto de RISC-V Uniciclo em VHDL

## Grupo

|Aluno                |Matrícula |
----------------------|----------|
|Otho Teixeira Komatsu|170020142 |
|Eduardo Lemos Rocha  |170009157 |

## Observações

- Devido à limitação da memória das placas FPGAs, foi adotado endereços de 8 bits.
- A memória, tanto de instruções quanto a de dados, será de 256 words.

## TODO

- Banco de registradores
- Terminar ULA(operações remanescentes)
- Memória de dados
- Unidade de controle
- Unidade de controle ULA
