Fitter report for VGA_Paint
Sun May 22 22:21:03 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun May 22 22:21:03 2022       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; VGA_Paint                                   ;
; Top-level Entity Name           ; VGA_Paint                                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,316 / 41,910 ( 3 % )                      ;
; Total registers                 ; 136                                         ;
; Total pins                      ; 77 / 499 ( 15 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 5,662,720 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 553 ( 0 % )                             ;
; Total DSP Blocks                ; 42 / 112 ( 38 % )                           ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.1%      ;
;     Processor 3            ;   2.9%      ;
;     Processor 4            ;   2.7%      ;
;     Processor 5            ;   2.4%      ;
;     Processor 6            ;   2.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                  ;
+-----------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+
; Node                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                     ; Destination Port ; Destination Port Name ;
+-----------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+
; Clk_50MHz~inputCLKENA0      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                      ;                  ;                       ;
; cx1[0]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[0]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_1                  ; Q                ;                       ;
; cx1[0]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[0]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[0]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_2                  ; Q                ;                       ;
; cx1[0]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[0]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_3                  ; Q                ;                       ;
; cx1[0]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[0]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_4                  ; Q                ;                       ;
; cx1[0]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[0]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_5                  ; Q                ;                       ;
; cx1[0]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[0]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_6                  ; Q                ;                       ;
; cx1[0]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[0]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_7                  ; Q                ;                       ;
; cx1[0]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[0]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_8                  ; Q                ;                       ;
; cx1[0]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[0]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_9                  ; Q                ;                       ;
; cx1[0]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[0]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_10                 ; Q                ;                       ;
; cx1[0]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[0]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_11                 ; Q                ;                       ;
; cx1[0]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[0]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[0]~_Duplicate_12                 ; Q                ;                       ;
; cx1[1]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[1]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_1                  ; Q                ;                       ;
; cx1[1]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[1]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[1]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_2                  ; Q                ;                       ;
; cx1[1]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[1]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_3                  ; Q                ;                       ;
; cx1[1]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[1]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_4                  ; Q                ;                       ;
; cx1[1]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[1]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_5                  ; Q                ;                       ;
; cx1[1]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[1]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_6                  ; Q                ;                       ;
; cx1[1]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[1]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_7                  ; Q                ;                       ;
; cx1[1]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[1]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_8                  ; Q                ;                       ;
; cx1[1]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[1]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_9                  ; Q                ;                       ;
; cx1[1]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[1]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_10                 ; Q                ;                       ;
; cx1[1]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[1]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_11                 ; Q                ;                       ;
; cx1[1]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[1]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[1]~_Duplicate_12                 ; Q                ;                       ;
; cx1[2]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[2]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_1                  ; Q                ;                       ;
; cx1[2]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[2]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[2]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_2                  ; Q                ;                       ;
; cx1[2]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[2]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_3                  ; Q                ;                       ;
; cx1[2]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[2]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_4                  ; Q                ;                       ;
; cx1[2]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[2]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_5                  ; Q                ;                       ;
; cx1[2]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[2]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_6                  ; Q                ;                       ;
; cx1[2]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[2]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_7                  ; Q                ;                       ;
; cx1[2]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[2]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_8                  ; Q                ;                       ;
; cx1[2]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[2]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_9                  ; Q                ;                       ;
; cx1[2]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[2]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_10                 ; Q                ;                       ;
; cx1[2]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[2]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_11                 ; Q                ;                       ;
; cx1[2]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[2]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[2]~_Duplicate_12                 ; Q                ;                       ;
; cx1[3]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[3]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_1                  ; Q                ;                       ;
; cx1[3]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[3]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[3]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_2                  ; Q                ;                       ;
; cx1[3]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[3]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_3                  ; Q                ;                       ;
; cx1[3]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[3]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_4                  ; Q                ;                       ;
; cx1[3]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[3]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_5                  ; Q                ;                       ;
; cx1[3]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[3]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_6                  ; Q                ;                       ;
; cx1[3]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[3]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_7                  ; Q                ;                       ;
; cx1[3]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[3]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_8                  ; Q                ;                       ;
; cx1[3]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[3]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_9                  ; Q                ;                       ;
; cx1[3]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[3]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_10                 ; Q                ;                       ;
; cx1[3]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[3]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_11                 ; Q                ;                       ;
; cx1[3]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[3]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[3]~_Duplicate_12                 ; Q                ;                       ;
; cx1[4]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[4]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_1                  ; Q                ;                       ;
; cx1[4]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[4]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[4]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_2                  ; Q                ;                       ;
; cx1[4]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[4]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_3                  ; Q                ;                       ;
; cx1[4]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[4]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_4                  ; Q                ;                       ;
; cx1[4]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[4]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_5                  ; Q                ;                       ;
; cx1[4]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[4]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_6                  ; Q                ;                       ;
; cx1[4]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[4]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_7                  ; Q                ;                       ;
; cx1[4]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[4]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_8                  ; Q                ;                       ;
; cx1[4]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[4]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_9                  ; Q                ;                       ;
; cx1[4]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[4]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_10                 ; Q                ;                       ;
; cx1[4]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[4]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_11                 ; Q                ;                       ;
; cx1[4]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[4]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[4]~_Duplicate_12                 ; Q                ;                       ;
; cx1[5]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[5]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_1                  ; Q                ;                       ;
; cx1[5]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[5]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[5]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_2                  ; Q                ;                       ;
; cx1[5]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[5]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_3                  ; Q                ;                       ;
; cx1[5]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[5]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_4                  ; Q                ;                       ;
; cx1[5]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[5]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_5                  ; Q                ;                       ;
; cx1[5]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[5]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_6                  ; Q                ;                       ;
; cx1[5]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[5]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_7                  ; Q                ;                       ;
; cx1[5]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[5]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_8                  ; Q                ;                       ;
; cx1[5]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[5]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_9                  ; Q                ;                       ;
; cx1[5]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[5]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_10                 ; Q                ;                       ;
; cx1[5]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[5]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_11                 ; Q                ;                       ;
; cx1[5]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[5]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[5]~_Duplicate_12                 ; Q                ;                       ;
; cx1[6]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[6]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_1                  ; Q                ;                       ;
; cx1[6]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[6]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[6]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_2                  ; Q                ;                       ;
; cx1[6]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[6]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_3                  ; Q                ;                       ;
; cx1[6]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[6]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_4                  ; Q                ;                       ;
; cx1[6]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[6]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_5                  ; Q                ;                       ;
; cx1[6]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[6]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_6                  ; Q                ;                       ;
; cx1[6]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[6]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_7                  ; Q                ;                       ;
; cx1[6]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[6]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_8                  ; Q                ;                       ;
; cx1[6]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[6]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_9                  ; Q                ;                       ;
; cx1[6]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[6]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_10                 ; Q                ;                       ;
; cx1[6]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[6]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_11                 ; Q                ;                       ;
; cx1[6]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[6]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[6]~_Duplicate_12                 ; Q                ;                       ;
; cx1[7]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[7]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_1                  ; Q                ;                       ;
; cx1[7]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[7]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[7]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_2                  ; Q                ;                       ;
; cx1[7]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[7]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_3                  ; Q                ;                       ;
; cx1[7]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[7]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_4                  ; Q                ;                       ;
; cx1[7]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[7]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_5                  ; Q                ;                       ;
; cx1[7]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[7]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_6                  ; Q                ;                       ;
; cx1[7]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[7]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_7                  ; Q                ;                       ;
; cx1[7]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[7]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_8                  ; Q                ;                       ;
; cx1[7]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[7]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_9                  ; Q                ;                       ;
; cx1[7]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[7]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_10                 ; Q                ;                       ;
; cx1[7]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[7]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_11                 ; Q                ;                       ;
; cx1[7]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[7]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[7]~_Duplicate_12                 ; Q                ;                       ;
; cx1[8]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[8]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_1                  ; Q                ;                       ;
; cx1[8]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[8]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[8]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_2                  ; Q                ;                       ;
; cx1[8]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[8]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_3                  ; Q                ;                       ;
; cx1[8]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[8]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_4                  ; Q                ;                       ;
; cx1[8]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[8]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_5                  ; Q                ;                       ;
; cx1[8]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[8]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_6                  ; Q                ;                       ;
; cx1[8]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[8]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_7                  ; Q                ;                       ;
; cx1[8]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[8]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_8                  ; Q                ;                       ;
; cx1[8]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[8]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_9                  ; Q                ;                       ;
; cx1[8]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[8]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_10                 ; Q                ;                       ;
; cx1[8]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[8]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_11                 ; Q                ;                       ;
; cx1[8]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[8]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[8]~_Duplicate_12                 ; Q                ;                       ;
; cx1[9]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~324                           ; AX               ;                       ;
; cx1[9]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_1                  ; Q                ;                       ;
; cx1[9]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx1[9]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~324                            ; AX               ;                       ;
; cx1[9]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_2                  ; Q                ;                       ;
; cx1[9]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult19~mult_hlmac                    ; AX               ;                       ;
; cx1[9]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_3                  ; Q                ;                       ;
; cx1[9]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mult_hlmac                     ; AX               ;                       ;
; cx1[9]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_4                  ; Q                ;                       ;
; cx1[9]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~324                           ; AX               ;                       ;
; cx1[9]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_5                  ; Q                ;                       ;
; cx1[9]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~324                            ; AX               ;                       ;
; cx1[9]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_6                  ; Q                ;                       ;
; cx1[9]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~324                           ; AX               ;                       ;
; cx1[9]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_7                  ; Q                ;                       ;
; cx1[9]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~324                            ; AX               ;                       ;
; cx1[9]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_8                  ; Q                ;                       ;
; cx1[9]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult21~mult_hlmac                    ; AX               ;                       ;
; cx1[9]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_9                  ; Q                ;                       ;
; cx1[9]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~mult_hlmac                     ; AX               ;                       ;
; cx1[9]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_10                 ; Q                ;                       ;
; cx1[9]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult14~mult_hlmac                    ; AX               ;                       ;
; cx1[9]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_11                 ; Q                ;                       ;
; cx1[9]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mult_hlmac                     ; AX               ;                       ;
; cx1[9]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx1[9]~_Duplicate_12                 ; Q                ;                       ;
; cx2[0]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[0]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_1                  ; Q                ;                       ;
; cx2[0]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[0]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[0]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_2                  ; Q                ;                       ;
; cx2[0]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[0]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_3                  ; Q                ;                       ;
; cx2[0]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[0]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_4                  ; Q                ;                       ;
; cx2[0]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[0]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_5                  ; Q                ;                       ;
; cx2[0]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[0]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_6                  ; Q                ;                       ;
; cx2[0]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[0]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_7                  ; Q                ;                       ;
; cx2[0]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[0]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_8                  ; Q                ;                       ;
; cx2[0]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[0]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_9                  ; Q                ;                       ;
; cx2[0]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[0]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_10                 ; Q                ;                       ;
; cx2[0]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[0]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_11                 ; Q                ;                       ;
; cx2[0]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[0]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_12                 ; Q                ;                       ;
; cx2[0]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[0]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_13                 ; Q                ;                       ;
; cx2[0]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[0]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_14                 ; Q                ;                       ;
; cx2[0]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[0]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_15                 ; Q                ;                       ;
; cx2[0]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[0]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_16                 ; Q                ;                       ;
; cx2[0]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[0]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_17                 ; Q                ;                       ;
; cx2[0]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[0]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_18                 ; Q                ;                       ;
; cx2[0]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[0]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_19                 ; Q                ;                       ;
; cx2[0]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[0]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[0]~_Duplicate_20                 ; Q                ;                       ;
; cx2[1]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[1]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_1                  ; Q                ;                       ;
; cx2[1]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[1]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[1]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_2                  ; Q                ;                       ;
; cx2[1]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[1]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_3                  ; Q                ;                       ;
; cx2[1]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[1]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_4                  ; Q                ;                       ;
; cx2[1]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[1]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_5                  ; Q                ;                       ;
; cx2[1]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[1]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_6                  ; Q                ;                       ;
; cx2[1]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[1]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_7                  ; Q                ;                       ;
; cx2[1]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[1]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_8                  ; Q                ;                       ;
; cx2[1]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[1]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_9                  ; Q                ;                       ;
; cx2[1]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[1]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_10                 ; Q                ;                       ;
; cx2[1]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[1]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_11                 ; Q                ;                       ;
; cx2[1]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[1]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_12                 ; Q                ;                       ;
; cx2[1]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[1]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_13                 ; Q                ;                       ;
; cx2[1]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[1]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_14                 ; Q                ;                       ;
; cx2[1]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[1]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_15                 ; Q                ;                       ;
; cx2[1]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[1]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_16                 ; Q                ;                       ;
; cx2[1]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[1]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_17                 ; Q                ;                       ;
; cx2[1]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[1]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_18                 ; Q                ;                       ;
; cx2[1]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[1]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_19                 ; Q                ;                       ;
; cx2[1]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[1]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[1]~_Duplicate_20                 ; Q                ;                       ;
; cx2[2]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[2]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_1                  ; Q                ;                       ;
; cx2[2]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[2]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[2]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_2                  ; Q                ;                       ;
; cx2[2]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[2]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_3                  ; Q                ;                       ;
; cx2[2]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[2]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_4                  ; Q                ;                       ;
; cx2[2]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[2]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_5                  ; Q                ;                       ;
; cx2[2]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[2]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_6                  ; Q                ;                       ;
; cx2[2]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[2]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_7                  ; Q                ;                       ;
; cx2[2]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[2]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_8                  ; Q                ;                       ;
; cx2[2]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[2]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_9                  ; Q                ;                       ;
; cx2[2]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[2]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_10                 ; Q                ;                       ;
; cx2[2]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[2]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_11                 ; Q                ;                       ;
; cx2[2]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[2]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_12                 ; Q                ;                       ;
; cx2[2]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[2]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_13                 ; Q                ;                       ;
; cx2[2]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[2]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_14                 ; Q                ;                       ;
; cx2[2]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[2]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_15                 ; Q                ;                       ;
; cx2[2]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[2]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_16                 ; Q                ;                       ;
; cx2[2]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[2]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_17                 ; Q                ;                       ;
; cx2[2]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[2]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_18                 ; Q                ;                       ;
; cx2[2]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[2]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_19                 ; Q                ;                       ;
; cx2[2]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[2]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[2]~_Duplicate_20                 ; Q                ;                       ;
; cx2[3]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[3]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_1                  ; Q                ;                       ;
; cx2[3]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[3]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[3]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_2                  ; Q                ;                       ;
; cx2[3]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[3]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_3                  ; Q                ;                       ;
; cx2[3]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[3]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_4                  ; Q                ;                       ;
; cx2[3]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[3]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_5                  ; Q                ;                       ;
; cx2[3]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[3]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_6                  ; Q                ;                       ;
; cx2[3]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[3]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_7                  ; Q                ;                       ;
; cx2[3]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[3]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_8                  ; Q                ;                       ;
; cx2[3]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[3]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_9                  ; Q                ;                       ;
; cx2[3]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[3]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_10                 ; Q                ;                       ;
; cx2[3]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[3]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_11                 ; Q                ;                       ;
; cx2[3]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[3]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_12                 ; Q                ;                       ;
; cx2[3]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[3]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_13                 ; Q                ;                       ;
; cx2[3]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[3]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_14                 ; Q                ;                       ;
; cx2[3]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[3]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_15                 ; Q                ;                       ;
; cx2[3]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[3]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_16                 ; Q                ;                       ;
; cx2[3]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[3]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_17                 ; Q                ;                       ;
; cx2[3]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[3]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_18                 ; Q                ;                       ;
; cx2[3]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[3]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_19                 ; Q                ;                       ;
; cx2[3]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[3]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[3]~_Duplicate_20                 ; Q                ;                       ;
; cx2[4]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[4]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_1                  ; Q                ;                       ;
; cx2[4]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[4]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[4]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_2                  ; Q                ;                       ;
; cx2[4]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[4]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_3                  ; Q                ;                       ;
; cx2[4]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[4]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_4                  ; Q                ;                       ;
; cx2[4]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[4]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_5                  ; Q                ;                       ;
; cx2[4]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[4]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_6                  ; Q                ;                       ;
; cx2[4]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[4]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_7                  ; Q                ;                       ;
; cx2[4]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[4]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_8                  ; Q                ;                       ;
; cx2[4]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[4]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_9                  ; Q                ;                       ;
; cx2[4]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[4]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_10                 ; Q                ;                       ;
; cx2[4]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[4]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_11                 ; Q                ;                       ;
; cx2[4]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[4]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_12                 ; Q                ;                       ;
; cx2[4]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[4]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_13                 ; Q                ;                       ;
; cx2[4]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[4]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_14                 ; Q                ;                       ;
; cx2[4]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[4]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_15                 ; Q                ;                       ;
; cx2[4]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[4]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_16                 ; Q                ;                       ;
; cx2[4]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[4]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_17                 ; Q                ;                       ;
; cx2[4]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[4]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_18                 ; Q                ;                       ;
; cx2[4]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[4]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_19                 ; Q                ;                       ;
; cx2[4]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[4]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[4]~_Duplicate_20                 ; Q                ;                       ;
; cx2[5]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[5]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_1                  ; Q                ;                       ;
; cx2[5]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[5]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[5]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_2                  ; Q                ;                       ;
; cx2[5]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[5]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_3                  ; Q                ;                       ;
; cx2[5]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[5]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_4                  ; Q                ;                       ;
; cx2[5]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[5]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_5                  ; Q                ;                       ;
; cx2[5]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[5]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_6                  ; Q                ;                       ;
; cx2[5]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[5]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_7                  ; Q                ;                       ;
; cx2[5]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[5]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_8                  ; Q                ;                       ;
; cx2[5]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[5]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_9                  ; Q                ;                       ;
; cx2[5]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[5]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_10                 ; Q                ;                       ;
; cx2[5]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[5]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_11                 ; Q                ;                       ;
; cx2[5]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[5]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_12                 ; Q                ;                       ;
; cx2[5]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[5]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_13                 ; Q                ;                       ;
; cx2[5]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[5]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_14                 ; Q                ;                       ;
; cx2[5]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[5]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_15                 ; Q                ;                       ;
; cx2[5]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[5]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_16                 ; Q                ;                       ;
; cx2[5]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[5]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_17                 ; Q                ;                       ;
; cx2[5]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[5]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_18                 ; Q                ;                       ;
; cx2[5]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[5]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_19                 ; Q                ;                       ;
; cx2[5]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[5]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[5]~_Duplicate_20                 ; Q                ;                       ;
; cx2[6]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[6]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_1                  ; Q                ;                       ;
; cx2[6]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[6]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[6]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_2                  ; Q                ;                       ;
; cx2[6]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[6]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_3                  ; Q                ;                       ;
; cx2[6]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[6]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_4                  ; Q                ;                       ;
; cx2[6]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[6]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_5                  ; Q                ;                       ;
; cx2[6]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[6]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_6                  ; Q                ;                       ;
; cx2[6]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[6]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_7                  ; Q                ;                       ;
; cx2[6]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[6]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_8                  ; Q                ;                       ;
; cx2[6]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[6]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_9                  ; Q                ;                       ;
; cx2[6]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[6]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_10                 ; Q                ;                       ;
; cx2[6]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[6]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_11                 ; Q                ;                       ;
; cx2[6]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[6]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_12                 ; Q                ;                       ;
; cx2[6]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[6]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_13                 ; Q                ;                       ;
; cx2[6]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[6]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_14                 ; Q                ;                       ;
; cx2[6]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[6]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_15                 ; Q                ;                       ;
; cx2[6]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[6]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_16                 ; Q                ;                       ;
; cx2[6]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[6]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_17                 ; Q                ;                       ;
; cx2[6]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[6]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_18                 ; Q                ;                       ;
; cx2[6]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[6]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_19                 ; Q                ;                       ;
; cx2[6]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[6]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[6]~_Duplicate_20                 ; Q                ;                       ;
; cx2[7]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[7]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_1                  ; Q                ;                       ;
; cx2[7]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[7]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[7]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_2                  ; Q                ;                       ;
; cx2[7]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[7]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_3                  ; Q                ;                       ;
; cx2[7]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[7]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_4                  ; Q                ;                       ;
; cx2[7]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[7]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_5                  ; Q                ;                       ;
; cx2[7]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[7]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_6                  ; Q                ;                       ;
; cx2[7]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[7]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_7                  ; Q                ;                       ;
; cx2[7]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[7]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_8                  ; Q                ;                       ;
; cx2[7]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[7]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_9                  ; Q                ;                       ;
; cx2[7]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[7]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_10                 ; Q                ;                       ;
; cx2[7]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[7]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_11                 ; Q                ;                       ;
; cx2[7]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[7]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_12                 ; Q                ;                       ;
; cx2[7]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[7]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_13                 ; Q                ;                       ;
; cx2[7]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[7]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_14                 ; Q                ;                       ;
; cx2[7]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[7]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_15                 ; Q                ;                       ;
; cx2[7]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[7]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_16                 ; Q                ;                       ;
; cx2[7]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[7]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_17                 ; Q                ;                       ;
; cx2[7]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[7]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_18                 ; Q                ;                       ;
; cx2[7]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[7]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_19                 ; Q                ;                       ;
; cx2[7]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[7]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[7]~_Duplicate_20                 ; Q                ;                       ;
; cx2[8]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[8]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_1                  ; Q                ;                       ;
; cx2[8]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[8]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[8]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_2                  ; Q                ;                       ;
; cx2[8]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[8]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_3                  ; Q                ;                       ;
; cx2[8]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[8]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_4                  ; Q                ;                       ;
; cx2[8]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[8]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_5                  ; Q                ;                       ;
; cx2[8]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[8]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_6                  ; Q                ;                       ;
; cx2[8]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[8]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_7                  ; Q                ;                       ;
; cx2[8]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[8]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_8                  ; Q                ;                       ;
; cx2[8]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[8]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_9                  ; Q                ;                       ;
; cx2[8]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[8]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_10                 ; Q                ;                       ;
; cx2[8]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[8]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_11                 ; Q                ;                       ;
; cx2[8]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[8]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_12                 ; Q                ;                       ;
; cx2[8]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[8]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_13                 ; Q                ;                       ;
; cx2[8]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[8]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_14                 ; Q                ;                       ;
; cx2[8]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[8]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_15                 ; Q                ;                       ;
; cx2[8]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[8]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_16                 ; Q                ;                       ;
; cx2[8]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[8]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_17                 ; Q                ;                       ;
; cx2[8]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[8]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_18                 ; Q                ;                       ;
; cx2[8]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[8]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_19                 ; Q                ;                       ;
; cx2[8]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[8]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[8]~_Duplicate_20                 ; Q                ;                       ;
; cx2[9]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~324                           ; AX               ;                       ;
; cx2[9]                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_1                  ; Q                ;                       ;
; cx2[9]~SCLR_LUT             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                      ;                  ;                       ;
; cx2[9]~_Duplicate_1         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~324                            ; AX               ;                       ;
; cx2[9]~_Duplicate_1         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_2                  ; Q                ;                       ;
; cx2[9]~_Duplicate_2         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~324                           ; AX               ;                       ;
; cx2[9]~_Duplicate_2         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_3                  ; Q                ;                       ;
; cx2[9]~_Duplicate_3         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~324                           ; AX               ;                       ;
; cx2[9]~_Duplicate_3         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_4                  ; Q                ;                       ;
; cx2[9]~_Duplicate_4         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~324                            ; AX               ;                       ;
; cx2[9]~_Duplicate_4         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_5                  ; Q                ;                       ;
; cx2[9]~_Duplicate_5         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~324                            ; AX               ;                       ;
; cx2[9]~_Duplicate_5         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_6                  ; Q                ;                       ;
; cx2[9]~_Duplicate_6         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mult_hlmac                    ; AX               ;                       ;
; cx2[9]~_Duplicate_6         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_7                  ; Q                ;                       ;
; cx2[9]~_Duplicate_7         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult6~mult_hlmac                     ; AX               ;                       ;
; cx2[9]~_Duplicate_7         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_8                  ; Q                ;                       ;
; cx2[9]~_Duplicate_8         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~324                           ; AX               ;                       ;
; cx2[9]~_Duplicate_8         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_9                  ; Q                ;                       ;
; cx2[9]~_Duplicate_9         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~324                           ; AX               ;                       ;
; cx2[9]~_Duplicate_9         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_10                 ; Q                ;                       ;
; cx2[9]~_Duplicate_10        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~324                            ; AX               ;                       ;
; cx2[9]~_Duplicate_10        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_11                 ; Q                ;                       ;
; cx2[9]~_Duplicate_11        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~324                            ; AX               ;                       ;
; cx2[9]~_Duplicate_11        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_12                 ; Q                ;                       ;
; cx2[9]~_Duplicate_12        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult18~mult_hlmac                    ; AX               ;                       ;
; cx2[9]~_Duplicate_12        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_13                 ; Q                ;                       ;
; cx2[9]~_Duplicate_13        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~mult_hlmac                    ; AX               ;                       ;
; cx2[9]~_Duplicate_13        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_14                 ; Q                ;                       ;
; cx2[9]~_Duplicate_14        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~mult_hlmac                     ; AX               ;                       ;
; cx2[9]~_Duplicate_14        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_15                 ; Q                ;                       ;
; cx2[9]~_Duplicate_15        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~mult_hlmac                     ; AX               ;                       ;
; cx2[9]~_Duplicate_15        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_16                 ; Q                ;                       ;
; cx2[9]~_Duplicate_16        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~mult_hlmac                    ; AX               ;                       ;
; cx2[9]~_Duplicate_16        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_17                 ; Q                ;                       ;
; cx2[9]~_Duplicate_17        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mult_hlmac                    ; AX               ;                       ;
; cx2[9]~_Duplicate_17        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_18                 ; Q                ;                       ;
; cx2[9]~_Duplicate_18        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult8~mult_hlmac                     ; AX               ;                       ;
; cx2[9]~_Duplicate_18        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_19                 ; Q                ;                       ;
; cx2[9]~_Duplicate_19        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~mult_hlmac                     ; AX               ;                       ;
; cx2[9]~_Duplicate_19        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cx2[9]~_Duplicate_20                 ; Q                ;                       ;
; hor_counter[0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[0]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[0]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[0]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[0]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[0]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[0]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[0]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[0]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[0]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[0]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[0]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[0]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[0]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[0]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[0]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[0]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[0]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[0]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[0]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[0]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[0]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[0]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[1]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[1]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[1]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[1]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[1]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[1]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[1]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[1]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[1]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[1]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[1]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[1]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[1]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[1]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[1]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[1]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[1]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[1]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[1]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[1]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[1]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[1]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[2]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[2]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[2]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[2]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[2]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[2]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[2]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[2]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[2]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[2]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[2]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[2]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[2]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[2]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[2]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[2]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[2]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[2]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[2]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[2]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[2]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[2]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[3]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[3]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[3]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[3]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[3]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[3]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[3]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[3]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[3]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[3]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[3]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[3]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[3]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[3]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[3]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[3]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[3]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[3]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[3]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[3]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[3]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[3]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[4]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[4]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[4]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[4]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[4]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[4]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[4]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[4]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[4]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[4]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[4]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[4]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[4]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[4]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[4]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[4]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[4]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[4]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[4]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[4]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[4]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[4]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[5]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[5]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[5]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[5]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[5]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[5]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[5]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[5]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[5]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[5]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[5]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[5]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[5]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[5]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[5]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[5]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[5]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[5]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[5]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[5]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[5]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[5]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[6]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[6]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[6]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[6]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[6]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[6]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[6]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[6]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[6]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[6]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[6]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[6]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[6]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[6]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[6]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[6]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[6]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[6]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[6]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[6]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[6]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[6]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[7]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[7]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[7]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[7]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[7]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[7]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[7]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[7]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[7]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[7]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[7]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[7]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[7]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[7]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[7]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[7]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[7]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[7]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[7]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[7]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[7]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[7]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[7]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[7]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[8]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[8]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[8]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[8]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[8]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[8]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[8]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[8]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[8]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[8]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[8]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[8]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[8]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[8]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[8]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[8]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[8]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[8]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[8]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[8]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[8]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[8]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[8]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[8]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[9]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~324                           ; AX               ;                       ;
; hor_counter[9]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[9]~_Duplicate_1          ; Q                ;                       ;
; hor_counter[9]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~324                            ; AX               ;                       ;
; hor_counter[9]~_Duplicate_1 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[9]~_Duplicate_2          ; Q                ;                       ;
; hor_counter[9]~_Duplicate_2 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~324                           ; AX               ;                       ;
; hor_counter[9]~_Duplicate_2 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[9]~_Duplicate_3          ; Q                ;                       ;
; hor_counter[9]~_Duplicate_3 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~324                            ; AX               ;                       ;
; hor_counter[9]~_Duplicate_3 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[9]~_Duplicate_4          ; Q                ;                       ;
; hor_counter[9]~_Duplicate_4 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult16~mult_hlmac                    ; AX               ;                       ;
; hor_counter[9]~_Duplicate_4 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[9]~_Duplicate_5          ; Q                ;                       ;
; hor_counter[9]~_Duplicate_5 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~mult_hlmac                     ; AX               ;                       ;
; hor_counter[9]~_Duplicate_5 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[9]~_Duplicate_6          ; Q                ;                       ;
; hor_counter[9]~_Duplicate_6 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult23~mult_hlmac                    ; AX               ;                       ;
; hor_counter[9]~_Duplicate_6 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[9]~_Duplicate_7          ; Q                ;                       ;
; hor_counter[9]~_Duplicate_7 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult9~mult_hlmac                     ; AX               ;                       ;
; hor_counter[9]~_Duplicate_7 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; hor_counter[9]~_Duplicate_8          ; Q                ;                       ;
; hor_counter[6]~_Duplicate_8 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hor_counter[6]~_Duplicate_8DUPLICATE ;                  ;                       ;
; ver_counter[8]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ver_counter[8]~DUPLICATE             ;                  ;                       ;
; ver_counter[9]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ver_counter[9]~DUPLICATE             ;                  ;                       ;
+-----------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2700 ) ; 0.00 % ( 0 / 2700 )        ; 0.00 % ( 0 / 2700 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2700 ) ; 0.00 % ( 0 / 2700 )        ; 0.00 % ( 0 / 2700 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2700 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/FPGA/0509_Hw/Hw2/output_files/VGA_Paint.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,316 / 41,910        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 1,316                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,328 / 41,910        ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 53                    ;       ;
;         [b] ALMs used for LUT logic                         ; 1,261                 ;       ;
;         [c] ALMs used for registers                         ; 14                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 36 / 41,910           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 24 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 24                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 191 / 4,191           ; 5 %   ;
;     -- Logic LABs                                           ; 191                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,390                 ;       ;
;     -- 7 input functions                                    ; 8                     ;       ;
;     -- 6 input functions                                    ; 214                   ;       ;
;     -- 5 input functions                                    ; 155                   ;       ;
;     -- 4 input functions                                    ; 552                   ;       ;
;     -- <=3 input functions                                  ; 1,461                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 3                     ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 136                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 133 / 83,820          ; < 1 % ;
;         -- Secondary logic registers                        ; 3 / 83,820            ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 133                   ;       ;
;         -- Routing optimization registers                   ; 3                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 77 / 499              ; 15 %  ;
;     -- Clock pins                                           ; 4 / 11                ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 553               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 5,662,720         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 5,662,720         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 42 / 112              ; 38 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.1% / 3.1% / 3.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.6% / 26.9% / 21.4% ;       ;
; Maximum fan-out                                             ; 121                   ;       ;
; Highest non-global fan-out                                  ; 121                   ;       ;
; Total fan-out                                               ; 9673                  ;       ;
; Average fan-out                                             ; 3.55                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1316 / 41910 ( 3 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1316                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1328 / 41910 ( 3 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 53                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1261                  ; 0                              ;
;         [c] ALMs used for registers                         ; 14                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 36 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 24 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 24                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 191 / 4191 ( 5 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 191                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2390                  ; 0                              ;
;     -- 7 input functions                                    ; 8                     ; 0                              ;
;     -- 6 input functions                                    ; 214                   ; 0                              ;
;     -- 5 input functions                                    ; 155                   ; 0                              ;
;     -- 4 input functions                                    ; 552                   ; 0                              ;
;     -- <=3 input functions                                  ; 1461                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 133 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 3 / 83820 ( < 1 % )   ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 133                   ; 0                              ;
;         -- Routing optimization registers                   ; 3                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 77                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 42 / 112 ( 37 % )     ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 10565                 ; 0                              ;
;     -- Registered Connections                               ; 1261                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 13                    ; 0                              ;
;     -- Output Ports                                         ; 64                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Clk_50MHz ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 30                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Key[0]    ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Key[1]    ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 35                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Key[2]    ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 85                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Key[3]    ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 121                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sw[0]     ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 59                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sw[1]     ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 58                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sw[2]     ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 59                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sw[3]     ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 59                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sw[4]     ; W25   ; 5B       ; 89           ; 20           ; 43           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sw[5]     ; V25   ; 5B       ; 89           ; 20           ; 60           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sw[6]     ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Sw[7]     ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 86                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; RGB[0]      ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[10]     ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[11]     ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[12]     ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[13]     ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[14]     ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[15]     ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[16]     ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[17]     ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[18]     ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[19]     ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[1]      ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[20]     ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[21]     ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[22]     ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[23]     ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[2]      ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[3]      ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[4]      ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[5]      ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[6]      ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[7]      ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[8]      ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RGB[9]      ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg1[0]     ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg1[1]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg1[2]     ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg1[3]     ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg1[4]     ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg1[5]     ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg1[6]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg2[0]     ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg2[1]     ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg2[2]     ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg2[3]     ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg2[4]     ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg2[5]     ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg2[6]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg3[0]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg3[1]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg3[2]     ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg3[3]     ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg3[4]     ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg3[5]     ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg3[6]     ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg4[0]     ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg4[1]     ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg4[2]     ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg4[3]     ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg4[4]     ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg4[5]     ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg4[6]     ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg5[0]     ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg5[1]     ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg5[2]     ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg5[3]     ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg5[4]     ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg5[5]     ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Seg5[6]     ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 64 / 80 ( 80 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; Key[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; Key[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; Seg2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; Seg3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; Seg3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; Seg2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; Sw[7]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; Seg2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; Seg5[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; Sw[2]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; Sw[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; Seg3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; Sw[6]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; Sw[3]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; Seg1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; Seg3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; Seg3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; Seg4[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; Seg1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; Seg1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; Seg1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; Seg5[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; Seg4[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; Seg4[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; Clk_50MHz                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; Seg1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; Seg2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; Seg5[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; Seg5[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; Seg5[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; Seg4[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RGB[21]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; Seg5[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; Seg5[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; Seg4[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; Seg4[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RGB[22]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RGB[4]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; RGB[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; Seg4[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RGB[15]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; RGB[13]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RGB[10]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RGB[20]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; Key[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RGB[6]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RGB[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RGB[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RGB[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; RGB[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RGB[12]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RGB[9]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RGB[23]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; RGB[19]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; Key[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RGB[7]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; RGB[14]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; RGB[11]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RGB[8]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RGB[18]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RGB[17]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RGB[16]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; Seg1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; Seg1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; Sw[5]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; Seg2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; Seg3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; Sw[4]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; Seg2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; Seg2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; Seg3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; Sw[1]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; RGB[0]      ; Incomplete set of assignments ;
; RGB[1]      ; Incomplete set of assignments ;
; RGB[2]      ; Incomplete set of assignments ;
; RGB[3]      ; Incomplete set of assignments ;
; RGB[4]      ; Incomplete set of assignments ;
; RGB[5]      ; Incomplete set of assignments ;
; RGB[6]      ; Incomplete set of assignments ;
; RGB[7]      ; Incomplete set of assignments ;
; RGB[8]      ; Incomplete set of assignments ;
; RGB[9]      ; Incomplete set of assignments ;
; RGB[10]     ; Incomplete set of assignments ;
; RGB[11]     ; Incomplete set of assignments ;
; RGB[12]     ; Incomplete set of assignments ;
; RGB[13]     ; Incomplete set of assignments ;
; RGB[14]     ; Incomplete set of assignments ;
; RGB[15]     ; Incomplete set of assignments ;
; RGB[16]     ; Incomplete set of assignments ;
; RGB[17]     ; Incomplete set of assignments ;
; RGB[18]     ; Incomplete set of assignments ;
; RGB[19]     ; Incomplete set of assignments ;
; RGB[20]     ; Incomplete set of assignments ;
; RGB[21]     ; Incomplete set of assignments ;
; RGB[22]     ; Incomplete set of assignments ;
; RGB[23]     ; Incomplete set of assignments ;
; VGA_CLK     ; Incomplete set of assignments ;
; VGA_BLANK_N ; Incomplete set of assignments ;
; VGA_HS      ; Incomplete set of assignments ;
; VGA_VS      ; Incomplete set of assignments ;
; VGA_SYNC_N  ; Incomplete set of assignments ;
; Seg5[0]     ; Incomplete set of assignments ;
; Seg5[1]     ; Incomplete set of assignments ;
; Seg5[2]     ; Incomplete set of assignments ;
; Seg5[3]     ; Incomplete set of assignments ;
; Seg5[4]     ; Incomplete set of assignments ;
; Seg5[5]     ; Incomplete set of assignments ;
; Seg5[6]     ; Incomplete set of assignments ;
; Seg4[0]     ; Incomplete set of assignments ;
; Seg4[1]     ; Incomplete set of assignments ;
; Seg4[2]     ; Incomplete set of assignments ;
; Seg4[3]     ; Incomplete set of assignments ;
; Seg4[4]     ; Incomplete set of assignments ;
; Seg4[5]     ; Incomplete set of assignments ;
; Seg4[6]     ; Incomplete set of assignments ;
; Seg3[0]     ; Incomplete set of assignments ;
; Seg3[1]     ; Incomplete set of assignments ;
; Seg3[2]     ; Incomplete set of assignments ;
; Seg3[3]     ; Incomplete set of assignments ;
; Seg3[4]     ; Incomplete set of assignments ;
; Seg3[5]     ; Incomplete set of assignments ;
; Seg3[6]     ; Incomplete set of assignments ;
; Seg2[0]     ; Incomplete set of assignments ;
; Seg2[1]     ; Incomplete set of assignments ;
; Seg2[2]     ; Incomplete set of assignments ;
; Seg2[3]     ; Incomplete set of assignments ;
; Seg2[4]     ; Incomplete set of assignments ;
; Seg2[5]     ; Incomplete set of assignments ;
; Seg2[6]     ; Incomplete set of assignments ;
; Seg1[0]     ; Incomplete set of assignments ;
; Seg1[1]     ; Incomplete set of assignments ;
; Seg1[2]     ; Incomplete set of assignments ;
; Seg1[3]     ; Incomplete set of assignments ;
; Seg1[4]     ; Incomplete set of assignments ;
; Seg1[5]     ; Incomplete set of assignments ;
; Seg1[6]     ; Incomplete set of assignments ;
; Sw[6]       ; Incomplete set of assignments ;
; Sw[4]       ; Incomplete set of assignments ;
; Sw[5]       ; Incomplete set of assignments ;
; Sw[3]       ; Incomplete set of assignments ;
; Sw[1]       ; Incomplete set of assignments ;
; Sw[0]       ; Incomplete set of assignments ;
; Sw[2]       ; Incomplete set of assignments ;
; Sw[7]       ; Incomplete set of assignments ;
; Clk_50MHz   ; Incomplete set of assignments ;
; Key[0]      ; Incomplete set of assignments ;
; Key[1]      ; Incomplete set of assignments ;
; Key[2]      ; Incomplete set of assignments ;
; Key[3]      ; Incomplete set of assignments ;
+-------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node             ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                        ; Entity Name         ; Library Name ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |VGA_Paint                             ; 1316.0 (880.7)       ; 1327.5 (893.5)                   ; 35.5 (36.0)                                       ; 24.0 (23.2)                      ; 0.0 (0.0)            ; 2390 (1522)         ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 42         ; 77   ; 0            ; |VGA_Paint                                                                                                 ; VGA_Paint           ; work         ;
;    |lpm_divide:Div0|                   ; 29.5 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_hbm:auto_generated|  ; 29.5 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div0|lpm_divide_hbm:auto_generated                                                   ; lpm_divide_hbm      ; work         ;
;          |sign_div_unsign_nlh:divider| ; 29.5 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;             |alt_u_div_kve:divider|    ; 29.5 (29.5)          ; 30.0 (30.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ; alt_u_div_kve       ; work         ;
;    |lpm_divide:Div1|                   ; 18.0 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div1                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_4am:auto_generated|  ; 18.0 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div1|lpm_divide_4am:auto_generated                                                   ; lpm_divide_4am      ; work         ;
;          |sign_div_unsign_akh:divider| ; 18.0 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div1|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;             |alt_u_div_qse:divider|    ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div1|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; alt_u_div_qse       ; work         ;
;    |lpm_divide:Div2|                   ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div2                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_hbm:auto_generated|  ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div2|lpm_divide_hbm:auto_generated                                                   ; lpm_divide_hbm      ; work         ;
;          |sign_div_unsign_nlh:divider| ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div2|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;             |alt_u_div_kve:divider|    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div2|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ; alt_u_div_kve       ; work         ;
;    |lpm_divide:Div3|                   ; 18.1 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div3                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_4am:auto_generated|  ; 18.1 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div3|lpm_divide_4am:auto_generated                                                   ; lpm_divide_4am      ; work         ;
;          |sign_div_unsign_akh:divider| ; 18.1 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div3|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;             |alt_u_div_qse:divider|    ; 18.1 (18.1)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div3|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; alt_u_div_qse       ; work         ;
;    |lpm_divide:Div4|                   ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div4                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_hbm:auto_generated|  ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div4|lpm_divide_hbm:auto_generated                                                   ; lpm_divide_hbm      ; work         ;
;          |sign_div_unsign_nlh:divider| ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div4|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;             |alt_u_div_kve:divider|    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div4|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ; alt_u_div_kve       ; work         ;
;    |lpm_divide:Div5|                   ; 17.0 (0.0)           ; 17.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div5                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_4am:auto_generated|  ; 17.0 (0.0)           ; 17.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div5|lpm_divide_4am:auto_generated                                                   ; lpm_divide_4am      ; work         ;
;          |sign_div_unsign_akh:divider| ; 17.0 (0.0)           ; 17.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div5|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;             |alt_u_div_qse:divider|    ; 17.0 (17.0)          ; 17.0 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div5|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; alt_u_div_qse       ; work         ;
;    |lpm_divide:Div6|                   ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div6                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_hbm:auto_generated|  ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div6|lpm_divide_hbm:auto_generated                                                   ; lpm_divide_hbm      ; work         ;
;          |sign_div_unsign_nlh:divider| ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div6|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;             |alt_u_div_kve:divider|    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div6|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ; alt_u_div_kve       ; work         ;
;    |lpm_divide:Div7|                   ; 18.0 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div7                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_4am:auto_generated|  ; 18.0 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div7|lpm_divide_4am:auto_generated                                                   ; lpm_divide_4am      ; work         ;
;          |sign_div_unsign_akh:divider| ; 18.0 (0.0)           ; 18.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div7|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;             |alt_u_div_qse:divider|    ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Div7|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; alt_u_div_qse       ; work         ;
;    |lpm_divide:Mod0|                   ; 40.5 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_k3m:auto_generated|  ; 40.5 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod0|lpm_divide_k3m:auto_generated                                                   ; lpm_divide_k3m      ; work         ;
;          |sign_div_unsign_nlh:divider| ; 40.5 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;             |alt_u_div_kve:divider|    ; 40.5 (40.5)          ; 40.5 (40.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ; alt_u_div_kve       ; work         ;
;    |lpm_divide:Mod1|                   ; 20.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod1                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_72m:auto_generated|  ; 20.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod1|lpm_divide_72m:auto_generated                                                   ; lpm_divide_72m      ; work         ;
;          |sign_div_unsign_akh:divider| ; 20.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod1|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;             |alt_u_div_qse:divider|    ; 20.5 (20.5)          ; 20.5 (20.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod1|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; alt_u_div_qse       ; work         ;
;    |lpm_divide:Mod2|                   ; 40.6 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod2                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_k3m:auto_generated|  ; 40.6 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod2|lpm_divide_k3m:auto_generated                                                   ; lpm_divide_k3m      ; work         ;
;          |sign_div_unsign_nlh:divider| ; 40.6 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod2|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;             |alt_u_div_kve:divider|    ; 40.6 (40.6)          ; 40.5 (40.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod2|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ; alt_u_div_kve       ; work         ;
;    |lpm_divide:Mod3|                   ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod3                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_72m:auto_generated|  ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod3|lpm_divide_72m:auto_generated                                                   ; lpm_divide_72m      ; work         ;
;          |sign_div_unsign_akh:divider| ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod3|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;             |alt_u_div_qse:divider|    ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod3|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; alt_u_div_qse       ; work         ;
;    |lpm_divide:Mod4|                   ; 40.1 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod4                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_k3m:auto_generated|  ; 40.1 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod4|lpm_divide_k3m:auto_generated                                                   ; lpm_divide_k3m      ; work         ;
;          |sign_div_unsign_nlh:divider| ; 40.1 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod4|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;             |alt_u_div_kve:divider|    ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod4|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ; alt_u_div_kve       ; work         ;
;    |lpm_divide:Mod5|                   ; 20.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod5                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_72m:auto_generated|  ; 20.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod5|lpm_divide_72m:auto_generated                                                   ; lpm_divide_72m      ; work         ;
;          |sign_div_unsign_akh:divider| ; 20.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod5|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;             |alt_u_div_qse:divider|    ; 20.5 (20.5)          ; 20.5 (20.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod5|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; alt_u_div_qse       ; work         ;
;    |lpm_divide:Mod6|                   ; 40.0 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod6                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_k3m:auto_generated|  ; 40.0 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod6|lpm_divide_k3m:auto_generated                                                   ; lpm_divide_k3m      ; work         ;
;          |sign_div_unsign_nlh:divider| ; 40.0 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod6|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider                       ; sign_div_unsign_nlh ; work         ;
;             |alt_u_div_kve:divider|    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod6|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ; alt_u_div_kve       ; work         ;
;    |lpm_divide:Mod7|                   ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod7                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_72m:auto_generated|  ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod7|lpm_divide_72m:auto_generated                                                   ; lpm_divide_72m      ; work         ;
;          |sign_div_unsign_akh:divider| ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod7|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;             |alt_u_div_qse:divider|    ; 21.0 (21.0)          ; 21.0 (21.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_Paint|lpm_divide:Mod7|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; alt_u_div_qse       ; work         ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; RGB[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[18]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[19]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[20]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[21]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[22]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RGB[23]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg5[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg5[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg5[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg5[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg5[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg5[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg5[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg4[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg4[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg4[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg4[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg4[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg4[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg4[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Seg1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sw[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sw[4]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sw[5]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sw[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sw[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sw[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sw[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sw[7]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Clk_50MHz   ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Key[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Key[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Key[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Key[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------+
; Pad To Core Delay Chain Fanout                       ;
+------------------------+-------------------+---------+
; Source Pin / Fanout    ; Pad To Core Index ; Setting ;
+------------------------+-------------------+---------+
; Sw[6]                  ;                   ;         ;
;      - x1~59           ; 1                 ; 0       ;
;      - x1~63           ; 1                 ; 0       ;
;      - x2~55           ; 1                 ; 0       ;
;      - x2~59           ; 1                 ; 0       ;
;      - x2~63           ; 1                 ; 0       ;
;      - x1~67           ; 1                 ; 0       ;
;      - RGB[15]~0       ; 1                 ; 0       ;
;      - RGB[15]~8       ; 1                 ; 0       ;
;      - RGB[15]~12      ; 1                 ; 0       ;
;      - RGB[15]~13      ; 1                 ; 0       ;
;      - RGB[15]~14      ; 1                 ; 0       ;
;      - RGB[23]~15      ; 1                 ; 0       ;
;      - Seg4~0          ; 1                 ; 0       ;
;      - Seg5[5]~0       ; 1                 ; 0       ;
;      - Seg3[6]~0       ; 1                 ; 0       ;
;      - x1~0            ; 1                 ; 0       ;
;      - x1~5            ; 1                 ; 0       ;
;      - x1~30           ; 1                 ; 0       ;
;      - x1~31           ; 1                 ; 0       ;
;      - x1[6]~35        ; 1                 ; 0       ;
;      - x1~36           ; 1                 ; 0       ;
;      - x1[6]~37        ; 1                 ; 0       ;
;      - x1~42           ; 1                 ; 0       ;
;      - y1~4            ; 1                 ; 0       ;
;      - y1~26           ; 1                 ; 0       ;
;      - y1~27           ; 1                 ; 0       ;
;      - y1[4]~31        ; 1                 ; 0       ;
;      - y1~33           ; 1                 ; 0       ;
;      - y1~37           ; 1                 ; 0       ;
;      - y1~39           ; 1                 ; 0       ;
;      - x2~2            ; 1                 ; 0       ;
;      - x2~27           ; 1                 ; 0       ;
;      - x2~28           ; 1                 ; 0       ;
;      - x2[9]~32        ; 1                 ; 0       ;
;      - x2~33           ; 1                 ; 0       ;
;      - x2~38           ; 1                 ; 0       ;
;      - y2~1            ; 1                 ; 0       ;
;      - y2~23           ; 1                 ; 0       ;
;      - y2~24           ; 1                 ; 0       ;
;      - y2~29           ; 1                 ; 0       ;
;      - y2~33           ; 1                 ; 0       ;
;      - y2~35           ; 1                 ; 0       ;
;      - CLK_2_16~2      ; 1                 ; 0       ;
;      - CLK_2_16~5      ; 1                 ; 0       ;
;      - x2~41           ; 1                 ; 0       ;
;      - x1~45           ; 1                 ; 0       ;
;      - x2~44           ; 1                 ; 0       ;
;      - x2~47           ; 1                 ; 0       ;
;      - x1~48           ; 1                 ; 0       ;
;      - x1~51           ; 1                 ; 0       ;
;      - x2~50           ; 1                 ; 0       ;
;      - x1~54           ; 1                 ; 0       ;
;      - y2~38           ; 1                 ; 0       ;
;      - y1~42           ; 1                 ; 0       ;
;      - y2~41           ; 1                 ; 0       ;
;      - y1~45           ; 1                 ; 0       ;
;      - y2~44           ; 1                 ; 0       ;
;      - y2~47           ; 1                 ; 0       ;
;      - y1~48           ; 1                 ; 0       ;
;      - y1~51           ; 1                 ; 0       ;
;      - y2~50           ; 1                 ; 0       ;
;      - y2~53           ; 1                 ; 0       ;
;      - y1~54           ; 1                 ; 0       ;
;      - y1~57           ; 1                 ; 0       ;
; Sw[4]                  ;                   ;         ;
;      - Selector2~0     ; 1                 ; 0       ;
;      - Selector2~8     ; 1                 ; 0       ;
;      - Equal7~0        ; 1                 ; 0       ;
;      - RGB[15]~11      ; 1                 ; 0       ;
;      - RGB[15]~14      ; 1                 ; 0       ;
;      - Seg4~0          ; 1                 ; 0       ;
;      - Seg3[6]~0       ; 1                 ; 0       ;
;      - x1~0            ; 1                 ; 0       ;
;      - WideOr0~0       ; 1                 ; 0       ;
; Sw[5]                  ;                   ;         ;
;      - Equal7~0        ; 0                 ; 0       ;
;      - RGB[15]~11      ; 0                 ; 0       ;
;      - RGB[15]~14      ; 0                 ; 0       ;
;      - Seg4~0          ; 0                 ; 0       ;
;      - Seg3[6]~0       ; 0                 ; 0       ;
;      - x1~0            ; 0                 ; 0       ;
;      - WideOr0~0       ; 0                 ; 0       ;
; Sw[3]                  ;                   ;         ;
;      - Equal7~0        ; 1                 ; 0       ;
;      - RGB[15]~11      ; 1                 ; 0       ;
;      - Decoder0~1      ; 1                 ; 0       ;
;      - WideOr1~0       ; 1                 ; 0       ;
;      - Seg5~1          ; 1                 ; 0       ;
;      - Seg5~2          ; 1                 ; 0       ;
;      - Seg4~1          ; 1                 ; 0       ;
;      - Seg4~2          ; 1                 ; 0       ;
;      - Selector16~0    ; 1                 ; 0       ;
;      - Selector16~1    ; 1                 ; 0       ;
;      - Selector17~0    ; 1                 ; 0       ;
;      - Selector16~2    ; 1                 ; 0       ;
;      - Selector15~0    ; 1                 ; 0       ;
;      - Selector14~0    ; 1                 ; 0       ;
;      - Selector13~0    ; 1                 ; 0       ;
;      - Selector12~0    ; 1                 ; 0       ;
;      - Selector16~4    ; 1                 ; 0       ;
;      - Selector11~1    ; 1                 ; 0       ;
;      - Selector24~0    ; 1                 ; 0       ;
;      - Selector24~1    ; 1                 ; 0       ;
;      - Selector24~2    ; 1                 ; 0       ;
;      - Selector24~3    ; 1                 ; 0       ;
;      - Selector23~0    ; 1                 ; 0       ;
;      - Selector23~1    ; 1                 ; 0       ;
;      - Selector23~2    ; 1                 ; 0       ;
;      - Selector22~0    ; 1                 ; 0       ;
;      - Selector22~1    ; 1                 ; 0       ;
;      - Selector22~2    ; 1                 ; 0       ;
;      - Selector21~0    ; 1                 ; 0       ;
;      - Selector21~1    ; 1                 ; 0       ;
;      - Selector21~2    ; 1                 ; 0       ;
;      - Selector20~0    ; 1                 ; 0       ;
;      - Selector20~1    ; 1                 ; 0       ;
;      - Selector20~2    ; 1                 ; 0       ;
;      - Selector19~0    ; 1                 ; 0       ;
;      - Selector19~1    ; 1                 ; 0       ;
;      - Selector19~2    ; 1                 ; 0       ;
;      - Selector0~0     ; 1                 ; 0       ;
;      - Selector0~1     ; 1                 ; 0       ;
;      - Selector0~2     ; 1                 ; 0       ;
;      - Selector30~0    ; 1                 ; 0       ;
;      - Selector30~1    ; 1                 ; 0       ;
;      - Selector30~2    ; 1                 ; 0       ;
;      - Selector29~0    ; 1                 ; 0       ;
;      - Selector29~1    ; 1                 ; 0       ;
;      - Selector29~2    ; 1                 ; 0       ;
;      - Selector28~0    ; 1                 ; 0       ;
;      - Selector28~1    ; 1                 ; 0       ;
;      - Selector28~2    ; 1                 ; 0       ;
;      - Selector27~0    ; 1                 ; 0       ;
;      - Selector27~1    ; 1                 ; 0       ;
;      - Selector27~2    ; 1                 ; 0       ;
;      - Selector26~0    ; 1                 ; 0       ;
;      - Selector26~1    ; 1                 ; 0       ;
;      - Selector26~2    ; 1                 ; 0       ;
;      - x1~1            ; 1                 ; 0       ;
;      - y1~0            ; 1                 ; 0       ;
;      - x2~1            ; 1                 ; 0       ;
;      - WideOr0~0       ; 1                 ; 0       ;
; Sw[1]                  ;                   ;         ;
;      - Equal7~0        ; 0                 ; 0       ;
;      - RGB[15]~11      ; 0                 ; 0       ;
;      - Decoder0~0      ; 0                 ; 0       ;
;      - WideOr1~0       ; 0                 ; 0       ;
;      - Seg5~1          ; 0                 ; 0       ;
;      - Seg5~2          ; 0                 ; 0       ;
;      - Seg4~1          ; 0                 ; 0       ;
;      - Seg4~2          ; 0                 ; 0       ;
;      - Selector16~0    ; 0                 ; 0       ;
;      - Selector16~1    ; 0                 ; 0       ;
;      - Selector17~0    ; 0                 ; 0       ;
;      - Selector16~2    ; 0                 ; 0       ;
;      - Selector15~0    ; 0                 ; 0       ;
;      - Selector14~0    ; 0                 ; 0       ;
;      - Selector13~0    ; 0                 ; 0       ;
;      - Selector12~0    ; 0                 ; 0       ;
;      - Selector16~4    ; 0                 ; 0       ;
;      - Selector11~1    ; 0                 ; 0       ;
;      - Selector24~0    ; 0                 ; 0       ;
;      - Selector24~1    ; 0                 ; 0       ;
;      - Selector24~2    ; 0                 ; 0       ;
;      - Selector24~3    ; 0                 ; 0       ;
;      - Selector23~0    ; 0                 ; 0       ;
;      - Selector23~1    ; 0                 ; 0       ;
;      - Selector23~2    ; 0                 ; 0       ;
;      - Selector22~0    ; 0                 ; 0       ;
;      - Selector22~1    ; 0                 ; 0       ;
;      - Selector22~2    ; 0                 ; 0       ;
;      - Selector21~0    ; 0                 ; 0       ;
;      - Selector21~1    ; 0                 ; 0       ;
;      - Selector21~2    ; 0                 ; 0       ;
;      - Selector20~0    ; 0                 ; 0       ;
;      - Selector20~1    ; 0                 ; 0       ;
;      - Selector20~2    ; 0                 ; 0       ;
;      - Selector19~0    ; 0                 ; 0       ;
;      - Selector19~1    ; 0                 ; 0       ;
;      - Selector19~2    ; 0                 ; 0       ;
;      - Selector0~0     ; 0                 ; 0       ;
;      - Selector0~1     ; 0                 ; 0       ;
;      - Selector0~2     ; 0                 ; 0       ;
;      - Selector30~0    ; 0                 ; 0       ;
;      - Selector30~1    ; 0                 ; 0       ;
;      - Selector30~2    ; 0                 ; 0       ;
;      - Selector29~0    ; 0                 ; 0       ;
;      - Selector29~1    ; 0                 ; 0       ;
;      - Selector29~2    ; 0                 ; 0       ;
;      - Selector28~0    ; 0                 ; 0       ;
;      - Selector28~1    ; 0                 ; 0       ;
;      - Selector28~2    ; 0                 ; 0       ;
;      - Selector27~0    ; 0                 ; 0       ;
;      - Selector27~1    ; 0                 ; 0       ;
;      - Selector27~2    ; 0                 ; 0       ;
;      - Selector26~0    ; 0                 ; 0       ;
;      - Selector26~1    ; 0                 ; 0       ;
;      - Selector26~2    ; 0                 ; 0       ;
;      - y1~0            ; 0                 ; 0       ;
;      - x2~0            ; 0                 ; 0       ;
;      - WideOr0~0       ; 0                 ; 0       ;
; Sw[0]                  ;                   ;         ;
;      - Equal7~0        ; 1                 ; 0       ;
;      - RGB[15]~11      ; 1                 ; 0       ;
;      - Decoder0~0      ; 1                 ; 0       ;
;      - WideOr1~0       ; 1                 ; 0       ;
;      - Seg5~1          ; 1                 ; 0       ;
;      - Seg5~2          ; 1                 ; 0       ;
;      - Seg4~1          ; 1                 ; 0       ;
;      - Seg4~2          ; 1                 ; 0       ;
;      - Selector16~0    ; 1                 ; 0       ;
;      - Selector16~1    ; 1                 ; 0       ;
;      - Selector17~0    ; 1                 ; 0       ;
;      - Selector16~2    ; 1                 ; 0       ;
;      - Selector15~0    ; 1                 ; 0       ;
;      - Selector14~0    ; 1                 ; 0       ;
;      - Selector13~0    ; 1                 ; 0       ;
;      - Selector12~0    ; 1                 ; 0       ;
;      - Selector16~4    ; 1                 ; 0       ;
;      - Selector11~1    ; 1                 ; 0       ;
;      - Selector24~0    ; 1                 ; 0       ;
;      - Selector24~1    ; 1                 ; 0       ;
;      - Selector24~2    ; 1                 ; 0       ;
;      - Selector24~3    ; 1                 ; 0       ;
;      - Selector23~0    ; 1                 ; 0       ;
;      - Selector23~1    ; 1                 ; 0       ;
;      - Selector23~2    ; 1                 ; 0       ;
;      - Selector22~0    ; 1                 ; 0       ;
;      - Selector22~1    ; 1                 ; 0       ;
;      - Selector22~2    ; 1                 ; 0       ;
;      - Selector21~0    ; 1                 ; 0       ;
;      - Selector21~1    ; 1                 ; 0       ;
;      - Selector21~2    ; 1                 ; 0       ;
;      - Selector20~0    ; 1                 ; 0       ;
;      - Selector20~1    ; 1                 ; 0       ;
;      - Selector20~2    ; 1                 ; 0       ;
;      - Selector19~0    ; 1                 ; 0       ;
;      - Selector19~1    ; 1                 ; 0       ;
;      - Selector19~2    ; 1                 ; 0       ;
;      - Selector0~0     ; 1                 ; 0       ;
;      - Selector0~1     ; 1                 ; 0       ;
;      - Selector0~2     ; 1                 ; 0       ;
;      - Selector30~0    ; 1                 ; 0       ;
;      - Selector30~1    ; 1                 ; 0       ;
;      - Selector30~2    ; 1                 ; 0       ;
;      - Selector29~0    ; 1                 ; 0       ;
;      - Selector29~1    ; 1                 ; 0       ;
;      - Selector29~2    ; 1                 ; 0       ;
;      - Selector28~0    ; 1                 ; 0       ;
;      - Selector28~1    ; 1                 ; 0       ;
;      - Selector28~2    ; 1                 ; 0       ;
;      - Selector27~0    ; 1                 ; 0       ;
;      - Selector27~1    ; 1                 ; 0       ;
;      - Selector27~2    ; 1                 ; 0       ;
;      - Selector26~0    ; 1                 ; 0       ;
;      - Selector26~1    ; 1                 ; 0       ;
;      - Selector26~2    ; 1                 ; 0       ;
;      - y1~1            ; 1                 ; 0       ;
;      - x2~0            ; 1                 ; 0       ;
;      - y2~0            ; 1                 ; 0       ;
;      - WideOr0~0       ; 1                 ; 0       ;
; Sw[2]                  ;                   ;         ;
;      - Equal7~0        ; 1                 ; 0       ;
;      - RGB[15]~11      ; 1                 ; 0       ;
;      - Decoder0~0      ; 1                 ; 0       ;
;      - WideOr1~0       ; 1                 ; 0       ;
;      - Seg5~1          ; 1                 ; 0       ;
;      - Seg5~2          ; 1                 ; 0       ;
;      - Seg4~1          ; 1                 ; 0       ;
;      - Seg4~2          ; 1                 ; 0       ;
;      - Selector16~0    ; 1                 ; 0       ;
;      - Selector16~1    ; 1                 ; 0       ;
;      - Selector17~0    ; 1                 ; 0       ;
;      - Selector16~2    ; 1                 ; 0       ;
;      - Selector15~0    ; 1                 ; 0       ;
;      - Selector14~0    ; 1                 ; 0       ;
;      - Selector13~0    ; 1                 ; 0       ;
;      - Selector12~0    ; 1                 ; 0       ;
;      - Selector16~4    ; 1                 ; 0       ;
;      - Selector11~1    ; 1                 ; 0       ;
;      - Selector24~0    ; 1                 ; 0       ;
;      - Selector24~1    ; 1                 ; 0       ;
;      - Selector24~2    ; 1                 ; 0       ;
;      - Selector24~3    ; 1                 ; 0       ;
;      - Selector23~0    ; 1                 ; 0       ;
;      - Selector23~1    ; 1                 ; 0       ;
;      - Selector23~2    ; 1                 ; 0       ;
;      - Selector22~0    ; 1                 ; 0       ;
;      - Selector22~1    ; 1                 ; 0       ;
;      - Selector22~2    ; 1                 ; 0       ;
;      - Selector21~0    ; 1                 ; 0       ;
;      - Selector21~1    ; 1                 ; 0       ;
;      - Selector21~2    ; 1                 ; 0       ;
;      - Selector20~0    ; 1                 ; 0       ;
;      - Selector20~1    ; 1                 ; 0       ;
;      - Selector20~2    ; 1                 ; 0       ;
;      - Selector19~0    ; 1                 ; 0       ;
;      - Selector19~1    ; 1                 ; 0       ;
;      - Selector19~2    ; 1                 ; 0       ;
;      - Selector0~0     ; 1                 ; 0       ;
;      - Selector0~1     ; 1                 ; 0       ;
;      - Selector0~2     ; 1                 ; 0       ;
;      - Selector30~0    ; 1                 ; 0       ;
;      - Selector30~1    ; 1                 ; 0       ;
;      - Selector30~2    ; 1                 ; 0       ;
;      - Selector29~0    ; 1                 ; 0       ;
;      - Selector29~1    ; 1                 ; 0       ;
;      - Selector29~2    ; 1                 ; 0       ;
;      - Selector28~0    ; 1                 ; 0       ;
;      - Selector28~1    ; 1                 ; 0       ;
;      - Selector28~2    ; 1                 ; 0       ;
;      - Selector27~0    ; 1                 ; 0       ;
;      - Selector27~1    ; 1                 ; 0       ;
;      - Selector27~2    ; 1                 ; 0       ;
;      - Selector26~0    ; 1                 ; 0       ;
;      - Selector26~1    ; 1                 ; 0       ;
;      - Selector26~2    ; 1                 ; 0       ;
;      - y1~1            ; 1                 ; 0       ;
;      - x2~0            ; 1                 ; 0       ;
;      - y2~0            ; 1                 ; 0       ;
;      - WideOr0~0       ; 1                 ; 0       ;
; Sw[7]                  ;                   ;         ;
;      - cy1[7]          ; 0                 ; 0       ;
;      - cy1[5]          ; 0                 ; 0       ;
;      - cy1[6]          ; 0                 ; 0       ;
;      - cy2[3]          ; 0                 ; 0       ;
;      - cy1[8]          ; 0                 ; 0       ;
;      - cy1[9]          ; 0                 ; 0       ;
;      - cy2[0]          ; 0                 ; 0       ;
;      - cy2[1]          ; 0                 ; 0       ;
;      - cy2[2]          ; 0                 ; 0       ;
;      - cy2[4]          ; 0                 ; 0       ;
;      - cy2[5]          ; 0                 ; 0       ;
;      - cy2[6]          ; 0                 ; 0       ;
;      - cy2[7]          ; 0                 ; 0       ;
;      - cy2[8]          ; 0                 ; 0       ;
;      - cy2[9]          ; 0                 ; 0       ;
;      - cy1[4]          ; 0                 ; 0       ;
;      - cy1[3]          ; 0                 ; 0       ;
;      - cy1[2]          ; 0                 ; 0       ;
;      - cy1[1]          ; 0                 ; 0       ;
;      - cy1[0]          ; 0                 ; 0       ;
;      - x1[0]           ; 0                 ; 0       ;
;      - y1[0]           ; 0                 ; 0       ;
;      - y2[0]           ; 0                 ; 0       ;
;      - x2[0]           ; 0                 ; 0       ;
;      - x1~0            ; 0                 ; 0       ;
;      - x1~1            ; 0                 ; 0       ;
;      - x1[6]~38        ; 0                 ; 0       ;
;      - x1[6]~39        ; 0                 ; 0       ;
;      - y1~0            ; 0                 ; 0       ;
;      - y1[4]~34        ; 0                 ; 0       ;
;      - y1[4]~35        ; 0                 ; 0       ;
;      - x2~1            ; 0                 ; 0       ;
;      - x2[9]~34        ; 0                 ; 0       ;
;      - x2[9]~35        ; 0                 ; 0       ;
;      - y2[7]~30        ; 0                 ; 0       ;
;      - y2[7]~31        ; 0                 ; 0       ;
;      - RGB[8]$latch    ; 0                 ; 0       ;
;      - RGB[16]$latch   ; 0                 ; 0       ;
;      - Seg5[0]$latch   ; 0                 ; 0       ;
;      - Seg5[1]$latch   ; 0                 ; 0       ;
;      - Seg5[3]$latch   ; 0                 ; 0       ;
;      - Seg5[6]$latch   ; 0                 ; 0       ;
;      - Seg4[0]$latch   ; 0                 ; 0       ;
;      - Seg4[2]$latch   ; 0                 ; 0       ;
;      - Seg4[6]$latch   ; 0                 ; 0       ;
;      - Seg3[0]$latch   ; 0                 ; 0       ;
;      - Seg3[1]$latch   ; 0                 ; 0       ;
;      - Seg3[2]$latch   ; 0                 ; 0       ;
;      - Seg3[3]$latch   ; 0                 ; 0       ;
;      - Seg3[4]$latch   ; 0                 ; 0       ;
;      - Seg3[5]$latch   ; 0                 ; 0       ;
;      - Seg3[6]$latch   ; 0                 ; 0       ;
;      - Seg2[0]$latch   ; 0                 ; 0       ;
;      - Seg2[1]$latch   ; 0                 ; 0       ;
;      - Seg2[2]$latch   ; 0                 ; 0       ;
;      - Seg2[3]$latch   ; 0                 ; 0       ;
;      - Seg2[4]$latch   ; 0                 ; 0       ;
;      - Seg2[5]$latch   ; 0                 ; 0       ;
;      - Seg2[6]$latch   ; 0                 ; 0       ;
;      - Seg1[0]$latch   ; 0                 ; 0       ;
;      - Seg1[1]$latch   ; 0                 ; 0       ;
;      - Seg1[2]$latch   ; 0                 ; 0       ;
;      - Seg1[3]$latch   ; 0                 ; 0       ;
;      - Seg1[4]$latch   ; 0                 ; 0       ;
;      - Seg1[5]$latch   ; 0                 ; 0       ;
;      - Seg1[6]$latch   ; 0                 ; 0       ;
;      - cx2[0]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[1]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[2]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[3]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[4]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[5]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[6]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[7]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[8]~SCLR_LUT ; 0                 ; 0       ;
;      - cx2[9]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[0]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[1]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[2]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[3]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[4]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[5]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[6]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[7]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[8]~SCLR_LUT ; 0                 ; 0       ;
;      - cx1[9]~SCLR_LUT ; 0                 ; 0       ;
; Clk_50MHz              ;                   ;         ;
;      - VGA_CLK~reg0    ; 0                 ; 0       ;
;      - CLK_2_16        ; 1                 ; 0       ;
; Key[0]                 ;                   ;         ;
;      - x1~3            ; 0                 ; 0       ;
;      - x1~32           ; 0                 ; 0       ;
;      - x1[6]~35        ; 0                 ; 0       ;
;      - x1[6]~37        ; 0                 ; 0       ;
;      - y1~28           ; 0                 ; 0       ;
;      - x2~29           ; 0                 ; 0       ;
;      - x2[9]~32        ; 0                 ; 0       ;
;      - y2~25           ; 0                 ; 0       ;
; Key[1]                 ;                   ;         ;
;      - Add9~1          ; 0                 ; 0       ;
;      - Add9~5          ; 0                 ; 0       ;
;      - Add9~9          ; 0                 ; 0       ;
;      - Add9~13         ; 0                 ; 0       ;
;      - Add9~37         ; 0                 ; 0       ;
;      - Add9~33         ; 0                 ; 0       ;
;      - Add9~29         ; 0                 ; 0       ;
;      - Add9~17         ; 0                 ; 0       ;
;      - Add9~25         ; 0                 ; 0       ;
;      - Add9~21         ; 0                 ; 0       ;
;      - Add10~1         ; 0                 ; 0       ;
;      - Add10~5         ; 0                 ; 0       ;
;      - Add10~9         ; 0                 ; 0       ;
;      - Add10~13        ; 0                 ; 0       ;
;      - Add10~37        ; 0                 ; 0       ;
;      - Add10~33        ; 0                 ; 0       ;
;      - Add10~29        ; 0                 ; 0       ;
;      - Add10~17        ; 0                 ; 0       ;
;      - Add10~25        ; 0                 ; 0       ;
;      - Add10~21        ; 0                 ; 0       ;
;      - x1~4            ; 0                 ; 0       ;
;      - always3~1       ; 0                 ; 0       ;
;      - x1~24           ; 0                 ; 0       ;
;      - LessThan23~0    ; 0                 ; 0       ;
;      - x1~26           ; 0                 ; 0       ;
;      - x1~28           ; 0                 ; 0       ;
;      - LessThan21~1    ; 0                 ; 0       ;
;      - always3~13      ; 0                 ; 0       ;
;      - always3~19      ; 0                 ; 0       ;
;      - x2~21           ; 0                 ; 0       ;
;      - LessThan39~0    ; 0                 ; 0       ;
;      - x2~23           ; 0                 ; 0       ;
;      - x2~25           ; 0                 ; 0       ;
;      - LessThan37~1    ; 0                 ; 0       ;
;      - always3~31      ; 0                 ; 0       ;
; Key[2]                 ;                   ;         ;
;      - Add13~9         ; 0                 ; 0       ;
;      - Add13~5         ; 0                 ; 0       ;
;      - Add13~1         ; 0                 ; 0       ;
;      - Add13~21        ; 0                 ; 0       ;
;      - Add13~25        ; 0                 ; 0       ;
;      - Add13~17        ; 0                 ; 0       ;
;      - Add13~29        ; 0                 ; 0       ;
;      - Add13~13        ; 0                 ; 0       ;
;      - Add13~33        ; 0                 ; 0       ;
;      - Add17~29        ; 0                 ; 0       ;
;      - Add17~25        ; 0                 ; 0       ;
;      - Add17~21        ; 0                 ; 0       ;
;      - Add17~33        ; 0                 ; 0       ;
;      - Add17~1         ; 0                 ; 0       ;
;      - Add17~5         ; 0                 ; 0       ;
;      - Add17~9         ; 0                 ; 0       ;
;      - Add17~13        ; 0                 ; 0       ;
;      - Add17~17        ; 0                 ; 0       ;
;      - Add25~29        ; 0                 ; 0       ;
;      - Add25~25        ; 0                 ; 0       ;
;      - Add25~21        ; 0                 ; 0       ;
;      - Add25~33        ; 0                 ; 0       ;
;      - Add25~1         ; 0                 ; 0       ;
;      - Add25~5         ; 0                 ; 0       ;
;      - Add25~9         ; 0                 ; 0       ;
;      - Add25~13        ; 0                 ; 0       ;
;      - Add25~17        ; 0                 ; 0       ;
;      - Add21~9         ; 0                 ; 0       ;
;      - Add21~5         ; 0                 ; 0       ;
;      - Add21~1         ; 0                 ; 0       ;
;      - Add21~21        ; 0                 ; 0       ;
;      - Add21~25        ; 0                 ; 0       ;
;      - Add21~17        ; 0                 ; 0       ;
;      - Add21~29        ; 0                 ; 0       ;
;      - Add21~13        ; 0                 ; 0       ;
;      - Add21~33        ; 0                 ; 0       ;
;      - x1~8            ; 0                 ; 0       ;
;      - always3~0       ; 0                 ; 0       ;
;      - x1~11           ; 0                 ; 0       ;
;      - x1~12           ; 0                 ; 0       ;
;      - x1~14           ; 0                 ; 0       ;
;      - x1~16           ; 0                 ; 0       ;
;      - x1~18           ; 0                 ; 0       ;
;      - always3~3       ; 0                 ; 0       ;
;      - always3~4       ; 0                 ; 0       ;
;      - x1~21           ; 0                 ; 0       ;
;      - always3~6       ; 0                 ; 0       ;
;      - x1~22           ; 0                 ; 0       ;
;      - x1~25           ; 0                 ; 0       ;
;      - x1~27           ; 0                 ; 0       ;
;      - y1~2            ; 0                 ; 0       ;
;      - y1~7            ; 0                 ; 0       ;
;      - y1~9            ; 0                 ; 0       ;
;      - y1~11           ; 0                 ; 0       ;
;      - y1~13           ; 0                 ; 0       ;
;      - y1~14           ; 0                 ; 0       ;
;      - y1~16           ; 0                 ; 0       ;
;      - y1~18           ; 0                 ; 0       ;
;      - y1~20           ; 0                 ; 0       ;
;      - y1~21           ; 0                 ; 0       ;
;      - y1~23           ; 0                 ; 0       ;
;      - x2~5            ; 0                 ; 0       ;
;      - always3~18      ; 0                 ; 0       ;
;      - x2~8            ; 0                 ; 0       ;
;      - x2~9            ; 0                 ; 0       ;
;      - x2~11           ; 0                 ; 0       ;
;      - x2~13           ; 0                 ; 0       ;
;      - x2~15           ; 0                 ; 0       ;
;      - always3~21      ; 0                 ; 0       ;
;      - always3~22      ; 0                 ; 0       ;
;      - x2~18           ; 0                 ; 0       ;
;      - always3~24      ; 0                 ; 0       ;
;      - x2~19           ; 0                 ; 0       ;
;      - x2~22           ; 0                 ; 0       ;
;      - x2~24           ; 0                 ; 0       ;
;      - y2~4            ; 0                 ; 0       ;
;      - y2~6            ; 0                 ; 0       ;
;      - y2~8            ; 0                 ; 0       ;
;      - y2~10           ; 0                 ; 0       ;
;      - y2~11           ; 0                 ; 0       ;
;      - y2~13           ; 0                 ; 0       ;
;      - y2~15           ; 0                 ; 0       ;
;      - y2~17           ; 0                 ; 0       ;
;      - y2~18           ; 0                 ; 0       ;
;      - y2~20           ; 0                 ; 0       ;
; Key[3]                 ;                   ;         ;
;      - Add12~37        ; 1                 ; 0       ;
;      - Add12~21        ; 1                 ; 0       ;
;      - Add12~29        ; 1                 ; 0       ;
;      - Add12~13        ; 1                 ; 0       ;
;      - Add12~25        ; 1                 ; 0       ;
;      - Add12~33        ; 1                 ; 0       ;
;      - Add12~17        ; 1                 ; 0       ;
;      - Add12~9         ; 1                 ; 0       ;
;      - Add12~5         ; 1                 ; 0       ;
;      - Add12~1         ; 1                 ; 0       ;
;      - Add16~33        ; 1                 ; 0       ;
;      - Add16~29        ; 1                 ; 0       ;
;      - Add16~37        ; 1                 ; 0       ;
;      - Add16~21        ; 1                 ; 0       ;
;      - Add16~25        ; 1                 ; 0       ;
;      - Add16~5         ; 1                 ; 0       ;
;      - Add16~9         ; 1                 ; 0       ;
;      - Add16~13        ; 1                 ; 0       ;
;      - Add16~17        ; 1                 ; 0       ;
;      - Add16~1         ; 1                 ; 0       ;
;      - Add5~1          ; 1                 ; 0       ;
;      - Add5~5          ; 1                 ; 0       ;
;      - Add5~9          ; 1                 ; 0       ;
;      - Add5~13         ; 1                 ; 0       ;
;      - Add5~37         ; 1                 ; 0       ;
;      - Add5~33         ; 1                 ; 0       ;
;      - Add5~29         ; 1                 ; 0       ;
;      - Add5~25         ; 1                 ; 0       ;
;      - Add5~21         ; 1                 ; 0       ;
;      - Add5~17         ; 1                 ; 0       ;
;      - Add24~33        ; 1                 ; 0       ;
;      - Add24~29        ; 1                 ; 0       ;
;      - Add24~37        ; 1                 ; 0       ;
;      - Add24~21        ; 1                 ; 0       ;
;      - Add24~25        ; 1                 ; 0       ;
;      - Add24~5         ; 1                 ; 0       ;
;      - Add24~9         ; 1                 ; 0       ;
;      - Add24~13        ; 1                 ; 0       ;
;      - Add24~17        ; 1                 ; 0       ;
;      - Add24~1         ; 1                 ; 0       ;
;      - Add6~1          ; 1                 ; 0       ;
;      - Add6~5          ; 1                 ; 0       ;
;      - Add6~9          ; 1                 ; 0       ;
;      - Add6~13         ; 1                 ; 0       ;
;      - Add6~37         ; 1                 ; 0       ;
;      - Add6~33         ; 1                 ; 0       ;
;      - Add6~29         ; 1                 ; 0       ;
;      - Add6~25         ; 1                 ; 0       ;
;      - Add6~21         ; 1                 ; 0       ;
;      - Add6~17         ; 1                 ; 0       ;
;      - Add20~37        ; 1                 ; 0       ;
;      - Add20~21        ; 1                 ; 0       ;
;      - Add20~29        ; 1                 ; 0       ;
;      - Add20~13        ; 1                 ; 0       ;
;      - Add20~25        ; 1                 ; 0       ;
;      - Add20~33        ; 1                 ; 0       ;
;      - Add20~17        ; 1                 ; 0       ;
;      - Add20~9         ; 1                 ; 0       ;
;      - Add20~5         ; 1                 ; 0       ;
;      - Add20~1         ; 1                 ; 0       ;
;      - x1~6            ; 1                 ; 0       ;
;      - x1~7            ; 1                 ; 0       ;
;      - LessThan17~0    ; 1                 ; 0       ;
;      - LessThan17~1    ; 1                 ; 0       ;
;      - LessThan17~2    ; 1                 ; 0       ;
;      - LessThan17~3    ; 1                 ; 0       ;
;      - x1~9            ; 1                 ; 0       ;
;      - x1~10           ; 1                 ; 0       ;
;      - always3~2       ; 1                 ; 0       ;
;      - x1~13           ; 1                 ; 0       ;
;      - x1~15           ; 1                 ; 0       ;
;      - x1~17           ; 1                 ; 0       ;
;      - x1~19           ; 1                 ; 0       ;
;      - x1~20           ; 1                 ; 0       ;
;      - LessThan17~7    ; 1                 ; 0       ;
;      - y1~3            ; 1                 ; 0       ;
;      - y1~5            ; 1                 ; 0       ;
;      - y1~6            ; 1                 ; 0       ;
;      - LessThan25~0    ; 1                 ; 0       ;
;      - LessThan25~1    ; 1                 ; 0       ;
;      - LessThan25~2    ; 1                 ; 0       ;
;      - LessThan25~3    ; 1                 ; 0       ;
;      - y1~8            ; 1                 ; 0       ;
;      - always3~12      ; 1                 ; 0       ;
;      - y1~10           ; 1                 ; 0       ;
;      - y1~12           ; 1                 ; 0       ;
;      - y1~15           ; 1                 ; 0       ;
;      - y1~17           ; 1                 ; 0       ;
;      - y1~19           ; 1                 ; 0       ;
;      - LessThan25~7    ; 1                 ; 0       ;
;      - y1~22           ; 1                 ; 0       ;
;      - x2~3            ; 1                 ; 0       ;
;      - x2~4            ; 1                 ; 0       ;
;      - LessThan33~0    ; 1                 ; 0       ;
;      - LessThan33~1    ; 1                 ; 0       ;
;      - LessThan33~2    ; 1                 ; 0       ;
;      - LessThan33~3    ; 1                 ; 0       ;
;      - x2~6            ; 1                 ; 0       ;
;      - x2~7            ; 1                 ; 0       ;
;      - always3~20      ; 1                 ; 0       ;
;      - x2~10           ; 1                 ; 0       ;
;      - x2~12           ; 1                 ; 0       ;
;      - x2~14           ; 1                 ; 0       ;
;      - x2~16           ; 1                 ; 0       ;
;      - x2~17           ; 1                 ; 0       ;
;      - LessThan33~7    ; 1                 ; 0       ;
;      - y2~2            ; 1                 ; 0       ;
;      - y2~3            ; 1                 ; 0       ;
;      - LessThan41~0    ; 1                 ; 0       ;
;      - LessThan41~1    ; 1                 ; 0       ;
;      - LessThan41~2    ; 1                 ; 0       ;
;      - LessThan41~3    ; 1                 ; 0       ;
;      - y2~5            ; 1                 ; 0       ;
;      - always3~30      ; 1                 ; 0       ;
;      - y2~7            ; 1                 ; 0       ;
;      - y2~9            ; 1                 ; 0       ;
;      - y2~12           ; 1                 ; 0       ;
;      - y2~14           ; 1                 ; 0       ;
;      - y2~16           ; 1                 ; 0       ;
;      - LessThan41~7    ; 1                 ; 0       ;
;      - y2~19           ; 1                 ; 0       ;
+------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                             ;
+--------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name         ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK_2_16     ; FF_X55_Y11_N29       ; 113     ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLK_2_16~7   ; LABCELL_X55_Y11_N9   ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Clk_50MHz    ; PIN_AF14             ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Clk_50MHz    ; PIN_AF14             ; 28      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; RGB[15]~14   ; MLABCELL_X72_Y15_N30 ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Seg3[6]~0    ; LABCELL_X74_Y18_N3   ; 21      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Seg5[5]~0    ; LABCELL_X73_Y18_N3   ; 7       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Sw[7]        ; PIN_AA30             ; 86      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; VGA_CLK~reg0 ; FF_X50_Y14_N5        ; 36      ; Clock        ; no     ; --                   ; --               ; --                        ;
; x1[6]~38     ; MLABCELL_X59_Y11_N12 ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; x1[6]~39     ; LABCELL_X60_Y11_N33  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; x2[9]~34     ; LABCELL_X73_Y13_N21  ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; x2[9]~35     ; LABCELL_X74_Y18_N21  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; y1[4]~34     ; LABCELL_X62_Y11_N18  ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; y1[4]~35     ; LABCELL_X63_Y11_N0   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; y2[7]~30     ; LABCELL_X62_Y15_N24  ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; y2[7]~31     ; LABCELL_X61_Y16_N24  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Clk_50MHz ; PIN_AF14 ; 28      ; Global Clock         ; GCLK6            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 20          ;
; Independent 18x18 plus 36       ; 20          ;
; Sum of two 18x18                ; 2           ;
; Total number of DSP blocks      ; 42          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 44          ;
+---------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name              ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Add48~8           ; Sum of two 18x18          ; DSP_X86_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Add43~8           ; Sum of two 18x18          ; DSP_X86_Y22_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult14~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X20_Y6_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult15~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X20_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult21~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X20_Y14_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult22~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X20_Y18_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult23~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X32_Y14_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult14~324        ; Two Independent 18x18     ; DSP_X20_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult15~324        ; Two Independent 18x18     ; DSP_X20_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult21~324        ; Two Independent 18x18     ; DSP_X20_Y16_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult22~324        ; Two Independent 18x18     ; DSP_X20_Y20_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult23~324        ; Two Independent 18x18     ; DSP_X32_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y6_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult1~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult7~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y16_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult8~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y24_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult9~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y20_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~324         ; Two Independent 18x18     ; DSP_X32_Y2_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult1~324         ; Two Independent 18x18     ; DSP_X32_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult7~324         ; Two Independent 18x18     ; DSP_X32_Y18_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult8~324         ; Two Independent 18x18     ; DSP_X32_Y26_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult9~324         ; Two Independent 18x18     ; DSP_X32_Y22_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult16~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X32_Y4_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult17~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X86_Y4_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult18~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X54_Y4_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult16~324        ; Two Independent 18x18     ; DSP_X54_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult17~324        ; Two Independent 18x18     ; DSP_X54_Y6_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult18~324        ; Two Independent 18x18     ; DSP_X54_Y2_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult2~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X86_Y14_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult3~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X86_Y16_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult4~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X86_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult2~324         ; Two Independent 18x18     ; DSP_X86_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult3~324         ; Two Independent 18x18     ; DSP_X86_Y18_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult4~324         ; Two Independent 18x18     ; DSP_X86_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult19~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X54_Y20_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult20~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X54_Y16_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult19~324        ; Two Independent 18x18     ; DSP_X54_Y18_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult20~324        ; Two Independent 18x18     ; DSP_X54_Y14_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult5~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X54_Y22_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult6~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X54_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult5~324         ; Two Independent 18x18     ; DSP_X54_Y24_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult6~324         ; Two Independent 18x18     ; DSP_X54_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,636 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 430 / 13,420 ( 3 % )    ;
; C2 interconnects                            ; 2,836 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,751 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 469 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 690 / 84,580 ( < 1 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 1,321 / 12,676 ( 10 % ) ;
; R14/C12 interconnect drivers                ; 1,626 / 20,720 ( 8 % )  ;
; R3 interconnects                            ; 3,674 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 4,666 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 1 / 360 ( < 1 % )       ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 77        ; 0            ; 77        ; 0            ; 0            ; 77        ; 77        ; 0            ; 77        ; 77        ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 77           ; 0         ; 77           ; 77           ; 0         ; 0         ; 77           ; 0         ; 0         ; 77           ; 13           ; 77           ; 77           ; 77           ; 77           ; 13           ; 77           ; 77           ; 77           ; 77           ; 13           ; 77           ; 77           ; 77           ; 77           ; 77           ; 77           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; RGB[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[16]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[17]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[18]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[19]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[20]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[21]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[22]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RGB[23]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Seg1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clk_50MHz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                    ;
+-----------------------+----------------------+-------------------+
; Source Clock(s)       ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------+----------------------+-------------------+
; CLK_2_16,VGA_CLK~reg0 ; Sw[0]                ; 677.9             ;
; CLK_2_16              ; Sw[0]                ; 637.2             ;
; I/O                   ; Sw[0]                ; 175.5             ;
; CLK_2_16,I/O          ; Sw[0]                ; 98.0              ;
; VGA_CLK~reg0          ; Sw[0]                ; 95.6              ;
; VGA_CLK~reg0          ; VGA_CLK~reg0         ; 87.9              ;
; CLK_2_16              ; CLK_2_16             ; 33.1              ;
+-----------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                          ;
+-----------------------------+----------------------+-------------------+
; Source Register             ; Destination Register ; Delay Added in ns ;
+-----------------------------+----------------------+-------------------+
; hor_counter[6]~_Duplicate_8 ; RGB[8]$latch         ; 8.976             ;
; hor_counter[5]~_Duplicate_8 ; RGB[8]$latch         ; 8.746             ;
; hor_counter[4]~_Duplicate_8 ; RGB[8]$latch         ; 8.736             ;
; hor_counter[7]~_Duplicate_8 ; RGB[8]$latch         ; 8.705             ;
; hor_counter[3]~_Duplicate_8 ; RGB[8]$latch         ; 8.659             ;
; hor_counter[8]~_Duplicate_8 ; RGB[8]$latch         ; 8.469             ;
; hor_counter[2]~_Duplicate_8 ; RGB[8]$latch         ; 8.455             ;
; hor_counter[9]~_Duplicate_8 ; RGB[8]$latch         ; 8.451             ;
; cx1[9]~_Duplicate_12        ; RGB[8]$latch         ; 8.417             ;
; ver_counter[7]              ; RGB[8]$latch         ; 8.340             ;
; ver_counter[6]              ; RGB[8]$latch         ; 8.333             ;
; cx1[7]~_Duplicate_12        ; RGB[8]$latch         ; 8.313             ;
; cx1[5]~_Duplicate_12        ; RGB[8]$latch         ; 8.311             ;
; cy2[6]                      ; RGB[8]$latch         ; 8.309             ;
; cy2[9]                      ; RGB[8]$latch         ; 8.230             ;
; cy2[7]                      ; RGB[8]$latch         ; 8.226             ;
; ver_counter[8]              ; RGB[8]$latch         ; 8.220             ;
; cy2[8]                      ; RGB[8]$latch         ; 8.211             ;
; ver_counter[9]              ; RGB[8]$latch         ; 8.150             ;
; cx2[4]~_Duplicate_20        ; RGB[8]$latch         ; 8.144             ;
; cx2[5]~_Duplicate_20        ; RGB[8]$latch         ; 8.076             ;
; cy1[6]                      ; RGB[8]$latch         ; 7.977             ;
; cy1[7]                      ; RGB[8]$latch         ; 7.971             ;
; cy1[9]                      ; RGB[8]$latch         ; 7.935             ;
; cx2[2]~_Duplicate_20        ; RGB[8]$latch         ; 7.904             ;
; cy1[8]                      ; RGB[8]$latch         ; 7.856             ;
; ver_counter[5]              ; RGB[8]$latch         ; 7.848             ;
; cy2[5]                      ; RGB[8]$latch         ; 7.809             ;
; cy2[2]                      ; RGB[8]$latch         ; 7.747             ;
; y1[0]                       ; Seg1[2]$latch        ; 7.696             ;
; cx1[2]~_Duplicate_12        ; RGB[8]$latch         ; 7.692             ;
; ver_counter[2]              ; RGB[8]$latch         ; 7.668             ;
; cx1[1]~_Duplicate_12        ; RGB[8]$latch         ; 7.645             ;
; ver_counter[4]              ; RGB[8]$latch         ; 7.618             ;
; hor_counter[0]~_Duplicate_8 ; RGB[8]$latch         ; 7.617             ;
; cy1[4]                      ; RGB[8]$latch         ; 7.602             ;
; cy2[4]                      ; RGB[8]$latch         ; 7.552             ;
; cy1[2]                      ; RGB[8]$latch         ; 7.497             ;
; cy2[0]                      ; RGB[8]$latch         ; 7.495             ;
; cy1[3]                      ; RGB[8]$latch         ; 7.494             ;
; ver_counter[1]              ; RGB[8]$latch         ; 7.434             ;
; ver_counter[3]              ; RGB[8]$latch         ; 7.433             ;
; cx2[1]~_Duplicate_20        ; RGB[8]$latch         ; 7.431             ;
; hor_counter[1]~_Duplicate_8 ; RGB[8]$latch         ; 7.430             ;
; ver_counter[0]              ; RGB[8]$latch         ; 7.391             ;
; cy1[5]                      ; RGB[8]$latch         ; 7.334             ;
; cx1[6]~_Duplicate_12        ; RGB[8]$latch         ; 7.334             ;
; cy2[1]                      ; RGB[8]$latch         ; 7.322             ;
; cx1[8]~_Duplicate_12        ; RGB[8]$latch         ; 7.305             ;
; cy2[3]                      ; RGB[8]$latch         ; 7.292             ;
; cx2[6]~_Duplicate_20        ; RGB[8]$latch         ; 7.275             ;
; cx1[0]~_Duplicate_12        ; RGB[8]$latch         ; 7.225             ;
; cx2[8]~_Duplicate_20        ; RGB[8]$latch         ; 7.206             ;
; cx2[0]~_Duplicate_20        ; RGB[8]$latch         ; 7.196             ;
; cx2[9]~_Duplicate_20        ; RGB[8]$latch         ; 7.180             ;
; cx2[7]~_Duplicate_20        ; RGB[8]$latch         ; 7.116             ;
; cx2[3]~_Duplicate_20        ; RGB[8]$latch         ; 7.099             ;
; cx1[3]~_Duplicate_12        ; RGB[8]$latch         ; 7.042             ;
; cx1[4]~_Duplicate_12        ; RGB[8]$latch         ; 7.042             ;
; y2[0]                       ; Seg1[2]$latch        ; 6.996             ;
; x1[0]                       ; Seg1[1]$latch        ; 6.904             ;
; cy1[0]                      ; RGB[8]$latch         ; 6.845             ;
; cy1[1]                      ; RGB[8]$latch         ; 6.845             ;
; y2[1]                       ; Seg1[2]$latch        ; 6.755             ;
; y1[1]                       ; Seg1[2]$latch        ; 6.538             ;
; y1[5]                       ; Seg1[2]$latch        ; 6.485             ;
; y1[6]                       ; Seg1[2]$latch        ; 6.436             ;
; y1[4]                       ; Seg1[2]$latch        ; 6.433             ;
; y1[3]                       ; Seg1[2]$latch        ; 6.422             ;
; y1[7]                       ; Seg1[2]$latch        ; 6.411             ;
; y2[7]                       ; Seg1[2]$latch        ; 6.189             ;
; cx2[0]~_Duplicate_1         ; RGB[8]$latch         ; 6.168             ;
; y2[2]                       ; Seg1[2]$latch        ; 6.130             ;
; y1[2]                       ; Seg1[2]$latch        ; 6.123             ;
; y2[4]                       ; Seg1[2]$latch        ; 6.070             ;
; CLK_2_16                    ; CLK_2_16             ; 6.061             ;
; hor_counter[0]~_Duplicate_1 ; RGB[8]$latch         ; 6.040             ;
; Sw[0]                       ; RGB[16]$latch        ; 5.966             ;
; hor_counter[0]~_Duplicate_3 ; RGB[8]$latch         ; 5.913             ;
; y1[8]                       ; Seg1[2]$latch        ; 5.905             ;
; y2[8]                       ; Seg1[2]$latch        ; 5.896             ;
; y1[9]                       ; Seg1[2]$latch        ; 5.889             ;
; x1[1]                       ; Seg1[1]$latch        ; 5.818             ;
; y2[6]                       ; Seg1[2]$latch        ; 5.764             ;
; y2[3]                       ; Seg1[2]$latch        ; 5.734             ;
; hor_counter[0]~_Duplicate_2 ; RGB[8]$latch         ; 5.716             ;
; y2[9]                       ; Seg1[2]$latch        ; 5.663             ;
; x2[1]                       ; Seg2[5]$latch        ; 5.663             ;
; x2[0]                       ; Seg2[5]$latch        ; 5.590             ;
; cx2[0]                      ; RGB[8]$latch         ; 5.589             ;
; cx2[0]~_Duplicate_11        ; RGB[8]$latch         ; 5.555             ;
; hor_counter[0]~_Duplicate_7 ; RGB[8]$latch         ; 5.469             ;
; y2[5]                       ; Seg1[2]$latch        ; 5.468             ;
; x1[2]                       ; Seg1[1]$latch        ; 5.420             ;
; cx2[0]~_Duplicate_7         ; RGB[8]$latch         ; 5.419             ;
; cx1[0]~_Duplicate_1         ; RGB[8]$latch         ; 5.312             ;
; cx1[0]~_Duplicate_5         ; RGB[8]$latch         ; 5.280             ;
; hor_counter[0]~_Duplicate_5 ; RGB[8]$latch         ; 5.268             ;
; x2[2]                       ; Seg1[2]$latch        ; 5.261             ;
; cx2[0]~_Duplicate_19        ; RGB[8]$latch         ; 5.257             ;
+-----------------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "VGA_Paint"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): Clk_50MHz~inputCLKENA0 with 28 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 30 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_Paint.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: WideOr1~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 400 registers into blocks of type DSP block
    Extra Info (176220): Created 400 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:30
Info (11888): Total time spent on timing analysis during the Fitter is 5.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file C:/FPGA/0509_Hw/Hw2/output_files/VGA_Paint.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6801 megabytes
    Info: Processing ended: Sun May 22 22:21:04 2022
    Info: Elapsed time: 00:01:27
    Info: Total CPU time (on all processors): 00:02:59


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/FPGA/0509_Hw/Hw2/output_files/VGA_Paint.fit.smsg.


