<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1699617860">
  <File Type="PA-TCL" Name="lab6_2.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="lab6_2_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="lab6_2_reports.tcl"/>
  <File Type="RDS-RDS" Name="lab6_2.vds"/>
  <File Type="RDS-UTIL" Name="lab6_2_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="lab6_2_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="lab6_2.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="lab6_2_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="lab6_2_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/template/KeyboardDecoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog601/verilog601.srcs/sources_1/imports/template/KeyboardDecoder.v"/>
        <Attr Name="ImportTime" Val="1698761153"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/template/clock_divider.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog601/verilog601.srcs/sources_1/imports/template/clock_divider.v"/>
        <Attr Name="ImportTime" Val="1699371237"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/template/debounce.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog601/verilog601.srcs/sources_1/imports/template/debounce.v"/>
        <Attr Name="ImportTime" Val="1698761153"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/template/one_pulse.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog601/verilog601.srcs/sources_1/imports/template/one_pulse.v"/>
        <Attr Name="ImportTime" Val="1698761153"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/template/lab6_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog601/verilog601.srcs/sources_1/imports/template/lab6_2.v"/>
        <Attr Name="ImportTime" Val="1698761153"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilogPictrans/piskeandusagi.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="lab6_2"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/template/lab6_2.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Documents/清大/大二/硬體設計與實驗/lab6/lab6_template/template/lab6_2.xdc"/>
        <Attr Name="ImportTime" Val="1698761153"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="KeyboardCtrl_0"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
</GenRun>
