TimeQuest Timing Analyzer report for Letreiro
Sat Apr 15 16:35:55 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK'
 12. Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'
 13. Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'
 14. Hold: 'CLK'
 15. Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'
 16. Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'
 17. Minimum Pulse Width: 'CLK'
 18. Minimum Pulse Width: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'
 19. Minimum Pulse Width: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Setup Transfers
 25. Hold Transfers
 26. Report TCCS
 27. Report RSKM
 28. Unconstrained Paths
 29. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Letreiro                                           ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM240T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+
; Clock Name                                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                 ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+
; CLK                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                 ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q } ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q } ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                                                       ;
+------------+-----------------+-----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------+---------------------------------------------------------------+
; 349.53 MHz ; 304.04 MHz      ; CLK                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 446.83 MHz ; 446.83 MHz      ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;                                                               ;
+------------+-----------------+-----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Setup Summary                                                                ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLK                                                 ; -1.861 ; -100.787      ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; -1.238 ; -1.238        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.511  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Hold Summary                                                                 ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLK                                                 ; -2.031 ; -2.031        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; -0.565 ; -0.565        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1.684  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                  ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLK                                                 ; -2.289 ; -2.289        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.234  ; 0.000         ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 0.234  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.861 ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.528      ;
; -1.750 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst10|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.417      ;
; -1.743 ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; RegistradorL2:instL2|FlipflopD:inst10|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.410      ;
; -1.742 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.409      ;
; -1.741 ; RegistradorL4:instL4|FlipflopD:inst12|Q ; RegistradorL4:instL4|FlipflopD:inst11|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.408      ;
; -1.732 ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.399      ;
; -1.725 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst10|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.392      ;
; -1.722 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst15|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.389      ;
; -1.720 ; RegistradorL1:instL1|FlipflopD:inst14|Q ; RegistradorL1:instL1|FlipflopD:inst15|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.387      ;
; -1.719 ; RegistradorL2:instL2|FlipflopD:inst14|Q ; RegistradorL2:instL2|FlipflopD:inst15|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.386      ;
; -1.718 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.385      ;
; -1.717 ; RegistradorL1:instL1|FlipflopD:inst12|Q ; RegistradorL1:instL1|FlipflopD:inst13|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.384      ;
; -1.703 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.370      ;
; -1.684 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst16|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.351      ;
; -1.682 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.349      ;
; -1.682 ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.349      ;
; -1.641 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.308      ;
; -1.637 ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.304      ;
; -1.624 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.291      ;
; -1.605 ; RegistradorL2:instL2|FlipflopD:inst10|Q ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.272      ;
; -1.604 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.271      ;
; -1.602 ; RegistradorL1:instL1|FlipflopD:inst13|Q ; RegistradorL1:instL1|FlipflopD:inst14|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.269      ;
; -1.602 ; RegistradorL5:instL5|FlipflopD:inst13|Q ; RegistradorL5:instL5|FlipflopD:inst14|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.269      ;
; -1.602 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst13|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.269      ;
; -1.601 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.268      ;
; -1.601 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.268      ;
; -1.600 ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.267      ;
; -1.592 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.259      ;
; -1.590 ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.257      ;
; -1.588 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.255      ;
; -1.587 ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.254      ;
; -1.532 ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.199      ;
; -1.530 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.197      ;
; -1.526 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.193      ;
; -1.525 ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; RegistradorL5:instL5|FlipflopD:inst16|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.192      ;
; -1.519 ; RegistradorL4:instL4|FlipflopD:inst13|Q ; RegistradorL4:instL4|FlipflopD:inst12|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.186      ;
; -1.516 ; RegistradorL4:instL4|FlipflopD:inst10|Q ; RegistradorL4:instL4|FlipflopD:inst11|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.183      ;
; -1.511 ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; RegistradorL4:instL4|FlipflopD:inst16|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.178      ;
; -1.511 ; RegistradorL2:instL2|FlipflopD:inst11|Q ; RegistradorL2:instL2|FlipflopD:inst10|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.178      ;
; -1.511 ; RegistradorL2:instL2|FlipflopD:inst12|Q ; RegistradorL2:instL2|FlipflopD:inst13|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.178      ;
; -1.509 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.176      ;
; -1.509 ; RegistradorL4:instL4|FlipflopD:inst13|Q ; RegistradorL4:instL4|FlipflopD:inst14|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.176      ;
; -1.508 ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.175      ;
; -1.508 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst16|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.175      ;
; -1.507 ; RegistradorL5:instL5|FlipflopD:inst12|Q ; RegistradorL5:instL5|FlipflopD:inst11|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.174      ;
; -1.506 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst15|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.173      ;
; -1.506 ; RegistradorL4:instL4|FlipflopD:inst10|Q ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.173      ;
; -1.506 ; RegistradorL5:instL5|FlipflopD:inst12|Q ; RegistradorL5:instL5|FlipflopD:inst13|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.173      ;
; -1.506 ; RegistradorL2:instL2|FlipflopD:inst11|Q ; RegistradorL2:instL2|FlipflopD:inst12|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.173      ;
; -1.506 ; RegistradorL2:instL2|FlipflopD:inst12|Q ; RegistradorL2:instL2|FlipflopD:inst11|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.173      ;
; -1.503 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst10|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.170      ;
; -1.502 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst14|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.169      ;
; -1.501 ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.168      ;
; -1.501 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.168      ;
; -1.500 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst16|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.167      ;
; -1.499 ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.166      ;
; -1.499 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.166      ;
; -1.498 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst11|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.165      ;
; -1.497 ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.164      ;
; -1.495 ; RegistradorL5:instL5|FlipflopD:inst13|Q ; RegistradorL5:instL5|FlipflopD:inst12|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.162      ;
; -1.492 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.159      ;
; -1.491 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.158      ;
; -1.490 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.157      ;
; -1.490 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.157      ;
; -1.489 ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.156      ;
; -1.487 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.154      ;
; -1.484 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.151      ;
; -1.484 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.151      ;
; -1.484 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.151      ;
; -1.484 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.151      ;
; -1.483 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.150      ;
; -1.482 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.149      ;
; -1.480 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.147      ;
; -1.480 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.147      ;
; -1.478 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.145      ;
; -1.476 ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.143      ;
; -1.474 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst14|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.141      ;
; -1.473 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.140      ;
; -1.473 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.140      ;
; -1.472 ; RegistradorL4:instL4|FlipflopD:inst12|Q ; RegistradorL4:instL4|FlipflopD:inst13|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.139      ;
; -1.464 ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; RegistradorL4:instL4|FlipflopD:inst10|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.131      ;
; -1.463 ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.130      ;
; -1.463 ; RegistradorL1:instL1|FlipflopD:inst13|Q ; RegistradorL1:instL1|FlipflopD:inst12|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.130      ;
; -1.257 ; RegistradorL4:instL4|FlipflopD:inst15|Q ; RegistradorL4:instL4|FlipflopD:inst14|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.924      ;
; -1.257 ; RegistradorL4:instL4|FlipflopD:inst11|Q ; RegistradorL4:instL4|FlipflopD:inst10|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.924      ;
; -1.256 ; RegistradorL4:instL4|FlipflopD:inst15|Q ; RegistradorL4:instL4|FlipflopD:inst16|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.923      ;
; -1.255 ; RegistradorL1:instL1|FlipflopD:inst14|Q ; RegistradorL1:instL1|FlipflopD:inst13|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.922      ;
; -1.254 ; RegistradorL2:instL2|FlipflopD:inst13|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.921      ;
; -1.253 ; RegistradorL2:instL2|FlipflopD:inst14|Q ; RegistradorL2:instL2|FlipflopD:inst13|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.920      ;
; -1.251 ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; RegistradorL2:instL2|FlipflopD:inst16|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.918      ;
; -1.250 ; RegistradorL2:instL2|FlipflopD:inst13|Q ; RegistradorL2:instL2|FlipflopD:inst12|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.917      ;
; -1.248 ; RegistradorL1:instL1|FlipflopD:inst12|Q ; RegistradorL1:instL1|FlipflopD:inst11|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.915      ;
; -1.248 ; RegistradorL4:instL4|FlipflopD:inst11|Q ; RegistradorL4:instL4|FlipflopD:inst12|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.915      ;
; -1.247 ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.914      ;
; -1.247 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.914      ;
; -1.247 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.914      ;
; -1.247 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst12|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.914      ;
; -1.246 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.913      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -1.238 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1.000        ; 0.000      ; 1.905      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.511 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.500        ; 1.828      ; 1.860      ;
; 1.011 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 1.000        ; 1.828      ; 1.860      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -2.031 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK         ; 0.000        ; 3.348      ; 1.914      ;
; -1.531 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK         ; -0.500       ; 3.348      ; 1.914      ;
; 1.642  ; RegistradorL5:instL5|FlipflopD:inst3|Q              ; RegistradorL5:instL5|FlipflopD:inst2|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.863      ;
; 1.659  ; RegistradorL4:instL4|FlipflopD:inst2|Q              ; RegistradorL4:instL4|FlipflopD:inst1|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.880      ;
; 1.662  ; RegistradorL5:instL5|FlipflopD:inst16|Q             ; RegistradorL5:instL5|FlipflopD:inst1|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.883      ;
; 1.662  ; RegistradorL2:instL2|FlipflopD:inst7|Q              ; RegistradorL2:instL2|FlipflopD:inst6|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.883      ;
; 1.662  ; RegistradorL2:instL2|FlipflopD:inst7|Q              ; RegistradorL2:instL2|FlipflopD:inst8|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.883      ;
; 1.662  ; RegistradorL5:instL5|FlipflopD:inst16|Q             ; RegistradorL5:instL5|FlipflopD:inst15|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.883      ;
; 1.669  ; RegistradorL2:instL2|FlipflopD:inst10|Q             ; RegistradorL2:instL2|FlipflopD:inst11|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.890      ;
; 1.670  ; RegistradorL4:instL4|FlipflopD:inst14|Q             ; RegistradorL4:instL4|FlipflopD:inst13|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.671  ; RegistradorL2:instL2|FlipflopD:inst6|Q              ; RegistradorL2:instL2|FlipflopD:inst7|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.892      ;
; 1.675  ; RegistradorL4:instL4|FlipflopD:inst14|Q             ; RegistradorL4:instL4|FlipflopD:inst15|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.896      ;
; 1.677  ; RegistradorL2:instL2|FlipflopD:inst6|Q              ; RegistradorL2:instL2|FlipflopD:inst5|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.898      ;
; 1.678  ; RegistradorL2:instL2|FlipflopD:inst16|Q             ; RegistradorL2:instL2|FlipflopD:inst1|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.899      ;
; 1.679  ; RegistradorL1:instL1|FlipflopD:inst7|Q              ; RegistradorL1:instL1|FlipflopD:inst8|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.900      ;
; 1.679  ; RegistradorL2:instL2|FlipflopD:inst16|Q             ; RegistradorL2:instL2|FlipflopD:inst15|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.900      ;
; 1.679  ; RegistradorL5:instL5|FlipflopD:inst10|Q             ; RegistradorL5:instL5|FlipflopD:inst9|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.900      ;
; 1.681  ; RegistradorL4:instL4|FlipflopD:inst5|Q              ; RegistradorL4:instL4|FlipflopD:inst4|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.902      ;
; 1.681  ; RegistradorL1:instL1|FlipflopD:inst6|Q              ; RegistradorL1:instL1|FlipflopD:inst5|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.902      ;
; 1.682  ; RegistradorL5:instL5|FlipflopD:inst10|Q             ; RegistradorL5:instL5|FlipflopD:inst11|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.903      ;
; 1.683  ; RegistradorL1:instL1|FlipflopD:inst7|Q              ; RegistradorL1:instL1|FlipflopD:inst6|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.904      ;
; 1.683  ; RegistradorL5:instL5|FlipflopD:inst11|Q             ; RegistradorL5:instL5|FlipflopD:inst10|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.904      ;
; 1.685  ; RegistradorL4:instL4|FlipflopD:inst5|Q              ; RegistradorL4:instL4|FlipflopD:inst6|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.906      ;
; 1.685  ; RegistradorL1:instL1|FlipflopD:inst6|Q              ; RegistradorL1:instL1|FlipflopD:inst7|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.906      ;
; 1.685  ; RegistradorL5:instL5|FlipflopD:inst6|Q              ; RegistradorL5:instL5|FlipflopD:inst7|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.906      ;
; 1.685  ; RegistradorL5:instL5|FlipflopD:inst11|Q             ; RegistradorL5:instL5|FlipflopD:inst12|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.906      ;
; 1.686  ; RegistradorL1:instL1|FlipflopD:inst16|Q             ; RegistradorL1:instL1|FlipflopD:inst15|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.907      ;
; 1.687  ; RegistradorL1:instL1|FlipflopD:inst1|Q              ; RegistradorL1:instL1|FlipflopD:inst2|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.908      ;
; 1.691  ; RegistradorL1:instL1|FlipflopD:inst16|Q             ; RegistradorL1:instL1|FlipflopD:inst1|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.912      ;
; 1.691  ; RegistradorL1:instL1|FlipflopD:inst1|Q              ; RegistradorL1:instL1|FlipflopD:inst16|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.912      ;
; 1.692  ; RegistradorL5:instL5|FlipflopD:inst5|Q              ; RegistradorL5:instL5|FlipflopD:inst4|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.913      ;
; 1.693  ; RegistradorL2:instL2|FlipflopD:inst1|Q              ; RegistradorL2:instL2|FlipflopD:inst2|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.914      ;
; 1.693  ; RegistradorL5:instL5|FlipflopD:inst6|Q              ; RegistradorL5:instL5|FlipflopD:inst5|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.914      ;
; 1.693  ; RegistradorL5:instL5|FlipflopD:inst5|Q              ; RegistradorL5:instL5|FlipflopD:inst6|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.914      ;
; 1.693  ; RegistradorL1:instL1|FlipflopD:inst11|Q             ; RegistradorL1:instL1|FlipflopD:inst12|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.914      ;
; 1.694  ; RegistradorL1:instL1|FlipflopD:inst12|Q             ; RegistradorL1:instL1|FlipflopD:inst11|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.915      ;
; 1.694  ; RegistradorL4:instL4|FlipflopD:inst11|Q             ; RegistradorL4:instL4|FlipflopD:inst12|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.915      ;
; 1.696  ; RegistradorL2:instL2|FlipflopD:inst13|Q             ; RegistradorL2:instL2|FlipflopD:inst12|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.917      ;
; 1.697  ; RegistradorL2:instL2|FlipflopD:inst1|Q              ; RegistradorL2:instL2|FlipflopD:inst16|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.918      ;
; 1.699  ; RegistradorL2:instL2|FlipflopD:inst14|Q             ; RegistradorL2:instL2|FlipflopD:inst13|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.920      ;
; 1.700  ; RegistradorL2:instL2|FlipflopD:inst13|Q             ; RegistradorL2:instL2|FlipflopD:inst14|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.921      ;
; 1.701  ; RegistradorL1:instL1|FlipflopD:inst14|Q             ; RegistradorL1:instL1|FlipflopD:inst13|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.922      ;
; 1.702  ; RegistradorL4:instL4|FlipflopD:inst15|Q             ; RegistradorL4:instL4|FlipflopD:inst16|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.923      ;
; 1.703  ; RegistradorL4:instL4|FlipflopD:inst15|Q             ; RegistradorL4:instL4|FlipflopD:inst14|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.924      ;
; 1.703  ; RegistradorL4:instL4|FlipflopD:inst11|Q             ; RegistradorL4:instL4|FlipflopD:inst10|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.924      ;
; 1.909  ; RegistradorL1:instL1|FlipflopD:inst3|Q              ; RegistradorL1:instL1|FlipflopD:inst2|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.130      ;
; 1.909  ; RegistradorL1:instL1|FlipflopD:inst13|Q             ; RegistradorL1:instL1|FlipflopD:inst12|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.130      ;
; 1.910  ; RegistradorL4:instL4|FlipflopD:inst9|Q              ; RegistradorL4:instL4|FlipflopD:inst10|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.131      ;
; 1.918  ; RegistradorL4:instL4|FlipflopD:inst12|Q             ; RegistradorL4:instL4|FlipflopD:inst13|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.139      ;
; 1.919  ; RegistradorL2:instL2|FlipflopD:inst4|Q              ; RegistradorL2:instL2|FlipflopD:inst5|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.140      ;
; 1.919  ; RegistradorL5:instL5|FlipflopD:inst7|Q              ; RegistradorL5:instL5|FlipflopD:inst6|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.140      ;
; 1.920  ; RegistradorL5:instL5|FlipflopD:inst15|Q             ; RegistradorL5:instL5|FlipflopD:inst14|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.141      ;
; 1.922  ; RegistradorL4:instL4|FlipflopD:inst8|Q              ; RegistradorL4:instL4|FlipflopD:inst7|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.143      ;
; 1.924  ; RegistradorL1:instL1|FlipflopD:inst4|Q              ; RegistradorL1:instL1|FlipflopD:inst5|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.145      ;
; 1.926  ; RegistradorL2:instL2|FlipflopD:inst3|Q              ; RegistradorL2:instL2|FlipflopD:inst2|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.147      ;
; 1.926  ; RegistradorL1:instL1|FlipflopD:inst9|Q              ; RegistradorL1:instL1|FlipflopD:inst8|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.147      ;
; 1.928  ; RegistradorL5:instL5|FlipflopD:inst8|Q              ; RegistradorL5:instL5|FlipflopD:inst9|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.149      ;
; 1.929  ; RegistradorL2:instL2|FlipflopD:inst2|Q              ; RegistradorL2:instL2|FlipflopD:inst1|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.150      ;
; 1.930  ; RegistradorL1:instL1|FlipflopD:inst5|Q              ; RegistradorL1:instL1|FlipflopD:inst6|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.930  ; RegistradorL2:instL2|FlipflopD:inst8|Q              ; RegistradorL2:instL2|FlipflopD:inst7|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.930  ; RegistradorL1:instL1|FlipflopD:inst8|Q              ; RegistradorL1:instL1|FlipflopD:inst7|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.930  ; RegistradorL2:instL2|FlipflopD:inst8|Q              ; RegistradorL2:instL2|FlipflopD:inst9|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.933  ; RegistradorL1:instL1|FlipflopD:inst5|Q              ; RegistradorL1:instL1|FlipflopD:inst4|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.154      ;
; 1.935  ; RegistradorL4:instL4|FlipflopD:inst4|Q              ; RegistradorL4:instL4|FlipflopD:inst3|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.936  ; RegistradorL4:instL4|FlipflopD:inst6|Q              ; RegistradorL4:instL4|FlipflopD:inst5|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.157      ;
; 1.936  ; RegistradorL1:instL1|FlipflopD:inst8|Q              ; RegistradorL1:instL1|FlipflopD:inst9|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.157      ;
; 1.937  ; RegistradorL2:instL2|FlipflopD:inst2|Q              ; RegistradorL2:instL2|FlipflopD:inst3|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.937  ; RegistradorL4:instL4|FlipflopD:inst7|Q              ; RegistradorL4:instL4|FlipflopD:inst6|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.937  ; RegistradorL5:instL5|FlipflopD:inst8|Q              ; RegistradorL5:instL5|FlipflopD:inst7|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.158      ;
; 1.938  ; RegistradorL2:instL2|FlipflopD:inst5|Q              ; RegistradorL2:instL2|FlipflopD:inst4|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.159      ;
; 1.941  ; RegistradorL5:instL5|FlipflopD:inst13|Q             ; RegistradorL5:instL5|FlipflopD:inst12|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.162      ;
; 1.943  ; RegistradorL4:instL4|FlipflopD:inst7|Q              ; RegistradorL4:instL4|FlipflopD:inst8|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.164      ;
; 1.944  ; RegistradorL1:instL1|FlipflopD:inst10|Q             ; RegistradorL1:instL1|FlipflopD:inst11|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 1.945  ; RegistradorL1:instL1|FlipflopD:inst2|Q              ; RegistradorL1:instL1|FlipflopD:inst3|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.166      ;
; 1.945  ; RegistradorL2:instL2|FlipflopD:inst5|Q              ; RegistradorL2:instL2|FlipflopD:inst6|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.166      ;
; 1.946  ; RegistradorL1:instL1|FlipflopD:inst15|Q             ; RegistradorL1:instL1|FlipflopD:inst16|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.167      ;
; 1.947  ; RegistradorL1:instL1|FlipflopD:inst2|Q              ; RegistradorL1:instL1|FlipflopD:inst1|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.168      ;
; 1.947  ; RegistradorL5:instL5|FlipflopD:inst9|Q              ; RegistradorL5:instL5|FlipflopD:inst8|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.168      ;
; 1.948  ; RegistradorL1:instL1|FlipflopD:inst15|Q             ; RegistradorL1:instL1|FlipflopD:inst14|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.169      ;
; 1.949  ; RegistradorL5:instL5|FlipflopD:inst9|Q              ; RegistradorL5:instL5|FlipflopD:inst10|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.170      ;
; 1.952  ; RegistradorL5:instL5|FlipflopD:inst14|Q             ; RegistradorL5:instL5|FlipflopD:inst15|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.173      ;
; 1.952  ; RegistradorL4:instL4|FlipflopD:inst10|Q             ; RegistradorL4:instL4|FlipflopD:inst9|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.173      ;
; 1.952  ; RegistradorL5:instL5|FlipflopD:inst12|Q             ; RegistradorL5:instL5|FlipflopD:inst13|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.173      ;
; 1.952  ; RegistradorL2:instL2|FlipflopD:inst11|Q             ; RegistradorL2:instL2|FlipflopD:inst12|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.173      ;
; 1.952  ; RegistradorL2:instL2|FlipflopD:inst12|Q             ; RegistradorL2:instL2|FlipflopD:inst11|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.173      ;
; 1.953  ; RegistradorL5:instL5|FlipflopD:inst12|Q             ; RegistradorL5:instL5|FlipflopD:inst11|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 1.954  ; RegistradorL4:instL4|FlipflopD:inst1|Q              ; RegistradorL4:instL4|FlipflopD:inst2|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.175      ;
; 1.954  ; RegistradorL2:instL2|FlipflopD:inst15|Q             ; RegistradorL2:instL2|FlipflopD:inst16|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.175      ;
; 1.955  ; RegistradorL2:instL2|FlipflopD:inst15|Q             ; RegistradorL2:instL2|FlipflopD:inst14|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.176      ;
; 1.955  ; RegistradorL4:instL4|FlipflopD:inst13|Q             ; RegistradorL4:instL4|FlipflopD:inst14|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.176      ;
; 1.957  ; RegistradorL4:instL4|FlipflopD:inst1|Q              ; RegistradorL4:instL4|FlipflopD:inst16|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 1.957  ; RegistradorL2:instL2|FlipflopD:inst11|Q             ; RegistradorL2:instL2|FlipflopD:inst10|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 1.957  ; RegistradorL2:instL2|FlipflopD:inst12|Q             ; RegistradorL2:instL2|FlipflopD:inst13|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 1.962  ; RegistradorL4:instL4|FlipflopD:inst10|Q             ; RegistradorL4:instL4|FlipflopD:inst11|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
; 1.965  ; RegistradorL4:instL4|FlipflopD:inst13|Q             ; RegistradorL4:instL4|FlipflopD:inst12|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.186      ;
; 1.971  ; RegistradorL5:instL5|FlipflopD:inst1|Q              ; RegistradorL5:instL5|FlipflopD:inst16|Q             ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.192      ;
; 1.972  ; RegistradorL5:instL5|FlipflopD:inst2|Q              ; RegistradorL5:instL5|FlipflopD:inst3|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.193      ;
; 1.976  ; RegistradorL5:instL5|FlipflopD:inst2|Q              ; RegistradorL5:instL5|FlipflopD:inst1|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.197      ;
; 1.978  ; RegistradorL5:instL5|FlipflopD:inst1|Q              ; RegistradorL5:instL5|FlipflopD:inst2|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.199      ;
; 2.033  ; RegistradorL1:instL1|FlipflopD:inst3|Q              ; RegistradorL1:instL1|FlipflopD:inst4|Q              ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 2.254      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -0.565 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.000        ; 1.828      ; 1.860      ;
; -0.065 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; -0.500       ; 1.828      ; 1.860      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 1.684 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 0.000        ; 0.000      ; 1.905      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; CLK   ; Rise       ; CLK                                                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst10|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst10|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst11|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst11|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst12|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst12|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst13|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst13|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst14|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst14|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst15|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst15|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst16|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst16|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst1|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst1|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst2|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst2|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst3|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst3|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst4|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst4|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst5|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst5|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst6|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst6|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst7|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst7|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst8|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst8|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst9|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL1:instL1|FlipflopD:inst9|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst10|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst10|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst11|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst11|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst12|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst12|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst13|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst13|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst14|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst14|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst15|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst15|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst16|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst16|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst1|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst1|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst2|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst2|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst3|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst3|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst4|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst4|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst5|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst5|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst6|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst6|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst7|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst7|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst8|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst8|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst9|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL2:instL2|FlipflopD:inst9|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst10|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst10|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst11|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst11|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst12|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst12|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst13|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst13|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst14|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst14|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst15|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst15|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst16|Q             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst16|Q             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst1|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst1|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst2|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst2|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst3|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst3|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst4|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst4|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst5|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst5|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst6|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst6|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst7|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst7|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst8|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst8|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst9|Q              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; RegistradorL4:instL4|FlipflopD:inst9|Q              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; RegistradorL5:instL5|FlipflopD:inst10|Q             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'                                                                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; inst1|inst1|inst1|Q|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; inst1|inst1|inst1|Q|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; inst1|inst1|inst2|Q|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; inst1|inst1|inst2|Q|clk                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'                                                                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; inst1|inst1|inst2|Q|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; inst1|inst1|inst2|Q|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; inst1|inst1|inst3|Q|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; inst1|inst1|inst3|Q|clk                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ch0       ; CLK        ; 7.045 ; 7.045 ; Rise       ; CLK             ;
; ch1       ; CLK        ; 7.731 ; 7.731 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ch0       ; CLK        ; -2.482 ; -2.482 ; Rise       ; CLK             ;
; ch1       ; CLK        ; -2.422 ; -2.422 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; Data Port ; Clock Port                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                     ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; C1        ; CLK                                                 ; 12.030 ; 12.030 ; Rise       ; CLK                                                 ;
; C2        ; CLK                                                 ; 11.418 ; 11.418 ; Rise       ; CLK                                                 ;
; C3        ; CLK                                                 ; 13.533 ; 13.533 ; Rise       ; CLK                                                 ;
; C4        ; CLK                                                 ; 13.714 ; 13.714 ; Rise       ; CLK                                                 ;
; C5        ; CLK                                                 ; 13.987 ; 13.987 ; Rise       ; CLK                                                 ;
; C6        ; CLK                                                 ; 13.510 ; 13.510 ; Rise       ; CLK                                                 ;
; C7        ; CLK                                                 ; 14.059 ; 14.059 ; Rise       ; CLK                                                 ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 10.237 ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 10.122 ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 9.771  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 9.864  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 9.856  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 9.496  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 8.679  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.609  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.725  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.613  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.315  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.246  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 10.237 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 10.122 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 9.771  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 9.864  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 9.856  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 9.496  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 8.679  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.609  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.725  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.613  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.315  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.246  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 13.244 ; 13.244 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 13.129 ; 13.129 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 12.779 ; 12.779 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 12.872 ; 12.872 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 12.864 ; 12.864 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 12.504 ; 12.504 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 11.687 ; 11.687 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.616  ; 8.616  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.732  ; 8.732  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.621  ; 8.621  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.691  ; 8.691  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.624  ; 8.624  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 10.906 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 10.791 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 10.082 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 10.172 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 10.170 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 9.809  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.993  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.289  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.394  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.283  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.213  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.153  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                        ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; Data Port ; Clock Port                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                     ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; C1        ; CLK                                                 ; 8.193  ; 8.193  ; Rise       ; CLK                                                 ;
; C2        ; CLK                                                 ; 8.175  ; 8.175  ; Rise       ; CLK                                                 ;
; C3        ; CLK                                                 ; 8.937  ; 8.937  ; Rise       ; CLK                                                 ;
; C4        ; CLK                                                 ; 9.500  ; 9.500  ; Rise       ; CLK                                                 ;
; C5        ; CLK                                                 ; 8.955  ; 8.955  ; Rise       ; CLK                                                 ;
; C6        ; CLK                                                 ; 9.760  ; 9.760  ; Rise       ; CLK                                                 ;
; C7        ; CLK                                                 ; 10.249 ; 10.249 ; Rise       ; CLK                                                 ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.595  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.587  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.988  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.434  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.995  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 8.109  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.806  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.609  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.725  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.613  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.315  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 5.246  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.595  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.587  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.988  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.434  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.995  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 8.109  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.806  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.609  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.725  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.613  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.315  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 5.246  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 7.493  ; 9.971  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 7.485  ; 9.963  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.886  ; 11.364 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.332  ; 10.810 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.893  ; 11.371 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 9.007  ; 11.485 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 7.704  ; 10.182 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.289  ; 8.616  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.394  ; 8.732  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.283  ; 8.621  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.213  ; 8.691  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.153  ; 8.624  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 7.493  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 7.485  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.886  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.332  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.893  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 9.007  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 7.704  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.289  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.394  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.283  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.213  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.153  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; CLK                                                 ; CLK                                                 ; 128      ; 0        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK                                                 ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; CLK                                                 ; CLK                                                 ; 128      ; 0        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK                                                 ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 128   ; 128  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Apr 15 16:35:54 2023
Info: Command: quartus_sta Letreiro -c Letreiro
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Letreiro.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.861
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.861            -100.787 CLK 
    Info (332119):    -1.238              -1.238 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
    Info (332119):     0.511               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
Info (332146): Worst-case hold slack is -2.031
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.031              -2.031 CLK 
    Info (332119):    -0.565              -0.565 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
    Info (332119):     1.684               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):     0.234               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
    Info (332119):     0.234               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4590 megabytes
    Info: Processing ended: Sat Apr 15 16:35:55 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


