TimeQuest Timing Analyzer report for Proyecto4
Fri Jun 03 12:20:30 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Proyecto4                                                         ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 106.81 MHz ; 106.81 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -8.362 ; -738.239           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.355 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -110.522                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.362 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.637      ;
; -8.344 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.281      ; 9.620      ;
; -8.328 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.603      ;
; -8.310 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.281      ; 9.586      ;
; -8.308 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.583      ;
; -8.306 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.581      ;
; -8.290 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.281      ; 9.566      ;
; -8.288 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.281      ; 9.564      ;
; -8.248 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.533      ;
; -8.238 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.496      ;
; -8.234 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.165      ;
; -8.219 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.068     ; 9.146      ;
; -8.216 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.500      ;
; -8.214 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.499      ;
; -8.214 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.472      ;
; -8.209 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.459      ;
; -8.204 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.462      ;
; -8.200 ; nbit_register_sclr:IR|q[3]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.131      ;
; -8.194 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.479      ;
; -8.192 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.477      ;
; -8.192 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.476      ;
; -8.185 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.068     ; 9.112      ;
; -8.182 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.440      ;
; -8.182 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.466      ;
; -8.180 ; nbit_register_sclr:IR|q[4]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.111      ;
; -8.180 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.438      ;
; -8.178 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.259      ; 9.432      ;
; -8.178 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.301      ; 9.474      ;
; -8.178 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.109      ;
; -8.175 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.425      ;
; -8.173 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.423      ;
; -8.173 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.068     ; 9.100      ;
; -8.169 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.444      ;
; -8.163 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.068     ; 9.090      ;
; -8.160 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.444      ;
; -8.159 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.417      ;
; -8.156 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.259      ; 9.410      ;
; -8.155 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.405      ;
; -8.153 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.403      ;
; -8.152 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.432      ;
; -8.152 ; nbit_register_sclr:IR|q[4]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.301      ; 9.448      ;
; -8.151 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.281      ; 9.427      ;
; -8.146 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.404      ;
; -8.144 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.259      ; 9.398      ;
; -8.144 ; nbit_register_sclr:IR|q[3]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.301      ; 9.440      ;
; -8.144 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.301      ; 9.440      ;
; -8.139 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.279      ; 9.413      ;
; -8.139 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.389      ;
; -8.138 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.418      ;
; -8.132 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.259      ; 9.386      ;
; -8.130 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.259      ; 9.384      ;
; -8.127 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.377      ;
; -8.126 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.384      ;
; -8.125 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.383      ;
; -8.124 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.382      ;
; -8.122 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.259      ; 9.376      ;
; -8.122 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.259      ; 9.376      ;
; -8.122 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.259      ; 9.376      ;
; -8.121 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.396      ;
; -8.118 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.398      ;
; -8.117 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.367      ;
; -8.115 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.400      ;
; -8.113 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.371      ;
; -8.112 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.392      ;
; -8.106 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.386      ;
; -8.104 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.384      ;
; -8.104 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.384      ;
; -8.103 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.361      ;
; -8.096 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.376      ;
; -8.092 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.367      ;
; -8.091 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.376      ;
; -8.081 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.366      ;
; -8.079 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; nbit_register_sclr:IR|q[5]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.010      ;
; -8.079 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.354      ;
; -8.074 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.281      ; 9.350      ;
; -8.073 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[4][5] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.348      ;
; -8.059 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.344      ;
; -8.057 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[7][5] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.307      ;
; -8.055 ; nbit_register_sclr:IR|q[4]                            ; nbit_register_sclr:IR|q[5]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 8.986      ;
; -8.055 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.340      ;
; -8.053 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.328      ;
; -8.049 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][5] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.324      ;
; -8.046 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.263      ; 9.304      ;
; -8.045 ; nbit_register_sclr:IR|q[3]                            ; nbit_register_sclr:IR|q[5]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 8.976      ;
; -8.045 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.320      ;
; -8.045 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.320      ;
; -8.041 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][7] ; clk          ; clk         ; 1.000        ; 0.285      ; 9.321      ;
; -8.041 ; nbit_register_sclr:IR|q[5]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 8.972      ;
; -8.039 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[4][5] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.314      ;
; -8.035 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[5][4] ; clk          ; clk         ; 1.000        ; 0.281      ; 9.311      ;
; -8.033 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][5] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.283      ;
; -8.026 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.953      ;
; -8.025 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.309      ;
; -8.024 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.308      ;
; -8.023 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; nbit_register_sclr:IR|q[5]                  ; clk          ; clk         ; 1.000        ; -0.064     ; 8.954      ;
; -8.023 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[7][5] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.273      ;
; -8.021 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[6][7] ; clk          ; clk         ; 1.000        ; 0.307      ; 9.323      ;
; -8.017 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[4][5] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.292      ;
; -8.016 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.255      ; 9.266      ;
; -8.015 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.262      ; 9.272      ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; my_dff_v2:REG_INT|q                                               ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.359 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0]             ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0]                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.575 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[5][7]                                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.797      ;
; 0.576 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[5][5]                                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.798      ;
; 0.809 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7]                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.031      ;
; 0.859 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[0][5]                                                      ; clk          ; clk         ; 0.000        ; 0.419      ; 1.435      ;
; 0.885 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                                                            ; clk          ; clk         ; 0.000        ; 0.391      ; 1.433      ;
; 0.891 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[6][7]                                                      ; clk          ; clk         ; 0.000        ; 0.455      ; 1.503      ;
; 0.893 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                                                            ; clk          ; clk         ; 0.000        ; 0.391      ; 1.441      ;
; 0.903 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; nbit_register_sclr:IR|q[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.124      ;
; 0.910 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[7][4]                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.110      ;
; 0.916 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[0][7]                                                      ; clk          ; clk         ; 0.000        ; 0.432      ; 1.505      ;
; 0.950 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1]                                ; clk          ; clk         ; 0.000        ; 0.437      ; 1.544      ;
; 0.951 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0]                                ; clk          ; clk         ; 0.000        ; 0.437      ; 1.545      ;
; 0.951 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4]                                ; clk          ; clk         ; 0.000        ; 0.437      ; 1.545      ;
; 0.959 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[2][2]                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.195      ;
; 0.987 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[3][2]                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.195      ;
; 1.025 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[3][7]                                                      ; clk          ; clk         ; 0.000        ; 0.409      ; 1.591      ;
; 1.027 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[6][5]                                                      ; clk          ; clk         ; 0.000        ; 0.455      ; 1.639      ;
; 1.027 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[2][1]                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.235      ;
; 1.046 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[2][0]                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.254      ;
; 1.088 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[7][7]                                                      ; clk          ; clk         ; 0.000        ; 0.401      ; 1.646      ;
; 1.099 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[4][5]                                                      ; clk          ; clk         ; 0.000        ; 0.427      ; 1.683      ;
; 1.107 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[7][5]                                                      ; clk          ; clk         ; 0.000        ; 0.401      ; 1.665      ;
; 1.111 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[1][7]                                                      ; clk          ; clk         ; 0.000        ; 0.437      ; 1.705      ;
; 1.136 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[1][5]                                                      ; clk          ; clk         ; 0.000        ; 0.437      ; 1.730      ;
; 1.139 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2]                                ; clk          ; clk         ; 0.000        ; 0.437      ; 1.733      ;
; 1.150 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[2][6]                                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.364      ;
; 1.154 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[4]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.410      ; 1.751      ;
; 1.183 ; nbit_register_sclr:IR|q[6]                                        ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.210 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[1][2]                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.446      ;
; 1.213 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.492      ;
; 1.229 ; nbit_register_sclr:IR|q[7]                                        ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.406      ; 1.822      ;
; 1.230 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[2][7]                                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 1.815      ;
; 1.249 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[2][5]                                                      ; clk          ; clk         ; 0.000        ; 0.437      ; 1.843      ;
; 1.253 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[4][7]                                                      ; clk          ; clk         ; 0.000        ; 0.427      ; 1.837      ;
; 1.265 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[5]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.410      ; 1.862      ;
; 1.274 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[3][5]                                                      ; clk          ; clk         ; 0.000        ; 0.409      ; 1.840      ;
; 1.279 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[0][2]                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.490      ;
; 1.286 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                                                            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.826      ;
; 1.306 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[7]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.410      ; 1.903      ;
; 1.336 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[2]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.575      ;
; 1.347 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[1][1]                                                      ; clk          ; clk         ; 0.000        ; -0.284     ; 1.220      ;
; 1.365 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[1]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.604      ;
; 1.367 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[1][0]                                                      ; clk          ; clk         ; 0.000        ; -0.284     ; 1.240      ;
; 1.367 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[6]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.410      ; 1.964      ;
; 1.382 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.661      ;
; 1.401 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[3]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.410      ; 1.998      ;
; 1.405 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[2]                                                            ; clk          ; clk         ; 0.000        ; 0.033      ; 1.595      ;
; 1.411 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; nbit_register_sclr:IR|q[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.628      ;
; 1.417 ; nbit_register_sclr:IR|q[7]                                        ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.410      ; 2.014      ;
; 1.423 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.702      ;
; 1.425 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                                                            ; clk          ; clk         ; 0.000        ; 0.090      ; 1.672      ;
; 1.448 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.678      ;
; 1.448 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[6][1]                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.702      ;
; 1.448 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                                                            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.988      ;
; 1.453 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; nbit_register_sclr:IR|q[6]                                                                       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.670      ;
; 1.460 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[1][4]                                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.660      ;
; 1.464 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[6][3]                                                      ; clk          ; clk         ; 0.000        ; 0.447      ; 2.068      ;
; 1.465 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                                                            ; clk          ; clk         ; 0.000        ; 0.090      ; 1.712      ;
; 1.473 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; nbit_register_sclr:IR|q[4]                                                                       ; clk          ; clk         ; 0.000        ; -0.290     ; 1.340      ;
; 1.475 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; nbit_register_sclr:IR|q[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.700      ;
; 1.478 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[2][4]                                                      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.705      ;
; 1.478 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[6][2]                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.732      ;
; 1.490 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[1][3]                                                      ; clk          ; clk         ; 0.000        ; 0.429      ; 2.076      ;
; 1.491 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[5][0]                                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.713      ;
; 1.492 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[5][1]                                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.714      ;
; 1.498 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[5][2]                                                      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.725      ;
; 1.517 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[7][2]                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.736      ;
; 1.526 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.770      ;
; 1.533 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[6][4]                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.787      ;
; 1.534 ; nbit_register_sclr:IR|q[7]                                        ; nbit_register_sclr:IR|q[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.755      ;
; 1.535 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.779      ;
; 1.542 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[1][6]                                                      ; clk          ; clk         ; 0.000        ; 0.437      ; 2.136      ;
; 1.550 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.780      ;
; 1.551 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[4][2]                                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.777      ;
; 1.570 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[4][6]                                                      ; clk          ; clk         ; 0.000        ; 0.412      ; 2.139      ;
; 1.583 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[6][0]                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.837      ;
; 1.607 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[4][0]                                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.833      ;
; 1.622 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[7][1]                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.841      ;
; 1.631 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[4][3]                                                      ; clk          ; clk         ; 0.000        ; 0.419      ; 2.207      ;
; 1.631 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[4][1]                                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.857      ;
; 1.634 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[0][6]                                                      ; clk          ; clk         ; 0.000        ; 0.424      ; 2.215      ;
; 1.647 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[5][6]                                                      ; clk          ; clk         ; 0.000        ; 0.420      ; 2.224      ;
; 1.653 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.897      ;
; 1.657 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[6][6]                                                      ; clk          ; clk         ; 0.000        ; 0.447      ; 2.261      ;
; 1.658 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[0][0]                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.889      ;
; 1.659 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[0][1]                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.890      ;
; 1.662 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[3][6]                                                      ; clk          ; clk         ; 0.000        ; 0.396      ; 2.215      ;
; 1.664 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[5][4]                                                      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.891      ;
; 1.676 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[7][6]                                                      ; clk          ; clk         ; 0.000        ; 0.393      ; 2.226      ;
; 1.686 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[3][0]                                                      ; clk          ; clk         ; 0.000        ; 0.046      ; 1.889      ;
; 1.686 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[3][1]                                                      ; clk          ; clk         ; 0.000        ; 0.046      ; 1.889      ;
; 1.698 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.977      ;
; 1.706 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[4][4]                                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.932      ;
; 1.739 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[3][4]                                                      ; clk          ; clk         ; 0.000        ; 0.046      ; 1.942      ;
; 1.745 ; nbit_register_sclr:IR|q[7]                                        ; nbit_register_sclr:IR|q[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.970      ;
; 1.750 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[0][4]                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.981      ;
; 1.753 ; nbit_register_sclr:IR|q[7]                                        ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.974      ;
; 1.789 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                                                            ; clk          ; clk         ; 0.000        ; 0.090      ; 2.036      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|C                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|N                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|P                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|Z                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[3]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[7]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_dff_v2:REG_INT|q                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][5]                                                      ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; INT         ; clk        ; 2.095 ; 2.541 ; Rise       ; clk             ;
; PHER_IN[*]  ; clk        ; 3.613 ; 4.103 ; Rise       ; clk             ;
;  PHER_IN[0] ; clk        ; 1.981 ; 2.494 ; Rise       ; clk             ;
;  PHER_IN[1] ; clk        ; 2.102 ; 2.623 ; Rise       ; clk             ;
;  PHER_IN[2] ; clk        ; 2.010 ; 2.549 ; Rise       ; clk             ;
;  PHER_IN[3] ; clk        ; 2.141 ; 2.618 ; Rise       ; clk             ;
;  PHER_IN[4] ; clk        ; 1.801 ; 2.307 ; Rise       ; clk             ;
;  PHER_IN[5] ; clk        ; 3.613 ; 4.103 ; Rise       ; clk             ;
;  PHER_IN[6] ; clk        ; 2.084 ; 2.551 ; Rise       ; clk             ;
;  PHER_IN[7] ; clk        ; 2.294 ; 2.770 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; INT         ; clk        ; -1.594 ; -2.054 ; Rise       ; clk             ;
; PHER_IN[*]  ; clk        ; -1.377 ; -1.860 ; Rise       ; clk             ;
;  PHER_IN[0] ; clk        ; -1.555 ; -2.041 ; Rise       ; clk             ;
;  PHER_IN[1] ; clk        ; -1.666 ; -2.162 ; Rise       ; clk             ;
;  PHER_IN[2] ; clk        ; -1.541 ; -2.054 ; Rise       ; clk             ;
;  PHER_IN[3] ; clk        ; -1.721 ; -2.163 ; Rise       ; clk             ;
;  PHER_IN[4] ; clk        ; -1.377 ; -1.860 ; Rise       ; clk             ;
;  PHER_IN[5] ; clk        ; -3.160 ; -3.634 ; Rise       ; clk             ;
;  PHER_IN[6] ; clk        ; -1.677 ; -2.124 ; Rise       ; clk             ;
;  PHER_IN[7] ; clk        ; -1.883 ; -2.329 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PHER1     ; clk        ; 10.559 ; 10.694 ; Rise       ; clk             ;
; PHER2[*]  ; clk        ; 9.833  ; 9.828  ; Rise       ; clk             ;
;  PHER2[0] ; clk        ; 9.373  ; 9.344  ; Rise       ; clk             ;
;  PHER2[1] ; clk        ; 9.704  ; 9.653  ; Rise       ; clk             ;
;  PHER2[2] ; clk        ; 9.614  ; 9.594  ; Rise       ; clk             ;
;  PHER2[3] ; clk        ; 9.174  ; 9.138  ; Rise       ; clk             ;
;  PHER2[4] ; clk        ; 9.680  ; 9.689  ; Rise       ; clk             ;
;  PHER2[5] ; clk        ; 9.095  ; 9.118  ; Rise       ; clk             ;
;  PHER2[6] ; clk        ; 9.161  ; 9.119  ; Rise       ; clk             ;
;  PHER2[7] ; clk        ; 9.833  ; 9.828  ; Rise       ; clk             ;
; PHER3[*]  ; clk        ; 9.729  ; 9.712  ; Rise       ; clk             ;
;  PHER3[0] ; clk        ; 9.651  ; 9.647  ; Rise       ; clk             ;
;  PHER3[1] ; clk        ; 9.649  ; 9.618  ; Rise       ; clk             ;
;  PHER3[2] ; clk        ; 9.729  ; 9.712  ; Rise       ; clk             ;
;  PHER3[3] ; clk        ; 9.697  ; 9.677  ; Rise       ; clk             ;
;  PHER3[4] ; clk        ; 9.381  ; 9.365  ; Rise       ; clk             ;
;  PHER3[5] ; clk        ; 9.245  ; 9.267  ; Rise       ; clk             ;
;  PHER3[6] ; clk        ; 9.126  ; 9.166  ; Rise       ; clk             ;
;  PHER3[7] ; clk        ; 9.232  ; 9.215  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PHER1     ; clk        ; 7.643 ; 7.638 ; Rise       ; clk             ;
; PHER2[*]  ; clk        ; 6.522 ; 6.534 ; Rise       ; clk             ;
;  PHER2[0] ; clk        ; 7.220 ; 7.215 ; Rise       ; clk             ;
;  PHER2[1] ; clk        ; 7.621 ; 7.594 ; Rise       ; clk             ;
;  PHER2[2] ; clk        ; 7.585 ; 7.565 ; Rise       ; clk             ;
;  PHER2[3] ; clk        ; 7.465 ; 7.451 ; Rise       ; clk             ;
;  PHER2[4] ; clk        ; 7.885 ; 7.876 ; Rise       ; clk             ;
;  PHER2[5] ; clk        ; 6.522 ; 6.534 ; Rise       ; clk             ;
;  PHER2[6] ; clk        ; 7.454 ; 7.459 ; Rise       ; clk             ;
;  PHER2[7] ; clk        ; 6.928 ; 6.918 ; Rise       ; clk             ;
; PHER3[*]  ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
;  PHER3[0] ; clk        ; 7.680 ; 7.610 ; Rise       ; clk             ;
;  PHER3[1] ; clk        ; 7.724 ; 7.747 ; Rise       ; clk             ;
;  PHER3[2] ; clk        ; 7.413 ; 7.329 ; Rise       ; clk             ;
;  PHER3[3] ; clk        ; 7.284 ; 7.239 ; Rise       ; clk             ;
;  PHER3[4] ; clk        ; 6.980 ; 6.938 ; Rise       ; clk             ;
;  PHER3[5] ; clk        ; 6.941 ; 6.938 ; Rise       ; clk             ;
;  PHER3[6] ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
;  PHER3[7] ; clk        ; 7.093 ; 7.044 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 118.84 MHz ; 118.84 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.415 ; -654.099          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -110.522                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.415 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.668      ;
; -7.403 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.656      ;
; -7.396 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.649      ;
; -7.393 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.646      ;
; -7.387 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.642      ;
; -7.375 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.630      ;
; -7.368 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.623      ;
; -7.365 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.620      ;
; -7.307 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.245      ;
; -7.303 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.276      ; 8.574      ;
; -7.302 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.238      ;
; -7.300 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.564      ;
; -7.295 ; nbit_register_sclr:IR|q[4]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.233      ;
; -7.295 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.276      ; 8.566      ;
; -7.290 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.226      ;
; -7.288 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.226      ;
; -7.288 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.552      ;
; -7.285 ; nbit_register_sclr:IR|q[3]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.223      ;
; -7.285 ; nbit_register_sclr:IR|q[4]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.276      ; 8.556      ;
; -7.281 ; nbit_register_sclr:IR|q[3]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.276      ; 8.552      ;
; -7.281 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.545      ;
; -7.280 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.216      ;
; -7.278 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.542      ;
; -7.277 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.514      ;
; -7.259 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.512      ;
; -7.257 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.489      ;
; -7.255 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.191      ;
; -7.254 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.268      ; 8.517      ;
; -7.253 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.482      ;
; -7.252 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.484      ;
; -7.251 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.480      ;
; -7.249 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.507      ;
; -7.245 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.477      ;
; -7.244 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.476      ;
; -7.244 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.481      ;
; -7.241 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.499      ;
; -7.241 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.470      ;
; -7.239 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.468      ;
; -7.237 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.243      ; 8.475      ;
; -7.235 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.467      ;
; -7.234 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.466      ;
; -7.234 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.463      ;
; -7.232 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.469      ;
; -7.231 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.489      ;
; -7.231 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.489      ;
; -7.231 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.486      ;
; -7.231 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.460      ;
; -7.230 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.462      ;
; -7.229 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.458      ;
; -7.227 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.485      ;
; -7.227 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.257      ; 8.479      ;
; -7.225 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.243      ; 8.463      ;
; -7.222 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.459      ;
; -7.221 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.268      ; 8.484      ;
; -7.219 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.477      ;
; -7.216 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.469      ;
; -7.215 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.243      ; 8.453      ;
; -7.210 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.442      ;
; -7.209 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.467      ;
; -7.209 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.446      ;
; -7.209 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.268      ; 8.472      ;
; -7.208 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.461      ;
; -7.204 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.433      ;
; -7.200 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.453      ;
; -7.199 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.259      ; 8.453      ;
; -7.199 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.268      ; 8.462      ;
; -7.197 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.434      ;
; -7.190 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.243      ; 8.428      ;
; -7.190 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.443      ;
; -7.190 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.427      ;
; -7.188 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.443      ;
; -7.187 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.424      ;
; -7.186 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.439      ;
; -7.184 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.442      ;
; -7.165 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[5][4] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.420      ;
; -7.157 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[5][4] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.412      ;
; -7.155 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.419      ;
; -7.151 ; nbit_register_sclr:IR|q[5]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.089      ;
; -7.147 ; nbit_register_sclr:IR|q[5]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.276      ; 8.418      ;
; -7.147 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[5][4] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.402      ;
; -7.146 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 8.082      ;
; -7.144 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.408      ;
; -7.143 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[5][4] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.398      ;
; -7.133 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.397      ;
; -7.130 ; nbit_register_sclr:IR|q[4]                            ; nbit_register_sclr:IR|q[5]                  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.068      ;
; -7.121 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][5] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.374      ;
; -7.121 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.242      ; 8.358      ;
; -7.121 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.385      ;
; -7.119 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.058     ; 8.056      ;
; -7.115 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.275      ; 8.385      ;
; -7.114 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.049      ;
; -7.112 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.268      ; 8.375      ;
; -7.111 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.375      ;
; -7.109 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][5] ; clk          ; clk         ; 1.000        ; 0.234      ; 8.338      ;
; -7.108 ; nbit_register_sclr:IR|q[6]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.046      ;
; -7.108 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; nbit_register_sclr:IR|q[5]                  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.046      ;
; -7.103 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][7] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.361      ;
; -7.101 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.237      ; 8.333      ;
; -7.101 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.269      ; 8.365      ;
; -7.099 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[4][5] ; clk          ; clk         ; 1.000        ; 0.258      ; 8.352      ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; my_dff_v2:REG_INT|q                                               ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0]             ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0]                                            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.519 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[5][7]                                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.520 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[5][5]                                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.735 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7]                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.936      ;
; 0.790 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[0][5]                                                      ; clk          ; clk         ; 0.000        ; 0.381      ; 1.315      ;
; 0.802 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[6][7]                                                      ; clk          ; clk         ; 0.000        ; 0.414      ; 1.360      ;
; 0.814 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                                                            ; clk          ; clk         ; 0.000        ; 0.354      ; 1.312      ;
; 0.821 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                                                            ; clk          ; clk         ; 0.000        ; 0.354      ; 1.319      ;
; 0.828 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; nbit_register_sclr:IR|q[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 1.028      ;
; 0.836 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[7][4]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.016      ;
; 0.837 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[0][7]                                                      ; clk          ; clk         ; 0.000        ; 0.392      ; 1.373      ;
; 0.869 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1]                                ; clk          ; clk         ; 0.000        ; 0.397      ; 1.410      ;
; 0.870 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4]                                ; clk          ; clk         ; 0.000        ; 0.397      ; 1.411      ;
; 0.871 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0]                                ; clk          ; clk         ; 0.000        ; 0.397      ; 1.412      ;
; 0.879 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[2][2]                                                      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.093      ;
; 0.905 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[3][2]                                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.093      ;
; 0.924 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[6][5]                                                      ; clk          ; clk         ; 0.000        ; 0.414      ; 1.482      ;
; 0.930 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[2][1]                                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.118      ;
; 0.938 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[3][7]                                                      ; clk          ; clk         ; 0.000        ; 0.371      ; 1.453      ;
; 0.948 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[2][0]                                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.136      ;
; 0.992 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[7][7]                                                      ; clk          ; clk         ; 0.000        ; 0.363      ; 1.499      ;
; 0.998 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[4][5]                                                      ; clk          ; clk         ; 0.000        ; 0.387      ; 1.529      ;
; 1.002 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[7][5]                                                      ; clk          ; clk         ; 0.000        ; 0.363      ; 1.509      ;
; 1.017 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[1][7]                                                      ; clk          ; clk         ; 0.000        ; 0.399      ; 1.560      ;
; 1.027 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[1][5]                                                      ; clk          ; clk         ; 0.000        ; 0.399      ; 1.570      ;
; 1.045 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2]                                ; clk          ; clk         ; 0.000        ; 0.397      ; 1.586      ;
; 1.053 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[2][6]                                                      ; clk          ; clk         ; 0.000        ; 0.050      ; 1.247      ;
; 1.064 ; nbit_register_sclr:IR|q[6]                                        ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.078 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[4]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.367      ; 1.614      ;
; 1.105 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[1][2]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.321      ;
; 1.118 ; nbit_register_sclr:IR|q[7]                                        ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.363      ; 1.650      ;
; 1.121 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[2][7]                                                      ; clk          ; clk         ; 0.000        ; 0.389      ; 1.654      ;
; 1.140 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.387      ;
; 1.141 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[2][5]                                                      ; clk          ; clk         ; 0.000        ; 0.397      ; 1.682      ;
; 1.147 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[4][7]                                                      ; clk          ; clk         ; 0.000        ; 0.387      ; 1.678      ;
; 1.163 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[3][5]                                                      ; clk          ; clk         ; 0.000        ; 0.371      ; 1.678      ;
; 1.176 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[0][2]                                                      ; clk          ; clk         ; 0.000        ; 0.047      ; 1.367      ;
; 1.181 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                                                            ; clk          ; clk         ; 0.000        ; 0.347      ; 1.672      ;
; 1.189 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[5]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.367      ; 1.725      ;
; 1.220 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[7]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.367      ; 1.756      ;
; 1.221 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[1][1]                                                      ; clk          ; clk         ; 0.000        ; -0.261     ; 1.104      ;
; 1.238 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[1][0]                                                      ; clk          ; clk         ; 0.000        ; -0.261     ; 1.121      ;
; 1.250 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[2]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.459      ;
; 1.274 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[1]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.483      ;
; 1.286 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[6]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.367      ; 1.822      ;
; 1.291 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.538      ;
; 1.292 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; nbit_register_sclr:IR|q[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.052      ; 1.488      ;
; 1.296 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[2]                                                            ; clk          ; clk         ; 0.000        ; 0.027      ; 1.467      ;
; 1.299 ; nbit_register_sclr:IR|q[7]                                        ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.367      ; 1.835      ;
; 1.300 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 1.522      ;
; 1.314 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[3]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.367      ; 1.850      ;
; 1.323 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.570      ;
; 1.325 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[6][1]                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.556      ;
; 1.329 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; nbit_register_sclr:IR|q[6]                                                                       ; clk          ; clk         ; 0.000        ; 0.052      ; 1.525      ;
; 1.332 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3]                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.541      ;
; 1.333 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[1][4]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.513      ;
; 1.334 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[6][3]                                                      ; clk          ; clk         ; 0.000        ; 0.407      ; 1.885      ;
; 1.336 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                                                            ; clk          ; clk         ; 0.000        ; 0.347      ; 1.827      ;
; 1.344 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[6][2]                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.575      ;
; 1.349 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 1.571      ;
; 1.350 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; nbit_register_sclr:IR|q[4]                                                                       ; clk          ; clk         ; 0.000        ; -0.268     ; 1.226      ;
; 1.353 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[2][4]                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.559      ;
; 1.357 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; nbit_register_sclr:IR|q[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.059      ; 1.560      ;
; 1.359 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[1][3]                                                      ; clk          ; clk         ; 0.000        ; 0.392      ; 1.895      ;
; 1.360 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[5][0]                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.558      ;
; 1.371 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[5][2]                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.577      ;
; 1.375 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[5][1]                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.573      ;
; 1.385 ; nbit_register_sclr:IR|q[7]                                        ; nbit_register_sclr:IR|q[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 1.585      ;
; 1.389 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[7][2]                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.588      ;
; 1.406 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[6][4]                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.637      ;
; 1.411 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[1][6]                                                      ; clk          ; clk         ; 0.000        ; 0.396      ; 1.951      ;
; 1.418 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[4][2]                                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.622      ;
; 1.424 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 1.639      ;
; 1.429 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6]                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.638      ;
; 1.432 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 1.647      ;
; 1.438 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[6][0]                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.669      ;
; 1.443 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[4][6]                                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 1.960      ;
; 1.460 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[4][0]                                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.664      ;
; 1.484 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[7][1]                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.683      ;
; 1.488 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[4][3]                                                      ; clk          ; clk         ; 0.000        ; 0.380      ; 2.012      ;
; 1.491 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[4][1]                                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.695      ;
; 1.500 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[0][6]                                                      ; clk          ; clk         ; 0.000        ; 0.385      ; 2.029      ;
; 1.510 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[5][6]                                                      ; clk          ; clk         ; 0.000        ; 0.382      ; 2.036      ;
; 1.515 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[6][6]                                                      ; clk          ; clk         ; 0.000        ; 0.407      ; 2.066      ;
; 1.518 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[0][0]                                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.727      ;
; 1.518 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[0][1]                                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.727      ;
; 1.527 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[5][4]                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.733      ;
; 1.527 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[3][6]                                                      ; clk          ; clk         ; 0.000        ; 0.358      ; 2.029      ;
; 1.530 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 1.745      ;
; 1.538 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[7][6]                                                      ; clk          ; clk         ; 0.000        ; 0.356      ; 2.038      ;
; 1.544 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[3][1]                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 1.726      ;
; 1.545 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[3][0]                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 1.727      ;
; 1.569 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[4][4]                                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.773      ;
; 1.577 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.824      ;
; 1.588 ; nbit_register_sclr:IR|q[7]                                        ; nbit_register_sclr:IR|q[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.059      ; 1.791      ;
; 1.589 ; nbit_register_sclr:IR|q[7]                                        ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.789      ;
; 1.600 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[3][4]                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 1.782      ;
; 1.608 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[0][4]                                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.817      ;
; 1.648 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 1.870      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|C                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|N                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|P                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|Z                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[3]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[7]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_dff_v2:REG_INT|q                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][5]                                                      ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; INT         ; clk        ; 1.786 ; 2.159 ; Rise       ; clk             ;
; PHER_IN[*]  ; clk        ; 3.197 ; 3.546 ; Rise       ; clk             ;
;  PHER_IN[0] ; clk        ; 1.706 ; 2.096 ; Rise       ; clk             ;
;  PHER_IN[1] ; clk        ; 1.811 ; 2.213 ; Rise       ; clk             ;
;  PHER_IN[2] ; clk        ; 1.717 ; 2.149 ; Rise       ; clk             ;
;  PHER_IN[3] ; clk        ; 1.844 ; 2.217 ; Rise       ; clk             ;
;  PHER_IN[4] ; clk        ; 1.537 ; 1.931 ; Rise       ; clk             ;
;  PHER_IN[5] ; clk        ; 3.197 ; 3.546 ; Rise       ; clk             ;
;  PHER_IN[6] ; clk        ; 1.790 ; 2.155 ; Rise       ; clk             ;
;  PHER_IN[7] ; clk        ; 1.987 ; 2.347 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; INT         ; clk        ; -1.347 ; -1.722 ; Rise       ; clk             ;
; PHER_IN[*]  ; clk        ; -1.160 ; -1.537 ; Rise       ; clk             ;
;  PHER_IN[0] ; clk        ; -1.325 ; -1.699 ; Rise       ; clk             ;
;  PHER_IN[1] ; clk        ; -1.422 ; -1.808 ; Rise       ; clk             ;
;  PHER_IN[2] ; clk        ; -1.302 ; -1.711 ; Rise       ; clk             ;
;  PHER_IN[3] ; clk        ; -1.466 ; -1.815 ; Rise       ; clk             ;
;  PHER_IN[4] ; clk        ; -1.160 ; -1.537 ; Rise       ; clk             ;
;  PHER_IN[5] ; clk        ; -2.792 ; -3.133 ; Rise       ; clk             ;
;  PHER_IN[6] ; clk        ; -1.428 ; -1.778 ; Rise       ; clk             ;
;  PHER_IN[7] ; clk        ; -1.619 ; -1.962 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PHER1     ; clk        ; 9.542 ; 9.543 ; Rise       ; clk             ;
; PHER2[*]  ; clk        ; 8.824 ; 8.767 ; Rise       ; clk             ;
;  PHER2[0] ; clk        ; 8.430 ; 8.331 ; Rise       ; clk             ;
;  PHER2[1] ; clk        ; 8.737 ; 8.608 ; Rise       ; clk             ;
;  PHER2[2] ; clk        ; 8.654 ; 8.538 ; Rise       ; clk             ;
;  PHER2[3] ; clk        ; 8.222 ; 8.147 ; Rise       ; clk             ;
;  PHER2[4] ; clk        ; 8.725 ; 8.622 ; Rise       ; clk             ;
;  PHER2[5] ; clk        ; 8.166 ; 8.124 ; Rise       ; clk             ;
;  PHER2[6] ; clk        ; 8.210 ; 8.130 ; Rise       ; clk             ;
;  PHER2[7] ; clk        ; 8.824 ; 8.767 ; Rise       ; clk             ;
; PHER3[*]  ; clk        ; 8.739 ; 8.659 ; Rise       ; clk             ;
;  PHER3[0] ; clk        ; 8.704 ; 8.597 ; Rise       ; clk             ;
;  PHER3[1] ; clk        ; 8.698 ; 8.570 ; Rise       ; clk             ;
;  PHER3[2] ; clk        ; 8.735 ; 8.659 ; Rise       ; clk             ;
;  PHER3[3] ; clk        ; 8.739 ; 8.605 ; Rise       ; clk             ;
;  PHER3[4] ; clk        ; 8.417 ; 8.350 ; Rise       ; clk             ;
;  PHER3[5] ; clk        ; 8.323 ; 8.248 ; Rise       ; clk             ;
;  PHER3[6] ; clk        ; 8.216 ; 8.156 ; Rise       ; clk             ;
;  PHER3[7] ; clk        ; 8.296 ; 8.215 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PHER1     ; clk        ; 6.906 ; 6.815 ; Rise       ; clk             ;
; PHER2[*]  ; clk        ; 5.845 ; 5.833 ; Rise       ; clk             ;
;  PHER2[0] ; clk        ; 6.494 ; 6.449 ; Rise       ; clk             ;
;  PHER2[1] ; clk        ; 6.865 ; 6.783 ; Rise       ; clk             ;
;  PHER2[2] ; clk        ; 6.843 ; 6.747 ; Rise       ; clk             ;
;  PHER2[3] ; clk        ; 6.693 ; 6.652 ; Rise       ; clk             ;
;  PHER2[4] ; clk        ; 7.122 ; 7.013 ; Rise       ; clk             ;
;  PHER2[5] ; clk        ; 5.845 ; 5.833 ; Rise       ; clk             ;
;  PHER2[6] ; clk        ; 6.684 ; 6.660 ; Rise       ; clk             ;
;  PHER2[7] ; clk        ; 6.208 ; 6.182 ; Rise       ; clk             ;
; PHER3[*]  ; clk        ; 6.101 ; 6.029 ; Rise       ; clk             ;
;  PHER3[0] ; clk        ; 6.939 ; 6.788 ; Rise       ; clk             ;
;  PHER3[1] ; clk        ; 6.968 ; 6.902 ; Rise       ; clk             ;
;  PHER3[2] ; clk        ; 6.658 ; 6.552 ; Rise       ; clk             ;
;  PHER3[3] ; clk        ; 6.575 ; 6.445 ; Rise       ; clk             ;
;  PHER3[4] ; clk        ; 6.262 ; 6.196 ; Rise       ; clk             ;
;  PHER3[5] ; clk        ; 6.259 ; 6.178 ; Rise       ; clk             ;
;  PHER3[6] ; clk        ; 6.101 ; 6.029 ; Rise       ; clk             ;
;  PHER3[7] ; clk        ; 6.386 ; 6.279 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.313 ; -375.164          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -111.884                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.313 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.451      ;
; -4.303 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.441      ;
; -4.299 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.439      ;
; -4.289 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.429      ;
; -4.280 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.418      ;
; -4.266 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.163      ; 5.416      ;
; -4.266 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.406      ;
; -4.265 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.403      ;
; -4.261 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.407      ;
; -4.255 ; nbit_register_sclr:IR|q[4]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.205      ;
; -4.251 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.383      ;
; -4.251 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.391      ;
; -4.251 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.397      ;
; -4.250 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.379      ;
; -4.247 ; nbit_register_sclr:IR|q[4]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.163      ; 5.397      ;
; -4.245 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.195      ;
; -4.243 ; nbit_register_sclr:IR|q[3]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.163      ; 5.393      ;
; -4.241 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.387      ;
; -4.231 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.360      ;
; -4.229 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.372      ;
; -4.228 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.163      ; 5.378      ;
; -4.228 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.374      ;
; -4.227 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.356      ;
; -4.223 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.171      ;
; -4.223 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.171      ;
; -4.222 ; nbit_register_sclr:IR|q[3]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.172      ;
; -4.219 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.348      ;
; -4.219 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.348      ;
; -4.218 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.344      ;
; -4.218 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.350      ;
; -4.218 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.344      ;
; -4.217 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.343      ;
; -4.216 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.348      ;
; -4.215 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.353      ;
; -4.213 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.359      ;
; -4.212 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.341      ;
; -4.212 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.344      ;
; -4.212 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.344      ;
; -4.210 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.353      ;
; -4.208 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.354      ;
; -4.207 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.157      ;
; -4.207 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.333      ;
; -4.206 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.349      ;
; -4.206 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.338      ;
; -4.205 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.348      ;
; -4.205 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.348      ;
; -4.201 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.341      ;
; -4.200 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.148      ;
; -4.196 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.325      ;
; -4.196 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.342      ;
; -4.195 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.327      ;
; -4.195 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.321      ;
; -4.194 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.152      ; 5.333      ;
; -4.191 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.334      ;
; -4.189 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.321      ;
; -4.188 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[4][7] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.326      ;
; -4.185 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[5][3] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.133      ;
; -4.185 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.331      ;
; -4.184 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.310      ;
; -4.183 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.315      ;
; -4.182 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.325      ;
; -4.181 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][3] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.310      ;
; -4.180 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.154      ; 5.321      ;
; -4.180 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.312      ;
; -4.180 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[7][3] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.306      ;
; -4.179 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.317      ;
; -4.174 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[2][7] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.314      ;
; -4.174 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][3] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.306      ;
; -4.170 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.316      ;
; -4.169 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[7][7] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.295      ;
; -4.168 ; nbit_register_sclr:IR|q[4]                            ; nbit_register_sclr:IR|q[5]                  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.118      ;
; -4.168 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[3][7] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.300      ;
; -4.167 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[0][3] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.310      ;
; -4.163 ; nbit_register_sclr:IR|q[5]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.163      ; 5.313      ;
; -4.163 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.309      ;
; -4.163 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.309      ;
; -4.160 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.298      ;
; -4.157 ; nbit_register_sclr:IR|q[5]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.107      ;
; -4.156 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.294      ;
; -4.154 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[4][5] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.292      ;
; -4.153 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.145      ; 5.285      ;
; -4.151 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.163      ; 5.301      ;
; -4.147 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.276      ;
; -4.145 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[5][4] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.285      ;
; -4.143 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[2][5] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.289      ;
; -4.142 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.160      ; 5.289      ;
; -4.141 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[0][7] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.284      ;
; -4.141 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[1] ; register_file:REGISTER_BANK|array_reg[4][4] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.279      ;
; -4.140 ; nbit_register_sclr:IR|q[3]                            ; register_file:REGISTER_BANK|array_reg[1][5] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.286      ;
; -4.138 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[7][5] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.264      ;
; -4.136 ; nbit_register_sclr:IR|q[6]                            ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.087      ;
; -4.136 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[1][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.282      ;
; -4.135 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; register_file:REGISTER_BANK|array_reg[3][4] ; clk          ; clk         ; 1.000        ; 0.142      ; 5.264      ;
; -4.135 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; nbit_register_sclr:IR|q[5]                  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.085      ;
; -4.132 ; nbit_register_sclr:IR|q[6]                            ; register_file:REGISTER_BANK|array_reg[3][5] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.265      ;
; -4.131 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0] ; register_file:REGISTER_BANK|array_reg[0][7] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.274      ;
; -4.130 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[2] ; nbit_register_sclr:IR|q[6]                  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.080      ;
; -4.128 ; nbit_register_sclr:IR|q[6]                            ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]       ; clk          ; clk         ; 1.000        ; 0.164      ; 5.279      ;
; -4.126 ; nbit_register_sclr:IR|q[5]                            ; register_file:REGISTER_BANK|array_reg[0][4] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.269      ;
; -4.126 ; nbit_register_sclr:IR|q[4]                            ; register_file:REGISTER_BANK|array_reg[6][7] ; clk          ; clk         ; 1.000        ; 0.165      ; 5.278      ;
+--------+-------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; my_dff_v2:REG_INT|q                                               ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0]             ; unit_control:CONTROL_UNIT|nbit_register_sclr:uPC|q[0]                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.310 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[5][5]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[5][7]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.425 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.546      ;
; 0.450 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[0][5]                                                      ; clk          ; clk         ; 0.000        ; 0.231      ; 0.765      ;
; 0.462 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 0.762      ;
; 0.467 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 0.767      ;
; 0.475 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[6][7]                                                      ; clk          ; clk         ; 0.000        ; 0.249      ; 0.808      ;
; 0.478 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; nbit_register_sclr:IR|q[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.485 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[7][4]                                                      ; clk          ; clk         ; 0.000        ; 0.024      ; 0.593      ;
; 0.486 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[0][7]                                                      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.809      ;
; 0.502 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[2][2]                                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.631      ;
; 0.517 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[3][2]                                                      ; clk          ; clk         ; 0.000        ; 0.030      ; 0.631      ;
; 0.519 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1]                                ; clk          ; clk         ; 0.000        ; 0.243      ; 0.846      ;
; 0.521 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0]                                ; clk          ; clk         ; 0.000        ; 0.243      ; 0.848      ;
; 0.521 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4]                                ; clk          ; clk         ; 0.000        ; 0.243      ; 0.848      ;
; 0.546 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[2][1]                                                      ; clk          ; clk         ; 0.000        ; 0.030      ; 0.660      ;
; 0.550 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[6][5]                                                      ; clk          ; clk         ; 0.000        ; 0.249      ; 0.883      ;
; 0.551 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[3][7]                                                      ; clk          ; clk         ; 0.000        ; 0.228      ; 0.863      ;
; 0.558 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[2][0]                                                      ; clk          ; clk         ; 0.000        ; 0.030      ; 0.672      ;
; 0.572 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[7][7]                                                      ; clk          ; clk         ; 0.000        ; 0.222      ; 0.878      ;
; 0.580 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[4][5]                                                      ; clk          ; clk         ; 0.000        ; 0.235      ; 0.899      ;
; 0.580 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[7][5]                                                      ; clk          ; clk         ; 0.000        ; 0.222      ; 0.886      ;
; 0.595 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[1][7]                                                      ; clk          ; clk         ; 0.000        ; 0.243      ; 0.922      ;
; 0.604 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[4]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.945      ;
; 0.606 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[1][5]                                                      ; clk          ; clk         ; 0.000        ; 0.243      ; 0.933      ;
; 0.609 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2]                                ; clk          ; clk         ; 0.000        ; 0.243      ; 0.936      ;
; 0.623 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[2][6]                                                      ; clk          ; clk         ; 0.000        ; 0.032      ; 0.739      ;
; 0.630 ; nbit_register_sclr:IR|q[6]                                        ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.048      ; 0.762      ;
; 0.632 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.639 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[1][2]                                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.768      ;
; 0.647 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[2][7]                                                      ; clk          ; clk         ; 0.000        ; 0.237      ; 0.968      ;
; 0.661 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7] ; register_file:REGISTER_BANK|array_reg[4][7]                                                      ; clk          ; clk         ; 0.000        ; 0.235      ; 0.980      ;
; 0.665 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[2][5]                                                      ; clk          ; clk         ; 0.000        ; 0.243      ; 0.992      ;
; 0.667 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[0][2]                                                      ; clk          ; clk         ; 0.000        ; 0.032      ; 0.783      ;
; 0.675 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[5]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.016      ;
; 0.677 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; register_file:REGISTER_BANK|array_reg[3][5]                                                      ; clk          ; clk         ; 0.000        ; 0.228      ; 0.989      ;
; 0.685 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                                                            ; clk          ; clk         ; 0.000        ; 0.211      ; 0.980      ;
; 0.691 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[7]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.032      ;
; 0.695 ; nbit_register_sclr:IR|q[7]                                        ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 1.034      ;
; 0.716 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[2]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.859      ;
; 0.727 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[1][1]                                                      ; clk          ; clk         ; 0.000        ; -0.155     ; 0.656      ;
; 0.727 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.894      ;
; 0.731 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[6]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.072      ;
; 0.733 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[1]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.876      ;
; 0.737 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[1][0]                                                      ; clk          ; clk         ; 0.000        ; -0.155     ; 0.666      ;
; 0.742 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.909      ;
; 0.743 ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[3]  ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.084      ;
; 0.751 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[2]                                                            ; clk          ; clk         ; 0.000        ; 0.018      ; 0.853      ;
; 0.771 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                                                            ; clk          ; clk         ; 0.000        ; 0.049      ; 0.904      ;
; 0.772 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                                                            ; clk          ; clk         ; 0.000        ; 0.211      ; 1.067      ;
; 0.772 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; nbit_register_sclr:IR|q[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.034      ; 0.890      ;
; 0.776 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[1][4]                                                      ; clk          ; clk         ; 0.000        ; 0.025      ; 0.885      ;
; 0.777 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[2][4]                                                      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.900      ;
; 0.781 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[6][1]                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 0.916      ;
; 0.786 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.912      ;
; 0.786 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[6][2]                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 0.921      ;
; 0.786 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; nbit_register_sclr:IR|q[6]                                                                       ; clk          ; clk         ; 0.000        ; 0.033      ; 0.903      ;
; 0.788 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[5][2]                                                      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.911      ;
; 0.790 ; nbit_register_sclr:IR|q[7]                                        ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.131      ;
; 0.792 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[6][3]                                                      ; clk          ; clk         ; 0.000        ; 0.244      ; 1.120      ;
; 0.798 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                                                            ; clk          ; clk         ; 0.000        ; 0.049      ; 0.931      ;
; 0.799 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[5][0]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.919      ;
; 0.801 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; nbit_register_sclr:IR|q[4]                                                                       ; clk          ; clk         ; 0.000        ; -0.159     ; 0.726      ;
; 0.804 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[7][2]                                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.922      ;
; 0.805 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5] ; nbit_register_sclr:IR|q[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.928      ;
; 0.808 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[1][3]                                                      ; clk          ; clk         ; 0.000        ; 0.238      ; 1.130      ;
; 0.813 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[5][1]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.933      ;
; 0.814 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[6][4]                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 0.949      ;
; 0.814 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.965      ;
; 0.816 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2] ; register_file:REGISTER_BANK|array_reg[4][2]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.937      ;
; 0.825 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[1][6]                                                      ; clk          ; clk         ; 0.000        ; 0.241      ; 1.150      ;
; 0.832 ; nbit_register_sclr:IR|q[7]                                        ; nbit_register_sclr:IR|q[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.952      ;
; 0.833 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.984      ;
; 0.837 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[4][6]                                                      ; clk          ; clk         ; 0.000        ; 0.228      ; 1.149      ;
; 0.840 ; nbit_register_sclr:IR|q[7]                                        ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.966      ;
; 0.852 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[6][0]                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 0.987      ;
; 0.861 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[4][0]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.982      ;
; 0.870 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.047      ; 1.021      ;
; 0.871 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[4][1]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.992      ;
; 0.872 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3] ; register_file:REGISTER_BANK|array_reg[4][3]                                                      ; clk          ; clk         ; 0.000        ; 0.230      ; 1.186      ;
; 0.873 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[7][1]                                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.991      ;
; 0.875 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[5][4]                                                      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.998      ;
; 0.878 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[0][6]                                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 1.196      ;
; 0.879 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[5][6]                                                      ; clk          ; clk         ; 0.000        ; 0.232      ; 1.195      ;
; 0.890 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[0][0]                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 1.015      ;
; 0.892 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[6][6]                                                      ; clk          ; clk         ; 0.000        ; 0.244      ; 1.220      ;
; 0.892 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[3][6]                                                      ; clk          ; clk         ; 0.000        ; 0.220      ; 1.196      ;
; 0.892 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[0][1]                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 1.017      ;
; 0.896 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[4][4]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 1.017      ;
; 0.896 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6] ; register_file:REGISTER_BANK|array_reg[7][6]                                                      ; clk          ; clk         ; 0.000        ; 0.217      ; 1.197      ;
; 0.904 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0] ; register_file:REGISTER_BANK|array_reg[3][0]                                                      ; clk          ; clk         ; 0.000        ; 0.027      ; 1.015      ;
; 0.905 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1] ; register_file:REGISTER_BANK|array_reg[3][1]                                                      ; clk          ; clk         ; 0.000        ; 0.027      ; 1.016      ;
; 0.911 ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                             ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.078      ;
; 0.933 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[3][4]                                                      ; clk          ; clk         ; 0.000        ; 0.027      ; 1.044      ;
; 0.934 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; register_file:REGISTER_BANK|array_reg[0][4]                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 1.059      ;
; 0.950 ; nbit_register_sclr:IR|q[7]                                        ; nbit_register_sclr:IR|q[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.073      ;
; 0.956 ; nbit_register_sclr:IR|q[7]                                        ; my_dff_v2:REG_INT|q                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 1.076      ;
; 0.958 ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4] ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                                                            ; clk          ; clk         ; 0.000        ; 0.049      ; 1.091      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|C                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|N                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|P                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:ALU|flag_register:flag_rec|Z                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[3]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:alu_reg_8bits|my_reg:my_reg_8bits|q[7]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mdr_register:MDR|my_reg_8:data_reg_8bits|my_reg:my_reg_8bits|q[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_SPRAM:RAM|altsyncram:ram_rtl_0|altsyncram_4871:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_dff_v2:REG_INT|q                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; my_reg_8:MAR|my_reg:my_reg_8bits|q[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; nbit_register_sclr:IR|q[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[0][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[1][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[2][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[3][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[4][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[5][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][5]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][6]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[6][7]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][0]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][1]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][2]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][3]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][4]                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_file:REGISTER_BANK|array_reg[7][5]                                                      ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; INT         ; clk        ; 1.194 ; 1.785 ; Rise       ; clk             ;
; PHER_IN[*]  ; clk        ; 1.975 ; 2.674 ; Rise       ; clk             ;
;  PHER_IN[0] ; clk        ; 1.114 ; 1.764 ; Rise       ; clk             ;
;  PHER_IN[1] ; clk        ; 1.167 ; 1.845 ; Rise       ; clk             ;
;  PHER_IN[2] ; clk        ; 1.145 ; 1.802 ; Rise       ; clk             ;
;  PHER_IN[3] ; clk        ; 1.192 ; 1.811 ; Rise       ; clk             ;
;  PHER_IN[4] ; clk        ; 1.007 ; 1.642 ; Rise       ; clk             ;
;  PHER_IN[5] ; clk        ; 1.975 ; 2.674 ; Rise       ; clk             ;
;  PHER_IN[6] ; clk        ; 1.157 ; 1.772 ; Rise       ; clk             ;
;  PHER_IN[7] ; clk        ; 1.261 ; 1.902 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; INT         ; clk        ; -0.910 ; -1.502 ; Rise       ; clk             ;
; PHER_IN[*]  ; clk        ; -0.769 ; -1.388 ; Rise       ; clk             ;
;  PHER_IN[0] ; clk        ; -0.873 ; -1.505 ; Rise       ; clk             ;
;  PHER_IN[1] ; clk        ; -0.922 ; -1.582 ; Rise       ; clk             ;
;  PHER_IN[2] ; clk        ; -0.881 ; -1.521 ; Rise       ; clk             ;
;  PHER_IN[3] ; clk        ; -0.957 ; -1.550 ; Rise       ; clk             ;
;  PHER_IN[4] ; clk        ; -0.769 ; -1.388 ; Rise       ; clk             ;
;  PHER_IN[5] ; clk        ; -1.720 ; -2.406 ; Rise       ; clk             ;
;  PHER_IN[6] ; clk        ; -0.930 ; -1.528 ; Rise       ; clk             ;
;  PHER_IN[7] ; clk        ; -1.030 ; -1.651 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PHER1     ; clk        ; 6.051 ; 6.361 ; Rise       ; clk             ;
; PHER2[*]  ; clk        ; 5.692 ; 5.882 ; Rise       ; clk             ;
;  PHER2[0] ; clk        ; 5.432 ; 5.609 ; Rise       ; clk             ;
;  PHER2[1] ; clk        ; 5.610 ; 5.795 ; Rise       ; clk             ;
;  PHER2[2] ; clk        ; 5.533 ; 5.716 ; Rise       ; clk             ;
;  PHER2[3] ; clk        ; 5.310 ; 5.457 ; Rise       ; clk             ;
;  PHER2[4] ; clk        ; 5.657 ; 5.797 ; Rise       ; clk             ;
;  PHER2[5] ; clk        ; 5.269 ; 5.430 ; Rise       ; clk             ;
;  PHER2[6] ; clk        ; 5.307 ; 5.447 ; Rise       ; clk             ;
;  PHER2[7] ; clk        ; 5.692 ; 5.882 ; Rise       ; clk             ;
; PHER3[*]  ; clk        ; 5.657 ; 5.810 ; Rise       ; clk             ;
;  PHER3[0] ; clk        ; 5.587 ; 5.783 ; Rise       ; clk             ;
;  PHER3[1] ; clk        ; 5.571 ; 5.754 ; Rise       ; clk             ;
;  PHER3[2] ; clk        ; 5.627 ; 5.810 ; Rise       ; clk             ;
;  PHER3[3] ; clk        ; 5.657 ; 5.784 ; Rise       ; clk             ;
;  PHER3[4] ; clk        ; 5.446 ; 5.603 ; Rise       ; clk             ;
;  PHER3[5] ; clk        ; 5.433 ; 5.542 ; Rise       ; clk             ;
;  PHER3[6] ; clk        ; 5.362 ; 5.487 ; Rise       ; clk             ;
;  PHER3[7] ; clk        ; 5.341 ; 5.487 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PHER1     ; clk        ; 4.408 ; 4.592 ; Rise       ; clk             ;
; PHER2[*]  ; clk        ; 3.779 ; 3.879 ; Rise       ; clk             ;
;  PHER2[0] ; clk        ; 4.187 ; 4.322 ; Rise       ; clk             ;
;  PHER2[1] ; clk        ; 4.408 ; 4.553 ; Rise       ; clk             ;
;  PHER2[2] ; clk        ; 4.362 ; 4.535 ; Rise       ; clk             ;
;  PHER2[3] ; clk        ; 4.311 ; 4.467 ; Rise       ; clk             ;
;  PHER2[4] ; clk        ; 4.590 ; 4.722 ; Rise       ; clk             ;
;  PHER2[5] ; clk        ; 3.779 ; 3.879 ; Rise       ; clk             ;
;  PHER2[6] ; clk        ; 4.310 ; 4.479 ; Rise       ; clk             ;
;  PHER2[7] ; clk        ; 4.024 ; 4.144 ; Rise       ; clk             ;
; PHER3[*]  ; clk        ; 3.994 ; 4.068 ; Rise       ; clk             ;
;  PHER3[0] ; clk        ; 4.421 ; 4.582 ; Rise       ; clk             ;
;  PHER3[1] ; clk        ; 4.433 ; 4.633 ; Rise       ; clk             ;
;  PHER3[2] ; clk        ; 4.263 ; 4.372 ; Rise       ; clk             ;
;  PHER3[3] ; clk        ; 4.244 ; 4.338 ; Rise       ; clk             ;
;  PHER3[4] ; clk        ; 4.040 ; 4.162 ; Rise       ; clk             ;
;  PHER3[5] ; clk        ; 4.081 ; 4.165 ; Rise       ; clk             ;
;  PHER3[6] ; clk        ; 3.994 ; 4.068 ; Rise       ; clk             ;
;  PHER3[7] ; clk        ; 4.072 ; 4.203 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.362   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -8.362   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -738.239 ; 0.0   ; 0.0      ; 0.0     ; -111.884            ;
;  clk             ; -738.239 ; 0.000 ; N/A      ; N/A     ; -111.884            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; INT         ; clk        ; 2.095 ; 2.541 ; Rise       ; clk             ;
; PHER_IN[*]  ; clk        ; 3.613 ; 4.103 ; Rise       ; clk             ;
;  PHER_IN[0] ; clk        ; 1.981 ; 2.494 ; Rise       ; clk             ;
;  PHER_IN[1] ; clk        ; 2.102 ; 2.623 ; Rise       ; clk             ;
;  PHER_IN[2] ; clk        ; 2.010 ; 2.549 ; Rise       ; clk             ;
;  PHER_IN[3] ; clk        ; 2.141 ; 2.618 ; Rise       ; clk             ;
;  PHER_IN[4] ; clk        ; 1.801 ; 2.307 ; Rise       ; clk             ;
;  PHER_IN[5] ; clk        ; 3.613 ; 4.103 ; Rise       ; clk             ;
;  PHER_IN[6] ; clk        ; 2.084 ; 2.551 ; Rise       ; clk             ;
;  PHER_IN[7] ; clk        ; 2.294 ; 2.770 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; INT         ; clk        ; -0.910 ; -1.502 ; Rise       ; clk             ;
; PHER_IN[*]  ; clk        ; -0.769 ; -1.388 ; Rise       ; clk             ;
;  PHER_IN[0] ; clk        ; -0.873 ; -1.505 ; Rise       ; clk             ;
;  PHER_IN[1] ; clk        ; -0.922 ; -1.582 ; Rise       ; clk             ;
;  PHER_IN[2] ; clk        ; -0.881 ; -1.521 ; Rise       ; clk             ;
;  PHER_IN[3] ; clk        ; -0.957 ; -1.550 ; Rise       ; clk             ;
;  PHER_IN[4] ; clk        ; -0.769 ; -1.388 ; Rise       ; clk             ;
;  PHER_IN[5] ; clk        ; -1.720 ; -2.406 ; Rise       ; clk             ;
;  PHER_IN[6] ; clk        ; -0.930 ; -1.528 ; Rise       ; clk             ;
;  PHER_IN[7] ; clk        ; -1.030 ; -1.651 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PHER1     ; clk        ; 10.559 ; 10.694 ; Rise       ; clk             ;
; PHER2[*]  ; clk        ; 9.833  ; 9.828  ; Rise       ; clk             ;
;  PHER2[0] ; clk        ; 9.373  ; 9.344  ; Rise       ; clk             ;
;  PHER2[1] ; clk        ; 9.704  ; 9.653  ; Rise       ; clk             ;
;  PHER2[2] ; clk        ; 9.614  ; 9.594  ; Rise       ; clk             ;
;  PHER2[3] ; clk        ; 9.174  ; 9.138  ; Rise       ; clk             ;
;  PHER2[4] ; clk        ; 9.680  ; 9.689  ; Rise       ; clk             ;
;  PHER2[5] ; clk        ; 9.095  ; 9.118  ; Rise       ; clk             ;
;  PHER2[6] ; clk        ; 9.161  ; 9.119  ; Rise       ; clk             ;
;  PHER2[7] ; clk        ; 9.833  ; 9.828  ; Rise       ; clk             ;
; PHER3[*]  ; clk        ; 9.729  ; 9.712  ; Rise       ; clk             ;
;  PHER3[0] ; clk        ; 9.651  ; 9.647  ; Rise       ; clk             ;
;  PHER3[1] ; clk        ; 9.649  ; 9.618  ; Rise       ; clk             ;
;  PHER3[2] ; clk        ; 9.729  ; 9.712  ; Rise       ; clk             ;
;  PHER3[3] ; clk        ; 9.697  ; 9.677  ; Rise       ; clk             ;
;  PHER3[4] ; clk        ; 9.381  ; 9.365  ; Rise       ; clk             ;
;  PHER3[5] ; clk        ; 9.245  ; 9.267  ; Rise       ; clk             ;
;  PHER3[6] ; clk        ; 9.126  ; 9.166  ; Rise       ; clk             ;
;  PHER3[7] ; clk        ; 9.232  ; 9.215  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PHER1     ; clk        ; 4.408 ; 4.592 ; Rise       ; clk             ;
; PHER2[*]  ; clk        ; 3.779 ; 3.879 ; Rise       ; clk             ;
;  PHER2[0] ; clk        ; 4.187 ; 4.322 ; Rise       ; clk             ;
;  PHER2[1] ; clk        ; 4.408 ; 4.553 ; Rise       ; clk             ;
;  PHER2[2] ; clk        ; 4.362 ; 4.535 ; Rise       ; clk             ;
;  PHER2[3] ; clk        ; 4.311 ; 4.467 ; Rise       ; clk             ;
;  PHER2[4] ; clk        ; 4.590 ; 4.722 ; Rise       ; clk             ;
;  PHER2[5] ; clk        ; 3.779 ; 3.879 ; Rise       ; clk             ;
;  PHER2[6] ; clk        ; 4.310 ; 4.479 ; Rise       ; clk             ;
;  PHER2[7] ; clk        ; 4.024 ; 4.144 ; Rise       ; clk             ;
; PHER3[*]  ; clk        ; 3.994 ; 4.068 ; Rise       ; clk             ;
;  PHER3[0] ; clk        ; 4.421 ; 4.582 ; Rise       ; clk             ;
;  PHER3[1] ; clk        ; 4.433 ; 4.633 ; Rise       ; clk             ;
;  PHER3[2] ; clk        ; 4.263 ; 4.372 ; Rise       ; clk             ;
;  PHER3[3] ; clk        ; 4.244 ; 4.338 ; Rise       ; clk             ;
;  PHER3[4] ; clk        ; 4.040 ; 4.162 ; Rise       ; clk             ;
;  PHER3[5] ; clk        ; 4.081 ; 4.165 ; Rise       ; clk             ;
;  PHER3[6] ; clk        ; 3.994 ; 4.068 ; Rise       ; clk             ;
;  PHER3[7] ; clk        ; 4.072 ; 4.203 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PHER1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER2[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER3[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER3[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER3[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER3[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER3[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER3[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER3[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PHER3[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PHER_IN[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PHER_IN[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PHER_IN[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PHER_IN[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PHER_IN[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INT            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PHER_IN[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PHER_IN[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PHER_IN[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PHER1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; PHER2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; PHER2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; PHER2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; PHER2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; PHER2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; PHER3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; PHER3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; PHER3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; PHER3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; PHER3[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PHER1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; PHER2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; PHER2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; PHER2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; PHER2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; PHER2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; PHER3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; PHER3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; PHER3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; PHER3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; PHER3[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PHER1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; PHER2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; PHER2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; PHER2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; PHER2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; PHER2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; PHER2[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; PHER3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; PHER3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; PHER3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; PHER3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; PHER3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; PHER3[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1161113  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1161113  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 110   ; 110  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 104   ; 104  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 03 12:20:26 2022
Info: Command: quartus_sta Proyecto4 -c Proyecto4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proyecto4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.362      -738.239 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.355         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -110.522 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.415
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.415      -654.099 clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.310         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -110.522 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.313      -375.164 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -111.884 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4591 megabytes
    Info: Processing ended: Fri Jun 03 12:20:30 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


