+define+ACX_ETH_0_REF_CLK_SEL=16
+define+ACX_ETH_0_FF0_CLK_SEL=17
+define+ACX_ETH_0_FF1_CLK_SEL=18
+define+ACX_ETH_1_REF_CLK_SEL=16
+define+ACX_ETH_1_FF0_CLK_SEL=17
+define+ACX_ETH_1_FF1_CLK_SEL=18
+define+ACX_GPIO_S_B1_CLK_SEL=32
+define+ENOC_CLK_SEL=15
+define+ACX_ETH_0_RST_SEL=25
+define+ACX_ETH_1_RST_SEL=26
+define+ACX_CLKIO_NE_RST_SEL=3
+define+ACX_CLKIO_NW_RST_SEL=2
+define+ACX_CLKIO_SE_RST_SEL=1
+define+ACX_CLKIO_SW_RST_SEL=0
+define+ACX_GPIO_N_B0_RST_SEL=27
+define+ACX_GPIO_N_B1_RST_SEL=27
+define+ACX_GPIO_N_B2_RST_SEL=27
+define+ACX_GPIO_S_B0_RST_SEL=27
+define+ACX_GPIO_S_B1_RST_SEL=27
+define+ACX_GPIO_S_B2_RST_SEL=27
