module Lab1_gatelevel_UDP (F,A,B,C,D);
	output F;
	input A,B,C,D;
	wire w6,w7,w8;
	


	Lab1_UDP M0(w7,A,!D,!B,C);
	and(w6,C,D);
	or(w8,w6,!A);
	and(F,w7,w8);

endmodule