---
layout : single
title: "[SProcess] Silicide Process"
categories: 
  - MOSFET Process Simulation
toc: true
toc_sticky: true
use_math: true
---

Schottky Barrier를 완화하기 위한 Silicide Process  

[Process Flow Video](https://www.youtube.com/watch?v=ZPxwLE5Xsos&t=109s)

## 0. Gate Mask PhotoLithography

&nbsp;

<p align="center"><img src="/assets/images/mosfet/45.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl

photo mask= poly thickness= 0.5<um>

```


- **Gate Mask 사용 이유**  
  - Silicide는 Silicon에 반응하여 생성됨  
  - Dummy Gate가 Poly-Si이기 때문에 불필요한 Silicide의 형성을 방지하기 위해 Gate Mask를 생성  
  - 보완할 점 : Dummy Gate의 측면부는 Spacer로 가려져있지만, 완전히 가려져 있지 않음  

&nbsp;

## 1. Titanium Silicidation  

&nbsp;

<p align="center"><img src="/assets/images/mosfet/46.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl
diffuse stress.relax time= 60  temperature= 20 \
	ramprate= [ expr (500.0 - 20.0)/60.0 ]

deposit material= {TiSilicide} type= isotropic rate= $TiSiT \
	time= 1.0 temperature= 500 selective.materials= {Silicon}

diffuse stress.relax time= 60 temperature= 500 \
  ramprate= [ expr (20.0 - 500.0)/60.0 ]
```  

- **Silicide를 먼저 진행하는 이유**
  - Metal Gate를 먼저 형성하면, Thermal Budget 이슈로 인해 소자의 성능이 저하될 수 있기 때문  
  - TiSilicide의 경우, Line Width의 감소에 따른 저항값의 향상이 크지만 어차피 180nm니까 그냥 이대로 소재를 채택함  

&nbsp;

## 2. PR Strip

&nbsp;

<p align="center"><img src="/assets/images/mosfet/47.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl

strip Photoresist

```

&nbsp;