`timescale 1ns/100ps

module tb_cla_clk;
	reg clock;
	reg [31:0] tb_a, tb_b;
	reg tb_ci;
	wire [31:0] tb_s_cla;
	wire tb_co_cla;
	
	parameter STEP=10;
	
	CarryLookAhead_clk U0_CarryLookAhead_clk(.clock(clock),.a(tb_a),.b(tb_b),.ci(tb_ci),.s_cla(tb_s_cla),.co_cla(tb_co_cla));
	
	always#(STEP/2) clock=~clock;

	initial
	begin
		clock=1'b1; tb_a=32'h0; tb_b=32'h0; tb_ci=1'b0;
		#(STEP-2); tb_a=32'h0; tb_b=32'h0; tb_ci=1'b0;
		#(STEP); tb_a=32'h0; tb_b=32'h0; tb_ci=1'b0;
		#(STEP); tb_a=32'h0; tb_b=32'h0; tb_ci=1'b0;
		#(STEP-2); $stop;
	end