module hw3 (D , clk , enable , seed);
input clk, enable, seed;
output [5:0] D;
reg [5:0] D;
	always @(posedge clk)
	begin
		D1 <= D0;
		D2 <= D1;
		D3 <= D2;
		D4 <= D3;
		D5 <= D4;
		if (enable)
			D0 <= seed;
		else 
			D0 <= D4 ^ D5;
	end
endmodule
