# 中期报告

    由于开发板尚未到手，只能先编写一些简单的led阵列显示程序进行模拟仿真。
    下面编写了一个简单显示1、2、3数字各一秒的led阵列显示程序

# led_display.v
```verilog
module led_display(
    input clk_50m,      // 50MHz时钟
    input rst_n,        // 复位信号
    output reg [15:0] row,  // 行选择信号
    output reg [15:0] col   // 列数据信号
);

// 参数定义
parameter CLK_FREQ = 50_000_000;  // 50MHz
parameter CNT_1S = CLK_FREQ;      // 1秒计数器
parameter ROW_TIME = CLK_FREQ/16/100; // 行扫描时间（100Hz刷新率）

// 数字点阵数据（16x16）
reg [255:0] num_rom [2:0];  // 存储3个数字的位图

// 初始化点阵数据（示例图案，可自定义）
initial begin
    // 数字1（中间两列点亮）
    num_rom[0] = 256'h0000_0000_0000_0000_0000_0FF0_0FF0_0FF0_0FF0_0FF0_0FF0_0FF0_0000_0000_0000_0000;
    
    // 数字2（示例形状）
    num_rom[1] = 256'hFFFF_8001_8001_8001_8001_8001_8001_8001_8001_8001_8001_8001_8001_8001_8001_FFFF;
    
    // 数字3（示例形状）
    num_rom[2] = 256'h0000_7FFE_4002_4002_4002_4002_4002_4002_4002_4002_4002_4002_4002_7FFE_0000_0000;
end

// 时钟分频与时间控制
reg [25:0] cnt_1s;
reg [15:0] row_cnt;
reg [1:0] num_sel;  // 当前显示的数字（0-2）
reg [31:0] cnt_row;

always @(posedge clk_50m or negedge rst_n) begin
    if(!rst_n) begin
        cnt_1s <= 0;
        num_sel <= 0;
        row_cnt <= 0;
        cnt_row <= 0;
    end
    else begin
        // 1秒计数器
        cnt_1s <= (cnt_1s >= CNT_1S-1) ? 0 : cnt_1s + 1;
        
        // 数字切换逻辑
        if(cnt_1s == CNT_1S-1)
            num_sel <= (num_sel == 2) ? 0 : num_sel + 1;
        
        // 行扫描计数器
        cnt_row <= (cnt_row >= ROW_TIME-1) ? 0 : cnt_row + 1;
        if(cnt_row == ROW_TIME-1)
            row_cnt <= (row_cnt == 15) ? 0 : row_cnt + 1;
    end
end

// 行扫描与列数据生成
always @(*) begin
    // 行选择（低有效）
    row = ~(1 << row_cnt);
    
    // 列数据（高有效）
    case(num_sel)
        0: col = num_rom[0][row_cnt*16 +: 16];
        1: col = num_rom[1][row_cnt*16 +: 16];
        2: col = num_rom[2][row_cnt*16 +: 16];
        default: col = 16'h0000;
    endcase
end

endmodule
```
# tb_led_dispaly.v
```verilog
`timescale 1ns/1ns
module tb_led_display();

reg clk_50m;
reg rst_n;
wire [15:0] row;
wire [15:0] col;

// 实例化被测试模块
led_display uut(
    .clk_50m(clk_50m),
    .rst_n(rst_n),
    .row(row),
    .col(col)
);

// 时钟生成（50MHz）
initial begin
    clk_50m = 0;
    forever #10 clk_50m = ~clk_50m;
end

// 仿真初始化
initial begin
    rst_n = 0;
    #100 rst_n = 1;
    
    // 仿真运行3.5秒（实际使用时延长）
    #3500000000 $stop;
end

// 实时监控信号变化
initial begin
    $monitor("Time=%tns, num_sel=%d, row=%h, col=%h", 
            $time, uut.num_sel, row, col);
end

endmodule
```

    下面是通过modelsim模拟仿真得出的波形图
![模拟仿真](https://github.com/Fwean/FPGA-/blob/main/simulation.png)

    在项目中我们想要实现对16X16的led阵列的显示操作，利用了行列扫描的方法，从模拟仿真的结果可以看到，代码并没有什么很大的问题，  
    行扫和列扫都在正常运行。但是一切还得等到实物验证，现在下结论为时尚早。
