Физическое устройство
=====================

Итак, для успешной коммутации пакета нужны следующие блоки: 

    * Парсер заголовков (Parser)
    * Лукап (Match): FIB/LFIB, Nexthop-группы, ARP Adjacencies, IPv6 ND Tables, ACL итд
    * Блоки преобразований (Action)
    * Блок управления памятью (TM/MMU)
    * Сборщик пакета (Deparser)
    * SerDes
    * Память для буферизации пакетов
    * Блок, реализующий MAC
    * Чип PHY
    * Физические порты/трансиверы

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/device_architecture_full.png
           :align: center

Крупными мазками: оптический или электрический сигнал попадает на порт (**Rx**), тот его передаёт на **PHY**. Модуль PHY реализует функции физического уровня и передаёт биты на входные пины PFE, где сигнал блоками **SerDes** преобразуется в удобоваримый для чипа вид. Блок **MAC** из потока битов восстанавливает Ethernet-кадр и передаёт его **парсеру**. Парсер отделяет необходимые ему заголовки и передаёт их на анализ следующему блоку **Match/Action**. Тот их исследует и применяет нужные действия - отправить на правильный порт, на CPU, энкапсулировать, дропнуть итд. Тело пакета всё это время хранилось в **буферах**, управляемых **MMU**, и теперь пришло время **Traffic Manager'у** проводить все обряды QoS. И потом процесс раскручивается в обратную сторону. Снова **Match/Action**. Потом собрать пакет с новыми заголовками (**Deparser**), преобразовать кадр в поток битов (**MAC**), сериализовать (**SerDes**), осуществить действия физического уровня (**PHY**) и передать через выходной порт (**Tx**) в среду.

В простейшем случае вообще почти все блоки являются частью одного монолитного кристалла кремния. То есть они - продукт одного процесса печати на вафле.

Отдельные, составляющие чип компоненты, реализующие законченный набор функций, называются `IP-core <https://ru.wikipedia.org/wiki/IP-cores>`_ (не тот, что ты мог подумать, сетевой инженер!). То есть SerDes, MAC, TM - это всё отдельные IP-core. Зачастую они производятся сторонними компаниями, специализирующимися конкретно на данных компонентах, а потом встраиваются в микросхему. Особенно это касается SerDes - сложнейшей детали, в которую вендоры сетевых чипов не готовы вкладывать силы R&D. Один из крупных производителей SerDes - `Inphi <https://www.inphi.com/products/optical-phy/>`_.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/monolitic_asic.png           
           :align: center

           ..

           `Источник <http://www.trex.fi/2017/Ralf-Korschner-The-March-of-Merchant-Silicon.pdf>`_

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/rosetta.png           
           :align: center

           Монолитный чип Rosetta. 

           `Источник <https://fuse.wikichip.org/news/3293/inside-rosetta-the-engine-behind-crays-slingshot-exascale-era-interconnect/>`_

Другой распространённый вариант: в одном чипе сочетать несколько разных кристаллов с интерконнектом между ними.
Так, например, память HBM коммерческого производства выносится за пределы кристалла сетевого ASIC:

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/monolit_asic.png           
           :align: center

Под крышкой одного производительного чипа могут быть собраны несколько, так называемых, менее производительных чиплетов (chiplet), которые, объединённые в фабрику, дают бо́льшую пропускную способность:

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/chiplets.png           
           :align: center

Для некоторых решений рядовая практика - вообще все ресурсы выносить за пределы сетевого ASIC'а:

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/off_chip_resources.png           
           :align: center

В случае Juniper, кстати, их Trio - это не один ASIC - это их набор, каждый из которого реализует свои функции.

Но как бы ни был устроен сам чип, ему нужно общаться с миром. 
И поэтому на животике у него есть несколько тысяч пинов:

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/pins.png           
           :align: center

Одни пины нужны для того, чтобы подключить к чипу интерфейсы.
Другие - чтобы подключиться к внешней памяти (CAM/TCAM/RAM), если она есть.
Третьи - к фабрике коммутации, если коробка модульная.

Два пина образуют `дифференциальную пару <https://linkmeup.ru/blog/401.html#DIFFPAIRS>`_ для передачи данных в одном направлении. То есть две пары пинов нужны для полнодуплексной передачи.

Вот так оно потом выглядит в программах для проектирования (для случая на порядок более простой микросхемы):

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/designing_card.png           
           :align: center

           ..

           `Источник <https://linkmeup.ru/blog/401.html>`_

Теперь пришло время разобраться с тем, что же такое загадочный SerDes. Нет, это не ножки на микросхеме.

SerDes
------

Если коротко - то это блоки (`IP-core <https://ru.wikipedia.org/wiki/IP-cores>`_) сетевого ASIC'а, которые позволяют получить сигнал с пинов и, наоборот, передать его туда.

Теперь с этимологией. Аналогично "модему" и "кодеку", ставшим уже такими родными в кириллическом написании, SerDes составлен из двух слов: **Serializer-Deserializer**. Так чего же он сериализует и десериализует?

| Всё дело в скорости работы сетевых чипов. Независимо от их типа (ASIC, NP, CPU) - их частота находится в пределах сотен Мгц - единиц Ггц. А частота передачи данных с порта 10Гб/с - 10 Ггц (100 Гбит/с = 4х25ГГц). Соответственно, каким-то образом нужно понизить частоту внутри чипа. И как раз это достигается тем, что сигнал из пары вводных пинов распараллеливается на множество внутренних линий - десериализуется.
| В обратную сторону - сигнал с нескольких линий нужно сериализовать в пару пинов.

Блоки SerDes всегда являются составными частями кристалла сетевого чипа.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/serdeses.jpg           
           :align: center

           ..

           `Источник <https://www.design-reuse.com/news/44362/esilicon-7nm-ip-networking-platform.html>`_

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/serdes_inside.png           
           :align: center

           ..

           `Источник <http://www.trex.fi/2017/Ralf-Korschner-The-March-of-Merchant-Silicon.pdf>`_

| Один SerDes - это 4 пина на пузике асика - два для Tx, два для Rx.
| Скорость одного SerDes'а - величина скачкообразно растущая с годами . Наиболее распространённые сегодня - это 10Гб/с и 28Гб/с. Но в скором будущем датацентровый масс-маркет начнут заполонять устройства с 56Гб/с SerDes и даже со 112Гб/с.

Выглядит довольно сложным. Для чего же вообще устраивать эту сериальную вакханалию, а не сделать просто пинов по числу реальных линий в чипе?

Зачем?
~~~~~~

| Ну, давайте прикинем, спайн-коммутатор с 64х100Гб/с портами несёт под кожухом ASIC ёмкостью 6,4 Тб/с.
| Если каждые 4 пина чипа могут обеспечить 28Гб/с в полном дуплексе, значит, на нём должно быть 64*4*4=1024 пинов.
| Это уже как минимум 32х32 пинов на 40 см^2, не считая питания и земли. И они там сидят довольно плотненько. Легко ли будет кратно нарастить их количество?

| Однако проблема не только и не столько с количеством пинов.
| Тенденция к серийным интерфейсам намечается `уже давно <https://www.design-reuse.com/articles/10541/multi-gigabit-serdes-the-cornerstone-of-high-speed-serial-interconnects.html>`_.
| На смену переферийным параллельным портам пришли серийные (USB на смену параллельному)

| На смену IDE - SATA (Serial ATA)
| На смену SCSI - SAS (Serial SCSI)
| На смену PCI - PCI Express

| Это жжж неспроста. Ведь казалось бы, чем больше проводов, тем больше данных можно передать за единицу времени?
| На самом деле нет - при параллельной передаче с повышением скорости всё острее и острее встают вопросы синхронизации между этими самым проводами. Схемотехники даже связанные дорожки на платах `проектируют так <https://linkmeup.ru/blog/401.html#DIFFPAIRS>`_, чтобы они были максимально одинаковой длины.
| В какой-то момент задача усложнилась настолько, что дальнейшее развитие пошло по увеличению полосы пропускания обычной дифф-пары вместо параллелизма. В частности для 100Гб/с другого варианта просто не существует. 

Модуляция
~~~~~~~~~

| То, каким образом множество параллельных сигналов укладывается в один, зависит от метода модуляции.
| Для SerDes с пропускной сопособностью 10Гб/с и 28Гб/с используется **NRZ** - `Non-Return-to-Zero <https://en.wikipedia.org/wiki/Non-return-to-zero>`_. 
| С ним же `добились <https://www.nextplatform.com/micro-site-content/taking-closer-look-rambus-56-gbps-multi-protocol-serdes-phy/>`_ и 56Гб/с. Но всё же стандартом *de facto* для 56Гб/с и *de iure* для 112Гб/с является **PAM4** - `4 -level Pulse Amplitude Modulation <https://blogs.cisco.com/sp/pam4-for-400g-optical-interfaces-and-beyond-part-1>`_.
| Есть и `ленивые пессимистичные взгляды <http://www.ieee802.org/3/ad_hoc/ngrates/public/17_05/sun_nea_01a_0517.pdf>`_ в сторону PAM8.

Итого, учитывая современные реалии (NRZ), для того, чтобы запитать данными интерфейс 100Гб/с нужно подвести к нему 4 SerDes'а по 28Гб/с (или 16 дорожек). Отсюда и берётся "лейновость" 100Ж-портов: 4 лейна - это 4 канала по 28Гб/с.

И это то, что позволяет 1х100Ж порт разбить на 4х25Ж с помощью гидры.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/breakout.png           
           :align: center

В случае PAM4 для 100Ж нужно только 2 SerDes'а по 56Гб/с, то есть два лейна.

GearBox'ы
~~~~~~~~~

Сложности с переходом на новые методы модуляции заключаются в том, что устройства на разных сторонах должны использовать одинаковые, либо нужно ставить дополнительные конвертеры. То есть просто подключить сотками коммутатор с PAM4 к NRZ не получится.

| Но когда индустрия бросала своих участников, не предлагая им решений? Для того, чтобы устройства с разными модуляциями могли взаимодействовать друг с другом, изобрели коробки передач, которые из малого количество высокоскоростных линий делают много помедленнее и наоборот.
| Так, в новейшие коммутаторы, выпускаемые сегодня, `ставят дополнительные чипы <https://www.marketwatch.com/press-release/broadcoms-industry-leading-pam-4-phy-shipments-surpass-1-million-ports-2018-09-20>`_, чтобы их можно было использовать в сети с более старым оборудованием.

| Использование гирбоксов также упростит вендорам и переход на 400G - не придётся менять ASIC - достаточно заменить/убрать гирбокс.

Ну а потом от вещей мирских перейдём к тому, сколько кругов пакет проходит в чипе.


PHY
---

| Этот зверь тоже по-своему интересен.
| Его задачи незамысловаты:

    * Конвертация сигнала между средами (оптика-медь), если это нужно
    * Восстановление битов из сигналов и наоборот
    * Коррекция ошибок
    * Синхронизация
    * И другие задачи физического уровня.

Если хочется знать больше, и не пугают забористые тексты со страшными картинками: `PHY Interface for PCI Express, SATA, USB 3.1, DisplayPort, and Converged IO Architectures <https://www.intel.com/content/dam/www/public/us/en/documents/white-papers/phy-interface-pci-express-sata-usb30-architectures-3-1.pdf>`_.

Что действительно любопытно и достойно обсуждения - так это его расположение.
Если порт медный - RJ45, то чип PHY - это ASIC, установленный на плате.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/phy.png           
           :align: center

Если порт оптический, то в подавляющем большинстве случаев эти функции возьмёт на себя DSP PHY, встроенный в трансивер (та самая штука, называемая нами модулем и вставляемая в дырку в коммутаторе).

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/dsp_phy.png           
           :align: center

           ..

           `Источник <https://www.inphi.com/products/optical-phy/>`_

Однако тенденции последних лет - это **Silicon Photonics**. 

| Самый производительный коммерческий чип сегодня выдаёт 25,6 Тб/с. Это серьёзнейший инженерный вызов разработчикам. И нет никаких оснований полагать, что гиперскейлеры и экзаскейлеры умерят свои аппетиты и решат остановиться на этом. Скорость будет расти.
| Чип PHY находится на трансиверах, а SerDes - на кристалле сетевой микросехмы. Сигнал между ними идёт по электропроводящей среде - по металлической дорожке. С увеличением скоростей растёт и конструктивная сложность и потребляемое электричество. Рано или поздно (скорее, рано) мы во что-нибудь упрёмся.

В случае silicon photonics микросхема PHY переносится внутрь самого чипа коммутации. В кристалл "встраиваются" фотонные порты, позволяющие осуществлять коммуникации между чипами на скорости света через оптическую среду. 

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/sip.jpg           
           :align: center

           ..

           `Источник <https://seekingalpha.com/article/4276568-important-development-of-this-century>`_

Идея не новая, и только ожидавшая своего времени, а именно, когда технологии достигнут нужного уровня зрелости.
Проблема была в том, что материалы и процессы, используемые для производства фотонных чипов, были фундаментально несовместимы с процессом производства кремниевых чипов - `CMOS <https://ru.wikipedia.org/wiki/%D0%9A%D0%9C%D0%9E%D0%9F>`_.

Из возможных альтернативных решений: установка на плату отдельного чипа, преобразующего электрический сигнал в оптический, или его установка внутрь сетевого чипа, но не на сам кристалл (всё ещё требует конвертации среды).

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/sip_options.jpg           
           :align: center

Но эта технологическая плотина смыта упорными разработками в этом направлении, и в скором будущем микроэлектронику ждут большие изменения. 

Весьма `занимательная статья <https://seekingalpha.com/article/4276568-important-development-of-this-century>`_ с историей вопроса и сегодняшними реалиями.

  .. note:: Кстати, был у нас в `гостях Compass EOS <https://linkmeup.ru/blog/164.html>`_, которые разработали co-packaged optics ещё до того, как это стало модным. Но, увы, они настолько опередили своё время, что оказались в тот момент никому не нужны. И постигла их ужасающе печальная судьба быть купленным не то Ростелекомом, не то Роснано. Впрочем, возможно, история звучала совсем иначе :).

  .. note:: И прямо во время написания этой статьи 5-го марта 2х20 Intel `опубликовал в своём блоге новость <https://newsroom.intel.com/news/intel-demonstrates-industry-first-co-packaged-optics-ethernet-switch/>`_ о том, что они продемонстрировали первый свитч, в котором им удалось интегрировать свой интеловский silicon photonics в барефутовский Tofino2.

        .. figure:: https://fs.linkmeup.ru/images/articles/buffers/intel_sp.jpg           
           :align: center

           ..

           `Источник <https://newsroom.intel.com/news/intel-demonstrates-industry-first-co-packaged-optics-ethernet-switch/>`_

Напоследок хочется немного времени посвятить прям совсем кишочкам, скрытым под металлической крышкой.

Packaging и Advanced Packaging
------------------------------

**Packaging** (корпусирование) - это процесс упаковки кристалла в корпус, который защитит его от физических повреждений и коррозии.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/packaging_fanout.png           
           :align: center

           Корпусированный набор чипов. 

           `Источник <http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf>`_

Я честно предпринял попытку разобраться в этом вопросе, но уже на втором часе чтения стало понятно, что, если хоть немного глубже общих понятий погружаться, то это будет требовать ещё одной статьи такого же размера, чтобы не прослыть дилетантом.

Когда-то давно, внутри одной микросхемы на плате был один кристалл. 
Даже не так - когда-то давно в микросхеме было несколько полупроводниковых элементов.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/first_ic.jpg           
           :align: center

           Прототип первой интегральной схемы. Джэк Килби. 

           `Источник <https://jessalapulapu.wordpress.com/2015/07/29/history-of-transistors-2/amp/>`_

Нужно две микросхемы - ставим их рядом, соединяем дорожками.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/ics.jpg           
           :align: center

           ..

           `Источник <https://ru.wikipedia.org/wiki/Печатная_плата>`_

Нужно много-много микросхем - делаем большие платы или собираем платы в несколько слоёв.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/2_layers.jpg           
           :align: center

Со временем транзисторы становились меньше, а микросхемы сложнее - внутри одного кристалла могли совмещаться несколько логических блоков - это были первые SoC - System On Chip - ЦПУ+Память+какие-нибудь специфические задачи. Но сильно много туда всё равно не засунешь.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/soc.jpg           
           :align: center

           SoC Apple A6. 

           `Источник <https://arstechnica.com/gadgets/2013/04/the-pc-inside-your-phone-a-guide-to-the-system-on-a-chip/2/>`_

Потом научились, нарезав вафли на отдельные кристаллы, каждый из них запаковывать в отдельный пластиковый пакет, ставить один на другой и корпусировать вместе.
Толщина таких бутербродов получалась большой - заметно больше, чем толщина ядра. 

Что сделало возможными семимиллиметровые телефоны - так это `Wafer-Level Packaging <https://en.wikipedia.org/wiki/Wafer-level_packaging>`_ (**WLP**) или ещё это называют **Advanced Packaging** - технологии, позволяющие на одной вафле делать несколько микросхем и связывать их друг с другом.
Сюда относятся: 2D, `2.5D <https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/2-5d-ic/>`_, `3D <https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/3d-ics/>`_, `Fan-Out <https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/fan-outs/>`_, 2.1D итд.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/chip_diversity.png           
           :align: center

           Неполное многообразие способов компоновки. 

           `Источник <http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf>`_

Каждый отдельный чип называется **чиплетом** (**chiplet**). 
Отличаются технологии Advanced Packaging'а друг от друга расположением чиплетов (рядом или один на другом), наличием и отсутствием `интерпозера <https://en.wikipedia.org/wiki/Interposer>`_, материалом интерпозера (кремний, стекло, органика), видом электрических связей между кристаллами (металлические дорожки или `TSV <https://en.wikipedia.org/wiki/Through-silicon_via>`_) и массой других.
Суть их всех в том, что такая более плотная компоновка позволяет уменьшить размер, увеличить количество шин передачи данных, а соответственно и пропускную способность, значительно сократить энергопотребление и тепловыделение, отказавшись от длинных металлических дорожек.

Зачем я вообще в это решил копнуть? Во-первых, теперь немного понятнее становится что такое co-packged optics из предыдущего параграфа - это чиплет, реализующий оптический интерфейс, упакованный по одной из этих схем внутрь чипсета с ASIC'ом.
А, во-вторых, дальше я буду рассказывать о памяти и буферах. Также я скажу о том, что каждый коммутационный ASIC обладает небольшим объёмом встроенной памяти - On-Chip Buffer. 
Она является составной частью асика коммутации.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/buffer_memory.png           
           :align: center

Однако в некоторых случаях в помощь к ней добавляют объёмную внешнюю память, в которой пакеты будут храниться, если они не помещаются во встроенную. И пока это была какая-нибудь GDDR5, вынесенная отдельно на печатной плате в виде самостоятельного чипа, всё было понятно.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/gddr5.jpg           
           :align: center

           Своего родного сетевого не нашлось, но вот тут карточка от Энвидии с вынесенными GDDR5.

Но сегодня, с появлением WLP, когда под одной крышкой собраны и логика и память, границы начинают размываться. Некоторые вендоры спекулируют тем, что внешняя память co-packaged с коммутационным ASIC'ом, и утверждают, что она On-Chip.

Так, например, выглядит 2.5D корпусирование, где один чиплет соединён с другим через кремниевый интерпозер:

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/25d.png           
           :align: center

           ..

           `Источник <http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf>`_

2.5D - это развитие классического подхода 2D. Оно всё ещё требует дорогостоящего выхода за пределы чиплета и прохода по длинным металлическим дорожкам. И кроме того обладает сравнительно невысокой пропускной способностью, ограничивающей максимальную скорость, на которой может работать чип в условиях, близких к перегрузкам.

Другой вариант - это уже 3D WLP:

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/3d_3d.jpg           
           :align: center

           Ну красивая же картинка? Я просто не удержался от того, чтобы вставить её. 

           `Источник <https://habr.com/ru/post/379709/>`_

Вот "более настоящая" схема устройства чипа Broadcom Jericho2. Здесь несколько чиплетов памяти HBM стекированы один на другой по технологии 3D, а сам чип коммутации с этим блоком внешней памяти взаимодействует через интерпозер.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/chipset_die.png           
           :align: center

А вот совсем уж настоящее фото чипсета Juniper ZX EXPRESS, совмещающего память и ASIC под одной крышкой:
    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/zx_asic.png           
           :align: center

           ..

           `Источник <https://senetsy.ru/upload/juniper-summit-2019/New_in_Routing_and_%20Switching_Andrey_Pinaev_Juniper.pdf>`_

**HBM - High Bandwidth Memory** - как раз и является High Bandwidth благодаря очень широким шинам взаимодействия между плотно скомпонованными чиплетами.

Расположенные друг над другом они соединены через **TSV** - **Through-Silicon Via** - это микроскопические проходные отверстия в кристаллах, залитые металлом (например, вольфрамом), которые позволяют чипам общаться друг с другом. Они значительно короче линий в интерпозере, что позволяет их сделать гораздо более эффективными.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/tsvs.png           
           :align: center

           TSV

           `Источник <http://chipworksrealchips.blogspot.com/2014/10/?m=1>`_

HBM весьма уверенно пробивает себе дорогу сегодня в мир Deep-Buffer!!! коробок.

Кстати по такой же 3D-технологии корпусирования была создана память **HMC** - **Hybrid Memory Cube**. Это бутерброд из склееных друг с другом плашек DRAM, пронизанных TSV.

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/hmc.png           
           :align: center

           ..

           `Источник <https://habr.com/ru/post/333556/?fl=ru>`_

HMC - это коммерческая память производства Micron, от которой ныне отказались в пользу HBM и GDDR6.

Считать ли такую компоновку действительно On-Chip или нет - вопрос открытый, но складывается мнение, что в будущем необходимая от ASIC'а скорость коммутации будет расти всё равно быстрее, чем пропускная способность интерфейса до пусть даже лежащего плотно на ней чиплета HBM.

| В чуть более узком, коммутационном смысле, под чиплетами могут иметься в виду составные части сетевых чипсетов, в которых высокая пропускная способность достигается не более производительным кристаллом, а набором нескольких менее производительных чиплетов, соединённых друг с другом через внутреннюю фабрику. 
| Бродком, кажется, считает это малодушием, продолжая изготавливать свои ультра-производительные чипы на монолитном кристалле. 

    .. figure:: https://fs.linkmeup.ru/images/articles/buffers/bcm_vs_chiplets.jpg           
           :align: center

           ..

           `Источник <https://www.nextplatform.com/2019/12/12/broadcom-launches-another-tomahawk-into-the-datacenter/>`_

**Дальнейшее чтиво:**

    * `Understanding chiplet in one article <https://www.mccoycomponents.com/blog/view/understanding-chiplet-in-one-article>`_
    * `Advanced packaging: five trends to watch in 2017 <https://beta.electronicproducts.com/Packaging_and_Hardware/Device_Packaging/Advanced_packaging_five_trends_to_watch_in_2017.aspx#>`_
    * `Fan Out – Simple to Complex <http://semicontaiwan.org/zh/sites/semicontaiwan.org/files/data16/docs/6.%20ASE_John%20Hunt.pdf>`_

