# DDR1 Memory Controller & Hardware Model

Este projeto implementa um sistema de mem√≥ria DDR1 completo, incluindo um **Memory Controller** s√≠ncrono e um **DDR1 Chip** com arquitetura estrutural seguindo padr√µes industriais de mem√≥ria.

## üöÄ Vis√£o Geral

O objetivo deste projeto foi evoluir um modelo comportamental de DDR1 para uma implementa√ß√£o que reflete os desafios reais de design de hardware, conformidade com normas JEDEC e a estrutura f√≠sica de mem√≥rias din√¢micas.

### Destaques do Projeto:
- **Conformidade JEDEC**: Implementa√ß√£o da sequ√™ncia de inicializa√ß√£o rigorosa e suporte a **MRS/EMRS** (Mode Register Set).
- **True Double Data Rate (DDR)**: Barramento de dados funcional que transfere informa√ß√µes em ambas as bordas do clock, dobrando a performance.
- **Sincroniza√ß√£o via DLL**: Modelo comportamental de **Delay-Locked Loop** para alinhamento de fase entre clock e dados, exigindo 200 ciclos de lock.
- **Arquitetura Industrial**: Chip estruturado com decodificadores digitais, l√≥gica de comando e interface SSTL-2 simplificada.

---

## üèóÔ∏è Arquitetura do Sistema

### 1. DDR1 Controller (`ddr1_controller.v`)
Atua como o mestre do barramento, gerenciando o protocolo e o treinamento da mem√≥ria.
- **JEDEC Init**: Sequ√™ncia completa de `Precharge All -> EMRS -> MRS(Reset) -> Wait -> Refresh -> MRS(Setup)`.
- **FSM Robusta**: Estados para automa√ß√£o de `ACT`, `READ`, `WRITE` e `PRECHARGE`.
- **Handshake S√≠ncrono Protocolado**: Interface host com `req_valid`/`req_ack`.

### 2. DDR1 Chip Structural Model (`ddr1_chip.v`)
Modelo de chip focado na integridade l√≥gica e temporal do padr√£o DDR:
- **Prefetch 2 Architecture**: L√≥gica interna que prepara 32 bits de dados para transferir 16 bits por meio-ciclo.
- **Mode Registers**: Armazenamento real para configura√ß√£o de CAS Latency (CL2, CL3) e Burst Length.
- **DDR I/O Path**: L√≥gica multiplexada para subida e descida de clock.

---

## üìÅ Estrutura de Arquivos

| Arquivo | Descri√ß√£o |
| :------- | :---------- |
| `ddr1_chip.v` | Top-level do Chip (Estrutura Industrial) |
| `ddr1_controller.v` | Controlador de Mem√≥ria com Sequ√™ncia JEDEC |
| `ddr1_robust_tb.sv` | Testbench robusto com Scoreboard e Testes Aleat√≥rios |
| `ddr1_dimm.v` | Modelo de m√≥dulo DIMM (agregador de chips) |
| `walkthrough.md` | Explica√ß√£o detalhada da arquitetura e formas de onda |

---

## üõ†Ô∏è Como Simular

O projeto recomenda o uso do **Icarus Verilog** (v11 ou superior) para suporte a SystemVerilog.

1. **Compilar o Teste Robusto:**
   ```bash
   iverilog -g2012 -o ddr1_robust ddr1_robust_tb.sv ddr1_controller.v ddr1_dimm.v ddr1_chip.v
   ```

2. **Executar a Simula√ß√£o:**
   ```bash
   vvp ddr1_robust
   ```

3. **Verificar Resultados:**
   O testbench robusto executa cen√°rios de acesso multi-banco e estresse aleat√≥rio, verificando os dados contra um modelo de refer√™ncia (Scoreboard).

---

## üõ£Ô∏è Roadmap para Implementa√ß√£o F√≠sica

Para transformar este c√≥digo em hardware real:
1. **S√≠ntese L√≥gica**: Mapeamento do controlador e l√≥gica do chip para uma biblioteca de c√©lulas padr√£o.
2. **Integra√ß√£o de Memory Macros**: Substitui√ß√£o do array comportamental por IPs de mem√≥ria reais do fornecedor de sil√≠cio.
3. **Physical Design**: Posicionamento (Floorplanning) e roteamento de sinal/clock para garantir integridade el√©trica.

---

Desenvolvido com foco em **Hardware Engineering** e rigor t√©cnico em protocolos de mem√≥ria.
