Fitter report for soc
Sun Jan 31 01:53:53 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Jan 31 01:53:53 2021       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; soc                                         ;
; Top-level Entity Name              ; soc                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17I7                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,782 / 22,320 ( 12 % )                     ;
;     Total combinational functions  ; 2,736 / 22,320 ( 12 % )                     ;
;     Dedicated logic registers      ; 600 / 22,320 ( 3 % )                        ;
; Total registers                    ; 612                                         ;
; Total pins                         ; 68 / 154 ( 44 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 144,384 / 608,256 ( 24 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17I7        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Fitter Effort                                                              ; Fast Fit            ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.53        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  10.5%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; SPI_DO   ; Missing drive strength ;
+----------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                             ;
+-----------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------+------------------+-----------------------+
; Node                  ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node  ; Destination Port ; Destination Port Name ;
+-----------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------+------------------+-----------------------+
; T80s:T80s|DI_Reg[0]   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; SDRAM_DQ[0]~input ; O                ;                       ;
; T80s:T80s|DI_Reg[1]   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; SDRAM_DQ[1]~input ; O                ;                       ;
; T80s:T80s|DI_Reg[2]   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; SDRAM_DQ[2]~input ; O                ;                       ;
; T80s:T80s|DI_Reg[3]   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; SDRAM_DQ[3]~input ; O                ;                       ;
; T80s:T80s|DI_Reg[4]   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; SDRAM_DQ[4]~input ; O                ;                       ;
; T80s:T80s|DI_Reg[5]   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; SDRAM_DQ[5]~input ; O                ;                       ;
; T80s:T80s|DI_Reg[6]   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; SDRAM_DQ[6]~input ; O                ;                       ;
; T80s:T80s|DI_Reg[7]   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; SDRAM_DQ[7]~input ; O                ;                       ;
; sdram:sdram|sd_cmd[0] ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; SDRAM_nWE~output  ; I                ;                       ;
; sdram:sdram|sd_cmd[1] ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; SDRAM_nCAS~output ; I                ;                       ;
; sdram:sdram|sd_cmd[2] ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; SDRAM_nRAS~output ; I                ;                       ;
; sdram:sdram|sd_cmd[3] ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; SDRAM_nCS~output  ; I                ;                       ;
+-----------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                        ;
+-----------------------------+----------------+--------------+-------------+---------------+----------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+-----------------------------+----------------+--------------+-------------+---------------+----------------+
; Location                    ;                ;              ; AUDIO_L     ; PIN_R10       ; QSF Assignment ;
; Location                    ;                ;              ; AUDIO_R     ; PIN_T10       ; QSF Assignment ;
; Location                    ;                ;              ; CLOCK_50[0] ; PIN_T8        ; QSF Assignment ;
; Location                    ;                ;              ; CLOCK_50[1] ; PIN_R8        ; QSF Assignment ;
; Location                    ;                ;              ; LED         ; PIN_E10       ; QSF Assignment ;
; Location                    ;                ;              ; UART_RX     ; PIN_P2        ; QSF Assignment ;
; Location                    ;                ;              ; UART_TX     ; PIN_P1        ; QSF Assignment ;
; Fast Output Enable Register ; soc            ;              ; SDRAM_DQ*   ; ON            ; QSF Assignment ;
+-----------------------------+----------------+--------------+-------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3535 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3535 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3529    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/FILE/FPGA/OpenCY4/mist-board-master/mist-board-master/tutorials/soc/lesson6/soc.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,782 / 22,320 ( 12 % )    ;
;     -- Combinational with no register       ; 2182                       ;
;     -- Register only                        ; 46                         ;
;     -- Combinational with a register        ; 554                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1809                       ;
;     -- 3 input functions                    ; 488                        ;
;     -- <=2 input functions                  ; 439                        ;
;     -- Register only                        ; 46                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2412                       ;
;     -- arithmetic mode                      ; 324                        ;
;                                             ;                            ;
; Total registers*                            ; 612 / 23,018 ( 3 % )       ;
;     -- Dedicated logic registers            ; 600 / 22,320 ( 3 % )       ;
;     -- I/O registers                        ; 12 / 698 ( 2 % )           ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 193 / 1,395 ( 14 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 68 / 154 ( 44 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 9                          ;
; M9Ks                                        ; 18 / 66 ( 27 % )           ;
; Total block memory bits                     ; 144,384 / 608,256 ( 24 % ) ;
; Total block memory implementation bits      ; 165,888 / 608,256 ( 27 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 9 / 20 ( 45 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%               ;
; Peak interconnect usage (total/H/V)         ; 20% / 19% / 22%            ;
; Maximum fan-out                             ; 382                        ;
; Highest non-global fan-out                  ; 233                        ;
; Total fan-out                               ; 12215                      ;
; Average fan-out                             ; 3.44                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2782 / 22320 ( 12 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 2182                  ; 0                              ;
;     -- Register only                        ; 46                    ; 0                              ;
;     -- Combinational with a register        ; 554                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1809                  ; 0                              ;
;     -- 3 input functions                    ; 488                   ; 0                              ;
;     -- <=2 input functions                  ; 439                   ; 0                              ;
;     -- Register only                        ; 46                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2412                  ; 0                              ;
;     -- arithmetic mode                      ; 324                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 612                   ; 0                              ;
;     -- Dedicated logic registers            ; 600 / 22320 ( 3 % )   ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 24                    ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 193 / 1395 ( 14 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 68                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 144384                ; 0                              ;
; Total RAM block bits                        ; 165888                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 18 / 66 ( 27 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 6 / 24 ( 25 % )       ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry       ; 4 / 220 ( 1 % )       ; 0 / 220 ( 0 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 136                   ; 1                              ;
;     -- Registered Input Connections         ; 99                    ; 0                              ;
;     -- Output Connections                   ; 17                    ; 120                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 12232                 ; 126                            ;
;     -- Registered Connections               ; 4668                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 121                            ;
;     -- hard_block:auto_generated_inst       ; 121                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 8                     ; 1                              ;
;     -- Output Ports                         ; 44                    ; 4                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_27[0] ; R9    ; 4        ; 27           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_27[1] ; T9    ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CONF_DATA0  ; H2    ; 1        ; 0            ; 22           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_DI      ; N3    ; 3        ; 1            ; 0            ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SCK     ; R1    ; 2        ; 0            ; 5            ; 21           ; 86                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS2     ; P3    ; 3        ; 1            ; 0            ; 14           ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS3     ; T3    ; 3        ; 1            ; 0            ; 0            ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS4     ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SDRAM_A[0]  ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[10] ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[11] ; D14   ; 7        ; 51           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[12] ; C16   ; 6        ; 53           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[1]  ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[3]  ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[4]  ; F15   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[5]  ; F14   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[6]  ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[7]  ; E11   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[8]  ; D16   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[9]  ; D15   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0] ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1] ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE   ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK   ; A14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQMH  ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQML  ; C15   ; 6        ; 53           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCAS  ; P11   ; 4        ; 38           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCS   ; T15   ; 4        ; 45           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nRAS  ; N14   ; 5        ; 53           ; 6            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nWE   ; P14   ; 4        ; 49           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI_DO      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; R5    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; K2    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[5]    ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[0]    ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; R7    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[5]    ; K1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_HS      ; N9    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[5]    ; J2    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_VS      ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source  ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------+---------------------+
; SDRAM_DQ[0]  ; R16   ; 5        ; 53           ; 8            ; 21           ; 1                     ; 12                 ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[10] ; J15   ; 5        ; 53           ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[11] ; J16   ; 5        ; 53           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[12] ; J14   ; 5        ; 53           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[13] ; G16   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[14] ; G15   ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[15] ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[1]  ; P15   ; 5        ; 53           ; 6            ; 14           ; 1                     ; 12                 ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[2]  ; P16   ; 5        ; 53           ; 7            ; 7            ; 1                     ; 12                 ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[3]  ; N15   ; 5        ; 53           ; 9            ; 14           ; 1                     ; 12                 ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[4]  ; N16   ; 5        ; 53           ; 9            ; 21           ; 1                     ; 12                 ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[5]  ; L14   ; 5        ; 53           ; 9            ; 7            ; 1                     ; 12                 ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[6]  ; L15   ; 5        ; 53           ; 11           ; 0            ; 1                     ; 12                 ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[7]  ; L16   ; 5        ; 53           ; 11           ; 7            ; 1                     ; 29                 ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[8]  ; K15   ; 5        ; 53           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
; SDRAM_DQ[9]  ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_wr~0 (inverted) ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                           ;
+----------+----------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+----------------------------------------+------------------------+------------------+---------------------------+
; F4       ; nSTATUS                                ; -                      ; -                ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; As input tri-stated    ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; Use as regular IO      ; CONF_DATA0       ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                      ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                                    ; -                      ; -                ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                     ; Use as regular IO      ; SDRAM_DQ[11]     ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                   ; Use as regular IO      ; SDRAM_DQ[10]     ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                              ; -                      ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                      ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                      ; -                ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                  ; Use as regular IO      ; SDRAM_DQ[13]     ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                  ; Use as regular IO      ; SDRAM_DQ[14]     ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                       ; Use as programming pin ; SDRAM_DQ[15]     ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                     ; Use as regular IO      ; SDRAM_A[4]       ; Dual Purpose Pin          ;
; D16      ;                                        ; Use as regular IO      ; SDRAM_A[8]       ; Dual Purpose Pin          ;
; D15      ; PADD23                                 ; Use as regular IO      ; SDRAM_A[9]       ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO      ; SDRAM_A[12]      ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                     ; Use as regular IO      ; VGA_R[4]         ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO      ; VGA_G[4]         ; Dual Purpose Pin          ;
+----------+----------------------------------------+------------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 14 ( 14 % )  ; 3.3V          ; --           ;
; 2        ; 5 / 16 ( 31 % )  ; 3.3V          ; --           ;
; 3        ; 20 / 25 ( 80 % ) ; 3.3V          ; --           ;
; 4        ; 10 / 20 ( 50 % ) ; 3.3V          ; --           ;
; 5        ; 16 / 18 ( 89 % ) ; 3.3V          ; --           ;
; 6        ; 10 / 13 ( 77 % ) ; 3.3V          ; --           ;
; 7        ; 6 / 24 ( 25 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                 ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 236        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 232        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 225        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 188        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 181        ; 7        ; SDRAM_CLK                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 237        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 233        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 226        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 221        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 6          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; SDRAM_CKE                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 174        ; 6        ; SDRAM_DQML                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; SDRAM_A[12]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 9          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 246        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 234        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 201        ; 7        ; VGA_R[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; SDRAM_A[11]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; SDRAM_A[9]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; SDRAM_A[8]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 218        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 205        ; 7        ; VGA_G[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 183        ; 7        ; SDRAM_A[7]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; SDRAM_A[6]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; SDRAM_A[5]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; SDRAM_A[4]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; SDRAM_DQ[15]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 15         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; SDRAM_DQ[14]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; SDRAM_DQ[13]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 18         ; 1        ; CONF_DATA0                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 21         ; 1        ; #TCK                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 29         ; 2        ; VGA_R[5]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; SDRAM_A[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; SDRAM_DQ[12]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; SDRAM_DQ[10]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; SDRAM_DQ[11]                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; VGA_G[5]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 36         ; 2        ; VGA_B[4]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; SDRAM_DQ[8]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; SDRAM_DQ[9]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; VGA_B[5]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; SPI_DO                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; SDRAM_A[2]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; SDRAM_A[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; SDRAM_DQ[5]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; SDRAM_DQ[6]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; SDRAM_DQ[7]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 68         ; 3        ; SDRAM_A[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; SDRAM_A[10]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; SDRAM_BA[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 43         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 52         ; 3        ; SPI_DI                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; VGA_B[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; VGA_B[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; VGA_R[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; VGA_HS                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 117        ; 4        ; SDRAM_BA[0]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; SDRAM_nRAS                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; SDRAM_DQ[3]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; SDRAM_DQ[4]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 50         ; 2        ; RESERVED_INPUT                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 53         ; 3        ; SPI_SS2                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; VGA_R[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; VGA_R[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; VGA_VS                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; SDRAM_nCAS                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; SDRAM_nWE                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; SDRAM_DQ[1]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; SDRAM_DQ[2]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; SPI_SCK                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; SPI_SS4                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 71         ; 3        ; VGA_B[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; VGA_G[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; VGA_G[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; CLOCK_27[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 98         ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 107        ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 120        ; 4        ; SDRAM_DQMH                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; SDRAM_DQ[0]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; VGA_R[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; SPI_SS3                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 72         ; 3        ; VGA_B[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; VGA_G[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; VGA_G[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; CLOCK_27[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 101        ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 108        ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 116        ; 4        ; SDRAM_nCS                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                    ;
+-------------------------------+----------------------------------------------------------------+
; Name                          ; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                         ;
; Compensate clock              ; clock0                                                         ;
; Compensated input/output pins ; --                                                             ;
; Switchover type               ; --                                                             ;
; Input frequency 0             ; 27.0 MHz                                                       ;
; Input frequency 1             ; --                                                             ;
; Nominal PFD frequency         ; 5.4 MHz                                                        ;
; Nominal VCO frequency         ; 831.3 MHz                                                      ;
; VCO post scale K counter      ; --                                                             ;
; VCO frequency control         ; Auto                                                           ;
; VCO phase shift step          ; 150 ps                                                         ;
; VCO multiply                  ; --                                                             ;
; VCO divide                    ; --                                                             ;
; Freq min lock                 ; 27.0 MHz                                                       ;
; Freq max lock                 ; 42.22 MHz                                                      ;
; M VCO Tap                     ; 1                                                              ;
; M Initial                     ; 3                                                              ;
; M value                       ; 154                                                            ;
; N value                       ; 5                                                              ;
; Charge pump current           ; setting 1                                                      ;
; Loop filter resistance        ; setting 16                                                     ;
; Loop filter capacitance       ; setting 0                                                      ;
; Bandwidth                     ; 340 kHz to 540 kHz                                             ;
; Bandwidth type                ; Medium                                                         ;
; Real time reconfigurable      ; Off                                                            ;
; Scan chain MIF file           ; --                                                             ;
; Preserve PLL counter order    ; Off                                                            ;
; PLL location                  ; PLL_4                                                          ;
; Inclk0 signal                 ; CLOCK_27[0]                                                    ;
; Inclk1 signal                 ; --                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                  ;
; Inclk1 signal type            ; --                                                             ;
+-------------------------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 14   ; 15  ; 25.2 MHz         ; 0 (0 ps)       ; 1.36 (150 ps)    ; 50/50      ; C0      ; 33            ; 17/16 Odd  ; --            ; 3       ; 1       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 77   ; 65  ; 31.98 MHz        ; 0 (0 ps)       ; 1.73 (150 ps)    ; 50/50      ; C1      ; 26            ; 13/13 Even ; --            ; 3       ; 1       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 77   ; 65  ; 31.98 MHz        ; -29 (-2555 ps) ; 1.73 (150 ps)    ; 50/50      ; C2      ; 26            ; 13/13 Even ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                  ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
; |soc                                      ; 2782 (23)   ; 600 (14)                  ; 12 (12)       ; 144384      ; 18   ; 0            ; 0       ; 0         ; 68   ; 0            ; 2182 (9)     ; 46 (2)            ; 554 (21)         ; |soc                                                                                 ;              ;
;    |T80s:T80s|                            ; 2190 (19)   ; 344 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1846 (16)    ; 8 (0)             ; 336 (3)          ; |soc|T80s:T80s                                                                       ;              ;
;       |T80:u0|                            ; 2171 (871)  ; 341 (213)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1830 (674)   ; 8 (8)             ; 333 (198)        ; |soc|T80s:T80s|T80:u0                                                                ;              ;
;          |T80_ALU:alu|                    ; 508 (508)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 508 (508)    ; 0 (0)             ; 0 (0)            ; |soc|T80s:T80s|T80:u0|T80_ALU:alu                                                    ;              ;
;          |T80_MCode:mcode|                ; 527 (527)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 520 (520)    ; 0 (0)             ; 7 (7)            ; |soc|T80s:T80s|T80:u0|T80_MCode:mcode                                                ;              ;
;          |T80_Reg:Regs|                   ; 272 (272)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 0 (0)             ; 144 (144)        ; |soc|T80s:T80s|T80:u0|T80_Reg:Regs                                                   ;              ;
;    |data_io:data_io|                      ; 64 (64)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 14 (14)           ; 43 (43)          ; |soc|data_io:data_io                                                                 ;              ;
;    |osd:osd|                              ; 223 (223)   ; 95 (95)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 11 (11)           ; 84 (84)          ; |soc|osd:osd                                                                         ;              ;
;       |altsyncram:osd_buffer_rtl_0|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|osd:osd|altsyncram:osd_buffer_rtl_0                                             ;              ;
;          |altsyncram_66d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated              ;              ;
;    |pll:pll|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|pll:pll                                                                         ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|pll:pll|altpll:altpll_component                                                 ;              ;
;          |pll_altpll:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |soc|pll:pll|altpll:altpll_component|pll_altpll:auto_generated                       ;              ;
;    |sdram:sdram|                          ; 57 (57)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 8 (8)            ; |soc|sdram:sdram                                                                     ;              ;
;    |user_io:user_io|                      ; 119 (119)   ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 11 (11)           ; 26 (26)          ; |soc|user_io:user_io                                                                 ;              ;
;    |vga:vga|                              ; 107 (104)   ; 45 (44)                   ; 0 (0)         ; 128000      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (59)      ; 0 (0)             ; 46 (46)          ; |soc|vga:vga                                                                         ;              ;
;       |altsyncram:vmem_rtl_0|             ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 128000      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |soc|vga:vga|altsyncram:vmem_rtl_0                                                   ;              ;
;          |altsyncram_u8d1:auto_generated| ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 128000      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (1)            ; |soc|vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated                    ;              ;
;             |decode_jsa:decode2|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |soc|vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2 ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+
; CLOCK_27[1]  ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[0]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[1]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[2]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[3]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[4]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[5]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[6]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[7]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[8]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[9]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[10]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[11]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_A[12]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQML   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQMH   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_nWE    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; SDRAM_nCAS   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; SDRAM_nRAS   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; SDRAM_nCS    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; SDRAM_BA[0]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_BA[1]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_CKE    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SPI_DO       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SPI_SS4      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; VGA_HS       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_VS       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_R[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_G[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; VGA_B[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[0]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; SDRAM_DQ[1]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; SDRAM_DQ[2]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; SDRAM_DQ[3]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; SDRAM_DQ[4]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; SDRAM_DQ[5]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; SDRAM_DQ[6]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; SDRAM_DQ[7]  ; Bidir    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; SDRAM_DQ[8]  ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[9]  ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[10] ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[11] ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[12] ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[13] ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[14] ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[15] ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SPI_SCK      ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --       ; --   ;
; SPI_DI       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; SPI_SS2      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; CLOCK_27[0]  ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SPI_SS3      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; CONF_DATA0   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_27[1]                                                                            ;                   ;         ;
; SPI_SS4                                                                                ;                   ;         ;
; SDRAM_DQ[0]                                                                            ;                   ;         ;
;      - T80s:T80s|T80:u0|IR~5                                                           ; 1                 ; 0       ;
; SDRAM_DQ[1]                                                                            ;                   ;         ;
;      - T80s:T80s|T80:u0|IR~11                                                          ; 1                 ; 0       ;
; SDRAM_DQ[2]                                                                            ;                   ;         ;
;      - T80s:T80s|T80:u0|IR~10                                                          ; 1                 ; 0       ;
; SDRAM_DQ[3]                                                                            ;                   ;         ;
;      - T80s:T80s|T80:u0|IR~6                                                           ; 1                 ; 0       ;
; SDRAM_DQ[4]                                                                            ;                   ;         ;
;      - T80s:T80s|T80:u0|IR~8                                                           ; 1                 ; 0       ;
; SDRAM_DQ[5]                                                                            ;                   ;         ;
;      - T80s:T80s|T80:u0|IR~7                                                           ; 1                 ; 0       ;
; SDRAM_DQ[6]                                                                            ;                   ;         ;
;      - T80s:T80s|T80:u0|IR~9                                                           ; 1                 ; 0       ;
; SDRAM_DQ[7]                                                                            ;                   ;         ;
;      - T80s:T80s|T80:u0|IR~3                                                           ; 1                 ; 0       ;
; SDRAM_DQ[8]                                                                            ;                   ;         ;
; SDRAM_DQ[9]                                                                            ;                   ;         ;
; SDRAM_DQ[10]                                                                           ;                   ;         ;
; SDRAM_DQ[11]                                                                           ;                   ;         ;
; SDRAM_DQ[12]                                                                           ;                   ;         ;
; SDRAM_DQ[13]                                                                           ;                   ;         ;
; SDRAM_DQ[14]                                                                           ;                   ;         ;
; SDRAM_DQ[15]                                                                           ;                   ;         ;
; SPI_SCK                                                                                ;                   ;         ;
;      - user_io:user_io|spi_sck_D[0]                                                    ; 1                 ; 6       ;
; SPI_DI                                                                                 ;                   ;         ;
;      - osd:osd|bcnt[8]                                                                 ; 1                 ; 6       ;
;      - osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - data_io:data_io|cmd[0]                                                          ; 1                 ; 6       ;
;      - data_io:data_io|downloading_reg~0                                               ; 1                 ; 6       ;
;      - data_io:data_io|downloading_reg~1                                               ; 1                 ; 6       ;
;      - osd:osd|osd_enable~1                                                            ; 1                 ; 6       ;
;      - user_io:user_io|sbuf[0]                                                         ; 1                 ; 6       ;
;      - user_io:user_io|cmd[0]                                                          ; 1                 ; 6       ;
;      - user_io:user_io|status[0]                                                       ; 1                 ; 6       ;
;      - data_io:data_io|sbuf[0]                                                         ; 1                 ; 6       ;
;      - data_io:data_io|data[0]                                                         ; 1                 ; 6       ;
;      - osd:osd|sbuf[0]~feeder                                                          ; 1                 ; 6       ;
; SPI_SS2                                                                                ;                   ;         ;
;      - data_io:data_io|rclk                                                            ; 0                 ; 6       ;
;      - data_io:data_io|addr[8]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[0]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[9]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[1]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[10]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[2]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[11]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[3]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[12]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[4]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[13]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[5]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[14]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[6]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[15]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[7]                                                         ; 0                 ; 6       ;
;      - data_io:data_io|addr[16]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[23]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[17]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[18]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[19]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[20]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[21]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|addr[22]                                                        ; 0                 ; 6       ;
;      - data_io:data_io|cnt[0]                                                          ; 0                 ; 6       ;
;      - data_io:data_io|cnt[1]                                                          ; 0                 ; 6       ;
;      - data_io:data_io|cnt[2]                                                          ; 0                 ; 6       ;
;      - data_io:data_io|cnt[3]                                                          ; 0                 ; 6       ;
;      - data_io:data_io|cnt[4]                                                          ; 0                 ; 6       ;
;      - data_io:data_io|downloading_reg~1                                               ; 0                 ; 6       ;
;      - data_io:data_io|cmd[7]~0                                                        ; 0                 ; 6       ;
;      - data_io:data_io|sbuf[6]~0                                                       ; 0                 ; 6       ;
;      - data_io:data_io|data[0]~0                                                       ; 0                 ; 6       ;
; CLOCK_27[0]                                                                            ;                   ;         ;
; SPI_SS3                                                                                ;                   ;         ;
;      - osd:osd|cnt[0]                                                                  ; 0                 ; 6       ;
;      - osd:osd|cnt[1]                                                                  ; 0                 ; 6       ;
;      - osd:osd|cnt[2]                                                                  ; 0                 ; 6       ;
;      - osd:osd|cnt[3]                                                                  ; 0                 ; 6       ;
;      - osd:osd|cnt[4]                                                                  ; 0                 ; 6       ;
;      - osd:osd|bcnt[0]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[1]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[2]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[3]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[4]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[5]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[6]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[7]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[8]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[9]                                                                 ; 0                 ; 6       ;
;      - osd:osd|bcnt[10]                                                                ; 0                 ; 6       ;
;      - osd:osd|cmd[7]~0                                                                ; 0                 ; 6       ;
;      - osd:osd|sbuf[5]                                                                 ; 0                 ; 6       ;
;      - osd:osd|sbuf[6]                                                                 ; 0                 ; 6       ;
;      - osd:osd|sbuf[4]                                                                 ; 0                 ; 6       ;
;      - osd:osd|sbuf[3]                                                                 ; 0                 ; 6       ;
;      - osd:osd|comb~0                                                                  ; 0                 ; 6       ;
;      - osd:osd|sbuf[1]                                                                 ; 0                 ; 6       ;
;      - osd:osd|sbuf[0]                                                                 ; 0                 ; 6       ;
;      - osd:osd|sbuf[2]                                                                 ; 0                 ; 6       ;
; CONF_DATA0                                                                             ;                   ;         ;
;      - user_io:user_io|bit_cnt[0]                                                      ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[1]                                                      ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[2]                                                      ; 1                 ; 6       ;
;      - user_io:user_io|SPI_MISO~en                                                     ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[1]                                                     ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[2]                                                     ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[3]                                                     ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[4]                                                     ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[5]                                                     ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[6]                                                     ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[7]                                                     ; 1                 ; 6       ;
;      - user_io:user_io|status[1]~3                                                     ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[0]                                                     ; 1                 ; 6       ;
;      - user_io:user_io|sbuf[0]~0                                                       ; 1                 ; 6       ;
;      - user_io:user_io|cmd[7]~0                                                        ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27[0]                                                                                  ; PIN_R9             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CONF_DATA0                                                                                   ; PIN_H2             ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Equal0~2                                                                                     ; LCCOMB_X28_Y16_N28 ; 2       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Equal0~2                                                                                     ; LCCOMB_X28_Y16_N28 ; 182     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; SPI_SCK                                                                                      ; PIN_R1             ; 85      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SPI_SS2                                                                                      ; PIN_P3             ; 34      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; SPI_SS3                                                                                      ; PIN_T3             ; 25      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|ACC[4]~24                                                                   ; LCCOMB_X19_Y23_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|A[4]~17                                                                     ; LCCOMB_X26_Y22_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|DO[0]~39                                                                    ; LCCOMB_X24_Y21_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|Equal0~2                                                                    ; LCCOMB_X27_Y20_N14 ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|Equal57~0                                                                   ; LCCOMB_X25_Y21_N30 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|Equal5~1                                                                    ; LCCOMB_X27_Y22_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|F[3]~72                                                                     ; LCCOMB_X28_Y25_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|F~57                                                                        ; LCCOMB_X28_Y23_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|IR[2]~4                                                                     ; LCCOMB_X26_Y22_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|ISet[1]                                                                     ; FF_X24_Y20_N17     ; 84      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|I[0]~1                                                                      ; LCCOMB_X20_Y23_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|PC[15]~29                                                                   ; LCCOMB_X26_Y22_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|Pre_XY_F_M[0]~1                                                             ; LCCOMB_X26_Y23_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|R[1]~10                                                                     ; LCCOMB_X20_Y23_N18 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|R[1]~12                                                                     ; LCCOMB_X23_Y24_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|SP[12]~14                                                                   ; LCCOMB_X24_Y26_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|SP[4]~8                                                                     ; LCCOMB_X24_Y24_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                                                  ; LCCOMB_X17_Y24_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                  ; LCCOMB_X17_Y24_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                                                  ; LCCOMB_X17_Y24_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                  ; LCCOMB_X17_Y24_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                                                  ; LCCOMB_X17_Y26_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                                                  ; LCCOMB_X17_Y24_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                                                  ; LCCOMB_X17_Y24_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                  ; LCCOMB_X17_Y24_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                  ; LCCOMB_X20_Y26_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                  ; LCCOMB_X20_Y26_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                                                  ; LCCOMB_X20_Y26_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                  ; LCCOMB_X20_Y26_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                                                  ; LCCOMB_X20_Y26_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                                                  ; LCCOMB_X20_Y26_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                                                  ; LCCOMB_X20_Y26_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                  ; LCCOMB_X20_Y26_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|TmpAddr[13]~30                                                              ; LCCOMB_X24_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|TmpAddr[6]~28                                                               ; LCCOMB_X23_Y24_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80s:T80s|T80:u0|XY_State[1]~2                                                               ; LCCOMB_X24_Y20_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; always0~0                                                                                    ; LCCOMB_X26_Y16_N26 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_div[2]                                                                                   ; FF_X52_Y17_N7      ; 382     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; cpu_reset_cnt[5]~10                                                                          ; LCCOMB_X28_Y16_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|LessThan0~0                                                                  ; LCCOMB_X39_Y14_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|cmd[7]~1                                                                     ; LCCOMB_X39_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|data[0]~0                                                                    ; LCCOMB_X39_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|downloading_reg~0                                                            ; LCCOMB_X36_Y17_N30 ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|sbuf[6]~0                                                                    ; LCCOMB_X39_Y14_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; osd:osd|LessThan0~1                                                                          ; LCCOMB_X35_Y14_N14 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; osd:osd|always0~1                                                                            ; LCCOMB_X34_Y14_N26 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; osd:osd|always1~0                                                                            ; LCCOMB_X27_Y14_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; osd:osd|always1~1                                                                            ; LCCOMB_X27_Y14_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; osd:osd|always2~0                                                                            ; LCCOMB_X38_Y13_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; osd:osd|always2~1                                                                            ; LCCOMB_X38_Y13_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; osd:osd|bcnt[7]~13                                                                           ; LCCOMB_X34_Y14_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; osd:osd|cmd[7]~0                                                                             ; LCCOMB_X34_Y14_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; osd:osd|comb~0                                                                               ; LCCOMB_X32_Y14_N0  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                   ; PLL_4              ; 97      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                   ; PLL_4              ; 15      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                   ; PLL_4              ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|reset[4]~7                                                                       ; LCCOMB_X38_Y17_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_wr~0                                                                                   ; LCCOMB_X36_Y20_N22 ; 19      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|SPI_MISO~en                                                                  ; FF_X15_Y17_N9      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|always5~0                                                                    ; LCCOMB_X17_Y17_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|cmd[7]~0                                                                     ; LCCOMB_X16_Y17_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|sbuf[0]~0                                                                    ; LCCOMB_X15_Y17_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|serial_out_rptr[5]~6                                                         ; LCCOMB_X16_Y16_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|spi_sck~0                                                                    ; LCCOMB_X1_Y16_N28  ; 37      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; user_io:user_io|status[0]                                                                    ; FF_X26_Y16_N21     ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; user_io:user_io|status[1]~4                                                                  ; LCCOMB_X16_Y17_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga:vga|Equal1~2                                                                             ; LCCOMB_X27_Y14_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2|eq_node[0]   ; LCCOMB_X36_Y20_N14 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2|eq_node[1]~0 ; LCCOMB_X36_Y20_N28 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; vga:vga|hs                                                                                   ; FF_X27_Y14_N29     ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; vga:vga|video_counter~3                                                                      ; LCCOMB_X26_Y13_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Equal0~2                                                                   ; LCCOMB_X28_Y16_N28 ; 182     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; SPI_SCK                                                                    ; PIN_R1             ; 85      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; clk_div[2]                                                                 ; FF_X52_Y17_N7      ; 382     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 97      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 15      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; user_io:user_io|spi_sck~0                                                  ; LCCOMB_X1_Y16_N28  ; 37      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; user_io:user_io|status[0]                                                  ; FF_X26_Y16_N21     ; 6       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; vga:vga|hs                                                                 ; FF_X27_Y14_N29     ; 32      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; T80s:T80s|T80:u0|IR[1]                                                                       ; 233     ;
; T80s:T80s|T80:u0|IR[0]                                                                       ; 219     ;
; T80s:T80s|T80:u0|IR[2]                                                                       ; 202     ;
; T80s:T80s|T80:u0|IR[3]                                                                       ; 174     ;
; T80s:T80s|T80:u0|IR[6]                                                                       ; 156     ;
; T80s:T80s|T80:u0|IR[4]                                                                       ; 144     ;
; T80s:T80s|T80:u0|IR[7]                                                                       ; 130     ;
; T80s:T80s|T80:u0|IR[5]                                                                       ; 124     ;
; T80s:T80s|T80:u0|MCycle[1]                                                                   ; 97      ;
; T80s:T80s|T80:u0|MCycle[0]                                                                   ; 94      ;
; T80s:T80s|T80:u0|MCycle[2]                                                                   ; 92      ;
; T80s:T80s|T80:u0|ISet[1]                                                                     ; 84      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~5                                                    ; 73      ;
; T80s:T80s|T80:u0|RegAddrA[1]~9                                                               ; 64      ;
; T80s:T80s|T80:u0|RegAddrA[0]~7                                                               ; 64      ;
; T80s:T80s|T80:u0|ISet[0]                                                                     ; 54      ;
; T80s:T80s|T80:u0|RegAddrB[1]~1                                                               ; 48      ;
; T80s:T80s|T80:u0|RegAddrB[0]~0                                                               ; 48      ;
; T80s:T80s|T80:u0|RegAddrC[1]                                                                 ; 48      ;
; T80s:T80s|T80:u0|RegAddrC[0]                                                                 ; 48      ;
; T80s:T80s|T80:u0|ALU_Op_r[1]                                                                 ; 44      ;
; T80s:T80s|T80:u0|ALU_Op_r[0]                                                                 ; 43      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~6                                                    ; 42      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux193~0                                                    ; 38      ;
; T80s:T80s|T80:u0|process_0~6                                                                 ; 37      ;
; SPI_SS2~input                                                                                ; 34      ;
; T80s:T80s|T80:u0|Equal0~2                                                                    ; 33      ;
; T80s:T80s|T80:u0|RegAddrA[2]~12                                                              ; 32      ;
; T80s:T80s|T80:u0|Equal57~0                                                                   ; 31      ;
; T80s:T80s|DI_Reg[7]                                                                          ; 29      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~12                                           ; 28      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux258~0                                                    ; 28      ;
; data_io:data_io|downloading_reg                                                              ; 28      ;
; T80s:T80s|T80:u0|A[4]~96                                                                     ; 27      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~0                                                    ; 27      ;
; T80s:T80s|T80:u0|TState[2]                                                                   ; 27      ;
; T80s:T80s|T80:u0|TState[0]                                                                   ; 26      ;
; T80s:T80s|T80:u0|TState[1]                                                                   ; 26      ;
; SPI_SS3~input                                                                                ; 25      ;
; T80s:T80s|T80:u0|ALU_Op_r[2]                                                                 ; 25      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux100~0                                                    ; 25      ;
; T80s:T80s|T80:u0|RegDIH[7]~1                                                                 ; 24      ;
; T80s:T80s|T80:u0|RegDIH[7]~0                                                                 ; 24      ;
; vga:vga|always3~1                                                                            ; 24      ;
; data_io:data_io|downloading_reg~0                                                            ; 24      ;
; T80s:T80s|T80:u0|ACC[4]~16                                                                   ; 22      ;
; user_io:user_io|bit_cnt[0]                                                                   ; 22      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~4                                                    ; 21      ;
; sdram:sdram|Equal7~0                                                                         ; 21      ;
; T80s:T80s|T80:u0|F[1]                                                                        ; 20      ;
; T80s:T80s|T80:u0|Equal57~2                                                                   ; 20      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~3                                                    ; 20      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux72~6                                                     ; 20      ;
; T80s:T80s|T80:u0|IntCycle                                                                    ; 20      ;
; T80s:T80s|T80:u0|T80_ALU:alu|process_1~0                                                     ; 19      ;
; user_io:user_io|byte_cnt[0]                                                                  ; 19      ;
; sdram_wr~0                                                                                   ; 19      ;
; user_io:user_io|byte_cnt[1]                                                                  ; 19      ;
; vga:vga|video_counter~3                                                                      ; 18      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux75~16                                                    ; 18      ;
; vga:vga|video_counter~25                                                                     ; 17      ;
; vga:vga|video_counter~23                                                                     ; 17      ;
; vga:vga|video_counter~21                                                                     ; 17      ;
; vga:vga|video_counter~19                                                                     ; 17      ;
; vga:vga|video_counter~17                                                                     ; 17      ;
; vga:vga|video_counter~15                                                                     ; 17      ;
; vga:vga|video_counter~13                                                                     ; 17      ;
; vga:vga|video_counter~11                                                                     ; 17      ;
; vga:vga|video_counter~9                                                                      ; 17      ;
; vga:vga|video_counter~8                                                                      ; 17      ;
; vga:vga|video_counter~7                                                                      ; 17      ;
; vga:vga|video_counter~6                                                                      ; 17      ;
; vga:vga|video_counter~5                                                                      ; 17      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux274~4                                                    ; 17      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux9~1                                                          ; 17      ;
; T80s:T80s|T80:u0|BusA[7]                                                                     ; 17      ;
; T80s:T80s|T80:u0|A[7]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[6]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[5]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[12]                                                                       ; 17      ;
; T80s:T80s|T80:u0|A[4]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[11]                                                                       ; 17      ;
; T80s:T80s|T80:u0|A[3]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[10]                                                                       ; 17      ;
; T80s:T80s|T80:u0|A[2]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[9]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[1]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[8]                                                                        ; 17      ;
; T80s:T80s|T80:u0|A[0]                                                                        ; 17      ;
; user_io:user_io|byte_cnt[3]                                                                  ; 17      ;
; ~GND                                                                                         ; 16      ;
; T80s:T80s|T80:u0|F~57                                                                        ; 16      ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2|eq_node[0]   ; 16      ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|decode_jsa:decode2|eq_node[1]~0 ; 16      ;
; T80s:T80s|T80:u0|BusA[5]                                                                     ; 16      ;
; T80s:T80s|T80:u0|RegAddrB[2]~2                                                               ; 16      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux252~0                                                    ; 16      ;
; T80s:T80s|T80:u0|ALU_Op_r[3]                                                                 ; 16      ;
; T80s:T80s|T80:u0|A[4]~17                                                                     ; 16      ;
; T80s:T80s|T80:u0|F[0]                                                                        ; 16      ;
; T80s:T80s|T80:u0|RegAddrC[2]                                                                 ; 16      ;
; osd:osd|osd_de~0                                                                             ; 16      ;
; user_io:user_io|byte_cnt[2]                                                                  ; 16      ;
; CONF_DATA0~input                                                                             ; 15      ;
; T80s:T80s|T80:u0|PC[15]~29                                                                   ; 15      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux9~0                                                          ; 15      ;
; T80s:T80s|T80:u0|XY_State[1]                                                                 ; 15      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~2                                                    ; 15      ;
; T80s:T80s|T80:u0|Equal3~1                                                                    ; 15      ;
; T80s:T80s|T80:u0|process_0~11                                                                ; 14      ;
; T80s:T80s|T80:u0|Save_ALU_r                                                                  ; 14      ;
; user_io:user_io|bit_cnt[1]                                                                   ; 14      ;
; T80s:T80s|T80:u0|PC[15]~4                                                                    ; 14      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux127~4                                                    ; 14      ;
; sdram:sdram|reset[1]                                                                         ; 14      ;
; T80s:T80s|T80:u0|DO[0]~11                                                                    ; 13      ;
; T80s:T80s|T80:u0|BusA[7]~11                                                                  ; 13      ;
; T80s:T80s|T80:u0|BusA[7]~10                                                                  ; 13      ;
; T80s:T80s|T80:u0|BusB[6]~22                                                                  ; 13      ;
; osd:osd|hsD                                                                                  ; 13      ;
; T80s:T80s|T80:u0|PC[15]~17                                                                   ; 13      ;
; T80s:T80s|T80:u0|ACC[4]~19                                                                   ; 13      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~3                                                    ; 13      ;
; osd:osd|vsD                                                                                  ; 13      ;
; vga:vga|Equal1~2                                                                             ; 13      ;
; T80s:T80s|T80:u0|A[10]~24                                                                    ; 13      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux44~0                                                     ; 13      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~112                                                         ; 13      ;
; T80s:T80s|T80:u0|RegAddrA~2                                                                  ; 13      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux244~0                                                    ; 13      ;
; sdram:sdram|Equal3~0                                                                         ; 13      ;
; user_io:user_io|byte_cnt[4]                                                                  ; 13      ;
; SPI_DI~input                                                                                 ; 12      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux304~4                                                    ; 12      ;
; T80s:T80s|T80:u0|PC[15]~81                                                                   ; 12      ;
; T80s:T80s|T80:u0|PC[15]~80                                                                   ; 12      ;
; T80s:T80s|T80:u0|DO[0]~12                                                                    ; 12      ;
; T80s:T80s|T80:u0|BusB[6]~16                                                                  ; 12      ;
; osd:osd|hsD2                                                                                 ; 12      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~236                                                         ; 12      ;
; T80s:T80s|T80:u0|PC[15]~18                                                                   ; 12      ;
; T80s:T80s|T80:u0|ACC[4]~20                                                                   ; 12      ;
; T80s:T80s|T80:u0|SP[12]~11                                                                   ; 12      ;
; T80s:T80s|T80:u0|SP[12]~10                                                                   ; 12      ;
; T80s:T80s|T80:u0|SP[4]~3                                                                     ; 12      ;
; T80s:T80s|T80:u0|SP[4]~2                                                                     ; 12      ;
; T80s:T80s|T80:u0|BusA[6]                                                                     ; 12      ;
; T80s:T80s|T80:u0|BusA[2]                                                                     ; 12      ;
; T80s:T80s|T80:u0|BusA[3]                                                                     ; 12      ;
; T80s:T80s|T80:u0|BusA[1]                                                                     ; 12      ;
; osd:osd|vsD2                                                                                 ; 12      ;
; osd:osd|always0~1                                                                            ; 12      ;
; user_io:user_io|bit_cnt[2]                                                                   ; 12      ;
; T80s:T80s|DI_Reg[6]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[5]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[4]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[3]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[2]                                                                          ; 12      ;
; T80s:T80s|DI_Reg[1]                                                                          ; 12      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~2                                                    ; 12      ;
; T80s:T80s|DI_Reg[0]                                                                          ; 12      ;
; T80s:T80s|T80:u0|A[4]~12                                                                     ; 12      ;
; T80s:T80s|T80:u0|A[4]~11                                                                     ; 12      ;
; T80s:T80s|T80:u0|Equal3~2                                                                    ; 12      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux45~2                                                     ; 12      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux244~1                                                    ; 12      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux110~4                                                    ; 12      ;
; osd:osd|LessThan1~18                                                                         ; 12      ;
; osd:osd|LessThan2~18                                                                         ; 12      ;
; osd:osd|bcnt[7]~13                                                                           ; 11      ;
; vga:vga|Equal4~0                                                                             ; 11      ;
; T80s:T80s|T80:u0|PC[3]~30                                                                    ; 11      ;
; T80s:T80s|T80:u0|BusB[7]                                                                     ; 11      ;
; T80s:T80s|T80:u0|BusA[4]                                                                     ; 11      ;
; T80s:T80s|T80:u0|A[10]~26                                                                    ; 11      ;
; T80s:T80s|T80:u0|XY_State[0]                                                                 ; 11      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux255~13                                                   ; 10      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~13                                           ; 10      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~8                                            ; 10      ;
; osd:osd|always1~1                                                                            ; 10      ;
; osd:osd|always1~0                                                                            ; 10      ;
; T80s:T80s|T80:u0|ACC[4]~18                                                                   ; 10      ;
; T80s:T80s|T80:u0|F~17                                                                        ; 10      ;
; T80s:T80s|T80:u0|BusB[3]                                                                     ; 10      ;
; T80s:T80s|T80:u0|BusB[5]                                                                     ; 10      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux34~1                                                         ; 10      ;
; T80s:T80s|T80:u0|BusA[0]                                                                     ; 10      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux34~0                                                         ; 10      ;
; osd:osd|always2~1                                                                            ; 10      ;
; osd:osd|always2~0                                                                            ; 10      ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~137                                                         ; 10      ;
; T80s:T80s|T80:u0|F[6]                                                                        ; 10      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux92~4                                                     ; 10      ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux297~0                                                    ; 10      ;
; vga:vga|v_cnt[0]                                                                             ; 10      ;
; T80s:T80s|T80:u0|BusB[6]~28                                                                  ; 9       ;
; T80s:T80s|T80:u0|BusB~27                                                                     ; 9       ;
; T80s:T80s|T80:u0|BusB[6]~19                                                                  ; 9       ;
; vga:vga|video_counter~1                                                                      ; 9       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux268~2                                                    ; 9       ;
; always0~0                                                                                    ; 9       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux267~5                                                    ; 9       ;
; T80s:T80s|T80:u0|BusB[1]                                                                     ; 9       ;
; T80s:T80s|T80:u0|BusB[2]                                                                     ; 9       ;
; T80s:T80s|T80:u0|IR[2]~1                                                                     ; 9       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~200                                                         ; 9       ;
; T80s:T80s|T80:u0|BusB[4]                                                                     ; 9       ;
; T80s:T80s|T80:u0|BusB[0]                                                                     ; 9       ;
; T80s:T80s|T80:u0|ACC[5]                                                                      ; 9       ;
; T80s:T80s|T80:u0|ACC[3]                                                                      ; 9       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~125                                                         ; 9       ;
; T80s:T80s|T80:u0|Equal4~0                                                                    ; 9       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~1                                                    ; 9       ;
; vga:vga|scanline                                                                             ; 9       ;
; T80s:T80s|T80:u0|DO[0]~39                                                                    ; 8       ;
; T80s:T80s|T80:u0|DO[0]~38                                                                    ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux290~3                                                    ; 8       ;
; data_io:data_io|data[0]~0                                                                    ; 8       ;
; T80s:T80s|T80:u0|BusB[6]~18                                                                  ; 8       ;
; T80s:T80s|T80:u0|BusB[6]~17                                                                  ; 8       ;
; user_io:user_io|cmd[7]~0                                                                     ; 8       ;
; T80s:T80s|T80:u0|RegDIH[7]~17                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIL[7]~15                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIH[6]~15                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIL[6]~13                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIH[5]~13                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIL[5]~11                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIH[4]~11                                                                ; 8       ;
; T80s:T80s|T80:u0|RegDIL[4]~9                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIH[3]~9                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIL[3]~7                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIH[2]~7                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIL[2]~5                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIH[1]~5                                                                 ; 8       ;
; T80s:T80s|T80:u0|RegDIL[1]~3                                                                 ; 8       ;
; T80s:T80s|T80:u0|PC[15]~16                                                                   ; 8       ;
; T80s:T80s|T80:u0|ACC[4]~24                                                                   ; 8       ;
; T80s:T80s|T80:u0|SP[12]~14                                                                   ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                                                  ; 8       ;
; T80s:T80s|T80:u0|RegWEH~0                                                                    ; 8       ;
; T80s:T80s|T80:u0|RegDIH[0]~3                                                                 ; 8       ;
; T80s:T80s|T80:u0|TmpAddr[13]~30                                                              ; 8       ;
; T80s:T80s|T80:u0|I[0]~1                                                                      ; 8       ;
; data_io:data_io|cmd[7]~1                                                                     ; 8       ;
; cpu_reset_cnt[5]~10                                                                          ; 8       ;
; T80s:T80s|T80:u0|R[1]~10                                                                     ; 8       ;
; T80s:T80s|T80:u0|SP[4]~8                                                                     ; 8       ;
; T80s:T80s|T80:u0|TmpAddr[6]~28                                                               ; 8       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux31~2                                                         ; 8       ;
; T80s:T80s|T80:u0|BusB[6]                                                                     ; 8       ;
; T80s:T80s|T80:u0|IR[2]~4                                                                     ; 8       ;
; T80s:T80s|T80:u0|IR~2                                                                        ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                                                  ; 8       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                                                  ; 8       ;
; T80s:T80s|T80:u0|RegWEL~3                                                                    ; 8       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[0]                                                            ; 8       ;
; T80s:T80s|T80:u0|RegDIL[0]~1                                                                 ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux217~0                                                    ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux278~0                                                    ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|IMode[1]~4                                                  ; 8       ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                ; 8       ;
; osd:osd|v_dsp_width[7]~6                                                                     ; 8       ;
; T80s:T80s|T80:u0|A[10]~31                                                                    ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux101~4                                                    ; 8       ;
; T80s:T80s|T80:u0|Equal4~2                                                                    ; 8       ;
; T80s:T80s|T80:u0|PC[0]                                                                       ; 8       ;
; T80s:T80s|T80:u0|F[2]                                                                        ; 8       ;
; sdram:sdram|Equal8~0                                                                         ; 8       ;
; sdram:sdram|q[2]                                                                             ; 8       ;
; sdram:sdram|q[1]                                                                             ; 8       ;
; sdram:sdram|q[0]                                                                             ; 8       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux253~8                                                    ; 7       ;
; data_io:data_io|sbuf[6]~0                                                                    ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~21                                                   ; 7       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~256                                                         ; 7       ;
; user_io:user_io|always5~0                                                                    ; 7       ;
; user_io:user_io|sbuf[0]~0                                                                    ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[5]~15                                                              ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[4]~13                                                              ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[3]~11                                                              ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[1]~9                                                               ; 7       ;
; T80s:T80s|T80:u0|R[1]~12                                                                     ; 7       ;
; T80s:T80s|T80:u0|BTR_r                                                                       ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[7]~7                                                               ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[2]~5                                                               ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[6]~3                                                               ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux74~2                                                     ; 7       ;
; T80s:T80s|T80:u0|Equal57~3                                                                   ; 7       ;
; T80s:T80s|T80:u0|Save_Mux[0]~1                                                               ; 7       ;
; osd:osd|h_cnt[7]                                                                             ; 7       ;
; osd:osd|h_cnt[6]                                                                             ; 7       ;
; vga:vga|v_cnt[6]                                                                             ; 7       ;
; T80s:T80s|T80:u0|ACC[7]                                                                      ; 7       ;
; T80s:T80s|T80:u0|ACC[6]                                                                      ; 7       ;
; T80s:T80s|T80:u0|ACC[4]                                                                      ; 7       ;
; T80s:T80s|T80:u0|ACC[2]                                                                      ; 7       ;
; T80s:T80s|T80:u0|ACC[1]                                                                      ; 7       ;
; T80s:T80s|T80:u0|ACC[0]                                                                      ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux92~6                                                     ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux92~5                                                     ; 7       ;
; T80s:T80s|T80:u0|XY_Ind                                                                      ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux221~0                                                    ; 7       ;
; T80s:T80s|T80:u0|F[7]                                                                        ; 7       ;
; T80s:T80s|T80:u0|Equal3~0                                                                    ; 7       ;
; user_io:user_io|status[1]                                                                    ; 7       ;
; user_io:user_io|byte_cnt[5]                                                                  ; 7       ;
; pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                   ; 7       ;
; sdram:sdram|reset[4]                                                                         ; 7       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_Addr_To[2]~13                                           ; 6       ;
; user_io:user_io|serial_out_rptr[5]~6                                                         ; 6       ;
; T80s:T80s|T80:u0|BusA~17                                                                     ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux256~6                                                    ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Inc_PC~4                                                    ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~227                                                         ; 6       ;
; T80s:T80s|T80:u0|process_0~14                                                                ; 6       ;
; T80s:T80s|T80:u0|F[4]                                                                        ; 6       ;
; T80s:T80s|T80:u0|XY_State~0                                                                  ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux193~1                                                    ; 6       ;
; T80s:T80s|T80:u0|Alternate                                                                   ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux89~4                                                     ; 6       ;
; osd:osd|v_cnt[6]                                                                             ; 6       ;
; osd:osd|v_cnt[5]                                                                             ; 6       ;
; osd:osd|v_cnt[4]                                                                             ; 6       ;
; osd:osd|h_cnt[3]                                                                             ; 6       ;
; osd:osd|h_cnt[5]                                                                             ; 6       ;
; osd:osd|h_cnt[4]                                                                             ; 6       ;
; osd:osd|h_cnt[1]                                                                             ; 6       ;
; osd:osd|h_cnt[0]                                                                             ; 6       ;
; osd:osd|h_cnt[2]                                                                             ; 6       ;
; osd:osd|cmd[7]~0                                                                             ; 6       ;
; vga:vga|v_cnt[9]                                                                             ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux147~8                                                    ; 6       ;
; T80s:T80s|T80:u0|NextIs_XY_Fetch~3                                                           ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~132                                                         ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~122                                                         ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~118                                                         ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux75~2                                                     ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux117~0                                                    ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~110                                                         ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux220~0                                                    ; 6       ;
; T80s:T80s|T80:u0|Equal13~0                                                                   ; 6       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~107                                                         ; 6       ;
; T80s:T80s|T80:u0|A[10]~4                                                                     ; 6       ;
; osd:osd|red_out[4]~6                                                                         ; 6       ;
; osd:osd|v_cnt[3]                                                                             ; 6       ;
; osd:osd|v_cnt[2]                                                                             ; 6       ;
; osd:osd|v_cnt[0]                                                                             ; 6       ;
; osd:osd|v_cnt[1]                                                                             ; 6       ;
; osd:osd|h_osd_active                                                                         ; 6       ;
; vga:vga|vs                                                                                   ; 6       ;
; vga:vga|hs                                                                                   ; 6       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux127~9                                                    ; 5       ;
; T80s:T80s|T80:u0|F[3]~37                                                                     ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux266~6                                                    ; 5       ;
; T80s:T80s|T80:u0|BusA[7]~16                                                                  ; 5       ;
; T80s:T80s|T80:u0|BusA[7]~15                                                                  ; 5       ;
; T80s:T80s|T80:u0|BusB[6]~26                                                                  ; 5       ;
; T80s:T80s|T80:u0|BusB[6]~25                                                                  ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~21                                           ; 5       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~281                                                         ; 5       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~271                                                         ; 5       ;
; vga:vga|video_counter~4                                                                      ; 5       ;
; osd:osd|LessThan0~1                                                                          ; 5       ;
; data_io:data_io|LessThan0~0                                                                  ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux296~1                                                    ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux273~0                                                    ; 5       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[1]                                                            ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux276~7                                                    ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux277~17                                                   ; 5       ;
; user_io:user_io|Equal15~0                                                                    ; 5       ;
; osd:osd|v_cnt[8]                                                                             ; 5       ;
; osd:osd|v_cnt[9]                                                                             ; 5       ;
; osd:osd|v_cnt[7]                                                                             ; 5       ;
; osd:osd|h_cnt[9]                                                                             ; 5       ;
; osd:osd|h_dsp_width[8]~1                                                                     ; 5       ;
; osd:osd|h_cnt[8]                                                                             ; 5       ;
; vga:vga|v_cnt[1]                                                                             ; 5       ;
; sdram:sdram|Equal1~0                                                                         ; 5       ;
; T80s:T80s|T80:u0|PC[15]                                                                      ; 5       ;
; T80s:T80s|T80:u0|SP[15]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[7]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[7]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[14]                                                                      ; 5       ;
; T80s:T80s|T80:u0|SP[14]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[6]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[6]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[13]                                                                      ; 5       ;
; T80s:T80s|T80:u0|SP[13]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[5]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[5]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[12]                                                                      ; 5       ;
; T80s:T80s|T80:u0|SP[12]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[4]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[4]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[11]                                                                      ; 5       ;
; T80s:T80s|T80:u0|SP[11]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[3]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[3]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[10]                                                                      ; 5       ;
; T80s:T80s|T80:u0|SP[10]                                                                      ; 5       ;
; T80s:T80s|T80:u0|PC[2]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[2]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[9]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[9]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[1]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[1]                                                                       ; 5       ;
; T80s:T80s|T80:u0|PC[8]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[8]                                                                       ; 5       ;
; T80s:T80s|T80:u0|SP[0]                                                                       ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux264~7                                                    ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux97~0                                                     ; 5       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~113                                                         ; 5       ;
; T80s:T80s|T80:u0|Equal3~3                                                                    ; 5       ;
; T80s:T80s|T80:u0|process_0~8                                                                 ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux300~1                                                    ; 5       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux299~0                                                    ; 5       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~105                                                         ; 5       ;
; sdram:sdram|reset[4]~7                                                                       ; 5       ;
; osd:osd|v_osd_active                                                                         ; 5       ;
; osd:osd|osd_enable                                                                           ; 5       ;
; sdram:sdram|Equal6~0                                                                         ; 5       ;
; osd:osd|cnt[3]                                                                               ; 5       ;
; data_io:data_io|cnt[4]                                                                       ; 5       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux12~1                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux10~1                                                         ; 4       ;
; T80s:T80s|T80:u0|BusA~46                                                                     ; 4       ;
; T80s:T80s|T80:u0|process_0~19                                                                ; 4       ;
; T80s:T80s|T80:u0|RegAddrA~14                                                                 ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux110~5                                                    ; 4       ;
; T80s:T80s|T80:u0|F[3]~60                                                                     ; 4       ;
; T80s:T80s|T80:u0|BusA~21                                                                     ; 4       ;
; T80s:T80s|T80:u0|BusA[7]~14                                                                  ; 4       ;
; T80s:T80s|T80:u0|BusB~29                                                                     ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~325                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux248~5                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~302                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~4                                                    ; 4       ;
; user_io:user_io|SPI_MISO~4                                                                   ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux202~0                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~231                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~223                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux101~5                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux102~0                                                    ; 4       ;
; T80s:T80s|T80:u0|process_0~13                                                                ; 4       ;
; T80s:T80s|T80:u0|process_0~12                                                                ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux8~4                                                          ; 4       ;
; T80s:T80s|T80:u0|Arith16_r                                                                   ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~217                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~216                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux21~2                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[7]~7                                                      ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~212                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux115~1                                                    ; 4       ;
; T80s:T80s|T80:u0|Alternate~6                                                                 ; 4       ;
; T80s:T80s|T80:u0|IntCycle~1                                                                  ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux293~0                                                    ; 4       ;
; T80s:T80s|T80:u0|Equal56~1                                                                   ; 4       ;
; T80s:T80s|T80:u0|process_7~2                                                                 ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux298~0                                                    ; 4       ;
; osd:osd|comb~0                                                                               ; 4       ;
; user_io:user_io|Equal16~1                                                                    ; 4       ;
; user_io:user_io|Equal16~0                                                                    ; 4       ;
; user_io:user_io|cmd[1]                                                                       ; 4       ;
; vga:vga|Equal3~0                                                                             ; 4       ;
; osd:osd|v_dsp_width[9]~8                                                                     ; 4       ;
; osd:osd|v_dsp_width[8]~7                                                                     ; 4       ;
; osd:osd|sbuf[3]                                                                              ; 4       ;
; osd:osd|sbuf[4]                                                                              ; 4       ;
; osd:osd|sbuf[5]                                                                              ; 4       ;
; vga:vga|v_cnt[4]                                                                             ; 4       ;
; vga:vga|Equal5~1                                                                             ; 4       ;
; vga:vga|v_cnt[8]                                                                             ; 4       ;
; vga:vga|v_cnt[7]                                                                             ; 4       ;
; vga:vga|h_cnt[6]                                                                             ; 4       ;
; vga:vga|h_cnt[5]                                                                             ; 4       ;
; vga:vga|h_cnt[8]                                                                             ; 4       ;
; vga:vga|h_cnt[7]                                                                             ; 4       ;
; vga:vga|h_cnt[1]                                                                             ; 4       ;
; vga:vga|h_cnt[0]                                                                             ; 4       ;
; vga:vga|h_cnt[9]                                                                             ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux32~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux40~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux33~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux41~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux34~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux42~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux35~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux43~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux36~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux44~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux37~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux45~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux38~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux46~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux39~4                                                        ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~1                                                          ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~152                                                         ; 4       ;
; T80s:T80s|T80:u0|process_1~8                                                                 ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~115                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~114                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~111                                                         ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_Addr_To~10                                              ; 4       ;
; T80s:T80s|T80:u0|Equal4~1                                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux290~2                                                    ; 4       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux47~4                                                        ; 4       ;
; clk_div[2]                                                                                   ; 4       ;
; T80s:T80s|T80:u0|A[15]                                                                       ; 4       ;
; T80s:T80s|T80:u0|IntE_FF2                                                                    ; 4       ;
; user_io:user_io|byte_cnt[7]                                                                  ; 4       ;
; user_io:user_io|byte_cnt[6]                                                                  ; 4       ;
; user_io:user_io|spi_sck_D[0]                                                                 ; 3       ;
; user_io:user_io|spi_sck_D[1]                                                                 ; 3       ;
; user_io:user_io|spi_sck_D[2]                                                                 ; 3       ;
; user_io:user_io|spi_sck_D[3]                                                                 ; 3       ;
; user_io:user_io|spi_sck_D[4]                                                                 ; 3       ;
; user_io:user_io|spi_sck_D[5]                                                                 ; 3       ;
; user_io:user_io|spi_sck_D[6]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux15~1                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux9~3                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux14~1                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux13~1                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux11~1                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~421                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~413                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux70~6                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux92~7                                                     ; 3       ;
; T80s:T80s|T80:u0|NextIs_XY_Fetch~4                                                           ; 3       ;
; T80s:T80s|T80:u0|process_1~12                                                                ; 3       ;
; user_io:user_io|status[1]~4                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~390                                                         ; 3       ;
; T80s:T80s|T80:u0|DO[0]~10                                                                    ; 3       ;
; T80s:T80s|T80:u0|F[3]~50                                                                     ; 3       ;
; T80s:T80s|T80:u0|Pre_XY_F_M[0]~1                                                             ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux217~1                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux238~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~324                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~316                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux12~0                                                     ; 3       ;
; T80s:T80s|T80:u0|DO[1]                                                                       ; 3       ;
; T80s:T80s|T80:u0|DO[0]                                                                       ; 3       ;
; T80s:T80s|T80:u0|DO[4]                                                                       ; 3       ;
; T80s:T80s|T80:u0|DO[2]                                                                       ; 3       ;
; T80s:T80s|T80:u0|DO[3]                                                                       ; 3       ;
; T80s:T80s|T80:u0|DO[7]                                                                       ; 3       ;
; user_io:user_io|sbuf[1]                                                                      ; 3       ;
; T80s:T80s|T80:u0|DO[5]                                                                       ; 3       ;
; T80s:T80s|T80:u0|DO[6]                                                                       ; 3       ;
; vga:vga|video_counter[5]                                                                     ; 3       ;
; vga:vga|video_counter[6]                                                                     ; 3       ;
; vga:vga|video_counter[7]                                                                     ; 3       ;
; vga:vga|video_counter[8]                                                                     ; 3       ;
; vga:vga|video_counter[9]                                                                     ; 3       ;
; vga:vga|video_counter[10]                                                                    ; 3       ;
; vga:vga|video_counter[11]                                                                    ; 3       ;
; vga:vga|video_counter[12]                                                                    ; 3       ;
; vga:vga|video_counter[13]                                                                    ; 3       ;
; vga:vga|Equal0~2                                                                             ; 3       ;
; user_io:user_io|serial_out_rptr[0]                                                           ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux265~5                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~241                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux0~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux1~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux2~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux3~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux4~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux35~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux5~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux6~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux37~3                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux100~1                                                    ; 3       ;
; T80s:T80s|T80:u0|DO[0]~8                                                                     ; 3       ;
; T80s:T80s|T80:u0|SP[12]~9                                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux14~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux13~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux12~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux11~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux10~4                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux9~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux8~4                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux7~4                                                         ; 3       ;
; data_io:data_io|sbuf[1]                                                                      ; 3       ;
; data_io:data_io|sbuf[0]                                                                      ; 3       ;
; data_io:data_io|sbuf[2]                                                                      ; 3       ;
; data_io:data_io|sbuf[4]                                                                      ; 3       ;
; data_io:data_io|sbuf[3]                                                                      ; 3       ;
; data_io:data_io|sbuf[5]                                                                      ; 3       ;
; T80s:T80s|T80:u0|I[0]~0                                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux296~0                                                    ; 3       ;
; T80s:T80s|T80:u0|SP[4]~1                                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux234~2                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux28~3                                                         ; 3       ;
; T80s:T80s|T80:u0|ACC[4]~17                                                                   ; 3       ;
; T80s:T80s|T80:u0|R[1]~7                                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux288~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux289~0                                                    ; 3       ;
; T80s:T80s|T80:u0|SP[12]~0                                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~218                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~215                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~214                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~4                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~3                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[4]~15                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[3]~13                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[1]~11                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[2]~9                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~211                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~210                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|DAA_Q[6]~2                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|LessThan0~2                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|LessThan3~1                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~209                                                         ; 3       ;
; T80s:T80s|T80:u0|Halt_FF                                                                     ; 3       ;
; T80s:T80s|T80:u0|IntCycle~0                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux116~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux115~0                                                    ; 3       ;
; T80s:T80s|T80:u0|IncDecZ                                                                     ; 3       ;
; T80s:T80s|T80:u0|Pre_XY_F_M[0]                                                               ; 3       ;
; T80s:T80s|T80:u0|process_7~0                                                                 ; 3       ;
; T80s:T80s|T80:u0|process_0~10                                                                ; 3       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[3]                                                            ; 3       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[2]                                                            ; 3       ;
; T80s:T80s|T80:u0|Read_To_Reg_r[4]                                                            ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|Mux15~4                                                        ; 3       ;
; T80s:T80s|T80:u0|RegAddrA~4                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux276~5                                                    ; 3       ;
; T80s:T80s|T80:u0|process_3~0                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~8                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux275~7                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux89~6                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux63~6                                                     ; 3       ;
; T80s:T80s|T80:u0|Equal57~1                                                                   ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~198                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux22~1                                                         ; 3       ;
; clk_div[0]                                                                                   ; 3       ;
; osd:osd|sbuf[2]                                                                              ; 3       ;
; osd:osd|sbuf[0]                                                                              ; 3       ;
; osd:osd|sbuf[1]                                                                              ; 3       ;
; user_io:user_io|cmd[0]                                                                       ; 3       ;
; user_io:user_io|sbuf[0]                                                                      ; 3       ;
; osd:osd|v_dsp_width[5]~5                                                                     ; 3       ;
; osd:osd|v_dsp_width[6]~4                                                                     ; 3       ;
; osd:osd|h_dsp_width[4]~7                                                                     ; 3       ;
; osd:osd|h_dsp_width[5]~6                                                                     ; 3       ;
; osd:osd|h_dsp_width[6]~5                                                                     ; 3       ;
; osd:osd|h_dsp_width[1]~4                                                                     ; 3       ;
; osd:osd|h_dsp_width[2]~3                                                                     ; 3       ;
; osd:osd|h_dsp_width[9]~2                                                                     ; 3       ;
; osd:osd|h_dsp_width[3]~0                                                                     ; 3       ;
; osd:osd|hs_low[7]                                                                            ; 3       ;
; osd:osd|hs_high[7]                                                                           ; 3       ;
; osd:osd|hs_low[8]                                                                            ; 3       ;
; osd:osd|hs_high[8]                                                                           ; 3       ;
; osd:osd|sbuf[6]                                                                              ; 3       ;
; osd:osd|Equal0~0                                                                             ; 3       ;
; vga:vga|v_cnt[3]                                                                             ; 3       ;
; vga:vga|v_cnt[2]                                                                             ; 3       ;
; vga:vga|Equal5~0                                                                             ; 3       ;
; vga:vga|v_cnt[5]                                                                             ; 3       ;
; vga:vga|h_cnt[3]                                                                             ; 3       ;
; vga:vga|h_cnt[2]                                                                             ; 3       ;
; vga:vga|h_cnt[4]                                                                             ; 3       ;
; T80s:T80s|WR_n                                                                               ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[15]                                                                 ; 3       ;
; T80s:T80s|T80:u0|I[7]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[7]                                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][7]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[14]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|I[6]                                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][6]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[13]                                                                 ; 3       ;
; T80s:T80s|T80:u0|I[5]                                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[12]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|I[4]                                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][4]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[11]                                                                 ; 3       ;
; T80s:T80s|T80:u0|I[3]                                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][3]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[10]                                                                 ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|I[2]                                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][2]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[9]                                                                  ; 3       ;
; T80s:T80s|T80:u0|I[1]                                                                        ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][1]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[1]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[2]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[3]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[4]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[5]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[6]                                                                  ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[7]                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[8]                                                                  ; 3       ;
; T80s:T80s|T80:u0|I[0]                                                                        ; 3       ;
; data_io:data_io|Equal2~0                                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Mux7~0                                                          ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~193                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~140                                                         ; 3       ;
; T80s:T80s|T80:u0|TmpAddr[0]                                                                  ; 3       ;
; T80s:T80s|T80:u0|A[4]~10                                                                     ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux264~6                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux262~4                                                    ; 3       ;
; T80s:T80s|T80:u0|A[4]~5                                                                      ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux262~3                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux103~6                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~108                                                         ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux233~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux291~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux300~0                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~106                                                         ; 3       ;
; T80s:T80s|T80:u0|process_0~7                                                                 ; 3       ;
; T80s:T80s|T80:u0|IStatus[1]                                                                  ; 3       ;
; T80s:T80s|T80:u0|IStatus[0]                                                                  ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][0]                                                    ; 3       ;
; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][0]                                                    ; 3       ;
; vga:vga|pixel[1]                                                                             ; 3       ;
; vga:vga|pixel[0]                                                                             ; 3       ;
; vga:vga|pixel[4]                                                                             ; 3       ;
; vga:vga|pixel[2]                                                                             ; 3       ;
; vga:vga|pixel[3]                                                                             ; 3       ;
; osd:osd|v_dsp_width[4]~3                                                                     ; 3       ;
; osd:osd|v_dsp_width[3]~2                                                                     ; 3       ;
; osd:osd|v_dsp_width[1]~1                                                                     ; 3       ;
; osd:osd|v_dsp_width[2]~0                                                                     ; 3       ;
; osd:osd|vs_low[8]                                                                            ; 3       ;
; osd:osd|vs_high[8]                                                                           ; 3       ;
; vga:vga|pixel[7]                                                                             ; 3       ;
; vga:vga|pixel[5]                                                                             ; 3       ;
; vga:vga|pixel[6]                                                                             ; 3       ;
; T80s:T80s|T80:u0|A[13]                                                                       ; 3       ;
; user_io:user_io|serial_out_rptr[5]                                                           ; 3       ;
; user_io:user_io|serial_out_rptr[4]                                                           ; 3       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Add1~2                                                          ; 3       ;
; osd:osd|bcnt[10]                                                                             ; 3       ;
; osd:osd|bcnt[9]                                                                              ; 3       ;
; osd:osd|bcnt[8]                                                                              ; 3       ;
; osd:osd|bcnt[7]                                                                              ; 3       ;
; osd:osd|bcnt[6]                                                                              ; 3       ;
; osd:osd|bcnt[5]                                                                              ; 3       ;
; osd:osd|bcnt[4]                                                                              ; 3       ;
; osd:osd|bcnt[3]                                                                              ; 3       ;
; osd:osd|bcnt[2]                                                                              ; 3       ;
; osd:osd|bcnt[1]                                                                              ; 3       ;
; osd:osd|bcnt[0]                                                                              ; 3       ;
; osd:osd|cnt[4]                                                                               ; 3       ;
; osd:osd|cnt[2]                                                                               ; 3       ;
; osd:osd|cnt[1]                                                                               ; 3       ;
; osd:osd|cnt[0]                                                                               ; 3       ;
; T80s:T80s|T80:u0|R[6]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[5]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[4]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[3]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[2]                                                                        ; 3       ;
; T80s:T80s|T80:u0|R[1]                                                                        ; 3       ;
; data_io:data_io|cnt[2]                                                                       ; 3       ;
; data_io:data_io|cnt[1]                                                                       ; 3       ;
; data_io:data_io|cnt[0]                                                                       ; 3       ;
; data_io:data_io|cnt[3]                                                                       ; 3       ;
; T80s:T80s|T80:u0|R[0]                                                                        ; 3       ;
; osd:osd|Add12~4                                                                              ; 3       ;
; osd:osd|Add12~2                                                                              ; 3       ;
; sdram:sdram|reset[3]                                                                         ; 3       ;
; sdram:sdram|reset[2]                                                                         ; 3       ;
; sdram:sdram|reset[0]                                                                         ; 3       ;
; SDRAM_DQ[7]~input                                                                            ; 2       ;
; SDRAM_DQ[6]~input                                                                            ; 2       ;
; SDRAM_DQ[5]~input                                                                            ; 2       ;
; SDRAM_DQ[4]~input                                                                            ; 2       ;
; SDRAM_DQ[3]~input                                                                            ; 2       ;
; SDRAM_DQ[2]~input                                                                            ; 2       ;
; SDRAM_DQ[1]~input                                                                            ; 2       ;
; SDRAM_DQ[0]~input                                                                            ; 2       ;
; user_io:user_io|spi_sck_D[7]                                                                 ; 2       ;
; T80s:T80s|T80:u0|DO[0]~37                                                                    ; 2       ;
; T80s:T80s|T80:u0|F~82                                                                        ; 2       ;
; T80s:T80s|T80:u0|process_1~14                                                                ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux281~10                                                   ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~411                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux257~5                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux122~8                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~403                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~401                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~23                                           ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~399                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~392                                                         ; 2       ;
; T80s:T80s|T80:u0|F~80                                                                        ; 2       ;
; T80s:T80s|process_0~10                                                                       ; 2       ;
; T80s:T80s|T80:u0|process_1~13                                                                ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux83~18                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~391                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~387                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux112~2                                                    ; 2       ;
; T80s:T80s|T80:u0|F[3]~72                                                                     ; 2       ;
; T80s:T80s|T80:u0|F[3]~66                                                                     ; 2       ;
; T80s:T80s|T80:u0|F[3]~61                                                                     ; 2       ;
; vsD                                                                                          ; 2       ;
; T80s:T80s|T80:u0|M1_n                                                                        ; 2       ;
; T80s:T80s|T80:u0|F[3]                                                                        ; 2       ;
; T80s:T80s|T80:u0|F[5]                                                                        ; 2       ;
; T80s:T80s|T80:u0|F~38                                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux292~0                                                    ; 2       ;
; T80s:T80s|T80:u0|IntE_FF1~2                                                                  ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~372                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux70~3                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux284~10                                                   ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux281~2                                                    ; 2       ;
; T80s:T80s|T80:u0|ALU_Op_r~14                                                                 ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~352                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux47~0                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux87~9                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~332                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~331                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux254~7                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux72~7                                                     ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux98~0                                                     ; 2       ;
; T80s:T80s|T80:u0|ALU_Op_r~9                                                                  ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux75~24                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux121~7                                                    ; 2       ;
; T80s:T80s|T80:u0|ALU_Op_r~5                                                                  ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux286~4                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux221~1                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~319                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~314                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~310                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~12                                           ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~285                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~284                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~283                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~277                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~275                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux63~10                                                    ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~264                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~263                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~261                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~258                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~7                                            ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~6                                            ; 2       ;
; sdram_din[7]~7                                                                               ; 2       ;
; sdram_din[6]~6                                                                               ; 2       ;
; sdram_din[5]~5                                                                               ; 2       ;
; sdram_din[4]~4                                                                               ; 2       ;
; sdram_din[3]~3                                                                               ; 2       ;
; sdram_din[2]~2                                                                               ; 2       ;
; sdram_din[1]~1                                                                               ; 2       ;
; sdram_din[0]~0                                                                               ; 2       ;
; user_io:user_io|Equal14~1                                                                    ; 2       ;
; user_io:user_io|Equal14~0                                                                    ; 2       ;
; user_io:user_io|sbuf[2]                                                                      ; 2       ;
; user_io:user_io|sbuf[4]                                                                      ; 2       ;
; user_io:user_io|sbuf[5]                                                                      ; 2       ;
; user_io:user_io|sbuf[3]                                                                      ; 2       ;
; vga:vga|video_counter[0]                                                                     ; 2       ;
; vga:vga|video_counter[1]                                                                     ; 2       ;
; vga:vga|video_counter[2]                                                                     ; 2       ;
; vga:vga|video_counter[3]                                                                     ; 2       ;
; vga:vga|video_counter[4]                                                                     ; 2       ;
; vga:vga|Equal0~3                                                                             ; 2       ;
; user_io:user_io|Equal2~2                                                                     ; 2       ;
; user_io:user_io|SPI_MISO~9                                                                   ; 2       ;
; user_io:user_io|SPI_MISO~8                                                                   ; 2       ;
; user_io:user_io|SPI_MISO~7                                                                   ; 2       ;
; user_io:user_io|SPI_MISO~6                                                                   ; 2       ;
; user_io:user_io|SPI_MISO~3                                                                   ; 2       ;
; user_io:user_io|Equal13~0                                                                    ; 2       ;
; T80s:T80s|process_0~9                                                                        ; 2       ;
; T80s:T80s|process_0~6                                                                        ; 2       ;
; T80s:T80s|process_0~4                                                                        ; 2       ;
; T80s:T80s|T80:u0|T80_ALU:alu|Q_t~244                                                         ; 2       ;
; T80s:T80s|T80:u0|T80_MCode:mcode|Mux253~2                                                    ; 2       ;
+----------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                          ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X33_Y14_N0, M9K_X33_Y12_N0                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks ; 16000        ; 8            ; 16000        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128000 ; 16000                       ; 8                           ; 16000                       ; 8                           ; 128000              ; 16   ; None ; M9K_X22_Y13_N0, M9K_X22_Y21_N0, M9K_X33_Y20_N0, M9K_X22_Y18_N0, M9K_X22_Y17_N0, M9K_X22_Y20_N0, M9K_X22_Y14_N0, M9K_X22_Y19_N0, M9K_X22_Y12_N0, M9K_X22_Y15_N0, M9K_X33_Y18_N0, M9K_X33_Y21_N0, M9K_X33_Y13_N0, M9K_X33_Y16_N0, M9K_X22_Y16_N0, M9K_X33_Y15_N0 ; Don't care           ; Old data        ; Old data        ;
+-------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 4,455 / 71,559 ( 6 % ) ;
; C16 interconnects           ; 59 / 2,597 ( 2 % )     ;
; C4 interconnects            ; 2,256 / 46,848 ( 5 % ) ;
; Direct links                ; 499 / 71,559 ( < 1 % ) ;
; Global clocks               ; 9 / 20 ( 45 % )        ;
; Local interconnects         ; 1,593 / 24,624 ( 6 % ) ;
; R24 interconnects           ; 83 / 2,496 ( 3 % )     ;
; R4 interconnects            ; 2,664 / 62,424 ( 4 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.41) ; Number of LABs  (Total = 193) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 1                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 4                             ;
; 14                                          ; 8                             ;
; 15                                          ; 35                            ;
; 16                                          ; 119                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.19) ; Number of LABs  (Total = 193) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 54                            ;
; 1 Clock                            ; 110                           ;
; 1 Clock enable                     ; 32                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 23                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.26) ; Number of LABs  (Total = 193) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 21                            ;
; 16                                           ; 60                            ;
; 17                                           ; 16                            ;
; 18                                           ; 9                             ;
; 19                                           ; 13                            ;
; 20                                           ; 13                            ;
; 21                                           ; 7                             ;
; 22                                           ; 8                             ;
; 23                                           ; 5                             ;
; 24                                           ; 4                             ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.59) ; Number of LABs  (Total = 193) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 9                             ;
; 2                                               ; 10                            ;
; 3                                               ; 4                             ;
; 4                                               ; 10                            ;
; 5                                               ; 16                            ;
; 6                                               ; 22                            ;
; 7                                               ; 20                            ;
; 8                                               ; 19                            ;
; 9                                               ; 11                            ;
; 10                                              ; 25                            ;
; 11                                              ; 6                             ;
; 12                                              ; 7                             ;
; 13                                              ; 4                             ;
; 14                                              ; 7                             ;
; 15                                              ; 4                             ;
; 16                                              ; 9                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.01) ; Number of LABs  (Total = 193) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 5                             ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 8                             ;
; 14                                           ; 7                             ;
; 15                                           ; 10                            ;
; 16                                           ; 12                            ;
; 17                                           ; 9                             ;
; 18                                           ; 13                            ;
; 19                                           ; 10                            ;
; 20                                           ; 11                            ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 9                             ;
; 24                                           ; 7                             ;
; 25                                           ; 5                             ;
; 26                                           ; 0                             ;
; 27                                           ; 6                             ;
; 28                                           ; 4                             ;
; 29                                           ; 8                             ;
; 30                                           ; 8                             ;
; 31                                           ; 5                             ;
; 32                                           ; 2                             ;
; 33                                           ; 5                             ;
; 34                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 62           ; 12           ; 62           ; 0            ; 0            ; 68        ; 62           ; 0            ; 68        ; 68        ; 59           ; 0            ; 0            ; 0            ; 25           ; 59           ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 68        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 6            ; 56           ; 6            ; 68           ; 68           ; 0         ; 6            ; 68           ; 0         ; 0         ; 9            ; 68           ; 68           ; 68           ; 43           ; 9            ; 68           ; 43           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 0         ; 68           ; 68           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_27[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS4            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DI             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_27[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS3            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CONF_DATA0         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; Unreserved          ;
; Data[1]/ASDO                                                     ; Unreserved          ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Unreserved          ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE22F17I7 for design "soc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 14, clock division of 15, and phase shift of 0 degrees (0 ps) for pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 77, clock division of 65, and phase shift of 0 degrees (0 ps) for pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 77, clock division of 65, and phase shift of -29 degrees (-2555 ps) for pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17A7 is compatible
    Info (176445): Device EP4CE10F17C7 is compatible
    Info (176445): Device EP4CE10F17I7 is compatible
    Info (176445): Device EP4CE6F17A7 is compatible
    Info (176445): Device EP4CE6F17C7 is compatible
    Info (176445): Device EP4CE6F17I7 is compatible
    Info (176445): Device EP4CE15F17A7 is compatible
    Info (176445): Device EP4CE15F17C7 is compatible
    Info (176445): Device EP4CE15F17I7 is compatible
    Info (176445): Device EP4CE22F17A7 is compatible
    Info (176445): Device EP4CE22F17C7 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 6 pins of 68 total pins
    Info (169086): Pin VGA_R[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[5] not assigned to an exact location on the device
Info (332104): Reading SDC File: 'soc.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -phase -29.42 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
Warning (332174): Ignored filter at soc.sdc(48): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at soc.sdc(48): Argument -source is an empty collection
    Info (332050): create_generated_clock -name sdclk_pin -source [get_pins {clock|altpll_component|auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at soc.sdc(65): sdclk_pin could not be matched with a clock
Warning (332049): Ignored set_input_delay at soc.sdc(65): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -max 6.4 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_input_delay at soc.sdc(66): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -min 3.2 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_output_delay at soc.sdc(72): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -max 1.5 [get_ports SDRAM_*]
Warning (332049): Ignored set_output_delay at soc.sdc(73): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -min -0.8 [get_ports SDRAM_*]
Warning (332174): Ignored filter at soc.sdc(91): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -from [get_clocks {sdclk_pin}] -to [get_clocks {clock|altpll_component|auto_generated|pll1|clk[2]}] -setup -end 2
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <to> is an empty collection
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "user_io|spi_sck~0|combout"
    Warning (332126): Node "user_io|spi_sck~0|datac"
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   37.037       clk_27
    Info (332111):   39.682 pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   31.265 pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   31.265 pll|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node SPI_SCK~input (placed in PIN R1 (DQS3L/CQ3L#,CDPCLK1))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node user_io:user_io|spi_sck_D[0]
Info (176353): Automatically promoted node clk_div[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdram:sdram|q[0]~0
        Info (176357): Destination node sdram:sdram|q[1]~1
        Info (176357): Destination node sdram:sdram|q[2]~2
        Info (176357): Destination node clk_div[2]~0
Info (176353): Automatically promoted node user_io:user_io|spi_sck~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node user_io:user_io|spi_sck~0
Info (176353): Automatically promoted node vga:vga|hs 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga:vga|hs~0
        Info (176357): Destination node vga:vga|hs~1
        Info (176357): Destination node osd:osd|h_osd_active~0
        Info (176357): Destination node osd:osd|h_osd_active~6
        Info (176357): Destination node osd:osd|hsD
        Info (176357): Destination node VGA_HS~output
Info (176353): Automatically promoted node Equal0~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node irq_n
Info (176353): Automatically promoted node user_io:user_io|status[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node always0~0
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "SDRAM_*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "SDRAM_DQ*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 4 registers into blocks of type I/O Output Buffer
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 6 (unused VREF, 3.3V VCCIO, 0 input, 6 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Warning (15064): PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "SDRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUDIO_L" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUDIO_R" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TX" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 0.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 24 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_27[1] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin SPI_DO uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin SPI_SS4 uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin SDRAM_DQ[0] uses I/O standard 3.3-V LVTTL at R16
    Info (169178): Pin SDRAM_DQ[1] uses I/O standard 3.3-V LVTTL at P15
    Info (169178): Pin SDRAM_DQ[2] uses I/O standard 3.3-V LVTTL at P16
    Info (169178): Pin SDRAM_DQ[3] uses I/O standard 3.3-V LVTTL at N15
    Info (169178): Pin SDRAM_DQ[4] uses I/O standard 3.3-V LVTTL at N16
    Info (169178): Pin SDRAM_DQ[5] uses I/O standard 3.3-V LVTTL at L14
    Info (169178): Pin SDRAM_DQ[6] uses I/O standard 3.3-V LVTTL at L15
    Info (169178): Pin SDRAM_DQ[7] uses I/O standard 3.3-V LVTTL at L16
    Info (169178): Pin SDRAM_DQ[8] uses I/O standard 3.3-V LVTTL at K15
    Info (169178): Pin SDRAM_DQ[9] uses I/O standard 3.3-V LVTTL at K16
    Info (169178): Pin SDRAM_DQ[10] uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin SDRAM_DQ[11] uses I/O standard 3.3-V LVTTL at J16
    Info (169178): Pin SDRAM_DQ[12] uses I/O standard 3.3-V LVTTL at J14
    Info (169178): Pin SDRAM_DQ[13] uses I/O standard 3.3-V LVTTL at G16
    Info (169178): Pin SDRAM_DQ[14] uses I/O standard 3.3-V LVTTL at G15
    Info (169178): Pin SDRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F16
    Info (169178): Pin SPI_SCK uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin SPI_DI uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin SPI_SS2 uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin CLOCK_27[0] uses I/O standard 3.3-V LVTTL at R9
    Info (169178): Pin SPI_SS3 uses I/O standard 3.3-V LVTTL at T3
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin CONF_DATA0 uses I/O standard 3.3-V LVTTL at H2
Info (144001): Generated suppressed messages file F:/FILE/FPGA/OpenCY4/mist-board-master/mist-board-master/tutorials/soc/lesson6/soc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 32 warnings
    Info: Peak virtual memory: 5497 megabytes
    Info: Processing ended: Sun Jan 31 01:53:54 2021
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/FILE/FPGA/OpenCY4/mist-board-master/mist-board-master/tutorials/soc/lesson6/soc.fit.smsg.


