<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.4.3-61c.cc0f4a6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="center"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="2"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0xff"/>
      <a name="width" val="8"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="5">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#../../cpu/partial-load.circ" name="6"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="5" map="Button2" name="Menu Tool"/>
    <tool lib="5" map="Button3" name="Menu Tool"/>
    <tool lib="5" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="5" name="Poke Tool"/>
    <tool lib="5" name="Edit Tool"/>
    <tool lib="5" name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(1200,500)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="DataFromMem"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1210,410)" name="Tunnel">
      <a name="label" val="DataFromMem"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(180,60)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="Test"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(190,240)" name="Constant">
      <a name="value" val="0x18"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(200,170)" name="Tunnel">
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(280,270)" name="Pin">
      <a name="facing" val="north"/>
      <a name="label" val="halt"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(360,130)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="MemAddress"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(360,500)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="Instruction"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(370,410)" name="Tunnel">
      <a name="label" val="Instruction"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(400,190)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="DataFromMem"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(420,110)" name="Probe">
      <a name="facing" val="south"/>
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(480,20)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Instruction"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(490,360)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(530,170)" name="Probe">
      <a name="facing" val="north"/>
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(530,70)" name="Probe">
      <a name="facing" val="south"/>
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(60,270)" name="Clock"/>
    <comp lib="0" loc="(780,500)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="MemAddress"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(790,410)" name="Tunnel">
      <a name="label" val="MemAddress"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(80,360)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(800,110)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="DataToReg"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(90,120)" name="Constant">
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(910,360)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="3" loc="(140,130)" name="Adder"/>
    <comp lib="3" loc="(260,230)" name="Comparator"/>
    <comp lib="4" loc="(510,350)" name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 32
61c061c0 61c061c1 61c061c2 61c061c3 deadbeec deadbeed deadbeee deadbeef
61c061c0 61c061c1 61c061c2 61c061c3 deadbeec deadbeed deadbeee deadbeef
61c061c0 61c061c1 61c061c2 61c061c3 deadbeec deadbeed deadbeee deadbeef
</a>
      <a name="dataWidth" val="32"/>
    </comp>
    <comp lib="4" loc="(80,200)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="4" loc="(90,350)" name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 32
58503 158503 258503 358503 58503 158503 258503 358503
48403 148403 248403 348403 48403 148403 248403 348403
458503 558503 658503 758503 458503 558503 658503 758503
</a>
      <a name="dataWidth" val="32"/>
    </comp>
    <comp lib="4" loc="(930,350)" name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 32
deadbeef deadbeef deadbeef deadbeef 12345678 12345678 12345678 12345678
deadbeef deadbeef deadbeef deadbeef 12345678 12345678 12345678 12345678
deadbeef deadbeef deadbeef deadbeef 12345678 12345678 12345678 12345678
</a>
      <a name="dataWidth" val="32"/>
    </comp>
    <comp lib="5" loc="(479,249)" name="Text">
      <a name="font" val="SansSerif bolditalic 26"/>
      <a name="text" val="partial_load must fit here!"/>
    </comp>
    <comp lib="5" loc="(722,304)" name="Text">
      <a name="font" val="SansSerif plain 24"/>
      <a name="text" val="There should be no red or blue wires, and the result should not be all X's"/>
    </comp>
    <comp lib="6" loc="(780,110)" name="partial_load"/>
    <wire from="(1170,410)" to="(1190,410)"/>
    <wire from="(1190,410)" to="(1190,500)"/>
    <wire from="(1190,410)" to="(1210,410)"/>
    <wire from="(1190,500)" to="(1200,500)"/>
    <wire from="(140,130)" to="(150,130)"/>
    <wire from="(140,170)" to="(140,230)"/>
    <wire from="(140,170)" to="(170,170)"/>
    <wire from="(150,100)" to="(150,130)"/>
    <wire from="(170,170)" to="(190,170)"/>
    <wire from="(170,60)" to="(170,170)"/>
    <wire from="(170,60)" to="(180,60)"/>
    <wire from="(190,170)" to="(190,220)"/>
    <wire from="(190,170)" to="(200,170)"/>
    <wire from="(190,220)" to="(220,220)"/>
    <wire from="(190,240)" to="(220,240)"/>
    <wire from="(260,230)" to="(280,230)"/>
    <wire from="(280,230)" to="(280,270)"/>
    <wire from="(330,410)" to="(350,410)"/>
    <wire from="(350,410)" to="(350,500)"/>
    <wire from="(350,410)" to="(370,410)"/>
    <wire from="(350,500)" to="(360,500)"/>
    <wire from="(360,130)" to="(420,130)"/>
    <wire from="(40,100)" to="(150,100)"/>
    <wire from="(40,100)" to="(40,230)"/>
    <wire from="(40,230)" to="(80,230)"/>
    <wire from="(400,190)" to="(410,190)"/>
    <wire from="(410,150)" to="(410,190)"/>
    <wire from="(410,150)" to="(530,150)"/>
    <wire from="(420,110)" to="(420,130)"/>
    <wire from="(420,130)" to="(560,130)"/>
    <wire from="(480,20)" to="(490,20)"/>
    <wire from="(490,110)" to="(530,110)"/>
    <wire from="(490,20)" to="(490,110)"/>
    <wire from="(490,360)" to="(510,360)"/>
    <wire from="(530,110)" to="(560,110)"/>
    <wire from="(530,150)" to="(530,170)"/>
    <wire from="(530,150)" to="(560,150)"/>
    <wire from="(530,70)" to="(530,110)"/>
    <wire from="(60,270)" to="(80,270)"/>
    <wire from="(750,410)" to="(770,410)"/>
    <wire from="(770,410)" to="(770,500)"/>
    <wire from="(770,410)" to="(790,410)"/>
    <wire from="(770,500)" to="(780,500)"/>
    <wire from="(780,110)" to="(800,110)"/>
    <wire from="(80,140)" to="(100,140)"/>
    <wire from="(80,140)" to="(80,170)"/>
    <wire from="(80,170)" to="(140,170)"/>
    <wire from="(80,360)" to="(90,360)"/>
    <wire from="(90,120)" to="(100,120)"/>
    <wire from="(910,360)" to="(930,360)"/>
  </circuit>
</project>
