# Translation Lookaside Buffers

Este m칠todo consiste en separar el espacio de direcciones en peque침os unidades (paginas) de tama침o fijo. Esta t칠cnica requiere mucha informaci칩n de ****mape****o. Por lo general esta informaci칩n est치 almacenada en memoria f칤sica, se requiere acceder a cierta memoria extra, por cada direcci칩n de memoria virtual. Por lo general, las p치ginas tienen un tama침o de ***4kb***. Aunque estos pueden variar seg칰n la implementaci칩n.

Este proceso de buscar en memoria la informaci칩n para realizar la traducci칩n es un proceso lento, por lo surge la pregunta: 쯖칩mo podemos acelerar el proceso de traducci칩n de direcciones, evitando utilizar memoria extra?

Para esto, vamos a utilizar un elemento del hardware llamado ******TLB******, o ************************************************************************************translation-lookaside buffer************************************************************************************. Es una parte de la MMU, y es simplemente un *****cach칠***** de las traducciones *******virtual-f칤sica******* m치s populares. Un nombre m치s descriptivo podr칤a ser *********************address-translation cache.*********************

<aside>
游눠 El t칠rmino ******RAM****** o ***************************************random-access memory*************************************** indica que se puede acceder a cualquier parte de la memoria tan r치pido como cualquier otro. Sin embargo, debido a algunos rasgos de la computadora (como el ***TLB***), esto no es asi.

</aside>

# Funcionamiento del *TLB*

Ante cada referencia a memoria virtual, el ****hardware**** primero verifica si el TLB contiene la traducci칩n deseada, en ese caso la traducci칩n se realiza de forma r치pida. En caso contrario, se debe consultar la **********page table**********, que contiene todas las traducciones.

Entonces, las direcciones virtuales est치n separadas en dos secciones: El n칰mero de p치gina en el cual se encuentra la direcci칩n de memoria (***vpn***, y un *offset*. Decimos que ocurre un ***************TLB hit*************** cuando el TLB contiene la direcci칩n de memoria donde se encuentra la p치gina deseada ). Entonces accede al valor y le suma el ******offset******.

Si la traducci칩n deseada no se encuentra en el *TLB*, estamos ante un *****************TLB miss*.** La traducci칩n entonces es agregada a la misma. Luego, se repite la b칰squeda, pero de forma m치s eficiente ya que la traducci칩n ahora se encuentra en la memoria cach칠.

Con el uso de paginaci칩n, podemos aumentar la velocidad de nuestro programa aprovechando la ******************localidad espacial******************, si usamos elementos cercanos en memoria, entonces la b칰squeda puede ser r치pida ya que guardamos las traducciones en el *TLB*. Tambi칠n existe el principio de la *********localidad temporal*********, se asume que si una direcci칩n de memoria fue accedida, esta se volver a acceder pronto. En programaci칩n, los arreglos y los ciclos cumplen esta propiedad, favoreciendo los tiempos de ejecuci칩n.

Adem치s de las traducciones, el buffer puede contener un *********valid bit*********, el cual indica si la informaci칩n de esa traducci칩n es v치lida. tambi칠n *********protection bits*********, los cuales determinan que permisos tiene cierta pagina **(lectura, escritura, ejecuci칩n)**.

## *TLB miss*

Anteriormente, el **********hardware********** se encargaba completamente de lidiar con estos eventos, almacenando la informaci칩n necesaria para todas las traducciones, se conoc칤an como *********************hardware-managed TLBs*********************.

Las arquitecturas modernas, utilizan un *********************software-managed TLBs*********************. Cuando ocurre un *******TLB miss,******* el ********hardware******** lanza una excepci칩n, el sistema operativo actualiza el cach칠 y retorna del ****trap****. Este retorno es distinto al visto anteriormente, ante una system call, este debe volver a la instrucci칩n siguiente al ****trap.**** En el caso de la TLB, el hardware debe seguir la ejecuci칩n en la instrucci칩n que caus칩 el ****trap****. Para esto, el ********hardware******** debe modificar el ***************program counter*************** antes de levantar la excepci칩n.

Para que no ocurra una infinita cadena de **********TLB misses**********, entonces existen varias soluciones. Por ejemplo, se pueden almacenar los handlers en memoria f칤sica, donde no necesitan ser traducidos, o reservar algunas entradas del *****cach칠***** para ser siempre v치lidas.

# Context Switch

El buffer solo contiene traducciones v치lidas para el proceso que est치 actualmente corriendo en memoria. Estas traducciones no son v치lidas cuando se realiza un cambio de proceso. Una posible soluci칩n es la de indicar la invalidez de las traducciones con el *********valid bit*********. Esto puede ser ineficiente.

Para solucionarlo, algunos sistemas permiten compartir el buffer, a침adiendo un campo ***********ASID*********** o ************************************************************************address space identifier************************************************.* Este campo permite diferenciar a que proceso le pertenece la traducci칩n, para no acceder a memoria inv치lida.

# Pol칤tica de Reemplazo

Como decidimos que entrada de la tabla sobreescribir cuando se a침ade una traducci칩n a la misma. Hay distintos algoritmos para enfrentar el problema Uno muy com칰n es ************LRU************ o ******************************************least-recently-used****************************.* Otra soluci칩n es utilizar una pol칤tica aleatoria, cada soluci칩n es 칰til en distintos escenarios.

Cuando un programa accede en un corto periodo de tiempo a m치s p치ginas de las que puede almacenar el ***TLB***, entonces los accesos a memoria pueden volverse muy lentos. Nos referimos a este fen칩meno como excederse del ************************************TLB coverage************************************. Una soluci칩n de este problema es incluir soporte para tablas de distintos tama침os.

Los accesos al TLB pueden r치pidamente convertirse en un cuello de botella para el procesador, particularmente con lo llamado ********physically-indexed cache********. Para esta memoria, la traducci칩n debe realizarse antes de que se acceda al cach칠, lo que puede ralentizar el proceso. Utilizar los **********************************virtually-indexed cache********************************** soluciona estos problemas de desempe침o, pero introduce nuevos problemas en el dise침o del hardware.