Timing Analyzer report for M4ToVGA_top
Sat Feb 06 22:32:50 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'm4_hsync'
 14. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'external_clock'
 16. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Hold: 'external_clock'
 18. Slow 1200mV 85C Model Hold: 'm4_hsync'
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'm4_hsync'
 27. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Setup: 'external_clock'
 29. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Hold: 'external_clock'
 31. Slow 1200mV 0C Model Hold: 'm4_hsync'
 32. Slow 1200mV 0C Model Metastability Summary
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 39. Fast 1200mV 0C Model Setup: 'm4_hsync'
 40. Fast 1200mV 0C Model Setup: 'external_clock'
 41. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Hold: 'm4_hsync'
 43. Fast 1200mV 0C Model Hold: 'external_clock'
 44. Fast 1200mV 0C Model Metastability Summary
 45. Multicorner Timing Analysis Summary
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths Summary
 56. Clock Status Summary
 57. Unconstrained Input Ports
 58. Unconstrained Output Ports
 59. Unconstrained Input Ports
 60. Unconstrained Output Ports
 61. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; M4ToVGA_top                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; M4ToVGA_top.sdc ; OK     ; Sat Feb 06 22:32:48 2021 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master         ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------------+----------------------------------------------------+------------------------------------------------------+
; external_clock                                   ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                ;                                                    ; { external_clock }                                   ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.729 ; 25.17 MHz  ; 0.000 ; 19.864 ; 50.00      ; 147       ; 74          ;       ;        ;           ;            ; false    ; external_clock ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
; m4_hsync                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;                ;                                                    ; { m4_hsync }                                         ;
; m4_video                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;                ;                                                    ; { m4_video }                                         ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------------+----------------------------------------------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                               ;
+-------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                       ; Note                                                          ;
+-------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; 236.69 MHz  ; 236.69 MHz      ; m4_hsync                                         ;                                                               ;
; 253.16 MHz  ; 253.16 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 1128.67 MHz ; 250.0 MHz       ; external_clock                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; m4_hsync                                         ; -3.225 ; -73.380       ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; -1.707 ; -3.329        ;
; external_clock                                   ; 19.114 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.452 ; 0.000         ;
; external_clock                                   ; 0.497 ; 0.000         ;
; m4_hsync                                         ; 0.497 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; m4_hsync                                         ; -3.000 ; -98.168       ;
; m4_video                                         ; -3.000 ; -3.000        ;
; external_clock                                   ; 9.689  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.590 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'm4_hsync'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.225 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 4.140      ;
; -3.195 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 4.110      ;
; -3.095 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 4.010      ;
; -3.079 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.994      ;
; -3.049 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.964      ;
; -2.996 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.911      ;
; -2.980 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.895      ;
; -2.950 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.865      ;
; -2.949 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.864      ;
; -2.933 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.848      ;
; -2.919 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.834      ;
; -2.903 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.818      ;
; -2.859 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.774      ;
; -2.850 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.765      ;
; -2.834 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.749      ;
; -2.832 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.747      ;
; -2.804 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.719      ;
; -2.803 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.718      ;
; -2.801 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.716      ;
; -2.787 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.702      ;
; -2.774 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.689      ;
; -2.773 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.688      ;
; -2.757 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.672      ;
; -2.714 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.629      ;
; -2.713 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.628      ;
; -2.704 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.619      ;
; -2.688 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.603      ;
; -2.686 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.601      ;
; -2.686 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.601      ;
; -2.659 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.574      ;
; -2.658 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.573      ;
; -2.657 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.572      ;
; -2.655 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.570      ;
; -2.641 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.556      ;
; -2.628 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.543      ;
; -2.627 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.542      ;
; -2.625 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.540      ;
; -2.611 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.526      ;
; -2.568 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.483      ;
; -2.567 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.482      ;
; -2.561 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.476      ;
; -2.558 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.473      ;
; -2.544 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.459      ;
; -2.542 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.457      ;
; -2.540 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.455      ;
; -2.540 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.455      ;
; -2.513 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.428      ;
; -2.512 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.427      ;
; -2.512 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.427      ;
; -2.511 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.426      ;
; -2.509 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.424      ;
; -2.495 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[20] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.410      ;
; -2.483 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.398      ;
; -2.482 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.397      ;
; -2.481 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.396      ;
; -2.479 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.394      ;
; -2.465 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.380      ;
; -2.434 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.349      ;
; -2.422 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.337      ;
; -2.421 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.336      ;
; -2.415 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.330      ;
; -2.414 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.329      ;
; -2.412 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.327      ;
; -2.412 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.327      ;
; -2.398 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.313      ;
; -2.398 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.313      ;
; -2.396 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.311      ;
; -2.394 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.309      ;
; -2.394 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.309      ;
; -2.367 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.282      ;
; -2.366 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.281      ;
; -2.366 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.281      ;
; -2.366 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.281      ;
; -2.365 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.280      ;
; -2.363 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.278      ;
; -2.349 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[18] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.264      ;
; -2.337 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.252      ;
; -2.336 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.251      ;
; -2.336 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.251      ;
; -2.335 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.250      ;
; -2.333 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.248      ;
; -2.319 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[19] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.234      ;
; -2.288 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.203      ;
; -2.276 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.191      ;
; -2.275 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.190      ;
; -2.269 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.184      ;
; -2.268 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.183      ;
; -2.266 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.181      ;
; -2.266 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.181      ;
; -2.252 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.167      ;
; -2.252 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.167      ;
; -2.250 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[20] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.165      ;
; -2.248 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.163      ;
; -2.248 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.163      ;
; -2.221 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.136      ;
; -2.220 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.135      ;
; -2.220 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.135      ;
; -2.220 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.135      ;
; -2.219 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[19] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.134      ;
; -2.219 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.106     ; 3.134      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.707 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 1.099      ; 2.828      ;
; -1.705 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 1.099      ; 2.826      ;
; -1.622 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 1.106      ; 2.750      ;
; -1.602 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 1.106      ; 2.730      ;
; 18.911 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.865       ; -0.074     ; 0.881      ;
; 35.779 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.098     ; 3.853      ;
; 35.779 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.098     ; 3.853      ;
; 35.779 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.098     ; 3.853      ;
; 35.779 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.098     ; 3.853      ;
; 35.779 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.098     ; 3.853      ;
; 35.779 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.098     ; 3.853      ;
; 36.723 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.096     ; 2.911      ;
; 36.723 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.096     ; 2.911      ;
; 36.723 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.096     ; 2.911      ;
; 36.723 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.096     ; 2.911      ;
; 36.723 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.096     ; 2.911      ;
; 36.723 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.096     ; 2.911      ;
; 37.295 ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.095     ; 2.340      ;
; 37.528 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 2.120      ;
; 37.559 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 2.089      ;
; 37.589 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 2.059      ;
; 37.657 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.991      ;
; 37.674 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.974      ;
; 37.674 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.974      ;
; 37.705 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.943      ;
; 37.705 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.943      ;
; 37.735 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.913      ;
; 37.735 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.913      ;
; 37.797 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.851      ;
; 37.803 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.845      ;
; 37.804 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.844      ;
; 37.820 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.828      ;
; 37.820 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.828      ;
; 37.879 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.084     ; 1.767      ;
; 37.940 ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.081     ; 1.709      ;
; 37.956 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.081     ; 1.693      ;
; 38.029 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.084     ; 1.617      ;
; 38.107 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.081     ; 1.542      ;
; 38.243 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.084     ; 1.403      ;
; 38.353 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.295      ;
; 38.375 ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.273      ;
; 38.388 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.260      ;
; 38.389 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.259      ;
; 38.404 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.244      ;
; 38.404 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.244      ;
; 38.435 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 1.213      ;
; 38.581 ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.081     ; 1.068      ;
; 38.751 ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 0.897      ;
; 38.826 ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.082     ; 0.822      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'external_clock'                                                           ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+
; 19.114 ; inst13    ; inst13  ; external_clock ; external_clock ; 20.000       ; -0.049     ; 0.858      ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.452  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.508  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.802      ;
; 0.643  ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.653  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.753      ; 2.618      ;
; 0.678  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.753      ; 2.643      ;
; 0.738  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.032      ;
; 0.738  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.032      ;
; 0.740  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.034      ;
; 0.747  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.041      ;
; 0.756  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.742      ; 2.710      ;
; 0.760  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.763  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.057      ;
; 0.764  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.742      ; 2.718      ;
; 1.013  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.305      ;
; 1.092  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.386      ;
; 1.092  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.386      ;
; 1.101  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.395      ;
; 1.101  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.395      ;
; 1.110  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.404      ;
; 1.110  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.404      ;
; 1.125  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.419      ;
; 1.174  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.468      ;
; 1.209  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.503      ;
; 1.223  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.517      ;
; 1.223  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.517      ;
; 1.229  ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.523      ;
; 1.232  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.526      ;
; 1.241  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.535      ;
; 1.241  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.535      ;
; 1.250  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.544      ;
; 1.270  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.562      ;
; 1.349  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.641      ;
; 1.363  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.657      ;
; 1.381  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.675      ;
; 1.822  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.114      ;
; 2.357  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.649      ;
; 2.357  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.649      ;
; 2.357  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.649      ;
; 2.357  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.649      ;
; 2.357  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.649      ;
; 2.357  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.649      ;
; 3.233  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.523      ;
; 3.233  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.523      ;
; 3.233  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.523      ;
; 3.233  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.523      ;
; 3.233  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.523      ;
; 3.233  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 3.523      ;
; 20.334 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; -19.864      ; 0.092      ; 0.794      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'external_clock'                                                           ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+
; 0.497 ; inst13    ; inst13  ; external_clock ; external_clock ; 0.000        ; 0.049      ; 0.758      ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'm4_hsync'                                                                                                         ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.497 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[0]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 0.758      ;
; 0.624 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r2[24] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.174      ; 1.010      ;
; 0.654 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r2[25] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.174      ; 1.040      ;
; 0.655 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r2[27] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.174      ; 1.041      ;
; 0.655 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r2[28] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.174      ; 1.041      ;
; 0.690 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r2[23] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.100      ; 1.002      ;
; 0.699 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r2[4]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.086      ; 0.997      ;
; 0.704 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r2[7]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.086      ; 1.002      ;
; 0.712 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r2[17] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.100      ; 1.024      ;
; 0.715 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r2[22] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.100      ; 1.027      ;
; 0.716 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r2[21] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.100      ; 1.028      ;
; 0.728 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r2[5]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.086      ; 1.026      ;
; 0.729 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r2[1]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.086      ; 1.027      ;
; 0.729 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r2[6]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.086      ; 1.027      ;
; 0.753 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r2[8]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.046      ; 1.011      ;
; 0.767 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r2[11] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.046      ; 1.025      ;
; 0.776 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r2[26] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.174      ; 1.162      ;
; 0.782 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r2[13] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.046      ; 1.040      ;
; 0.784 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r2[9]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.046      ; 1.042      ;
; 0.793 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[2]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.054      ;
; 0.793 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[6]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.054      ;
; 0.793 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r[16]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.054      ;
; 0.794 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[4]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[12]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r[14]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r[18]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r[22]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.055      ;
; 0.795 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[8]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[10]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[13]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r[19]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; m4_input:inst10|nextline_r[20] ; m4_input:inst10|nextline_r[20]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; m4_input:inst10|nextline_r[30] ; m4_input:inst10|nextline_r[30]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.056      ;
; 0.796 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r[17]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r[21]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r[24]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r[26]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r[27]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r[28]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r[29]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.057      ;
; 0.797 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[9]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; m4_input:inst10|nextline_r[31] ; m4_input:inst10|nextline_r[31]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.058      ;
; 0.798 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r[23]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r[25]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.059      ;
; 0.813 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[1]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.074      ;
; 0.822 ; m4_input:inst10|nextline_r[31] ; m4_input:inst10|nextline_r2[31] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.174      ; 1.208      ;
; 0.836 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r2[18] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.100      ; 1.148      ;
; 0.848 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r2[19] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.100      ; 1.160      ;
; 0.855 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r2[29] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.174      ; 1.241      ;
; 0.863 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r2[3]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.086      ; 1.161      ;
; 0.878 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r2[16] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.100      ; 1.190      ;
; 0.901 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r2[0]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.093      ; 1.206      ;
; 0.908 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r2[2]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.086      ; 1.206      ;
; 0.949 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r2[15] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.046      ; 1.207      ;
; 0.972 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[11]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 1.233      ;
; 0.978 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r2[12] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.046      ; 1.236      ;
; 0.983 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r2[10] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.046      ; 1.241      ;
; 0.985 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r2[14] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.046      ; 1.243      ;
; 1.017 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[1]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.287      ;
; 1.138 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.408      ;
; 1.139 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.409      ;
; 1.139 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.409      ;
; 1.139 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[13]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.409      ;
; 1.139 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.409      ;
; 1.139 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r[17]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.408      ;
; 1.140 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[9]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.410      ;
; 1.140 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[11]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.410      ;
; 1.140 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r[19]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.409      ;
; 1.141 ; m4_input:inst10|nextline_r[20] ; m4_input:inst10|nextline_r[21]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.410      ;
; 1.141 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r[23]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.410      ;
; 1.141 ; m4_input:inst10|nextline_r[30] ; m4_input:inst10|nextline_r[31]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.410      ;
; 1.142 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r[25]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.411      ;
; 1.142 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r[27]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.411      ;
; 1.142 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r[29]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.411      ;
; 1.146 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[4]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.416      ;
; 1.147 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[2]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.417      ;
; 1.147 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[6]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.417      ;
; 1.147 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[14]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.417      ;
; 1.148 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r[20]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.417      ;
; 1.149 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[8]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.419      ;
; 1.149 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[10]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.419      ;
; 1.149 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r[18]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.418      ;
; 1.149 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r[22]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.418      ;
; 1.149 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r[28]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.418      ;
; 1.149 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r[30]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.418      ;
; 1.151 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r[24]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.420      ;
; 1.151 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r[26]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.420      ;
; 1.155 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.425      ;
; 1.156 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.426      ;
; 1.156 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.426      ;
; 1.156 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.426      ;
; 1.157 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r[16]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.047      ; 1.416      ;
; 1.157 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r[21]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.426      ;
; 1.158 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[9]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.428      ;
; 1.158 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[11]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.058      ; 1.428      ;
; 1.158 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r[19]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.057      ; 1.427      ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                ;
+-------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                       ; Note                                                          ;
+-------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; 264.83 MHz  ; 250.0 MHz       ; m4_hsync                                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 270.05 MHz  ; 270.05 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 1262.63 MHz ; 250.0 MHz       ; external_clock                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; m4_hsync                                         ; -2.776 ; -61.514       ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; -1.605 ; -3.119        ;
; external_clock                                   ; 19.208 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
; external_clock                                   ; 0.445 ; 0.000         ;
; m4_hsync                                         ; 0.447 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; m4_hsync                                         ; -3.000 ; -98.168       ;
; m4_video                                         ; -3.000 ; -3.000        ;
; external_clock                                   ; 9.673  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.597 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'm4_hsync'                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.776 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.707      ;
; -2.737 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.668      ;
; -2.650 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.581      ;
; -2.611 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.542      ;
; -2.602 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.533      ;
; -2.524 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.455      ;
; -2.522 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.453      ;
; -2.511 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.442      ;
; -2.485 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.416      ;
; -2.476 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.407      ;
; -2.476 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.407      ;
; -2.437 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.368      ;
; -2.398 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.329      ;
; -2.396 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.327      ;
; -2.393 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.324      ;
; -2.393 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.324      ;
; -2.385 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.316      ;
; -2.359 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.290      ;
; -2.350 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.281      ;
; -2.350 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.281      ;
; -2.347 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.278      ;
; -2.311 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.242      ;
; -2.311 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.242      ;
; -2.272 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.203      ;
; -2.270 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.201      ;
; -2.268 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.199      ;
; -2.267 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.198      ;
; -2.267 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.198      ;
; -2.267 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.198      ;
; -2.259 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.190      ;
; -2.233 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.164      ;
; -2.225 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.156      ;
; -2.224 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.155      ;
; -2.224 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.155      ;
; -2.221 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.152      ;
; -2.185 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.116      ;
; -2.185 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.116      ;
; -2.182 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.113      ;
; -2.146 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[20] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.077      ;
; -2.146 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.077      ;
; -2.144 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.075      ;
; -2.142 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.073      ;
; -2.141 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.072      ;
; -2.141 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.072      ;
; -2.141 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.072      ;
; -2.135 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.066      ;
; -2.133 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.064      ;
; -2.107 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.038      ;
; -2.099 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.030      ;
; -2.099 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.030      ;
; -2.098 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.029      ;
; -2.098 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.029      ;
; -2.095 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.026      ;
; -2.086 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 3.017      ;
; -2.060 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.991      ;
; -2.059 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.990      ;
; -2.059 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.990      ;
; -2.056 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.987      ;
; -2.047 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.978      ;
; -2.020 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[18] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.951      ;
; -2.020 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.951      ;
; -2.020 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.951      ;
; -2.018 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.949      ;
; -2.016 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.947      ;
; -2.015 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.946      ;
; -2.015 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.946      ;
; -2.015 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.946      ;
; -2.009 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.940      ;
; -2.009 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.940      ;
; -2.007 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.938      ;
; -1.981 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[19] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.912      ;
; -1.973 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.904      ;
; -1.973 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.904      ;
; -1.973 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.904      ;
; -1.972 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.903      ;
; -1.972 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.903      ;
; -1.969 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.900      ;
; -1.960 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.891      ;
; -1.934 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.865      ;
; -1.934 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.865      ;
; -1.933 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.864      ;
; -1.933 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.864      ;
; -1.930 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.861      ;
; -1.921 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.852      ;
; -1.894 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[16] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.825      ;
; -1.894 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.825      ;
; -1.894 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.825      ;
; -1.892 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[20] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.823      ;
; -1.890 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.821      ;
; -1.889 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.820      ;
; -1.889 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.820      ;
; -1.889 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.820      ;
; -1.883 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.814      ;
; -1.883 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.814      ;
; -1.881 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.812      ;
; -1.855 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[17] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.786      ;
; -1.847 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.778      ;
; -1.847 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.778      ;
; -1.847 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.778      ;
; -1.846 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[19] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.091     ; 2.777      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.605 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 1.090      ; 2.718      ;
; -1.514 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 1.106      ; 2.643      ;
; -1.457 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 1.090      ; 2.570      ;
; -1.358 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 1.106      ; 2.487      ;
; 19.016 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.865       ; -0.056     ; 0.795      ;
; 36.026 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.089     ; 3.616      ;
; 36.026 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.089     ; 3.616      ;
; 36.026 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.089     ; 3.616      ;
; 36.026 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.089     ; 3.616      ;
; 36.026 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.089     ; 3.616      ;
; 36.026 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.089     ; 3.616      ;
; 36.872 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.085     ; 2.774      ;
; 36.872 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.085     ; 2.774      ;
; 36.872 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.085     ; 2.774      ;
; 36.872 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.085     ; 2.774      ;
; 36.872 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.085     ; 2.774      ;
; 36.872 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.085     ; 2.774      ;
; 37.376 ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.085     ; 2.270      ;
; 37.736 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.922      ;
; 37.783 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.875      ;
; 37.822 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.836      ;
; 37.862 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.796      ;
; 37.862 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.796      ;
; 37.873 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.785      ;
; 37.909 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.749      ;
; 37.909 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.749      ;
; 37.948 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.710      ;
; 37.948 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.710      ;
; 37.970 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.688      ;
; 37.988 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.670      ;
; 37.988 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.670      ;
; 37.999 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.659      ;
; 37.999 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.659      ;
; 38.020 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.077     ; 1.634      ;
; 38.030 ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.628      ;
; 38.056 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.602      ;
; 38.123 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.077     ; 1.531      ;
; 38.198 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.460      ;
; 38.323 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.077     ; 1.331      ;
; 38.489 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.169      ;
; 38.508 ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.150      ;
; 38.519 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.139      ;
; 38.519 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.139      ;
; 38.532 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.126      ;
; 38.532 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.126      ;
; 38.560 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 1.098      ;
; 38.690 ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 0.968      ;
; 38.850 ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 0.808      ;
; 38.913 ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.073     ; 0.745      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'external_clock'                                                            ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+
; 19.208 ; inst13    ; inst13  ; external_clock ; external_clock ; 20.000       ; -0.044     ; 0.770      ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.401  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.479  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.747      ;
; 0.522  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.671      ; 2.388      ;
; 0.600  ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.868      ;
; 0.618  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.654      ; 2.467      ;
; 0.674  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.671      ; 2.540      ;
; 0.688  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.956      ;
; 0.688  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.956      ;
; 0.691  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.959      ;
; 0.695  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.708  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.711  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.715  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.983      ;
; 0.763  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.654      ; 2.612      ;
; 0.908  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.172      ;
; 1.008  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.276      ;
; 1.008  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.276      ;
; 1.012  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.280      ;
; 1.012  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.280      ;
; 1.025  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.025  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.027  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.063  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.331      ;
; 1.074  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.342      ;
; 1.086  ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.354      ;
; 1.106  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.374      ;
; 1.106  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.374      ;
; 1.130  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.398      ;
; 1.130  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.398      ;
; 1.134  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.402      ;
; 1.147  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.415      ;
; 1.156  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.420      ;
; 1.215  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.479      ;
; 1.228  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.496      ;
; 1.252  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.520      ;
; 1.611  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.877      ;
; 2.121  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.387      ;
; 2.121  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.387      ;
; 2.121  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.387      ;
; 2.121  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.387      ;
; 2.121  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.387      ;
; 2.121  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.387      ;
; 2.995  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 3.257      ;
; 2.995  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 3.257      ;
; 2.995  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 3.257      ;
; 2.995  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 3.257      ;
; 2.995  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 3.257      ;
; 2.995  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 3.257      ;
; 20.298 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; -19.864      ; 0.089      ; 0.738      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'external_clock'                                                            ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+
; 0.445 ; inst13    ; inst13  ; external_clock ; external_clock ; 0.000        ; 0.044      ; 0.684      ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'm4_hsync'                                                                                                          ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.447 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[0]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.684      ;
; 0.562 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r2[24] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.152      ; 0.909      ;
; 0.586 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r2[25] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.152      ; 0.933      ;
; 0.587 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r2[27] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.152      ; 0.934      ;
; 0.587 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r2[28] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.152      ; 0.934      ;
; 0.613 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r2[23] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.089      ; 0.897      ;
; 0.626 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r2[4]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.072      ; 0.893      ;
; 0.630 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r2[17] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.089      ; 0.914      ;
; 0.630 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r2[7]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.072      ; 0.897      ;
; 0.633 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r2[22] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.089      ; 0.917      ;
; 0.634 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r2[21] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.089      ; 0.918      ;
; 0.648 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r2[5]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.072      ; 0.915      ;
; 0.650 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r2[1]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.072      ; 0.917      ;
; 0.650 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r2[6]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.072      ; 0.917      ;
; 0.673 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r2[8]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.041      ; 0.909      ;
; 0.682 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r2[11] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.041      ; 0.918      ;
; 0.697 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r2[13] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.041      ; 0.933      ;
; 0.699 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r2[9]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.041      ; 0.935      ;
; 0.726 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r2[26] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.152      ; 1.073      ;
; 0.736 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[6]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.973      ;
; 0.736 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r[22]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.973      ;
; 0.737 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.974      ;
; 0.737 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[2]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.974      ;
; 0.737 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.974      ;
; 0.737 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[13]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.974      ;
; 0.737 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r[14]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.974      ;
; 0.737 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.974      ;
; 0.737 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r[16]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.974      ;
; 0.738 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[4]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.975      ;
; 0.738 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[10]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.975      ;
; 0.738 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[12]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.975      ;
; 0.738 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r[18]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.975      ;
; 0.738 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r[19]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.975      ;
; 0.738 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r[21]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.975      ;
; 0.738 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r[29]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.975      ;
; 0.739 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[8]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.976      ;
; 0.739 ; m4_input:inst10|nextline_r[20] ; m4_input:inst10|nextline_r[20]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.976      ;
; 0.739 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r[26]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.976      ;
; 0.739 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r[27]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.976      ;
; 0.739 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r[28]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.976      ;
; 0.739 ; m4_input:inst10|nextline_r[30] ; m4_input:inst10|nextline_r[30]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.976      ;
; 0.740 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r[17]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.977      ;
; 0.740 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r[24]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.977      ;
; 0.740 ; m4_input:inst10|nextline_r[31] ; m4_input:inst10|nextline_r[31]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.977      ;
; 0.741 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[9]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.978      ;
; 0.742 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.979      ;
; 0.742 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r[23]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.979      ;
; 0.742 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r[25]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.979      ;
; 0.753 ; m4_input:inst10|nextline_r[31] ; m4_input:inst10|nextline_r2[31] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.152      ; 1.100      ;
; 0.759 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[1]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.996      ;
; 0.760 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r2[29] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.152      ; 1.107      ;
; 0.772 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r2[18] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.089      ; 1.056      ;
; 0.773 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r2[19] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.089      ; 1.057      ;
; 0.791 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r2[3]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.072      ; 1.058      ;
; 0.796 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r2[16] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.089      ; 1.080      ;
; 0.803 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r2[0]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.082      ; 1.080      ;
; 0.813 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r2[2]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.072      ; 1.080      ;
; 0.863 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r2[15] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.041      ; 1.099      ;
; 0.866 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r2[12] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.041      ; 1.102      ;
; 0.869 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r2[10] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.041      ; 1.105      ;
; 0.872 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r2[14] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.041      ; 1.108      ;
; 0.882 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[11]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 1.119      ;
; 0.904 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[1]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.149      ;
; 1.048 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[4]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.293      ;
; 1.048 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[6]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.293      ;
; 1.048 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[14]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.293      ;
; 1.049 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[2]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.294      ;
; 1.050 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.295      ;
; 1.051 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[10]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.296      ;
; 1.051 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r[20]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.294      ;
; 1.051 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r[22]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.294      ;
; 1.051 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[8]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.296      ;
; 1.051 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r[30]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.294      ;
; 1.052 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r[18]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.295      ;
; 1.052 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r[23]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.295      ;
; 1.052 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r[28]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.295      ;
; 1.053 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.298      ;
; 1.053 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.298      ;
; 1.054 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.299      ;
; 1.054 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[11]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.299      ;
; 1.054 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[13]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.299      ;
; 1.054 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r[26]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.297      ;
; 1.055 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[9]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.300      ;
; 1.055 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r[17]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.298      ;
; 1.055 ; m4_input:inst10|nextline_r[20] ; m4_input:inst10|nextline_r2[20] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.106      ; 1.356      ;
; 1.055 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r[24]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.298      ;
; 1.056 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r[16]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 1.293      ;
; 1.056 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r[19]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.299      ;
; 1.057 ; m4_input:inst10|nextline_r[20] ; m4_input:inst10|nextline_r[21]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.300      ;
; 1.057 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r[27]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.300      ;
; 1.057 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r[29]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.300      ;
; 1.057 ; m4_input:inst10|nextline_r[30] ; m4_input:inst10|nextline_r[31]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.300      ;
; 1.058 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r[25]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.301      ;
; 1.063 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.308      ;
; 1.063 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.308      ;
; 1.063 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.308      ;
; 1.066 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 1.311      ;
; 1.066 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r[21]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.309      ;
; 1.066 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r[23]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.309      ;
; 1.066 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r[31]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.048      ; 1.309      ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; -1.328 ; -2.649        ;
; m4_hsync                                         ; -0.866 ; -11.234       ;
; external_clock                                   ; 19.626 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
; m4_hsync                                         ; 0.206 ; 0.000         ;
; external_clock                                   ; 0.208 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; m4_hsync                                         ; -3.000 ; -92.981       ;
; m4_video                                         ; -3.000 ; -3.000        ;
; external_clock                                   ; 9.273  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.605 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.328 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.401      ; 1.737      ;
; -1.321 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.351      ; 1.680      ;
; -0.678 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.351      ; 1.037      ;
; -0.676 ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.401      ; 1.085      ;
; 19.389 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.865       ; -0.090     ; 0.373      ;
; 38.051 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.048     ; 1.617      ;
; 38.051 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.048     ; 1.617      ;
; 38.051 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.048     ; 1.617      ;
; 38.051 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.048     ; 1.617      ;
; 38.051 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.048     ; 1.617      ;
; 38.051 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.048     ; 1.617      ;
; 38.442 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.044     ; 1.230      ;
; 38.442 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.044     ; 1.230      ;
; 38.442 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.044     ; 1.230      ;
; 38.442 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.044     ; 1.230      ;
; 38.442 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.044     ; 1.230      ;
; 38.442 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.044     ; 1.230      ;
; 38.645 ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.043     ; 1.028      ;
; 38.782 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.897      ;
; 38.786 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.893      ;
; 38.797 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.882      ;
; 38.834 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.845      ;
; 38.850 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.829      ;
; 38.851 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.828      ;
; 38.854 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.825      ;
; 38.855 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.824      ;
; 38.865 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.814      ;
; 38.865 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.814      ;
; 38.873 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.040     ; 0.803      ;
; 38.902 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.777      ;
; 38.903 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.776      ;
; 38.921 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.758      ;
; 38.930 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.036     ; 0.750      ;
; 38.933 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.746      ;
; 38.933 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.746      ;
; 38.946 ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.036     ; 0.734      ;
; 38.966 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.040     ; 0.710      ;
; 39.031 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.036     ; 0.649      ;
; 39.046 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.040     ; 0.630      ;
; 39.127 ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.552      ;
; 39.133 ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.546      ;
; 39.138 ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.541      ;
; 39.139 ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.540      ;
; 39.147 ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.532      ;
; 39.148 ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.531      ;
; 39.169 ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.036     ; 0.511      ;
; 39.231 ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.448      ;
; 39.298 ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.037     ; 0.381      ;
; 39.330 ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.729       ; -0.036     ; 0.350      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'm4_hsync'                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.866 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.825      ;
; -0.829 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.788      ;
; -0.828 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.787      ;
; -0.798 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.757      ;
; -0.779 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.738      ;
; -0.764 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.723      ;
; -0.761 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.720      ;
; -0.760 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.719      ;
; -0.760 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.719      ;
; -0.749 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.708      ;
; -0.730 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.689      ;
; -0.711 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.670      ;
; -0.711 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.670      ;
; -0.696 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.655      ;
; -0.696 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.655      ;
; -0.693 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.652      ;
; -0.692 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.651      ;
; -0.692 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.651      ;
; -0.688 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.647      ;
; -0.682 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.641      ;
; -0.681 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.640      ;
; -0.662 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.621      ;
; -0.643 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.602      ;
; -0.643 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.602      ;
; -0.643 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.602      ;
; -0.628 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.587      ;
; -0.628 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.587      ;
; -0.625 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.584      ;
; -0.624 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.583      ;
; -0.624 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.583      ;
; -0.624 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.583      ;
; -0.624 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.583      ;
; -0.620 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.579      ;
; -0.614 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.573      ;
; -0.614 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.573      ;
; -0.613 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.572      ;
; -0.594 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.553      ;
; -0.576 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.535      ;
; -0.575 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.534      ;
; -0.575 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.534      ;
; -0.575 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.534      ;
; -0.560 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.519      ;
; -0.560 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.519      ;
; -0.560 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.519      ;
; -0.557 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.516      ;
; -0.556 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.515      ;
; -0.556 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.515      ;
; -0.556 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.515      ;
; -0.556 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.515      ;
; -0.556 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.515      ;
; -0.552 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.511      ;
; -0.546 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.505      ;
; -0.546 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.505      ;
; -0.546 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.505      ;
; -0.545 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.504      ;
; -0.526 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.485      ;
; -0.513 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.472      ;
; -0.508 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.467      ;
; -0.508 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.467      ;
; -0.507 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.466      ;
; -0.507 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.466      ;
; -0.507 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.466      ;
; -0.492 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.451      ;
; -0.492 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.451      ;
; -0.492 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.451      ;
; -0.492 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.451      ;
; -0.489 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[20] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.448      ;
; -0.488 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.447      ;
; -0.488 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.447      ;
; -0.488 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.447      ;
; -0.488 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.447      ;
; -0.488 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.447      ;
; -0.488 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.447      ;
; -0.484 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.443      ;
; -0.478 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.437      ;
; -0.478 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.437      ;
; -0.478 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.437      ;
; -0.478 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.437      ;
; -0.477 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.436      ;
; -0.473 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.432      ;
; -0.458 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[19] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.417      ;
; -0.445 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.404      ;
; -0.440 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.399      ;
; -0.440 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.399      ;
; -0.439 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[23] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.398      ;
; -0.439 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.398      ;
; -0.439 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.398      ;
; -0.424 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[20] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.383      ;
; -0.424 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[22] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.383      ;
; -0.424 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[26] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.383      ;
; -0.424 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[28] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.383      ;
; -0.424 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[30] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.383      ;
; -0.421 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[18] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.380      ;
; -0.420 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[19] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.379      ;
; -0.420 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[21] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.379      ;
; -0.420 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[24] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.379      ;
; -0.420 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[25] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.379      ;
; -0.420 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[27] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.379      ;
; -0.420 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[29] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.379      ;
; -0.420 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r[31] ; m4_hsync     ; m4_hsync    ; 1.000        ; -0.048     ; 1.379      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'external_clock'                                                            ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+
; 19.626 ; inst13    ; inst13  ; external_clock ; external_clock ; 20.000       ; -0.022     ; 0.359      ;
+--------+-----------+---------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.187  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.198  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.319      ;
; 0.245  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.714      ; 1.043      ;
; 0.252  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.661      ; 0.997      ;
; 0.254  ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.375      ;
; 0.294  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.298  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.301  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.421      ;
; 0.305  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.414  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.531      ;
; 0.443  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.443  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.451  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter_dl[4]                                                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.573      ;
; 0.453  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.456  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.463  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.484  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.606      ;
; 0.492  ; MITI_PLL_Divider:inst11|counter_dl[5]                                                     ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.614      ;
; 0.501  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.618      ;
; 0.506  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.627      ;
; 0.509  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.519  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.522  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.550  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.667      ;
; 0.572  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.693      ;
; 0.585  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.750  ; MITI_PLL_Divider:inst11|sync_inl_reg                                                      ; MITI_PLL_Divider:inst11|clk_out                                                           ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.872      ;
; 0.883  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.661      ; 1.628      ;
; 0.885  ; m4_hsync                                                                                  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.714      ; 1.683      ;
; 0.974  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.095      ;
; 0.974  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.095      ;
; 0.974  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.095      ;
; 0.974  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.095      ;
; 0.974  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.095      ;
; 0.974  ; MITI_PLL_Divider:inst11|sync_inh_reg                                                      ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.095      ;
; 1.394  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[4]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.512      ;
; 1.394  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[0]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.512      ;
; 1.394  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[1]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.512      ;
; 1.394  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[2]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.512      ;
; 1.394  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[3]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.512      ;
; 1.394  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]  ; MITI_PLL_Divider:inst11|counter[5]                                                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.512      ;
; 20.087 ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]  ; altddio:inst4|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; -19.864      ; -0.013     ; 0.314      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'm4_hsync'                                                                                                          ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.206 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[0]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.314      ;
; 0.227 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r2[24] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.082      ; 0.393      ;
; 0.237 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r2[25] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.082      ; 0.403      ;
; 0.238 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r2[27] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.082      ; 0.404      ;
; 0.238 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r2[28] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.082      ; 0.404      ;
; 0.260 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r2[23] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 0.393      ;
; 0.263 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r2[4]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.389      ;
; 0.265 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r2[17] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 0.398      ;
; 0.267 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r2[7]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.393      ;
; 0.267 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r2[21] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 0.400      ;
; 0.267 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r2[22] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 0.400      ;
; 0.273 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r2[5]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r2[6]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r2[1]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.400      ;
; 0.284 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r2[8]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.025      ; 0.393      ;
; 0.286 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r2[11] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.025      ; 0.395      ;
; 0.287 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r2[26] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.082      ; 0.453      ;
; 0.294 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r2[13] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.025      ; 0.403      ;
; 0.296 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r2[9]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.025      ; 0.405      ;
; 0.300 ; m4_input:inst10|nextline_r[31] ; m4_input:inst10|nextline_r2[31] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.082      ; 0.466      ;
; 0.315 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r2[18] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 0.448      ;
; 0.316 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[6]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.424      ;
; 0.316 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.424      ;
; 0.317 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[2]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[8]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[13]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r[14]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r[16]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r2[19] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 0.450      ;
; 0.317 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r[22]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; m4_input:inst10|nextline_r[31] ; m4_input:inst10|nextline_r[31]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.425      ;
; 0.318 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[4]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[12]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r[17]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r[18]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r[19]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[20] ; m4_input:inst10|nextline_r[20]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r[21]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[10]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r[24]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r[27]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r[29]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; m4_input:inst10|nextline_r[30] ; m4_input:inst10|nextline_r[30]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.426      ;
; 0.319 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[9]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r[25]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r[26]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r[28]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r[23]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.427      ;
; 0.323 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[1]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.431      ;
; 0.325 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r2[3]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.451      ;
; 0.328 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r2[16] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.049      ; 0.461      ;
; 0.333 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r2[29] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.082      ; 0.499      ;
; 0.356 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r2[2]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.042      ; 0.482      ;
; 0.356 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r2[15] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.025      ; 0.465      ;
; 0.357 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r2[0]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.040      ; 0.481      ;
; 0.378 ; m4_input:inst10|nextline_r[11] ; m4_input:inst10|nextline_r[11]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.024      ; 0.486      ;
; 0.386 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r2[12] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.025      ; 0.495      ;
; 0.386 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r2[10] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.025      ; 0.495      ;
; 0.387 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r2[14] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.025      ; 0.496      ;
; 0.395 ; m4_input:inst10|nextline_r[0]  ; m4_input:inst10|nextline_r[1]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.507      ;
; 0.461 ; m4_input:inst10|nextline_r[6]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.573      ;
; 0.462 ; m4_input:inst10|nextline_r[2]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.574      ;
; 0.462 ; m4_input:inst10|nextline_r[8]  ; m4_input:inst10|nextline_r[9]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.574      ;
; 0.462 ; m4_input:inst10|nextline_r[14] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.574      ;
; 0.463 ; m4_input:inst10|nextline_r[4]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.575      ;
; 0.463 ; m4_input:inst10|nextline_r[12] ; m4_input:inst10|nextline_r[13]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.575      ;
; 0.463 ; m4_input:inst10|nextline_r[16] ; m4_input:inst10|nextline_r[17]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.574      ;
; 0.463 ; m4_input:inst10|nextline_r[22] ; m4_input:inst10|nextline_r[23]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.574      ;
; 0.463 ; m4_input:inst10|nextline_r[10] ; m4_input:inst10|nextline_r[11]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.575      ;
; 0.464 ; m4_input:inst10|nextline_r[18] ; m4_input:inst10|nextline_r[19]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.575      ;
; 0.464 ; m4_input:inst10|nextline_r[20] ; m4_input:inst10|nextline_r[21]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.575      ;
; 0.464 ; m4_input:inst10|nextline_r[24] ; m4_input:inst10|nextline_r[25]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.575      ;
; 0.464 ; m4_input:inst10|nextline_r[30] ; m4_input:inst10|nextline_r[31]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.575      ;
; 0.465 ; m4_input:inst10|nextline_r[26] ; m4_input:inst10|nextline_r[27]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.576      ;
; 0.465 ; m4_input:inst10|nextline_r[28] ; m4_input:inst10|nextline_r[29]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.576      ;
; 0.469 ; m4_input:inst10|nextline_r[30] ; m4_input:inst10|nextline_r2[30] ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.050      ; 0.603      ;
; 0.471 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[4]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.583      ;
; 0.471 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[6]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.583      ;
; 0.471 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[14]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.583      ;
; 0.471 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r[16]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.582      ;
; 0.472 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[2]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.584      ;
; 0.472 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[8]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.584      ;
; 0.473 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[10]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.585      ;
; 0.473 ; m4_input:inst10|nextline_r[17] ; m4_input:inst10|nextline_r[18]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.584      ;
; 0.473 ; m4_input:inst10|nextline_r[19] ; m4_input:inst10|nextline_r[20]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.584      ;
; 0.473 ; m4_input:inst10|nextline_r[21] ; m4_input:inst10|nextline_r[22]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.584      ;
; 0.473 ; m4_input:inst10|nextline_r[27] ; m4_input:inst10|nextline_r[28]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.584      ;
; 0.473 ; m4_input:inst10|nextline_r[29] ; m4_input:inst10|nextline_r[30]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.584      ;
; 0.474 ; m4_input:inst10|nextline_r[3]  ; m4_input:inst10|nextline_r[5]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.586      ;
; 0.474 ; m4_input:inst10|nextline_r[5]  ; m4_input:inst10|nextline_r[7]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.586      ;
; 0.474 ; m4_input:inst10|nextline_r[13] ; m4_input:inst10|nextline_r[15]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.586      ;
; 0.474 ; m4_input:inst10|nextline_r[15] ; m4_input:inst10|nextline_r[17]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; m4_input:inst10|nextline_r[25] ; m4_input:inst10|nextline_r[26]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; m4_input:inst10|nextline_r[23] ; m4_input:inst10|nextline_r[24]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.027      ; 0.585      ;
; 0.475 ; m4_input:inst10|nextline_r[1]  ; m4_input:inst10|nextline_r[3]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.587      ;
; 0.475 ; m4_input:inst10|nextline_r[7]  ; m4_input:inst10|nextline_r[9]   ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.587      ;
; 0.476 ; m4_input:inst10|nextline_r[9]  ; m4_input:inst10|nextline_r[11]  ; m4_hsync     ; m4_hsync    ; 0.000        ; 0.028      ; 0.588      ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'external_clock'                                                            ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+
; 0.208 ; inst13    ; inst13  ; external_clock ; external_clock ; 0.000        ; 0.022      ; 0.314      ;
+-------+-----------+---------+----------------+----------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -3.225  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  external_clock                                   ; 19.114  ; 0.208 ; N/A      ; N/A     ; 9.273               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; -1.707  ; 0.187 ; N/A      ; N/A     ; 19.590              ;
;  m4_hsync                                         ; -3.225  ; 0.206 ; N/A      ; N/A     ; -3.000              ;
;  m4_video                                         ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                   ; -76.709 ; 0.0   ; 0.0      ; 0.0     ; -101.168            ;
;  external_clock                                   ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; -3.329  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  m4_hsync                                         ; -73.380 ; 0.000 ; N/A      ; N/A     ; -98.168             ;
;  m4_video                                         ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_vsync          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_hsync          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS0              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS1              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS2              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDS3              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; synthetic_dotclk   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[9] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[8] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[7] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; highestDotCount[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[8]      ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[7]      ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[6]      ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[5]      ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutputLEDB[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vb[1]              ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vb[0]              ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vg[1]              ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vg[0]              ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vr[1]              ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vr[0]              ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; m4_video                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; external_clock          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; m4_hsync                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FG_B1                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FG_R1                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FG_R0                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BG_R0                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BG_R1                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FG_G1                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FG_G0                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BG_G0                   ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; BG_G1                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FG_B0                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BG_B0                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BG_B1                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; m4_vsync                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_vsync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_hsync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LEDS0              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDS1              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; LEDS2              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LEDS3              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; synthetic_dotclk   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; highestDotCount[9] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; highestDotCount[8] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; highestDotCount[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; highestDotCount[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; highestDotCount[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; highestDotCount[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; highestDotCount[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; highestDotCount[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; highestDotCount[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; highestDotCount[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; OutputLEDB[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; OutputLEDB[8]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.88e-09 V                   ; 2.8 V               ; -0.0287 V           ; 0.01 V                               ; 0.092 V                              ; 6.18e-10 s                  ; 6.99e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.88e-09 V                  ; 2.8 V              ; -0.0287 V          ; 0.01 V                              ; 0.092 V                             ; 6.18e-10 s                 ; 6.99e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[7]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.88e-09 V                   ; 2.8 V               ; -0.0287 V           ; 0.01 V                               ; 0.092 V                              ; 6.18e-10 s                  ; 6.99e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.88e-09 V                  ; 2.8 V              ; -0.0287 V          ; 0.01 V                              ; 0.092 V                             ; 6.18e-10 s                 ; 6.99e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[6]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.88e-09 V                   ; 2.82 V              ; -0.0415 V           ; 0.029 V                              ; 0.085 V                              ; 4.43e-10 s                  ; 5.32e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.88e-09 V                  ; 2.82 V             ; -0.0415 V          ; 0.029 V                             ; 0.085 V                             ; 4.43e-10 s                 ; 5.32e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[5]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.88e-09 V                   ; 2.8 V               ; -0.0287 V           ; 0.01 V                               ; 0.092 V                              ; 6.18e-10 s                  ; 6.99e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.88e-09 V                  ; 2.8 V              ; -0.0287 V          ; 0.01 V                              ; 0.092 V                             ; 6.18e-10 s                 ; 6.99e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; OutputLEDB[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; OutputLEDB[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; OutputLEDB[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; OutputLEDB[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vb[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.43e-09 V                   ; 2.85 V              ; -0.0378 V           ; 0.12 V                               ; 0.194 V                              ; 4.43e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.43e-09 V                  ; 2.85 V             ; -0.0378 V          ; 0.12 V                              ; 0.194 V                             ; 4.43e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; vb[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.9e-09 V                    ; 2.85 V              ; -0.033 V            ; 0.117 V                              ; 0.057 V                              ; 4.35e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 3.9e-09 V                   ; 2.85 V             ; -0.033 V           ; 0.117 V                             ; 0.057 V                             ; 4.35e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; vg[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.83e-09 V                   ; 2.82 V              ; -0.0126 V           ; 0.214 V                              ; 0.106 V                              ; 1.69e-09 s                  ; 1.76e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.83e-09 V                  ; 2.82 V             ; -0.0126 V          ; 0.214 V                             ; 0.106 V                             ; 1.69e-09 s                 ; 1.76e-09 s                 ; Yes                       ; Yes                       ;
; vg[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.43e-09 V                   ; 2.85 V              ; -0.0378 V           ; 0.12 V                               ; 0.194 V                              ; 4.43e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.43e-09 V                  ; 2.85 V             ; -0.0378 V          ; 0.12 V                              ; 0.194 V                             ; 4.43e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; vr[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.83e-09 V                   ; 2.91 V              ; -0.188 V            ; 0.124 V                              ; 0.258 V                              ; 2.47e-10 s                  ; 2.36e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 2.83e-09 V                  ; 2.91 V             ; -0.188 V           ; 0.124 V                             ; 0.258 V                             ; 2.47e-10 s                 ; 2.36e-10 s                 ; No                        ; Yes                       ;
; vr[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.83e-09 V                   ; 2.91 V              ; -0.188 V            ; 0.124 V                              ; 0.258 V                              ; 2.47e-10 s                  ; 2.36e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 2.83e-09 V                  ; 2.91 V             ; -0.188 V           ; 0.124 V                             ; 0.258 V                             ; 2.47e-10 s                 ; 2.36e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_vsync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_hsync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LEDS0              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LEDS1              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; LEDS2              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LEDS3              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; synthetic_dotclk   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; highestDotCount[9] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; highestDotCount[8] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; highestDotCount[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; highestDotCount[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; highestDotCount[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; highestDotCount[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; highestDotCount[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; highestDotCount[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; highestDotCount[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; highestDotCount[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; OutputLEDB[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; OutputLEDB[8]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.61e-07 V                   ; 2.81 V              ; -0.0153 V           ; 0.03 V                               ; 0.087 V                              ; 7.43e-10 s                  ; 8.32e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.61e-07 V                  ; 2.81 V             ; -0.0153 V          ; 0.03 V                              ; 0.087 V                             ; 7.43e-10 s                 ; 8.32e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[7]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.61e-07 V                   ; 2.81 V              ; -0.0153 V           ; 0.03 V                               ; 0.087 V                              ; 7.43e-10 s                  ; 8.32e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.61e-07 V                  ; 2.81 V             ; -0.0153 V          ; 0.03 V                              ; 0.087 V                             ; 7.43e-10 s                 ; 8.32e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[6]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.61e-07 V                   ; 2.81 V              ; -0.0221 V           ; 0.055 V                              ; 0.06 V                               ; 5.2e-10 s                   ; 6.08e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.61e-07 V                  ; 2.81 V             ; -0.0221 V          ; 0.055 V                             ; 0.06 V                              ; 5.2e-10 s                  ; 6.08e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[5]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.61e-07 V                   ; 2.81 V              ; -0.0153 V           ; 0.03 V                               ; 0.087 V                              ; 7.43e-10 s                  ; 8.32e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.61e-07 V                  ; 2.81 V             ; -0.0153 V          ; 0.03 V                              ; 0.087 V                             ; 7.43e-10 s                 ; 8.32e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vb[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.34e-07 V                   ; 2.83 V              ; -0.0231 V           ; 0.189 V                              ; 0.119 V                              ; 4.96e-10 s                  ; 6.04e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.34e-07 V                  ; 2.83 V             ; -0.0231 V          ; 0.189 V                             ; 0.119 V                             ; 4.96e-10 s                 ; 6.04e-10 s                 ; Yes                       ; Yes                       ;
; vb[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.6e-07 V                    ; 2.83 V              ; -0.0257 V           ; 0.167 V                              ; 0.112 V                              ; 4.82e-10 s                  ; 5.86e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.6e-07 V                   ; 2.83 V             ; -0.0257 V          ; 0.167 V                             ; 0.112 V                             ; 4.82e-10 s                 ; 5.86e-10 s                 ; Yes                       ; Yes                       ;
; vg[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.62e-07 V                   ; 2.81 V              ; -0.00848 V          ; 0.176 V                              ; 0.119 V                              ; 1.95e-09 s                  ; 2.12e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.62e-07 V                  ; 2.81 V             ; -0.00848 V         ; 0.176 V                             ; 0.119 V                             ; 1.95e-09 s                 ; 2.12e-09 s                 ; Yes                       ; Yes                       ;
; vg[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.34e-07 V                   ; 2.83 V              ; -0.0231 V           ; 0.189 V                              ; 0.119 V                              ; 4.96e-10 s                  ; 6.04e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.34e-07 V                  ; 2.83 V             ; -0.0231 V          ; 0.189 V                             ; 0.119 V                             ; 4.96e-10 s                 ; 6.04e-10 s                 ; Yes                       ; Yes                       ;
; vr[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.62e-07 V                   ; 2.83 V              ; -0.0966 V           ; 0.076 V                              ; 0.118 V                              ; 2.67e-10 s                  ; 3.84e-10 s                  ; Yes                        ; No                         ; 2.8 V                       ; 2.62e-07 V                  ; 2.83 V             ; -0.0966 V          ; 0.076 V                             ; 0.118 V                             ; 2.67e-10 s                 ; 3.84e-10 s                 ; Yes                       ; No                        ;
; vr[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.62e-07 V                   ; 2.83 V              ; -0.0966 V           ; 0.076 V                              ; 0.118 V                              ; 2.67e-10 s                  ; 3.84e-10 s                  ; Yes                        ; No                         ; 2.8 V                       ; 2.62e-07 V                  ; 2.83 V             ; -0.0966 V          ; 0.076 V                             ; 0.118 V                             ; 2.67e-10 s                 ; 3.84e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_vsync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_hsync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDS0              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDS1              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDS2              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDS3              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; synthetic_dotclk   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; highestDotCount[9] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; highestDotCount[8] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; highestDotCount[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; highestDotCount[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; highestDotCount[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; highestDotCount[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; highestDotCount[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; highestDotCount[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; highestDotCount[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; highestDotCount[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; OutputLEDB[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; OutputLEDB[8]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.21e-08 V                   ; 3.17 V              ; -0.0291 V           ; 0.052 V                              ; 0.097 V                              ; 4.71e-10 s                  ; 5.71e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 7.21e-08 V                  ; 3.17 V             ; -0.0291 V          ; 0.052 V                             ; 0.097 V                             ; 4.71e-10 s                 ; 5.71e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[7]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.21e-08 V                   ; 3.17 V              ; -0.0291 V           ; 0.052 V                              ; 0.097 V                              ; 4.71e-10 s                  ; 5.71e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 7.21e-08 V                  ; 3.17 V             ; -0.0291 V          ; 0.052 V                             ; 0.097 V                             ; 4.71e-10 s                 ; 5.71e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[6]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.21e-08 V                   ; 3.16 V              ; -0.0289 V           ; 0.022 V                              ; 0.101 V                              ; 3.2e-10 s                   ; 3.88e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 7.21e-08 V                  ; 3.16 V             ; -0.0289 V          ; 0.022 V                             ; 0.101 V                             ; 3.2e-10 s                  ; 3.88e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[5]      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.21e-08 V                   ; 3.17 V              ; -0.0291 V           ; 0.052 V                              ; 0.097 V                              ; 4.71e-10 s                  ; 5.71e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 7.21e-08 V                  ; 3.17 V             ; -0.0291 V          ; 0.052 V                             ; 0.097 V                             ; 4.71e-10 s                 ; 5.71e-10 s                 ; Yes                       ; Yes                       ;
; OutputLEDB[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; OutputLEDB[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; OutputLEDB[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; OutputLEDB[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; OutputLEDB[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vb[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 1.07e-07 V                   ; 3.22 V              ; -0.0486 V           ; 0.191 V                              ; 0.095 V                              ; 2.93e-10 s                  ; 3.9e-10 s                   ; Yes                        ; Yes                        ; 3.15 V                      ; 1.07e-07 V                  ; 3.22 V             ; -0.0486 V          ; 0.191 V                             ; 0.095 V                             ; 2.93e-10 s                 ; 3.9e-10 s                  ; Yes                       ; Yes                       ;
; vb[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.2e-08 V                    ; 3.23 V              ; -0.0387 V           ; 0.182 V                              ; 0.073 V                              ; 2.86e-10 s                  ; 3.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 7.2e-08 V                   ; 3.23 V             ; -0.0387 V          ; 0.182 V                             ; 0.073 V                             ; 2.86e-10 s                 ; 3.69e-10 s                 ; Yes                       ; Yes                       ;
; vg[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.2e-08 V                    ; 3.19 V              ; -0.0242 V           ; 0.321 V                              ; 0.27 V                               ; 1.25e-09 s                  ; 1.43e-09 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.2e-08 V                   ; 3.19 V             ; -0.0242 V          ; 0.321 V                             ; 0.27 V                              ; 1.25e-09 s                 ; 1.43e-09 s                 ; No                        ; Yes                       ;
; vg[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 1.07e-07 V                   ; 3.22 V              ; -0.0486 V           ; 0.191 V                              ; 0.095 V                              ; 2.93e-10 s                  ; 3.9e-10 s                   ; Yes                        ; Yes                        ; 3.15 V                      ; 1.07e-07 V                  ; 3.22 V             ; -0.0486 V          ; 0.191 V                             ; 0.095 V                             ; 2.93e-10 s                 ; 3.9e-10 s                  ; Yes                       ; Yes                       ;
; vr[1]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.2e-08 V                    ; 3.51 V              ; -0.351 V            ; 0.462 V                              ; 0.406 V                              ; 1.08e-10 s                  ; 1.98e-10 s                  ; No                         ; No                         ; 3.15 V                      ; 5.2e-08 V                   ; 3.51 V             ; -0.351 V           ; 0.462 V                             ; 0.406 V                             ; 1.08e-10 s                 ; 1.98e-10 s                 ; No                        ; No                        ;
; vr[0]              ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.2e-08 V                    ; 3.51 V              ; -0.351 V            ; 0.462 V                              ; 0.406 V                              ; 1.08e-10 s                  ; 1.98e-10 s                  ; No                         ; No                         ; 3.15 V                      ; 5.2e-08 V                   ; 3.51 V             ; -0.351 V           ; 0.462 V                             ; 0.406 V                             ; 1.08e-10 s                 ; 1.98e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; external_clock                                   ; external_clock                                   ; 1        ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 44       ; 1        ; 0        ; 0        ;
; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 1        ; 1        ;
; m4_hsync                                         ; m4_hsync                                         ; 0        ; 0        ; 0        ; 560      ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; external_clock                                   ; external_clock                                   ; 1        ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 44       ; 1        ; 0        ; 0        ;
; m4_hsync                                         ; inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 1        ; 1        ;
; m4_hsync                                         ; m4_hsync                                         ; 0        ; 0        ; 0        ; 560      ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 13    ; 13   ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+--------------------------------------------------+--------------------------------------------------+-----------+---------------+
; Target                                           ; Clock                                            ; Type      ; Status        ;
+--------------------------------------------------+--------------------------------------------------+-----------+---------------+
; MITI_PLL_Divider:inst11|clk_out                  ;                                                  ; Base      ; Unconstrained ;
; external_clock                                   ; external_clock                                   ; Base      ; Constrained   ;
; inst13                                           ;                                                  ; Base      ; Unconstrained ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained   ;
; m4_hsync                                         ; m4_hsync                                         ; Base      ; Constrained   ;
; m4_video                                         ; m4_video                                         ; Base      ; Constrained   ;
+--------------------------------------------------+--------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BG_B0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_B1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_G0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_G1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_R0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_R1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_B0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_B1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_G0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_G1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_R0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_R1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m4_vsync   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; LEDS2              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS3              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; synthetic_dotclk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vb[0]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vb[1]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vg[0]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vg[1]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_hsync          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_vsync          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vr[0]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vr[1]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BG_B0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_B1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_G0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_G1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_R0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BG_R1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_B0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_B1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_G0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_G1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_R0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FG_R1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m4_vsync   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; LEDS2              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDS3              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OutputLEDB[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; highestDotCount[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; synthetic_dotclk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vb[0]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vb[1]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vg[0]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vg[1]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_hsync          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_vsync          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vr[0]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vr[1]              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sat Feb 06 22:32:46 2021
Info: Command: quartus_sta M4ToVGA -c M4ToVGA_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'M4ToVGA_top.sdc'
Warning (332060): Node: inst13 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_out:inst2|vb[1] is being clocked by inst13
Warning (332060): Node: MITI_PLL_Divider:inst11|clk_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_coj1:auto_generated|ram_block1a6~porta_we_reg is being clocked by MITI_PLL_Divider:inst11|clk_out
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst8|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 3.174
    Warning (332056): Clock: inst|altpll_component|auto_generated|pll1|clk[0] was found on node: inst|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 63, found: 74), -divide_by (expected: 10, found: 147)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From external_clock (Rise) to external_clock (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to m4_hsync (Fall) (setup and hold)
    Critical Warning (332169): From m4_hsync (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to inst|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.225             -73.380 m4_hsync 
    Info (332119):    -1.707              -3.329 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.114               0.000 external_clock 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.497               0.000 external_clock 
    Info (332119):     0.497               0.000 m4_hsync 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -98.168 m4_hsync 
    Info (332119):    -3.000              -3.000 m4_video 
    Info (332119):     9.689               0.000 external_clock 
    Info (332119):    19.590               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: inst13 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_out:inst2|vb[1] is being clocked by inst13
Warning (332060): Node: MITI_PLL_Divider:inst11|clk_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_coj1:auto_generated|ram_block1a6~porta_we_reg is being clocked by MITI_PLL_Divider:inst11|clk_out
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst8|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 3.174
    Warning (332056): Clock: inst|altpll_component|auto_generated|pll1|clk[0] was found on node: inst|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 63, found: 74), -divide_by (expected: 10, found: 147)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From external_clock (Rise) to external_clock (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to m4_hsync (Fall) (setup and hold)
    Critical Warning (332169): From m4_hsync (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to inst|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.776
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.776             -61.514 m4_hsync 
    Info (332119):    -1.605              -3.119 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.208               0.000 external_clock 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.445               0.000 external_clock 
    Info (332119):     0.447               0.000 m4_hsync 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -98.168 m4_hsync 
    Info (332119):    -3.000              -3.000 m4_video 
    Info (332119):     9.673               0.000 external_clock 
    Info (332119):    19.597               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: inst13 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_out:inst2|vb[1] is being clocked by inst13
Warning (332060): Node: MITI_PLL_Divider:inst11|clk_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_coj1:auto_generated|ram_block1a6~porta_we_reg is being clocked by MITI_PLL_Divider:inst11|clk_out
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst8|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 3.174
    Warning (332056): Clock: inst|altpll_component|auto_generated|pll1|clk[0] was found on node: inst|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 63, found: 74), -divide_by (expected: 10, found: 147)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From external_clock (Rise) to external_clock (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to m4_hsync (Fall) (setup and hold)
    Critical Warning (332169): From m4_hsync (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From m4_hsync (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From m4_hsync (Fall) to inst|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.328              -2.649 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.866             -11.234 m4_hsync 
    Info (332119):    19.626               0.000 external_clock 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.206               0.000 m4_hsync 
    Info (332119):     0.208               0.000 external_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.981 m4_hsync 
    Info (332119):    -3.000              -3.000 m4_video 
    Info (332119):     9.273               0.000 external_clock 
    Info (332119):    19.605               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 42 warnings
    Info: Peak virtual memory: 4736 megabytes
    Info: Processing ended: Sat Feb 06 22:32:50 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


