## 4-1) ALU와 제어장치

- ALU
    - 피연산자(by register), 제어신호(by 제어장치) in
    - 산술, 논리 연산 → 결과값(+flag)을 register에 임시 저장
- 제어장치
    1. clk 신호 in(받아들인다)
    2. 해석해야할 명령어  in
    3. flag register 내부의 flag 값 in
    4. 제어 버스로 전달된 제어신호 in

## 4-2) 레지스터

- data가 프로그램 실행 전,후로 저장
- 프로그램의 실행과정 관찰 가능
- 필수 레지스터
    - PC(program counter)
        - 메모리에서 읽어 들일 명령어의 주소 저장
        - pc의 증가 : CPU가 메모리 속 프로그램을 순차적으로 Read, Execute 할 수 있는 이유
            - but Jump, Conditonal 등의 명령어는 순차적으로 진행 X
    - 명령어 레지스터(instruction register)
        - 메모리에서 읽어 들인 명령어 저장
        - 제어장치에서 명령어를 받아들여서 해석 → 제어신호  out
    - Memory Address Register
        - 메모리의 주소 저장
        - CPU가 읽어 들이고자 하는 주소값을 주소 버스로 보낼때 거치는 레지스터
    - Memory Buffer Register
        - 메모리와 주고 받을 값을 저장
        - CPU가 데이터 버스로 주고 받을 값은 MBR을 거친다
    - 흐름
        - PC의 값을 MAR로 보냄 → MAR에 값 저장 →[ MAR의 저장값(through Address Bus)+Read신호(through Control Bus) ] → Memory로 전송
        - Memory에 저장된 값 → MBR(through Data bus), Pc +=1
        - MBR 의 값 → instruction register
        - 제어장치 : 명령어 레지스터의 명령어를 해석 + 제어 신호 발생
    - 범용 레지스터
        - Data와 Address 모두 저장 가능
    - flag register
        - 연산 결과 or CPU 상태에 대한 부가적인 정보 저장
- Stack 주소 지정 방식
    - stack pointer : 스택의 꼭대기를 가리키는 레지스터
        - 어디까지 데이터가 채워져 있나 확인하는 용도
    - stack은 메모리 안에 있다(스택 영역)
- 변위 주소 지정 방식
    - operand field value + register value → 유효 주소 산출
    - 상대 주소 지정 방식 : operand + pc → 유효 주소 get
        - 분기하여 특정 주소의 코드 실행시 사용
    - 베이스 레지스터 주소 지정 방식 : operand + base register → 유효 주소 get

## 4-3) 명령어 사이클과 인터럽트

- 명령어 사이클 : 하나의 명령어를 처리하는 정형화된 흐름
    - 주기적으로 반복
    - 메모리 → CPU →제어장치(IR의 값 해석, 제어신호 발생)
    - 인출 Cycle     실행 Cycle
    - 명령어를 CPU로    명령어를 실행
    - 메모리 접근이 더 필요한 경우 간접 사이클 추가
    - 인터럽트가 발생한 경우 인터럽트 사이클 추가
- 인터럽트 : 명령어의 흐름이 끊어지는 상황
    - CPU의 작업을 방해하는 신호
    - 동기 인터럽트 : CPU가 명령어들을 수행하는 도중 예외적인 상황 발생시 생기는 인터럽트
        - = exception
    - 비동기 인터럽트 :  by 입출력 장치, 알림 역할 수행
        - = 하드웨어 interrupt
            - = 알림
            - 입출력 작업 중에도 CPU는 효율적으로 명령어 처리 가능
            - 처리 순서
                1. 입출력 장치 → 인터럽트 요청 신호(to CPU)
                2. CPU : 실행 사이클 end, 명령어 인출 전 항상 인터럽트 여부 확인
                3. CPU : 인터럽트 요청 확인 , 인터럽트 플래그를 통하여 현재 인터럽트를 받아들일 수 있는지 여부 확인(flag 활성시에만 가능)
                4. 인터럽트 in 가능시 CPU가 지금까지의 작업 백업(in stack), ISR 시작 주소에서 PC 갱신
                5. CPU : interrupt vector 확인(ISR 식별을 위한 정보) → ISR(interrupt service routine) 실행(interrupt 발생시 처리 및 작동에 대한 정보)
                6. ISR end → 백업한 작업 복구하여 실행 재개
                
- 예외 : CPU 하던 작업 중단 → 해당 예외 처리
    - fault : 예외 처리 후 예외가 발생한 명령어부터 실행 재개
    - trap : 예외 처리 후 예외가 발생한 명령어 다음 명령어부터 실행 재개
        - ex) debugging
    - abort : 강제 중단시 발생
    - software interrupt : 시스템 호출시 사용
