
#Circuit Summary:
#---------------
#number of inputs = 32
#number of outputs = 32
#number of gates = 4800
#number of wires = 4832
#atpg: cputime for reading in circuit ../sample_circuits/c6288.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c6288.ckt: 0.1s 0.1s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for creating dummy nodes ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for generating fault list ../sample_circuits/c6288.ckt: 0.0s 0.1s
T'10001110111110111000111010010111 0'
T'01001111110001111010101010010011 1'
T'01100010001001011010010010010011 0'
T'01110010110111101011000011110100 1'
T'11110000111111011001101101001000 0'
T'01111110010101101000001101111110 1'
T'01111111111111011000000000010000 0'
T'11110101100001001111110010010001 1'
T'10111100110100101011010001001001 1'
T'01111111111111111011111111111111 1'
T'01111111111111111000000011111111 1'
T'11111111111111111000000000011111 1'
T'01111111111111110111111111111111 1'
T'11011000110010011111101111111011 1'
T'11011101110110001011101010110110 1'
T'11011111110110011000011100000011 1'
T'11011111111001101000000111111110 1'
T'11011111111110011000000011101011 1'
T'11011111111111001000000001110010 1'
T'11011111111111101000000000011101 1'
T'01011111111111111000000000001110 1'
T'11011111111111110111111111111111 1'
T'10011111111111110111111111111111 0'
T'11111111111111111011111111111111 1'
T'11111111111111111000111111111111 1'
T'01111111111111111000011111111111 1'
T'11111111111111111000000111111111 1'
T'11111011010101001011111111110000 0'
T'01111111111111111000000000111111 1'
T'11111111111110100111101111111110 1'
T'11111110111111010111111111111111 1'
T'01111111111111110111111111111111 0'
T'01110111101010011111111010100000 1'
T'11110111001011111011111001000010 1'
T'01110111110110111000111111011111 1'
T'11110111111111111000000011111011 1'
T'11110111111111111000000000111111 1'
T'11110111111111111000000000011111 1'
T'00010111111111110111111111111111 0'
T'00111111111111110111111111111111 0'
T'01111101111001001111111111111011 1'
T'11111111100101101111111100010000 1'
T'11111101111001011011111110001110 1'
T'01100101111111110111111111111111 0'
T'01101011101110001111111111111010 0'
T'11111111111011111110011111111111 1'
T'00001111111111110111111111111111 1'
T'10001111111111110111111111111111 0'
T'01100011111111110111111111111111 1'
T'11111111101111011111111111111100 1'
T'11111111101110001011111111111001 1'
T'01111111111111101111111111111101 1'
T'01111111111110111111111111111111 1'
T'01111111111101111111111111111111 1'
T'11111111111111101111111111111011 1'
T'11111111111111101111111111111110 1'
T'11111111111111111111111111111100 1'
T'01111011111111101111111111111110 1'
T'11111111110111111111001111111111 1'
T'01111111111011111111111111111111 1'
T'11110110101110001110100101011111 1'
T'11110101010111011111111011010011 1'
T'01111111111110111111111001111101 1'
T'01111111000101101111111100011110 1'
T'11111111101110001111111001000001 1'
T'11111111111001001111111101010101 1'
T'11111111111111111111111111011111 1'
T'11111111111100001111111111111000 1'
T'01111111111110101111111111111000 1'
T'01111111011111111011111111111111 1'
T'01110111111100000111111111111100 1'
T'01111111111110111011111111111110 1'
T'11111001111111111011111111011111 1'
T'01111111110111110111111111111111 1'
T'11111111011111110111111111111111 0'
T'11101101100111011011011110001001 1'
T'01001101101110000111111111011000 1'
T'01111110110010101011111110110100 1'
T'11111010110000110111111100100101 1'
T'01111011100001111111111101011110 1'
T'01111101110011101111111111110000 1'
T'10011111111111001111111111111111 1'
T'11111111111111011111111111111111 1'
T'11110011101111101111111111111011 1'
T'11110010111111111011111111111111 1'
T'01110101111100101010011111110111 1'
T'01011111111111110110111111111111 1'
T'11111111011011101000111011111011 1'
T'11111111110111111000111110101101 1'
T'11111111111000101000111111111001 1'
T'01111111111111101000111111100001 1'
T'00111100110000010110111111111000 1'
T'11111111111111001101111111111111 1'
T'10111111111111110111111111111111 0'
T'11111110110111111111111111111111 1'
T'01100000110001111111110001111100 1'
T'01111110011111111111111111111111 1'
T'11110011001110011111111000101100 1'
T'01100111110001101110010100100000 1'
T'11111110111111111111001111111111 1'
T'01111010110111001111111111111110 1'
T'01111111111111111111111111111101 1'
T'11111111111110010111111111111110 1'
T'11010001111100111111101111111101 1'
T'11111111111111001111111111100111 1'
T'01111111111101011111111111111110 1'
T'11111111110110001111111111000001 1'
T'01111111100011111111111110111001 1'
T'01111111000011011111111110101011 1'
T'11111110111100001111111101000011 1'
T'11111110011111000111110110100101 1'
T'01111100101110011111101010111110 1'
T'11110110010111001111001110011000 1'
T'11111001110100101110000011110101 1'
T'10111110001111111111001111111111 0'
T'00110111010111010111111111111110 1'
T'01111011111011100011111111111010 1'
T'01111111011100100111111111111111 1'
T'11111111111000010111111111110011 1'
T'00001101110111101111111111111011 1'
T'11111011111110111111111111110111 1'
T'10111111111110111111111111100010 1'
T'01111111111000111111111111101010 1'
T'11111101011000011011111111100011 1'
T'01110011111110000111111111011110 1'
T'10101111100101110111111110101001 1'
T'00010011111111001011111111111111 1'
T'01111111111010111111111110101100 1'
T'01111111001011101111111001010000 0'
T'00101100111010010011111101010000 1'
T'01111111001111010111111100000101 1'
T'00111111011000111111101101110101 0'
T'01111000100010000111111111101001 1'
T'01111010100100111111110100100011 1'
T'01000110011010011111110010000101 1'
T'11111010101010111101001101000010 1'
T'11101100100110111110101100000110 1'
T'01111111111111111101111111111111 1'

#FAULT COVERAGE RESULTS :
#number of test vectors = 138
#total number of gate faults (uncollapsed) = 17376
#total number of detected faults = 16967
#total gate fault coverage = 97.65%
#number of equivalent gate faults (collapsed) = 17312
#number of equivalent detected faults = 16920
#equivalent gate fault coverage = 97.74%

#atpg: cputime for test pattern generation ../sample_circuits/c6288.ckt: 4.3s 4.5s
