
module Verilog1(
	input a,
	output b
)

assign b = a;