`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 10/02/2020 10:38:02 AM
// Design Name: 
// Module Name: breakMessage128to8
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

//this is main for now TBH

`define IN0 {IncomingMessage[(i * 8) + 7],IncomingMessage[(i * 8) + 6],IncomingMessage[(i * 8) + 5],IncomingMessage[(i * 8) + 4],IncomingMessage[(i * 8) + 3],IncomingMessage[(i * 8) + 2],IncomingMessage[(i * 8) + 1],IncomingMessage[(i * 8) + 0]};
`define K0 {key[(i * 8) + 7],key[(i * 8) + 6],key[(i * 8) + 5],key[(i * 8) + 4],key[(i * 8) + 3],key[(i * 8) + 2],key[(i * 8) + 1],key[(i * 8) + 0]};
//S-box and Inverse S-box (S is for Substitution)
//sbox and sibox are both 256x8
//we might not have enough ram for this so it 
//might be better to calculate everytime
//with s = (b*31%257) xor 99
//s is the s value and b is the multiplicative inverse, which I think means the incoming character


//KEEEP BRAM IN MIND https://store.digilentinc.com/arty-a7-artix-7-fpga-development-board-for-makers-and-hobbyists/
//it has about 607.5 Kbytes or 4860Kbit

//128 is 10 rounds
//192 is 12
//258 is 14

//b = 0
//0*31 = 0mod257 = 0+99 = 99
//s = 99
//99 in hex is 63

//b = 15 (ans should be h76 or d118) 
//15 * 31=465 mod 257=208 + 99 = 307
//
`define SBOX {8'h63, 8'h7c, 8'h77, 8'h7b, 8'hf2, 8'h6b, 8'h6f, 8'hc5, 8'h30, 8'h01, 8'h67, 8'h2b, 8'hfe, 8'hd7, 8'hab, 8'h76, 8'hca, 8'h82, 8'hc9, 8'h7d, 8'hfa, 8'h59, 8'h47, 8'hf0, 8'had, 8'hd4, 8'ha2, 8'haf, 8'h9c, 8'ha4, 8'h72, 8'hc0, 8'hb7, 8'hfd, 8'h93, 8'h26, 8'h36, 8'h3f, 8'hf7, 8'hcc, 8'h34, 8'ha5, 8'he5, 8'hf1, 8'h71, 8'hd8, 8'h31, 8'h15, 8'h04, 8'hc7, 8'h23, 8'hc3, 8'h18, 8'h96, 8'h05, 8'h9a, 8'h07, 8'h12, 8'h80, 8'he2, 8'heb, 8'h27, 8'hb2, 8'h75, 8'h09, 8'h83, 8'h2c, 8'h1a, 8'h1b, 8'h6e, 8'h5a, 8'ha0, 8'h52, 8'h3b, 8'hd6, 8'hb3, 8'h29, 8'he3, 8'h2f, 8'h84, 8'h53, 8'hd1, 8'h00, 8'hed, 8'h20, 8'hfc, 8'hb1, 8'h5b, 8'h6a, 8'hcb, 8'hbe, 8'h39, 8'h4a, 8'h4c, 8'h58, 8'hcf, 8'hd0, 8'hef, 8'haa, 8'hfb, 8'h43, 8'h4d, 8'h33, 8'h85, 8'h45, 8'hf9, 8'h02, 8'h7f, 8'h50, 8'h3c, 8'h9f, 8'ha8, 8'h51, 8'ha3, 8'h40, 8'h8f, 8'h92, 8'h9d, 8'h38, 8'hf5, 8'hbc, 8'hb6, 8'hda, 8'h21, 8'h10, 8'hff, 8'hf3, 8'hd2, 8'hcd, 8'h0c, 8'h13, 8'hec, 8'h5f, 8'h97, 8'h44, 8'h17, 8'hc4, 8'ha7, 8'h7e, 8'h3d, 8'h64, 8'h5d, 8'h19, 8'h73, 8'h60, 8'h81, 8'h4f, 8'hdc, 8'h22, 8'h2a, 8'h90, 8'h88, 8'h46, 8'hee, 8'hb8, 8'h14, 8'hde, 8'h5e, 8'h0b, 8'hdb, 8'he0, 8'h32, 8'h3a, 8'h0a, 8'h49, 8'h06, 8'h24, 8'h5c, 8'hc2, 8'hd3, 8'hac, 8'h62, 8'h91, 8'h95, 8'he4, 8'h79, 8'he7, 8'hc8, 8'h37, 8'h6d, 8'h8d, 8'hd5, 8'h4e, 8'ha9, 8'h6c, 8'h56, 8'hf4, 8'hea, 8'h65, 8'h7a, 8'hae, 8'h08, 8'hba, 8'h78, 8'h25, 8'h2e, 8'h1c, 8'ha6, 8'hb4, 8'hc6, 8'he8, 8'hdd, 8'h74, 8'h1f, 8'h4b, 8'hbd, 8'h8b, 8'h8a, 8'h70, 8'h3e, 8'hb5, 8'h66, 8'h48, 8'h03, 8'hf6, 8'h0e, 8'h61, 8'h35, 8'h57, 8'hb9, 8'h86, 8'hc1, 8'h1d, 8'h9e, 8'he1, 8'hf8, 8'h98, 8'h11, 8'h69, 8'hd9, 8'h8e, 8'h94, 8'h9b, 8'h1e, 8'h87, 8'he9, 8'hce, 8'h55, 8'h28, 8'hdf, 8'h8c, 8'ha1, 8'h89, 8'h0d, 8'hbf, 8'he6, 8'h42, 8'h68, 8'h41, 8'h99, 8'h2d, 8'h0f, 8'hb0, 8'h54, 8'hbb, 8'h16}
`define SiBOX {8'h52, 8'h09, 8'h6a, 8'hd5, 8'h30, 8'h36, 8'ha5, 8'h38, 8'hbf, 8'h40, 8'ha3, 8'h9e, 8'h81, 8'hf3, 8'hd7, 8'hfb, 8'h7c, 8'he3, 8'h39, 8'h82, 8'h9b, 8'h2f, 8'hff, 8'h87, 8'h34, 8'h8e, 8'h43, 8'h44, 8'hc4, 8'hde, 8'he9, 8'hcb, 8'h54, 8'h7b, 8'h94, 8'h32, 8'ha6, 8'hc2, 8'h23, 8'h3d, 8'hee, 8'h4c, 8'h95, 8'h0b, 8'h42, 8'hfa, 8'hc3, 8'h4e, 8'h08, 8'h2e, 8'ha1, 8'h66, 8'h28, 8'hd9, 8'h24, 8'hb2, 8'h76, 8'h5b, 8'ha2, 8'h49, 8'h6d, 8'h8b, 8'hd1, 8'h25, 8'h72, 8'hf8, 8'hf6, 8'h64, 8'h86, 8'h68, 8'h98, 8'h16, 8'hd4, 8'ha4, 8'h5c, 8'hcc, 8'h5d, 8'h65, 8'hb6, 8'h92, 8'h6c, 8'h70, 8'h48, 8'h50, 8'hfd, 8'hed, 8'hb9, 8'hda, 8'h5e, 8'h15, 8'h46, 8'h57, 8'ha7, 8'h8d, 8'h9d, 8'h84, 8'h90, 8'hd8, 8'hab, 8'h00, 8'h8c, 8'hbc, 8'hd3, 8'h0a, 8'hf7, 8'he4, 8'h58, 8'h05, 8'hb8, 8'hb3, 8'h45, 8'h06, 8'hd0, 8'h2c, 8'h1e, 8'h8f, 8'hca, 8'h3f, 8'h0f, 8'h02, 8'hc1, 8'haf, 8'hbd, 8'h03, 8'h01, 8'h13, 8'h8a, 8'h6b, 8'h3a, 8'h91, 8'h11, 8'h41, 8'h4f, 8'h67, 8'hdc, 8'hea, 8'h97, 8'hf2, 8'hcf, 8'hce, 8'hf0, 8'hb4, 8'he6, 8'h73, 8'h96, 8'hac, 8'h74, 8'h22, 8'he7, 8'had, 8'h35, 8'h85, 8'he2, 8'hf9, 8'h37, 8'he8, 8'h1c, 8'h75, 8'hdf, 8'h6e, 8'h47, 8'hf1, 8'h1a, 8'h71, 8'h1d, 8'h29, 8'hc5, 8'h89, 8'h6f, 8'hb7, 8'h62, 8'h0e, 8'haa, 8'h18, 8'hbe, 8'h1b, 8'hfc, 8'h56, 8'h3e, 8'h4b, 8'hc6, 8'hd2, 8'h79, 8'h20, 8'h9a, 8'hdb, 8'hc0, 8'hfe, 8'h78, 8'hcd, 8'h5a, 8'hf4, 8'h1f, 8'hdd, 8'ha8, 8'h33, 8'h88, 8'h07, 8'hc7, 8'h31, 8'hb1, 8'h12, 8'h10, 8'h59, 8'h27, 8'h80, 8'hec, 8'h5f, 8'h60, 8'h51, 8'h7f, 8'ha9, 8'h19, 8'hb5, 8'h4a, 8'h0d, 8'h2d, 8'he5, 8'h7a, 8'h9f, 8'h93, 8'hc9, 8'h9c, 8'hef, 8'ha0, 8'he0, 8'h3b, 8'h4d, 8'hae, 8'h2a, 8'hf5, 8'hb0, 8'hc8, 8'heb, 8'hbb, 8'h3c, 8'h83, 8'h53, 8'h99, 8'h61, 8'h17, 8'h2b, 8'h04, 8'h7e, 8'hba, 8'h77, 8'hd6, 8'h26, 8'he1, 8'h69, 8'h14, 8'h63, 8'h55, 8'h21, 8'h0c, 8'h7d}


module breakMessage128to8(clk, IncomingMessage, key);
    
    parameter BLOCK_DATA_SIZE = 8;
    parameter BLOCK_AMOUNT = 16;
    parameter BLOCK_BIT_WIDTH = 4;
    
    input clk;
    input [127:0] IncomingMessage, key;
    
    //USING RAM
    reg rd_enable, wr_enable, k_rd_enable, k_wr_enable;
    reg [BLOCK_DATA_SIZE-1:0] wr_data, k_wr_data;
    reg [BLOCK_BIT_WIDTH-1:0] wr_addr, rd_addr, k_wr_addr, k_rd_addr;
    wire [BLOCK_DATA_SIZE-1:0] rd_data, k_rd_data;
    integer i, k;
    //USING XOR
    reg [BLOCK_DATA_SIZE-1:0] XOR_IN1, XOR_IN2;
    reg XOR_EN;
    wire [BLOCK_DATA_SIZE-1:0] XOR_OUT;
    integer j;
    
    blockRam msg_blockRam_uut(.clk(clk),
        .rd_enable(rd_enable),
        .wr_enable(wr_enable),
        .wr_addr(wr_addr),
        .wr_data(wr_data),
        .rd_addr(rd_addr),
        .rd_data(rd_data)
    );
    
    blockRam key_blockRam_uut(.clk(clk),
        .rd_enable(k_rd_enable),
        .wr_enable(k_wr_enable),
        .wr_addr(k_wr_addr),
        .wr_data(k_wr_data),
        .rd_addr(k_rd_addr),
        .rd_data(k_rd_data)
    );
    
    xor_KeyExpansion xor_KeyExpansion_uut(.clk(clk), 
        .EN(XOR_EN),
        .IN1(XOR_IN1),
        .IN2(XOR_IN2),
        .OUT(XOR_OUT)
    );
    
    always @(posedge clk) begin
        for (k = 0; k < BLOCK_AMOUNT; k = k + 1) begin
            k_wr_data <= `K0;
            k_wr_enable <= 1;
            k_wr_addr <= k;
        end
        k_wr_data = 0;
    end
    
    always @(posedge clk) begin
        for (i = 0; i < BLOCK_AMOUNT; i = i + 1) begin
            wr_data <= `IN0;
            wr_enable <= 1;
            wr_addr <= i;
        end
        wr_data = 0;
    end
    
    always @(posedge clk) begin
        for (j = 0; j < BLOCK_AMOUNT; j = j + 1) begin
            rd_enable <= 1;
            k_rd_enable <= 1;
            rd_addr <= j;
            k_rd_addr <= j;
            XOR_IN1 <= rd_data;
            XOR_IN2 <= k_rd_data;
        end
    end
        
endmodule
