<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>【Vivado那些事儿】-VIO原理及应用 - 菜鸟程序员博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="【Vivado那些事儿】-VIO原理及应用" />
<meta property="og:description" content="虚拟输入输出（Virtual Input Output,VIO)核是一个可定制的IP核，它可用于实时监视和驱动内部FPGA的信号，如图所示。
可以定制VIO的输入和输出端口的数量与宽度，用于和FPGA设计进行连接。由于VIO核与被监视和驱动的设计同步，因此应用于设计的时钟约束也适用于VIO核内的元件。当使用这个核进行实时交互时，需要使用Vivado逻辑分析特性。
接下来将介绍VIO的原理及应用，内容主要包括设计原理、添加VIO核、生成比特流文件和下载并调试设计。
设计原理 设计以下源码的工程，并添加VIO核：
`timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 2021/08/22 23:44:58 // Design Name: // Module Name: top // Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // // module top( input clk, input a, input b, output reg [5:0] z ); reg [5:0]z_tmp; wire [5:0] z_vio; reg a_tmp,b_tmp; wire a_in,b_in; wire sel; wire a_vio,b_vio; assign a_in=sel ?" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://cainiaoprogram.github.io/posts/158a4cb9e6656de8ced462237253c50c/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2021-09-06T08:30:00+08:00" />
<meta property="article:modified_time" content="2021-09-06T08:30:00+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="菜鸟程序员博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">菜鸟程序员博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">【Vivado那些事儿】-VIO原理及应用</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <div id="js_content"> 
 <h2></h2> 
 <p style="text-align:center;"><img alt="" src="https://images2.imgbox.com/5b/50/SfcKlCuJ_o.png"></p> 
 <h2></h2> 
 <p>虚拟输入输出（Virtual Input Output,VIO)核是一个可定制的IP核，它可用于实时监视和驱动内部FPGA的信号，如图所示。</p> 
 <img alt="" src="https://images2.imgbox.com/36/a9/HPWQaL6h_o.png"> 
 <p>可以定制VIO的输入和输出端口的数量与宽度，用于和FPGA设计进行连接。由于VIO核与被监视和驱动的设计同步，因此应用于设计的时钟约束也适用于VIO核内的元件。当使用这个核进行实时交互时，需要使用Vivado逻辑分析特性。</p> 
 <p>接下来将介绍VIO的原理及应用，内容主要包括设计原理、添加VIO核、生成比特流文件和下载并调试设计。</p> 
 <h3>设计原理</h3> 
 <p>设计以下源码的工程，并添加VIO核：</p> 
 <pre class="has"><code class="language-go">`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2021/08/22 23:44:58
// Design Name: 
// Module Name: top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module top(
    input clk,
    input a,
    input b,
    output reg [5:0] z
    );
reg [5:0]z_tmp;
wire [5:0] z_vio;
reg a_tmp,b_tmp;
wire a_in,b_in;
wire sel;
wire a_vio,b_vio;
assign a_in=sel ? a : a_vio;
assign b_in=sel ? b : b_vio;
assign z_vio=z;

vio_0 Inst_vio (
  .clk(clk),                // input wire clk
  .probe_in0(z),           // input wire [5 : 0] probe_in0
  .probe_out0(sel),        // output wire [0 : 0] probe_out0
  .probe_out1(a_vio),      // output wire [0 : 0] probe_out1
  .probe_out2(b_vio)      // output wire [0 : 0] probe_out2
);
always @(posedge clk)
begin
 a_tmp&lt;=a_in;
 b_tmp&lt;=b_in;
end 
always @(*)
begin
 z_tmp[0]=a_tmp &amp; b_tmp;
 z_tmp[1]=~(a_tmp &amp; b_tmp);
 z_tmp[2]=a_tmp | b_tmp;
 z_tmp[3]=~(a_tmp | b_tmp);
 z_tmp[4]=a_tmp ^ b_tmp;
 z_tmp[5]=a_tmp ~^ b_tmp;
end 
always @(posedge clk)
begin
z&lt;=z_tmp;
end 

endmodule
</code></pre> 
 <p>添加VIO后的整体设计如下：</p> 
 <img alt="" src="https://images2.imgbox.com/9c/07/pBQFXJjL_o.png"> 
 <p>如上图所示，在该设计中添加一个vio核，该IP提供3个输出端口，其中probe_out0端口用于选择进入寄存器a_tmp_reg和寄存器b_tmp_reg的信号。当probe_out0输出1时，将外部端口a和b提供的信号分别连接到寄存器a_tmp_reg和寄存器b_tmp_reg;当probe_out0输出0时，将vio输出端口probe_outl和probe_out2信号连接到寄存器a_tmP_reg和b_tmp_reg。这样就可以通过vio提供的端口来控制整个FPGA的设计。此外，FPGA设计的最终输出z可以连接到vio模块的probe_in0输入端口。</p> 
 <h3>添jia VIO核</h3> 
 <p>本节将添加VIO核，主要步骤如下所示。</p> 
 <p>第一步：用Vivado集成开发环境打开需要添加的工程。</p> 
 <p>第二步：在Vivado主界面左侧的“Flow Navigator”窗口中找到并展开PROJECT MANAGER选项。在展开项中，找到并选择“IP Catalog”选项。</p> 
 <p>第三步：在Vivado主界面的右侧窗口中，弹出“IP Catalog”标签页。在该标签页的搜索框中输入“VIO”，则在下面出现“VIO(Virtual Input/Output)”，如图所示，双击“VIO(Virtual Input/Output)”。</p> 
 <img alt="" src="https://images2.imgbox.com/61/64/qxcE4V1d_o.png"> 
 <img alt="" src="https://images2.imgbox.com/2a/aa/qt8a3Mih_o.png"> 
 <p>第四步：弹出“Customize IP-VIO(VirtualInput/Output)”对话框。</p> 
 <p>(1)单击“General Options”标签，如图所示，在该标签页中，按如下参数进行设置。</p> 
 <img alt="" src="https://images2.imgbox.com/3d/b9/KpARgD8a_o.png"> 
 <blockquote> 
  <p>Input ProbeCount：1。</p> 
 </blockquote> 
 <blockquote> 
  <p>Output ProbeCount：3。</p> 
 </blockquote> 
 <blockquote> 
  <p>勾选 Enable Input Probe Activity Detectors前面的复选框。</p> 
 </blockquote> 
 <p>(2)单击“PROBE_IN Ports(0..0)”标签，如图所示，在该标签页中，按如下参数进行设置</p> 
 <img alt="" src="https://images2.imgbox.com/a0/5f/17KvGGRL_o.png"> 
 <p>(3)单击“PROBE_OUTPorts(0..2)”标签，如图所示，在该标签页中，按如下参数进行设置。</p> 
 <img alt="" src="https://images2.imgbox.com/73/b8/4Y7f1tpW_o.png"> 
 <p>第五步：单击【OK】按钮，退出“Customize IP”对话框。</p> 
 <p>第六步：弹出“Generate Output Products”对话框。</p> 
 <p>第七步：单击【Generate】按钮，退出“Generate Output Products”对话框。</p> 
 <p>第八步：在“Sources”窗口中，单击“IP Sources”标签。在该标签页中，可以看到添加了名字为“vio_0”的IP核实例，如图所示。找到并展开“vio_0”选项。在展开项中，找到并展开“Instatiation Template”选项。在展开项中，选择并用鼠标左键双击vio_0.veo,打开其例化模板，如下述代码所示。</p> 
 <img alt="" src="https://images2.imgbox.com/fa/33/0HEH3zxN_o.png"> 
 <pre class="has"><code class="language-go">//----------- Begin Cut here for INSTANTIATION Template ---// INST_TAG
vio_0 your_instance_name (
  .clk(clk),                // input wire clk
  .probe_in0(probe_in0),    // input wire [5 : 0] probe_in0
  .probe_out0(probe_out0),  // output wire [0 : 0] probe_out0
  .probe_out1(probe_out1),  // output wire [0 : 0] probe_out1
  .probe_out2(probe_out2)  // output wire [0 : 0] probe_out2
);
</code></pre> 
 <p>第九步：在“Sources”窗口中，单击“Hierarchy”标签。在该标签页中，找到并展开“Design Sources”选项。在展开项中，找到并用鼠标双击top.v文件，按下述代码修改设计代码，并添加vio的例化代码。</p> 
 <pre class="has"><code class="language-go">`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2021/08/22 23:44:58
// Design Name: 
// Module Name: top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module top(
    input clk,
    input a,
    input b,
    output reg [5:0] z
    );
reg [5:0]z_tmp;
wire [5:0] z_vio;
reg a_tmp,b_tmp;
wire a_in,b_in;
wire sel;
wire a_vio,b_vio;
assign a_in=sel ? a : a_vio;
assign b_in=sel ? b : b_vio;
assign z_vio=z;

vio_0 Inst_vio (
  .clk(clk),                // input wire clk
  .probe_in0(z),           // input wire [5 : 0] probe_in0
  .probe_out0(sel),        // output wire [0 : 0] probe_out0
  .probe_out1(a_vio),      // output wire [0 : 0] probe_out1
  .probe_out2(b_vio)      // output wire [0 : 0] probe_out2
);
always @(posedge clk)
begin
 a_tmp&lt;=a_in;
 b_tmp&lt;=b_in;
end 
always @(*)
begin
 z_tmp[0]=a_tmp &amp; b_tmp;
 z_tmp[1]=~(a_tmp &amp; b_tmp);
 z_tmp[2]=a_tmp | b_tmp;
 z_tmp[3]=~(a_tmp | b_tmp);
 z_tmp[4]=a_tmp ^ b_tmp;
 z_tmp[5]=a_tmp ~^ b_tmp;
end 
always @(posedge clk)
begin
z&lt;=z_tmp;
end 

endmodule
</code></pre> 
 <p>第 十 步 ：保 存 该 设 计 文 件 。</p> 
 <h3>生成比特流文件</h3> 
 <h3>下载并调试设计</h3> 
 <p>将生成的比特流文件下载到开发板上的FPGA元器件中，并通过VIO对设计进行监控，主要步骤如下所示。</p> 
 <p>第一步：将JTAG和FPGA板卡链接并和PC连接。</p> 
 <p>第二步：给开发板上电。</p> 
 <p>第三步：在“HARDWARE MANAGER”对话框中，单击【Open target】按钮，出现浮动菜单。在浮动菜单内，执行菜单命令【AutoConnect】。</p> 
 <p>第四步：在“Hardware”窗口中，选择FPGA,单击鼠标右键，出现浮动菜单。在浮动菜单内，执行菜单命令【Program Device】。</p> 
 <p>第五步：弹出“Program Device”对话框，如图所示。在该对话框中，选择合适的“Bit stream file”和“Debug probes files”。</p> 
 <img alt="" src="https://images2.imgbox.com/df/4e/Ksec3Juu_o.png"> 
 <p>第六步：单击【Program】按钮。</p> 
 <p>第七步：在Vivado主界面右侧的窗口中，弹出“hw_vio_l”对话框，如图所示。在该对话框中，单击+按钮。出现浮动菜单。在浮动菜单内，分别双击a_vio、b_vio、sel和z_OBUF[5:0]，将其添加到“hw_vio_l”对话框中，如图所示。</p> 
 <img alt="" src="https://images2.imgbox.com/e3/c7/tW17NDP7_o.png"> 
 <img alt="" src="https://images2.imgbox.com/ac/a3/qIS2rVOc_o.png"> 
 <p>第八步：在图所示的对话框中，先将sel的“Value”设置为1,此时a_vio和b_vio的值将送给FPGA设计。</p> 
 <p>第九步：在图所示的对话框中，将“sel”的“Value”设置为0,此时由开发板上开关的设置状态确定a和b的值，并将其送给FPGA设计。</p> 
 <p>第十步：关闭并退出设计。</p> 
 <h3>工程链接</h3> 
 <p>链接：https://pan.baidu.com/s/11kFLfledKFOmYl8YXwiFjw 提取码：open</p> 
 <p style="text-align:center;"><img alt="" src="https://images2.imgbox.com/d4/2b/KsDNGUv5_o.gif" width="120"></p> 
 <p style="text-align:center;"><strong>ＮＯＷ</strong><strong>现</strong><strong>在</strong><strong>行</strong><strong>动</strong><strong>！</strong></p> 
 <p>学习Xilinx FPGA最好的资料其实就是官方手册，下表总结了部分手册的主要介绍内容，关注我，持续更新中......</p> 
 <table style="width:637px;"><tbody><tr><td></td><td>文件名</td><td>主标题</td><td>内容简单介绍</td><td>是否有中文版</td></tr><tr><td></td><td>UG476</td><td>7 Series FPGAs GTX/GTH  Transceivers</td><td>GTX和GTH介绍，PCIe、serdes等学习必备</td><td>否</td></tr><tr><td></td><td>UG471</td><td>7 Series FPGAs SelectIO Resources</td><td>描述 7 系列 FPGA 中可用的 SelectIO资源。</td><td>否</td></tr><tr><td></td><td>UG1114</td><td>PetaLinux Tools Documentaton</td><td>PetaLinux 工具文档 参考指南</td><td>是,V2019.2</td></tr><tr><td></td><td>UG949</td><td>UltraFAST 设计方法指南（适用于 Vivado  Design Suite）</td><td>赛灵思® UltraFast™  设计方法是用于为当今器件优化设计进程的一套最佳实践。这些设计的规模与复杂性需要执行特定的步骤与设计任务，从而确保设计每一个阶段的成功开展。依照这些步骤，并遵循最佳实践，将帮助您以最快的速度和最高的效率实现期望的设计目标</td><td>是,V2018.1</td></tr><tr><td rowspan="3">IP手册</td><td>pg057</td><td>FIFO Generator</td><td>FIFO生成器IP使用手册</td><td>否</td></tr><tr><td>pg104</td><td>Complex Multiplier</td><td>复数乘法器IP使用手册</td><td>否</td></tr><tr><td>pg122</td><td>RAM-Based Shift Register </td><td>移位寄存器IP使用手册</td><td>否</td></tr></tbody></table>   
 <p style="text-align:center;"><img alt="" src="https://images2.imgbox.com/64/02/uY6Xdpi2_o.png"></p> 
 <p><img alt="" src="https://images2.imgbox.com/ee/d3/mCYh82gT_o.png"></p> 
 <p style="text-align:left;">推荐阅读</p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf810c0cf8f6851a6f0aedd45ab75ac2884142cc3a96f0838a548b5e6fdecaec367ebc096fbd&amp;idx=1&amp;mid=2247488302&amp;scene=21&amp;sn=4150ed28a939971134cfd2788bcd75fc#wechat_redirect" rel="nofollow" title="【Vivado那些事】如何查找官网例程及如何使用官网例程">【Vivado那些事】如何查找官网例程及如何使用官网例程</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf810496f8f68d80bd7b5e14ae9922c3262d2c8c633dffe6d89293398d3ca0e505cfd0cfd646&amp;idx=1&amp;mid=2247490484&amp;scene=21&amp;sn=77dbdec9db195c656eede1c73a25b1a3#wechat_redirect" rel="nofollow" title="【Vivado使用误区与进阶】总结篇">【Vivado使用误区与进阶】总结篇</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf810338f8f68a2e5dee390ae292c5a4ee813fe6b7e850250003ed79f65bf7a4d69e6ab5f6a0&amp;idx=1&amp;mid=2247490586&amp;scene=21&amp;sn=95fa0c94748dbe3e06e874c5bafa1928#wechat_redirect" rel="nofollow" title="【Vivado那些事】Vivado中常用的快捷键（二）其他常用快捷键">【Vivado那些事】Vivado中常用的快捷键（二）其他常用快捷键</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf810319f8f68a0f3429410c0e76d9e4da26f5bd359d2386c86b1e2329b9fc1a8ec148e1317c&amp;idx=1&amp;mid=2247490619&amp;scene=21&amp;sn=e3d7cb164e4534753b87e31859ae525a#wechat_redirect" rel="nofollow" title="SystemVerilog数字系统设计_夏宇闻 PDF">SystemVerilog数字系统设计_夏宇闻 PDF</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82fa63f8f57375ae0b83c28eb8afb47cad4acd4388a0241b58f593cc0a184a1e2d93d9ccc3&amp;idx=1&amp;mid=2247492929&amp;scene=21&amp;sn=bfe4075373850b4c11f06667edf541a3#wechat_redirect" rel="nofollow" title="图书推荐|ARM Cortex-M0 全可编程SoC原理及实现">图书推荐|ARM Cortex-M0 全可编程SoC原理及实现</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82fa46f8f57350280c9f9fccbe388ac5af6140b55f4862ddcae7749f84fb65a68580062e87&amp;idx=1&amp;mid=2247492964&amp;scene=21&amp;sn=1f459d60dc16d0fd27d5b3588a9e544f#wechat_redirect" rel="nofollow" title="简谈：如何学习FPGA">简谈：如何学习FPGA</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82ec02f8f56514e53d1f1b7e51198f4bd5cde3633f855a253ec3547a79be55b727116bc463&amp;idx=1&amp;mid=2247496480&amp;scene=21&amp;sn=5b7c7a436876ffe601c550124b0bcd73#wechat_redirect" rel="nofollow" title="1202年了，还在使用虚拟机吗？Win10安装Ubuntu子系统及图形化界面详细教程">1202年了，还在使用虚拟机吗？Win10安装Ubuntu子系统及图形化界面详细教程</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82eb51f8f5624794b37889e1e7c4efb9f693a4a139e5a56d6feedda4bf7e45baf68893e2fc&amp;idx=1&amp;mid=2247496819&amp;scene=21&amp;sn=653f6b3407fbf6d81e7cf782064457a8#wechat_redirect" rel="nofollow" title="Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目">Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82ecbcf8f565aaf7f83c21255d21c8b5be7a83d4143a01a7ce1b0c8c5c5c16738c6024939a&amp;idx=1&amp;mid=2247496606&amp;scene=21&amp;sn=c5a7e74b520d3c7eed299f69578dba4f#wechat_redirect" rel="nofollow" title="AD936x+ZYNQ搭建收音机（一）">AD936x+ZYNQ搭建收音机（一）</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e97cf8f5606aef3fee16597f7490abce63ab7537cb62a3a9802c5309fe88b4280c0e6f8b&amp;idx=1&amp;mid=2247497310&amp;scene=21&amp;sn=aec12b961218f3305861630b25efe05b#wechat_redirect" rel="nofollow" title="AD936x+ZYNQ搭建OpenWIFI">AD936x+ZYNQ搭建OpenWIFI</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e9c4f8f560d2f589c3374f4d968925ef4dfb49a225cf3f699d3ab60dd67ee0e1a69b9879&amp;idx=1&amp;mid=2247497446&amp;scene=21&amp;sn=a9599fb8f40a384da68e9167afe97d00#wechat_redirect" rel="nofollow" title="无招胜有招-Vivado非工程模式下的详细设计">无招胜有招-Vivado非工程模式下的详细设计</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e9dcf8f560caa85b76f986122c9dec60140bf54bb004418c2bc40967e95d3433fabc1124&amp;idx=1&amp;mid=2247497470&amp;scene=21&amp;sn=56c8df7680c23b491e62746551d04eda#wechat_redirect" rel="nofollow" title="追寻ARM的起源-Acorn电脑简史及FPGA实现">追寻ARM的起源-Acorn电脑简史及FPGA实现</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e698f8f56f8e2a912bd40912564b44eb1074cab6717e93b5fbc52da964181bf876eaa11c&amp;idx=1&amp;mid=2247498170&amp;scene=21&amp;sn=ae7eacf294c2b7bb096f4c5b13b87977#wechat_redirect" rel="nofollow" title="面试中经常会遇到的FPGA基本概念，你会几个？">面试中经常会遇到的FPGA基本概念，你会几个？</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e6d0f8f56fc6d99174b89573923ae1d5d0eb59b4d22fb90e74e04ec010c71e27a8c3a768&amp;idx=1&amp;mid=2247498226&amp;scene=21&amp;sn=84859ab879480194fc6aeb046ce3dcce#wechat_redirect" rel="nofollow" title="Xilinx FPGA MIPI 接口简单说明">Xilinx FPGA MIPI 接口简单说明</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e568f8f56c7efb82361217ae6fe99ad5183c4c74bc7cd4ce6c0bf6f9827e5b4a345bc60d&amp;idx=1&amp;mid=2247498314&amp;scene=21&amp;sn=9ef5021f2a805b08d13e9d1aa37eba9c#wechat_redirect" rel="nofollow" title="介绍一些新手入门FPGA的优秀网站">介绍一些新手入门FPGA的优秀网站</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e5edf8f56cfbc7e104691a7d8b00d634e530985569fd3d2e0d538df58fa9cc75f3c8e1c5&amp;idx=2&amp;mid=2247498447&amp;scene=21&amp;sn=e72a8f3e3f3b96422ee72d43e86e2b4c#wechat_redirect" rel="nofollow" title="Vivado ML（机器学习） 2021尝鲜">Vivado ML（机器学习） 2021尝鲜</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e413f8f56d05bbf2aa1381c8f618707b9a8dd133e4e203e3a87633440950e554ce5c18d6&amp;idx=1&amp;mid=2247498545&amp;scene=21&amp;sn=053f69f5d4b028468d059a54b04b45ca#wechat_redirect" rel="nofollow" title="推荐一些可以获取免费的国外的原版书籍（电子版）网站">推荐一些可以获取免费的国外的原版书籍（电子版）网站</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e467f8f56d7183e89fae5e3df2dcffeed9669cc50d19671d44d773ebe5a5fd21bfd46274&amp;idx=1&amp;mid=2247498565&amp;scene=21&amp;sn=b8d449fef2d362b1fe3cfea25a011d72#wechat_redirect" rel="nofollow" title="【Vivado那些事】FPGA的配置方式">【Vivado那些事】FPGA的配置方式</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e477f8f56d61570eecf2dcf6d86fc43bda3c9fdfe31cf7b3913bbcd96d0c0975de41007e&amp;idx=1&amp;mid=2247498581&amp;scene=21&amp;sn=2c25946507503ddd3fb522ed1a577ace#wechat_redirect" rel="nofollow" title="FPGA 的重构">FPGA 的重构</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e450f8f56d46b0158746556ab9e1030c71bd916b86134400aa7d4e43596bfd761ef4b377&amp;idx=1&amp;mid=2247498610&amp;scene=21&amp;sn=8d1dc664e817cee19accfccf63b78ff6#wechat_redirect" rel="nofollow" title="浅析FPGA局部动态可重构技术">浅析FPGA局部动态可重构技术</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e488f8f56d9e06b832b55a43edb118b14778764ba4723bca6c6a8d527f206549e4488a59&amp;idx=1&amp;mid=2247498666&amp;scene=21&amp;sn=eefa9fbd271b36e8f5d521cb8fca2cff#wechat_redirect" rel="nofollow" title="ISP（图像信号处理）算法概述、工作原理、架构、处理流程">ISP（图像信号处理）算法概述、工作原理、架构、处理流程</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e4eaf8f56dfc2187262a734af2ba5bfeeb508f3942bb123f5076a06381ac2b05ee447011&amp;idx=1&amp;mid=2247498696&amp;scene=21&amp;sn=3989731d7fb986611b873727f87c96bc#wechat_redirect" rel="nofollow" title="国产CPU概括">国产CPU概括</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e20cf8f56b1ac4d2636f78c0ecbd1bc3c5e51ed5efa8fed088d94a161272bd1a12ddf0dc&amp;idx=1&amp;mid=2247499054&amp;scene=21&amp;sn=6453fff3fd52c14de37086092865ca90#wechat_redirect" rel="nofollow" title="从电子游戏历史看IC发展的助推剂">从电子游戏历史看IC发展的助推剂</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e2f9f8f56bef5cba564dbdf01633473508bd9b5a1f47ddb753977ecb6ceb3331ca55f465&amp;idx=1&amp;mid=2247499227&amp;scene=21&amp;sn=6a7c68a429e0bb10d322368b42ad3519#wechat_redirect" rel="nofollow" title="80年代电子游戏及电脑游戏的发展历史">80年代电子游戏及电脑游戏的发展历史</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e2c8f8f56bde3c114cb966b70e6de12ac89beab660058cb0521d34c2041cecd6b6459616&amp;idx=1&amp;mid=2247499242&amp;scene=21&amp;sn=94da13557b02e5b0ab28eec080e1217e#wechat_redirect" rel="nofollow" title="PCIe总线的基础知识">PCIe总线的基础知识</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e10af8f5681c0c4e744acdf7937ccd4c33771c138333f69a11ec8505249e36e70f59a0e6&amp;idx=1&amp;mid=2247499304&amp;scene=21&amp;sn=237464dd2efbac2fee7ee517e757d9ab#wechat_redirect" rel="nofollow" title="万字长文带你回顾电子游戏的七十多年历史（完整版）">万字长文带你回顾电子游戏的七十多年历史（完整版）</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e141f8f5685740cc915425cb9b560d66e1428b7ab4a49909cd4f40cf2a4f5875383128c9&amp;idx=1&amp;mid=2247499363&amp;scene=21&amp;sn=4e0e4b770c15f7ec836dd45841feebda#wechat_redirect" rel="nofollow" title="FPGA中异步复位，同步释放的理解">FPGA中异步复位，同步释放的理解</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e1b8f8f568ae7fbf427d4de34993c3c0eb79c17cd74b72afcbd8fdba8d4921af43f78609&amp;idx=1&amp;mid=2247499418&amp;scene=21&amp;sn=0302862b61ee9d4210ea5f8bc823649a#wechat_redirect" rel="nofollow" title="OpenFPGA系列文章总结">OpenFPGA系列文章总结</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e186f8f5689084b5335485659c76633aa3c0640a9528faeb2d64f8a61bfc03d26ed8c17c&amp;idx=1&amp;mid=2247499428&amp;scene=21&amp;sn=01154bf313d5981a71ff4bf5a310529f#wechat_redirect" rel="nofollow" title="用Verilog设计一个16 位 RISC 处理器">用Verilog设计一个16 位 RISC 处理器</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e1c2f8f568d496e51b108efbd1feb09f0eedb193cce90139d966e79dbe5b18980afb6270&amp;idx=1&amp;mid=2247499488&amp;scene=21&amp;sn=fcdc0fcb9eaf3841cd50683747e62db3#wechat_redirect" rel="nofollow" title="介绍一些新手入门FPGA的优秀网站（新增）">介绍一些新手入门FPGA的优秀网站（新增）</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82e081f8f56997715e235b8a61244368bcac5221f5196de5aaf6611fad3277dee3e156b17b&amp;idx=1&amp;mid=2247499683&amp;scene=21&amp;sn=308d960d1eb77e31126a6eb8ed1fe677#wechat_redirect" rel="nofollow" title="Verilog数字系统基础设计-CR">Verilog数字系统基础设计-CR</a>C</p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82df24f8f55632374fbf39e6eb92656397820843c382cde6a4429249381bdf781aedecfcd4&amp;idx=1&amp;mid=2247499782&amp;scene=21&amp;sn=3d3bac599798ce977af0b55703b9768f#wechat_redirect" rel="nofollow" title="FPGA 的布局规划艺术">FPGA 的布局规划艺术</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82df10f8f55606c1f69a45f59b8989100eda44d7367406b7b5ecaaef568140ba4f70d10ba2&amp;idx=1&amp;mid=2247499826&amp;scene=21&amp;sn=0bac6e7f630b2a3e64fc0f49bce1d514#wechat_redirect" rel="nofollow" title="Verilog数字系统基础设计-奇偶校验">Verilog数字系统基础设计-奇偶校验</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82df43f8f55655ce2e3fc2fac6c7bb74cdb7c029d3fa701f94e7e67d67372952515ad13b94&amp;idx=1&amp;mid=2247499873&amp;scene=21&amp;sn=ba734fff8f5979d3b325052615d2e70f#wechat_redirect" rel="nofollow" title="建立和保持时间及时序简单理解">建立和保持时间及时序简单理解</a></p> 
 <p style="text-align:left;"><a href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw%3D%3D&amp;chksm=cf82df4df8f5565b7ad9c6148198acc11eef6a0dd9a063456b626bfe483507e8384172aa704e&amp;idx=1&amp;mid=2247499887&amp;scene=21&amp;sn=e1f172279b141a53094c5266b2e4552a#wechat_redirect" rel="nofollow" title="（Xilinx）FPGA中LVDS差分高速传输的实现">（Xilinx）FPGA中LVDS差分高速传输的实现</a></p> 
</div>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/73462c2bdaa1a08ea076ed59276d686b/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">《Go开发指南》翻译邀请</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/d69e2a7a48cbf2d17a601e9765a34cdb/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">yocto项目简介，yocto配方文件(*.bb文件)编写格式，yocto项目添加自己的应用程序</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 菜鸟程序员博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>