//
//  riscv-ops.h
//

#ifndef riscv_ops_h
#define riscv_ops_h

/* Instructions */

extern const char* riscv_instructions[];

enum riscv_op {
	riscv_op_unknown,
	riscv_op_nop,
	riscv_op_beq,
	riscv_op_bne,
	riscv_op_blt,
	riscv_op_bge,
	riscv_op_bltu,
	riscv_op_bgeu,
	riscv_op_jalr,
	riscv_op_jal,
	riscv_op_lui,
	riscv_op_auipc,
	riscv_op_addi,
	riscv_op_slli,
	riscv_op_slti,
	riscv_op_sltiu,
	riscv_op_xori,
	riscv_op_srli,
	riscv_op_srai,
	riscv_op_ori,
	riscv_op_andi,
	riscv_op_add,
	riscv_op_sub,
	riscv_op_sll,
	riscv_op_slt,
	riscv_op_sltu,
	riscv_op_xor,
	riscv_op_srl,
	riscv_op_sra,
	riscv_op_or,
	riscv_op_and,
	riscv_op_addiw,
	riscv_op_slliw,
	riscv_op_srliw,
	riscv_op_sraiw,
	riscv_op_addw,
	riscv_op_subw,
	riscv_op_sllw,
	riscv_op_srlw,
	riscv_op_sraw,
	riscv_op_lb,
	riscv_op_lh,
	riscv_op_lw,
	riscv_op_ld,
	riscv_op_lbu,
	riscv_op_lhu,
	riscv_op_lwu,
	riscv_op_sb,
	riscv_op_sh,
	riscv_op_sw,
	riscv_op_sd,
	riscv_op_fence,
	riscv_op_fence_i,
	riscv_op_mul,
	riscv_op_mulh,
	riscv_op_mulhsu,
	riscv_op_mulhu,
	riscv_op_div,
	riscv_op_divu,
	riscv_op_rem,
	riscv_op_remu,
	riscv_op_mulw,
	riscv_op_divw,
	riscv_op_divuw,
	riscv_op_remw,
	riscv_op_remuw,
	riscv_op_amoadd_w,
	riscv_op_amoxor_w,
	riscv_op_amoor_w,
	riscv_op_amoand_w,
	riscv_op_amomin_w,
	riscv_op_amomax_w,
	riscv_op_amominu_w,
	riscv_op_amomaxu_w,
	riscv_op_amoswap_w,
	riscv_op_lr_w,
	riscv_op_sc_w,
	riscv_op_amoadd_d,
	riscv_op_amoxor_d,
	riscv_op_amoor_d,
	riscv_op_amoand_d,
	riscv_op_amomin_d,
	riscv_op_amomax_d,
	riscv_op_amominu_d,
	riscv_op_amomaxu_d,
	riscv_op_amoswap_d,
	riscv_op_lr_d,
	riscv_op_sc_d,
	riscv_op_scall,
	riscv_op_sbreak,
	riscv_op_sret,
	riscv_op_sfence_vm,
	riscv_op_wfi,
	riscv_op_mrth,
	riscv_op_mrts,
	riscv_op_hrts,
	riscv_op_csrrw,
	riscv_op_csrrs,
	riscv_op_csrrc,
	riscv_op_csrrwi,
	riscv_op_csrrsi,
	riscv_op_csrrci,
	riscv_op_fadd_s,
	riscv_op_fsub_s,
	riscv_op_fmul_s,
	riscv_op_fdiv_s,
	riscv_op_fsgnj_s,
	riscv_op_fsgnjn_s,
	riscv_op_fsgnjx_s,
	riscv_op_fmin_s,
	riscv_op_fmax_s,
	riscv_op_fsqrt_s,
	riscv_op_fadd_d,
	riscv_op_fsub_d,
	riscv_op_fmul_d,
	riscv_op_fdiv_d,
	riscv_op_fsgnj_d,
	riscv_op_fsgnjn_d,
	riscv_op_fsgnjx_d,
	riscv_op_fmin_d,
	riscv_op_fmax_d,
	riscv_op_fcvt_s_d,
	riscv_op_fcvt_d_s,
	riscv_op_fsqrt_d,
	riscv_op_fle_s,
	riscv_op_flt_s,
	riscv_op_feq_s,
	riscv_op_fle_d,
	riscv_op_flt_d,
	riscv_op_feq_d,
	riscv_op_fcvt_w_s,
	riscv_op_fcvt_wu_s,
	riscv_op_fcvt_l_s,
	riscv_op_fcvt_lu_s,
	riscv_op_fmv_x_s,
	riscv_op_fclass_s,
	riscv_op_fcvt_w_d,
	riscv_op_fcvt_wu_d,
	riscv_op_fcvt_l_d,
	riscv_op_fcvt_lu_d,
	riscv_op_fmv_x_d,
	riscv_op_fclass_d,
	riscv_op_fcvt_s_w,
	riscv_op_fcvt_s_wu,
	riscv_op_fcvt_s_l,
	riscv_op_fcvt_s_lu,
	riscv_op_fmv_s_x,
	riscv_op_fcvt_d_w,
	riscv_op_fcvt_d_wu,
	riscv_op_fcvt_d_l,
	riscv_op_fcvt_d_lu,
	riscv_op_fmv_d_x,
	riscv_op_flw,
	riscv_op_fld,
	riscv_op_fsw,
	riscv_op_fsd,
	riscv_op_fmadd_s,
	riscv_op_fmsub_s,
	riscv_op_fnmsub_s,
	riscv_op_fnmadd_s,
	riscv_op_fmadd_d,
	riscv_op_fmsub_d,
	riscv_op_fnmsub_d,
	riscv_op_fnmadd_d,
	riscv_op_c_nop,
	riscv_op_c_addi,
	riscv_op_c_lw,
	riscv_op_c_mv,
	riscv_op_c_bnez,
	riscv_op_c_sw,
	riscv_op_c_ld,
	riscv_op_c_swsp,
	riscv_op_c_lwsp,
	riscv_op_c_li,
	riscv_op_c_add,
	riscv_op_c_srli,
	riscv_op_c_jr,
	riscv_op_c_fld,
	riscv_op_c_sdsp,
	riscv_op_c_j,
	riscv_op_c_ldsp,
	riscv_op_c_andi,
	riscv_op_c_addiw,
	riscv_op_c_slli,
	riscv_op_c_sd,
	riscv_op_c_beqz,
	riscv_op_c_and,
	riscv_op_c_srai,
	riscv_op_c_jal,
	riscv_op_c_addi4spn,
	riscv_op_c_fldsp,
	riscv_op_c_addi16sp,
	riscv_op_c_fsd,
	riscv_op_c_fsdsp,
	riscv_op_c_addw,
	riscv_op_c_xor,
	riscv_op_c_or,
	riscv_op_c_sub,
	riscv_op_c_lui,
	riscv_op_c_jalr,
	riscv_op_c_subw,
	riscv_op_c_ebreak,
	riscv_op_c_flw,
	riscv_op_c_flwsp,
	riscv_op_c_fsw,
	riscv_op_c_fswsp
};

#endif