<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(50,250)" to="(130,250)"/>
    <wire from="(320,180)" to="(360,180)"/>
    <wire from="(320,120)" to="(470,120)"/>
    <wire from="(240,170)" to="(270,170)"/>
    <wire from="(130,250)" to="(130,310)"/>
    <wire from="(250,190)" to="(250,240)"/>
    <wire from="(130,250)" to="(180,250)"/>
    <wire from="(140,290)" to="(180,290)"/>
    <wire from="(360,180)" to="(360,210)"/>
    <wire from="(240,100)" to="(240,170)"/>
    <wire from="(360,210)" to="(390,210)"/>
    <wire from="(240,240)" to="(250,240)"/>
    <wire from="(440,220)" to="(470,220)"/>
    <wire from="(330,240)" to="(390,240)"/>
    <wire from="(140,230)" to="(140,290)"/>
    <wire from="(80,150)" to="(80,170)"/>
    <wire from="(330,240)" to="(330,300)"/>
    <wire from="(250,130)" to="(260,130)"/>
    <wire from="(250,130)" to="(250,190)"/>
    <wire from="(80,170)" to="(240,170)"/>
    <wire from="(50,230)" to="(140,230)"/>
    <wire from="(130,310)" to="(180,310)"/>
    <wire from="(230,300)" to="(330,300)"/>
    <wire from="(250,190)" to="(270,190)"/>
    <wire from="(240,100)" to="(260,100)"/>
    <wire from="(140,230)" to="(180,230)"/>
    <comp lib="0" loc="(80,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(470,120)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(50,250)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(90,63)" name="Text">
      <a name="text" val="Matricula: 451620"/>
    </comp>
    <comp lib="1" loc="(320,120)" name="XOR Gate"/>
    <comp lib="1" loc="(440,220)" name="OR Gate"/>
    <comp lib="1" loc="(240,240)" name="XOR Gate"/>
    <comp lib="0" loc="(470,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(50,230)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(320,180)" name="AND Gate"/>
    <comp lib="6" loc="(80,89)" name="Text">
      <a name="text" val="Exemplo0021"/>
    </comp>
    <comp lib="6" loc="(138,36)" name="Text">
      <a name="text" val="Nome: Tiago Matta Machado Zaidan"/>
    </comp>
    <comp lib="1" loc="(230,300)" name="AND Gate"/>
  </circuit>
</project>
