Fitter report for ArmPipelined
Mon Mar 27 03:49:28 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Mon Mar 27 03:49:28 2023          ;
; Quartus Prime Version              ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                      ; ArmPipelined                                   ;
; Top-level Entity Name              ; ArmPipelined                                   ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE22F17C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 1,625 / 22,320 ( 7 % )                         ;
;     Total combinational functions  ; 1,502 / 22,320 ( 7 % )                         ;
;     Dedicated logic registers      ; 881 / 22,320 ( 4 % )                           ;
; Total registers                    ; 881                                            ;
; Total pins                         ; 34 / 154 ( 22 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 2,048 / 608,256 ( < 1 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.8%      ;
;     Processor 5            ;   1.8%      ;
;     Processor 6            ;   1.8%      ;
;     Processor 7            ;   1.8%      ;
;     Processor 8            ;   1.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2505 ) ; 0.00 % ( 0 / 2505 )        ; 0.00 % ( 0 / 2505 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2505 ) ; 0.00 % ( 0 / 2505 )        ; 0.00 % ( 0 / 2505 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2303 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 192 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Harry/Downloads/Pipeline 1.0/output_files/ArmPipelined.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,625 / 22,320 ( 7 % )    ;
;     -- Combinational with no register       ; 744                       ;
;     -- Register only                        ; 123                       ;
;     -- Combinational with a register        ; 758                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1080                      ;
;     -- 3 input functions                    ; 313                       ;
;     -- <=2 input functions                  ; 109                       ;
;     -- Register only                        ; 123                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1403                      ;
;     -- arithmetic mode                      ; 99                        ;
;                                             ;                           ;
; Total registers*                            ; 881 / 23,018 ( 4 % )      ;
;     -- Dedicated logic registers            ; 881 / 22,320 ( 4 % )      ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 116 / 1,395 ( 8 % )       ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 34 / 154 ( 22 % )         ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; M9Ks                                        ; 1 / 66 ( 2 % )            ;
; Total block memory bits                     ; 2,048 / 608,256 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global signals                              ; 3                         ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3.6% / 3.5% / 3.8%        ;
; Peak interconnect usage (total/H/V)         ; 25.9% / 26.8% / 24.6%     ;
; Maximum fan-out                             ; 761                       ;
; Highest non-global fan-out                  ; 282                       ;
; Total fan-out                               ; 8598                      ;
; Average fan-out                             ; 3.32                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 1493 / 22320 ( 7 % ) ; 132 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 690                  ; 54                    ; 0                              ;
;     -- Register only                        ; 105                  ; 18                    ; 0                              ;
;     -- Combinational with a register        ; 698                  ; 60                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 1031                 ; 49                    ; 0                              ;
;     -- 3 input functions                    ; 285                  ; 28                    ; 0                              ;
;     -- <=2 input functions                  ; 72                   ; 37                    ; 0                              ;
;     -- Register only                        ; 105                  ; 18                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 1297                 ; 106                   ; 0                              ;
;     -- arithmetic mode                      ; 91                   ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 803                  ; 78                    ; 0                              ;
;     -- Dedicated logic registers            ; 803 / 22320 ( 4 % )  ; 78 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 105 / 1395 ( 8 % )   ; 13 / 1395 ( < 1 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 34                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 2048                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 1 / 66 ( 1 % )       ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 144                  ; 115                   ; 0                              ;
;     -- Registered Input Connections         ; 75                   ; 89                    ; 0                              ;
;     -- Output Connections                   ; 159                  ; 100                   ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 66                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 8089                 ; 720                   ; 5                              ;
;     -- Registered Connections               ; 2155                 ; 465                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 88                   ; 215                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 215                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 21                   ; 39                    ; 0                              ;
;     -- Output Ports                         ; 38                   ; 56                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 23                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 5                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 25                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 30                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 42                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK   ; E1    ; 1        ; 0            ; 16           ; 7            ; 764                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RESET ; J15   ; 5        ; 53           ; 14           ; 0            ; 282                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]  ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[10] ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[11] ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[12] ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[13] ; A5    ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[14] ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[15] ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[16] ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[17] ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[18] ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[19] ; B7    ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[1]  ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[20] ; F9    ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[21] ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[22] ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[23] ; E7    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[24] ; G2    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[25] ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[26] ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[27] ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[28] ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[29] ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[2]  ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[30] ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[31] ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[3]  ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]  ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]  ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]  ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]  ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]  ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[9]  ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; RESET                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; LED[0]                  ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; LED[20]                 ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO        ; LED[22]                 ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; LED[28]                 ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; LED[12]                 ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; LED[17]                 ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; LED[15]                 ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; LED[26]                 ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; LED[19]                 ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; LED[14]                 ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; LED[27]                 ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; LED[23]                 ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; LED[9]                  ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; LED[13]                 ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; LED[30]                 ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; LED[31]                 ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; LED[25]                 ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; LED[21]                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 14 ( 64 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 8 / 24 ( 33 % )  ; 2.5V          ; --           ;
; 8        ; 18 / 24 ( 75 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; LED[29]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; LED[25]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 232        ; 8        ; LED[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 225        ; 8        ; LED[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; LED[26]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; LED[22]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; LED[21]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 233        ; 8        ; LED[30]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 226        ; 8        ; LED[27]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; LED[19]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; LED[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; LED[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; LED[16]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 234        ; 8        ; LED[31]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; LED[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 227        ; 8        ; LED[23]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 218        ; 8        ; LED[17]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; LED[28]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; LED[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 197        ; 7        ; LED[20]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; LED[24]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESET                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; LED[18]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; LED[31]  ; Incomplete set of assignments ;
; LED[30]  ; Incomplete set of assignments ;
; LED[29]  ; Incomplete set of assignments ;
; LED[28]  ; Incomplete set of assignments ;
; LED[27]  ; Incomplete set of assignments ;
; LED[26]  ; Incomplete set of assignments ;
; LED[25]  ; Incomplete set of assignments ;
; LED[24]  ; Incomplete set of assignments ;
; LED[23]  ; Incomplete set of assignments ;
; LED[22]  ; Incomplete set of assignments ;
; LED[21]  ; Incomplete set of assignments ;
; LED[20]  ; Incomplete set of assignments ;
; LED[19]  ; Incomplete set of assignments ;
; LED[18]  ; Incomplete set of assignments ;
; LED[17]  ; Incomplete set of assignments ;
; LED[16]  ; Incomplete set of assignments ;
; LED[15]  ; Incomplete set of assignments ;
; LED[14]  ; Incomplete set of assignments ;
; LED[13]  ; Incomplete set of assignments ;
; LED[12]  ; Incomplete set of assignments ;
; LED[11]  ; Incomplete set of assignments ;
; LED[10]  ; Incomplete set of assignments ;
; LED[9]   ; Incomplete set of assignments ;
; LED[8]   ; Incomplete set of assignments ;
; LED[7]   ; Incomplete set of assignments ;
; LED[6]   ; Incomplete set of assignments ;
; LED[5]   ; Incomplete set of assignments ;
; LED[4]   ; Incomplete set of assignments ;
; LED[3]   ; Incomplete set of assignments ;
; LED[2]   ; Incomplete set of assignments ;
; LED[1]   ; Incomplete set of assignments ;
; LED[0]   ; Incomplete set of assignments ;
; CLK      ; Incomplete set of assignments ;
; RESET    ; Incomplete set of assignments ;
; LED[31]  ; Missing location assignment   ;
; LED[30]  ; Missing location assignment   ;
; LED[29]  ; Missing location assignment   ;
; LED[28]  ; Missing location assignment   ;
; LED[27]  ; Missing location assignment   ;
; LED[26]  ; Missing location assignment   ;
; LED[25]  ; Missing location assignment   ;
; LED[24]  ; Missing location assignment   ;
; LED[23]  ; Missing location assignment   ;
; LED[22]  ; Missing location assignment   ;
; LED[21]  ; Missing location assignment   ;
; LED[20]  ; Missing location assignment   ;
; LED[19]  ; Missing location assignment   ;
; LED[18]  ; Missing location assignment   ;
; LED[17]  ; Missing location assignment   ;
; LED[16]  ; Missing location assignment   ;
; LED[15]  ; Missing location assignment   ;
; LED[14]  ; Missing location assignment   ;
; LED[13]  ; Missing location assignment   ;
; LED[12]  ; Missing location assignment   ;
; LED[11]  ; Missing location assignment   ;
; LED[10]  ; Missing location assignment   ;
; LED[9]   ; Missing location assignment   ;
; LED[8]   ; Missing location assignment   ;
+----------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                      ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |ArmPipelined                                                                                                                           ; 1625 (2)    ; 881 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 34   ; 0            ; 744 (2)      ; 123 (0)           ; 758 (0)          ; |ArmPipelined                                                                                                                                                                                                                                                                                                                                            ; ArmPipelined                      ; work         ;
;    |arm:inst|                                                                                                                           ; 1410 (0)    ; 761 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 649 (0)      ; 105 (0)           ; 656 (0)          ; |ArmPipelined|arm:inst                                                                                                                                                                                                                                                                                                                                   ; arm                               ; work         ;
;       |controller:c|                                                                                                                    ; 50 (1)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (1)       ; 2 (0)             ; 24 (0)           ; |ArmPipelined|arm:inst|controller:c                                                                                                                                                                                                                                                                                                                      ; controller                        ; work         ;
;          |condlogic:cl|                                                                                                                 ; 13 (5)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 8 (4)            ; |ArmPipelined|arm:inst|controller:c|condlogic:cl                                                                                                                                                                                                                                                                                                         ; condlogic                         ; work         ;
;             |condcheck:cc|                                                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ArmPipelined|arm:inst|controller:c|condlogic:cl|condcheck:cc                                                                                                                                                                                                                                                                                            ; condcheck                         ; work         ;
;             |flopenr:flagreg0|                                                                                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ArmPipelined|arm:inst|controller:c|condlogic:cl|flopenr:flagreg0                                                                                                                                                                                                                                                                                        ; flopenr                           ; work         ;
;             |flopenr:flagreg1|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ArmPipelined|arm:inst|controller:c|condlogic:cl|flopenr:flagreg1                                                                                                                                                                                                                                                                                        ; flopenr                           ; work         ;
;          |decoder:dec|                                                                                                                  ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |ArmPipelined|arm:inst|controller:c|decoder:dec                                                                                                                                                                                                                                                                                                          ; decoder                           ; work         ;
;          |ff_d2eCU:d2eCU|                                                                                                               ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 14 (14)          ; |ArmPipelined|arm:inst|controller:c|ff_d2eCU:d2eCU                                                                                                                                                                                                                                                                                                       ; ff_d2eCU                          ; work         ;
;          |ff_e2mCU:e2mCU|                                                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |ArmPipelined|arm:inst|controller:c|ff_e2mCU:e2mCU                                                                                                                                                                                                                                                                                                       ; ff_e2mCU                          ; work         ;
;          |ff_m2wCU:m2wCU|                                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ArmPipelined|arm:inst|controller:c|ff_m2wCU:m2wCU                                                                                                                                                                                                                                                                                                       ; ff_m2wCU                          ; work         ;
;       |datapath:dp|                                                                                                                     ; 1356 (5)    ; 736 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 616 (5)      ; 103 (0)           ; 637 (0)          ; |ArmPipelined|arm:inst|datapath:dp                                                                                                                                                                                                                                                                                                                       ; datapath                          ; work         ;
;          |adder:pcadd1|                                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |ArmPipelined|arm:inst|datapath:dp|adder:pcadd1                                                                                                                                                                                                                                                                                                          ; adder                             ; work         ;
;          |alu:alu|                                                                                                                      ; 171 (107)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (77)     ; 0 (0)             ; 31 (30)          ; |ArmPipelined|arm:inst|datapath:dp|alu:alu                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |alu_adder:add_instr|                                                                                                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; |ArmPipelined|arm:inst|datapath:dp|alu:alu|alu_adder:add_instr                                                                                                                                                                                                                                                                                           ; alu_adder                         ; work         ;
;             |alu_adder:sub_instr|                                                                                                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |ArmPipelined|arm:inst|datapath:dp|alu:alu|alu_adder:sub_instr                                                                                                                                                                                                                                                                                           ; alu_adder                         ; work         ;
;          |extend:ext|                                                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ArmPipelined|arm:inst|datapath:dp|extend:ext                                                                                                                                                                                                                                                                                                            ; extend                            ; work         ;
;          |ff_d2eDP:ff_d2eDP_inst|                                                                                                       ; 99 (99)     ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 96 (96)          ; |ArmPipelined|arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst                                                                                                                                                                                                                                                                                                ; ff_d2eDP                          ; work         ;
;          |ff_e2mDP:ff_e2mDP_inst|                                                                                                       ; 68 (68)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 65 (65)          ; |ArmPipelined|arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst                                                                                                                                                                                                                                                                                                ; ff_e2mDP                          ; work         ;
;          |ff_f2d:ff_f2d_inst|                                                                                                           ; 32 (32)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (24)          ; |ArmPipelined|arm:inst|datapath:dp|ff_f2d:ff_f2d_inst                                                                                                                                                                                                                                                                                                    ; ff_f2d                            ; work         ;
;          |ff_m2wDP:ff_m2wDP_inst|                                                                                                       ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 7 (7)            ; |ArmPipelined|arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst                                                                                                                                                                                                                                                                                                ; ff_m2wDP                          ; work         ;
;          |flopenr:pcreg|                                                                                                                ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 30 (30)          ; |ArmPipelined|arm:inst|datapath:dp|flopenr:pcreg                                                                                                                                                                                                                                                                                                         ; flopenr                           ; work         ;
;          |mux2:ra1mux|                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |ArmPipelined|arm:inst|datapath:dp|mux2:ra1mux                                                                                                                                                                                                                                                                                                           ; mux2                              ; work         ;
;          |mux2:ra2mux|                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ArmPipelined|arm:inst|datapath:dp|mux2:ra2mux                                                                                                                                                                                                                                                                                                           ; mux2                              ; work         ;
;          |mux2:resmux|                                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 27 (27)          ; |ArmPipelined|arm:inst|datapath:dp|mux2:resmux                                                                                                                                                                                                                                                                                                           ; mux2                              ; work         ;
;          |mux2:srcbmux|                                                                                                                 ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 2 (2)            ; |ArmPipelined|arm:inst|datapath:dp|mux2:srcbmux                                                                                                                                                                                                                                                                                                          ; mux2                              ; work         ;
;          |mux3:mux3A|                                                                                                                   ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 1 (1)            ; |ArmPipelined|arm:inst|datapath:dp|mux3:mux3A                                                                                                                                                                                                                                                                                                            ; mux3                              ; work         ;
;          |mux3:mux3B|                                                                                                                   ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 32 (32)          ; |ArmPipelined|arm:inst|datapath:dp|mux3:mux3B                                                                                                                                                                                                                                                                                                            ; mux3                              ; work         ;
;          |regfile:rf|                                                                                                                   ; 768 (768)   ; 480 (480)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (283)    ; 67 (67)           ; 418 (418)        ; |ArmPipelined|arm:inst|datapath:dp|regfile:rf                                                                                                                                                                                                                                                                                                            ; regfile                           ; work         ;
;       |hazard:hu|                                                                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |ArmPipelined|arm:inst|hazard:hu                                                                                                                                                                                                                                                                                                                         ; hazard                            ; work         ;
;    |dmem:inst1|                                                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ArmPipelined|dmem:inst1                                                                                                                                                                                                                                                                                                                                 ; dmem                              ; work         ;
;       |altsyncram:RAM_rtl_0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArmPipelined|dmem:inst1|altsyncram:RAM_rtl_0                                                                                                                                                                                                                                                                                                            ; altsyncram                        ; work         ;
;          |altsyncram_6c81:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArmPipelined|dmem:inst1|altsyncram:RAM_rtl_0|altsyncram_6c81:auto_generated                                                                                                                                                                                                                                                                             ; altsyncram_6c81                   ; work         ;
;    |imem:inst6|                                                                                                                         ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |ArmPipelined|imem:inst6                                                                                                                                                                                                                                                                                                                                 ; imem                              ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 132 (1)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 18 (0)            ; 60 (0)           ; |ArmPipelined|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 131 (0)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 18 (0)            ; 60 (0)           ; |ArmPipelined|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 131 (0)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 18 (0)            ; 60 (0)           ; |ArmPipelined|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 131 (6)     ; 78 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (1)       ; 18 (3)            ; 60 (0)           ; |ArmPipelined|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 127 (0)     ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 15 (0)            ; 60 (0)           ; |ArmPipelined|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 127 (88)    ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (41)      ; 15 (14)           ; 60 (34)          ; |ArmPipelined|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |ArmPipelined|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |ArmPipelined|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |source_prob:inst7|                                                                                                                  ; 56 (0)      ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 41 (0)           ; |ArmPipelined|source_prob:inst7                                                                                                                                                                                                                                                                                                                          ; source_prob                       ; source_prob  ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 56 (0)      ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 41 (0)           ; |ArmPipelined|source_prob:inst7|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                           ; altsource_probe_top               ; source_prob  ;
;          |altsource_probe:issp_impl|                                                                                                    ; 56 (0)      ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 41 (0)           ; |ArmPipelined|source_prob:inst7|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                                 ; altsource_probe                   ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 56 (3)      ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 0 (0)             ; 41 (0)           ; |ArmPipelined|source_prob:inst7|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                  ; altsource_probe_body              ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 53 (40)     ; 41 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (6)       ; 0 (0)             ; 41 (34)          ; |ArmPipelined|source_prob:inst7|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                           ; altsource_probe_impl              ; work         ;
;                   |sld_rom_sr:\no_instance_id_gen:rom_info_inst|                                                                        ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |ArmPipelined|source_prob:inst7|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst                                                                                              ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; LED[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RESET   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; CLK                                                               ;                   ;         ;
; RESET                                                             ;                   ;         ;
;      - arm:inst|controller:c|ff_e2mCU:e2mCU|RegWriteM             ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_m2wCU:m2wCU|MemtoRegW             ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_m2wCU:m2wCU|RegWriteW             ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RA2E[0]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RA2E[1]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RA2E[2]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RA2E[3]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WA3M[0]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WA3M[1]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WA3M[2]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WA3M[3]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[0]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[1]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[2]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[3]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[4]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[5]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[6]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[7]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[8]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[9]  ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[10] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[11] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[12] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[13] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[14] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[15] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[16] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[17] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[18] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[19] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[20] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[21] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[22] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[23] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[24] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[25] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[26] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[27] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[28] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[29] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[30] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[31] ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[31]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|WA3W[0]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|WA3W[1]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|WA3W[2]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|WA3W[3]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[31]    ; 0                 ; 6       ;
;      - dmem:inst1|RAM~0                                           ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[31]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[30]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[29]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[28]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[27]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[26]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[25]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[24]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[23]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[22]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[21]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[20]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[19]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[18]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[17]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[16]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[15]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[14]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[13]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[12]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[11]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[10]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[9]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[8]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[7]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[6]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[5]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[4]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[3]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[2]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[1]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD2E[0]        ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|ALUSrcE               ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[31]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[30]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[29]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[28]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[27]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[26]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[25]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[24]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[23]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[22]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[21]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[20]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[19]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[18]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[17]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[16]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[15]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[14]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[13]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[12]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[11]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[10]       ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[9]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[8]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[7]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[6]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[5]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[4]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[3]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[2]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[1]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RD1E[0]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[8]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[6]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[5]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[4]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[3]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[2]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[1]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[0]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[7]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[2]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[3]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[4]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[6]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[5]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[31]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[30]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[29]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[28]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[27]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[26]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[25]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[24]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[23]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[22]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[21]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[20]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[19]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[18]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[17]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[16]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[15]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[14]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[13]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[12]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[11]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[10]                   ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[9]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|flopenr:pcreg|q[8]                    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[30]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[30]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[29]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[29]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[28]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[28]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[27]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[27]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[26]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[26]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[25]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[25]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[24]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[24]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[23]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[23]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[22]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[22]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[21]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[21]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[20]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[20]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[19]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[19]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[18]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[18]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[17]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[17]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[16]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[16]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[15]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[15]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[14]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[14]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[13]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[13]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[12]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[12]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[11]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[11]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[10]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[10]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[9]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[9]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[8]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[8]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[7]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[7]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[6]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[6]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[5]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[5]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[4]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[4]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[3]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[3]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[2]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[2]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[1]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[1]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|ALUOutM[0]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_m2wDP:ff_m2wDP_inst|ALUOutW[0]     ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_e2mCU:e2mCU|MemWriteM             ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_e2mCU:e2mCU|MemtoRegM             ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[1]          ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[13]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[26]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[20]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[0]          ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[12]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[3]          ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[15]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[2]          ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[14]         ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|MemtoRegE             ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|WA3E[0]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|WA3E[1]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[27]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[17]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[16]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|WA3E[2]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[18]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[19]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|WA3E[3]        ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|BranchE               ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|CondE[2]              ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|CondE[3]              ; 0                 ; 6       ;
;      - arm:inst|controller:c|condlogic:cl|flopenr:flagreg0|q[0]   ; 0                 ; 6       ;
;      - arm:inst|controller:c|condlogic:cl|flopenr:flagreg1|q[0]   ; 0                 ; 6       ;
;      - arm:inst|controller:c|condlogic:cl|flopenr:flagreg1|q[1]   ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|CondE[0]              ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|RegWriteE             ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|NoWriteE              ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|ALUControlE[1]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RA1E[1]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RA1E[0]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RA1E[3]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|RA1E[2]        ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[25]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[24]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[22]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[21]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[20]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[19]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[18]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[17]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[16]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[15]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[14]    ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[7]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[1]     ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_d2eDP:ff_d2eDP_inst|ExtImmE[0]     ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|ALUControlE[0]        ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|ALUControlE[3]        ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|MemWriteE             ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_m2wCU:m2wCU|PCSrcW                ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|PCSrcE                ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_e2mCU:e2mCU|PCSrcM                ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[30]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[31]         ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|FlagWriteE[0]         ; 0                 ; 6       ;
;      - arm:inst|controller:c|ff_d2eCU:d2eCU|FlagWriteE[1]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[28]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[23]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[25]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[22]         ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[5]          ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[4]          ; 0                 ; 6       ;
;      - arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[24]         ; 0                 ; 6       ;
+-------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                                                                                                                                           ; PIN_E1             ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLK                                                                                                                                                                                                                                                                                                                                                           ; PIN_E1             ; 761     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; RESET                                                                                                                                                                                                                                                                                                                                                         ; PIN_J15            ; 282     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 119     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; arm:inst|controller:c|condlogic:cl|BranchTakenE                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y23_N24 ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; arm:inst|controller:c|condlogic:cl|FlagWriteEout[1]                                                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y28_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|controller:c|decoder:dec|Mux9~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y23_N30 ; 6       ; Latch enable               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; arm:inst|controller:c|ff_e2mCU:e2mCU|MemWriteM                                                                                                                                                                                                                                                                                                                ; FF_X17_Y23_N5      ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|flopenr:pcreg|q[1]~32                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y28_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~801                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~803                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y26_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~805                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y26_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~807                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y26_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~809                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y26_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~811                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y26_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~813                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y25_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~815                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y26_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~817                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y25_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~819                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~821                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y26_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~823                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y26_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~825                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y25_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~827                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y26_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|datapath:dp|regfile:rf|rf~829                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y26_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|hazard:hu|Add0~2                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y28_N18 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:inst|hazard:hu|Add1~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y23_N10 ; 71      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; arm:inst|hazard:hu|StallD                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y23_N22 ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                      ; FF_X10_Y22_N25     ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                           ; LCCOMB_X12_Y21_N30 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                             ; LCCOMB_X12_Y21_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                           ; LCCOMB_X12_Y21_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1              ; LCCOMB_X11_Y21_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                              ; LCCOMB_X11_Y21_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                                ; LCCOMB_X10_Y21_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~8                 ; LCCOMB_X14_Y20_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~9                 ; LCCOMB_X12_Y21_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~13        ; LCCOMB_X11_Y22_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~22   ; LCCOMB_X10_Y20_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~23   ; LCCOMB_X11_Y21_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]           ; FF_X11_Y22_N25     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X12_Y22_N20 ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]          ; FF_X11_Y22_N7      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]           ; FF_X10_Y22_N11     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                    ; LCCOMB_X11_Y22_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                          ; FF_X12_Y22_N25     ; 22      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                        ; LCCOMB_X11_Y21_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; source_prob:inst7|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[10]~37                                                                                                                                             ; LCCOMB_X12_Y24_N0  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; source_prob:inst7|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[0]~4                                                                                                    ; LCCOMB_X11_Y24_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; source_prob:inst7|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[0]~3                                                                                               ; LCCOMB_X11_Y24_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                          ;
+------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                      ; PIN_E1             ; 761     ; 448                                  ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP             ; JTAG_X1_Y17_N0     ; 119     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; arm:inst|controller:c|decoder:dec|Mux9~1 ; LCCOMB_X16_Y23_N30 ; 6       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
; Name                                                                      ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
; dmem:inst1|altsyncram:RAM_rtl_0|altsyncram_6c81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; None ; M9K_X22_Y26_N0 ; Don't care           ; Old data        ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 3,041 / 71,559 ( 4 % ) ;
; C16 interconnects     ; 25 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 1,835 / 46,848 ( 4 % ) ;
; Direct links          ; 263 / 71,559 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 906 / 24,624 ( 4 % )   ;
; R24 interconnects     ; 48 / 2,496 ( 2 % )     ;
; R4 interconnects      ; 2,185 / 62,424 ( 4 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.01) ; Number of LABs  (Total = 116) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 4                             ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 1                             ;
; 13                                          ; 5                             ;
; 14                                          ; 5                             ;
; 15                                          ; 8                             ;
; 16                                          ; 80                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.53) ; Number of LABs  (Total = 116) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 58                            ;
; 1 Clock                            ; 110                           ;
; 1 Clock enable                     ; 43                            ;
; 1 Sync. clear                      ; 21                            ;
; 1 Sync. load                       ; 14                            ;
; 2 Clock enables                    ; 47                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.50) ; Number of LABs  (Total = 116) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 4                             ;
; 17                                           ; 7                             ;
; 18                                           ; 4                             ;
; 19                                           ; 1                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 15                            ;
; 23                                           ; 13                            ;
; 24                                           ; 9                             ;
; 25                                           ; 6                             ;
; 26                                           ; 6                             ;
; 27                                           ; 3                             ;
; 28                                           ; 8                             ;
; 29                                           ; 3                             ;
; 30                                           ; 8                             ;
; 31                                           ; 3                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.59) ; Number of LABs  (Total = 116) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 9                             ;
; 2                                                ; 0                             ;
; 3                                                ; 7                             ;
; 4                                                ; 3                             ;
; 5                                                ; 3                             ;
; 6                                                ; 7                             ;
; 7                                                ; 7                             ;
; 8                                                ; 9                             ;
; 9                                                ; 5                             ;
; 10                                               ; 7                             ;
; 11                                               ; 7                             ;
; 12                                               ; 4                             ;
; 13                                               ; 4                             ;
; 14                                               ; 2                             ;
; 15                                               ; 4                             ;
; 16                                               ; 5                             ;
; 17                                               ; 4                             ;
; 18                                               ; 3                             ;
; 19                                               ; 4                             ;
; 20                                               ; 5                             ;
; 21                                               ; 5                             ;
; 22                                               ; 3                             ;
; 23                                               ; 2                             ;
; 24                                               ; 4                             ;
; 25                                               ; 1                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.28) ; Number of LABs  (Total = 116) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 4                             ;
; 17                                           ; 2                             ;
; 18                                           ; 2                             ;
; 19                                           ; 1                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 5                             ;
; 23                                           ; 4                             ;
; 24                                           ; 1                             ;
; 25                                           ; 3                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 4                             ;
; 29                                           ; 7                             ;
; 30                                           ; 9                             ;
; 31                                           ; 9                             ;
; 32                                           ; 9                             ;
; 33                                           ; 6                             ;
; 34                                           ; 2                             ;
; 35                                           ; 5                             ;
; 36                                           ; 5                             ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 10           ; 0            ; 10           ; 0            ; 0            ; 38        ; 10           ; 0            ; 38        ; 38        ; 0            ; 32           ; 0            ; 0            ; 2            ; 0            ; 32           ; 2            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 28           ; 38           ; 28           ; 38           ; 38           ; 0         ; 28           ; 38           ; 0         ; 0         ; 38           ; 6            ; 38           ; 38           ; 36           ; 38           ; 6            ; 36           ; 38           ; 38           ; 38           ; 6            ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                 ;
+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
; arm:inst|datapath:dp|ff_e2mDP:ff_e2mDP_inst|WriteDataM[4] ; dmem:inst1|altsyncram:RAM_rtl_0|altsyncram_6c81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.184             ;
+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "ArmPipelined"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 24 pins of 34 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 6 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'clk_new.sdc'
Warning (332060): Node: arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[20] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch arm:inst|controller:c|decoder:dec|ALUControlD[1] is being clocked by arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[20]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From clk_max (Fall) to clk_max (Rise) (setup and hold)
    Critical Warning (332169): From clk_max (Rise) to clk_max (Fall) (setup and hold)
    Critical Warning (332169): From clk_max (Fall) to clk_max (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   11.500      clk_max
Info (176353): Automatically promoted node CLK~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[20] File: C:/Users/Harry/Downloads/Pipeline 1.0/ff_f2d.sv Line: 6
        Info (176357): Destination node arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[23] File: C:/Users/Harry/Downloads/Pipeline 1.0/ff_f2d.sv Line: 6
        Info (176357): Destination node arm:inst|datapath:dp|ff_f2d:ff_f2d_inst|InstrD[24] File: C:/Users/Harry/Downloads/Pipeline 1.0/ff_f2d.sv Line: 6
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node arm:inst|controller:c|decoder:dec|Mux9~1  File: C:/Users/Harry/Downloads/Pipeline 1.0/decoder.sv Line: 35
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 24 (unused VREF, 2.5V VCCIO, 0 input, 24 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.84 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Harry/Downloads/Pipeline 1.0/output_files/ArmPipelined.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 5871 megabytes
    Info: Processing ended: Mon Mar 27 03:49:29 2023
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Harry/Downloads/Pipeline 1.0/output_files/ArmPipelined.fit.smsg.


