{"id":"78121430","premium":false,"billing_type":{"id":"standard","name":"Стандарт"},"relations":[],"name":"Инженер по UVM верификации","insider_interview":null,"response_letter_required":false,"area":{"id":"1002","name":"Минск","url":"https://api.hh.ru/areas/1002?host=hh.ru"},"salary":null,"type":{"id":"open","name":"Открытая"},"address":{"city":"Москва","street":"Рочдельская улица","building":"15с15","lat":55.755576,"lng":37.565129,"description":null,"raw":"Москва, Рочдельская улица, 15с15","metro":{"station_name":"Краснопресненская","line_name":"Кольцевая","station_id":"5.58","line_id":"5","lat":55.760378,"lng":37.577114},"metro_stations":[{"station_name":"Краснопресненская","line_name":"Кольцевая","station_id":"5.58","line_id":"5","lat":55.760378,"lng":37.577114},{"station_name":"Улица 1905 года","line_name":"Таганско-Краснопресненская","station_id":"7.146","line_id":"7","lat":55.763944,"lng":37.562271}]},"allow_messages":true,"experience":{"id":"between3And6","name":"От 3 до 6 лет"},"schedule":{"id":"fullDay","name":"Полный день"},"employment":{"id":"full","name":"Полная занятость"},"department":null,"contacts":null,"description":"<p><em><strong>Подробнее о работе в команде верификации:</strong></em></p> <p>Основное направление работы: функциональная верификация отдельных блоков (IP) и всего СнК в сборе на SystemVerilog по методологии UVM; подключение VIP к тестовому окружению.</p> <p>Все VIP построены по UVM, поэтому подключение и их настройка – полностью задача модульных верификаторов.</p> <p><em><strong><strong>Чем предстоит заниматься</strong>:</strong></em></p> <ul> <li> <p>Подключение и настройка VIP для различных устройств и интерфейсов;</p> </li> <li>Настройка VIP для задач тестирования СнК (настройка типа и плотности трафика, поведения устройства и т.д.);</li> <li>Разработка UVM-окружения для блоков собственной разработки и тестов для них;</li> <li> <p>Составление верификационного плана;</p> </li> <li>Написание SVA и точек функционального покрытия (functional coverage), сведение их с планом верификации, анализ результатов;</li> <li>Интеграция модульной среды на уровень системы;</li> <li>Разработка системных стимулов и точек покрытия для soft-base тестов СнК;</li> <li>Постановка на регрессионное тестирование;</li> <li>Отладка ошибок.</li> </ul> <p><strong><em><strong>Мы ожидаем от будущего члена команды:</strong></em></strong></p> <ul> <li> <p>Опыт верификации и/или разработки RTL от 3 лет;</p> </li> <li> <p>Знакомство с архитектурой хотя бы одного современного процессора;</p> </li> <li> <p>Уверенный пользователь RTL симулятора (any vendor);</p> </li> <li> <p>Хорошее знание Verilog/SystemVerilog;</p> </li> <li> <p>Владение скриптовыми языками (perl/python/tcl/shell scripting);</p> </li> <li> <p>Уверенный пользователь Linux;</p> </li> <li> <p>Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.</p> </li> </ul> <p><em><strong><strong>Дополнительно приветствуем</strong>:</strong></em></p> <ul> <li> <p>Опыт программирования на ASM, С;</p> </li> <li> <p>Опыт с системами Continuous Integration;</p> </li> <li> <p>Знакомство с UVM;</p> </li> <li> <p>Знакомство с современными SoC интерфейсами (AXI, AHB, OCP).</p> </li> </ul> <p><strong><em>Будем рады Вам предложить:</em></strong></p> <ul> <li>Стать частью мирового процесса трансформации микроэлектроники и создавать новейшие серверные SoC с RISC-V ядрами на борту;</li> <li>Удаленный или гибридный формат работы: удалённая работа из дома на корпоративном ноутбуке из любой локации Республики Беларусь, и возможность посещать комфортный офис в Минске</li> <li>Возможность выбрать удобные начало и окончание рабочего дня;</li> <li>Конкурентный уровень заработной платы (готовы по достоинству оценить ваши знания и опыт) + премирование по результатам работы;</li> <li>Обучение/сертификация за счет компании (в соответствии с согласованным планом);</li> <li>Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами;</li> <li>ДМС с первого дня.</li> </ul> <p><strong><em>О направлении YADRO Microprocessors</em></strong></p> <p>YADRO Microprocessors — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Мы одни из немногих в мире, и первые в России интегрируем процессорные ядра RISC-V в системах-на-кристалле (SoC) для серверов, систем хранения данных, планшетов. Планируемые продукты будут массово доступными, с поддержкой разработчиков вычислительной техники и программного обеспечения, всем необходимым набором программных и аппаратных средств разработки и отладки. Технологический процесс 12нм и 7 нм.</p> <p>Направление создано в рамках группы компаний YADRO на базе технологического партнерства лидера отечественного рынка вычислительной техники компании YADRO и одного из лидеров мирового рынка полупроводникового IP и соучредителя консорциума RISC-V — компании Syntacore. В нашем дизайн-центре работает несколько десятков специалистов по направлениям RTL, верификация, физический дизайн, DFT, HW QA/post-silicon, разработка низкоуровневого ПО.</p> <p> </p>","branded_description":"\n<style>\n.tmpl_hh_wrapper p,\n.tmpl_hh_wrapper a,\n.tmpl_hh_wrapper img,\n.tmpl_hh_wrapper ol,\n.tmpl_hh_wrapper ul,\n.tmpl_hh_wrapper li {\n    margin: 0;\n    padding: 0;\n    border: 0;\n    font-size: 100%;\n    font: inherit;\n    vertical-align: baseline;\n}\n\n.hht-vacancydescription {\n    padding: 0px;\n}\n\n.tmpl_hh_wrapper .l-cell,\n.tmpl_hh_wrapper .l-paddings {\n    padding: 0px !important;\n}\n\n.tmpl_hh_wrapper .b-vacancy-desc-wrapper {\n    margin-top: 0px !important;    \n}\n\n.tmpl_hh_wrapper .b-vacancy-desc {\n    overflow: visible !important;\n    line-height: inherit;\n}\n\n.tmpl_hh_content ol li b,\n.tmpl_hh_content ol li strong,\n.tmpl_hh_content ol li p b,\n.tmpl_hh_content ol li p strong,\n.tmpl_hh_content ul li b,\n.tmpl_hh_content ul li strong,\n.tmpl_hh_content ul li p b,\n.tmpl_hh_content ul li p strong {\n    font-weight: normal;\n    font-size: inherit !important;\n    color: inherit !important;\n    margin: 0 !important;\n    text-transform: none;\n    line-height: inherit;\n}\n\n.tmpl_hh_content ol li p,\n.tmpl_hh_content ul li p {\n    font-weight: normal;\n    margin: 0;\n}\n\n.tmpl_hh_content p b,\n.tmpl_hh_content p strong {\n    display: inline-block;\n    margin: 0;\n}\n\n.tmpl_hh_wrapper {\n    width: 100%;\n    margin: 0 auto;\n    max-width: 690px;\n    position: relative;\n    word-break: normal;\n    overflow: hidden;\n    font-family: 'Arial';\n    font-size: 14px;\n    line-height: 22px;\n    color: #000;\n    z-index: 1;\n}\n\n.tmpl_hh_wrapper img {\n    width: 100%;\n    display: block;\n    -webkit-user-select: none;\n    -moz-user-select: none;\n    -ms-user-select: none;\n    user-select: none;\n}\n\n.tmpl_hh_content {\n    padding: 26px 82px 62px;\n    position: relative;\n    z-index: 1;\n}\n\n.tmpl_hh_content p:first-child,\n.tmpl_hh_content>strong:first-child,\n.tmpl_hh_content div>strong:first-child {\n    margin-top: 0 !important;\n}\n\n.tmpl_hh_content p,\n.tmpl_hh_content b,\n.tmpl_hh_content strong {\n   margin: 39px 0 27px;\n}\n\n.tmpl_hh_content b, \n.tmpl_hh_content strong {\n    display: inline-block;\n    font-weight: bold;\n}\n\n.tmpl_hh_content b em, \n.tmpl_hh_content strong em,\n.tmpl_hh_content b i, \n.tmpl_hh_content strong i,\n.tmpl_hh_content em b, \n.tmpl_hh_content em strong,\n.tmpl_hh_content i b, \n.tmpl_hh_content i strong  {\n    display: inline-block;\n    font-weight: bold;\n    font-size: 16px;\n    line-height: 19px ;\n    letter-spacing: 0.04em;\n    text-transform: uppercase;\n    color: #FFFFFF;\n    position: relative;\n    font-style: normal;\n}\n\n\n.tmpl_hh_content ol,\n.tmpl_hh_content ul {\n    margin-left: 0;\n    list-style: none !important;\n}\n\n.tmpl_hh_content ol {\n    counter-reset: list_counter;\n}\n\n.tmpl_hh_content li {\n    position: relative;\n    margin-bottom: 0;\n}\n\n.tmpl_hh_content ul ul,\n.tmpl_hh_content ul ol,\n.tmpl_hh_content ol ol,\n.tmpl_hh_content ol ul {\n    margin-top: 0;\n}\n\n.tmpl_hh_content ol>li {\n    counter-increment: list_counter;    \n}\n\n.tmpl_hh_content li:before {\n    position: absolute;\n    left: -16px;\n    top: 0;\n}\n\n.tmpl_hh_content ul>li:before {\n    content: \"\\2022\";\n}\n\n.tmpl_hh_content ol>li:before {\n    content: counter(list_counter)'.';\n    left: auto;\n    right: 100%;\n    margin-right: 2px;\n}\n\n.tmpl_hh_flex {\n    display: -webkit-box;\n    display: -ms-flexbox;\n    display: flex;\n    -webkit-box-pack: justify;\n    -ms-flex-pack: justify;\n    justify-content: space-between;\n    -ms-flex-wrap: wrap;\n    flex-wrap: wrap;\n}\n\n.tmpl_hh_about {\n    color: #4C7889;\n    margin: 34px 102px 0 82px;\n    position: relative;\n    align-items: center;\n}\n\np.tmpl_hh_about__text {\n    width: 77%;\n    line-height: 21px;\n}\n\n.tmpl_hh_about__items {\n    margin: 49px 0 0;\n    color: #000;\n}\n\n.tmpl_hh_about__items span {\n    color: #8D9197;\n    margin: 0 4px 0 0;\n}\n\n.tmpl_hh_about__logo {\n    width: 56px;\n}\n\n.tmpl_hh_content b em:before, \n.tmpl_hh_content strong em:before,\n.tmpl_hh_content b i:before, \n.tmpl_hh_content strong i:before,\n.tmpl_hh_content em b:before, \n.tmpl_hh_content em strong:before,\n.tmpl_hh_content i b:before, \n.tmpl_hh_content i strong:before {\n    content: \"\";\n    background: #4C7889;\n    position: absolute;\n    width: calc(100% + 95px);\n    height: 100%;\n    z-index: -1;\n    left: -82px;\n    padding: 14px 0;\n    top: 50%;\n    transform: translate(0,-50%);\n}\n\n.tmpl_hh_offer {\n    background: #4C7889 url(https://hhcdn.ru/ichameleon/216120.png) no-repeat;\n    color: #fff;\n    background-size: 100%;\n    padding: 0 0 73px;\n    background-position: 0 bottom;\n}\n\np.tmpl_hh_offer__title {\n    font-weight: bold;\n    font-size: 16px;\n    line-height: 19px;\n    letter-spacing: 0.04em;\n    text-transform: uppercase;\n    color: #FFFFFF;\n    background: #386A7E;\n    display: inline-block;\n    padding: 14px 35px 12px 81px;\n    position: relative;\n    top: -23px;\n    margin: 0 0 -2px 0;\n}\n\n.tmpl_hh_offer__items {\n    margin: 0 80px;\n}\n\n.tmpl_hh_offer__item {\n    margin-bottom: 24px;\n    width: 100.5%;\n    width: 45.2%;\n    font-size: 14px;\n    line-height: 18px;\n    letter-spacing: 0.02em;\n}\n\n.tmpl_hh_offer__icon {\n    width: 50px;\n    margin-bottom: 9px;\n}\n\n.tmpl_hh_offer__item span {\n    font-weight: bold;\n    font-size: 16px;\n    line-height: 18px;\n    letter-spacing: 0.04em;\n    text-transform: uppercase;\n    color: #FFFFFF;\n    display: block;\n    max-width: 80%;\n    margin-bottom: 4px;\n}\n\np.tmpl_hh_footnote {\n    font-size: 12px;\n    line-height: 14px;\n    color: #BEBEBE;\n    margin: 39px 0 0;\n}\n\n@media screen and (max-width: 1019px) {\n\n}\n\n@media screen and (max-width: 699px) {\n    .tmpl_hh_wrapper {\n        font-size: 12px;\n        line-height: 18px;\n    }\n\n    .tmpl_hh_content {\n        padding: 13px 15px 51px;\n    }\n\n    .tmpl_hh_content p,\n    .tmpl_hh_content b,\n    .tmpl_hh_content strong {\n       margin: 39px 0 18px;\n    }\n\n    .tmpl_hh_content b, \n    .tmpl_hh_content strong {\n        font-size: 12px;\n        line-height: 14px;\n    }\n\n    .tmpl_hh_content ol,\n    .tmpl_hh_content ul {\n        margin-left: 0;\n    }\n\n    .tmpl_hh_content li:before {\n        left: -11px;\n    }\n\n    .tmpl_hh_about {\n        margin: 24px 15px;\n    }\n\n    p.tmpl_hh_about__text {\n        width: 100%;\n        line-height: 18px;\n        box-sizing: border-box;\n        padding: 0 18px 0 0;\n        order: 1;\n    }\n\n    .tmpl_hh_about__items {\n        margin: 13px 0 0;\n        width: 75%;\n    }\n\n    .tmpl_hh_about__item {\n        margin-bottom: 10px;\n        font-size: 14px;\n    }\n\n    .tmpl_hh_about__items span {\n        margin: 0 4px 0 0;\n        font-size: 12px;\n    }\n\n    .tmpl_hh_about__logo {\n        width: 47px;\n        right: 0px;\n        bottom: 0;\n        margin: 0 0 11px;\n    }\n\n    .tmpl_hh_content b:before, .tmpl_hh_content strong:before {\n        width: calc(100% + 95px);\n        height: 100%;\n        left: -82px;\n        padding: 9px 0;\n    }\n\n    .tmpl_hh_offer {\n        padding: 0 0 31px;\n    }\n\n    p.tmpl_hh_offer__title {\n        font-size: 12px;\n        line-height: 14px;\n        padding: 10px 85px 10px 15px;\n        top: -17px;\n        margin: 0 0 -2px 23px;\n    }\n\n    .tmpl_hh_offer__items {\n        margin: 5px 23px;\n    }\n\n    .tmpl_hh_offer__item {\n        margin-bottom: 18px;\n        width: 100%;\n        font-size: 14px;\n        line-height: 18px;\n    }\n}\n</style>\n\n<div class=\"tmpl_hh_wrapper\">\n    <div class=\"tmpl_hh_header\">\n        <img src=\"https://hhcdn.ru/ichameleon/216117.jpg\" alt=\"\">\n    </div>\n    <div class=\"tmpl_hh_about tmpl_hh_flex\">\n        <p class=\"tmpl_hh_about__text\">YADRO Microprocessors — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Цель компании — создание линейки современных микропроцессоров на базе архитектуры RISC-V.</p>\n        <div class=\"tmpl_hh_about__logo\"><img src=\"https://hhcdn.ru/ichameleon/216108.svg\" alt=\"\"></div>\n    </div>\n    <div class=\"tmpl_hh_content\">\n       <p><em><strong>Подробнее о работе в команде верификации:</strong></em></p> <p>Основное направление работы: функциональная верификация отдельных блоков (IP) и всего СнК в сборе на SystemVerilog по методологии UVM; подключение VIP к тестовому окружению.</p> <p>Все VIP построены по UVM, поэтому подключение и их настройка – полностью задача модульных верификаторов.</p> <p><em><strong><strong>Чем предстоит заниматься</strong>:</strong></em></p> <ul> <li> <p>Подключение и настройка VIP для различных устройств и интерфейсов;</p> </li> <li>Настройка VIP для задач тестирования СнК (настройка типа и плотности трафика, поведения устройства и т.д.);</li> <li>Разработка UVM-окружения для блоков собственной разработки и тестов для них;</li> <li> <p>Составление верификационного плана;</p> </li> <li>Написание SVA и точек функционального покрытия (functional coverage), сведение их с планом верификации, анализ результатов;</li> <li>Интеграция модульной среды на уровень системы;</li> <li>Разработка системных стимулов и точек покрытия для soft-base тестов СнК;</li> <li>Постановка на регрессионное тестирование;</li> <li>Отладка ошибок.</li> </ul> <p><strong><em><strong>Мы ожидаем от будущего члена команды:</strong></em></strong></p> <ul> <li> <p>Опыт верификации и/или разработки RTL от 3 лет;</p> </li> <li> <p>Знакомство с архитектурой хотя бы одного современного процессора;</p> </li> <li> <p>Уверенный пользователь RTL симулятора (any vendor);</p> </li> <li> <p>Хорошее знание Verilog/SystemVerilog;</p> </li> <li> <p>Владение скриптовыми языками (perl/python/tcl/shell scripting);</p> </li> <li> <p>Уверенный пользователь Linux;</p> </li> <li> <p>Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.</p> </li> </ul> <p><em><strong><strong>Дополнительно приветствуем</strong>:</strong></em></p> <ul> <li> <p>Опыт программирования на ASM, С;</p> </li> <li> <p>Опыт с системами Continuous Integration;</p> </li> <li> <p>Знакомство с UVM;</p> </li> <li> <p>Знакомство с современными SoC интерфейсами (AXI, AHB, OCP).</p> </li> </ul> <p><strong><em>Будем рады Вам предложить:</em></strong></p> <ul> <li>Стать частью мирового процесса трансформации микроэлектроники и создавать новейшие серверные SoC с RISC-V ядрами на борту;</li> <li>Удаленный или гибридный формат работы: удалённая работа из дома на корпоративном ноутбуке из любой локации Республики Беларусь, и возможность посещать комфортный офис в Минске</li> <li>Возможность выбрать удобные начало и окончание рабочего дня;</li> <li>Конкурентный уровень заработной платы (готовы по достоинству оценить ваши знания и опыт) + премирование по результатам работы;</li> <li>Обучение/сертификация за счет компании (в соответствии с согласованным планом);</li> <li>Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами;</li> <li>ДМС с первого дня.</li> </ul> <p><strong><em>О направлении YADRO Microprocessors</em></strong></p> <p>YADRO Microprocessors — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Мы одни из немногих в мире, и первые в России интегрируем процессорные ядра RISC-V в системах-на-кристалле (SoC) для серверов, систем хранения данных, планшетов. Планируемые продукты будут массово доступными, с поддержкой разработчиков вычислительной техники и программного обеспечения, всем необходимым набором программных и аппаратных средств разработки и отладки. Технологический процесс 12нм и 7 нм.</p> <p>Направление создано в рамках группы компаний YADRO на базе технологического партнерства лидера отечественного рынка вычислительной техники компании YADRO и одного из лидеров мирового рынка полупроводникового IP и соучредителя консорциума RISC-V — компании Syntacore. В нашем дизайн-центре работает несколько десятков специалистов по направлениям RTL, верификация, физический дизайн, DFT, HW QA/post-silicon, разработка низкоуровневого ПО.</p> <p> </p><p class=\"tmpl_hh_footnote\">ООО \"КНС ГРУПП\" представляет бренд YADRO Microprocessors</p>\n    </div>\n    <div class=\"tmpl_hh_offer\">\n        <p class=\"tmpl_hh_offer__title\">А ещё</p>\n        <div class=\"tmpl_hh_offer__items tmpl_hh_flex\">\n                <div class=\"tmpl_hh_offer__item\">\n                    <div class=\"tmpl_hh_offer__icon\"><img src=\"https://hhcdn.ru/ichameleon/216119.svg\" alt=\"\"></div>\n                    <p><span>Программу поддержки инноваций</span>премии за научные достижения, публикацию статей, выступления на конференциях и регистрацию патентов</p>\n                </div>\n                <div class=\"tmpl_hh_offer__item\">\n                    <div class=\"tmpl_hh_offer__icon\"><img src=\"https://hhcdn.ru/ichameleon/216110.svg\" alt=\"\"></div>\n                    <p><span>Поддержку <br>в личных <br>вопросах </span>консультации юристов, психологов, экспертов по ЗОЖ и управлению финансами</p>\n                </div>\n                <div class=\"tmpl_hh_offer__item\">\n                    <div class=\"tmpl_hh_offer__icon\"><img src=\"https://hhcdn.ru/ichameleon/216111.svg\" alt=\"\"></div>\n                    <p><span>Обучение <br>и развитие</span>учебный портал с курсами и лекциями от экспертов, английский, участие в топовых конференциях</p>\n                </div>\n                <div class=\"tmpl_hh_offer__item\">\n                    <div class=\"tmpl_hh_offer__icon\"><img src=\"https://hhcdn.ru/ichameleon/216109.svg\" alt=\"\"></div>\n                    <p><span>Заботу <br>о здоровье</span>ДМС с первых дней работы, льготные условия страхования близких</p>\n                </div>\n                <div class=\"tmpl_hh_offer__item\">\n                    <div class=\"tmpl_hh_offer__icon\"><img src=\"https://hhcdn.ru/ichameleon/216114.svg\" alt=\"\"></div>\n                    <p><span>Лекторий<br> с выдающимися <br>экспертами</span>инженерами, учеными и исследователями</p>\n                </div>\n                <div class=\"tmpl_hh_offer__item\">\n                    <div class=\"tmpl_hh_offer__icon\"><img src=\"https://hhcdn.ru/ichameleon/216115.svg\" alt=\"\"></div>\n                    <p><span>Открытое <br>общение </span>регулярные онлайн-встречи всей команды YADRO</p>\n                </div>\n        </div>\n    </div>\n\n</div> \n\n","vacancy_constructor_template":null,"key_skills":[{"name":"SystemVerilog"},{"name":"netlist"},{"name":"FPGA"},{"name":"ASIC"},{"name":"system-on-chip"},{"name":"ПЛИС"},{"name":"UVM"},{"name":"VIP"},{"name":"AXI"},{"name":"AHB"},{"name":"верификация"}],"accept_handicapped":false,"accept_kids":false,"archived":false,"response_url":null,"specializations":[],"professional_roles":[{"id":"96","name":"Программист, разработчик"}],"code":"YMP_UVM","hidden":false,"quick_responses_allowed":false,"driver_license_types":[],"accept_incomplete_resumes":false,"employer":{"id":"1993194","name":"YADRO","url":"https://api.hh.ru/employers/1993194?host=hh.ru","alternate_url":"https://hh.ru/employer/1993194","logo_urls":{"original":"https://hhcdn.ru/employer-logo-original/784779.png","240":"https://hhcdn.ru/employer-logo/3580008.png","90":"https://hhcdn.ru/employer-logo/3580007.png"},"vacancies_url":"https://api.hh.ru/vacancies?employer_id=1993194&host=hh.ru","trusted":true},"published_at":"2023-04-14T11:59:32+0300","created_at":"2023-04-14T11:59:32+0300","initial_created_at":"2023-03-16T10:10:44+0300","negotiations_url":null,"suitable_resumes_url":null,"apply_alternate_url":"https://hh.ru/applicant/vacancy_response?vacancyId=78121430","has_test":false,"test":null,"alternate_url":"https://hh.ru/vacancy/78121430","working_days":[],"working_time_intervals":[],"working_time_modes":[],"accept_temporary":true,"languages":[{"id":"eng","name":"Английский","level":{"id":"b1","name":"B1 — Средний"}}]}