<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:06.256</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.09.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0128850</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>양면 브리지 다이 패키지 구조의 반도체 디바이스 및 그 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MAKING A DUAL-SIDED  BRIDGE DIE PACKAGE STRUCTURE</inventionTitleEng><openDate>2025.04.30</openDate><openNumber>10-2025-0058665</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 제1 인터커넥트 구조를 갖는다. 제1 브리지 다이는 제1 인터커넥트 구조 위에 배치된다. 인캡슐런트가 제1 브리지 다이 위에 증착된다. 제2 인터커넥트 구조는 제1 브리지 다이와 인캡슐런트 위에 형성된다. 제2 브리지 다이가 제2 인터커넥트 구조 위에 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스를 제조하는 방법으로서, 상기 방법은:제1 인터커넥트 구조를 제공하는 단계;제1 브리지 다이를 제1 인터커넥트 구조 위에 배치하는 단계;제1 브리지 다이 위에 인캡슐런트를 증착하는 단계;제1 브리지 다이 및 인캡슐런트 위에 제2 인터커넥트 구조를 형성하는 단계; 및제2 브리지 다이를 제2 인터커넥트 구조 위에 배치하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 브리지 다이를 통해 전도성 비아를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 제1 인터커넥트 구조로부터 제2 인터커넥트 구조까지 인캡슐런트를 통해 전도성 필러 또는 전도성 비아를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 제1 브리지 다이의 풋프린트 내에 제2 인터커넥트 구조 위에 제1 반도체 다이를 배치하는 단계; 및제1 브리지 다이의 풋프린트 내에 제2 인터커넥트 구조 위에 제2 반도체 다이를 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 제1 반도체 다이와 제3 반도체 다이 사이에 제2 브리지 다이를 갖는 제2 인터커넥트 구조 위에 제3 반도체 다이를 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 제1 브리지 다이는 라인 간격 또는 라인 폭이 2 미크론 미만인 제3 인터커넥트 구조를 포함하는 방법.</claim></claimInfo><claimInfo><claim>7. 반도체 디바이스를 제조하는 방법으로서, 상기 방법은:제1 브리지 다이를 제공하는 단계;제1 브리지 다이 위에 인캡슐런트를 증착하는 단계;제1 브리지 다이 및 인캡슐런트 위에 제1 인터커넥트 구조를 형성하는 단계; 및제1 인터커넥트 구조 위에 제 2 브리지 다이를 배치하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 제1 브리지 다이의 풋프린트 내에 제1 인터커넥트 구조 위에 제1 반도체 다이를 배치하는 단계; 및제1 브리지 다이의 풋프린트 내에 제1 인터커넥트 구조 위에 제2 반도체 다이를 배치하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 제1 반도체 다이와 제3 반도체 다이 사이에 제 2 브리지 다이를 갖는 제1 인터커넥트 구조 위에 제3 반도체 다이를 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 제1 브리지 다이는 라인 간격 또는 라인 폭이 2 미크론 미만인 제2 인터커넥트 구조를 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스로서, 상기 반도체 디바이스는제1 인터커넥트 구조;제1 인터커넥트 구조 위에 배치된 제1 브리지 다이;제1 브리지 다이 위에 증착된 인캡슐런트;제1 브리지 다이 및 인캡슐런트 위에 배치된 제2 인터커넥트 구조; 및제2 인터커넥트 구조 위에 배치되는 제2 브리지 다이를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 제1 브리지 다이를 통해 형성된 전도성 비아를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 제1 인터커넥트 구조로부터 제2 인터커넥트로 인캡슐런트를 통해 형성된 전도성 필러 또는 전도성 비아를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 제1 브리지 다이의 풋프린트 내에 제2 인터커넥트 구조 위에 배치된 제1 반도체 다이; 및제1 브리지 다이의 풋프린트 내에 제2 인터커넥트 구조 위에 배치되는 제2 반도체 다이를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 제1 반도체 다이와 상기 제3 반도체 다이 사이에 제2 브리지 다이를 갖는 제2 인터커넥트 구조 위에 배치되는 제3 반도체 다이를 더 포함하는 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국, ******...</address><code> </code><country> </country><engName>YANG, DanFeng</engName><name>양, 단펭</name></inventorInfo><inventorInfo><address>중국, ******, 피.알. 지앙수...</address><code> </code><country> </country><engName>LIN, Yaojian</engName><name>린, 야오지안</name></inventorInfo><inventorInfo><address>싱가포르, ******, #...</address><code> </code><country> </country><engName>CHUA, Linda Pei Ee</engName><name>추아, 린다 페이 에</name></inventorInfo><inventorInfo><address>싱가포르, ******, 비엘케...</address><code> </code><country> </country><engName>CHAN, Kai Chong</engName><name>찬, 카이 총</name></inventorInfo><inventorInfo><address>싱가포르, ******, ...</address><code> </code><country> </country><engName>ZUO, Jian</engName><name>주오, 지안</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.10.23</priorityApplicationDate><priorityApplicationNumber>18/492,047</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.09.24</receiptDate><receiptNumber>1-1-2024-1039772-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.10.03</receiptDate><receiptNumber>9-1-2024-9010818-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240128850.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b53d90986f2ac3b2e1ccbf122fb9f25e412ad278af358b2b1edb8028112afe3e256a3e88e28328aa19e8a3d05239c7a85e3e74afab67a3e0</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0839665a5efeb824f17bc342b544db5904eb2a57d9113974bde8257a5786e0701c5558c8a9a601cf57f7a0ebfacdf4aa7a5e1c4213f4841f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>