---
title: 初识FPGA
subtitle: 初始fpga,Verilog
date: 2023-09-04
author: rain
header-img: img/post-bg-article.jpg
tags:
  - FPGA
---

# 一、初识 FPGA

# 二、Verilog

## 1、Verilog 是一种硬件描述语言，与编程语言不同：

--(1)并发性：Verilog 由于是一种“描述性”语言，所以是一种并发性逻辑。
--(2)结构表示： 其最基本的单元是一个一个模块。
--(时间表示)：硬件功能实现需要消耗时间。

## 2、基本语法

### (1)基本的单元是一个一个模块。

```v
    module module_name
    (
        input [数据类型]    in_ports1, //输入端口1
        input [数据类型]    in_ports2, //输入端口2

        output [数据类型]   out_ports1, //输出端口1
        output [数据类型]   out_ports2, //输出端口2

        inout [数据类型]   out_ports2, //双向端口

    );//注意：模块接口定义必须指明端口数据类型，输入端口必须为wire类型，输出可以为reg类型，若不指定统一为wire类型。

    //数据类型定义
    wire[msb:lsb] a;
    reg[msb:lsb] b;

    // 内部逻辑和行为描述

    endmodule
```

### (2)数据类型
1、wire:线网类型，用于表示信号或连接在模块之间的线网。它可以用于连接模块的输入和输出端口，以及内部信号之间的连接。wire 类型的信号可以通过连续赋值或连续逻辑操作来更新其值。当信号被赋值后，其值会立即在整个电路中传播。`不能在过程块中赋值，因为它们用于表示连续信号，其值是由连接的输入和逻辑门决定的。`只能通过连续赋值来更新其值，

```V
module ExampleModule(input A, input B, output Y);
  wire C;
  assign C = A & B;  // 连续赋值

  // 其他逻辑
  // ...

  // 输出
  assign Y = C;
endmodule
```

2、reg：reg 类型用于表示寄存器和状态变量。与 wire 不同，reg 类型的信号只能在过程块（如 always 块）中更新。reg 类型的信号可以用于描述时序逻辑电路。`reg类型的信号在时钟边沿触发时更新其值，而不是立即传播`

3、integer：integer 类型用于表示整数值。它可以用于计数器、循环计数等应用。

4、real：real 类型用于表示浮点数值。它可以用于模拟连续时间的信号和计算。

5、parameter：parameter 类型用于表示常量值。它可以用于定义模块的参数和常量值，以便在整个代码中重复使用。

6、time：time 类型用于表示时间值。它可以用于描述时间延迟、仿真时间等。
7、此外，Verilog 还提供了其他一些数据类型，如 bit、logic、byte 等，用于不同的应用场景。

### (3)功能描述
