# ğŸš€ FPGA ê¸°ë°˜ ë…¸ì´ì¦ˆ ì œê±° í•„í„° IP ì„¤ê³„ í”„ë¡œì íŠ¸

ë³¸ í”„ë¡œì íŠ¸ëŠ” 3x3 ìœˆë„ìš° ê¸°ë°˜ ì˜ìƒ ë…¸ì´ì¦ˆ ì œê±° í•„í„°ë¥¼ Verilogë¡œ ì„¤ê³„í•˜ê³ ,
Zynq ê¸°ë°˜ ë³´ë“œì—ì„œ ì‹¤ì‹œê°„ ì˜ìƒ ìŠ¤íŠ¸ë¦¬ë° íŒŒì´í”„ë¼ì¸ì„ êµ¬í˜„í•œ ì‚¬ë¡€ì…ë‹ˆë‹¤.


---


## ğŸ”§ ì‚¬ìš© ê¸°ìˆ  ë° íˆ´

- Vivado 2022.2, Verilog HDL
- AXI4-Stream í”„ë¡œí† ì½œ
- Zynq-7000 (Zybo Z7-20)
- ILA, VDMA, FSM, íŒŒì´í”„ë¼ì¸ ì²˜ë¦¬ ê¸°ë²•
- Custom HW IP ì„¤ê³„ ë° ë””ë²„ê¹…


---


## ğŸ’¡ í”„ë¡œì íŠ¸ ëª©í‘œ

- **ì‹¤ì‹œê°„ ì˜ìƒ í•„í„°ë§**ì„ ìœ„í•œ **ì»¤ìŠ¤í…€ HW IP**ë¥¼ ì§ì ‘ ì„¤ê³„
- AXI4-Stream í”„ë¡œí† ì½œì„ ì´ìš©í•´ **VDMA â†” HW IP â†” HDMI ì¶œë ¥** íŒŒì´í”„ë¼ì¸ êµ¬ì„±
- **FSMê³¼ íŒŒì´í”„ë¼ì¸ ì„¤ê³„**ë¥¼ í†µí•´ íƒ€ì´ë° ì •í•© ë° ì¶œë ¥ ì •í•©ì„± í™•ë³´


---


## ğŸ“Œ ì£¼ìš” ê¸°ëŠ¥ ë° ì„¤ê³„ ê°œìš”

- ì…ë ¥: 1920x1080, 30fps RGB ìŠ¤íŠ¸ë¦¼
- ì²˜ë¦¬: 3x3 í‰ê·  ê¸°ë°˜ ë…¸ì´ì¦ˆ ì œê±°
- ì¶œë ¥: HDMI (VDMA Read â†’ Video Out)
- ì£¼ìš” ì²˜ë¦¬ ë°©ì‹:
  - Line Buffer (3ì¤„)
  - Valid & Ready í•¸ë“œì‰ì´í¬ ì œì–´
  - TLAST / TUSER ì²˜ë¦¬
  - FSM ê¸°ë°˜ ë™ê¸°í™”


---


## âš™ï¸ êµ¬í˜„ íë¦„ë„
![image](docs/denoise_ip_block_diagram.png)
![image](docs/Block_Diagram.jpg)
[Block Diagram.pdf](https://github.com/user-attachments/files/21471468/Block.Diagram.pdf)

---


## ğŸ§  ê°œë°œ ì¤‘ í•´ê²°í•œ ë¬¸ì œì™€ ê¸°ìˆ ì  ì¸ì‚¬ì´íŠ¸

### ğŸ“ ë¬¸ì œ1: TLAST/TUSER ìŠ¤íŠ¸ë¼ì´í”„ ë°œìƒ  
- **ì›ì¸:** íŒŒì´í”„ë¼ì¸ ì²˜ë¦¬ ì‹œ TUSER ìœ„ì¹˜ê°€ frame ì‹œì‘ì ê³¼ mismatch  
- **í•´ê²°:** FSMê³¼ `pixel_x/pixel_y` ì¹´ìš´í„°, íƒ€ì´ë° ë”œë ˆì´ íŒŒì´í”„ë¼ì¸ ì ìš©

### ğŸ“ ë¬¸ì œ2: VDMA circular modeì—ì„œ sync mismatch  
- **ì›ì¸:** MM2S interrupt ë¯¸ë°œìƒìœ¼ë¡œ TUSER generation ì‹¤íŒ¨  
- **í•´ê²°:** MM2S interrupt ê¸°ë°˜ FSM ì„¤ê³„ í›„, ì •í™•í•œ frame ì‹œì‘ì  ë§ì¶¤

### ğŸ“ ë¬¸ì œ3: Verilog í•¸ë“œì‰ì´í¬ íƒ€ì´ë° ìœ„ë°˜  
- **ì›ì¸:** m_axis_treadyì— ë”°ë¥¸ tvalid ì œì–´ ë¯¸í¡  
- **í•´ê²°:** `(!m_axis_tvalid || m_axis_tready)` ë…¼ë¦¬ ì ìš©ìœ¼ë¡œ AXI4-Stream ì¤€ìˆ˜

> ì´ëŸ¬í•œ ë¬¸ì œ í•´ê²° ê³¼ì •ì„ í†µí•´ ì‹¤ì œ SoC íŒŒì´í”„ë¼ì¸ ì„¤ê³„ì—ì„œ í•„ìš”í•œ
> **ì‹œí€€ì…œ íƒ€ì´ë°, í•¸ë“œì‰ì´í¬ íë¦„ ì œì–´, FSM ìƒíƒœê´€ë¦¬**ì— ëŒ€í•œ ê¹Šì€ ì´í•´ë¥¼ ì–»ì—ˆìŠµë‹ˆë‹¤.


---


## ğŸ–¼ï¸ ê²°ê³¼ ì´ë¯¸ì§€ ë° ë””ë²„ê¹… ì‚¬ì§„

> ğŸ“… [2025-04-08]  
> **ë¬¸ì œ:** ì˜ìƒì´ ì•„ë˜ë¡œ ë‘ ì¤„ ë°€ë ¤ ì¶œë ¥ë¨
> 
> **í•´ê²°:** TUSER ìœ„ì¹˜ FSM ì •ë ¬ í›„ ì •ìƒ ì¶œë ¥
> ![image](progress/2025-04-08/picture/issue_top_stripe_pattern.png)


---


## ğŸ“ ìë£Œ

- [`src/`](src): Verilog ì†ŒìŠ¤
- [`docs/`](docs): ë¬¸ì œ í•´ê²° ê³¼ì • ë¬¸ì„œ + ì‚¬ì§„
- [`project_archive/`](project_archive): ë‚ ì§œë³„ Vivado í”„ë¡œì íŠ¸ ZIP


---


## âœï¸ í•œë§ˆë””

í•´ë‹¹ í”„ë¡œì íŠ¸ëŠ” ë‹¨ìˆœí•œ RTL ì„¤ê³„ë¥¼ ë„˜ì–´ì„œ,  
**"ì‹œìŠ¤í…œ ì „ì²´ë¥¼ ì„¤ê³„í•˜ê³  ë””ë²„ê¹…í•˜ë©° êµ¬ì¡°ì  ì‚¬ê³ ì™€ ë¬¸ì œ í•´ê²° ëŠ¥ë ¥"**ì„ ê¸¸ë €ë˜ ê²½í—˜ì…ë‹ˆë‹¤.


---


## ğŸ“Œ GitHub Pages ë¬¸ì„œ ë°”ë¡œê°€ê¸°

ğŸ‘‰ [í”„ë¡œì íŠ¸ ì •ë¦¬ ì›¹í˜ì´ì§€ ë³´ê¸°](https://username.github.io/denoise_fpga_project)
