vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/sr_par.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/cnt_mod4.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/uo_A.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/uc_A.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/ROM.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/riconoscitore_sequenza.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/cont_mod4.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/cnt_10.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/uo_input.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/uc_input.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/Nodo_B.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/Nodo_A.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/system.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/Nodo_input.vhd"
vhdl work "/home/ise/vhdl/progetti_vhdl_ok/progetto_esame/full_box.vhd"
