<!DOCTYPE html>
<html lang="en">
    <head>
        <meta charset="utf-8">
        <meta http-equiv="X-UA-Compatible" content="IE=edge">
        <meta name="viewport" content="width=device-width, initial-scale=1.0">
        
        <meta name="author" content="RSP">
        <link rel="canonical" href="https://iot-kmutnb.github.io/blogs/fpga/intro_fpga_learning/">
        <link rel="shortcut icon" href="../../img/favicon.ico">
        <title>แนวทางการเรียนรู้การออกแบบวงจรด้วยชิป FPGA - IoT Engineering Education</title>
        <link href="../../css/bootstrap.min.css" rel="stylesheet">
        <link href="../../css/font-awesome.min.css" rel="stylesheet">
        <link href="../../css/base.css" rel="stylesheet">
        <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/styles/github.min.css">
        <link href="../../css/extra.css" rel="stylesheet">

        <script src="../../js/jquery-1.10.2.min.js" defer></script>
        <script src="../../js/bootstrap.min.js" defer></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/highlight.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/yaml.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/c.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/cpp.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/arduino.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/python.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/javascript.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/typescript.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/json.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/rust.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/vhdl.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/verilog.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/bash.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/text.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/matlab.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/julia.min.js"></script>
        <script>hljs.initHighlightingOnLoad();</script>
        <script async src="https://www.googletagmanager.com/gtag/js?id=G-966FQ6RN6W"></script>
        <script>
          window.dataLayer = window.dataLayer || [];
          function gtag(){dataLayer.push(arguments);}
          gtag('js', new Date());

          gtag('config', 'G-966FQ6RN6W');
        </script> 
    </head>

    <body>
        <div class="navbar fixed-top navbar-expand-lg navbar-dark bg-primary">
            <div class="container">
                <a class="navbar-brand" href="../..">IoT Engineering Education</a>
                <!-- Expander button -->
                <button type="button" class="navbar-toggler" data-toggle="collapse" data-target="#navbar-collapse">
                    <span class="navbar-toggler-icon"></span>
                </button>

                <!-- Expanded navigation -->
                <div id="navbar-collapse" class="navbar-collapse collapse">
                        <!-- Main navigation -->
                        <ul class="nav navbar-nav">
                            <li class="navitem">
                                <a href="../.." class="nav-link">Home</a>
                            </li>
                            <li class="navitem">
                                <a href="../../about/" class="nav-link">About</a>
                            </li>
                        </ul>

                    <ul class="nav navbar-nav ml-auto">
                        <li class="nav-item">
                            <a href="#" class="nav-link" data-toggle="modal" data-target="#mkdocs_search_modal">
                                <i class="fa fa-search"></i> Search
                            </a>
                        </li>
                    </ul>
                </div>
            </div>
        </div>

        <div class="container">
            <div class="row">
                    <div class="col-md-3"><div class="navbar-light navbar-expand-md bs-sidebar hidden-print affix" role="complementary">
    <div class="navbar-header">
        <button type="button" class="navbar-toggler collapsed" data-toggle="collapse" data-target="#toc-collapse" title="Table of Contents">
            <span class="fa fa-angle-down"></span>
        </button>
    </div>

    
    <div id="toc-collapse" class="navbar-collapse collapse card bg-secondary">
        <ul class="nav flex-column">
            
            <li class="nav-item" data-level="1"><a href="#fpga" class="nav-link">แนวทางการเรียนรู้การออกแบบวงจรด้วยชิป FPGA</a>
              <ul class="nav flex-column">
            <li class="nav-item" data-level="2"><a href="#fpga_1" class="nav-link">&#9655; ระบบสมองกลฝังตัวและชิป FPGA</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#_1" class="nav-link">&#9655; การโปรแกรมฮาร์ดแวร์ได้เชิงลอจิก</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#fpga_2" class="nav-link">&#9655; ประเด็นในการเลือกใช้ชิป FPGA สำหรับการเรียนรู้เบื้องต้น</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#fpga_3" class="nav-link">&#9655; การจำแนกตามชนิดของหน่วยความจำของ FPGA</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#fpga-design" class="nav-link">&#9655; วิธีการสำหรับ FPGA Design</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#fpga-design_1" class="nav-link">&#9655; ซอฟต์แวร์สำหรับ FPGA Design</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#fpga-soc-fpga-intel-altera" class="nav-link">&#9655; ตระกูลของชิป FPGA / SoC FPGA ของ Intel / Altera</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#_2" class="nav-link">&#9655; กล่าวสรุป</a>
              <ul class="nav flex-column">
              </ul>
            </li>
              </ul>
            </li>
        </ul>
    </div>
</div></div>
                    <div class="col-md-9" role="main">

<h1 id="fpga">แนวทางการเรียนรู้การออกแบบวงจรด้วยชิป FPGA<a class="headerlink" href="#fpga" title="Permanent link">#</a></h1>
<hr />
<h2 id="fpga_1">&#9655; <strong>ระบบสมองกลฝังตัวและชิป FPGA</strong><a class="headerlink" href="#fpga_1" title="Permanent link">#</a></h2>
<p>โดยทั่วไป การออกแบบระบบสมองกลฝังตัว (<strong>Embedded System Design</strong>) 
มักเกี่ยวข้องกับการใช้งานฮาร์ดแวร์หลายประเภท เช่น ชิปหรือไอซีประเภทต่าง ๆ รวมถึงซอฟต์แวร์
เพื่อใช้เป็นเครื่องมือในการออกแบบและพัฒนาระบบ</p>
<p>ถ้าพูดถึงการเขียนโปรแกรมระบบสมองกลฝังตัว คนส่วนใหญ่ก็จะนึกถึงชิปที่มี "ซีพียู" (<strong>CPU: Central Processing Unit</strong>)
หรือ "โพรเซสเซอร์" (<strong>Processor</strong>) อยู่ภายใน เช่น ชิปประเภทไมโครคอนโทรลเลอร์ (หรือ เรียกว่า 
<strong>MCU: Microcontroller Unit</strong>) มีการใช้ภาษาคอมพิวเตอร์ 
เช่น <strong>C/C++</strong> ในการเขียนโปรแกรมเพื่อกำหนดพฤติกรรมการทำงานของฮาร์ดแวร์
และให้ทำงานตามสถาปัตยกรรมของชุดคำสั่ง (<strong>ISA: Instruction Set Architecture</strong>) ที่ได้กำหนดไว้แล้ว
ในหลายกรณี ก็มีการใช้ระบบปฏิบัติการร่วมด้วย เช่น <strong>RTOS</strong> (<strong>Real-time OS</strong>) 
สำหรับชิปไมโครคอนโทรลเลอร์ ขนาด 32 บิต</p>
<p>ชิปประเภทโพรเซสเซอร์ แบบหลายแกน  (<strong>Multi-Core MPU: Microprocessor Unit</strong>)
มักมีความสามารถในการประมวลผลสูงกว่า ความถี่ของซีพียูสูงกว่า 
และมีความจุของหน่วยความจำมากกว่าชิปไมโครคอนโทรลเลอร์ และสามารถใช้ <strong>Embedded Linux</strong> 
หรือ <strong>Android OS</strong> ได้</p>
<p>การเขียนโค้ด <strong>C/C++</strong> สำหรับไมโครคอนโทรลเลอร์หรือซีพียู
จะต้องมีการใช้คอมไพล์เลอร์ (<strong>Compiler</strong>) หรือ ชุดเครื่องมือที่เรียกว่า <strong>C/C++ Toolchain</strong>
เพื่อทำหน้าที่แปลงซอร์สโค้ด ให้เป็นเฟิร์มแวร์ ซึ่งเป็นไฟล์แบบไบนารีที่ประกอบด้วยคำสั่งต่าง ๆ ตามชุดคำสั่งของซีพียูเป้าหมาย</p>
<p>การทำงานของซีพียูจะต้องอาศัยคำสั่ง (<strong>Instructions</strong>) ที่ได้มาจากหน่วยความจำสำหรับโปรแกรม
(<strong>Program Memory</strong>) แต่ละคำสั่งจะมีส่วนที่ระบุว่า จะให้ซีพียูทำงานในลักษณะใด เช่น 
คำสั่งบวกหรือลบค่าตัวเลขที่อยู่ในรีจิสเตอร์โดยใช้วงจรที่เรียกว่า <strong>ALU (Arithmetic-Logic Unit)</strong> 
หรือการย้ายข้อมูลระหว่างรีจิสเตอร์และหน่วยความจำ เป็นต้น </p>
<p>การคำสั่งของซีพียูประเภท <strong>RISC (Reduced Instruction Set Computer)</strong>
อาจแบ่งได้เป็นขั้นตอนย่อยหลายขั้นตอนเรียกว่า <strong>Pipeline Stages</strong>
และทำงานในลักษณะที่เรียกว่า "ไปป์ไลน์ของการทำคำสั่ง" (<strong>Instruction Pipelining</strong>)
ซึ่งเป็นวิธีการหนึ่งที่ช่วยเพิ่มประสิทธิภาพการทำงานให้กับซีพียู</p>
<p>ในเชิงเปรียบเทียบ ชิปประเภท <strong>FPGA</strong> (<strong>Field-Programmable Gate Array</strong>)
เป็นชิปที่มีทรัพยากรในระดับของฮาร์ดแวร์ที่โปรแกรมได้เชิงลอจิกโดยผู้ใช้ เช่น
สามารถใช้ในการสร้างฟังก์ชันตรรกะเหมือนลอจิกเกต (<strong>Logic Gates</strong>)
หรือ เก็บข้อมูลชั่วคราวได้ในฟลิปฟลอป (<strong>Flip-Flops</strong>) หรือ เชื่อมต่อกับวงจรภายในชิปได้
โดยใช้วงจรอินพุต-เอาต์พุต (<strong>I/O Blocks</strong>) เป็นต้น 
การโปรแกรมได้เชิงลอจิกนี้ แตกต่างจากการโปรแกรมการทำงานของซีพียูด้วยชุดคำสั่ง
เนื่องจากไม่ได้มีการสร้างวงจรซีพียูและวงจรรอบข้างที่เกี่ยวข้องเอาไว้เช่นกรณีของชิปไมโครคอนโทรลเลอร์</p>
<p>ชิปไมโครคอนโทรลเลอร์ มีวงจรดิจิทัลที่ได้ออกแบบให้ทำงานตามชุดคำสั่ง และสร้างไว้สำเร็จแล้วโดยผู้ผลิต 
รูปแบบการทำงานจึงถูกกำหนดด้วยโปรแกรมหรือชุดคำสั่ง แต่ถ้าเป็นชิป <strong>FPGA</strong>
ผู้ใช้สามารถโปรแกรมชิป โดยใช้ทรัพยากรที่เป็นองค์ประกอบพื้นฐานภายใน (<strong>Buidling Blocks</strong>)
ให้กลายเป็นวงจรดิจิทัลที่มีฟังก์ชันตามต้องการได้ การสร้างซีพียูในรูปแบบที่เรียกว่า <strong>Soft IP Processor</strong>
และวงจรที่เกี่ยวข้องโดยใช้ทรัพยากรภายในชิป <strong>FPGA</strong> ก็ทำได้เช่นกัน</p>
<p>ผู้ผลิตชิป <strong>FPGA</strong> ได้พัฒนาเชิงสถาปัตยกรรมและเลือกใช้เทคโนโลยีการผลิตชิปที่มีความทันสมัยมาตามลำดับ 
ชิป <strong>FPGA</strong> บางรุ่น มีวงจรที่ประกอบด้วยตัวประมวลผล หรือ ซีพียูแบบหลายแกนรวมไว้ภายใน 
(เรียกว่า <strong>Hard-IP Processor Cores</strong>) เช่น ซีพียูตระกูล <strong>Arm-Cortex A Series</strong>
สามารถติดตั้งและใช้งาน <strong>Linux OS</strong> ได้ เป็นต้น และมักเรียกชิปประเภทนี้ว่า <strong>"SoC FPGA"</strong></p>
<p>การออกแบบวงจรสำหรับชิป <strong>FPGA</strong> ก็จะใช้ภาษาคอมพิวเตอร์ในประเภท <strong>HDL</strong>
(<strong>Hardware Description Language</strong>) และที่นิยมใช้กันแพร่หลายคือ 
ภาษา <strong>VHDL</strong> และ <strong>Verilog / SystemVerilog</strong></p>
<p>ชิป <strong>FPGA</strong> มีการใช้งานแพร่หลายน้อยกว่าชิป <strong>MCU / MPU</strong> โดยเฉพาะอย่างยิ่ง
ถ้าพิจารณากลุ่ม <strong>DIY / Makers</strong> เนื่องด้วยหลายสาเหตุ เช่น</p>
<ul>
<li>ชิป <strong>FPGA</strong> และผู้ผลิตชิป (<strong>FPGA Vendors</strong>) มีตัวเลือกน้อยกว่ากรณีของชิป <strong>MCU / MPU</strong></li>
<li>ราคาต่อหน่วย (<strong>Unit Price</strong>) ของชิป <strong>FPGA</strong> หรือบอร์ด <strong>FPGA</strong> มีราคาสูงกว่าตัวเลือกสำหรับไมโครคอนโทรลเลอร์</li>
<li>การออกแบบ <strong>PCB</strong> สำหรับบอร์ด <strong>FPGA</strong> มักมีความซับซ้อนและราคาสูงกว่าบอร์ดไมโครคอนโทรลเลอร์โดยทั่วไป</li>
<li>การออกแบบวงจร ต้องอาศัยภาษา <strong>VHDL / Verilog</strong> ซึ่งแตกต่างจากภาษา <strong>C/C++</strong> 
นักพัฒนาจึงต้องเรียนรู้ภาษาคอมพิวเตอร์หลายภาษา และต้องทำความเข้าใจหลักการทำงานของวงจรดิจิทัลในรูปแบบต่าง ๆ 
ที่ต้องการออกแบบด้วย</li>
</ul>
<hr />
<h2 id="_1">&#9655; <strong>การโปรแกรมฮาร์ดแวร์ได้เชิงลอจิก</strong><a class="headerlink" href="#_1" title="Permanent link">#</a></h2>
<p>ความสามารถที่จะโปรแกรมในระดับลอจิกหรือกำหนดรูปแบบการทำงานของฮาร์ดแวร์ต่าง ๆ ภายในชิป <strong>FPGA</strong> 
เพื่อให้ได้ฟังก์ชันการทำงานที่ต้องการ แบ่งออกได้เป็น</p>
<ul>
<li>ส่วนที่ใช้ในการสร้างลอจิก (<strong>Logic</strong>) </li>
<li>ส่วนที่ใช้เก็บข้อมูล (<strong>Memory / Storage</strong>) </li>
<li>ส่วนที่เป็นอินพุต-เอาต์พุต (<strong>I/O</strong>) </li>
<li>ส่วนที่ใช้เชื่อมต่อส่วนต่าง ๆ เข้าด้วยกัน (<strong>Interconnect</strong>) </li>
</ul>
<p>การโปรแกรมวงจรภายในของชิป <strong>FPGA</strong> จะต้องอาศัยสิ่งที่เรียกว่า "บิตสตรีม" (<strong>FPGA Bitstream</strong>)
ที่ต้องนำไปเขียนลงในหน่วยความจำภายในชิป ชุดข้อมูลบิตเหล่านี้ อาจมีขนาดใหญ่หลายเมกกะบิต จะเป็นตัวกำหนดว่า
วงจรภายในชิป มีฟังก์ชันการทำงานและเชื่อมต่อกันอย่างไรให้เป็นวงจรดิจิทัลที่ต้องการ</p>
<p><img alt="" src="fpga_internals.png" /></p>
<p>รูป: โมเดลเชิงสถาปัตยกรรม (<strong>Simplified Island-style Model</strong>) ของชิป <strong>FPGA</strong>
ที่แสดงองค์ประกอบพื้นฐานภายในชิปที่สามารถโปรแกรมเชิงลอจิกได้</p>
<p><img alt="" src="programmable_switches_interconnects.png" /></p>
<p>รูป: ตัวอย่างโมเดลสำหรับสวิตช์ที่เชื่อมต่อทางไฟฟ้าและโปรแกรมได้เชิงลอจิกภายในชิป <strong>FPGA</strong></p>
<p><img alt="" src="basic_logic_blocks.png" /></p>
<p>รูป: ตัวอย่างโมเดลอย่างง่ายของ <strong>Logic Element (LE)</strong> 
ซึ่งประกอบด้วย <strong>LUT4 (4-Input Lookup-Table)</strong> และ "ฟลิปฟลอป"  (<strong>D-Type Flip-Flop</strong>)
สำหรับข้อมูลหนึ่งบิต</p>
<p>ชิป <strong>FPGA</strong> ส่วนใหญ่จะมี <strong>LUTs (Lookup Tables)</strong>
เช่น <strong>LUT4 (4-Input)</strong> หรือ <strong>LUT5 (5-Input)</strong> เป็นองค์ประกอบพื้นฐาน
และเป็นส่วนหนึ่งของหน่วยย่อยที่เรียกว่า <strong>Logic Elements (LEs)</strong> 
และจะมีจำนวนมากหรือน้อย ก็ขึ้นอยู่กับความจุเชิงลอจิกของชิป <strong>FPGA</strong></p>
<p>&nbsp;</p>
<hr />
<h2 id="fpga_2">&#9655; <strong>ประเด็นในการเลือกใช้ชิป FPGA สำหรับการเรียนรู้เบื้องต้น</strong><a class="headerlink" href="#fpga_2" title="Permanent link">#</a></h2>
<p>หากสนใจจะเรียนรู้เกี่ยวกับ <strong>FPGA</strong> ก็มีประเด็นในการพิจารณา เช่น</p>
<ul>
<li>วิธีการออกแบบวงจร ลำดับขั้นตอนการออกแบบ และซอฟต์แวร์ที่เกี่ยวข้อง</li>
<li>ประเภทของชิป <strong>FPGA</strong> เช่น <strong>FPGA</strong> และ <strong>SoC FPGA</strong></li>
<li>ความสามารถของชิป <strong>FPGA</strong> </li>
<li>ราคาและตัวเลือกของบอร์ด <strong>FPGA</strong> ที่มีจำหน่าย</li>
<li>จำนวนขาและลักษณะของแพคเกจของชิป <strong>FPGA</strong></li>
</ul>
<p>ความสามารถของชิป <strong>FPGA</strong> สามารถจำแนกได้ตามคุณลักษณะต่อไปนี้</p>
<ul>
<li>ความจุเชิงลอจิก (<strong>Logic Capacity</strong>) &mdash; ผู้ผลิตอาจจะระบุจำนวนของสิ่งที่เรียกว่า
<strong>Logic Elements</strong> หรือ <strong>Logic Cells</strong> ซึ่งองค์ประกอบเชิงลอจิกพื้นฐานของชิป <strong>FPGA</strong>
ถ้ามีความจุเชิงลอจิกมาก ก็สามารถสร้างวงจรดิจิทัลที่มีความซับซ้อนได้สูงขึ้นหรือวงจรมีขนาดใหญ่ขึ้น</li>
<li>ความจุของหน่วยความจำภายใน (<strong>Embedded RAM</strong>) เช่น บล็อกของหน่วยความจำ <strong>SRAM</strong></li>
<li>วงจรคำนวณเชิงตัวเลข ซึ่งเหมาะสำหรับการคำนวณหรือประมวลผลสัญญาณดิจิทัลเชิงตัวเลข
เช่น วงจรตัวคูณ (<strong>Multipliers</strong>) วงจรคำนวณ <strong>DSP (Digital Signal Processing) Blocks</strong></li>
<li>วงจรสื่อสารแบบอนุกรมความเร็วสูง (<strong>High-Speed Serial Links / Transceivers</strong>)</li>
<li>วงจร <strong>Hard IP Cores</strong> อื่นๆ  เช่น <strong>Embedded Hard IP Processor Core</strong></li>
<li>ระดับความเร็วของชิป (<strong>Speed Grade</strong>): ชิป <strong>FPGA</strong> ที่มีสถาปัตยกรรมเหมือนกัน
จะให้ความเร็วในการทำงานของวงจรได้แตกต่างกัน ขึ้นอยู่กับ <strong>Speed Grade</strong> ที่ได้เลือกใช้</li>
<li>การจำแนกลักษณะในการใช้งาน เช่น <strong>Commercial Grade</strong>,
<strong>Industrial Grade</strong>, <strong>Automotive Grade</strong>, <strong>Radiation-Hardened Grade</strong>
เป็นต้น</li>
<li>จำนวนขา <strong>I/Os</strong> ของชิป เช่น ในบางกรณีก็มีความจำเป็นต้องใช้ขา <strong>I/Os</strong> จำนวนข้างมาก</li>
<li>รูปแบบการใช้งาน เช่น บอร์ดทดลอง (<strong>Stand-alone FPGA Dev.Kit</strong>)
บอร์ดทดลองที่ใช้กับเบรดบอร์ดได้ (<strong>Breadboard-friendly FPGA Boards</strong>) และ 
<strong>PCIe based FPGA Card</strong> สำหรับใช้กับคอมพิวเตอร์ประสิทธิภาพสูงหรือเซิร์ฟเวอร์ในดาต้าเซ็นเตอร์</li>
</ul>
<p>ชิป <strong>FPGA</strong> ในกลุ่ม <strong>High-End / High-Performance</strong> จะมีราคาแพงกว่า ชิป <strong>FPGA</strong> 
ในกลุ่ม <strong>Low Logic Capacity / Low-Cost</strong> และมีขนาดเล็ก 
นอกจากนั้นแล้วยังต้องใช้เวลาในการคอมไพล์โค้ดนานกว่า และมีขนาดของไฟล์ "บิตสตรีม" ใหญ่กว่า</p>
<p>ชิป <strong>FPGA</strong> มักจะมีแพคเกจ (<strong>IC Package</strong>) เป็นแบบ <strong>BGA (Ball Grid Array)</strong>
และมีจำนวนขาค่อนข้างมาก (หลายร้อยขา หรือ มากกว่า)  และการออกแบบ <strong>PCB</strong> และสร้างบอร์ด <strong>FPGA</strong>
เพื่อใช้งานตามความต้องการของตัวเอง ก็อาจจะเป็นงานที่ท้าทายกว่าการออกแบบบอร์ดไมโครคอนโทรลเลอร์ขนาดเล็ก ดังนั้นการเลือกบอร์ด <strong>FPGA</strong>
ในลักษณะ <strong>FPGA Development Kit</strong> จึงเป็นตัวเลือกแรกสำหรับผู้ที่เริ่มต้นและสนใจเรียนรู้เกี่ยวกับ <strong>FPGA</strong></p>
<p>&nbsp;</p>
<hr />
<h2 id="fpga_3">&#9655; <strong>การจำแนกตามชนิดของหน่วยความจำของ FPGA</strong><a class="headerlink" href="#fpga_3" title="Permanent link">#</a></h2>
<p>การจำแนกประเภทของชิป <strong>FPGA</strong> แบ่งเป็นประเภทย่อยตามชนิดของหน่วยความจำในชิป <strong>FPGA</strong> ได้ดังนี้</p>
<ul>
<li><strong>SRAM-based</strong>: เป็นหน่วยความจำแบบ <strong>Volatile</strong> 
(เมื่อปิดไฟเลี้ยงให้ชิป <strong>FPGA</strong> ข้อมูลจะสูญหายไป) เมื่อชิปเริ่มต้นทำงานหรือหลังรีเซตทุกครั้ง 
จะต้องมีการโหลดบิตสตรีม จากชิปหน่วยความจำภายนอก (เช่น <strong>Serial Configuration Flash</strong>)
เข้าไปในชิป <strong>FPGA</strong> เพื่อตั้งค่าฟังก์ชันการทำงานให้วงจรก่อนเริ่มทำงานตามที่ได้ออกแบบไว้</li>
<li><strong>Flash-based</strong>: เป็นหน่วยความจำแบบ <strong>Non-volatile</strong> แต่เขียนและลบข้อมูลได้หลายครั้ง
และเมื่อปิดไฟเลี้ยง ข้อมูลจะไม่สูญหาย</li>
<li><strong>Antifuse-based</strong>: เป็นหน่วยความจำแบบ <strong>Non-volatile</strong> 
และเขียนได้ครั้งเดียว (<strong>OTP: One-Time Programmble</strong>) คล้ายกับหน่วยความจำแบบ <strong>eFuse</strong>
ในชิปไมโครคอนโทรลเลอร์ เมื่อเขียนข้อมูลลงไปแล้ว จะแก้ไขไม่ได้ </li>
</ul>
<p>ชิป <strong>Antifuse FPGA</strong> จึงไม่เหมาะกับการนำไปใช้ในการสร้างอุปกรณ์ต้นแบบที่ต้องมีการแก้ไขวงจรหลายครั้ง
แต่ก็มีข้อดีเช่นกันในเรื่องความปลอดภัยของบิตสตรีม (มีการป้องกัน ทำให้ไม่สามารถอ่านข้อมูลบิตสตรีมออกมาได้)
และการใช้พลังงานในระดับที่ต่ำกว่า <strong>FPGA</strong> ประเภทอื่น</p>
<p>โดยทั่วไป ก็แนะนำให้เลือกใช้ชิป <strong>SRAM-based FPGA</strong> สำหรับการเรียนรู้ ฝึกปฏิบัติ หรือลักษณะการใช้งาน
ที่ต้องมีการปรับเปลี่ยนวงจรได้ เช่น การโปรแกรมฟังก์ชันการทำงานหลายครั้งในขณะทำงาน 
(<strong>Run-Time Reconfiguration / Device Reprogramming</strong>)</p>
<p>เราอาจจำแนก <strong>FPGA</strong> ได้เป็นประเภทย่อย เช่น</p>
<ul>
<li><strong>Stand-alone FPGA</strong>: เป็นชิป <strong>FPGA</strong> ที่มีการจำหน่ายโดยทั่วไป</li>
<li><strong>Embedded FPGA (eFPGA)</strong>: ไม่ได้เป็นไอซีสำเร็จรูป แต่เป็น <strong>Hard IP</strong> ของบริษัท
ในกลุ่ม <strong>FPGA Vendors</strong> เช่น บริษัท <strong>Intel/eASIC</strong>, <strong>QuickLogic</strong>, <strong>Efinix</strong>, <strong>Flex Logic</strong> และ
<strong>Achronix</strong> เป็นต้น และจะต้องนำไปใช้งานร่วมกับวงจรอื่นเพื่อนำไปผลิตเป็นไอซีโดยโรงงาน</li>
</ul>
<p>ตัวอย่างบริษัทในกลุ่ม <strong>FPGA / eFPGA Vendors</strong> </p>
<ul>
<li><strong>Xilinx</strong> ซึ่งถูกบริษัท <strong>AMD</strong> ซื้อไปในเดือนตุลาคม ค.ศ. 2020
  <br> <a href="https://www.amd.com/en/products/xilinx">https://www.amd.com/en/products/xilinx</a></li>
<li><strong>Altera</strong> ซึ่งถูกบริษัท <strong>Intel</strong> ซื้อไปในเดือนธันวาคม ค.ศ. 2015
  <br> <a href="https://www.intel.com/content/www/us/en/products/details/fpga.html">https://www.intel.com/content/www/us/en/products/details/fpga.html</a></li>
<li><strong>Lattice Semiconductor</strong> 
  <a href="https://www.latticesemi.com/">https://www.latticesemi.com/</a></li>
<li><strong>Actel</strong> ซึ่งถูกบริษัท <strong>Microsemi</strong> ซื้อไปในเดือนพฤศจิกายน ค.ศ. 2010 
และบริษัทนี้ก็ถูกซื้อไป โดยบริษัท <strong>Microchip</strong> ในเดือนพฤษภาคม ค.ศ. 2018
  <br> <a href="https://www.microchip.com/en-us/products/fpgas-and-plds">https://www.microchip.com/en-us/products/fpgas-and-plds</a></li>
<li><strong>QuickLogic</strong> 
  <a href="https://www.quicklogic.com/">https://www.quicklogic.com/</a></li>
<li><strong>Dialog Semiconductor</strong> ซึ่งถูกบริษัท <strong>Renesas Electronics</strong> ซื้อไปในเดือนสิงหาคม ค.ศ. 2021</li>
<li><strong>eASIC</strong> ซึ่งถูกบริษัท <strong>Intel</strong> ซื้อไปในเดือนกรกฎาคม ค.ศ. 2018</li>
<li><strong>Achronix Semiconductor</strong> 
  <a href="https://www.achronix.com/">https://www.achronix.com/</a></li>
<li><strong>Efinix</strong> 
  <a href="https://www.efinixinc.com/">https://www.efinixinc.com/</a></li>
<li><strong>Flex Logic Technologies, Inc.</strong>
  <a href="https://flex-logix.com/">https://flex-logix.com/</a></li>
<li><strong>GOWIN Semiconductor (China)</strong>
  <a href="https://www.gowinsemi.com/en/">https://www.gowinsemi.com/en/</a></li>
<li><strong>Cologne Chip (Germany)</strong>
  <a href="https://www.colognechip.com/">https://www.colognechip.com/</a></li>
</ul>
<hr />
<h2 id="fpga-design">&#9655; <strong>วิธีการสำหรับ FPGA Design</strong><a class="headerlink" href="#fpga-design" title="Permanent link">#</a></h2>
<p>วิธีการออกแบบวงจรสำหรับ <strong>FPGA</strong> จำแนกได้ดังนี้</p>
<ul>
<li><strong>Block-based Graphical Design Entry</strong>: การวาดผังวงจรโดยใช้องค์ประกอบพื้นฐาน 
หรือบล็อกจากไลบรารี เช่น ลอจิกเกตประเภทต่าง ๆ แล้วนำมาสร้างวงจรที่มีความซับซ้อนมากขึ้น 
เรียกว่า <strong>Intellectual Property (IP) Core</strong> และนำไปอีกใช้ในวงจรอื่น </li>
<li><strong>HDL-based Design Entry</strong>: การใช้ภาษาคอมพิวเตอร์ที่เรียกว่า <strong>HDL</strong>
ตัวเลือกที่เป็นที่นิยมและมีการใช้แพร่หลาย คือ <strong>VHDL และ Verilog / SystemVerilog</strong>
โดยออกแบบวงจรในระดับลอจิกเกต  (<strong>Gate Level</strong>) หรือสูงขึ้นไปในระดับที่เรียกว่า <strong>Register-Transfer Level (RTL)</strong>
แล้วนำไปผ่านขั้นตอนการคอมไพล์โค้ดเพื่อให้ได้วงจรดิจิทัล (เรียกขั้นตอนนี้ว่า <strong>FPGA Compilation / Logic Synthesis</strong>)</li>
<li><strong>C/C++ based Coding</strong>: การแปลงโค้ด เช่น ฟังก์ชันในภาษา <strong>C/C++</strong>
โดยใช้คอมไพล์เลอร์หรือโปรแกรมในประเภทเรียกว่า <strong>High-Level Synthesis (HLS) Tools</strong>
ให้เป็นวงจรดิจิทัลในภาษา <strong>VHDL / Verilog</strong></li>
<li><strong>High-level Coding</strong>: การใช้ภาษาคอมพิวเตอร์อื่น เช่น 
<strong>OpenCL (Open Computing Language for CPU / GPUs/ FPGAs)</strong> 
หรือ การใช้ภาษา <strong>Python</strong> สำหรับการออกแบบวงจรดิจิทัล ก็เป็นอีกหนึ่งตัวเลือกที่น่าสนใจ</li>
</ul>
<p>การออกแบบวงจรดิจิทัลด้วยการเขียนโค้ดในภาษา <strong>HDL</strong> จะช่วยเพิ่มประสิทธิภาพของนักออกแบบวงจรได้อย่างมาก
และสามารถนำกลับโค้ดที่เขียนไว้มาใช้ได้อีกในการออกแบบวงจรอื่น</p>
<p>ไม่ว่าจะเริ่มต้นการดีไซน์ด้วยการเขียนโค้ดหรือวาดผังวงจรเชิงกราฟิก จะต้องมีการแปลงดีไซน์ให้เป็นวงจรสำหรับชิป
<strong>FPGA</strong> ซึ่งประกอบด้วยขั้นตอนหลักในกระบวนการออกแบบ (<strong>FPGA Design Flow</strong>) ดังนี้</p>
<ul>
<li><strong>RTL &amp; Logic Synthesis</strong>:
การแปลงวงจรจากโค้ด <strong>HDL</strong>ในระดับ <strong>RTL</strong> ให้เป็นวงจรในระดับลอจิกเกต (<strong>Gate-level Netlist</strong>)</li>
<li><strong>Technology Mapping / Fitting</strong>:
การแปลงวงจรในลำดับลอจิกเกต ให้เป็นวงจรที่ใช้วงจรพื้นฐานของชิป <strong>FPGA</strong>
เช่น <strong>LUTs (Lookup Tables)</strong> สำหรับการสร้างฟังก์ชันเชิงลอจิก หน่วยความจำประเภท <strong>Flip-Flops</strong> และวงจรพื้นฐานประเภทอื่น ๆ เป็นต้น</li>
<li><strong>Placement &amp; Routing</strong>: การจัดวางหรือเลือกหาตำแหน่งของทรัพยากรพื้นฐานที่ต้องใช้สำหรับวงจร
และหาเส้นทางของสัญญาณเชื่อมต่อกันภายในชิป <strong>FPGA</strong></li>
<li><strong>Bitstream Generation</strong>: การสร้างไฟล์ "บิตสตรีม" เป็นขั้นตอนสุดท้าย</li>
</ul>
<p><img alt="" src="fpga_logic_mapping.png" /></p>
<p>รูป: ตัวอย่างวงจร <strong>2-to-1 Multiplexer (MUX2_1)</strong> 
และการสร้างวงจรโดยใช้ทรัพยากรใช้ชิป <strong>FPGA</strong> ที่เรียกว่า <strong>LUT4 (4-Input Lookup Table)</strong></p>
<p><img alt="" src="mux2_1_vhdl_dataflow.png" /></p>
<p>รูป: ตัวอย่างการเขียนโค้ด <strong>VHDL</strong> สำหรับวงจร <strong>MUX2_1</strong> ในรูปแบบ <strong>Data Flow</strong></p>
<p><img alt="" src="mux2_1_vhdl_behave.png" /></p>
<p>รูป: ตัวอย่างการเขียนโค้ด <strong>VHDL</strong> สำหรับวงจร <strong>MUX2_1</strong> ในรูปแบบ
<strong>Behavioral Modeling</strong> และผลการสังเคราะห์วงจรลอจิกเกตในระดับ <strong>Logic Cell</strong>
โดยใช้ซอฟต์แวร์ <strong>Intel / Altea Quartus Prime</strong></p>
<p><img alt="" src="mux2_1_vhdl_modeling_styles.png" /></p>
<p>รูป: การเปรียบเทียบรูปแบบการเขียนโค้ด <strong>VHDL</strong> (<strong>VHDL Modeling Styles</strong>)
สำหรับวงจร <strong>MUX2_1</strong></p>
<p><img alt="" src="mux4_1_vhdl_structural.png" /></p>
<p>รูป: ตัวอย่างการเขียนโค้ด <strong>VHDL</strong> สำหรับวงจร <strong>MUX4_1</strong> ในรูปแบบ
<strong>Structural Modeling</strong> แลผลการสังเคราะห์วงจรลอจิกเกต</p>
<p>&nbsp;</p>
<hr />
<h2 id="fpga-design_1">&#9655; <strong>ซอฟต์แวร์สำหรับ FPGA Design</strong><a class="headerlink" href="#fpga-design_1" title="Permanent link">#</a></h2>
<p>ซอฟต์แวร์สำหรับการออกแบบวงจรใน <strong>FPGA</strong> จะขึ้นอยู่กับผู้ผลิตแต่ละราย ไม่เหมือนกรณีของไมโครคอนโทรลเลอร์
ยกตัวอย่างเช่น ถ้าเลือกใช้ชิปของ <strong>Intel / Altera</strong> มีตัวเลือก เช่น</p>
<ul>
<li><strong>Intel Quartus Prime Design Software</strong>: แบ่งเป็น (1) <strong>Standard Edition</strong>,
(2) <strong>Pro Edition</strong> และ  (3) <strong>Lite Edition</strong> (<em>free</em>)
และมีให้เลือกใช้สำหรับระบบปฏิบัติการ <strong>Windows (64-bit)</strong> และ <strong>Linux (64-bit)</strong> เท่านั้น
แต่ละตัวเลือก ก็รองรับการใช้ตระกูลชิป <strong>FPGA</strong> ที่อาจแตกต่างกันไป นอกจากนั้นยังมีซอฟต์แวร์ที่เกี่ยวข้องรายย่อยอีก เช่น<ul>
<li><strong>Nios II Embedded Design Suite (EDS)</strong></li>
<li><strong>Intel SoC FPGA Embedded Development Suite (SoC EDS)</strong></li>
<li><strong>Intel DSP Builder</strong> (Model-based DSP using MALTAB/Simulink)</li>
<li><strong>Intel FPGA SDK for OpenCL</strong> (OpenCL-based High-Level Synthesis)</li>
<li><strong>Intel FPGA AI Suite</strong> (FPGA-based AI / Deep Learning Accelerators)</li>
</ul>
</li>
<li><strong>Altera Quartus II</strong>: แบ่งเป็น (1) <strong>Subscription Edition</strong> 
และ (2) <strong>Web Edition</strong> (<em>free</em>) &mdash; ไม่แนะนำให้ใช้งานแล้ว</li>
<li><strong>Altera MAX+PLUS II</strong> &mdash; ไม่มีจำหน่ายและเลิกใช้งานแล้ว</li>
</ul>
<p><img alt="" src="quartus2_v13.1.png" /></p>
<p>รูป: ซอฟต์แวร์ <strong>Altera Quartus II Web Edition (v13.1)</strong></p>
<p>หากพิจารณาซอฟต์แวร์สำหรับการออกแบบ <strong>FPGA</strong> เช่น ของบริษัท <strong>Intel / Altera</strong> และ 
<strong>AMD / Xilinx</strong> ก็มีข้อสังเกตดังนี้ </p>
<ul>
<li>ถ้าเป็นชิป <strong>FPGA</strong> ในกลุ่ม <strong>High-End / High-Performance</strong>
จะมีค่าใช้จ่ายสำหรับค่าลิขสิทธิ์ของซอฟต์แวร์ (<strong>Software License Fee</strong> &mdash; paid license required)
ราคาค่อนข้างแพง </li>
<li>ถ้าเป็นชิป <strong>FPGA</strong> บางรุ่น ในกลุ่ม <strong>Low-Cost</strong> ก็จะมีเวอร์ชันฟรี เช่น 
ซอฟต์แวร์ <strong>Intel Quartus Prime Lite Edition</strong> และ 
<strong>AMD-Xilinx Vivado WebPACK Edition</strong> และ <strong>Vivado ML Standard Edition</strong></li>
<li>ไฟล์สำหรับการติดตั้งซอฟต์แวร์ของบริษัท เช่น <strong>Intel/Altera</strong> และ <strong>AMD/Xilinx</strong>
มักมีขนาดใหญ่และใช้พื้นที่ในการติดตั้งหลายสิบกิกะไบต์ (<strong>Gigabytes</strong>)</li>
</ul>
<p>ในช่วงหลายปีที่ผ่านมา นักพัฒนาเริ่มสนใจการใช้ซอฟต์แวร์ประเภท 
<strong>FOSS (Free &amp; Open Source Software)</strong> สำหรับการออกแบบวงจรในชิป <strong>FPGA</strong>
และนิยมใช้กับระบบปฏิบัติการ <strong>Linux</strong> การติดตั้งไฟล์ต่าง ๆ ก็ใช้พื้นที่ในฮาร์ดดิสก์ไม่มาก ยกตัวอย่างเช่น </p>
<ul>
<li><strong>Lattice Semiconductor</strong>: iCE40 &amp; ECP5 FPGA Families
(<a href="https://github.com/YosysHQ/icestorm"><strong>Project IceStorm</strong></a> 
 | <a href="https://github.com/YosysHQ/prjtrellis"><strong>Project Trellis</strong></a>)</li>
<li><strong>QuickLogic</strong>: EOS S3 MCU + eFPGA Family</li>
<li><strong>Xilinx</strong>: Artix-7 / Kintex-7 FPGAs (<a href="https://github.com/F4PGA/prjxray"><strong>Project X-Ray</strong></a>)</li>
<li><strong>GOWIN Semiconductor</strong>: LittleBee FPGA Family</li>
<li><strong>Cologne Chip</strong>: GateMate FPGA Family</li>
</ul>
<p>ดังนั้นซอฟต์แวร์ประเภท <strong>FOSS EDA Software</strong> สำหรับ <strong>FPGA Design</strong>
ก็เป็นอีกหนึ่งแนวโน้มและทิศทางที่น่าสนใจติดตามสำหรับนักพัฒนา</p>
<p>&nbsp;</p>
<hr />
<h2 id="fpga-soc-fpga-intel-altera">&#9655; <strong>ตระกูลของชิป FPGA / SoC FPGA ของ Intel / Altera</strong><a class="headerlink" href="#fpga-soc-fpga-intel-altera" title="Permanent link">#</a></h2>
<p>ลองมาดูรายการของชิป <strong>FPGA / SoC FPGA</strong> ของบริษัท <strong>Intel / Altera</strong>
จากล่าสุดและย้อนไปในอดีต บริษัท <strong>Intel Corp.</strong> ได้เข้าซื้อบริษัท<strong> Altera Corp.</strong> 
ได้สำเร็จในเดือนธันวาคม ค.ศ. 2015</p>
<ul>
<li><strong>Intel Agilex Series</strong><ul>
<li>Agilex 3 / 5 / 7 / 9</li>
</ul>
</li>
<li><strong>Intel Arria Series</strong><ul>
<li>Arria 10 GX / GT</li>
<li>Arria 10 SX</li>
<li>Arria V GX /GT / SX / ST</li>
<li>Arria V GZ</li>
<li>Arria II GZ / II GX (<em>Not Recommended for New Designs</em>)</li>
<li>Aria GX (<em>Discontinued</em>)</li>
</ul>
</li>
<li><strong>Altera Cyclone Series</strong><ul>
<li>Cyclone 10 LP / GX</li>
<li>Cyclone V</li>
<li>Cyclone IV GX / E</li>
<li>Cyclone III (<em>Not Recommended for New Designs</em>)</li>
<li>Cyclone II (<em>Not Recommended for New Designs</em>)</li>
<li>Cyclone (<em>Discontinued</em>)</li>
</ul>
</li>
<li><strong>Altera Stratix Series</strong><ul>
<li>Stratix 10 GX / SX / TX</li>
<li>Stratix V (<em>Not Recommended for New Designs</em>)</li>
<li>Stratix IV (<em>Not Recommended for New Designs</em>)</li>
<li>Stratix III (<em>Not Recommended for New Designs</em>)</li>
<li>Stratix II / GX (<em>Discontinued</em>)</li>
<li>Stratix / GX (<em>Discontinued</em>)</li>
</ul>
</li>
<li><strong>Altera MAX Series</strong><ul>
<li>MAX 10</li>
<li>MAX V</li>
<li>MAX II (<em>Discontinued</em>)</li>
<li>MAX 7000 (<em>Discontinued</em>)</li>
<li>MAX 3000A (<em>Discontinued</em>)</li>
</ul>
</li>
<li><strong>Legacy Devices</strong> (<em>Discontinued</em>)<ul>
<li>ACEX 1K</li>
<li>APEX 20K / 20KE</li>
<li>FLEX 10K</li>
<li>FLEX 6000</li>
<li>HardCopy: Stratix / IV / III / II</li>
</ul>
</li>
</ul>
<p>ตระกูลของชิปที่มีการผลิตและจำหน่ายมาในอดีตหลายสิบปี ก็จะถูกยกเลิกการผลิตไปตามกาลเวลา
หรือไม่แนะนำให้เลือกใช้งานอีกต่อไป</p>
<p>ซอฟต์แวร์ <strong>Intel Quartus Prime Lite Edition</strong> เป็นซอฟต์แวร์ที่ผู้ใช้สามารถดาวน์โหลดมาใช้งานได้ฟรี
รองรับชิป <strong>FPGA</strong> ตระกูลต่อไปนี้</p>
<ul>
<li><strong>Cyclone 10 LP</strong></li>
<li><strong>Cyclone IV</strong></li>
<li><strong>Cyclone V</strong></li>
<li><strong>MAX 10</strong></li>
</ul>
<p>และไม่รองรับชิปในกลุ่ม <strong>High-End</strong> เช่น <strong>Agilex</strong>, <strong>Stratix 10</strong>, <strong>Arria 10</strong>
และ <strong>Cyclone 10 GX</strong> เป็นต้น ซึ่งจะต้องใช้กับ <strong>Intel Quartus Prime Pro Edition</strong> เท่านั้น</p>
<p>&nbsp;</p>
<hr />
<h2 id="_2">&#9655; <strong>กล่าวสรุป</strong><a class="headerlink" href="#_2" title="Permanent link">#</a></h2>
<p>บทความนี้ได้นำเสนอแนวทางการเลือกใช้ชิป <strong>FPGA</strong> ในประเด็นต่าง ๆ 
ที่ควรพิจารณา ก่อนการตัดสินใจเลือกใช้เพื่อการเรียนรู้และฝึกปฏิบัติสำหรับผู้เริ่มต้น</p>
<p><strong>บทความที่เกี่ยวข้อง</strong></p>
<ul>
<li><a href="../intel_prime_lite_cyc4/">การทดลองใช้งานซอฟต์แวร์ <strong>Intel FPGA Prime Lite</strong> และบอร์ด <strong>Cyclone IV FPGA</strong></a></li>
</ul>
<p>&nbsp;</p>
<hr />
<p><em>This work is licensed under a</em> <strong><em>Creative Commons Attribution-ShareAlike 4.0 International License.</em></strong></p>
<p>Created: 2023-07-01 | Last Updated: 2023-08-06</p></div>
            </div>
        </div>

        <footer class="col-md-12">
            <hr>
                <p>Copyright &copy; 2021-2023 IoT Engineering Education, Bangkok/Thailand</a></p>
            <p>Documentation built with <a href="https://www.mkdocs.org/">MkDocs</a>.</p>
        </footer>
        <script>
            var base_url = "../..",
                shortcuts = {"help": 191, "next": 78, "previous": 80, "search": 83};
        </script>
        <script src="../../js/base.js" defer></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.4/MathJax.js?config=TeX-AMS-MML_HTMLorMML" defer></script>
        <script src="../../search/main.js" defer></script>

        <div class="modal" id="mkdocs_search_modal" tabindex="-1" role="dialog" aria-labelledby="searchModalLabel" aria-hidden="true">
    <div class="modal-dialog modal-lg">
        <div class="modal-content">
            <div class="modal-header">
                <h4 class="modal-title" id="searchModalLabel">Search</h4>
                <button type="button" class="close" data-dismiss="modal"><span aria-hidden="true">&times;</span><span class="sr-only">Close</span></button>
            </div>
            <div class="modal-body">
                <p>From here you can search these documents. Enter your search terms below.</p>
                <form>
                    <div class="form-group">
                        <input type="search" class="form-control" placeholder="Search..." id="mkdocs-search-query" title="Type search term here">
                    </div>
                </form>
                <div id="mkdocs-search-results" data-no-results-text="No results found"></div>
            </div>
            <div class="modal-footer">
            </div>
        </div>
    </div>
</div><div class="modal" id="mkdocs_keyboard_modal" tabindex="-1" role="dialog" aria-labelledby="keyboardModalLabel" aria-hidden="true">
    <div class="modal-dialog">
        <div class="modal-content">
            <div class="modal-header">
                <h4 class="modal-title" id="keyboardModalLabel">Keyboard Shortcuts</h4>
                <button type="button" class="close" data-dismiss="modal"><span aria-hidden="true">&times;</span><span class="sr-only">Close</span></button>
            </div>
            <div class="modal-body">
              <table class="table">
                <thead>
                  <tr>
                    <th style="width: 20%;">Keys</th>
                    <th>Action</th>
                  </tr>
                </thead>
                <tbody>
                  <tr>
                    <td class="help shortcut"><kbd>?</kbd></td>
                    <td>Open this help</td>
                  </tr>
                  <tr>
                    <td class="next shortcut"><kbd>n</kbd></td>
                    <td>Next page</td>
                  </tr>
                  <tr>
                    <td class="prev shortcut"><kbd>p</kbd></td>
                    <td>Previous page</td>
                  </tr>
                  <tr>
                    <td class="search shortcut"><kbd>s</kbd></td>
                    <td>Search</td>
                  </tr>
                </tbody>
              </table>
            </div>
            <div class="modal-footer">
            </div>
        </div>
    </div>
</div>

    </body>
</html>
