set_max_delay -from inst_ccip_interface_reg|inst_green_top|platform_shim_ccip_std_afu|ccip_std_afu|app|clock_cross|async_shim_error_bb[1] -to inst_ccip_interface_reg|inst_green_top|platform_shim_ccip_std_afu|ccip_std_afu|app|clock_cross|async_shim_error_afu[1] 100.000
set_max_delay -from inst_ccip_interface_reg|inst_green_top|platform_shim_ccip_std_afu|ccip_std_afu|app|clock_cross|async_shim_error_bb[0] -to inst_ccip_interface_reg|inst_green_top|platform_shim_ccip_std_afu|ccip_std_afu|app|clock_cross|async_shim_error_afu[0] 100.000
set_max_delay -from inst_ccip_interface_reg|inst_green_top|platform_shim_ccip_std_afu|ccip_std_afu|app|clock_cross|reset[0] -to inst_green_top|platform_shim_ccip_std_afu|ccip_std_afu|app|clock_cross|reset[1] 100.000
set_max_delay -from inst_ccip_interface_reg|inst_green_top|platform_shim_ccip_std_afu|ccip_std_afu|app|pipearch_top_inst|reset[0] -to inst_green_top|platform_shim_ccip_std_afu|ccip_std_afu|app|pipearch_top_inst|reset[1] 100.000