\documentclass[a4paper]{article}

\usepackage{listings}
\usepackage{color}

\usepackage[spanish]{babel}
\selectlanguage{spanish}
\usepackage[utf8]{inputenc}
\usepackage{enumerate}
\usepackage{fancyhdr}

\usepackage{geometry}
 \geometry{
 a4paper,
 total={170mm,257mm},
 left=20mm,
 top=20mm,
 }
\pagestyle{fancy}

\fancyhead{}
\fancyfoot{} 
\fancyfoot[R]{\thepage}
\fancyhead[L]{6620 - Organización de Computadoras.}
\title{Impacto de la función \textit{strlen} en la jerarquía de memoria}
\date{}
\begin{document}
\maketitle


\section{Disposición de datos en el \textit{caché}}
Se dispone de una computadora MIPS32 que dispone de un \textit{caché} 2WSA, \texttt{$WT/\neg WA$},capacidad total 128 bytes,
bloques de 8 bytes y política de reemplazo \texttt{LRU}.
\begin{enumerate}

\item Indicar que bits de las direcciones emitidas por el procesador se corresponden con los campos \textit{offset}, \textit{index} y \textit{tag}.

\item Indicar el contenido final del \textit{cache}, así como la tasa de desaciertos (\texttt{MR}) al ejecutar la 
función \texttt{strlen} con el siguiente argumento:

\begin{lstlisting}
const char *s = lplusd; /* point to a 62 bytes long C-string */
strlen(s);
\end{lstlisting}
 
 Se puede suponer que el registro \texttt{\$sp} contiene el valor \texttt{0xFFFF0000} y que la dirección representada por \texttt{s} está alineada con el \textit{cache}\footnote{El dato apuntado por \texttt{s} se corresponde con el primer byte del primer bloque.}
\begin{enumerate}[a.]
  
  \item A partir de la implementación provista en la sección \ref{sec:cod_c} y considerando \textbf{únicamente} 
	los accesos al arreglo de caracteres.
 
  \item A partir de la implementación provista en la sección \ref{sec:cod_asm} y considerando \textbf{únicamente} 
	los accesos al \textit{stack} de la función \texttt{strlen}.
  
  \item Considerando \textbf{únicamente} el acceso a memoria para realizar el \textit{fetch} de instrucciones.

  \item Repetir los dos puntos anteriores, utilizando la implementación provista en la sección \ref{sec:cod_asm_r}
\end{enumerate}

\item ¿Es posible realizar alguna afirmación sobre el tiempo de ejecución de las distintas variantes en esta computadora?

\end{enumerate}

\section{Tiempos de acceso}
Para los siguientes ejercicios, suponemos que la memoria principal dispone de una latencia de 100 ns, y un ancho de banda de 200 Mhz.

En este contexto se decide cambiar el \textit{caché} unificado por un \textit{caché split} de la siguiente manera:
\begin{itemize}
  \item Tanto el \textit{caché} de instrucciones como el de datos tienen una capacidad de 64 bytes, lineas de 8 bytes y tiempo de \textit{hit}
($T_{hit}$) de 1 ns
  \item Ambos son \textit{Direct Mapped}\footnote{i.e de correspondencia directa}
\end{itemize}

\begin{enumerate}[a.]
\item Calcular la tasa de desaciertos y clasificar según el Modelo \textbf{3C}
\item Calcular el tiempo promedio de acceso a memoria

\item Se proponen las siguientes optimizaciones. Para cada una, calcular el \textit{Speed Up} correspondiente
\begin{enumerate}[i.]
  \item Para el \textit{caché} de instrucciones, la linea es de 16 bytes.
  \item El caché de datos pasa a ser \textit{2WSA}, con política de reemplazo \texttt{LRU} y el $T_{hit}$ es de 3 ns
  \item El caché de datos tiene política de escritura \texttt{WB/WA}
\end{enumerate}

\end{enumerate}
\pagebreak

\appendix
\section{Código fuente}
\subsection{Implementación en C}
\label{sec:cod_c}
\lstinputlisting[language=C,basicstyle=\footnotesize]{code/strlen.c}

\pagebreak
\subsection{Implementación en assembly Mips32}
\subsubsection{Utilizando el \textit{stack} para almacenar variables locales}
\label{sec:cod_asm}
\lstinputlisting[language=C,basicstyle=\footnotesize]{code/strlen.S}

\pagebreak
\subsubsection{Utilizando registros para almacenar variables locales}
\label{sec:cod_asm_r}
\lstinputlisting[language=C,basicstyle=\footnotesize]{code/strlen_2.S}

\end{document}
