Vivado Simulator 2015.4
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: /opt/Xilinx/Vivado/2015.4/bin/unwrapped/lnx64.o/xelab -wto 8cfbd71f8c2244a4802a4668ad038820 --debug typical --relax --mt 8 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot Testbench_uart_behav xil_defaultlib.Testbench_uart xil_defaultlib.glbl -log elaborate.log 
Using 8 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 83 differs from formal bit length 106 for port Data_B_i [/media/francis/Acer/Users/Francis/Documents/GitHub/Proyecto_De_Graduacion/FPU_FLM/RTL/Mult/Sgf_Multiplication.v:290]
WARNING: [VRFC 10-278] actual bit length 53 differs from formal bit length 52 for port Round_Bits_i [/media/francis/Acer/Users/Francis/Documents/GitHub/Proyecto_De_Graduacion/FPU_FLM/RTL/Mult/FPU_Multiplication_Function.v:315]
WARNING: [VRFC 10-278] actual bit length 32 differs from formal bit length 10 for port d [/media/francis/Acer/Users/Francis/Documents/GitHub/Proyecto_De_Graduacion/FPU_FLM/RTL/fpuuart/FPU_UART.v:157]
WARNING: [VRFC 10-278] actual bit length 32 differs from formal bit length 3 for port d [/media/francis/Acer/Users/Francis/Documents/GitHub/Proyecto_De_Graduacion/FPU_FLM/RTL/fpuuart/FPU_UART.v:168]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.FSM_test
Compiling module xil_defaultlib.FSM_Mult_Function
Compiling module xil_defaultlib.RegisterAdd(W=1)
Compiling module xil_defaultlib.RegisterAdd(W=2)
Compiling module xil_defaultlib.RegisterMult(W=64)
Compiling module xil_defaultlib.First_Phase_M(W=64)
Compiling module xil_defaultlib.Comparator_Equal(S=63)
Compiling module xil_defaultlib.Zero_InfMult_Unit(W=64)
Compiling module xil_defaultlib.Multiplexer_AC(W=12)
Compiling module xil_defaultlib.Mux_3x1(W=11)
Compiling module xil_defaultlib.add_sub_carry_out(W=12)
Compiling module xil_defaultlib.RegisterMult(W=12)
Compiling module xil_defaultlib.RegisterMult(W=1)
Compiling module xil_defaultlib.Comparator_Less(W=12)
Compiling module xil_defaultlib.Exp_Operation_m(EW=11)
Compiling module xil_defaultlib.XOR_M
Compiling module xil_defaultlib.multiplier(W=26)
Compiling module xil_defaultlib.RegisterAdd(W=52)
Compiling module xil_defaultlib.multiplier(W=27)
Compiling module xil_defaultlib.RegisterAdd(W=54)
Compiling module xil_defaultlib.adder(W=27)
Compiling module xil_defaultlib.RegisterAdd(W=28)
Compiling module xil_defaultlib.multiplier(W=28)
Compiling module xil_defaultlib.RegisterAdd(W=56)
Compiling module xil_defaultlib.substractor(W=56)
Compiling module xil_defaultlib.adder(W=106)
Compiling module xil_defaultlib.RegisterAdd(W=106)
Compiling module xil_defaultlib.Sgf_Multiplication(SW=53)
Compiling module xil_defaultlib.Multiplexer_AC(W=53)
Compiling module xil_defaultlib.Multiplexer_AC(W=1)
Compiling module xil_defaultlib.shift_mux_array(SWR=53,LEVEL=0)
Compiling module xil_defaultlib.RegisterMult(W=53)
Compiling module xil_defaultlib.Barrel_Shifter_M(SW=53)
Compiling module xil_defaultlib.OR_Module(W=52)
Compiling module xil_defaultlib.Deco_Round_Mult
Compiling module xil_defaultlib.Round_decoder_M(SW=52)
Compiling module xil_defaultlib.adder(W=53)
Compiling module xil_defaultlib.RegisterAdd(W=53)
Compiling module xil_defaultlib.Adder_Round(SW=53)
Compiling module xil_defaultlib.Mux_3x1(W=1)
Compiling module xil_defaultlib.Multiplexer_AC(W=11)
Compiling module xil_defaultlib.Multiplexer_AC(W=52)
Compiling module xil_defaultlib.RegisterAdd(W=64)
Compiling module xil_defaultlib.Tenth_Phase(W=64,EW=11,SW=52)
Compiling module xil_defaultlib.FPU_Multiplication_Function(W=64...
Compiling module xil_defaultlib.Coun_Baud
Compiling module xil_defaultlib.UBuffer
Compiling module xil_defaultlib.Receptor
Compiling module xil_defaultlib.ReceptorRX
Compiling module xil_defaultlib.Transmisor
Compiling module xil_defaultlib.Transmisor_TX
Compiling module xil_defaultlib.Uart
Compiling module xil_defaultlib.ROM_test(W=64)
Compiling module xil_defaultlib.ROM_test(W=64,N=1)
Compiling module xil_defaultlib.cont_test(W=10)
Compiling module xil_defaultlib.cont_test(W=3)
Compiling module xil_defaultlib.Mux_8x1
Compiling module xil_defaultlib.FPU_UART(W=64,EW=11,SW=52,SWR=55...
Compiling module xil_defaultlib.Testbench_uart
Compiling module xil_defaultlib.glbl
Built simulation snapshot Testbench_uart_behav
