# 제 6장 목표
- 두 이진수를 이용한 이진 덧셈, 뺄셈, 곱셈, 나눗셈 수행
- 16진수 덧셈과 뺄셈 수행
- 이진 덧셈과 OR 덧셈의 차이점 설명
- 2의 보수 체계를 사용하여 부호 있는 이진수 조작
- 부호 있는 이진수를 표현하는 세 가지 시스템의 장단점 비교
- BCD(이진화 십진법) 덧셈 과정 설명
- 산술/논리 연산 장치(ALU)의 기본 작동 설명
- 병렬 이진 가산기 설계에 풀 가산기 활용
- 앞선 자리 올림 기능을 가진 병렬 가산기의 장점 설명
- 병렬 가산기/감산기 회로의 동작 설명
- ALU 집적 회로를 사용하여 입력 데이터에 다양한 논리 및 산술 연산 수행
- 가산기/감산기 회로의 문제 해결 사례 분석
- 라이브러리의 디지털 기능을 활용해 더 복잡한 회로 구현
- 비트 집합 전체에 대한 연산 수행을 위한 부울 방정식 형태의 설명 사용
- 하드웨어 설명 용량을 확장하기 위한 소프트웨어 엔지니어링 기법 적용
## 6-2 부호 있는 숫자 표현
- 이진수로는 크기만 표시할 수 있으므로 부호(+) 또는 (-)를 추가 "부호 비트"로 표시한다.
  - 부호 비트가 0이면 양수를 나타낸다.
  - 부호 비트가 1이면 음수를 나타낸다.
- 이진수를 2의 보수로 변경하려면
  - 각 비트를 반전한다.
  - 1을 더한다.
- 이진수는 2의 보수를 취하여 부정할 수 있다.
## 6-3 2의 보수 체계에서의 덧셈
- 크기의 정상적인 이진 덧셈을 수행한다.
  - 부호 비트는 크기 비트와 함께 더해진다.
- 부호 비트에서 자리 올림이 발생하면 자리 올림 비트를 무시한다.
  - 결과가 양수면 순수한 이진 형식이다.
  - 결과가 음수면 2의 보수 형식이다.
## 6-4 2의 보수 체계에서의 뺄셈
- 2의 보수 체계를 사용한 뺄셈은 사실상 덧셈 연산을 포함한다.
  - 빼려는 수(차수, subtrahend)는 부정한다.
  - 결과는 피감수(minuend)에 더한다.
  - 답은 차이를 나타낸다.
## 6-5 이진수의 곱셈
- 10진수 곱셈과 유사하다.
  - 곱셈기의 각 비트를 피승수와 곱한다.
- 곱셈기의 최하위 비트(LSB)에서 최상위 비트(MSB)로 이동하면서 결과가 이동된다.
	- 모든 결과를 더해 최종 곱셈 결과를 얻는다.
![[Pasted image 20241126134249.png|200]]
## 6-6 이진 나눗셈
- 10진수 긴 나눗셈과 유사하지만, 1과 0만 사용하므로 더 간단하다.
- 나눗셈의 뺄셈 부분은 2의 보수 뺄셈을 이용해 수행된다.
  - 배수와 나눗셈의 부호가 같으면…결과는 양수이다.
  - 배수와 나눗셈의 부호가 다르면…결과는 음수이다.
![[Pasted image 20241126134237.png|200]]
## 6-7 BCD 덧셈
- 각 10진수 자리 합이 9보다 작으면, 일반적인 이진수 덧셈과 동일하게 연산한다.
- 각 10진수 자리 합이 9보다 크면, 이진 6을 더한다.
  - 이는 항상 자리 올림을 발생시킨다
![[Pasted image 20241126134549.png|300]]
=> 최대 표현 가능한 것이 15까지이므로 15를 넘어가면 6을 더해주는 것
## 6-8 16진 산술 연산
- 16진 덧셈:
  - 16진 숫자를 10진수로 더한다.
  - 합이 15 이하이면 16진수로 바로 표현한다.
  - 합이 15를 초과하면 16을 빼고 다음 위치로 1을 올린다.
- 16진 뺄셈—이진수와 동일한 방법을 사용한다.
  - 16진수의 최상위 자리(MSD)가 8 이상이면 음수를 나타낸다.
  - MSD가 7 이하이면 양수를 나타낸다.
## 6-9 산술 회로
control unit이 memory unit에서 특정 숫자를 더하라고 지시하면, memory unit의 특정 숫자는 B register로 이동하고 Accumulator에 있는 값과 Logic circuits에서 더해진다. 더해진 값은 Accumulator에 저장되거나, 메모리로 전송된다.

- 산술/논리 연산 장치(ALU)는 메모리에 저장된 데이터를 받아 Control unit의 지시에 따라 산술 및 논리 연산을 수행한다. 
![[Pasted image 20241112161759.png|300]]
- Control unit은 특정 메모리 위치의 숫자를 Accumulator 레지스터에 저장된 숫자와 더하도록 지시한다. 
![[Pasted image 20241112161811.png|300]]
- 숫자는 메모리에서 B 레지스터로 전송된다. 
![[Pasted image 20241112161832.png|300]]
- 논리 회로에서 B 레지스터와 Accumulator 레지스터의 숫자가 더해져 합이 Accumulator에 저장된다. 
![[Pasted image 20241112161851.png|300]]
- 새로운 숫자는 추가 연산을 위해 Accumulator에 남아 있거나 메모리로 전송되어 저장될 수 있다.
![[Pasted image 20241112161913.png|300]]
## 6-10 병렬 이진 가산기
- 컴퓨터와 계산기는 두 이진수를 한 번에 더하는 연산을 수행한다.
  - 각 이진수는 여러 이진 숫자를 포함할 수 있다.
![[Pasted image 20241114140652.png|400]]
  - 풀 가산기를 사용한 5비트 병렬 가산기 회로의 블록 다이어그램.
![[Pasted image 20241114140732.png|400]]
## 6-11 풀 가산기의 설계
- 진리표를 구성한다.
  - 3개의 입력(더할 숫자 2개와 자리 올림 입력).
  - 2개의 출력(합과 자리 올림 출력).
![[Pasted image 20241114140800.png|200]]
- K-map을 사용해 결과적인 SOP 형태를 단순화한다.
  - 그 결과는 여기에 표시된 논리 회로이다.
![[Pasted image 20241114140813.png|300]]
## 6-12 레지스터가 포함된 완전 병렬 가산기
- 저장 레지스터를 포함한 4비트 병렬 가산기 회로.
![[Pasted image 20241114140937.png|500]]
- 이 회로를 사용해 이진수 1001과 0101을 더하는 과정:
  - 시간 t1에서 CLR 펄스가 적용된다.
  - 첫 번째 이진수 1001이 t2에서 메모리에서 B 레지스터로 전송된다.
  - 1001과 0000의 합이 t3에서 A 레지스터로 전송된다.
![[Pasted image 20241114140956.png|300]]
  - 0101이 t4에서 메모리에서 B 레지스터로 전송된다.
  - 합 출력이 t5에서 A 레지스터로 전송된다.
  - 두 숫자의 합이 현재 누산기에 존재한다.
![[Pasted image 20241114141023.png|300]]
- 대괄호는 레지스터의 내용을 나타낸다.
  - `[A]`=1011은 A3=1, A2=0, A1=1, A0=1과 동일하다.
- A 레지스터의 내용.
- 레지스터로의 데이터 전송은 화살표로 표시된다 `[B]→[A]`.
  - "…레지스터 B의 내용이 레지스터 A로 전송되었다."

# 6-13 캐리 전파
- 병렬 가산기의 속도는 캐리 전파, 즉 캐리 리플(carry ripple)에 의해 제한됩니다.
    - 캐리 비트가 장치를 통해 “리플”할 때까지 기다려야 하기 때문입니다.
        - 추가 비트가 있을 경우 더 많은 지연이 발생합니다.
- 지연을 줄이기 위해 고속 장치에서는 일반적으로 선행 캐리(look-ahead carry) 방식을 사용합니다.
![[Pasted image 20241114141106.png|500]]
# 6-14 집적 회로 병렬 가산기
- 가장 일반적인 병렬 가산기는 4비트 장치입니다.
    - 4개의 상호 연결된 FA와 선행 캐리 회로로 구성됩니다.
![[Pasted image 20241114141132.png|300]]
- A와 B 라인은 각각 4비트 숫자를 나타냅니다.
    - C0는 입력 캐리, C4는 출력 캐리, S는 합계입니다.
- 병렬 가산기를 연결하여 더 큰 수(예: 8비트 숫자)를 더할 수 있습니다.
![[Pasted image 20241114141219.png|300]]
# 6-15 2의 보수 체계
- 가산기를 사용하여 양수와 음수를 더할 때는 음수를 2의 보수 형태로 변환한 후 일반 덧셈을 수행합니다.
![[Pasted image 20241114141531.png|500]]
- 가산기는 2의 보수를 취해 뺄셈을 수행하는 방식으로 설계할 수 있습니다.
![[Pasted image 20241114141546.png|500]]
- 가산기/감산기 회로는 두 개의 제어 신호인 ADD와 SUB에 의해 제어됩니다.
    - ADD가 HIGH일 때, 회로는 A 레지스터와 B 레지스터에 저장된 숫자의 덧셈을 수행합니다.
    - SUB가 HIGH일 때, 회로는 A 레지스터에서 B 레지스터의 숫자를 뺍니다.
- 2의 보수 체계를 사용하는 병렬 가산기/감산기입니다.
![[Pasted image 20241114141606.png|400]]
# 6-16 ALU 집적 회로
- ALU는 함수 선택 입력에 있는 이진 코드에 따라 다양한 산술 및 논리 기능을 수행할 수 있습니다.
- 74LS382 (TTL) 및 HC382 (CMOS)는 8가지 기능을 수행할 수 있는 일반적인 장치입니다.
![[Pasted image 20241114141621.png|500]]
# 6-17 문제 해결 사례 연구
- 가장 가능성이 높은 오류를 찾아라…
![[Pasted image 20241114141644.png|500]]
모드 1: ADD = 0, SUB = 0.
합계 출력이 항상 A 레지스터의 숫자 플러스 1과 같습니다.

- 가장 가능성이 높은 오류를 찾아라…
![[Pasted image 20241114141726.png|500]]
모드 2: ADD = 1, SUB = 0.
합계가 항상 예상값보다 1 더 큽니다.

- 가장 가능성이 높은 오류를 찾아라…
![[Pasted image 20241114141746.png|500]]
모드 3: ADD = 0, SUB = 1.    
Σ 출력이 항상 `[A] - [B]`와 같습니다.