{"patent_id": "10-2021-0074329", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0165555", "출원번호": "10-2021-0074329", "발명의 명칭": "스파이크 뉴럴 네트워크 회로", "출원인": "한국전자통신연구원", "발명자": "오광일"}}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "입력 스파이크 신호를 입력 받고, 상기 입력 스파이크 신호를 서브 스파이크 신호 및 메인 스파이크 신호로 변환하는 스파이크 생성기;가중치에 기초하여 연산 신호를 생성하고, 상기 메인 스파이크 신호에 응답하여 상기 연산 신호를 출력하는 시냅스 회로; 상기 연산 신호를 누적하는 멤브레인 커패시터; 및상기 서브 스파이크 신호에 응답하여, 상기 멤브레인 커패시터의 전압을 기반으로 상기 시냅스 회로의 출력 단자 전압을 보정하는 전위 보정 회로를 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,게이트 단자는 상기 메인 스파이크 신호를 수신하고, 소스 단자는 상기 시냅스 회로 및 상기 전위 보정 회로와연결되고, 그리고 드레인 단자는 상기 멤브레인 커패시터 및 상기 전위 보정 회로와 연결되는 트랜지스터를 더포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서,상기 메인 스파이크 신호의 발화 구간에서,상기 트랜지스터는 상기 연산 신호를 상기 멤브레인 커패시터로 전달하고,상기 메인 스파이크 신호의 발화 구간이 아닌 경우,상기 트랜지스터는 상기 연산 신호를 상기 멤브레인 커패시터로 전달하지 않는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서,상기 서브 스파이크 신호의 발화 구간에서,상기 전위 보정회로에 의해 상기 시냅스 회로의 출력 단자 전압이 상기 멤브레인 커패시터의 전압과 동일한 크기로 제어되는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서,상기 스파이크 생성기는,상기 입력 스파이크 신호와 동일한 제1 신호, 및 상기 제1 신호를 반전 및 지연한 제2 신호에 기초하여 상기 서브 스파이크 신호를 출력하는 제1 NAND 게이트; 및상기 제1 신호, 및 상기 제2 신호를 반전한 제3 신호에 기초하여 상기 메인 스파이크 신호를 출력하는 제2 NAND게이트를 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항에 있어서,공개특허 10-2022-0165555-3-상기 시냅스 회로는,상기 가중치를 저장하는 이진(binary) 메모리; 및상기 이진 메모리에 저장된 상기 가중치에 대응하는 상기 연산 신호를 생성하는 C-DAC(current-mode digital-to-analog converter)를 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서,상기 전위 보정 회로는 발진 방지 커패시터를 더 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항에 있어서,상기 멤브레인 커패시터에 임계 전압 이상의 전압이 충전된 경우 발화하는 뉴런 회로를 더 포함하는 스파이크뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8 항에 있어서,상기 뉴런 회로는 다른 스파이크 뉴럴 네트워크 회로로 스파이크 신호를 출력하는, 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 항에 있어서,상기 멤브레인 커패시터가 임계 전압 이하로 전압이 방전된 경우 발화하는 뉴런 회로를 더 포함하는 스파이크뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10 항에 있어서,상기 뉴런 회로는 다른 스파이크 뉴럴 네트워크 회로로 스파이크 신호를 출력하는, 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "입력 스파이크 신호를 전위 보정을 위해 서브 스파이크 신호 및 메인 스파이크 신호로 변환하는 단계;상기 서브 스파이크 신호의 발화 구간에서, 멤브레인 커패시터의 전압을 기준으로 시냅스 회로의 출력 단자 전압을 일치시키는 전위 보정 단계; 상기 메인 스파이크 신호의 발화 구간에서, 상기 멤브레인 커패시터로 연산 신호가 전달되는 단계; 및상기 멤브레인 커패시터에 상기 연산 신호가 누적되는 단계를 포함하는 스파이크 뉴럴 네트워크 회로의 동작 방법."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에 있어서,상기 멤브레인 커패시터의 전압이 임계 전압보다 큰 경우 뉴런 회로가 발화하는 단계를 더 포함하는 스파이크뉴럴 네트워크 회로의 동작 방법."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제12 항에 있어서, 상기 멤브레인 커패시터의 전압이 임계 전압보다 작은 경우 뉴런 회로가 발화하는 단계를 더 포함하는 스파이크공개특허 10-2022-0165555-4-뉴럴 네트워크 회로의 동작 방법."}
{"patent_id": "10-2021-0074329", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제12 항에 있어서,상기 입력 스파이크 신호를 상기 서브 스파이크 신호 및 메인 스파이크 신호를 변환하는 단계는:상기 입력 스파이크 신호와 동일한 제1 신호, 및 상기 제1 신호를 반전 및 지연한 제2 신호를 제1 NAND 게이트에 입력하여 상기 서브 스파이크 신호를 출력하는 단계; 및상기 제1 신호, 및 상기 제2 신호를 반전한 제3 신호를 제2 NAND 게이트에 입력하여 상기 메인 스파이크 신호를츨력하는 단계를 포함하는 스파이크 뉴럴 네트워크 회로의 동작 방법."}
{"patent_id": "10-2021-0074329", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 기생 커패시턴스에 의한 영향을 최소화하는 스파이크 뉴럴 네트워크 회로에 관한 것이다. 더 상세하게 는, 입력 스파이크 신호를 입력 받고 입력 스파이크 신호를 서브 스파이크 신호 및 메인 스파이크 신호로 변환하 는 스파이크 생성기, 가중치에 기초하여 연산 신호를 생성하고 메인 스파이크 신호에 응답하여 연산 신호를 출력 하는 시냅스 회로, 연산 신호를 누적하는 멤브레인 커패시터, 및 멤브레인 커패시터의 전압을 기반으로 시냅스 회로의 출력 단자 전압을 보정하는 전위 보정 회로를 포함하는 스파이크 뉴럴 네트워크 회로에 관한 것이다."}
{"patent_id": "10-2021-0074329", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 인공지능 네트워크를 구현하는 회로에 관한 것이다. 상세하게는, 본 개시는 반도체 회로를 기반으로 구현된 스파이크 뉴럴 네트워크 회로에 관한 것이다."}
{"patent_id": "10-2021-0074329", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "스파이크 뉴럴 네트워크(SNN; spike neural network) 회로는 입력에 대한 네트워크 연산을 수행하여, 출력을 내 보내는 인공지능 네트워크의 구현 방법 중 하나이다. 스파이크 뉴럴 네트워크 회로는 입력 및 신호를 짧은 시간 폭을 가지는 펄스(pulse) 또는 스파이크(spike) 형태로 전달한다. 더 자세하게는, 스파이크 뉴럴 네트워크 회로 는, 시냅스 회로에서 연산을 수행하여 뉴런 회로로 전달한다. 이 경우, 뉴런 회로의 멤브레인 커패시터에 시냅 스 회로로부터 제공 받은 전압 또는 전하가 누적되고, 임계 전압(threshold voltage)을 넘게 되면 뉴런이 발화 하게 된다. 그러나 시냅스 회로에 포함되는 기생 커패시턴스에 의한 전하의 공급으로 인해, 멤브레인 커패시터 에 누적되는 전하량에 오차가 발생하는 한계가 있다."}
{"patent_id": "10-2021-0074329", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는 스파이크 뉴럴 네트워크를 반도체 회로로 구현함에 있어, 기생 커패시턴스에 의한 전하 연산 오류가 최소화된 스파이크 뉴럴 네트워크 회로를 제공할 수 있다."}
{"patent_id": "10-2021-0074329", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시에 따른 스파이크 뉴럴 네트워크 회로는, 입력 스파이크 신호를 입력 받고, 상기 입력 스파이크 신호를 서브 스파이크 신호 및 메인 스파이크 신호로 변환하는 스파이크 생성기, 가중치에 기초하여 연산 신호를 생성 하고, 상기 메인 스파이크 신호에 응답하여 상기 연산 신호를 출력하는 시냅스 회로, 상기 연산 신호를 누적하 는 멤브레인 커패시터, 및 상기 멤브레인 커패시터의 전압을 기반으로 상기 시냅스 회로의 출력 단자 전압을 보 정하는 전위 보정 회로를 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로는, 게이트 단자는 상기 메인 스파이크 신호를 수 신하고, 소스 단자는 상기 시냅스 회로 및 상기 전위 보정 회로와 연결되고, 그리고 드레인 단자는 상기 멤브레 인 커패시터 및 상기 전위 보정 회로와 연결되는 트랜지스터를 더 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로는, 상기 메인 스파이크 신호의 발화 구간에서, 상기 트랜지스터는 상기 연산 신호를 상기 멤브레인 커패시터로 전달하고, 상기 메인 스파이크 신호의 발화 구 간이 아닌 경우, 상기 트랜지스터는 상기 연산 신호를 상기 멤브레인 커패시터로 전달하지 않을 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로는, 상기 서브 스파이크 신호의 발화 구간에서, 상기 전위 보정회로에 의해 상기 시냅스 회로의 출력 단자 전압이 상기 멤브레인 커패시터의 전압과 동일한 크 기로 제어될 수 있다.일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로의 상기 스파이크 생성기는, 상기 입력 스파이크 신호와 동일한 제1 신호, 및 상기 제1 신호를 반전 및 지연한 제2 신호에 기초하여 상기 서브 스파이크 신호를 출력하는 제1 NAND 게이트; 및 상기 제1 신호, 및 상기 제2 신호를 반전한 제3 신호에 기초하여 상기 메인 스파 이크 신호를 출력하는 제2 NAND 게이트를 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로의 상기 시냅스 회로는, 상기 가중치를 저장하는 이진(binary) 메모리, 및 상기 이진 메모리에 저장된 상기 가중치에 대응하는 상기 연산 신호를 생성하는 C- DAC(current-mode digital-to-analog converter)를 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로의 상기 전위 보정 회로는, 발진 방지 커패시터를 더 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로는, 상기 멤브레인 커패시터에 임계 전압 이상의 전압이 충전된 경우 발화하는 뉴런 회로를 더 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로는, 상기 멤브레인 커패시터가 임계 전압 이하로 전압이 방전된 경우 발화하는 뉴런 회로를 더 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로는, 상기 뉴런 회로는 다른 스파이크 뉴럴 네트워 크 회로로 스파이크 신호를 출력할 수 있다. 그리고, 본 개시에 따른 스파이크 뉴럴 네트워크 회로의 동작 방법은, 입력 스파이크 신호를 전위 보정을 위해 서브 스파이크 신호 및 메인 스파이크 신호로 변환하는 단계, 상기 서브 스파이크 신호의 발화 구간에서, 멤브 레인 커패시터의 전압을 기준으로 시냅스 회로의 출력 단자 전압을 일치시키는 전위 보정 단계, 상기 메인 스파 이크 신호의 발화 구간에서, 상기 멤브레인 커패시터로 연산 신호가 전달되는 단계, 및 상기 멤브레인 커패시터 에 상기 연산 신호가 누적되는 단계를 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로의 동작 방법은, 상기 멤브레인 커패시터의 전압 이 임계 전압보다 큰 경우 뉴런 회로가 발화하는 단계를 더 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로의 동작 방법은, 상기 멤브레인 커패시터의 전압 이 임계 전압보다 작은 경우 뉴런 회로가 발화하는 단계를 더 포함할 수 있다. 일 실시 예에서, 본 개시에 따른 스파이크 뉴럴 네트워크 회로의 동작 방법 중, 상기 입력 스파이크 신호를 상 기 서브 스파이크 신호 및 메인 스파이크 신호를 변환하는 단계는 상기 입력 스파이크 신호와 동일한 제1 신호, 및 상기 제1 신호를 반전 및 지연한 제2 신호를 제1 NAND 게이트에 입력하여 상기 서브 스파이크 신호를 출력하 는 단계, 및 상기 제1 신호, 및 상기 제2 신호를 반전한 제3 신호를 제2 NAND 게이트에 입력하여 상기 메인 스 파이크 신호를 츨력하는 단계를 포함할 수 있다."}
{"patent_id": "10-2021-0074329", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시에 따르면, 기생 커패시턴스에 의한 연산 오류가 최소화 된 스파이크 뉴럴 네트워크 회로가 제공된다."}
{"patent_id": "10-2021-0074329", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 용이하게 실시할 수 있을 정도로, 본 개시의 실시 예들이 명확하고 상세하게 기재될 것이다. 상세한 구성들 및 구조들과 같은 세부적인 사항들은 단 순히 본 개시의 실시 예들의 전반적인 이해를 돕기 위하여 제공된다. 그러므로 본 개시의 기술적 사상 및 범위 로부터의 벗어남 없이 본문에 기재된 실시 예들의 변형들은 당업자에 의해 수행될 수 있다. 더욱이, 잘 알려진 기능들 및 구조들에 대한 설명들은 명확성 및 간결성을 위하여 생략된다. 이하의 도면들 또는 상세한 설명에서 의 구성들은 도면에 도시되거나 또는 상세한 설명에 기재된 구성 요소 이외에 다른 것들과 연결될 수 있다. 본 문에서 사용된 용어들은 본 개시의 기능들을 고려하여 정의된 용어들이며, 특정 기능에 한정되지 않는다. 용어 들의 정의는 상세한 설명에 기재된 사항을 기반으로 결정될 수 있다. 상세한 설명에서 사용되는 부 또는 모듈(module) 등의 용어를 참조하여 설명되는 구성 요소들은 소프트웨어, 또 는 하드웨어, 또는 그것들의 조합의 형태로 구현될 수 있다. 예시적으로, 소프트웨어는 기계 코드, 펌웨어, 임 베디드 코드, 및 어플리케이션 소프트웨어일 수 있다. 예를 들어, 하드웨어는 전기 회로, 전자 회로, 프로세서, 컴퓨터, 집적 회로 코어들, 압력 센서, 관성 센서, 멤즈(Micro Electro Mechanical System; MEMS), 수동 소자, 또는 그것들의 조합을 포함할 수 있다. 본 개시는 반도체 장치로 구현된 뉴럴 네트워크 회로에 관한 것이다. 본 개시의 뉴럴 네트워크는 생물학적 뉴럴 네트워크와 유사한 방식으로 신호 및 정보를 처리할 수 있는 인공지능 뉴럴 네트워크일 수 있다. 예를 들어, 본 개시의 뉴럴 네트워크 회로는 생물학적 뉴럴 네트워크의 구성인, 축색돌기(axon), 수상돌기(dendrite), 세포막 (membrane), 시냅스(synapse)와 대응되는 구성을 포함하도록 구현될 수 있다. 본 개시의 뉴럴 네트워크의 구성 요소들 각각은 생물학적 뉴럴 네트워크의 구성요소들과 유사한 기능을 수행할 수 있다. 이하에서, 짧은 시간 동안 신호가 발산되는 스파이크(spike) 또는 펄스(pulse)를 처리하는 스파이크 뉴럴 네트 워크 회로가 대표적으로 설명될 것이나, 본 개시의 실시 예에 따른 회로들은 이에 한정되지 않고, 퍼셉트론 (perceptron) 기반 네트워크 또는 합성곱(convolution) 기반 네트워크 등 다른 뉴럴 네트워ㅌ크를 구현하는데 응용될 수 있다. 도 1은 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로를 보여주는 블록도이다. 도 1을 참조하면, 스파 이크 뉴럴 네트워크 회로는 액손 회로들(110a, 110b), 복수의 시냅스 회로들 및 복수의 뉴런 회로들 을 포함할 수 있다. 간결한 설명을 위해, 도 1의 스파이크 뉴럴 네트워크 회로에는 두 개의 액손 회 로들(110a, 110b), 두 개의 뉴런 회로들 및 네 개의 시냅스 회로들만 도시되지만, 본 개시의 범위는 이에 한정되지 않는다. 시냅스 회로들은 제1 및 제2 액손(axon) 회로들(110a, 110b)로부터 각각 제 1 입력 스파이크 신호 및 제 2 입력 스파이크 신호를 입력 받아 연산을 수행한 후, 연산된 신호를 대응되는 뉴런 회로들로 전달할 수 있 다. 시냅스 회로들은 액손 회로들(110a, 110b) 각각과 대응되는 뉴런 회로들의 연결 여부 및 연결 강 도를 결정할 수 있다. 예를 들어, 시냅스 회로들 각각은 액손 회로들(110a, 110b) 로부터 입력 받은 신호 (예를 들어, 펄스 신호 또는 스파이크 신호)에 대하여, 서로 다른 가중치를 적용하여 연산한 후, 대응되는 뉴런 회로로 전달할 수 있다. 일 실시 예에서, 시냅스 회로의 가중치는, 액손 회로들(110a, 110b) 및 연결되는 뉴런 회로들의 관계 를 기반으로 결정될 수 있다. 예를 들어, 액손 회로들(110a, 110b) 및 뉴런 회로들 각각의 연결 관계가 없 는 경우 대응되는 시냅스 회로의 가중치는 0으로 설정될 수 있다. 복수의 시냅스 회로들 각각은 액손 회로들(110a, 110b) 및 복수의 뉴런 회로들에 대응되도록 구현될 수 있다. 일 실시 예에서, 복수의 시냅스 회로들은 2차원 어레이를 형성할 수 있다. 그러나 본 개시의 범 위는 이에 제한되지 않고, 도 1에 도시된 것과 달리 시냅스 회로들이 3차원 상에 배열된 것을 포함할 수 있다. 시냅스 회로가 상세하게 구현된 실시 예는 이하의 도 3 및 도 4를 참조하여 더 상세하게 설명된다. 뉴런 회로들 각각은 생물학적 뉴런과 유사하게, 시냅스 회로로부터 신호를 수신하고, 신호를 출력할 수 있다. 예를 들어, 뉴런 회로들 각각은 대응되는 시냅스 회로에서 생성된 연산 신호를 수신하고, 수신된 연산 신호를 누적할 수 있다. 뉴런 회로들 각각은 시냅스 회로로부터 수신된 신호의 누적치와 임계 전압(VTH)을 비교하고, 수신된 신호의 누적치가 임계 전압(VTH)보다 큰 경우 발화(fire; 출력 신호의 생성)할 수 있다. 뉴런 회로로부터 출력된 신호는 다른 스파이크 뉴럴 네트워크 회로로 제공될 수 있다. 예를 들어, 뉴런 회로들 각각은 다른 스파이크 뉴럴 네트워크 회로에 신호를 출력하는 경우, 액손 회로로 동작할 수 있다. 즉, 뉴런 회로들 각각은 시냅스 회로들로부터 신호를 입력 받고, 다른 시냅스 회로 들로 신호를 출력할 수 있다. 일 실시 예에서, 뉴런 회로의 연산 신호 누적은 커패시터를 통해 구현될 수 있다. 예를 들어, 스파이크 뉴 럴 네트워크 회로에는 뉴런 회로와 병렬로 연결된, 연산 신호를 누적하기 위한 멤브레인 커패시터 (MC)가 더 포함될 수 있다. 멤브레인 커패시터(MC)는 생체 뉴럴 네트워크의 신경 세포막과 유사한 기능을 수행할 수 있다. 예를 들어, 멤브 레인 커패시터(MC)는, 신경 세포막과 유사하게, 수신된 연산 신호를 누적할 수 있다. 일 실시 예에서, 연산 신 호가 수신되면 멤브레인 커패시터의 전압은 증가 또는 감소할 수 있다. 간결한 설명을 위하여, 본 개시는 연산 신호의 누적에 따라 멤브레인 커패시터(MC)의 전압이 증가하도록 구현된 경우가 주로 설명되나, 본 개시의 범위 는 이에 제한되지 않고, 연산 신호의 누적에 따라 멤브레인 커패시터(MC)의 전압이 감소하도록 구현된 경우를 포함한다. 멤브레인 커패시터(MC)에 연산 신호가 누적되고, 임계 전압(VTH) 이상의 전압이 축적되면 멤브레인 커패시터 (MC)는 뉴런 회로로 멤브레인 신호를 제공할 수 있다. 뉴런 회로가 멤브레인 신호를 수신하면, 뉴런 회로가 발화(fire; 출력 신호의 생성)할 수 있다. 일 실시 예에서, 스파이크 뉴럴 네트워크는 퍼셉트론(perceptron), 합성곱(convolution) 등을 기반으로 한 네트워크 연산과 달리, 수치화된 신호를 전달 또는 연산하는 것이 아니라, 짧은 시간 폭을 가지는 펄스(pulse) 또는 스파이크(spike) 형태로 연산 또는 전달할 수 있다. 이 경우, 스파이크 신호는 전압으로 구현될 수 있다. 더 자세하게는, 스파이크 뉴럴 네트워크 회로는 스파이크 신호가 입력되는 경우의 전압을 HIGH, 입력되지 않는 경우의 전압을 LOW로 구분하는, 디지털 회로로 구현될 수 있다. 도 2a 및 도 2b는 도 1의 스파이크 뉴럴 네트워크 회로에서, 입력 스파이크 신호에 대한, 시냅스 회로 및 뉴런 회로의 동작을 설명하는 타이밍도들이다. 도 2a 및 도 2b에서 가로축은 시간을 나타내고, 세로축은 전압을 나타 낸다. 이하의 도면들을 참조하여 설명되는, 도 1의 구성 요소들과 동일한 참조 번호를 가지는 구성 요소들은, 도 1의 구성 요소들과 동일 또는 유사한 구성 요소들을 의미할 수 있다. 도 1, 도 2a 및 도 2b를 참조하면, 제1 액손 회로(110a) 및 제2 액손 회로(110b)는 서로 다른 주기를 갖는 입력 스파이크 신호들을 제공한다. 그러나 본 개시의 범위는 주기성을 갖는 입력 스파이크 신호를 처리하는 스파이크 뉴럴 네트워크 회로에 한정되지 않고, 비주기적이거나 간헐적으로 발생하는 입력 스파이크 신호를 처리하는 스 파이크 뉴럴 네트워크 회로를 포함한다. 또한, 간결한 설명을 위해, 도 2a 및 도 2b의 가로축(또는 시간축)은 과장되어 표현될 수 있으나, 본 개시의 범위는 이에 한정되지 않는다. 도 1 및 도 2a를 참조하면, 제1 액손 회로(110a)로부터 제1 입력 스파이크 신호가 수신되고, 제2 액손 회로 (110b)로부터 제2 입력 스파이크 신호가 수신된 경우, 시냅스 회로에 정해진 가중치에 따라, 멤브레인 커 패시터(MC)에 연산 신호가 누적될 수 있다. 이 경우, 멤브레인 커패시터(MC)의 전압의 크기가 증가할 수 있다. 일 실시 예에서, 제1 액손 회로(110a) 및 제2 액손 회로(110b) 각각에 대응되는 가중치는 서로 같거나 또는 서 로 다를 수 있다. 간결하고 상세한 설명을 위해, 제2 액손 회로(110b)에 대응되는 가중치가 제1 액손 회로 (110a)에 대응되는 가중치보다 큰 것으로 가정되지만, 본 개시의 범위는 이에 한정되지 않는다. 계속해서 도 1 및 도 2a를 참조하면, 제1 내지 제4 시점(t1~t4) 및 제5 내지 제8 시점(t5~t8)에서 입력 스파이 크 신호가 입력되면, 멤브레인 커패시터의 전압이 증가한다(또는 멤브레인 커패시터에 전하가 충전된다). 이 중, 제2 시점(t2), 제5 시점(t5), 및 제8 시점(t8)에서는 제2 액손 회로(110b)에 대응하는 가중치가 연산되어,제1 입력 스파이크 신호에 의한 멤브레인 커패시터(MC) 전압 증가분(예를 들어, t1, t3, t4, t6, 및 t7에서의 멤브레인 커패시터(MC)의 전압 증가분)에 비해 제2 입력 스파이크 신호에 의한 멤브레인 커패시터(MC) 전압 증 가분(예를 들어, t2, t5, 및 t8에서의 멤브레인 커패시터(MC)의 전압 증가분)이 클 수 있다. 입력 스파이크 신호들을 연산한, 연산 신호들의 누적으로 인해, 멤브레인 커패시터(MC)의 전압이 임계전압 (VTH1; threshold voltage)을 넘는 제4 시점(t4) 및 제8 시점(t8)에서, 멤브레인 커패시터(MC)는 뉴런 회로 로 멤브레인 신호를 송신할 수 있다. 이 경우, 멤브레인 커패시터(MC)의 전압은 0으로 감소하고, 뉴런 회 로는 수신된 전압에 기초하여, 발화(fire)하여 스파이크 신호를 출력할 수 있다. 즉, 입력 스파이크 신호 의 발화 구간 및 시냅스 회로에 저장된 가중치의 크기에 따라 뉴런 회로의 발화(fire)를 통해 출력되 는 스파이크 신호의 빈도 및/또는 시점이 달라질 수 있다. 도 2b는 도 2a의 타이밍 도와 달리, 연산 신호의 누적에 따라 멤브레인 커패시터의 전압이 감소하도록 구현된 스파이크 뉴럴 네트워크 회로의 동작을 나타낸다. 도 1 및 도 2b를 참조하면, 제1 액손 회로(110a) 및 제2 액손 회로(110b)로부터 입력 스파이크 신호들이 입력된 경우, 멤브레인 커패시터(MC)의 전압이 감소될 수 있다. 계속해서 도 1 및 도 2b를 참조하면, 입력 스파이크 신호가 연산된, 연산 신호들의 누적으로 인해, 멤브레인 커 패시터(MC)의 전위가 임계전압(VTH2)이하로 감소된 경우, 멤브레인 커패시터(MC)의 전위가 리셋 전위(VDD)로 증 가할 수 있다. 이 경우, 멤브레인 커패시터(MC)는 뉴런 회로로 멤브레인 신호를 송신할 수 있다. 뉴런 회 로가 멤브레인 신호를 수신한 경우, 뉴런 회로가 발화(fire)하여 스파이크 신호를 출력할 수 있다. 상술된 내용 이외의 도 2b에서의 스파이크 뉴럴 네트워크 회로의 동작은 도 2a에서 설명한 바와 유사하므 로 상세한 설명은 생략된다. 도 3은 도 1의 시냅스 회로를 더 자세하게 나타낸 도면이다. 도 1 및 도 3을 참조하면, 시냅스 회로는 액 손 회로 및 뉴런 회로에 대응되도록 구현될 수 있다. 시냅스 회로는 C-DAC(current-mode digital-to-analog converter), 가중치 메모리(WM), 및 스위치(SW)를 포함할 수 있다. 보다 간결한 설명 을 위해, 도 3에는 액손 회로, 뉴런 회로, 및 시냅스 회로가 각각 하나씩만 도시되지만, 본 개 시의 범위는 이에 한정되지 않는다. 또한, 간결한 설명을 위해, 스위치(SW)가 시냅스 회로에 포함되는 것으로 나타나지만, 본 개시의 범위는 이에 한정되지 않고, 스위치(SW)는 시냅스 회로 외부에 위치할 수 있 다. 가중치 메모리(WM)는 사전에 정의된 가중치를 저장하고, 저장된 가중치를 C-DAC에 제공할 수 있다. 가중치 메모리(WM)는 이진(binary) 메모리로 구현될 수 있다. 예를 들어, 가중치 메모리는 4bit을 저장할 수 있는 메모 리로 구현될 수 있다. 그러나 본 개시의 범위는 이에 한정되지 않고, 이진(binary) 메모리의 크기는 스파이크 뉴럴 네트워크 회로의 용도에 따라 다양하게 구현될 수 있다. 일 실시 예에서, 가중치 메모리는 예를 들어, SRAM(static RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리로 구현될 수 있으며, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferrolectric RAM) 등과 같은 불휘발성 메모리이거나, 또는 이들의 조합으로 구현될 수 있다. C-DAC는 가중치 메모리(WM)로부터 제공된 가중치를 기반으로, 뉴런 회로에 전류 또는 전하를 공급할 수 있다. 예를 들어, C-DAC는 이진(binary) 가중치와 부합되는, 2의 지수승으로 크기가 구분된 전류원들을 포함할 수 있다. C-DAC의 구현은 이하의 도 4를 참조하여 더 상세하게 설명된다. 일 실시 예에서, 액손 회로 및 시냅스 회로 사이에는 입력 스파이크 신호를 반전하는 인버터(IV)가 더 포함될 수 있다. 본 개시의 스파이크 뉴럴 네트워크 회로에 포함되는 트랜지스터(예를 들어, 스위치(SW))의 종류에 따라, 인버터(IV)는 포함되거나 포함되지 않을 수 있다. 스위치(SW)는 C-DAC가 뉴런 회로로 전하 또는 전류를 제공할지 여부를 결정할 수 있다. 예를 들어, 액손 회로로부터 수신된 입력 스파이크 신호가 발화 구간이 아닌 경우, 스위치(SW)는 C-DAC가 뉴런 회로로 제공하는 전하 또는 전류를 차단할 수 있다. 액손 회로로부터 수신된 입력 스파이크 신호의 발화 구간에서, 스위치(SW)는 C-DAC가 뉴런 회로로 전하 또는 전류를 제공하도록 할 수 있다. 일 실시 예에서, 스위치(SW)는 트랜지스터로 구현될 수 있다. 예를 들어, 스위치는 BJT(bipolar junction transistor), FET(field effect transistor)등의 트랜지스터로 구현될 수 있다. 본 개시에서는 간결한 설명을 위해, PMOS 트랜지스터(p-channel metal-oxide-semiconductor field-effect transistor)로 스위치(SW)가 구현 된 실시 예가 주로 설명된다. 이 경우, 인버터(IV)로 반전된, 액손 회로로부터 수신된 입력 스파이크 신호 의 발화 구간에서, 스위치(SW)가 턴-온 되고, 스위치(SW)는 C-DAC로부터 전하 또는 전류를 멤브레인 커패시터(MC)로 전달할 수 있다. 도 4는 도 3의 시냅스 회로를 더 상세하게 구현한 실시 예를 보여준다. 도 3 및 도 4를 참조하면, 시냅스 회로 는 C-DAC(current-mode digital-to-analog converter), 가중치 메모리(WM), 및 스위치(SW)를 포함할 수 있다. 가중치 메모리(WM) 및 스위치(SW)는 도 3을 참조하여 설명되었으므로 상세한 설명은 생략된다. C-DAC(current-mode digital-to-analog converter)는 전류를 공급하기 위한 복수의 전류원들(CS1~CS4), 및 가중치 스위치들(WS1~WS4)을 포함할 수 있다. 일 실시 예에서, 복수의 전류원들(CS1~CS4) 각각은 트랜지스터로 구현될 수 있다. 복수의 전류원들(CS1~CS4) 각 각의 게이트 단자 및 소스 단자는 통해 바이어스 전원과 연결될 수 있다. 이 경우, 복수의 전류원들(CS1~CS4) 각각은 독립된 전류원 기능을 수행할 수 있고, C-DAC에 전류를 공급할 수 있다. 간결한 설명을 위해 복수 의 전류원들(CS1~CS4) 각각은 PMOS 트랜지스터(p-channel metal-oxide-semiconductor field-effect transistor)로 구현되는 것으로 설명되나, 본 개시의 범위는 이에 한정되지 않고, 통상의 기술자가 구현할 수 있는 전류원들의 다양한 실시 예를 포함한다. 가중치 스위치들(WS1~WS4) 각각은 가중치 메모리(WM)를 통해 제어될 수 있다. 즉, 가중치 스위치들(WS1~WS4) 각 각은 대응하는 가중치 메모리(WM)의 메모리 셀에 저장된 값에 따라 턴-온 되거나 턴-오프될 수 있다. 예를 들어, 가중치 메모리(WM)의 제1 메모리 셀(WM1)은 제1 가중치 스위치(WS1)와 대응될 수 있고, 가중치 메모리 (WM)의 제2 메모리 셀(WM1)은 제2 가중치 스위치(WS2)와 대응될 수 있고, 가중치 메모리(WM)의 제3 메모리 셀 (WM1)은 제3 가중치 스위치(WS3)와 대응될 수 있고, 가중치 메모리(WM)의 제4 메모리 셀(WM4)은 제4 가중치 스 위치(WS4)와 대응될 수 있다. 일 실시 예에서, 가중치 메모리(WM)에 저장된 이진 가중치 데이터 값이 인 경우, 제1 전류원(CS1)에 대응 되는 제1 가중치 스위치(WS1) 및 제4 전류원(CS4)에 대응되는 제4 가중치 스위치(WS4)는 턴-온되고, 제2 전류원 (CS2)에 대응되는 제2 가중치 스위치(WS2) 및 제3 전류원(CS3)에 대응되는 제3 가중치 스위치(WS3)는 턴-오프될 수 있다. 일 실시 예에서, 제1 전류원 내지 제4 전류원(CS1~CS4) 각각은 가중치 메모리(WM)에 저장되는 이진 가중치 데이 터와 부합되도록, 2의 지수승으로 크기가 구분될 수 있다. 예를 들어, 제1 전류원(CS1)이 제공하는 전류의 크기 는 제4 전류원(CS4)이 제공하는 전류의 크기의 8배이고, 제2 전류원(CS2)이 제공하는 전류의 크기는 제4 전류원 (CS4)이 제공하는 전류의 크기의 4배이고, 제3 전류원(CS3)이 제공하는 전류의 크기는 제4 전류원(CS4)이 제공 하는 전류의 크기의 2배일 수 있다. 한편, 시냅스 회로는 복수의 기생 커패시턴스들을 포함할 수 있다. 예를 들어, 복수의 기생 커패시턴스들 은 C-DAC 내부의 가중치 메모리 스위치(WS) 또는 스위치(SW) 등에 의하여 발생할 수 있다. 도 4를 참조하 면, 간결한 설명을 위해, C-DAC 내부의 기생 커패시턴스들은 제1 기생 커패시터들(PC1)에 대응되고, 스위 치(SW)의 기생 커패시턴스는 제2 기생 커패시터(PC2)에 대응되는 등가회로로 표현될 수 있다. 이하에서, 제1 기 생 커패시터들(PC1) 및 제2 기생 커패시터(PC2)는 등가적인 기생 커패시터(PC)로 통칭될 수 있다. 기생 커패시터(PC)는 멤브레인 커패시터(MC)에 공급되는 전하의 양 또는 멤브레인 커패시터(MC)에 누적되는 연 산 신호의 크기에 오차를 만들 수 있다. 기생 커패시터(PC)의 멤브레인 커패시터(MC)에 대한 영향은 이하의 도 5를 참조하여 상세하게 설명된다. 도 5는 기생 커패시터의 멤브레인 커패시터에 대한 영향을 보여주는 도면이다. 도 5의 각 그래프의 가로축은 시 간을 나타내고, 세로축은 전압을 나타낸다. 도 1, 도 4, 및 도 5을 참조하면, 제1 및 제2 액손 회로(110a, 110b)로부터 각각 수신된, 제1 및 제2 입력 스파 이크 신호의 발화 구간에서, 시냅스 회로에 정해진 가중치에 따라, 멤브레인 커패시터(MC)의 전압의 크기 가 증가한다. 이 경우, 제1 및 제2 액손 회로들(110a, 110b) 각각에 대응하여 정해진 가중치는 서로 같거나 또 는 서로 다를 수 있다. 멤브레인 커패시터(MC)의 전하 축적 과정은 도 2a에서 설명된 바와 유사하므로 상세한 설명은 생략된다. 제1 및 제2 입력 스파이크 신호의 발화 구간에서, 시냅스 회로의 기생 커패시터(PC)의 전압이(또는 전하가) 멤브레인 커패시터(MC)로 전달될 수 있다. 이 경우, 시냅스 회로의 기생 커패시터(PC)의 전압이 감소하 고, 멤브레인 커패시터(MC)의 전압이 더 축적될 수 있다. 계속해서 도 5를 참조하면, 기생 커패시터(PC)가 없는 경우의 멤브레인 커패시터(MC)의 전압(제1 멤브레인 커패 시터 전압)의 변화는 실선으로 도시되고, 기생 커패시터(PC)가 있는 경우의 멤브레인 커패시터(MC)의 전압(제2 멤브레인 커패시터 전압)의 변화는 점선으로 도시된다. 액손 회로들(110a, 110b)로부터 수신된 입력 스파이크 신호의 발화 구간에서, 기생 커패시터(PC) 전압의 크기가 시작 전압(VPC)에서 감소할 수 있다. 이 경우, 점선 및 실선으로 표시된, 제1 및 제2 멤브레인 커패시터 전압이 서로 달라질 수 있다. 예를 들어, 기생 커패시터 (PC)가 존재하는 경우, 기생 커패시터(PC)에 의한 전하가 멤브레인 커패시터(MC)로 유입되어, 제2 멤브레인 커 패시터의 전압(점선으로 도시)이 제1 멤브레인 커패시터 전압(실선으로 도시)에 비해 커질 수 있다. 즉, 의도된 것과 달리 멤브레인 커패시터(MC)에 기생 커패시터(PC)로부터 유입된 전하가 과축적 될 수 있다. 일 실시 예에서, 상술된 기생 커패시터(PC)의 멤브레인 커패시터(MC)에 대한 영향에 의해, 멤브레인 커패시터 (MC)에 대응되는 뉴런 회로의 발화 시점이 달라질 수 있다. 이 경우, 스파이크 뉴럴 네트워크 회로에 동작 오류 또는 성능 저하가 발생할 수 있다. 본 개시는 상술된 기술적 과제를 해결하는 방안을 제공할 수 있다. 도 6은 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로를 보여준다. 도 6을 참조하면, 스파이크 뉴럴 네트워크 회로는 액손 회로, 시냅스 회로, 뉴런 회로, 및 멤브레인 커패시터(MC)를 포함할 수 있고, 스파이크 생성기 및 전위 보정회로를 더 포함할 수 있다. 액손 회로, 시냅스 회로, 뉴런 회로, 및 멤브레인 커패시터(MC)는 각각 도 1의 액손 회로들(130a, 130b), 시냅스 회로, 뉴런 회로 및 멤브레인 커패시터(MC)와 동일 또는 유사한 기능을 수행할 수 있으므로, 상세한 설명은 생략된다. 스파이크 뉴럴 네트워크 회로의 스위치(SW)는 도 3을 참조하여 설명된 스위치(SW)와 동일한 동작 및 기능 을 수행할 수 있으므로 상세한 설명은 생략되고, 간결한 설명을 위해 시냅스 회로 외부에 존재하는 구성 요소로 설명된다. 스파이크 생성기는 기생 커패시터(PC) 또는 멤브레인 커패시터(MC)의 전압을 제어하기 위한 신호를 생성할 수 있다. 예를 들어, 스파이크 생성기는 입력 스파이크 신호를 서브 스파이크 신호 및 메인 스파이크 신호 로 변환할 수 있다. 도 6을 참조하면, 스파이크 생성기로부터 출력되는 서브 스파이크 신호는 서브 스파이 크 신호 라인을 통해, 메인 스파이크 신호는 메인 스파이크 신호 라인을 통해, 각각 시냅스 회로 , 전위보정 회로, 및 뉴런 회로로 직접 또는 간접적으로 전달될 수 있다. 스파이크 생성기(24 0)의 상세한 구현, 서브 스파이크 신호 및 메인 스파이크 신호는 이하의 도 8 및 도 9를 참조하여 더 상세하게 설명된다. 전위보정 회로는 서브 스파이크 신호 라인과 연결 될 수 있고, 뉴런 회로, 멤브레인 커패시터 (MC), 및 스위치(SW)의 드레인 단자와 접하는 공통 노드를 가질 수 있고, 시냅스 회로, 스위치(SW)의 소스 단자와 접하는 공통된 노드를 가질 수 있다. 예를 들어, 전위 보정 회로와 시냅스 회로의 연결은 기 생 커패시터(PC)의 전압 또는 시냅스 회로의 출력 단자 전압을, 측정 또는 제어하기 위한 것일 수 있고, 전위 보정 회로와 멤브레인 커패시터(MC)의 연결은 멤브레인 커패시터(MC)의 전압을 측정하기 위한 것일 수 있다. 전위 보정 회로는 서브 스파이크 신호의 발화 구간에 한해 동작 할 수 있다. 예를 들어, 서브 스파이크 신 호 라인을 통해 전위 보정 회로로 서브 스파이크 신호가 입력될 수 있고, 서브 스파이크 신호의 발화 구간에서, 전위 보정 회로는 멤브레인 커패시터(MC) 및 기생 커패시터(PC)의 전압 차이를 줄이도록 동작할 수 있다. 전위 보정 회로는 시냅스 회로와의 연결, 및 뉴런 회로 또는멤브레인 커패시터(MC)와의 연결을 통해, 기생 커패시터(PC) 및 멤브레인 커패시터(MC)의 전압 차이를 측정 또는 제어할 수 있다. 예를 들어, 전위 보정 회로는 기생 커패시터(PC) 및 멤브레인 커패시터(MC)의 전압을 입력 받고, 멤브레인 커패시터(MC)의 전압보다 기생 커패시터(PC)의 전압이 높은 경우 기생 커패시터(PC)의 전압을 감소시키거나, 멤브레인 커패시터 (MC)의 전압보다 기생 커패시터(PC)의 전압이 낮은 경우 기생 커패시터(PC)의 전압을 증가시키는 동작 중 적어 도 하나를 수행할 수 있다. 이 경우, 기생 커패시터(PC)의 전압 또는 시냅스 회로의 출력 단자 전압이, 멤 브레인 커패시터(MC)의 전압과 동일하도록 제어될 수 있다. 일 실시 예에서, 기생 커패시터(PC)의 전압 또는 시냅스 회로의 출력 단자 전압이 멤브레인 커패시터(MC) 의 전압과 동일하게 제어된 후, 시냅스 회로로부터 멤브레인 커패시터(MC)로 연산 신호가 제공될 수 있다. 예를 들어, 스위치(SW)는 서브 스파이크 신호의 발화 구간 이후의, 메인 스파이크 신호의 발화 구간에서 시냅스 회로로부터 뉴런 회로 또는 멤브레인 커패시터(MC)로 전류 또는 전하가 흐르도록 제어할 수 있다. 본 개시의 실시 예에 따르면, 기생 커패시터(PC)로부터 멤브레인 커패시터(MC)로 누설되는 전하 또는 전압이 최 소화될 수 있다. 예를 들어, 본 개시에 따른 스파이크 생성기 및 전위 보정 회로를 포함하는 스파이 크 뉴럴 네트워크 회로는, 도 5에 실선으로 도시된 제1 멤브레인 커패시터 전압의 그래프와 유사하게, 기 생 커패시터(PC)에 의한 멤브레인 커패시터(MC)의 전압 과축적을 최소화할 수 있다. 따라서, 본 개시에 따르면, 오류가 최소화되고, 성능이 향상된 스파이크 뉴럴 네트워크 회로가 제공될 수 있다. 전위 보정 회로가 구현된 보다 상세한 실시 예들은 이하의 도 11 내지 도 14를 참조하여 설명된다. 이하의 도면 들에서 전위 보정 회로는 대표적으로 OP 앰프 및/또는 트랜지스터들을 포함하여 구현되는 것으로 설명되나, 본 개시의 범위는 이에 한정되지 않고, 멤브레인 커패시터 및 기생 커패시터의 전위 차이를 제어하는 다양한 구성 요소들로 구현되는 스파이크 뉴럴 네트워크 회로를 포함할 수 있다. 도 7은 전위 보정회로를 포함하는 스파이크 뉴럴 네트워크 회로의 동작 방법을 보여주는 흐름도이다. 도 6 및 도 7을 참조하면, S100 단계에서, 스파이크 뉴럴 네트워크 회로는 스파이크 생성기를 통해, 입력 스 파이크 신호를 서브 스파이크 신호 및 메인 스파이크 신호로 변환할 수 있다. 이 경우, 서브 스파이크 신호는 서브 스파이크 신호 라인을 통해, 메인 스파이크 신호는 메인 스파이크 신호 라인를 통해 전달될 수 있다. S110 단계에서, 스파이크 뉴럴 네트워크 회로는, 서브 스파이크 신호의 발화 구간에서, 멤브레인 커패시터 (MC)의 전압을 기준으로, 기생 커패시터(PC)의 전압 또는 시냅스 회로의 출력 단자 전압을 제어할 수 있다. 예를 들어 스파이크 뉴럴 네트워크 회로는 전위 보정 회로를 통해, 멤브레인 커패시터(MC)의 전압이 기생 커패시터(PC)의 전압보다 높은 경우, 기생 커패시터(PC)의 전압을 증가 시킬 수 있고, 멤브레인 커 패시터(MC)의 전압이 기생 커패시터(PC)의 전압보다 낮은 경우, 기생 커패시터(PC)의 전압을 감소 시킬 수 있다. 이 경우, 멤브레인 기생 커패시터(PC)의 전압 또는 시냅스 회로의 출력 단자 전압이 멤브레인 커패 시터(MC)의 전압과 일치될 수 있다. S120 단계에서, 스파이크 뉴럴 네트워크 회로는, 메인 스파이크 신호의발화 구간에서, 시냅스 회로로 부터 멤브레인 커패시터(MC)로 연산 신호를 전달할 수 있다. 일 실시 예에서, 턴-온 또는 턴-오프되는 스위치 (SW)를 경유하여, 메인 스파이크 신호의 입력에 따라 연산 신호의 전달이 수행될 수 있다. S130 단계에서, 스파이크 뉴럴 네트워크 회로는 멤브레인 커패시터(MC)에, 시냅스 회로로부터 수신된 연산 신호를 누적할 수 있다. S140 단계에서, 스파이크 뉴럴 네트워크 회로는 멤브레인 커패시터(MC)에 임계 전압 이상의 전압이 누적되 면 뉴런 회로를 발화(fire) 시킬 수 있다. 간결한 설명을 위해, 멤브레인 커패시터(MC)에 연산 신호가 입 력되면 멤브레인 커패시터(MC)의 전압이 증가하는 실시 예를 기준으로 설명되나, 본 개시의 범위는 이에 한정되 지 않고, 멤브레인 커패시터(MC)에 연산 신호가 입력되면 멤브레인 커패시터(MC)의 전압이 감소하는 실시 예를 포함할 수 있다. 예를 들어, 연산 신호가 누적되어 멤브레인 커패시터(MC)의 전압이 임계 전압보다 낮아지면 뉴 런 회로가 발화(fire)할 수 있다. 도 8은 도 6의 스파이크 생성기의 실시 예를 보여주는 도면이다. 도 6 및 도 8을 참조하면, 스파이크 생성기 는 액손 회로로부터 수신한 입력 신호(예를 들어, 입력 스파이크 신호)를 기반으로, 서브 스파이크 신호 및 메인 스파이크 신호를 생성할 수 있다. 일 실시 예에서, 스파이크 생성기는 액손 회로로부터 수신한 입력 스파이크 신호를 제1 신호 내지 제 3 신호(SIGa~SIGc)로 변환할 수 있다. 예를 들어, 스파이크 생성기는 액손 회로로부터 수신한 입력 스파이크 신호를 제1 신호(SIGa)로 사용하고, 입력 스파이크 신호를 위상 지연 및 반전한 신호를 제2 신호 (SIGb)로 변환하고, 그리고 제2 신호(SIGb)가 반전된 신호를 제3 신호(SIGc)로 변환할 수 있다. 일 실시 예에서, 입력 스파이크 신호를 위상 지연 및 반전하며 제2 신호(SIGb)를 생성하는 과정은, 복수의 인버 터 열을 통해 구현될 수 있다. 그러나 본 개시의 범위는 이에 한정되지 않는다. 예를 들어, 제1 신호(SIGa)로부 터 제2 신호(SIGb)를 생성하는 과정은, OP앰프 또는 반도체 소자들을 포함하는 버퍼 회로를 통해 신호를 지연하 는 방식으로 구현될 수 있다. 즉, 본 개시의 스파이크 생성기의 기술적 범위는 통상의 기술자가 위상 지연 및 반전을 구현할 수 있는 다양한 실시 예를 포함할 수 있다. 구분된 제1 신호 내지 제3 신호(SIGa~SIGc)는 NAND 게이트들을 통해 서브 스파이크 신호 및 메인 스파이크 신호 로 변환될 수 있다. 예를 들어, 제1 신호(SIGa) 및 제2 신호(SIGb)를 제1 NAND 게이트(NANDa)에 입력하여 서브스파이크 신호로 변환할 수 있고, 제1 신호(SIGa) 및 제3 신호(SIGc)를 제2 NAND 게이트(NANDb)에 입력하여 메 인 스파이크 신호로 변환할 수 있다. 제1 신호 내지 제3 신호(SIGa~SIGc), 서브 스파이크 신호, 및 메인 스파이 크 신호의 관계는 도 9을 참조하여 더 상세하게 설명된다. 도 9는 도 8의 신호들을 더 상세하게 보여준다. 도 9의 가로축은 시간을, 세로축은 전압을 나타낸다. 도 9를 참 조하면, 액손 회로로부터 입력된 입력 스파이크 신호 또는 제1 신호(SIGa)는, 제1 시점(t1) 내지 제3 시점 (t3) 의 시구간에서 HIGH 전압을 출력한다. 제1 신호(SIGa)가 (t2-t1) 시 간격만큼 신호가 지연된 후 위상 반전 된 제2 신호(SIGb)는, 제2 시점(t2) 내지 제4 시점(t4)의 시구간에서 LOW 전압을, 제0 시점(t0) 내지 제2 시점 (t2) 시구간에서 HIGH 전압을 출력한다. 제2 신호(SIGb)가 반전된 제3 신호(SIGc)는, 제2 시점(t2)내지 제4 시 점(t4)의 시구간에서 HIGH 전압을 출력하고 제0 시점(t0) 내지 제2 시점(t2)의 시구간에서 LOW 전압을 출력한다. 제1 NAND 게이트(NANDa) 및 제2 NAND 게이트(NANDb)는 논리곱을 반전하는 논리 연산자 회로로 구현될 수 있다. 예를 들어, NAND 게이트는 OP앰프 또는 반도체 소자들로 구현될 수 있다. 각 NAND 게이트는 입력되는 두 신호가 모두 HIGH 전압일 때만 LOW 전압을 출력하고, 이 외의 경우 HIGH 전압을 출력한다. 즉, 제1 신호(SIGa) 및 제2 신호(SIGb)를 제1 NAND 게이트(NANDa)에 입력하여 출력되는 서브 스파이크 신호는, 제1 신호(SIGa) 및 제2 신호 (SIGb)가 동시에 HIGH 전압을 출력하는 제1 시점(t1)내지 제2 시점(t2)의 시구간에서만 LOW 전압을 출력하고, 제 0 시점(t0)내지 제1시점(t1)의 시구간 및 제2 시점(t2)내지 제4 시점(t4)의 시구간에서 HIGH 전압을 출력한 다. 제1 신호(SIGa) 및 제3 신호(SIGc)를 제2 NAND 게이트(NANDb)에 입력하여 출력되는 메인 스파이크 신호는, 제1 신호(SIGa) 및 제3 신호(SIGc)가 동시에 HIGH 전압을 출력하는 제2 시점(t2)내지 제3 시점(t3)의 시구간에 서만 LOW 전압을 출력하고, 제 0시점(t0)내지 제2 시점(t2)시구간 및 제3 시점(t3)내지 제4 시점(t4)시구간에서 HIGH 전압을 출력한다. 그러나 도 9를 참조하여 설명된 구성은 본 개시에 따른 실시 예의 이해를 돕기 위한 것으로, 상술된 바와 달리, 본 개시의 기술적 범위는 입력 신호를 서브 스파이크 신호 및 메인 스파이크 신호로 변환하는 다양한 실시 예들 을 포함할 수 있다. 입력 스파이크 신호를 서브 스파이크 신호 및 메인 스파이크 신호로 변환하는 경우 기생 커패시터(PC)의 영향이 최소화된 스파이크 뉴럴 네트워크 회로가 구현될 수 있다. 스파이크 생성기가 포함된 스파이크 뉴럴 네트 워크 회로의 더 상세한 실시 예는 이하의 도 11 내지 도 14를 참조하여 설명된다. 도 10은 도 9의 서브 스파이크 신호 및 메인 스파이크 신호의 멤브레인 커패시터 전압에 대한 영향을 보여준다. 도 5의 각 그래프의 가로축은 시간을 나타내고, 세로축은 전압을 나타낸다. 간결한 설명을 위해, 도 5에는 임의 의 액손 회로로부터 입력된 입력 스파이크 신호에 응답하여 출력되는, 각각 하나의 서브 스파이크 신호 및 메인 스파이크 신호의, 멤브레인 커패시터에 대한 영향에 대하여 설명된다. 그러나 본 개시의 범위는 이에 한정되지 않고, 복수의 입력 스파이크 신호가 각각 복수의 액손 회로들로부터 수신되고, 서브 스파이크 신호 및 메인 스 파이크 신호가 출력되는 경우를 포함할 수 있다. 도 6, 도 8 내지 도 10을 참조하면, 액손 회로로부터 수신된 입력 스파이크 신호는 스파이크 생성기 을 통해, 서브 스파이크 신호 및 메인 스파이크 신호로 변환될 수 있다. 입력 스파이크 신호는 제9 시점 내지 제 11시점의 시구간(t9~t11)에서 발화할 수 있다. 이 경우, 입력 스파이크 신호는 제9 시점 내지 제 11시점의 시구간(t9~t11)에서 HIGH 전압을 출력할 수 있다. 서브 스파이크 신호는 제9 시점 내지 제10 시점(t9~t10)의 시구간에서 발화할 수 있다. 이 경우, 서브 스파이크 신호는 제9 시점 내지 제10 시점(t9~t10)의 시구간에서 LOW 전압을 출력할 수 있다. 서브 스파이크 신호의 발화 구간(t9~t10)에서, 기생 커패시터(PC) 전압은 전위 보정 회로의 피드백을 통해, 짧은 시간격 동안 감소하 여 멤브레인 커패시터(MC) 전압과 일치될 수 있다. 기생 커패시터(PC) 전압이 멤브레인 커패시터(MC) 전압과 일 치된 후, 기생 커패시터(PC)의 전압은 메인 스파이크 신호의 발화 구간 이전까지 유지될 수 있다. 메인 스파이크 신호는 제10 시점 내지 제11 시점(t10~t11)의 시구간에서 발화할 수 있다. 이 경우, 메인 스파이 크 신호는 제10 시점 내지 제11 시점(t10~t11)의 시구간에서 LOW 전압을 출력할 수 있다. 메인 스파이크 신호의 발화 구간(t10~t11)에서, 시냅스 회로로부터 멤브레인 커패시터(MC)로 전하 또는 전류가 전달될 수 있다. 이 경우, 기생 커패시터(PC)의 전압이 멤브레인 커패시터(MC)의 전압과 일치한 상태에서 전하 또는 전류가 전달 될 수 있다. 멤브레인 커패시터(MC) 전압은 메인 스파이크 신호의 발화 구간(t10~t11)에서 증가할 수 있다. 예를 들어, 메인 스파이크 신호의 발화 구간(t10~t11)에서, 시냅스 회로로부터 스위치(SW)를 경유하여 전달된 연산 신호가, 멤브레인 커패시터(MC)에 누적될 수 있다. 즉, 본 개시의 실시 예에 따르면, 기생 커패시터(PC)에 대한 영향이 최소화 된 상태에서, 멤브레인 커패시터(MC)의 연산 신호 누적이 수행될 수 있다. 따라서, 기생 커패시터(PC)에 대한 영향이 최소화된 스파이크 뉴럴 네트워크 회로가 제공될 수 있다. 이하의 도 11 내지 도 14는 본 개시에 따른 스파이크 뉴럴 네트워크 회로가상세히 구현된 실시 예이다. 간결한 설명을 위해, 이하의 도면들을 참조하여 PMOS 트랜지스터(p-channel metal-oxide-semiconductor field-effect transistor) 또는 NMOS 트랜지스터(n-channel metal-oxide-semiconductor field-effect transistor)를 통해 스 파이크 뉴럴 네트워크 회로가 구현된다. 그러나 본 개시의 범위는 이에 한정되지 않고, 전위 보정을 구현할 수 있는 다양한 실시 예를 포함할 수 있다. 도 11은 도 6의 전위 보정 회로를 상세히 구현한 스파이크 뉴럴 네트워크의 실시 예이다. 보다 간결한 설명을 위해, 기생 커패시턴스의 전위가 멤브레인 커패시터의 전위보다 높은 경우만을 가정하여 설명된다. 그러나 본 개시의 범위는 이에 한정되지 않는다. 도 11을 참조하면, 스파이크 뉴럴 네트워크 회로는 액손 회로, 시냅스 회로, 뉴런 회로, 및 멤브레인 커패시터(MC)를 포함하고, 스파이크 생성기 및 전위 보정회로를 더 포함할 수 있다. 액 손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 및 스파이크 생성기는 각각 도 6 또는 도 8에 도시된 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 및 스파이 크 생성기와 동일 또는 유사한 기능을 수행할 수 있으므로, 상세한 설명은 생략된다. 스파이크 뉴럴 네트 워크 회로의 스위치(SW)는 도 3를 참조하여 설명된 스위치(SW)와 동일한 동작 및 기능을 수행할 수 있으나, 간결한 설명을 위해 시냅스 회로 외부에 존재하는 구성 요소로 설명된다. 전위 보정 회로는 복수의 PMOS 트랜지스터(p-channel metal-oxide-semiconductor field-effect transistor)(예를 들어, TR1, TR2, TR5) 및/또는 복수의 NMOS 트랜지스터(n-channel metal-oxide- semiconductor field-effect transistor)(예를 들어, TR3, TR4)의 조합으로 예시적으로 구현될 수 있다. 그러 나 본 개시의 범위는 이에 한정되지 않고, 스파이크 생성기 또는 스위치(SW)의 구현 방법에 따라, 다양하 게 구현될 수 있다. 계속해서 도 11을 참조하면, 전위 보정 회로는 제1 트랜지스터(TR1)를 포함할 수 있다. 제1 트랜지스터 (TR1)의 게이트 단자는 제1 노드(N1)를 통해 서브 스파이크 신호 라인과 연결될 수 있다. 제1 트랜지스터 (TR1) 의 소스 단자는 제0 노드(N0)를 통해 기생 커패시터(PC) 또는 시냅스 회로와 연결될 수 있다. 이 경 우, 제1 트랜지스터(TR1)는 서브 스파이크 신호 라인으로부터 수신된 서브 스파이크 신호의 발화 구간에서, 기생 커패시터(PC)의 전압을 전위 보정 회로로 전달할 수 있다. 전위 보정 회로는 제2 트랜지스터(TR2)를 포함할 수 있다. 제2 트랜지스터(TR2)의 게이트 단자는 제1 노드 (N1)를 통해 서브 스파이크 신호 라인과 연결될 수 있다. 제2 트랜지스터(TR2) 의 소스 단자는 바이어스 전원을 입력받을 수 있다. 이 경우, 서브스파이크 출력라인으로부터 수신된 서브 스파이크 신호의 발화 구간에 서, 전위 보정 회로가 동작할 수 있다. 전위 보정 회로는 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4)를 포함할 수 있다. 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4)의 게이트 단자는 제2 노드(N2)를 통해 서로 연결될 수 있다. 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4)의 소스 단자는 접지될 수 있다. 제3 트랜지스터(TR3)의 드레인 단자는 제1 트랜지스터 (TR1)의 드레인 단자와 연결될 수 있다. 제4 트랜지스터(TR4)의 드레인 단자는 제2 노드(N2) 통해 제4 트랜지스 터(TR4)의 게이트 단자와 직접 연결될 수 있다. 전위 보정 회로는 제5 트랜지스터(TR5)를 포함할 수 있다. 제5 트랜지스터(TR5)의 게이트 단자는 제4 노드 (N4)를 통해, 멤브레인 커패시터(MC), 뉴런 회로 및 스위치(SW)의 드레인 단자와 연결될 수 있다. 제5 트 랜지스터(TR5)의 소스 단자는 제2 트랜지스터(TR2)의 드레인 단자와 연결될 수 있고, 제5 트랜지스터(TR5)의 드 레인 단자는 제2 노드(N2)와 연결될 수 있다. 전위보정회로는 기생 커패시터(PC)의 전압 또는 시냅스 회로의 출력 단자 전압이 멤브레인 커패시터(MC)의 전압보다 큰 경우, 기생 커패시터(PC)의 전압을 감소시켜 멤브레인 커패시터(MC)의 전압과 일치되도록 전위를 보정할 수 있다. 이 경우, 기생 커패시터(PC)로 인한 멤브레인 커패시터(MC)의 과충전이 방지될 수 있다. 한편, 기생 커패시터(PC)의 전압이 멤브레인 커패시터(MC)의 전압보다 작은 경우에도 적용 가능한 전위 보정 회로의 실시 예는 이하의 도면들을 참조하여 상세하게 설명된다.도 12는 도 6의 전위 보정 회로를 상세히 구현한 스파이크 뉴럴 네트워크의 다른 실시 예이다. 도 12를 참조하 면, 스파이크 뉴럴 네트워크 회로는 액손 회로, 시냅스 회로, 뉴런 회로, 및 멤브레인 커 패시터(MC)를 포함하고, 스파이크 생성기 및 전위 보정 회로를 더 포함할 수 있다. 전위 보정 회로는 증폭부 및 피드백부를 포함할 수 있다. 증폭부은 연산 증폭기(AMP) 및 트랜지스터(TR6)를 포함할 수 있고, 피드백부는 인버터(IV) 및 복수의 트랜지스터들(TR7~TR10)을 포함할 수 있다. 전위 보정 회로는 복수의 PMOS 트랜지스터(p-channel metal-oxide-semiconductor field-effect transistor)(예를 들어, TR6, TR8, TR10) 및/또는 복수의 NMOS 트랜지스터(n-channel metal-oxide- semiconductor field-effect transistor)(예를 들어, TR7, TR9)의 조합으로 예시적으로 구현될 수 있다. 그러 나 본 개시의 범위는 이에 한정되지 않고, 스파이크 생성기 또는 스위치(SW)의 구현 방법에 따라, 다양하 게 구현될 수 있다. 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 및 스파이크 생성기는 각각 도 6 또는 도 8에 도시된 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 및 스파 이크 생성기와 동일 또는 유사한 기능을 수행할 수 있으므로, 상세한 설명은 생략된다. 스파이크 뉴럴 네 트워크의 스위치(SW)는 도 3를 참조하여 설명된 스위치(SW)와 동일한 동작 및 기능을 수행할 수 있으나, 간결한 설명을 위해 시냅스 회로 외부에 존재하는 구성 요소로 설명된다. 계속해서 도 12를 참조하면, 증폭부는 연산 증폭기(AMP)를 포함할 수 있다. 증폭부는 연산증폭기 (AMP)의 제1 입력단자(또는 반전 입력단자)는 제9 노드(N9)를 통해 스위치(SW)의 드레인 단자, 뉴런 회로 및 멤브레인 커패시터(MC)에 연결될 수 있고, 연산증폭기의 제2 입력단자(또는 비반전 입력단자)는 제5 노드 (N5)를 통해 시냅스 회로와 연결 될 수 있다. 이 경우, 증폭부는 멤브레인 커패시터(MC) 및 기생 커 패시터(PC)의 전압 차이를 증폭할 수 있다. 일 실시 예에서, 연산 증폭기(AMP)의 전원 공급단자는 서브 스파이크 신호 라인과 연결될 수 있다. 예를 들어, 서브 스파이크 신호 라인은 제6 트랜지스터(TR6)로 구현된 스위치를 통해 연산 증폭기의 전원 공급 단자와 연결될 수 있다. 제6 트랜지스터(TR6)의 소스 단자는 바이어스 전원을 입력 받을 수 있고, 제6 트랜지스 터(TR6)의 게이트 단자는 제6 노드(N6)를 통해 서브 스파이크 신호 라인과 연결되고, 제6 트랜지스터(TR 6)의 드레인 단자는 연산 증폭기(AMP)의 전원 공급 단자와 연결될 수 있다. 이 경우, 증폭부는 서브 스파 이크 신호의 발화 구간에서만 동작할 수 있다. 한편, 증폭부를 통해 증폭된 연산 증폭기(AMP)의 출력, 또는 멤브레인 커패시터(MC) 및 기생 커패시터(P C)의 전압차이는, 제8 노드(N8)를 통해 피드백부로 전달될 수 있다. 피드백부는 증폭부로부터 수신된, 증폭된 전압 차이를 기반으로, 기생 커패시터(PC)의 전압을 제어할 수 있다. 예를 들어 피드백부는 증폭부 및 시냅스 회로와 연결될 수 있다. 도 12를 참조하면, 피드백부는 직렬로 연결된 제1 트랜지스터열(TR7, TR9) 및 제2 트랜지스터열(TR8, TR10)을 포함할 수 있다. 제1 트랜지스터열(TR7, TR9)은 제5 노드(N5)를 통해 시냅스 회로 및 증폭부와 연결될 수 있다. 제1 트랜지스터열(TR7, TR9)은 제6 노드(N6) 서브 스파이크 신호를 수신할 수 있고, 제8 노드(N8)를 통해 증폭된 멤 브레인 커패시터(MC) 및 기생 커패시터(PC)의 전압차이를 수신할 수 있다. 예를 들어, 제7 트랜지스터(TR7)의 게이트 단자는 제6 노드(N6)를 통해, 서브 스파이크 신호 라인과 연결될 수 있다. 제7 트랜지스터(TR7)의 소스 단자는 접지될 수 있고, 제7 트랜지스터(TR7)의 드레인 단자는 제9 트랜지스터(TR9)의 소스 단자와 연결될 수 있다. 그리고, 제9 트랜지스터(TR9)의 게이트 단자는 제8 노드(N8)를 통해 증폭부와 연결될 수 있고, 제9 트랜지스터(TR9)의 드레인 단자는 제5 노드(N5)를 통해 시냅스 회로, 및 증폭부의 연산증폭기(AMP) 제 2 입력단자(비반전 입력단자)와 연결될 수 있다. 일 실시 예에서, 제7 트랜지스터(TR7)의 게이트 단자 및 제6 노드(N6) 사이에는 인버터(IV)가 더 포함될 수 있 다. 인버터(IV)는 서브 스파이크 신호를 반전시킬 수 있다. 이 경우, 서브 스파이크 신호의 발화 구간에서, 제1 트랜지스터열이 동작할 수 있다. 제2 트랜지스터열(TR8, TR10)은 제5 노드(N5)를 통해 시냅스 회로 및 증폭부과 연결될 수 있다. 제2 트랜지스터열(TR8, TR10)은 제6 노드(N6)를 통해 서브 스파이크 신호를 수신할 수 있고, 제8 노드(N8)를 통해증폭된 멤브레인 커패시터(MC) 및 기생 커패시터(PC)의 전압 차이를 수신할 수 있다. 예를 들어, 제8 트랜지스 터(TR8)의 게이트 단자는 제6 노드(N6)를 통해, 서브 스파이크 신호 라인과 연결될 수 있다. 제8 트랜지스 터(TR8)의 소스 단자는 바이어스 전원을 입력 받을 수 있고, 제8 트랜지스터(TR8)의 드레인 단자는 제10 트랜지 스터(TR10)의 소스 단자와 연결될 수 있다. 그리고, 제10 트랜지스터(TR10)의 게이트 단자는 제8 노드(N8)를 통 해 증폭부와 연결될 수 있고, 제10 트랜지스터(TR10)의 드레인 단자는 제5 노드(N5)를 통해 시냅스 회로, 및 증폭부의 연산증폭기(AMP) 제2 입력단자(비반전 입력단자)와 연결될 수 있다. 멤브레인 커패시터(MC)의 전압보다 시냅스 회로의 출력 단자 전압 또는 기생 커패시터(PC)의 전압이 큰 경 우, 제1 트랜지스터열(TR7, TR9)를 통해 기생 커패시터(PC)의 전압이 감소되도록 피드백 될 수 있다. 그리고, 멤브레인 커패시터(MC)의 전압보다 시냅스 회로의 출력 단자 전압 또는 기생 커패시터(PC)의 전압이 작은 경우, 제2 트랜지스터열(TR8, TR10)를 통해 기생 커패시터(PC)의 전압이 증가하도록 피드백 될 수 있다. 따라서, 기생 커패시터(PC) 및 멤브레인 커패시터(MC)의 전압이 동일하게 제어된 후, 메인 스파이크 신호의 발 화 구간이 될 수 있다. 이 경우, 기생 커패시터(PC)(또는 기생 커패시턴스)에 의한 영향이 최소화된 스파이크 뉴럴 네트워크 회로가 제공된다. 일 실시 예에서, 스파이크 뉴럴 네트워크 회로의 증폭부는 복수의 트랜지스터들로 구현될 수 있다. 복수의 트랜지스터들로 증폭부가 구현된 스파이크 뉴럴 네트워크 회로에 대한 더 상세한 실시 예는 이하의 도 13을 참조하여 설명된다. 도 13은 도 12의 증폭부가 복수의 트랜지스터들로 구현된 실시 예를 보여준다. 도 13을 참조하면, 스파이크 뉴 럴 네트워크 회로는 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 스파이 크 생성기, 및 전위 보정 회로를 포함할 수 있다. 전위 보정 회로는 복수의 트랜지스터들(TR11~TR20)로 구현된 증폭부 및 피드백부를 포함할 수 있다. 전위 보정 회로는 복수의 PMOS 트랜지스터(p-channel metal-oxide-semiconductor field-effect transistor)(예를 들어, TR13, TR15, TR16, TR18, TR20) 및/또는 복수의 NMOS 트랜지스터(n-channel metal- oxide-semiconductor field-effect transistor)(예를 들어, TR11, TR12, TR14, TR17, TR19)의 조합으로 예시적 으로 구현될 수 있다. 그러나 본 개시의 범위는 이에 한정되지 않고, 스파이크 생성기 또는 스위치(SW)의 구현 방법에 따라, 다양하게 구현될 수 있다. 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 및 스파이크 생성기는 각각 도 6 또는 도 8에 도시된 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 및 스파 이크 생성기와 동일 또는 유사한 기능을 수행할 수 있으므로, 상세한 설명은 생략된다. 스파이크 뉴럴 네 트워크 회로의 스위치(SW)는 도 3를 참조하여 설명된 스위치(SW)와 동일한 동작 및 기능을 수행할 수 있으 나, 간결한 설명을 위해 시냅스 회로 외부에 존재하는 구성 요소로 설명된다. 계속해서 도 13을 참조하면, 증폭부는 제11 내지 제12 트랜지스터(TR11~TR12)를 포함할 수 있다. 제11 트 랜지스터(TR11)의 게이트 단자는 제10 노드(N10)를 통해 시냅스 회로 스위치(SW)의 소스 단자와 연결될 수 있고, 제12 트랜지스터(TR12)의 게이트 단자는 제11 노드(N11)를 통해 스위치(SW)의 드레인 단자 및 멤브레인 커패시터(MC)와 연결 될 수 있다. 제11 트랜지스터(TR11) 및 제12 트랜지스터(TR12) 각각의 소스 단자는 제17 노드(N17)를 통해 서로 연결될 수 있다. 제11 트랜지스터(TR11)의 드레인 단자는 노드 제16 노드(N16)에 연결될 수 있고, 제12 트랜지스터(TR12)의 드레인 단자는 노드 제15 노드(N15)에 연결될 수 있다. 제11 내지 제12 트랜 지스터(TR11~TR12)들은 도 12의 연산 증폭기(AMP)의 제1 및 제2 입력 단자와 유사하게, 기생 커패시터(PC) 및 멤브레인 커패시터(MC)의 전압을 입력 받을 수 수 있다. 증폭부는 제13 트랜지스터(TR13)를 포함할 수 있다. 제13 트랜지스터(TR13)의 게이트 단자는 제12 노드 (N12)와 연결될 수 있다. 제13 트랜지스터(TR13)의 소스 단자는 바이어스 전원을 입력 받을 수 있다. 제13 트랜 지스터(TR13)의 드레인 단자는 제14 노드(N14)에 연결될 수 있다. 이 경우, 서브 스파이크 신호 라인으로 부터 수신된 서브 스파이크 신호의 발화 구간에서, 증폭부에 전원이 공급될 수 있다. 증폭부는 제14 트랜지스터(TR14)를 포함할 수 있다. 제14 트랜지스터(TR14)의 게이트 단자는, 바이어스 전 원과 연결된 제18 노드(N18)와 연결될 수 있다. 제14 트랜지스터(TR14)의 소스 단자는 접지될 수 있다. 제14 트 랜지스터(TR14)의 드레인 단자는 제17 노드(N17)를 통해 제11 내지 제12 트랜지스터(TR11~TR12)의 소스 단자와 연결될 수 있다. 증폭부는 제15 트랜지스터(TR15)및 제16 트랜지스터(TR16)를 포함할 수 있다. 제15 트랜지스터(TR15) 및 제16 트랜지스터(TR16)의 소스 단자는 제14 노드(N14)를 통해 제13 트랜지스터(TR13)의 드레인 단자와 연결될 수 있다. 제15 트랜지스터(TR15) 및 제16 트랜지스터(TR16)의 게이트 단자는 제16 노드(N16)를 통해, 서로 연결 될 수 있고, 제11 트랜지스터(TR11)의 드레인 단자와 연결될 수 있다. 제15 트랜지스터(TR15)의 드레인 단자는 제15 노드(N15)를 통해 제12 트랜지스터(TR12)의 드레인 단자에 연결될 수 있다. 제16 트랜지스터(TR16)의 드레 인 단자는 제11 트랜지스터(TR11)의 드레인 단자 및 노드 제16 노드(N16)와 연결될 수 있다. 증폭부는 제10 노드(N10), 제15 노드(N15) 및 제18 노드(N18)를 통해 피드백부와 연결될 수 있다. 이 경우, 증폭부는 도 12의 증폭부와 유사한 기능을 수행할 수 있다. 예를 들어, 증폭부는 차동 증폭기 회로와 유사한 기능을 수행할 수 있다. 피드백부는 증폭부로부터 수신된, 증폭된 전압 차이를 기반으로, 기생 커패시터(PC)의 전압을 제어할 수 있다. 예를 들어 피드백부는 증폭부 및 시냅스 회로와 연결될 수 있다. 도 13을 참조하면, 피드백부는 직렬로 연결된 제3 트랜지스터열(TR17, TR19) 및 제4 트랜지스터열(TR18, TR20)을 포함할 수 있다. 제3 트랜지스터열(TR17, TR19)은 제10 노드(N10)를 통해 시냅스 회로 및 증폭부와 연결될 수 있다. 제3 트랜지스터열(TR17, TR19)은 제12 노드(N12)를 통해 서브 스파이크 신호를 수신할 수 있고, 제18 노드(N1 8)를 통해 증폭된 멤브레인 커패시터(MC) 및 기생 커패시터(PC)의 전압차이를 수신할 수 있다. 예를 들어, 제17 트랜지스터(TR17)의 게이트 단자는 제12 노드(N12)를 통해, 서브 스파이크 신호 라인과 연결될 수 있다. 제17 트랜지스터(TR17)의 소스 단자는 접지될 수 있고, 제17 트랜지스터(TR17)의 드레인 단자는 제19 트랜지스 터(TR19)의 소스 단자와 연결될 수 있다. 그리고, 제19 트랜지스터(TR19)의 게이트 단자는 제18 노드(N18)를 통 해 증폭부와 연결될 수 있고, 제19 트랜지스터(TR19)의 드레인 단자는 제10 노드(N10)를 통해 시냅스 회로, 및 증폭부와 연결될 수 있다. 일 실시 예에서, 제17 트랜지스터(TR17)의 게이트 단자 및 제12 노드(N12) 사이에는 인버터(IV)가 더 포함될 수 있다. 인버터(IV)는 서브 스파이크 신호를 반전시킬 수 있다. 제4 트랜지스터열(TR18, TR20)은 제10 노드(N10)를 통해 시냅스 회로 및 증폭부와 연결될 수 있다. 제4 트랜지스터열(TR18, TR20)은 제12 노드(N12) 를 통해 서브 스파이크 신호를 수신할 수 있고, 제10 노드 (N10)를 통해 증폭된 멤브레인 커패시터(MC) 및 기생 커패시터(PC)의 전압차이를 수신할 수 있다. 예를 들어, 제18 트랜지스터(TR18)의 게이트 단자는 제12 노드(N12)를 통해, 서브 스파이크 신호 라인과 연결될 수 있 다. 제18 트랜지스터(TR18)의 소스 단자는 바이어스 전원을 입력 받을 수 있고, 제18 트랜지스터(TR18)의 드레 인 단자는 제20 트랜지스터(TR20)의 소스 단자와 연결될 수 있다. 그리고, 제20 트랜지스터(TR20)의 게이트 단 자는 제15 노드(N15)를 통해 증폭부와 연결될 수 있고, 제20 트랜지스터(TR20)의 드레인 단자는 제10 노드 (N10)를 통해 시냅스 회로, 및 증폭부와 연결될 수 있다. 멤브레인 커패시터(MC)의 전압보다 기생 커패시터(PC)의 전압이 큰 경우, 제3 트랜지스터열(TR17, TR19)를 통해 기생 커패시터(PC)의 전압이 감소되도록 피드백 될 수 있다. 그리고, 멤브레인 커패시터(MC)의 전압보다 기생 커패시터(PC)의 전압이 작은 경우, 제4 트랜지스터열(TR18, TR20)를 통해 기생 커패시터(PC)의 전압이 증가하도 록 피드백 될 수 있다. 따라서, 기생 커패시터(PC) 및 멤브레인 커패시터(MC)의 전압이 동일하게 제어된 상태에 서, 메인 스파이크 신호의 발화 구간이 될 수 있다. 이 경우, 기생 커패시터(PC)(또는 기생 커패시턴스)에 의한 영향이 최소화된 스파이크 뉴럴 네트워크 회로가 제공될 수 있다. 도 14는 도 13의 전위 보정 회로에 발진 방지 회로가 더 포함된 실시 예를 보여준다. 도 14를 참조하면, 스파이 크 뉴럴 네트워크 회로는 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 스 파이크 생성기 및, 전위 보정 회로를 더 포함할 수 있다. 전위 보정 회로는 증폭부 및 피드백부를 포함할 수 있고, 증폭부 및 피드백부 사이에 발진 방지 회로가 더 포함될 수 있다. 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터(MC), 스파이크 생성기, 및 전위 보정 회로는 각각 도 13에 도시된 액손 회로, 시냅스 회로, 뉴런 회로, 멤브레인 커패시터 (MC), 및 스파이크 생성기와 동일 또는 유사한 기능을 수행할 수 있으므로, 상세한 설명은 생략된다. 스파 이크 뉴럴 네트워크 회로의 스위치(SW)는 도 3을 참조하여 설명된 스위치(SW)와 동일한 동작 및 기능을 수 행할 수 있으나, 간결한 설명을 위해 시냅스 회로 외부에 존재하는 구성 요소로 설명된다. 제21 내지 제30 트랜지스터(TR21~TR30), 및 제19 내지 제27 노드(N19~N27)는 각각 도 13의 제11내지 제20 트랜 지스터(TR11~TR20), 및 제10 내지 제18 노드(N10~N18)와 동일한 연결관계 및/또는 기능을 수행하므로 상세한 설명은 생략된다. 계속해서 도 14를 참조하면, 도 13의 전위 보정 회로에 발진 방지 회로가 더 포함될 수 있다. 예를 들어, 제19 노드(N19) 및 제24 노드(N24) 사이에는 저항(R1) 및 커패시터(C1)가 직렬로 연결된 발진 방지 회로 가 더 포함될 수 있다. 이 경우, 서브 스파이크의 순간적인 변화에 의한 출력 발진 현상이 방지될 수 있다. 그러나, 본 개시의 범위는 이에 한정되지 않고, 저항, 커패시터, 및 인덕터 등의 회로 소자가 직렬, 병렬, 및/또는 이들의 조합을 통해 구현된 발진 방지 회로를 포함하는, 스파이럴 뉴럴 네트워크 회로를 포함할 수 있다. 상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단 순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들 에 의해 정해져야 할 것이다."}
{"patent_id": "10-2021-0074329", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로를 보여주는 블록도이다. 도 2a 및 도 2b는 도 1의 스파이크 뉴럴 네트워크 회로에서, 입력 스파이크 신호에 대한, 시냅스 회로 및 뉴런 회로의 동작을 설명하는 타이밍도들이다. 도 3은 도 1의 시냅스 회로를 자세하게 나타낸 도면이다. 도 4는 도 3의 시냅스 회로를 구현한 실시 예를 더 상세하게 보여준다. 도 5는 기생 커패시터의 멤브레인 커패시터에 대한 영향을 보여주는 도면이다. 도 6는 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로를 보여준다. 도 7은 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로의 동작 방법을 보여주는 흐름도이다. 도 8은 도 6의 스파이크 생성기의 실시 예를 보여주는 도면이다.도 9는 도 8의 신호들을 더 상세하게 보여준다. 도 10은 도 9의 서브 스파이크 신호 및 메인 스파이크 신호의 멤브레인 커패시터 전압에 대한 영향을 보여준다. 도 11은 도 6의 전위 보정 회로를 구현한 스파이크 뉴럴 네트워크 회로의 실시 예이다. 도 12는 도 6의 전위 보정 회로를 구현한 스파이크 뉴럴 네트워크 회로의 다른 실시 예이다. 도 13은 도 12의 증폭부가 복수의 트랜지스터들로 구현된 스파이크 뉴럴 네트워크 회로를 보여준다. 도 14는 도 13의 전위 보정 회로에 발진 방지 회로가 더 포함된 실시 예를 보여준다."}
