I 
 
摘要 
 
ZnO 因其具有非常優越之光電特性，目前其一維奈米結構的相關研究已為數
可觀。由於 pn junction 為半導體元件之核心，N 型及 P 型摻雜一維 ZnO 奈米結
構的製備技術，將是其未來於光電奈米元件應用之重要研究議題。本研究以交流
阻抗分析法來進行高方向性單晶 n 型 ZnO 奈米柱陣列之電性分析，高方向性 n
型 ZnO 奈米柱陣列乃以 MOCVD 法成長於 p++-Si 基板上，以形成 p-n junction 進
行交流阻抗之量測。經由建立元件的等效電路，分析等效電路中各元件的阻抗
值，可以獲得在 p-n 元件介面之介面電容(junction capacitance)。進一步藉由建立
此電容與外加逆向電位之關係，成功地分析 n-ZnO 奈米柱的載子濃度。本計劃
亦嘗試以 CVD 法來進行 N 摻雜之 P 型 ZnO 奈米柱之成長與鑑定。 
 
 
 
 
 
 
 
 
 
 
關鍵字：交流阻抗分析法、載子濃度、氧化鋅奈米柱
DOI: 10.1002/adma.200602052
Fabrication and Impedance Analysis of n-ZnO Nanorod/p-Si
Heterojunctions to Investigate Carrier Concentrations in Zn/O
Source-Ratio-Tuned ZnO Nanorod Arrays**
By Jih-Jen Wu* andDaniel Kwan-Pang Wong
Determination of the electrical properties of 1D semicon-
ductor nanostructures is important for material and growth
process development as well as for further nanodevice design.
Gate-dependent electrical-transport measurements of single-
nanowire field-effect transistors (FETs) have been employed
to investigate the electrical-transport properties of semicon-
ductor nanowires.[1–4] However, it is time consuming to fabri-
cate single-nanowire FETs. A more efficient method of deter-
mining the electrical properties of nanowires is needed. Here,
we show that the carrier concentrations of well-aligned ZnO
nanorods grown on p++-Si substrates can be determined by
means of ac impedance analysis of devices fabricated directly
on as-deposited samples. The approach reported here is more
convenient than the gate-dependent electrical-transport mea-
surement. Using the ac impedance approach, we demonstrate
that the carrier concentrations of the ZnO nanorods grown
using metal–organic chemical vapor deposition (MOCVD)
can be controlled in the range 3 × 1016 to 9 × 1017 cm–3 by vary-
ing the Zn/O source molar ratio (MR).
Apart from the Hall effect measurement for thin-film semi-
conductor materials, the capacitance–voltage (C–V) measure-
ment is an alternative method of determining the doping con-
centrations in semiconductors.[5–7] Schottky or pn junctions, in
which one side of the junction is much more heavily doped
than the other side, are employed for C–V analysis. A fixed dc
reverse bias with a small ac voltage superimposed on it is ap-
plied to the sample to measure the junction capacitance at a
fixed frequency. The inverse capacitance squared is a linear
function of the applied reverse-biased voltage; from this the
built-in potential of the junction and the carrier concentration
of the lightly doped side can be estimated from the intercept
and the slope, respectively.[5] This Mott–Schottky approach is
also taken when a Schottky barrier is formed at the interface
of the semiconductor film and electrolyte to monitor the car-
rier concentrations of the semiconductor electrodes.[8–10] C–V
characteristics of nonideal pn diodes, which cannot be ana-
lyzed by standard C–V measurement, have also been investi-
gated by analyzing the frequency-dependent impedances Z of
the samples.[11–13] Elements such as junction capacitances and
resistances can also be extracted from an equivalent circuit of
the reverse-biased sample by curve fitting of the impedance
spectra. The linear relationship of the inverse capacitance
squared to the reverse-biased voltage can thus be established
to estimate the carrier concentration of the semiconducting
materials in nonideal samples.
We report a simple ac impedance approach other than gate-
dependent electrical-transport measurement for determining
the carrier concentrations of well-aligned ZnO nanorods on Si
substrates. To form a p++-n junction for impedance analysis, as
shown in Figure 1a and b, well-aligned ZnO nanorods with a
density of ca. 1010 cm–2 have been grown on degenerate p-type
Si substrates (with a hole concentration of ca. 1020 cm–3) by
means of catalyst-free MOCVD.[14] A device was fabricated
directly on the as-deposited sample. Thin indium films were
spread continuously on the ZnO nanorod surfaces (Fig. 1c)
and Si backside to form the ohmic contacts (see Supporting In-
formation, Fig. S1a), resulting in a device composed of p++-Si/
n-ZnO nanorod junctions in parallel with an air gap, as illus-
trated in Figure 1d. Owing to the degeneracy of the p++-Si sub-
strate, the p++-Si/n-ZnO nanorod junctions can be categorized
as one-side junctions. The thin SiOx layer that formed on the
Si surface before ZnO nanorod growth[15] has been found to
contribute a resistance instead of a capacitance (see Support-
ing Information, Fig. S1b).
The typical current–voltage (I–V) curve of the devices
shown in Figure 2 reveals an exponential forward current that
obeys IF∝exp(AV) and a slightly increased reverse current
(IR) with the reverse bias. It indicates the nonideal pn diode
characteristic of the device. Since the device is composed of
two parts, that is, p++-Si/n-ZnO nanorod junctions in parallel
with an air gap, the I–V measurement was repeated at low
pressure, 5 × 10–3 Torr (1 Torr∼ 133 Pa), to examine the con-
tribution of the air to the I–V characteristic of the device. As
shown in Figure 2, an identical curve to that measured at at-
mospheric pressure is obtained, revealing that the increased
reverse current can be ascribed to the leakage current of the
p++-Si/n-ZnO nanorod junctions and the air does not contrib-
ute significant current under such reverse bias conditions. The
ac impedance measurements were carried out by applying a
C
O
M
M
U
N
IC
A
TIO
N
Adv. Mater. 2007, 19, 2015–2019 © 2007 WILEY-VCH Verlag GmbH & Co. KGaA, Weinheim 2015
–
[*] Prof. J.-J. Wu, D. K.-P. Wong
Department of Chemical Engineering
National Cheng Kung University
Tainan 701 (Taiwan)
E-mail: wujj@mail.ncku.edu.tw
[**] The authors thank Prof. C.-W. Chen, Prof. J. C. A. Huang, and
Prof. J. S. Chen for helpful discussions. Financial support from the
National Science Council in Taiwan under contract no. NSC 94-
2214-E006-005 is gratefully acknowledged. Supporting Information
is available online from Wiley InterScience or from the authors.
ting errors can be obtained using the equivalent circuit illu-
strated in Figure 3b when the values of CPEair and Rair are set
to ca. 10–11 F and ca. 10 MX, respectively, revealing the reali-
zation of the equivalent-circuit model. The resistances of the
ZnO nanorods as well as the Rsh and the constant-phase ele-
ments of the space-charge region (CPEsc) at the p
++-Si/n-ZnO
nanorod junctions are extracted from the curve-fitting results.
It was found that the CPEsc are ca. 10
–8 F with a deviation of
0.1%, whereas the RZnO show a fourfold discrepancy at
ca. 10–2 X when the CPEair are varied by ca. 10
–11 F. On the
other hand, the fitting error is obviously affected by varying
RZnO when CPEair is fixed at a specific value. This suggests
that the CPEsc value can be obtained by giving an estimated
CPEair; however, a reliable value for RZnO can be extracted
from the fitting result only if CPEair is exactly known.
Furthermore, the impedance of the air gaps is 3–4 orders of
magnitude larger than that of the p++-Si/n-ZnO nanorod junc-
tions, in the range from 5× 105 to 10 Hz (see Supporting Infor-
mation, Figure S2). The parallel configuration of the air gaps
and the p++-Si/n-ZnO nanorod junctions results in the impe-
dance of the device being almost the same as that of the
p++-Si/n-ZnO nanorod junctions alone. Therefore, the equiva-
lent circuit of the device can be reduced to the parallel RC of
the p++-Si/n-ZnO nanorod junctions,
as illustrated in Figure 3c. RZnO is in-
cluded in the lumped Rs here. As shown
in Figure 3d, curve fittings of the impe-
dance spectra of the device using the
reduced equivalent circuit confirm the
realization of the equivalent-circuit
model. The CPEsc of the p
++-Si/n-ZnO
nanorod junctions, which are employed
to estimate the carrier concentration of
the ZnO nanorods, are thus extracted
from the curve-fitting results.
Figure 4 shows the plots of 1/(CPEsc)
2
versus VR′ of the p
++-Si/n-ZnO nanorod
junctions, in which the CPEsc are ex-
tracted from the fitting curves in Fig-
ure 3a and d and the VR′ are the dc
voltages across the space-charge region
under various applied reverse biases.[11]
Both plots show a linear relationship,
suggesting that the electron concentra-
tion of the ZnO nanorods (Ndn) and the
built-in potential (Vbi) can be estimated
from the slopes and the intercepts of
the plots (see Supporting Information,
Eq. S1), respectively. The electron con-
centration of the ZnO nanorods and the
built-in potential of the junctions are es-
timated to be 1.1 × 1017 cm–3 and 0.59 V,
respectively, from the two plots shown
in Figure 4. The total space-charge re-
gion width W under reverse bias calcu-
lated from Ndn and Vbi is ca. 100 nm in
this case (see Supporting Information, Eq. S2), which is sug-
gested to be large enough to represent the properties of ZnO
nanowires ca. 500 nm long, as shown in Figure 1b. The elec-
C
O
M
M
U
N
IC
A
TIO
N
Adv. Mater. 2007, 19, 2015–2019 © 2007 WILEY-VCH Verlag GmbH & Co. KGaA, Weinheim www.advmat.de 2017
0 100 200 300 400 500 600 700 800
0
50
100
150
200
250
300
350
400
-Z
''
(o
h
m
)
Z'(ohm)
 -0.05V
 -0.1V
 -0.15V
 -0.2V
 -0.25V
 -0.3V
 -0.35V
 -0.4V
(a)
0 100 200 300 400 500 600 700 800
0
50
100
150
200
250
300
350
400
-Z
"
(o
h
m
)
Z'(ohm)
 0.05v
 0.1v
 0.15v
 0.2v
 0.25v
 0.3v
 0.35v
 0.4v
(d)
Figure 3. a) Nyquist plots of the impedance data of the device under various applied reverse-bias
voltages and the fitting results (solid line) using the equivalent circuit in (b). b) Suggested equiva-
lent circuit consisting of p++-Si/n-ZnO nanorod junctions in parallel with an air gap. c) Reduced
equivalent circuit of the device. d) The fitting results (solid line) using the equivalent circuit in (c).
0.00 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 0.45
8x10
14
9x10
14
1x10
15
1x10
15
1x10
15
1x10
15
 1
/C
P
E
2 S
C
 (
F
-2
)
Reverse-Bias Voltage(V)
Figure 4. Plots of the inverse junction capacitance squared versus the re-
verse-biased voltage. CPEsc values are extracted from Figure 3a (open
squares) and d (filled circles).
1000 sccm (standard cubic centimeters per minute) N2 flow was sup-
plied and a total pressure of 200 Torr was maintained during tempera-
ture ramping. First, the high-temperature zone was ramped up to
590 °C and then the low-temperature zone up to 125 °C. A 1300 sccm
N2/O2 flow was employed to carry the vaporized Zn precursor to the
high-temperature zone for ZnO nanorod growth. The Zn/O precursor
MR was adjusted by varying the diameter of the Zn source container
and the N2/O2 flow-rate ratio to grow the ZnO nanorod with various
carrier concentrations. The morphology of the nanorods was exam-
ined using scanning electron microscopy (SEM, Hitachi, S-4200 and
JEOL, JSM-7000F). PL studies were carried out using a Hitachi
F-4500 fluorescence spectrophotometer with an excitation wavelength
of 325 nm at room temperature.
Device Fabrication and Electrical Measurements: Devices were fab-
ricated directly on the as-deposited ZnO nanorod/p++-Si sample. The
oxide formed on the p++-Si backside was etched using HF first. Thin
indium films were spread continuously on the ZnO nanorod surfaces
and the p++-Si backside at a temperature of 180 °C to form the ohmic
contacts. Successful deposition of the continuous indium thin film on
the top of the ZnO nanorods is suggested to be ascribed to partial
wetting of the ZnO nanorod surface by indium and the rather
short distance between nanorods. I–V measurements were conducted
in a chamber at both atmospheric pressure and a low pressure of
5 × 10–3 Torr using a source meter (Keithley 2400). Alternating cur-
rent impedance measurements were carried out by applying a 10 mV
ac signal over the frequency range of 10 to 5× 105 Hz on top of the re-
verse-biased voltages using a potentiostat with a frequency response
analyzer (Autolab, PGSTAT30 and FRA2 module).
Received: September 10, 2006
Revised: November 23, 2006
Published online: June 26, 2007
–
[1] Y. Cui, X. Duan, J. Hu, C. M. Lieber, J. Phys. Chem. B 2000, 104,
5213.
[2] Y. Huang, X. Duan, Y. Cui, C. M. Lieber, Nano Lett. 2001, 2, 101.
[3] J. Goldberger, D. J. Sirbuly, M. Law, P. Yang, J. Phys. Chem. B 2005,
109, 9.
[4] Y. S. Yun, J. Y. Park, H. Oh, J.-J. Kim, S. S. Kim, J. Mater. Res. 2006,
21, 132.
[5] D. A. Neamen, Semiconductor Physics and Devices, McGraw-Hill,
New York 2003, Ch. 9.
[6] G. Friesen, E. D. Dunlop, R. Wendt, Thin Solid Films 2001, 387, 239.
[7] N. B. Chaure, S. Bordas, A. P. Samantilleke, S. N. Chaure, J. Haigh,
I. M. Dharmadasa, Thin Solid Films 2003, 437, 10.
[8] W. P. Gomes, D. Vanmaekelbergh, Electrochimica Acta 1996, 41,
967.
[9] C. F. Windisch, Jr., G. J. Exarhos, J. Vac. Sci. Technol A 2000, 18,
1677.
[10] M. Chemla, V. Bertagna, R. Erre, F. Rouelle, S. Petitdidier, D. Le-
vyc, Electrochem. Solid-State Lett. 2003, 6, G7.
[11] A. Straub, R. Gebs, H. Habenicht, S. Trunk, R. A. Bardos, A. B.
Sproul, A. G. Aberlea, J. Appl. Phys. 2005, 97, 083 703.
[12] M. Meier, S. Karg, W. Riess, J. Appl. Phys. 1997, 82, 1961.
[13] E. J. Meijer, A. V. G. Mangnus, C. M. Hart, D. M. de Leeuw, T. M.
Klapwijk, Appl. Phys. Lett. 2001, 78, 3902.
[14] J.-J. Wu, S.-C. Liu, Adv. Mater. 2002, 14, 215.
[15] J.-J. Wu, S.-C. Liu, J. Phys. Chem. B 2002, 106, 9546.
[16] S. Choopun, R. D. Vispute, W. Noch, A. Balsamo, R. P. Sharma,
T. Venkatesan, A. Iliadis, D. C. Look, Appl. Phys. Lett. 1999, 75,
3947.
[17] E. M. Kaidashev, M. Lorenz, H. Wenckstern, A. Rahm, H.-C. Sem-
melhack, K.-H. Han, G. Benndorf, C. Bundesmann, H. Hochmuth,
M. Grundmann, Appl. Phys. Lett. 2003, 82, 3901.
[18] T. E. Murphy, D. Y. Chen, E. Cagin, J. D. Phillips, J. Vac. Sci. Tech-
nol. B 2005, 23, 1277.
[19] H. T. Ng, J. Han, T. Yamada, P. Nguyen, Y. P. Chen, M. Meyyappan,
Nano Lett. 2004, 4, 1247.
[20] M.-C. Jeong, B.-Y. Oh, M.-H. Ham, J.-M. Myoung, Appl. Phys. Lett.
2006, 88, 202 105.
[21] H. Sun, Q.-F. Zhang, J.-L. Wu, Nanotechnology 2006, 17, 2271.
______________________
C
O
M
M
U
N
IC
A
TIO
N
Adv. Mater. 2007, 19, 2015–2019 © 2007 WILEY-VCH Verlag GmbH & Co. KGaA, Weinheim www.advmat.de 2019
IV 
 
 
三.研究方法………………………………………………….……………..…..……17 
3-1 系統設計………………………………...……..………..…………………17 
3-2-1 反應氣體輸送裝置……………...….….……………………..……18 
3-2-2 Thermal CVD 反應器…………….....….…..………………..…..…18 
3-2-3 真空及排氣裝置…………………...….…..…...………………..…18 
3-3 實驗材料………………………...………...….…..……………………..…19 
3-3-1 反應物………………………...………...…...…………………..…19 
3-3-2 基板材料……………………...…………..……………………..…19 
3-3-3 電極材料……………………...…………..……………………..…20 
3-4 實驗步驟………………...…………...……….…..……………………..…20 
3-4-1 石英管前處理……...…………...…….…...………………...…..…20 
3-4-2 基皮前處理…….......…………...…….…...………………...…..…20 
3-4-3 氧化鋅奈米柱之成長……...…………...…….......................…..…20 
3-4-4 p++Si 或 n++Si / ZnO 奈米柱陣列異質介面之組裝......................…20 
3-4-5 交流阻抗量測和等效電路模擬...................................................…21 
3-5 分析與鑑定……………………...…………………....……………………21 
3-5-1 掃描式電子顯微鏡分析(SEM) …………….......................………21 
3-5-2 螢光光譜儀(PL)…………. ..………………....……………………22 
3-5-3 恆 電 位 分 析 儀 及 交 流 阻 抗 模 組 (PGSTAT 30 and 
FRA2)……………………………………………………….…...22 
 
四.氧化鋅奈米柱之成長及電性分析….....................................................................24 
4-1 n-ZnO 奈米柱陣列/p++-Si 異質接面二極體之成長及電性分析………….24 
4-1-1 成長氧化鋅奈米柱……………………………………………...…24 
4-1-2  I-V 特性與交流阻抗之量測......………………………………….25 
4-1-3 阻抗圖譜之分析及等效電路之模擬...........................................…26 
4-1-3-1 阻抗、相角與頻率的討論....…..............................................…26 
4-1-3-2 等效電路圖的建立....…....…................…................................27 
4-1-4 載子濃度及電子遷移率的計算.….….….……….………….…...…36 
4-1-5 Zn/O 莫耳比對載子濃度及電子遷移率的影響...........................…37 
VI 
 
表目錄 
表 1-1  ZnO 之物理性質..............................................................................................1 
表 2-1  Impedance equation for Equivalent circuit Element........................................7 
表4-1  以圖4-3等效電路分析不同逆向偏壓下各元件對應的……………....…..29 
表4-2  以圖4-6等效電路分析不同逆向偏壓下各元件對應的值.……...………..32 
表4-3  以圖4-9等效電路分析不同逆向偏壓下各元件對應的值………..…..…..35 
表4-4  由圖4-13所得知各參數值……..…………………………………..………37 
表 4-5  以圖 4-9 等效電路分析不同逆向偏壓下各元件對應的值………..….…..52 
表4-6  由圖4-38所得知各參數值……..…………………………………..………53 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
VIII 
 
圖 4-5 為 n-ZnO 奈米柱陣列/p++-Si 異質接面二極體在 5x10-3 torr 和大氣壓下所量 
測之 I-V 特性圖...............................................................................................29 
圖 4-6 等 效 電 路 模 擬 n-ZnO 奈 米 柱 陣 列 /p++-Si 異 質 接 面 二 極
體..................................................................................................................31 
圖 4-7 以圖 4-6 之等效電路和空氣的電容值固定以 9x10-11F 去模擬異質接面二 
極體於逆向偏壓範圍之典型阻抗實部對虛部的關係圖............................31 
圖 4-8 異質接面二極體於逆向偏壓為 0.05V 之阻抗對數對頻率的對數的關係 
圖……………………………………………………………………………..32 
圖 4-9 等 效 電 路 模 擬 n-ZnO 奈 米 柱 陣 列 /p++-Si 異 質 接 面 二 極
體..................................................................................................................33 
圖 4-10 等 效 電 路 模 擬 n-ZnO 奈 米 柱 陣 列 /p++-Si 異 質 接 面 二 極
體..................................................................................................................34 
圖 4-11 (a)和(b)以圖 4-10 等效電路去模擬異質接面二極體於逆向偏壓為 0.05V 之 
典 型 阻 抗 實 部 對 虛 部 的 關 係 圖 與 阻 抗 和 相 位 對 頻 率 的 關 係
圖....................................................................................................................34 
圖 4-12 (a)和(b)升溫過程通入氮氧比分別為 750/550 和 900/400 條件下於 p++-Si 
上成長氧化層的 I-V 特性圖...........................................................................35 
圖 4-13  1/(Cj’)2對電壓的關係圖………………..…………………………............36 
圖 4-14 不同MR條件下相同體積氧化鋅奈米柱的PL圖…………………..….…38 
圖 4-15 氧化鋅奈米柱的載子濃度對MR的關係圖……………………...…..……38 
圖 4-16 (a)、(b) 平衡時載子濃度分別為 3.1x1016cm-3 和 1.1x1017cm-3 的 n-ZnO 
奈米柱陣列/p++-Si異質接面能帶圖……………………………………….39 
圖4-17  Thermal CVD實驗裝置圖...........................................................................41 
圖 4-18  n++ Si 基板位置在(a) 39.5 cm、(b)41 cm、(c)42.5 cm、(d)44cm 的 SEM
圖……………………………………………..………………………..…..41 
圖 4-19  n++ Si 基板位置在 39.5 cm、41 cm、42.5 cm、44cm 的 PL 圖……………42 
圖 4-20  n++ Si 基板位置在(a) 39.5 cm、(b)41 cm、(c)42.5 cm、(d)44cm 的 SEM  
        圖……………………………………………..………………………..…..42 
圖 4-21  n++ Si 基板位置在 39.5 cm、41 cm、42.5 cm、44cm 的 PL 圖……………43 
1 
 
一.前言 
1-1 氧化鋅(ZnO) 
氧化鋅一般是 hexagonal wurtzite 之晶體結構，在室溫下為 direct bandgap 
energy ~3.4 eV，晶格常數 a=32.50
oΑ及 c=52.05 oΑ，其 specific gravity 為
5.642g/cm3，相當於 4.21×1022 molecules/cm3，如圖 1.1 與表 1.1[1]。近來研究著
重在 ZnO 的電性與光學性質之應用，由於其晶格與 GaN wurtzite 結構非常接近，
並高於室溫的 exciton binding energy 為 60 meV(GaN 為 25meV)，而且是室溫
thermal energy 的 2.4 倍，可應用於室溫下操作之藍光 LED 及 excitonic laser。此
外，由於 ZnO 含有許多特殊性質，可運用於壓電材料、氣體感測器、varistors、
透明導電膜、UV photodetectors 等領域，也展現出不錯的元件性質。同時，ZnO
也具有類似 TiO2 之光催化效應，近年來這方面之研究亦漸受到重視，研究方向
集中於以不同之成長方式成長 ZnO powder 和 ZnO film[2-6]，並利用表面改質或
沉積金屬於表面上之效應，探討其對 photoactivity 之影響。近年來，由於積體電
路已發展至奈米尺寸，所以奈米光電元件的研發有其必要性，因此氧化鋅奈米線
之研究也隨之興起。California 大學 Yang 研究群最近亦以 ZnO 奈米線成功的展
示室溫下以 UV 光激發其產生 lasing 的研究成果[7]，由於其微小的體積以及低激
發電壓，可以取代現有之雷射源以節省能源。 
 
 
 
 
 
 
 
 
 
圖 1-1 ZnO wurtzite 結構[1]     表 1-1 ZnO 之物理性質[1] 
 
 
 
3 
 
 
 
圖1-2 (a) Nyquist Plot (b) Bode plot[13] 。 
          
應用阻抗頻譜和等效電路分析，交流阻抗技術容易獲得電極界面和電極過程
動力學的各種參數。這個技術廣泛應用在研究電極界面雙電層結構，電極上的各
種吸附行為，半導體電極(例如摻雜濃度、平帶電位)和半導體電極的光電轉換行
為，金屬表面鈍化膜和電結晶過程以及其他一些電極表面過程。 
 
1-3 研究動機 
本論文為探討以交流阻抗來進行一維單晶 n-ZnO 奈米柱陣列之電性分析。
目前量測奈米線或奈米柱電性的方式[13]主要將奈米線橫跨放置於 SiOx/Si 基板
(當作為 gate)上之兩電極線(當作為 source 及 drain)上方。利用施加 gate voltage
之正負大小與兩電極間所得之電流大小相對關係，來鑑定奈米線的 N 型或 P 型
特徵。由於此法在技術上存在不小的障礙，而限制了它的被廣泛使用。如能發展
一量測方法，不須將單根奈米柱挑出及置放置電極上，而直接以試片量測，將對
一維奈米材料之電性量測有很大的助益。 
目前文獻與學術研究上以 Mott-Schottky 分析法來分析半導體薄膜電極電性
之研究已發展成熟[14]。因此，本研究乃以 MOCVD 法將高方向性 N 型 ZnO 奈
5 
 
            E = IZ                                       (2) 
其中 Z 為阻抗(impedance)，阻抗與電阻都代表著抗拒電流的能力，在直流電
下稱為電阻，全部通稱為阻抗。材料的物理性質如結晶性、機械性、組成、表面
狀態(surface state)或晶粒間的 gain boundary 都會影響電子的流動，而在電化學槽
中，較慢的電極動力反應、較慢的電化學反應、擴散、吸附等都會改變電子流，
因此會以類似的元件如電阻、電容、電感之形式存在交流電系統中。藉由微小的
交流電位震盪，阻抗與電流可以被測得，此時交流電系統的應答可視為幾乎為線
性，回應電流將具有相同頻率，且會有一相角差存在。如圖 2-1 所示，在一迴路
中加入一正弦波電位，生成另一交流電波圖形，除振幅有差異外，且有時間的延
遲，因此有相角的差異;若為純電阻電路中，則沒有相角的落後與超前。一般正
弦波電位與電流可分別以下式表示： 
E(t) = E0sin(ωt)                           (3) 
I(t) = I0sin(ωt-ψ)                           (4) 
Z = E(t)/I(t) = Z0[sin(ωt)/ sin(ωt-ψ)]        (5)     
E(t)為瞬間電位，I(t)為瞬時電流。 
E0、I0、Z0：分別為電位、電流之最大振幅及阻抗值。 
ω = 2πf：角頻率。  
t：時間，ψ：相角差。 
 
7 
 
相反，只有虛數軸而無實數軸部份，且皆是頻率的函數，其電位與電流相角差也
都是 90°，造成電流與電位的落後或超前，因此電容與電感在電路中扮演儲存能
量的角色。又因它與頻率有關，因此當頻率無限大時，電容幾乎不存在，造成短
路(short circuit)，而當頻率小到幾乎變成直流電時，電容之阻抗近乎無限大，造
成開路(open circuit)。而電感與電容相反，當頻率無限大時造成開路，頻率無限
小時造成短路。 
一般的界面系統中，因為反應界面上總電流乃為界面上法拉第(faradaic)過程
與電容放電之總和，故可被簡單的表示為： 
表 2-1 Impedance equation for Equivalent circuit Element[10]。 
C o m p o n e n t  C i rc u i t  E l e m e n t  
I m p e d a n c e  E q u a t i o n
R e s i s t o r ( R )  
 
 
Z = R + 0 j   j = ( - 1 ) 0 . 5  
Capac i t o r (C)  
 
 
Z = 0 - j / (ω C)  ω = 2π f
I n d u c t o r ( L )  
 
 
Z = 0 + jω L ω = 2π f  
 
界面上極化阻抗(Z3)與電容阻抗(Z2)並聯，另一方面所有電流必定會經過外
部電路形成通路，與歐姆阻抗(Z1)串聯，其中並聯之阻抗(Z2、Z3)計算如下： 
                  1/Zp = 1/Z2 + 1/Z3                       (10) 
                  ∴Zp = Z2Z3/(Z2 + Z3)                    (11) 
然而在一般的界面系統中，電阻、電容、電感等元件經常被使用來模擬電極
界面間的電子傳遞現象。外部電路的串聯阻抗，以電阻(series resistance，Rs)來表
示，而界面中電荷轉移所需之活化能，則以極化電阻(polarization resistance，Rp)
或電荷轉移電阻(charge transfer resistance，Rct)來表示。另外，在電極界面間的電
雙層部份，可用電容(capacitance)來表示。所以描述界面間的電子傳遞現象，則
可以用一組電容、電阻元件 Rs、Rct連結成等效電路圖來模擬之，如圖 2-2 所示。
9 
 
2-1-3 常見電路元件之物理意義 
1.電阻 :  
只在實數軸有應答，沒有虛數軸部份，其電位與電流沒有相角差，與頻率無
關。一般電阻可分為以下形式描述界面現象 :  
(1) 歐姆阻抗(RS) 
在兩極式阻抗量測系統中，歐姆阻抗主要存在於工作電極與參考電極之間，
且歐姆阻抗大小受到界面材料種類、組成，環境溫度，電極的幾何形狀與面積以
及工作電極與參考電極間距離所影響，若電極上電流供應分佈均勻，則歐姆阻抗
可藉由下式計算出： 
             RS =ρ*(L/A) =(1/κ)* (L/A)               (16) 
ρ為電極電阻係數，且與導電係數(κ)互為倒數，一般κ可由文獻[15]查得，L
為工作電極與參考電極間的距離，A 為工作電極的面積。然而兩極式阻抗量測系
統中，電極上的電流分佈多不均勻，因此很難求得整體的歐姆阻抗值，而於交流
阻抗實驗中則可藉由實驗結果加以求得。 
(2) 電子轉移電阻(Rct) 
電子轉移電阻會影響界面電子的流動，電荷轉移所需之活化能          
受到界面材料種類、組成，環境與溫度，電極的幾何形狀與面積所影響。          
2 電容:  
只有虛數軸而無實數軸部份，且皆是頻率的函數，其電位與電流相角差為
90°。一般電容可分為以下形式描述界面現象 : 
(1)Constant Phase Element (CPE) : 
若電極表面或界面是非均相、電極表面或界面有缺陷和不平坦，此時界面的
電容並非理想電容，而用 Constant Phase Element 去描述之，其 
虛數部分的阻抗如上所示[25] 
αω )(
1
Cj
Z =    10 ≤≤α                    (17) 
11 
 
             
圖 2-4 空間電荷區、電場及電荷載子的作用力[17] 。 
 
2-2-2 內建位勢障礙 
在 n 型區的傳導帶中的電子移動至 p 型區的傳導帶時，會遭遇一個位勢障
礙，這位勢障礙稱為內建位勢障礙，能維持 n 型區中電子與 p 型區中電子的平衡。
內建位勢障礙可由 p 型區與 n 型區之中的本徵費米能階的差來決定，如圖 2.5 所
示[17] ， 
FpFnbiV φφ +=                      (19) 
Fnφ  : n 型中的位勢 
Fpφ  : p 型中的位勢 
在 n 型區傳導帶中的電子濃度為 
⎟⎠
⎞⎜⎝
⎛ −=
kT
EE
nn FiFi exp0                             (20) 
⎟⎟⎠
⎞
⎜⎜⎝
⎛−=→−=
i
d
FnFFiFn n
N
e
kTEEe lnφφQ  
在 p 型區傳導帶中的電洞濃度為 
⎟⎠
⎞⎜⎝
⎛ −=
kT
EEpp FFiiexp0                             (21) 
13 
 
  
 圖 2-6 通過 pn 接面空間電荷區的電子及電洞的電流密度[17]。 
 
pn 接面總電流密度 :  
⎥⎦
⎤⎢⎣
⎡ −⎟⎠
⎞⎜⎝
⎛
⎥⎥⎦
⎤
⎢⎢⎣
⎡ +=−+= 1exp)()(
kT
eV
L
neD
L
peD
xjxjj a
n
pon
p
nop
pnnp              (23) 
Jp(xn) : 在 x = xn處的少數載子電洞的擴散電流 
Jn(-xp) : 在 x = -xp處的少數載子電子的擴散電流 
Dp : : 少數載子電洞的擴散係數 
Dn  : 少數載子電子的擴散係數 
pno  : 熱平衡時少數載子電洞的濃度 
npo  : 熱平衡時少數載子電子的濃度 
Lp  : 少數載子電洞的擴散長度 
L n : 少數載子電子的擴散長度 
圖 2-7 為式 26 所繪成的 I-V 特徵曲線圖，如果電壓是數個 kT/q 伏特的逆向偏壓，
則逆向偏壓的電流密度與逆向偏壓無關。 
15 
 
( )( )
2/122
⎪⎭
⎪⎬
⎫
⎪⎩
⎪⎨
⎧
+
+=+=
appdnnapdn
biapdnpn
pn NNNeN
VNN
xxW εε
εε
                       (27) 
(2) 金屬-半導體界面(one-side junction) 
考慮金屬-n 型半導體界面，可將其視為 Na>>Nd，此時之介面電容 C’ 與空
乏區寬度W分別以下二式表示之。 
( )
2/1
'
2
/
⎭⎬
⎫
⎩⎨
⎧
+= Rbi
nd
VV
eNAC ε 與
2/1
2
⎭⎬
⎫
⎩⎨
⎧=
d
bin
eN
VW ε               (28) and (29) 
由 Mott-Schottky 公式 
( )
2
2
'
21
ANe
VV
C dn
Rbi
ε
+=⎟⎠
⎞⎜⎝
⎛                                    (30) 
以(1/C’)2 與 VR作圖，可得一直線。由斜率可得 Nd，而截距則為-Vbi。 
電子遷移率 :  
RAeN
L
eN dndn
n == σμ                                (31) 
其中 σ  : 導電率  
L  : 氧化鋅奈米柱平均長度減去空乏區寬度 
R  : 氧化鋅奈米柱的內部串聯電阻 
A  : 氧化鋅奈米柱所佔的面積 
 
2-4 量測一維奈米結構電性的方式 
目前量測奈米線或奈米柱電性的方式主要以圖 2-8 之方式進行之[18]。此法
乃將奈米線橫跨放置於 SiOx/doped-Si 基板(當作為 gate)上之兩電極線(當作為
source 及 drain)上方。利用施加 gate voltage (VG)之正負大小與兩電極間所得之電
流大小相對關係，來判定奈米線的 N 型或 P 型特徵，如圖 2-9 所示[19]。由於此
法必須先建立將單根奈米線適當分散放置於 pattern 電極線之 SiOx/doped-Si 基板
上的技術，並且由於其量測的電流很小，並不是於一般的 I-V 電源供應器可進行
17 
 
ZnO 薄膜之製作困難及再現性不佳[27]。相關理論計算結果顯示[30]，於 Zn-rich
環境中成長的 ZnO 晶體中的點缺陷或缺陷 complexes 如 Zni2+、ZnOo2+、Vo2+、
(N2)o2+與(No-Zni)+等是造成自我補償機制發生的 compensating donor。P 型薄膜的
無法突破，使得半導體元件之核心 pn junction 的製備受限制，是為以 ZnO 材料
作為半導體光電元件最大的瓶頸。1997 年 Mineglshi et al.以 Zn/ZnO 混合粉末與
H2為反應物，NH3 為 N 摻雜之先驅物，利用化學氣相沉積法成長 ZnO 薄膜，並
宣稱第一次成功地製備出室溫下具 P 型特徵的 ZnO 薄膜[20]。但此研究之再現性
差，ZnO 薄膜的阻值大(~100Ωcm)與載子濃度低(~1016 cm-3)，因此仍無法適用於
許多應用[23]。1999 年 Yamamoto et al.提出理論計算結果，以 codoping 法將
acceptor (N)及 donor (Ga) dopant 同時摻入 ZnO 晶體中將可形成 P 型 ZnO。主要
是可藉由形成 N-Ga-N 鍵結，來穩定取代 ZnO 晶體中 O 之 N，避免 N acceptors
間之作用形成N2而逸失，以增加N acceptors之濃度[24]。同年Kawai et al.以pulsed 
laser deposition 法，利用 Ga-doped 之 ZnO 為靶材，於 N2或 N2O 氣氛中成長 ZnO
薄膜。研究結果顯示 codoping 法可得到阻值~2Ωcm 與載子濃度 4 x 1019 cm-3 之 P
型 ZnO 薄膜，這般 P 型性質已達到可於各種 ZnO 半導體光電元件應用之範圍
[23]。該研究群亦已於 2001 年，進一步發表以此法成長 P 型 ZnO 薄膜所製作的
透明發藍白光之 LED[25]。然而此法仍有不易控制 micro-elements 於 ZnO 薄膜中
之摻雜量與分佈，而使再現性低之問題存在[26]。因此近來利用各種製程成長 N
摻雜之 P 型 ZnO 薄膜之研究，如以 CVD[36]、DC 濺鍍[28]、pulsed laser 
deposition[26]及 MBE[29]等方法，利用 ammonia acetate、daillylamine、NH3、N2O、
NO 及 N2 為氮源，仍是許多研究群致力突破的研究議題[26-29]。 
 
     
三.研究方法 
3-1 系統設計 
本研究以機台成長 ZnO 奈米柱。機台系統裝置主要可分為三部分 : (1)反應
氣體輸送裝置； (2)反應器；(3)真空及排氣系統。 
19 
 
 
圖 3-1 Thermal CVD 實驗裝置圖。 
 
3-3 實驗材料 
3-3-1 反應物 
本研究成長 ZnO 奈米柱所使用的反應物有 N2、O2、Zn(C5H7O2)2、等，其規
格如下： 
N2：雲山行提供，純度 99.999%。 
O2：雲山行提供，純度 99.999%。 
NH3 ：雲山行提供，純度 99.999%。 
(C5H7O2)2Zn‧xH2O：Lancaster 公司，純度 98%。 
(C5H7O2)2Zn‧2H2O：Alfa Aesar 公司，純度 98%。 
 
3-3-2 基板材料 
基板材料敘述如下： 
矽晶片：P++-type (100)，厚度 375±25 μm，0.001-0.002 Ohm-cm。SILTRONIX 公
司，昇美達科技公司代理。 
N-type (100)，厚度 525±25 μm，4-7 Ohm-cm。SDIC 公司，竹齊科技公
39.5cm 
Zn(C5H7O2)2  
MFCO2
MFN2
M.P 
substrate 
2 inch 
21 
 
以上述 MOCVD 法將氧化鋅奈米柱成長於 P++-Si 或 N++-type 上，形成半導
體的異質接面，用氫氟酸清洗已成長 ZnO 奈米柱之矽基板背面氧化層，以金屬
作為電極成異質接面二極體，圖 3-2(a)為 p++Si / n-ZnO 奈米柱陣列異質接面示意
圖。異質接面之組裝所採用的金屬電極為銦或銦鍚合金，分別與氧化鋅及 P++-Si
或 N++-type 形成歐姆接面(ohmic contact)。在氧化鋅奈米柱表面塗上銦，銦會在
氧化鋅奈米柱的頂端形成連續的薄膜，並不會滲入奈米柱間之縫隙，如圖 3-2(b)
所示。 
 
圖 3-2 (a) n-ZnO 奈米柱陣列/ P++-Si 異質接面二極體之示意圖；(b)銦在氧化
鋅奈米柱的頂端形成連續薄膜之 SEM 圖。 
 
3-4-5 交流阻抗量測和等效電路的模擬 
本研究主要以恆電位分析儀之交流阻抗儀量測上述元件的交流阻抗。交流阻
抗的量測採用兩極式量測方式，亦即是參考電極和接面電極是同一極。首先量測
元件的電流-電壓的關係，找出整流的電壓範圍，亦即是於 n-ZnO 奈米柱陣列處
形成空乏區(depletion region)的電壓範圍，以 10Hz-5x105Hz 頻率去量測此範圍中
特定電壓下阻抗隨頻率之變化，利用分析軟體將量測的實驗數據作等效電路的模
擬，以獲得在 p-n 元件介面之介面電容。 
 
3-5 分析與鑑定 
3-5-1 掃描式電子顯微鏡分析(SEM) 
(b)(a) 
23 
 
本研究使用的恆電位分析儀及交流阻抗模組為Eco Chemie的  Autolab 
PGSTAT 30 and FRA2，採用frequency domain的阻抗測量方式，隨著頻率使用一
小振幅的正弦曲線的波去探測物體，而干擾與應答被紀錄於時間的domain，而再
使用Fourier或Laplace的轉換技術把時間domain轉換成回頻率domain。利用正弦波
來激發系統去決定系統轉移函數，系統的轉移函數乃輸出訊號和輸入訊號的比
值，如輸出的訊號為系統的電位，而輸入的訊號為電流，則轉移函數即為系統的
阻抗。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
25 
 
4-1(b))。 
 
  
 
圖 4-1 成長於 p++-Si 上氧化鋅奈米柱之(a)SEM 圖與(b)PL 圖。 
 
4-1-2  I-V 特性與交流阻抗之量測     
以上述實驗條件將氧化鋅奈米柱成長於 P++-Si 上，形成半導體的異質接面，
用氫氟酸清洗已成長 ZnO 奈米柱之矽基板背面氧化層，以金屬作為電極連接成
異質接面二極體，圖 3-3(a)為其示意圖。 
本研究使用的恆電位分析儀及交流阻抗模組為 Eco Chemie 的 Autolab 
PGSTAT 30 and FRA2，阻抗圖譜以 Nyquist Plot 和 Bode plot 表示，使用兩極式
量測方式，阻抗量測參數如下 : 
量測的電壓範圍 : 0.05V 至 0.4V， 
頻率範圍： 5x105 Hz 至 10 Hz 
交流電振幅 : 10mV 
每個量測電壓的阻抗量測點數目 : 50 點 
圖 4-2(a)為施加逆向偏壓於在 TZn=125℃、N2/O2=400/900 sccm、Tsub.=590℃、
t=2.5 hrs、DZn*HZn =12.5 mm*6mm 及 P=200 torr 條件下成長的 n-ZnO 奈米柱陣
列/p++-Si 異質接面二極體之 I-V 特性圖，顯示此異質結構具 pn 接面特性。由圖
4-2(a)可知，於電壓範圍-0.05V 至-0.4V 間，電流會隨電壓緩緩增加。交流阻抗的
分析則是進一步以 5x105 Hz 至 10 Hz 頻率去量測此電壓範圍中特定電壓下阻抗
600nm
wavelength(nm)
300 350 400 450 500 550 600 650
in
te
ns
ity
0
200
400
600
800
1000
1200
1400
1600
(b) (a) 
27 
 
4-1-3-2 等效電路圖的建立 
從圖 4-1(a)中可看出氧化鋅奈米柱間都有空隙，因此可假設當元件被施加逆
向偏壓時，有兩並聯的電路，一是經過空氣，另一是經過氧化鋅奈米柱/P++-Si
異質接面。目前有文獻[33-34]提出當施加電壓使介電材料崩潰，變成電阻，空氣
的崩潰電場值為 3KV/mm，因為阻抗量測的電壓範圍在-0.05V 至-0.4V，則崩潰
電場值約為 100 V/mm 至 700 V/mm，故所施加偏壓應不足以令空氣崩潰，可是
因為空氣濕度的影響，可能會令空氣更容易崩潰，因為首先假設空氣的阻抗為電
阻；異質接面的阻抗是電阻和電容並聯的元件，而其中電阻可能為異質接面間的
電阻。由於理想電容只適用於平坦光滑且同質的表面，而 n-ZnO 奈米柱陣列
/p++-Si 異質接面並不適用理想電容的準則，因此本研究乃以 constant phase 
element (CPE)去模擬電容值，而不採用理想電容。CPE 之阻抗表示式為 ZCPE = 
1/(jωCPE)α，其中 0<α<1。因此異質接面的總阻抗 Zsc= Rsh/(1+Rsh(jωCPEsc)α)。如
圖 4-3 之等效電路所示，其中 RZnO 為氧化鋅奈米柱內部電阻和氧化鋅奈米柱與
銦之間的電阻串聯而成。圖 4-4 為此等效電路去模擬異質接面二極體於整流逆向
偏壓範圍之典型阻抗實部對虛部的關係圖，從圖中可看出模擬與量測結果非常相
近。表 4-1 為不同逆向偏壓下等效電路中各元件的阻抗值，從分析的結果得知異
質接面的電阻值(Rsh)和 RZnO 不會隨電壓改變而改變：異質接面的電容值(CPEsc)
和空氣電阻(Rair)都會隨逆向偏壓增加而減少。由於施加逆向偏壓於接面的空乏區
時，空乏區的電阻會隨逆向偏壓增加而增加，而電容會隨逆向偏壓增加而減少，
符合 pn 介面之物理意義。為檢驗圖 4-3 之等效電路模型，亦即空氣是否貢獻逆
向偏壓時之電流，本研究進一步比較 5x10-3 torr 與大氣壓下量測之 I-V 特性圖，
從圖 4-5 中可看出異質接面二極體在真空和一大氣壓下所量測的結果相似，故可
知在逆向偏壓時，電阻值隨電壓增加而增加，並不是空氣電阻所貢獻，而是異質
接面的漏電電阻所致，因此可推測圖 4-3 之等效電路不能模擬 n-ZnO 奈米柱陣列
/p++-Si 異質接面間電子傳遞的行為。 
29 
 
表 4-1 以圖 4-3 等效電路分析不同逆向偏壓下各元件對應的值。 
v Rs(Ω) Rzno(mΩ) Rsh(MΩ) CPEsc (nF) p Rair(Ω) 
0.05 4.28 6.32 0.71 35 0.955 798 
0.1 4.19 6.32 0.71 33.4 0.955 782 
0.15 4.19 6.32 0.71 32.4 0.955 763 
0.2 4.28 6.32 0.71 31.3 0.955 737 
0.25 4.17 6.32 0.71 30.4 0.956 714 
0.3 4.24 6.32 0.71 29.6 0.956 689 
0.35 4.21 6.32 0.71 28.8 0.956 665 
0.4 4.22 6.32 0.71 28 0.956 644 
 
-0.5 0.0 0.5 1.0 1.5 2.0
-0.002
0.000
0.002
0.004
0.006
0.008
 
 
C
ur
re
nt
(A
)
Voltage(V)
 at vacuum
 after vacuum at atmosphere
 
圖 4-5 為 n-ZnO 奈米柱陣列/p++-Si 異質接面二極體在 5x10-3 torr 和 
大氣壓下所量測之 I-V 特性圖。 
 
目前文獻[35]上所記載空氣的阻抗是電阻和電容並聯的元件，因此以電阻
(Rair)和電容(CPEair)去模擬異質接面二極體，如圖 4-6 之等效電路所示，由於銦電
31 
 
                    
圖 4-6 等效電路模擬 n-ZnO 奈米柱陣列/p++-Si 異質接面二極體。 
 
 
 
 
 
 
 
圖 4-7 以圖 4-6 之等效電路和空氣的電容值固定以 9x10-11F 去模擬異質接面
二極體於逆向偏壓範圍之典型阻抗實部對虛部的關係圖。 
 
 
 
 
 
 
 
 
0 200 400 600 800
-50
0
50
100
150
200
250
300
350
400
 
 
-z
''(
oh
m
)
z'(ohm)
 0.05V
 0.1V
 0.15V
 0.2V
 0.25V
 0.3V
 0.35V
 0.4V
33 
 
                  
圖 4-9 等效電路模擬 n-ZnO 奈米柱陣列/p++-Si 異質接面二極體。 
 
因為在成長氧化鋅時，必須將高溫爐升溫至反應所需之溫度，在升溫過程是
持續通入氧氣和氮氣，以維持壓力在 200torr，因此在氧化鋅奈米柱和 p++-Si 間
應該有一層氧化層，目前一些學者發表了相關文獻[36]，認為界面上氧化層的阻
抗是電阻和電容並聯的元件，因此本研究進一步以等效電路圖 4-10 模擬阻抗圖
譜。圖 4-11(a)和(b)為此等效電路去模擬異質接面二極體於逆向偏壓為 0.05V 之
典型阻抗實部對虛部的關係圖與阻抗和相位對頻率的關係圖，從圖中可看出模擬
與量測結果不相近；由於這層氧化層為非結晶性的，當施加電壓於異質接面時會
可能使這層氧化層崩潰，故量測此層氧化層的電性可判定氧化層會否崩潰，圖
4-12(a)和(b)為升溫過程通入氮氧比分別為 750/550 和 900/400 條件下於 p++-Si 上
成長氧化層的 I-V 特性圖，圖 4-12(a)和(b)都顯示氧化層與 p++-Si 為歐姆接面。  
35 
 
 
 
 
 
 
 
圖 4-12(a)和(b)升溫過程通入氮氧比分別為 750/550 和 900/400 條件下於
p++-Si 上成長氧化層的 I-V 特性圖。 
 
由以上分析可知使用圖 4-9 之等效電路能去模擬 n-ZnO 奈米柱陣列/p++-Si
異質接面間電子傳遞的行為並符合其物理意義，此等等效電路的總阻抗可由下式
表示之 :  
                                                       (35) 
 
表 4-3 以圖 4-9 等效電路分析不同逆向偏壓下各元件對應的值。 
 
 
 
 
 
 
 
 
 
 
表 4-3 為不同逆向偏壓下等效電路中各元件的阻抗值，從分析的結果得知異質接
面的電阻值和電容值都隨逆向偏壓增加而減少。由於施加逆向偏壓於接面的空乏
區時，空乏區的電阻和電容會隨逆向偏壓增加而減少。 
 
v Rs(Ω) Rsh(Ω) CPEsc(nF) p 
0.05 4.28 798 35 0.955 
0.1 4.19 782 33.5 0.955 
0.15 4.19 763 32.4 0.955 
0.2 4.28 737 31.4 0.955 
0.25 4.17 714 30.4 0.956 
0.3 4.24 689 29.6 0.956 
0.35 4.21 665 28.8 0.956 
0.4 4.22 644 28.1 0.956 
αωω )(1)( scsh
sh
s
CPEjR
RRZ ++=
Voltage(V)
-0.4 -0.2 0.0 0.2 0.4 0.6
C
ur
re
nt
(A
)
-2
-1
0
1
2
3
Voltage(V)
-0.2 0.0 0.2 0.4
C
ur
re
nt
(A
)
-0.2
-0.1
0.0
0.1
0.2
0.3
(b) (a) 
37 
 
表 4-4 由圖 4-13 所得知各參數值。 
Nd Vbi A 
1.1x1017cm-3 0.594eV 0.361 cm2 
VR(V) W(nm) 
0.05 73 
0.1 76 
0.15 79 
0.2 81 
0.25 84 
0.3 86 
0.35 88 
0.4 91 
 
4-1-5 Zn/O 莫耳比對載子濃度及電子遷移率的影響 
藉著調變氧氣和氮氣的流量及盛裝鋅有機金屬化合物玻璃容器尺寸去改變
Zn/O molar ratio(MR)，並分析一系列不同成長條件下氧化鋅奈米柱之電性差異，
Zn/O molar ratio(MR)的計算如下 :  
 
 
 
 
R*T
 O 氧氣體積流量反應壓力*莫耳的通量 =    
其中 R = 62356 ml*torr/mol*K  
     T = 273 K 
     P =200 torr 
石英管截面積
莫耳的通量
石英管截面積*反應時間*的分子量 
的反應量
 O
SourceZn 
SourceZn 
ΜR =
39 
 
 
 
 
 
 
 
圖 4-16(a)、(b) 平衡時載子濃度分別為 3.1x1016cm-3和 1.1x1017cm-3的 n-ZnO
奈米柱陣列/p++-Si 異質接面能帶圖。 
 
 
 
(a) 
(b) 
41 
 
       10.5 mm*8.5 mm 
 7. 基板放置位置(以石英管氣體通入口算起)：39.5 cm、41 cm、42.5 cm、 
44 cm 
8. 成長反應時間(t)： 2.5 hours 
 9. 鋅有機金屬化合物放置位置(以石英管氣體通入口算起)：18 cm 
 
 
 
圖 4-17  Thermal CVD 實驗裝置圖 
 
圖 4-18、圖 4-19 為實驗參數 P＝200 torr，FO2＝890 sccm，FN2＝400 sccm，FNH3
＝10 sccm，TSub＝590 ℃，TZn＝129 ℃，DZn*HZn＝10 mm*8.5 mm，成長反應時
間為 2.5 hours 位置分別在 39.5 cm、41 cm、42.5 cm 及 44 cm 的 n++ Si 基板其反
應產物 SEM 圖及 PL 圖。 
 
圖 4-18 n++ Si 基板位置在(a) 39.5 cm、(b)41 cm、(c)42.5 cm、(d)44 cm 的 SEM 圖 
(a) (b) 
(c) (d) 
43 
 
 
 
 
 
 
   
 
圖 4-21 n++ Si 基板位置在 39.5 cm、41 cm、42.5 cm、44cm 的 PL 圖 
 
由 SEM 圖可知，當基板位置在 39.5 cm 與 41 cm，皆可沉積成長方向垂直於基板
之 ZnO 奈米柱，其中位置在 39.5 cm，奈米柱的長度約 600 nm，而直徑則約為
80 nm；而位置在 41 cm，奈米柱的長度約 900 nm，而直徑則約為 100 nm，而位
置在 42.5 cm、44 cm 時，奈米柱成長方向並沒有全部垂直於基板，由 PL 圖可
知，於 550 nm 位置有放射峰，表示反應物有氧空隙產生。 
 
圖 4-22、圖 4-23 為實驗參數 P＝200 torr，FO2＝890 sccm，FN2＝400 sccm，FNH3
＝10 sccm，TSub＝590 ℃，TZn＝145℃，DZn*HZn＝10 mm*8.5 mm，成長反應時
間為 2.5 hours 位置分別在 39.5 cm、41 cm、42.5 cm 及 44 cm 的 n++ Si 基板其反
應產物 SEM 圖及 PL 圖。 
 
圖 4-22 n++ Si 基板位置在(a) 39.5 cm、(b)41 cm、(c)42.5 cm、(d)44 cm 的 SEM 圖 
350 400 450 500 550 600
0
50
100
150
200
250
300
350
400
450
500
 
 
in
te
ns
ity
wavelength(nm)
 39.5
 41
 42.5
 44
45 
 
 
 
 
 
 
 
 
 
圖 4-25 n++ Si 基板位置在 39.5 cm、41 cm、42.5 cm、44 cm 的 PL 圖 
 
由 SEM 圖可知，當基板位置在 41 cm 與 42.5 cm 時，皆可沉積成長方向垂直於
基板之 ZnO 奈米柱，奈米柱的長度約 2μm，而直徑則約為 200 nm，位置在 39.5 
cm，反應物為薄膜、位置在 44cm 時，奈米柱成長方向並沒有全部垂直於基板，
由 PL 圖可知，基板位置在 41 cm 與 42.5 cm，於 550 nm 位置有放射峰，表示反
應物有氧空隙產生。 
 
圖 4-26、圖 4-27 為實驗參數 P＝200 torr，FO2＝990 sccm，FN2＝300 sccm，FNH3
＝10 sccm，TSub＝630℃，TZn＝145℃，DZn*HZn＝10 mm*8.5 mm，成長反應時間
為 2.5 hours 位置分別在 39.5 cm、41 cm、42.5 cm 及 44 cm 的 n++ Si 基板其反應
產物 SEM 圖及 PL 圖。 
 
圖 4-26 n++ Si 基板位置在(a) 39.5 cm、(b)41 cm、(c)42.5 cm、(d)44 cm 的 SEM 圖 
350 400 450 500 550 600
0
500
1000
1500
2000
 
 
in
te
ns
ity
wavelength(nm)
 39.5
 41
 42.5
 44
47 
 
為 2.5 hours 位置分別在 39.5 cm 與 41 cm 的 n++ Si 基板其反應產物 SEM 圖及 PL
圖。 
 
圖 4-29 n++ Si 基板位置在(a) 39.5 cm、(b)41 cm 的 SEM 圖 
 
 
 
 
 
 
 
 
 
 
圖 4-30 n++ Si 基板位置在 39.5 cm、41 cm 的 PL 圖 
由 SEM 圖可知，當基板位置在 39.5 cm，可沉積成長方向垂直於基板之 ZnO 奈
米柱，奈米柱的長度約 500 nm，而直徑則約為 90 nm，而位置在 41 cm，奈米柱
成長方向並沒有全部垂直於基板，且直徑大於 100 nm，由 PL 圖可知，基板位置
在 41 cm，於 550 nm 都沒有放射峰，表示反應物沒有氧空隙產生，而基板位置
在 39.5 cm 於 550 nm 則有放射峰，且反應物的氧空隙很嚴重，其強度比 380 nm
的放射峰還要強。 
 
圖 4-31、圖 4-32 為實驗參數 P＝200 torr，FO2＝990 sccm，FN2＝300 sccm，FNH3
＝10 sccm，TSub＝650℃，TZn＝120℃，DZn*HZn＝10 mm*8.5 mm，成長反應時間
為 2.5 hours 位置分別在 39.5 cm 及 41 cm 的 n++ Si 基板其反應產物 SEM 圖及 PL
350 400 450 500 550 600
0
100
200
300
400
500
600
700
800
 
 
in
te
ns
ity
wavelength(nm)
 39.5
 41
49 
 
圖。 
 
 
圖 4-33 n++ Si 基板位置在(a) 39.5 cm、(b)41 cm 的 SEM 圖 
 
 
 
 
 
 
 
 
 
圖 4-34 n++ Si 基板位置在 39.5 cm、41 cm 的 PL 圖 
 
由 SEM 圖可知，當基板位置在 39.5 cm 與 41 cm，皆沉積成薄膜成，由 PL 圖可
知，基板位置在 39.5 cm 與 41 cm 處成長之試片於 380 nm 的放射峰強度很弱，
表示氧化鋅薄膜結晶性很差。 
 
圖 4-35、圖 4-36 為實驗參數 P＝500 torr，FO2＝990 sccm，FN2＝300 sccm，FNH3
＝10 sccm，TSub＝650℃，TZn＝120℃，DZn*HZn＝10 mm*8.5 mm，成長反應時間
為 2.5 hours 位置分別在 39.5 cm 與 41 cm 的 n++ Si 基板其反應產物 SEM 圖及 PL
圖。 
 
350 400 450 500 550 600
0
200
400
600
800
 
 
in
te
ns
ity
wavelength(nm)
 39.5
 41
51 
 
圖。 
-0.5 0.0 0.5 1.0 1.5 2.0 2.5
-0.002
0.000
0.002
0.004
0.006
0.008
0.010
0.012
0.014
0.016
0.018
 
 
C
ur
re
nt
(A
)
Voltage(V)
 
圖 4-37  p-ZnO 奈米柱陣列/n++-Si 異質接面二極體 I-V 特性圖 
-200 0 200 400 600 800 1000 1200 1400 1600 1800 2000 2200 2400 2600
0
200
400
600
800
1000
1200
 
 
-z
'(Ω
)
z'(Ω)
 0.05v
 0.15v
 0.2v
 0.25v
 0.3v
 0.35v
 0.4v
 
圖 4-38 以圖 4-9 等效電路去模擬異質接面二極體於逆向偏壓範圍之典型阻
抗實部對虛部的關係圖。 
 
使用圖 4-9之等效電路能去模擬 n-ZnO奈米柱陣列/p++-Si異質接面間電子傳
遞的行為並符合其物理意義，此等等效電路的總阻抗可由下式表示之 :  
                                                       (35) 
 
 
αωω )(1)( scsh
sh
s
CPEjR
RRZ ++=
53 
 
表 4-6 由圖 4-39 所得知各參數值。 
Nq Vbi A 
1.5x1019 cm-3 0.437eV 0.168cm2 
VR(V) Xp(nm) 
0.05 17.8 
0.1 17.9 
0.15 18 
0.2 18.1 
0.25 18.2 
0.3 18.3 
0.35 18.4 
0.4 18.5 
 
4-2-4 結論  
本研究嘗試以氨氣作為 P 型摻雜之氮源，利用 MOCVD 法來成長高方向性
單晶 p-ZnO 奈米柱陣列，並進行 SEM 和 PL 等分析。目前雖然可以成長高方向
性 ZnO 奈米柱陣列，但 PL 分析顯示此 ZnO 奈米柱陣列是有 green band emission，
即其晶格是有氧空缺。當升高反應溫度，可以改變氧化鋅的結晶性，但同時使氧
化鋅的表面形貌改變，不再垂直於基板。由 PL 分析可知 ZnO 奈米柱晶格其氧空
缺，其載子濃度可能高於 1018cm-3，若假設成長的 ZnO 奈米柱是 N 型，因為 ZnO
的 Nc(effective density of states in conduction band)約為 3.61x1018cm-3，因此將此奈
米柱成長於 n++Si 上形成之 n-ZnO/n++Si 可視為金屬-半導體介面。奈米柱成長於
n++-Si 基板上，以形成 p-n junction 進行交流阻抗之量測。經由建立元件的等效電
路，分析等效電路中各元件的阻抗值，可獲得在 p-n 元件介面之介面電容(junction 
capacitance)。進一步藉由建立此電容與外加逆向電位之關係，得知 n++-Si 的載子
55 
 
五.總結論 
 
文獻上目前量測奈米線或奈米柱電性的方式主要將奈米線橫跨放置於
SiOx/Si 基板上之兩電極線上方。利用施加 gate voltage 之正負大小與兩電極間所
得之電流大小相對關係，來鑑定奈米線的 N 型或 P 型特徵。由於此法在技術上
存在不小的障礙，而限制了它的被廣泛使用。而本研究所使用的方法是直接以生
長後之試片來組裝成元件來分析，不須將單根奈米柱挑出及置放置電極上。 
 
本研究的高方向性 ZnO 奈米柱陣列乃以 MOCVD 法成長於 p++-Si 基板上，
形成半導體的異質接面，以金屬作為電極連接成異質接面二極體，來進行交流阻
抗之量測。從 ZnO 奈米柱/p++-Si 異質接面的 I-V 特徵曲線可看出此元件具 pn 異
構特性，而檢驗多種等效電路後，發現本元件可以簡單的電阻和電容並聯的元件
去模擬異質接面。分析此等效電路各元件的阻抗值，進一步藉由建立此界面電容
與外加逆向電位之關係，可以成功地分析 n-ZnO 奈米柱的載子濃度。本研究以
此方法分析一系列不同 Zn/O molar ratio(MR)成長條件下氧化鋅奈米柱之電性差
異，得知本研究以 MOCVD 法成長之 n-ZnO 奈米柱在 MR 為 2x10-4至 1.1x10-3
範圍內載子濃度約為 3x1016cm-3~9x1017cm-3。 
 
本研究嘗試以氨氣作為 P 型摻雜之氮源，利用 MOCVD 法來成長高方向性
單晶 p-ZnO 奈米柱陣列，並進行 SEM 和 PL 等分析。目前雖然可以成長高方向
性 ZnO 奈米柱陣列，但 PL 分析顯示此 ZnO 奈米柱陣列其晶格具有氧空缺。當
升高反應溫度，可以改變其結晶性，但同時使氧化鋅的表面形貌改變，不再垂直
於基板。由於 ZnO 奈米柱陣列其晶格具有氧空缺，其載子濃度可能高於
1018cm-3，若假設成長的 ZnO 奈米柱是 N 型，因為 ZnO 的 Nc (effective density of 
states in conduction band)約為 3.61x1018cm-3，因此將此奈米柱成長於 n++Si 上形成
之 n-ZnO/n++Si 可視為金屬-半導體介面。若對此介面進行交流阻抗之量測。經由
57 
 
 
 
六.參考文獻 
 
[1]S. J. Pearton, D. P. Norton, K. lp. Y. W. Heo, T. Steiner,  
J. Vac. Sci. Technol. B 22(3), 932-948, 2004。 
[2] Huang M. H., Wu Yi., Feick H., Tran N., Weber E., Yang P., Adv.  
Mater. 13, 113, 2001。 
[3] Y. C. Kong, D. P. Yu, B. Zhang, W. Fang, S. Q. Feng, Appl. Phys.  
Lett. 78, 407, 2001。 
[4] Z. W. Pan, Z. R. Dai, Z. L. Wang, Science. 291, 1947, 2001。 
[5] W. I. Park, D. H. Kim, S. W. Jung, G. C. Yia, Appl. Phys. Lett. 80,  
4232, 2002。 
[6] Y. Li, G. W. Meng, L. D. Zhang, F. Phillipp, Appl. Phys. Lett. 76,  
2011, 2000。 
[7] M.H. Huang, S. Mao, H. Feick, H. Yan, Y. Wu, H. Kind, E. Weber, R. Russo, P. 
Yang, Science. 292, 1897, 2001。 
[8]康宏銘, “實驗設計法應用於鈷-鎳-銅氧化物電極氧氣生成之電化學行為” , 國
立成功大學化學工程研究所碩士論文, 民國 86 年, p81-101。 
[9] J. G. Webster, Adam Hilger, Brisyol. 1990。 
[10]CMS300 Electrochemical System Operator’s Manual, Gamery Instruments, Inc., 
USA.,1993。 
[11]Application Note AC-2. Available upon Request from EG&G Prinecton Applied 
Research, Electrochemical Instruments Division。 
[12]http://www.ecochemie.nl/?pag=1。 
[13] X. Duan, Y. Huang, C. M. Lieber, Nanoletters, 2, 487, 2002 。 
[14] R. Memmimg, “Semiconductor Electrochemistry”, Wily-VCH,  
2000。 
出席國際學術會議心得報告 
                                                             
計畫編號 N 型及 P型氧化鋅奈米柱之成長鑑定與相關奈米元件之製作(3/3) 
計畫名稱 NSC 95-2221-E-006-297 
出國人員姓名 
服務機關及職稱 
吳季珍，國立成功大學化工系教授 
會議時間地點 2006 年 11 月 27 日至 12 月 1 日，美國波士頓 
會議名稱 2006 MRS Fall Meeting 
發表論文題目 
1. Fabrication of Dye-Sensitized Solar Cells using TiO2 Nanocomposite Films
2. Determination of the Electrical Properties of the Well-Aligned ZnO 
Nanorods on Si Substrates using AC Impedance Analysis 
3. ZnO Nanowire-Nanoparticle Composite Dye-Sensitized Solar Cell 
 
一、參加會議經過 
2006 年的 MRS Fall Meeting 於 11 月 27 日至 12 月 1 日在美國波士頓舉行。今年由於成大
有五年五百億經費對研究生出國開會的補助，後學帶了兩位博士生ㄧ同前往，於本會中發表：
“Fabrication of Dye-Sensitized Solar Cells using TiO2 Nanocomposite Films”, “Determination of 
the Electrical Properties of the Well-Aligned ZnO Nanorods on Si Substrates using AC Impedance 
Analysis”與“ZnO Nanowire-Nanoparticle Composite Dye-Sensitized Solar Cell＂等三篇論文。 
本年度的 MRS Fall Meeting 共有 43 個 symposiums，規模相當大。其中與後學研究相關
的有：symposium E: Nanofunctional materials, nanostructures, and novel devices for biological and 
chemical detection, symposium F: Integrated nanosensors, symposium I: Advances in III-V nitride 
semiconductor materials and devices, symposium K: Zinc oxide and related materials, symposium 
Q: Nanowires and carbon nanotubes-science and applications 及 symposium CC: Solar energy 
conversion。後學也就於這幾個會場中穿梭，聽相關的演講，尤其未來後學對 nonpolar ZnO 與
inorganic-organic hybrid solar cell 的研究有些規劃，因此也就 ZnO 與 GaN nonpolar 的成長與
solar cell 的相關演講與海報特別注意。在 symposium K: Zinc oxide and related materials 中有許
多針對 p-type ZnO 薄膜成長與分析的演講，還有日本 Tokyo Denpa 公司以 hydrothermal method
成長 ZnO 塊材作為 GaN 薄膜成長基板的相關研究，後學也都逐一聆聽。另外在後學一直從
