---
title: 电容在电子电路的作用
description: 电容的作用
publishDate: 2025-08-29T13:28
---
好的，这是为您优化排版后的Markdown格式内容：

# 电容一页通（看一眼就能想起来）

## 一、工作原理（大白话但讲清楚）
- **储电这件事：** `Q = C × V`。把电容想成水桶，C是桶大小，V是水位，Q是水量。
- **只对“变化”有反应：** `I = C × dV/dt`。电压变得越快，电容里流的电流越大；不变就不流。
- **隔直通交：** 直流电压不变，充满后相当于开路；交流在变，频率越高电容越“好通”。容抗 `Xc = 1/(2πfC)`；C越大、f越高，Xc越小。
- **RC时间常数：** `τ = R × C`。充/放到约63%用1个τ，差不多5τ就到头；很多定时和滤波都靠它。

## 二、常用电路块（用途一句话带过）
- **电源平滑滤波：** 整流后并“大电解+小陶瓷”，抹平纹波、供瞬态电流。
- **去耦/旁路：** 每个IC电源脚对地放0.1 μF陶瓷，再并1–10 μF，给瞬态电流近路，把高频噪声就地“倒地”。
- **耦合/隔直：** 级与级之间串电容，传交流挡直流；与输入电阻形成高通，`fc = 1/(2πRC)`。
- **RC低通：** R串、C到地，滤掉高频；**RC高通：** C串、R到地，滤掉低频。
- **定时/延时：** 上电延时/单稳多稳都靠RC，555就是拿RC定周期的代表。
- **LC谐振/选频：** L和C一起“挑频率”，`f0 = 1/(2π√LC)`，用于调谐、带通/带阻。
- **吸尖峰（Snubber）：** 开关器件两端并一个“串联RC”，减缓dV/dt，吃掉感性负载的尖峰。
- **电荷泵/倍压：** 二极管+电容交替充电，把电压“堆起来”（升压/产生负压）。

## 三、选型速记（选错了再好的电路也难救）
- **陶瓷（MLCC）：** 去耦/高频佳，低ESR；优先X7R/NP0。注意直流偏压会掉容。
- **电解：** 容量大、便宜、有极性；看耐压、ESR、纹波电流、寿命。
- **钽：** 体积小容密度高，ESR中等；怕浪涌，必要时限流。
- **薄膜：** 损耗小、稳定、音频/精密首选；体积偏大。
- **超级电容：** 应急/备电，F级容量；耐压低、内阻大、漏电大。
- **耐压余量：** 至少选实际最大电压的1.5–2倍。

## 四、布局与小技巧（成败在毫米之间）
- 去耦电容离电源脚越近越好，走线短、回路小（电容-电源脚-地之间形成最小环路）。
- 多颗不同容值并联（如0.1 μF + 1 μF + 10 μF），宽频抑噪更稳。
- 电源入口用“大+小”：几十到上百μF电解并1–10 μF陶瓷。
- 模拟/数字地分区，地参考要连续；LC滤波器前后保持良好地面。

## 五、公式小抄（脑子有数、手上不慌）
- **容抗：** `Xc = 1/(2πfC)`
- **时间常数：** `τ = RC`；约5τ≈充/放完
- **截止频率：** `fc(RC) = 1/(2πRC)`
- **谐振频率：** `f0(LC) = 1/(2π√LC)`
- **电源平滑估算：** 纹波 `Vr ≈ Iload/(fC)`；ESR导致的跳变 `ΔV ≈ Iripple × ESR`

## 六、常见坑与避坑术
- 极性电容别反接；上电浪涌要有限流/软启动。
- MLCC直流偏压会让容值“打对折”，高压小封装尤甚；选X7R/NP0并留余量。
- 电解有寿命，温度越高寿命越短；高纹波工况看“纹波电流”规格。
- 耦合电容太小会削低频；按目标最低频率选，让fc远低于它。
- 市电相关必须用安规电容：跨火零用X1/X2，对地用Y1/Y2。

## 七、按用途给个“配方”
- **MCU/FPGA去耦：** 每个电源脚0.1 μF X7R贴身放，再在芯片旁并1–10 μF；板边/入口加10–100 μF电解。
- **音频耦合：** `fc < 10 Hz`为目标；比如R=100 kΩ，C≥0.16 μF（薄膜优先），或用10–47 μF电解。
- **ADC前端抗混叠：** R=100–1 kΩ，C按`fc≈Fs/5～Fs/10`以下设；注意驱动能力和源阻。
- **继电器/电机：** 直流线圈并反并二极管；交流触点/开关端加RC snubber（如0.1 μF/100 Ω起步）再按波形优化。
- **开关电源：** 输入/输出都要低ESR电容；MLCC并电解，照数据手册配“纹波电流”和ESR。

## 快速记忆句
> 直流过不去，高频跑得快；C大频高阻抗小。RC定延时，LC定频点；去耦贴着放，耐压留余量。
