Fitter report for WIMPAVR
Fri Dec 27 18:32:27 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 27 18:32:27 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; WIMPAVR                                    ;
; Top-level Entity Name              ; AVR_TEST                                   ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C35F672C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 934 / 33,216 ( 3 % )                       ;
;     Total combinational functions  ; 865 / 33,216 ( 3 % )                       ;
;     Dedicated logic registers      ; 319 / 33,216 ( < 1 % )                     ;
; Total registers                    ; 319                                        ;
; Total pins                         ; 113 / 475 ( 24 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1303 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1303 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1300    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Dominic/OneDrive/Document/School/MST/ESC/WIMP AVR/WIMPAVR Project/output_files/WIMPAVR.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 934 / 33,216 ( 3 % )   ;
;     -- Combinational with no register       ; 615                    ;
;     -- Register only                        ; 69                     ;
;     -- Combinational with a register        ; 250                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 718                    ;
;     -- 3 input functions                    ; 95                     ;
;     -- <=2 input functions                  ; 52                     ;
;     -- Register only                        ; 69                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 865                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 319 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 319 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 82 / 2,076 ( 4 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 113 / 475 ( 24 % )     ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%           ;
; Peak interconnect usage (total/H/V)         ; 9% / 9% / 9%           ;
; Maximum fan-out                             ; 293                    ;
; Highest non-global fan-out                  ; 133                    ;
; Total fan-out                               ; 4575                   ;
; Average fan-out                             ; 3.40                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 934 / 33216 ( 3 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 615                   ; 0                              ;
;     -- Register only                        ; 69                    ; 0                              ;
;     -- Combinational with a register        ; 250                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 718                   ; 0                              ;
;     -- 3 input functions                    ; 95                    ; 0                              ;
;     -- <=2 input functions                  ; 52                    ; 0                              ;
;     -- Register only                        ; 69                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 865                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 319                   ; 0                              ;
;     -- Dedicated logic registers            ; 319 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 82 / 2076 ( 4 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 113                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 4575                  ; 0                              ;
;     -- Registered Connections               ; 1691                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 29                    ; 0                              ;
;     -- Output Ports                         ; 84                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK        ; D13   ; 3        ; 31           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_BUTTON ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_SEL0   ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_SEL1   ; V1    ; 1        ; 0            ; 12           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Display_SW13 ; T7    ; 1        ; 0            ; 11           ; 0           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Display_SW14 ; U3    ; 1        ; 0            ; 12           ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR0          ; AD8   ; 8        ; 9            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR1          ; AE6   ; 8        ; 11           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR10         ; AE8   ; 8        ; 18           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR11         ; AF8   ; 8        ; 18           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR12         ; W11   ; 8        ; 18           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR13         ; W12   ; 8        ; 18           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR14         ; AC9   ; 8        ; 20           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR15         ; AC10  ; 8        ; 20           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR2          ; AF6   ; 8        ; 11           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR3          ; AA9   ; 8        ; 11           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR4          ; AA10  ; 8        ; 14           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR5          ; AB10  ; 8        ; 14           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR6          ; AA11  ; 8        ; 14           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR7          ; Y11   ; 8        ; 16           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR8          ; AE7   ; 8        ; 16           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IR9          ; AF7   ; 8        ; 16           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESET        ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW0          ; N25   ; 5        ; 65           ; 19           ; 0           ; 64                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW1          ; N26   ; 5        ; 65           ; 19           ; 1           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW2          ; P25   ; 6        ; 65           ; 19           ; 2           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW3          ; AE14  ; 7        ; 33           ; 0            ; 0           ; 128                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW4          ; AF14  ; 7        ; 33           ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH       ; V2    ; 1        ; 0            ; 12           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; BranchState ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CE          ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C_FLAG      ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG1       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG10      ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG11      ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG12      ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG2       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG3       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG4       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG5       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG6       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG7       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG8       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DESG9       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG0      ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG1      ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG10     ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG11     ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG12     ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG13     ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG2      ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG3      ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG4      ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG5      ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG6      ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG7      ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG8      ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DLSEG9      ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DSEG0       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DSEG13      ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; EXECUTE     ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LB          ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; NOE         ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q0_0        ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q0_1        ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q0_2        ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q0_3        ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q0_4        ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q0_5        ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q0_6        ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q1_0        ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q1_1        ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q1_2        ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q1_3        ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q1_4        ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q1_5        ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q1_6        ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q2_0        ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q2_1        ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q2_2        ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q2_3        ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q2_4        ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q2_5        ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q2_6        ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q3_0        ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q3_1        ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q3_2        ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q3_3        ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q3_4        ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q3_5        ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Q3_6        ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM0       ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM1       ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM10      ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM11      ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM12      ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM13      ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM14      ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM15      ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM16      ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM17      ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM2       ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM3       ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM4       ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM5       ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM6       ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM7       ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM8       ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM9       ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SYSTEM_ON   ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UB          ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; WE          ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Z_FLAG      ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 22 / 64 ( 34 % ) ; 3.3V          ; --           ;
; 2        ; 13 / 59 ( 22 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 7 / 58 ( 12 % )  ; 3.3V          ; --           ;
; 8        ; 46 / 56 ( 82 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; IR3                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; IR4                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; IR6                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; Q1_5                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; Q1_4                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; Q3_1                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; Q3_2                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM16                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; IR5                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; Q0_1                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; Q2_0                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; Q1_6                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; Q2_5                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; Q2_4                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM2                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM3                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM12                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM17                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; IR14                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; IR15                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; CE                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; Q0_2                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; Q2_2                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; Q2_3                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM4                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM5                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM8                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM9                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; IR0                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; NOE                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; Q0_3                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM0                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM6                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; IR1                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; IR8                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; IR10                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; LB                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; WE                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; Q0_4                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW3                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; SYSTEM_ON                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; Z_FLAG                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM7                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; IR2                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; IR9                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; IR11                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; UB                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; Q0_0                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW4                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; EXECUTE                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; C_FLAG                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; CLOCK_BUTTON                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; DESG8                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; DESG7                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; DESG10                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; DESG11                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; DESG9                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; DESG3                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; DESG4                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; DESG6                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; DESG5                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; DSEG13                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW0                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW1                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; DESG2                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; DESG1                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; DLSEG8                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; DLSEG9                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; DESG12                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW2                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; DSEG0                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; DLSEG13                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; DLSEG12                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; DLSEG11                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; DLSEG5                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; DLSEG4                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; DLSEG7                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; DLSEG6                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; DLSEG3                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; Display_SW13                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; DLSEG10                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; DLSEG1                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; DLSEG2                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; Display_SW14                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; CLOCK_SEL0                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; DLSEG0                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; Q3_5                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; CLOCK_SEL1                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SWITCH                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM11                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM10                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; Q0_6                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; Q0_5                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; Q1_0                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; Q1_1                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; Q2_1                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM13                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM14                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; IR12                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; IR13                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; BranchState                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; Q1_2                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; Q3_6                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM15                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; IR7                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; Q1_3                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; Q3_0                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; Q2_6                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; Q3_4                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; Q3_3                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                               ; Library Name ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; |AVR_TEST                         ; 934 (4)     ; 319 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 113  ; 0            ; 615 (4)      ; 69 (0)            ; 250 (2)          ; |AVR_TEST                                                                                         ;              ;
;    |16_B_REG:inst9|               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 13 (0)           ; |AVR_TEST|16_B_REG:inst9                                                                          ;              ;
;       |1_BIT_REGISTER:inst10|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst10                                                    ;              ;
;       |1_BIT_REGISTER:inst11|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst11                                                    ;              ;
;       |1_BIT_REGISTER:inst12|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst12                                                    ;              ;
;       |1_BIT_REGISTER:inst13|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst13                                                    ;              ;
;       |1_BIT_REGISTER:inst14|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst14                                                    ;              ;
;       |1_BIT_REGISTER:inst15|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst15                                                    ;              ;
;       |1_BIT_REGISTER:inst16|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst16                                                    ;              ;
;       |1_BIT_REGISTER:inst1|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst1                                                     ;              ;
;       |1_BIT_REGISTER:inst2|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst2                                                     ;              ;
;       |1_BIT_REGISTER:inst3|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst3                                                     ;              ;
;       |1_BIT_REGISTER:inst4|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst4                                                     ;              ;
;       |1_BIT_REGISTER:inst5|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst5                                                     ;              ;
;       |1_BIT_REGISTER:inst6|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst6                                                     ;              ;
;       |1_BIT_REGISTER:inst7|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst7                                                     ;              ;
;       |1_BIT_REGISTER:inst8|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst8                                                     ;              ;
;       |1_BIT_REGISTER:inst9|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |AVR_TEST|16_B_REG:inst9|1_BIT_REGISTER:inst9                                                     ;              ;
;    |8_2_1_MUX:inst16|             ; 176 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 78 (0)           ; |AVR_TEST|8_2_1_MUX:inst16                                                                        ;              ;
;       |2_1_MUX:inst10|            ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 10 (10)          ; |AVR_TEST|8_2_1_MUX:inst16|2_1_MUX:inst10                                                         ;              ;
;       |2_1_MUX:inst11|            ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 12 (12)          ; |AVR_TEST|8_2_1_MUX:inst16|2_1_MUX:inst11                                                         ;              ;
;       |2_1_MUX:inst4|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |AVR_TEST|8_2_1_MUX:inst16|2_1_MUX:inst4                                                          ;              ;
;       |2_1_MUX:inst5|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 10 (10)          ; |AVR_TEST|8_2_1_MUX:inst16|2_1_MUX:inst5                                                          ;              ;
;       |2_1_MUX:inst6|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |AVR_TEST|8_2_1_MUX:inst16|2_1_MUX:inst6                                                          ;              ;
;       |2_1_MUX:inst7|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; |AVR_TEST|8_2_1_MUX:inst16|2_1_MUX:inst7                                                          ;              ;
;       |2_1_MUX:inst8|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 11 (11)          ; |AVR_TEST|8_2_1_MUX:inst16|2_1_MUX:inst8                                                          ;              ;
;       |2_1_MUX:inst9|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |AVR_TEST|8_2_1_MUX:inst16|2_1_MUX:inst9                                                          ;              ;
;    |8_2_1_MUX:inst17|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; |AVR_TEST|8_2_1_MUX:inst17                                                                        ;              ;
;       |2_1_MUX:inst10|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|8_2_1_MUX:inst17|2_1_MUX:inst10                                                         ;              ;
;       |2_1_MUX:inst11|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |AVR_TEST|8_2_1_MUX:inst17|2_1_MUX:inst11                                                         ;              ;
;       |2_1_MUX:inst4|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst17|2_1_MUX:inst4                                                          ;              ;
;       |2_1_MUX:inst5|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst17|2_1_MUX:inst5                                                          ;              ;
;       |2_1_MUX:inst6|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst17|2_1_MUX:inst6                                                          ;              ;
;       |2_1_MUX:inst7|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst17|2_1_MUX:inst7                                                          ;              ;
;       |2_1_MUX:inst8|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|8_2_1_MUX:inst17|2_1_MUX:inst8                                                          ;              ;
;       |2_1_MUX:inst9|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst17|2_1_MUX:inst9                                                          ;              ;
;    |8_2_1_MUX:inst4|              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |AVR_TEST|8_2_1_MUX:inst4                                                                         ;              ;
;       |2_1_MUX:inst10|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|8_2_1_MUX:inst4|2_1_MUX:inst10                                                          ;              ;
;       |2_1_MUX:inst11|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|8_2_1_MUX:inst4|2_1_MUX:inst11                                                          ;              ;
;       |2_1_MUX:inst4|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst4|2_1_MUX:inst4                                                           ;              ;
;       |2_1_MUX:inst5|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst4|2_1_MUX:inst5                                                           ;              ;
;       |2_1_MUX:inst6|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|8_2_1_MUX:inst4|2_1_MUX:inst6                                                           ;              ;
;       |2_1_MUX:inst7|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst4|2_1_MUX:inst7                                                           ;              ;
;       |2_1_MUX:inst8|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|8_2_1_MUX:inst4|2_1_MUX:inst8                                                           ;              ;
;       |2_1_MUX:inst9|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst4|2_1_MUX:inst9                                                           ;              ;
;    |8_2_1_MUX:inst5|              ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |AVR_TEST|8_2_1_MUX:inst5                                                                         ;              ;
;       |2_1_MUX:inst10|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst5|2_1_MUX:inst10                                                          ;              ;
;       |2_1_MUX:inst11|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst5|2_1_MUX:inst11                                                          ;              ;
;       |2_1_MUX:inst4|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst5|2_1_MUX:inst4                                                           ;              ;
;       |2_1_MUX:inst5|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst5|2_1_MUX:inst5                                                           ;              ;
;       |2_1_MUX:inst6|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst5|2_1_MUX:inst6                                                           ;              ;
;       |2_1_MUX:inst7|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|8_2_1_MUX:inst5|2_1_MUX:inst7                                                           ;              ;
;       |2_1_MUX:inst8|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst5|2_1_MUX:inst8                                                           ;              ;
;       |2_1_MUX:inst9|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_2_1_MUX:inst5|2_1_MUX:inst9                                                           ;              ;
;    |8_BIT_7_SEG:inst18|           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18                                                                      ;              ;
;       |7_SEGMENT_DISPLAY:inst1|   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst1                                              ;              ;
;          |A:inst|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst1|A:inst                                       ;              ;
;          |B:inst1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst1|B:inst1                                      ;              ;
;          |C:inst2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst1|C:inst2                                      ;              ;
;          |D:inst3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst1|D:inst3                                      ;              ;
;          |E:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst1|E:inst4                                      ;              ;
;          |F:inst5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst1|F:inst5                                      ;              ;
;          |G:inst6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst1|G:inst6                                      ;              ;
;       |7_SEGMENT_DISPLAY:inst|    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst                                               ;              ;
;          |A:inst|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst|A:inst                                        ;              ;
;          |B:inst1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst|B:inst1                                       ;              ;
;          |C:inst2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst|C:inst2                                       ;              ;
;          |D:inst3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst|D:inst3                                       ;              ;
;          |E:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst|E:inst4                                       ;              ;
;          |F:inst5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst|F:inst5                                       ;              ;
;          |G:inst6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst18|7_SEGMENT_DISPLAY:inst|G:inst6                                       ;              ;
;    |8_BIT_7_SEG:inst27|           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27                                                                      ;              ;
;       |7_SEGMENT_DISPLAY:inst1|   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst1                                              ;              ;
;          |A:inst|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst1|A:inst                                       ;              ;
;          |B:inst1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst1|B:inst1                                      ;              ;
;          |C:inst2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst1|C:inst2                                      ;              ;
;          |D:inst3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst1|D:inst3                                      ;              ;
;          |E:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst1|E:inst4                                      ;              ;
;          |F:inst5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst1|F:inst5                                      ;              ;
;          |G:inst6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst1|G:inst6                                      ;              ;
;       |7_SEGMENT_DISPLAY:inst|    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst                                               ;              ;
;          |A:inst|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst|A:inst                                        ;              ;
;          |B:inst1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst|B:inst1                                       ;              ;
;          |C:inst2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst|C:inst2                                       ;              ;
;          |D:inst3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst|D:inst3                                       ;              ;
;          |E:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst|E:inst4                                       ;              ;
;          |F:inst5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst|F:inst5                                       ;              ;
;          |G:inst6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst27|7_SEGMENT_DISPLAY:inst|G:inst6                                       ;              ;
;    |8_BIT_7_SEG:inst28|           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28                                                                      ;              ;
;       |7_SEGMENT_DISPLAY:inst1|   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst1                                              ;              ;
;          |A:inst|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst1|A:inst                                       ;              ;
;          |B:inst1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst1|B:inst1                                      ;              ;
;          |C:inst2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst1|C:inst2                                      ;              ;
;          |D:inst3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst1|D:inst3                                      ;              ;
;          |E:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst1|E:inst4                                      ;              ;
;          |F:inst5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst1|F:inst5                                      ;              ;
;          |G:inst6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst1|G:inst6                                      ;              ;
;       |7_SEGMENT_DISPLAY:inst|    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst                                               ;              ;
;          |A:inst|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst|A:inst                                        ;              ;
;          |B:inst1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst|B:inst1                                       ;              ;
;          |C:inst2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst|C:inst2                                       ;              ;
;          |D:inst3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst|D:inst3                                       ;              ;
;          |E:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst|E:inst4                                       ;              ;
;          |F:inst5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst|F:inst5                                       ;              ;
;          |G:inst6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst28|7_SEGMENT_DISPLAY:inst|G:inst6                                       ;              ;
;    |8_BIT_7_SEG:inst29|           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29                                                                      ;              ;
;       |7_SEGMENT_DISPLAY:inst1|   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1                                              ;              ;
;          |A:inst|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|A:inst                                       ;              ;
;          |B:inst1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|B:inst1                                      ;              ;
;          |C:inst2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|C:inst2                                      ;              ;
;          |D:inst3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|D:inst3                                      ;              ;
;          |E:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|E:inst4                                      ;              ;
;          |F:inst5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|F:inst5                                      ;              ;
;          |G:inst6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|G:inst6                                      ;              ;
;       |7_SEGMENT_DISPLAY:inst|    ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst                                               ;              ;
;          |A:inst|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|A:inst                                        ;              ;
;          |B:inst1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|B:inst1                                       ;              ;
;          |C:inst2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|C:inst2                                       ;              ;
;          |D:inst3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|D:inst3                                       ;              ;
;          |E:inst4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|E:inst4                                       ;              ;
;          |F:inst5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|F:inst5                                       ;              ;
;          |G:inst6|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|G:inst6                                       ;              ;
;    |ALU_TOP:inst30|               ; 60 (2)      ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (2)       ; 0 (0)             ; 5 (0)            ; |AVR_TEST|ALU_TOP:inst30                                                                          ;              ;
;       |8_2_1_MUX:inst11|          ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_2_1_MUX:inst11                                                         ;              ;
;          |2_1_MUX:inst11|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst11                                          ;              ;
;          |2_1_MUX:inst4|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst4                                           ;              ;
;          |2_1_MUX:inst5|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst5                                           ;              ;
;          |2_1_MUX:inst6|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst6                                           ;              ;
;          |2_1_MUX:inst7|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst7                                           ;              ;
;          |2_1_MUX:inst8|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst8                                           ;              ;
;          |2_1_MUX:inst9|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst9                                           ;              ;
;       |8_B_Ripple_Adder:inst10|   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10                                                  ;              ;
;          |Full_Adder:inst10|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst10                                ;              ;
;          |Full_Adder:inst16|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst16                                ;              ;
;          |Full_Adder:inst17|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst17                                ;              ;
;          |Full_Adder:inst18|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst18                                ;              ;
;          |Full_Adder:inst19|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst19                                ;              ;
;          |Full_Adder:inst20|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst20                                ;              ;
;          |Full_Adder:inst21|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst21                                ;              ;
;          |Full_Adder:inst|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst                                  ;              ;
;       |ALU_Control:inst|          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |AVR_TEST|ALU_TOP:inst30|ALU_Control:inst                                                         ;              ;
;          |SWAP_EN:inst2|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|ALU_TOP:inst30|ALU_Control:inst|SWAP_EN:inst2                                           ;              ;
;       |CARRY_LOGIC:inst14|        ; 4 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 2 (1)            ; |AVR_TEST|ALU_TOP:inst30|CARRY_LOGIC:inst14                                                       ;              ;
;          |4_1_MUX:inst1|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|ALU_TOP:inst30|CARRY_LOGIC:inst14|4_1_MUX:inst1                                         ;              ;
;       |LOGIC_SWAP:inst4|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|ALU_TOP:inst30|LOGIC_SWAP:inst4                                                         ;              ;
;       |LOGIC_SWAP:inst7|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|LOGIC_SWAP:inst7                                                         ;              ;
;       |LOGIC_SWAP:inst8|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|ALU_TOP:inst30|LOGIC_SWAP:inst8                                                         ;              ;
;       |Z_LOGIC:inst12|            ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|ALU_TOP:inst30|Z_LOGIC:inst12                                                           ;              ;
;    |Control_Unit:inst13|          ; 5 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 1 (0)            ; |AVR_TEST|Control_Unit:inst13                                                                     ;              ;
;       |Branch_Logic:inst|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|Control_Unit:inst13|Branch_Logic:inst                                                   ;              ;
;    |DATA_LOAD_MUX:inst3|          ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |AVR_TEST|DATA_LOAD_MUX:inst3                                                                     ;              ;
;       |4_1_MUX:inst10|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|DATA_LOAD_MUX:inst3|4_1_MUX:inst10                                                      ;              ;
;       |4_1_MUX:inst4|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|DATA_LOAD_MUX:inst3|4_1_MUX:inst4                                                       ;              ;
;       |4_1_MUX:inst5|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|DATA_LOAD_MUX:inst3|4_1_MUX:inst5                                                       ;              ;
;       |4_1_MUX:inst6|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|DATA_LOAD_MUX:inst3|4_1_MUX:inst6                                                       ;              ;
;       |4_1_MUX:inst7|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|DATA_LOAD_MUX:inst3|4_1_MUX:inst7                                                       ;              ;
;       |4_1_MUX:inst8|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|DATA_LOAD_MUX:inst3|4_1_MUX:inst8                                                       ;              ;
;       |4_1_MUX:inst9|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|DATA_LOAD_MUX:inst3|4_1_MUX:inst9                                                       ;              ;
;       |4_1_MUX:inst|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|DATA_LOAD_MUX:inst3|4_1_MUX:inst                                                        ;              ;
;    |PC_ALU_TOP_LEVEL:inst1|       ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 20 (0)           ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1                                                                  ;              ;
;       |16_B_RIPPLE_ADDER:inst2|   ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 17 (0)           ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2                                          ;              ;
;          |8_B_Ripple_Adder:inst1| ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 8 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1                   ;              ;
;             |Full_Adder:inst10|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst10 ;              ;
;             |Full_Adder:inst16|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst16 ;              ;
;             |Full_Adder:inst17|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst17 ;              ;
;             |Full_Adder:inst18|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst18 ;              ;
;             |Full_Adder:inst19|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst19 ;              ;
;             |Full_Adder:inst20|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst20 ;              ;
;             |Full_Adder:inst21|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst21 ;              ;
;             |Full_Adder:inst|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst   ;              ;
;          |8_B_Ripple_Adder:inst|  ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst                    ;              ;
;             |Full_Adder:inst10|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst10  ;              ;
;             |Full_Adder:inst16|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst16  ;              ;
;             |Full_Adder:inst17|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst17  ;              ;
;             |Full_Adder:inst18|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst18  ;              ;
;             |Full_Adder:inst19|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst19  ;              ;
;             |Full_Adder:inst20|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst20  ;              ;
;             |Full_Adder:inst21|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst21  ;              ;
;             |Full_Adder:inst|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst    ;              ;
;       |JUMP_SELECT:inst|          ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst                                                 ;              ;
;          |2_1_MUX:inst10|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst10                                  ;              ;
;          |2_1_MUX:inst11|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst11                                  ;              ;
;          |2_1_MUX:inst12|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst12                                  ;              ;
;          |2_1_MUX:inst1|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst1                                   ;              ;
;          |2_1_MUX:inst2|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst2                                   ;              ;
;          |2_1_MUX:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst3                                   ;              ;
;          |2_1_MUX:inst4|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst4                                   ;              ;
;          |2_1_MUX:inst5|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst5                                   ;              ;
;          |2_1_MUX:inst6|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst6                                   ;              ;
;          |2_1_MUX:inst7|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst7                                   ;              ;
;          |2_1_MUX:inst8|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst8                                   ;              ;
;          |2_1_MUX:inst|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst                                    ;              ;
;    |PC_BLOCK:inst14|              ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |AVR_TEST|PC_BLOCK:inst14                                                                         ;              ;
;       |1_BIT_REGISTER:inst10|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst10                                                   ;              ;
;       |1_BIT_REGISTER:inst11|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst11                                                   ;              ;
;       |1_BIT_REGISTER:inst12|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst12                                                   ;              ;
;       |1_BIT_REGISTER:inst13|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst13                                                   ;              ;
;       |1_BIT_REGISTER:inst14|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst14                                                   ;              ;
;       |1_BIT_REGISTER:inst15|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst15                                                   ;              ;
;       |1_BIT_REGISTER:inst16|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst16                                                   ;              ;
;       |1_BIT_REGISTER:inst1|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst1                                                    ;              ;
;       |1_BIT_REGISTER:inst2|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst2                                                    ;              ;
;       |1_BIT_REGISTER:inst3|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst3                                                    ;              ;
;       |1_BIT_REGISTER:inst4|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst4                                                    ;              ;
;       |1_BIT_REGISTER:inst5|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst5                                                    ;              ;
;       |1_BIT_REGISTER:inst6|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst6                                                    ;              ;
;       |1_BIT_REGISTER:inst7|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst7                                                    ;              ;
;       |1_BIT_REGISTER:inst8|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst8                                                    ;              ;
;       |1_BIT_REGISTER:inst9|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|PC_BLOCK:inst14|1_BIT_REGISTER:inst9                                                    ;              ;
;    |Register_File:inst12|         ; 587 (0)     ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (0)      ; 66 (0)            ; 194 (0)          ; |AVR_TEST|Register_File:inst12                                                                    ;              ;
;       |32_1_MUX:inst34|           ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 2 (2)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst34                                                    ;              ;
;       |32_1_MUX:inst35|           ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst35                                                    ;              ;
;       |32_1_MUX:inst36|           ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst36                                                    ;              ;
;       |32_1_MUX:inst37|           ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst37                                                    ;              ;
;       |32_1_MUX:inst38|           ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst38                                                    ;              ;
;       |32_1_MUX:inst39|           ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst39                                                    ;              ;
;       |32_1_MUX:inst40|           ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst40                                                    ;              ;
;       |32_1_MUX:inst41|           ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 11 (0)           ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst41                                                    ;              ;
;          |16_1_MUX:inst1|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1                                     ;              ;
;          |16_1_MUX:inst|          ; 17 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (8)       ; 0 (0)             ; 6 (5)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst                                      ;              ;
;             |8_1_MUX:inst|        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|8_1_MUX:inst                         ;              ;
;       |32_1_MUX:inst42|           ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (1)       ; 0 (0)             ; 13 (0)           ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst42                                                    ;              ;
;          |16_1_MUX:inst1|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1                                     ;              ;
;          |16_1_MUX:inst|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst                                      ;              ;
;       |32_1_MUX:inst43|           ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (1)       ; 0 (0)             ; 12 (0)           ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst43                                                    ;              ;
;          |16_1_MUX:inst1|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1                                     ;              ;
;          |16_1_MUX:inst|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst                                      ;              ;
;       |32_1_MUX:inst44|           ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 5 (1)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst44                                                    ;              ;
;          |16_1_MUX:inst1|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1                                     ;              ;
;          |16_1_MUX:inst|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst                                      ;              ;
;       |32_1_MUX:inst45|           ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (1)       ; 0 (0)             ; 6 (0)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst45                                                    ;              ;
;          |16_1_MUX:inst1|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1                                     ;              ;
;          |16_1_MUX:inst|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst                                      ;              ;
;       |32_1_MUX:inst46|           ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 11 (1)           ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst46                                                    ;              ;
;          |16_1_MUX:inst1|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1                                     ;              ;
;          |16_1_MUX:inst|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst                                      ;              ;
;       |32_1_MUX:inst47|           ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (1)       ; 0 (0)             ; 5 (0)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst47                                                    ;              ;
;          |16_1_MUX:inst1|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1                                     ;              ;
;          |16_1_MUX:inst|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst                                      ;              ;
;       |32_1_MUX:inst48|           ; 23 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 3 (1)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst48                                                    ;              ;
;          |16_1_MUX:inst1|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1                                     ;              ;
;          |16_1_MUX:inst|          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst                                      ;              ;
;       |32_1_MUX:inst49|           ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|32_1_MUX:inst49                                                    ;              ;
;       |5_TO_32_DECODER:inst|      ; 43 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 3 (1)            ; |AVR_TEST|Register_File:inst12|5_TO_32_DECODER:inst                                               ;              ;
;          |4_TO_16_DECODER:inst53| ; 18 (4)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (4)       ; 0 (0)             ; 0 (0)            ; |AVR_TEST|Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53                        ;              ;
;             |3_8_DEC:inst4|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4          ;              ;
;             |3_8_DEC:inst|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst           ;              ;
;          |4_TO_16_DECODER:inst|   ; 20 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (4)       ; 0 (0)             ; 2 (2)            ; |AVR_TEST|Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst                          ;              ;
;             |3_8_DEC:inst4|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4            ;              ;
;             |3_8_DEC:inst|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst             ;              ;
;       |Register:inst10|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|Register:inst10                                                    ;              ;
;       |Register:inst11|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |AVR_TEST|Register_File:inst12|Register:inst11                                                    ;              ;
;       |Register:inst12|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|Register:inst12                                                    ;              ;
;       |Register:inst13|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst13                                                    ;              ;
;       |Register:inst14|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |AVR_TEST|Register_File:inst12|Register:inst14                                                    ;              ;
;       |Register:inst15|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|Register:inst15                                                    ;              ;
;       |Register:inst16|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |AVR_TEST|Register_File:inst12|Register:inst16                                                    ;              ;
;       |Register:inst17|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst17                                                    ;              ;
;       |Register:inst18|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |AVR_TEST|Register_File:inst12|Register:inst18                                                    ;              ;
;       |Register:inst19|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |AVR_TEST|Register_File:inst12|Register:inst19                                                    ;              ;
;       |Register:inst20|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst20                                                    ;              ;
;       |Register:inst21|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst21                                                    ;              ;
;       |Register:inst22|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst22                                                    ;              ;
;       |Register:inst23|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |AVR_TEST|Register_File:inst12|Register:inst23                                                    ;              ;
;       |Register:inst24|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|Register:inst24                                                    ;              ;
;       |Register:inst25|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |AVR_TEST|Register_File:inst12|Register:inst25                                                    ;              ;
;       |Register:inst26|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |AVR_TEST|Register_File:inst12|Register:inst26                                                    ;              ;
;       |Register:inst27|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|Register:inst27                                                    ;              ;
;       |Register:inst28|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst28                                                    ;              ;
;       |Register:inst29|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst29                                                    ;              ;
;       |Register:inst2|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst2                                                     ;              ;
;       |Register:inst30|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|Register:inst30                                                    ;              ;
;       |Register:inst31|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |AVR_TEST|Register_File:inst12|Register:inst31                                                    ;              ;
;       |Register:inst32|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst32                                                    ;              ;
;       |Register:inst33|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst33                                                    ;              ;
;       |Register:inst3|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |AVR_TEST|Register_File:inst12|Register:inst3                                                     ;              ;
;       |Register:inst4|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst4                                                     ;              ;
;       |Register:inst5|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst5                                                     ;              ;
;       |Register:inst6|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |AVR_TEST|Register_File:inst12|Register:inst6                                                     ;              ;
;       |Register:inst7|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |AVR_TEST|Register_File:inst12|Register:inst7                                                     ;              ;
;       |Register:inst8|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |AVR_TEST|Register_File:inst12|Register:inst8                                                     ;              ;
;       |Register:inst9|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |AVR_TEST|Register_File:inst12|Register:inst9                                                     ;              ;
;    |SLOW_CLOCK:inst19|            ; 29 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 26 (26)          ; |AVR_TEST|SLOW_CLOCK:inst19                                                                       ;              ;
;       |4_1_MUX:inst65|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |AVR_TEST|SLOW_CLOCK:inst19|4_1_MUX:inst65                                                        ;              ;
;    |State_Machine:inst15|         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |AVR_TEST|State_Machine:inst15                                                                    ;              ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; BranchState  ; Output   ; --            ; --            ; --                    ; --  ;
; SYSTEM_ON    ; Output   ; --            ; --            ; --                    ; --  ;
; EXECUTE      ; Output   ; --            ; --            ; --                    ; --  ;
; Z_FLAG       ; Output   ; --            ; --            ; --                    ; --  ;
; C_FLAG       ; Output   ; --            ; --            ; --                    ; --  ;
; DSEG0        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG1        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG2        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG3        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG4        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG5        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG6        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG7        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG8        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG9        ; Output   ; --            ; --            ; --                    ; --  ;
; DESG10       ; Output   ; --            ; --            ; --                    ; --  ;
; DESG11       ; Output   ; --            ; --            ; --                    ; --  ;
; DESG12       ; Output   ; --            ; --            ; --                    ; --  ;
; DSEG13       ; Output   ; --            ; --            ; --                    ; --  ;
; Q0_0         ; Output   ; --            ; --            ; --                    ; --  ;
; Q0_1         ; Output   ; --            ; --            ; --                    ; --  ;
; Q0_2         ; Output   ; --            ; --            ; --                    ; --  ;
; Q0_3         ; Output   ; --            ; --            ; --                    ; --  ;
; Q0_4         ; Output   ; --            ; --            ; --                    ; --  ;
; Q0_5         ; Output   ; --            ; --            ; --                    ; --  ;
; Q0_6         ; Output   ; --            ; --            ; --                    ; --  ;
; Q1_0         ; Output   ; --            ; --            ; --                    ; --  ;
; Q1_1         ; Output   ; --            ; --            ; --                    ; --  ;
; Q1_2         ; Output   ; --            ; --            ; --                    ; --  ;
; Q1_3         ; Output   ; --            ; --            ; --                    ; --  ;
; Q1_4         ; Output   ; --            ; --            ; --                    ; --  ;
; Q1_5         ; Output   ; --            ; --            ; --                    ; --  ;
; Q1_6         ; Output   ; --            ; --            ; --                    ; --  ;
; Q2_0         ; Output   ; --            ; --            ; --                    ; --  ;
; Q2_1         ; Output   ; --            ; --            ; --                    ; --  ;
; Q2_2         ; Output   ; --            ; --            ; --                    ; --  ;
; Q2_3         ; Output   ; --            ; --            ; --                    ; --  ;
; Q2_4         ; Output   ; --            ; --            ; --                    ; --  ;
; Q2_5         ; Output   ; --            ; --            ; --                    ; --  ;
; Q2_6         ; Output   ; --            ; --            ; --                    ; --  ;
; Q3_0         ; Output   ; --            ; --            ; --                    ; --  ;
; Q3_1         ; Output   ; --            ; --            ; --                    ; --  ;
; Q3_2         ; Output   ; --            ; --            ; --                    ; --  ;
; Q3_3         ; Output   ; --            ; --            ; --                    ; --  ;
; Q3_4         ; Output   ; --            ; --            ; --                    ; --  ;
; Q3_5         ; Output   ; --            ; --            ; --                    ; --  ;
; Q3_6         ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM0        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM2        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM3        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM4        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM5        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM6        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM7        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM8        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM9        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM10       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM11       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM12       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM13       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM14       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM15       ; Output   ; --            ; --            ; --                    ; --  ;
; CE           ; Output   ; --            ; --            ; --                    ; --  ;
; LB           ; Output   ; --            ; --            ; --                    ; --  ;
; NOE          ; Output   ; --            ; --            ; --                    ; --  ;
; UB           ; Output   ; --            ; --            ; --                    ; --  ;
; WE           ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM16       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM17       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG0       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG1       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG2       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG3       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG4       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG5       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG6       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG7       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG8       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG9       ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG10      ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG11      ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG12      ; Output   ; --            ; --            ; --                    ; --  ;
; DLSEG13      ; Output   ; --            ; --            ; --                    ; --  ;
; Display_SW13 ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW3          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW0          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW2          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW1          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW4          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; IR3          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Display_SW14 ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; IR2          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR1          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR0          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR7          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR6          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR5          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR4          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR11         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR10         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR9          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR8          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR15         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR14         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR13         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; IR12         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SWITCH       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RESET        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_BUTTON ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_SEL1   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_SEL0   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; Display_SW13                                                     ;                   ;         ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst7|inst2~20                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst7|inst2~21                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst6|inst2~20                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst6|inst2~21                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst5|inst2~20                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst5|inst2~21                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst4|inst2~20                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst4|inst2~21                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst11|inst2~20                  ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst11|inst2~21                  ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst10|inst2~20                  ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst10|inst2~21                  ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst9|inst2~20                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst9|inst2~21                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst8|inst2~20                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst16|2_1_MUX:inst8|inst2~21                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst17|2_1_MUX:inst7|inst2~0                    ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst17|2_1_MUX:inst6|inst2~0                    ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst17|2_1_MUX:inst5|inst2~0                    ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst17|2_1_MUX:inst4|inst2~0                    ; 0                 ; 6       ;
;      - 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|G:inst6|inst3~0 ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst17|2_1_MUX:inst11|inst2~1                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst17|2_1_MUX:inst10|inst2~0                   ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst17|2_1_MUX:inst9|inst2~0                    ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst17|2_1_MUX:inst8|inst2~0                    ; 0                 ; 6       ;
; SW3                                                              ;                   ;         ;
; SW0                                                              ;                   ;         ;
; SW2                                                              ;                   ;         ;
; SW1                                                              ;                   ;         ;
; SW4                                                              ;                   ;         ;
; IR3                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst2|inst                  ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst7|inst2~0                     ; 0                 ; 6       ;
; Display_SW14                                                     ;                   ;         ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst7|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst6|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst5|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst4|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst11|inst2~0                    ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst10|inst2~0                    ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst9|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst8|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst7|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst6|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst5|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst4|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst11|inst2~0                    ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst10|inst2~0                    ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst9|inst2~0                     ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst8|inst2~0                     ; 0                 ; 6       ;
; IR2                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst4|inst                  ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst6|inst2~0                     ; 0                 ; 6       ;
; IR1                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst1|inst                  ; 1                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst5|inst2~0                     ; 1                 ; 6       ;
; IR0                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst3|inst                  ; 1                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst4|inst2~0                     ; 1                 ; 6       ;
; IR7                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst6|inst                  ; 1                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst11|inst2~0                    ; 1                 ; 6       ;
; IR6                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst8|inst                  ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst10|inst2~0                    ; 0                 ; 6       ;
; IR5                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst5|inst                  ; 1                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst9|inst2~0                     ; 1                 ; 6       ;
; IR4                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst7|inst                  ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst4|2_1_MUX:inst8|inst2~0                     ; 0                 ; 6       ;
; IR11                                                             ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst10|inst                 ; 1                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst7|inst2~0                     ; 1                 ; 6       ;
; IR10                                                             ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst12|inst                 ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst6|inst2~0                     ; 0                 ; 6       ;
; IR9                                                              ;                   ;         ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst5|inst2~0                     ; 0                 ; 6       ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst9|inst~feeder           ; 0                 ; 6       ;
; IR8                                                              ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst11|inst                 ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst4|inst2~0                     ; 0                 ; 6       ;
; IR15                                                             ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst14|inst                 ; 1                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst11|inst2~0                    ; 1                 ; 6       ;
; IR14                                                             ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst16|inst                 ; 1                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst10|inst2~0                    ; 1                 ; 6       ;
; IR13                                                             ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst13|inst                 ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst9|inst2~0                     ; 0                 ; 6       ;
; IR12                                                             ;                   ;         ;
;      - 16_B_REG:inst9|1_BIT_REGISTER:inst15|inst                 ; 0                 ; 6       ;
;      - 8_2_1_MUX:inst5|2_1_MUX:inst8|inst2~0                     ; 0                 ; 6       ;
; SWITCH                                                           ;                   ;         ;
;      - State_Machine:inst15|inst6                                ; 1                 ; 6       ;
;      - State_Machine:inst15|inst2                                ; 1                 ; 6       ;
;      - inst11                                                    ; 1                 ; 6       ;
;      - State_Machine:inst15|inst1                                ; 1                 ; 6       ;
; RESET                                                            ;                   ;         ;
;      - inst11                                                    ; 0                 ; 6       ;
; CLOCK_BUTTON                                                     ;                   ;         ;
;      - SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8~0                  ; 1                 ; 6       ;
; CLOCK_SEL1                                                       ;                   ;         ;
;      - SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8~0                  ; 0                 ; 6       ;
;      - SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8~1                  ; 0                 ; 6       ;
; CLOCK                                                            ;                   ;         ;
; CLOCK_SEL0                                                       ;                   ;         ;
;      - SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8                    ; 1                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK                                                                                  ; PIN_D13            ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~0 ; LCCOMB_X31_Y12_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~1 ; LCCOMB_X31_Y14_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~2 ; LCCOMB_X31_Y12_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~3 ; LCCOMB_X31_Y10_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~4 ; LCCOMB_X31_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~5 ; LCCOMB_X31_Y10_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~6 ; LCCOMB_X31_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~0  ; LCCOMB_X32_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~1  ; LCCOMB_X32_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~2  ; LCCOMB_X31_Y10_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~3  ; LCCOMB_X31_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~4  ; LCCOMB_X31_Y10_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~5  ; LCCOMB_X31_Y12_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~6  ; LCCOMB_X32_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|inst17~1              ; LCCOMB_X31_Y14_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~2   ; LCCOMB_X34_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~3   ; LCCOMB_X34_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~4   ; LCCOMB_X34_Y15_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~5   ; LCCOMB_X34_Y15_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~6   ; LCCOMB_X34_Y15_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~7   ; LCCOMB_X34_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~8   ; LCCOMB_X34_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~2    ; LCCOMB_X37_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~3    ; LCCOMB_X37_Y9_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~4    ; LCCOMB_X37_Y9_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~5    ; LCCOMB_X37_Y9_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~6    ; LCCOMB_X37_Y9_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~7    ; LCCOMB_X37_Y9_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~8    ; LCCOMB_X34_Y15_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|inst17~3                ; LCCOMB_X34_Y15_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|inst12~4                                     ; LCCOMB_X34_Y15_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_File:inst12|5_TO_32_DECODER:inst|inst18~1                                     ; LCCOMB_X32_Y12_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8                                                 ; LCCOMB_X31_Y33_N16 ; 293     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; SLOW_CLOCK:inst19|inst                                                                 ; LCFF_X30_Y32_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst11                                                               ; LCFF_X35_Y32_N15   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst13                                                               ; LCFF_X36_Y32_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst15                                                               ; LCFF_X36_Y32_N15   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst17                                                               ; LCFF_X37_Y32_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst19                                                               ; LCFF_X37_Y32_N15   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst21                                                               ; LCFF_X38_Y32_N13   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst23                                                               ; LCFF_X37_Y34_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst25                                                               ; LCFF_X37_Y34_N31   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst27                                                               ; LCFF_X36_Y34_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst29                                                               ; LCFF_X36_Y34_N31   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst3                                                                ; LCFF_X30_Y32_N15   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst31                                                               ; LCFF_X35_Y34_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst34                                                               ; LCFF_X35_Y34_N31   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst35                                                               ; LCFF_X34_Y34_N17   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst37                                                               ; LCFF_X34_Y33_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst39                                                               ; LCFF_X34_Y33_N31   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst41                                                               ; LCFF_X33_Y33_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst43                                                               ; LCFF_X33_Y33_N31   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst45                                                               ; LCFF_X32_Y33_N31   ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst47                                                               ; LCFF_X32_Y33_N15   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst49                                                               ; LCFF_X31_Y33_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst5                                                                ; LCFF_X31_Y32_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst7                                                                ; LCFF_X31_Y32_N25   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; SLOW_CLOCK:inst19|inst9                                                                ; LCFF_X35_Y32_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; State_Machine:inst15|inst6                                                             ; LCFF_X32_Y9_N7     ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; inst11                                                                                 ; LCCOMB_X32_Y9_N8   ; 293     ; Async. clear ; yes    ; Global Clock         ; GCLK14           ; --                        ;
+----------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                 ;
+----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                   ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8 ; LCCOMB_X31_Y33_N16 ; 293     ; Global Clock         ; GCLK10           ; --                        ;
; inst11                                 ; LCCOMB_X32_Y9_N8   ; 293     ; Global Clock         ; GCLK14           ; --                        ;
+----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; 16_B_REG:inst9|1_BIT_REGISTER:inst2|inst                                                        ; 133     ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst6|inst                                                        ; 132     ;
; SW3                                                                                             ; 128     ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst7|inst                                                        ; 123     ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst8|inst                                                        ; 95      ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst3|inst                                                        ; 73      ;
; SW0                                                                                             ; 64      ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst5|inst                                                        ; 39      ;
; Register_File:inst12|5_TO_32_DECODER:inst|inst12~2                                              ; 38      ;
; State_Machine:inst15|inst6                                                                      ; 35      ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst5|inst8~1                                                       ; 34      ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst7|inst8~1                                                       ; 33      ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst8|inst8~1                                                       ; 33      ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst9|inst8~10                                                      ; 33      ;
; 8_2_1_MUX:inst17|2_1_MUX:inst11|inst2~0                                                         ; 33      ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst|inst8~1                                                        ; 33      ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst4|inst8~1                                                       ; 33      ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst6|inst8~1                                                       ; 33      ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst1|inst                                                        ; 31      ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst4|inst                                                        ; 29      ;
; Display_SW13                                                                                    ; 25      ;
; SW1                                                                                             ; 24      ;
; SW2                                                                                             ; 24      ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst15|inst                                                       ; 21      ;
; ALU_TOP:inst30|LOGIC_SWAP:inst4|inst8                                                           ; 17      ;
; Display_SW14                                                                                    ; 16      ;
; ALU_TOP:inst30|LOGIC_SWAP:inst4|inst9                                                           ; 16      ;
; Control_Unit:inst13|Branch_Logic:inst|inst4~2                                                   ; 15      ;
; inst21~2                                                                                        ; 15      ;
; Control_Unit:inst13|Branch_Logic:inst|inst~0                                                    ; 14      ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst9|inst                                                        ; 14      ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst16|inst                                                       ; 12      ;
; State_Machine:inst15|inst3                                                                      ; 12      ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|8_1_MUX:inst|inst44~3                        ; 11      ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|8_1_MUX:inst|inst44~1                        ; 11      ;
; inst22~1                                                                                        ; 11      ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst11|inst9                                    ; 10      ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst14|inst                                                       ; 10      ;
; ALU_TOP:inst30|inst9~1                                                                          ; 9       ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst11|inst                                                       ; 9       ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst10|inst                                                       ; 9       ;
; SW4                                                                                             ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|inst12~4                                              ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~8             ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|inst17~3                         ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~8            ; 8       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst12|inst2                                    ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~7             ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~6             ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~7            ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~6            ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~5             ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~4             ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~5            ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~4            ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~3             ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst|inst9~2             ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~3            ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|3_8_DEC:inst4|inst9~2            ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~6           ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~5           ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~6          ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~5          ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|inst18~1                                              ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~4           ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|inst17~1                       ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~4          ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~3           ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~2           ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~3          ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~2          ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~1           ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst|inst9~0           ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|inst7~0                        ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|inst18~0                                              ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~1          ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|3_8_DEC:inst4|inst9~0          ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|inst15~0                       ; 8       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst53|inst17~0                       ; 8       ;
; 8_2_1_MUX:inst17|2_1_MUX:inst5|inst2~0                                                          ; 8       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst7|inst2~2                                           ; 8       ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst13|inst                                                       ; 8       ;
; 16_B_REG:inst9|1_BIT_REGISTER:inst12|inst                                                       ; 8       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst12|inst~0                                   ; 7       ;
; 8_2_1_MUX:inst17|2_1_MUX:inst8|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst17|2_1_MUX:inst9|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst17|2_1_MUX:inst10|inst2~0                                                         ; 7       ;
; 8_2_1_MUX:inst17|2_1_MUX:inst11|inst2~1                                                         ; 7       ;
; 8_2_1_MUX:inst17|2_1_MUX:inst4|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst17|2_1_MUX:inst6|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst17|2_1_MUX:inst7|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst5|2_1_MUX:inst8|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst5|2_1_MUX:inst9|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst5|2_1_MUX:inst10|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst5|2_1_MUX:inst11|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst5|2_1_MUX:inst4|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst5|2_1_MUX:inst5|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst5|2_1_MUX:inst6|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst5|2_1_MUX:inst7|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst4|2_1_MUX:inst8|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst4|2_1_MUX:inst9|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst4|2_1_MUX:inst10|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst4|2_1_MUX:inst11|inst2~0                                                          ; 7       ;
; 8_2_1_MUX:inst4|2_1_MUX:inst4|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst4|2_1_MUX:inst5|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst4|2_1_MUX:inst6|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst4|2_1_MUX:inst7|inst2~0                                                           ; 7       ;
; 8_2_1_MUX:inst16|2_1_MUX:inst8|inst2~21                                                         ; 7       ;
; 8_2_1_MUX:inst16|2_1_MUX:inst9|inst2~21                                                         ; 7       ;
; 8_2_1_MUX:inst16|2_1_MUX:inst10|inst2~21                                                        ; 7       ;
; 8_2_1_MUX:inst16|2_1_MUX:inst11|inst2~21                                                        ; 7       ;
; 8_2_1_MUX:inst16|2_1_MUX:inst4|inst2~21                                                         ; 7       ;
; 8_2_1_MUX:inst16|2_1_MUX:inst5|inst2~21                                                         ; 7       ;
; 8_2_1_MUX:inst16|2_1_MUX:inst6|inst2~21                                                         ; 7       ;
; 8_2_1_MUX:inst16|2_1_MUX:inst7|inst2~21                                                         ; 7       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|inst6                            ; 6       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|inst5                            ; 6       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|inst14                           ; 6       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|inst16                           ; 6       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~20                                                   ; 5       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~20                                                   ; 5       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~20                                                   ; 5       ;
; Register_File:inst12|32_1_MUX:inst44|inst3~0                                                    ; 5       ;
; Register_File:inst12|32_1_MUX:inst43|inst3~0                                                    ; 5       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst4                                        ; 5       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst4                                       ; 5       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~24                                                   ; 5       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~20                                                   ; 5       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~20                                                   ; 5       ;
; Register_File:inst12|32_1_MUX:inst45|inst3~0                                                    ; 5       ;
; Control_Unit:inst13|inst3~0                                                                     ; 5       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~20                                                   ; 5       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst4|inst                                                       ; 5       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst15|inst                                                      ; 5       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst13|inst                                                      ; 5       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst10|inst                                                      ; 5       ;
; SWITCH                                                                                          ; 4       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~20                                                   ; 4       ;
; Register_File:inst12|32_1_MUX:inst48|inst3~0                                                    ; 4       ;
; Register_File:inst12|32_1_MUX:inst47|inst3~0                                                    ; 4       ;
; Register_File:inst12|32_1_MUX:inst46|inst3~0                                                    ; 4       ;
; Register_File:inst12|32_1_MUX:inst41|inst3~0                                                    ; 4       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|8_1_MUX:inst|inst44~2                        ; 4       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|8_1_MUX:inst|inst44~0                        ; 4       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst4                                       ; 4       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst4                                        ; 4       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst4                                       ; 4       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst4                                        ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst6|inst                                                       ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst8|inst                                                       ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst5|inst                                                       ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst7|inst                                                       ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst2|inst                                                       ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst1|inst                                                       ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst3|inst                                                       ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst16|inst                                                      ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst11|inst                                                      ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst9|inst                                                       ; 4       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst12|inst                                                      ; 4       ;
; ALU_TOP:inst30|CARRY_LOGIC:inst14|inst5                                                         ; 4       ;
; ALU_TOP:inst30|LOGIC_SWAP:inst8|inst2~4                                                         ; 3       ;
; SLOW_CLOCK:inst19|inst45                                                                        ; 3       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst17|inst5~0 ; 3       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst20|inst5~0                                ; 3       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst19|inst5~0                                ; 3       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst10|inst5~0                                ; 3       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst4                                        ; 3       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst4                                       ; 3       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst4                                        ; 3       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst4                                       ; 3       ;
; ALU_TOP:inst30|ALU_Control:inst|SWAP_EN:inst2|inst2~0                                           ; 3       ;
; ALU_TOP:inst30|inst9~0                                                                          ; 3       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst4                                       ; 3       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst4                                        ; 3       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst4                                        ; 3       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst4                                       ; 3       ;
; Register_File:inst12|Register:inst8|inst83                                                      ; 3       ;
; Register_File:inst12|Register:inst9|inst83                                                      ; 3       ;
; Register_File:inst12|Register:inst16|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst17|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst2|inst83                                                      ; 3       ;
; Register_File:inst12|Register:inst3|inst83                                                      ; 3       ;
; Register_File:inst12|Register:inst10|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst11|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst6|inst83                                                      ; 3       ;
; Register_File:inst12|Register:inst7|inst83                                                      ; 3       ;
; Register_File:inst12|Register:inst14|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst15|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst4|inst83                                                      ; 3       ;
; Register_File:inst12|Register:inst5|inst83                                                      ; 3       ;
; Register_File:inst12|Register:inst12|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst13|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst24|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst25|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst32|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst33|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst18|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst19|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst26|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst27|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst20|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst21|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst28|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst29|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst22|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst23|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst30|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst31|inst83                                                     ; 3       ;
; Register_File:inst12|Register:inst8|inst88                                                      ; 3       ;
; Register_File:inst12|Register:inst9|inst88                                                      ; 3       ;
; Register_File:inst12|Register:inst16|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst17|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst2|inst88                                                      ; 3       ;
; Register_File:inst12|Register:inst3|inst88                                                      ; 3       ;
; Register_File:inst12|Register:inst10|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst11|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst6|inst88                                                      ; 3       ;
; Register_File:inst12|Register:inst7|inst88                                                      ; 3       ;
; Register_File:inst12|Register:inst14|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst15|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst4|inst88                                                      ; 3       ;
; Register_File:inst12|Register:inst5|inst88                                                      ; 3       ;
; Register_File:inst12|Register:inst12|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst13|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst24|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst25|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst32|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst33|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst18|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst19|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst26|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst27|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst20|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst21|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst28|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst29|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst22|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst23|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst30|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst31|inst88                                                     ; 3       ;
; Register_File:inst12|Register:inst8|inst93                                                      ; 3       ;
; Register_File:inst12|Register:inst9|inst93                                                      ; 3       ;
; Register_File:inst12|Register:inst16|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst17|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst2|inst93                                                      ; 3       ;
; Register_File:inst12|Register:inst3|inst93                                                      ; 3       ;
; Register_File:inst12|Register:inst10|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst11|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst6|inst93                                                      ; 3       ;
; Register_File:inst12|Register:inst7|inst93                                                      ; 3       ;
; Register_File:inst12|Register:inst14|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst15|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst4|inst93                                                      ; 3       ;
; Register_File:inst12|Register:inst5|inst93                                                      ; 3       ;
; Register_File:inst12|Register:inst12|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst13|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst24|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst25|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst32|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst33|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst18|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst19|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst26|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst27|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst20|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst21|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst28|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst29|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst22|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst23|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst30|inst93                                                     ; 3       ;
; Register_File:inst12|Register:inst31|inst93                                                     ; 3       ;
; PC_BLOCK:inst14|1_BIT_REGISTER:inst14|inst                                                      ; 3       ;
; Register_File:inst12|Register:inst8|inst98                                                      ; 3       ;
; Register_File:inst12|Register:inst9|inst98                                                      ; 3       ;
; Register_File:inst12|Register:inst16|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst17|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst2|inst98                                                      ; 3       ;
; Register_File:inst12|Register:inst3|inst98                                                      ; 3       ;
; Register_File:inst12|Register:inst10|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst11|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst6|inst98                                                      ; 3       ;
; Register_File:inst12|Register:inst7|inst98                                                      ; 3       ;
; Register_File:inst12|Register:inst14|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst15|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst4|inst98                                                      ; 3       ;
; Register_File:inst12|Register:inst5|inst98                                                      ; 3       ;
; Register_File:inst12|Register:inst12|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst13|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst24|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst25|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst32|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst33|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst18|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst19|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst26|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst27|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst20|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst21|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst28|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst29|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst22|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst23|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst30|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst31|inst98                                                     ; 3       ;
; Register_File:inst12|Register:inst8|inst                                                        ; 3       ;
; Register_File:inst12|Register:inst9|inst                                                        ; 3       ;
; Register_File:inst12|Register:inst16|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst17|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst2|inst                                                        ; 3       ;
; Register_File:inst12|Register:inst3|inst                                                        ; 3       ;
; Register_File:inst12|Register:inst10|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst11|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst6|inst                                                        ; 3       ;
; Register_File:inst12|Register:inst7|inst                                                        ; 3       ;
; Register_File:inst12|Register:inst14|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst15|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst4|inst                                                        ; 3       ;
; Register_File:inst12|Register:inst5|inst                                                        ; 3       ;
; Register_File:inst12|Register:inst12|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst13|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst24|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst25|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst32|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst33|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst18|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst19|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst26|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst27|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst20|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst21|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst28|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst29|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst22|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst23|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst30|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst31|inst                                                       ; 3       ;
; Register_File:inst12|Register:inst8|inst68                                                      ; 3       ;
; Register_File:inst12|Register:inst9|inst68                                                      ; 3       ;
; Register_File:inst12|Register:inst16|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst17|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst2|inst68                                                      ; 3       ;
; Register_File:inst12|Register:inst3|inst68                                                      ; 3       ;
; Register_File:inst12|Register:inst10|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst11|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst6|inst68                                                      ; 3       ;
; Register_File:inst12|Register:inst7|inst68                                                      ; 3       ;
; Register_File:inst12|Register:inst14|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst15|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst4|inst68                                                      ; 3       ;
; Register_File:inst12|Register:inst5|inst68                                                      ; 3       ;
; Register_File:inst12|Register:inst12|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst13|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst24|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst25|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst32|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst33|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst18|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst19|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst26|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst27|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst20|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst21|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst28|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst29|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst22|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst23|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst30|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst31|inst68                                                     ; 3       ;
; Register_File:inst12|Register:inst8|inst73                                                      ; 3       ;
; Register_File:inst12|Register:inst9|inst73                                                      ; 3       ;
; Register_File:inst12|Register:inst16|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst17|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst2|inst73                                                      ; 3       ;
; Register_File:inst12|Register:inst3|inst73                                                      ; 3       ;
; Register_File:inst12|Register:inst10|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst11|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst6|inst73                                                      ; 3       ;
; Register_File:inst12|Register:inst7|inst73                                                      ; 3       ;
; Register_File:inst12|Register:inst14|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst15|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst4|inst73                                                      ; 3       ;
; Register_File:inst12|Register:inst5|inst73                                                      ; 3       ;
; Register_File:inst12|Register:inst12|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst13|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst24|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst25|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst32|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst33|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst18|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst19|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst26|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst27|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst20|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst21|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst28|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst29|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst22|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst23|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst30|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst31|inst73                                                     ; 3       ;
; Register_File:inst12|Register:inst8|inst78                                                      ; 3       ;
; Register_File:inst12|Register:inst9|inst78                                                      ; 3       ;
; Register_File:inst12|Register:inst16|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst17|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst2|inst78                                                      ; 3       ;
; Register_File:inst12|Register:inst3|inst78                                                      ; 3       ;
; Register_File:inst12|Register:inst10|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst11|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst6|inst78                                                      ; 3       ;
; Register_File:inst12|Register:inst7|inst78                                                      ; 3       ;
; Register_File:inst12|Register:inst14|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst15|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst4|inst78                                                      ; 3       ;
; Register_File:inst12|Register:inst5|inst78                                                      ; 3       ;
; Register_File:inst12|Register:inst12|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst13|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst24|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst25|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst32|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst33|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst18|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst19|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst26|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst27|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst20|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst21|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst28|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst29|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst22|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst23|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst30|inst78                                                     ; 3       ;
; Register_File:inst12|Register:inst31|inst78                                                     ; 3       ;
; ALU_TOP:inst30|Z_LOGIC:inst12|inst10                                                            ; 3       ;
; State_Machine:inst15|inst4                                                                      ; 3       ;
; CLOCK                                                                                           ; 2       ;
; CLOCK_SEL1                                                                                      ; 2       ;
; IR12                                                                                            ; 2       ;
; IR13                                                                                            ; 2       ;
; IR14                                                                                            ; 2       ;
; IR15                                                                                            ; 2       ;
; IR8                                                                                             ; 2       ;
; IR9                                                                                             ; 2       ;
; IR10                                                                                            ; 2       ;
; IR11                                                                                            ; 2       ;
; IR4                                                                                             ; 2       ;
; IR5                                                                                             ; 2       ;
; IR6                                                                                             ; 2       ;
; IR7                                                                                             ; 2       ;
; IR0                                                                                             ; 2       ;
; IR1                                                                                             ; 2       ;
; IR2                                                                                             ; 2       ;
; IR3                                                                                             ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst1|inst9~2                                   ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst10|inst6                                  ; 2       ;
; ALU_TOP:inst30|LOGIC_SWAP:inst7|inst2~4                                                         ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst|inst6                                    ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst16|inst6                                  ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst17|inst6                                  ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst18|inst6                                  ; 2       ;
; SLOW_CLOCK:inst19|inst                                                                          ; 2       ;
; SLOW_CLOCK:inst19|inst3                                                                         ; 2       ;
; SLOW_CLOCK:inst19|inst5                                                                         ; 2       ;
; SLOW_CLOCK:inst19|inst7                                                                         ; 2       ;
; SLOW_CLOCK:inst19|inst9                                                                         ; 2       ;
; SLOW_CLOCK:inst19|inst11                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst13                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst15                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst17                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst19                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst21                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst23                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst25                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst27                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst29                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst31                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst34                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst35                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst37                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst39                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst47                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst41                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst49                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst43                                                                        ; 2       ;
; SLOW_CLOCK:inst19|inst51                                                                        ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst18|inst5~0 ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst10|inst5~0 ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst16|inst5~0 ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst|inst5~0   ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst21|inst5~0  ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst20|inst5~0  ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst19|inst5~0  ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst10|inst5~0  ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst18|inst5~0  ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst17|inst5~0  ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst16|inst5~0  ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst|inst5~0    ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst|inst2~0                                    ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst1|inst9                                     ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst1|inst                                      ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst2|inst9                                     ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst2|inst                                      ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst3|inst9                                     ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst3|inst                                      ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst4|inst9                                     ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst4|inst                                      ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst5|inst9                                     ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst5|inst                                      ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst6|inst                                      ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst7|inst                                      ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst8|inst                                      ; 2       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst11|inst                                     ; 2       ;
; Register_File:inst12|5_TO_32_DECODER:inst|inst12~3                                              ; 2       ;
; Register_File:inst12|5_TO_32_DECODER:inst|4_TO_16_DECODER:inst|inst17~2                         ; 2       ;
; ALU_TOP:inst30|Z_LOGIC:inst12|inst2~0                                                           ; 2       ;
; Control_Unit:inst13|Branch_Logic:inst|inst4~1                                                   ; 2       ;
; Control_Unit:inst13|Branch_Logic:inst|inst4~0                                                   ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst18|inst5~0                                ; 2       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst4                                        ; 2       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst4                                       ; 2       ;
; Register_File:inst12|32_1_MUX:inst42|inst3~0                                                    ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst17|inst5~0                                ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst16|inst5~0                                ; 2       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst|inst5~0                                  ; 2       ;
; CLOCK_SEL0                                                                                      ; 1       ;
; CLOCK_BUTTON                                                                                    ; 1       ;
; RESET                                                                                           ; 1       ;
; SLOW_CLOCK:inst19|inst~0                                                                        ; 1       ;
; SLOW_CLOCK:inst19|inst3~0                                                                       ; 1       ;
; SLOW_CLOCK:inst19|inst5~0                                                                       ; 1       ;
; SLOW_CLOCK:inst19|inst7~0                                                                       ; 1       ;
; SLOW_CLOCK:inst19|inst9~0                                                                       ; 1       ;
; SLOW_CLOCK:inst19|inst11~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst13~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst15~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst17~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst19~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst21~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst23~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst25~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst27~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst29~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst31~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst34~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst35~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst37~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst39~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst47~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst41~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst49~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst43~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst51~0                                                                      ; 1       ;
; SLOW_CLOCK:inst19|inst45~0                                                                      ; 1       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst20|inst6                                  ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst9|inst2~6                                           ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst9|inst8~13                                                      ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst9|inst8~12                                                      ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst9|inst8~11                                                      ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst4|inst2~5                                           ; 1       ;
; SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8~1                                                        ; 1       ;
; SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8~0                                                        ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst21|inst6    ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst20|inst6    ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst19|inst6    ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst10|inst6    ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst18|inst6    ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst17|inst6    ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst16|inst6    ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst|Full_Adder:inst|inst6~0    ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst10|inst6   ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst19|inst6   ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst20|inst6   ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst19|inst5~0 ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst12|inst                                     ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst21|inst6   ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst20|inst5~0 ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst|inst6     ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst16|inst6   ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst17|inst6   ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|16_B_RIPPLE_ADDER:inst2|8_B_Ripple_Adder:inst1|Full_Adder:inst18|inst6   ; 1       ;
; PC_ALU_TOP_LEVEL:inst1|JUMP_SELECT:inst|2_1_MUX:inst10|inst                                     ; 1       ;
; ALU_TOP:inst30|CARRY_LOGIC:inst14|4_1_MUX:inst1|inst8~1                                         ; 1       ;
; ALU_TOP:inst30|CARRY_LOGIC:inst14|4_1_MUX:inst1|inst8~0                                         ; 1       ;
; ALU_TOP:inst30|CARRY_LOGIC:inst14|inst7~1                                                       ; 1       ;
; ALU_TOP:inst30|8_B_Ripple_Adder:inst10|Full_Adder:inst21|inst5~0                                ; 1       ;
; ALU_TOP:inst30|Z_LOGIC:inst12|inst10~3                                                          ; 1       ;
; ALU_TOP:inst30|CARRY_LOGIC:inst14|inst7~0                                                       ; 1       ;
; ALU_TOP:inst30|Z_LOGIC:inst12|inst10~2                                                          ; 1       ;
; ALU_TOP:inst30|Z_LOGIC:inst12|inst10~1                                                          ; 1       ;
; ALU_TOP:inst30|Z_LOGIC:inst12|inst10~0                                                          ; 1       ;
; State_Machine:inst15|inst1                                                                      ; 1       ;
; State_Machine:inst15|inst2                                                                      ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|G:inst6|inst3                                        ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|F:inst5|inst11~0                                     ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|E:inst4|inst10~0                                     ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|D:inst3|inst12~0                                     ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|C:inst2|inst10~0                                     ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|B:inst1|inst11~0                                     ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst1|A:inst|inst11~0                                      ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst8|inst2~3                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst8|inst2~2                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst8|inst2~1                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst8|inst2~0                                           ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst7|inst8~0                                                       ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst9|inst2~5                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst9|inst2~4                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst9|inst2~3                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst9|inst2~2                                           ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst8|inst8~0                                                       ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst9|inst8~9                                                       ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst9|inst8~8                                                       ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst9|inst8~7                                                       ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst9|inst8~6                                                       ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst11|inst2~3                                          ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~19                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~18                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~17                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~16                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~15                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~14                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~13                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~12                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~11                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~10                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~9                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~8                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~7                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~6                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~5                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~4                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~3                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~2                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~1                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst35|inst3~0                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~19                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~18                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~17                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~16                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~15                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~14                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~13                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~12                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~11                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~10                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~9                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~8                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~7                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~6                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~5                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~4                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~3                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~2                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~1                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst36|inst3~0                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~19                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~18                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~17                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~16                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~15                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~14                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~13                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~12                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~11                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~10                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~9                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~8                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~7                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~6                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~5                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~4                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~3                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~2                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~1                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst49|inst3~0                                                    ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst11|inst2~2                                          ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst11|inst2~1                                          ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst11|inst2~0                                          ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst10|inst8~0                                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~19                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~18                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~17                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~16                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~15                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~14                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~13                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~12                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~11                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~10                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~9                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~8                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~7                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~6                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~5                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~4                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~3                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~2                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~1                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst34|inst3~0                                                    ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|G:inst6|inst3~2                                       ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|G:inst6|inst3~1                                       ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|G:inst6|inst3~0                                       ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|F:inst5|inst11~0                                      ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|E:inst4|inst10~0                                      ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|D:inst3|inst12~0                                      ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|C:inst2|inst10~0                                      ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|B:inst1|inst11~0                                      ; 1       ;
; 8_BIT_7_SEG:inst29|7_SEGMENT_DISPLAY:inst|A:inst|inst11~0                                       ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst4|inst2~4                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst4|inst2~3                                           ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~11                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~10                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~9                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~8                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~7                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~6                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~5                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~4                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~3                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~2                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~1                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst|inst3~0                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~11                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~10                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~9                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~8                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~7                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~6                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~5                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~4                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~3                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~2                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~1                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst44|16_1_MUX:inst1|inst3~0                                     ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst4|inst2~2                                           ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst|inst8~0                                                        ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst5|inst2~3                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst5|inst2~2                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst5|inst2~1                                           ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~11                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~10                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~9                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~8                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~7                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~6                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~5                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~4                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~3                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~2                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~1                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst|inst3~0                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~11                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~10                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~9                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~8                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~7                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~6                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~5                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~4                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~3                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~2                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~1                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst43|16_1_MUX:inst1|inst3~0                                     ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst5|inst2~0                                           ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst4|inst8~0                                                       ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst6|inst2~3                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst6|inst2~2                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst6|inst2~1                                           ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~11                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~10                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~9                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~8                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~7                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~6                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~5                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~4                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~3                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~2                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~1                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst|inst3~0                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~11                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~10                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~9                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~8                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~7                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~6                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~5                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~4                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~3                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~2                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~1                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst42|16_1_MUX:inst1|inst3~0                                     ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst6|inst2~0                                           ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst5|inst8~0                                                       ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst7|inst2~4                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst7|inst2~3                                           ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst7|inst2~1                                           ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~11                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~10                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~9                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~8                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~7                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~6                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~5                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~4                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~3                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~2                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~1                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst|inst3~0                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~11                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~10                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~9                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~8                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~7                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~6                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~5                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~4                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~3                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~2                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~1                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst41|16_1_MUX:inst1|inst3~0                                     ; 1       ;
; ALU_TOP:inst30|8_2_1_MUX:inst11|2_1_MUX:inst7|inst2~0                                           ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~23                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~22                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~21                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~20                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~19                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~18                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~17                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~16                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~15                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~14                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~13                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~12                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~11                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~10                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~9                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~8                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~7                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~6                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~5                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~4                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~3                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~2                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~1                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst39|inst3~0                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~9                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~8                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~7                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~6                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~5                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~4                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~3                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~2                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~1                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst1|inst3~0                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~9                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~8                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~7                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~6                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~5                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~4                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~3                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~2                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~1                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst48|16_1_MUX:inst|inst3~0                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~19                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~18                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~17                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~16                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~15                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~14                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~13                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~12                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~11                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~10                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~9                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~8                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~7                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~6                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~5                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~4                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~3                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~2                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~1                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst40|inst3~0                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~11                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~10                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~9                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~8                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~7                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~6                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~5                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~4                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~3                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~2                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~1                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst1|inst3~0                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~11                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~10                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~9                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~8                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~7                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~6                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~5                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~4                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~3                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~2                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~1                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst47|16_1_MUX:inst|inst3~0                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~19                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~18                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~17                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~16                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~15                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~14                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~13                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~12                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~11                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~10                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~9                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~8                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~7                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~6                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~5                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~4                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~3                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~2                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~1                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst37|inst3~0                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~11                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~10                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~9                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~8                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~7                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~6                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~5                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~4                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~3                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~2                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~1                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst1|inst3~0                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~11                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~10                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~9                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~8                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~7                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~6                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~5                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~4                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~3                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~2                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~1                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst46|16_1_MUX:inst|inst3~0                                      ; 1       ;
; DATA_LOAD_MUX:inst3|4_1_MUX:inst6|inst8~0                                                       ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~11                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~10                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~9                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~8                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~7                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~6                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~5                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~4                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~3                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~2                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~1                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst|inst3~0                                      ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~11                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~10                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~9                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~8                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~7                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~6                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~5                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~4                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~3                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~2                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~1                                     ; 1       ;
; Register_File:inst12|32_1_MUX:inst45|16_1_MUX:inst1|inst3~0                                     ; 1       ;
; inst22~0                                                                                        ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~19                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~18                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~17                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~16                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~15                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~14                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~13                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~12                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~11                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~10                                                   ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~9                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~8                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~7                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~6                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~5                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~4                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~3                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~2                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~1                                                    ; 1       ;
; Register_File:inst12|32_1_MUX:inst38|inst3~0                                                    ; 1       ;
; inst21~1                                                                                        ; 1       ;
+-------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,799 / 94,460 ( 2 % ) ;
; C16 interconnects           ; 46 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 1,173 / 60,840 ( 2 % ) ;
; Direct links                ; 223 / 94,460 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 504 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 90 / 3,091 ( 3 % )     ;
; R4 interconnects            ; 1,419 / 81,294 ( 2 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.39) ; Number of LABs  (Total = 82) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 12                           ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 6                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 6                            ;
; 15                                          ; 3                            ;
; 16                                          ; 40                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 82) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 63                           ;
; 1 Clock                            ; 77                           ;
; 1 Clock enable                     ; 6                            ;
; 2 Clock enables                    ; 53                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.95) ; Number of LABs  (Total = 82) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 11                           ;
; 5                                            ; 3                            ;
; 6                                            ; 2                            ;
; 7                                            ; 5                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 7                            ;
; 17                                           ; 3                            ;
; 18                                           ; 5                            ;
; 19                                           ; 6                            ;
; 20                                           ; 8                            ;
; 21                                           ; 2                            ;
; 22                                           ; 5                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.45) ; Number of LABs  (Total = 82) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 14                           ;
; 2                                               ; 2                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 4                            ;
; 6                                               ; 3                            ;
; 7                                               ; 4                            ;
; 8                                               ; 5                            ;
; 9                                               ; 6                            ;
; 10                                              ; 1                            ;
; 11                                              ; 5                            ;
; 12                                              ; 7                            ;
; 13                                              ; 5                            ;
; 14                                              ; 2                            ;
; 15                                              ; 3                            ;
; 16                                              ; 3                            ;
; 17                                              ; 2                            ;
; 18                                              ; 1                            ;
; 19                                              ; 4                            ;
; 20                                              ; 2                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 2                            ;
; 25                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.59) ; Number of LABs  (Total = 82) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 13                           ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 4                            ;
; 29                                           ; 6                            ;
; 30                                           ; 11                           ;
; 31                                           ; 5                            ;
; 32                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "WIMPAVR"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (332012): Synopsys Design Constraints File file not found: 'WIMPAVR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node SLOW_CLOCK:inst19|4_1_MUX:inst65|inst8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node inst11 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X33_Y0 to location X43_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.08 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 84 output pins without output pin load capacitance assignment
    Info (306007): Pin "BranchState" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SYSTEM_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "EXECUTE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z_FLAG" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C_FLAG" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DSEG0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DESG12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DSEG13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q0_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q0_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q0_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q0_3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q0_4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q0_5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q0_6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q1_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q1_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q1_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q1_3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q1_4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q1_5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q1_6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q2_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q2_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q2_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q2_3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q2_4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q2_5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q2_6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q3_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q3_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q3_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q3_3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q3_4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q3_5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Q3_6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "NOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "WE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM16" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM17" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DLSEG13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Dominic/OneDrive/Document/School/MST/ESC/WIMP AVR/WIMPAVR Project/output_files/WIMPAVR.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4894 megabytes
    Info: Processing ended: Fri Dec 27 18:32:27 2019
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Dominic/OneDrive/Document/School/MST/ESC/WIMP AVR/WIMPAVR Project/output_files/WIMPAVR.fit.smsg.


