http://www.ict.cas.cn/kycg/cg/201110/t20111019_3377816.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
随着半导体摩尔定律的进一步延续，单片多核处理器结构（CMP）成为当前高性能处理器发展的主流。本项目主要研究资源有效的CMP结构设计技术，主要成果包括：（1）开发了功能完善的CMP结构模拟器平台，主要包括：基于龙芯2号结构的单核用户级性能模拟器Sim-Godson、多核处理器全系统性能模拟器SimOS-Godson、分片式多核处理器的用户级性能模拟器、基于物理反标的多核处理器结构级功耗模拟器；（2）在处理器有效技术方面，提出一种利用动态预取线程来加速串行程序执行的CMP结构及其优化机制；（3）在Cache有效方面，提出一种针对CMP的新型异构片上Cache结构（HCC）；提出一种针对CMP的延迟和容量权衡的Cache结构（TCLC）；提出采用专门的DMA Cache来提升I/O处理性能；（4）在访存有效方面，提出一种基于服务质量（QoS）的片上DRAM访存调度器；(5)在低功耗方面，提出一种功耗有效的CMP缓存一致性协议和一种低功耗的CMP片上网络设计方法。本项目共发表文章37篇，申请发明专利2项，部分研究成果已经应用于国产多核龙芯3号处理器研制中。
