
# iverilog 简介
iverilog是一个开源免费的小体积verilog仿真器，能够满足小型的verilog项目仿真
* [iverilog安装](https://blog.csdn.net/codeten/article/details/17852689)

iverilog 只是一个仿真内核，他将会生成波形文件,需要另外的软件gtkwave软件来显示波形

# iverilog + gtkwave 仿真实例
安装好iverilog、gtkwave后，我们有一个简单的项目需要仿真，在本章节中，我已经写好了一个iverilog一键仿真的脚本，具体查看 config/example06

其中有两个文件夹，一个是用于存放源码的src ,里面只有一个参数化的有符号数的加法器libv_base_sadd.v
另外一个是用于存放仿真文件sim, sim中一共有3个文件，
1. Makefile是可以不用修改任何参数就可以拿去给其他项目用的通用文件
```shell
run:
    iverilog -o simv -f tb_file_list.f
    ./simv
    gtkwave simv.vcd

clean:
    rm simv
    rm simv.vcd
```
可以看到，文件很简单，就是用iverilog 仿真列表中的文件，然后运行生成的仿真脚本，最后打开仿真文件.

2. tb_file_list.f 这是一个仿真需要依赖的文件
```
../src/libv_base_sadd.v                                                                                                                                   
./tb_top.v
```

3. tb_top.v 这是一个testbench文件，用于编写测试脚本,稍加修改，即可移植到其他项目中

在命令行中运行 `make` 即可查看仿真结果
```shell
cd config/example06
make              
```

enjoy it.

