TimeQuest Timing Analyzer report for rx_top
Sat Apr 15 19:46:27 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; rx_top                                                             ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6F17C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 256.81 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.894 ; -77.073            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.436 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -58.019                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.894 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.816      ;
; -2.845 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.767      ;
; -2.770 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.692      ;
; -2.765 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.687      ;
; -2.755 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.677      ;
; -2.723 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.645      ;
; -2.708 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.630      ;
; -2.697 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.684 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 4.037      ;
; -2.683 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 4.036      ;
; -2.670 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.592      ;
; -2.661 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.582      ;
; -2.661 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.582      ;
; -2.652 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.573      ;
; -2.627 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.549      ;
; -2.626 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.547      ;
; -2.621 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.543      ;
; -2.618 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.540      ;
; -2.615 ; rx_bps_module:U2|Count_BPS[8]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.537      ;
; -2.612 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.534      ;
; -2.607 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.529      ;
; -2.594 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.947      ;
; -2.593 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.946      ;
; -2.571 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.492      ;
; -2.571 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.492      ;
; -2.562 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.915      ;
; -2.562 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.483      ;
; -2.561 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.914      ;
; -2.539 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.460      ;
; -2.539 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.460      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.454      ;
; -2.530 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.451      ;
; -2.526 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.447      ;
; -2.525 ; rx_bps_module:U2|Count_BPS[8]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.447      ;
; -2.506 ; rx_bps_module:U2|Count_BPS[11] ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.428      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.498 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.497 ; rx_bps_module:U2|Count_BPS[3]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.419      ;
; -2.497 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.418      ;
; -2.486 ; rx_bps_module:U2|Count_BPS[0]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.408      ;
; -2.460 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.813      ;
; -2.459 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.812      ;
; -2.457 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[7]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.379      ;
; -2.454 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.375      ;
; -2.453 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.374      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.452 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.451 ; rx_bps_module:U2|Count_BPS[3]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.373      ;
; -2.451 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.804      ;
; -2.450 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.803      ;
; -2.450 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.803      ;
; -2.449 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.352      ; 3.802      ;
; -2.443 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.364      ;
; -2.443 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.364      ;
; -2.442 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.363      ;
; -2.440 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.361      ;
; -2.437 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.358      ;
; -2.437 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.358      ;
; -2.432 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.353      ;
; -2.429 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.350      ;
; -2.428 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.349      ;
; -2.428 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.349      ;
; -2.428 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.349      ;
; -2.419 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.340      ;
; -2.417 ; rx_bps_module:U2|Count_BPS[0]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.339      ;
; -2.416 ; rx_bps_module:U2|Count_BPS[11] ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.338      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; rx_control_module:U3|isDone    ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; rx_control_module:U3|rData[2]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; rx_control_module:U3|rData[3]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.453 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|isCount   ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|rData[0]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|rData[1]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|rData[4]  ; rx_control_module:U3|rData[4]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|rData[5]  ; rx_control_module:U3|rData[5]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|rData[6]  ; rx_control_module:U3|rData[6]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_control_module:U3|rData[7]  ; rx_control_module:U3|rData[7]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.516 ; rx_bps_module:U2|Count_BPS[12] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.808      ;
; 0.698 ; detect_module:U1|neg1          ; detect_module:U1|neg2             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; rx_control_module:U3|rData[4]  ; LED_display_module:U4|rLED_Out[4] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.992      ;
; 0.701 ; rx_control_module:U3|rData[6]  ; LED_display_module:U4|rLED_Out[6] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.994      ;
; 0.765 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.767 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.059      ;
; 0.776 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.069      ;
; 0.786 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.078      ;
; 0.788 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[0]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.080      ;
; 0.790 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.082      ;
; 0.809 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.529      ; 1.550      ;
; 0.843 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.136      ;
; 0.926 ; rx_control_module:U3|rData[5]  ; LED_display_module:U4|rLED_Out[5] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.217      ;
; 0.934 ; rx_control_module:U3|rData[2]  ; LED_display_module:U4|rLED_Out[2] ; CLK          ; CLK         ; 0.000        ; -0.353     ; 0.793      ;
; 0.936 ; rx_control_module:U3|rData[3]  ; LED_display_module:U4|rLED_Out[3] ; CLK          ; CLK         ; 0.000        ; -0.353     ; 0.795      ;
; 0.949 ; rx_control_module:U3|rData[7]  ; LED_display_module:U4|rLED_Out[7] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.241      ;
; 0.969 ; rx_bps_module:U2|Count_BPS[9]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.261      ;
; 0.976 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.268      ;
; 0.976 ; rx_bps_module:U2|Count_BPS[11] ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.268      ;
; 0.978 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.270      ;
; 0.982 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.274      ;
; 1.005 ; detect_module:U1|neg1          ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.298      ;
; 1.020 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.529      ; 1.761      ;
; 1.044 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.529      ; 1.785      ;
; 1.046 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.529      ; 1.787      ;
; 1.052 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.344      ;
; 1.065 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.357      ;
; 1.071 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.363      ;
; 1.078 ; rx_control_module:U3|rData[0]  ; LED_display_module:U4|rLED_Out[0] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.369      ;
; 1.085 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.377      ;
; 1.119 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.411      ;
; 1.126 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.418      ;
; 1.128 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.420      ;
; 1.135 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.427      ;
; 1.137 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.429      ;
; 1.141 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.433      ;
; 1.142 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.434      ;
; 1.151 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.443      ;
; 1.158 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.530      ; 1.900      ;
; 1.160 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.452      ;
; 1.178 ; rx_control_module:U3|rData[1]  ; LED_display_module:U4|rLED_Out[1] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.471      ;
; 1.191 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.529      ; 1.932      ;
; 1.213 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.507      ;
; 1.219 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[4]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.512      ;
; 1.230 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.529      ; 1.971      ;
; 1.231 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.530      ; 1.973      ;
; 1.242 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.535      ;
; 1.243 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.536      ;
; 1.250 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.530      ; 1.992      ;
; 1.259 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.551      ;
; 1.266 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.558      ;
; 1.268 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.560      ;
; 1.272 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.564      ;
; 1.273 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.565      ;
; 1.275 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.567      ;
; 1.275 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.567      ;
; 1.277 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.569      ;
; 1.281 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.573      ;
; 1.282 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.574      ;
; 1.291 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.583      ;
; 1.296 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.590      ;
; 1.300 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.592      ;
; 1.308 ; detect_module:U1|neg2          ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.601      ;
; 1.321 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.613      ;
; 1.323 ; rx_bps_module:U2|Count_BPS[9]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.615      ;
; 1.325 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.617      ;
; 1.330 ; rx_bps_module:U2|Count_BPS[11] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.622      ;
; 1.336 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.628      ;
; 1.346 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.638      ;
; 1.348 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.640      ;
; 1.358 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.529      ; 2.099      ;
; 1.390 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.682      ;
; 1.392 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.686      ;
; 1.399 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.691      ;
; 1.405 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.698      ;
; 1.406 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.698      ;
; 1.406 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.698      ;
; 1.412 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.704      ;
; 1.413 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.705      ;
; 1.415 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.707      ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; detect_module:U1|neg1             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; detect_module:U1|neg2             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|State[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|State[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|State[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|State[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|isCount      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|isDone       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[7]     ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|isDone       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[2]     ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[3]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[0] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[2] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[3] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[5] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:U1|neg1             ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:U1|neg2             ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[0]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[1]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[3]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|isCount      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[7]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[1] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[4] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[6] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[7] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[0]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[10]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[11]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[12]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[1]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[2]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[3]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[4]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[5]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[6]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[7]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[8]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[9]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[2]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[0]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[1]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[4]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[5]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[6]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[1] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[4] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[6] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[7] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:U1|neg1             ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:U1|neg2             ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|State[0]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|State[1]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|State[2]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|State[3]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|isCount      ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|rData[0]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|rData[1]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|rData[4]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|rData[5]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|rData[6]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|rData[7]     ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[0] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[2] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[3] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[5] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[0]     ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[10]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[11]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[12]    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_En_Sig ; CLK        ; 3.870 ; 4.087 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 2.997 ; 3.295 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX_En_Sig ; CLK        ; -2.839 ; -3.087 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -1.555 ; -1.761 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 8.453 ; 8.234 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 8.158 ; 8.008 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 8.307 ; 8.144 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 8.453 ; 8.234 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 7.486 ; 7.398 ; Rise       ; CLK             ;
;  LED_Out[4] ; CLK        ; 7.856 ; 7.724 ; Rise       ; CLK             ;
;  LED_Out[5] ; CLK        ; 8.274 ; 8.131 ; Rise       ; CLK             ;
;  LED_Out[6] ; CLK        ; 8.216 ; 8.051 ; Rise       ; CLK             ;
;  LED_Out[7] ; CLK        ; 8.134 ; 7.976 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 7.227 ; 7.140 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 7.873 ; 7.726 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 8.015 ; 7.857 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 8.156 ; 7.944 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 7.227 ; 7.140 ; Rise       ; CLK             ;
;  LED_Out[4] ; CLK        ; 7.582 ; 7.454 ; Rise       ; CLK             ;
;  LED_Out[5] ; CLK        ; 7.984 ; 7.844 ; Rise       ; CLK             ;
;  LED_Out[6] ; CLK        ; 7.928 ; 7.768 ; Rise       ; CLK             ;
;  LED_Out[7] ; CLK        ; 7.848 ; 7.695 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 271.37 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.685 ; -69.566           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.385 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -58.019                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.685 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.616      ;
; -2.545 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.476      ;
; -2.533 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.464      ;
; -2.496 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.427      ;
; -2.489 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.420      ;
; -2.473 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.404      ;
; -2.465 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.396      ;
; -2.457 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.388      ;
; -2.451 ; rx_bps_module:U2|Count_BPS[8]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.382      ;
; -2.428 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.359      ;
; -2.417 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.348      ;
; -2.395 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.727      ;
; -2.395 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.727      ;
; -2.394 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.324      ;
; -2.387 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.317      ;
; -2.386 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.316      ;
; -2.377 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.307      ;
; -2.352 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.283      ;
; -2.349 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.280      ;
; -2.339 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.671      ;
; -2.339 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.671      ;
; -2.333 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.264      ;
; -2.321 ; rx_bps_module:U2|Count_BPS[0]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.252      ;
; -2.311 ; rx_bps_module:U2|Count_BPS[8]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.242      ;
; -2.310 ; rx_bps_module:U2|Count_BPS[11] ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.241      ;
; -2.310 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.642      ;
; -2.310 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.642      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.238      ;
; -2.298 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.229      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.212      ;
; -2.280 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.210      ;
; -2.280 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.210      ;
; -2.273 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.203      ;
; -2.262 ; rx_bps_module:U2|Count_BPS[3]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.193      ;
; -2.251 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.181      ;
; -2.251 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.181      ;
; -2.244 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.174      ;
; -2.242 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.172      ;
; -2.234 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.566      ;
; -2.234 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.566      ;
; -2.222 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.152      ;
; -2.207 ; rx_bps_module:U2|Count_BPS[3]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.138      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.204 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.133      ;
; -2.198 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.128      ;
; -2.191 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.121      ;
; -2.190 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.120      ;
; -2.186 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.518      ;
; -2.186 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.518      ;
; -2.182 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.112      ;
; -2.181 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.111      ;
; -2.181 ; rx_bps_module:U2|Count_BPS[0]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.112      ;
; -2.180 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.512      ;
; -2.180 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 3.512      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
; -2.178 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.107      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                 ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; rx_control_module:U3|isDone    ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; rx_control_module:U3|rData[2]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; rx_control_module:U3|rData[3]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.402 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|isCount   ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|rData[0]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|rData[1]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|rData[4]  ; rx_control_module:U3|rData[4]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|rData[5]  ; rx_control_module:U3|rData[5]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|rData[6]  ; rx_control_module:U3|rData[6]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_control_module:U3|rData[7]  ; rx_control_module:U3|rData[7]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.475 ; rx_bps_module:U2|Count_BPS[12] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.743      ;
; 0.646 ; detect_module:U1|neg1          ; detect_module:U1|neg2             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; rx_control_module:U3|rData[4]  ; LED_display_module:U4|rLED_Out[4] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.914      ;
; 0.648 ; rx_control_module:U3|rData[6]  ; LED_display_module:U4|rLED_Out[6] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.915      ;
; 0.697 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.490      ; 1.382      ;
; 0.708 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.712 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.722 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.989      ;
; 0.727 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.995      ;
; 0.731 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.999      ;
; 0.733 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.001      ;
; 0.734 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[0]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.002      ;
; 0.790 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.057      ;
; 0.820 ; rx_control_module:U3|rData[5]  ; LED_display_module:U4|rLED_Out[5] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.086      ;
; 0.871 ; rx_control_module:U3|rData[7]  ; LED_display_module:U4|rLED_Out[7] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.137      ;
; 0.873 ; rx_control_module:U3|rData[2]  ; LED_display_module:U4|rLED_Out[2] ; CLK          ; CLK         ; 0.000        ; -0.331     ; 0.737      ;
; 0.874 ; rx_control_module:U3|rData[3]  ; LED_display_module:U4|rLED_Out[3] ; CLK          ; CLK         ; 0.000        ; -0.331     ; 0.738      ;
; 0.878 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.146      ;
; 0.881 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.149      ;
; 0.882 ; rx_bps_module:U2|Count_BPS[9]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.150      ;
; 0.882 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.150      ;
; 0.883 ; rx_bps_module:U2|Count_BPS[11] ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.151      ;
; 0.891 ; detect_module:U1|neg1          ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.158      ;
; 0.913 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.490      ; 1.598      ;
; 0.937 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.490      ; 1.622      ;
; 0.939 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.490      ; 1.624      ;
; 0.939 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.205      ;
; 0.961 ; rx_control_module:U3|rData[0]  ; LED_display_module:U4|rLED_Out[0] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.227      ;
; 0.965 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.231      ;
; 0.988 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.254      ;
; 0.994 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.260      ;
; 1.000 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.686      ;
; 1.027 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.030 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.033 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.039 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.490      ; 1.724      ;
; 1.042 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.310      ;
; 1.044 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.046 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.049 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.317      ;
; 1.050 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.318      ;
; 1.055 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.323      ;
; 1.059 ; rx_control_module:U3|rData[1]  ; LED_display_module:U4|rLED_Out[1] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.326      ;
; 1.067 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.335      ;
; 1.076 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.762      ;
; 1.088 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.490      ; 1.773      ;
; 1.094 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.780      ;
; 1.103 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.371      ;
; 1.128 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.396      ;
; 1.136 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[4]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.403      ;
; 1.142 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.409      ;
; 1.142 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.410      ;
; 1.143 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.410      ;
; 1.149 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.418      ;
; 1.152 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.420      ;
; 1.155 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.423      ;
; 1.155 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.423      ;
; 1.164 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.432      ;
; 1.166 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.434      ;
; 1.168 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.436      ;
; 1.171 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.439      ;
; 1.172 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.440      ;
; 1.177 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.445      ;
; 1.179 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.490      ; 1.864      ;
; 1.182 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.450      ;
; 1.186 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.454      ;
; 1.189 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.457      ;
; 1.197 ; detect_module:U1|neg2          ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.464      ;
; 1.232 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.500      ;
; 1.242 ; rx_bps_module:U2|Count_BPS[11] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.510      ;
; 1.244 ; rx_bps_module:U2|Count_BPS[9]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.512      ;
; 1.249 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.518      ;
; 1.256 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.524      ;
; 1.258 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.526      ;
; 1.264 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.532      ;
; 1.268 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.536      ;
; 1.269 ; rx_bps_module:U2|Count_BPS[9]  ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.537      ;
; 1.271 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.539      ;
; 1.271 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.539      ;
; 1.272 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.540      ;
; 1.277 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.545      ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; detect_module:U1|neg1             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; detect_module:U1|neg2             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|State[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|State[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|State[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|State[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|isCount      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|isDone       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; rx_control_module:U3|rData[7]     ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|isDone       ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[2]     ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[3]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[0] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[2] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[3] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[5] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[0]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[10]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[11]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[12]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[1]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[2]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[3]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[4]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[5]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[6]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[7]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[8]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[9]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[1] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[4] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[6] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[7] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:U1|neg1             ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:U1|neg2             ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[0]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[1]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[2]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[3]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|isCount      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[0]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[1]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[4]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[5]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[6]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[7]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[1] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[4] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[6] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[7] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:U1|neg1             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:U1|neg2             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[0]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[10]    ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[11]    ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[12]    ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[1]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[2]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[3]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[4]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[5]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[6]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[7]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[8]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[9]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|State[0]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|State[1]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|State[2]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|State[3]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|isCount      ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; rx_control_module:U3|rData[0]     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_En_Sig ; CLK        ; 3.560 ; 3.512 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 2.656 ; 2.849 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX_En_Sig ; CLK        ; -2.562 ; -2.611 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -1.353 ; -1.400 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 7.808 ; 7.424 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 7.514 ; 7.223 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 7.656 ; 7.342 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 7.808 ; 7.424 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 6.867 ; 6.673 ; Rise       ; CLK             ;
;  LED_Out[4] ; CLK        ; 7.212 ; 6.971 ; Rise       ; CLK             ;
;  LED_Out[5] ; CLK        ; 7.619 ; 7.333 ; Rise       ; CLK             ;
;  LED_Out[6] ; CLK        ; 7.563 ; 7.257 ; Rise       ; CLK             ;
;  LED_Out[7] ; CLK        ; 7.488 ; 7.189 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 6.610 ; 6.422 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 7.231 ; 6.950 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 7.368 ; 7.065 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 7.513 ; 7.143 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 6.610 ; 6.422 ; Rise       ; CLK             ;
;  LED_Out[4] ; CLK        ; 6.942 ; 6.709 ; Rise       ; CLK             ;
;  LED_Out[5] ; CLK        ; 7.332 ; 7.055 ; Rise       ; CLK             ;
;  LED_Out[6] ; CLK        ; 7.279 ; 6.984 ; Rise       ; CLK             ;
;  LED_Out[7] ; CLK        ; 7.206 ; 6.917 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.701 ; -12.919           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -42.394                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.701 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.654      ;
; -0.661 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.614      ;
; -0.648 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.601      ;
; -0.617 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.570      ;
; -0.608 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.561      ;
; -0.598 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.551      ;
; -0.591 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.544      ;
; -0.571 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.524      ;
; -0.568 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.521      ;
; -0.567 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.520      ;
; -0.566 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.519      ;
; -0.564 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.517      ;
; -0.559 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.686      ;
; -0.557 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.684      ;
; -0.556 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.509      ;
; -0.555 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.508      ;
; -0.552 ; rx_bps_module:U2|Count_BPS[8]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.505      ;
; -0.545 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.498      ;
; -0.542 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.495      ;
; -0.531 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.484      ;
; -0.528 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.481      ;
; -0.527 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.480      ;
; -0.526 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.479      ;
; -0.522 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.475      ;
; -0.521 ; rx_bps_module:U2|Count_BPS[0]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.474      ;
; -0.519 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.646      ;
; -0.517 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.644      ;
; -0.503 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.630      ;
; -0.502 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.629      ;
; -0.499 ; rx_bps_module:U2|Count_BPS[8]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.452      ;
; -0.498 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.451      ;
; -0.496 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.449      ;
; -0.495 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.448      ;
; -0.493 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.446      ;
; -0.487 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.440      ;
; -0.484 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.437      ;
; -0.483 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.436      ;
; -0.482 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.435      ;
; -0.481 ; rx_bps_module:U2|Count_BPS[3]  ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.434      ;
; -0.478 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|rData[7]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.431      ;
; -0.475 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.602      ;
; -0.473 ; rx_bps_module:U2|Count_BPS[7]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.600      ;
; -0.469 ; rx_bps_module:U2|Count_BPS[5]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.422      ;
; -0.469 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.596      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.419      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[11] ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.421      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.421      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[0]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.421      ;
; -0.468 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.595      ;
; -0.465 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.418      ;
; -0.464 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.417      ;
; -0.463 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.416      ;
; -0.462 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.415      ;
; -0.461 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.414      ;
; -0.459 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.412      ;
; -0.456 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.583      ;
; -0.454 ; rx_bps_module:U2|Count_BPS[6]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.581      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.452 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.403      ;
; -0.450 ; rx_bps_module:U2|Count_BPS[4]  ; rx_control_module:U3|State[3]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.403      ;
; -0.445 ; rx_bps_module:U2|Count_BPS[10] ; rx_control_module:U3|State[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.398      ;
; -0.445 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.572      ;
; -0.444 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.571      ;
; -0.438 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.391      ;
; -0.438 ; rx_bps_module:U2|Count_BPS[1]  ; rx_control_module:U3|rData[7]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.391      ;
; -0.437 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.390      ;
; -0.435 ; rx_bps_module:U2|Count_BPS[9]  ; rx_control_module:U3|rData[4]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.388      ;
; -0.435 ; rx_bps_module:U2|Count_BPS[2]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.388      ;
; -0.434 ; rx_bps_module:U2|Count_BPS[3]  ; rx_control_module:U3|State[1]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.387      ;
; -0.422 ; rx_bps_module:U2|Count_BPS[8]  ; rx_control_module:U3|State[2]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.375      ;
; -0.421 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.372      ;
; -0.421 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.372      ;
; -0.421 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.372      ;
; -0.421 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.372      ;
; -0.421 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.372      ;
; -0.421 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.372      ;
; -0.421 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.372      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                 ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; rx_control_module:U3|isDone    ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_control_module:U3|rData[2]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_control_module:U3|rData[3]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|isCount   ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|rData[0]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|rData[1]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|rData[4]  ; rx_control_module:U3|rData[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|rData[5]  ; rx_control_module:U3|rData[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|rData[6]  ; rx_control_module:U3|rData[6]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_control_module:U3|rData[7]  ; rx_control_module:U3|rData[7]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.208 ; rx_bps_module:U2|Count_BPS[12] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.328      ;
; 0.267 ; detect_module:U1|neg1          ; detect_module:U1|neg2             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; rx_control_module:U3|rData[4]  ; LED_display_module:U4|rLED_Out[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.387      ;
; 0.269 ; rx_control_module:U3|rData[6]  ; LED_display_module:U4|rLED_Out[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.389      ;
; 0.306 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.314 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.434      ;
; 0.316 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.623      ;
; 0.348 ; rx_control_module:U3|rData[7]  ; LED_display_module:U4|rLED_Out[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.468      ;
; 0.352 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.472      ;
; 0.370 ; rx_control_module:U3|rData[2]  ; LED_display_module:U4|rLED_Out[2] ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.313      ;
; 0.370 ; rx_control_module:U3|rData[5]  ; LED_display_module:U4|rLED_Out[5] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.487      ;
; 0.371 ; rx_control_module:U3|rData[3]  ; LED_display_module:U4|rLED_Out[3] ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.314      ;
; 0.378 ; rx_bps_module:U2|Count_BPS[11] ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.500      ;
; 0.380 ; rx_bps_module:U2|Count_BPS[9]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.500      ;
; 0.380 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.500      ;
; 0.405 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.525      ;
; 0.411 ; detect_module:U1|neg1          ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.531      ;
; 0.413 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.533      ;
; 0.414 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.534      ;
; 0.419 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.539      ;
; 0.423 ; rx_control_module:U3|rData[0]  ; LED_display_module:U4|rLED_Out[0] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.540      ;
; 0.430 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.732      ;
; 0.432 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.734      ;
; 0.447 ; rx_control_module:U3|rData[1]  ; LED_display_module:U4|rLED_Out[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.567      ;
; 0.455 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.760      ;
; 0.464 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.772      ;
; 0.470 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.772      ;
; 0.477 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.600      ;
; 0.483 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[3]     ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.785      ;
; 0.487 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.607      ;
; 0.493 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.795      ;
; 0.495 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[2]     ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.797      ;
; 0.497 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.617      ;
; 0.512 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.632      ;
; 0.518 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.525 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|rData[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; rx_bps_module:U2|Count_BPS[11] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; rx_bps_module:U2|Count_BPS[9]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; rx_bps_module:U2|Count_BPS[7]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; rx_bps_module:U2|Count_BPS[4]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; rx_bps_module:U2|Count_BPS[0]  ; rx_bps_module:U2|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; rx_bps_module:U2|Count_BPS[8]  ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|isDone       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.838      ;
; 0.537 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.658      ;
; 0.540 ; rx_bps_module:U2|Count_BPS[6]  ; rx_bps_module:U2|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.660      ;
; 0.541 ; rx_bps_module:U2|Count_BPS[10] ; rx_bps_module:U2|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.661      ;
; 0.543 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.663      ;
; 0.546 ; rx_bps_module:U2|Count_BPS[2]  ; rx_bps_module:U2|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.666      ;
; 0.553 ; rx_control_module:U3|State[2]  ; rx_control_module:U3|State[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.673      ;
; 0.553 ; detect_module:U1|neg2          ; rx_control_module:U3|isCount      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.673      ;
; 0.573 ; rx_control_module:U3|State[3]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.693      ;
; 0.583 ; rx_control_module:U3|State[1]  ; rx_control_module:U3|State[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; rx_bps_module:U2|Count_BPS[5]  ; rx_bps_module:U2|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.707      ;
; 0.589 ; rx_control_module:U3|State[0]  ; rx_control_module:U3|rData[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.709      ;
; 0.592 ; rx_bps_module:U2|Count_BPS[9]  ; rx_bps_module:U2|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.712      ;
; 0.592 ; rx_bps_module:U2|Count_BPS[3]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.712      ;
; 0.594 ; rx_bps_module:U2|Count_BPS[1]  ; rx_bps_module:U2|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.714      ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; detect_module:U1|neg1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; detect_module:U1|neg2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|State[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|State[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|State[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|State[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|isCount      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|isDone       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|rData[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|rData[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|rData[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|rData[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|rData[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|rData[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|rData[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; rx_control_module:U3|rData[7]     ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|isDone       ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[2]     ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[3]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[0] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[2] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[3] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[5] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; detect_module:U1|neg1             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; detect_module:U1|neg2             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[0]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[10]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[11]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[12]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[1]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[2]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[3]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[4]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[5]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[6]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[7]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[8]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_bps_module:U2|Count_BPS[9]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[0]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[1]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[3]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|isCount      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[7]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[1] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[4] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[6] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; LED_display_module:U4|rLED_Out[7] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|State[2]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[0]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[1]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[4]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[5]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; rx_control_module:U3|rData[6]     ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|isDone|clk                     ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|rData[2]|clk                   ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|rData[3]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U1|neg1|clk                       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U1|neg2|clk                       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[0]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[10]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[11]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[12]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[1]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[2]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[3]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[4]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[5]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[6]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[7]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[8]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U2|Count_BPS[9]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|State[0]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|State[1]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|State[3]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|isCount|clk                    ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|rData[7]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U4|rLED_Out[0]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U4|rLED_Out[2]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_En_Sig ; CLK        ; 1.717 ; 2.375 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 1.351 ; 1.906 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX_En_Sig ; CLK        ; -1.295 ; -1.939 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -0.727 ; -1.315 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 3.892 ; 4.036 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 3.777 ; 3.914 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 3.822 ; 3.971 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 3.892 ; 4.036 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 3.475 ; 3.574 ; Rise       ; CLK             ;
;  LED_Out[4] ; CLK        ; 3.649 ; 3.766 ; Rise       ; CLK             ;
;  LED_Out[5] ; CLK        ; 3.823 ; 3.965 ; Rise       ; CLK             ;
;  LED_Out[6] ; CLK        ; 3.800 ; 3.933 ; Rise       ; CLK             ;
;  LED_Out[7] ; CLK        ; 3.748 ; 3.879 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 3.362 ; 3.457 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 3.652 ; 3.784 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 3.695 ; 3.839 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 3.762 ; 3.900 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 3.362 ; 3.457 ; Rise       ; CLK             ;
;  LED_Out[4] ; CLK        ; 3.530 ; 3.642 ; Rise       ; CLK             ;
;  LED_Out[5] ; CLK        ; 3.696 ; 3.832 ; Rise       ; CLK             ;
;  LED_Out[6] ; CLK        ; 3.675 ; 3.803 ; Rise       ; CLK             ;
;  LED_Out[7] ; CLK        ; 3.624 ; 3.750 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.894  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.894  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -77.073 ; 0.0   ; 0.0      ; 0.0     ; -58.019             ;
;  CLK             ; -77.073 ; 0.000 ; N/A      ; N/A     ; -58.019             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_En_Sig ; CLK        ; 3.870 ; 4.087 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 2.997 ; 3.295 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX_En_Sig ; CLK        ; -1.295 ; -1.939 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -0.727 ; -1.315 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 8.453 ; 8.234 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 8.158 ; 8.008 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 8.307 ; 8.144 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 8.453 ; 8.234 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 7.486 ; 7.398 ; Rise       ; CLK             ;
;  LED_Out[4] ; CLK        ; 7.856 ; 7.724 ; Rise       ; CLK             ;
;  LED_Out[5] ; CLK        ; 8.274 ; 8.131 ; Rise       ; CLK             ;
;  LED_Out[6] ; CLK        ; 8.216 ; 8.051 ; Rise       ; CLK             ;
;  LED_Out[7] ; CLK        ; 8.134 ; 7.976 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 3.362 ; 3.457 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 3.652 ; 3.784 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 3.695 ; 3.839 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 3.762 ; 3.900 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 3.362 ; 3.457 ; Rise       ; CLK             ;
;  LED_Out[4] ; CLK        ; 3.530 ; 3.642 ; Rise       ; CLK             ;
;  LED_Out[5] ; CLK        ; 3.696 ; 3.832 ; Rise       ; CLK             ;
;  LED_Out[6] ; CLK        ; 3.675 ; 3.803 ; Rise       ; CLK             ;
;  LED_Out[7] ; CLK        ; 3.624 ; 3.750 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_Out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX_Pin_In               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX_En_Sig               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 559      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 559      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Apr 15 19:46:25 2017
Info: Command: quartus_sta rx_top -c rx_top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rx_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.894
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.894       -77.073 CLK 
Info (332146): Worst-case hold slack is 0.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.436         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -58.019 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.685
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.685       -69.566 CLK 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.385         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -58.019 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.701       -12.919 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.394 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Sat Apr 15 19:46:27 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


