TimeQuest Timing Analyzer report for dualPort_ramSR
Thu Jul 08 15:14:47 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; dualPort_ramSR                                     ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX150CF23C8                                    ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 328.3 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.046 ; -24.834            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.136 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -151.560                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                     ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -2.046 ; ram[4][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.944      ;
; -1.957 ; ram[4][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.855      ;
; -1.826 ; ram[6][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.724      ;
; -1.719 ; ram[4][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.617      ;
; -1.626 ; ram[4][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.104     ; 2.523      ;
; -1.597 ; ram[5][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.495      ;
; -1.595 ; ram[4][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.496      ;
; -1.593 ; ram[7][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.491      ;
; -1.554 ; ram[6][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.452      ;
; -1.552 ; ram[4][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.450      ;
; -1.524 ; ram[6][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.422      ;
; -1.512 ; ram[1][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.099     ; 2.414      ;
; -1.511 ; ram[6][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.412      ;
; -1.497 ; ram[6][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.395      ;
; -1.490 ; ram[4][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.391      ;
; -1.485 ; ram[6][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.383      ;
; -1.484 ; ram[7][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.382      ;
; -1.481 ; ram[6][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.382      ;
; -1.462 ; ram[6][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.361      ;
; -1.460 ; ram[7][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.358      ;
; -1.434 ; ram[4][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.332      ;
; -1.420 ; ram[6][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.104     ; 2.317      ;
; -1.402 ; ram[2][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.301      ;
; -1.401 ; ram[1][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.299      ;
; -1.394 ; ram[2][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.293      ;
; -1.376 ; ram[2][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.275      ;
; -1.375 ; ram[2][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.274      ;
; -1.374 ; ram[6][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.275      ;
; -1.371 ; ram[0][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.269      ;
; -1.367 ; ram[4][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.268      ;
; -1.365 ; ram[4][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.266      ;
; -1.358 ; ram[6][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.259      ;
; -1.355 ; ram[0][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.104     ; 2.252      ;
; -1.352 ; ram[4][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.250      ;
; -1.348 ; ram[0][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.246      ;
; -1.348 ; ram[1][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.104     ; 2.245      ;
; -1.343 ; ram[0][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.106     ; 2.238      ;
; -1.338 ; ram[0][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.236      ;
; -1.326 ; ram[6][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.224      ;
; -1.324 ; ram[7][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.098     ; 2.227      ;
; -1.324 ; ram[6][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.225      ;
; -1.318 ; ram[2][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.217      ;
; -1.315 ; ram[0][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.213      ;
; -1.315 ; ram[4][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.216      ;
; -1.311 ; ram[0][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.209      ;
; -1.310 ; ram[5][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.211      ;
; -1.309 ; ram[0][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.207      ;
; -1.303 ; ram[7][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.101     ; 2.203      ;
; -1.302 ; ram[4][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.200      ;
; -1.301 ; ram[6][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.200      ;
; -1.301 ; ram[1][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.199      ;
; -1.285 ; ram[7][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.183      ;
; -1.284 ; ram[5][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.185      ;
; -1.283 ; ram[5][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.184      ;
; -1.281 ; ram[5][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.179      ;
; -1.276 ; ram[5][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.177      ;
; -1.272 ; ram[5][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.173      ;
; -1.260 ; ram[7][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.098     ; 2.163      ;
; -1.256 ; ram[7][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.157      ;
; -1.243 ; ram[4][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.141      ;
; -1.233 ; ram[2][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.105     ; 2.129      ;
; -1.218 ; ram[1][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.116      ;
; -1.208 ; ram[0][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.106      ;
; -1.207 ; ram[3][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.106      ;
; -1.201 ; ram[1][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.100      ;
; -1.194 ; ram[3][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.093      ;
; -1.186 ; ram[1][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.084      ;
; -1.183 ; ram[0][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.081      ;
; -1.168 ; ram[3][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.067      ;
; -1.164 ; ram[0][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.062      ;
; -1.163 ; ram[5][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.061      ;
; -1.163 ; ram[0][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.061      ;
; -1.161 ; ram[1][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.059      ;
; -1.157 ; ram[5][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.104     ; 2.054      ;
; -1.155 ; ram[7][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.056      ;
; -1.154 ; ram[0][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.052      ;
; -1.149 ; ram[1][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.047      ;
; -1.149 ; ram[1][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.047      ;
; -1.144 ; ram[0][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.042      ;
; -1.143 ; ram[0][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.041      ;
; -1.137 ; ram[7][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.038      ;
; -1.133 ; ram[7][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.034      ;
; -1.132 ; ram[5][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.033      ;
; -1.132 ; ram[1][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.030      ;
; -1.127 ; ram[2][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.026      ;
; -1.127 ; ram[1][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.025      ;
; -1.123 ; ram[5][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.021      ;
; -1.116 ; ram[5][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.100     ; 2.017      ;
; -1.115 ; ram[3][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.014      ;
; -1.114 ; ram[3][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.013      ;
; -1.106 ; ram[3][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 2.005      ;
; -1.105 ; ram[7][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 2.003      ;
; -1.100 ; ram[3][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 1.999      ;
; -1.097 ; ram[0][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.103     ; 1.995      ;
; -1.080 ; ram[2][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 1.979      ;
; -1.079 ; ram[2][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 1.978      ;
; -1.076 ; ram[3][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 1.975      ;
; -1.072 ; ram[3][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 1.971      ;
; -1.069 ; ram[3][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.102     ; 1.968      ;
; -1.062 ; ram[7][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.098     ; 1.965      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                     ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 1.136 ; ram[3][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.450      ;
; 1.169 ; ram[5][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.484      ;
; 1.180 ; ram[5][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.495      ;
; 1.193 ; ram[3][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.507      ;
; 1.207 ; ram[2][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.522      ;
; 1.230 ; ram[2][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.544      ;
; 1.265 ; ram[7][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.104      ; 1.581      ;
; 1.268 ; ram[3][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.099      ; 1.579      ;
; 1.278 ; ram[5][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.593      ;
; 1.278 ; ram[3][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.592      ;
; 1.296 ; ram[7][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.611      ;
; 1.342 ; ram[2][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.657      ;
; 1.352 ; ram[6][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.667      ;
; 1.363 ; ram[4][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.678      ;
; 1.365 ; ram[2][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.680      ;
; 1.369 ; ram[3][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.683      ;
; 1.374 ; ram[1][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.689      ;
; 1.382 ; ram[2][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.697      ;
; 1.396 ; ram[1][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.711      ;
; 1.410 ; ram[6][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.725      ;
; 1.415 ; ram[7][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.730      ;
; 1.427 ; ram[1][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.742      ;
; 1.430 ; ram[4][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.745      ;
; 1.432 ; ram[2][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.747      ;
; 1.436 ; ram[1][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.751      ;
; 1.437 ; ram[2][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.752      ;
; 1.440 ; ram[5][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.755      ;
; 1.453 ; ram[3][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.768      ;
; 1.495 ; ram[0][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.810      ;
; 1.504 ; ram[1][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.818      ;
; 1.515 ; ram[5][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.830      ;
; 1.518 ; ram[3][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.833      ;
; 1.518 ; ram[3][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.833      ;
; 1.521 ; ram[0][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.836      ;
; 1.523 ; ram[5][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.837      ;
; 1.524 ; ram[3][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.839      ;
; 1.528 ; ram[7][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.107      ; 1.847      ;
; 1.535 ; ram[2][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.850      ;
; 1.539 ; ram[0][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.854      ;
; 1.546 ; ram[1][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.861      ;
; 1.547 ; ram[2][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.862      ;
; 1.550 ; ram[2][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.865      ;
; 1.550 ; ram[7][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.865      ;
; 1.560 ; ram[5][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.105      ; 1.877      ;
; 1.561 ; ram[1][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.876      ;
; 1.562 ; ram[1][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.877      ;
; 1.568 ; ram[3][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.883      ;
; 1.569 ; ram[5][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.105      ; 1.886      ;
; 1.574 ; ram[3][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.889      ;
; 1.578 ; ram[3][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.893      ;
; 1.578 ; ram[3][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.893      ;
; 1.579 ; ram[1][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.894      ;
; 1.585 ; ram[0][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.900      ;
; 1.585 ; ram[4][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.899      ;
; 1.590 ; ram[0][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.905      ;
; 1.591 ; ram[0][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.905      ;
; 1.598 ; ram[7][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 1.916      ;
; 1.600 ; ram[0][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.915      ;
; 1.601 ; ram[0][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.916      ;
; 1.603 ; ram[7][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 1.921      ;
; 1.603 ; ram[1][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.918      ;
; 1.606 ; ram[1][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.921      ;
; 1.608 ; ram[5][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.922      ;
; 1.610 ; ram[7][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 1.928      ;
; 1.616 ; ram[1][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.930      ;
; 1.626 ; ram[7][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 1.944      ;
; 1.629 ; ram[4][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.944      ;
; 1.648 ; ram[4][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 1.966      ;
; 1.652 ; ram[3][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.967      ;
; 1.660 ; ram[3][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.975      ;
; 1.669 ; ram[3][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 1.984      ;
; 1.673 ; ram[1][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 1.987      ;
; 1.680 ; ram[5][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 1.998      ;
; 1.685 ; ram[6][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.003      ;
; 1.689 ; ram[2][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.100      ; 2.001      ;
; 1.690 ; ram[4][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.005      ;
; 1.694 ; ram[0][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.009      ;
; 1.697 ; ram[4][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.015      ;
; 1.708 ; ram[7][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.023      ;
; 1.713 ; ram[5][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.105      ; 2.030      ;
; 1.714 ; ram[1][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.029      ;
; 1.715 ; ram[5][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.033      ;
; 1.717 ; ram[7][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.035      ;
; 1.717 ; ram[7][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.032      ;
; 1.722 ; ram[5][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.037      ;
; 1.726 ; ram[0][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.041      ;
; 1.728 ; ram[6][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.046      ;
; 1.732 ; ram[7][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.107      ; 2.051      ;
; 1.736 ; ram[5][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.054      ;
; 1.737 ; ram[5][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.055      ;
; 1.747 ; ram[6][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.062      ;
; 1.751 ; ram[0][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 2.065      ;
; 1.756 ; ram[0][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.099      ; 2.067      ;
; 1.759 ; ram[0][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.074      ;
; 1.761 ; ram[0][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 2.075      ;
; 1.761 ; ram[0][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.076      ;
; 1.763 ; ram[4][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.081      ;
; 1.764 ; ram[6][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 2.078      ;
; 1.767 ; ram[2][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.082      ;
; 1.767 ; ram[6][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.103      ; 2.082      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk         ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[0]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[1]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[2]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[3]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[4]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[5]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[6]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[7]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[0]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[1]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[2]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[3]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[4]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[5]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[6]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[7]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][7]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; q_a[3]~reg0 ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; q_a[6]~reg0 ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; q_a[7]~reg0 ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; q_b[3]~reg0 ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; q_b[6]~reg0 ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; q_b[7]~reg0 ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[0][3]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[0][6]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[0][7]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[1][3]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[1][6]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[1][7]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[4][0]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[4][1]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[4][2]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[4][3]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[4][6]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[4][7]   ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ram[5][0]   ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; addr_a[*]  ; clk        ; 6.410 ; 6.987 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 6.410 ; 6.987 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 3.850 ; 4.198 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 4.329 ; 4.302 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 6.866 ; 7.221 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 6.866 ; 7.221 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 5.542 ; 5.815 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 5.666 ; 5.884 ; Rise       ; clk             ;
; ce         ; clk        ; 7.007 ; 7.084 ; Rise       ; clk             ;
; data_a[*]  ; clk        ; 3.816 ; 3.869 ; Rise       ; clk             ;
;  data_a[0] ; clk        ; 3.153 ; 3.232 ; Rise       ; clk             ;
;  data_a[1] ; clk        ; 3.039 ; 3.152 ; Rise       ; clk             ;
;  data_a[2] ; clk        ; 3.816 ; 3.869 ; Rise       ; clk             ;
;  data_a[3] ; clk        ; 3.135 ; 3.237 ; Rise       ; clk             ;
;  data_a[4] ; clk        ; 2.301 ; 2.468 ; Rise       ; clk             ;
;  data_a[5] ; clk        ; 3.329 ; 3.387 ; Rise       ; clk             ;
;  data_a[6] ; clk        ; 3.300 ; 3.388 ; Rise       ; clk             ;
;  data_a[7] ; clk        ; 3.549 ; 3.601 ; Rise       ; clk             ;
; data_b[*]  ; clk        ; 4.339 ; 4.377 ; Rise       ; clk             ;
;  data_b[0] ; clk        ; 3.870 ; 3.876 ; Rise       ; clk             ;
;  data_b[1] ; clk        ; 3.831 ; 3.837 ; Rise       ; clk             ;
;  data_b[2] ; clk        ; 3.963 ; 3.988 ; Rise       ; clk             ;
;  data_b[3] ; clk        ; 3.281 ; 3.384 ; Rise       ; clk             ;
;  data_b[4] ; clk        ; 2.551 ; 2.706 ; Rise       ; clk             ;
;  data_b[5] ; clk        ; 3.437 ; 3.466 ; Rise       ; clk             ;
;  data_b[6] ; clk        ; 4.067 ; 4.141 ; Rise       ; clk             ;
;  data_b[7] ; clk        ; 4.339 ; 4.377 ; Rise       ; clk             ;
; we_pa      ; clk        ; 6.602 ; 6.414 ; Rise       ; clk             ;
; we_pb      ; clk        ; 7.376 ; 7.503 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; addr_a[*]  ; clk        ; -1.052 ; -1.255 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; -1.382 ; -1.617 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; -1.078 ; -1.335 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; -1.052 ; -1.255 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; -1.445 ; -1.681 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; -1.796 ; -2.003 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; -1.445 ; -1.681 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; -1.503 ; -1.691 ; Rise       ; clk             ;
; ce         ; clk        ; -3.118 ; -3.282 ; Rise       ; clk             ;
; data_a[*]  ; clk        ; -0.547 ; -0.787 ; Rise       ; clk             ;
;  data_a[0] ; clk        ; -0.547 ; -0.787 ; Rise       ; clk             ;
;  data_a[1] ; clk        ; -1.154 ; -1.389 ; Rise       ; clk             ;
;  data_a[2] ; clk        ; -1.423 ; -1.607 ; Rise       ; clk             ;
;  data_a[3] ; clk        ; -1.115 ; -1.288 ; Rise       ; clk             ;
;  data_a[4] ; clk        ; -0.880 ; -1.061 ; Rise       ; clk             ;
;  data_a[5] ; clk        ; -1.483 ; -1.618 ; Rise       ; clk             ;
;  data_a[6] ; clk        ; -1.220 ; -1.409 ; Rise       ; clk             ;
;  data_a[7] ; clk        ; -1.222 ; -1.406 ; Rise       ; clk             ;
; data_b[*]  ; clk        ; -0.493 ; -0.702 ; Rise       ; clk             ;
;  data_b[0] ; clk        ; -1.282 ; -1.483 ; Rise       ; clk             ;
;  data_b[1] ; clk        ; -1.136 ; -1.310 ; Rise       ; clk             ;
;  data_b[2] ; clk        ; -1.272 ; -1.493 ; Rise       ; clk             ;
;  data_b[3] ; clk        ; -1.375 ; -1.553 ; Rise       ; clk             ;
;  data_b[4] ; clk        ; -0.493 ; -0.702 ; Rise       ; clk             ;
;  data_b[5] ; clk        ; -1.012 ; -1.222 ; Rise       ; clk             ;
;  data_b[6] ; clk        ; -1.584 ; -1.782 ; Rise       ; clk             ;
;  data_b[7] ; clk        ; -1.792 ; -1.957 ; Rise       ; clk             ;
; we_pa      ; clk        ; -3.721 ; -3.787 ; Rise       ; clk             ;
; we_pb      ; clk        ; -3.473 ; -3.685 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; q_a[*]    ; clk        ; 10.201 ; 10.209 ; Rise       ; clk             ;
;  q_a[0]   ; clk        ; 8.738  ; 8.651  ; Rise       ; clk             ;
;  q_a[1]   ; clk        ; 9.214  ; 9.095  ; Rise       ; clk             ;
;  q_a[2]   ; clk        ; 8.860  ; 8.791  ; Rise       ; clk             ;
;  q_a[3]   ; clk        ; 9.479  ; 9.315  ; Rise       ; clk             ;
;  q_a[4]   ; clk        ; 8.940  ; 8.865  ; Rise       ; clk             ;
;  q_a[5]   ; clk        ; 9.232  ; 9.142  ; Rise       ; clk             ;
;  q_a[6]   ; clk        ; 10.201 ; 10.209 ; Rise       ; clk             ;
;  q_a[7]   ; clk        ; 9.086  ; 8.910  ; Rise       ; clk             ;
; q_b[*]    ; clk        ; 9.543  ; 9.377  ; Rise       ; clk             ;
;  q_b[0]   ; clk        ; 9.285  ; 9.184  ; Rise       ; clk             ;
;  q_b[1]   ; clk        ; 9.475  ; 9.297  ; Rise       ; clk             ;
;  q_b[2]   ; clk        ; 9.307  ; 9.185  ; Rise       ; clk             ;
;  q_b[3]   ; clk        ; 9.103  ; 8.991  ; Rise       ; clk             ;
;  q_b[4]   ; clk        ; 9.157  ; 9.034  ; Rise       ; clk             ;
;  q_b[5]   ; clk        ; 9.543  ; 9.377  ; Rise       ; clk             ;
;  q_b[6]   ; clk        ; 9.502  ; 9.328  ; Rise       ; clk             ;
;  q_b[7]   ; clk        ; 8.990  ; 8.921  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q_a[*]    ; clk        ; 8.445 ; 8.360 ; Rise       ; clk             ;
;  q_a[0]   ; clk        ; 8.445 ; 8.360 ; Rise       ; clk             ;
;  q_a[1]   ; clk        ; 8.901 ; 8.786 ; Rise       ; clk             ;
;  q_a[2]   ; clk        ; 8.562 ; 8.495 ; Rise       ; clk             ;
;  q_a[3]   ; clk        ; 9.155 ; 8.997 ; Rise       ; clk             ;
;  q_a[4]   ; clk        ; 8.639 ; 8.567 ; Rise       ; clk             ;
;  q_a[5]   ; clk        ; 8.919 ; 8.833 ; Rise       ; clk             ;
;  q_a[6]   ; clk        ; 9.902 ; 9.913 ; Rise       ; clk             ;
;  q_a[7]   ; clk        ; 8.780 ; 8.609 ; Rise       ; clk             ;
; q_b[*]    ; clk        ; 8.687 ; 8.620 ; Rise       ; clk             ;
;  q_b[0]   ; clk        ; 8.970 ; 8.872 ; Rise       ; clk             ;
;  q_b[1]   ; clk        ; 9.152 ; 8.979 ; Rise       ; clk             ;
;  q_b[2]   ; clk        ; 8.990 ; 8.872 ; Rise       ; clk             ;
;  q_b[3]   ; clk        ; 8.795 ; 8.686 ; Rise       ; clk             ;
;  q_b[4]   ; clk        ; 8.848 ; 8.729 ; Rise       ; clk             ;
;  q_b[5]   ; clk        ; 9.218 ; 9.058 ; Rise       ; clk             ;
;  q_b[6]   ; clk        ; 9.178 ; 9.009 ; Rise       ; clk             ;
;  q_b[7]   ; clk        ; 8.687 ; 8.620 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 343.76 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.909 ; -22.616           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 1.050 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -151.560                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -1.909 ; ram[4][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.820      ;
; -1.832 ; ram[4][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.741      ;
; -1.667 ; ram[6][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.578      ;
; -1.531 ; ram[4][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.440      ;
; -1.499 ; ram[4][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.407      ;
; -1.481 ; ram[4][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 2.391      ;
; -1.472 ; ram[5][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.383      ;
; -1.468 ; ram[7][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.379      ;
; -1.425 ; ram[4][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.334      ;
; -1.421 ; ram[6][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.330      ;
; -1.378 ; ram[7][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.287      ;
; -1.378 ; ram[6][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 2.288      ;
; -1.373 ; ram[1][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 2.283      ;
; -1.356 ; ram[6][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.265      ;
; -1.354 ; ram[6][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.263      ;
; -1.351 ; ram[4][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.263      ;
; -1.339 ; ram[6][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.248      ;
; -1.326 ; ram[6][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.238      ;
; -1.306 ; ram[7][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.217      ;
; -1.289 ; ram[6][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.200      ;
; -1.283 ; ram[1][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.191      ;
; -1.269 ; ram[6][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.177      ;
; -1.266 ; ram[2][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.175      ;
; -1.266 ; ram[4][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.177      ;
; -1.259 ; ram[2][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.168      ;
; -1.251 ; ram[2][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.160      ;
; -1.251 ; ram[2][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.160      ;
; -1.251 ; ram[6][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.163      ;
; -1.243 ; ram[4][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.155      ;
; -1.229 ; ram[0][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.137      ;
; -1.228 ; ram[4][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.140      ;
; -1.222 ; ram[7][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.136      ;
; -1.220 ; ram[6][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.132      ;
; -1.216 ; ram[0][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.124      ;
; -1.206 ; ram[1][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.114      ;
; -1.203 ; ram[6][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.115      ;
; -1.197 ; ram[0][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.106      ;
; -1.195 ; ram[7][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.108      ;
; -1.193 ; ram[4][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.102      ;
; -1.188 ; ram[1][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.097      ;
; -1.179 ; ram[0][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.088      ;
; -1.178 ; ram[4][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.090      ;
; -1.176 ; ram[7][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.085      ;
; -1.173 ; ram[5][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.082      ;
; -1.173 ; ram[6][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.082      ;
; -1.171 ; ram[0][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.080      ;
; -1.169 ; ram[5][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 2.079      ;
; -1.163 ; ram[6][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.072      ;
; -1.161 ; ram[2][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 2.071      ;
; -1.151 ; ram[4][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.060      ;
; -1.149 ; ram[5][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.061      ;
; -1.148 ; ram[0][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.056      ;
; -1.146 ; ram[0][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.054      ;
; -1.145 ; ram[0][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 2.054      ;
; -1.145 ; ram[7][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.057      ;
; -1.145 ; ram[5][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.057      ;
; -1.144 ; ram[7][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.058      ;
; -1.143 ; ram[5][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.055      ;
; -1.142 ; ram[5][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 2.054      ;
; -1.112 ; ram[1][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.020      ;
; -1.099 ; ram[3][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 2.009      ;
; -1.097 ; ram[2][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 2.005      ;
; -1.089 ; ram[3][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 1.999      ;
; -1.077 ; ram[4][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.986      ;
; -1.049 ; ram[3][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 1.959      ;
; -1.045 ; ram[0][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.954      ;
; -1.041 ; ram[7][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 1.953      ;
; -1.036 ; ram[5][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 1.944      ;
; -1.027 ; ram[7][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 1.939      ;
; -1.026 ; ram[1][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.935      ;
; -1.023 ; ram[5][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 1.933      ;
; -1.022 ; ram[7][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 1.934      ;
; -1.021 ; ram[0][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.930      ;
; -1.020 ; ram[0][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.929      ;
; -1.020 ; ram[0][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.929      ;
; -1.014 ; ram[5][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.091     ; 1.925      ;
; -1.010 ; ram[0][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 1.918      ;
; -1.008 ; ram[0][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.917      ;
; -1.006 ; ram[1][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 1.914      ;
; -1.006 ; ram[1][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.915      ;
; -1.004 ; ram[0][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 1.912      ;
; -1.004 ; ram[7][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.913      ;
; -1.003 ; ram[5][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 1.913      ;
; -1.000 ; ram[3][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.909      ;
; -1.000 ; ram[3][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.909      ;
; -1.000 ; ram[1][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 1.908      ;
; -0.998 ; ram[1][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.907      ;
; -0.994 ; ram[3][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.903      ;
; -0.987 ; ram[3][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.896      ;
; -0.983 ; ram[2][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 1.893      ;
; -0.981 ; ram[2][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 1.891      ;
; -0.978 ; ram[3][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.092     ; 1.888      ;
; -0.967 ; ram[3][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.876      ;
; -0.964 ; ram[1][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 1.872      ;
; -0.962 ; ram[1][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.094     ; 1.870      ;
; -0.960 ; ram[3][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.869      ;
; -0.959 ; ram[0][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.868      ;
; -0.958 ; ram[5][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.867      ;
; -0.949 ; ram[7][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.088     ; 1.863      ;
; -0.941 ; ram[2][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.093     ; 1.850      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 1.050 ; ram[5][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.338      ;
; 1.057 ; ram[3][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.345      ;
; 1.079 ; ram[2][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.368      ;
; 1.097 ; ram[5][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.385      ;
; 1.101 ; ram[2][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.389      ;
; 1.110 ; ram[3][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.398      ;
; 1.124 ; ram[7][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.413      ;
; 1.130 ; ram[3][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.417      ;
; 1.186 ; ram[3][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.474      ;
; 1.188 ; ram[5][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.476      ;
; 1.195 ; ram[2][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.484      ;
; 1.201 ; ram[6][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.489      ;
; 1.203 ; ram[7][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.491      ;
; 1.210 ; ram[4][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.498      ;
; 1.217 ; ram[3][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.505      ;
; 1.228 ; ram[2][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.517      ;
; 1.235 ; ram[2][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.524      ;
; 1.251 ; ram[1][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.540      ;
; 1.267 ; ram[7][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.555      ;
; 1.268 ; ram[1][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.557      ;
; 1.270 ; ram[1][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.558      ;
; 1.272 ; ram[4][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.560      ;
; 1.278 ; ram[1][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.566      ;
; 1.279 ; ram[2][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.568      ;
; 1.281 ; ram[6][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.569      ;
; 1.282 ; ram[5][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.570      ;
; 1.284 ; ram[2][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.573      ;
; 1.291 ; ram[3][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.580      ;
; 1.332 ; ram[0][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.621      ;
; 1.343 ; ram[5][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.095      ; 1.633      ;
; 1.345 ; ram[3][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.634      ;
; 1.351 ; ram[3][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.640      ;
; 1.359 ; ram[3][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.648      ;
; 1.367 ; ram[7][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.099      ; 1.661      ;
; 1.372 ; ram[2][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.661      ;
; 1.375 ; ram[7][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.663      ;
; 1.382 ; ram[1][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.670      ;
; 1.383 ; ram[2][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.672      ;
; 1.391 ; ram[0][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.680      ;
; 1.392 ; ram[5][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.681      ;
; 1.400 ; ram[5][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.688      ;
; 1.405 ; ram[5][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.694      ;
; 1.405 ; ram[0][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.694      ;
; 1.408 ; ram[3][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.697      ;
; 1.409 ; ram[1][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.698      ;
; 1.413 ; ram[3][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.702      ;
; 1.417 ; ram[3][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.706      ;
; 1.417 ; ram[3][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.706      ;
; 1.417 ; ram[2][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.706      ;
; 1.428 ; ram[0][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.717      ;
; 1.428 ; ram[7][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.720      ;
; 1.429 ; ram[0][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.718      ;
; 1.432 ; ram[1][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.721      ;
; 1.434 ; ram[0][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.722      ;
; 1.434 ; ram[7][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.726      ;
; 1.434 ; ram[1][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.723      ;
; 1.435 ; ram[1][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.724      ;
; 1.435 ; ram[1][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.724      ;
; 1.436 ; ram[1][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.724      ;
; 1.437 ; ram[1][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.726      ;
; 1.440 ; ram[7][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.732      ;
; 1.441 ; ram[0][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.729      ;
; 1.441 ; ram[0][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.729      ;
; 1.445 ; ram[5][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.732      ;
; 1.446 ; ram[4][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.734      ;
; 1.447 ; ram[4][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.735      ;
; 1.449 ; ram[7][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.741      ;
; 1.467 ; ram[4][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.759      ;
; 1.477 ; ram[3][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.766      ;
; 1.479 ; ram[3][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.768      ;
; 1.484 ; ram[1][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.772      ;
; 1.488 ; ram[3][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.777      ;
; 1.496 ; ram[6][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.788      ;
; 1.499 ; ram[5][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.791      ;
; 1.503 ; ram[2][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.791      ;
; 1.508 ; ram[4][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.800      ;
; 1.522 ; ram[7][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.810      ;
; 1.525 ; ram[7][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.098      ; 1.818      ;
; 1.530 ; ram[1][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.819      ;
; 1.530 ; ram[7][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.822      ;
; 1.531 ; ram[5][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.820      ;
; 1.534 ; ram[5][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.826      ;
; 1.534 ; ram[5][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.822      ;
; 1.536 ; ram[4][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.824      ;
; 1.541 ; ram[6][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.833      ;
; 1.543 ; ram[7][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.099      ; 1.837      ;
; 1.549 ; ram[5][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.841      ;
; 1.549 ; ram[5][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.841      ;
; 1.551 ; ram[0][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.840      ;
; 1.556 ; ram[0][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.844      ;
; 1.561 ; ram[0][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.848      ;
; 1.568 ; ram[4][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.860      ;
; 1.571 ; ram[6][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 1.858      ;
; 1.576 ; ram[0][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.865      ;
; 1.580 ; ram[6][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.872      ;
; 1.582 ; ram[2][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.871      ;
; 1.587 ; ram[6][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.876      ;
; 1.589 ; ram[6][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.878      ;
; 1.594 ; ram[0][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.883      ;
; 1.596 ; ram[0][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 1.884      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk         ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[0]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[1]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[2]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[3]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[4]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[5]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[6]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_a[7]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[0]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[1]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[2]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[3]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[4]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[5]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[6]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; q_b[7]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[0][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[1][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[2][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[3][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[4][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[5][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[6][7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; ram[7][7]   ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_a[0]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_a[1]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_a[3]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_a[4]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_a[5]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_a[6]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_b[0]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_b[1]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_b[3]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_b[4]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_b[5]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_b[6]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; q_b[7]~reg0 ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram[0][0]   ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram[0][2]   ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram[0][3]   ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram[0][6]   ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram[0][7]   ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram[1][0]   ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; addr_a[*]  ; clk        ; 5.818 ; 6.418 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 5.818 ; 6.418 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 3.445 ; 3.743 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 4.046 ; 3.705 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 6.396 ; 6.560 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 6.396 ; 6.560 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 5.076 ; 5.314 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 5.219 ; 5.382 ; Rise       ; clk             ;
; ce         ; clk        ; 6.570 ; 6.449 ; Rise       ; clk             ;
; data_a[*]  ; clk        ; 3.544 ; 3.309 ; Rise       ; clk             ;
;  data_a[0] ; clk        ; 2.904 ; 2.740 ; Rise       ; clk             ;
;  data_a[1] ; clk        ; 2.798 ; 2.665 ; Rise       ; clk             ;
;  data_a[2] ; clk        ; 3.544 ; 3.309 ; Rise       ; clk             ;
;  data_a[3] ; clk        ; 2.884 ; 2.740 ; Rise       ; clk             ;
;  data_a[4] ; clk        ; 2.074 ; 2.060 ; Rise       ; clk             ;
;  data_a[5] ; clk        ; 3.096 ; 2.852 ; Rise       ; clk             ;
;  data_a[6] ; clk        ; 3.043 ; 2.880 ; Rise       ; clk             ;
;  data_a[7] ; clk        ; 3.289 ; 3.076 ; Rise       ; clk             ;
; data_b[*]  ; clk        ; 4.055 ; 3.780 ; Rise       ; clk             ;
;  data_b[0] ; clk        ; 3.616 ; 3.301 ; Rise       ; clk             ;
;  data_b[1] ; clk        ; 3.550 ; 3.296 ; Rise       ; clk             ;
;  data_b[2] ; clk        ; 3.693 ; 3.405 ; Rise       ; clk             ;
;  data_b[3] ; clk        ; 3.027 ; 2.880 ; Rise       ; clk             ;
;  data_b[4] ; clk        ; 2.314 ; 2.267 ; Rise       ; clk             ;
;  data_b[5] ; clk        ; 3.177 ; 2.946 ; Rise       ; clk             ;
;  data_b[6] ; clk        ; 3.776 ; 3.551 ; Rise       ; clk             ;
;  data_b[7] ; clk        ; 4.055 ; 3.780 ; Rise       ; clk             ;
; we_pa      ; clk        ; 6.252 ; 5.589 ; Rise       ; clk             ;
; we_pb      ; clk        ; 6.877 ; 6.833 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; addr_a[*]  ; clk        ; -0.906 ; -0.960 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; -1.184 ; -1.284 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; -0.906 ; -1.034 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; -0.908 ; -0.960 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; -1.263 ; -1.343 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; -1.595 ; -1.653 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; -1.263 ; -1.343 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; -1.341 ; -1.349 ; Rise       ; clk             ;
; ce         ; clk        ; -2.845 ; -2.791 ; Rise       ; clk             ;
; data_a[*]  ; clk        ; -0.429 ; -0.548 ; Rise       ; clk             ;
;  data_a[0] ; clk        ; -0.429 ; -0.548 ; Rise       ; clk             ;
;  data_a[1] ; clk        ; -0.992 ; -1.082 ; Rise       ; clk             ;
;  data_a[2] ; clk        ; -1.262 ; -1.270 ; Rise       ; clk             ;
;  data_a[3] ; clk        ; -0.980 ; -0.992 ; Rise       ; clk             ;
;  data_a[4] ; clk        ; -0.767 ; -0.786 ; Rise       ; clk             ;
;  data_a[5] ; clk        ; -1.339 ; -1.283 ; Rise       ; clk             ;
;  data_a[6] ; clk        ; -1.086 ; -1.096 ; Rise       ; clk             ;
;  data_a[7] ; clk        ; -1.084 ; -1.097 ; Rise       ; clk             ;
; data_b[*]  ; clk        ; -0.388 ; -0.463 ; Rise       ; clk             ;
;  data_b[0] ; clk        ; -1.138 ; -1.165 ; Rise       ; clk             ;
;  data_b[1] ; clk        ; -0.996 ; -1.011 ; Rise       ; clk             ;
;  data_b[2] ; clk        ; -1.123 ; -1.174 ; Rise       ; clk             ;
;  data_b[3] ; clk        ; -1.229 ; -1.238 ; Rise       ; clk             ;
;  data_b[4] ; clk        ; -0.388 ; -0.463 ; Rise       ; clk             ;
;  data_b[5] ; clk        ; -0.873 ; -0.925 ; Rise       ; clk             ;
;  data_b[6] ; clk        ; -1.418 ; -1.431 ; Rise       ; clk             ;
;  data_b[7] ; clk        ; -1.641 ; -1.600 ; Rise       ; clk             ;
; we_pa      ; clk        ; -3.449 ; -3.255 ; Rise       ; clk             ;
; we_pb      ; clk        ; -3.185 ; -3.162 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q_a[*]    ; clk        ; 9.252 ; 9.127 ; Rise       ; clk             ;
;  q_a[0]   ; clk        ; 8.000 ; 7.792 ; Rise       ; clk             ;
;  q_a[1]   ; clk        ; 8.446 ; 8.200 ; Rise       ; clk             ;
;  q_a[2]   ; clk        ; 8.105 ; 7.923 ; Rise       ; clk             ;
;  q_a[3]   ; clk        ; 8.704 ; 8.383 ; Rise       ; clk             ;
;  q_a[4]   ; clk        ; 8.181 ; 7.985 ; Rise       ; clk             ;
;  q_a[5]   ; clk        ; 8.459 ; 8.233 ; Rise       ; clk             ;
;  q_a[6]   ; clk        ; 9.252 ; 9.127 ; Rise       ; clk             ;
;  q_a[7]   ; clk        ; 8.333 ; 8.024 ; Rise       ; clk             ;
; q_b[*]    ; clk        ; 8.765 ; 8.440 ; Rise       ; clk             ;
;  q_b[0]   ; clk        ; 8.514 ; 8.279 ; Rise       ; clk             ;
;  q_b[1]   ; clk        ; 8.708 ; 8.372 ; Rise       ; clk             ;
;  q_b[2]   ; clk        ; 8.532 ; 8.269 ; Rise       ; clk             ;
;  q_b[3]   ; clk        ; 8.343 ; 8.092 ; Rise       ; clk             ;
;  q_b[4]   ; clk        ; 8.399 ; 8.138 ; Rise       ; clk             ;
;  q_b[5]   ; clk        ; 8.765 ; 8.440 ; Rise       ; clk             ;
;  q_b[6]   ; clk        ; 8.726 ; 8.395 ; Rise       ; clk             ;
;  q_b[7]   ; clk        ; 8.228 ; 8.034 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q_a[*]    ; clk        ; 7.720 ; 7.519 ; Rise       ; clk             ;
;  q_a[0]   ; clk        ; 7.720 ; 7.519 ; Rise       ; clk             ;
;  q_a[1]   ; clk        ; 8.148 ; 7.910 ; Rise       ; clk             ;
;  q_a[2]   ; clk        ; 7.822 ; 7.645 ; Rise       ; clk             ;
;  q_a[3]   ; clk        ; 8.396 ; 8.087 ; Rise       ; clk             ;
;  q_a[4]   ; clk        ; 7.895 ; 7.705 ; Rise       ; clk             ;
;  q_a[5]   ; clk        ; 8.161 ; 7.943 ; Rise       ; clk             ;
;  q_a[6]   ; clk        ; 8.968 ; 8.850 ; Rise       ; clk             ;
;  q_a[7]   ; clk        ; 8.041 ; 7.743 ; Rise       ; clk             ;
; q_b[*]    ; clk        ; 7.940 ; 7.753 ; Rise       ; clk             ;
;  q_b[0]   ; clk        ; 8.213 ; 7.987 ; Rise       ; clk             ;
;  q_b[1]   ; clk        ; 8.399 ; 8.076 ; Rise       ; clk             ;
;  q_b[2]   ; clk        ; 8.231 ; 7.977 ; Rise       ; clk             ;
;  q_b[3]   ; clk        ; 8.050 ; 7.807 ; Rise       ; clk             ;
;  q_b[4]   ; clk        ; 8.104 ; 7.852 ; Rise       ; clk             ;
;  q_b[5]   ; clk        ; 8.456 ; 8.142 ; Rise       ; clk             ;
;  q_b[6]   ; clk        ; 8.417 ; 8.098 ; Rise       ; clk             ;
;  q_b[7]   ; clk        ; 7.940 ; 7.753 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.305 ; -1.735            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.448 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -83.984                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.305 ; ram[4][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.245      ;
; -0.256 ; ram[4][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 1.195      ;
; -0.208 ; ram[6][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.148      ;
; -0.186 ; ram[4][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.124      ;
; -0.145 ; ram[5][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.085      ;
; -0.145 ; ram[7][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.085      ;
; -0.131 ; ram[4][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.071      ;
; -0.127 ; ram[4][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.065      ;
; -0.113 ; ram[4][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.051      ;
; -0.110 ; ram[6][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.046     ; 1.051      ;
; -0.108 ; ram[6][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 1.047      ;
; -0.105 ; ram[4][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 1.047      ;
; -0.102 ; ram[7][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.042      ;
; -0.102 ; ram[1][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.046     ; 1.043      ;
; -0.100 ; ram[6][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 1.039      ;
; -0.092 ; ram[6][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.032      ;
; -0.080 ; ram[6][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 1.022      ;
; -0.074 ; ram[2][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 1.013      ;
; -0.069 ; ram[4][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.009      ;
; -0.068 ; ram[2][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 1.007      ;
; -0.065 ; ram[6][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 1.004      ;
; -0.061 ; ram[2][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 1.000      ;
; -0.059 ; ram[2][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.998      ;
; -0.058 ; ram[7][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.997      ;
; -0.045 ; ram[6][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.984      ;
; -0.045 ; ram[6][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.987      ;
; -0.043 ; ram[5][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.985      ;
; -0.042 ; ram[5][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.984      ;
; -0.041 ; ram[5][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.983      ;
; -0.040 ; ram[1][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.978      ;
; -0.039 ; ram[4][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.981      ;
; -0.038 ; ram[5][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.980      ;
; -0.035 ; ram[2][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.974      ;
; -0.034 ; ram[6][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.972      ;
; -0.033 ; ram[0][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.051     ; 0.969      ;
; -0.032 ; ram[7][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 0.975      ;
; -0.027 ; ram[7][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 0.971      ;
; -0.025 ; ram[5][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.046     ; 0.966      ;
; -0.024 ; ram[0][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.962      ;
; -0.024 ; ram[0][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.962      ;
; -0.024 ; ram[6][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.966      ;
; -0.023 ; ram[4][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.965      ;
; -0.020 ; ram[7][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.046     ; 0.961      ;
; -0.017 ; ram[6][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.959      ;
; -0.016 ; ram[6][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.955      ;
; -0.015 ; ram[4][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.954      ;
; -0.011 ; ram[0][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.950      ;
; -0.011 ; ram[0][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.949      ;
; -0.010 ; ram[0][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.948      ;
; -0.010 ; ram[2][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.050     ; 0.947      ;
; -0.009 ; ram[7][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.948      ;
; -0.009 ; ram[0][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.947      ;
; -0.008 ; ram[5][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.947      ;
; -0.006 ; ram[6][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.945      ;
; -0.001 ; ram[1][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.939      ;
; 0.001  ; ram[4][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.941      ;
; 0.003  ; ram[0][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.936      ;
; 0.006  ; ram[7][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.936      ;
; 0.006  ; ram[4][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.933      ;
; 0.010  ; ram[1][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.929      ;
; 0.027  ; ram[3][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.912      ;
; 0.027  ; ram[3][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.912      ;
; 0.034  ; ram[7][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.908      ;
; 0.034  ; ram[3][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.905      ;
; 0.036  ; ram[7][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.906      ;
; 0.041  ; ram[7][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 0.901      ;
; 0.042  ; ram[1][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.896      ;
; 0.045  ; ram[4][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.893      ;
; 0.045  ; ram[1][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.894      ;
; 0.049  ; ram[5][5] ; q_a[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.890      ;
; 0.054  ; ram[5][7] ; q_a[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.884      ;
; 0.056  ; ram[5][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.046     ; 0.885      ;
; 0.057  ; ram[5][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 0.883      ;
; 0.058  ; ram[0][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.880      ;
; 0.058  ; ram[5][4] ; q_b[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.046     ; 0.883      ;
; 0.058  ; ram[0][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.880      ;
; 0.061  ; ram[1][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.877      ;
; 0.062  ; ram[0][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.876      ;
; 0.065  ; ram[1][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.874      ;
; 0.066  ; ram[2][5] ; q_b[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.873      ;
; 0.066  ; ram[1][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.872      ;
; 0.067  ; ram[1][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.871      ;
; 0.067  ; ram[7][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.872      ;
; 0.067  ; ram[0][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.871      ;
; 0.069  ; ram[0][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.869      ;
; 0.069  ; ram[0][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.870      ;
; 0.070  ; ram[1][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.868      ;
; 0.071  ; ram[7][4] ; q_a[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 0.873      ;
; 0.072  ; ram[3][1] ; q_b[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.867      ;
; 0.073  ; ram[3][2] ; q_b[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.866      ;
; 0.074  ; ram[3][0] ; q_a[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.865      ;
; 0.075  ; ram[0][6] ; q_b[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.864      ;
; 0.075  ; ram[3][1] ; q_a[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.864      ;
; 0.078  ; ram[1][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.861      ;
; 0.080  ; ram[3][0] ; q_b[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.859      ;
; 0.080  ; ram[3][2] ; q_a[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.859      ;
; 0.089  ; ram[3][3] ; q_b[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.850      ;
; 0.092  ; ram[2][6] ; q_a[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.847      ;
; 0.099  ; ram[2][3] ; q_a[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.840      ;
; 0.104  ; ram[0][7] ; q_b[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.048     ; 0.835      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.448 ; ram[3][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.580      ;
; 0.460 ; ram[5][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.592      ;
; 0.465 ; ram[2][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.598      ;
; 0.467 ; ram[5][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.599      ;
; 0.469 ; ram[3][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.601      ;
; 0.471 ; ram[2][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.603      ;
; 0.484 ; ram[3][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.614      ;
; 0.506 ; ram[3][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.638      ;
; 0.508 ; ram[5][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.640      ;
; 0.508 ; ram[7][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.641      ;
; 0.516 ; ram[7][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.648      ;
; 0.522 ; ram[2][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.655      ;
; 0.522 ; ram[2][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.655      ;
; 0.523 ; ram[3][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.655      ;
; 0.533 ; ram[2][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.666      ;
; 0.549 ; ram[1][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.682      ;
; 0.552 ; ram[5][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.684      ;
; 0.552 ; ram[6][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.684      ;
; 0.555 ; ram[4][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.687      ;
; 0.558 ; ram[1][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.691      ;
; 0.558 ; ram[1][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.691      ;
; 0.559 ; ram[4][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.691      ;
; 0.560 ; ram[7][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.692      ;
; 0.561 ; ram[6][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.693      ;
; 0.562 ; ram[1][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.695      ;
; 0.565 ; ram[2][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.699      ;
; 0.567 ; ram[3][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.700      ;
; 0.570 ; ram[2][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.704      ;
; 0.584 ; ram[3][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.717      ;
; 0.585 ; ram[5][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.719      ;
; 0.587 ; ram[5][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.719      ;
; 0.589 ; ram[2][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.722      ;
; 0.593 ; ram[2][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.726      ;
; 0.595 ; ram[2][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.728      ;
; 0.598 ; ram[7][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.730      ;
; 0.598 ; ram[3][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.732      ;
; 0.602 ; ram[0][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.735      ;
; 0.602 ; ram[1][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.734      ;
; 0.604 ; ram[3][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.738      ;
; 0.608 ; ram[7][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.745      ;
; 0.610 ; ram[5][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.744      ;
; 0.611 ; ram[3][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.744      ;
; 0.612 ; ram[1][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.745      ;
; 0.613 ; ram[1][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.746      ;
; 0.613 ; ram[0][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.746      ;
; 0.614 ; ram[1][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.747      ;
; 0.615 ; ram[3][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.748      ;
; 0.616 ; ram[3][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.749      ;
; 0.617 ; ram[3][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.750      ;
; 0.617 ; ram[1][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.750      ;
; 0.618 ; ram[0][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.751      ;
; 0.618 ; ram[1][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.751      ;
; 0.618 ; ram[0][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.751      ;
; 0.619 ; ram[5][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.753      ;
; 0.619 ; ram[0][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.752      ;
; 0.621 ; ram[0][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.754      ;
; 0.623 ; ram[1][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.756      ;
; 0.624 ; ram[0][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.756      ;
; 0.624 ; ram[0][2] ; q_b[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.757      ;
; 0.625 ; ram[7][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.761      ;
; 0.629 ; ram[7][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.765      ;
; 0.634 ; ram[5][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.765      ;
; 0.634 ; ram[7][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.770      ;
; 0.637 ; ram[3][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.770      ;
; 0.637 ; ram[1][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.769      ;
; 0.638 ; ram[4][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.770      ;
; 0.639 ; ram[3][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.772      ;
; 0.641 ; ram[3][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.774      ;
; 0.660 ; ram[5][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.792      ;
; 0.663 ; ram[4][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.795      ;
; 0.663 ; ram[5][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.799      ;
; 0.664 ; ram[7][6] ; q_b[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.796      ;
; 0.665 ; ram[5][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.799      ;
; 0.668 ; ram[2][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.799      ;
; 0.668 ; ram[7][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.804      ;
; 0.672 ; ram[1][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.805      ;
; 0.676 ; ram[0][3] ; q_a[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.809      ;
; 0.677 ; ram[7][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.814      ;
; 0.678 ; ram[4][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.810      ;
; 0.680 ; ram[6][4] ; q_a[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.813      ;
; 0.680 ; ram[5][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.816      ;
; 0.682 ; ram[0][5] ; q_b[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.814      ;
; 0.682 ; ram[0][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.815      ;
; 0.682 ; ram[0][6] ; q_a[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.815      ;
; 0.682 ; ram[0][0] ; q_a[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.815      ;
; 0.684 ; ram[7][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.819      ;
; 0.684 ; ram[5][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.820      ;
; 0.685 ; ram[5][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.821      ;
; 0.685 ; ram[6][3] ; q_b[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.817      ;
; 0.686 ; ram[1][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.818      ;
; 0.687 ; ram[4][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.823      ;
; 0.690 ; ram[2][7] ; q_b[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.823      ;
; 0.690 ; ram[7][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.827      ;
; 0.692 ; ram[0][4] ; q_b[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.824      ;
; 0.693 ; ram[0][7] ; q_a[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.825      ;
; 0.694 ; ram[7][2] ; q_a[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.828      ;
; 0.696 ; ram[6][0] ; q_b[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.832      ;
; 0.699 ; ram[6][1] ; q_b[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.835      ;
; 0.702 ; ram[0][5] ; q_a[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.832      ;
; 0.703 ; ram[4][1] ; q_a[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.839      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_a[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_a[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_a[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_a[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_a[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_a[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_a[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_a[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_b[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_b[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_b[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_b[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_b[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_b[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_b[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; q_b[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[3][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[3][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[3][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[3][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[3][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[3][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[3][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[4][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[4][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[4][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[4][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[4][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[4][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[4][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[4][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[5][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[5][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[5][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[5][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[5][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[5][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[5][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[5][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[6][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[6][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[6][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[6][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[6][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[6][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[6][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[6][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[7][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[7][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[7][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[7][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[7][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[7][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[7][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ram[7][7]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; q_a[3]~reg0 ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; q_a[5]~reg0 ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; q_a[6]~reg0 ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; q_a[7]~reg0 ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; q_b[3]~reg0 ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; q_b[6]~reg0 ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; q_b[7]~reg0 ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[1][5]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[2][2]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[3][2]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[4][0]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[4][1]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[4][2]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[4][3]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[4][6]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[4][7]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[5][0]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[5][1]   ;
; -0.013 ; 0.171        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ram[5][2]   ;
+--------+--------------+----------------+-----------------+-------+------------+-------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; addr_a[*]  ; clk        ; 2.856 ; 3.332 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 2.856 ; 3.332 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 1.666 ; 2.188 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 1.735 ; 2.424 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 2.962 ; 3.485 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 2.962 ; 3.485 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 2.349 ; 2.937 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 2.382 ; 3.023 ; Rise       ; clk             ;
; ce         ; clk        ; 2.886 ; 3.576 ; Rise       ; clk             ;
; data_a[*]  ; clk        ; 1.494 ; 2.187 ; Rise       ; clk             ;
;  data_a[0] ; clk        ; 1.228 ; 1.862 ; Rise       ; clk             ;
;  data_a[1] ; clk        ; 1.178 ; 1.830 ; Rise       ; clk             ;
;  data_a[2] ; clk        ; 1.494 ; 2.187 ; Rise       ; clk             ;
;  data_a[3] ; clk        ; 1.219 ; 1.864 ; Rise       ; clk             ;
;  data_a[4] ; clk        ; 0.883 ; 1.483 ; Rise       ; clk             ;
;  data_a[5] ; clk        ; 1.300 ; 1.982 ; Rise       ; clk             ;
;  data_a[6] ; clk        ; 1.313 ; 1.978 ; Rise       ; clk             ;
;  data_a[7] ; clk        ; 1.412 ; 2.096 ; Rise       ; clk             ;
; data_b[*]  ; clk        ; 1.756 ; 2.487 ; Rise       ; clk             ;
;  data_b[0] ; clk        ; 1.502 ; 2.178 ; Rise       ; clk             ;
;  data_b[1] ; clk        ; 1.507 ; 2.174 ; Rise       ; clk             ;
;  data_b[2] ; clk        ; 1.564 ; 2.269 ; Rise       ; clk             ;
;  data_b[3] ; clk        ; 1.310 ; 1.971 ; Rise       ; clk             ;
;  data_b[4] ; clk        ; 0.973 ; 1.589 ; Rise       ; clk             ;
;  data_b[5] ; clk        ; 1.320 ; 1.974 ; Rise       ; clk             ;
;  data_b[6] ; clk        ; 1.637 ; 2.335 ; Rise       ; clk             ;
;  data_b[7] ; clk        ; 1.756 ; 2.487 ; Rise       ; clk             ;
; we_pa      ; clk        ; 2.610 ; 3.406 ; Rise       ; clk             ;
; we_pb      ; clk        ; 3.065 ; 3.782 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; addr_a[*]  ; clk        ; -0.370 ; -0.938 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; -0.512 ; -1.088 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; -0.390 ; -0.938 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; -0.370 ; -0.957 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; -0.553 ; -1.127 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; -0.714 ; -1.304 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; -0.553 ; -1.127 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; -0.573 ; -1.193 ; Rise       ; clk             ;
; ce         ; clk        ; -1.250 ; -1.885 ; Rise       ; clk             ;
; data_a[*]  ; clk        ; -0.207 ; -0.773 ; Rise       ; clk             ;
;  data_a[0] ; clk        ; -0.207 ; -0.773 ; Rise       ; clk             ;
;  data_a[1] ; clk        ; -0.450 ; -1.050 ; Rise       ; clk             ;
;  data_a[2] ; clk        ; -0.548 ; -1.159 ; Rise       ; clk             ;
;  data_a[3] ; clk        ; -0.412 ; -1.009 ; Rise       ; clk             ;
;  data_a[4] ; clk        ; -0.299 ; -0.889 ; Rise       ; clk             ;
;  data_a[5] ; clk        ; -0.574 ; -1.188 ; Rise       ; clk             ;
;  data_a[6] ; clk        ; -0.473 ; -1.073 ; Rise       ; clk             ;
;  data_a[7] ; clk        ; -0.465 ; -1.078 ; Rise       ; clk             ;
; data_b[*]  ; clk        ; -0.138 ; -0.703 ; Rise       ; clk             ;
;  data_b[0] ; clk        ; -0.493 ; -1.109 ; Rise       ; clk             ;
;  data_b[1] ; clk        ; -0.437 ; -1.033 ; Rise       ; clk             ;
;  data_b[2] ; clk        ; -0.503 ; -1.119 ; Rise       ; clk             ;
;  data_b[3] ; clk        ; -0.557 ; -1.159 ; Rise       ; clk             ;
;  data_b[4] ; clk        ; -0.138 ; -0.703 ; Rise       ; clk             ;
;  data_b[5] ; clk        ; -0.358 ; -0.944 ; Rise       ; clk             ;
;  data_b[6] ; clk        ; -0.644 ; -1.259 ; Rise       ; clk             ;
;  data_b[7] ; clk        ; -0.716 ; -1.361 ; Rise       ; clk             ;
; we_pa      ; clk        ; -1.454 ; -2.113 ; Rise       ; clk             ;
; we_pb      ; clk        ; -1.423 ; -2.096 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q_a[*]    ; clk        ; 5.065 ; 5.222 ; Rise       ; clk             ;
;  q_a[0]   ; clk        ; 4.164 ; 4.270 ; Rise       ; clk             ;
;  q_a[1]   ; clk        ; 4.369 ; 4.504 ; Rise       ; clk             ;
;  q_a[2]   ; clk        ; 4.227 ; 4.348 ; Rise       ; clk             ;
;  q_a[3]   ; clk        ; 4.478 ; 4.625 ; Rise       ; clk             ;
;  q_a[4]   ; clk        ; 4.256 ; 4.384 ; Rise       ; clk             ;
;  q_a[5]   ; clk        ; 4.386 ; 4.527 ; Rise       ; clk             ;
;  q_a[6]   ; clk        ; 5.065 ; 5.222 ; Rise       ; clk             ;
;  q_a[7]   ; clk        ; 4.305 ; 4.417 ; Rise       ; clk             ;
; q_b[*]    ; clk        ; 4.502 ; 4.651 ; Rise       ; clk             ;
;  q_b[0]   ; clk        ; 4.416 ; 4.562 ; Rise       ; clk             ;
;  q_b[1]   ; clk        ; 4.469 ; 4.615 ; Rise       ; clk             ;
;  q_b[2]   ; clk        ; 4.402 ; 4.544 ; Rise       ; clk             ;
;  q_b[3]   ; clk        ; 4.313 ; 4.438 ; Rise       ; clk             ;
;  q_b[4]   ; clk        ; 4.343 ; 4.473 ; Rise       ; clk             ;
;  q_b[5]   ; clk        ; 4.502 ; 4.651 ; Rise       ; clk             ;
;  q_b[6]   ; clk        ; 4.487 ; 4.632 ; Rise       ; clk             ;
;  q_b[7]   ; clk        ; 4.296 ; 4.430 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q_a[*]    ; clk        ; 4.027 ; 4.129 ; Rise       ; clk             ;
;  q_a[0]   ; clk        ; 4.027 ; 4.129 ; Rise       ; clk             ;
;  q_a[1]   ; clk        ; 4.223 ; 4.354 ; Rise       ; clk             ;
;  q_a[2]   ; clk        ; 4.087 ; 4.204 ; Rise       ; clk             ;
;  q_a[3]   ; clk        ; 4.328 ; 4.470 ; Rise       ; clk             ;
;  q_a[4]   ; clk        ; 4.116 ; 4.239 ; Rise       ; clk             ;
;  q_a[5]   ; clk        ; 4.241 ; 4.377 ; Rise       ; clk             ;
;  q_a[6]   ; clk        ; 4.925 ; 5.080 ; Rise       ; clk             ;
;  q_a[7]   ; clk        ; 4.163 ; 4.272 ; Rise       ; clk             ;
; q_b[*]    ; clk        ; 4.155 ; 4.284 ; Rise       ; clk             ;
;  q_b[0]   ; clk        ; 4.269 ; 4.409 ; Rise       ; clk             ;
;  q_b[1]   ; clk        ; 4.319 ; 4.460 ; Rise       ; clk             ;
;  q_b[2]   ; clk        ; 4.255 ; 4.391 ; Rise       ; clk             ;
;  q_b[3]   ; clk        ; 4.170 ; 4.291 ; Rise       ; clk             ;
;  q_b[4]   ; clk        ; 4.199 ; 4.325 ; Rise       ; clk             ;
;  q_b[5]   ; clk        ; 4.352 ; 4.496 ; Rise       ; clk             ;
;  q_b[6]   ; clk        ; 4.336 ; 4.477 ; Rise       ; clk             ;
;  q_b[7]   ; clk        ; 4.155 ; 4.284 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.046  ; 0.448 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.046  ; 0.448 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -24.834 ; 0.0   ; 0.0      ; 0.0     ; -151.56             ;
;  clk             ; -24.834 ; 0.000 ; N/A      ; N/A     ; -151.560            ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; addr_a[*]  ; clk        ; 6.410 ; 6.987 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 6.410 ; 6.987 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 3.850 ; 4.198 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 4.329 ; 4.302 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 6.866 ; 7.221 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 6.866 ; 7.221 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 5.542 ; 5.815 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 5.666 ; 5.884 ; Rise       ; clk             ;
; ce         ; clk        ; 7.007 ; 7.084 ; Rise       ; clk             ;
; data_a[*]  ; clk        ; 3.816 ; 3.869 ; Rise       ; clk             ;
;  data_a[0] ; clk        ; 3.153 ; 3.232 ; Rise       ; clk             ;
;  data_a[1] ; clk        ; 3.039 ; 3.152 ; Rise       ; clk             ;
;  data_a[2] ; clk        ; 3.816 ; 3.869 ; Rise       ; clk             ;
;  data_a[3] ; clk        ; 3.135 ; 3.237 ; Rise       ; clk             ;
;  data_a[4] ; clk        ; 2.301 ; 2.468 ; Rise       ; clk             ;
;  data_a[5] ; clk        ; 3.329 ; 3.387 ; Rise       ; clk             ;
;  data_a[6] ; clk        ; 3.300 ; 3.388 ; Rise       ; clk             ;
;  data_a[7] ; clk        ; 3.549 ; 3.601 ; Rise       ; clk             ;
; data_b[*]  ; clk        ; 4.339 ; 4.377 ; Rise       ; clk             ;
;  data_b[0] ; clk        ; 3.870 ; 3.876 ; Rise       ; clk             ;
;  data_b[1] ; clk        ; 3.831 ; 3.837 ; Rise       ; clk             ;
;  data_b[2] ; clk        ; 3.963 ; 3.988 ; Rise       ; clk             ;
;  data_b[3] ; clk        ; 3.281 ; 3.384 ; Rise       ; clk             ;
;  data_b[4] ; clk        ; 2.551 ; 2.706 ; Rise       ; clk             ;
;  data_b[5] ; clk        ; 3.437 ; 3.466 ; Rise       ; clk             ;
;  data_b[6] ; clk        ; 4.067 ; 4.141 ; Rise       ; clk             ;
;  data_b[7] ; clk        ; 4.339 ; 4.377 ; Rise       ; clk             ;
; we_pa      ; clk        ; 6.602 ; 6.414 ; Rise       ; clk             ;
; we_pb      ; clk        ; 7.376 ; 7.503 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; addr_a[*]  ; clk        ; -0.370 ; -0.938 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; -0.512 ; -1.088 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; -0.390 ; -0.938 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; -0.370 ; -0.957 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; -0.553 ; -1.127 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; -0.714 ; -1.304 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; -0.553 ; -1.127 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; -0.573 ; -1.193 ; Rise       ; clk             ;
; ce         ; clk        ; -1.250 ; -1.885 ; Rise       ; clk             ;
; data_a[*]  ; clk        ; -0.207 ; -0.548 ; Rise       ; clk             ;
;  data_a[0] ; clk        ; -0.207 ; -0.548 ; Rise       ; clk             ;
;  data_a[1] ; clk        ; -0.450 ; -1.050 ; Rise       ; clk             ;
;  data_a[2] ; clk        ; -0.548 ; -1.159 ; Rise       ; clk             ;
;  data_a[3] ; clk        ; -0.412 ; -0.992 ; Rise       ; clk             ;
;  data_a[4] ; clk        ; -0.299 ; -0.786 ; Rise       ; clk             ;
;  data_a[5] ; clk        ; -0.574 ; -1.188 ; Rise       ; clk             ;
;  data_a[6] ; clk        ; -0.473 ; -1.073 ; Rise       ; clk             ;
;  data_a[7] ; clk        ; -0.465 ; -1.078 ; Rise       ; clk             ;
; data_b[*]  ; clk        ; -0.138 ; -0.463 ; Rise       ; clk             ;
;  data_b[0] ; clk        ; -0.493 ; -1.109 ; Rise       ; clk             ;
;  data_b[1] ; clk        ; -0.437 ; -1.011 ; Rise       ; clk             ;
;  data_b[2] ; clk        ; -0.503 ; -1.119 ; Rise       ; clk             ;
;  data_b[3] ; clk        ; -0.557 ; -1.159 ; Rise       ; clk             ;
;  data_b[4] ; clk        ; -0.138 ; -0.463 ; Rise       ; clk             ;
;  data_b[5] ; clk        ; -0.358 ; -0.925 ; Rise       ; clk             ;
;  data_b[6] ; clk        ; -0.644 ; -1.259 ; Rise       ; clk             ;
;  data_b[7] ; clk        ; -0.716 ; -1.361 ; Rise       ; clk             ;
; we_pa      ; clk        ; -1.454 ; -2.113 ; Rise       ; clk             ;
; we_pb      ; clk        ; -1.423 ; -2.096 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; q_a[*]    ; clk        ; 10.201 ; 10.209 ; Rise       ; clk             ;
;  q_a[0]   ; clk        ; 8.738  ; 8.651  ; Rise       ; clk             ;
;  q_a[1]   ; clk        ; 9.214  ; 9.095  ; Rise       ; clk             ;
;  q_a[2]   ; clk        ; 8.860  ; 8.791  ; Rise       ; clk             ;
;  q_a[3]   ; clk        ; 9.479  ; 9.315  ; Rise       ; clk             ;
;  q_a[4]   ; clk        ; 8.940  ; 8.865  ; Rise       ; clk             ;
;  q_a[5]   ; clk        ; 9.232  ; 9.142  ; Rise       ; clk             ;
;  q_a[6]   ; clk        ; 10.201 ; 10.209 ; Rise       ; clk             ;
;  q_a[7]   ; clk        ; 9.086  ; 8.910  ; Rise       ; clk             ;
; q_b[*]    ; clk        ; 9.543  ; 9.377  ; Rise       ; clk             ;
;  q_b[0]   ; clk        ; 9.285  ; 9.184  ; Rise       ; clk             ;
;  q_b[1]   ; clk        ; 9.475  ; 9.297  ; Rise       ; clk             ;
;  q_b[2]   ; clk        ; 9.307  ; 9.185  ; Rise       ; clk             ;
;  q_b[3]   ; clk        ; 9.103  ; 8.991  ; Rise       ; clk             ;
;  q_b[4]   ; clk        ; 9.157  ; 9.034  ; Rise       ; clk             ;
;  q_b[5]   ; clk        ; 9.543  ; 9.377  ; Rise       ; clk             ;
;  q_b[6]   ; clk        ; 9.502  ; 9.328  ; Rise       ; clk             ;
;  q_b[7]   ; clk        ; 8.990  ; 8.921  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q_a[*]    ; clk        ; 4.027 ; 4.129 ; Rise       ; clk             ;
;  q_a[0]   ; clk        ; 4.027 ; 4.129 ; Rise       ; clk             ;
;  q_a[1]   ; clk        ; 4.223 ; 4.354 ; Rise       ; clk             ;
;  q_a[2]   ; clk        ; 4.087 ; 4.204 ; Rise       ; clk             ;
;  q_a[3]   ; clk        ; 4.328 ; 4.470 ; Rise       ; clk             ;
;  q_a[4]   ; clk        ; 4.116 ; 4.239 ; Rise       ; clk             ;
;  q_a[5]   ; clk        ; 4.241 ; 4.377 ; Rise       ; clk             ;
;  q_a[6]   ; clk        ; 4.925 ; 5.080 ; Rise       ; clk             ;
;  q_a[7]   ; clk        ; 4.163 ; 4.272 ; Rise       ; clk             ;
; q_b[*]    ; clk        ; 4.155 ; 4.284 ; Rise       ; clk             ;
;  q_b[0]   ; clk        ; 4.269 ; 4.409 ; Rise       ; clk             ;
;  q_b[1]   ; clk        ; 4.319 ; 4.460 ; Rise       ; clk             ;
;  q_b[2]   ; clk        ; 4.255 ; 4.391 ; Rise       ; clk             ;
;  q_b[3]   ; clk        ; 4.170 ; 4.291 ; Rise       ; clk             ;
;  q_b[4]   ; clk        ; 4.199 ; 4.325 ; Rise       ; clk             ;
;  q_b[5]   ; clk        ; 4.352 ; 4.496 ; Rise       ; clk             ;
;  q_b[6]   ; clk        ; 4.336 ; 4.477 ; Rise       ; clk             ;
;  q_b[7]   ; clk        ; 4.155 ; 4.284 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; q_a[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_a[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_a[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_a[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_a[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_a[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_a[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_a[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_b[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_b[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_b[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_b[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_b[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_b[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_b[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q_b[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; addr_a[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr_a[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr_a[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr_b[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr_b[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr_b[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_a[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_b[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; we_pb               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ce                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; we_pa               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_a[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_b[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_a[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_b[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_a[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_b[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_a[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_b[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_a[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_b[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_a[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_b[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_a[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_b[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q_a[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_a[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_a[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_a[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_a[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_a[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_a[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; q_a[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_b[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_b[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_b[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_b[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_b[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_b[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_b[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; q_b[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.42 V              ; -0.0133 V           ; 0.192 V                              ; 0.016 V                              ; 1.47e-10 s                  ; 2.58e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.42 V             ; -0.0133 V          ; 0.192 V                             ; 0.016 V                             ; 1.47e-10 s                 ; 2.58e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.11e-09 V                   ; 2.37 V              ; -0.0252 V           ; 0.223 V                              ; 0.03 V                               ; 3.37e-10 s                  ; 3.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.11e-09 V                  ; 2.37 V             ; -0.0252 V          ; 0.223 V                             ; 0.03 V                              ; 3.37e-10 s                 ; 3.05e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q_a[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_a[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_a[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_a[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_a[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_a[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_a[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; q_a[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_b[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_b[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_b[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_b[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_b[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_b[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_b[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; q_b[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.88e-07 V                   ; 2.34 V              ; -0.0152 V           ; 0.033 V                              ; 0.041 V                              ; 2.39e-10 s                  ; 3.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.88e-07 V                  ; 2.34 V             ; -0.0152 V          ; 0.033 V                             ; 0.041 V                             ; 2.39e-10 s                 ; 3.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.3e-07 V                    ; 2.35 V              ; -0.00615 V          ; 0.108 V                              ; 0.012 V                              ; 4.61e-10 s                  ; 3.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.3e-07 V                   ; 2.35 V             ; -0.00615 V         ; 0.108 V                             ; 0.012 V                             ; 4.61e-10 s                 ; 3.99e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q_a[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_a[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_a[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_a[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_a[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_a[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_a[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; q_a[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_b[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_b[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_b[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_b[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_b[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_b[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_b[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; q_b[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 128      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 128      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 752   ; 752  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Jul 08 15:14:41 2021
Info: Command: quartus_sta dualPort_ramSR -c dualPort_ramSR
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dualPort_ramSR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.046
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.046       -24.834 clk 
Info (332146): Worst-case hold slack is 1.136
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.136         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -151.560 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.909
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.909       -22.616 clk 
Info (332146): Worst-case hold slack is 1.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.050         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -151.560 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.305        -1.735 clk 
Info (332146): Worst-case hold slack is 0.448
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.448         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -83.984 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4686 megabytes
    Info: Processing ended: Thu Jul 08 15:14:47 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


