# Time_Syn_fpga
时间角度可调的FPGA板卡间时间同步工程，最低精度取决于时钟频率，该工程里为6.4ns
