TimeQuest Timing Analyzer report for mip32
Wed Aug 23 09:18:47 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'frequencyDivider:divider|clkReg'
 13. Slow 1200mV 85C Model Setup: 'clock_50MHz'
 14. Slow 1200mV 85C Model Setup: 'ID_EX:idex|control[1]'
 15. Slow 1200mV 85C Model Hold: 'frequencyDivider:divider|clkReg'
 16. Slow 1200mV 85C Model Hold: 'clock_50MHz'
 17. Slow 1200mV 85C Model Hold: 'ID_EX:idex|control[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50MHz'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'frequencyDivider:divider|clkReg'
 33. Slow 1200mV 0C Model Setup: 'clock_50MHz'
 34. Slow 1200mV 0C Model Setup: 'ID_EX:idex|control[1]'
 35. Slow 1200mV 0C Model Hold: 'frequencyDivider:divider|clkReg'
 36. Slow 1200mV 0C Model Hold: 'clock_50MHz'
 37. Slow 1200mV 0C Model Hold: 'ID_EX:idex|control[1]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'frequencyDivider:divider|clkReg'
 52. Fast 1200mV 0C Model Setup: 'clock_50MHz'
 53. Fast 1200mV 0C Model Setup: 'ID_EX:idex|control[1]'
 54. Fast 1200mV 0C Model Hold: 'frequencyDivider:divider|clkReg'
 55. Fast 1200mV 0C Model Hold: 'clock_50MHz'
 56. Fast 1200mV 0C Model Hold: 'ID_EX:idex|control[1]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mip32                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE30F23C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clock_50MHz                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50MHz }                     ;
; frequencyDivider:divider|clkReg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { frequencyDivider:divider|clkReg } ;
; ID_EX:idex|control[1]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ID_EX:idex|control[1] }           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 47.23 MHz  ; 47.23 MHz       ; frequencyDivider:divider|clkReg ;                                                               ;
; 254.39 MHz ; 250.0 MHz       ; clock_50MHz                     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; frequencyDivider:divider|clkReg ; -20.173 ; -8499.599     ;
; clock_50MHz                     ; -18.515 ; -1573.383     ;
; ID_EX:idex|control[1]           ; -17.540 ; -548.761      ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; frequencyDivider:divider|clkReg ; -1.908 ; -31.266       ;
; clock_50MHz                     ; -1.514 ; -5.880        ;
; ID_EX:idex|control[1]           ; 0.737  ; 0.000         ;
+---------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_50MHz                     ; -3.000 ; -537.253      ;
; frequencyDivider:divider|clkReg ; -1.285 ; -1886.380     ;
; ID_EX:idex|control[1]           ; 0.472  ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'frequencyDivider:divider|clkReg'                                                                                                     ;
+---------+-------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -20.173 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 21.099     ;
; -20.041 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.967     ;
; -20.037 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.963     ;
; -19.909 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.835     ;
; -19.905 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.831     ;
; -19.808 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.085     ; 20.721     ;
; -19.777 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.703     ;
; -19.773 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.699     ;
; -19.645 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.571     ;
; -19.641 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.567     ;
; -19.513 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.439     ;
; -19.509 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.435     ;
; -19.381 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.307     ;
; -19.377 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.303     ;
; -19.249 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.175     ;
; -19.245 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.171     ;
; -19.119 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[15] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.043     ;
; -19.113 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 20.039     ;
; -18.987 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[13] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.911     ;
; -18.983 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[14] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.907     ;
; -18.855 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[11] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.779     ;
; -18.851 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[12] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.775     ;
; -18.723 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[9]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.647     ;
; -18.719 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[10] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.643     ;
; -18.690 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.616     ;
; -18.672 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.598     ;
; -18.653 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.579     ;
; -18.619 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.545     ;
; -18.591 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[7]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.515     ;
; -18.587 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[8]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.511     ;
; -18.558 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.484     ;
; -18.554 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.480     ;
; -18.540 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.466     ;
; -18.536 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.462     ;
; -18.521 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.447     ;
; -18.517 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.443     ;
; -18.487 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.413     ;
; -18.483 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.409     ;
; -18.459 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[5]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.383     ;
; -18.455 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[6]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.379     ;
; -18.426 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.352     ;
; -18.422 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.348     ;
; -18.408 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.334     ;
; -18.404 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.330     ;
; -18.389 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.315     ;
; -18.385 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.311     ;
; -18.380 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.306     ;
; -18.378 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.304     ;
; -18.355 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.281     ;
; -18.351 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.277     ;
; -18.325 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.085     ; 19.238     ;
; -18.323 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[4]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.247     ;
; -18.307 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.085     ; 19.220     ;
; -18.294 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.220     ;
; -18.290 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.216     ;
; -18.288 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.214     ;
; -18.288 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.085     ; 19.201     ;
; -18.276 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.202     ;
; -18.272 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.198     ;
; -18.267 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.193     ;
; -18.257 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.183     ;
; -18.254 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.085     ; 19.167     ;
; -18.253 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.179     ;
; -18.251 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.177     ;
; -18.248 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.174     ;
; -18.246 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.172     ;
; -18.245 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.171     ;
; -18.244 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.170     ;
; -18.242 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.168     ;
; -18.226 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[3]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.150     ;
; -18.223 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.149     ;
; -18.219 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.145     ;
; -18.191 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[2]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 19.115     ;
; -18.177 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.103     ;
; -18.162 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.088     ;
; -18.158 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.084     ;
; -18.156 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.082     ;
; -18.152 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.078     ;
; -18.144 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.070     ;
; -18.140 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.066     ;
; -18.135 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.061     ;
; -18.131 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.057     ;
; -18.125 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.051     ;
; -18.121 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.047     ;
; -18.119 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.045     ;
; -18.116 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.042     ;
; -18.115 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.041     ;
; -18.114 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.040     ;
; -18.113 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.039     ;
; -18.112 ; MEM_WB:memwb|destReg[4] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.038     ;
; -18.112 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.038     ;
; -18.110 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.036     ;
; -18.109 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.035     ;
; -18.091 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.017     ;
; -18.087 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 19.013     ;
; -18.045 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 18.971     ;
; -18.045 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 18.971     ;
; -18.041 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 18.967     ;
; -18.030 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 18.956     ;
; -18.026 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 18.952     ;
+---------+-------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50MHz'                                                                                                                                                                                                                   ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -18.515 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 18.781     ;
; -18.436 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 18.697     ;
; -18.421 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 18.685     ;
; -18.392 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 18.660     ;
; -17.032 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 17.298     ;
; -17.014 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 17.280     ;
; -16.995 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 17.261     ;
; -16.961 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 17.227     ;
; -16.953 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 17.214     ;
; -16.938 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 17.202     ;
; -16.935 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 17.196     ;
; -16.920 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 17.184     ;
; -16.916 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 17.177     ;
; -16.909 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 17.177     ;
; -16.901 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 17.165     ;
; -16.891 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 17.159     ;
; -16.882 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 17.143     ;
; -16.872 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 17.140     ;
; -16.867 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 17.131     ;
; -16.838 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 17.106     ;
; -16.722 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.988     ;
; -16.720 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.986     ;
; -16.643 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.904     ;
; -16.641 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.902     ;
; -16.630 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.896     ;
; -16.628 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.892     ;
; -16.626 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.890     ;
; -16.609 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.875     ;
; -16.599 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.867     ;
; -16.597 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.865     ;
; -16.593 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.859     ;
; -16.587 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.853     ;
; -16.551 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.812     ;
; -16.536 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.800     ;
; -16.530 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.791     ;
; -16.519 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.785     ;
; -16.515 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.779     ;
; -16.514 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.775     ;
; -16.508 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.769     ;
; -16.507 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.775     ;
; -16.499 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.763     ;
; -16.493 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.757     ;
; -16.486 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.754     ;
; -16.470 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.738     ;
; -16.464 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.732     ;
; -16.449 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.715     ;
; -16.440 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.701     ;
; -16.425 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.689     ;
; -16.396 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.664     ;
; -16.387 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.653     ;
; -16.370 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.631     ;
; -16.355 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.619     ;
; -16.344 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.610     ;
; -16.326 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.594     ;
; -16.316 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.582     ;
; -16.314 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.580     ;
; -16.308 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.569     ;
; -16.293 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.557     ;
; -16.292 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.558     ;
; -16.277 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.543     ;
; -16.273 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.184     ; 16.117     ;
; -16.265 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.526     ;
; -16.264 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.532     ;
; -16.250 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.514     ;
; -16.237 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.498     ;
; -16.235 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.496     ;
; -16.222 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.486     ;
; -16.221 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.489     ;
; -16.220 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.484     ;
; -16.213 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.474     ;
; -16.198 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.462     ;
; -16.198 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.459     ;
; -16.194 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.189     ; 16.033     ;
; -16.193 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.461     ;
; -16.191 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.459     ;
; -16.183 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.447     ;
; -16.179 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.186     ; 16.021     ;
; -16.169 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.437     ;
; -16.154 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.422     ;
; -16.150 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.182     ; 15.996     ;
; -16.149 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.415     ;
; -16.098 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.761     ; 16.365     ;
; -16.070 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.331     ;
; -16.055 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.319     ;
; -16.026 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.294     ;
; -16.019 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.766     ; 16.281     ;
; -16.004 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.763     ; 16.269     ;
; -15.975 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.759     ; 16.244     ;
; -15.930 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.215     ; 15.743     ;
; -15.925 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.191     ;
; -15.908 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.759     ; 16.177     ;
; -15.851 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.220     ; 15.659     ;
; -15.846 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.767     ; 16.107     ;
; -15.836 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.217     ; 15.647     ;
; -15.831 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.095     ;
; -15.829 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.764     ; 16.093     ;
; -15.819 ; EX_MEM:exmem|pc[28]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.762     ; 16.085     ;
; -15.814 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.761     ; 16.081     ;
; -15.807 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.213     ; 15.622     ;
; -15.802 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.760     ; 16.070     ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ID_EX:idex|control[1]'                                                                                                    ;
+---------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -17.540 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.243      ; 17.778     ;
; -17.458 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.088      ; 17.715     ;
; -17.360 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 17.576     ;
; -17.353 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 17.574     ;
; -17.287 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.236      ; 17.530     ;
; -17.237 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.331      ; 17.413     ;
; -17.232 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 17.448     ;
; -17.231 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.332      ; 17.410     ;
; -17.231 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.207      ; 17.438     ;
; -17.224 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.231      ; 17.460     ;
; -17.222 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.231      ; 17.453     ;
; -17.221 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.224      ; 17.443     ;
; -17.219 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.232      ; 17.457     ;
; -17.214 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.225      ; 17.444     ;
; -17.206 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.223      ; 17.429     ;
; -17.202 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.223      ; 17.429     ;
; -17.195 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.238      ; 17.433     ;
; -17.190 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.215      ; 17.403     ;
; -17.189 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.214      ; 17.401     ;
; -17.184 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.214      ; 17.402     ;
; -17.182 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.208      ; 17.389     ;
; -17.175 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.244      ; 17.423     ;
; -17.166 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.233      ; 17.400     ;
; -17.120 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.210      ; 17.336     ;
; -17.056 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.347      ; 17.249     ;
; -16.964 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.283      ; 17.252     ;
; -16.960 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.285      ; 17.246     ;
; -16.954 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.285      ; 17.246     ;
; -16.932 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[7]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.102      ; 17.213     ;
; -16.838 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.209      ; 17.052     ;
; -16.732 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.103      ; 17.017     ;
; -16.487 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.345      ; 16.876     ;
; -16.057 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.243      ; 16.295     ;
; -16.039 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.243      ; 16.277     ;
; -16.020 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.243      ; 16.258     ;
; -15.986 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.243      ; 16.224     ;
; -15.975 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.088      ; 16.232     ;
; -15.957 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.088      ; 16.214     ;
; -15.938 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.088      ; 16.195     ;
; -15.904 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.088      ; 16.161     ;
; -15.877 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 16.093     ;
; -15.870 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 16.091     ;
; -15.859 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 16.075     ;
; -15.852 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 16.073     ;
; -15.840 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 16.056     ;
; -15.833 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 16.054     ;
; -15.806 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 16.022     ;
; -15.804 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.236      ; 16.047     ;
; -15.799 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 16.020     ;
; -15.786 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.236      ; 16.029     ;
; -15.767 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.236      ; 16.010     ;
; -15.754 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.331      ; 15.930     ;
; -15.749 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 15.965     ;
; -15.748 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.332      ; 15.927     ;
; -15.748 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.207      ; 15.955     ;
; -15.747 ; ID_EX:idex|rs[3]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.243      ; 15.985     ;
; -15.745 ; ID_EX:idex|rs[1]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.243      ; 15.983     ;
; -15.741 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.231      ; 15.977     ;
; -15.739 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.231      ; 15.970     ;
; -15.738 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.224      ; 15.960     ;
; -15.736 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.331      ; 15.912     ;
; -15.736 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.232      ; 15.974     ;
; -15.733 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.236      ; 15.976     ;
; -15.731 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 15.947     ;
; -15.731 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.225      ; 15.961     ;
; -15.730 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.332      ; 15.909     ;
; -15.730 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.207      ; 15.937     ;
; -15.723 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.231      ; 15.959     ;
; -15.723 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.223      ; 15.946     ;
; -15.721 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.231      ; 15.952     ;
; -15.720 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.224      ; 15.942     ;
; -15.719 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.223      ; 15.946     ;
; -15.718 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.232      ; 15.956     ;
; -15.717 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.331      ; 15.893     ;
; -15.713 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.225      ; 15.943     ;
; -15.712 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.238      ; 15.950     ;
; -15.712 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.216      ; 15.928     ;
; -15.711 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.332      ; 15.890     ;
; -15.711 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.207      ; 15.918     ;
; -15.707 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.215      ; 15.920     ;
; -15.706 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.214      ; 15.918     ;
; -15.705 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.223      ; 15.928     ;
; -15.704 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.231      ; 15.940     ;
; -15.702 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.231      ; 15.933     ;
; -15.701 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.223      ; 15.928     ;
; -15.701 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.214      ; 15.919     ;
; -15.701 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.224      ; 15.923     ;
; -15.699 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.208      ; 15.906     ;
; -15.699 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.232      ; 15.937     ;
; -15.694 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.238      ; 15.932     ;
; -15.694 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.225      ; 15.924     ;
; -15.692 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.244      ; 15.940     ;
; -15.689 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.215      ; 15.902     ;
; -15.688 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.214      ; 15.900     ;
; -15.686 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.223      ; 15.909     ;
; -15.683 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.214      ; 15.901     ;
; -15.683 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.233      ; 15.917     ;
; -15.683 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.331      ; 15.859     ;
; -15.682 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.223      ; 15.909     ;
; -15.681 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.208      ; 15.888     ;
+---------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'frequencyDivider:divider|clkReg'                                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.908 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[1]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.278      ;
; -1.838 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[3]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.348      ;
; -1.801 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[2]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.385      ;
; -1.662 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[6]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.524      ;
; -1.652 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[7]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.534      ;
; -1.549 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[4]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.637      ;
; -1.470 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[5]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.716      ;
; -1.452 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[10]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.734      ;
; -1.400 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.786      ;
; -1.364 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[1]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.322      ;
; -1.320 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[9]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.866      ;
; -1.307 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[3]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.379      ;
; -1.304 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[2]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.382      ;
; -1.194 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[11]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 2.992      ;
; -1.185 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[12]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 3.001      ;
; -1.167 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[7]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.519      ;
; -1.144 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[6]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.542      ;
; -1.069 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[17]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.118      ;
; -1.068 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[13]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 3.118      ;
; -1.063 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[14]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 3.123      ;
; -1.056 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[16]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.131      ;
; -1.036 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[4]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.650      ;
; -0.975 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[5]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.711      ;
; -0.953 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[10]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.733      ;
; -0.942 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[15]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.748      ; 3.244      ;
; -0.924 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.762      ;
; -0.882 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[20]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.305      ;
; -0.867 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[23]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.320      ;
; -0.802 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[18]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.385      ;
; -0.750 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[9]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.936      ;
; -0.748 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[22]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.439      ;
; -0.726 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[21]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.461      ;
; -0.704 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[12]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 2.982      ;
; -0.691 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[19]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.496      ;
; -0.636 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[11]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 3.050      ;
; -0.581 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[14]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 3.105      ;
; -0.571 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[24]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.616      ;
; -0.544 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[13]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 3.142      ;
; -0.540 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[17]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.147      ;
; -0.527 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[16]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.160      ;
; -0.506 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[25]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.681      ;
; -0.445 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[26]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.742      ;
; -0.415 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[27]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.772      ;
; -0.409 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[28]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.778      ;
; -0.396 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[15]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.748      ; 3.290      ;
; -0.391 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[20]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.296      ;
; -0.374 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[23]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.313      ;
; -0.303 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[18]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.384      ;
; -0.279 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[22]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.408      ;
; -0.254 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[29]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.933      ;
; -0.253 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[21]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.434      ;
; -0.208 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[19]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.479      ;
; -0.193 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[30]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 3.994      ;
; -0.128 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[31]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.749      ; 4.059      ;
; -0.072 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[24]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.615      ;
; -0.042 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[25]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.645      ;
; 0.054  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[26]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.741      ;
; 0.068  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[28]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.755      ;
; 0.084  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[27]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.771      ;
; 0.210  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[29]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.897      ;
; 0.276  ; ID_EX:idex|control[1]                  ; EX_MEM:exmem|control[1]                ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.742      ; 4.456      ;
; 0.306  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[30]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 3.993      ;
; 0.330  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[0]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.735      ; 4.503      ;
; 0.336  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[31]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.749      ; 4.023      ;
; 0.409  ; uart:uart1|tx:transmiter|tx            ; uart:uart1|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart1|tx:transmiter|estado.00     ; uart:uart1|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart1|tx:transmiter|estado.01     ; uart:uart1|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart1|tx:transmiter|contador[0]   ; uart:uart1|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart1|tx:transmiter|contador[1]   ; uart:uart1|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart1|tx:transmiter|contador[2]   ; uart:uart1|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart1|tx:transmiter|estado.11     ; uart:uart1|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart1|rx:receiver|rdy             ; uart:uart1|rx:receiver|rdy             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart0|rx:receiver|rdy             ; uart:uart0|rx:receiver|rdy             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart0|rx:receiver|amostra_dado[0] ; uart:uart0|rx:receiver|amostra_dado[0] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart0|rx:receiver|amostra_dado[1] ; uart:uart0|rx:receiver|amostra_dado[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart0|rx:receiver|amostra_dado[3] ; uart:uart0|rx:receiver|amostra_dado[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart0|rx:receiver|amostra_dado[2] ; uart:uart0|rx:receiver|amostra_dado[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart0|baudRate:baudrate|rx_acc[3] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.409  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.074      ; 0.669      ;
; 0.410  ; uart:uart0|tx:transmiter|tx            ; uart:uart0|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|tx:transmiter|estado.01     ; uart:uart0|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|tx:transmiter|contador[0]   ; uart:uart0|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|tx:transmiter|contador[1]   ; uart:uart0|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|tx:transmiter|contador[2]   ; uart:uart0|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|tx:transmiter|estado.00     ; uart:uart0|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|tx:transmiter|estado.11     ; uart:uart0|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|rx:receiver|data[3]         ; uart:uart0|rx:receiver|data[3]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart1|rx:receiver|data[3]         ; uart:uart1|rx:receiver|data[3]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|rx:receiver|data[4]         ; uart:uart0|rx:receiver|data[4]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart1|rx:receiver|data[4]         ; uart:uart1|rx:receiver|data[4]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|rx:receiver|data[2]         ; uart:uart0|rx:receiver|data[2]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart1|rx:receiver|data[2]         ; uart:uart1|rx:receiver|data[2]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|rx:receiver|data[0]         ; uart:uart0|rx:receiver|data[0]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart1|rx:receiver|data[0]         ; uart:uart1|rx:receiver|data[0]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|rx:receiver|data[1]         ; uart:uart0|rx:receiver|data[1]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart1|rx:receiver|data[1]         ; uart:uart1|rx:receiver|data[1]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|rx:receiver|data[5]         ; uart:uart0|rx:receiver|data[5]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart1|rx:receiver|data[5]         ; uart:uart1|rx:receiver|data[5]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
; 0.410  ; uart:uart0|rx:receiver|data[6]         ; uart:uart0|rx:receiver|data[6]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.669      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50MHz'                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.514 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 3.057      ; 2.027      ;
; -1.512 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 3.064      ; 2.036      ;
; -1.507 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 3.060      ; 2.037      ;
; -1.347 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 3.063      ; 2.200      ;
; -1.007 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 3.057      ; 2.034      ;
; -0.999 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 3.060      ; 2.045      ;
; -0.998 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 3.064      ; 2.050      ;
; -0.808 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 3.063      ; 2.239      ;
; 0.398  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|stage.11                                                                                             ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.090      ; 0.674      ;
; 0.419  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|clkReg                                                                                               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.090      ; 0.695      ;
; 1.393  ; EX_MEM:exmem|control[3]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store                                   ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.860     ; 0.749      ;
; 1.546  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store                                   ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.860     ; 0.902      ;
; 1.683  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.435      ; 2.340      ;
; 1.684  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.506     ; 1.430      ;
; 1.685  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.336      ;
; 1.685  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.336      ;
; 1.685  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.336      ;
; 1.756  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.435      ; 2.413      ;
; 1.758  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.409      ;
; 1.758  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.409      ;
; 1.758  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.409      ;
; 1.825  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.506     ; 1.571      ;
; 1.862  ; EX_MEM:exmem|rtValue[16]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.477     ; 1.637      ;
; 1.872  ; EX_MEM:exmem|rtValue[8]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.506     ; 1.618      ;
; 1.874  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.507     ; 1.619      ;
; 1.892  ; EX_MEM:exmem|rtValue[11]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a43~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.499     ; 1.645      ;
; 1.957  ; EX_MEM:exmem|control[3]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.504     ; 1.705      ;
; 1.962  ; EX_MEM:exmem|rtValue[22]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.477     ; 1.737      ;
; 1.973  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a6~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.508     ; 1.717      ;
; 1.977  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a37~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.504     ; 1.725      ;
; 1.980  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.510     ; 1.722      ;
; 1.997  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.464      ; 2.683      ;
; 1.999  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.679      ;
; 1.999  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.679      ;
; 1.999  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.679      ;
; 2.006  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.464      ; 2.692      ;
; 2.008  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.688      ;
; 2.008  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.688      ;
; 2.008  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.688      ;
; 2.019  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.432      ; 2.673      ;
; 2.021  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.445      ; 2.688      ;
; 2.021  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.669      ;
; 2.021  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.669      ;
; 2.021  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.669      ;
; 2.023  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a4~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.512     ; 1.763      ;
; 2.023  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.439      ; 2.684      ;
; 2.023  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.439      ; 2.684      ;
; 2.023  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.439      ; 2.684      ;
; 2.024  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.434      ; 2.680      ;
; 2.026  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.676      ;
; 2.026  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.676      ;
; 2.026  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.676      ;
; 2.030  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a60~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.503     ; 1.779      ;
; 2.033  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.464      ; 2.719      ;
; 2.035  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.715      ;
; 2.035  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.715      ;
; 2.035  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.715      ;
; 2.037  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a5~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.505     ; 1.784      ;
; 2.046  ; EX_MEM:exmem|rtValue[24]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.477     ; 1.821      ;
; 2.048  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a35~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.504     ; 1.796      ;
; 2.070  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.464      ; 2.756      ;
; 2.072  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.752      ;
; 2.072  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.752      ;
; 2.072  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.752      ;
; 2.079  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.464      ; 2.765      ;
; 2.081  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.761      ;
; 2.081  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.761      ;
; 2.081  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.761      ;
; 2.092  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.432      ; 2.746      ;
; 2.094  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.445      ; 2.761      ;
; 2.094  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.742      ;
; 2.094  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.742      ;
; 2.094  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.742      ;
; 2.096  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.439      ; 2.757      ;
; 2.096  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.439      ; 2.757      ;
; 2.096  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.439      ; 2.757      ;
; 2.097  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.434      ; 2.753      ;
; 2.098  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.750      ;
; 2.099  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.749      ;
; 2.099  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.749      ;
; 2.099  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.749      ;
; 2.100  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.746      ;
; 2.100  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.746      ;
; 2.100  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.746      ;
; 2.106  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.464      ; 2.792      ;
; 2.108  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.788      ;
; 2.108  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.788      ;
; 2.108  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.458      ; 2.788      ;
; 2.113  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.509     ; 1.856      ;
; 2.143  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.775     ; 1.620      ;
; 2.156  ; EX_MEM:exmem|rtValue[14]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a43~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.499     ; 1.909      ;
; 2.171  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.823      ;
; 2.172  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.768     ; 1.656      ;
; 2.173  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.819      ;
; 2.173  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.819      ;
; 2.173  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.819      ;
; 2.181  ; pc:pc|prevPc[7]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.767     ; 1.666      ;
; 2.199  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.504     ; 1.947      ;
; 2.206  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.772     ; 1.686      ;
; 2.211  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.769     ; 1.694      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ID_EX:idex|control[1]'                                                                                                      ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; 0.737 ; IF_ID:ifid|pc[14]          ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.679      ; 1.436      ;
; 0.756 ; IF_ID:ifid|pc[10]          ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.677      ; 1.453      ;
; 0.817 ; IF_ID:ifid|pc[29]          ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.563      ; 1.400      ;
; 0.900 ; IF_ID:ifid|pc[25]          ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.546      ; 1.466      ;
; 0.968 ; IF_ID:ifid|pc[4]           ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.694      ; 1.682      ;
; 0.997 ; IF_ID:ifid|pc[5]           ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.695      ; 1.712      ;
; 1.043 ; IF_ID:ifid|pc[0]           ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.588      ; 1.651      ;
; 1.045 ; IF_ID:ifid|pc[1]           ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.621      ; 1.686      ;
; 1.053 ; IF_ID:ifid|pc[31]          ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.555      ; 1.628      ;
; 1.096 ; IF_ID:ifid|pc[28]          ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.564      ; 1.680      ;
; 1.124 ; IF_ID:ifid|pc[12]          ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.417      ; 1.561      ;
; 1.143 ; IF_ID:ifid|pc[22]          ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.540      ; 1.703      ;
; 1.171 ; IF_ID:ifid|pc[13]          ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.559      ; 1.750      ;
; 1.172 ; IF_ID:ifid|pc[30]          ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.545      ; 1.737      ;
; 1.219 ; IF_ID:ifid|pc[16]          ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.537      ; 1.776      ;
; 1.290 ; IF_ID:ifid|pc[3]           ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.619      ; 1.929      ;
; 1.331 ; IF_ID:ifid|pc[27]          ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.562      ; 1.913      ;
; 1.348 ; IF_ID:ifid|pc[6]           ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.432      ; 1.800      ;
; 1.375 ; IF_ID:ifid|pc[11]          ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.549      ; 1.944      ;
; 1.425 ; IF_ID:ifid|pc[24]          ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.539      ; 1.984      ;
; 1.456 ; IF_ID:ifid|pc[23]          ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.554      ; 2.030      ;
; 1.483 ; IF_ID:ifid|pc[17]          ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.555      ; 2.058      ;
; 1.529 ; IF_ID:ifid|pc[9]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.578      ; 2.127      ;
; 1.673 ; IF_ID:ifid|pc[19]          ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.547      ; 2.240      ;
; 1.738 ; IF_ID:ifid|pc[15]          ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.570      ; 2.328      ;
; 1.831 ; IF_ID:ifid|inst[21]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.277      ; 3.128      ;
; 1.844 ; IF_ID:ifid|pc[18]          ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.547      ; 2.411      ;
; 1.872 ; IF_ID:ifid|pc[26]          ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.541      ; 2.433      ;
; 1.948 ; IF_ID:ifid|inst[12]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.417      ; 2.385      ;
; 1.998 ; IF_ID:ifid|pc[2]           ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.621      ; 2.639      ;
; 2.014 ; IF_ID:ifid|pc[8]           ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.547      ; 2.581      ;
; 2.021 ; IF_ID:ifid|inst[20]        ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.281      ; 3.322      ;
; 2.035 ; IF_ID:ifid|inst[18]        ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.259      ; 3.314      ;
; 2.052 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.230      ; 2.302      ;
; 2.076 ; IF_ID:ifid|pc[21]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.565      ; 2.661      ;
; 2.150 ; IF_ID:ifid|inst[11]        ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.148      ; 2.318      ;
; 2.168 ; IF_ID:ifid|inst[1]         ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.637      ; 2.825      ;
; 2.173 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.230      ; 2.423      ;
; 2.177 ; IF_ID:ifid|inst[24]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.251      ; 3.448      ;
; 2.256 ; IF_ID:ifid|pc[20]          ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.569      ; 2.845      ;
; 2.383 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.230      ; 2.633      ;
; 2.446 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.304      ; 2.770      ;
; 2.473 ; IF_ID:ifid|inst[19]        ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.259      ; 3.752      ;
; 2.474 ; IF_ID:ifid|pc[7]           ; pc:pc|prevPc[7]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.432      ; 2.926      ;
; 2.489 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.151      ; 2.660      ;
; 2.499 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.230      ; 2.749      ;
; 2.515 ; EX_MEM:exmem|aluResult[4]  ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.312      ; 2.847      ;
; 2.528 ; IF_ID:ifid|inst[16]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.249      ; 3.797      ;
; 2.594 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.304      ; 2.918      ;
; 2.597 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.148      ; 2.765      ;
; 2.609 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.151      ; 2.780      ;
; 2.637 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.148      ; 2.805      ;
; 2.648 ; ID_EX:idex|rt[4]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 2.212      ; 4.880      ;
; 2.706 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.304      ; 3.030      ;
; 2.709 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.150      ; 2.879      ;
; 2.716 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.304      ; 3.040      ;
; 2.741 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 2.191      ; 4.952      ;
; 2.746 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.148      ; 2.914      ;
; 2.755 ; IF_ID:ifid|inst[29]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.304      ; 3.079      ;
; 2.758 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 2.183      ; 4.961      ;
; 2.761 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.186      ; 2.967      ;
; 2.767 ; IF_ID:ifid|inst[21]        ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.280      ; 4.067      ;
; 2.786 ; IF_ID:ifid|inst[30]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.304      ; 3.110      ;
; 2.799 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.151      ; 2.970      ;
; 2.805 ; IF_ID:ifid|inst[30]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.230      ; 3.055      ;
; 2.811 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.303      ; 3.134      ;
; 2.828 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.175      ; 3.023      ;
; 2.829 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.150      ; 2.999      ;
; 2.831 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.173      ; 3.024      ;
; 2.842 ; IF_ID:ifid|inst[6]         ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.432      ; 3.294      ;
; 2.843 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.166      ; 3.029      ;
; 2.854 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.156      ; 3.030      ;
; 2.856 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 2.212      ; 5.088      ;
; 2.856 ; ID_EX:idex|rt[0]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 2.212      ; 5.088      ;
; 2.861 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.041      ; 2.922      ;
; 2.862 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.156      ; 3.038      ;
; 2.866 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.158      ; 3.044      ;
; 2.871 ; EX_MEM:exmem|aluResult[5]  ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.701      ; 3.592      ;
; 2.874 ; ID_EX:idex|rsValue[11]     ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.556      ; 3.450      ;
; 2.877 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.151      ; 3.048      ;
; 2.881 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.230      ; 3.131      ;
; 2.888 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.228      ; 3.136      ;
; 2.888 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.165      ; 3.073      ;
; 2.896 ; EX_MEM:exmem|aluResult[11] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.556      ; 3.472      ;
; 2.906 ; EX_MEM:exmem|aluResult[0]  ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.307      ; 3.233      ;
; 2.917 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.186      ; 3.123      ;
; 2.919 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.176      ; 3.115      ;
; 2.926 ; IF_ID:ifid|inst[21]        ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.267      ; 4.213      ;
; 2.932 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 2.191      ; 5.143      ;
; 2.936 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.174      ; 3.130      ;
; 2.943 ; IF_ID:ifid|inst[30]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.148      ; 3.111      ;
; 2.948 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.175      ; 3.143      ;
; 2.949 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 2.183      ; 5.152      ;
; 2.951 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.173      ; 3.144      ;
; 2.958 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.179      ; 3.157      ;
; 2.961 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.288      ; 3.269      ;
; 2.962 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.303      ; 3.285      ;
; 2.963 ; IF_ID:ifid|inst[2]         ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.637      ; 3.620      ;
; 2.963 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.166      ; 3.149      ;
; 2.964 ; IF_ID:ifid|inst[29]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.230      ; 3.214      ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50MHz'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50MHz ; Rise       ; clock_50MHz                                                                                                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_re_reg       ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'                                                    ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                           ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[20]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[21]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[22]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[23]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[24]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[25]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[26]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[27]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[28]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[29]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[30]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[31]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[16]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[17]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[18]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[19]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[20]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[21]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[22]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[23]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[24]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[25]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[26]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[27]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[28]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[29]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[30]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[31]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[4]    ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'                                                                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[5]                           ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[10]|dataa                       ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[14]|dataa                       ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[5]|dataa                        ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[6]                           ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[7]                           ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[27]|datac                       ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[28]|datac                       ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[29]|datac                       ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[4]|dataa                        ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[14]                          ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|combout         ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[10]                          ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[12]                          ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[17]|datac                       ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[0]                           ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[9]                           ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[13]|datac                       ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[23]|datac                       ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[31]|datac                       ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[21]                          ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[25]|datac                       ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[30]|datac                       ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[8]|datac                        ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[20]                          ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[11]|datac                       ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[18]|datac                       ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[19]|datac                       ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[15]                          ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[1]                           ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[2]                           ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[4]                           ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[22]|datac                       ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[24]|datac                       ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[26]|datac                       ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[3]                           ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[16]|datac                       ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[6]|datad                        ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[7]|datad                        ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[16]                          ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[27]                          ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[28]                          ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[29]                          ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[3]|datac                        ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|inclk[0] ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|outclk   ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[11]                          ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[22]                          ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[24]                          ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[26]                          ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[1]|datac                        ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[20]|datac                       ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[2]|datac                        ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[18]                          ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[19]                          ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[8]                           ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[15]|datac                       ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[17]                          ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[25]                          ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[30]                          ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[13]                          ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[13]                          ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[17]                          ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[23]                          ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[23]                          ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[31]                          ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[31]                          ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[0]|datac                        ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[0]|datac                        ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[12]|datad                       ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[12]|datad                       ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[21]|datac                       ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[9]|datac                        ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[9]|datac                        ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[25]                          ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[30]                          ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[8]                           ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[21]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; idex|control[1]|q                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; idex|control[1]|q                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[11]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[18]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[19]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[20]|datac                       ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|inclk[0] ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|outclk   ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[22]                          ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[24]                          ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[26]                          ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[27]                          ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[15]|datac                       ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[1]|datac                        ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[2]|datac                        ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[16]                          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[28]                          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[29]                          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[3]|datac                        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[6]|datad                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; PIN_E11   ; frequencyDivider:divider|clkReg ; 3.465 ; 3.817 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Rx   ; frequencyDivider:divider|clkReg ; 3.620 ; 4.007 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; PIN_E11   ; frequencyDivider:divider|clkReg ; -1.395 ; -1.831 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Rx   ; frequencyDivider:divider|clkReg ; -1.173 ; -1.646 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 9.662 ; 9.965 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 8.676 ; 8.852 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 8.482 ; 8.649 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 9.662 ; 9.965 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 9.005 ; 9.192 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 9.341 ; 9.332 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 8.581 ; 8.680 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 9.250 ; 9.370 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 8.319 ; 8.442 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 9.161 ; 9.067 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 8.628 ; 8.568 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 7.998 ; 8.122 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 8.340 ; 8.515 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 8.154 ; 8.320 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 9.361 ; 9.666 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 8.655 ; 8.840 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 8.978 ; 8.975 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 8.248 ; 8.349 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 8.890 ; 9.011 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 7.998 ; 8.122 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 8.814 ; 8.721 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 8.301 ; 8.237 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 51.61 MHz  ; 51.61 MHz       ; frequencyDivider:divider|clkReg ;                                                               ;
; 280.19 MHz ; 250.0 MHz       ; clock_50MHz                     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; frequencyDivider:divider|clkReg ; -18.376 ; -7749.241     ;
; clock_50MHz                     ; -17.063 ; -1425.254     ;
; ID_EX:idex|control[1]           ; -16.138 ; -504.573      ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; frequencyDivider:divider|clkReg ; -1.770 ; -28.808       ;
; clock_50MHz                     ; -1.369 ; -5.320        ;
; ID_EX:idex|control[1]           ; 0.679  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_50MHz                     ; -3.000 ; -528.629      ;
; frequencyDivider:divider|clkReg ; -1.285 ; -1886.380     ;
; ID_EX:idex|control[1]           ; 0.407  ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'frequencyDivider:divider|clkReg'                                                                                                      ;
+---------+-------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -18.376 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 19.312     ;
; -18.330 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 19.266     ;
; -18.260 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 19.196     ;
; -18.231 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 19.152     ;
; -18.214 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 19.150     ;
; -18.144 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 19.080     ;
; -18.098 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 19.034     ;
; -18.028 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.964     ;
; -17.982 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.918     ;
; -17.912 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.848     ;
; -17.866 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.802     ;
; -17.796 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.732     ;
; -17.750 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.686     ;
; -17.680 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.616     ;
; -17.634 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.570     ;
; -17.564 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.500     ;
; -17.518 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 18.454     ;
; -17.451 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[15] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 18.384     ;
; -17.405 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[14] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 18.338     ;
; -17.335 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[13] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 18.268     ;
; -17.289 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[12] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 18.222     ;
; -17.219 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[11] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 18.152     ;
; -17.173 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[10] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 18.106     ;
; -17.103 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[9]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 18.036     ;
; -17.057 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[8]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 17.990     ;
; -16.987 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[7]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 17.920     ;
; -16.941 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[6]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 17.874     ;
; -16.921 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.857     ;
; -16.918 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.854     ;
; -16.910 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.846     ;
; -16.877 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.813     ;
; -16.875 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.811     ;
; -16.872 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.808     ;
; -16.871 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[5]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 17.804     ;
; -16.864 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.800     ;
; -16.831 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.767     ;
; -16.825 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[4]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 17.758     ;
; -16.805 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.741     ;
; -16.802 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.738     ;
; -16.794 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.730     ;
; -16.776 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 17.697     ;
; -16.773 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 17.694     ;
; -16.765 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 17.686     ;
; -16.761 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.697     ;
; -16.759 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.695     ;
; -16.756 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.692     ;
; -16.748 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.684     ;
; -16.732 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 17.653     ;
; -16.715 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.651     ;
; -16.709 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[2]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 17.642     ;
; -16.691 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.627     ;
; -16.689 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.625     ;
; -16.686 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.622     ;
; -16.680 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc[3]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.066     ; 17.613     ;
; -16.678 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.614     ;
; -16.646 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.582     ;
; -16.645 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.581     ;
; -16.645 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.581     ;
; -16.643 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.579     ;
; -16.640 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.576     ;
; -16.632 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.568     ;
; -16.600 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.536     ;
; -16.599 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.535     ;
; -16.575 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.511     ;
; -16.573 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.509     ;
; -16.570 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.506     ;
; -16.562 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.498     ;
; -16.550 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.486     ;
; -16.546 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 17.467     ;
; -16.530 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.466     ;
; -16.529 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.465     ;
; -16.529 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.465     ;
; -16.527 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.463     ;
; -16.524 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.460     ;
; -16.520 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.456     ;
; -16.516 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.452     ;
; -16.514 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.450     ;
; -16.512 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.448     ;
; -16.511 ; MEM_WB:memwb|destReg[4] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.447     ;
; -16.504 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.440     ;
; -16.501 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 17.422     ;
; -16.484 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.420     ;
; -16.483 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.419     ;
; -16.474 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.410     ;
; -16.468 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.404     ;
; -16.466 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.402     ;
; -16.465 ; MEM_WB:memwb|destReg[4] ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.401     ;
; -16.459 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.395     ;
; -16.457 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.393     ;
; -16.454 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.390     ;
; -16.446 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.382     ;
; -16.434 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.370     ;
; -16.430 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.366     ;
; -16.414 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.350     ;
; -16.413 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.349     ;
; -16.413 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.349     ;
; -16.411 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.347     ;
; -16.408 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.344     ;
; -16.405 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 17.326     ;
; -16.404 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.063     ; 17.340     ;
+---------+-------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50MHz'                                                                                                                                                                                                                    ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -17.063 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 17.372     ;
; -16.984 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 17.288     ;
; -16.971 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 17.277     ;
; -16.941 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 17.252     ;
; -15.608 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.917     ;
; -15.605 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.914     ;
; -15.597 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.906     ;
; -15.564 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.873     ;
; -15.529 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.833     ;
; -15.526 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.830     ;
; -15.518 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.822     ;
; -15.516 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.822     ;
; -15.513 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.819     ;
; -15.505 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.811     ;
; -15.486 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.797     ;
; -15.485 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.789     ;
; -15.483 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.794     ;
; -15.475 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.786     ;
; -15.472 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.778     ;
; -15.442 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.753     ;
; -15.378 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.687     ;
; -15.333 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.642     ;
; -15.299 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.603     ;
; -15.286 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.592     ;
; -15.256 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.567     ;
; -15.254 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.558     ;
; -15.241 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.547     ;
; -15.237 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.546     ;
; -15.211 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.522     ;
; -15.207 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.516     ;
; -15.201 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.510     ;
; -15.199 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.508     ;
; -15.198 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.507     ;
; -15.158 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.462     ;
; -15.145 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.451     ;
; -15.128 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.432     ;
; -15.122 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.426     ;
; -15.120 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.424     ;
; -15.119 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.423     ;
; -15.117 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.426     ;
; -15.115 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.421     ;
; -15.115 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.426     ;
; -15.109 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.415     ;
; -15.107 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.413     ;
; -15.106 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.412     ;
; -15.085 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.396     ;
; -15.079 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.390     ;
; -15.077 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.388     ;
; -15.076 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.387     ;
; -15.068 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.377     ;
; -15.038 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.342     ;
; -15.025 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.331     ;
; -14.997 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.306     ;
; -14.995 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.306     ;
; -14.989 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.293     ;
; -14.976 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.282     ;
; -14.957 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.266     ;
; -14.946 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.257     ;
; -14.945 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.254     ;
; -14.936 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.245     ;
; -14.934 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.094     ; 14.860     ;
; -14.918 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.222     ;
; -14.905 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.211     ;
; -14.878 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.182     ;
; -14.875 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.186     ;
; -14.866 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.170     ;
; -14.865 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.171     ;
; -14.857 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.161     ;
; -14.855 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.099     ; 14.776     ;
; -14.855 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.164     ;
; -14.853 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.159     ;
; -14.844 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.150     ;
; -14.842 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.097     ; 14.765     ;
; -14.839 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 15.148     ;
; -14.835 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.146     ;
; -14.823 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.134     ;
; -14.814 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.125     ;
; -14.812 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.092     ; 14.740     ;
; -14.776 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.080     ;
; -14.766 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.077     ;
; -14.763 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.069     ;
; -14.760 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 15.064     ;
; -14.747 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 15.053     ;
; -14.733 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.044     ;
; -14.717 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.709     ; 15.028     ;
; -14.687 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 14.993     ;
; -14.674 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.712     ; 14.982     ;
; -14.666 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.134     ; 14.552     ;
; -14.644 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.707     ; 14.957     ;
; -14.643 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.708     ; 14.955     ;
; -14.587 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.139     ; 14.468     ;
; -14.581 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 14.890     ;
; -14.574 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.137     ; 14.457     ;
; -14.564 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.713     ; 14.871     ;
; -14.551 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 14.860     ;
; -14.544 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -1.132     ; 14.432     ;
; -14.521 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.706     ; 14.835     ;
; -14.502 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.716     ; 14.806     ;
; -14.497 ; EX_MEM:exmem|pc[28]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.711     ; 14.806     ;
; -14.489 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.714     ; 14.795     ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ID_EX:idex|control[1]'                                                                                                     ;
+---------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -16.138 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.213      ; 16.429     ;
; -16.048 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.070      ; 16.356     ;
; -15.976 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 16.245     ;
; -15.968 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 16.242     ;
; -15.903 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.206      ; 16.199     ;
; -15.848 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 16.118     ;
; -15.847 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.176      ; 16.106     ;
; -15.844 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.193      ; 16.119     ;
; -15.843 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.199      ; 16.129     ;
; -15.839 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.199      ; 16.122     ;
; -15.838 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.194      ; 16.120     ;
; -15.837 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.200      ; 16.126     ;
; -15.825 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.193      ; 16.103     ;
; -15.824 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.192      ; 16.103     ;
; -15.821 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.296      ; 16.084     ;
; -15.817 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.207      ; 16.107     ;
; -15.816 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.185      ; 16.083     ;
; -15.815 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.298      ; 16.082     ;
; -15.812 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.183      ; 16.076     ;
; -15.806 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.183      ; 16.076     ;
; -15.803 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.178      ; 16.065     ;
; -15.801 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.215      ; 16.103     ;
; -15.788 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.204      ; 16.077     ;
; -15.754 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.180      ; 16.023     ;
; -15.648 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.316      ; 15.931     ;
; -15.592 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.254      ; 15.934     ;
; -15.589 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.254      ; 15.929     ;
; -15.585 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.254      ; 15.929     ;
; -15.540 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[7]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.083      ; 15.870     ;
; -15.487 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.178      ; 15.752     ;
; -15.366 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.083      ; 15.699     ;
; -15.155 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.306      ; 15.582     ;
; -14.683 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.213      ; 14.974     ;
; -14.680 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.213      ; 14.971     ;
; -14.672 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.213      ; 14.963     ;
; -14.639 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.213      ; 14.930     ;
; -14.593 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.070      ; 14.901     ;
; -14.590 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.070      ; 14.898     ;
; -14.582 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.070      ; 14.890     ;
; -14.549 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.070      ; 14.857     ;
; -14.521 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.790     ;
; -14.518 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.787     ;
; -14.513 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.787     ;
; -14.510 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.784     ;
; -14.510 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.779     ;
; -14.502 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.776     ;
; -14.477 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.746     ;
; -14.469 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.743     ;
; -14.453 ; ID_EX:idex|rs[3]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.213      ; 14.744     ;
; -14.448 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.206      ; 14.744     ;
; -14.445 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.206      ; 14.741     ;
; -14.437 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.206      ; 14.733     ;
; -14.408 ; ID_EX:idex|rs[1]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.213      ; 14.699     ;
; -14.404 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.206      ; 14.700     ;
; -14.393 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.663     ;
; -14.392 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.176      ; 14.651     ;
; -14.390 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.660     ;
; -14.389 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.176      ; 14.648     ;
; -14.389 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.193      ; 14.664     ;
; -14.388 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.199      ; 14.674     ;
; -14.386 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.193      ; 14.661     ;
; -14.385 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.199      ; 14.671     ;
; -14.384 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.199      ; 14.667     ;
; -14.383 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.194      ; 14.665     ;
; -14.382 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.200      ; 14.671     ;
; -14.382 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.652     ;
; -14.381 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.199      ; 14.664     ;
; -14.381 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.176      ; 14.640     ;
; -14.380 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.194      ; 14.662     ;
; -14.379 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.200      ; 14.668     ;
; -14.378 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.193      ; 14.653     ;
; -14.377 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.199      ; 14.663     ;
; -14.373 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.199      ; 14.656     ;
; -14.372 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.194      ; 14.654     ;
; -14.371 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.200      ; 14.660     ;
; -14.370 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.193      ; 14.648     ;
; -14.369 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.192      ; 14.648     ;
; -14.367 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.193      ; 14.645     ;
; -14.366 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.192      ; 14.645     ;
; -14.366 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.296      ; 14.629     ;
; -14.363 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.296      ; 14.626     ;
; -14.363 ; ID_EX:idex|rs[3]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.070      ; 14.671     ;
; -14.362 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.207      ; 14.652     ;
; -14.361 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.185      ; 14.628     ;
; -14.360 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.298      ; 14.627     ;
; -14.359 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.207      ; 14.649     ;
; -14.359 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.193      ; 14.637     ;
; -14.358 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.185      ; 14.625     ;
; -14.358 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.192      ; 14.637     ;
; -14.357 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.298      ; 14.624     ;
; -14.357 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.183      ; 14.621     ;
; -14.355 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.296      ; 14.618     ;
; -14.354 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.183      ; 14.618     ;
; -14.351 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.183      ; 14.621     ;
; -14.351 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.207      ; 14.641     ;
; -14.350 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.185      ; 14.617     ;
; -14.349 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 14.619     ;
; -14.349 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.298      ; 14.616     ;
; -14.348 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.183      ; 14.618     ;
; -14.348 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.178      ; 14.610     ;
+---------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'frequencyDivider:divider|clkReg'                                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.770 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[1]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.050      ;
; -1.707 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[3]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.113      ;
; -1.673 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[2]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.147      ;
; -1.499 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[6]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.321      ;
; -1.480 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[7]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.340      ;
; -1.443 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[4]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.377      ;
; -1.344 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[5]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.476      ;
; -1.341 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[10]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.479      ;
; -1.296 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.524      ;
; -1.234 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[1]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.086      ;
; -1.191 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[3]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.129      ;
; -1.181 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[9]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.639      ;
; -1.157 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[2]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.163      ;
; -1.092 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[12]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.728      ;
; -1.077 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[7]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.243      ;
; -1.071 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[11]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.749      ;
; -1.059 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[6]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.261      ;
; -0.990 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[14]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.830      ;
; -0.988 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[17]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 2.835      ;
; -0.982 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[16]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 2.841      ;
; -0.975 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[13]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.845      ;
; -0.958 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[4]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.362      ;
; -0.877 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[10]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.443      ;
; -0.851 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[15]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.416      ; 2.969      ;
; -0.849 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[5]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.471      ;
; -0.816 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[20]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.007      ;
; -0.815 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.505      ;
; -0.814 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[23]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.009      ;
; -0.743 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[18]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.080      ;
; -0.707 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[9]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.613      ;
; -0.702 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[22]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.121      ;
; -0.668 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[21]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.155      ;
; -0.640 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[12]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.680      ;
; -0.634 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[19]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.189      ;
; -0.597 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[11]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.723      ;
; -0.557 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[14]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.763      ;
; -0.543 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[24]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.280      ;
; -0.513 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[13]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.807      ;
; -0.506 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[17]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 2.817      ;
; -0.483 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[16]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 2.840      ;
; -0.444 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[25]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.379      ;
; -0.433 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[26]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.390      ;
; -0.390 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[27]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.433      ;
; -0.387 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[28]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.436      ;
; -0.379 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[15]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.416      ; 2.941      ;
; -0.367 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[23]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 2.956      ;
; -0.360 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[20]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 2.963      ;
; -0.295 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[18]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.028      ;
; -0.287 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[22]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.036      ;
; -0.255 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[21]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.068      ;
; -0.224 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[29]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.599      ;
; -0.213 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[30]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.610      ;
; -0.163 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[19]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.160      ;
; -0.114 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[31]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.419      ; 3.709      ;
; -0.096 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[24]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.227      ;
; -0.018 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[25]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.305      ;
; 0.014  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[26]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.337      ;
; 0.058  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[28]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.381      ;
; 0.075  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[27]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.398      ;
; 0.202  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[29]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.525      ;
; 0.234  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[30]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.557      ;
; 0.276  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[0]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.403      ; 4.083      ;
; 0.312  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[31]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.419      ; 3.635      ;
; 0.346  ; ID_EX:idex|control[1]                  ; EX_MEM:exmem|control[1]                ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.410      ; 4.160      ;
; 0.360  ; uart:uart1|tx:transmiter|tx            ; uart:uart1|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|estado.00     ; uart:uart1|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|estado.01     ; uart:uart1|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|contador[0]   ; uart:uart1|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|contador[1]   ; uart:uart1|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|contador[2]   ; uart:uart1|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|estado.11     ; uart:uart1|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|rx:receiver|rdy             ; uart:uart1|rx:receiver|rdy             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart0|baudRate:baudrate|rx_acc[3] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|tx            ; uart:uart0|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|estado.01     ; uart:uart0|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|contador[0]   ; uart:uart0|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|contador[1]   ; uart:uart0|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|contador[2]   ; uart:uart0|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|estado.00     ; uart:uart0|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|estado.11     ; uart:uart0|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[3]         ; uart:uart0|rx:receiver|data[3]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|data[3]         ; uart:uart1|rx:receiver|data[3]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[4]         ; uart:uart0|rx:receiver|data[4]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|data[4]         ; uart:uart1|rx:receiver|data[4]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[2]         ; uart:uart0|rx:receiver|data[2]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|data[2]         ; uart:uart1|rx:receiver|data[2]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[0]         ; uart:uart0|rx:receiver|data[0]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|data[0]         ; uart:uart1|rx:receiver|data[0]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[1]         ; uart:uart0|rx:receiver|data[1]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|data[1]         ; uart:uart1|rx:receiver|data[1]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[5]         ; uart:uart0|rx:receiver|data[5]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|data[5]         ; uart:uart1|rx:receiver|data[5]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[6]         ; uart:uart0|rx:receiver|data[6]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|data[6]         ; uart:uart1|rx:receiver|data[6]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[7]         ; uart:uart0|rx:receiver|data[7]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|data[7]         ; uart:uart1|rx:receiver|data[7]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|amostra_dado[3] ; uart:uart1|rx:receiver|amostra_dado[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|rx:receiver|amostra_dado[0] ; uart:uart1|rx:receiver|amostra_dado[0] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50MHz'                                                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.369 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 2.780      ; 1.855      ;
; -1.368 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 2.773      ; 1.849      ;
; -1.363 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 2.776      ; 1.857      ;
; -1.220 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 2.778      ; 2.002      ;
; -0.861 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 2.773      ; 1.856      ;
; -0.854 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 2.776      ; 1.866      ;
; -0.852 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 2.780      ; 1.872      ;
; -0.684 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 2.778      ; 2.038      ;
; 0.356  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|stage.11                                                                                             ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.081      ; 0.608      ;
; 0.387  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|clkReg                                                                                               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.081      ; 0.639      ;
; 1.275  ; EX_MEM:exmem|control[3]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store                                   ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.789     ; 0.687      ;
; 1.411  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store                                   ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.789     ; 0.823      ;
; 1.529  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.119      ;
; 1.530  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.115      ;
; 1.530  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.115      ;
; 1.530  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.115      ;
; 1.545  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.473     ; 1.303      ;
; 1.600  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.190      ;
; 1.601  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.186      ;
; 1.601  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.186      ;
; 1.601  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.186      ;
; 1.670  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.472     ; 1.429      ;
; 1.696  ; EX_MEM:exmem|rtValue[16]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.447     ; 1.480      ;
; 1.705  ; EX_MEM:exmem|rtValue[8]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.474     ; 1.462      ;
; 1.714  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.474     ; 1.471      ;
; 1.722  ; EX_MEM:exmem|rtValue[11]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a43~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.467     ; 1.486      ;
; 1.781  ; EX_MEM:exmem|control[3]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.471     ; 1.541      ;
; 1.786  ; EX_MEM:exmem|rtValue[22]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.447     ; 1.570      ;
; 1.804  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a6~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.475     ; 1.560      ;
; 1.811  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.415      ; 2.427      ;
; 1.812  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.423      ;
; 1.812  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.423      ;
; 1.812  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.423      ;
; 1.820  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.415      ; 2.436      ;
; 1.821  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.432      ;
; 1.821  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.432      ;
; 1.821  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.432      ;
; 1.828  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.399      ; 2.428      ;
; 1.828  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.386      ; 2.415      ;
; 1.829  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.394      ; 2.424      ;
; 1.829  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.394      ; 2.424      ;
; 1.829  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.394      ; 2.424      ;
; 1.829  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.381      ; 2.411      ;
; 1.829  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.381      ; 2.411      ;
; 1.829  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.381      ; 2.411      ;
; 1.831  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.388      ; 2.420      ;
; 1.832  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.416      ;
; 1.832  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.416      ;
; 1.832  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.416      ;
; 1.844  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.415      ; 2.460      ;
; 1.845  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.456      ;
; 1.845  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.456      ;
; 1.845  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.456      ;
; 1.850  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a37~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.471     ; 1.610      ;
; 1.853  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.477     ; 1.607      ;
; 1.854  ; EX_MEM:exmem|rtValue[24]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.447     ; 1.638      ;
; 1.859  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a60~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.470     ; 1.620      ;
; 1.863  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a5~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.472     ; 1.622      ;
; 1.882  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a35~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.470     ; 1.643      ;
; 1.882  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.415      ; 2.498      ;
; 1.883  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.494      ;
; 1.883  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.494      ;
; 1.883  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.494      ;
; 1.891  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.415      ; 2.507      ;
; 1.892  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.503      ;
; 1.892  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.503      ;
; 1.892  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.503      ;
; 1.895  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a4~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.480     ; 1.646      ;
; 1.899  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.399      ; 2.499      ;
; 1.899  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.386      ; 2.486      ;
; 1.900  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.394      ; 2.495      ;
; 1.900  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.394      ; 2.495      ;
; 1.900  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.394      ; 2.495      ;
; 1.900  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.381      ; 2.482      ;
; 1.900  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.381      ; 2.482      ;
; 1.900  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.381      ; 2.482      ;
; 1.902  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.487      ;
; 1.902  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.388      ; 2.491      ;
; 1.903  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.379      ; 2.483      ;
; 1.903  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.379      ; 2.483      ;
; 1.903  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.379      ; 2.483      ;
; 1.903  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.487      ;
; 1.903  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.487      ;
; 1.903  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.487      ;
; 1.915  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.415      ; 2.531      ;
; 1.916  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.527      ;
; 1.916  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.527      ;
; 1.916  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.410      ; 2.527      ;
; 1.932  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.476     ; 1.687      ;
; 1.940  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.709     ; 1.462      ;
; 1.960  ; EX_MEM:exmem|rtValue[14]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a43~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.467     ; 1.724      ;
; 1.962  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.702     ; 1.491      ;
; 1.973  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.558      ;
; 1.974  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.379      ; 2.554      ;
; 1.974  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.379      ; 2.554      ;
; 1.974  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.379      ; 2.554      ;
; 1.978  ; pc:pc|prevPc[7]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.702     ; 1.507      ;
; 1.995  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.706     ; 1.520      ;
; 2.001  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.704     ; 1.528      ;
; 2.006  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.471     ; 1.766      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ID_EX:idex|control[1]'                                                                                                       ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; 0.679 ; IF_ID:ifid|pc[14]          ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.610      ; 1.309      ;
; 0.693 ; IF_ID:ifid|pc[10]          ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.609      ; 1.322      ;
; 0.781 ; IF_ID:ifid|pc[29]          ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.497      ; 1.298      ;
; 0.833 ; IF_ID:ifid|pc[25]          ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.483      ; 1.336      ;
; 0.890 ; IF_ID:ifid|pc[4]           ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.629      ; 1.539      ;
; 0.930 ; IF_ID:ifid|pc[0]           ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.527      ; 1.477      ;
; 0.940 ; IF_ID:ifid|pc[5]           ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.617      ; 1.577      ;
; 0.956 ; IF_ID:ifid|pc[1]           ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.558      ; 1.534      ;
; 0.996 ; IF_ID:ifid|pc[31]          ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.491      ; 1.507      ;
; 1.026 ; IF_ID:ifid|pc[28]          ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.498      ; 1.544      ;
; 1.057 ; IF_ID:ifid|pc[12]          ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.367      ; 1.444      ;
; 1.067 ; IF_ID:ifid|pc[22]          ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.476      ; 1.563      ;
; 1.077 ; IF_ID:ifid|pc[13]          ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.496      ; 1.593      ;
; 1.095 ; IF_ID:ifid|pc[30]          ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.481      ; 1.596      ;
; 1.124 ; IF_ID:ifid|pc[16]          ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.474      ; 1.618      ;
; 1.176 ; IF_ID:ifid|pc[3]           ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.557      ; 1.753      ;
; 1.215 ; IF_ID:ifid|pc[27]          ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.497      ; 1.732      ;
; 1.249 ; IF_ID:ifid|pc[11]          ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.487      ; 1.756      ;
; 1.262 ; IF_ID:ifid|pc[6]           ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.380      ; 1.662      ;
; 1.312 ; IF_ID:ifid|pc[23]          ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.490      ; 1.822      ;
; 1.318 ; IF_ID:ifid|pc[24]          ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.475      ; 1.813      ;
; 1.366 ; IF_ID:ifid|pc[17]          ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.491      ; 1.877      ;
; 1.395 ; IF_ID:ifid|pc[9]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.517      ; 1.932      ;
; 1.504 ; IF_ID:ifid|pc[19]          ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.484      ; 2.008      ;
; 1.568 ; IF_ID:ifid|pc[15]          ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.508      ; 2.096      ;
; 1.670 ; IF_ID:ifid|pc[18]          ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.484      ; 2.174      ;
; 1.684 ; IF_ID:ifid|inst[21]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.098      ; 2.802      ;
; 1.697 ; IF_ID:ifid|pc[26]          ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.477      ; 2.194      ;
; 1.802 ; IF_ID:ifid|inst[12]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.367      ; 2.189      ;
; 1.807 ; IF_ID:ifid|pc[2]           ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.558      ; 2.385      ;
; 1.810 ; IF_ID:ifid|pc[8]           ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.484      ; 2.314      ;
; 1.848 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.202      ; 2.070      ;
; 1.854 ; IF_ID:ifid|inst[20]        ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.102      ; 2.976      ;
; 1.880 ; IF_ID:ifid|pc[21]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.502      ; 2.402      ;
; 1.893 ; IF_ID:ifid|inst[18]        ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.080      ; 2.993      ;
; 1.960 ; IF_ID:ifid|inst[1]         ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.575      ; 2.555      ;
; 1.983 ; IF_ID:ifid|inst[11]        ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.121      ; 2.124      ;
; 2.011 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.202      ; 2.233      ;
; 2.022 ; IF_ID:ifid|pc[20]          ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.506      ; 2.548      ;
; 2.082 ; IF_ID:ifid|inst[24]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.071      ; 3.173      ;
; 2.156 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.202      ; 2.378      ;
; 2.240 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.261      ; 2.521      ;
; 2.257 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.123      ; 2.400      ;
; 2.291 ; IF_ID:ifid|pc[7]           ; pc:pc|prevPc[7]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.380      ; 2.691      ;
; 2.294 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.202      ; 2.516      ;
; 2.313 ; IF_ID:ifid|inst[19]        ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.080      ; 3.413      ;
; 2.318 ; IF_ID:ifid|inst[16]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.070      ; 3.408      ;
; 2.337 ; EX_MEM:exmem|aluResult[4]  ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.274      ; 2.631      ;
; 2.340 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.261      ; 2.621      ;
; 2.365 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.123      ; 2.508      ;
; 2.372 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.121      ; 2.513      ;
; 2.407 ; ID_EX:idex|rt[4]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.968      ; 4.395      ;
; 2.413 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.121      ; 2.554      ;
; 2.444 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.261      ; 2.725      ;
; 2.452 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.122      ; 2.594      ;
; 2.476 ; IF_ID:ifid|inst[29]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.261      ; 2.757      ;
; 2.485 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.261      ; 2.766      ;
; 2.487 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.159      ; 2.666      ;
; 2.515 ; IF_ID:ifid|inst[30]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.261      ; 2.796      ;
; 2.520 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.938      ; 4.478      ;
; 2.525 ; IF_ID:ifid|inst[21]        ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.101      ; 3.646      ;
; 2.531 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.121      ; 2.672      ;
; 2.547 ; IF_ID:ifid|inst[30]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.202      ; 2.769      ;
; 2.557 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.123      ; 2.700      ;
; 2.560 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.122      ; 2.702      ;
; 2.561 ; IF_ID:ifid|inst[6]         ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.380      ; 2.961      ;
; 2.562 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.273      ; 2.855      ;
; 2.562 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.945      ; 4.527      ;
; 2.572 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.145      ; 2.737      ;
; 2.576 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.144      ; 2.740      ;
; 2.580 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.128      ; 2.728      ;
; 2.586 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.128      ; 2.734      ;
; 2.587 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.138      ; 2.745      ;
; 2.598 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.123      ; 2.741      ;
; 2.615 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.137      ; 2.772      ;
; 2.616 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.131      ; 2.767      ;
; 2.617 ; ID_EX:idex|rsValue[11]     ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.493      ; 3.130      ;
; 2.619 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.024      ; 2.663      ;
; 2.630 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.202      ; 2.852      ;
; 2.634 ; ID_EX:idex|rt[0]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.968      ; 4.622      ;
; 2.636 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.201      ; 2.857      ;
; 2.648 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.968      ; 4.636      ;
; 2.650 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.159      ; 2.829      ;
; 2.651 ; IF_ID:ifid|inst[2]         ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.575      ; 3.246      ;
; 2.657 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.149      ; 2.826      ;
; 2.660 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.144      ; 2.824      ;
; 2.665 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.152      ; 2.837      ;
; 2.668 ; IF_ID:ifid|inst[29]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.202      ; 2.890      ;
; 2.669 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.273      ; 2.962      ;
; 2.674 ; EX_MEM:exmem|aluResult[5]  ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.623      ; 3.317      ;
; 2.679 ; EX_MEM:exmem|aluResult[0]  ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.265      ; 2.964      ;
; 2.680 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.145      ; 2.845      ;
; 2.684 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.144      ; 2.848      ;
; 2.685 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.254      ; 2.959      ;
; 2.688 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.128      ; 2.836      ;
; 2.694 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.128      ; 2.842      ;
; 2.694 ; EX_MEM:exmem|aluResult[11] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.493      ; 3.207      ;
; 2.695 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.138      ; 2.853      ;
; 2.699 ; IF_ID:ifid|inst[30]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.121      ; 2.840      ;
; 2.718 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.254      ; 2.992      ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50MHz ; Rise       ; clock_50MHz                                                                                                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_re_reg       ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'                                                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                           ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[20]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[21]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[22]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[23]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[24]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[25]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[26]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[27]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[28]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[29]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[30]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[31]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[16]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[17]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[18]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[19]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[20]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[21]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[22]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[23]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[24]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[25]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[26]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[27]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[28]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[29]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[30]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[31]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[4]    ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'                                                                         ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[21]                          ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[9]                           ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[0]                           ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[15]                          ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[20]                          ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[4]                           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[1]                           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[2]                           ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[3]                           ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[21]|datac                       ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[9]|datac                        ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[5]                           ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[0]|datac                        ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[15]|datac                       ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[20]|datac                       ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[10]                          ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[14]                          ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[1]|datac                        ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[2]|datac                        ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[12]|datad                       ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[3]|datac                        ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[11]                          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[16]                          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[18]                          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[19]                          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[22]                          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[24]                          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[25]                          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[26]                          ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[13]                          ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[23]                          ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[30]                          ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[31]                          ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[8]                           ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[17]                          ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[27]                          ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[28]                          ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[29]                          ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[6]|datad                        ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[7]|datad                        ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[4]|dataa                        ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[12]                          ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[11]|datac                       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[16]|datac                       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[18]|datac                       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[19]|datac                       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[22]|datac                       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[24]|datac                       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[25]|datac                       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[26]|datac                       ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[13]|datac                       ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[23]|datac                       ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[30]|datac                       ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[31]|datac                       ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[8]|datac                        ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[17]|datac                       ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[27]|datac                       ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[28]|datac                       ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[29]|datac                       ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[6]                           ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[7]                           ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[10]|dataa                       ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[5]|dataa                        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|inclk[0] ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|outclk   ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[14]|dataa                       ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; idex|control[1]|q                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; idex|control[1]|q                         ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|combout         ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|inclk[0] ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|outclk   ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[5]                           ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[10]|dataa                       ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[14]|dataa                       ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[5]|dataa                        ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[6]                           ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[7]                           ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[27]|datac                       ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[28]|datac                       ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[29]|datac                       ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[13]|datac                       ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[17]|datac                       ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[23]|datac                       ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[30]|datac                       ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[8]|datac                        ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[12]                          ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[16]|datac                       ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[18]|datac                       ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[19]|datac                       ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[22]|datac                       ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[25]|datac                       ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[26]|datac                       ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[31]|datac                       ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[11]|datac                       ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[24]|datac                       ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[4]|dataa                        ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[6]|datad                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; PIN_E11   ; frequencyDivider:divider|clkReg ; 3.059 ; 3.337 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Rx   ; frequencyDivider:divider|clkReg ; 3.197 ; 3.498 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; PIN_E11   ; frequencyDivider:divider|clkReg ; -1.219 ; -1.476 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Rx   ; frequencyDivider:divider|clkReg ; -0.999 ; -1.360 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 8.566 ; 8.990 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 7.819 ; 8.102 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 7.659 ; 7.897 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 8.566 ; 8.990 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 8.107 ; 8.443 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 8.422 ; 8.544 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 7.728 ; 7.929 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 8.347 ; 8.575 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 7.508 ; 7.706 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 8.307 ; 8.163 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 7.873 ; 7.737 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 7.201 ; 7.396 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 7.499 ; 7.776 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 7.345 ; 7.580 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 8.277 ; 8.701 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 7.775 ; 8.102 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 8.077 ; 8.200 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 7.411 ; 7.610 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 8.005 ; 8.229 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 7.201 ; 7.396 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 7.974 ; 7.833 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 7.557 ; 7.421 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; frequencyDivider:divider|clkReg ; -9.706 ; -3776.544     ;
; clock_50MHz                     ; -8.941 ; -729.188      ;
; ID_EX:idex|control[1]           ; -8.387 ; -261.681      ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; frequencyDivider:divider|clkReg ; -1.063 ; -20.038       ;
; clock_50MHz                     ; -0.815 ; -3.151        ;
; ID_EX:idex|control[1]           ; 0.338  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_50MHz                     ; -3.000 ; -265.071      ;
; frequencyDivider:divider|clkReg ; -1.000 ; -1468.000     ;
; ID_EX:idex|control[1]           ; 0.347  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'frequencyDivider:divider|clkReg'                                                                                                       ;
+--------+---------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -9.706 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.654     ;
; -9.679 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 10.618     ;
; -9.642 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.590     ;
; -9.638 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.586     ;
; -9.574 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.522     ;
; -9.570 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.518     ;
; -9.506 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.454     ;
; -9.502 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.450     ;
; -9.438 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.386     ;
; -9.434 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.382     ;
; -9.370 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.318     ;
; -9.366 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.314     ;
; -9.302 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.250     ;
; -9.298 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.246     ;
; -9.234 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.182     ;
; -9.230 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.178     ;
; -9.166 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 10.114     ;
; -9.163 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[15] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.110     ;
; -9.099 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[14] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.046     ;
; -9.095 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[13] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.042     ;
; -9.031 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[12] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.978      ;
; -9.027 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[11] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.974      ;
; -8.963 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[10] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.910      ;
; -8.959 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[9]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.906      ;
; -8.895 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[8]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.842      ;
; -8.891 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[7]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.838      ;
; -8.876 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.824      ;
; -8.865 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.813      ;
; -8.863 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.811      ;
; -8.849 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.788      ;
; -8.845 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.793      ;
; -8.838 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.777      ;
; -8.836 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.775      ;
; -8.827 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[6]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.774      ;
; -8.823 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[5]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.770      ;
; -8.818 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.757      ;
; -8.812 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.760      ;
; -8.808 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.756      ;
; -8.801 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.749      ;
; -8.799 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.747      ;
; -8.797 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.745      ;
; -8.795 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.743      ;
; -8.781 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.729      ;
; -8.777 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.725      ;
; -8.744 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.692      ;
; -8.740 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.688      ;
; -8.736 ; ID_EX:idex|rs[1]          ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.684      ;
; -8.735 ; ID_EX:idex|rs[3]          ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.683      ;
; -8.733 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.681      ;
; -8.731 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.679      ;
; -8.729 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.677      ;
; -8.727 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.675      ;
; -8.713 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.661      ;
; -8.709 ; ID_EX:idex|rs[1]          ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.648      ;
; -8.709 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.657      ;
; -8.708 ; ID_EX:idex|rs[3]          ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.647      ;
; -8.687 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[4]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.634      ;
; -8.683 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[3]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.630      ;
; -8.676 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.624      ;
; -8.672 ; ID_EX:idex|rs[4]          ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.620      ;
; -8.672 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.620      ;
; -8.672 ; ID_EX:idex|rs[1]          ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.620      ;
; -8.671 ; ID_EX:idex|rs[3]          ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.619      ;
; -8.668 ; ID_EX:idex|rs[1]          ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.616      ;
; -8.667 ; ID_EX:idex|rs[3]          ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.615      ;
; -8.665 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.613      ;
; -8.663 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.611      ;
; -8.661 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.609      ;
; -8.659 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.607      ;
; -8.645 ; ID_EX:idex|rs[4]          ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.584      ;
; -8.645 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[26] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.593      ;
; -8.641 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.589      ;
; -8.628 ; ID_EX:idex|rs[0]          ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.576      ;
; -8.608 ; ID_EX:idex|rs[4]          ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.556      ;
; -8.608 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.556      ;
; -8.604 ; ID_EX:idex|rs[4]          ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.552      ;
; -8.604 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.552      ;
; -8.604 ; ID_EX:idex|rs[1]          ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.552      ;
; -8.603 ; ID_EX:idex|rs[3]          ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.551      ;
; -8.602 ; EX_MEM:exmem|destReg[4]   ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.550      ;
; -8.601 ; ID_EX:idex|rs[0]          ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.540      ;
; -8.600 ; ID_EX:idex|rs[1]          ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.548      ;
; -8.599 ; ID_EX:idex|rs[3]          ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.547      ;
; -8.597 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.545      ;
; -8.595 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.543      ;
; -8.593 ; MEM_WB:memwb|destReg[1]   ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.541      ;
; -8.591 ; MEM_WB:memwb|destReg[3]   ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.539      ;
; -8.577 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.525      ;
; -8.575 ; EX_MEM:exmem|destReg[4]   ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.514      ;
; -8.573 ; ID_EX:idex|rs[2]          ; IF_ID:ifid|pc[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.521      ;
; -8.570 ; MEM_WB:memwb|control[2]   ; IF_ID:ifid|pc[2]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 9.517      ;
; -8.564 ; ID_EX:idex|rs[0]          ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.512      ;
; -8.563 ; MEM_WB:memwb|destReg[4]   ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.511      ;
; -8.560 ; ID_EX:idex|rs[0]          ; IF_ID:ifid|pc[29] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.508      ;
; -8.559 ; EX_MEM:exmem|aluResult[0] ; IF_ID:ifid|pc[31] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.218     ; 9.328      ;
; -8.540 ; ID_EX:idex|rs[4]          ; IF_ID:ifid|pc[28] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.488      ;
; -8.540 ; MEM_WB:memwb|destReg[0]   ; IF_ID:ifid|pc[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.488      ;
; -8.538 ; EX_MEM:exmem|destReg[4]   ; IF_ID:ifid|pc[30] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.486      ;
; -8.536 ; MEM_WB:memwb|destReg[4]   ; IF_ID:ifid|pc[0]  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 9.475      ;
; -8.536 ; ID_EX:idex|rs[4]          ; IF_ID:ifid|pc[27] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.039     ; 9.484      ;
+--------+---------------------------+-------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50MHz'                                                                                                                                                                                                                   ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -8.941 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 9.499      ;
; -8.909 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 9.462      ;
; -8.902 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 9.458      ;
; -8.872 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 9.432      ;
; -8.111 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.669      ;
; -8.100 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.658      ;
; -8.098 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.656      ;
; -8.080 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.638      ;
; -8.079 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.632      ;
; -8.072 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.628      ;
; -8.068 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.621      ;
; -8.066 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.619      ;
; -8.061 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.617      ;
; -8.059 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.615      ;
; -8.048 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.601      ;
; -8.042 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.602      ;
; -8.041 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.597      ;
; -8.031 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.591      ;
; -8.029 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.589      ;
; -8.011 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.571      ;
; -7.971 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.529      ;
; -7.970 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.528      ;
; -7.939 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.492      ;
; -7.938 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.491      ;
; -7.932 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.488      ;
; -7.931 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.487      ;
; -7.907 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.465      ;
; -7.902 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.462      ;
; -7.901 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.461      ;
; -7.875 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.428      ;
; -7.868 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.424      ;
; -7.863 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.421      ;
; -7.838 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.398      ;
; -7.837 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.395      ;
; -7.831 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.384      ;
; -7.824 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.380      ;
; -7.805 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.631     ; 8.173      ;
; -7.805 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.358      ;
; -7.798 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.356      ;
; -7.798 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.354      ;
; -7.794 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.354      ;
; -7.773 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.636     ; 8.136      ;
; -7.768 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.328      ;
; -7.766 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.324      ;
; -7.766 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.319      ;
; -7.766 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.633     ; 8.132      ;
; -7.759 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.315      ;
; -7.744 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.302      ;
; -7.736 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.629     ; 8.106      ;
; -7.734 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.287      ;
; -7.732 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.290      ;
; -7.729 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.289      ;
; -7.727 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.283      ;
; -7.727 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.285      ;
; -7.712 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.265      ;
; -7.705 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.261      ;
; -7.700 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.253      ;
; -7.697 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.257      ;
; -7.695 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.248      ;
; -7.695 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.253      ;
; -7.695 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.253      ;
; -7.693 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.249      ;
; -7.688 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.244      ;
; -7.675 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.235      ;
; -7.663 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.216      ;
; -7.663 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.223      ;
; -7.663 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.216      ;
; -7.658 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.218      ;
; -7.656 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.212      ;
; -7.656 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.212      ;
; -7.651 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.211      ;
; -7.626 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.186      ;
; -7.626 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.186      ;
; -7.619 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.444     ; 8.174      ;
; -7.612 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.170      ;
; -7.602 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.160      ;
; -7.597 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.155      ;
; -7.582 ; MEM_WB:memwb|memData[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.437     ; 8.144      ;
; -7.570 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.128      ;
; -7.570 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.123      ;
; -7.565 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.118      ;
; -7.563 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.119      ;
; -7.558 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.114      ;
; -7.547 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.437     ; 8.109      ;
; -7.544 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 8.102      ;
; -7.538 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.091      ;
; -7.533 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.093      ;
; -7.531 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.087      ;
; -7.528 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.088      ;
; -7.515 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.442     ; 8.072      ;
; -7.512 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.446     ; 8.065      ;
; -7.508 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.068      ;
; -7.505 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.443     ; 8.061      ;
; -7.501 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.061      ;
; -7.478 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.435     ; 8.042      ;
; -7.475 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.439     ; 8.035      ;
; -7.466 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.652     ; 7.813      ;
; -7.434 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.657     ; 7.776      ;
; -7.427 ; EX_MEM:exmem|pc[24]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.654     ; 7.772      ;
; -7.426 ; EX_MEM:exmem|pc[28]       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.441     ; 7.984      ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ID_EX:idex|control[1]'                                                                                                    ;
+--------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -8.387 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 8.962      ;
; -8.335 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.003      ; 8.928      ;
; -8.299 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 8.872      ;
; -8.293 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.061      ; 8.869      ;
; -8.257 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.059      ; 8.833      ;
; -8.228 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.112      ; 8.770      ;
; -8.223 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 8.800      ;
; -8.223 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.068      ; 8.806      ;
; -8.222 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.113      ; 8.765      ;
; -8.222 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.051      ; 8.784      ;
; -8.221 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 8.795      ;
; -8.220 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.067      ; 8.801      ;
; -8.217 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.060      ; 8.789      ;
; -8.217 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.069      ; 8.801      ;
; -8.216 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.068      ; 8.796      ;
; -8.209 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.065      ; 8.787      ;
; -8.206 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.055      ; 8.773      ;
; -8.206 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.065      ; 8.786      ;
; -8.203 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.060      ; 8.773      ;
; -8.196 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.055      ; 8.763      ;
; -8.193 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.055      ; 8.763      ;
; -8.182 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 8.763      ;
; -8.173 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.052      ; 8.737      ;
; -8.142 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.054      ; 8.711      ;
; -8.136 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.120      ; 8.687      ;
; -8.083 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.090      ; 8.687      ;
; -8.078 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.091      ; 8.681      ;
; -8.074 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.091      ; 8.680      ;
; -8.051 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[7]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.009      ; 8.654      ;
; -7.997 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.053      ; 8.565      ;
; -7.945 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.009      ; 8.549      ;
; -7.827 ; MEM_WB:memwb|control[2] ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.115      ; 8.478      ;
; -7.557 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 8.132      ;
; -7.546 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 8.121      ;
; -7.544 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 8.119      ;
; -7.526 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 8.101      ;
; -7.505 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.003      ; 8.098      ;
; -7.494 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.003      ; 8.087      ;
; -7.492 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.003      ; 8.085      ;
; -7.474 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.003      ; 8.067      ;
; -7.469 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 8.042      ;
; -7.463 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.061      ; 8.039      ;
; -7.458 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 8.031      ;
; -7.456 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 8.029      ;
; -7.452 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.061      ; 8.028      ;
; -7.450 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.061      ; 8.026      ;
; -7.438 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 8.011      ;
; -7.432 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.061      ; 8.008      ;
; -7.427 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.059      ; 8.003      ;
; -7.417 ; ID_EX:idex|rs[1]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 7.992      ;
; -7.416 ; ID_EX:idex|rs[3]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 7.991      ;
; -7.416 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.059      ; 7.992      ;
; -7.414 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.059      ; 7.990      ;
; -7.398 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.112      ; 7.940      ;
; -7.396 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.059      ; 7.972      ;
; -7.393 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 7.970      ;
; -7.393 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.068      ; 7.976      ;
; -7.392 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.113      ; 7.935      ;
; -7.392 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.051      ; 7.954      ;
; -7.391 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 7.965      ;
; -7.390 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.067      ; 7.971      ;
; -7.387 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.060      ; 7.959      ;
; -7.387 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.069      ; 7.971      ;
; -7.387 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.112      ; 7.929      ;
; -7.386 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.068      ; 7.966      ;
; -7.385 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.112      ; 7.927      ;
; -7.382 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 7.959      ;
; -7.382 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.068      ; 7.965      ;
; -7.381 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.113      ; 7.924      ;
; -7.381 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.051      ; 7.943      ;
; -7.380 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 7.957      ;
; -7.380 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.068      ; 7.963      ;
; -7.380 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 7.954      ;
; -7.379 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.113      ; 7.922      ;
; -7.379 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.051      ; 7.941      ;
; -7.379 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.065      ; 7.957      ;
; -7.379 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.067      ; 7.960      ;
; -7.378 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.062      ; 7.952      ;
; -7.377 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.067      ; 7.958      ;
; -7.376 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.055      ; 7.943      ;
; -7.376 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.065      ; 7.956      ;
; -7.376 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.060      ; 7.948      ;
; -7.376 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.069      ; 7.960      ;
; -7.375 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.068      ; 7.955      ;
; -7.374 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.060      ; 7.946      ;
; -7.374 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.069      ; 7.958      ;
; -7.373 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.068      ; 7.953      ;
; -7.373 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.060      ; 7.943      ;
; -7.368 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.065      ; 7.946      ;
; -7.367 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.112      ; 7.909      ;
; -7.366 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.065      ; 7.944      ;
; -7.366 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.055      ; 7.933      ;
; -7.365 ; ID_EX:idex|rs[1]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.003      ; 7.958      ;
; -7.365 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.055      ; 7.932      ;
; -7.365 ; MEM_WB:memwb|destReg[1] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.065      ; 7.945      ;
; -7.364 ; ID_EX:idex|rs[3]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.003      ; 7.957      ;
; -7.363 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.055      ; 7.930      ;
; -7.363 ; MEM_WB:memwb|destReg[3] ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.065      ; 7.943      ;
; -7.363 ; MEM_WB:memwb|destReg[0] ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.055      ; 7.933      ;
; -7.362 ; ID_EX:idex|rs[2]        ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.066      ; 7.939      ;
+--------+-------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'frequencyDivider:divider|clkReg'                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.063 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[1]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.057      ;
; -1.027 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[3]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.093      ;
; -1.024 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[2]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.096      ;
; -0.962 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[7]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.158      ;
; -0.962 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[6]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.158      ;
; -0.903 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[4]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.217      ;
; -0.866 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[5]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.254      ;
; -0.857 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[10]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.263      ;
; -0.826 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[8]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.294      ;
; -0.801 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[9]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.319      ;
; -0.741 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[12]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.379      ;
; -0.735 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[11]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.385      ;
; -0.693 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[14]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.427      ;
; -0.669 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[13]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.451      ;
; -0.659 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[17]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.463      ;
; -0.658 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[16]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.464      ;
; -0.603 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[15]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.911      ; 1.517      ;
; -0.597 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[23]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.525      ;
; -0.577 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[20]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.545      ;
; -0.544 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[18]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.578      ;
; -0.542 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[1]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.078      ;
; -0.532 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[22]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.590      ;
; -0.505 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[3]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.115      ;
; -0.503 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[2]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.117      ;
; -0.498 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[19]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.624      ;
; -0.490 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[21]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.632      ;
; -0.439 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[24]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.683      ;
; -0.436 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[25]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.686      ;
; -0.384 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[6]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.236      ;
; -0.380 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[4]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.240      ;
; -0.373 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[26]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.749      ;
; -0.371 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[7]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.249      ;
; -0.370 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[27]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.752      ;
; -0.350 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[28]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.772      ;
; -0.344 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[5]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.276      ;
; -0.305 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[10]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.315      ;
; -0.304 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[29]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.818      ;
; -0.270 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[8]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.350      ;
; -0.241 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[30]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.881      ;
; -0.238 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[31]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.913      ; 1.884      ;
; -0.212 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[9]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.408      ;
; -0.178 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[12]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.442      ;
; -0.156 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[11]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.464      ;
; -0.118 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[14]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.502      ;
; -0.099 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[17]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.523      ;
; -0.094 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[13]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.526      ;
; -0.091 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[16]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.531      ;
; -0.024 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[15]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.911      ; 1.596      ;
; -0.023 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[23]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.599      ;
; -0.002 ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[20]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.620      ;
; 0.026  ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[18]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.648      ;
; 0.060  ; ID_EX:idex|rt[4]                                                                                ; EX_MEM:exmem|rtValue[21]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.970      ; 1.114      ;
; 0.062  ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[19]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.684      ;
; 0.067  ; ID_EX:idex|rt[4]                                                                                ; EX_MEM:exmem|rtValue[27]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.112      ;
; 0.071  ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[22]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.693      ;
; 0.072  ; ID_EX:idex|rt[4]                                                                                ; EX_MEM:exmem|rtValue[23]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.117      ;
; 0.077  ; ID_EX:idex|control[1]                                                                           ; EX_MEM:exmem|control[1]              ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.910      ; 2.196      ;
; 0.081  ; ID_EX:idex|rt[4]                                                                                ; EX_MEM:exmem|rtValue[29]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.126      ;
; 0.091  ; ID_EX:idex|rt[4]                                                                                ; EX_MEM:exmem|rtValue[30]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.136      ;
; 0.092  ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[0]                     ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.902      ; 2.203      ;
; 0.109  ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[21]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.731      ;
; 0.127  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|address_reg_a[0] ; MEM_WB:memwb|memData[1]              ; clock_50MHz                     ; frequencyDivider:divider|clkReg ; 0.000        ; 0.618      ; 0.859      ;
; 0.135  ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[24]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.757      ;
; 0.136  ; ID_EX:idex|rt[4]                                                                                ; EX_MEM:exmem|rtValue[15]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.965      ; 1.185      ;
; 0.138  ; ID_EX:idex|control[1]                                                                           ; IF_ID:ifid|pc[25]                    ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.913      ; 1.760      ;
; 0.161  ; ID_EX:idex|rt[0]                                                                                ; EX_MEM:exmem|rtValue[21]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.970      ; 1.215      ;
; 0.163  ; ID_EX:idex|rt[2]                                                                                ; EX_MEM:exmem|rtValue[21]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.970      ; 1.217      ;
; 0.168  ; ID_EX:idex|rt[0]                                                                                ; EX_MEM:exmem|rtValue[27]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.213      ;
; 0.170  ; ID_EX:idex|rt[2]                                                                                ; EX_MEM:exmem|rtValue[27]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.215      ;
; 0.173  ; ID_EX:idex|rt[0]                                                                                ; EX_MEM:exmem|rtValue[23]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.218      ;
; 0.175  ; ID_EX:idex|rt[2]                                                                                ; EX_MEM:exmem|rtValue[23]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.220      ;
; 0.182  ; ID_EX:idex|rt[0]                                                                                ; EX_MEM:exmem|rtValue[29]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.227      ;
; 0.184  ; ID_EX:idex|rt[2]                                                                                ; EX_MEM:exmem|rtValue[29]             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.961      ; 1.229      ;
; 0.184  ; ID_EX:idex|pc[24]                                                                               ; EX_MEM:exmem|pc[24]                  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.046      ; 0.314      ;
; 0.185  ; uart:uart0|tx:transmiter|tx                                                                     ; uart:uart0|tx:transmiter|tx          ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|tx:transmiter|estado.01                                                              ; uart:uart0|tx:transmiter|estado.01   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|tx:transmiter|estado.00                                                              ; uart:uart0|tx:transmiter|estado.00   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|tx:transmiter|estado.11                                                              ; uart:uart0|tx:transmiter|estado.11   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart1|tx:transmiter|tx                                                                     ; uart:uart1|tx:transmiter|tx          ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart1|tx:transmiter|estado.00                                                              ; uart:uart1|tx:transmiter|estado.00   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart1|tx:transmiter|estado.01                                                              ; uart:uart1|tx:transmiter|estado.01   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart1|tx:transmiter|contador[0]                                                            ; uart:uart1|tx:transmiter|contador[0] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart1|tx:transmiter|contador[1]                                                            ; uart:uart1|tx:transmiter|contador[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart1|tx:transmiter|contador[2]                                                            ; uart:uart1|tx:transmiter|contador[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart1|tx:transmiter|estado.11                                                              ; uart:uart1|tx:transmiter|estado.11   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[3]                                                                  ; uart:uart0|rx:receiver|data[3]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[4]                                                                  ; uart:uart0|rx:receiver|data[4]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[2]                                                                  ; uart:uart0|rx:receiver|data[2]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[0]                                                                  ; uart:uart0|rx:receiver|data[0]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[1]                                                                  ; uart:uart0|rx:receiver|data[1]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[5]                                                                  ; uart:uart0|rx:receiver|data[5]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[6]                                                                  ; uart:uart0|rx:receiver|data[6]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[7]                                                                  ; uart:uart0|rx:receiver|data[7]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|contador[0]                                                            ; uart:uart0|tx:transmiter|contador[0] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|contador[1]                                                            ; uart:uart0|tx:transmiter|contador[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|contador[2]                                                            ; uart:uart0|tx:transmiter|contador[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|rx:receiver|data[3]                                                                  ; uart:uart1|rx:receiver|data[3]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|rx:receiver|data[4]                                                                  ; uart:uart1|rx:receiver|data[4]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|rx:receiver|data[2]                                                                  ; uart:uart1|rx:receiver|data[2]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|rx:receiver|data[0]                                                                  ; uart:uart1|rx:receiver|data[0]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
+--------+-------------------------------------------------------------------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50MHz'                                                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.815 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 1.525      ; 0.949      ;
; -0.809 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 1.520      ; 0.950      ;
; -0.804 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 1.517      ; 0.952      ;
; -0.723 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 1.522      ; 1.038      ;
; -0.294 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 1.525      ; 0.970      ;
; -0.288 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 1.520      ; 0.971      ;
; -0.283 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 1.517      ; 0.973      ;
; -0.202 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 1.522      ; 1.059      ;
; 0.185  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|stage.11                                                                                             ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.045      ; 0.314      ;
; 0.185  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|clkReg                                                                                               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.045      ; 0.314      ;
; 0.705  ; EX_MEM:exmem|control[3]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store                                   ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.477     ; 0.342      ;
; 0.770  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store                                   ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.477     ; 0.407      ;
; 0.828  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.296     ; 0.666      ;
; 0.838  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.162      ;
; 0.838  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.162      ;
; 0.838  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.164      ;
; 0.838  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.162      ;
; 0.846  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.170      ;
; 0.846  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.170      ;
; 0.846  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.172      ;
; 0.846  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.170      ;
; 0.932  ; EX_MEM:exmem|rtValue[16]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.280     ; 0.786      ;
; 0.937  ; EX_MEM:exmem|rtValue[8]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.300     ; 0.771      ;
; 0.940  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.296     ; 0.778      ;
; 0.946  ; EX_MEM:exmem|rtValue[11]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a43~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.293     ; 0.787      ;
; 0.964  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.298     ; 0.800      ;
; 0.979  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a37~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.293     ; 0.820      ;
; 0.980  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.299     ; 0.815      ;
; 0.983  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.325      ;
; 0.983  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.325      ;
; 0.983  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.240      ; 1.327      ;
; 0.983  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.325      ;
; 0.984  ; EX_MEM:exmem|rtValue[22]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.280     ; 0.838      ;
; 0.986  ; EX_MEM:exmem|control[3]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.295     ; 0.825      ;
; 0.986  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.227      ; 1.317      ;
; 0.986  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.227      ; 1.317      ;
; 0.986  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.229      ; 1.319      ;
; 0.986  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.227      ; 1.317      ;
; 0.991  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.333      ;
; 0.991  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.333      ;
; 0.991  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.240      ; 1.335      ;
; 0.991  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.333      ;
; 0.992  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.237      ; 1.333      ;
; 0.992  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.237      ; 1.333      ;
; 0.992  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.239      ; 1.335      ;
; 0.992  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.237      ; 1.333      ;
; 0.994  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.227      ; 1.325      ;
; 0.994  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.227      ; 1.325      ;
; 0.994  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.229      ; 1.327      ;
; 0.994  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.227      ; 1.325      ;
; 0.995  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.319      ;
; 0.995  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.319      ;
; 0.995  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.321      ;
; 0.995  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.319      ;
; 1.000  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.237      ; 1.341      ;
; 1.000  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.237      ; 1.341      ;
; 1.000  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.239      ; 1.343      ;
; 1.000  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a34~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.237      ; 1.341      ;
; 1.001  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.343      ;
; 1.001  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.343      ;
; 1.001  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.240      ; 1.345      ;
; 1.001  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.343      ;
; 1.003  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.327      ;
; 1.003  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.327      ;
; 1.003  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.329      ;
; 1.003  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.220      ; 1.327      ;
; 1.005  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.326      ;
; 1.005  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.326      ;
; 1.005  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.328      ;
; 1.005  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.326      ;
; 1.006  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a4~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.302     ; 0.838      ;
; 1.009  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.351      ;
; 1.009  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.351      ;
; 1.009  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.240      ; 1.353      ;
; 1.009  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.238      ; 1.351      ;
; 1.013  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.334      ;
; 1.013  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.334      ;
; 1.013  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.336      ;
; 1.013  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a41~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.334      ;
; 1.015  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a35~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.292     ; 0.857      ;
; 1.015  ; EX_MEM:exmem|rtValue[24]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.280     ; 0.869      ;
; 1.021  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a6~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.297     ; 0.858      ;
; 1.034  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.394     ; 0.774      ;
; 1.036  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.386     ; 0.784      ;
; 1.045  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.216      ; 1.365      ;
; 1.045  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.216      ; 1.365      ;
; 1.045  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.218      ; 1.367      ;
; 1.045  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.216      ; 1.365      ;
; 1.048  ; pc:pc|prevPc[7]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.386     ; 0.796      ;
; 1.049  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a5~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.293     ; 0.890      ;
; 1.053  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.216      ; 1.373      ;
; 1.053  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.216      ; 1.373      ;
; 1.053  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.218      ; 1.375      ;
; 1.053  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.216      ; 1.373      ;
; 1.055  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a60~porta_address_reg0               ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.292     ; 0.897      ;
; 1.057  ; IF_ID:ifid|pc[0]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.292     ; 0.899      ;
; 1.060  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.391     ; 0.803      ;
; 1.061  ; pc:pc|prevPc[8]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.440     ; 0.755      ;
; 1.063  ; IF_ID:ifid|pc[0]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a22~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.297     ; 0.900      ;
; 1.063  ; pc:pc|prevPc[6]                                                                             ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; -0.389     ; 0.808      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ID_EX:idex|control[1]'                                                                                                       ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; 0.338 ; IF_ID:ifid|pc[14]          ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.287      ; 0.645      ;
; 0.349 ; IF_ID:ifid|pc[10]          ; pc:pc|prevPc[10] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.285      ; 0.654      ;
; 0.373 ; IF_ID:ifid|pc[29]          ; pc:pc|prevPc[29] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.237      ; 0.630      ;
; 0.410 ; IF_ID:ifid|pc[25]          ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.229      ; 0.659      ;
; 0.451 ; IF_ID:ifid|pc[4]           ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.294      ; 0.765      ;
; 0.463 ; IF_ID:ifid|pc[5]           ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.297      ; 0.780      ;
; 0.484 ; IF_ID:ifid|pc[31]          ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.235      ; 0.739      ;
; 0.485 ; IF_ID:ifid|pc[1]           ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.262      ; 0.767      ;
; 0.492 ; IF_ID:ifid|pc[0]           ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.244      ; 0.756      ;
; 0.501 ; IF_ID:ifid|pc[28]          ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.238      ; 0.759      ;
; 0.516 ; IF_ID:ifid|pc[12]          ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.170      ; 0.706      ;
; 0.545 ; IF_ID:ifid|pc[22]          ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.222      ; 0.787      ;
; 0.547 ; IF_ID:ifid|pc[13]          ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.238      ; 0.805      ;
; 0.551 ; IF_ID:ifid|pc[30]          ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.224      ; 0.795      ;
; 0.574 ; IF_ID:ifid|pc[16]          ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.219      ; 0.813      ;
; 0.602 ; IF_ID:ifid|pc[3]           ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.262      ; 0.884      ;
; 0.605 ; IF_ID:ifid|pc[27]          ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.237      ; 0.862      ;
; 0.630 ; IF_ID:ifid|pc[6]           ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.177      ; 0.827      ;
; 0.641 ; IF_ID:ifid|pc[11]          ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.231      ; 0.892      ;
; 0.663 ; IF_ID:ifid|pc[23]          ; pc:pc|prevPc[23] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.234      ; 0.917      ;
; 0.679 ; IF_ID:ifid|pc[24]          ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.221      ; 0.920      ;
; 0.700 ; IF_ID:ifid|pc[17]          ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.235      ; 0.955      ;
; 0.730 ; IF_ID:ifid|pc[9]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.237      ; 0.987      ;
; 0.773 ; IF_ID:ifid|pc[19]          ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.231      ; 1.024      ;
; 0.779 ; IF_ID:ifid|inst[21]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.647      ; 1.446      ;
; 0.826 ; IF_ID:ifid|pc[15]          ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.229      ; 1.075      ;
; 0.870 ; IF_ID:ifid|inst[18]        ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.654      ; 1.544      ;
; 0.871 ; IF_ID:ifid|inst[20]        ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.652      ; 1.543      ;
; 0.872 ; IF_ID:ifid|pc[26]          ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.223      ; 1.115      ;
; 0.888 ; IF_ID:ifid|pc[18]          ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.231      ; 1.139      ;
; 0.898 ; IF_ID:ifid|inst[12]        ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.170      ; 1.088      ;
; 0.941 ; IF_ID:ifid|inst[24]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.644      ; 1.605      ;
; 0.949 ; IF_ID:ifid|pc[2]           ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.263      ; 1.232      ;
; 0.970 ; IF_ID:ifid|pc[8]           ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.225      ; 1.215      ;
; 0.995 ; IF_ID:ifid|inst[11]        ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.043      ; 1.058      ;
; 1.003 ; IF_ID:ifid|inst[1]         ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.276      ; 1.299      ;
; 1.011 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.084      ; 1.115      ;
; 1.019 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.084      ; 1.123      ;
; 1.022 ; IF_ID:ifid|pc[21]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.224      ; 1.266      ;
; 1.052 ; IF_ID:ifid|inst[19]        ; pc:pc|prevPc[19] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.654      ; 1.726      ;
; 1.081 ; IF_ID:ifid|pc[20]          ; pc:pc|prevPc[20] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.229      ; 1.330      ;
; 1.086 ; ID_EX:idex|rt[4]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.123      ; 2.229      ;
; 1.111 ; IF_ID:ifid|inst[16]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.642      ; 1.773      ;
; 1.155 ; EX_MEM:exmem|aluResult[4]  ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.118      ; 1.293      ;
; 1.161 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.084      ; 1.265      ;
; 1.164 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.119      ; 1.303      ;
; 1.164 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.122      ; 2.306      ;
; 1.172 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.117      ; 2.309      ;
; 1.182 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.084      ; 1.286      ;
; 1.187 ; IF_ID:ifid|inst[21]        ; pc:pc|prevPc[15] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.651      ; 1.858      ;
; 1.187 ; ID_EX:idex|rt[0]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.123      ; 2.330      ;
; 1.189 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.123      ; 2.332      ;
; 1.190 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.045      ; 1.255      ;
; 1.202 ; IF_ID:ifid|pc[7]           ; pc:pc|prevPc[7]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.176      ; 1.398      ;
; 1.243 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.122      ; 2.385      ;
; 1.247 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.042      ; 1.309      ;
; 1.251 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.117      ; 2.388      ;
; 1.265 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.119      ; 1.404      ;
; 1.266 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.119      ; 1.405      ;
; 1.267 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.045      ; 1.332      ;
; 1.275 ; IF_ID:ifid|inst[21]        ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.658      ; 1.953      ;
; 1.280 ; IF_ID:ifid|inst[29]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.119      ; 1.419      ;
; 1.282 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.044      ; 1.346      ;
; 1.292 ; IF_ID:ifid|inst[6]         ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.177      ; 1.489      ;
; 1.292 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.045      ; 1.357      ;
; 1.303 ; ID_EX:idex|rsValue[11]     ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.234      ; 1.557      ;
; 1.304 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.122      ; 2.446      ;
; 1.306 ; ID_EX:idex|rt[4]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.122      ; 2.448      ;
; 1.307 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.116      ; 2.443      ;
; 1.307 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.123      ; 2.450      ;
; 1.307 ; ID_EX:idex|rt[3]           ; pc:pc|prevPc[9]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.123      ; 2.450      ;
; 1.311 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.118      ; 2.449      ;
; 1.311 ; IF_ID:ifid|inst[17]        ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.658      ; 1.989      ;
; 1.311 ; EX_MEM:exmem|aluResult[11] ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.234      ; 1.565      ;
; 1.314 ; ID_EX:idex|rt[4]           ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.117      ; 2.451      ;
; 1.316 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.042      ; 1.378      ;
; 1.321 ; IF_ID:ifid|inst[30]        ; pc:pc|prevPc[1]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.084      ; 1.425      ;
; 1.330 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[16] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.042      ; 1.392      ;
; 1.335 ; EX_MEM:exmem|aluResult[0]  ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.123      ; 1.478      ;
; 1.338 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.116      ; 1.474      ;
; 1.341 ; IF_ID:ifid|inst[31]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.119      ; 1.480      ;
; 1.344 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[6]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; -0.001     ; 1.363      ;
; 1.346 ; ID_EX:idex|rt[0]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.122      ; 2.488      ;
; 1.351 ; IF_ID:ifid|inst[30]        ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.119      ; 1.490      ;
; 1.354 ; ID_EX:idex|rt[0]           ; pc:pc|prevPc[11] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.117      ; 2.491      ;
; 1.355 ; IF_ID:ifid|inst[2]         ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.277      ; 1.652      ;
; 1.359 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[24] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.044      ; 1.423      ;
; 1.363 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[2]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.085      ; 1.468      ;
; 1.365 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[14] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.173      ; 2.558      ;
; 1.365 ; EX_MEM:exmem|aluResult[5]  ; pc:pc|prevPc[5]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.299      ; 1.684      ;
; 1.365 ; IF_ID:ifid|inst[28]        ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.045      ; 1.430      ;
; 1.369 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[3]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.084      ; 1.473      ;
; 1.372 ; IF_ID:ifid|inst[26]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.058      ; 1.450      ;
; 1.372 ; EX_MEM:exmem|aluResult[31] ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.239      ; 1.631      ;
; 1.374 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.047      ; 1.441      ;
; 1.377 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[28] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.061      ; 1.458      ;
; 1.379 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[27] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.060      ; 1.459      ;
; 1.380 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.047      ; 1.447      ;
; 1.380 ; IF_ID:ifid|inst[27]        ; pc:pc|prevPc[0]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 0.058      ; 1.458      ;
; 1.383 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.122      ; 2.525      ;
+-------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50MHz ; Rise       ; clock_50MHz                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|address_reg_a[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_datain_reg0  ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'                                                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                           ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[27]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[28]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[29]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[30]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[31]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[4]    ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'                                                                         ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[5]                           ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[10]                          ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[14]                          ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[4]                           ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[10]|dataa                       ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[14]|dataa                       ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[5]|dataa                        ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[4]|dataa                        ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[7]                           ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[1]|datac                        ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[6]                           ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[2]|datac                        ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[3]|datac                        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[28]|datac                       ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[29]|datac                       ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[21]|datac                       ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[27]|datac                       ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[12]                          ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[0]|datac                        ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[15]|datac                       ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[20]|datac                       ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[9]|datac                        ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[30]|datac                       ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[8]|datac                        ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[1]                           ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[13]|datac                       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[16]|datac                       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[17]|datac                       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[23]|datac                       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[24]|datac                       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[26]|datac                       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[31]|datac                       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[7]|datad                        ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[2]                           ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[3]                           ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[22]|datac                       ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[25]|datac                       ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[6]|datad                        ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[28]                          ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[29]                          ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[11]|datac                       ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[18]|datac                       ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[19]|datac                       ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[21]                          ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[27]                          ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[0]                           ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[15]                          ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[20]                          ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[9]                           ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[12]|datad                       ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[30]                          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[8]                           ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[13]                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[16]                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[17]                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[23]                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[24]                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[26]                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[31]                          ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[22]                          ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[25]                          ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[11]                          ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[18]                          ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[19]                          ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|inclk[0] ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|outclk   ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; idex|control[1]|q                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; idex|control[1]|q                         ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6|combout         ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|inclk[0] ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|pcWrite~6clkctrl|outclk   ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[11]                          ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[18]                          ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[19]                          ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[16]                          ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[22]                          ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[23]                          ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[25]                          ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[13]                          ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[17]                          ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[24]                          ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[26]                          ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[31]                          ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[30]                          ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[8]                           ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[0]                           ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[15]                          ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[20]                          ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[9]                           ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[12]|datad                       ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[21]                          ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[27]                          ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[28]                          ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[29]                          ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[11]|datac                       ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[18]|datac                       ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[19]|datac                       ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; PIN_E11   ; frequencyDivider:divider|clkReg ; 1.727 ; 2.279 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Rx   ; frequencyDivider:divider|clkReg ; 1.718 ; 2.468 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; PIN_E11   ; frequencyDivider:divider|clkReg ; -0.688 ; -1.384 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Rx   ; frequencyDivider:divider|clkReg ; -0.549 ; -1.348 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 5.516 ; 5.699 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 4.672 ; 4.630 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 4.592 ; 4.559 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 5.516 ; 5.699 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 4.837 ; 4.773 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 5.075 ; 4.939 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 4.607 ; 4.560 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 5.017 ; 4.916 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 4.501 ; 4.467 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 4.704 ; 4.841 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 4.590 ; 4.649 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 4.334 ; 4.305 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 4.498 ; 4.461 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 4.422 ; 4.394 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 5.361 ; 5.548 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 4.656 ; 4.597 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 4.884 ; 4.758 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 4.435 ; 4.394 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 4.828 ; 4.734 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 4.334 ; 4.305 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 4.530 ; 4.660 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 4.424 ; 4.477 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+------------+---------+----------+---------+---------------------+
; Clock                            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -20.173    ; -1.908  ; N/A      ; N/A     ; -3.000              ;
;  ID_EX:idex|control[1]           ; -17.540    ; 0.338   ; N/A      ; N/A     ; 0.347               ;
;  clock_50MHz                     ; -18.515    ; -1.514  ; N/A      ; N/A     ; -3.000              ;
;  frequencyDivider:divider|clkReg ; -20.173    ; -1.908  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                  ; -10621.743 ; -37.146 ; 0.0      ; 0.0     ; -2423.633           ;
;  ID_EX:idex|control[1]           ; -548.761   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clock_50MHz                     ; -1573.383  ; -5.880  ; N/A      ; N/A     ; -537.253            ;
;  frequencyDivider:divider|clkReg ; -8499.599  ; -31.266 ; N/A      ; N/A     ; -1886.380           ;
+----------------------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; PIN_E11   ; frequencyDivider:divider|clkReg ; 3.465 ; 3.817 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Rx   ; frequencyDivider:divider|clkReg ; 3.620 ; 4.007 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; PIN_E11   ; frequencyDivider:divider|clkReg ; -0.688 ; -1.384 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Rx   ; frequencyDivider:divider|clkReg ; -0.549 ; -1.348 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 9.662 ; 9.965 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 8.676 ; 8.852 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 8.482 ; 8.649 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 9.662 ; 9.965 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 9.005 ; 9.192 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 9.341 ; 9.332 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 8.581 ; 8.680 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 9.250 ; 9.370 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 8.319 ; 8.442 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 9.161 ; 9.067 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 8.628 ; 8.568 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 4.334 ; 4.305 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 4.498 ; 4.461 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 4.422 ; 4.394 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 5.361 ; 5.548 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 4.656 ; 4.597 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 4.884 ; 4.758 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 4.435 ; 4.394 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 4.828 ; 4.734 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 4.334 ; 4.305 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 4.530 ; 4.660 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 4.424 ; 4.477 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PIN_F11       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_Tx       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Switch[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_Rx                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PIN_Y17                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_50MHz             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PIN_E11                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_F11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.09 V              ; -0.00967 V          ; 0.275 V                              ; 0.248 V                              ; 4.77e-09 s                  ; 3.67e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.66e-08 V                  ; 3.09 V             ; -0.00967 V         ; 0.275 V                             ; 0.248 V                             ; 4.77e-09 s                 ; 3.67e-09 s                 ; No                        ; No                        ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.15e-09 V                   ; 3.18 V              ; -0.0302 V           ; 0.317 V                              ; 0.069 V                              ; 3.25e-10 s                  ; 3.88e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.15e-09 V                  ; 3.18 V             ; -0.0302 V          ; 0.317 V                             ; 0.069 V                             ; 3.25e-10 s                 ; 3.88e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.36 V              ; -0.00431 V          ; 0.132 V                              ; 0.013 V                              ; 6.77e-10 s                  ; 8.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.36 V             ; -0.00431 V         ; 0.132 V                             ; 0.013 V                             ; 6.77e-10 s                 ; 8.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_F11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.08 V              ; -0.00526 V          ; 0.269 V                              ; 0.255 V                              ; 5.53e-09 s                  ; 4.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.08 V             ; -0.00526 V         ; 0.269 V                             ; 0.255 V                             ; 5.53e-09 s                 ; 4.48e-09 s                 ; Yes                       ; Yes                       ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.52e-07 V                   ; 3.14 V              ; -0.0428 V           ; 0.161 V                              ; 0.071 V                              ; 4.71e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 6.52e-07 V                  ; 3.14 V             ; -0.0428 V          ; 0.161 V                             ; 0.071 V                             ; 4.71e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.08e-07 V                   ; 2.34 V              ; -0.00367 V          ; 0.099 V                              ; 0.024 V                              ; 7.72e-10 s                  ; 1.04e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.08e-07 V                  ; 2.34 V             ; -0.00367 V         ; 0.099 V                             ; 0.024 V                             ; 7.72e-10 s                 ; 1.04e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_F11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0695 V           ; 0.234 V                              ; 0.094 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0695 V          ; 0.234 V                             ; 0.094 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
; clock_50MHz                     ; clock_50MHz                     ; 386       ; 0        ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; clock_50MHz                     ; 19099018  ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; clock_50MHz                     ; 80        ; 40       ; 0        ; 0        ;
; clock_50MHz                     ; frequencyDivider:divider|clkReg ; 128       ; 0        ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 252482952 ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 1057      ; 529      ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1]           ; 15304040  ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                 ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
; clock_50MHz                     ; clock_50MHz                     ; 386       ; 0        ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; clock_50MHz                     ; 19099018  ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; clock_50MHz                     ; 80        ; 40       ; 0        ; 0        ;
; clock_50MHz                     ; frequencyDivider:divider|clkReg ; 128       ; 0        ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 252482952 ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 1057      ; 529      ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1]           ; 15304040  ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 1351  ; 1351 ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Copyright (C) 1991-2013 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Wed Aug 23 09:18:33 2017
Info: Command: quartus_sta mip32
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mip32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name frequencyDivider:divider|clkReg frequencyDivider:divider|clkReg
    Info (332105): create_clock -period 1.000 -name clock_50MHz clock_50MHz
    Info (332105): create_clock -period 1.000 -name ID_EX:idex|control[1] ID_EX:idex|control[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -20.173           -8499.599 frequencyDivider:divider|clkReg 
    Info (332119):   -18.515           -1573.383 clock_50MHz 
    Info (332119):   -17.540            -548.761 ID_EX:idex|control[1] 
Info (332146): Worst-case hold slack is -1.908
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.908             -31.266 frequencyDivider:divider|clkReg 
    Info (332119):    -1.514              -5.880 clock_50MHz 
    Info (332119):     0.737               0.000 ID_EX:idex|control[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -537.253 clock_50MHz 
    Info (332119):    -1.285           -1886.380 frequencyDivider:divider|clkReg 
    Info (332119):     0.472               0.000 ID_EX:idex|control[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.376           -7749.241 frequencyDivider:divider|clkReg 
    Info (332119):   -17.063           -1425.254 clock_50MHz 
    Info (332119):   -16.138            -504.573 ID_EX:idex|control[1] 
Info (332146): Worst-case hold slack is -1.770
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.770             -28.808 frequencyDivider:divider|clkReg 
    Info (332119):    -1.369              -5.320 clock_50MHz 
    Info (332119):     0.679               0.000 ID_EX:idex|control[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -528.629 clock_50MHz 
    Info (332119):    -1.285           -1886.380 frequencyDivider:divider|clkReg 
    Info (332119):     0.407               0.000 ID_EX:idex|control[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.706
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.706           -3776.544 frequencyDivider:divider|clkReg 
    Info (332119):    -8.941            -729.188 clock_50MHz 
    Info (332119):    -8.387            -261.681 ID_EX:idex|control[1] 
Info (332146): Worst-case hold slack is -1.063
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.063             -20.038 frequencyDivider:divider|clkReg 
    Info (332119):    -0.815              -3.151 clock_50MHz 
    Info (332119):     0.338               0.000 ID_EX:idex|control[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -265.071 clock_50MHz 
    Info (332119):    -1.000           -1468.000 frequencyDivider:divider|clkReg 
    Info (332119):     0.347               0.000 ID_EX:idex|control[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 700 megabytes
    Info: Processing ended: Wed Aug 23 09:18:47 2017
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:14


