---
title: "SerDes (Serializer/Deserializer)"
created: 2026-06-09
updated: 2026-06-09
domain: finance, ai
type: framework
weight: reference
confidence: high
tags: [SerDes, 인터커넥트, 브로드컴, 마벨, ASIC, 반도체투자]
sources: [sources/semiconductor-ai-chip-value-chain.md]
aliases: [SerDes, 서데스]
---

# SerDes (Serializer/Deserializer)

칩↔칩, 칩↔[HBM](hbm.md), 칩↔네트워크를 초고속(112G/224G/448G)으로 잇는 직렬·병렬 변환 회로. 수천 개의 AI 칩을 하나의 슈퍼팟으로 묶는 데 필수이며, [브로드컴](../entities/broadcom.md)·[마벨](../entities/marvell.md)이 ASIC 설계 시장을 지배하는 **"왕관의 보석"** IP다.

> [!fact] 사실
> SerDes는 여러 데이터를 직렬화해 한 가닥의 초고속 링크로 보내고 다시 병렬화한다. 속도가 올라갈수록(112G→224G→448G) 신호 무결성(signal integrity) 문제 때문에 설계 난도가 극단적으로 높아진다.

> [!judgment] 내 판단 — ASIC 설계 시장의 진입 장벽
> 하이퍼스케일러가 자체 칩을 원해도 SerDes IP가 없으면 수천 칩을 묶을 수 없다. 이 IP를 세계 최고 수준으로 보유한 것이 [브로드컴](../entities/broadcom.md)·[마벨](../entities/marvell.md)이 ASIC 설계 시장을 ~95% 과점하는 핵심 이유다. 후발(미디어텍의 448G SerDes 등)이 이 지점을 공략한다.

## 다음 학습 주제

- 고속 신호 무결성의 물리 — 왜 SerDes 설계가 그렇게 어려운가 ([가치사슬 종합 §6](../syntheses/semiconductor-ai-chip-value-chain.md))

## 관련 페이지

- [반도체·AI 칩 가치사슬 종합](../syntheses/semiconductor-ai-chip-value-chain.md) §4.1
- [브로드컴](../entities/broadcom.md) · [마벨](../entities/marvell.md)
