module Or_gate(a,b,y)l
  input a,b;
  output y;
  assign y=a|b;
endmodule 
