spi_fifo_axis_module_fifo_generator_0_0.v,verilog,xil_defaultlib,../../../bd/spi_fifo_axis_module/ip/spi_fifo_axis_module_fifo_generator_0_0/sim/spi_fifo_axis_module_fifo_generator_0_0.v,
spi_fifo_axis_module_reset_not_gate_0.v,verilog,xil_defaultlib,../../../bd/spi_fifo_axis_module/ip/spi_fifo_axis_module_reset_not_gate_0/sim/spi_fifo_axis_module_reset_not_gate_0.v,
spi_fifo_axis_module_axi_stream_master_0_0.v,verilog,xil_defaultlib,../../../bd/spi_fifo_axis_module/ip/spi_fifo_axis_module_axi_stream_master_0_0/sim/spi_fifo_axis_module_axi_stream_master_0_0.v,
spi_fifo_axis_module_spi_master_1_0.v,verilog,xil_defaultlib,../../../bd/spi_fifo_axis_module/ip/spi_fifo_axis_module_spi_master_1_0/sim/spi_fifo_axis_module_spi_master_1_0.v,
spi_fifo_axis_module.v,verilog,xil_defaultlib,../../../bd/spi_fifo_axis_module/sim/spi_fifo_axis_module.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
