Analysis & Synthesis report for riscv_1
Thu Sep 05 15:54:07 2019
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Analysis & Synthesis Source Files Read
  5. Analysis & Synthesis Resource Usage Summary
  6. Analysis & Synthesis Resource Utilization by Entity
  7. User-Specified and Inferred Latches
  8. Logic Cells Representing Combinational Loops
  9. Registers Removed During Synthesis
 10. Removed Registers Triggering Further Register Optimizations
 11. General Register Statistics
 12. Inverted Register Statistics
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Parameter Settings for User Entity Instance: BUSMUX:inst4
 15. Parameter Settings for User Entity Instance: BUSMUX:inst5
 16. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                      ;
+------------------------------------+----------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Thu Sep 05 15:54:07 2019        ;
; Quartus II Version                 ; 9.0 Build 184 04/29/2009 SP 1 SJ Web Edition ;
; Revision Name                      ; riscv_1                                      ;
; Top-level Entity Name              ; riscv_1                                      ;
; Family                             ; Cyclone II                                   ;
; Total logic elements               ; 625                                          ;
;     Total combinational functions  ; 383                                          ;
;     Dedicated logic registers      ; 296                                          ;
; Total registers                    ; 296                                          ;
; Total pins                         ; 168                                          ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 0                                            ;
; Embedded Multiplier 9-bit elements ; 0                                            ;
; Total PLLs                         ; 0                                            ;
+------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                          ;
+--------------------------------------------------------------+--------------------+--------------------+
; Option                                                       ; Setting            ; Default Value      ;
+--------------------------------------------------------------+--------------------+--------------------+
; Top-level entity name                                        ; riscv_1            ; riscv_1            ;
; Family name                                                  ; Cyclone II         ; Stratix II         ;
; Use Generated Physical Constraints File                      ; Off                ;                    ;
; Use smart compilation                                        ; Off                ; Off                ;
; Restructure Multiplexers                                     ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                          ; Off                ; Off                ;
; Preserve fewer node names                                    ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                    ; Off                ; Off                ;
; Verilog Version                                              ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                 ; VHDL93             ; VHDL93             ;
; State Machine Processing                                     ; Auto               ; Auto               ;
; Safe State Machine                                           ; Off                ; Off                ;
; Extract Verilog State Machines                               ; On                 ; On                 ;
; Extract VHDL State Machines                                  ; On                 ; On                 ;
; Ignore Verilog initial constructs                            ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                   ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops               ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                      ; On                 ; On                 ;
; Parallel Synthesis                                           ; Off                ; Off                ;
; DSP Block Balancing                                          ; Auto               ; Auto               ;
; NOT Gate Push-Back                                           ; On                 ; On                 ;
; Power-Up Don't Care                                          ; On                 ; On                 ;
; Remove Redundant Logic Cells                                 ; Off                ; Off                ;
; Remove Duplicate Registers                                   ; On                 ; On                 ;
; Ignore CARRY Buffers                                         ; Off                ; Off                ;
; Ignore CASCADE Buffers                                       ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                    ; Off                ; Off                ;
; Ignore LCELL Buffers                                         ; Off                ; Off                ;
; Ignore SOFT Buffers                                          ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                               ; Off                ; Off                ;
; Optimization Technique                                       ; Balanced           ; Balanced           ;
; Carry Chain Length                                           ; 70                 ; 70                 ;
; Auto Carry Chains                                            ; On                 ; On                 ;
; Auto Open-Drain Pins                                         ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                        ; Off                ; Off                ;
; Auto ROM Replacement                                         ; On                 ; On                 ;
; Auto RAM Replacement                                         ; On                 ; On                 ;
; Auto Shift Register Replacement                              ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                ; On                 ; On                 ;
; Strict RAM Replacement                                       ; Off                ; Off                ;
; Allow Synchronous Control Signals                            ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                       ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                            ; Off                ; Off                ;
; Auto Resource Sharing                                        ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                           ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                           ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing          ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives            ; Off                ; Off                ;
; Timing-Driven Synthesis                                      ; Off                ; Off                ;
; Show Parameter Settings Tables in Synthesis Report           ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                           ; Off                ; Off                ;
; Synchronization Register Chain Length                        ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                 ; Normal compilation ; Normal compilation ;
; HDL message level                                            ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages              ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report     ; 100                ; 100                ;
; Number of Inverted Registers Reported in Synthesis Report    ; 100                ; 100                ;
; Clock MUX Protection                                         ; On                 ; On                 ;
; Auto Gated Clock Conversion                                  ; Off                ; Off                ;
; Block Design Naming                                          ; Auto               ; Auto               ;
; SDC constraint protection                                    ; Off                ; Off                ;
; Synthesis Effort                                             ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal ; On                 ; On                 ;
; Analysis & Synthesis Message Level                           ; Medium             ; Medium             ;
+--------------------------------------------------------------+--------------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                  ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                  ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------+
; riscv_1.bdf                      ; yes             ; User Block Diagram/Schematic File  ; C:/altera/single/riscv_1/riscv_1.bdf                          ;
; pc.vhd                           ; yes             ; User VHDL File                     ; C:/altera/single/riscv_1/pc.vhd                               ;
; Control.vhd                      ; yes             ; User VHDL File                     ; C:/altera/single/riscv_1/Control.vhd                          ;
; Reg.vhd                          ; yes             ; User VHDL File                     ; C:/altera/single/riscv_1/Reg.vhd                              ;
; Alu.vhd                          ; yes             ; User VHDL File                     ; C:/altera/single/riscv_1/Alu.vhd                              ;
; data_mem.vhd                     ; yes             ; User VHDL File                     ; C:/altera/single/riscv_1/data_mem.vhd                         ;
; alu_control.vhd                  ; yes             ; User VHDL File                     ; C:/altera/single/riscv_1/alu_control.vhd                      ;
; imm.vhd                          ; yes             ; User VHDL File                     ; C:/altera/single/riscv_1/imm.vhd                              ;
; time5.vhd                        ; yes             ; User VHDL File                     ; C:/altera/single/riscv_1/time5.vhd                            ;
; ins_mem.vhd                      ; yes             ; Auto-Found VHDL File               ; C:/altera/single/riscv_1/ins_mem.vhd                          ;
; BUSMUX.tdf                       ; yes             ; Megafunction                       ; c:/altera/90sp1/quartus/libraries/megafunctions/BUSMUX.tdf    ;
; lpm_mux.inc                      ; yes             ; Megafunction                       ; c:/altera/90sp1/quartus/libraries/megafunctions/lpm_mux.inc   ;
; lpm_mux.tdf                      ; yes             ; Megafunction                       ; c:/altera/90sp1/quartus/libraries/megafunctions/lpm_mux.tdf   ;
; aglobal90.inc                    ; yes             ; Megafunction                       ; c:/altera/90sp1/quartus/libraries/megafunctions/aglobal90.inc ;
; muxlut.inc                       ; yes             ; Megafunction                       ; c:/altera/90sp1/quartus/libraries/megafunctions/muxlut.inc    ;
; bypassff.inc                     ; yes             ; Megafunction                       ; c:/altera/90sp1/quartus/libraries/megafunctions/bypassff.inc  ;
; altshift.inc                     ; yes             ; Megafunction                       ; c:/altera/90sp1/quartus/libraries/megafunctions/altshift.inc  ;
; db/mux_9oc.tdf                   ; yes             ; Auto-Generated Megafunction        ; C:/altera/single/riscv_1/db/mux_9oc.tdf                       ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------+


+------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary          ;
+---------------------------------------------+--------+
; Resource                                    ; Usage  ;
+---------------------------------------------+--------+
; Estimated Total logic elements              ; 625    ;
;                                             ;        ;
; Total combinational functions               ; 383    ;
; Logic element usage by number of LUT inputs ;        ;
;     -- 4 input functions                    ; 267    ;
;     -- 3 input functions                    ; 27     ;
;     -- <=2 input functions                  ; 89     ;
;                                             ;        ;
; Logic elements by mode                      ;        ;
;     -- normal mode                          ; 328    ;
;     -- arithmetic mode                      ; 55     ;
;                                             ;        ;
; Total registers                             ; 296    ;
;     -- Dedicated logic registers            ; 296    ;
;     -- I/O registers                        ; 0      ;
;                                             ;        ;
; I/O pins                                    ; 168    ;
; Maximum fan-out node                        ; inst16 ;
; Maximum fan-out                             ; 180    ;
; Total fan-out                               ; 2357   ;
; Average fan-out                             ; 2.76   ;
+---------------------------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                            ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------+--------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name    ; Library Name ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------+--------------+
; |riscv_1                   ; 383 (1)           ; 296 (0)      ; 0           ; 0            ; 0       ; 0         ; 168  ; 0            ; |riscv_1               ; work         ;
;    |alu:inst13|            ; 0 (0)             ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |riscv_1|alu:inst13    ; work         ;
;    |imm:inst3|             ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |riscv_1|imm:inst3     ; work         ;
;    |ins_mem:inst7|         ; 66 (66)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |riscv_1|ins_mem:inst7 ; work         ;
;    |pc:inst14|             ; 30 (30)           ; 96 (96)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |riscv_1|pc:inst14     ; work         ;
;    |reg:inst|              ; 265 (265)         ; 180 (180)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |riscv_1|reg:inst      ; work         ;
;    |time5:inst10|          ; 3 (3)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |riscv_1|time5:inst10  ; work         ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                      ;
+-----------------------------------------------------+---------------------------+------------------------+
; Latch Name                                          ; Latch Enable Signal       ; Free of Timing Hazards ;
+-----------------------------------------------------+---------------------------+------------------------+
; imm:inst3|imm_out[31]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; control:inst12|ALUSrc                               ; GND                       ; yes                    ;
; imm:inst3|imm_out[30]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[29]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[28]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[27]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[26]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[25]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[24]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[23]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[22]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[21]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[20]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[19]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[18]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[17]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[16]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[15]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[14]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[13]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[12]$latch                         ; imm:inst3|imm_out[12]~100 ; yes                    ;
; imm:inst3|imm_out[9]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[8]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[7]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[6]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[5]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[4]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[3]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[2]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[1]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[0]$latch                          ; imm:inst3|imm_out[0]~17   ; yes                    ;
; control:inst12|ALUOp[1]                             ; GND                       ; yes                    ;
; control:inst12|ALUOp[0]                             ; GND                       ; yes                    ;
; control:inst12|MemtoReg                             ; GND                       ; yes                    ;
; control:inst12|RegWrite                             ; GND                       ; yes                    ;
; imm:inst3|imm_out[11]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; imm:inst3|imm_out[10]$latch                         ; imm:inst3|imm_out[0]~17   ; yes                    ;
; control:inst12|MemWrite                             ; GND                       ; yes                    ;
; control:inst12|MemRead                              ; GND                       ; yes                    ;
; control:inst12|Branch                               ; GND                       ; yes                    ;
; Number of user-specified and inferred latches = 40  ;                           ;                        ;
+-----------------------------------------------------+---------------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+-------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                ;
+--------------------------------------------------------+----+
; Logic Cell Name                                        ;    ;
+--------------------------------------------------------+----+
; alu:inst13|alu_res[23]~11                              ;    ;
; alu:inst13|alu_res[22]~12                              ;    ;
; alu:inst13|ShiftRight0~0                               ;    ;
; alu:inst13|alu_res[29]~13                              ;    ;
; alu:inst13|Add0~1                                      ;    ;
; alu:inst13|Add0~2                                      ;    ;
; alu:inst13|Add0~3                                      ;    ;
; alu:inst13|Add0~4                                      ;    ;
; alu:inst13|Add0~5                                      ;    ;
; alu:inst13|Add0~6                                      ;    ;
; Number of logic cells representing combinational loops ; 10 ;
+--------------------------------------------------------+----+
Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+----------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                     ;
+------------------------------------------+---------------------------------------------+
; Register name                            ; Reason for Removal                          ;
+------------------------------------------+---------------------------------------------+
; alu:inst13|zero                          ; Stuck at VCC due to stuck port data_in      ;
; data_mem:inst15|data_read[0]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[1]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[2]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[3]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[4]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[5]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[6]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[7]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[8]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[9]~en          ; Lost fanout                                 ;
; data_mem:inst15|data_read[10]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[11]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[12]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[13]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[14]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[15]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[16]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[17]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[18]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[19]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[20]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[21]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[22]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[23]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[24]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[25]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[26]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[27]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[28]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[29]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[30]~en         ; Lost fanout                                 ;
; data_mem:inst15|data_read[31]~en         ; Lost fanout                                 ;
; reg:inst|regs[0][31]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][30]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][29]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][28]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][27]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][26]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][25]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][24]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][23]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][22]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][21]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][20]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][19]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][18]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][17]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][16]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][15]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][14]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][13]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][12]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][11]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][10]                     ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][9]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][8]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][7]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][6]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][5]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][4]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][3]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][2]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][1]                      ; Stuck at GND due to stuck port clock_enable ;
; reg:inst|regs[0][0]                      ; Stuck at GND due to stuck port clock_enable ;
; data_mem:inst15|data_read[31]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[30]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[29]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[28]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[27]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[26]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[25]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[24]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[23]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[22]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[21]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[20]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[19]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[18]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[17]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[16]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[15]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[14]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[13]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[12]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[11]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[10]~reg0       ; Lost fanout                                 ;
; data_mem:inst15|data_read[9]~reg0        ; Lost fanout                                 ;
; data_mem:inst15|data_read[8]~reg0        ; Lost fanout                                 ;
; data_mem:inst15|data_read[7]~reg0        ; Lost fanout                                 ;
; data_mem:inst15|memdata[420][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[404][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[388][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[436][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[356][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[340][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[324][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[372][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[292][7]          ; Lost fanout                                 ;
; data_mem:inst15|memdata[276][7]          ; Lost fanout                                 ;
; Total Number of Removed Registers = 9118 ;                                             ;
+------------------------------------------+---------------------------------------------+
* Table truncated at 100 items. To change the number of removed registers reported, set the "Number of Removed Registers Reported" option under Assignments->Settings->Analysis and Synthesis Settings->More Settings


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                  ;
+------------------------+---------------------------+-----------------------------------------------------------------------------------------+
; Register name          ; Reason for Removal        ; Registers Removed due to This Register                                                  ;
+------------------------+---------------------------+-----------------------------------------------------------------------------------------+
; alu:inst13|alu_res[26] ; Stuck at GND              ; reg:inst|regs[12][26], reg:inst|regs[20][26], reg:inst|regs[4][26],                     ;
;                        ; due to stuck port sload   ; reg:inst|regs[28][26], reg:inst|regs[18][26], reg:inst|regs[10][26],                    ;
;                        ;                           ; reg:inst|regs[2][26], reg:inst|regs[26][26], reg:inst|regs[16][26],                     ;
;                        ;                           ; reg:inst|regs[8][26], reg:inst|regs[24][26], reg:inst|regs[14][26],                     ;
;                        ;                           ; reg:inst|regs[22][26], reg:inst|regs[6][26], reg:inst|regs[30][26],                     ;
;                        ;                           ; reg:inst|regs[21][26], reg:inst|regs[19][26], reg:inst|regs[17][26],                    ;
;                        ;                           ; reg:inst|regs[23][26], reg:inst|regs[11][26], reg:inst|regs[13][26],                    ;
;                        ;                           ; reg:inst|regs[9][26], reg:inst|regs[15][26], reg:inst|regs[3][26],                      ;
;                        ;                           ; reg:inst|regs[5][26], reg:inst|regs[1][26], reg:inst|regs[7][26],                       ;
;                        ;                           ; reg:inst|regs[29][26], reg:inst|regs[27][26], reg:inst|regs[25][26],                    ;
;                        ;                           ; reg:inst|regs[31][26]                                                                   ;
; alu:inst13|alu_res[11] ; Stuck at GND              ; reg:inst|regs[18][11], reg:inst|regs[10][11], reg:inst|regs[2][11],                     ;
;                        ; due to stuck port data_in ; reg:inst|regs[26][11], reg:inst|regs[12][11], reg:inst|regs[20][11],                    ;
;                        ;                           ; reg:inst|regs[4][11], reg:inst|regs[28][11], reg:inst|regs[16][11],                     ;
;                        ;                           ; reg:inst|regs[8][11], reg:inst|regs[24][11], reg:inst|regs[14][11],                     ;
;                        ;                           ; reg:inst|regs[22][11], reg:inst|regs[6][11], reg:inst|regs[30][11],                     ;
;                        ;                           ; reg:inst|regs[19][11], reg:inst|regs[21][11], reg:inst|regs[17][11],                    ;
;                        ;                           ; reg:inst|regs[23][11], reg:inst|regs[13][11], reg:inst|regs[11][11],                    ;
;                        ;                           ; reg:inst|regs[9][11], reg:inst|regs[15][11], reg:inst|regs[5][11],                      ;
;                        ;                           ; reg:inst|regs[3][11], reg:inst|regs[1][11], reg:inst|regs[7][11],                       ;
;                        ;                           ; reg:inst|regs[27][11], reg:inst|regs[29][11], reg:inst|regs[25][11],                    ;
;                        ;                           ; reg:inst|regs[31][11]                                                                   ;
; alu:inst13|alu_res[10] ; Stuck at GND              ; reg:inst|regs[12][10], reg:inst|regs[20][10], reg:inst|regs[4][10],                     ;
;                        ; due to stuck port data_in ; reg:inst|regs[28][10], reg:inst|regs[18][10], reg:inst|regs[10][10],                    ;
;                        ;                           ; reg:inst|regs[2][10], reg:inst|regs[26][10], reg:inst|regs[16][10],                     ;
;                        ;                           ; reg:inst|regs[8][10], reg:inst|regs[24][10], reg:inst|regs[14][10],                     ;
;                        ;                           ; reg:inst|regs[22][10], reg:inst|regs[6][10], reg:inst|regs[30][10],                     ;
;                        ;                           ; reg:inst|regs[21][10], reg:inst|regs[19][10], reg:inst|regs[17][10],                    ;
;                        ;                           ; reg:inst|regs[23][10], reg:inst|regs[11][10], reg:inst|regs[13][10],                    ;
;                        ;                           ; reg:inst|regs[9][10], reg:inst|regs[15][10], reg:inst|regs[3][10],                      ;
;                        ;                           ; reg:inst|regs[5][10], reg:inst|regs[1][10], reg:inst|regs[7][10],                       ;
;                        ;                           ; reg:inst|regs[29][10], reg:inst|regs[27][10], reg:inst|regs[25][10],                    ;
;                        ;                           ; reg:inst|regs[31][10]                                                                   ;
; alu:inst13|alu_res[9]  ; Stuck at GND              ; reg:inst|regs[18][9], reg:inst|regs[10][9], reg:inst|regs[2][9], reg:inst|regs[26][9],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[12][9], reg:inst|regs[20][9], reg:inst|regs[4][9], reg:inst|regs[28][9],  ;
;                        ;                           ; reg:inst|regs[16][9], reg:inst|regs[8][9], reg:inst|regs[24][9], reg:inst|regs[14][9],  ;
;                        ;                           ; reg:inst|regs[22][9], reg:inst|regs[6][9], reg:inst|regs[30][9], reg:inst|regs[19][9],  ;
;                        ;                           ; reg:inst|regs[21][9], reg:inst|regs[17][9], reg:inst|regs[23][9], reg:inst|regs[13][9], ;
;                        ;                           ; reg:inst|regs[11][9], reg:inst|regs[9][9], reg:inst|regs[15][9], reg:inst|regs[5][9],   ;
;                        ;                           ; reg:inst|regs[3][9], reg:inst|regs[1][9], reg:inst|regs[7][9], reg:inst|regs[27][9],    ;
;                        ;                           ; reg:inst|regs[29][9], reg:inst|regs[25][9], reg:inst|regs[31][9]                        ;
; alu:inst13|alu_res[8]  ; Stuck at GND              ; reg:inst|regs[12][8], reg:inst|regs[20][8], reg:inst|regs[4][8], reg:inst|regs[28][8],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[18][8], reg:inst|regs[10][8], reg:inst|regs[2][8], reg:inst|regs[26][8],  ;
;                        ;                           ; reg:inst|regs[16][8], reg:inst|regs[8][8], reg:inst|regs[24][8], reg:inst|regs[14][8],  ;
;                        ;                           ; reg:inst|regs[22][8], reg:inst|regs[6][8], reg:inst|regs[30][8], reg:inst|regs[21][8],  ;
;                        ;                           ; reg:inst|regs[19][8], reg:inst|regs[17][8], reg:inst|regs[23][8], reg:inst|regs[11][8], ;
;                        ;                           ; reg:inst|regs[13][8], reg:inst|regs[9][8], reg:inst|regs[15][8], reg:inst|regs[3][8],   ;
;                        ;                           ; reg:inst|regs[5][8], reg:inst|regs[1][8], reg:inst|regs[7][8], reg:inst|regs[29][8],    ;
;                        ;                           ; reg:inst|regs[27][8], reg:inst|regs[25][8], reg:inst|regs[31][8]                        ;
; alu:inst13|alu_res[7]  ; Stuck at GND              ; reg:inst|regs[18][7], reg:inst|regs[10][7], reg:inst|regs[2][7], reg:inst|regs[26][7],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[12][7], reg:inst|regs[20][7], reg:inst|regs[4][7], reg:inst|regs[28][7],  ;
;                        ;                           ; reg:inst|regs[16][7], reg:inst|regs[8][7], reg:inst|regs[24][7], reg:inst|regs[14][7],  ;
;                        ;                           ; reg:inst|regs[22][7], reg:inst|regs[6][7], reg:inst|regs[30][7], reg:inst|regs[19][7],  ;
;                        ;                           ; reg:inst|regs[21][7], reg:inst|regs[17][7], reg:inst|regs[23][7], reg:inst|regs[13][7], ;
;                        ;                           ; reg:inst|regs[11][7], reg:inst|regs[9][7], reg:inst|regs[15][7], reg:inst|regs[5][7],   ;
;                        ;                           ; reg:inst|regs[3][7], reg:inst|regs[1][7], reg:inst|regs[7][7], reg:inst|regs[27][7],    ;
;                        ;                           ; reg:inst|regs[29][7], reg:inst|regs[25][7], reg:inst|regs[31][7]                        ;
; alu:inst13|alu_res[6]  ; Stuck at GND              ; reg:inst|regs[12][6], reg:inst|regs[20][6], reg:inst|regs[4][6], reg:inst|regs[28][6],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[18][6], reg:inst|regs[10][6], reg:inst|regs[2][6], reg:inst|regs[26][6],  ;
;                        ;                           ; reg:inst|regs[16][6], reg:inst|regs[8][6], reg:inst|regs[24][6], reg:inst|regs[14][6],  ;
;                        ;                           ; reg:inst|regs[22][6], reg:inst|regs[6][6], reg:inst|regs[30][6], reg:inst|regs[21][6],  ;
;                        ;                           ; reg:inst|regs[19][6], reg:inst|regs[17][6], reg:inst|regs[23][6], reg:inst|regs[11][6], ;
;                        ;                           ; reg:inst|regs[13][6], reg:inst|regs[9][6], reg:inst|regs[15][6], reg:inst|regs[3][6],   ;
;                        ;                           ; reg:inst|regs[5][6], reg:inst|regs[1][6], reg:inst|regs[7][6], reg:inst|regs[29][6],    ;
;                        ;                           ; reg:inst|regs[27][6], reg:inst|regs[25][6], reg:inst|regs[31][6]                        ;
; alu:inst13|alu_res[5]  ; Stuck at GND              ; reg:inst|regs[18][5], reg:inst|regs[10][5], reg:inst|regs[2][5], reg:inst|regs[26][5],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[12][5], reg:inst|regs[20][5], reg:inst|regs[4][5], reg:inst|regs[28][5],  ;
;                        ;                           ; reg:inst|regs[16][5], reg:inst|regs[8][5], reg:inst|regs[24][5], reg:inst|regs[14][5],  ;
;                        ;                           ; reg:inst|regs[22][5], reg:inst|regs[6][5], reg:inst|regs[30][5], reg:inst|regs[19][5],  ;
;                        ;                           ; reg:inst|regs[21][5], reg:inst|regs[17][5], reg:inst|regs[23][5], reg:inst|regs[13][5], ;
;                        ;                           ; reg:inst|regs[11][5], reg:inst|regs[9][5], reg:inst|regs[15][5], reg:inst|regs[5][5],   ;
;                        ;                           ; reg:inst|regs[3][5], reg:inst|regs[1][5], reg:inst|regs[7][5], reg:inst|regs[27][5],    ;
;                        ;                           ; reg:inst|regs[29][5], reg:inst|regs[25][5], reg:inst|regs[31][5]                        ;
; alu:inst13|alu_res[4]  ; Stuck at GND              ; reg:inst|regs[12][4], reg:inst|regs[20][4], reg:inst|regs[4][4], reg:inst|regs[28][4],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[18][4], reg:inst|regs[10][4], reg:inst|regs[2][4], reg:inst|regs[26][4],  ;
;                        ;                           ; reg:inst|regs[16][4], reg:inst|regs[8][4], reg:inst|regs[24][4], reg:inst|regs[14][4],  ;
;                        ;                           ; reg:inst|regs[22][4], reg:inst|regs[6][4], reg:inst|regs[30][4], reg:inst|regs[21][4],  ;
;                        ;                           ; reg:inst|regs[19][4], reg:inst|regs[17][4], reg:inst|regs[23][4], reg:inst|regs[11][4], ;
;                        ;                           ; reg:inst|regs[13][4], reg:inst|regs[9][4], reg:inst|regs[15][4], reg:inst|regs[3][4],   ;
;                        ;                           ; reg:inst|regs[5][4], reg:inst|regs[1][4], reg:inst|regs[7][4], reg:inst|regs[29][4],    ;
;                        ;                           ; reg:inst|regs[27][4], reg:inst|regs[25][4], reg:inst|regs[31][4]                        ;
; alu:inst13|alu_res[3]  ; Stuck at GND              ; reg:inst|regs[18][3], reg:inst|regs[10][3], reg:inst|regs[2][3], reg:inst|regs[26][3],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[12][3], reg:inst|regs[20][3], reg:inst|regs[4][3], reg:inst|regs[28][3],  ;
;                        ;                           ; reg:inst|regs[16][3], reg:inst|regs[8][3], reg:inst|regs[24][3], reg:inst|regs[14][3],  ;
;                        ;                           ; reg:inst|regs[22][3], reg:inst|regs[6][3], reg:inst|regs[30][3], reg:inst|regs[19][3],  ;
;                        ;                           ; reg:inst|regs[21][3], reg:inst|regs[17][3], reg:inst|regs[23][3], reg:inst|regs[13][3], ;
;                        ;                           ; reg:inst|regs[11][3], reg:inst|regs[9][3], reg:inst|regs[15][3], reg:inst|regs[5][3],   ;
;                        ;                           ; reg:inst|regs[3][3], reg:inst|regs[1][3], reg:inst|regs[7][3], reg:inst|regs[27][3],    ;
;                        ;                           ; reg:inst|regs[29][3], reg:inst|regs[25][3], reg:inst|regs[31][3]                        ;
; alu:inst13|alu_res[2]  ; Stuck at GND              ; reg:inst|regs[12][2], reg:inst|regs[20][2], reg:inst|regs[4][2], reg:inst|regs[28][2],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[18][2], reg:inst|regs[10][2], reg:inst|regs[2][2], reg:inst|regs[26][2],  ;
;                        ;                           ; reg:inst|regs[16][2], reg:inst|regs[8][2], reg:inst|regs[24][2], reg:inst|regs[14][2],  ;
;                        ;                           ; reg:inst|regs[22][2], reg:inst|regs[6][2], reg:inst|regs[30][2], reg:inst|regs[21][2],  ;
;                        ;                           ; reg:inst|regs[19][2], reg:inst|regs[17][2], reg:inst|regs[23][2], reg:inst|regs[11][2], ;
;                        ;                           ; reg:inst|regs[13][2], reg:inst|regs[9][2], reg:inst|regs[15][2], reg:inst|regs[3][2],   ;
;                        ;                           ; reg:inst|regs[5][2], reg:inst|regs[1][2], reg:inst|regs[7][2], reg:inst|regs[29][2],    ;
;                        ;                           ; reg:inst|regs[27][2], reg:inst|regs[25][2], reg:inst|regs[31][2]                        ;
; alu:inst13|alu_res[1]  ; Stuck at GND              ; reg:inst|regs[18][1], reg:inst|regs[10][1], reg:inst|regs[2][1], reg:inst|regs[26][1],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[12][1], reg:inst|regs[20][1], reg:inst|regs[4][1], reg:inst|regs[28][1],  ;
;                        ;                           ; reg:inst|regs[16][1], reg:inst|regs[8][1], reg:inst|regs[24][1], reg:inst|regs[14][1],  ;
;                        ;                           ; reg:inst|regs[22][1], reg:inst|regs[6][1], reg:inst|regs[30][1], reg:inst|regs[19][1],  ;
;                        ;                           ; reg:inst|regs[21][1], reg:inst|regs[17][1], reg:inst|regs[23][1], reg:inst|regs[13][1], ;
;                        ;                           ; reg:inst|regs[11][1], reg:inst|regs[9][1], reg:inst|regs[15][1], reg:inst|regs[5][1],   ;
;                        ;                           ; reg:inst|regs[3][1], reg:inst|regs[1][1], reg:inst|regs[7][1], reg:inst|regs[27][1],    ;
;                        ;                           ; reg:inst|regs[29][1], reg:inst|regs[25][1], reg:inst|regs[31][1]                        ;
; alu:inst13|alu_res[0]  ; Stuck at GND              ; reg:inst|regs[12][0], reg:inst|regs[20][0], reg:inst|regs[4][0], reg:inst|regs[28][0],  ;
;                        ; due to stuck port data_in ; reg:inst|regs[18][0], reg:inst|regs[10][0], reg:inst|regs[2][0], reg:inst|regs[26][0],  ;
;                        ;                           ; reg:inst|regs[16][0], reg:inst|regs[8][0], reg:inst|regs[24][0], reg:inst|regs[14][0],  ;
;                        ;                           ; reg:inst|regs[22][0], reg:inst|regs[6][0], reg:inst|regs[30][0], reg:inst|regs[21][0],  ;
;                        ;                           ; reg:inst|regs[19][0], reg:inst|regs[17][0], reg:inst|regs[23][0], reg:inst|regs[11][0], ;
;                        ;                           ; reg:inst|regs[13][0], reg:inst|regs[9][0], reg:inst|regs[15][0], reg:inst|regs[3][0],   ;
;                        ;                           ; reg:inst|regs[5][0], reg:inst|regs[1][0], reg:inst|regs[7][0], reg:inst|regs[29][0],    ;
;                        ;                           ; reg:inst|regs[27][0], reg:inst|regs[25][0], reg:inst|regs[31][0]                        ;
; alu:inst13|alu_res[22] ; Stuck at GND              ; reg:inst|regs[12][22], reg:inst|regs[20][22], reg:inst|regs[4][22],                     ;
;                        ; due to stuck port data_in ; reg:inst|regs[28][22], reg:inst|regs[18][22], reg:inst|regs[10][22],                    ;
;                        ;                           ; reg:inst|regs[2][22], reg:inst|regs[26][22], reg:inst|regs[16][22],                     ;
;                        ;                           ; reg:inst|regs[8][22], reg:inst|regs[24][22], reg:inst|regs[14][22],                     ;
;                        ;                           ; reg:inst|regs[22][22], reg:inst|regs[6][22], reg:inst|regs[30][22],                     ;
;                        ;                           ; reg:inst|regs[21][22], reg:inst|regs[19][22], reg:inst|regs[17][22],                    ;
;                        ;                           ; reg:inst|regs[23][22], reg:inst|regs[11][22], reg:inst|regs[13][22],                    ;
;                        ;                           ; reg:inst|regs[9][22], reg:inst|regs[15][22], reg:inst|regs[3][22],                      ;
;                        ;                           ; reg:inst|regs[5][22], reg:inst|regs[1][22], reg:inst|regs[7][22],                       ;
;                        ;                           ; reg:inst|regs[29][22], reg:inst|regs[27][22], reg:inst|regs[25][22],                    ;
;                        ;                           ; reg:inst|regs[31][22]                                                                   ;
+------------------------+---------------------------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 296   ;
; Number of registers using Synchronous Clear  ; 32    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 276   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; time5:inst10|temp[4]                   ; 3       ;
; Total number of inverted registers = 1 ;         ;
+----------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------+
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |riscv_1|pc:inst14|pc_next[2]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[31][28]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[30][12]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[29][17]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[28][7]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[27][16]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[26][16]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[25][16]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[24][22]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[23][9]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[22][18]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[21][31]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[20][20]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[19][16]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[18][1]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[17][26]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[16][4]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[15][9]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[14][18]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[13][0]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[12][0]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[11][7]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[10][15]              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[9][4]                ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[8][4]                ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[7][2]                ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[6][22]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[5][24]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[4][15]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[3][23]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[2][17]               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |riscv_1|reg:inst|regs[1][13]               ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[3][5]      ;
; 5:1                ; 7 bits    ; 21 LEs        ; 14 LEs               ; 7 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[4][0]      ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[5][5]      ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[6][3]      ;
; 5:1                ; 5 bits    ; 15 LEs        ; 10 LEs               ; 5 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[7][3]      ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[8][3]      ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[9][2]      ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[10][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[11][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[12][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[13][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[14][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[15][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[16][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[17][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[18][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[19][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[20][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[21][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[22][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[23][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[24][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[25][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[26][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[27][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[28][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[29][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[30][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[31][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[32][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[33][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[34][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[35][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[36][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[37][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[38][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[39][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[40][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[41][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[42][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[43][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[44][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[45][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[46][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[47][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[48][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[49][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[50][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[51][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[52][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[53][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[54][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[55][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[56][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[57][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[58][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[59][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[60][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[61][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[62][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[63][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[64][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[65][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[66][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[67][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[68][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[69][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[70][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[71][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[72][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[73][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[74][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[75][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[76][3]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[77][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[78][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[79][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[80][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[81][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[82][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[83][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[84][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[85][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[86][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[87][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[88][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[89][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[90][4]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[91][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[92][2]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[93][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[94][6]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[95][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[96][7]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[97][1]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[98][5]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[99][0]     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[100][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[101][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[102][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[103][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[104][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[105][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[106][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[107][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[108][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[109][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[110][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[111][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[112][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[113][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[114][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[115][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[116][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[117][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[118][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[119][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[120][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[121][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[122][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[123][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[124][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[125][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[126][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[127][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[128][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[129][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[130][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[131][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[132][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[133][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[134][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[135][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[136][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[137][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[138][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[139][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[140][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[141][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[142][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[143][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[144][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[145][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[146][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[147][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[148][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[149][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[150][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[151][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[152][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[153][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[154][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[155][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[156][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[157][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[158][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[159][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[160][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[161][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[162][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[163][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[164][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[165][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[166][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[167][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[168][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[169][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[170][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[171][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[172][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[173][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[174][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[175][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[176][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[177][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[178][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[179][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[180][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[181][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[182][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[183][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[184][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[185][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[186][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[187][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[188][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[189][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[190][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[191][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[192][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[193][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[194][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[195][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[196][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[197][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[198][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[199][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[200][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[201][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[202][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[203][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[204][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[205][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[206][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[207][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[208][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[209][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[210][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[211][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[212][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[213][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[214][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[215][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[216][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[217][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[218][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[219][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[220][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[221][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[222][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[223][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[224][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[225][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[226][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[227][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[228][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[229][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[230][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[231][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[232][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[233][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[234][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[235][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[236][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[237][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[238][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[239][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[240][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[241][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[242][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[243][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[244][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[245][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[246][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[247][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[248][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[249][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[250][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[251][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[252][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[253][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[254][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[255][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[256][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[257][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[258][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[259][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[260][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[261][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[262][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[263][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[264][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[265][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[266][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[267][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[268][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[269][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[270][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[271][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[272][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[273][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[274][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[275][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[276][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[277][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[278][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[279][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[280][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[281][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[282][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[283][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[284][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[285][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[286][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[287][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[288][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[289][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[290][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[291][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[292][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[293][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[294][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[295][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[296][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[297][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[298][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[299][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[300][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[301][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[302][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[303][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[304][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[305][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[306][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[307][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[308][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[309][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[310][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[311][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[312][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[313][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[314][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[315][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[316][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[317][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[318][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[319][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[320][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[321][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[322][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[323][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[324][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[325][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[326][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[327][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[328][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[329][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[330][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[331][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[332][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[333][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[334][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[335][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[336][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[337][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[338][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[339][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[340][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[341][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[342][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[343][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[344][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[345][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[346][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[347][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[348][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[349][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[350][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[351][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[352][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[353][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[354][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[355][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[356][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[357][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[358][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[359][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[360][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[361][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[362][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[363][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[364][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[365][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[366][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[367][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[368][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[369][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[370][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[371][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[372][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[373][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[374][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[375][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[376][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[377][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[378][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[379][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[380][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[381][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[382][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[383][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[384][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[385][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[386][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[387][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[388][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[389][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[390][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[391][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[392][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[393][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[394][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[395][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[396][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[397][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[398][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[399][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[400][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[401][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[402][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[403][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[404][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[405][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[406][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[407][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[408][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[409][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[410][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[411][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[412][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[413][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[414][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[415][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[416][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[417][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[418][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[419][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[420][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[421][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[422][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[423][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[424][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[425][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[426][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[427][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[428][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[429][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[430][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[431][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[432][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[433][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[434][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[435][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[436][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[437][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[438][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[439][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[440][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[441][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[442][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[443][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[444][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[445][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[446][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[447][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[448][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[449][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[450][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[451][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[452][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[453][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[454][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[455][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[456][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[457][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[458][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[459][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[460][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[461][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[462][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[463][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[464][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[465][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[466][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[467][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[468][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[469][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[470][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[471][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[472][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[473][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[474][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[475][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[476][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[477][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[478][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[479][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[480][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[481][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[482][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[483][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[484][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[485][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[486][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[487][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[488][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[489][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[490][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[491][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[492][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[493][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[494][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[495][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[496][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[497][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[498][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[499][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[500][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[501][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[502][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[503][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[504][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[505][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[506][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[507][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[508][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[509][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[510][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[511][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[512][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[513][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[514][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[515][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[516][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[517][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[518][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[519][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[520][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[521][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[522][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[523][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[524][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[525][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[526][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[527][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[528][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[529][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[530][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[531][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[532][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[533][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[534][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[535][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[536][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[537][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[538][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[539][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[540][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[541][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[542][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[543][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[544][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[545][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[546][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[547][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[548][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[549][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[550][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[551][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[552][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[553][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[554][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[555][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[556][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[557][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[558][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[559][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[560][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[561][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[562][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[563][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[564][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[565][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[566][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[567][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[568][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[569][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[570][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[571][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[572][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[573][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[574][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[575][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[576][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[577][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[578][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[579][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[580][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[581][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[582][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[583][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[584][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[585][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[586][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[587][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[588][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[589][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[590][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[591][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[592][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[593][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[594][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[595][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[596][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[597][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[598][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[599][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[600][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[601][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[602][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[603][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[604][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[605][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[606][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[607][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[608][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[609][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[610][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[611][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[612][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[613][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[614][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[615][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[616][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[617][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[618][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[619][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[620][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[621][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[622][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[623][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[624][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[625][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[626][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[627][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[628][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[629][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[630][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[631][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[632][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[633][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[634][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[635][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[636][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[637][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[638][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[639][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[640][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[641][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[642][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[643][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[644][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[645][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[646][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[647][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[648][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[649][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[650][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[651][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[652][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[653][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[654][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[655][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[656][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[657][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[658][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[659][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[660][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[661][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[662][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[663][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[664][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[665][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[666][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[667][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[668][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[669][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[670][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[671][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[672][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[673][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[674][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[675][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[676][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[677][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[678][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[679][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[680][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[681][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[682][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[683][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[684][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[685][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[686][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[687][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[688][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[689][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[690][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[691][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[692][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[693][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[694][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[695][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[696][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[697][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[698][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[699][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[700][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[701][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[702][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[703][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[704][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[705][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[706][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[707][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[708][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[709][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[710][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[711][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[712][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[713][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[714][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[715][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[716][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[717][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[718][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[719][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[720][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[721][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[722][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[723][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[724][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[725][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[726][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[727][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[728][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[729][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[730][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[731][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[732][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[733][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[734][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[735][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[736][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[737][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[738][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[739][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[740][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[741][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[742][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[743][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[744][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[745][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[746][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[747][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[748][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[749][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[750][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[751][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[752][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[753][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[754][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[755][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[756][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[757][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[758][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[759][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[760][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[761][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[762][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[763][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[764][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[765][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[766][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[767][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[768][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[769][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[770][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[771][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[772][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[773][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[774][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[775][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[776][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[777][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[778][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[779][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[780][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[781][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[782][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[783][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[784][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[785][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[786][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[787][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[788][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[789][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[790][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[791][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[792][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[793][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[794][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[795][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[796][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[797][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[798][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[799][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[800][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[801][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[802][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[803][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[804][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[805][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[806][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[807][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[808][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[809][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[810][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[811][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[812][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[813][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[814][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[815][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[816][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[817][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[818][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[819][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[820][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[821][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[822][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[823][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[824][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[825][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[826][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[827][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[828][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[829][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[830][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[831][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[832][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[833][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[834][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[835][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[836][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[837][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[838][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[839][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[840][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[841][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[842][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[843][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[844][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[845][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[846][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[847][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[848][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[849][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[850][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[851][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[852][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[853][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[854][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[855][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[856][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[857][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[858][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[859][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[860][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[861][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[862][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[863][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[864][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[865][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[866][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[867][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[868][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[869][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[870][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[871][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[872][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[873][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[874][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[875][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[876][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[877][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[878][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[879][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[880][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[881][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[882][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[883][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[884][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[885][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[886][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[887][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[888][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[889][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[890][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[891][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[892][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[893][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[894][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[895][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[896][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[897][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[898][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[899][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[900][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[901][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[902][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[903][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[904][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[905][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[906][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[907][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[908][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[909][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[910][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[911][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[912][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[913][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[914][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[915][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[916][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[917][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[918][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[919][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[920][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[921][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[922][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[923][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[924][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[925][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[926][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[927][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[928][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[929][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[930][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[931][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[932][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[933][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[934][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[935][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[936][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[937][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[938][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[939][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[940][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[941][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[942][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[943][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[944][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[945][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[946][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[947][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[948][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[949][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[950][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[951][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[952][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[953][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[954][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[955][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[956][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[957][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[958][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[959][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[960][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[961][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[962][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[963][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[964][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[965][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[966][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[967][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[968][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[969][5]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[970][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[971][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[972][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[973][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[974][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[975][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[976][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[977][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[978][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[979][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[980][6]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[981][7]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[982][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[983][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[984][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[985][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[986][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[987][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[988][1]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[989][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[990][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[991][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[992][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[993][2]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[994][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[995][4]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[996][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[997][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[998][3]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[999][0]    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1000][0]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1001][4]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1002][5]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1003][0]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1004][3]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1005][1]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1006][1]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1007][7]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1008][3]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1009][1]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1010][0]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1011][3]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1012][7]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1013][4]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1014][1]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1015][1]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1016][0]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1017][4]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1018][2]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1019][1]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1020][7]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1021][4]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1022][3]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1023][4]   ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[0][5]      ;
; 5:1                ; 7 bits    ; 21 LEs        ; 14 LEs               ; 7 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[1][6]      ;
; 5:1                ; 7 bits    ; 21 LEs        ; 14 LEs               ; 7 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[2][6]      ;
; 11:1               ; 8 bits    ; 56 LEs        ; 56 LEs               ; 0 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|data_read[0]~reg0  ;
; 11:1               ; 8 bits    ; 56 LEs        ; 56 LEs               ; 0 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|data_read[28]~reg0 ;
; 22:1               ; 4 bits    ; 56 LEs        ; 28 LEs               ; 28 LEs                 ; Yes        ; |riscv_1|alu:inst13|alu_res[11]             ;
; 23:1               ; 4 bits    ; 60 LEs        ; 32 LEs               ; 28 LEs                 ; Yes        ; |riscv_1|alu:inst13|alu_res[6]              ;
; 24:1               ; 2 bits    ; 32 LEs        ; 18 LEs               ; 14 LEs                 ; Yes        ; |riscv_1|alu:inst13|alu_res[3]              ;
; 19:1               ; 7 bits    ; 84 LEs        ; 56 LEs               ; 28 LEs                 ; Yes        ; |riscv_1|alu:inst13|alu_res[23]             ;
; 18:1               ; 3 bits    ; 36 LEs        ; 24 LEs               ; 12 LEs                 ; Yes        ; |riscv_1|alu:inst13|alu_res[12]             ;
; 20:1               ; 4 bits    ; 52 LEs        ; 32 LEs               ; 20 LEs                 ; Yes        ; |riscv_1|alu:inst13|alu_res[27]             ;
; 21:1               ; 2 bits    ; 28 LEs        ; 20 LEs               ; 8 LEs                  ; Yes        ; |riscv_1|alu:inst13|alu_res[29]             ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[3][1]      ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[5][2]      ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[6][1]      ;
; 5:1                ; 3 bits    ; 9 LEs         ; 6 LEs                ; 3 LEs                  ; Yes        ; |riscv_1|data_mem:inst15|memdata[7][2]      ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; No         ; |riscv_1|imm:inst3|imm_out[28]~168          ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |riscv_1|control:inst12|ALUOp[1]~0          ;
; 4:1                ; 24 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux7               ;
; 4:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |riscv_1|imm:inst3|imm_out[13]~111          ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |riscv_1|imm:inst3|imm_out[21]~143          ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |riscv_1|control:inst12|ALUSrc~2            ;
; 32:1               ; 32 bits   ; 672 LEs       ; 672 LEs              ; 0 LEs                  ; No         ; |riscv_1|reg:inst|Mux22                     ;
; 32:1               ; 32 bits   ; 672 LEs       ; 672 LEs              ; 0 LEs                  ; No         ; |riscv_1|reg:inst|Mux49                     ;
; 7:1                ; 6 bits    ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; No         ; |riscv_1|imm:inst3|imm_out[8]~75            ;
; 8:1                ; 24 bits   ; 120 LEs       ; 120 LEs              ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux5               ;
; 8:1                ; 3 bits    ; 15 LEs        ; 9 LEs                ; 6 LEs                  ; No         ; |riscv_1|imm:inst3|imm_out[2]~31            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux0               ;
; 9:1                ; 8 bits    ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux3               ;
; 10:1               ; 8 bits    ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux7               ;
; 10:1               ; 8 bits    ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux0               ;
; 16:1               ; 24 bits   ; 240 LEs       ; 240 LEs              ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux0               ;
; 32:1               ; 24 bits   ; 504 LEs       ; 504 LEs              ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux5               ;
; 64:1               ; 24 bits   ; 1008 LEs      ; 1008 LEs             ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux7               ;
; 128:1              ; 24 bits   ; 2040 LEs      ; 2040 LEs             ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux0               ;
; 256:1              ; 8 bits    ; 1360 LEs      ; 1360 LEs             ; 0 LEs                  ; No         ; |riscv_1|data_mem:inst15|Mux7               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------+
; Parameter Settings for User Entity Instance: BUSMUX:inst4 ;
+----------------+-------+----------------------------------+
; Parameter Name ; Value ; Type                             ;
+----------------+-------+----------------------------------+
; WIDTH          ; 32    ; Untyped                          ;
+----------------+-------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------+
; Parameter Settings for User Entity Instance: BUSMUX:inst5 ;
+----------------+-------+----------------------------------+
; Parameter Name ; Value ; Type                             ;
+----------------+-------+----------------------------------+
; WIDTH          ; 32    ; Untyped                          ;
+----------------+-------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Sep 05 15:49:43 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off riscv_1 -c riscv_1
Warning: Can't analyze file -- file C:/altera/single/riscv_1/config.v is missing
Info: Found 2 design units, including 1 entities, in source file lpm_rom0.vhd
    Info: Found design unit 1: lpm_rom0-SYN
    Info: Found entity 1: lpm_rom0
Info: Found 1 design units, including 1 entities, in source file riscv_1.bdf
    Info: Found entity 1: riscv_1
Info: Found 2 design units, including 1 entities, in source file pc.vhd
    Info: Found design unit 1: pc-pc_bhv
    Info: Found entity 1: pc
Warning: Can't analyze file -- file C:/altera/single/riscv_1/ROM.vhd is missing
Warning: Can't analyze file -- file C:/altera/single/riscv_1/next_pc.vhd is missing
Info: Found 2 design units, including 1 entities, in source file Control.vhd
    Info: Found design unit 1: control-con_bhv
    Info: Found entity 1: control
Info: Found 2 design units, including 1 entities, in source file Reg.vhd
    Info: Found design unit 1: reg-reg_behav
    Info: Found entity 1: reg
Info: Found 2 design units, including 1 entities, in source file Alu.vhd
    Info: Found design unit 1: alu-alu_behav
    Info: Found entity 1: alu
Warning: Can't analyze file -- file C:/altera/single/riscv_1/ALU.bdf is missing
Info: Found 2 design units, including 1 entities, in source file data_mem.vhd
    Info: Found design unit 1: data_mem-mem_behav
    Info: Found entity 1: data_mem
Info: Found 2 design units, including 1 entities, in source file alu_control.vhd
    Info: Found design unit 1: alu_control-behav
    Info: Found entity 1: alu_control
Info: Found 2 design units, including 1 entities, in source file imm.vhd
    Info: Found design unit 1: imm-bhv_of_imm
    Info: Found entity 1: imm
Info: Found 2 design units, including 1 entities, in source file time5.vhd
    Info: Found design unit 1: time5-bhv
    Info: Found entity 1: time5
Info: Elaborating entity "riscv_1" for the top level hierarchy
Info: Elaborating entity "alu" for hierarchy "alu:inst13"
Info: Elaborating entity "time5" for hierarchy "time5:inst10"
Info: Elaborating entity "alu_control" for hierarchy "alu_control:inst1"
Info: Elaborating entity "control" for hierarchy "control:inst12"
Warning (10631): VHDL Process Statement warning at Control.vhd(23): inferring latch(es) for signal or variable "ALUSrc", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at Control.vhd(23): inferring latch(es) for signal or variable "MemtoReg", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at Control.vhd(23): inferring latch(es) for signal or variable "RegWrite", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at Control.vhd(23): inferring latch(es) for signal or variable "MemRead", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at Control.vhd(23): inferring latch(es) for signal or variable "MemWrite", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at Control.vhd(23): inferring latch(es) for signal or variable "Branch", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at Control.vhd(23): inferring latch(es) for signal or variable "ALUOp", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "ALUOp[0]" at Control.vhd(23)
Info (10041): Inferred latch for "ALUOp[1]" at Control.vhd(23)
Info (10041): Inferred latch for "Branch" at Control.vhd(23)
Info (10041): Inferred latch for "MemWrite" at Control.vhd(23)
Info (10041): Inferred latch for "MemRead" at Control.vhd(23)
Info (10041): Inferred latch for "RegWrite" at Control.vhd(23)
Info (10041): Inferred latch for "MemtoReg" at Control.vhd(23)
Info (10041): Inferred latch for "ALUSrc" at Control.vhd(23)
Warning: Using design file ins_mem.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project
    Info: Found design unit 1: ins_mem-mem_behav
    Info: Found entity 1: ins_mem
Info: Elaborating entity "ins_mem" for hierarchy "ins_mem:inst7"
Warning (10540): VHDL Signal Declaration warning at ins_mem.vhd(16): used explicit default value for signal "memdata" because signal was never assigned a value
Warning (10492): VHDL Process Statement warning at ins_mem.vhd(41): signal "memdata" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Info: Elaborating entity "pc" for hierarchy "pc:inst14"
Warning (10492): VHDL Process Statement warning at pc.vhd(29): signal "pause" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Info: Elaborating entity "imm" for hierarchy "imm:inst3"
Warning (10540): VHDL Signal Declaration warning at imm.vhd(14): used explicit default value for signal "opcode" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at imm.vhd(15): used explicit default value for signal "funct3" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at imm.vhd(16): used explicit default value for signal "funct7" because signal was never assigned a value
Warning (10492): VHDL Process Statement warning at imm.vhd(22): signal "opcode" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(23): signal "funct3" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(26): signal "funct3" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(26): signal "funct7" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(29): signal "opcode" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(31): signal "opcode" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(34): signal "opcode" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(37): signal "opcode" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(40): signal "opcode" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at imm.vhd(42): signal "opcode" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10631): VHDL Process Statement warning at imm.vhd(20): inferring latch(es) for signal or variable "imm_out", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "imm_out[0]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[1]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[2]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[3]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[4]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[5]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[6]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[7]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[8]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[9]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[10]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[11]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[12]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[13]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[14]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[15]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[16]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[17]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[18]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[19]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[20]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[21]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[22]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[23]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[24]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[25]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[26]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[27]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[28]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[29]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[30]" at imm.vhd(20)
Info (10041): Inferred latch for "imm_out[31]" at imm.vhd(20)
Info: Elaborating entity "reg" for hierarchy "reg:inst"
Warning (10492): VHDL Process Statement warning at Reg.vhd(33): signal "rd" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Info: Elaborating entity "BUSMUX" for hierarchy "BUSMUX:inst4"
Info: Elaborated megafunction instantiation "BUSMUX:inst4"
Info: Instantiated megafunction "BUSMUX:inst4" with the following parameter:
    Info: Parameter "WIDTH" = "32"
Info: Elaborating entity "lpm_mux" for hierarchy "BUSMUX:inst4|lpm_mux:$00000"
Info: Elaborated megafunction instantiation "BUSMUX:inst4|lpm_mux:$00000", which is child of megafunction instantiation "BUSMUX:inst4"
Info: Found 1 design units, including 1 entities, in source file db/mux_9oc.tdf
    Info: Found entity 1: mux_9oc
Info: Elaborating entity "mux_9oc" for hierarchy "BUSMUX:inst4|lpm_mux:$00000|mux_9oc:auto_generated"
Info: Elaborating entity "data_mem" for hierarchy "data_mem:inst15"
Warning: Tri-state node(s) do not directly drive top-level pin(s)
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[0]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[1]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[2]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[3]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[4]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[5]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[6]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[7]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[8]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[9]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[10]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[11]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[12]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[13]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[14]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[15]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[16]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[17]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[18]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[19]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[20]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[21]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[22]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[23]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[24]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[25]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[26]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[27]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[28]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[29]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[30]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "data_mem:inst15|data_read[31]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[0]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[1]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[2]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[3]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[4]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[5]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[6]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[7]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[8]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[9]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[10]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[11]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[12]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[13]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[14]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[15]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[16]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[17]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[18]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[19]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[20]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[21]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[22]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[23]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[24]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[25]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[26]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[27]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[28]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[29]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[30]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "imm:inst3|imm_out[31]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "alu_control:inst1|aluctr[0]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "alu_control:inst1|aluctr[1]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "alu_control:inst1|aluctr[2]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "alu_control:inst1|aluctr[3]" feeding internal logic into a wire
Warning: The following nodes have both tri-state and non-tri-state drivers
    Warning: Inserted always-enabled tri-state buffer between "instruction[19]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[18]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[16]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[17]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[15]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[23]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[24]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[21]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[20]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[31]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[29]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[28]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[27]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[26]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[25]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[13]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[12]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[11]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[10]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[9]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[8]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[7]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[5]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[4]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[3]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[2]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[1]" and its non-tri-state driver.
    Warning: Inserted always-enabled tri-state buffer between "instruction[0]" and its non-tri-state driver.
Warning: The following tri-state nodes are fed by constants
    Warning: The pin "instruction[22]" is fed by GND
    Warning: The pin "instruction[30]" is fed by GND
    Warning: The pin "instruction[14]" is fed by GND
    Warning: The pin "instruction[6]" is fed by GND
Warning: LATCH primitive "imm:inst3|imm_out[11]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[10]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[31]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[30]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[29]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[28]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[27]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[26]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[25]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[24]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[23]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[22]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[21]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[9]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[8]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[7]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[6]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[5]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[4]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[3]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[2]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[1]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[0]$latch" is permanently enabled
Warning: LATCH primitive "control:inst12|ALUOp[0]" is permanently disabled
Warning: LATCH primitive "control:inst12|ALUSrc" is permanently disabled
Warning: LATCH primitive "imm:inst3|imm_out[20]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[19]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[18]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[17]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[16]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[15]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[13]$latch" is permanently enabled
Warning: LATCH primitive "imm:inst3|imm_out[12]$latch" is permanently enabled
Warning: LATCH primitive "control:inst12|ALUOp[1]" is permanently disabled
Warning: LATCH primitive "control:inst12|RegWrite" is permanently disabled
Warning: Always-enabled tri-state buffer(s) removed
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[19]" to the node "instruction[19]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[18]" to the node "instruction[18]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[16]" to the node "instruction[16]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[17]" to the node "instruction[17]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[15]" to the node "instruction[15]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[23]" to the node "instruction[23]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[24]" to the node "instruction[24]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[21]" to the node "instruction[21]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[20]" to the node "instruction[20]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[31]" to the node "instruction[31]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[29]" to the node "instruction[29]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[28]" to the node "instruction[28]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[27]" to the node "instruction[27]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[26]" to the node "instruction[26]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[25]" to the node "instruction[25]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[13]" to the node "instruction[13]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[12]" to the node "instruction[12]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[11]" to the node "instruction[11]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[10]" to the node "instruction[10]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[9]" to the node "instruction[9]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[8]" to the node "instruction[8]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[7]" to the node "instruction[7]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[5]" to the node "instruction[5]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[4]" to the node "instruction[4]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[3]" to the node "instruction[3]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[2]" to the node "instruction[2]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[1]" to the node "instruction[1]" into a wire
    Warning: Converted the fanout from the always-enabled tri-state buffer "ins_mem:inst7|databus[0]" to the node "instruction[0]" into a wire
Warning: Open-drain buffer(s) that do not directly drive top-level pin(s) are removed
    Warning: Converted the fanout from the open-drain buffer "ins_mem:inst7|databus[22]" to the node "imm:inst3|imm_out[22]" into a wire
    Warning: Converted the fanout from the open-drain buffer "ins_mem:inst7|databus[30]" to the node "imm:inst3|imm_out[30]" into a wire
    Warning: Converted the fanout from the open-drain buffer "ins_mem:inst7|databus[14]" to the node "imm:inst3|imm_out[14]" into a wire
    Warning: Converted the fanout from the open-drain buffer "ins_mem:inst7|databus[6]" to the node "imm:inst3|Equal9" into a wire
Warning: Tri-state node(s) do not directly drive top-level pin(s)
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[19]" to the node "imm:inst3|imm_out[19]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[18]" to the node "imm:inst3|imm_out[18]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[16]" to the node "imm:inst3|imm_out[16]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[17]" to the node "imm:inst3|imm_out[17]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[15]" to the node "imm:inst3|imm_out[15]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[23]" to the node "imm:inst3|imm_out[23]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[24]" to the node "imm:inst3|imm_out[24]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[21]" to the node "imm:inst3|imm_out[1]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[20]" to the node "imm:inst3|imm_out[0]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[31]" to the node "imm:inst3|Equal6" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[29]" to the node "imm:inst3|Equal6" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[28]" to the node "imm:inst3|Equal6" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[27]" to the node "imm:inst3|Equal6" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[26]" to the node "imm:inst3|Equal6" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[25]" to the node "imm:inst3|Equal6" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[13]" to the node "imm:inst3|Equal1" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[12]" to the node "imm:inst3|imm_out[12]" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[11]" to the node "reg:inst|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[10]" to the node "reg:inst|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[9]" to the node "reg:inst|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[8]" to the node "reg:inst|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[7]" to the node "reg:inst|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[5]" to the node "imm:inst3|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[4]" to the node "imm:inst3|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[3]" to the node "imm:inst3|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[2]" to the node "imm:inst3|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[1]" to the node "imm:inst3|Equal0" into an OR gate
    Warning: Converted the fan-out from the tri-state buffer "ins_mem:inst7|databus[0]" to the node "imm:inst3|Equal0" into an OR gate
Warning: Reduced the following open-drain buffers that were fed by GND
    Warning: Reduced fanout from the always-enabled open-drain buffer "ins_mem:inst7|databus[22]" to the output pin "instruction[22]" to GND
    Warning: Reduced fanout from the always-enabled open-drain buffer "ins_mem:inst7|databus[30]" to the output pin "instruction[30]" to GND
    Warning: Reduced fanout from the always-enabled open-drain buffer "ins_mem:inst7|databus[14]" to the output pin "instruction[14]" to GND
    Warning: Reduced fanout from the always-enabled open-drain buffer "ins_mem:inst7|databus[6]" to the output pin "instruction[6]" to GND
Warning: Output pins are stuck at VCC or GND
    Warning (13410): Pin "aluresult[26]" is stuck at GND
    Warning (13410): Pin "aluresult[22]" is stuck at GND
    Warning (13410): Pin "aluresult[11]" is stuck at GND
    Warning (13410): Pin "aluresult[10]" is stuck at GND
    Warning (13410): Pin "aluresult[9]" is stuck at GND
    Warning (13410): Pin "aluresult[8]" is stuck at GND
    Warning (13410): Pin "aluresult[7]" is stuck at GND
    Warning (13410): Pin "aluresult[6]" is stuck at GND
    Warning (13410): Pin "aluresult[5]" is stuck at GND
    Warning (13410): Pin "aluresult[4]" is stuck at GND
    Warning (13410): Pin "aluresult[3]" is stuck at GND
    Warning (13410): Pin "aluresult[2]" is stuck at GND
    Warning (13410): Pin "aluresult[1]" is stuck at GND
    Warning (13410): Pin "aluresult[0]" is stuck at GND
    Warning (13410): Pin "data1[26]" is stuck at GND
    Warning (13410): Pin "data1[22]" is stuck at GND
    Warning (13410): Pin "data1[11]" is stuck at GND
    Warning (13410): Pin "data1[10]" is stuck at GND
    Warning (13410): Pin "data1[9]" is stuck at GND
    Warning (13410): Pin "data1[8]" is stuck at GND
    Warning (13410): Pin "data1[7]" is stuck at GND
    Warning (13410): Pin "data1[6]" is stuck at GND
    Warning (13410): Pin "data1[5]" is stuck at GND
    Warning (13410): Pin "data1[4]" is stuck at GND
    Warning (13410): Pin "data1[3]" is stuck at GND
    Warning (13410): Pin "data1[2]" is stuck at GND
    Warning (13410): Pin "data1[1]" is stuck at GND
    Warning (13410): Pin "data1[0]" is stuck at GND
    Warning (13410): Pin "data2[30]" is stuck at GND
    Warning (13410): Pin "data2[22]" is stuck at GND
    Warning (13410): Pin "data2[14]" is stuck at GND
    Warning (13410): Pin "data2[10]" is stuck at GND
    Warning (13410): Pin "instruction[30]" is stuck at GND
    Warning (13410): Pin "instruction[22]" is stuck at GND
    Warning (13410): Pin "instruction[14]" is stuck at GND
    Warning (13410): Pin "instruction[6]" is stuck at GND
Info: 8253 registers lost all their fanouts during netlist optimizations. The first 100 are displayed below.
    Info: Register "data_mem:inst15|data_read[0]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[1]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[2]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[3]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[4]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[5]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[6]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[7]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[8]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[9]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[10]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[11]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[12]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[13]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[14]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[15]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[16]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[17]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[18]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[19]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[20]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[21]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[22]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[23]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[24]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[25]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[26]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[27]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[28]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[29]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[30]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[31]~en" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[31]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[30]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[29]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[28]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[27]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[26]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[25]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[24]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[23]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[22]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[21]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[20]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[19]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[18]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[17]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[16]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[15]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[14]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[13]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[12]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[11]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[10]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[9]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[8]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|data_read[7]~reg0" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[420][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[404][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[388][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[436][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[356][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[340][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[324][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[372][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[292][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[276][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[260][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[308][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[468][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[484][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[452][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[500][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[708][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[660][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[644][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[724][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[612][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[564][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[548][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[628][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[580][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[532][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[516][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[596][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[740][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[692][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[676][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[756][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[196][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[148][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[132][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[212][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[100][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[52][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[36][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[116][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[68][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[20][7]" lost all its fanouts during netlist optimizations.
    Info: Register "data_mem:inst15|memdata[4][7]" lost all its fanouts during netlist optimizations.
    Info: List truncated at 100 items
Info: Found the following redundant logic cells in design
    Info (17048): Logic cell "alu:inst13|alu_res[23]~4"
    Info (17048): Logic cell "alu:inst13|alu_res[21]~6"
    Info (17048): Logic cell "alu:inst13|alu_res[20]~7"
    Info (17048): Logic cell "alu:inst13|alu_res[19]~8"
    Info (17048): Logic cell "alu:inst13|alu_res[18]~9"
    Info (17048): Logic cell "alu:inst13|alu_res[17]~10"
Info: Implemented 821 device resources after synthesis - the final resource count might be different
    Info: Implemented 3 input pins
    Info: Implemented 165 output pins
    Info: Implemented 653 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 273 warnings
    Info: Peak virtual memory: 344 megabytes
    Info: Processing ended: Thu Sep 05 15:54:07 2019
    Info: Elapsed time: 00:04:24
    Info: Total CPU time (on all processors): 00:04:17


