目錄 
中文摘要...........................................................................................................1 
英文摘要...........................................................................................................1 
報告內容...........................................................................................................1 
研究成果...........................................................................................................3 
參考文獻...........................................................................................................6 
國科會補助專題研究計畫成果自評表 ...........................................................8 
國科會補助計畫衍生研發成果推廣資料表 ...................................................9 
國科會補助專題研究計畫項下出席國際會議心得報告 .............................10 
 
 
 
 
 
 
 
 
 
I 
 2 
simulate the synthesized circuit for placement and 
routing of the FPGAs.   
Two directions will be studied in this proposal.  
(1) High performance grey decision design with 
mapping and clustering simultaneously and 
simulation  
To design a new GDSMC technology involves 
two tasks. One is design of the optimal 
simultaneous mapping and clustering which is to 
implement circuit logic synthesis and simulate 
with minimization of the power, delay and area. 
The other is design of the grey decision to estimate 
performance method with mapping and clustering 
size. 
(2) GDSMC complier technology 
To configure a GDSMC, a set of design tools 
are needed. The GDSMC compiler includes tools 
for technology mapping, clustering simultaneously 
for MCNC benchmark circuits. In this project, we 
will perform power, delay and area minimization. 
The other is grey decision to optimize whole 
performance with mapping and clustering size and 
the net list are extracted for the elements of logic 
blocks. Finally, we used VPR tool to place and 
route for circuit verification and analysis of the 
FPGA physical design. 
Experimental results demonstrate that the 
GDSMC improves the DAO map+T-VPack delay by 
7.27% on average and reduces the SMAC total of 
CLB number by 22.15% on average. Furthermore, 
our proposed can get optimizes performance by 
appropriate selection of pairs of LUT cluster size N 
and input number k to construct the FPGA 
architecture with inequality demandable weight in 
area, energy, and delay. At the same time, we 
present the logic block architecture has a cluster size 
N of 4 and an input number k of 4 construction of 
the ALU4 benchmark using VPR routing technology 
with the proposed GDSMC approach the LUT netlis. 
 
關鍵詞： FPGA CAD 、 GDSMC 、 mapping 、 
clustering、 physical design 
 
三、計畫的緣由與目的 
由於 FPGA(Field-Programmable gate array)可
快速完成數位系統的雛型(prototyping)電路和可
重新配置(Reconfigurable)的規劃，更可提供嵌入
式 SoC(System-on-Chip)晶片系統的設計，它是節
省體積、功率消耗、Time-to-Market 的良好技術方
案 ， 因 此 FPGA 是 特 殊 應 用 積 體 電 路
ASIC(Application Specify Integrated Circuits)和快
速數位雛型設計 (prototyping)的新趨勢。目前
FPGA 在市場的使用，Xilinx 公司廣受歡迎其使用
率約佔有一半，Altera 公司約佔三分之一，而 Actel
公司約佔六分之一，所以在學術研究方面都依
Xilinx FPGA 的架構，如文獻[1]採用可規劃獨立
型式的邏輯方塊加以探討研究，有關 FPGA 架構
模式是由許多可規劃邏輯方塊 (Configuration 
Logic Blocks) 、 可規劃連接區 (Programmable 
interconnect area)和 I/O 方塊(Input/Output Blocks)
所組成的超大型積體電路，其中可規劃邏輯方塊
和可規劃連接區，由於內部電路結構的不同會影
響 FPGA 整體效能，影響 FPGA 的效能除了映對
技術外，邏輯叢集也是影響整體效能特性的因素。 
映對是利用LUT來進行布林電路轉換成等效
的函數網路，因為直接會決定 LUT 的使用個數，
同時也會影響所使用 LUT 的經過路徑，所以它是
FPGA 合成的重要步驟。而邏輯叢集(Clustering) 
是從一連串的映對連線網路選擇LUT聚集在邏輯
方塊內，以達到內部的連線網路延遲最小，而邏
輯方塊內的 LUT 組合數目和 LUT 的連線網路數
目是成指數的遞增關係，所以為了完全實現電路
 4 
cluster size N of 10 and an input number k of 4. The 
proposed GDSMC approach improved the DAO 
map+T-VPack delay by 7.27% on average. However, 
the GDSMC increased total CLB counts by 2.52% 
over that of the DAO map+T-VPack. Table 2 shows 
a comparison of the SMAC [12] approach in total of 
CLB number and delay. The GDSMC approach 
reduces the SMAC total of CLB number and delay 
by 22.15% and over 32.48% on average, 
respectively. They show a reasonable increase in the 
delay-area trade-off experience from this 
experiment. 
 
TABLE 1. Comparison on area (CLB number), delay 
with  SMAC delay model between DAO 
map+T-VPack [9] and GDSMC 
DAO map+T-VPack[11]  Our GDSMC Improvement  
Benchmarks 
BLEs CLBs Delay BLEs CLBs Delay 
Area 
(CLBs) 
(%) 
Delay 
(%) 
alu4 1114   112    64   1200 118 54 -5.36 15.63 
apex2 1312   131   72   1455 142 62 -8.40 13.89 
apex4 1088   109   70   1156 113 51 -3.67 27.14 
bigkey 1264   127   27   1945 149 27 -17.32 0.00 
clma 5413   542   127   5733 527 108 2.77 14.96 
des 1258   126   59   1731 123 56 2.38 5.08 
diffeq  957   96    78   980 98 82 -2.08 -5.13 
dsip 1372   138   27   1797 138 24 0.00 11.11 
elliptic 2054   206   96   2117 212 102 -2.91 -6.25 
ex1010 3931   394   76   3982 397 64 -0.76 15.79 
ex5p  884   89    64   982 92 56 -3.37 12.50 
frisc 2268   227   123   2212 222 136 2.20 -10.57 
misex3 1105   111    62   1102 111 54 0.00 12.90 
pdc 2792   280   75   2970 292 70 -4.29 6.67 
s298  948   95    141   1006 101 126 -6.32 10.64 
s38417 4294   430   75   4053 406 75 5.58 0.00 
s38584 4063   407   73   4314 398 68 2.21 6.85 
seq 1288   129   59   1368 130 51 -0.78 13.56 
spla 1982   199   70   2282 222 64 -11.56 8.57 
tseng  782   79    76   947 78 82 1.27 -7.89 
Average. - - - - - - -2.52 7.27 
 
TABLE 2. Comparison on area(CLB number), delay 
between SMAC [12] and GDSMC 
SMAC [12] Our GDSMC Improvement 
SMAC 
 
Bench-marks 
CLBs Delay CLBs Delay Area 
(%) 
Delay
(%) 
alu4 141 40 118 54 16.31 -35.00
apex2 191 44 142 62 25.65 -40.91
apex4 190 38 113 51 40.53 -34.21
bigkey 226 20 149 27 34.07 -35.00
clma 682 89 527 108 22.73 -21.35
des 186 35 123 56 33.87 -60.00
diffeq 124 58 98 82 20.97 -41.38
dsip 226 21 138 24 38.94 -14.29
elliptic 237 75 212 102 10.55 -36.00
ex1010 622 46 397 64 36.17 -39.13
ex5p 143 40 92 56 35.66 -40.00
frisc 241 116 222 136 7.88 -17.24
misex3 137 38 111 54 18.98 -42.11
pdc 368 51 292 70 20.65 -37.25
s298 101 112 101 126 0.00 -12.50
s38417 479 58 406 75 15.24 -29.31
s38584 408 57 398 68 2.45 -19.30
seq 170 35 130 51 23.53 -45.71
spla 275 48 222 64 19.27 -33.33
tseng 97 71 78 82 19.59 -15.49
Average - - - 22.15 -32.48
 
Next, GDSMC study ran the alu4 benchmark in 
area, power and delay and the sample effect value 
)(
,
p
jiu  is constituted by mapping pair of LUT cluster 
size N and input number k. The strategies are S1, 
S2,…, S20 in (6,3), (6,4),…, (12,7), respectively for 
different pairs of cluster size N and LUT input 
number k. Table 3 presents the strategies and area, 
power and delay data. The target1, target2, and 
target3 represent area, power, and delay of target, 
respectively and so can be used to measure. The 
experiment of three sample effect values )(,pjiu  are 
the target 1 with )54022,42959,,63819,50806,47116(}{ )1(, Λ=jiu , 
target 2 with 
)0446.20,6332.20,,6987.19,1235.18,2069.16(}{ )2(, Λ=jiu , and target 3 
with )46,43,,51,54,65(}{ )3(, Λ=jiu , respectively for target1 
area, target2 power, and target3 delay. 
TABLE 3. Experimental data for alu4 benchmark 
based on area, power and delay 
associated with each strategy 
   Events sets A
 
Strategies    
 Sets S 
Target 1 Area 
（ 2um )  
Target 2 Power 
(mw/MHz with 20  MHz 
clock , Vdd = 5V) 
Target 3 Delay 
(D(ext-edge) = 7.0、
D(int-edge) = 2.0、
D(node)=1.0) 
S1 (6,3) 
)1(
1,1u 47116 
)2(
1,2u  16.2069 
)3(
1,3u 65 
S2 (6,4) 
)1(
2,1u 50806 
)2(
2,2u  18.1235 
)3(
2,3u 54 
S3 (6,5) 
)1(
3,1u 63819 )2( 3,2u  19.6987 )3( 3,3u 51 
S4 (6,6) 
)1(
4,1u 85919 
)2(
4,2u  20.6332 
)3(
4,3u 43 
S5 (6,7) 
)1(
5,1u 108045 
)2(
5,2u  20.0446 
)3(
5,3u 51 
S6 (8,3) 
)1(
6,1u 35337 
)2(
6,2u  16.2069 
)3(
6,3u 65 
S7 (8,4) 
)1(
7,1u 38169 
)2(
7,2u  18.1235 
)3(
7,3u 54 
S8 (8,5) 
)1(
8,1u 47961 
)2(
8,2u  19.6987 
)3(
8,3u 51 
S9 (8,6) 
)1(
9,1u 64439 
)2(
9,2u  20.6332 
)3(
9,3u 43 
S10 (8,7) 
)1(
1 0,1u 81507 
)2(
1 0,2u  20.0446 
)3(
10,3u 48 
S11 (10,3) 
)1(
11,1u 28305 
)2(
11,2u  16.2069 
)3(
11,3u 65 
S12 (10,4) 
)1(
1 2,1u 30432 
)2(
1 2,2u  18.1235 
)3(
12,3u 54 
S13 (10,5) 
)1(
13,1u 38291 
)2(
1 3,2u  19.6987 
)3(
13,3u 51 
S14 (10,6) 
)1(
1 4,1u 51909 
)2(
1 4,2u  20.6332 
)3(
14,3u 43 
S15 (10,7) 
)1(
1 5,1u 65395 
)2(
1 5,2u  20.0446 
)3(
15,3u 46 
S16 (12,3) 
)1(
1 6,1u 23558 
)2(
1 6,2u  16.2069 
)3(
16,3u 65 
S17 (12,4) 
)1(
1 7,1u 25532 
)2(
1 7,2u  18.1235 
)3(
17,3u 54 
S18 (12,5) 
)1(
1 8,1u 32103 
)2(
1 8,2u  19.6987 
)3(
18,3u 46 
S19 (12,6) 
)1(
1 9,1u 42959 
)2(
1 9,2u  20.6332 
)3(
19,3u 43 
S20 (12,7) 
)1(
20,1u 54022 
)2(
20,2u  20.0446 
)3(
20,3u 46 
 
 6 
Figure 1 presents the logic block architecture 
has a cluster size N of 4 and an input number k of 4 
construction of the ALU4 benchmark using VPR 
routing technology with the proposed GDSMC 
approach the LUT netlis. 
 
FIGURE 1. The cluster size of 4 and input number of 
4 logic block architecture routing. 
在本研究計畫的支持下，共發表兩篇國際期
刊論文(審查中)與一篇國際研討會論文如下： 
 
國際期刊論文： 
1. Jan-Ou Wu, Yang-Hsin Fan, and San-Fu Wang, ‘‘USING 
GREY DECISION MAKING TO IMPROVE FPGA 
PERFORMANCE,” International Journal of Innovative 
Computing, Information and Control, (revise) (manuscript 
number IJICIC-10-08025). (NSC 98-2221-E-237-010) 
2. Jan-Ou Wu, Yang-Hsin Fan, and San-Fu Wang, “GDSMC : 
GREY DECISION OF OPTIMAL SIMULTANEOUS 
MAPPING AND CLUSTERING TO IMPROVE FPGA 
PERFORMANCE,” International Journal of Innovative 
Computing, Information and Control, (revise)(manuscript 
number IJICIC-10-09037). (NSC 98-2221-E-237-010) 
 
國際研討會論文： 
1. Jan-Ou Wu, Yang-Hsin Fan, and San-Fu Wang, “Using 
Grey Decision Making Approach to improve FPGA 
Performance,” In Electromagnetics Research Symposium 
(PIERS), Xi'an, China, pp. 878-882, Mar., 2010. (NSC 
98-2221-E-237-010)  
六、結論與討論 
本計畫配合 Power Model、Delay Model 和
Area Model，設計同時考慮映對和叢集的技術。
在映對和叢集的過程中，我們針對邏輯元件的輸
出入和邏輯叢集的大小進行功率、延遲和面積進
行最小化，並得到映對及叢集參數的配對不同，
求出對功率、延遲和面積的相對結果，經比較結
果我們比傳統的 Delay 和 Area 好。 
同時我們以灰色系統的灰決策 GD(Grey 
Decision)設計，針對映對的輸出入和邏輯叢集元
件的大小所得結果，設計出灰色決策評估效果的
測度方法，可針對功率、延遲和面積的需求，合
成的特性組合出最佳整體效能的映對及叢集配
對，最後此 GDSMC 的映對及叢集最佳配對，可
得 netlist 檔的輸出並可和 VPR 的繞線軟體銜接。 
 
七、參考文獻 
1. Xilinx Inc, Virtex II Data Book, 2004. 
2. Betz V, Rose J. , “VPR: A New Packing, Placement and 
Routing Tool for FPGA Rrsearch,” International 
Work-shop on Field Programmable Logic and Application, 
pp.213-222, 1997 
3. Marquardt A, Betz V, Rose J., “Using Cluster-Based Logic 
Blocks and Timing-Driven Packing to Improve FPGA 
Speed and Density,” ACM/SIGDA International 
Symposium on Field Programmable Gate Arrays, pp.37-46, 
1999. 
4. Bozorgzadeh E, Memik SO, Sarrafzadeh M., “RPack: 
Routability-Driven Packing for Cluster-Based FPGAs,” 
Asia and South Pacific Design Automation Conference, 
pp.629-634, Feb. 2001. 
5. Singh A, Marek-Sadowska M., “Efficient Circuit 
Clustering for Area and Power Reduction in FPGAs,” 
ACM/SIGDA International Symposium on Field 
Programmable Gate Arrays, pp.59-66, 2002. 
6. Bozorgzadeh E., Memik S. Ogrenci, Yang X., Sarrafzadeh 
M., “Routability-Driven Packing: Metrics and Algorithms 
for Cluster-Based FPGAs,” J Circuits System Computer 
pp. 77-100, 2004. 
7. Masaki Kobata, Masahiro Iida, and Toshinori Sueyoshi, 
“Clustering Technique to Reduce Chip Area and Delay for 
FPGA,” Electronics and Communications in Japan, Part 2, 
vol. 90, no.6, pp. 34-46, 2007. 
8. Joey Y. Lin, Deming Chen and Jason Cong, “Optimal 
Simultaneous Mapping and Clustering for FPGA Delay 
Optimization,” in Proceeding of the 43th ACM/IEEE 
Design Automation Conference, pp. 472-477, July 2006. 
9. Jason Cong and M. Romesis, “Performance-Driven 
Multi-Level Clustering with Application to Hierarchical 
FPGA Mapping,” Design Automation Conference, 
pp.389-394, June 2001. 
 國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 ■未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
3. 術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價值（簡要敘述成果所
代表之意義、價值、影響或進一步發展之可能性）（以 500 字為限） 
本計畫配合 Power Model、Delay Model 和 Area Model，設計同時考慮映對和叢集的技術。
在映對和叢集的過程中，針對邏輯元件的輸出入和邏輯叢集的大小進行功率、延遲和面積最
小化，並依映對及叢集參數的配對不同，求出對功率、延遲和面積的相對結果，經比較結果
我們比傳統的 Delay 和 Area 好。 
同時我們以灰色系統的灰決策 GD(Grey Decision)設計，針對映對的輸出入和邏輯叢集元
件的大小所得結果，設計出灰色決策評估效果的測度方法，可針對功率、延遲和面積的需求，
合成的特性組合出最佳整體效能的映對及叢集配對，最後此 GDSMC 的映對及叢集最佳配
對，可得 netlist 檔的輸出並可和 VPR 的繞線軟體銜接。所設計的 GDSMC 演算法具有如下優
點： 
1. 可同時考慮映對和叢集，求出功率最小化，再求出 Delay 和 Area 的次佳化。 
2. 可用灰色決策評估效果的測度方法，求出整體效能的映對及叢集配對。 
3. 可依功率、延遲和面積不同的需求，在灰色決策評估中可用不同的權重的大小，組合出最
佳整體效能的映對及叢集配對。 
4. GDSMC 可輸出配對後的 netlist，並和 VPR 的繞線發展系統軟體銜接，檢驗其結果。 
進一步擴充至 FPGA 擺置及繞線的工作分析與評估，並和 Xilinx 業界的 ISE 發展系統相連。
 
 
8 
 
 10 
國科會補助專題研究計畫項下出席國際學術會議心得報告(一) 
                                     日期： 99 年 3 月 31 日 
一、參加會議經過 
此次參加的國際會議名稱為 The 27th Progress In Electromagnetics Research 
Symposium，本次會議在中國大陸西安舉行，從 2010 年 03 月 22 日到 03 月 26 日為
期 5 天。在本次研討會中，本人發表的論文一篇，論文題目為「Using Grey Decision 
Making Approach to improve FPGA Performance」，參與會議期間，得到專家學者許多
寶貴之建議，例如如何降低 FPGA 電路功率損耗，提升電路操作頻率與如何降低面積
和延遲的大小等，將有助於論文主題的延伸，並深入探討後，再整理成為國際期刊論
文。同時也在其它場次，聽取其他學者相關論文發表並和多位國人及國際研究學者，
針對相關主題進行討論，受益良多，對自身的研究視野有諸多的提升。 
 
計畫編號 NSC   98-2221-E-237-010 
計畫名稱 灰色系統多目標決策之高效能 FPGA 的研究及軟體設計 
出國人員
姓名 吳占鰲 
服務機構
及職稱 德霖技術學院電子工程系 
會議時間 99 年 03 月 22 日 至 99 年 03 月 26 日 會議地點 中國大陸西安 
會議名稱 
(中文)第二十七屆 PIERS 國際會議研討會 
(英文) The 27th Progress In Electromagnetics Research Symposium 
發表論文
題目 
(英文) Using Grey Decision Making Approach to Improve FPGA 
Performance 
 12 
席國際會議對於研究人員及國內研究風氣的提升，大有幫助。更期望未來能在經費上
增加補助，能再多吸收國外研究心得及經驗，期使國內之研究能更上層樓，精益求精。 
五、攜回資料名稱及內容 
攜回會議論文集一冊，會議光碟一片。 
六、其他 
2 
本研討會雖以電磁和通訊等相關領域為議題但也有 Systems and components, 
Electromagnetic Compatibility 與 modeling and Simulations 的相關主題 ，與會人士對
該會議之各項議題發言踴躍並詢問報告人，有助於提升中國在學術研究方面上的國
際形象。此次本人參與的研討會，有助於瞭解國際上目前在 modeling and Simulations
等領域的研究成果，同時藉此更可瞭解世界先進國家在此相關領域的研究趨勢及發
展，對本計畫帶來更多更新的研究想法，以使本計畫能夠更臻完善。在參與會議期
間，深深體會與國際人士的交流互動，確實能夠使自己的眼界更為寬廣，對於相關
領域的研究亦可藉由分享彼此最新的研究成果，並更激發出新的想法及研究方向。
同時經由此的會議，本人深深體會到中國官方不僅著重於學術研究，並積極主辦推
廣地點的文化與特色，以提升國際形象。參與此次的國際性會議後，我覺得出席國
際會議對於研究人員以及國內研究風氣的提升，有非常大的幫助。 
 
三、考察參觀活動(無是項活動者略) 
四、建議 
首先感謝國科會的補助與學校的協助，使本人能夠有此機會參加此次國際研討會
議，藉由出席國際研討會議，提昇了學術的研究能力，由於 System Modeling 的應用
相當廣泛，尤其在技術研究的開發與應用方面，更是有顯著的增加，在國際學術期刊
論文也已列入重要的研究領域。而國內在此方面之研究，雖有部分學者研究致力於這
方面之研究，但與國際學者相較下，仍嫌不足。參與此次的國際性會議後，我覺得出
席國際會議對於研究人員及國內研究風氣的提升，大有幫助。更期望未來能在經費上
增加補助，能再多吸收國外研究心得及經驗，期使國內之研究能更上層樓，精益求精。 
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
