# Digital Design Verification Learning Repository

¡Bienvenido! 🚀 Este repositorio es mi espacio de aprendizaje sobre **Digital Design and Verification**. Aquí iré recopilando conceptos, ejemplos de código, y herramientas que voy explorando en el camino.

## 📂 Índice

* 📂 [Digital Design Basic Concepts](basic_concepts/basic_concetps.md)
* 📂 [Verification Basic Concepts](basic_concepts/basic_concetps.md)
* 📂 [Formal Verification](formal_verification/formal.md)
* 📂 [UVM Theory](uvm/UVM.md)
    * 📂 [Example: Pattern detection](uvm/examples/test_plan.md) 

## 🚀 Objetivo
Este repositorio no solo es un **registro de aprendizaje**, sino también un recurso útil para futuras referencias y proyectos.

## 🤝 Contribuciones
Si tienes sugerencias o quieres compartir conocimientos, ¡eres bienvenido a colaborar!

## 📚 Recursos Recomendados
- [IEEE Standard for SystemVerilog](https://ieeexplore.ieee.org/document/8299595)
- [Accellera UVM Guide](https://www.accellera.org/downloads/standards/uvm)
- [EDA Playground](https://www.edaplayground.com/) – Para probar código online

## 📌 Notas
Este repositorio está en constante evolución, así que iré actualizando con nuevos temas y mejoras.

¡Gracias por pasar por aquí! 😊

