module test(
input clk,
input rst_n,
ouput clock);
