第一章绪论
1 • 1研究背景和意义
二十世纪六十年代，英特尔创始人之一的戈登•摩尔在对集成电路未来展望 中提出了著名的摩尔定律，他指出集成电路上可以容纳的晶体管数目在大约每18 个月便会翻一番，单位芯片价值降低一倍，芯片性能提升一倍。多年以来，集成 电路(IC)行业的发展一直与该条定律不谋而合⑴。在芯片尺寸不增大的前提下， 开发出具有更高运行速率的芯片结构成为可能。目前，芯片的运行时钟频率已可 达到3.5GHz,芯片制造工艺开始转向7nm制程，芯片功率可以突破100W,而 高端芯片的核心供电电压却己经下探到2V以下。
在当前阶段，芯片等高性能器件仍然主要集成在印刷电路板(PCB)上。在 PCB中，为了实现电路的功能，可将其分为信号分配网络系统(SDN)和电源分 配网络系统(PDN)两个部分。SDN和PDN分别实现为电路传输信号和提供电 源电压的功能，并通过多叠层的方式实现两个系统走线的相互分离。
在SDN中，对于低频信号，PCB导线及导线上的性能问题并不突出，然而 在时钟信号的频率越来越高的情况下，信号完整性问题成为不可忽视的问题。信 号完整性(SI) [2】是衡量信号在传输过程中能否保持自身稳定不受干扰的能力， 它对信号在时域、频域两方面中都有要求。在数字芯片中，信号通常有两个逻辑 门状态，对于存在振铃现象的信号，振铃可能会导致逻辑高电平和逻辑低电平之 间的误判，为了保证数字信号能够正确判决，信号需要在上升/下降时间结束后保 持稳定状态。若信号发生失真现象，不正确的数字信号可能会导致器件工作错误， 甚至影响到整个系统的性能。在高频时钟信号的驱动下，PCB的走线、过孔和材 质等因素对信号传输产生的影响不可忽略。信号完整性问题可以分为反射效应、 串扰相应、轨道塌陷和电磁干扰四个部分，其中前两个是研究较多的部分。
在PDN中，由于芯片整体趋向于更低的供电电压，电源分配网络中同样幅 度的电源噪声会对供电平面产生更大的影响，此时PCB的电源完整性问题显得 尤为严峻。电源完整性(PI)指的是PCB为其上各器件提供稳定工作电压的能 力。在PCB设计过程中，为了保证供电电流都是从电压流向地线而不辐射到空 间中，一般将供电线和地回路设计成平面的形式，由于电压的和功率各自分别呈 下降和上升趋势，在过去十几年的发展中电源和地平面的目标阻抗越来越低，目 前已经低至200毫欧姆以下。在如此低阻抗的回路中，电源系统中的开关噪声、
1
共模噪声和电源噪声对供电系统的影响会更强，低质量的信号会导致器件的供电 电压不稳定，从而增大器件烧坏的风险⑶。在更高的时钟信号频率下，如何保证 芯片在印刷电路板中正常供电，成为了 PCB设计、仿真和加工中十分重要的要 素。
