module Adder16 (
  input [15:0] a,
  input [15:0] b,
  output [15:0] out
);

  assign out = a + b; //Verilog 可以直接運算16位加法

endmodule
