# SEU-POC_and_CPU
东南大学计算机组织与结构Ⅱ大作业

## Vivado 仿真笔记

`.wcfg`是波形配置文件，`.wdb`是波形文件。

有时累计多次仿真以后，即使修改代码仿真也无变化（譬如故意写出语法错误也能仿真），
这时建议 *Reset Behavioral Simulation*。

## 参考项目

* [东南大学信息学院计组2的FPGA实验](https://github.com/Quzard/COA2_FPGA)
* [Verilog_Notes](https://github.com/Sciroccogti/FPGA_Metro_Ticketing/blob/master/Verilog_Notes.md)
* [Verilog 在线仿真](https://hdlbits.01xz.net/wiki/Iverilog)
* [Vivado IP](https://blog.csdn.net/weixin_41967965/article/details/82862124)