TimeQuest Timing Analyzer report for projeto3sd
Wed Oct 31 22:09:03 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clkFPGA'
 12. Slow Model Setup: 'SCK'
 13. Slow Model Hold: 'SCK'
 14. Slow Model Hold: 'clkFPGA'
 15. Slow Model Minimum Pulse Width: 'SCK'
 16. Slow Model Minimum Pulse Width: 'clkFPGA'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'SCK'
 29. Fast Model Setup: 'clkFPGA'
 30. Fast Model Hold: 'SCK'
 31. Fast Model Hold: 'clkFPGA'
 32. Fast Model Minimum Pulse Width: 'SCK'
 33. Fast Model Minimum Pulse Width: 'clkFPGA'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projeto3sd                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clkFPGA    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkFPGA } ;
; SCK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCK }     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 342.7 MHz ; 342.7 MHz       ; SCK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clkFPGA ; -0.985 ; -7.880        ;
; SCK     ; -0.959 ; -7.699        ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; SCK     ; 0.391 ; 0.000         ;
; clkFPGA ; 0.655 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SCK     ; -1.380 ; -20.380             ;
; clkFPGA ; -1.380 ; -9.380              ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkFPGA'                                                                                                                                            ;
+--------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.985 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 2.023      ;
; -0.985 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 2.023      ;
; -0.985 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 2.023      ;
; -0.985 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 2.023      ;
; -0.985 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 2.023      ;
; -0.985 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 2.023      ;
; -0.985 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 2.023      ;
; -0.985 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 2.023      ;
; -0.891 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.929      ;
; -0.891 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.929      ;
; -0.891 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.929      ;
; -0.891 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.929      ;
; -0.891 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.929      ;
; -0.891 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.929      ;
; -0.891 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.929      ;
; -0.891 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.929      ;
; -0.753 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.791      ;
; -0.753 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.791      ;
; -0.753 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.791      ;
; -0.753 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.791      ;
; -0.753 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.791      ;
; -0.753 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.791      ;
; -0.753 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.791      ;
; -0.753 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 1.000        ; 0.002      ; 1.791      ;
; -0.085 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 1.000        ; -0.002     ; 1.119      ;
; -0.083 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 1.000        ; -0.002     ; 1.117      ;
; -0.082 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 1.000        ; -0.002     ; 1.116      ;
; -0.080 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 1.000        ; -0.002     ; 1.114      ;
; -0.078 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 1.000        ; -0.002     ; 1.112      ;
; -0.075 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 1.000        ; -0.002     ; 1.109      ;
; -0.049 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 1.000        ; -0.002     ; 1.083      ;
; 0.115  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 1.000        ; -0.002     ; 0.919      ;
+--------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCK'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.959 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.495      ;
; -0.959 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.495      ;
; -0.958 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.494      ;
; -0.955 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.491      ;
; -0.955 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.491      ;
; -0.955 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.491      ;
; -0.954 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.490      ;
; -0.953 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.489      ;
; -0.865 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.401      ;
; -0.865 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.401      ;
; -0.864 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.400      ;
; -0.861 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.397      ;
; -0.861 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.397      ;
; -0.861 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.397      ;
; -0.860 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.396      ;
; -0.859 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.395      ;
; -0.726 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.262      ;
; -0.726 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.262      ;
; -0.725 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.261      ;
; -0.722 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.258      ;
; -0.722 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.258      ;
; -0.722 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.258      ;
; -0.721 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.257      ;
; -0.720 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 1.256      ;
; -0.403 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 1.439      ;
; -0.068 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.054 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 1.090      ;
; -0.051 ; contador:inst3|saida[0]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 1.087      ;
; -0.021 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 1.057      ;
; 0.058  ; contador:inst3|saida[0]                                        ; contador:inst3|saida[1]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.978      ;
; 0.110  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.926      ;
; 0.112  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.924      ;
; 0.113  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.923      ;
; 0.229  ; contador:inst3|saida[1]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.807      ;
; 0.239  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.795      ;
; 0.241  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.795      ;
; 0.248  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.788      ;
; 0.379  ; contador:inst3|saida[0]                                        ; contador:inst3|saida[0]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador:inst3|saida[2]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador:inst3|saida[1]                                        ; contador:inst3|saida[1]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCK'                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; contador:inst3|saida[0]                                        ; contador:inst3|saida[0]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador:inst3|saida[1]                                        ; contador:inst3|saida[1]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador:inst3|saida[2]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.788      ;
; 0.529 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.541 ; contador:inst3|saida[1]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.657 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.660 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.926      ;
; 0.712 ; contador:inst3|saida[0]                                        ; contador:inst3|saida[1]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.978      ;
; 0.791 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 1.057      ;
; 0.821 ; contador:inst3|saida[0]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.838 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 1.104      ;
; 1.173 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 1.439      ;
; 1.490 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.256      ;
; 1.491 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.257      ;
; 1.492 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.258      ;
; 1.492 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.258      ;
; 1.492 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.258      ;
; 1.495 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.261      ;
; 1.496 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.262      ;
; 1.496 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.262      ;
; 1.629 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.395      ;
; 1.630 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.396      ;
; 1.631 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.397      ;
; 1.631 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.397      ;
; 1.631 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.397      ;
; 1.634 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.400      ;
; 1.635 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.401      ;
; 1.635 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.401      ;
; 1.723 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.489      ;
; 1.724 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.490      ;
; 1.725 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.491      ;
; 1.725 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.491      ;
; 1.725 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.491      ;
; 1.728 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.494      ;
; 1.729 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.495      ;
; 1.729 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 1.495      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkFPGA'                                                                                                                                            ;
+-------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.655 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 0.000        ; -0.002     ; 0.919      ;
; 0.819 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 0.000        ; -0.002     ; 1.083      ;
; 0.845 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 0.000        ; -0.002     ; 1.109      ;
; 0.848 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 0.000        ; -0.002     ; 1.112      ;
; 0.850 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 0.000        ; -0.002     ; 1.114      ;
; 0.852 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 0.000        ; -0.002     ; 1.116      ;
; 0.853 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 0.000        ; -0.002     ; 1.117      ;
; 0.855 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 0.000        ; -0.002     ; 1.119      ;
; 1.523 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.791      ;
; 1.523 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.791      ;
; 1.523 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.791      ;
; 1.523 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.791      ;
; 1.523 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.791      ;
; 1.523 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.791      ;
; 1.523 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.791      ;
; 1.523 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.791      ;
; 1.661 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.929      ;
; 1.661 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.929      ;
; 1.661 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.929      ;
; 1.661 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.929      ;
; 1.661 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.929      ;
; 1.661 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.929      ;
; 1.661 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.929      ;
; 1.661 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 1.929      ;
; 1.755 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 2.023      ;
; 1.755 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 2.023      ;
; 1.755 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 2.023      ;
; 1.755 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 2.023      ;
; 1.755 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 2.023      ;
; 1.755 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 2.023      ;
; 1.755 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 2.023      ;
; 1.755 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 0.000        ; 0.002      ; 2.023      ;
+-------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCK'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SCK   ; Rise       ; SCK                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; contador:inst3|saida[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; contador:inst3|saida[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; contador:inst3|saida[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; contador:inst3|saida[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; contador:inst3|saida[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; contador:inst3|saida[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; SCK|combout                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; SCK|combout                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; SCK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; SCK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; SCK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; SCK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst3|saida[0]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst3|saida[0]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst3|saida[1]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst3|saida[1]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst3|saida[2]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst3|saida[2]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[6]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[6]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[7]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkFPGA'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkFPGA ; Rise       ; clkFPGA                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; clkFPGA|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; clkFPGA|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; clkFPGA~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; clkFPGA~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; clkFPGA~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; clkFPGA~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[7]|clk      ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MOSI       ; SCK        ; 3.346 ; 3.346 ; Rise       ; SCK             ;
; ESCREVER   ; SCK        ; 3.546 ; 3.546 ; Fall       ; SCK             ;
; enviar[*]  ; SCK        ; 3.461 ; 3.461 ; Fall       ; SCK             ;
;  enviar[0] ; SCK        ; 3.427 ; 3.427 ; Fall       ; SCK             ;
;  enviar[1] ; SCK        ; 3.461 ; 3.461 ; Fall       ; SCK             ;
;  enviar[2] ; SCK        ; 3.154 ; 3.154 ; Fall       ; SCK             ;
;  enviar[3] ; SCK        ; 3.165 ; 3.165 ; Fall       ; SCK             ;
;  enviar[4] ; SCK        ; 3.290 ; 3.290 ; Fall       ; SCK             ;
;  enviar[5] ; SCK        ; 3.453 ; 3.453 ; Fall       ; SCK             ;
;  enviar[6] ; SCK        ; 3.437 ; 3.437 ; Fall       ; SCK             ;
;  enviar[7] ; SCK        ; 2.980 ; 2.980 ; Fall       ; SCK             ;
; LER        ; clkFPGA    ; 4.715 ; 4.715 ; Rise       ; clkFPGA         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MOSI       ; SCK        ; -3.116 ; -3.116 ; Rise       ; SCK             ;
; ESCREVER   ; SCK        ; -3.134 ; -3.134 ; Fall       ; SCK             ;
; enviar[*]  ; SCK        ; -2.750 ; -2.750 ; Fall       ; SCK             ;
;  enviar[0] ; SCK        ; -3.197 ; -3.197 ; Fall       ; SCK             ;
;  enviar[1] ; SCK        ; -3.231 ; -3.231 ; Fall       ; SCK             ;
;  enviar[2] ; SCK        ; -2.924 ; -2.924 ; Fall       ; SCK             ;
;  enviar[3] ; SCK        ; -2.935 ; -2.935 ; Fall       ; SCK             ;
;  enviar[4] ; SCK        ; -3.060 ; -3.060 ; Fall       ; SCK             ;
;  enviar[5] ; SCK        ; -3.223 ; -3.223 ; Fall       ; SCK             ;
;  enviar[6] ; SCK        ; -3.207 ; -3.207 ; Fall       ; SCK             ;
;  enviar[7] ; SCK        ; -2.750 ; -2.750 ; Fall       ; SCK             ;
; LER        ; clkFPGA    ; -4.485 ; -4.485 ; Rise       ; clkFPGA         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ovf          ; SCK        ; 7.005 ; 7.005 ; Rise       ; SCK             ;
; sai[*]       ; SCK        ; 6.505 ; 6.505 ; Rise       ; SCK             ;
;  sai[0]      ; SCK        ; 6.505 ; 6.505 ; Rise       ; SCK             ;
;  sai[1]      ; SCK        ; 6.362 ; 6.362 ; Rise       ; SCK             ;
;  sai[2]      ; SCK        ; 6.072 ; 6.072 ; Rise       ; SCK             ;
; MISO         ; SCK        ; 6.908 ; 6.908 ; Fall       ; SCK             ;
; recebido[*]  ; clkFPGA    ; 6.565 ; 6.565 ; Rise       ; clkFPGA         ;
;  recebido[0] ; clkFPGA    ; 6.520 ; 6.520 ; Rise       ; clkFPGA         ;
;  recebido[1] ; clkFPGA    ; 6.528 ; 6.528 ; Rise       ; clkFPGA         ;
;  recebido[2] ; clkFPGA    ; 6.565 ; 6.565 ; Rise       ; clkFPGA         ;
;  recebido[3] ; clkFPGA    ; 6.523 ; 6.523 ; Rise       ; clkFPGA         ;
;  recebido[4] ; clkFPGA    ; 6.563 ; 6.563 ; Rise       ; clkFPGA         ;
;  recebido[5] ; clkFPGA    ; 6.530 ; 6.530 ; Rise       ; clkFPGA         ;
;  recebido[6] ; clkFPGA    ; 6.543 ; 6.543 ; Rise       ; clkFPGA         ;
;  recebido[7] ; clkFPGA    ; 6.525 ; 6.525 ; Rise       ; clkFPGA         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ovf          ; SCK        ; 6.772 ; 6.772 ; Rise       ; SCK             ;
; sai[*]       ; SCK        ; 6.072 ; 6.072 ; Rise       ; SCK             ;
;  sai[0]      ; SCK        ; 6.505 ; 6.505 ; Rise       ; SCK             ;
;  sai[1]      ; SCK        ; 6.362 ; 6.362 ; Rise       ; SCK             ;
;  sai[2]      ; SCK        ; 6.072 ; 6.072 ; Rise       ; SCK             ;
; MISO         ; SCK        ; 6.908 ; 6.908 ; Fall       ; SCK             ;
; recebido[*]  ; clkFPGA    ; 6.520 ; 6.520 ; Rise       ; clkFPGA         ;
;  recebido[0] ; clkFPGA    ; 6.520 ; 6.520 ; Rise       ; clkFPGA         ;
;  recebido[1] ; clkFPGA    ; 6.528 ; 6.528 ; Rise       ; clkFPGA         ;
;  recebido[2] ; clkFPGA    ; 6.565 ; 6.565 ; Rise       ; clkFPGA         ;
;  recebido[3] ; clkFPGA    ; 6.523 ; 6.523 ; Rise       ; clkFPGA         ;
;  recebido[4] ; clkFPGA    ; 6.563 ; 6.563 ; Rise       ; clkFPGA         ;
;  recebido[5] ; clkFPGA    ; 6.530 ; 6.530 ; Rise       ; clkFPGA         ;
;  recebido[6] ; clkFPGA    ; 6.543 ; 6.543 ; Rise       ; clkFPGA         ;
;  recebido[7] ; clkFPGA    ; 6.525 ; 6.525 ; Rise       ; clkFPGA         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SS         ; MISO        ;    ; 5.481 ; 5.481 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SS         ; MISO        ;    ; 5.481 ; 5.481 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; SCK     ; -0.192 ; -1.516        ;
; clkFPGA ; -0.003 ; -0.024        ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; SCK     ; 0.215 ; 0.000         ;
; clkFPGA ; 0.323 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SCK     ; -1.380 ; -20.380             ;
; clkFPGA ; -1.380 ; -9.380              ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCK'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.192 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.724      ;
; -0.192 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.724      ;
; -0.191 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.723      ;
; -0.189 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.721      ;
; -0.189 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.721      ;
; -0.188 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.720      ;
; -0.188 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.720      ;
; -0.187 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.719      ;
; -0.126 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.658      ;
; -0.126 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.658      ;
; -0.125 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.657      ;
; -0.123 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.655      ;
; -0.123 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.655      ;
; -0.122 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.654      ;
; -0.122 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.654      ;
; -0.121 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.653      ;
; -0.070 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.602      ;
; -0.070 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.602      ;
; -0.069 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.601      ;
; -0.067 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.599      ;
; -0.067 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.599      ;
; -0.066 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.598      ;
; -0.066 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.598      ;
; -0.065 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.500        ; 0.000      ; 0.597      ;
; 0.355  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.677      ;
; 0.502  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.530      ;
; 0.505  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.527      ;
; 0.508  ; contador:inst3|saida[0]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.524      ;
; 0.522  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.510      ;
; 0.556  ; contador:inst3|saida[0]                                        ; contador:inst3|saida[1]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.476      ;
; 0.584  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.448      ;
; 0.588  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.444      ;
; 0.588  ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.444      ;
; 0.630  ; contador:inst3|saida[1]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.402      ;
; 0.635  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.397      ;
; 0.636  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.396      ;
; 0.636  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.396      ;
; 0.637  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.395      ;
; 0.637  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.395      ;
; 0.637  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.395      ;
; 0.642  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.390      ;
; 0.665  ; contador:inst3|saida[0]                                        ; contador:inst3|saida[0]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador:inst3|saida[2]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador:inst3|saida[1]                                        ; contador:inst3|saida[1]                                        ; SCK          ; SCK         ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkFPGA'                                                                                                                                            ;
+--------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.003 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 1.035      ;
; 0.063  ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.969      ;
; 0.119  ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.913      ;
; 0.119  ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.913      ;
; 0.119  ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.913      ;
; 0.119  ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.913      ;
; 0.119  ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.913      ;
; 0.119  ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.913      ;
; 0.119  ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.913      ;
; 0.119  ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 1.000        ; 0.000      ; 0.913      ;
; 0.467  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 1.000        ; -0.001     ; 0.564      ;
; 0.468  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 1.000        ; -0.001     ; 0.563      ;
; 0.469  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 1.000        ; -0.001     ; 0.562      ;
; 0.469  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 1.000        ; -0.001     ; 0.562      ;
; 0.471  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 1.000        ; -0.001     ; 0.560      ;
; 0.474  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 1.000        ; -0.001     ; 0.557      ;
; 0.477  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 1.000        ; -0.001     ; 0.554      ;
; 0.557  ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 1.000        ; -0.001     ; 0.474      ;
+--------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCK'                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; contador:inst3|saida[0]                                        ; contador:inst3|saida[0]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador:inst3|saida[1]                                        ; contador:inst3|saida[1]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador:inst3|saida[2]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.243 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.250 ; contador:inst3|saida[1]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.292 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.444      ;
; 0.296 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.448      ;
; 0.324 ; contador:inst3|saida[0]                                        ; contador:inst3|saida[1]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.358 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.372 ; contador:inst3|saida[0]                                        ; contador:inst3|saida[2]                                        ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.525 ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; 0.000        ; 0.000      ; 0.677      ;
; 0.945 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.597      ;
; 0.946 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.598      ;
; 0.946 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.598      ;
; 0.947 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.599      ;
; 0.947 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.599      ;
; 0.949 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.601      ;
; 0.950 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.602      ;
; 0.950 ; contador:inst3|saida[1]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.602      ;
; 1.001 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.653      ;
; 1.002 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.654      ;
; 1.002 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.654      ;
; 1.003 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.655      ;
; 1.003 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.655      ;
; 1.005 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.657      ;
; 1.006 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.658      ;
; 1.006 ; contador:inst3|saida[0]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.658      ;
; 1.067 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.719      ;
; 1.068 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.720      ;
; 1.068 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.720      ;
; 1.069 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.721      ;
; 1.069 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.721      ;
; 1.071 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.723      ;
; 1.072 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.724      ;
; 1.072 ; contador:inst3|saida[2]                                        ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SCK          ; SCK         ; -0.500       ; 0.000      ; 0.724      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkFPGA'                                                                                                                                            ;
+-------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.323 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 0.000        ; -0.001     ; 0.474      ;
; 0.403 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 0.000        ; -0.001     ; 0.554      ;
; 0.406 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 0.000        ; -0.001     ; 0.557      ;
; 0.409 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 0.000        ; -0.001     ; 0.560      ;
; 0.411 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 0.000        ; -0.001     ; 0.562      ;
; 0.411 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 0.000        ; -0.001     ; 0.562      ;
; 0.412 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 0.000        ; -0.001     ; 0.563      ;
; 0.413 ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 0.000        ; -0.001     ; 0.564      ;
; 0.761 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; contador:inst3|saida[1]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.913      ;
; 0.817 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; contador:inst3|saida[0]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 0.969      ;
; 0.883 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[7] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[6] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[5] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[4] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[3] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[2] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[1] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; contador:inst3|saida[2]                                        ; lpm_ff:inst333|dffs[0] ; SCK          ; clkFPGA     ; 0.000        ; 0.000      ; 1.035      ;
+-------+----------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCK'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SCK   ; Rise       ; SCK                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; contador:inst3|saida[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; contador:inst3|saida[0]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; contador:inst3|saida[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; contador:inst3|saida[1]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; contador:inst3|saida[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; contador:inst3|saida[2]                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Fall       ; lpm_shiftOUT:inst2|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCK   ; Rise       ; lpm_shiftreg0:inst|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; SCK|combout                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; SCK|combout                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; SCK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; SCK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; SCK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; SCK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst2|LPM_SHIFTREG_component|dffs[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst3|saida[0]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst3|saida[0]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst3|saida[1]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst3|saida[1]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst3|saida[2]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst3|saida[2]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[6]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[6]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCK   ; Rise       ; inst|LPM_SHIFTREG_component|dffs[7]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkFPGA'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkFPGA ; Rise       ; clkFPGA                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; lpm_ff:inst333|dffs[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; clkFPGA|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; clkFPGA|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; clkFPGA~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; clkFPGA~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; clkFPGA~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; clkFPGA~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkFPGA ; Rise       ; inst333|dffs[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkFPGA ; Rise       ; inst333|dffs[7]|clk      ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MOSI       ; SCK        ; 1.839 ; 1.839 ; Rise       ; SCK             ;
; ESCREVER   ; SCK        ; 1.928 ; 1.928 ; Fall       ; SCK             ;
; enviar[*]  ; SCK        ; 1.892 ; 1.892 ; Fall       ; SCK             ;
;  enviar[0] ; SCK        ; 1.888 ; 1.888 ; Fall       ; SCK             ;
;  enviar[1] ; SCK        ; 1.892 ; 1.892 ; Fall       ; SCK             ;
;  enviar[2] ; SCK        ; 1.747 ; 1.747 ; Fall       ; SCK             ;
;  enviar[3] ; SCK        ; 1.755 ; 1.755 ; Fall       ; SCK             ;
;  enviar[4] ; SCK        ; 1.799 ; 1.799 ; Fall       ; SCK             ;
;  enviar[5] ; SCK        ; 1.887 ; 1.887 ; Fall       ; SCK             ;
;  enviar[6] ; SCK        ; 1.853 ; 1.853 ; Fall       ; SCK             ;
;  enviar[7] ; SCK        ; 1.648 ; 1.648 ; Fall       ; SCK             ;
; LER        ; clkFPGA    ; 2.531 ; 2.531 ; Rise       ; clkFPGA         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MOSI       ; SCK        ; -1.719 ; -1.719 ; Rise       ; SCK             ;
; ESCREVER   ; SCK        ; -1.723 ; -1.723 ; Fall       ; SCK             ;
; enviar[*]  ; SCK        ; -1.528 ; -1.528 ; Fall       ; SCK             ;
;  enviar[0] ; SCK        ; -1.768 ; -1.768 ; Fall       ; SCK             ;
;  enviar[1] ; SCK        ; -1.772 ; -1.772 ; Fall       ; SCK             ;
;  enviar[2] ; SCK        ; -1.627 ; -1.627 ; Fall       ; SCK             ;
;  enviar[3] ; SCK        ; -1.635 ; -1.635 ; Fall       ; SCK             ;
;  enviar[4] ; SCK        ; -1.679 ; -1.679 ; Fall       ; SCK             ;
;  enviar[5] ; SCK        ; -1.767 ; -1.767 ; Fall       ; SCK             ;
;  enviar[6] ; SCK        ; -1.733 ; -1.733 ; Fall       ; SCK             ;
;  enviar[7] ; SCK        ; -1.528 ; -1.528 ; Fall       ; SCK             ;
; LER        ; clkFPGA    ; -2.411 ; -2.411 ; Rise       ; clkFPGA         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ovf          ; SCK        ; 3.881 ; 3.881 ; Rise       ; SCK             ;
; sai[*]       ; SCK        ; 3.636 ; 3.636 ; Rise       ; SCK             ;
;  sai[0]      ; SCK        ; 3.636 ; 3.636 ; Rise       ; SCK             ;
;  sai[1]      ; SCK        ; 3.592 ; 3.592 ; Rise       ; SCK             ;
;  sai[2]      ; SCK        ; 3.451 ; 3.451 ; Rise       ; SCK             ;
; MISO         ; SCK        ; 3.808 ; 3.808 ; Fall       ; SCK             ;
; recebido[*]  ; clkFPGA    ; 3.693 ; 3.693 ; Rise       ; clkFPGA         ;
;  recebido[0] ; clkFPGA    ; 3.652 ; 3.652 ; Rise       ; clkFPGA         ;
;  recebido[1] ; clkFPGA    ; 3.662 ; 3.662 ; Rise       ; clkFPGA         ;
;  recebido[2] ; clkFPGA    ; 3.672 ; 3.672 ; Rise       ; clkFPGA         ;
;  recebido[3] ; clkFPGA    ; 3.654 ; 3.654 ; Rise       ; clkFPGA         ;
;  recebido[4] ; clkFPGA    ; 3.693 ; 3.693 ; Rise       ; clkFPGA         ;
;  recebido[5] ; clkFPGA    ; 3.658 ; 3.658 ; Rise       ; clkFPGA         ;
;  recebido[6] ; clkFPGA    ; 3.670 ; 3.670 ; Rise       ; clkFPGA         ;
;  recebido[7] ; clkFPGA    ; 3.655 ; 3.655 ; Rise       ; clkFPGA         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ovf          ; SCK        ; 3.759 ; 3.759 ; Rise       ; SCK             ;
; sai[*]       ; SCK        ; 3.451 ; 3.451 ; Rise       ; SCK             ;
;  sai[0]      ; SCK        ; 3.636 ; 3.636 ; Rise       ; SCK             ;
;  sai[1]      ; SCK        ; 3.592 ; 3.592 ; Rise       ; SCK             ;
;  sai[2]      ; SCK        ; 3.451 ; 3.451 ; Rise       ; SCK             ;
; MISO         ; SCK        ; 3.808 ; 3.808 ; Fall       ; SCK             ;
; recebido[*]  ; clkFPGA    ; 3.652 ; 3.652 ; Rise       ; clkFPGA         ;
;  recebido[0] ; clkFPGA    ; 3.652 ; 3.652 ; Rise       ; clkFPGA         ;
;  recebido[1] ; clkFPGA    ; 3.662 ; 3.662 ; Rise       ; clkFPGA         ;
;  recebido[2] ; clkFPGA    ; 3.672 ; 3.672 ; Rise       ; clkFPGA         ;
;  recebido[3] ; clkFPGA    ; 3.654 ; 3.654 ; Rise       ; clkFPGA         ;
;  recebido[4] ; clkFPGA    ; 3.693 ; 3.693 ; Rise       ; clkFPGA         ;
;  recebido[5] ; clkFPGA    ; 3.658 ; 3.658 ; Rise       ; clkFPGA         ;
;  recebido[6] ; clkFPGA    ; 3.670 ; 3.670 ; Rise       ; clkFPGA         ;
;  recebido[7] ; clkFPGA    ; 3.655 ; 3.655 ; Rise       ; clkFPGA         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SS         ; MISO        ;    ; 2.842 ; 2.842 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SS         ; MISO        ;    ; 2.842 ; 2.842 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.985  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  SCK             ; -0.959  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clkFPGA         ; -0.985  ; 0.323 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -15.579 ; 0.0   ; 0.0      ; 0.0     ; -29.76              ;
;  SCK             ; -7.699  ; 0.000 ; N/A      ; N/A     ; -20.380             ;
;  clkFPGA         ; -7.880  ; 0.000 ; N/A      ; N/A     ; -9.380              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MOSI       ; SCK        ; 3.346 ; 3.346 ; Rise       ; SCK             ;
; ESCREVER   ; SCK        ; 3.546 ; 3.546 ; Fall       ; SCK             ;
; enviar[*]  ; SCK        ; 3.461 ; 3.461 ; Fall       ; SCK             ;
;  enviar[0] ; SCK        ; 3.427 ; 3.427 ; Fall       ; SCK             ;
;  enviar[1] ; SCK        ; 3.461 ; 3.461 ; Fall       ; SCK             ;
;  enviar[2] ; SCK        ; 3.154 ; 3.154 ; Fall       ; SCK             ;
;  enviar[3] ; SCK        ; 3.165 ; 3.165 ; Fall       ; SCK             ;
;  enviar[4] ; SCK        ; 3.290 ; 3.290 ; Fall       ; SCK             ;
;  enviar[5] ; SCK        ; 3.453 ; 3.453 ; Fall       ; SCK             ;
;  enviar[6] ; SCK        ; 3.437 ; 3.437 ; Fall       ; SCK             ;
;  enviar[7] ; SCK        ; 2.980 ; 2.980 ; Fall       ; SCK             ;
; LER        ; clkFPGA    ; 4.715 ; 4.715 ; Rise       ; clkFPGA         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MOSI       ; SCK        ; -1.719 ; -1.719 ; Rise       ; SCK             ;
; ESCREVER   ; SCK        ; -1.723 ; -1.723 ; Fall       ; SCK             ;
; enviar[*]  ; SCK        ; -1.528 ; -1.528 ; Fall       ; SCK             ;
;  enviar[0] ; SCK        ; -1.768 ; -1.768 ; Fall       ; SCK             ;
;  enviar[1] ; SCK        ; -1.772 ; -1.772 ; Fall       ; SCK             ;
;  enviar[2] ; SCK        ; -1.627 ; -1.627 ; Fall       ; SCK             ;
;  enviar[3] ; SCK        ; -1.635 ; -1.635 ; Fall       ; SCK             ;
;  enviar[4] ; SCK        ; -1.679 ; -1.679 ; Fall       ; SCK             ;
;  enviar[5] ; SCK        ; -1.767 ; -1.767 ; Fall       ; SCK             ;
;  enviar[6] ; SCK        ; -1.733 ; -1.733 ; Fall       ; SCK             ;
;  enviar[7] ; SCK        ; -1.528 ; -1.528 ; Fall       ; SCK             ;
; LER        ; clkFPGA    ; -2.411 ; -2.411 ; Rise       ; clkFPGA         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ovf          ; SCK        ; 7.005 ; 7.005 ; Rise       ; SCK             ;
; sai[*]       ; SCK        ; 6.505 ; 6.505 ; Rise       ; SCK             ;
;  sai[0]      ; SCK        ; 6.505 ; 6.505 ; Rise       ; SCK             ;
;  sai[1]      ; SCK        ; 6.362 ; 6.362 ; Rise       ; SCK             ;
;  sai[2]      ; SCK        ; 6.072 ; 6.072 ; Rise       ; SCK             ;
; MISO         ; SCK        ; 6.908 ; 6.908 ; Fall       ; SCK             ;
; recebido[*]  ; clkFPGA    ; 6.565 ; 6.565 ; Rise       ; clkFPGA         ;
;  recebido[0] ; clkFPGA    ; 6.520 ; 6.520 ; Rise       ; clkFPGA         ;
;  recebido[1] ; clkFPGA    ; 6.528 ; 6.528 ; Rise       ; clkFPGA         ;
;  recebido[2] ; clkFPGA    ; 6.565 ; 6.565 ; Rise       ; clkFPGA         ;
;  recebido[3] ; clkFPGA    ; 6.523 ; 6.523 ; Rise       ; clkFPGA         ;
;  recebido[4] ; clkFPGA    ; 6.563 ; 6.563 ; Rise       ; clkFPGA         ;
;  recebido[5] ; clkFPGA    ; 6.530 ; 6.530 ; Rise       ; clkFPGA         ;
;  recebido[6] ; clkFPGA    ; 6.543 ; 6.543 ; Rise       ; clkFPGA         ;
;  recebido[7] ; clkFPGA    ; 6.525 ; 6.525 ; Rise       ; clkFPGA         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ovf          ; SCK        ; 3.759 ; 3.759 ; Rise       ; SCK             ;
; sai[*]       ; SCK        ; 3.451 ; 3.451 ; Rise       ; SCK             ;
;  sai[0]      ; SCK        ; 3.636 ; 3.636 ; Rise       ; SCK             ;
;  sai[1]      ; SCK        ; 3.592 ; 3.592 ; Rise       ; SCK             ;
;  sai[2]      ; SCK        ; 3.451 ; 3.451 ; Rise       ; SCK             ;
; MISO         ; SCK        ; 3.808 ; 3.808 ; Fall       ; SCK             ;
; recebido[*]  ; clkFPGA    ; 3.652 ; 3.652 ; Rise       ; clkFPGA         ;
;  recebido[0] ; clkFPGA    ; 3.652 ; 3.652 ; Rise       ; clkFPGA         ;
;  recebido[1] ; clkFPGA    ; 3.662 ; 3.662 ; Rise       ; clkFPGA         ;
;  recebido[2] ; clkFPGA    ; 3.672 ; 3.672 ; Rise       ; clkFPGA         ;
;  recebido[3] ; clkFPGA    ; 3.654 ; 3.654 ; Rise       ; clkFPGA         ;
;  recebido[4] ; clkFPGA    ; 3.693 ; 3.693 ; Rise       ; clkFPGA         ;
;  recebido[5] ; clkFPGA    ; 3.658 ; 3.658 ; Rise       ; clkFPGA         ;
;  recebido[6] ; clkFPGA    ; 3.670 ; 3.670 ; Rise       ; clkFPGA         ;
;  recebido[7] ; clkFPGA    ; 3.655 ; 3.655 ; Rise       ; clkFPGA         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SS         ; MISO        ;    ; 5.481 ; 5.481 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SS         ; MISO        ;    ; 2.842 ; 2.842 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SCK        ; clkFPGA  ; 32       ; 0        ; 0        ; 0        ;
; SCK        ; SCK      ; 13       ; 0        ; 24       ; 7        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SCK        ; clkFPGA  ; 32       ; 0        ; 0        ; 0        ;
; SCK        ; SCK      ; 13       ; 0        ; 24       ; 7        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 31 22:09:01 2018
Info: Command: quartus_sta projeto3sd -c projeto3sd
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto3sd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SCK SCK
    Info (332105): create_clock -period 1.000 -name clkFPGA clkFPGA
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.985
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.985        -7.880 clkFPGA 
    Info (332119):    -0.959        -7.699 SCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 SCK 
    Info (332119):     0.655         0.000 clkFPGA 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -20.380 SCK 
    Info (332119):    -1.380        -9.380 clkFPGA 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.192        -1.516 SCK 
    Info (332119):    -0.003        -0.024 clkFPGA 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 SCK 
    Info (332119):     0.323         0.000 clkFPGA 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -20.380 SCK 
    Info (332119):    -1.380        -9.380 clkFPGA 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4556 megabytes
    Info: Processing ended: Wed Oct 31 22:09:03 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


