---

layout: post
category: ARMv8
title: Cache
tagline: 
tags:
  - armv8
published: true
---

**Cache**

cache는 core와 main memory 사이에 위치한 작고 빠른 memory block이다.  main memory 항목의 사본을 보유한다. cache memory에 대한 액세스는 main memory에 대한 액세스보다 빠르다. core가 특정 주소를 R/W하면 캐시에서 해당 주소를 찾는다. cache에서 주소를 찾으면 main memory에 액세스하는 대신 cache의 데이터를 사용한다. 이것은  외부 메모리 액세스 시간을 줄임으로써 시스템 성능을 향상시킨다. 

![Image Alt 텍스트](/assets/images/post/181011/image1.png)

ARMv8-A 아키텍처의 프로세서는 일반적으로 2개 이상의 cache를 사용한다. 각 core에 대한  L1 (instruction and data) cache와 코어 간에 공유되는 L2 cache가 있다. 또한 클러스터 간에 공유되는 외부 하드웨어 블록으로 외부 L3 cache가 있을 수 있다.

**Cache terminology** 

Harvard 아키텍처에는 별도의 instruction bus 와 data bus가  있으므로 instruction cache (I-
캐시)와 data cache (D- 캐시) 가 있다. cache에는 주소, 일부 데이터 및 일부 상태 정보가 있어야 한다. 위의 그림은 사용된 일부 용어와 캐시의 기본 구조를 보여 주는 다이어그램이다. 

![Image Alt 텍스트](/assets/images/post/181011/image2.png)

- tag는 cache에 저장된 memory address의 일부로 tag를 이용해 main memory 주소를 확인(식별)한다. tag는 64비트 주소의 top이 사용되며 cache에게 data가 온 memory의 위치를 알려준다.  
- tag 주소에 대해 하나의 워드(word) 데이터를 저장하는 것은 비효율적이므로, 연관된 여러 주소가 위치가 동일한 tag로 함께 그룹화된다. 이 논리 블록을 **캐시 라인**이라고 하며, cache의 가장 작은 로드 가능 단위(메인 메모리에서 연속된 단어 블록)를 나타낸다. cache line은 캐시된 데이터 또는 명령을 포함할 때 valid라고 하며, 유효하지 않은 경우 Invalid고 한다.
- data cache에서 cache line이 memory의 내용보다 최신이 아닌 데이터를 보유하는지
  여부를 표시하는 하나 이상의  Dirty 비트가 있다.
- index는 cache의 어느 행에서 주소를 찾을 수 있는지를 결정하는 memory 주소의 일부이다.  
- **way**는 캐시의 세분화된 형태이며, 각 way는 동일한 크기로 indexing된다.
- **offset**은 주소의 하위 몇 비트가 tag에 저장될 필요가 없음을 의미한다. line의 각 byte가 아닌 전체 행의 주소가 필요하므로 5~6개의 최하위 비트는 항상 0이다.

**Set associative caches and ways**

ARM 코어의 Main Cache는 set of Associative Cache를 사용한다.  cache는 way라고하는
여러 가지 크기의 조각으로 나뉜다. 메모리 위치는 line이 아닌 way로 매핑할 수 있다. 아래 그림에는  2way 캐시가 나와 있다. 주소 0x00, 0x40, 0x80의 데이터 line 0에서 찾을 수 있지만 2way 모두에서 찾을 수는 없다.(각각 다른 way로 저장됨).

  ![Image Alt 텍스트](/assets/images/post/181011/image3.png)

**Cache tags and Physical Addresses**

각 line에는 그 line과 관련된 memory의 physical address를 기록하는 태그가  있다. 액세스의
physical address는 cache에 있는 데이터의 위치를 결정하기 위해 사용된다. 최하위 비트는 캐시 라인 내의 관련 항목을 선택하는 데 사용되며,  중간 비트는 cache set 내의 line을 선택하기 위한 index로 사용된다. 최상위 비트는 주소의 나머지를 식별하며 해당 line에 대해 저장된 태그와 비교하는 데 사용된다. ARMv8에서 data cache는 일반적으로 PIPT (Physical Indexed, Physical Tagged)이지만, VIPT (Virtually Indexed, Physically Tagged) 일 수도 있다.

![Image Alt 텍스트](/assets/images/post/181011/image4.png)

**Cache policies**

cache policy는 data cache에 line을 할당해야 하는 시기와 store instruction이 발생할 때의 상황을 이해할 수 있게 해준다.

**Write Allocation(WA) ** 

Write miss에서 cache line이 할당된다. 즉, 프로세서에서 store instruction을 실행하면 burst read가 발생할 수 있다. write를 수행하기 전에 cache line에 대한 데이터를 가져올 line fillㅣ 수행된다.

캐시 업데이트 정책은 다음과 같다.

- **Write-back (WB)** : write는 cache만 업데이트하고 cache line은 Dirty으로 표시한다. memory는 line이 제거되거나 명시적으로 clean된 경우에만 업데이트한다.

![Image Alt 텍스트](/assets/images/post/181011/image5.png)

- **Write-through (WT) :** write는 cache와 memory을 모두 업데이트한다. cache line은 dirty로 표시되지 않는다.  

![Image Alt 텍스트](/assets/images/post/181011/image6.png)

**Point of coherency and unification**

Set-based와 way-based의 clean 및 invalidate의 경우 특정 수준의 cache에서 작업이 수행된다. 

Point of Coherency (PoC) : 특정 주소의 경우 PoC는 memory에 액세스 할 수 있는 모든 관찰자 (예 : 코어, DSP 또는 DMA)가 memory 위치의 동일한 복사본을 볼 수 있는 지점이다. 일반적으로 이것은 주요 외부 시스템 메모리이다. 

![Image Alt 텍스트](/assets/images/post/181011/image7.png)

Point of Unification (PoU) : core에 대한 PoU는 core의 instruction cache, data cache, translation table walk가 동일한 memory location 복사본을 볼 수 있는 지점이다. 예를 들어, unified level 2 cache는 harvard level 1 cache가 PoU이다.

![Image Alt 텍스트](/assets/images/post/181011/image8.png)

**Cache maintenance**

캐시를 clean하거나 invalidate해야 하는 경우가 있다. memory 내용이 변경되었으며 cache에서 오래된 데이터를 제거해야 하는 경우 이 작업이 필요할 수 있다. 또한 액세스 권한, 캐시 정책 또는 가상-물리적 주소 매핑 변경과 같은 MMU 관련 작업 후 이러한 작업이 필요하다.

- Invalidation of a cache or cache line : 하나 이상의 cache 라인의 유효 비트를 지우는 방법이며, 이것은  데이터를 지우는 것을 의미한다.
- Cleaning Cache or Cache Line : Dirty로 표시된 cache line의  내용을 다음 레벨의 cache 또는 memory에 쓰고 cache line의 Dirty 비트를 지우는 것을 의미한다. 