
## 接口与流片用RAM一致的简化行为模型

本模型为128bitx64的单口RAM, 端口说明如下:
| 端口 | 说明 |
| --- | --- |
| output [127:0] Q   | 读数据 |
| input          CLK | 时钟 |
| input          CEN | 使能信号, 低电平有效 |
| input          WEN | 写使能信号, 低电平有效 |
| input  [5:0]   A   | 读写地址 |
| input  [127:0] D   | 写数据 |
