# Note - 优化内容

**创建时间**: 2025-09-08 16:31:11

## 原始内容

微机原理笔记
微型计算机核心组成包括CPU、存储器、I/O 接口三大部件，三者通过系统总线（地址总线、数据总线、控制总线）连接，其中地址总线的位数决定了 CPU 可直接寻址的 
8086CPU 内部结构分为EU（执行单元） 和 BIU（总线接口单元），EU 负责 
存储器按读写特性可分为 RAM（随机存取存储器）和 ROM（只读存储器），RAM 的特点是

## 优化后内容

# 微型计算机原理笔记


## 1. 微型计算机基本组成及系统总线

### 1.1 核心组成部件  
微型计算机的硬件核心由 **CPU（中央处理器）、存储器、I/O接口** 三大部件构成，三者通过 **系统总线** 连接并协同工作，共同完成数据处理和系统控制。各部件功能如下：  
- **CPU**：计算机的“大脑”，负责指令的读取、译码、执行，以及数据的算术/逻辑运算和控制协调。  
- **存储器**：计算机的“记忆”部件，用于存储运行中的程序、原始数据及运算结果。  
- **I/O接口**：CPU与外部设备（如键盘、显示器、硬盘等）的“桥梁”，实现数据格式转换和时序匹配。  


### 1.2 系统总线（连接核心部件的通信线路）  
系统总线分为 **地址总线、数据总线、控制总线**，负责传输不同类型的信息：  

| 总线类型       | 功能描述                                                                 | 关键特性                                                                 |  
|----------------|--------------------------------------------------------------------------|--------------------------------------------------------------------------|  
| **地址总线（AB）** | 单向传输，CPU通过它向存储器或I/O接口发送 **地址信息**，指定操作对象的存储单元或接口地址。 | **地址总线的位数决定了CPU可直接寻址的最大存储空间（地址空间大小）**，例如n位地址总线可寻址空间为 \(2^n\) 字节（如8086的20位地址总线对应1MB空间）。 |  
| **数据总线（DB）** | 双向传输，CPU与存储器/I/O接口之间通过它传输 **数据**（指令或操作数）。       | 位数（宽度）决定一次传输的数据量（如8位、16位、32位），通常与CPU字长一致，影响数据传输效率。 |  
| **控制总线（CB）** | 双向传输，传输 **控制信号**（如读/写命令、中断请求/响应）和 **状态信号**（如设备就绪/忙）。 | 信号类型多样（如ALE、RD#、WR#、INTR等），协调各部件的工作时序。              |  


## 2. 8086CPU内部结构（16位微处理器典型结构）  
8086CPU采用 **流水线并行工作方式**，内部分为 **EU（执行单元）和BIU（总线接口单元）**，两者独立工作以提高效率。  


### 2.1 EU（执行单元，Execution Unit）  
- **核心功能**：负责 **指令执行和数据处理**，不直接与外部总线交互，仅通过内部总线与BIU通信。  
- **具体职责**：  
  1. 从BIU的“指令队列”中按顺序取出指令并译码；  
  2. 执行译码后的指令，完成算术运算（如加减乘除）、逻辑运算（如与/或/非）、移位、比较等操作；  
  3. 管理通用寄存器（AX、BX、CX、DX等）和标志寄存器（FLAGS），暂存操作数和运算结果状态（如进位、零标志等）。  


### 2.2 BIU（总线接口单元，Bus Interface Unit）  
- **核心功能**：负责 **CPU与外部（存储器/I/O接口）的总线操作**，为EU提供指令和数据。  
- **具体职责**：  
  1. **取指令**：当指令队列有空（未满6字节）时，通过地址总线和控制总线从存储器中取出指令，存入指令队列，供EU读取；  
  2. **数据传输**：根据EU的请求（或指令要求），与存储器或I/O接口进行数据的读/写操作；  
  3. **地址形成**：将程序中的逻辑地址（段地址+偏移地址）转换为20位物理地址（8086支持1MB寻址空间）；  
  4. **总线控制**：生成总线操作所需的控制信号（如地址锁存信号ALE、读信号RD#、写信号WR#等）。  


### 2.3 EU与BIU的协同工作  
EU执行指令时，BIU可同时进行取指令或数据传输（并行工作），避免CPU因等待取指令而空闲，提高了整体效率。  


## 3. 存储器系统（存储程序和数据的核心）  

### 3.1 按读写特性分类  

#### 3.1.1 RAM（随机存取存储器，Random Access Memory）  
- **核心特点**：可读可写，支持随机访问（任意地址单元读写时间相同）；但 **断电后数据丢失（易失性存储器）**。  
- **作用**：用于临时存储运行中的程序、中间数据和结果，如计算机的“内存”（主存）。  
- **分类**：  
  - **DRAM（动态RAM）**：集成度高、成本低，但需定期刷新（维持电容电荷），速度较慢（ns级），常用于大容量主存（如DDR内存）；  
  - **SRAM（静态RAM）**：无需刷新，速度快（ns级），但集成度低、成本高，常用于CPU内部的高速缓存（Cache）。  


#### 3.1.2 ROM（只读存储器，Read Only Memory）  
- **核心特点**：正常工作时只能读取数据，不能写入（或写入需特殊条件）；**断电后数据不丢失（非易失性存储器）**。  
- **作用**：用于存储固定不变的程序或数据，如计算机的BIOS（基本输入输出系统）、嵌入式设备的固件。  
- **分类**：  
  - **MROM（掩膜ROM）**：出厂时数据由厂家写入，不可修改，适用于批量生产的固定程序；  
  - **PROM（可编程ROM）**：用户可一次性写入（熔断丝结构），写入后不可修改；  
  - **EPROM（可擦除可编程ROM）**：通过紫外线照射擦除数据，可多次编程；  
  - **EEPROM（电可擦除可编程ROM）**：通过电信号擦除和编程（无需拆芯片），操作灵活（如U盘、SSD中的Flash存储器属于此类）。  


### 3.2 存储器层次结构（平衡速度、容量与成本）  
为解决“高速存储成本高、大容量存储速度慢”的矛盾，计算机采用 **“Cache-主存-辅存”三级层次结构**：  

| 层次       | 速度   | 容量   | 成本   | 作用                                                                 |  
|------------|--------|--------|--------|----------------------------------------------------------------------|  
| **Cache**  | 最快（ns级） | 最小（KB~MB级） | 最高   | 缓存主存中频繁访问的数据，减少CPU访问主存的等待时间（CPU直接访问）。       |  
| **主存**   | 中等（ns级） | 适中（GB级）   | 中等   | 存储当前运行的程序和数据，直接与CPU交换数据（由RAM组成，易失性）。         |  
| **辅存**   | 最慢（ms级） | 最大（TB级）   | 最低   | 长期存储程序和数据（如硬盘、SSD、U盘），非易失性，需通过主存与CPU交换数据。 |  


## 总结  
微型计算机通过CPU、存储器、I/O接口的协同工作实现数据处理，系统总线是三者通信的基础；8086CPU的EU和BIU并行工作提升效率；存储器系统则通过层次结构平衡了速度、容量与成本，共同构成了计算机的核心硬件基础。
