- SEQ处理器必须保证每个时钟周期内能完成所有的指令处理步骤，因而时钟周期较长，在一个时钟周期内，有大量的硬件单元处于闲置状态，导致资源利用率较低，处理器性能受限
# 流水线设计原理
- [[L7 半导体存储电路#寄存器 Register|数字电子技术基础——寄存器与流水线]]
	- 可以看到，相比总体式的设计，划分成流水线虽然增大了计算延迟，但对计算吞吐率有显著提升
		- 三级流水及其工作原理：![[Pasted image 20251201102912.png]]![[Pasted image 20251201102919.png]]![[Pasted image 20251201103028.png]]
	- 限制：如果每个组合逻辑电路的工作时间不同，则会导致大量的流水线停顿![[Pasted image 20251201103507.png]]
		- 解决方法：将组合逻辑电路划分成多个子电路，并在子电路间插入寄存器![[Pasted image 20251201103513.png]]这虽然会导致在寄存器上的时延，但能显著提升流水线的吞吐量以及工作频率