Fitter report for emc
Wed Dec 26 20:58:53 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Incremental Compilation LogicLock Region Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. LogicLock Region Resource Usage
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 26 20:58:53 2018            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; emc                                              ;
; Top-level Entity Name              ; emc                                              ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6E22C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 2,471 / 6,272 ( 39 % )                           ;
;     Total combinational functions  ; 1,358 / 6,272 ( 22 % )                           ;
;     Dedicated logic registers      ; 2,038 / 6,272 ( 32 % )                           ;
; Total registers                    ; 2038                                             ;
; Total pins                         ; 84 / 92 ( 91 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 229,376 / 276,480 ( 83 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                   ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                   ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; spi_miso         ; Missing drive strength and slew rate ;
; XPlsIO           ; Missing drive strength and slew rate ;
; XDirIO           ; Missing drive strength and slew rate ;
; YPlsIO           ; Missing drive strength and slew rate ;
; YDirIO           ; Missing drive strength and slew rate ;
; APlsIO           ; Missing drive strength and slew rate ;
; ADirIO           ; Missing drive strength and slew rate ;
; BPlsIO           ; Missing drive strength and slew rate ;
; BDirIO           ; Missing drive strength and slew rate ;
; EX_Enable[3]     ; Missing drive strength and slew rate ;
; EX_Enable[2]     ; Missing drive strength and slew rate ;
; EX_Enable[1]     ; Missing drive strength and slew rate ;
; EX_Enable[0]     ; Missing drive strength and slew rate ;
; EX_IO_Output[15] ; Missing drive strength and slew rate ;
; EX_IO_Output[14] ; Missing drive strength and slew rate ;
; EX_IO_Output[13] ; Missing drive strength and slew rate ;
; EX_IO_Output[12] ; Missing drive strength and slew rate ;
; EX_IO_Output[11] ; Missing drive strength and slew rate ;
; EX_IO_Output[10] ; Missing drive strength and slew rate ;
; EX_IO_Output[9]  ; Missing drive strength and slew rate ;
; EX_IO_Output[8]  ; Missing drive strength and slew rate ;
; EX_IO_Output[7]  ; Missing drive strength and slew rate ;
; EX_IO_Output[6]  ; Missing drive strength and slew rate ;
; EX_IO_Output[5]  ; Missing drive strength and slew rate ;
; EX_IO_Output[4]  ; Missing drive strength and slew rate ;
; EX_IO_Output[3]  ; Missing drive strength and slew rate ;
; EX_IO_Output[2]  ; Missing drive strength and slew rate ;
; EX_IO_Output[1]  ; Missing drive strength and slew rate ;
; EX_IO_Output[0]  ; Missing drive strength and slew rate ;
; EX_Reset[3]      ; Missing drive strength and slew rate ;
; EX_Reset[2]      ; Missing drive strength and slew rate ;
; EX_Reset[1]      ; Missing drive strength and slew rate ;
; EX_Reset[0]      ; Missing drive strength and slew rate ;
+------------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3608 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3608 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_1 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_1 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2327    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 210     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_1 ; 1066    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation LogicLock Region Preservation                                                                                     ;
+--------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; Region Name  ; Partitions ; Requested Origin ; Requested Width ; Requested Height ; Effective Origin ; Effective Width ; Effective Height ;
+--------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; PlsGen:inst1 ; Top        ; Floating         ; Auto            ; Auto             ; Floating         ; Auto            ; Auto             ;
; ecode:inst4  ; Top        ; Floating         ; Auto            ; Auto             ; Floating         ; Auto            ; Auto             ;
; emc_io:inst2 ; Top        ; Floating         ; Auto            ; Auto             ; Floating         ; Auto            ; Auto             ;
+--------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
Note: The effective origin and size are the region properties taking into account any post-fit logic assigned to the LogicLock region.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/jiaohong/EMCv1.3/output_files/emc.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,471 / 6,272 ( 39 % )     ;
;     -- Combinational with no register       ; 433                        ;
;     -- Register only                        ; 1113                       ;
;     -- Combinational with a register        ; 925                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 593                        ;
;     -- 3 input functions                    ; 449                        ;
;     -- <=2 input functions                  ; 316                        ;
;     -- Register only                        ; 1113                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1021                       ;
;     -- arithmetic mode                      ; 337                        ;
;                                             ;                            ;
; Total registers*                            ; 2,038 / 6,684 ( 30 % )     ;
;     -- Dedicated logic registers            ; 2,038 / 6,272 ( 32 % )     ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 226 / 392 ( 58 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 84 / 92 ( 91 % )           ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 6                          ;
; M9Ks                                        ; 28 / 30 ( 93 % )           ;
; Total block memory bits                     ; 229,376 / 276,480 ( 83 % ) ;
; Total block memory implementation bits      ; 258,048 / 276,480 ( 93 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )             ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 6 / 10 ( 60 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%               ;
; Peak interconnect usage (total/H/V)         ; 19% / 20% / 16%            ;
; Maximum fan-out                             ; 681                        ;
; Highest non-global fan-out                  ; 533                        ;
; Total fan-out                               ; 12622                      ;
; Average fan-out                             ; 2.82                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                                  ;
+---------------------------------------------+----------------------+--------------------+--------------------+-------------------+
; Statistic                                   ; Root Region          ; PlsGen:inst1       ; ecode:inst4        ; emc_io:inst2      ;
+---------------------------------------------+----------------------+--------------------+--------------------+-------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                ; Low               ;
;                                             ;                      ;                    ;                    ;                   ;
; Total logic elements                        ; 1777 / 6272 ( 28 % ) ; 256 / 512 ( 50 % ) ; 382 / 560 ( 68 % ) ; 56 / 256 ( 22 % ) ;
;     -- Combinational with no register       ; 332                  ; 96                 ; 5                  ; 0                 ;
;     -- Register only                        ; 865                  ; 8                  ; 184                ; 56                ;
;     -- Combinational with a register        ; 580                  ; 152                ; 193                ; 0                 ;
;                                             ;                      ;                    ;                    ;                   ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                    ;                   ;
;     -- 4 input functions                    ; 509                  ; 52                 ; 32                 ; 0                 ;
;     -- 3 input functions                    ; 219                  ; 80                 ; 150                ; 0                 ;
;     -- <=2 input functions                  ; 184                  ; 116                ; 16                 ; 0                 ;
;     -- Register only                        ; 865                  ; 8                  ; 184                ; 56                ;
;                                             ;                      ;                    ;                    ;                   ;
; Logic elements by mode                      ;                      ;                    ;                    ;                   ;
;     -- normal mode                          ; 838                  ; 140                ; 43                 ; 0                 ;
;     -- arithmetic mode                      ; 74                   ; 108                ; 155                ; 0                 ;
;                                             ;                      ;                    ;                    ;                   ;
; Total registers                             ; 1445                 ; 160                ; 377                ; 56                ;
;     -- Dedicated logic registers            ; 1445 / 6272 ( 23 % ) ; 160 / 512 ( 31 % ) ; 377 / 560 ( 67 % ) ; 56 / 256 ( 22 % ) ;
;                                             ;                      ;                    ;                    ;                   ;
; Total LABs:  partially or completely used   ; 152 / 392 ( 39 % )   ; 26 / 32 ( 81 % )   ; 32 / 35 ( 91 % )   ; 16 / 16 ( 100 % ) ;
;                                             ;                      ;                    ;                    ;                   ;
; Virtual pins                                ; 0                    ; 0                  ; 0                  ; 0                 ;
; I/O pins                                    ; 84                   ; 0                  ; 0                  ; 0                 ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0                  ; 0                  ; 0                 ;
; Total memory bits                           ; 229376               ; 0                  ; 0                  ; 0                 ;
; Total RAM block bits                        ; 258048               ; 0                  ; 0                  ; 0                 ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0                  ; 0                  ; 0                 ;
; PLL                                         ; 1 / 2 ( 50 % )       ; 0                  ; 0                  ; 0                 ;
; M9K                                         ; 28 / 30 ( 93 % )     ; 0                  ; 0                  ; 0                 ;
; Clock control block                         ; 6 / 12 ( 50 % )      ; 0                  ; 0                  ; 0                 ;
;                                             ;                      ;                    ;                    ;                   ;
; Connections                                 ;                      ;                    ;                    ;                   ;
;     -- Input Connections                    ; 397                  ; 272                ; 737                ; 168               ;
;     -- Registered Input Connections         ; 258                  ; 262                ; 712                ; 113               ;
;     -- Output Connections                   ; 1177                 ; 8                  ; 333                ; 56                ;
;     -- Registered Output Connections        ; 413                  ; 0                  ; 333                ; 56                ;
;                                             ;                      ;                    ;                    ;                   ;
; Internal Connections                        ;                      ;                    ;                    ;                   ;
;     -- Total Connections                    ; 10272                ; 1246               ; 2428               ; 279               ;
;     -- Registered Connections               ; 4307                 ; 618                ; 1506               ; 169               ;
;                                             ;                      ;                    ;                    ;                   ;
; External Connections                        ;                      ;                    ;                    ;                   ;
;     -- Root Region                          ; 0                    ; 280                ; 1070               ; 224               ;
;     -- PlsGen:inst1                         ; 280                  ; 0                  ; 0                  ; 0                 ;
;     -- ecode:inst4                          ; 1070                 ; 0                  ; 0                  ; 0                 ;
;     -- emc_io:inst2                         ; 224                  ; 0                  ; 0                  ; 0                 ;
;                                             ;                      ;                    ;                    ;                   ;
; Region Placement                            ;                      ;                    ;                    ;                   ;
;     -- Origin                               ; --                   ; X7_Y16             ; X6_Y5              ; X23_Y7            ;
;     -- Width                                ; --                   ; 7                  ; 7                  ; 4                 ;
;     -- Height                               ; --                   ; 5                  ; 5                  ; 4                 ;
+---------------------------------------------+----------------------+--------------------+--------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                               ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub   ; sld_signaltap:auto_signaltap_1 ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                            ; Low                            ;
;                                             ;                      ;                    ;                                ;                                ;
; Total logic elements                        ; 1563 / 6272 ( 25 % ) ; 144 / 6272 ( 2 % ) ; 764 / 6272 ( 12 % )            ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 273                  ; 58                 ; 102                            ; 0                              ;
;     -- Register only                        ; 706                  ; 20                 ; 387                            ; 0                              ;
;     -- Combinational with a register        ; 584                  ; 66                 ; 275                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                                ;                                ;
;     -- 4 input functions                    ; 396                  ; 52                 ; 145                            ; 0                              ;
;     -- 3 input functions                    ; 282                  ; 32                 ; 135                            ; 0                              ;
;     -- <=2 input functions                  ; 179                  ; 40                 ; 97                             ; 0                              ;
;     -- Register only                        ; 706                  ; 20                 ; 387                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Logic elements by mode                      ;                      ;                    ;                                ;                                ;
;     -- normal mode                          ; 588                  ; 116                ; 317                            ; 0                              ;
;     -- arithmetic mode                      ; 269                  ; 8                  ; 60                             ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Total registers                             ; 1290                 ; 86                 ; 662                            ; 0                              ;
;     -- Dedicated logic registers            ; 1290 / 6272 ( 21 % ) ; 86 / 6272 ( 1 % )  ; 662 / 6272 ( 11 % )            ; 0 / 6272 ( 0 % )               ;
;                                             ;                      ;                    ;                                ;                                ;
; Total LABs:  partially or completely used   ; 137 / 392 ( 35 % )   ; 14 / 392 ( 4 % )   ; 76 / 392 ( 19 % )              ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                    ;                                ;                                ;
; Virtual pins                                ; 0                    ; 0                  ; 0                              ; 0                              ;
; I/O pins                                    ; 84                   ; 0                  ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                  ; 229376                         ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                  ; 258048                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )      ; 0 / 2 ( 0 % )                  ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )     ; 28 / 30 ( 93 % )               ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )      ; 0 / 12 ( 0 % )     ; 1 / 12 ( 8 % )                 ; 2 / 12 ( 16 % )                ;
;                                             ;                      ;                    ;                                ;                                ;
; Connections                                 ;                      ;                    ;                                ;                                ;
;     -- Input Connections                    ; 1271                 ; 127                ; 907                            ; 1                              ;
;     -- Registered Input Connections         ; 1259                 ; 96                 ; 731                            ; 0                              ;
;     -- Output Connections                   ; 479                  ; 138                ; 1                              ; 1688                           ;
;     -- Registered Output Connections        ; 42                   ; 137                ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Internal Connections                        ;                      ;                    ;                                ;                                ;
;     -- Total Connections                    ; 8163                 ; 812                ; 4281                           ; 1693                           ;
;     -- Registered Connections               ; 4206                 ; 573                ; 2562                           ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; External Connections                        ;                      ;                    ;                                ;                                ;
;     -- Top                                  ; 0                    ; 119                ; 360                            ; 1271                           ;
;     -- sld_hub:auto_hub                     ; 119                  ; 16                 ; 130                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_1       ; 360                  ; 130                ; 0                              ; 418                            ;
;     -- hard_block:auto_generated_inst       ; 1271                 ; 0                  ; 418                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Partition Interface                         ;                      ;                    ;                                ;                                ;
;     -- Input Ports                          ; 54                   ; 19                 ; 113                            ; 1                              ;
;     -- Output Ports                         ; 57                   ; 37                 ; 66                             ; 3                              ;
;     -- Bidir Ports                          ; 0                    ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Registered Ports                            ;                      ;                    ;                                ;                                ;
;     -- Registered Input Ports               ; 0                    ; 4                  ; 44                             ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 26                 ; 57                             ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Port Connectivity                           ;                      ;                    ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 1                  ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 1                  ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 1                  ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                  ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 15                 ; 57                             ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; EX_AM           ; 66    ; 4        ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Aabc[0]      ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Aabc[1]      ; 52    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Aabc[2]      ; 50    ; 3        ; 13           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Alarm[0]     ; 69    ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Alarm[1]     ; 70    ; 4        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Alarm[2]     ; 71    ; 4        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Alarm[3]     ; 72    ; 4        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_BM           ; 67    ; 4        ; 30           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Babc[0]      ; 49    ; 3        ; 13           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Babc[1]      ; 38    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Babc[2]      ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Home[0]      ; 121   ; 7        ; 23           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Home[1]      ; 119   ; 7        ; 23           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Home[2]      ; 120   ; 7        ; 23           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Home[3]      ; 114   ; 7        ; 28           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[0]  ; 104   ; 6        ; 34           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[10] ; 83    ; 5        ; 34           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[11] ; 73    ; 5        ; 34           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[12] ; 77    ; 5        ; 34           ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[13] ; 75    ; 5        ; 34           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[14] ; 74    ; 5        ; 34           ; 2            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[15] ; 76    ; 5        ; 34           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[1]  ; 101   ; 6        ; 34           ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[2]  ; 100   ; 6        ; 34           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[3]  ; 98    ; 6        ; 34           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[4]  ; 99    ; 6        ; 34           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[5]  ; 86    ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[6]  ; 87    ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[7]  ; 84    ; 5        ; 34           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[8]  ; 85    ; 5        ; 34           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_IO_Input[9]  ; 80    ; 5        ; 34           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_LimitPN[0]   ; 112   ; 7        ; 28           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_LimitPN[1]   ; 115   ; 7        ; 28           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_LimitPN[2]   ; 110   ; 7        ; 30           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_LimitPN[3]   ; 113   ; 7        ; 28           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_LimitPN[4]   ; 105   ; 6        ; 34           ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_LimitPN[5]   ; 111   ; 7        ; 30           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_LimitPN[6]   ; 103   ; 6        ; 34           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_LimitPN[7]   ; 106   ; 6        ; 34           ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Xabc[0]      ; 34    ; 2        ; 0            ; 5            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Xabc[1]      ; 33    ; 2        ; 0            ; 6            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Xabc[2]      ; 32    ; 2        ; 0            ; 6            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Yabc[0]      ; 31    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Yabc[1]      ; 28    ; 2        ; 0            ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EX_Yabc[2]      ; 30    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clock           ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; spi_clk         ; 7     ; 1        ; 0            ; 21           ; 7            ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; spi_mosi        ; 3     ; 1        ; 0            ; 23           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; spi_ncs         ; 2     ; 1        ; 0            ; 23           ; 7            ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sync_clk        ; 6     ; 1        ; 0            ; 22           ; 21           ; 116                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADirIO           ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; APlsIO           ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BDirIO           ; 8     ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BPlsIO           ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_Enable[0]     ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_Enable[1]     ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_Enable[2]     ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_Enable[3]     ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[0]  ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[10] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[11] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[12] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[13] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[14] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[15] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[1]  ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[2]  ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[3]  ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[4]  ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[5]  ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[6]  ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[7]  ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[8]  ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_IO_Output[9]  ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_Reset[0]      ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_Reset[1]      ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_Reset[2]      ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EX_Reset[3]      ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; XDirIO           ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; XPlsIO           ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; YDirIO           ; 13    ; 1        ; 0            ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; YPlsIO           ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_miso         ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                     ;
+----------+-----------------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------------+--------------------------+---------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; Use as regular IO        ; sync_clk            ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; Use as regular IO        ; BDirIO              ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                   ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; Use as regular IO        ; YDirIO              ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                   ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                        ; altera_reserved_tdi ; JTAG Pin                  ;
; 16       ; TCK                         ; -                        ; altera_reserved_tck ; JTAG Pin                  ;
; 18       ; TMS                         ; -                        ; altera_reserved_tms ; JTAG Pin                  ;
; 20       ; TDO                         ; -                        ; altera_reserved_tdo ; JTAG Pin                  ;
; 21       ; nCE                         ; -                        ; -                   ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; EX_IO_Input[5]      ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; EX_IO_Input[6]      ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                   ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                   ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                   ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; EX_IO_Input[3]      ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; EX_IO_Input[4]      ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; EX_IO_Input[1]      ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; EX_LimitPN[6]       ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; EX_IO_Output[5]     ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; EX_IO_Output[7]     ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; EX_IO_Output[9]     ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; EX_IO_Output[12]    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 6 / 8 ( 75 % )    ; 2.5V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 4        ; 13 / 14 ( 93 % )  ; 2.5V          ; --           ;
; 5        ; 11 / 13 ( 85 % )  ; 2.5V          ; --           ;
; 6        ; 8 / 10 ( 80 % )   ; 2.5V          ; --           ;
; 7        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; spi_miso                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; spi_ncs                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; spi_mosi                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; sync_clk                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 7        ; 6          ; 1        ; spi_clk                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; BDirIO                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; BPlsIO                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; YPlsIO                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; YDirIO                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo             ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clock                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; EX_Yabc[1]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; EX_Yabc[2]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; EX_Yabc[0]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; EX_Xabc[2]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; EX_Xabc[1]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; EX_Xabc[0]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; EX_Babc[1]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; EX_Babc[2]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; EX_Enable[0]                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; EX_Reset[0]                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; EX_Enable[1]                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; EX_Reset[1]                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; EX_Babc[0]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; EX_Aabc[2]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; EX_Aabc[0]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; EX_Aabc[1]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; ADirIO                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; APlsIO                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; XDirIO                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; XPlsIO                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; EX_Enable[3]                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; EX_Reset[3]                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; EX_Reset[2]                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; EX_Enable[2]                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; EX_AM                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; EX_BM                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; EX_Alarm[0]                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; EX_Alarm[1]                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; EX_Alarm[2]                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; EX_Alarm[3]                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; EX_IO_Input[11]                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; EX_IO_Input[14]                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; EX_IO_Input[13]                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; EX_IO_Input[15]                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; EX_IO_Input[12]                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; EX_IO_Input[9]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; EX_IO_Input[10]                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; EX_IO_Input[7]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; EX_IO_Input[8]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; EX_IO_Input[5]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; EX_IO_Input[6]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; EX_IO_Input[3]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; EX_IO_Input[4]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; EX_IO_Input[2]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; EX_IO_Input[1]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; EX_LimitPN[6]                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; EX_IO_Input[0]                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; EX_LimitPN[4]                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; EX_LimitPN[7]                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; EX_LimitPN[2]                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; EX_LimitPN[5]                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; EX_LimitPN[0]                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; EX_LimitPN[3]                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; EX_Home[3]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; EX_LimitPN[1]                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; EX_Home[1]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; EX_Home[2]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; EX_Home[0]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; EX_IO_Output[1]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; EX_IO_Output[2]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; EX_IO_Output[0]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; EX_IO_Output[4]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; EX_IO_Output[3]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; EX_IO_Output[6]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; EX_IO_Output[5]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; EX_IO_Output[7]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; EX_IO_Output[8]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; EX_IO_Output[10]                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; EX_IO_Output[9]                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; EX_IO_Output[12]                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; EX_IO_Output[11]                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; EX_IO_Output[14]                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; EX_IO_Output[13]                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; EX_IO_Output[15]                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock0                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 50.0 MHz                                                          ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                          ;
; Nominal VCO frequency         ; 599.9 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 208 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 25.0 MHz                                                          ;
; Freq max lock                 ; 54.18 MHz                                                         ;
; M VCO Tap                     ; 0                                                                 ;
; M Initial                     ; 1                                                                 ;
; M value                       ; 12                                                                ;
; N value                       ; 1                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 27                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_1                                                             ;
; Inclk0 signal                 ; clock                                                             ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 0.75 (208 ps)    ; 50/50      ; C0      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                       ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |emc                                                                                                    ; 2471 (1)    ; 2038 (0)                  ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 84   ; 0            ; 433 (1)      ; 1113 (0)          ; 925 (0)          ; |emc                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |PlsGen:inst1|                                                                                       ; 256 (12)    ; 160 (44)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 8 (8)             ; 152 (0)          ; |emc|PlsGen:inst1                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |JHAcc:jhaccA|                                                                                    ; 62 (62)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 38 (38)          ; |emc|PlsGen:inst1|JHAcc:jhaccA                                                                                                                                                                                                                                                                                                            ; work         ;
;       |JHAcc:jhaccB|                                                                                    ; 62 (62)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 38 (38)          ; |emc|PlsGen:inst1|JHAcc:jhaccB                                                                                                                                                                                                                                                                                                            ; work         ;
;       |JHAcc:jhaccX|                                                                                    ; 62 (62)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 38 (38)          ; |emc|PlsGen:inst1|JHAcc:jhaccX                                                                                                                                                                                                                                                                                                            ; work         ;
;       |JHAcc:jhaccY|                                                                                    ; 62 (62)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 38 (38)          ; |emc|PlsGen:inst1|JHAcc:jhaccY                                                                                                                                                                                                                                                                                                            ; work         ;
;    |ecode:inst4|                                                                                        ; 382 (1)     ; 377 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 184 (0)           ; 193 (1)          ; |emc|ecode:inst4                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |JHDecode:decodeA|                                                                                ; 69 (69)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 36 (36)          ; |emc|ecode:inst4|JHDecode:decodeA                                                                                                                                                                                                                                                                                                         ; work         ;
;       |JHDecode:decodeB|                                                                                ; 69 (69)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 36 (36)          ; |emc|ecode:inst4|JHDecode:decodeB                                                                                                                                                                                                                                                                                                         ; work         ;
;       |JHDecode:decodeM|                                                                                ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 34 (34)          ; |emc|ecode:inst4|JHDecode:decodeM                                                                                                                                                                                                                                                                                                         ; work         ;
;       |JHDecode:decodeX|                                                                                ; 69 (69)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 36 (36)          ; |emc|ecode:inst4|JHDecode:decodeX                                                                                                                                                                                                                                                                                                         ; work         ;
;       |JHDecode:decodeY|                                                                                ; 69 (69)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 36 (36)          ; |emc|ecode:inst4|JHDecode:decodeY                                                                                                                                                                                                                                                                                                         ; work         ;
;       |JHFilter:efilterAA|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterAA                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterAB|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterAB                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterAC|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterAC                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterAM|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterAM                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterBA|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterBA                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterBB|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterBB                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterBC|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterBC                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterBM|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterBM                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterXA|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterXA                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterXB|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterXB                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterXC|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterXC                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterYA|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterYA                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterYB|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterYB                                                                                                                                                                                                                                                                                                       ; work         ;
;       |JHFilter:efilterYC|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |emc|ecode:inst4|JHFilter:efilterYC                                                                                                                                                                                                                                                                                                       ; work         ;
;    |emc_fpga_mcu:inst3|                                                                                 ; 868 (868)   ; 697 (697)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (171)    ; 458 (458)         ; 239 (239)        ; |emc|emc_fpga_mcu:inst3                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |emc_io:inst2|                                                                                       ; 56 (56)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 56 (56)           ; 0 (0)            ; |emc|emc_io:inst2                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |epll:inst|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |emc|epll:inst                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |altpll:altpll_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |emc|epll:inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                    ; work         ;
;          |epll_altpll:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |emc|epll:inst|altpll:altpll_component|epll_altpll:auto_generated                                                                                                                                                                                                                                                                         ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 144 (1)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 20 (0)            ; 66 (0)           ; |emc|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 143 (101)   ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (43)      ; 20 (20)           ; 66 (41)          ; |emc|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |emc|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |emc|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ; work         ;
;    |sld_signaltap:auto_signaltap_1|                                                                     ; 764 (57)    ; 662 (56)                  ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (1)      ; 387 (28)          ; 275 (0)          ; |emc|sld_signaltap:auto_signaltap_1                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 735 (0)     ; 606 (0)                   ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 359 (0)           ; 275 (0)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 735 (163)   ; 606 (150)                 ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (13)     ; 359 (141)         ; 275 (8)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 84 (82)     ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 55 (55)           ; 28 (0)           ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (0)           ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_vsc:auto_generated|                                                              ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_vsc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_g124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 229376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 128 (128)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 26 (26)           ; 50 (50)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 193 (1)     ; 156 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 125 (0)           ; 59 (1)           ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 168 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 112 (0)           ; 56 (0)           ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 84 (84)     ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 84 (84)           ; 0 (0)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 84 (0)      ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 56 (0)           ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 20 (10)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 9 (0)             ; 2 (1)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 121 (9)     ; 106 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 106 (0)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_kgi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_o9j:auto_generated|                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_igi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |emc|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; spi_miso         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XPlsIO           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XDirIO           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; YPlsIO           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; YDirIO           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; APlsIO           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADirIO           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BPlsIO           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BDirIO           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Enable[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Enable[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Enable[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Enable[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO_Output[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Reset[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Reset[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Reset[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Reset[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_Xabc[0]       ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; spi_clk          ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; spi_ncs          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sync_clk         ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; clock            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; EX_Xabc[1]       ; Input    ; --            ; (1) 382 ps    ; --                    ; --  ; --   ;
; EX_Xabc[2]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[1]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_Home[0]       ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_IO_Input[9]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_Home[2]       ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_LimitPN[0]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[2]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[10]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_LimitPN[4]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[3]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_LimitPN[1]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_IO_Input[11]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_LimitPN[5]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_Alarm[0]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[0]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[8]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_Alarm[2]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[5]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_Home[1]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[13]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_Home[3]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[14]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_LimitPN[6]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_LimitPN[2]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[6]   ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_IO_Input[7]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_LimitPN[3]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[15]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_LimitPN[7]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_IO_Input[12]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_Alarm[3]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; EX_Alarm[1]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EX_IO_Input[4]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; spi_mosi         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EX_AM            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EX_BM            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EX_Yabc[2]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; EX_Babc[2]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EX_Aabc[2]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EX_Yabc[0]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; EX_Yabc[1]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; EX_Aabc[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EX_Aabc[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EX_Babc[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EX_Babc[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; EX_Xabc[0]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterXA|d_que[0]                   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[0]      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[23]     ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[0]~feeder  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[23]~feeder ; 1                 ; 0       ;
; spi_clk                                                          ;                   ;         ;
;      - emc_fpga_mcu:inst3|spi_miso                               ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|clkCnt[1]                              ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|clkCnt[2]                              ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|clkCnt[3]                              ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|clkCnt[4]                              ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|clkCnt[5]                              ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|clkCnt[6]                              ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|clkCnt[7]                              ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|clkCnt[0]                              ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[1]                     ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[0]                     ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[3]                     ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[2]                     ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[5]                     ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[4]                     ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[7]                     ; 1                 ; 0       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[6]                     ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[25]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[25]        ; 0                 ; 6       ;
; spi_ncs                                                          ;                   ;         ;
;      - emc_fpga_mcu:inst3|spi_miso                               ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|clkCnt[1]                              ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|clkCnt[2]                              ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|clkCnt[3]                              ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|clkCnt[4]                              ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|clkCnt[5]                              ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|clkCnt[6]                              ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|clkCnt[7]                              ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|axisArrived[3]~0                       ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Decoder0~4                             ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|FPGAframeData[2]~14                    ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Mux19~11                               ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Mux19~12                               ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|frameMode[4]~0                         ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Mux17~0                                ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Mux16~1                                ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|frameGotted~14                         ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|frameGotted~15                         ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Selector22~3                           ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Selector3~1                            ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|frameGotted~16                         ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|clkCnt[0]                              ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Selector16~0                           ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|sysDelay[3]~0                          ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|Mux29~0                                ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[1]                     ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[0]                     ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[3]                     ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[2]                     ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[5]                     ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[4]                     ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[7]                     ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[6]                     ; 0                 ; 6       ;
;      - emc_fpga_mcu:inst3|axisArrived[2]~1                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[27]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[27]~feeder ; 0                 ; 6       ;
; sync_clk                                                         ;                   ;         ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[5]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|freshFlag                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|pluseType                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisDirIO                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsIO                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|pluseType                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisDirIO                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsIO                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|pluseType                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisDirIO                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsIO                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|pluseType                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisDirIO                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsIO                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[11]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[10]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[9]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[8]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[7]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[6]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[11]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[10]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[9]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[8]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[7]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[6]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[11]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[10]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[9]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[8]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[7]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[6]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[11]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[10]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[9]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[8]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[7]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[6]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|StateMP.01                      ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[1]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[2]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[3]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[4]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[5]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[6]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[7]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[8]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[9]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[10]                 ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[11]                 ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[1]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[2]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[3]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[4]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[5]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[6]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[7]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[8]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[9]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[10]                 ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[11]                 ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[1]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[2]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[3]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[4]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[5]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[6]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[7]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[8]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[9]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[10]                 ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[11]                 ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[1]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[2]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[3]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[4]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[5]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[6]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[7]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[8]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[9]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[10]                 ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[11]                 ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[0]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[0]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[0]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[0]                  ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|freshFlag                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|StateMP.01                      ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[5]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|freshFlag                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|StateMP.01                      ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[5]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|freshFlag                       ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|StateMP.01                      ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[5]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[4]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[3]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[2]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[1]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[0]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[4]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[3]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[2]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[1]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[0]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[4]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[3]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[2]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[1]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[0]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[4]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[3]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[2]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[1]                   ; 1                 ; 0       ;
;      - PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[0]                   ; 1                 ; 0       ;
; clock                                                            ;                   ;         ;
; EX_Xabc[1]                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[1]      ; 1                 ; 1       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[1]~feeder  ; 1                 ; 1       ;
;      - ecode:inst4|JHFilter:efilterXB|d_que[0]~feeder            ; 1                 ; 1       ;
; EX_Xabc[2]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterXC|d_que[0]                   ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[2]      ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[2]~feeder  ; 0                 ; 0       ;
; EX_IO_Input[1]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[1]~feeder                         ; 0                 ; 0       ;
; EX_Home[0]                                                       ;                   ;         ;
;      - emc_io:inst2|F_Home[0]~feeder                             ; 1                 ; 0       ;
; EX_IO_Input[9]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[9]~feeder                         ; 0                 ; 0       ;
; EX_Home[2]                                                       ;                   ;         ;
;      - emc_io:inst2|F_Home[2]~feeder                             ; 1                 ; 0       ;
; EX_LimitPN[0]                                                    ;                   ;         ;
;      - emc_io:inst2|F_LimitPN[0]~feeder                          ; 0                 ; 0       ;
; EX_IO_Input[2]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[2]~feeder                         ; 0                 ; 0       ;
; EX_IO_Input[10]                                                  ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[10]~feeder                        ; 1                 ; 0       ;
; EX_LimitPN[4]                                                    ;                   ;         ;
;      - emc_io:inst2|F_LimitPN[4]~feeder                          ; 0                 ; 0       ;
; EX_IO_Input[3]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[3]~feeder                         ; 0                 ; 0       ;
; EX_LimitPN[1]                                                    ;                   ;         ;
;      - emc_io:inst2|F_LimitPN[1]~feeder                          ; 1                 ; 0       ;
; EX_IO_Input[11]                                                  ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[11]~feeder                        ; 0                 ; 0       ;
; EX_LimitPN[5]                                                    ;                   ;         ;
;      - emc_io:inst2|F_LimitPN[5]~feeder                          ; 1                 ; 0       ;
; EX_Alarm[0]                                                      ;                   ;         ;
;      - emc_io:inst2|F_Alarm[0]~feeder                            ; 0                 ; 0       ;
; EX_IO_Input[0]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[0]~feeder                         ; 0                 ; 0       ;
; EX_IO_Input[8]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[8]~feeder                         ; 0                 ; 0       ;
; EX_Alarm[2]                                                      ;                   ;         ;
;      - emc_io:inst2|F_Alarm[2]~feeder                            ; 0                 ; 0       ;
; EX_IO_Input[5]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[5]~feeder                         ; 0                 ; 0       ;
; EX_Home[1]                                                       ;                   ;         ;
;      - emc_io:inst2|F_Home[1]~feeder                             ; 0                 ; 0       ;
; EX_IO_Input[13]                                                  ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[13]~feeder                        ; 0                 ; 0       ;
; EX_Home[3]                                                       ;                   ;         ;
;      - emc_io:inst2|F_Home[3]~feeder                             ; 0                 ; 0       ;
; EX_IO_Input[14]                                                  ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[14]~feeder                        ; 0                 ; 0       ;
; EX_LimitPN[6]                                                    ;                   ;         ;
;      - emc_io:inst2|F_LimitPN[6]~feeder                          ; 0                 ; 0       ;
; EX_LimitPN[2]                                                    ;                   ;         ;
;      - emc_io:inst2|F_LimitPN[2]~feeder                          ; 0                 ; 0       ;
; EX_IO_Input[6]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[6]~feeder                         ; 1                 ; 0       ;
; EX_IO_Input[7]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[7]~feeder                         ; 0                 ; 0       ;
; EX_LimitPN[3]                                                    ;                   ;         ;
;      - emc_io:inst2|F_LimitPN[3]~feeder                          ; 0                 ; 0       ;
; EX_IO_Input[15]                                                  ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[15]~feeder                        ; 1                 ; 0       ;
; EX_LimitPN[7]                                                    ;                   ;         ;
;      - emc_io:inst2|F_LimitPN[7]~feeder                          ; 1                 ; 0       ;
; EX_IO_Input[12]                                                  ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[12]~feeder                        ; 0                 ; 0       ;
; EX_Alarm[3]                                                      ;                   ;         ;
;      - emc_io:inst2|F_Alarm[3]~feeder                            ; 1                 ; 0       ;
; EX_Alarm[1]                                                      ;                   ;         ;
;      - emc_io:inst2|F_Alarm[1]~feeder                            ; 0                 ; 0       ;
; EX_IO_Input[4]                                                   ;                   ;         ;
;      - emc_io:inst2|F_IO_Input[4]~feeder                         ; 0                 ; 0       ;
; spi_mosi                                                         ;                   ;         ;
;      - emc_fpga_mcu:inst3|MCUframeDataSPI[0]                     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[26]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[26]        ; 0                 ; 6       ;
; EX_AM                                                            ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterAM|d_que[0]~feeder            ; 0                 ; 6       ;
; EX_BM                                                            ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterBM|d_que[0]                   ; 0                 ; 6       ;
; EX_Yabc[2]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterYC|d_que[0]~feeder            ; 1                 ; 6       ;
; EX_Babc[2]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterBC|d_que[0]~feeder            ; 0                 ; 6       ;
; EX_Aabc[2]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterAC|d_que[0]~feeder            ; 0                 ; 6       ;
; EX_Yabc[0]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterYA|d_que[0]~feeder            ; 1                 ; 6       ;
; EX_Yabc[1]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterYB|d_que[0]~feeder            ; 1                 ; 6       ;
; EX_Aabc[0]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterAA|d_que[0]~feeder            ; 0                 ; 6       ;
; EX_Aabc[1]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterAB|d_que[0]                   ; 0                 ; 6       ;
; EX_Babc[0]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterBA|d_que[0]                   ; 0                 ; 6       ;
; EX_Babc[1]                                                       ;                   ;         ;
;      - ecode:inst4|JHFilter:efilterBB|d_que[0]                   ; 0                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; PlsGen:inst1|JHAcc:jhaccA|StateMP.01                                                                                                                                                                                                                                                                ; FF_X13_Y20_N3      ; 17      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccA|StateMP~8                                                                                                                                                                                                                                                                 ; LCCOMB_X13_Y20_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[5]~1                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y16_N10 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[4]~14                                                                                                                                                                                                                                                         ; LCCOMB_X13_Y18_N22 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccB|StateMP.01                                                                                                                                                                                                                                                                ; FF_X9_Y18_N27      ; 17      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccB|StateMP~8                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y18_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[5]~1                                                                                                                                                                                                                                                           ; LCCOMB_X7_Y17_N28  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[3]~14                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y19_N30  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccX|StateMP.01                                                                                                                                                                                                                                                                ; FF_X9_Y19_N31      ; 17      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccX|StateMP~8                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y19_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[5]~1                                                                                                                                                                                                                                                           ; LCCOMB_X8_Y19_N18  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[6]~14                                                                                                                                                                                                                                                         ; LCCOMB_X11_Y18_N6  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccY|StateMP.01                                                                                                                                                                                                                                                                ; FF_X12_Y17_N15     ; 17      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccY|StateMP~8                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y17_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[5]~1                                                                                                                                                                                                                                                           ; LCCOMB_X13_Y17_N4  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[11]~14                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y17_N30  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y12_N0     ; 386     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clock                                                                                                                                                                                                                                                                                               ; PIN_23             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|ECDclk                                                                                                                                                                                                                                                                                  ; FF_X6_Y9_N3        ; 376     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ecode:inst4|JHDecode:decodeA|eCapData[24]~0                                                                                                                                                                                                                                                         ; LCCOMB_X8_Y5_N0    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|JHDecode:decodeA|edata[10]~69                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y5_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|JHDecode:decodeB|eCapData[24]~0                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y5_N24   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|JHDecode:decodeB|edata[15]~37                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y5_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|JHDecode:decodeM|edata[20]~69                                                                                                                                                                                                                                                           ; LCCOMB_X9_Y5_N24   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|JHDecode:decodeX|eCapData[24]~0                                                                                                                                                                                                                                                         ; LCCOMB_X6_Y6_N26   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|JHDecode:decodeX|edata[6]~35                                                                                                                                                                                                                                                            ; LCCOMB_X7_Y9_N28   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|JHDecode:decodeY|eCapData[24]~0                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y8_N24   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ecode:inst4|JHDecode:decodeY|edata[16]~37                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y7_N0    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~10                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y11_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~11                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y11_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~13                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y9_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~14                                                                                                                                                                                                                                                                      ; LCCOMB_X18_Y9_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~15                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y11_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~16                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y11_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~17                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y11_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~18                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y10_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~19                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y10_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~20                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y6_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~22                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y5_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~23                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y11_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~24                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y11_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~25                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y8_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~27                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y11_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~6                                                                                                                                                                                                                                                                       ; LCCOMB_X10_Y11_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~8                                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N26  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Decoder0~9                                                                                                                                                                                                                                                                       ; LCCOMB_X13_Y11_N26 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|FPGAframeData[2]~14                                                                                                                                                                                                                                                              ; LCCOMB_X21_Y7_N2   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|MCUframeData[4]~4                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y6_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|Mux19~12                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y8_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|frameDatand[0]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y8_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|frameDatast[2]~3                                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y8_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|frameMode[4]~2                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y11_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|readyFlag                                                                                                                                                                                                                                                                        ; FF_X1_Y11_N15      ; 44      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; emc_fpga_mcu:inst3|spiCnt[0]~4                                                                                                                                                                                                                                                                      ; LCCOMB_X22_Y7_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|syncStateM[0]                                                                                                                                                                                                                                                                    ; FF_X17_Y11_N17     ; 32      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|syncStateM[1]                                                                                                                                                                                                                                                                    ; FF_X17_Y11_N27     ; 26      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|sysDelay[3]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y11_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|wrRam[14][0]                                                                                                                                                                                                                                                                     ; FF_X10_Y11_N25     ; 38      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|wrRam[14][1]                                                                                                                                                                                                                                                                     ; FF_X10_Y11_N27     ; 36      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|wrRam[14][2]                                                                                                                                                                                                                                                                     ; FF_X10_Y11_N19     ; 36      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|wrRam[14][3]                                                                                                                                                                                                                                                                     ; FF_X10_Y11_N15     ; 36      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; emc_fpga_mcu:inst3|wrRam[14][6]                                                                                                                                                                                                                                                                     ; FF_X10_Y11_N29     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                       ; PLL_1              ; 474     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                       ; PLL_1              ; 681     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                       ; PLL_1              ; 533     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X16_Y14_N29     ; 22      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X17_Y14_N0  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X17_Y14_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; LCCOMB_X16_Y14_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; LCCOMB_X17_Y13_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X17_Y13_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                       ; LCCOMB_X18_Y14_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; FF_X18_Y13_N9      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; FF_X18_Y13_N31     ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; LCCOMB_X18_Y14_N12 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~7                                                                                                                                                                                                                   ; LCCOMB_X17_Y15_N18 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~8                                                                                                                                                                                                                   ; LCCOMB_X17_Y15_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                 ; LCCOMB_X14_Y14_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                                                                                                                                            ; LCCOMB_X12_Y14_N22 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                                                                                                                                            ; LCCOMB_X14_Y14_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X11_Y14_N5      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X14_Y14_N19     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; FF_X14_Y14_N11     ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X16_Y14_N11     ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X14_Y14_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X12_Y15_N25     ; 21      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X23_Y17_N16 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X23_Y17_N26 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X22_Y15_N1      ; 31      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X23_Y14_N24 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X22_Y13_N1      ; 270     ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X23_Y14_N28 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X23_Y14_N12 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X21_Y17_N28 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X22_Y13_N2  ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[4]~0 ; LCCOMB_X21_Y13_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X21_Y17_N20 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X23_Y13_N2  ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X21_Y13_N20 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                     ; LCCOMB_X16_Y13_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~10                                                                                                                                                ; LCCOMB_X16_Y13_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X19_Y14_N6  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X19_Y14_N24 ; 111     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spi_clk                                                                                                                                                                                                                                                                                             ; PIN_7              ; 19      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; spi_ncs                                                                                                                                                                                                                                                                                             ; PIN_2              ; 36      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sync_clk                                                                                                                                                                                                                                                                                            ; PIN_6              ; 116     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y12_N0 ; 386     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; ecode:inst4|ECDclk                                                                                                    ; FF_X6_Y9_N3    ; 376     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; emc_fpga_mcu:inst3|readyFlag                                                                                          ; FF_X1_Y11_N15  ; 44      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[0]                                         ; PLL_1          ; 474     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[1]                                         ; PLL_1          ; 681     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X22_Y13_N1  ; 270     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                       ; 533     ;
; sync_clk~input                                                                                                                                                                                                                                                                                      ; 116     ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; 111     ;
; emc_fpga_mcu:inst3|frameMode[1]                                                                                                                                                                                                                                                                     ; 85      ;
; emc_fpga_mcu:inst3|frameMode[0]                                                                                                                                                                                                                                                                     ; 77      ;
; emc_fpga_mcu:inst3|MCUframeData[0]                                                                                                                                                                                                                                                                  ; 63      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; 59      ;
; emc_fpga_mcu:inst3|MCUframeData[1]                                                                                                                                                                                                                                                                  ; 58      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; 41      ;
; emc_fpga_mcu:inst3|wrRam[14][0]                                                                                                                                                                                                                                                                     ; 38      ;
; spi_ncs~input                                                                                                                                                                                                                                                                                       ; 36      ;
; emc_fpga_mcu:inst3|wrRam[14][2]                                                                                                                                                                                                                                                                     ; 36      ;
; emc_fpga_mcu:inst3|wrRam[14][3]                                                                                                                                                                                                                                                                     ; 36      ;
; emc_fpga_mcu:inst3|wrRam[14][1]                                                                                                                                                                                                                                                                     ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; 34      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; 33      ;
; emc_fpga_mcu:inst3|wrRam[14][6]                                                                                                                                                                                                                                                                     ; 33      ;
; ecode:inst4|JHDecode:decodeB|edata[15]~37                                                                                                                                                                                                                                                           ; 32      ;
; ecode:inst4|JHDecode:decodeA|edata[10]~69                                                                                                                                                                                                                                                           ; 32      ;
; ecode:inst4|JHDecode:decodeY|edata[16]~37                                                                                                                                                                                                                                                           ; 32      ;
; ecode:inst4|JHDecode:decodeY|eCapData[24]~0                                                                                                                                                                                                                                                         ; 32      ;
; ecode:inst4|JHDecode:decodeA|eCapData[24]~0                                                                                                                                                                                                                                                         ; 32      ;
; ecode:inst4|JHDecode:decodeB|eCapData[24]~0                                                                                                                                                                                                                                                         ; 32      ;
; ecode:inst4|JHDecode:decodeX|eCapData[24]~0                                                                                                                                                                                                                                                         ; 32      ;
; ecode:inst4|JHDecode:decodeM|edata[20]~69                                                                                                                                                                                                                                                           ; 32      ;
; ecode:inst4|JHDecode:decodeX|edata[6]~35                                                                                                                                                                                                                                                            ; 32      ;
; emc_fpga_mcu:inst3|syncStateM[0]                                                                                                                                                                                                                                                                    ; 32      ;
; ecode:inst4|JHDecode:decodeB|Add1~0                                                                                                                                                                                                                                                                 ; 31      ;
; ecode:inst4|JHDecode:decodeA|Add1~0                                                                                                                                                                                                                                                                 ; 31      ;
; ecode:inst4|JHDecode:decodeY|Add1~0                                                                                                                                                                                                                                                                 ; 31      ;
; ecode:inst4|JHDecode:decodeM|Add1~0                                                                                                                                                                                                                                                                 ; 31      ;
; ecode:inst4|JHDecode:decodeX|Add1~0                                                                                                                                                                                                                                                                 ; 31      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                        ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                        ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                        ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                         ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; 30      ;
; emc_fpga_mcu:inst3|spiCnt[3]                                                                                                                                                                                                                                                                        ; 30      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                       ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                   ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[12]                           ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[11]                           ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[10]                           ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[9]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[8]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[7]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[6]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[5]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[4]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[3]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[2]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[1]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[0]                            ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; 28      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                ; 28      ;
; emc_fpga_mcu:inst3|frameMode[4]                                                                                                                                                                                                                                                                     ; 28      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; 27      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; 27      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                ; 27      ;
; emc_fpga_mcu:inst3|MCUframeData[2]                                                                                                                                                                                                                                                                  ; 27      ;
; emc_fpga_mcu:inst3|syncStateM[1]                                                                                                                                                                                                                                                                    ; 26      ;
; sld_signaltap:auto_signaltap_1|~GND                                                                                                                                                                                                                                                                 ; 24      ;
; PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[5]~1                                                                                                                                                                                                                                                           ; 24      ;
; PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[5]~1                                                                                                                                                                                                                                                           ; 24      ;
; PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[5]~1                                                                                                                                                                                                                                                           ; 24      ;
; PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[5]~1                                                                                                                                                                                                                                                           ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; 21      ;
; emc_fpga_mcu:inst3|MCUframeData[4]                                                                                                                                                                                                                                                                  ; 21      ;
; emc_fpga_mcu:inst3|frameMode[2]                                                                                                                                                                                                                                                                     ; 21      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                            ; 20      ;
; emc_fpga_mcu:inst3|frameMode[3]                                                                                                                                                                                                                                                                     ; 20      ;
; spi_clk~input                                                                                                                                                                                                                                                                                       ; 19      ;
; emc_fpga_mcu:inst3|spiCnt[5]                                                                                                                                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~9                                                                                                                                     ; 18      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; 18      ;
; emc_fpga_mcu:inst3|frameDatand[3]                                                                                                                                                                                                                                                                   ; 18      ;
; emc_fpga_mcu:inst3|frameDatand[2]                                                                                                                                                                                                                                                                   ; 18      ;
; emc_fpga_mcu:inst3|frameDatand[1]                                                                                                                                                                                                                                                                   ; 18      ;
; emc_fpga_mcu:inst3|frameDatand[0]                                                                                                                                                                                                                                                                   ; 18      ;
; emc_fpga_mcu:inst3|frameDatand[6]                                                                                                                                                                                                                                                                   ; 17      ;
; PlsGen:inst1|JHAcc:jhaccB|StateMP.01                                                                                                                                                                                                                                                                ; 17      ;
; PlsGen:inst1|JHAcc:jhaccA|StateMP.01                                                                                                                                                                                                                                                                ; 17      ;
; PlsGen:inst1|JHAcc:jhaccY|StateMP.01                                                                                                                                                                                                                                                                ; 17      ;
; PlsGen:inst1|JHAcc:jhaccX|StateMP.01                                                                                                                                                                                                                                                                ; 17      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                        ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~27                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~25                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~24                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~23                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~22                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~20                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~19                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~18                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~17                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~15                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|Decoder0~14                                                                                                                                                                                                                                                                      ; 16      ;
; emc_fpga_mcu:inst3|frameDatand[7]                                                                                                                                                                                                                                                                   ; 16      ;
; emc_fpga_mcu:inst3|frameDatand[5]                                                                                                                                                                                                                                                                   ; 16      ;
; emc_fpga_mcu:inst3|frameDatand[4]                                                                                                                                                                                                                                                                   ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; 15      ;
; emc_fpga_mcu:inst3|frameDatast[1]                                                                                                                                                                                                                                                                   ; 15      ;
; emc_fpga_mcu:inst3|frameDatast[0]                                                                                                                                                                                                                                                                   ; 15      ;
; emc_fpga_mcu:inst3|frameDatast[2]                                                                                                                                                                                                                                                                   ; 15      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                  ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                           ; 14      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; 13      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; 13      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; 13      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]~1                                                                                                                                ; 13      ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[3]~14                                                                                                                                                                                                                                                         ; 13      ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[4]~14                                                                                                                                                                                                                                                         ; 13      ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[11]~14                                                                                                                                                                                                                                                        ; 13      ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[6]~14                                                                                                                                                                                                                                                         ; 13      ;
; emc_fpga_mcu:inst3|spiCnt[4]                                                                                                                                                                                                                                                                        ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                        ; 12      ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~8                                                                                                                                                                                                                                                               ; 12      ;
; emc_fpga_mcu:inst3|Decoder0~11                                                                                                                                                                                                                                                                      ; 11      ;
; emc_fpga_mcu:inst3|Decoder0~10                                                                                                                                                                                                                                                                      ; 11      ;
; emc_fpga_mcu:inst3|Decoder0~9                                                                                                                                                                                                                                                                       ; 11      ;
; emc_fpga_mcu:inst3|Decoder0~8                                                                                                                                                                                                                                                                       ; 11      ;
; emc_fpga_mcu:inst3|frameDatast[7]                                                                                                                                                                                                                                                                   ; 11      ;
; emc_fpga_mcu:inst3|frameDatast[6]                                                                                                                                                                                                                                                                   ; 11      ;
; emc_fpga_mcu:inst3|frameDatast[5]                                                                                                                                                                                                                                                                   ; 11      ;
; emc_fpga_mcu:inst3|frameDatast[4]                                                                                                                                                                                                                                                                   ; 11      ;
; emc_fpga_mcu:inst3|frameDatast[3]                                                                                                                                                                                                                                                                   ; 11      ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~1                                                                                                                                                                                                                                                               ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                     ; 10      ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~7                                                                                                                                                                                                                                                               ; 10      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                     ; 9       ;
; emc_fpga_mcu:inst3|MCUframeData[3]                                                                                                                                                                                                                                                                  ; 9       ;
; emc_fpga_mcu:inst3|frameGotted.01                                                                                                                                                                                                                                                                   ; 9       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                         ; 8       ;
; emc_fpga_mcu:inst3|frameDatast[2]~3                                                                                                                                                                                                                                                                 ; 8       ;
; emc_fpga_mcu:inst3|Decoder0~13                                                                                                                                                                                                                                                                      ; 8       ;
; emc_fpga_mcu:inst3|MCUframeData[4]~4                                                                                                                                                                                                                                                                ; 8       ;
; emc_fpga_mcu:inst3|frameMode[4]~2                                                                                                                                                                                                                                                                   ; 8       ;
; emc_fpga_mcu:inst3|frameDatand[0]~1                                                                                                                                                                                                                                                                 ; 8       ;
; emc_fpga_mcu:inst3|Decoder0~7                                                                                                                                                                                                                                                                       ; 8       ;
; emc_fpga_mcu:inst3|spiCnt[0]~4                                                                                                                                                                                                                                                                      ; 8       ;
; emc_fpga_mcu:inst3|MCUframeData[7]                                                                                                                                                                                                                                                                  ; 8       ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~5                                                                                                                                                                                                                                                               ; 8       ;
; ecode:inst4|JHFilter:efilterXA|data_out                                                                                                                                                                                                                                                             ; 8       ;
; emc_fpga_mcu:inst3|frameGotted.10                                                                                                                                                                                                                                                                   ; 8       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                           ; 7       ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~4                                                                                                                                                                                                                                                               ; 7       ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~0                                                                                                                                                                                                                                                               ; 7       ;
; emc_fpga_mcu:inst3|Decoder3~0                                                                                                                                                                                                                                                                       ; 7       ;
; emc_fpga_mcu:inst3|frameGotted.11                                                                                                                                                                                                                                                                   ; 7       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                  ; 6       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                               ; 6       ;
; PlsGen:inst1|JHAcc:jhaccB|LessThan0~3                                                                                                                                                                                                                                                               ; 6       ;
; PlsGen:inst1|JHAcc:jhaccA|LessThan0~3                                                                                                                                                                                                                                                               ; 6       ;
; PlsGen:inst1|JHAcc:jhaccY|LessThan0~3                                                                                                                                                                                                                                                               ; 6       ;
; PlsGen:inst1|JHAcc:jhaccX|LessThan0~3                                                                                                                                                                                                                                                               ; 6       ;
; emc_fpga_mcu:inst3|FPGAframeData[2]~14                                                                                                                                                                                                                                                              ; 6       ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~6                                                                                                                                                                                                                                                               ; 6       ;
; emc_fpga_mcu:inst3|spiCnt[0]                                                                                                                                                                                                                                                                        ; 6       ;
; ecode:inst4|JHFilter:efilterXC|data_out                                                                                                                                                                                                                                                             ; 6       ;
; ecode:inst4|JHFilter:efilterXB|data_out                                                                                                                                                                                                                                                             ; 6       ;
; EX_Xabc[0]~input                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[4]~0 ; 5       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[4]~0                ; 5       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~4                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~8                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~7                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                               ; 5       ;
; emc_fpga_mcu:inst3|ramReadCache                                                                                                                                                                                                                                                                     ; 5       ;
; emc_fpga_mcu:inst3|sysDelay[0]                                                                                                                                                                                                                                                                      ; 5       ;
; emc_fpga_mcu:inst3|Mux19~11                                                                                                                                                                                                                                                                         ; 5       ;
; emc_fpga_mcu:inst3|frameGotted.00                                                                                                                                                                                                                                                                   ; 5       ;
; emc_fpga_mcu:inst3|FPGAframeData[3]~9                                                                                                                                                                                                                                                               ; 5       ;
; emc_fpga_mcu:inst3|rdRam[31][0]                                                                                                                                                                                                                                                                     ; 5       ;
; emc_fpga_mcu:inst3|Decoder0~6                                                                                                                                                                                                                                                                       ; 5       ;
; emc_fpga_mcu:inst3|Decoder0~4                                                                                                                                                                                                                                                                       ; 5       ;
; emc_fpga_mcu:inst3|frameMode[7]                                                                                                                                                                                                                                                                     ; 5       ;
; emc_fpga_mcu:inst3|spiCnt[1]                                                                                                                                                                                                                                                                        ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[9]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[8]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[7]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[6]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[5]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[4]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[3]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[2]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[1]                                                                                                                                                                                                                                                               ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[15]                                                                                                                                                                                                                                                              ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[14]                                                                                                                                                                                                                                                              ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[13]                                                                                                                                                                                                                                                              ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[12]                                                                                                                                                                                                                                                              ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[11]                                                                                                                                                                                                                                                              ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[10]                                                                                                                                                                                                                                                              ; 5       ;
; ecode:inst4|JHDecode:decodeX|edata[0]                                                                                                                                                                                                                                                               ; 5       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~10                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~6                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[13]                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~2                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                  ; 4       ;
; emc_fpga_mcu:inst3|Decoder0~16                                                                                                                                                                                                                                                                      ; 4       ;
; emc_fpga_mcu:inst3|Decoder2~2                                                                                                                                                                                                                                                                       ; 4       ;
; ecode:inst4|JHFilter:efilterBB|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterBA|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterAB|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterAA|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterYB|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterYA|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterAC|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterBC|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterYC|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterBM|data_out                                                                                                                                                                                                                                                             ; 4       ;
; ecode:inst4|JHFilter:efilterAM|data_out                                                                                                                                                                                                                                                             ; 4       ;
; emc_fpga_mcu:inst3|Decoder0~12                                                                                                                                                                                                                                                                      ; 4       ;
; emc_fpga_mcu:inst3|sysDelay[1]                                                                                                                                                                                                                                                                      ; 4       ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~15                                                                                                                                                                                                                                                              ; 4       ;
; emc_fpga_mcu:inst3|Mux19~0                                                                                                                                                                                                                                                                          ; 4       ;
; emc_fpga_mcu:inst3|FPGAframeData[3]~3                                                                                                                                                                                                                                                               ; 4       ;
; emc_fpga_mcu:inst3|FPGAframeData[3]~2                                                                                                                                                                                                                                                               ; 4       ;
; emc_fpga_mcu:inst3|Decoder0~5                                                                                                                                                                                                                                                                       ; 4       ;
; emc_fpga_mcu:inst3|frameMode[5]                                                                                                                                                                                                                                                                     ; 4       ;
; emc_fpga_mcu:inst3|frameMode[6]                                                                                                                                                                                                                                                                     ; 4       ;
; emc_fpga_mcu:inst3|axisArrived[3]                                                                                                                                                                                                                                                                   ; 4       ;
; spi_mosi~input                                                                                                                                                                                                                                                                                      ; 3       ;
; EX_Xabc[2]~input                                                                                                                                                                                                                                                                                    ; 3       ;
; EX_Xabc[1]~input                                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~12                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~11                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~10                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~8                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[27]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[26]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[25]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[24]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[23]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[22]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[21]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[20]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[19]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[18]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[17]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[16]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[15]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[14]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[13]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[12]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[11]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[10]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[9]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[8]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[7]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[6]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[5]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[4]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[3]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[0]   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]                     ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[2]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[3]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[1]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[4]                  ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[0]                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                    ; 3       ;
; emc_fpga_mcu:inst3|Decoder0~26                                                                                                                                                                                                                                                                      ; 3       ;
; emc_fpga_mcu:inst3|axisArrived[2]~4                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|axisArrived[2]~2                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|axisArrived[0]                                                                                                                                                                                                                                                                   ; 3       ;
; emc_fpga_mcu:inst3|axisArrived[1]                                                                                                                                                                                                                                                                   ; 3       ;
; emc_fpga_mcu:inst3|axisArrived[2]                                                                                                                                                                                                                                                                   ; 3       ;
; emc_fpga_mcu:inst3|clkCnt[0]                                                                                                                                                                                                                                                                        ; 3       ;
; emc_fpga_mcu:inst3|frameDatast[2]~2                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData2[6]                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData2[7]                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData2[4]                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData2[5]                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData2[2]                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData2[3]                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData2[0]                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData2[1]                                                                                                                                                                                                                                                                 ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData[5]                                                                                                                                                                                                                                                                  ; 3       ;
; emc_fpga_mcu:inst3|MCUframeData[6]                                                                                                                                                                                                                                                                  ; 3       ;
; emc_fpga_mcu:inst3|Decoder2~1                                                                                                                                                                                                                                                                       ; 3       ;
; emc_fpga_mcu:inst3|ShiftRight0~6                                                                                                                                                                                                                                                                    ; 3       ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~19                                                                                                                                                                                                                                                              ; 3       ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~17                                                                                                                                                                                                                                                              ; 3       ;
; emc_fpga_mcu:inst3|clkCnt2[6]                                                                                                                                                                                                                                                                       ; 3       ;
; emc_fpga_mcu:inst3|clkCnt2[7]                                                                                                                                                                                                                                                                       ; 3       ;
; emc_fpga_mcu:inst3|clkCnt2[4]                                                                                                                                                                                                                                                                       ; 3       ;
; emc_fpga_mcu:inst3|clkCnt2[5]                                                                                                                                                                                                                                                                       ; 3       ;
; emc_fpga_mcu:inst3|clkCnt2[2]                                                                                                                                                                                                                                                                       ; 3       ;
; emc_fpga_mcu:inst3|clkCnt2[3]                                                                                                                                                                                                                                                                       ; 3       ;
; emc_fpga_mcu:inst3|clkCnt2[0]                                                                                                                                                                                                                                                                       ; 3       ;
; emc_fpga_mcu:inst3|clkCnt2[1]                                                                                                                                                                                                                                                                       ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|Equal0~1                                                                                                                                                                                                                                                                  ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|Equal0~0                                                                                                                                                                                                                                                                  ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[5]~0                                                                                                                                                                                                                                                           ; 3       ;
; PlsGen:inst1|BPlsInfo[2]                                                                                                                                                                                                                                                                            ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|Equal0~1                                                                                                                                                                                                                                                                  ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|Equal0~0                                                                                                                                                                                                                                                                  ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[5]~0                                                                                                                                                                                                                                                           ; 3       ;
; PlsGen:inst1|APlsInfo[2]                                                                                                                                                                                                                                                                            ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|Equal0~1                                                                                                                                                                                                                                                                  ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|Equal0~0                                                                                                                                                                                                                                                                  ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[5]~0                                                                                                                                                                                                                                                           ; 3       ;
; PlsGen:inst1|YPlsInfo[2]                                                                                                                                                                                                                                                                            ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|Equal0~1                                                                                                                                                                                                                                                                  ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|Equal0~0                                                                                                                                                                                                                                                                  ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[5]~0                                                                                                                                                                                                                                                           ; 3       ;
; PlsGen:inst1|XPlsInfo[2]                                                                                                                                                                                                                                                                            ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|axisPlsIO                                                                                                                                                                                                                                                                 ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|axisPlsIO                                                                                                                                                                                                                                                                 ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|axisPlsIO                                                                                                                                                                                                                                                                 ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|axisPlsIO                                                                                                                                                                                                                                                                 ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[20]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[4]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[20]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[4]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[20]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[4]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[20]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[28]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[28]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[12]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[28]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[12]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[12]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[28]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[23]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[7]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[23]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[7]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[15]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[31]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[31]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[23]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[23]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[7]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[31]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[15]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[31]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[15]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[22]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[6]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[22]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[22]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[6]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[6]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[22]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[30]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[14]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[30]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[30]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[14]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[30]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[14]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[21]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[5]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[21]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[5]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[29]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[29]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[13]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[21]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[21]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[5]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[29]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[13]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[29]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[13]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[24]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[24]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[8]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[24]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[8]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[24]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[8]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[16]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[0]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[16]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[0]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[16]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[16]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[0]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[27]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[27]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[11]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[27]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[11]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[27]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[11]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[19]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[3]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[3]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[19]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[19]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[3]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[19]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[26]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[26]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[10]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[26]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[10]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[26]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[10]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[18]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[2]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[18]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[2]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[18]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[18]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[2]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[25]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[9]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[25]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[25]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[9]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[25]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[9]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[17]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[1]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeB|edata[1]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeA|edata[17]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[17]                                                                                                                                                                                                                                                              ; 3       ;
; ecode:inst4|JHDecode:decodeY|edata[1]                                                                                                                                                                                                                                                               ; 3       ;
; ecode:inst4|JHDecode:decodeX|edata[17]                                                                                                                                                                                                                                                              ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~20                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~18                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~16                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~14                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~12                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~20                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~18                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~16                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~14                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~12                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~20                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~18                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~16                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~14                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~12                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~20                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~18                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~16                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~14                                                                                                                                                                                                                                                                   ; 3       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~12                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[11]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[12]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[11]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[4]                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[6]                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[9]                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[10]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[13]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[16]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[18]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[19]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[24]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[25]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[33]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[34]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[36]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[37]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[40]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[45]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[46]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[49]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[52]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[54]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[55]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[57]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[58]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[63]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[64]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[66]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[67]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[69]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[70]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[72]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[73]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[75]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[76]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[78]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[79]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[81]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[82]                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[12]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[11]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[10]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[9]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[8]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[7]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|base_address~0                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~0                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~7                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~5                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|state_status[2]~1                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|state_status[2]~0                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~1                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|bypass_reg_out                                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[2]   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[1]   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[3]   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[4]   ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~24                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~22                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~20                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~18                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~16                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~14                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~12                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~10                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~8                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~6                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~4                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~2                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~0                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~16                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~1                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~9                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~8                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~5                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                    ; 2       ;
; emc_fpga_mcu:inst3|Mux20~49                                                                                                                                                                                                                                                                         ; 2       ;
; emc_fpga_mcu:inst3|frameDatast[2]~4                                                                                                                                                                                                                                                                 ; 2       ;
; ecode:inst4|JHFilter:efilterBB|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterBB|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterBA|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterBA|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; emc_fpga_mcu:inst3|Decoder0~21                                                                                                                                                                                                                                                                      ; 2       ;
; ecode:inst4|JHFilter:efilterAB|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterAB|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterAA|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterAA|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterYB|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterYB|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterYA|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterYA|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterAC|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterAC|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterBC|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterBC|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterYC|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterYC|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterBM|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterBM|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterAM|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterAM|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; emc_fpga_mcu:inst3|Selector15~0                                                                                                                                                                                                                                                                     ; 2       ;
; emc_fpga_mcu:inst3|Selector14~0                                                                                                                                                                                                                                                                     ; 2       ;
; emc_fpga_mcu:inst3|Selector13~0                                                                                                                                                                                                                                                                     ; 2       ;
; emc_fpga_mcu:inst3|MCUframeDataSPI[6]                                                                                                                                                                                                                                                               ; 2       ;
; emc_fpga_mcu:inst3|MCUframeDataSPI[4]                                                                                                                                                                                                                                                               ; 2       ;
; emc_fpga_mcu:inst3|MCUframeDataSPI[5]                                                                                                                                                                                                                                                               ; 2       ;
; emc_fpga_mcu:inst3|MCUframeDataSPI[2]                                                                                                                                                                                                                                                               ; 2       ;
; emc_fpga_mcu:inst3|MCUframeDataSPI[3]                                                                                                                                                                                                                                                               ; 2       ;
; emc_fpga_mcu:inst3|MCUframeDataSPI[0]                                                                                                                                                                                                                                                               ; 2       ;
; emc_fpga_mcu:inst3|MCUframeDataSPI[1]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeB|state[1]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeB|state[0]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeA|state[1]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeA|state[0]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeY|state[1]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeY|state[0]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeA|cPre                                                                                                                                                                                                                                                                   ; 2       ;
; emc_fpga_mcu:inst3|wrRam[15][2]                                                                                                                                                                                                                                                                     ; 2       ;
; ecode:inst4|JHDecode:decodeB|cPre                                                                                                                                                                                                                                                                   ; 2       ;
; emc_fpga_mcu:inst3|wrRam[15][3]                                                                                                                                                                                                                                                                     ; 2       ;
; ecode:inst4|JHDecode:decodeY|cPre                                                                                                                                                                                                                                                                   ; 2       ;
; emc_fpga_mcu:inst3|wrRam[15][1]                                                                                                                                                                                                                                                                     ; 2       ;
; ecode:inst4|JHDecode:decodeX|cPre                                                                                                                                                                                                                                                                   ; 2       ;
; emc_fpga_mcu:inst3|wrRam[15][0]                                                                                                                                                                                                                                                                     ; 2       ;
; ecode:inst4|JHDecode:decodeM|state[1]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|state[0]                                                                                                                                                                                                                                                               ; 2       ;
; emc_fpga_mcu:inst3|Equal2~0                                                                                                                                                                                                                                                                         ; 2       ;
; emc_fpga_mcu:inst3|frameMode[4]~0                                                                                                                                                                                                                                                                   ; 2       ;
; emc_fpga_mcu:inst3|frameDatand[0]~0                                                                                                                                                                                                                                                                 ; 2       ;
; emc_fpga_mcu:inst3|Mux11~1                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux11~0                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux19~12                                                                                                                                                                                                                                                                         ; 2       ;
; emc_fpga_mcu:inst3|Mux21~3                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux21~2                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux21~1                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux21~0                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux18~9                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|FPGAframeData[7]~18                                                                                                                                                                                                                                                              ; 2       ;
; emc_fpga_mcu:inst3|Mux18~8                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux25~24                                                                                                                                                                                                                                                                         ; 2       ;
; emc_fpga_mcu:inst3|Mux23~4                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux19~1                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Mux24~18                                                                                                                                                                                                                                                                         ; 2       ;
; emc_fpga_mcu:inst3|Mux24~16                                                                                                                                                                                                                                                                         ; 2       ;
; emc_fpga_mcu:inst3|Mux23~2                                                                                                                                                                                                                                                                          ; 2       ;
; emc_fpga_mcu:inst3|Decoder2~0                                                                                                                                                                                                                                                                       ; 2       ;
; ecode:inst4|JHDecode:decodeX|state[1]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeX|state[0]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHFilter:efilterXC|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterXC|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterXB|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterXB|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterXA|d_que[2]                                                                                                                                                                                                                                                             ; 2       ;
; ecode:inst4|JHFilter:efilterXA|d_que[1]                                                                                                                                                                                                                                                             ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|StateMP~8                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[5]                                                                                                                                                                                                                                                             ; 2       ;
; PlsGen:inst1|BPlsValue[1]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|BPlsValue[2]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|BPlsValue[3]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|BPlsValue[4]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|BPlsValue[5]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|BPlsValue[6]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|BPlsValue[7]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|BPlsValue[0]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|freshFlag                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|StateMP~8                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisPlsCnt[5]                                                                                                                                                                                                                                                             ; 2       ;
; PlsGen:inst1|APlsValue[0]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|APlsValue[1]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|APlsValue[2]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|APlsValue[3]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|APlsValue[4]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|APlsValue[5]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|APlsValue[6]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|APlsValue[7]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|freshFlag                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|StateMP~8                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisPlsCnt[5]                                                                                                                                                                                                                                                             ; 2       ;
; PlsGen:inst1|YPlsValue[0]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|YPlsValue[1]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|YPlsValue[2]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|YPlsValue[3]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|YPlsValue[4]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|YPlsValue[5]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|YPlsValue[6]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|YPlsValue[7]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|freshFlag                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|StateMP~8                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisPlsCnt[5]                                                                                                                                                                                                                                                             ; 2       ;
; PlsGen:inst1|XPlsValue[0]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|XPlsValue[1]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|XPlsValue[2]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|XPlsValue[3]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|XPlsValue[4]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|XPlsValue[5]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|XPlsValue[6]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|XPlsValue[7]                                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|freshFlag                                                                                                                                                                                                                                                                 ; 2       ;
; emc_fpga_mcu:inst3|spiCnt[2]                                                                                                                                                                                                                                                                        ; 2       ;
; emc_fpga_mcu:inst3|FPGAframeData[4]                                                                                                                                                                                                                                                                 ; 2       ;
; emc_fpga_mcu:inst3|FPGAframeData[6]                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|pluseType                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisDirIO                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|pluseType                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisDirIO                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|pluseType                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisDirIO                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|pluseType                                                                                                                                                                                                                                                                 ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisDirIO                                                                                                                                                                                                                                                                 ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[4]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[20]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[12]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[28]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[15]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[31]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[7]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[23]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[6]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[22]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[14]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[30]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[13]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[29]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[5]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[21]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[8]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[24]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeX|CapSt                                                                                                                                                                                                                                                                  ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[0]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[16]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[11]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[27]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeB|CapSt                                                                                                                                                                                                                                                                  ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[3]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[19]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[10]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[26]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeA|CapSt                                                                                                                                                                                                                                                                  ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[2]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[18]                                                                                                                                                                                                                                                              ; 2       ;
; emc_fpga_mcu:inst3|clkCnt[6]                                                                                                                                                                                                                                                                        ; 2       ;
; emc_fpga_mcu:inst3|clkCnt[7]                                                                                                                                                                                                                                                                        ; 2       ;
; emc_fpga_mcu:inst3|clkCnt[4]                                                                                                                                                                                                                                                                        ; 2       ;
; emc_fpga_mcu:inst3|clkCnt[5]                                                                                                                                                                                                                                                                        ; 2       ;
; emc_fpga_mcu:inst3|clkCnt[2]                                                                                                                                                                                                                                                                        ; 2       ;
; emc_fpga_mcu:inst3|clkCnt[3]                                                                                                                                                                                                                                                                        ; 2       ;
; emc_fpga_mcu:inst3|clkCnt[1]                                                                                                                                                                                                                                                                        ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[9]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[25]                                                                                                                                                                                                                                                              ; 2       ;
; ecode:inst4|JHDecode:decodeY|CapSt                                                                                                                                                                                                                                                                  ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[1]                                                                                                                                                                                                                                                               ; 2       ;
; ecode:inst4|JHDecode:decodeM|edata[17]                                                                                                                                                                                                                                                              ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~22                                                                                                                                                                                                                                                                   ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~10                                                                                                                                                                                                                                                                   ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~8                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~6                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~4                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~2                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|Add1~0                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[8]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[7]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[6]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[10]                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[5]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[4]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[3]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[2]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[1]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[11]                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisTimeCnt[9]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~22                                                                                                                                                                                                                                                                   ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~10                                                                                                                                                                                                                                                                   ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~8                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~6                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~4                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~2                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|Add1~0                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[8]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[7]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[6]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[10]                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[5]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[4]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[3]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[2]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[1]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[11]                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccA|axisTimeCnt[9]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~22                                                                                                                                                                                                                                                                   ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~10                                                                                                                                                                                                                                                                   ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~8                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~6                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~4                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~2                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|Add1~0                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[8]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[7]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[6]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[10]                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[5]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[4]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[3]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[2]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[1]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[11]                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccY|axisTimeCnt[9]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~22                                                                                                                                                                                                                                                                   ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~10                                                                                                                                                                                                                                                                   ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~8                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~6                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~4                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~2                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|Add1~0                                                                                                                                                                                                                                                                    ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[8]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[7]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[6]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[10]                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[5]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[4]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[3]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[2]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[1]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[11]                                                                                                                                                                                                                                                           ; 2       ;
; PlsGen:inst1|JHAcc:jhaccX|axisTimeCnt[9]                                                                                                                                                                                                                                                            ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[8]                                                                                                                                                                                                                                                             ; 2       ;
; PlsGen:inst1|JHAcc:jhaccB|axisPlsCnt[9]                                                                                                                                                                                                                                                             ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 8192         ; 28           ; 8192         ; 28           ; yes                    ; no                      ; yes                    ; no                      ; 229376 ; 8192                        ; 28                          ; 8192                        ; 28                          ; 229376              ; 28   ; None ; M9K_X15_Y8_N0, M9K_X15_Y6_N0, M9K_X27_Y18_N0, M9K_X15_Y11_N0, M9K_X27_Y11_N0, M9K_X27_Y13_N0, M9K_X27_Y16_N0, M9K_X15_Y9_N0, M9K_X27_Y9_N0, M9K_X15_Y20_N0, M9K_X15_Y10_N0, M9K_X27_Y5_N0, M9K_X15_Y12_N0, M9K_X15_Y16_N0, M9K_X15_Y18_N0, M9K_X27_Y14_N0, M9K_X27_Y17_N0, M9K_X15_Y7_N0, M9K_X15_Y13_N0, M9K_X27_Y8_N0, M9K_X27_Y10_N0, M9K_X15_Y19_N0, M9K_X27_Y12_N0, M9K_X15_Y14_N0, M9K_X15_Y15_N0, M9K_X27_Y6_N0, M9K_X27_Y15_N0, M9K_X15_Y17_N0 ; Don't care           ; Old data        ; Old data        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 3,402 / 32,401 ( 10 % ) ;
; C16 interconnects           ; 62 / 1,326 ( 5 % )      ;
; C4 interconnects            ; 1,848 / 21,816 ( 8 % )  ;
; Direct links                ; 441 / 32,401 ( 1 % )    ;
; Global clocks               ; 6 / 10 ( 60 % )         ;
; Local interconnects         ; 1,434 / 10,320 ( 14 % ) ;
; R24 interconnects           ; 79 / 1,289 ( 6 % )      ;
; R4 interconnects            ; 2,246 / 28,186 ( 8 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.93) ; Number of LABs  (Total = 226) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 15                            ;
; 3                                           ; 13                            ;
; 4                                           ; 4                             ;
; 5                                           ; 19                            ;
; 6                                           ; 6                             ;
; 7                                           ; 2                             ;
; 8                                           ; 4                             ;
; 9                                           ; 2                             ;
; 10                                          ; 5                             ;
; 11                                          ; 11                            ;
; 12                                          ; 5                             ;
; 13                                          ; 11                            ;
; 14                                          ; 17                            ;
; 15                                          ; 18                            ;
; 16                                          ; 81                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.09) ; Number of LABs  (Total = 226) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 113                           ;
; 1 Clock                            ; 193                           ;
; 1 Clock enable                     ; 98                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 17                            ;
; 2 Clocks                           ; 28                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.82) ; Number of LABs  (Total = 226) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 9                             ;
; 3                                            ; 4                             ;
; 4                                            ; 12                            ;
; 5                                            ; 2                             ;
; 6                                            ; 11                            ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 6                             ;
; 10                                           ; 13                            ;
; 11                                           ; 3                             ;
; 12                                           ; 5                             ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 0                             ;
; 16                                           ; 5                             ;
; 17                                           ; 4                             ;
; 18                                           ; 6                             ;
; 19                                           ; 6                             ;
; 20                                           ; 8                             ;
; 21                                           ; 6                             ;
; 22                                           ; 9                             ;
; 23                                           ; 11                            ;
; 24                                           ; 12                            ;
; 25                                           ; 8                             ;
; 26                                           ; 17                            ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 12                            ;
; 30                                           ; 11                            ;
; 31                                           ; 2                             ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.08) ; Number of LABs  (Total = 226) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 41                            ;
; 2                                               ; 41                            ;
; 3                                               ; 38                            ;
; 4                                               ; 10                            ;
; 5                                               ; 12                            ;
; 6                                               ; 4                             ;
; 7                                               ; 10                            ;
; 8                                               ; 7                             ;
; 9                                               ; 3                             ;
; 10                                              ; 4                             ;
; 11                                              ; 7                             ;
; 12                                              ; 5                             ;
; 13                                              ; 1                             ;
; 14                                              ; 4                             ;
; 15                                              ; 5                             ;
; 16                                              ; 32                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.19) ; Number of LABs  (Total = 226) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 22                            ;
; 3                                            ; 10                            ;
; 4                                            ; 18                            ;
; 5                                            ; 21                            ;
; 6                                            ; 7                             ;
; 7                                            ; 12                            ;
; 8                                            ; 6                             ;
; 9                                            ; 10                            ;
; 10                                           ; 5                             ;
; 11                                           ; 11                            ;
; 12                                           ; 8                             ;
; 13                                           ; 12                            ;
; 14                                           ; 9                             ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 15                            ;
; 19                                           ; 2                             ;
; 20                                           ; 15                            ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 6                             ;
; 24                                           ; 1                             ;
; 25                                           ; 0                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 84           ; 0            ; 84           ; 0            ; 0            ; 88        ; 84           ; 0            ; 88        ; 88        ; 0            ; 31           ; 0            ; 3            ; 50           ; 0            ; 31           ; 50           ; 3            ; 0            ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 0            ; 88        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 88           ; 4            ; 88           ; 88           ; 0         ; 4            ; 88           ; 0         ; 0         ; 88           ; 57           ; 88           ; 85           ; 38           ; 88           ; 57           ; 38           ; 85           ; 88           ; 88           ; 57           ; 88           ; 88           ; 88           ; 88           ; 88           ; 0         ; 88           ; 88           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; spi_miso            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XPlsIO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XDirIO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; YPlsIO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; YDirIO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; APlsIO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADirIO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BPlsIO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BDirIO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Enable[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Enable[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Enable[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Enable[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[15]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[14]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[13]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[12]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[11]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[10]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Output[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Reset[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Reset[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Reset[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Reset[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Xabc[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_ncs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sync_clk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Xabc[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Xabc[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Home[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Home[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LimitPN[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LimitPN[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LimitPN[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LimitPN[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Alarm[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Alarm[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Home[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Home[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LimitPN[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LimitPN[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LimitPN[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LimitPN[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Alarm[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Alarm[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_IO_Input[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_mosi            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_AM               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_BM               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Yabc[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Babc[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Aabc[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Yabc[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Yabc[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Aabc[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Aabc[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Babc[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EX_Babc[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; Unreserved               ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                           ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; Source Clock(s)                                  ; Destination Clock(s)                             ; Delay Added in ns ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 2.7               ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                              ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]  ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a6~porta_address_reg0  ; 0.359             ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]  ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a6~porta_address_reg0  ; 0.359             ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]  ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a6~porta_address_reg0  ; 0.359             ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10] ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a2~porta_address_reg0  ; 0.341             ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]  ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a2~porta_address_reg0  ; 0.028             ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]  ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a15~porta_address_reg0 ; 0.019             ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]  ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a2~porta_address_reg0  ; 0.014             ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11] ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a2~porta_address_reg0  ; 0.014             ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]  ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g124:auto_generated|ram_block1a22~porta_address_reg0 ; 0.013             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 9 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE6E22C8 for design "emc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "epll:inst|altpll:altpll_component|epll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'emc.out.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332060): Node: ecode:inst4|ECDclk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sync_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: emc_fpga_mcu:inst3|readyFlag was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From inst|altpll_component|auto_generated|pll1|clk[0] (Rise) to crsclk50 (Rise) (setup and hold)
    Critical Warning (332169): From crsclk50 (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From inst|altpll_component|auto_generated|pll1|clk[0] (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From inst|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From inst|altpll_component|auto_generated|pll1|clk[0] (Rise) to inst|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     crsclk50
    Info (332111):  100.000 inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 inst|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node epll:inst|altpll:altpll_component|epll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ecode:inst4|ECDclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ecode:inst4|ECDclk~0
Info (176353): Automatically promoted node emc_fpga_mcu:inst3|readyFlag 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node emc_fpga_mcu:inst3|Selector16~0
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.77 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin sync_clk uses I/O standard 2.5 V at 6
Info (144001): Generated suppressed messages file F:/jiaohong/EMCv1.3/output_files/emc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 5205 megabytes
    Info: Processing ended: Wed Dec 26 20:58:55 2018
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/jiaohong/EMCv1.3/output_files/emc.fit.smsg.


