TimeQuest Timing Analyzer report for rra
Tue Mar 29 17:20:09 2016
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 34. Slow 1200mV 0C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 37. Slow 1200mV 0C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 53. Fast 1200mV 0C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 56. Fast 1200mV 0C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; rra                                                             ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.71        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   7.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; rra.sdc       ; OK     ; Tue Mar 29 17:19:57 2016 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------------+--------------------------------------------------------------------+
; Clock Name                                                     ; Type      ; Period     ; Frequency ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                           ; Targets                                                            ;
+----------------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------------+--------------------------------------------------------------------+
; clk                                                            ; Base      ; 20.000     ; 50.0 MHz  ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                                  ; { clk }                                                            ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100.000    ; 10.0 MHz  ; 0.000 ; 50.000    ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; clk    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|inclk[0] ; { rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] } ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 100000.000 ; 0.01 MHz  ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; clk    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|inclk[0] ; { rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] } ;
+----------------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------------+--------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                   ;
+------------+-----------------+----------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note ;
+------------+-----------------+----------------------------------------------------------------+------+
; 69.79 MHz  ; 69.79 MHz       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 87.1 MHz   ; 87.1 MHz        ; clk                                                            ;      ;
; 194.36 MHz ; 194.36 MHz      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                     ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk                                                            ; 8.519  ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 15.665 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 88.864 ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                     ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk                                                            ; 0.358 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.360 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.479 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                          ;
+----------------------------------------------------------------+-----------+---------------+
; Clock                                                          ; Slack     ; End Point TNS ;
+----------------------------------------------------------------+-----------+---------------+
; clk                                                            ; 9.680     ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 49.751    ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 49999.751 ; 0.000         ;
+----------------------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                  ;
+-------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.519 ; addr[5]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.079     ; 11.397     ;
; 8.867 ; addr[6]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.079     ; 11.049     ;
; 8.888 ; addr[1]         ; rra_memory:memory|data_out_prev[12] ; clk          ; clk         ; 20.000       ; -0.056     ; 11.051     ;
; 8.921 ; addr[2]         ; rra_memory:memory|data_out_prev[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 11.000     ;
; 9.046 ; addr[1]         ; rra_memory:memory|data_out[12]      ; clk          ; clk         ; 20.000       ; -0.056     ; 10.893     ;
; 9.065 ; addr[4]         ; rra_memory:memory|data_out_prev[68] ; clk          ; clk         ; 20.000       ; -0.079     ; 10.851     ;
; 9.098 ; addr[5]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.087     ; 10.810     ;
; 9.124 ; addr[5]         ; rra_memory:memory|data_out[51]      ; clk          ; clk         ; 20.000       ; -0.068     ; 10.803     ;
; 9.171 ; addr[1]         ; rra_memory:memory|data_out[0]       ; clk          ; clk         ; 20.000       ; -0.091     ; 10.733     ;
; 9.205 ; addr[5]         ; rra_memory:memory|data_out[69]      ; clk          ; clk         ; 20.000       ; -0.079     ; 10.711     ;
; 9.210 ; addr[1]         ; rra_memory:memory|data_out_prev[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.711     ;
; 9.226 ; addr[2]         ; rra_memory:memory|data_out[9]       ; clk          ; clk         ; 20.000       ; -0.074     ; 10.695     ;
; 9.261 ; addr[4]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.079     ; 10.655     ;
; 9.304 ; t_middle_pos[1] ; t_middle_pos[7]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.629     ;
; 9.304 ; t_middle_pos[1] ; t_middle_pos[6]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.629     ;
; 9.304 ; t_middle_pos[1] ; t_middle_pos[10]                    ; clk          ; clk         ; 20.000       ; -0.062     ; 10.629     ;
; 9.304 ; t_middle_pos[1] ; t_middle_pos[9]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.629     ;
; 9.304 ; t_middle_pos[1] ; t_middle_pos[3]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.629     ;
; 9.324 ; addr[5]         ; rra_memory:memory|data_out[10]      ; clk          ; clk         ; 20.000       ; -0.078     ; 10.593     ;
; 9.329 ; addr[2]         ; rra_memory:memory|data_out[0]       ; clk          ; clk         ; 20.000       ; -0.091     ; 10.575     ;
; 9.356 ; t_middle_pos[0] ; t_middle_pos[7]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.577     ;
; 9.356 ; t_middle_pos[0] ; t_middle_pos[6]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.577     ;
; 9.356 ; t_middle_pos[0] ; t_middle_pos[10]                    ; clk          ; clk         ; 20.000       ; -0.062     ; 10.577     ;
; 9.356 ; t_middle_pos[0] ; t_middle_pos[9]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.577     ;
; 9.356 ; t_middle_pos[0] ; t_middle_pos[3]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.577     ;
; 9.398 ; addr[6]         ; rra_memory:memory|data_out[30]      ; clk          ; clk         ; 20.000       ; -0.079     ; 10.518     ;
; 9.402 ; addr[4]         ; rra_memory:memory|data_out_prev[60] ; clk          ; clk         ; 20.000       ; -0.064     ; 10.529     ;
; 9.409 ; addr[1]         ; rra_memory:memory|data_out_prev[52] ; clk          ; clk         ; 20.000       ; -0.076     ; 10.510     ;
; 9.418 ; addr[3]         ; rra_memory:memory|data_out[56]      ; clk          ; clk         ; 20.000       ; -0.076     ; 10.501     ;
; 9.451 ; addr[2]         ; rra_memory:memory|data_out_prev[12] ; clk          ; clk         ; 20.000       ; -0.056     ; 10.488     ;
; 9.470 ; addr[1]         ; rra_memory:memory|data_out_prev[0]  ; clk          ; clk         ; 20.000       ; -0.091     ; 10.434     ;
; 9.473 ; addr[4]         ; rra_memory:memory|data_out[56]      ; clk          ; clk         ; 20.000       ; -0.076     ; 10.446     ;
; 9.475 ; addr[3]         ; rra_memory:memory|data_out_prev[56] ; clk          ; clk         ; 20.000       ; -0.076     ; 10.444     ;
; 9.477 ; addr[6]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.087     ; 10.431     ;
; 9.486 ; t_middle_pos[1] ; t_middle_pos[11]                    ; clk          ; clk         ; 20.000       ; -0.062     ; 10.447     ;
; 9.486 ; t_middle_pos[1] ; t_middle_pos[4]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.447     ;
; 9.486 ; t_middle_pos[1] ; t_middle_pos[5]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.447     ;
; 9.486 ; t_middle_pos[1] ; t_middle_pos[8]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.447     ;
; 9.486 ; t_middle_pos[1] ; t_middle_pos[2]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.447     ;
; 9.486 ; t_middle_pos[1] ; t_middle_pos[1]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.447     ;
; 9.486 ; t_middle_pos[1] ; t_middle_pos[0]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.447     ;
; 9.487 ; addr[3]         ; rra_memory:memory|data_out_prev[68] ; clk          ; clk         ; 20.000       ; -0.079     ; 10.429     ;
; 9.515 ; addr[1]         ; rra_memory:memory|data_out[9]       ; clk          ; clk         ; 20.000       ; -0.074     ; 10.406     ;
; 9.530 ; addr[4]         ; rra_memory:memory|data_out_prev[56] ; clk          ; clk         ; 20.000       ; -0.076     ; 10.389     ;
; 9.538 ; t_middle_pos[0] ; t_middle_pos[11]                    ; clk          ; clk         ; 20.000       ; -0.062     ; 10.395     ;
; 9.538 ; t_middle_pos[0] ; t_middle_pos[4]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.395     ;
; 9.538 ; t_middle_pos[0] ; t_middle_pos[5]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.395     ;
; 9.538 ; t_middle_pos[0] ; t_middle_pos[8]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.395     ;
; 9.538 ; t_middle_pos[0] ; t_middle_pos[2]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.395     ;
; 9.538 ; t_middle_pos[0] ; t_middle_pos[1]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.395     ;
; 9.538 ; t_middle_pos[0] ; t_middle_pos[0]                     ; clk          ; clk         ; 20.000       ; -0.062     ; 10.395     ;
; 9.543 ; addr[4]         ; rra_memory:memory|data_out[31]      ; clk          ; clk         ; 20.000       ; -0.079     ; 10.373     ;
; 9.546 ; addr[6]         ; rra_memory:memory|data_out[46]      ; clk          ; clk         ; 20.000       ; -0.092     ; 10.357     ;
; 9.553 ; addr[6]         ; rra_memory:memory|data_out[69]      ; clk          ; clk         ; 20.000       ; -0.079     ; 10.363     ;
; 9.554 ; addr[6]         ; rra_memory:memory|data_out_prev[52] ; clk          ; clk         ; 20.000       ; -0.076     ; 10.365     ;
; 9.560 ; addr[4]         ; rra_memory:memory|data_out_prev[16] ; clk          ; clk         ; 20.000       ; -0.056     ; 10.379     ;
; 9.566 ; addr[3]         ; rra_memory:memory|data_out_prev[16] ; clk          ; clk         ; 20.000       ; -0.056     ; 10.373     ;
; 9.571 ; addr[4]         ; rra_memory:memory|data_out[16]      ; clk          ; clk         ; 20.000       ; -0.056     ; 10.368     ;
; 9.577 ; addr[3]         ; rra_memory:memory|data_out[16]      ; clk          ; clk         ; 20.000       ; -0.056     ; 10.362     ;
; 9.588 ; addr[3]         ; rra_memory:memory|data_out[51]      ; clk          ; clk         ; 20.000       ; -0.068     ; 10.339     ;
; 9.591 ; addr[3]         ; rra_memory:memory|data_out[46]      ; clk          ; clk         ; 20.000       ; -0.092     ; 10.312     ;
; 9.596 ; addr[3]         ; rra_memory:memory|data_out[10]      ; clk          ; clk         ; 20.000       ; -0.078     ; 10.321     ;
; 9.597 ; addr[1]         ; rra_memory:memory|data_out[1]       ; clk          ; clk         ; 20.000       ; -0.091     ; 10.307     ;
; 9.601 ; addr[6]         ; rra_memory:memory|data_out[42]      ; clk          ; clk         ; 20.000       ; -0.083     ; 10.311     ;
; 9.601 ; addr[3]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.087     ; 10.307     ;
; 9.607 ; addr[6]         ; rra_memory:memory|data_out[66]      ; clk          ; clk         ; 20.000       ; -0.079     ; 10.309     ;
; 9.609 ; addr[2]         ; rra_memory:memory|data_out[12]      ; clk          ; clk         ; 20.000       ; -0.056     ; 10.330     ;
; 9.626 ; addr[1]         ; rra_memory:memory|data_out_prev[1]  ; clk          ; clk         ; 20.000       ; -0.091     ; 10.278     ;
; 9.626 ; addr[4]         ; rra_memory:memory|data_out[60]      ; clk          ; clk         ; 20.000       ; -0.064     ; 10.305     ;
; 9.627 ; addr[1]         ; rra_memory:memory|data_out[52]      ; clk          ; clk         ; 20.000       ; -0.076     ; 10.292     ;
; 9.628 ; addr[2]         ; rra_memory:memory|data_out_prev[0]  ; clk          ; clk         ; 20.000       ; -0.091     ; 10.276     ;
; 9.630 ; addr[5]         ; rra_memory:memory|data_out_prev[0]  ; clk          ; clk         ; 20.000       ; -0.091     ; 10.274     ;
; 9.636 ; addr[5]         ; rra_memory:memory|data_out_prev[10] ; clk          ; clk         ; 20.000       ; -0.078     ; 10.281     ;
; 9.645 ; addr[5]         ; rra_memory:memory|data_out[42]      ; clk          ; clk         ; 20.000       ; -0.083     ; 10.267     ;
; 9.657 ; addr[1]         ; rra_memory:memory|data_out[29]      ; clk          ; clk         ; 20.000       ; -0.069     ; 10.269     ;
; 9.661 ; addr[1]         ; rra_memory:memory|data_out_prev[29] ; clk          ; clk         ; 20.000       ; -0.069     ; 10.265     ;
; 9.661 ; addr[4]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.087     ; 10.247     ;
; 9.668 ; addr[3]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.079     ; 10.248     ;
; 9.683 ; addr[5]         ; rra_memory:memory|data_out_prev[57] ; clk          ; clk         ; 20.000       ; -0.076     ; 10.236     ;
; 9.688 ; addr[5]         ; rra_memory:memory|data_out[30]      ; clk          ; clk         ; 20.000       ; -0.079     ; 10.228     ;
; 9.692 ; addr[3]         ; rra_memory:memory|data_out[31]      ; clk          ; clk         ; 20.000       ; -0.079     ; 10.224     ;
; 9.696 ; addr[4]         ; rra_memory:memory|data_out[68]      ; clk          ; clk         ; 20.000       ; -0.079     ; 10.220     ;
; 9.700 ; addr[1]         ; rra_memory:memory|data_out[44]      ; clk          ; clk         ; 20.000       ; -0.080     ; 10.215     ;
; 9.701 ; addr[1]         ; rra_memory:memory|data_out_prev[44] ; clk          ; clk         ; 20.000       ; -0.080     ; 10.214     ;
; 9.702 ; addr[5]         ; rra_memory:memory|data_out[57]      ; clk          ; clk         ; 20.000       ; -0.076     ; 10.217     ;
; 9.717 ; t_middle_pos[1] ; t_wrist_pos[3]                      ; clk          ; clk         ; 20.000       ; -0.102     ; 10.176     ;
; 9.717 ; t_middle_pos[1] ; t_wrist_pos[4]                      ; clk          ; clk         ; 20.000       ; -0.102     ; 10.176     ;
; 9.717 ; t_middle_pos[1] ; t_wrist_pos[5]                      ; clk          ; clk         ; 20.000       ; -0.102     ; 10.176     ;
; 9.725 ; t_middle_pos[1] ; t_lower_pos[3]                      ; clk          ; clk         ; 20.000       ; -0.103     ; 10.167     ;
; 9.725 ; t_middle_pos[1] ; t_lower_pos[6]                      ; clk          ; clk         ; 20.000       ; -0.103     ; 10.167     ;
; 9.725 ; t_middle_pos[1] ; t_lower_pos[5]                      ; clk          ; clk         ; 20.000       ; -0.103     ; 10.167     ;
; 9.726 ; addr[4]         ; rra_memory:memory|data_out_prev[31] ; clk          ; clk         ; 20.000       ; -0.079     ; 10.190     ;
; 9.727 ; addr[3]         ; rra_memory:memory|data_out_prev[51] ; clk          ; clk         ; 20.000       ; -0.068     ; 10.200     ;
; 9.728 ; t_middle_pos[1] ; t_wrist_pos[1]                      ; clk          ; clk         ; 20.000       ; -0.104     ; 10.163     ;
; 9.728 ; t_middle_pos[1] ; t_wrist_pos[0]                      ; clk          ; clk         ; 20.000       ; -0.104     ; 10.163     ;
; 9.728 ; t_middle_pos[1] ; t_wrist_pos[10]                     ; clk          ; clk         ; 20.000       ; -0.104     ; 10.163     ;
; 9.728 ; t_middle_pos[1] ; t_wrist_pos[8]                      ; clk          ; clk         ; 20.000       ; -0.104     ; 10.163     ;
; 9.742 ; addr[1]         ; rra_memory:memory|data_out_prev[51] ; clk          ; clk         ; 20.000       ; -0.068     ; 10.185     ;
; 9.768 ; addr[6]         ; rra_memory:memory|data_out_prev[66] ; clk          ; clk         ; 20.000       ; -0.079     ; 10.148     ;
; 9.769 ; t_middle_pos[0] ; t_wrist_pos[3]                      ; clk          ; clk         ; 20.000       ; -0.102     ; 10.124     ;
+-------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                           ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                                    ; To Node                                           ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 15.665    ; t_upper_pos[9]                               ; rra_servo_controller:rra_servo_upper|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.362     ; 1.918      ;
; 15.732    ; t_lower_pos[1]                               ; rra_servo_controller:rra_servo_lower|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.344     ; 1.869      ;
; 15.736    ; t_gripper_pos[5]                             ; rra_servo_controller:rra_servo_gripper|target[5]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.843      ;
; 15.894    ; t_lower_pos[0]                               ; rra_servo_controller:rra_servo_lower|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.347     ; 1.704      ;
; 15.917    ; t_gripper_pos[10]                            ; rra_servo_controller:rra_servo_gripper|target[10] ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.662      ;
; 15.950    ; t_wrist_pos[0]                               ; rra_servo_controller:rra_servo_wrist|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.368     ; 1.627      ;
; 15.959    ; t_wrist_pos[3]                               ; rra_servo_controller:rra_servo_wrist|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.365     ; 1.621      ;
; 15.961    ; t_base_pos[7]                                ; rra_servo_controller:rra_servo_base|target[7]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.618      ;
; 15.966    ; t_upper_pos[10]                              ; rra_servo_controller:rra_servo_upper|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.613      ;
; 15.980    ; t_upper_pos[2]                               ; rra_servo_controller:rra_servo_upper|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 1.596      ;
; 15.982    ; t_base_pos[8]                                ; rra_servo_controller:rra_servo_base|target[8]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.597      ;
; 16.012    ; t_wrist_pos[5]                               ; rra_servo_controller:rra_servo_wrist|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.362     ; 1.571      ;
; 16.055    ; t_upper_pos[3]                               ; rra_servo_controller:rra_servo_upper|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 1.521      ;
; 16.056    ; t_wrist_pos[10]                              ; rra_servo_controller:rra_servo_wrist|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.363     ; 1.526      ;
; 16.060    ; t_gripper_pos[0]                             ; rra_servo_controller:rra_servo_gripper|target[0]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.519      ;
; 16.131    ; t_wrist_pos[4]                               ; rra_servo_controller:rra_servo_wrist|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.363     ; 1.451      ;
; 16.133    ; t_gripper_pos[7]                             ; rra_servo_controller:rra_servo_gripper|target[7]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.446      ;
; 16.151    ; t_gripper_pos[8]                             ; rra_servo_controller:rra_servo_gripper|target[8]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.428      ;
; 16.155    ; t_upper_pos[7]                               ; rra_servo_controller:rra_servo_upper|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.365     ; 1.425      ;
; 16.165    ; t_upper_pos[5]                               ; rra_servo_controller:rra_servo_upper|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.365     ; 1.415      ;
; 16.166    ; t_gripper_pos[9]                             ; rra_servo_controller:rra_servo_gripper|target[9]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.413      ;
; 16.176    ; t_lower_pos[11]                              ; rra_servo_controller:rra_servo_lower|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.349     ; 1.420      ;
; 16.215    ; t_base_pos[11]                               ; rra_servo_controller:rra_servo_base|target[11]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.355     ; 1.375      ;
; 16.232    ; t_upper_pos[8]                               ; rra_servo_controller:rra_servo_upper|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.361     ; 1.352      ;
; 16.240    ; t_gripper_pos[2]                             ; rra_servo_controller:rra_servo_gripper|target[2]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.339      ;
; 16.249    ; t_gripper_pos[6]                             ; rra_servo_controller:rra_servo_gripper|target[6]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.330      ;
; 16.252    ; t_gripper_pos[1]                             ; rra_servo_controller:rra_servo_gripper|target[1]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.327      ;
; 16.266    ; t_upper_pos[1]                               ; rra_servo_controller:rra_servo_upper|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 1.310      ;
; 16.270    ; t_base_pos[10]                               ; rra_servo_controller:rra_servo_base|target[10]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.309      ;
; 16.273    ; t_lower_pos[9]                               ; rra_servo_controller:rra_servo_lower|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.349     ; 1.323      ;
; 16.274    ; t_lower_pos[8]                               ; rra_servo_controller:rra_servo_lower|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.349     ; 1.322      ;
; 16.281    ; t_wrist_pos[8]                               ; rra_servo_controller:rra_servo_wrist|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.368     ; 1.296      ;
; 16.293    ; t_middle_pos[1]                              ; rra_servo_controller:rra_servo_middle|target[1]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 1.283      ;
; 16.294    ; t_upper_pos[0]                               ; rra_servo_controller:rra_servo_upper|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 1.282      ;
; 16.309    ; t_gripper_pos[3]                             ; rra_servo_controller:rra_servo_gripper|target[3]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.270      ;
; 16.309    ; t_upper_pos[4]                               ; rra_servo_controller:rra_servo_upper|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 1.267      ;
; 16.316    ; t_upper_pos[11]                              ; rra_servo_controller:rra_servo_upper|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 1.260      ;
; 16.350    ; t_base_pos[9]                                ; rra_servo_controller:rra_servo_base|target[9]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.367     ; 1.228      ;
; 16.395    ; t_wrist_pos[2]                               ; rra_servo_controller:rra_servo_wrist|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.364     ; 1.186      ;
; 16.425    ; t_upper_pos[6]                               ; rra_servo_controller:rra_servo_upper|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.365     ; 1.155      ;
; 16.436    ; t_wrist_pos[11]                              ; rra_servo_controller:rra_servo_wrist|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.365     ; 1.144      ;
; 16.448    ; t_wrist_pos[6]                               ; rra_servo_controller:rra_servo_wrist|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.364     ; 1.133      ;
; 16.472    ; t_lower_pos[3]                               ; rra_servo_controller:rra_servo_lower|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.348     ; 1.125      ;
; 16.475    ; t_wrist_pos[1]                               ; rra_servo_controller:rra_servo_wrist|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.363     ; 1.107      ;
; 16.490    ; t_lower_pos[5]                               ; rra_servo_controller:rra_servo_lower|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.348     ; 1.107      ;
; 16.495    ; t_lower_pos[7]                               ; rra_servo_controller:rra_servo_lower|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.349     ; 1.101      ;
; 16.502    ; t_wrist_pos[9]                               ; rra_servo_controller:rra_servo_wrist|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.364     ; 1.079      ;
; 16.505    ; t_gripper_pos[11]                            ; rra_servo_controller:rra_servo_gripper|target[11] ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 1.074      ;
; 16.506    ; t_wrist_pos[7]                               ; rra_servo_controller:rra_servo_wrist|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.364     ; 1.075      ;
; 16.516    ; t_lower_pos[2]                               ; rra_servo_controller:rra_servo_lower|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.349     ; 1.080      ;
; 16.517    ; t_lower_pos[10]                              ; rra_servo_controller:rra_servo_lower|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.349     ; 1.079      ;
; 16.535    ; t_lower_pos[6]                               ; rra_servo_controller:rra_servo_lower|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.348     ; 1.062      ;
; 16.539    ; t_lower_pos[4]                               ; rra_servo_controller:rra_servo_lower|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.349     ; 1.057      ;
; 16.586    ; t_middle_pos[7]                              ; rra_servo_controller:rra_servo_middle|target[7]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.990      ;
; 16.590    ; t_gripper_pos[4]                             ; rra_servo_controller:rra_servo_gripper|target[4]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 0.989      ;
; 16.593    ; t_middle_pos[10]                             ; rra_servo_controller:rra_servo_middle|target[10]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.983      ;
; 16.698    ; t_middle_pos[6]                              ; rra_servo_controller:rra_servo_middle|target[6]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.878      ;
; 16.721    ; t_middle_pos[9]                              ; rra_servo_controller:rra_servo_middle|target[9]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.855      ;
; 16.723    ; t_base_pos[0]                                ; rra_servo_controller:rra_servo_base|target[0]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 0.856      ;
; 16.744    ; t_middle_pos[0]                              ; rra_servo_controller:rra_servo_middle|target[0]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.832      ;
; 16.748    ; t_middle_pos[11]                             ; rra_servo_controller:rra_servo_middle|target[11]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.828      ;
; 16.756    ; t_base_pos[4]                                ; rra_servo_controller:rra_servo_base|target[4]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 0.823      ;
; 16.761    ; t_base_pos[6]                                ; rra_servo_controller:rra_servo_base|target[6]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 0.818      ;
; 16.767    ; t_middle_pos[5]                              ; rra_servo_controller:rra_servo_middle|target[5]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.809      ;
; 16.847    ; t_middle_pos[2]                              ; rra_servo_controller:rra_servo_middle|target[2]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.729      ;
; 16.856    ; t_base_pos[5]                                ; rra_servo_controller:rra_servo_base|target[5]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 0.723      ;
; 16.857    ; t_base_pos[3]                                ; rra_servo_controller:rra_servo_base|target[3]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 0.722      ;
; 16.858    ; t_middle_pos[3]                              ; rra_servo_controller:rra_servo_middle|target[3]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.718      ;
; 16.860    ; t_base_pos[2]                                ; rra_servo_controller:rra_servo_base|target[2]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 0.719      ;
; 16.864    ; t_base_pos[1]                                ; rra_servo_controller:rra_servo_base|target[1]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.366     ; 0.715      ;
; 16.866    ; t_middle_pos[4]                              ; rra_servo_controller:rra_servo_middle|target[4]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.710      ;
; 16.869    ; t_middle_pos[8]                              ; rra_servo_controller:rra_servo_middle|target[8]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.369     ; 0.707      ;
; 99985.672 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.086     ; 14.237     ;
; 99985.785 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.082     ; 14.128     ;
; 99985.785 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.082     ; 14.128     ;
; 99985.814 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.086     ; 14.095     ;
; 99985.917 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.995     ;
; 99985.919 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.993     ;
; 99985.939 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.973     ;
; 99985.940 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.972     ;
; 99985.974 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.938     ;
; 99985.978 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.092     ; 13.925     ;
; 99986.070 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.842     ;
; 99986.073 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.839     ;
; 99986.087 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.079     ; 13.829     ;
; 99986.087 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.079     ; 13.829     ;
; 99986.091 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.088     ; 13.816     ;
; 99986.091 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.088     ; 13.816     ;
; 99986.116 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.796     ;
; 99986.120 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.092     ; 13.783     ;
; 99986.219 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.080     ; 13.696     ;
; 99986.221 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.080     ; 13.694     ;
; 99986.223 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.089     ; 13.683     ;
; 99986.225 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.089     ; 13.681     ;
; 99986.241 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.080     ; 13.674     ;
; 99986.242 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.080     ; 13.673     ;
; 99986.245 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.089     ; 13.661     ;
; 99986.246 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.089     ; 13.660     ;
; 99986.335 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.083     ; 13.577     ;
; 99986.368 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_lower|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.066     ; 13.561     ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                              ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                              ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.864 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.978     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 88.925 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.912     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.031 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.151     ; 10.813     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.117 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.158     ; 10.720     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[15] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[14] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[13] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[11] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.246 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[10] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.590     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.249 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.153     ; 10.593     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.272 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.571     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[11] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[13] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[14] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[15] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[10] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.282 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.152     ; 10.561     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.350 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.149     ; 10.496     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.404 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.432     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.422 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.150     ; 10.423     ;
; 89.438 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.159     ; 10.398     ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                           ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|col_count[1]                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rra_key_in:keypad|key_count[1]                                ; rra_key_in:keypad|key_count[1]                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rra_key_in:keypad|key_count[0]                                ; rra_key_in:keypad|key_count[0]                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rra_feedback:feedback|\write_lcd:char[2]                      ; rra_feedback:feedback|\write_lcd:char[2]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rra_feedback:feedback|\write_lcd:char[1]                      ; rra_feedback:feedback|\write_lcd:char[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; rra_controller:controller|c_state.s_MOVING                    ; rra_controller:controller|c_state.s_MOVING                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[0]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[0]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[1]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[4]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[5]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[6]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|col_count[0]                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; rra_feedback:feedback|enable                                  ; rra_feedback:feedback|enable                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; rra_feedback:feedback|\write_lcd:char[0]                      ; rra_feedback:feedback|\write_lcd:char[0]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.373 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[5]           ; rra_feedback:feedback|o_7seg3[5]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.591      ;
; 0.374 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[4]           ; rra_feedback:feedback|o_7seg1[4]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[0]           ; rra_feedback:feedback|o_7seg3[0]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[4]           ; rra_feedback:feedback|o_7seg4[4]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[0]           ; rra_feedback:feedback|o_7seg2[0]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[4]           ; rra_feedback:feedback|o_7seg3[4]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; rra_key_in:keypad|key_next[7]                                 ; rra_key_in:keypad|key_out[7]                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[0]           ; rra_feedback:feedback|o_7seg1[0]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[5]           ; rra_feedback:feedback|o_7seg1[5]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[4]           ; rra_feedback:feedback|o_7seg2[4]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[2]           ; rra_feedback:feedback|o_7seg3[2]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[6]           ; rra_feedback:feedback|o_7seg3[6]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[5]           ; rra_feedback:feedback|o_7seg4[5]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[3]           ; rra_feedback:feedback|o_7seg2[3]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.377 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[2]           ; rra_feedback:feedback|o_7seg4[2]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.394 ; rra_key_in:keypad|key_count[0]                                ; rra_key_in:keypad|key_count[1]                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; data_in[6]                                                    ; rra_memory:memory|data[118][6]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.394 ; data_in[4]                                                    ; rra_memory:memory|data[19][4]                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; rra_controller:controller|c_state.s_LOAD_KEYPAD               ; rra_controller:controller|c_state.s_MOVING                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.405 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; clk          ; clk         ; 0.000        ; 0.061      ; 0.623      ;
; 0.411 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[2]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.629      ;
; 0.414 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[0]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.632      ;
; 0.414 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[3]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.632      ;
; 0.414 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[4]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.632      ;
; 0.415 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[5]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.633      ;
; 0.415 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[6]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.633      ;
; 0.416 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[1]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.634      ;
; 0.479 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[2]           ; rra_feedback:feedback|o_7seg1[2]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.697      ;
; 0.480 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[3]           ; rra_feedback:feedback|o_7seg3[3]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.698      ;
; 0.480 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[3]           ; rra_feedback:feedback|o_7seg4[3]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.698      ;
; 0.480 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[6]           ; rra_feedback:feedback|o_7seg4[6]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.698      ;
; 0.481 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[2]           ; rra_feedback:feedback|o_7seg2[2]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.481 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[1]           ; rra_feedback:feedback|o_7seg3[1]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.481 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[1]           ; rra_feedback:feedback|o_7seg4[1]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.495 ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[31]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_e              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.714      ;
; 0.503 ; addr[6]                                                       ; rra_memory:memory|valid_out                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.721      ;
; 0.512 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[1]           ; rra_feedback:feedback|o_7seg1[1]                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.729      ;
; 0.512 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[1]           ; rra_feedback:feedback|o_7seg2[1]                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.729      ;
; 0.513 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[5]           ; rra_feedback:feedback|o_7seg2[5]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.732      ;
; 0.517 ; rra_key_in:keypad|key_next[1]                                 ; rra_key_in:keypad|key_out[1]                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; rra_key_in:keypad|key_next[4]                                 ; rra_key_in:keypad|key_out[4]                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; rra_feedback:feedback|enable                                  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.734      ;
; 0.518 ; addr[0]                                                       ; rra_memory:memory|data_out[22]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; rra_memory:memory|data_out[1]                                 ; t_lower_pos[1]                                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.519 ; rra_memory:memory|data_out[0]                                 ; t_lower_pos[0]                                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.520 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; rra_feedback:feedback|rra_lcd_controller:lcd|state.ready      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.738      ;
; 0.526 ; rra_key_in:keypad|err                                         ; rra_key_in:keypad|key_err                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 0.743      ;
; 0.526 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[0]           ; rra_feedback:feedback|o_7seg4[0]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.745      ;
; 0.531 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[1]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.750      ;
; 0.533 ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~56_OTERM7   ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[28]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.752      ;
; 0.534 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[3]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.753      ;
; 0.537 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[0]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[6]           ; rra_feedback:feedback|o_7seg2[6]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; data_in[66]                                                   ; rra_memory:memory|data[71][66]                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.756      ;
; 0.539 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.ready      ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.757      ;
; 0.541 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[2]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.760      ;
; 0.556 ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~62_OTERM1   ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[29]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.558 ; rra_feedback:feedback|enable                                  ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.570 ; rra_key_in:keypad|delay[3]                                    ; rra_key_in:keypad|delay[3]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; rra_key_in:keypad|delay[13]                                   ; rra_key_in:keypad|delay[13]                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; rra_key_in:keypad|delay[1]                                    ; rra_key_in:keypad|delay[1]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_key_in:keypad|delay[5]                                    ; rra_key_in:keypad|delay[5]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_key_in:keypad|delay[11]                                   ; rra_key_in:keypad|delay[11]                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_key_in:keypad|delay[15]                                   ; rra_key_in:keypad|delay[15]                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; rra_key_in:keypad|delay[6]                                    ; rra_key_in:keypad|delay[6]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; rra_key_in:keypad|delay[7]                                    ; rra_key_in:keypad|delay[7]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_key_in:keypad|delay[2]                                    ; rra_key_in:keypad|delay[2]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_key_in:keypad|delay[9]                                    ; rra_key_in:keypad|delay[9]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; addr[3]                                                       ; addr[3]                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; rra_key_in:keypad|delay[14]                                   ; rra_key_in:keypad|delay[14]                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; rra_key_in:keypad|delay[4]                                    ; rra_key_in:keypad|delay[4]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_key_in:keypad|delay[12]                                   ; rra_key_in:keypad|delay[12]                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_key_in:keypad|delay[10]                                   ; rra_key_in:keypad|delay[10]                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_key_in:keypad|delay[8]                                    ; rra_key_in:keypad|delay[8]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.579 ; addr[4]                                                       ; addr[4]                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.581 ; addr[6]                                                       ; addr[6]                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.581 ; addr[5]                                                       ; addr[5]                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.591 ; addr[2]                                                       ; addr[2]                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.809      ;
; 0.592 ; rra_key_in:keypad|delay[0]                                    ; rra_key_in:keypad|delay[0]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.593 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|key_col[2]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.595 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|key_col[3]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.814      ;
; 0.595 ; rra_feedback:feedback|segVal[3]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[3]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.813      ;
; 0.597 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|key_col[1]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.816      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.360 ; rra_servo_controller:rra_servo_base|target[12]      ; rra_servo_controller:rra_servo_base|target[12]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.577      ;
; 0.361 ; rra_servo_controller:rra_servo_base|counter_1khz[0] ; rra_servo_controller:rra_servo_base|counter_1khz[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.580      ;
; 0.399 ; rra_servo_controller:rra_servo_wrist|current[2]     ; rra_servo_controller:rra_servo_wrist|o_current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.617      ;
; 0.415 ; rra_servo_controller:rra_servo_lower|current[5]     ; rra_servo_controller:rra_servo_lower|o_current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.633      ;
; 0.416 ; rra_servo_controller:rra_servo_upper|target[5]      ; rra_servo_controller:rra_servo_upper|current[5]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.634      ;
; 0.432 ; rra_servo_controller:rra_servo_wrist|target[6]      ; rra_servo_controller:rra_servo_wrist|current[6]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.650      ;
; 0.497 ; rra_servo_controller:rra_servo_wrist|current[10]    ; rra_servo_controller:rra_servo_wrist|o_current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.715      ;
; 0.506 ; rra_servo_controller:rra_servo_wrist|target[9]      ; rra_servo_controller:rra_servo_wrist|current[9]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.724      ;
; 0.522 ; rra_servo_controller:rra_servo_upper|target[7]      ; rra_servo_controller:rra_servo_upper|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.740      ;
; 0.526 ; rra_servo_controller:rra_servo_wrist|target[1]      ; rra_servo_controller:rra_servo_wrist|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.744      ;
; 0.549 ; rra_servo_controller:rra_servo_gripper|target[10]   ; rra_servo_controller:rra_servo_gripper|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.766      ;
; 0.554 ; rra_servo_controller:rra_servo_wrist|current[6]     ; rra_servo_controller:rra_servo_wrist|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.772      ;
; 0.562 ; rra_servo_controller:rra_servo_lower|current[7]     ; rra_servo_controller:rra_servo_lower|o_current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.780      ;
; 0.566 ; rra_servo_controller:rra_servo_gripper|target[9]    ; rra_servo_controller:rra_servo_gripper|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.783      ;
; 0.573 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.790      ;
; 0.592 ; rra_servo_controller:rra_servo_wrist|target[5]      ; rra_servo_controller:rra_servo_wrist|current[5]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.810      ;
; 0.598 ; rra_servo_controller:rra_servo_upper|target[6]      ; rra_servo_controller:rra_servo_upper|current[6]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.816      ;
; 0.600 ; rra_servo_controller:rra_servo_wrist|target[2]      ; rra_servo_controller:rra_servo_wrist|current[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.818      ;
; 0.655 ; rra_servo_controller:rra_servo_middle|current[2]    ; rra_servo_controller:rra_servo_middle|o_current[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.874      ;
; 0.657 ; rra_servo_controller:rra_servo_base|target[8]       ; rra_servo_controller:rra_servo_base|current[8]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.875      ;
; 0.677 ; rra_servo_controller:rra_servo_gripper|current[7]   ; rra_servo_controller:rra_servo_gripper|o_current[7] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.895      ;
; 0.683 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.900      ;
; 0.709 ; rra_servo_controller:rra_servo_gripper|target[2]    ; rra_servo_controller:rra_servo_gripper|current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.926      ;
; 0.709 ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.926      ;
; 0.722 ; rra_servo_controller:rra_servo_base|current[1]      ; rra_servo_controller:rra_servo_base|o_current[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.940      ;
; 0.728 ; rra_servo_controller:rra_servo_gripper|target[8]    ; rra_servo_controller:rra_servo_gripper|current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.945      ;
; 0.730 ; rra_servo_controller:rra_servo_base|target[7]       ; rra_servo_controller:rra_servo_base|current[7]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.948      ;
; 0.737 ; rra_servo_controller:rra_servo_middle|target[4]     ; rra_servo_controller:rra_servo_middle|current[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.955      ;
; 0.741 ; rra_servo_controller:rra_servo_gripper|target[7]    ; rra_servo_controller:rra_servo_gripper|current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.958      ;
; 0.743 ; rra_servo_controller:rra_servo_lower|target[1]      ; rra_servo_controller:rra_servo_lower|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.962      ;
; 0.749 ; rra_servo_controller:rra_servo_lower|current[1]     ; rra_servo_controller:rra_servo_lower|o_current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 0.965      ;
; 0.753 ; rra_servo_controller:rra_servo_lower|current[10]    ; rra_servo_controller:rra_servo_lower|o_current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.971      ;
; 0.756 ; rra_servo_controller:rra_servo_gripper|target[5]    ; rra_servo_controller:rra_servo_gripper|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.987      ;
; 0.757 ; rra_servo_controller:rra_servo_wrist|target[4]      ; rra_servo_controller:rra_servo_wrist|current[4]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.977      ;
; 0.761 ; rra_servo_controller:rra_servo_middle|target[9]     ; rra_servo_controller:rra_servo_middle|current[9]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.979      ;
; 0.766 ; rra_servo_controller:rra_servo_wrist|current[7]     ; rra_servo_controller:rra_servo_wrist|o_current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.984      ;
; 0.776 ; rra_servo_controller:rra_servo_upper|target[8]      ; rra_servo_controller:rra_servo_upper|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.994      ;
; 0.789 ; rra_servo_controller:rra_servo_upper|target[11]     ; rra_servo_controller:rra_servo_upper|current[11]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.012      ;
; 0.797 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.014      ;
; 0.808 ; rra_servo_controller:rra_servo_wrist|current[1]     ; rra_servo_controller:rra_servo_wrist|o_current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.028      ;
; 0.810 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.027      ;
; 0.820 ; rra_servo_controller:rra_servo_wrist|current[8]     ; rra_servo_controller:rra_servo_wrist|o_current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 1.035      ;
; 0.827 ; rra_servo_controller:rra_servo_middle|target[6]     ; rra_servo_controller:rra_servo_middle|current[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.045      ;
; 0.829 ; rra_servo_controller:rra_servo_middle|target[3]     ; rra_servo_controller:rra_servo_middle|current[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.047      ;
; 0.829 ; rra_servo_controller:rra_servo_base|current[10]     ; rra_servo_controller:rra_servo_base|o_current[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.047      ;
; 0.836 ; rra_servo_controller:rra_servo_wrist|target[7]      ; rra_servo_controller:rra_servo_wrist|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.057      ;
; 0.837 ; rra_servo_controller:rra_servo_upper|current[6]     ; rra_servo_controller:rra_servo_upper|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.053      ;
; 0.842 ; rra_servo_controller:rra_servo_middle|current[8]    ; rra_servo_controller:rra_servo_middle|o_current[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.062      ;
; 0.843 ; rra_servo_controller:rra_servo_middle|target[2]     ; rra_servo_controller:rra_servo_middle|current[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.061      ;
; 0.852 ; rra_servo_controller:rra_servo_base|current[0]      ; rra_servo_controller:rra_servo_base|o_current[0]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.070      ;
; 0.852 ; rra_servo_controller:rra_servo_upper|current[0]     ; rra_servo_controller:rra_servo_upper|o_current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.061      ;
; 0.853 ; rra_servo_controller:rra_servo_base|target[6]       ; rra_servo_controller:rra_servo_base|current[6]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.071      ;
; 0.854 ; rra_servo_controller:rra_servo_lower|current[6]     ; rra_servo_controller:rra_servo_lower|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.068      ;
; 0.859 ; rra_servo_controller:rra_servo_wrist|current[4]     ; rra_servo_controller:rra_servo_wrist|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.075      ;
; 0.874 ; rra_servo_controller:rra_servo_gripper|current[0]   ; rra_servo_controller:rra_servo_gripper|current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.092      ;
; 0.874 ; rra_servo_controller:rra_servo_base|current[0]      ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.092      ;
; 0.878 ; rra_servo_controller:rra_servo_middle|target[7]     ; rra_servo_controller:rra_servo_middle|current[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.096      ;
; 0.883 ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.101      ;
; 0.884 ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.101      ;
; 0.885 ; rra_servo_controller:rra_servo_base|current[13]     ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.103      ;
; 0.886 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.103      ;
; 0.887 ; rra_servo_controller:rra_servo_middle|target[8]     ; rra_servo_controller:rra_servo_middle|current[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.105      ;
; 0.907 ; rra_servo_controller:rra_servo_middle|target[5]     ; rra_servo_controller:rra_servo_middle|current[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.125      ;
; 0.907 ; rra_servo_controller:rra_servo_base|target[4]       ; rra_servo_controller:rra_servo_base|current[4]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 1.151      ;
; 0.914 ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.131      ;
; 0.917 ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.134      ;
; 0.920 ; rra_servo_controller:rra_servo_wrist|current[12]    ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.138      ;
; 0.923 ; rra_servo_controller:rra_servo_upper|target[3]      ; rra_servo_controller:rra_servo_upper|current[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 1.148      ;
; 0.927 ; rra_servo_controller:rra_servo_lower|target[8]      ; rra_servo_controller:rra_servo_lower|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.150      ;
; 0.935 ; rra_servo_controller:rra_servo_lower|current[4]     ; rra_servo_controller:rra_servo_lower|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.151      ;
; 0.940 ; rra_servo_controller:rra_servo_base|target[11]      ; rra_servo_controller:rra_servo_base|current[11]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.159      ;
; 0.940 ; rra_servo_controller:rra_servo_gripper|target[6]    ; rra_servo_controller:rra_servo_gripper|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.157      ;
; 0.943 ; rra_servo_controller:rra_servo_lower|target[7]      ; rra_servo_controller:rra_servo_lower|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.166      ;
; 0.948 ; rra_servo_controller:rra_servo_middle|current[3]    ; rra_servo_controller:rra_servo_middle|o_current[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.167      ;
; 0.962 ; rra_servo_controller:rra_servo_wrist|current[5]     ; rra_servo_controller:rra_servo_wrist|o_current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.179      ;
; 0.964 ; rra_servo_controller:rra_servo_middle|current[9]    ; rra_servo_controller:rra_servo_middle|o_current[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.184      ;
; 0.967 ; rra_servo_controller:rra_servo_middle|target[10]    ; rra_servo_controller:rra_servo_middle|current[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.185      ;
; 0.972 ; rra_servo_controller:rra_servo_base|current[2]      ; rra_servo_controller:rra_servo_base|o_current[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.190      ;
; 0.978 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.195      ;
; 0.979 ; rra_servo_controller:rra_servo_gripper|target[4]    ; rra_servo_controller:rra_servo_gripper|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.210      ;
; 0.990 ; rra_servo_controller:rra_servo_gripper|target[1]    ; rra_servo_controller:rra_servo_gripper|current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.067      ; 1.214      ;
; 0.991 ; rra_servo_controller:rra_servo_upper|current[2]     ; rra_servo_controller:rra_servo_upper|o_current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 1.206      ;
; 0.991 ; rra_servo_controller:rra_servo_upper|target[10]     ; rra_servo_controller:rra_servo_upper|current[10]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.210      ;
; 0.992 ; rra_servo_controller:rra_servo_lower|current[0]     ; rra_servo_controller:rra_servo_lower|o_current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.209      ;
; 0.993 ; rra_servo_controller:rra_servo_wrist|target[3]      ; rra_servo_controller:rra_servo_wrist|current[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.215      ;
; 0.999 ; rra_servo_controller:rra_servo_base|current[12]     ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.217      ;
; 0.999 ; rra_servo_controller:rra_servo_upper|target[2]      ; rra_servo_controller:rra_servo_upper|current[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.067      ; 1.223      ;
; 1.000 ; rra_servo_controller:rra_servo_base|current[3]      ; rra_servo_controller:rra_servo_base|o_current[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.218      ;
; 1.000 ; rra_servo_controller:rra_servo_wrist|target[8]      ; rra_servo_controller:rra_servo_wrist|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 1.226      ;
; 1.005 ; rra_servo_controller:rra_servo_base|current[8]      ; rra_servo_controller:rra_servo_base|o_current[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.085      ; 1.247      ;
; 1.005 ; rra_servo_controller:rra_servo_upper|current[4]     ; rra_servo_controller:rra_servo_upper|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 1.220      ;
; 1.007 ; rra_servo_controller:rra_servo_base|target[2]       ; rra_servo_controller:rra_servo_base|current[2]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.225      ;
; 1.011 ; rra_servo_controller:rra_servo_upper|target[1]      ; rra_servo_controller:rra_servo_upper|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 1.237      ;
; 1.013 ; rra_servo_controller:rra_servo_wrist|target[10]     ; rra_servo_controller:rra_servo_wrist|current[10]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.234      ;
; 1.015 ; rra_servo_controller:rra_servo_upper|target[9]      ; rra_servo_controller:rra_servo_upper|current[9]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.236      ;
; 1.022 ; rra_servo_controller:rra_servo_upper|target[4]      ; rra_servo_controller:rra_servo_upper|current[4]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.245      ;
; 1.023 ; rra_servo_controller:rra_servo_lower|target[6]      ; rra_servo_controller:rra_servo_lower|current[6]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.246      ;
; 1.029 ; rra_servo_controller:rra_servo_base|current[4]      ; rra_servo_controller:rra_servo_base|o_current[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.247      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.479 ; rra_servo_controller:rra_servo_middle|pwm_out_i        ; rra_servo_controller:rra_servo_middle|o_pwm_out_i      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.697      ;
; 0.479 ; rra_servo_controller:rra_servo_gripper|pwm_out         ; rra_servo_controller:rra_servo_gripper|o_pwm_out       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.697      ;
; 0.479 ; rra_servo_controller:rra_servo_gripper|pwm_out_i       ; rra_servo_controller:rra_servo_gripper|o_pwm_out_i     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.697      ;
; 0.479 ; rra_servo_controller:rra_servo_wrist|pwm_out_i         ; rra_servo_controller:rra_servo_wrist|o_pwm_out_i       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.697      ;
; 0.480 ; rra_servo_controller:rra_servo_middle|pwm_out          ; rra_servo_controller:rra_servo_middle|o_pwm_out        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.698      ;
; 0.480 ; rra_servo_controller:rra_servo_upper|pwm_out           ; rra_servo_controller:rra_servo_upper|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.697      ;
; 0.481 ; rra_servo_controller:rra_servo_upper|pwm_out_i         ; rra_servo_controller:rra_servo_upper|o_pwm_out_i       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.698      ;
; 0.481 ; rra_servo_controller:rra_servo_wrist|pwm_out           ; rra_servo_controller:rra_servo_wrist|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.698      ;
; 0.506 ; rra_servo_controller:rra_servo_base|pwm_out_i          ; rra_servo_controller:rra_servo_base|o_pwm_out_i        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.725      ;
; 0.555 ; rra_servo_controller:rra_servo_lower|pwm_out           ; rra_servo_controller:rra_servo_lower|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.570 ; rra_servo_controller:rra_servo_middle|pwm_count[15]    ; rra_servo_controller:rra_servo_middle|pwm_count[15]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; rra_servo_controller:rra_servo_gripper|pwm_count[8]    ; rra_servo_controller:rra_servo_gripper|pwm_count[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; rra_servo_controller:rra_servo_gripper|pwm_count[6]    ; rra_servo_controller:rra_servo_gripper|pwm_count[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; rra_servo_controller:rra_servo_base|pwm_count[8]       ; rra_servo_controller:rra_servo_base|pwm_count[8]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; rra_servo_controller:rra_servo_base|pwm_count_i[8]     ; rra_servo_controller:rra_servo_base|pwm_count_i[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; rra_servo_controller:rra_servo_wrist|pwm_count[8]      ; rra_servo_controller:rra_servo_wrist|pwm_count[8]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; rra_servo_controller:rra_servo_wrist|pwm_count[6]      ; rra_servo_controller:rra_servo_wrist|pwm_count[6]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; rra_servo_controller:rra_servo_middle|pwm_count_i[15]  ; rra_servo_controller:rra_servo_middle|pwm_count_i[15]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_middle|pwm_count_i[4]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_gripper|pwm_count[15]   ; rra_servo_controller:rra_servo_gripper|pwm_count[15]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_gripper|pwm_count[4]    ; rra_servo_controller:rra_servo_gripper|pwm_count[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_gripper|pwm_count[7]    ; rra_servo_controller:rra_servo_gripper|pwm_count[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[12] ; rra_servo_controller:rra_servo_gripper|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[9]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[4]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_base|pwm_count_i[15]    ; rra_servo_controller:rra_servo_base|pwm_count_i[15]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_upper|pwm_count_i[12]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[12]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_upper|pwm_count_i[15]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[15]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_wrist|pwm_count[15]     ; rra_servo_controller:rra_servo_wrist|pwm_count[15]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_wrist|pwm_count[12]     ; rra_servo_controller:rra_servo_wrist|pwm_count[12]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_wrist|pwm_count[9]      ; rra_servo_controller:rra_servo_wrist|pwm_count[9]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_wrist|pwm_count[4]      ; rra_servo_controller:rra_servo_wrist|pwm_count[4]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; rra_servo_controller:rra_servo_wrist|pwm_count[7]      ; rra_servo_controller:rra_servo_wrist|pwm_count[7]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; rra_servo_controller:rra_servo_middle|pwm_count_i[5]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_lower|pwm_count_i[14]   ; rra_servo_controller:rra_servo_lower|pwm_count_i[14]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_gripper|pwm_count[5]    ; rra_servo_controller:rra_servo_gripper|pwm_count[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[5]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_base|pwm_count_i[11]    ; rra_servo_controller:rra_servo_base|pwm_count_i[11]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_upper|pwm_count_i[11]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[11]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_upper|pwm_count_i[14]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[14]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_wrist|pwm_count[14]     ; rra_servo_controller:rra_servo_wrist|pwm_count[14]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_wrist|pwm_count[11]     ; rra_servo_controller:rra_servo_wrist|pwm_count[11]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rra_servo_controller:rra_servo_wrist|pwm_count[5]      ; rra_servo_controller:rra_servo_wrist|pwm_count[5]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; rra_servo_controller:rra_servo_middle|pwm_count[3]     ; rra_servo_controller:rra_servo_middle|pwm_count[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_middle|pwm_count[1]     ; rra_servo_controller:rra_servo_middle|pwm_count[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_middle|pwm_count_i[3]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_middle|pwm_count_i[1]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_lower|pwm_count[3]      ; rra_servo_controller:rra_servo_lower|pwm_count[3]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_lower|pwm_count[1]      ; rra_servo_controller:rra_servo_lower|pwm_count[1]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_gripper|pwm_count[3]    ; rra_servo_controller:rra_servo_gripper|pwm_count[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_gripper|pwm_count[1]    ; rra_servo_controller:rra_servo_gripper|pwm_count[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[3]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[1]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_base|pwm_count[3]       ; rra_servo_controller:rra_servo_base|pwm_count[3]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_base|pwm_count[1]       ; rra_servo_controller:rra_servo_base|pwm_count[1]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_base|pwm_count_i[3]     ; rra_servo_controller:rra_servo_base|pwm_count_i[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_base|pwm_count_i[1]     ; rra_servo_controller:rra_servo_base|pwm_count_i[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_upper|pwm_count_i[13]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[13]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_upper|pwm_count_i[10]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_wrist|pwm_count[13]     ; rra_servo_controller:rra_servo_wrist|pwm_count[13]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_wrist|pwm_count[10]     ; rra_servo_controller:rra_servo_wrist|pwm_count[10]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_wrist|pwm_count[3]      ; rra_servo_controller:rra_servo_wrist|pwm_count[3]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_wrist|pwm_count[1]      ; rra_servo_controller:rra_servo_wrist|pwm_count[1]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_wrist|pwm_count_i[3]    ; rra_servo_controller:rra_servo_wrist|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; rra_servo_controller:rra_servo_wrist|pwm_count_i[1]    ; rra_servo_controller:rra_servo_wrist|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; rra_servo_controller:rra_servo_middle|pwm_count[17]    ; rra_servo_controller:rra_servo_middle|pwm_count[17]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; rra_servo_controller:rra_servo_upper|pwm_count[3]      ; rra_servo_controller:rra_servo_upper|pwm_count[3]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.791      ;
; 0.574 ; rra_servo_controller:rra_servo_upper|pwm_count[1]      ; rra_servo_controller:rra_servo_upper|pwm_count[1]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.791      ;
; 0.575 ; rra_servo_controller:rra_servo_middle|pwm_count[16]    ; rra_servo_controller:rra_servo_middle|pwm_count[16]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; rra_servo_controller:rra_servo_middle|pwm_count[2]     ; rra_servo_controller:rra_servo_middle|pwm_count[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_middle|pwm_count_i[17]  ; rra_servo_controller:rra_servo_middle|pwm_count_i[17]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_middle|pwm_count_i[2]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_lower|pwm_count[17]     ; rra_servo_controller:rra_servo_lower|pwm_count[17]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_lower|pwm_count[2]      ; rra_servo_controller:rra_servo_lower|pwm_count[2]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_lower|pwm_count_i[17]   ; rra_servo_controller:rra_servo_lower|pwm_count_i[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_gripper|pwm_count[17]   ; rra_servo_controller:rra_servo_gripper|pwm_count[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_gripper|pwm_count[2]    ; rra_servo_controller:rra_servo_gripper|pwm_count[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[17] ; rra_servo_controller:rra_servo_gripper|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[2]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_base|pwm_count[17]      ; rra_servo_controller:rra_servo_base|pwm_count[17]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_base|pwm_count[2]       ; rra_servo_controller:rra_servo_base|pwm_count[2]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_base|pwm_count_i[17]    ; rra_servo_controller:rra_servo_base|pwm_count_i[17]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_base|pwm_count_i[2]     ; rra_servo_controller:rra_servo_base|pwm_count_i[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_upper|pwm_count[17]     ; rra_servo_controller:rra_servo_upper|pwm_count[17]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_upper|pwm_count_i[17]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_wrist|pwm_count[17]     ; rra_servo_controller:rra_servo_wrist|pwm_count[17]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_wrist|pwm_count[2]      ; rra_servo_controller:rra_servo_wrist|pwm_count[2]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rra_servo_controller:rra_servo_wrist|pwm_count_i[17]   ; rra_servo_controller:rra_servo_wrist|pwm_count_i[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                          ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[58]                     ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][1]    ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][20]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][32]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][34]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][35]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][36]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][37]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][38]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][39]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][49]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][51]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][53]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][55]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][57]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][61]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][63]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][65]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][67]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][69]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][71]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][10]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][11]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][1]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][23]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][49]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][65]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][6]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][71]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][7]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][8]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][9]   ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][30] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][36] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][38] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][40] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][41] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][42] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][43] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][54] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[111][66] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[117][0]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[117][3]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[117][41] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[117][45] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[117][4]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[117][6]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[117][8]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[117][9]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[125][0]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[125][3]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[125][4]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[125][63] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[125][6]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[125][8]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[125][9]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[127][13] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][13]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][22]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][24]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][25]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][26]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][27]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][28]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][29]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[15][62]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][16]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][17]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][18]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][21]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][23]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][29]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][34]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][52]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][55]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][61]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][65]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[16][69]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[17][27]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[17][63]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[18][16]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[18][17]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[18][18]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[18][21]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[18][23]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[18][29]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[18][52]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[18][55]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[21][38]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[21][39]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[21][40]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[21][41]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[21][42]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[21][43]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[21][45]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[21][60]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[24][10]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[24][20]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[24][25]  ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[24][26]  ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-------------------------------------------------------+
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[0]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[1]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[2]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[3]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[4]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[5]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[6]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[7]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[8]    ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|o_pwm_out       ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|o_pwm_out_i     ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[10] ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[11] ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[12] ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[13] ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[14] ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[15] ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[16] ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[17] ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[9]  ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_out         ;
; 49.751 ; 49.967       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_out_i       ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|o_pwm_out_i       ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[10]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[11]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[12]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[13]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[14]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[15]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[16]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[17]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[9]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_out           ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_out_i         ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_pwm_out      ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[0]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[10]  ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[11]  ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[12]  ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[13]  ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[14]  ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[15]  ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[16]  ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[17]  ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[1]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[2]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[3]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[4]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[5]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[6]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[7]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[8]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[9]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_out        ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[0]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[1]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[2]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[3]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[4]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[5]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[6]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[7]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[8]     ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_out_i        ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[0]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[10]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[11]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[12]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[13]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[14]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[15]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[16]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[17]   ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[1]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[2]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[3]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[4]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[5]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[6]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[7]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[8]    ;
; 49.752 ; 49.968       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count[9]    ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[0]      ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[10]     ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[11]     ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[12]     ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[13]     ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[14]     ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[15]     ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[16]     ;
; 49.753 ; 49.969       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[17]     ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                      ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                                          ; Clock Edge ; Target                                              ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-----------------------------------------------------+
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[3]      ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[0]    ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[10]   ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[1]    ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[3]    ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[0]       ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[11]      ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[1]       ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[2]       ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[3]       ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[0]    ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[11]   ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[12]   ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[13]   ;
; 49999.751 ; 49999.967    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[1]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[0]      ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[10]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[11]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[12]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[13]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[1]      ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[2]      ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[4]      ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[11]   ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[2]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[4]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[8]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[1]   ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[0] ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[6] ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[7] ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[0]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[10]   ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[11]   ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[1]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[2]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[3]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[4]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[5]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[6]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[7]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[8]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[9]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[10]   ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[2]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[3]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[4]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[5]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[6]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[7]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[8]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[9]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[2]  ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[3]  ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[4]  ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[5]  ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[6]  ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[8]  ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[9]  ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[0]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[10]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[11]    ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[1]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[2]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[3]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[4]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[5]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[6]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[7]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[8]     ;
; 49999.752 ; 49999.968    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[9]     ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[7]      ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[8]      ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[9]      ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|delay[0]        ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|delay[1]        ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|delay[2]        ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|delay[3]        ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[5]    ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[6]    ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[7]    ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[9]    ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|speed[0]        ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|speed[1]        ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|speed[3]        ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[10]      ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[12]      ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[4]       ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[5]       ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[6]       ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[9]       ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[0]   ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[10]  ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[11]  ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[12]  ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[13]  ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[2]   ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[3]   ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[4]   ;
; 49999.753 ; 49999.969    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[5]   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; display_id[*]  ; clk        ; 5.489 ; 6.016 ; Rise       ; clk                                                            ;
;  display_id[0] ; clk        ; 5.489 ; 6.016 ; Rise       ; clk                                                            ;
;  display_id[1] ; clk        ; 4.570 ; 5.037 ; Rise       ; clk                                                            ;
;  display_id[2] ; clk        ; 2.940 ; 3.471 ; Rise       ; clk                                                            ;
; i_key_row[*]   ; clk        ; 7.433 ; 7.999 ; Rise       ; clk                                                            ;
;  i_key_row[0]  ; clk        ; 7.433 ; 7.999 ; Rise       ; clk                                                            ;
;  i_key_row[1]  ; clk        ; 6.478 ; 6.966 ; Rise       ; clk                                                            ;
;  i_key_row[2]  ; clk        ; 6.874 ; 7.336 ; Rise       ; clk                                                            ;
;  i_key_row[3]  ; clk        ; 6.698 ; 7.155 ; Rise       ; clk                                                            ;
; led_sel        ; clk        ; 4.748 ; 5.156 ; Rise       ; clk                                                            ;
; mode[*]        ; clk        ; 3.181 ; 3.646 ; Rise       ; clk                                                            ;
;  mode[0]       ; clk        ; 3.181 ; 3.646 ; Rise       ; clk                                                            ;
;  mode[1]       ; clk        ; 2.393 ; 2.862 ; Rise       ; clk                                                            ;
; rst            ; clk        ; 6.783 ; 7.247 ; Rise       ; clk                                                            ;
; speed[*]       ; clk        ; 8.461 ; 9.001 ; Rise       ; clk                                                            ;
;  speed[0]      ; clk        ; 8.461 ; 9.001 ; Rise       ; clk                                                            ;
;  speed[1]      ; clk        ; 8.101 ; 8.870 ; Rise       ; clk                                                            ;
;  speed[2]      ; clk        ; 7.775 ; 8.150 ; Rise       ; clk                                                            ;
;  speed[3]      ; clk        ; 7.923 ; 8.687 ; Rise       ; clk                                                            ;
; rst            ; clk        ; 6.900 ; 7.406 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; rst            ; clk        ; 8.577 ; 9.097 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
; speed[*]       ; clk        ; 5.759 ; 6.328 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[0]      ; clk        ; 4.960 ; 5.539 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[1]      ; clk        ; 5.759 ; 6.328 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[2]      ; clk        ; 4.110 ; 4.555 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[3]      ; clk        ; 4.853 ; 5.418 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+
; display_id[*]  ; clk        ; -1.470 ; -1.936 ; Rise       ; clk                                                            ;
;  display_id[0] ; clk        ; -2.269 ; -2.779 ; Rise       ; clk                                                            ;
;  display_id[1] ; clk        ; -1.470 ; -1.936 ; Rise       ; clk                                                            ;
;  display_id[2] ; clk        ; -1.930 ; -2.398 ; Rise       ; clk                                                            ;
; i_key_row[*]   ; clk        ; -1.853 ; -2.339 ; Rise       ; clk                                                            ;
;  i_key_row[0]  ; clk        ; -2.489 ; -3.067 ; Rise       ; clk                                                            ;
;  i_key_row[1]  ; clk        ; -1.853 ; -2.339 ; Rise       ; clk                                                            ;
;  i_key_row[2]  ; clk        ; -1.928 ; -2.401 ; Rise       ; clk                                                            ;
;  i_key_row[3]  ; clk        ; -1.994 ; -2.478 ; Rise       ; clk                                                            ;
; led_sel        ; clk        ; -2.457 ; -2.874 ; Rise       ; clk                                                            ;
; mode[*]        ; clk        ; -1.687 ; -2.138 ; Rise       ; clk                                                            ;
;  mode[0]       ; clk        ; -2.145 ; -2.585 ; Rise       ; clk                                                            ;
;  mode[1]       ; clk        ; -1.687 ; -2.138 ; Rise       ; clk                                                            ;
; rst            ; clk        ; -2.015 ; -2.425 ; Rise       ; clk                                                            ;
; speed[*]       ; clk        ; -2.720 ; -3.152 ; Rise       ; clk                                                            ;
;  speed[0]      ; clk        ; -2.874 ; -3.285 ; Rise       ; clk                                                            ;
;  speed[1]      ; clk        ; -2.825 ; -3.255 ; Rise       ; clk                                                            ;
;  speed[2]      ; clk        ; -2.720 ; -3.152 ; Rise       ; clk                                                            ;
;  speed[3]      ; clk        ; -2.757 ; -3.226 ; Rise       ; clk                                                            ;
; rst            ; clk        ; -3.338 ; -3.731 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; rst            ; clk        ; -3.577 ; -4.058 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
; speed[*]       ; clk        ; -3.417 ; -3.840 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[0]      ; clk        ; -4.218 ; -4.759 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[1]      ; clk        ; -5.002 ; -5.543 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[2]      ; clk        ; -3.417 ; -3.840 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[3]      ; clk        ; -4.132 ; -4.671 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; leds[*]        ; clk        ; 7.382 ; 7.562 ; Rise       ; clk                                                            ;
;  leds[0]       ; clk        ; 5.796 ; 5.841 ; Rise       ; clk                                                            ;
;  leds[1]       ; clk        ; 6.851 ; 6.891 ; Rise       ; clk                                                            ;
;  leds[2]       ; clk        ; 7.382 ; 7.562 ; Rise       ; clk                                                            ;
;  leds[3]       ; clk        ; 5.999 ; 6.039 ; Rise       ; clk                                                            ;
;  leds[4]       ; clk        ; 5.733 ; 5.729 ; Rise       ; clk                                                            ;
;  leds[5]       ; clk        ; 5.860 ; 5.885 ; Rise       ; clk                                                            ;
;  leds[6]       ; clk        ; 5.778 ; 5.878 ; Rise       ; clk                                                            ;
;  leds[7]       ; clk        ; 6.032 ; 6.059 ; Rise       ; clk                                                            ;
;  leds[8]       ; clk        ; 6.043 ; 6.077 ; Rise       ; clk                                                            ;
;  leds[9]       ; clk        ; 6.728 ; 6.811 ; Rise       ; clk                                                            ;
; o_key_col[*]   ; clk        ; 7.029 ; 7.069 ; Rise       ; clk                                                            ;
;  o_key_col[0]  ; clk        ; 7.029 ; 7.069 ; Rise       ; clk                                                            ;
;  o_key_col[1]  ; clk        ; 6.791 ; 6.888 ; Rise       ; clk                                                            ;
;  o_key_col[2]  ; clk        ; 6.546 ; 6.595 ; Rise       ; clk                                                            ;
;  o_key_col[3]  ; clk        ; 6.036 ; 6.076 ; Rise       ; clk                                                            ;
; o_lcd_data[*]  ; clk        ; 5.465 ; 5.501 ; Rise       ; clk                                                            ;
;  o_lcd_data[0] ; clk        ; 5.422 ; 5.452 ; Rise       ; clk                                                            ;
;  o_lcd_data[1] ; clk        ; 5.465 ; 5.501 ; Rise       ; clk                                                            ;
;  o_lcd_data[2] ; clk        ; 5.161 ; 5.191 ; Rise       ; clk                                                            ;
;  o_lcd_data[3] ; clk        ; 5.180 ; 5.209 ; Rise       ; clk                                                            ;
;  o_lcd_data[4] ; clk        ; 5.331 ; 5.343 ; Rise       ; clk                                                            ;
;  o_lcd_data[5] ; clk        ; 5.334 ; 5.357 ; Rise       ; clk                                                            ;
;  o_lcd_data[6] ; clk        ; 5.306 ; 5.331 ; Rise       ; clk                                                            ;
; o_lcd_e        ; clk        ; 5.632 ; 5.646 ; Rise       ; clk                                                            ;
; o_lcd_rs       ; clk        ; 5.620 ; 5.664 ; Rise       ; clk                                                            ;
; segment7_1[*]  ; clk        ; 5.665 ; 5.627 ; Rise       ; clk                                                            ;
;  segment7_1[0] ; clk        ; 5.115 ; 5.096 ; Rise       ; clk                                                            ;
;  segment7_1[1] ; clk        ; 5.127 ; 5.108 ; Rise       ; clk                                                            ;
;  segment7_1[2] ; clk        ; 5.155 ; 5.140 ; Rise       ; clk                                                            ;
;  segment7_1[3] ; clk        ; 5.181 ; 5.163 ; Rise       ; clk                                                            ;
;  segment7_1[4] ; clk        ; 5.162 ; 5.146 ; Rise       ; clk                                                            ;
;  segment7_1[5] ; clk        ; 5.665 ; 5.627 ; Rise       ; clk                                                            ;
;  segment7_1[6] ; clk        ; 5.431 ; 5.416 ; Rise       ; clk                                                            ;
; segment7_2[*]  ; clk        ; 5.434 ; 5.409 ; Rise       ; clk                                                            ;
;  segment7_2[0] ; clk        ; 5.141 ; 5.116 ; Rise       ; clk                                                            ;
;  segment7_2[1] ; clk        ; 5.092 ; 5.068 ; Rise       ; clk                                                            ;
;  segment7_2[2] ; clk        ; 5.385 ; 5.354 ; Rise       ; clk                                                            ;
;  segment7_2[3] ; clk        ; 5.434 ; 5.404 ; Rise       ; clk                                                            ;
;  segment7_2[4] ; clk        ; 5.361 ; 5.329 ; Rise       ; clk                                                            ;
;  segment7_2[5] ; clk        ; 5.389 ; 5.363 ; Rise       ; clk                                                            ;
;  segment7_2[6] ; clk        ; 5.432 ; 5.409 ; Rise       ; clk                                                            ;
; segment7_3[*]  ; clk        ; 5.561 ; 5.518 ; Rise       ; clk                                                            ;
;  segment7_3[0] ; clk        ; 5.561 ; 5.518 ; Rise       ; clk                                                            ;
;  segment7_3[1] ; clk        ; 5.166 ; 5.147 ; Rise       ; clk                                                            ;
;  segment7_3[2] ; clk        ; 5.170 ; 5.156 ; Rise       ; clk                                                            ;
;  segment7_3[3] ; clk        ; 5.142 ; 5.128 ; Rise       ; clk                                                            ;
;  segment7_3[4] ; clk        ; 5.355 ; 5.336 ; Rise       ; clk                                                            ;
;  segment7_3[5] ; clk        ; 5.149 ; 5.128 ; Rise       ; clk                                                            ;
;  segment7_3[6] ; clk        ; 5.133 ; 5.114 ; Rise       ; clk                                                            ;
; segment7_4[*]  ; clk        ; 5.438 ; 5.417 ; Rise       ; clk                                                            ;
;  segment7_4[0] ; clk        ; 5.181 ; 5.167 ; Rise       ; clk                                                            ;
;  segment7_4[1] ; clk        ; 5.177 ; 5.162 ; Rise       ; clk                                                            ;
;  segment7_4[2] ; clk        ; 5.179 ; 5.164 ; Rise       ; clk                                                            ;
;  segment7_4[3] ; clk        ; 5.438 ; 5.417 ; Rise       ; clk                                                            ;
;  segment7_4[4] ; clk        ; 5.390 ; 5.368 ; Rise       ; clk                                                            ;
;  segment7_4[5] ; clk        ; 5.317 ; 5.292 ; Rise       ; clk                                                            ;
;  segment7_4[6] ; clk        ; 5.402 ; 5.380 ; Rise       ; clk                                                            ;
; b1             ; clk        ; 4.229 ; 4.260 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; b1_i           ; clk        ; 3.336 ; 3.358 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1             ; clk        ; 3.717 ; 3.736 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1_i           ; clk        ; 3.670 ; 3.729 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1             ; clk        ; 4.687 ; 4.671 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1_i           ; clk        ; 4.838 ; 4.924 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2             ; clk        ; 4.115 ; 4.141 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2_i           ; clk        ; 4.993 ; 5.116 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1             ; clk        ; 3.409 ; 3.377 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1_i           ; clk        ; 3.949 ; 3.950 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2             ; clk        ; 3.400 ; 3.371 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2_i           ; clk        ; 3.199 ; 3.183 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1             ; clk        ; 4.333 ; 4.424 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1_i           ; clk        ; 5.166 ; 5.224 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2             ; clk        ; 4.263 ; 4.324 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2_i           ; clk        ; 4.454 ; 4.504 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1             ; clk        ; 3.179 ; 3.168 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1_i           ; clk        ; 4.531 ; 4.647 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; leds[*]        ; clk        ; 5.612 ; 5.608 ; Rise       ; clk                                                            ;
;  leds[0]       ; clk        ; 5.671 ; 5.714 ; Rise       ; clk                                                            ;
;  leds[1]       ; clk        ; 6.684 ; 6.722 ; Rise       ; clk                                                            ;
;  leds[2]       ; clk        ; 7.242 ; 7.419 ; Rise       ; clk                                                            ;
;  leds[3]       ; clk        ; 5.867 ; 5.904 ; Rise       ; clk                                                            ;
;  leds[4]       ; clk        ; 5.612 ; 5.608 ; Rise       ; clk                                                            ;
;  leds[5]       ; clk        ; 5.734 ; 5.757 ; Rise       ; clk                                                            ;
;  leds[6]       ; clk        ; 5.655 ; 5.750 ; Rise       ; clk                                                            ;
;  leds[7]       ; clk        ; 5.900 ; 5.925 ; Rise       ; clk                                                            ;
;  leds[8]       ; clk        ; 5.910 ; 5.942 ; Rise       ; clk                                                            ;
;  leds[9]       ; clk        ; 6.568 ; 6.647 ; Rise       ; clk                                                            ;
; o_key_col[*]   ; clk        ; 5.895 ; 5.931 ; Rise       ; clk                                                            ;
;  o_key_col[0]  ; clk        ; 6.849 ; 6.885 ; Rise       ; clk                                                            ;
;  o_key_col[1]  ; clk        ; 6.620 ; 6.711 ; Rise       ; clk                                                            ;
;  o_key_col[2]  ; clk        ; 6.385 ; 6.429 ; Rise       ; clk                                                            ;
;  o_key_col[3]  ; clk        ; 5.895 ; 5.931 ; Rise       ; clk                                                            ;
; o_lcd_data[*]  ; clk        ; 5.063 ; 5.091 ; Rise       ; clk                                                            ;
;  o_lcd_data[0] ; clk        ; 5.313 ; 5.342 ; Rise       ; clk                                                            ;
;  o_lcd_data[1] ; clk        ; 5.356 ; 5.389 ; Rise       ; clk                                                            ;
;  o_lcd_data[2] ; clk        ; 5.063 ; 5.091 ; Rise       ; clk                                                            ;
;  o_lcd_data[3] ; clk        ; 5.082 ; 5.110 ; Rise       ; clk                                                            ;
;  o_lcd_data[4] ; clk        ; 5.226 ; 5.238 ; Rise       ; clk                                                            ;
;  o_lcd_data[5] ; clk        ; 5.229 ; 5.251 ; Rise       ; clk                                                            ;
;  o_lcd_data[6] ; clk        ; 5.202 ; 5.225 ; Rise       ; clk                                                            ;
; o_lcd_e        ; clk        ; 5.515 ; 5.527 ; Rise       ; clk                                                            ;
; o_lcd_rs       ; clk        ; 5.504 ; 5.545 ; Rise       ; clk                                                            ;
; segment7_1[*]  ; clk        ; 5.012 ; 4.991 ; Rise       ; clk                                                            ;
;  segment7_1[0] ; clk        ; 5.012 ; 4.991 ; Rise       ; clk                                                            ;
;  segment7_1[1] ; clk        ; 5.023 ; 5.003 ; Rise       ; clk                                                            ;
;  segment7_1[2] ; clk        ; 5.050 ; 5.033 ; Rise       ; clk                                                            ;
;  segment7_1[3] ; clk        ; 5.075 ; 5.056 ; Rise       ; clk                                                            ;
;  segment7_1[4] ; clk        ; 5.057 ; 5.040 ; Rise       ; clk                                                            ;
;  segment7_1[5] ; clk        ; 5.539 ; 5.501 ; Rise       ; clk                                                            ;
;  segment7_1[6] ; clk        ; 5.315 ; 5.298 ; Rise       ; clk                                                            ;
; segment7_2[*]  ; clk        ; 4.988 ; 4.963 ; Rise       ; clk                                                            ;
;  segment7_2[0] ; clk        ; 5.037 ; 5.011 ; Rise       ; clk                                                            ;
;  segment7_2[1] ; clk        ; 4.988 ; 4.963 ; Rise       ; clk                                                            ;
;  segment7_2[2] ; clk        ; 5.272 ; 5.240 ; Rise       ; clk                                                            ;
;  segment7_2[3] ; clk        ; 5.318 ; 5.288 ; Rise       ; clk                                                            ;
;  segment7_2[4] ; clk        ; 5.248 ; 5.215 ; Rise       ; clk                                                            ;
;  segment7_2[5] ; clk        ; 5.274 ; 5.247 ; Rise       ; clk                                                            ;
;  segment7_2[6] ; clk        ; 5.316 ; 5.291 ; Rise       ; clk                                                            ;
; segment7_3[*]  ; clk        ; 5.028 ; 5.008 ; Rise       ; clk                                                            ;
;  segment7_3[0] ; clk        ; 5.440 ; 5.397 ; Rise       ; clk                                                            ;
;  segment7_3[1] ; clk        ; 5.062 ; 5.041 ; Rise       ; clk                                                            ;
;  segment7_3[2] ; clk        ; 5.065 ; 5.049 ; Rise       ; clk                                                            ;
;  segment7_3[3] ; clk        ; 5.037 ; 5.022 ; Rise       ; clk                                                            ;
;  segment7_3[4] ; clk        ; 5.242 ; 5.222 ; Rise       ; clk                                                            ;
;  segment7_3[5] ; clk        ; 5.044 ; 5.022 ; Rise       ; clk                                                            ;
;  segment7_3[6] ; clk        ; 5.028 ; 5.008 ; Rise       ; clk                                                            ;
; segment7_4[*]  ; clk        ; 5.071 ; 5.055 ; Rise       ; clk                                                            ;
;  segment7_4[0] ; clk        ; 5.074 ; 5.059 ; Rise       ; clk                                                            ;
;  segment7_4[1] ; clk        ; 5.071 ; 5.055 ; Rise       ; clk                                                            ;
;  segment7_4[2] ; clk        ; 5.073 ; 5.057 ; Rise       ; clk                                                            ;
;  segment7_4[3] ; clk        ; 5.322 ; 5.301 ; Rise       ; clk                                                            ;
;  segment7_4[4] ; clk        ; 5.277 ; 5.253 ; Rise       ; clk                                                            ;
;  segment7_4[5] ; clk        ; 5.205 ; 5.179 ; Rise       ; clk                                                            ;
;  segment7_4[6] ; clk        ; 5.289 ; 5.265 ; Rise       ; clk                                                            ;
; b1             ; clk        ; 3.770 ; 3.798 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; b1_i           ; clk        ; 2.918 ; 2.938 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1             ; clk        ; 3.277 ; 3.293 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1_i           ; clk        ; 3.238 ; 3.294 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1             ; clk        ; 4.207 ; 4.190 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1_i           ; clk        ; 4.353 ; 4.434 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2             ; clk        ; 3.660 ; 3.684 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2_i           ; clk        ; 4.502 ; 4.618 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1             ; clk        ; 2.981 ; 2.949 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1_i           ; clk        ; 3.500 ; 3.498 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2             ; clk        ; 2.973 ; 2.943 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2_i           ; clk        ; 2.780 ; 2.762 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1             ; clk        ; 3.868 ; 3.953 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1_i           ; clk        ; 4.668 ; 4.722 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2             ; clk        ; 3.801 ; 3.858 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2_i           ; clk        ; 3.986 ; 4.032 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1             ; clk        ; 2.761 ; 2.748 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1_i           ; clk        ; 4.057 ; 4.167 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                    ;
+------------+-----------------+----------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note ;
+------------+-----------------+----------------------------------------------------------------+------+
; 77.91 MHz  ; 77.91 MHz       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 96.98 MHz  ; 96.98 MHz       ; clk                                                            ;      ;
; 217.72 MHz ; 217.72 MHz      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                      ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk                                                            ; 9.689  ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 16.175 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 90.080 ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                      ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk                                                            ; 0.312 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.313 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.432 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------------+-----------+---------------+
; Clock                                                          ; Slack     ; End Point TNS ;
+----------------------------------------------------------------+-----------+---------------+
; clk                                                            ; 9.677     ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 49.747    ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 49999.747 ; 0.000         ;
+----------------------------------------------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.689  ; addr[5]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.068     ; 10.238     ;
; 10.034 ; addr[6]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.893      ;
; 10.045 ; addr[1]         ; rra_memory:memory|data_out_prev[12] ; clk          ; clk         ; 20.000       ; -0.051     ; 9.899      ;
; 10.097 ; addr[2]         ; rra_memory:memory|data_out_prev[9]  ; clk          ; clk         ; 20.000       ; -0.064     ; 9.834      ;
; 10.158 ; addr[4]         ; rra_memory:memory|data_out_prev[68] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.769      ;
; 10.179 ; addr[1]         ; rra_memory:memory|data_out[12]      ; clk          ; clk         ; 20.000       ; -0.051     ; 9.765      ;
; 10.255 ; addr[5]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.077     ; 9.663      ;
; 10.291 ; addr[5]         ; rra_memory:memory|data_out[51]      ; clk          ; clk         ; 20.000       ; -0.059     ; 9.645      ;
; 10.301 ; addr[5]         ; rra_memory:memory|data_out[69]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.626      ;
; 10.323 ; addr[1]         ; rra_memory:memory|data_out[0]       ; clk          ; clk         ; 20.000       ; -0.081     ; 9.591      ;
; 10.331 ; addr[2]         ; rra_memory:memory|data_out[0]       ; clk          ; clk         ; 20.000       ; -0.081     ; 9.583      ;
; 10.344 ; addr[4]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.583      ;
; 10.364 ; addr[1]         ; rra_memory:memory|data_out_prev[9]  ; clk          ; clk         ; 20.000       ; -0.064     ; 9.567      ;
; 10.369 ; addr[2]         ; rra_memory:memory|data_out[9]       ; clk          ; clk         ; 20.000       ; -0.064     ; 9.562      ;
; 10.378 ; t_middle_pos[0] ; t_middle_pos[7]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.561      ;
; 10.378 ; t_middle_pos[0] ; t_middle_pos[6]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.561      ;
; 10.378 ; t_middle_pos[0] ; t_middle_pos[10]                    ; clk          ; clk         ; 20.000       ; -0.056     ; 9.561      ;
; 10.378 ; t_middle_pos[0] ; t_middle_pos[9]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.561      ;
; 10.378 ; t_middle_pos[0] ; t_middle_pos[3]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.561      ;
; 10.380 ; addr[5]         ; rra_memory:memory|data_out[10]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.547      ;
; 10.392 ; t_middle_pos[1] ; t_middle_pos[7]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.547      ;
; 10.392 ; t_middle_pos[1] ; t_middle_pos[6]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.547      ;
; 10.392 ; t_middle_pos[1] ; t_middle_pos[10]                    ; clk          ; clk         ; 20.000       ; -0.056     ; 9.547      ;
; 10.392 ; t_middle_pos[1] ; t_middle_pos[9]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.547      ;
; 10.392 ; t_middle_pos[1] ; t_middle_pos[3]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.547      ;
; 10.431 ; addr[4]         ; rra_memory:memory|data_out_prev[60] ; clk          ; clk         ; 20.000       ; -0.054     ; 9.510      ;
; 10.477 ; addr[1]         ; rra_memory:memory|data_out_prev[52] ; clk          ; clk         ; 20.000       ; -0.065     ; 9.453      ;
; 10.528 ; addr[3]         ; rra_memory:memory|data_out[56]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.399      ;
; 10.543 ; t_middle_pos[0] ; t_middle_pos[11]                    ; clk          ; clk         ; 20.000       ; -0.056     ; 9.396      ;
; 10.543 ; t_middle_pos[0] ; t_middle_pos[4]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.396      ;
; 10.543 ; t_middle_pos[0] ; t_middle_pos[5]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.396      ;
; 10.543 ; t_middle_pos[0] ; t_middle_pos[8]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.396      ;
; 10.543 ; t_middle_pos[0] ; t_middle_pos[2]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.396      ;
; 10.543 ; t_middle_pos[0] ; t_middle_pos[1]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.396      ;
; 10.543 ; t_middle_pos[0] ; t_middle_pos[0]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.396      ;
; 10.557 ; t_middle_pos[1] ; t_middle_pos[11]                    ; clk          ; clk         ; 20.000       ; -0.056     ; 9.382      ;
; 10.557 ; t_middle_pos[1] ; t_middle_pos[4]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.382      ;
; 10.557 ; t_middle_pos[1] ; t_middle_pos[5]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.382      ;
; 10.557 ; t_middle_pos[1] ; t_middle_pos[8]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.382      ;
; 10.557 ; t_middle_pos[1] ; t_middle_pos[2]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.382      ;
; 10.557 ; t_middle_pos[1] ; t_middle_pos[1]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.382      ;
; 10.557 ; t_middle_pos[1] ; t_middle_pos[0]                     ; clk          ; clk         ; 20.000       ; -0.056     ; 9.382      ;
; 10.557 ; addr[3]         ; rra_memory:memory|data_out_prev[68] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.370      ;
; 10.563 ; addr[4]         ; rra_memory:memory|data_out[56]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.364      ;
; 10.566 ; addr[3]         ; rra_memory:memory|data_out_prev[56] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.361      ;
; 10.575 ; addr[2]         ; rra_memory:memory|data_out_prev[12] ; clk          ; clk         ; 20.000       ; -0.051     ; 9.369      ;
; 10.586 ; addr[6]         ; rra_memory:memory|data_out_prev[52] ; clk          ; clk         ; 20.000       ; -0.065     ; 9.344      ;
; 10.588 ; addr[1]         ; rra_memory:memory|data_out_prev[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.326      ;
; 10.590 ; addr[4]         ; rra_memory:memory|data_out[60]      ; clk          ; clk         ; 20.000       ; -0.054     ; 9.351      ;
; 10.596 ; addr[2]         ; rra_memory:memory|data_out_prev[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.318      ;
; 10.601 ; addr[4]         ; rra_memory:memory|data_out_prev[56] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.326      ;
; 10.607 ; addr[6]         ; rra_memory:memory|data_out[30]      ; clk          ; clk         ; 20.000       ; -0.069     ; 9.319      ;
; 10.619 ; addr[4]         ; rra_memory:memory|data_out[31]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.308      ;
; 10.621 ; addr[6]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.077     ; 9.297      ;
; 10.636 ; addr[1]         ; rra_memory:memory|data_out[9]       ; clk          ; clk         ; 20.000       ; -0.064     ; 9.295      ;
; 10.639 ; addr[4]         ; rra_memory:memory|data_out[16]      ; clk          ; clk         ; 20.000       ; -0.051     ; 9.305      ;
; 10.644 ; addr[5]         ; rra_memory:memory|data_out_prev[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.270      ;
; 10.646 ; addr[6]         ; rra_memory:memory|data_out[69]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.281      ;
; 10.648 ; addr[3]         ; rra_memory:memory|data_out[10]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.279      ;
; 10.668 ; addr[3]         ; rra_memory:memory|data_out[16]      ; clk          ; clk         ; 20.000       ; -0.051     ; 9.276      ;
; 10.672 ; addr[5]         ; rra_memory:memory|data_out[57]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.255      ;
; 10.673 ; addr[1]         ; rra_memory:memory|data_out[52]      ; clk          ; clk         ; 20.000       ; -0.065     ; 9.257      ;
; 10.674 ; addr[5]         ; rra_memory:memory|data_out_prev[10] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.253      ;
; 10.676 ; addr[3]         ; rra_memory:memory|data_out[51]      ; clk          ; clk         ; 20.000       ; -0.059     ; 9.260      ;
; 10.679 ; addr[4]         ; rra_memory:memory|data_out_prev[16] ; clk          ; clk         ; 20.000       ; -0.051     ; 9.265      ;
; 10.701 ; addr[5]         ; rra_memory:memory|data_out_prev[57] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.226      ;
; 10.702 ; addr[3]         ; rra_memory:memory|data_out[46]      ; clk          ; clk         ; 20.000       ; -0.081     ; 9.212      ;
; 10.705 ; addr[4]         ; rra_memory:memory|data_out[68]      ; clk          ; clk         ; 20.000       ; -0.068     ; 9.222      ;
; 10.705 ; addr[6]         ; rra_memory:memory|data_out[46]      ; clk          ; clk         ; 20.000       ; -0.081     ; 9.209      ;
; 10.708 ; addr[3]         ; rra_memory:memory|data_out_prev[16] ; clk          ; clk         ; 20.000       ; -0.051     ; 9.236      ;
; 10.709 ; addr[2]         ; rra_memory:memory|data_out[12]      ; clk          ; clk         ; 20.000       ; -0.051     ; 9.235      ;
; 10.712 ; addr[3]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.077     ; 9.206      ;
; 10.718 ; addr[6]         ; rra_memory:memory|data_out[42]      ; clk          ; clk         ; 20.000       ; -0.073     ; 9.204      ;
; 10.726 ; addr[6]         ; rra_memory:memory|data_out[66]      ; clk          ; clk         ; 20.000       ; -0.069     ; 9.200      ;
; 10.727 ; addr[1]         ; rra_memory:memory|data_out[29]      ; clk          ; clk         ; 20.000       ; -0.058     ; 9.210      ;
; 10.730 ; addr[1]         ; rra_memory:memory|data_out[1]       ; clk          ; clk         ; 20.000       ; -0.081     ; 9.184      ;
; 10.730 ; addr[1]         ; rra_memory:memory|data_out_prev[29] ; clk          ; clk         ; 20.000       ; -0.058     ; 9.207      ;
; 10.732 ; t_middle_pos[1] ; t_lower_pos[3]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.171      ;
; 10.732 ; t_middle_pos[1] ; t_lower_pos[6]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.171      ;
; 10.732 ; t_middle_pos[1] ; t_lower_pos[5]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.171      ;
; 10.738 ; addr[5]         ; rra_memory:memory|data_out[42]      ; clk          ; clk         ; 20.000       ; -0.073     ; 9.184      ;
; 10.753 ; addr[4]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.077     ; 9.165      ;
; 10.756 ; addr[1]         ; rra_memory:memory|data_out_prev[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.158      ;
; 10.764 ; t_middle_pos[0] ; t_lower_pos[3]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.139      ;
; 10.764 ; t_middle_pos[0] ; t_lower_pos[6]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.139      ;
; 10.764 ; t_middle_pos[0] ; t_lower_pos[5]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.139      ;
; 10.770 ; addr[5]         ; rra_memory:memory|data_out[30]      ; clk          ; clk         ; 20.000       ; -0.069     ; 9.156      ;
; 10.774 ; t_middle_pos[0] ; t_wrist_pos[3]                      ; clk          ; clk         ; 20.000       ; -0.090     ; 9.131      ;
; 10.774 ; t_middle_pos[0] ; t_wrist_pos[4]                      ; clk          ; clk         ; 20.000       ; -0.090     ; 9.131      ;
; 10.774 ; t_middle_pos[0] ; t_wrist_pos[5]                      ; clk          ; clk         ; 20.000       ; -0.090     ; 9.131      ;
; 10.779 ; addr[4]         ; rra_memory:memory|data_out_prev[31] ; clk          ; clk         ; 20.000       ; -0.068     ; 9.148      ;
; 10.781 ; addr[1]         ; rra_memory:memory|data_out[44]      ; clk          ; clk         ; 20.000       ; -0.070     ; 9.144      ;
; 10.781 ; addr[1]         ; rra_memory:memory|data_out_prev[44] ; clk          ; clk         ; 20.000       ; -0.070     ; 9.144      ;
; 10.782 ; t_middle_pos[0] ; t_wrist_pos[1]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.121      ;
; 10.782 ; t_middle_pos[0] ; t_wrist_pos[0]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.121      ;
; 10.782 ; t_middle_pos[0] ; t_wrist_pos[10]                     ; clk          ; clk         ; 20.000       ; -0.092     ; 9.121      ;
; 10.782 ; t_middle_pos[0] ; t_wrist_pos[8]                      ; clk          ; clk         ; 20.000       ; -0.092     ; 9.121      ;
; 10.782 ; addr[6]         ; rra_memory:memory|data_out[52]      ; clk          ; clk         ; 20.000       ; -0.065     ; 9.148      ;
; 10.788 ; t_middle_pos[1] ; t_wrist_pos[3]                      ; clk          ; clk         ; 20.000       ; -0.090     ; 9.117      ;
; 10.788 ; t_middle_pos[1] ; t_wrist_pos[4]                      ; clk          ; clk         ; 20.000       ; -0.090     ; 9.117      ;
+--------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                            ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                                    ; To Node                                           ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 16.175    ; t_upper_pos[9]                               ; rra_servo_controller:rra_servo_upper|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.068     ; 1.702      ;
; 16.191    ; t_gripper_pos[5]                             ; rra_servo_controller:rra_servo_gripper|target[5]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.683      ;
; 16.237    ; t_lower_pos[1]                               ; rra_servo_controller:rra_servo_lower|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.049     ; 1.659      ;
; 16.379    ; t_gripper_pos[10]                            ; rra_servo_controller:rra_servo_gripper|target[10] ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.495      ;
; 16.390    ; t_lower_pos[0]                               ; rra_servo_controller:rra_servo_lower|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.051     ; 1.504      ;
; 16.399    ; t_wrist_pos[0]                               ; rra_servo_controller:rra_servo_wrist|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.475      ;
; 16.422    ; t_upper_pos[10]                              ; rra_servo_controller:rra_servo_upper|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.452      ;
; 16.424    ; t_wrist_pos[3]                               ; rra_servo_controller:rra_servo_wrist|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 1.449      ;
; 16.438    ; t_base_pos[7]                                ; rra_servo_controller:rra_servo_base|target[7]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 1.435      ;
; 16.450    ; t_upper_pos[2]                               ; rra_servo_controller:rra_servo_upper|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 1.421      ;
; 16.471    ; t_base_pos[8]                                ; rra_servo_controller:rra_servo_base|target[8]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 1.402      ;
; 16.481    ; t_wrist_pos[5]                               ; rra_servo_controller:rra_servo_wrist|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.068     ; 1.396      ;
; 16.515    ; t_wrist_pos[10]                              ; rra_servo_controller:rra_servo_wrist|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.068     ; 1.362      ;
; 16.516    ; t_upper_pos[3]                               ; rra_servo_controller:rra_servo_upper|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 1.355      ;
; 16.520    ; t_gripper_pos[0]                             ; rra_servo_controller:rra_servo_gripper|target[0]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.354      ;
; 16.571    ; t_gripper_pos[7]                             ; rra_servo_controller:rra_servo_gripper|target[7]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.303      ;
; 16.584    ; t_wrist_pos[4]                               ; rra_servo_controller:rra_servo_wrist|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.069     ; 1.292      ;
; 16.590    ; t_gripper_pos[8]                             ; rra_servo_controller:rra_servo_gripper|target[8]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.284      ;
; 16.601    ; t_gripper_pos[9]                             ; rra_servo_controller:rra_servo_gripper|target[9]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.273      ;
; 16.616    ; t_upper_pos[7]                               ; rra_servo_controller:rra_servo_upper|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.258      ;
; 16.617    ; t_upper_pos[5]                               ; rra_servo_controller:rra_servo_upper|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.257      ;
; 16.618    ; t_lower_pos[11]                              ; rra_servo_controller:rra_servo_lower|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.054     ; 1.273      ;
; 16.657    ; t_base_pos[11]                               ; rra_servo_controller:rra_servo_base|target[11]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.061     ; 1.227      ;
; 16.678    ; t_gripper_pos[1]                             ; rra_servo_controller:rra_servo_gripper|target[1]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.196      ;
; 16.681    ; t_gripper_pos[2]                             ; rra_servo_controller:rra_servo_gripper|target[2]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.193      ;
; 16.684    ; t_upper_pos[8]                               ; rra_servo_controller:rra_servo_upper|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.068     ; 1.193      ;
; 16.689    ; t_gripper_pos[6]                             ; rra_servo_controller:rra_servo_gripper|target[6]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.185      ;
; 16.699    ; t_base_pos[10]                               ; rra_servo_controller:rra_servo_base|target[10]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 1.174      ;
; 16.707    ; t_upper_pos[1]                               ; rra_servo_controller:rra_servo_upper|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 1.164      ;
; 16.722    ; t_lower_pos[8]                               ; rra_servo_controller:rra_servo_lower|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.054     ; 1.169      ;
; 16.727    ; t_wrist_pos[8]                               ; rra_servo_controller:rra_servo_wrist|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.147      ;
; 16.727    ; t_middle_pos[1]                              ; rra_servo_controller:rra_servo_middle|target[1]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 1.144      ;
; 16.730    ; t_lower_pos[9]                               ; rra_servo_controller:rra_servo_lower|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.054     ; 1.161      ;
; 16.730    ; t_upper_pos[0]                               ; rra_servo_controller:rra_servo_upper|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 1.141      ;
; 16.739    ; t_upper_pos[4]                               ; rra_servo_controller:rra_servo_upper|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 1.132      ;
; 16.740    ; t_gripper_pos[3]                             ; rra_servo_controller:rra_servo_gripper|target[3]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.134      ;
; 16.749    ; t_upper_pos[11]                              ; rra_servo_controller:rra_servo_upper|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 1.122      ;
; 16.777    ; t_base_pos[9]                                ; rra_servo_controller:rra_servo_base|target[9]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 1.094      ;
; 16.808    ; t_wrist_pos[2]                               ; rra_servo_controller:rra_servo_wrist|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.066      ;
; 16.843    ; t_wrist_pos[6]                               ; rra_servo_controller:rra_servo_wrist|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 1.030      ;
; 16.846    ; t_upper_pos[6]                               ; rra_servo_controller:rra_servo_upper|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 1.028      ;
; 16.853    ; t_wrist_pos[11]                              ; rra_servo_controller:rra_servo_wrist|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 1.020      ;
; 16.879    ; t_wrist_pos[1]                               ; rra_servo_controller:rra_servo_wrist|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.068     ; 0.998      ;
; 16.880    ; t_lower_pos[3]                               ; rra_servo_controller:rra_servo_lower|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.053     ; 1.012      ;
; 16.896    ; t_lower_pos[5]                               ; rra_servo_controller:rra_servo_lower|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.052     ; 0.997      ;
; 16.917    ; t_wrist_pos[9]                               ; rra_servo_controller:rra_servo_wrist|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 0.956      ;
; 16.917    ; t_gripper_pos[11]                            ; rra_servo_controller:rra_servo_gripper|target[11] ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 0.957      ;
; 16.918    ; t_wrist_pos[7]                               ; rra_servo_controller:rra_servo_wrist|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 0.956      ;
; 16.920    ; t_lower_pos[7]                               ; rra_servo_controller:rra_servo_lower|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.054     ; 0.971      ;
; 16.928    ; t_lower_pos[2]                               ; rra_servo_controller:rra_servo_lower|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.054     ; 0.963      ;
; 16.934    ; t_lower_pos[10]                              ; rra_servo_controller:rra_servo_lower|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.054     ; 0.957      ;
; 16.939    ; t_lower_pos[6]                               ; rra_servo_controller:rra_servo_lower|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.053     ; 0.953      ;
; 16.947    ; t_lower_pos[4]                               ; rra_servo_controller:rra_servo_lower|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.053     ; 0.945      ;
; 16.988    ; t_gripper_pos[4]                             ; rra_servo_controller:rra_servo_gripper|target[4]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.071     ; 0.886      ;
; 16.995    ; t_middle_pos[10]                             ; rra_servo_controller:rra_servo_middle|target[10]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 0.878      ;
; 16.996    ; t_middle_pos[7]                              ; rra_servo_controller:rra_servo_middle|target[7]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 0.877      ;
; 17.091    ; t_middle_pos[6]                              ; rra_servo_controller:rra_servo_middle|target[6]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.072     ; 0.782      ;
; 17.108    ; t_base_pos[0]                                ; rra_servo_controller:rra_servo_base|target[0]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.764      ;
; 17.110    ; t_middle_pos[9]                              ; rra_servo_controller:rra_servo_middle|target[9]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.762      ;
; 17.126    ; t_middle_pos[11]                             ; rra_servo_controller:rra_servo_middle|target[11]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 0.745      ;
; 17.129    ; t_base_pos[4]                                ; rra_servo_controller:rra_servo_base|target[4]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.743      ;
; 17.131    ; t_middle_pos[0]                              ; rra_servo_controller:rra_servo_middle|target[0]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.074     ; 0.740      ;
; 17.133    ; t_base_pos[6]                                ; rra_servo_controller:rra_servo_base|target[6]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.739      ;
; 17.141    ; t_middle_pos[5]                              ; rra_servo_controller:rra_servo_middle|target[5]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.731      ;
; 17.217    ; t_middle_pos[2]                              ; rra_servo_controller:rra_servo_middle|target[2]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.655      ;
; 17.222    ; t_base_pos[5]                                ; rra_servo_controller:rra_servo_base|target[5]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.650      ;
; 17.223    ; t_base_pos[3]                                ; rra_servo_controller:rra_servo_base|target[3]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.649      ;
; 17.227    ; t_base_pos[2]                                ; rra_servo_controller:rra_servo_base|target[2]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.645      ;
; 17.227    ; t_middle_pos[3]                              ; rra_servo_controller:rra_servo_middle|target[3]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.645      ;
; 17.234    ; t_middle_pos[4]                              ; rra_servo_controller:rra_servo_middle|target[4]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.638      ;
; 17.238    ; t_base_pos[1]                                ; rra_servo_controller:rra_servo_base|target[1]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.634      ;
; 17.245    ; t_middle_pos[8]                              ; rra_servo_controller:rra_servo_middle|target[8]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.073     ; 0.627      ;
; 99987.164 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.077     ; 12.754     ;
; 99987.265 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.657     ;
; 99987.265 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.657     ;
; 99987.286 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.077     ; 12.632     ;
; 99987.387 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.535     ;
; 99987.387 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.535     ;
; 99987.413 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.509     ;
; 99987.415 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.507     ;
; 99987.453 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.075     ; 12.467     ;
; 99987.487 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.085     ; 12.423     ;
; 99987.529 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.393     ;
; 99987.533 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.389     ;
; 99987.550 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.071     ; 12.374     ;
; 99987.550 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.071     ; 12.374     ;
; 99987.577 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.075     ; 12.343     ;
; 99987.594 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.081     ; 12.320     ;
; 99987.594 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.081     ; 12.320     ;
; 99987.609 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.085     ; 12.301     ;
; 99987.672 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.071     ; 12.252     ;
; 99987.672 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.071     ; 12.252     ;
; 99987.698 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.071     ; 12.226     ;
; 99987.700 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.071     ; 12.224     ;
; 99987.716 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.081     ; 12.198     ;
; 99987.716 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.081     ; 12.198     ;
; 99987.740 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.073     ; 12.182     ;
; 99987.742 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.081     ; 12.172     ;
; 99987.744 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.081     ; 12.170     ;
; 99987.795 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[11]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.074     ; 12.126     ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                               ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                              ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.080 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.779      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.104 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.748      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.211 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.650      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.222 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.630      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[15] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[14] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[13] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[11] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.384 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[10] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.467      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.386 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.136     ; 9.473      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[11] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[13] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[14] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[15] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[10] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.445 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.135     ; 9.415      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.451 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.134     ; 9.410      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[15] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[14] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[13] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[11] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.502 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[10] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.144     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.514 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.132     ; 9.349      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.526 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.326      ;
; 90.574 ; rra_servo_controller:rra_servo_lower|current[4] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.143     ; 9.278      ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                            ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|col_count[1]                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_key_in:keypad|key_count[1]                                ; rra_key_in:keypad|key_count[1]                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_key_in:keypad|key_count[0]                                ; rra_key_in:keypad|key_count[0]                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_controller:controller|c_state.s_MOVING                    ; rra_controller:controller|c_state.s_MOVING                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_feedback:feedback|\write_lcd:char[2]                      ; rra_feedback:feedback|\write_lcd:char[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_feedback:feedback|\write_lcd:char[1]                      ; rra_feedback:feedback|\write_lcd:char[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[4]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[5]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[6]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[0]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[0]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[1]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[1]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|col_count[0]                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; rra_feedback:feedback|enable                                  ; rra_feedback:feedback|enable                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.321 ; rra_feedback:feedback|\write_lcd:char[0]                      ; rra_feedback:feedback|\write_lcd:char[0]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.338 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[4]           ; rra_feedback:feedback|o_7seg1[4]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[0]           ; rra_feedback:feedback|o_7seg3[0]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[5]           ; rra_feedback:feedback|o_7seg3[5]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[4]           ; rra_feedback:feedback|o_7seg4[4]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.340 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[0]           ; rra_feedback:feedback|o_7seg1[0]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[5]           ; rra_feedback:feedback|o_7seg1[5]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[0]           ; rra_feedback:feedback|o_7seg2[0]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; rra_key_in:keypad|key_next[7]                                 ; rra_key_in:keypad|key_out[7]                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[4]           ; rra_feedback:feedback|o_7seg3[4]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[5]           ; rra_feedback:feedback|o_7seg4[5]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.342 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[3]           ; rra_feedback:feedback|o_7seg2[3]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.342 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[4]           ; rra_feedback:feedback|o_7seg2[4]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.342 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[2]           ; rra_feedback:feedback|o_7seg3[2]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.342 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[6]           ; rra_feedback:feedback|o_7seg3[6]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.342 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[2]           ; rra_feedback:feedback|o_7seg4[2]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.352 ; rra_key_in:keypad|key_count[0]                                ; rra_key_in:keypad|key_count[1]                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.551      ;
; 0.357 ; data_in[6]                                                    ; rra_memory:memory|data[118][6]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; data_in[4]                                                    ; rra_memory:memory|data[19][4]                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; rra_controller:controller|c_state.s_LOAD_KEYPAD               ; rra_controller:controller|c_state.s_MOVING                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.366 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[2]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.565      ;
; 0.366 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.565      ;
; 0.368 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[0]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.567      ;
; 0.369 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.568      ;
; 0.369 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.568      ;
; 0.376 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.575      ;
; 0.377 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[1]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.576      ;
; 0.432 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[2]           ; rra_feedback:feedback|o_7seg1[2]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[3]           ; rra_feedback:feedback|o_7seg3[3]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.631      ;
; 0.433 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[6]           ; rra_feedback:feedback|o_7seg4[6]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.631      ;
; 0.434 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[2]           ; rra_feedback:feedback|o_7seg2[2]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.632      ;
; 0.434 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[1]           ; rra_feedback:feedback|o_7seg3[1]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.632      ;
; 0.434 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[1]           ; rra_feedback:feedback|o_7seg4[1]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.632      ;
; 0.434 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[3]           ; rra_feedback:feedback|o_7seg4[3]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.632      ;
; 0.440 ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[31]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_e              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.639      ;
; 0.448 ; addr[6]                                                       ; rra_memory:memory|valid_out                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.646      ;
; 0.458 ; addr[0]                                                       ; rra_memory:memory|data_out[22]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.656      ;
; 0.466 ; rra_key_in:keypad|key_next[1]                                 ; rra_key_in:keypad|key_out[1]                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.664      ;
; 0.467 ; rra_memory:memory|data_out[1]                                 ; t_lower_pos[1]                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.665      ;
; 0.467 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[1]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; rra_key_in:keypad|key_next[4]                                 ; rra_key_in:keypad|key_out[4]                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.665      ;
; 0.468 ; rra_memory:memory|data_out[0]                                 ; t_lower_pos[0]                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.666      ;
; 0.468 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; rra_feedback:feedback|rra_lcd_controller:lcd|state.ready      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.667      ;
; 0.469 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[3]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.668      ;
; 0.473 ; rra_key_in:keypad|err                                         ; rra_key_in:keypad|key_err                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.671      ;
; 0.474 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[1]           ; rra_feedback:feedback|o_7seg1[1]                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.672      ;
; 0.474 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[5]           ; rra_feedback:feedback|o_7seg2[5]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.476 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[1]           ; rra_feedback:feedback|o_7seg2[1]                              ; clk          ; clk         ; 0.000        ; 0.053      ; 0.673      ;
; 0.477 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; rra_feedback:feedback|enable                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.675      ;
; 0.479 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[0]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.678      ;
; 0.479 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.ready      ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.678      ;
; 0.482 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[0]           ; rra_feedback:feedback|o_7seg4[0]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.681      ;
; 0.483 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[2]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.485 ; data_in[66]                                                   ; rra_memory:memory|data[71][66]                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.683      ;
; 0.490 ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~56_OTERM7   ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[28]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.689      ;
; 0.494 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[6]           ; rra_feedback:feedback|o_7seg2[6]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.507 ; rra_feedback:feedback|enable                                  ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.706      ;
; 0.510 ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~62_OTERM1   ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[29]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; rra_key_in:keypad|delay[3]                                    ; rra_key_in:keypad|delay[3]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; rra_key_in:keypad|delay[13]                                   ; rra_key_in:keypad|delay[13]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; rra_key_in:keypad|delay[1]                                    ; rra_key_in:keypad|delay[1]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_key_in:keypad|delay[5]                                    ; rra_key_in:keypad|delay[5]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_key_in:keypad|delay[11]                                   ; rra_key_in:keypad|delay[11]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_key_in:keypad|delay[15]                                   ; rra_key_in:keypad|delay[15]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; rra_key_in:keypad|delay[6]                                    ; rra_key_in:keypad|delay[6]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; rra_key_in:keypad|delay[7]                                    ; rra_key_in:keypad|delay[7]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; rra_key_in:keypad|delay[2]                                    ; rra_key_in:keypad|delay[2]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; rra_key_in:keypad|delay[9]                                    ; rra_key_in:keypad|delay[9]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; addr[3]                                                       ; addr[3]                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; rra_key_in:keypad|delay[4]                                    ; rra_key_in:keypad|delay[4]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_key_in:keypad|delay[12]                                   ; rra_key_in:keypad|delay[12]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_key_in:keypad|delay[14]                                   ; rra_key_in:keypad|delay[14]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; rra_key_in:keypad|delay[10]                                   ; rra_key_in:keypad|delay[10]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rra_key_in:keypad|delay[8]                                    ; rra_key_in:keypad|delay[8]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.520 ; addr[6]                                                       ; addr[6]                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.718      ;
; 0.520 ; addr[4]                                                       ; addr[4]                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.718      ;
; 0.521 ; addr[5]                                                       ; addr[5]                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.530 ; addr[2]                                                       ; addr[2]                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.530 ; rra_key_in:keypad|delay[0]                                    ; rra_key_in:keypad|delay[0]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.535 ; rra_feedback:feedback|segVal[3]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.536 ; rra_controller:controller|c_state.s_WAITING                   ; rra_controller:controller|c_state.s_GET_MEMORY_NEXT           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.735      ;
; 0.536 ; rra_feedback:feedback|segVal[3]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.735      ;
; 0.537 ; rra_feedback:feedback|segVal[3]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[2]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.736      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.313 ; rra_servo_controller:rra_servo_base|target[12]      ; rra_servo_controller:rra_servo_base|target[12]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; rra_servo_controller:rra_servo_base|counter_1khz[0] ; rra_servo_controller:rra_servo_base|counter_1khz[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.519      ;
; 0.356 ; rra_servo_controller:rra_servo_wrist|current[2]     ; rra_servo_controller:rra_servo_wrist|o_current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.554      ;
; 0.369 ; rra_servo_controller:rra_servo_lower|current[5]     ; rra_servo_controller:rra_servo_lower|o_current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.568      ;
; 0.376 ; rra_servo_controller:rra_servo_upper|target[5]      ; rra_servo_controller:rra_servo_upper|current[5]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.574      ;
; 0.390 ; rra_servo_controller:rra_servo_wrist|target[6]      ; rra_servo_controller:rra_servo_wrist|current[6]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.588      ;
; 0.441 ; rra_servo_controller:rra_servo_wrist|current[10]    ; rra_servo_controller:rra_servo_wrist|o_current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.639      ;
; 0.455 ; rra_servo_controller:rra_servo_wrist|target[9]      ; rra_servo_controller:rra_servo_wrist|current[9]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.653      ;
; 0.468 ; rra_servo_controller:rra_servo_upper|target[7]      ; rra_servo_controller:rra_servo_upper|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.666      ;
; 0.474 ; rra_servo_controller:rra_servo_wrist|target[1]      ; rra_servo_controller:rra_servo_wrist|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.672      ;
; 0.500 ; rra_servo_controller:rra_servo_wrist|current[6]     ; rra_servo_controller:rra_servo_wrist|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.699      ;
; 0.507 ; rra_servo_controller:rra_servo_gripper|target[10]   ; rra_servo_controller:rra_servo_gripper|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.705      ;
; 0.514 ; rra_servo_controller:rra_servo_lower|current[7]     ; rra_servo_controller:rra_servo_lower|o_current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.713      ;
; 0.517 ; rra_servo_controller:rra_servo_gripper|target[9]    ; rra_servo_controller:rra_servo_gripper|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.715      ;
; 0.531 ; rra_servo_controller:rra_servo_wrist|target[5]      ; rra_servo_controller:rra_servo_wrist|current[5]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.729      ;
; 0.535 ; rra_servo_controller:rra_servo_upper|target[6]      ; rra_servo_controller:rra_servo_upper|current[6]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.733      ;
; 0.537 ; rra_servo_controller:rra_servo_wrist|target[2]      ; rra_servo_controller:rra_servo_wrist|current[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.735      ;
; 0.594 ; rra_servo_controller:rra_servo_middle|current[2]    ; rra_servo_controller:rra_servo_middle|o_current[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.793      ;
; 0.606 ; rra_servo_controller:rra_servo_base|target[8]       ; rra_servo_controller:rra_servo_base|current[8]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.804      ;
; 0.609 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.807      ;
; 0.620 ; rra_servo_controller:rra_servo_gripper|current[7]   ; rra_servo_controller:rra_servo_gripper|o_current[7] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.818      ;
; 0.633 ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.831      ;
; 0.646 ; rra_servo_controller:rra_servo_gripper|target[2]    ; rra_servo_controller:rra_servo_gripper|current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.844      ;
; 0.659 ; rra_servo_controller:rra_servo_gripper|target[8]    ; rra_servo_controller:rra_servo_gripper|current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.857      ;
; 0.662 ; rra_servo_controller:rra_servo_base|target[7]       ; rra_servo_controller:rra_servo_base|current[7]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.860      ;
; 0.670 ; rra_servo_controller:rra_servo_base|current[1]      ; rra_servo_controller:rra_servo_base|o_current[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.869      ;
; 0.674 ; rra_servo_controller:rra_servo_middle|target[4]     ; rra_servo_controller:rra_servo_middle|current[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.872      ;
; 0.674 ; rra_servo_controller:rra_servo_gripper|target[7]    ; rra_servo_controller:rra_servo_gripper|current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.872      ;
; 0.683 ; rra_servo_controller:rra_servo_lower|current[10]    ; rra_servo_controller:rra_servo_lower|o_current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.881      ;
; 0.683 ; rra_servo_controller:rra_servo_gripper|target[5]    ; rra_servo_controller:rra_servo_gripper|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.067      ; 0.894      ;
; 0.684 ; rra_servo_controller:rra_servo_lower|target[1]      ; rra_servo_controller:rra_servo_lower|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.884      ;
; 0.685 ; rra_servo_controller:rra_servo_lower|current[1]     ; rra_servo_controller:rra_servo_lower|o_current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 0.882      ;
; 0.696 ; rra_servo_controller:rra_servo_wrist|target[4]      ; rra_servo_controller:rra_servo_wrist|current[4]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.896      ;
; 0.702 ; rra_servo_controller:rra_servo_wrist|current[7]     ; rra_servo_controller:rra_servo_wrist|o_current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.900      ;
; 0.705 ; rra_servo_controller:rra_servo_middle|target[9]     ; rra_servo_controller:rra_servo_middle|current[9]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.903      ;
; 0.706 ; rra_servo_controller:rra_servo_upper|target[8]      ; rra_servo_controller:rra_servo_upper|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.904      ;
; 0.707 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.905      ;
; 0.719 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.917      ;
; 0.733 ; rra_servo_controller:rra_servo_upper|target[11]     ; rra_servo_controller:rra_servo_upper|current[11]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 0.934      ;
; 0.742 ; rra_servo_controller:rra_servo_wrist|current[1]     ; rra_servo_controller:rra_servo_wrist|o_current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 0.942      ;
; 0.755 ; rra_servo_controller:rra_servo_middle|target[3]     ; rra_servo_controller:rra_servo_middle|current[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; rra_servo_controller:rra_servo_wrist|current[8]     ; rra_servo_controller:rra_servo_wrist|o_current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.051      ; 0.950      ;
; 0.757 ; rra_servo_controller:rra_servo_upper|current[6]     ; rra_servo_controller:rra_servo_upper|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.955      ;
; 0.761 ; rra_servo_controller:rra_servo_middle|target[6]     ; rra_servo_controller:rra_servo_middle|current[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 0.958      ;
; 0.764 ; rra_servo_controller:rra_servo_base|current[10]     ; rra_servo_controller:rra_servo_base|o_current[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.962      ;
; 0.768 ; rra_servo_controller:rra_servo_wrist|target[7]      ; rra_servo_controller:rra_servo_wrist|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 0.969      ;
; 0.774 ; rra_servo_controller:rra_servo_base|target[6]       ; rra_servo_controller:rra_servo_base|current[6]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.973      ;
; 0.775 ; rra_servo_controller:rra_servo_middle|current[8]    ; rra_servo_controller:rra_servo_middle|o_current[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.974      ;
; 0.778 ; rra_servo_controller:rra_servo_middle|target[2]     ; rra_servo_controller:rra_servo_middle|current[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.976      ;
; 0.783 ; rra_servo_controller:rra_servo_upper|current[0]     ; rra_servo_controller:rra_servo_upper|o_current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.974      ;
; 0.785 ; rra_servo_controller:rra_servo_lower|current[6]     ; rra_servo_controller:rra_servo_lower|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.051      ; 0.980      ;
; 0.786 ; rra_servo_controller:rra_servo_wrist|current[4]     ; rra_servo_controller:rra_servo_wrist|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 0.983      ;
; 0.787 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.985      ;
; 0.788 ; rra_servo_controller:rra_servo_base|current[0]      ; rra_servo_controller:rra_servo_base|o_current[0]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.986      ;
; 0.789 ; rra_servo_controller:rra_servo_gripper|current[0]   ; rra_servo_controller:rra_servo_gripper|current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.987      ;
; 0.789 ; rra_servo_controller:rra_servo_base|current[0]      ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.987      ;
; 0.791 ; rra_servo_controller:rra_servo_base|current[13]     ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.989      ;
; 0.796 ; rra_servo_controller:rra_servo_middle|target[7]     ; rra_servo_controller:rra_servo_middle|current[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 0.993      ;
; 0.797 ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.995      ;
; 0.799 ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.997      ;
; 0.813 ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.011      ;
; 0.814 ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.012      ;
; 0.815 ; rra_servo_controller:rra_servo_middle|target[8]     ; rra_servo_controller:rra_servo_middle|current[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 1.012      ;
; 0.831 ; rra_servo_controller:rra_servo_middle|target[5]     ; rra_servo_controller:rra_servo_middle|current[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.029      ;
; 0.832 ; rra_servo_controller:rra_servo_wrist|current[12]    ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.030      ;
; 0.836 ; rra_servo_controller:rra_servo_base|target[4]       ; rra_servo_controller:rra_servo_base|current[4]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.059      ;
; 0.843 ; rra_servo_controller:rra_servo_upper|target[3]      ; rra_servo_controller:rra_servo_upper|current[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.046      ;
; 0.852 ; rra_servo_controller:rra_servo_base|target[11]      ; rra_servo_controller:rra_servo_base|current[11]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.051      ;
; 0.857 ; rra_servo_controller:rra_servo_lower|target[8]      ; rra_servo_controller:rra_servo_lower|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.060      ;
; 0.857 ; rra_servo_controller:rra_servo_lower|current[4]     ; rra_servo_controller:rra_servo_lower|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.051      ; 1.052      ;
; 0.863 ; rra_servo_controller:rra_servo_gripper|target[6]    ; rra_servo_controller:rra_servo_gripper|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.061      ;
; 0.864 ; rra_servo_controller:rra_servo_lower|target[7]      ; rra_servo_controller:rra_servo_lower|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.067      ;
; 0.868 ; rra_servo_controller:rra_servo_middle|current[3]    ; rra_servo_controller:rra_servo_middle|o_current[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.067      ;
; 0.871 ; rra_servo_controller:rra_servo_middle|target[10]    ; rra_servo_controller:rra_servo_middle|current[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 1.068      ;
; 0.878 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.076      ;
; 0.884 ; rra_servo_controller:rra_servo_wrist|current[5]     ; rra_servo_controller:rra_servo_wrist|o_current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 1.081      ;
; 0.887 ; rra_servo_controller:rra_servo_middle|current[9]    ; rra_servo_controller:rra_servo_middle|o_current[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.087      ;
; 0.887 ; rra_servo_controller:rra_servo_gripper|target[4]    ; rra_servo_controller:rra_servo_gripper|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.067      ; 1.098      ;
; 0.893 ; rra_servo_controller:rra_servo_base|current[2]      ; rra_servo_controller:rra_servo_base|o_current[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.091      ;
; 0.897 ; rra_servo_controller:rra_servo_base|current[12]     ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.095      ;
; 0.898 ; rra_servo_controller:rra_servo_wrist|target[3]      ; rra_servo_controller:rra_servo_wrist|current[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.101      ;
; 0.903 ; rra_servo_controller:rra_servo_lower|current[0]     ; rra_servo_controller:rra_servo_lower|o_current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.101      ;
; 0.905 ; rra_servo_controller:rra_servo_upper|current[2]     ; rra_servo_controller:rra_servo_upper|o_current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.101      ;
; 0.906 ; rra_servo_controller:rra_servo_upper|target[2]      ; rra_servo_controller:rra_servo_upper|current[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.109      ;
; 0.907 ; rra_servo_controller:rra_servo_base|target[2]       ; rra_servo_controller:rra_servo_base|current[2]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.105      ;
; 0.907 ; rra_servo_controller:rra_servo_upper|target[10]     ; rra_servo_controller:rra_servo_upper|current[10]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.105      ;
; 0.909 ; rra_servo_controller:rra_servo_gripper|target[1]    ; rra_servo_controller:rra_servo_gripper|current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.112      ;
; 0.909 ; rra_servo_controller:rra_servo_wrist|target[8]      ; rra_servo_controller:rra_servo_wrist|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.113      ;
; 0.919 ; rra_servo_controller:rra_servo_upper|current[4]     ; rra_servo_controller:rra_servo_upper|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.115      ;
; 0.920 ; rra_servo_controller:rra_servo_base|current[3]      ; rra_servo_controller:rra_servo_base|o_current[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.119      ;
; 0.921 ; rra_servo_controller:rra_servo_upper|target[1]      ; rra_servo_controller:rra_servo_upper|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.126      ;
; 0.922 ; rra_servo_controller:rra_servo_wrist|target[10]     ; rra_servo_controller:rra_servo_wrist|current[10]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.123      ;
; 0.923 ; rra_servo_controller:rra_servo_upper|target[4]      ; rra_servo_controller:rra_servo_upper|current[4]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.124      ;
; 0.926 ; rra_servo_controller:rra_servo_base|current[8]      ; rra_servo_controller:rra_servo_base|o_current[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.148      ;
; 0.926 ; rra_servo_controller:rra_servo_upper|target[9]      ; rra_servo_controller:rra_servo_upper|current[9]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.126      ;
; 0.937 ; rra_servo_controller:rra_servo_gripper|target[3]    ; rra_servo_controller:rra_servo_gripper|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.067      ; 1.148      ;
; 0.938 ; rra_servo_controller:rra_servo_lower|target[6]      ; rra_servo_controller:rra_servo_lower|current[6]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.141      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.432 ; rra_servo_controller:rra_servo_middle|pwm_out          ; rra_servo_controller:rra_servo_middle|o_pwm_out        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; rra_servo_controller:rra_servo_middle|pwm_out_i        ; rra_servo_controller:rra_servo_middle|o_pwm_out_i      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.630      ;
; 0.432 ; rra_servo_controller:rra_servo_gripper|pwm_out         ; rra_servo_controller:rra_servo_gripper|o_pwm_out       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.630      ;
; 0.432 ; rra_servo_controller:rra_servo_gripper|pwm_out_i       ; rra_servo_controller:rra_servo_gripper|o_pwm_out_i     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; rra_servo_controller:rra_servo_upper|pwm_out           ; rra_servo_controller:rra_servo_upper|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.630      ;
; 0.433 ; rra_servo_controller:rra_servo_upper|pwm_out_i         ; rra_servo_controller:rra_servo_upper|o_pwm_out_i       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.631      ;
; 0.433 ; rra_servo_controller:rra_servo_wrist|pwm_out           ; rra_servo_controller:rra_servo_wrist|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.631      ;
; 0.433 ; rra_servo_controller:rra_servo_wrist|pwm_out_i         ; rra_servo_controller:rra_servo_wrist|o_pwm_out_i       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.631      ;
; 0.466 ; rra_servo_controller:rra_servo_base|pwm_out_i          ; rra_servo_controller:rra_servo_base|o_pwm_out_i        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.665      ;
; 0.499 ; rra_servo_controller:rra_servo_lower|pwm_out           ; rra_servo_controller:rra_servo_lower|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.697      ;
; 0.511 ; rra_servo_controller:rra_servo_gripper|pwm_count[8]    ; rra_servo_controller:rra_servo_gripper|pwm_count[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; rra_servo_controller:rra_servo_gripper|pwm_count[6]    ; rra_servo_controller:rra_servo_gripper|pwm_count[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; rra_servo_controller:rra_servo_base|pwm_count[8]       ; rra_servo_controller:rra_servo_base|pwm_count[8]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; rra_servo_controller:rra_servo_base|pwm_count_i[8]     ; rra_servo_controller:rra_servo_base|pwm_count_i[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; rra_servo_controller:rra_servo_middle|pwm_count_i[15]  ; rra_servo_controller:rra_servo_middle|pwm_count_i[15]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_servo_controller:rra_servo_middle|pwm_count_i[4]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_servo_controller:rra_servo_gripper|pwm_count[15]   ; rra_servo_controller:rra_servo_gripper|pwm_count[15]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_servo_controller:rra_servo_gripper|pwm_count[4]    ; rra_servo_controller:rra_servo_gripper|pwm_count[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[12] ; rra_servo_controller:rra_servo_gripper|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[9]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[4]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_servo_controller:rra_servo_base|pwm_count_i[15]    ; rra_servo_controller:rra_servo_base|pwm_count_i[15]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; rra_servo_controller:rra_servo_wrist|pwm_count[8]      ; rra_servo_controller:rra_servo_wrist|pwm_count[8]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; rra_servo_controller:rra_servo_wrist|pwm_count[6]      ; rra_servo_controller:rra_servo_wrist|pwm_count[6]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; rra_servo_controller:rra_servo_middle|pwm_count[15]    ; rra_servo_controller:rra_servo_middle|pwm_count[15]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; rra_servo_controller:rra_servo_gripper|pwm_count[7]    ; rra_servo_controller:rra_servo_gripper|pwm_count[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; rra_servo_controller:rra_servo_base|pwm_count_i[11]    ; rra_servo_controller:rra_servo_base|pwm_count_i[11]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; rra_servo_controller:rra_servo_upper|pwm_count_i[12]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[12]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; rra_servo_controller:rra_servo_upper|pwm_count_i[15]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[15]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; rra_servo_controller:rra_servo_wrist|pwm_count[15]     ; rra_servo_controller:rra_servo_wrist|pwm_count[15]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; rra_servo_controller:rra_servo_wrist|pwm_count[12]     ; rra_servo_controller:rra_servo_wrist|pwm_count[12]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; rra_servo_controller:rra_servo_wrist|pwm_count[9]      ; rra_servo_controller:rra_servo_wrist|pwm_count[9]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; rra_servo_controller:rra_servo_wrist|pwm_count[4]      ; rra_servo_controller:rra_servo_wrist|pwm_count[4]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; rra_servo_controller:rra_servo_middle|pwm_count[3]     ; rra_servo_controller:rra_servo_middle|pwm_count[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_middle|pwm_count[1]     ; rra_servo_controller:rra_servo_middle|pwm_count[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_middle|pwm_count_i[5]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_middle|pwm_count_i[3]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_middle|pwm_count_i[1]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_lower|pwm_count_i[14]   ; rra_servo_controller:rra_servo_lower|pwm_count_i[14]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; rra_servo_controller:rra_servo_gripper|pwm_count[5]    ; rra_servo_controller:rra_servo_gripper|pwm_count[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_gripper|pwm_count[3]    ; rra_servo_controller:rra_servo_gripper|pwm_count[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_gripper|pwm_count[1]    ; rra_servo_controller:rra_servo_gripper|pwm_count[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[5]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[3]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[1]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_base|pwm_count[3]       ; rra_servo_controller:rra_servo_base|pwm_count[3]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_base|pwm_count[1]       ; rra_servo_controller:rra_servo_base|pwm_count[1]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_base|pwm_count_i[3]     ; rra_servo_controller:rra_servo_base|pwm_count_i[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_base|pwm_count_i[1]     ; rra_servo_controller:rra_servo_base|pwm_count_i[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rra_servo_controller:rra_servo_upper|pwm_count_i[11]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[11]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; rra_servo_controller:rra_servo_upper|pwm_count_i[14]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[14]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; rra_servo_controller:rra_servo_wrist|pwm_count[14]     ; rra_servo_controller:rra_servo_wrist|pwm_count[14]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; rra_servo_controller:rra_servo_wrist|pwm_count[11]     ; rra_servo_controller:rra_servo_wrist|pwm_count[11]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; rra_servo_controller:rra_servo_wrist|pwm_count[7]      ; rra_servo_controller:rra_servo_wrist|pwm_count[7]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; rra_servo_controller:rra_servo_lower|pwm_count[3]      ; rra_servo_controller:rra_servo_lower|pwm_count[3]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_lower|pwm_count[1]      ; rra_servo_controller:rra_servo_lower|pwm_count[1]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_wrist|pwm_count[5]      ; rra_servo_controller:rra_servo_wrist|pwm_count[5]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_wrist|pwm_count[3]      ; rra_servo_controller:rra_servo_wrist|pwm_count[3]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_wrist|pwm_count[1]      ; rra_servo_controller:rra_servo_wrist|pwm_count[1]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_wrist|pwm_count_i[3]    ; rra_servo_controller:rra_servo_wrist|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rra_servo_controller:rra_servo_wrist|pwm_count_i[1]    ; rra_servo_controller:rra_servo_wrist|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; rra_servo_controller:rra_servo_middle|pwm_count[2]     ; rra_servo_controller:rra_servo_middle|pwm_count[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_middle|pwm_count_i[17]  ; rra_servo_controller:rra_servo_middle|pwm_count_i[17]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_middle|pwm_count_i[2]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_lower|pwm_count[17]     ; rra_servo_controller:rra_servo_lower|pwm_count[17]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_gripper|pwm_count[17]   ; rra_servo_controller:rra_servo_gripper|pwm_count[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_gripper|pwm_count[2]    ; rra_servo_controller:rra_servo_gripper|pwm_count[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[17] ; rra_servo_controller:rra_servo_gripper|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[2]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_base|pwm_count[2]       ; rra_servo_controller:rra_servo_base|pwm_count[2]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_base|pwm_count_i[17]    ; rra_servo_controller:rra_servo_base|pwm_count_i[17]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_base|pwm_count_i[2]     ; rra_servo_controller:rra_servo_base|pwm_count_i[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; rra_servo_controller:rra_servo_upper|pwm_count[3]      ; rra_servo_controller:rra_servo_upper|pwm_count[3]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.713      ;
; 0.516 ; rra_servo_controller:rra_servo_upper|pwm_count[1]      ; rra_servo_controller:rra_servo_upper|pwm_count[1]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.713      ;
; 0.516 ; rra_servo_controller:rra_servo_upper|pwm_count_i[13]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[13]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; rra_servo_controller:rra_servo_upper|pwm_count_i[10]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; rra_servo_controller:rra_servo_wrist|pwm_count[13]     ; rra_servo_controller:rra_servo_wrist|pwm_count[13]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; rra_servo_controller:rra_servo_wrist|pwm_count[10]     ; rra_servo_controller:rra_servo_wrist|pwm_count[10]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; rra_servo_controller:rra_servo_middle|pwm_count[17]    ; rra_servo_controller:rra_servo_middle|pwm_count[17]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; rra_servo_controller:rra_servo_middle|pwm_count[8]     ; rra_servo_controller:rra_servo_middle|pwm_count[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rra_servo_controller:rra_servo_middle|pwm_count_i[16]  ; rra_servo_controller:rra_servo_middle|pwm_count_i[16]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rra_servo_controller:rra_servo_middle|pwm_count_i[6]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rra_servo_controller:rra_servo_lower|pwm_count[16]     ; rra_servo_controller:rra_servo_lower|pwm_count[16]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rra_servo_controller:rra_servo_lower|pwm_count[2]      ; rra_servo_controller:rra_servo_lower|pwm_count[2]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; rra_servo_controller:rra_servo_lower|pwm_count_i[17]   ; rra_servo_controller:rra_servo_lower|pwm_count_i[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; rra_servo_controller:rra_servo_gripper|pwm_count[16]   ; rra_servo_controller:rra_servo_gripper|pwm_count[16]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[16] ; rra_servo_controller:rra_servo_gripper|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[8]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rra_servo_controller:rra_servo_base|pwm_count[17]      ; rra_servo_controller:rra_servo_base|pwm_count[17]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                          ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[90][15]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[90][29]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[90][43]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[90][59]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][15]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][29]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][30]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][32]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][33]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][36]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][42]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][43]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][59]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][60]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][61]  ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[94][62]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][28]   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][30]   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][3]    ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][4]    ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][54]   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][5]    ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][66]   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][70]   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[0][7]    ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][13] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][20] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][21] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][22] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][23] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][27] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][29] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][51] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[101][65] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][13] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][2]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][3]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][49] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][50] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][51] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][52] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][53] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][54] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][57] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][60] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][62] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[109][7]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][50]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][52]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][54]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][56]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][60]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[10][62]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[115][57] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[115][59] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[115][61] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[115][63] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[115][65] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[115][67] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][0]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][13] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][18] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][1]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][2]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][3]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][48] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][4]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][50] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][52] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][54] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][5]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][62] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][66] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[120][68] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][0]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][1]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][50] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][52] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][54] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][5]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][62] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][66] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[122][68] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][0]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][13] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][18] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][1]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][2]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][3]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][4]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][50] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][54] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][5]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][62] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][66] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[124][68] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[126][0]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[126][18] ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[126][1]  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_memory:memory|data[126][50] ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                          ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+--------------------------------------------------------+
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|o_pwm_out         ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[10]     ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[11]     ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[12]     ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[13]     ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[14]     ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[15]     ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[16]     ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[17]     ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[9]      ;
; 49.747 ; 49.963       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_out           ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[0]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[1]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[2]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[3]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[4]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[5]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[6]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[7]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[8]     ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[0]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[1]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[2]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[3]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[4]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[5]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[6]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[7]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[8]    ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|o_pwm_out        ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[10]  ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[11]  ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[12]  ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[13]  ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[14]  ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[15]  ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[16]  ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[17]  ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_count_i[9]   ;
; 49.748 ; 49.964       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_out          ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|o_pwm_out          ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|o_pwm_out_i        ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[0]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[10]      ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[11]      ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[12]      ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[13]      ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[14]      ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[15]      ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[16]      ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[17]      ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[1]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[2]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[3]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[4]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[5]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[6]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[7]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[8]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[9]       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[10]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[11]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[12]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[13]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[14]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[15]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[16]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[17]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[9]     ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_out_i          ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_pwm_out       ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_pwm_out_i     ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[10]   ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[11]   ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[12]   ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[13]   ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[14]   ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[15]   ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[16]   ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[17]   ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count[9]    ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[0]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[10] ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[11] ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[12] ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[13] ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[14] ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[15] ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[16] ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[17] ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[1]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[2]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[3]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[4]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[5]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[6]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[7]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[8]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[9]  ;
; 49.749 ; 49.965       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_out         ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                        ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                                          ; Clock Edge ; Target                                               ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------+
; 49999.747 ; 49999.963    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[1]    ;
; 49999.747 ; 49999.963    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[3]    ;
; 49999.747 ; 49999.963    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[4]    ;
; 49999.747 ; 49999.963    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[6]    ;
; 49999.747 ; 49999.963    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[7]    ;
; 49999.747 ; 49999.963    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|target[10]      ;
; 49999.747 ; 49999.963    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|target[9]       ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[0]       ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[12]      ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[13]      ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[3]       ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[0]     ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[10]    ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[1]     ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[3]     ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[0]        ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[11]       ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[1]        ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[2]        ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[3]        ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[0]     ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[11]    ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[12]    ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[13]    ;
; 49999.748 ; 49999.964    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[1]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[10]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[11]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[1]       ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[2]       ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[4]       ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[11]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[2]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[4]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[8]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|speed[0]         ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|speed[1]         ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[0]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[10]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[11]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[12]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[13]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[1]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[2]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[6]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[7]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[8]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[9]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[0]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[10] ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[11] ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[1]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[2]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[3]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[4]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[5]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[6]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[8]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[9]  ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[10]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[2]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[3]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[4]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[5]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[6]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[7]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[8]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[9]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[0]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[1]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[2]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[3]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[4]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[5]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[6]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[7]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[8]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[9]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[0]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[10]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[11]     ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[1]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[2]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[3]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[4]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[5]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[6]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[7]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[8]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[9]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[0]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[10]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[11]   ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[8]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[9]    ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|target[0]       ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|target[11]      ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|target[1]       ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|target[2]       ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|target[3]       ;
; 49999.749 ; 49999.965    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|target[4]       ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; display_id[*]  ; clk        ; 4.886 ; 5.278 ; Rise       ; clk                                                            ;
;  display_id[0] ; clk        ; 4.886 ; 5.278 ; Rise       ; clk                                                            ;
;  display_id[1] ; clk        ; 4.048 ; 4.429 ; Rise       ; clk                                                            ;
;  display_id[2] ; clk        ; 2.588 ; 3.003 ; Rise       ; clk                                                            ;
; i_key_row[*]   ; clk        ; 6.682 ; 7.069 ; Rise       ; clk                                                            ;
;  i_key_row[0]  ; clk        ; 6.682 ; 7.069 ; Rise       ; clk                                                            ;
;  i_key_row[1]  ; clk        ; 5.809 ; 6.158 ; Rise       ; clk                                                            ;
;  i_key_row[2]  ; clk        ; 6.151 ; 6.493 ; Rise       ; clk                                                            ;
;  i_key_row[3]  ; clk        ; 5.994 ; 6.315 ; Rise       ; clk                                                            ;
; led_sel        ; clk        ; 4.203 ; 4.580 ; Rise       ; clk                                                            ;
; mode[*]        ; clk        ; 2.798 ; 3.165 ; Rise       ; clk                                                            ;
;  mode[0]       ; clk        ; 2.798 ; 3.165 ; Rise       ; clk                                                            ;
;  mode[1]       ; clk        ; 2.088 ; 2.448 ; Rise       ; clk                                                            ;
; rst            ; clk        ; 6.071 ; 6.480 ; Rise       ; clk                                                            ;
; speed[*]       ; clk        ; 7.529 ; 7.912 ; Rise       ; clk                                                            ;
;  speed[0]      ; clk        ; 7.529 ; 7.912 ; Rise       ; clk                                                            ;
;  speed[1]      ; clk        ; 7.194 ; 7.780 ; Rise       ; clk                                                            ;
;  speed[2]      ; clk        ; 6.895 ; 7.150 ; Rise       ; clk                                                            ;
;  speed[3]      ; clk        ; 7.057 ; 7.594 ; Rise       ; clk                                                            ;
; rst            ; clk        ; 6.122 ; 6.541 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; rst            ; clk        ; 7.572 ; 8.107 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
; speed[*]       ; clk        ; 5.103 ; 5.498 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[0]      ; clk        ; 4.351 ; 4.801 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[1]      ; clk        ; 5.103 ; 5.498 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[2]      ; clk        ; 3.568 ; 3.937 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[3]      ; clk        ; 4.262 ; 4.702 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+
; display_id[*]  ; clk        ; -1.252 ; -1.637 ; Rise       ; clk                                                            ;
;  display_id[0] ; clk        ; -1.980 ; -2.390 ; Rise       ; clk                                                            ;
;  display_id[1] ; clk        ; -1.252 ; -1.637 ; Rise       ; clk                                                            ;
;  display_id[2] ; clk        ; -1.683 ; -2.043 ; Rise       ; clk                                                            ;
; i_key_row[*]   ; clk        ; -1.614 ; -1.999 ; Rise       ; clk                                                            ;
;  i_key_row[0]  ; clk        ; -2.203 ; -2.642 ; Rise       ; clk                                                            ;
;  i_key_row[1]  ; clk        ; -1.614 ; -1.999 ; Rise       ; clk                                                            ;
;  i_key_row[2]  ; clk        ; -1.663 ; -2.057 ; Rise       ; clk                                                            ;
;  i_key_row[3]  ; clk        ; -1.727 ; -2.112 ; Rise       ; clk                                                            ;
; led_sel        ; clk        ; -2.160 ; -2.474 ; Rise       ; clk                                                            ;
; mode[*]        ; clk        ; -1.455 ; -1.800 ; Rise       ; clk                                                            ;
;  mode[0]       ; clk        ; -1.867 ; -2.236 ; Rise       ; clk                                                            ;
;  mode[1]       ; clk        ; -1.455 ; -1.800 ; Rise       ; clk                                                            ;
; rst            ; clk        ; -1.740 ; -2.088 ; Rise       ; clk                                                            ;
; speed[*]       ; clk        ; -2.398 ; -2.735 ; Rise       ; clk                                                            ;
;  speed[0]      ; clk        ; -2.511 ; -2.827 ; Rise       ; clk                                                            ;
;  speed[1]      ; clk        ; -2.495 ; -2.824 ; Rise       ; clk                                                            ;
;  speed[2]      ; clk        ; -2.398 ; -2.735 ; Rise       ; clk                                                            ;
;  speed[3]      ; clk        ; -2.436 ; -2.800 ; Rise       ; clk                                                            ;
; rst            ; clk        ; -2.880 ; -3.206 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; rst            ; clk        ; -3.099 ; -3.495 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
; speed[*]       ; clk        ; -2.955 ; -3.308 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[0]      ; clk        ; -3.693 ; -4.116 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[1]      ; clk        ; -4.432 ; -4.809 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[2]      ; clk        ; -2.955 ; -3.308 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[3]      ; clk        ; -3.624 ; -4.046 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; leds[*]        ; clk        ; 7.077 ; 7.191 ; Rise       ; clk                                                            ;
;  leds[0]       ; clk        ; 5.519 ; 5.512 ; Rise       ; clk                                                            ;
;  leds[1]       ; clk        ; 6.512 ; 6.472 ; Rise       ; clk                                                            ;
;  leds[2]       ; clk        ; 7.077 ; 7.191 ; Rise       ; clk                                                            ;
;  leds[3]       ; clk        ; 5.710 ; 5.695 ; Rise       ; clk                                                            ;
;  leds[4]       ; clk        ; 5.468 ; 5.423 ; Rise       ; clk                                                            ;
;  leds[5]       ; clk        ; 5.573 ; 5.554 ; Rise       ; clk                                                            ;
;  leds[6]       ; clk        ; 5.497 ; 5.534 ; Rise       ; clk                                                            ;
;  leds[7]       ; clk        ; 5.743 ; 5.709 ; Rise       ; clk                                                            ;
;  leds[8]       ; clk        ; 5.748 ; 5.725 ; Rise       ; clk                                                            ;
;  leds[9]       ; clk        ; 6.386 ; 6.374 ; Rise       ; clk                                                            ;
; o_key_col[*]   ; clk        ; 6.662 ; 6.618 ; Rise       ; clk                                                            ;
;  o_key_col[0]  ; clk        ; 6.662 ; 6.618 ; Rise       ; clk                                                            ;
;  o_key_col[1]  ; clk        ; 6.440 ; 6.443 ; Rise       ; clk                                                            ;
;  o_key_col[2]  ; clk        ; 6.199 ; 6.178 ; Rise       ; clk                                                            ;
;  o_key_col[3]  ; clk        ; 5.734 ; 5.700 ; Rise       ; clk                                                            ;
; o_lcd_data[*]  ; clk        ; 5.205 ; 5.232 ; Rise       ; clk                                                            ;
;  o_lcd_data[0] ; clk        ; 5.166 ; 5.183 ; Rise       ; clk                                                            ;
;  o_lcd_data[1] ; clk        ; 5.205 ; 5.232 ; Rise       ; clk                                                            ;
;  o_lcd_data[2] ; clk        ; 4.924 ; 4.940 ; Rise       ; clk                                                            ;
;  o_lcd_data[3] ; clk        ; 4.943 ; 4.959 ; Rise       ; clk                                                            ;
;  o_lcd_data[4] ; clk        ; 5.086 ; 5.076 ; Rise       ; clk                                                            ;
;  o_lcd_data[5] ; clk        ; 5.087 ; 5.087 ; Rise       ; clk                                                            ;
;  o_lcd_data[6] ; clk        ; 5.057 ; 5.058 ; Rise       ; clk                                                            ;
; o_lcd_e        ; clk        ; 5.361 ; 5.357 ; Rise       ; clk                                                            ;
; o_lcd_rs       ; clk        ; 5.350 ; 5.359 ; Rise       ; clk                                                            ;
; segment7_1[*]  ; clk        ; 5.382 ; 5.307 ; Rise       ; clk                                                            ;
;  segment7_1[0] ; clk        ; 4.870 ; 4.829 ; Rise       ; clk                                                            ;
;  segment7_1[1] ; clk        ; 4.881 ; 4.841 ; Rise       ; clk                                                            ;
;  segment7_1[2] ; clk        ; 4.908 ; 4.869 ; Rise       ; clk                                                            ;
;  segment7_1[3] ; clk        ; 4.932 ; 4.890 ; Rise       ; clk                                                            ;
;  segment7_1[4] ; clk        ; 4.912 ; 4.875 ; Rise       ; clk                                                            ;
;  segment7_1[5] ; clk        ; 5.382 ; 5.307 ; Rise       ; clk                                                            ;
;  segment7_1[6] ; clk        ; 5.162 ; 5.113 ; Rise       ; clk                                                            ;
; segment7_2[*]  ; clk        ; 5.171 ; 5.112 ; Rise       ; clk                                                            ;
;  segment7_2[0] ; clk        ; 4.891 ; 4.844 ; Rise       ; clk                                                            ;
;  segment7_2[1] ; clk        ; 4.848 ; 4.804 ; Rise       ; clk                                                            ;
;  segment7_2[2] ; clk        ; 5.128 ; 5.067 ; Rise       ; clk                                                            ;
;  segment7_2[3] ; clk        ; 5.171 ; 5.107 ; Rise       ; clk                                                            ;
;  segment7_2[4] ; clk        ; 5.103 ; 5.045 ; Rise       ; clk                                                            ;
;  segment7_2[5] ; clk        ; 5.127 ; 5.067 ; Rise       ; clk                                                            ;
;  segment7_2[6] ; clk        ; 5.168 ; 5.112 ; Rise       ; clk                                                            ;
; segment7_3[*]  ; clk        ; 5.283 ; 5.205 ; Rise       ; clk                                                            ;
;  segment7_3[0] ; clk        ; 5.283 ; 5.205 ; Rise       ; clk                                                            ;
;  segment7_3[1] ; clk        ; 4.915 ; 4.874 ; Rise       ; clk                                                            ;
;  segment7_3[2] ; clk        ; 4.923 ; 4.883 ; Rise       ; clk                                                            ;
;  segment7_3[3] ; clk        ; 4.892 ; 4.855 ; Rise       ; clk                                                            ;
;  segment7_3[4] ; clk        ; 5.098 ; 5.046 ; Rise       ; clk                                                            ;
;  segment7_3[5] ; clk        ; 4.898 ; 4.855 ; Rise       ; clk                                                            ;
;  segment7_3[6] ; clk        ; 4.885 ; 4.844 ; Rise       ; clk                                                            ;
; segment7_4[*]  ; clk        ; 5.175 ; 5.143 ; Rise       ; clk                                                            ;
;  segment7_4[0] ; clk        ; 4.932 ; 4.907 ; Rise       ; clk                                                            ;
;  segment7_4[1] ; clk        ; 4.928 ; 4.904 ; Rise       ; clk                                                            ;
;  segment7_4[2] ; clk        ; 4.926 ; 4.895 ; Rise       ; clk                                                            ;
;  segment7_4[3] ; clk        ; 5.175 ; 5.143 ; Rise       ; clk                                                            ;
;  segment7_4[4] ; clk        ; 5.126 ; 5.079 ; Rise       ; clk                                                            ;
;  segment7_4[5] ; clk        ; 5.056 ; 5.010 ; Rise       ; clk                                                            ;
;  segment7_4[6] ; clk        ; 5.138 ; 5.104 ; Rise       ; clk                                                            ;
; b1             ; clk        ; 4.160 ; 4.133 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; b1_i           ; clk        ; 3.336 ; 3.330 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1             ; clk        ; 3.672 ; 3.638 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1_i           ; clk        ; 3.636 ; 3.655 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1             ; clk        ; 4.585 ; 4.487 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1_i           ; clk        ; 4.720 ; 4.710 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2             ; clk        ; 4.057 ; 4.023 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2_i           ; clk        ; 4.870 ; 4.880 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1             ; clk        ; 3.391 ; 3.323 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1_i           ; clk        ; 3.891 ; 3.826 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2             ; clk        ; 3.381 ; 3.319 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2_i           ; clk        ; 3.192 ; 3.151 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1             ; clk        ; 4.254 ; 4.263 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1_i           ; clk        ; 5.029 ; 4.996 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2             ; clk        ; 4.185 ; 4.168 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2_i           ; clk        ; 4.366 ; 4.354 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1             ; clk        ; 3.173 ; 3.139 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1_i           ; clk        ; 4.424 ; 4.486 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; leds[*]        ; clk        ; 5.358 ; 5.315 ; Rise       ; clk                                                            ;
;  leds[0]       ; clk        ; 5.406 ; 5.399 ; Rise       ; clk                                                            ;
;  leds[1]       ; clk        ; 6.360 ; 6.321 ; Rise       ; clk                                                            ;
;  leds[2]       ; clk        ; 6.951 ; 7.064 ; Rise       ; clk                                                            ;
;  leds[3]       ; clk        ; 5.590 ; 5.575 ; Rise       ; clk                                                            ;
;  leds[4]       ; clk        ; 5.358 ; 5.315 ; Rise       ; clk                                                            ;
;  leds[5]       ; clk        ; 5.459 ; 5.441 ; Rise       ; clk                                                            ;
;  leds[6]       ; clk        ; 5.387 ; 5.422 ; Rise       ; clk                                                            ;
;  leds[7]       ; clk        ; 5.623 ; 5.590 ; Rise       ; clk                                                            ;
;  leds[8]       ; clk        ; 5.627 ; 5.605 ; Rise       ; clk                                                            ;
;  leds[9]       ; clk        ; 6.240 ; 6.228 ; Rise       ; clk                                                            ;
; o_key_col[*]   ; clk        ; 5.607 ; 5.572 ; Rise       ; clk                                                            ;
;  o_key_col[0]  ; clk        ; 6.498 ; 6.453 ; Rise       ; clk                                                            ;
;  o_key_col[1]  ; clk        ; 6.284 ; 6.286 ; Rise       ; clk                                                            ;
;  o_key_col[2]  ; clk        ; 6.053 ; 6.030 ; Rise       ; clk                                                            ;
;  o_key_col[3]  ; clk        ; 5.607 ; 5.572 ; Rise       ; clk                                                            ;
; o_lcd_data[*]  ; clk        ; 4.838 ; 4.852 ; Rise       ; clk                                                            ;
;  o_lcd_data[0] ; clk        ; 5.070 ; 5.086 ; Rise       ; clk                                                            ;
;  o_lcd_data[1] ; clk        ; 5.108 ; 5.132 ; Rise       ; clk                                                            ;
;  o_lcd_data[2] ; clk        ; 4.838 ; 4.852 ; Rise       ; clk                                                            ;
;  o_lcd_data[3] ; clk        ; 4.857 ; 4.871 ; Rise       ; clk                                                            ;
;  o_lcd_data[4] ; clk        ; 4.992 ; 4.982 ; Rise       ; clk                                                            ;
;  o_lcd_data[5] ; clk        ; 4.994 ; 4.993 ; Rise       ; clk                                                            ;
;  o_lcd_data[6] ; clk        ; 4.964 ; 4.964 ; Rise       ; clk                                                            ;
; o_lcd_e        ; clk        ; 5.256 ; 5.252 ; Rise       ; clk                                                            ;
; o_lcd_rs       ; clk        ; 5.245 ; 5.253 ; Rise       ; clk                                                            ;
; segment7_1[*]  ; clk        ; 4.777 ; 4.736 ; Rise       ; clk                                                            ;
;  segment7_1[0] ; clk        ; 4.777 ; 4.736 ; Rise       ; clk                                                            ;
;  segment7_1[1] ; clk        ; 4.787 ; 4.747 ; Rise       ; clk                                                            ;
;  segment7_1[2] ; clk        ; 4.814 ; 4.774 ; Rise       ; clk                                                            ;
;  segment7_1[3] ; clk        ; 4.837 ; 4.794 ; Rise       ; clk                                                            ;
;  segment7_1[4] ; clk        ; 4.817 ; 4.780 ; Rise       ; clk                                                            ;
;  segment7_1[5] ; clk        ; 5.268 ; 5.194 ; Rise       ; clk                                                            ;
;  segment7_1[6] ; clk        ; 5.058 ; 5.009 ; Rise       ; clk                                                            ;
; segment7_2[*]  ; clk        ; 4.757 ; 4.712 ; Rise       ; clk                                                            ;
;  segment7_2[0] ; clk        ; 4.799 ; 4.752 ; Rise       ; clk                                                            ;
;  segment7_2[1] ; clk        ; 4.757 ; 4.712 ; Rise       ; clk                                                            ;
;  segment7_2[2] ; clk        ; 5.026 ; 4.966 ; Rise       ; clk                                                            ;
;  segment7_2[3] ; clk        ; 5.067 ; 5.004 ; Rise       ; clk                                                            ;
;  segment7_2[4] ; clk        ; 5.002 ; 4.944 ; Rise       ; clk                                                            ;
;  segment7_2[5] ; clk        ; 5.024 ; 4.965 ; Rise       ; clk                                                            ;
;  segment7_2[6] ; clk        ; 5.064 ; 5.008 ; Rise       ; clk                                                            ;
; segment7_3[*]  ; clk        ; 4.792 ; 4.751 ; Rise       ; clk                                                            ;
;  segment7_3[0] ; clk        ; 5.174 ; 5.097 ; Rise       ; clk                                                            ;
;  segment7_3[1] ; clk        ; 4.823 ; 4.781 ; Rise       ; clk                                                            ;
;  segment7_3[2] ; clk        ; 4.829 ; 4.790 ; Rise       ; clk                                                            ;
;  segment7_3[3] ; clk        ; 4.798 ; 4.762 ; Rise       ; clk                                                            ;
;  segment7_3[4] ; clk        ; 4.997 ; 4.945 ; Rise       ; clk                                                            ;
;  segment7_3[5] ; clk        ; 4.805 ; 4.762 ; Rise       ; clk                                                            ;
;  segment7_3[6] ; clk        ; 4.792 ; 4.751 ; Rise       ; clk                                                            ;
; segment7_4[*]  ; clk        ; 4.832 ; 4.801 ; Rise       ; clk                                                            ;
;  segment7_4[0] ; clk        ; 4.836 ; 4.810 ; Rise       ; clk                                                            ;
;  segment7_4[1] ; clk        ; 4.834 ; 4.809 ; Rise       ; clk                                                            ;
;  segment7_4[2] ; clk        ; 4.832 ; 4.801 ; Rise       ; clk                                                            ;
;  segment7_4[3] ; clk        ; 5.072 ; 5.039 ; Rise       ; clk                                                            ;
;  segment7_4[4] ; clk        ; 5.025 ; 4.978 ; Rise       ; clk                                                            ;
;  segment7_4[5] ; clk        ; 4.956 ; 4.910 ; Rise       ; clk                                                            ;
;  segment7_4[6] ; clk        ; 5.037 ; 5.002 ; Rise       ; clk                                                            ;
; b1             ; clk        ; 3.751 ; 3.723 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; b1_i           ; clk        ; 2.967 ; 2.960 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1             ; clk        ; 3.282 ; 3.248 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1_i           ; clk        ; 3.253 ; 3.271 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1             ; clk        ; 4.159 ; 4.063 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1_i           ; clk        ; 4.289 ; 4.277 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2             ; clk        ; 3.653 ; 3.619 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2_i           ; clk        ; 4.432 ; 4.440 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1             ; clk        ; 3.012 ; 2.945 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1_i           ; clk        ; 3.492 ; 3.428 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2             ; clk        ; 3.002 ; 2.941 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2_i           ; clk        ; 2.821 ; 2.780 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1             ; clk        ; 3.840 ; 3.846 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1_i           ; clk        ; 4.584 ; 4.551 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2             ; clk        ; 3.774 ; 3.756 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2_i           ; clk        ; 3.950 ; 3.936 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1             ; clk        ; 2.803 ; 2.768 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1_i           ; clk        ; 4.004 ; 4.061 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                      ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk                                                            ; 12.926 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 17.393 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 93.693 ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                      ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk                                                            ; 0.187 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.188 ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.253 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------------+-----------+---------------+
; Clock                                                          ; Slack     ; End Point TNS ;
+----------------------------------------------------------------+-----------+---------------+
; clk                                                            ; 9.441     ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 49.782    ; 0.000         ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 49999.782 ; 0.000         ;
+----------------------------------------------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.926 ; addr[5]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.044     ; 7.017      ;
; 13.163 ; addr[6]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.780      ;
; 13.199 ; addr[1]         ; rra_memory:memory|data_out_prev[12] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.757      ;
; 13.292 ; addr[1]         ; rra_memory:memory|data_out[12]      ; clk          ; clk         ; 20.000       ; -0.031     ; 6.664      ;
; 13.313 ; addr[2]         ; rra_memory:memory|data_out_prev[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 6.634      ;
; 13.328 ; addr[4]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.615      ;
; 13.366 ; addr[5]         ; rra_memory:memory|data_out[51]      ; clk          ; clk         ; 20.000       ; -0.040     ; 6.581      ;
; 13.385 ; addr[5]         ; rra_memory:memory|data_out[69]      ; clk          ; clk         ; 20.000       ; -0.044     ; 6.558      ;
; 13.450 ; addr[2]         ; rra_memory:memory|data_out[0]       ; clk          ; clk         ; 20.000       ; -0.052     ; 6.485      ;
; 13.458 ; addr[4]         ; rra_memory:memory|data_out_prev[68] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.485      ;
; 13.484 ; addr[1]         ; rra_memory:memory|data_out[0]       ; clk          ; clk         ; 20.000       ; -0.052     ; 6.451      ;
; 13.485 ; addr[2]         ; rra_memory:memory|data_out[9]       ; clk          ; clk         ; 20.000       ; -0.040     ; 6.462      ;
; 13.489 ; addr[1]         ; rra_memory:memory|data_out_prev[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 6.458      ;
; 13.514 ; addr[5]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.049     ; 6.424      ;
; 13.550 ; addr[5]         ; rra_memory:memory|data_out[10]      ; clk          ; clk         ; 20.000       ; -0.045     ; 6.392      ;
; 13.581 ; addr[4]         ; rra_memory:memory|data_out[56]      ; clk          ; clk         ; 20.000       ; -0.046     ; 6.360      ;
; 13.584 ; addr[1]         ; rra_memory:memory|data_out_prev[52] ; clk          ; clk         ; 20.000       ; -0.043     ; 6.360      ;
; 13.588 ; addr[3]         ; rra_memory:memory|data_out[56]      ; clk          ; clk         ; 20.000       ; -0.046     ; 6.353      ;
; 13.592 ; addr[2]         ; rra_memory:memory|data_out_prev[12] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.364      ;
; 13.598 ; addr[4]         ; rra_memory:memory|data_out_prev[56] ; clk          ; clk         ; 20.000       ; -0.046     ; 6.343      ;
; 13.605 ; addr[3]         ; rra_memory:memory|data_out_prev[56] ; clk          ; clk         ; 20.000       ; -0.046     ; 6.336      ;
; 13.617 ; addr[2]         ; rra_memory:memory|data_out_prev[0]  ; clk          ; clk         ; 20.000       ; -0.052     ; 6.318      ;
; 13.617 ; addr[4]         ; rra_memory:memory|data_out_prev[60] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.335      ;
; 13.622 ; addr[6]         ; rra_memory:memory|data_out[69]      ; clk          ; clk         ; 20.000       ; -0.044     ; 6.321      ;
; 13.637 ; t_middle_pos[1] ; t_middle_pos[7]                     ; clk          ; clk         ; 20.000       ; -0.036     ; 6.314      ;
; 13.637 ; t_middle_pos[1] ; t_middle_pos[6]                     ; clk          ; clk         ; 20.000       ; -0.036     ; 6.314      ;
; 13.637 ; t_middle_pos[1] ; t_middle_pos[10]                    ; clk          ; clk         ; 20.000       ; -0.036     ; 6.314      ;
; 13.637 ; t_middle_pos[1] ; t_middle_pos[9]                     ; clk          ; clk         ; 20.000       ; -0.036     ; 6.314      ;
; 13.637 ; t_middle_pos[1] ; t_middle_pos[3]                     ; clk          ; clk         ; 20.000       ; -0.036     ; 6.314      ;
; 13.639 ; addr[4]         ; rra_memory:memory|data_out[31]      ; clk          ; clk         ; 20.000       ; -0.044     ; 6.304      ;
; 13.651 ; addr[1]         ; rra_memory:memory|data_out_prev[0]  ; clk          ; clk         ; 20.000       ; -0.052     ; 6.284      ;
; 13.655 ; addr[3]         ; rra_memory:memory|data_out[51]      ; clk          ; clk         ; 20.000       ; -0.040     ; 6.292      ;
; 13.661 ; t_middle_pos[0] ; t_middle_pos[7]                     ; clk          ; clk         ; 20.000       ; -0.036     ; 6.290      ;
; 13.661 ; t_middle_pos[0] ; t_middle_pos[6]                     ; clk          ; clk         ; 20.000       ; -0.036     ; 6.290      ;
; 13.661 ; t_middle_pos[0] ; t_middle_pos[10]                    ; clk          ; clk         ; 20.000       ; -0.036     ; 6.290      ;
; 13.661 ; t_middle_pos[0] ; t_middle_pos[9]                     ; clk          ; clk         ; 20.000       ; -0.036     ; 6.290      ;
; 13.661 ; t_middle_pos[0] ; t_middle_pos[3]                     ; clk          ; clk         ; 20.000       ; -0.036     ; 6.290      ;
; 13.661 ; addr[1]         ; rra_memory:memory|data_out[9]       ; clk          ; clk         ; 20.000       ; -0.040     ; 6.286      ;
; 13.685 ; addr[2]         ; rra_memory:memory|data_out[12]      ; clk          ; clk         ; 20.000       ; -0.031     ; 6.271      ;
; 13.696 ; addr[3]         ; rra_memory:memory|data_out_prev[68] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.247      ;
; 13.699 ; addr[5]         ; rra_memory:memory|data_out[57]      ; clk          ; clk         ; 20.000       ; -0.046     ; 6.242      ;
; 13.701 ; addr[6]         ; rra_memory:memory|data_out[66]      ; clk          ; clk         ; 20.000       ; -0.045     ; 6.241      ;
; 13.707 ; addr[1]         ; rra_memory:memory|data_out[52]      ; clk          ; clk         ; 20.000       ; -0.043     ; 6.237      ;
; 13.715 ; addr[1]         ; rra_memory:memory|data_out[1]       ; clk          ; clk         ; 20.000       ; -0.052     ; 6.220      ;
; 13.716 ; addr[5]         ; rra_memory:memory|data_out_prev[10] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.226      ;
; 13.719 ; addr[4]         ; rra_memory:memory|data_out_prev[16] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.237      ;
; 13.719 ; addr[3]         ; rra_memory:memory|data_out_prev[69] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.224      ;
; 13.720 ; addr[5]         ; rra_memory:memory|data_out_prev[57] ; clk          ; clk         ; 20.000       ; -0.046     ; 6.221      ;
; 13.722 ; addr[3]         ; rra_memory:memory|data_out[46]      ; clk          ; clk         ; 20.000       ; -0.055     ; 6.210      ;
; 13.723 ; addr[4]         ; rra_memory:memory|data_out[60]      ; clk          ; clk         ; 20.000       ; -0.035     ; 6.229      ;
; 13.728 ; addr[1]         ; rra_memory:memory|data_out_prev[1]  ; clk          ; clk         ; 20.000       ; -0.052     ; 6.207      ;
; 13.728 ; addr[6]         ; rra_memory:memory|data_out[30]      ; clk          ; clk         ; 20.000       ; -0.045     ; 6.214      ;
; 13.730 ; addr[6]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.049     ; 6.208      ;
; 13.740 ; t_middle_pos[1] ; t_middle_pos[11]                    ; clk          ; clk         ; 20.000       ; -0.035     ; 6.212      ;
; 13.740 ; t_middle_pos[1] ; t_middle_pos[4]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.212      ;
; 13.740 ; t_middle_pos[1] ; t_middle_pos[5]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.212      ;
; 13.740 ; t_middle_pos[1] ; t_middle_pos[8]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.212      ;
; 13.740 ; t_middle_pos[1] ; t_middle_pos[2]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.212      ;
; 13.740 ; t_middle_pos[1] ; t_middle_pos[1]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.212      ;
; 13.740 ; t_middle_pos[1] ; t_middle_pos[0]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.212      ;
; 13.741 ; addr[5]         ; rra_memory:memory|data_out[66]      ; clk          ; clk         ; 20.000       ; -0.045     ; 6.201      ;
; 13.742 ; addr[6]         ; rra_memory:memory|data_out[46]      ; clk          ; clk         ; 20.000       ; -0.055     ; 6.190      ;
; 13.745 ; addr[3]         ; rra_memory:memory|data_out_prev[16] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.211      ;
; 13.751 ; addr[1]         ; rra_memory:memory|data_out[29]      ; clk          ; clk         ; 20.000       ; -0.039     ; 6.197      ;
; 13.755 ; addr[1]         ; rra_memory:memory|data_out_prev[29] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.193      ;
; 13.757 ; addr[6]         ; rra_memory:memory|data_out_prev[52] ; clk          ; clk         ; 20.000       ; -0.043     ; 6.187      ;
; 13.762 ; addr[3]         ; rra_memory:memory|data_out[1]       ; clk          ; clk         ; 20.000       ; -0.052     ; 6.173      ;
; 13.764 ; t_middle_pos[0] ; t_middle_pos[11]                    ; clk          ; clk         ; 20.000       ; -0.035     ; 6.188      ;
; 13.764 ; t_middle_pos[0] ; t_middle_pos[4]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.188      ;
; 13.764 ; t_middle_pos[0] ; t_middle_pos[5]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.188      ;
; 13.764 ; t_middle_pos[0] ; t_middle_pos[8]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.188      ;
; 13.764 ; t_middle_pos[0] ; t_middle_pos[2]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.188      ;
; 13.764 ; t_middle_pos[0] ; t_middle_pos[1]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.188      ;
; 13.764 ; t_middle_pos[0] ; t_middle_pos[0]                     ; clk          ; clk         ; 20.000       ; -0.035     ; 6.188      ;
; 13.764 ; addr[1]         ; rra_memory:memory|data_out[44]      ; clk          ; clk         ; 20.000       ; -0.048     ; 6.175      ;
; 13.765 ; addr[1]         ; rra_memory:memory|data_out_prev[44] ; clk          ; clk         ; 20.000       ; -0.048     ; 6.174      ;
; 13.766 ; addr[4]         ; rra_memory:memory|data_out[16]      ; clk          ; clk         ; 20.000       ; -0.031     ; 6.190      ;
; 13.778 ; addr[4]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.049     ; 6.160      ;
; 13.778 ; addr[3]         ; rra_memory:memory|data_out[31]      ; clk          ; clk         ; 20.000       ; -0.044     ; 6.165      ;
; 13.783 ; addr[3]         ; rra_memory:memory|data_out[64]      ; clk          ; clk         ; 20.000       ; -0.049     ; 6.155      ;
; 13.792 ; addr[3]         ; rra_memory:memory|data_out[16]      ; clk          ; clk         ; 20.000       ; -0.031     ; 6.164      ;
; 13.796 ; addr[6]         ; rra_memory:memory|data_out_prev[66] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.146      ;
; 13.797 ; addr[4]         ; rra_memory:memory|data_out_prev[31] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.146      ;
; 13.799 ; addr[5]         ; rra_memory:memory|data_out_prev[51] ; clk          ; clk         ; 20.000       ; -0.040     ; 6.148      ;
; 13.818 ; addr[5]         ; rra_memory:memory|data_out[42]      ; clk          ; clk         ; 20.000       ; -0.049     ; 6.120      ;
; 13.819 ; addr[3]         ; rra_memory:memory|data_out[10]      ; clk          ; clk         ; 20.000       ; -0.045     ; 6.123      ;
; 13.819 ; addr[6]         ; rra_memory:memory|data_out[42]      ; clk          ; clk         ; 20.000       ; -0.049     ; 6.119      ;
; 13.822 ; addr[5]         ; rra_memory:memory|data_out[67]      ; clk          ; clk         ; 20.000       ; -0.045     ; 6.120      ;
; 13.823 ; addr[4]         ; rra_memory:memory|data_out[1]       ; clk          ; clk         ; 20.000       ; -0.052     ; 6.112      ;
; 13.830 ; addr[4]         ; rra_memory:memory|data_out[68]      ; clk          ; clk         ; 20.000       ; -0.044     ; 6.113      ;
; 13.831 ; addr[1]         ; rra_memory:memory|data_out[53]      ; clk          ; clk         ; 20.000       ; -0.046     ; 6.110      ;
; 13.833 ; addr[1]         ; rra_memory:memory|data_out_prev[53] ; clk          ; clk         ; 20.000       ; -0.046     ; 6.108      ;
; 13.836 ; addr[5]         ; rra_memory:memory|data_out_prev[66] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.106      ;
; 13.842 ; addr[5]         ; rra_memory:memory|data_out_prev[53] ; clk          ; clk         ; 20.000       ; -0.046     ; 6.099      ;
; 13.848 ; addr[5]         ; rra_memory:memory|data_out[30]      ; clk          ; clk         ; 20.000       ; -0.045     ; 6.094      ;
; 13.850 ; addr[4]         ; rra_memory:memory|data_out[59]      ; clk          ; clk         ; 20.000       ; -0.046     ; 6.091      ;
; 13.853 ; addr[3]         ; rra_memory:memory|data_out[67]      ; clk          ; clk         ; 20.000       ; -0.045     ; 6.089      ;
; 13.860 ; addr[1]         ; rra_memory:memory|data_out[49]      ; clk          ; clk         ; 20.000       ; -0.050     ; 6.077      ;
; 13.868 ; addr[3]         ; rra_memory:memory|data_out_prev[51] ; clk          ; clk         ; 20.000       ; -0.040     ; 6.079      ;
; 13.869 ; addr[5]         ; rra_memory:memory|data_out[46]      ; clk          ; clk         ; 20.000       ; -0.055     ; 6.063      ;
+--------+-----------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                            ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                                    ; To Node                                           ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 17.393    ; t_upper_pos[9]                               ; rra_servo_controller:rra_servo_upper|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.404     ; 1.140      ;
; 17.446    ; t_lower_pos[1]                               ; rra_servo_controller:rra_servo_lower|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.392     ; 1.099      ;
; 17.457    ; t_gripper_pos[5]                             ; rra_servo_controller:rra_servo_gripper|target[5]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 1.073      ;
; 17.541    ; t_wrist_pos[0]                               ; rra_servo_controller:rra_servo_wrist|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.989      ;
; 17.556    ; t_lower_pos[0]                               ; rra_servo_controller:rra_servo_lower|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.394     ; 0.987      ;
; 17.557    ; t_gripper_pos[10]                            ; rra_servo_controller:rra_servo_gripper|target[10] ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.973      ;
; 17.586    ; t_upper_pos[10]                              ; rra_servo_controller:rra_servo_upper|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.944      ;
; 17.588    ; t_wrist_pos[3]                               ; rra_servo_controller:rra_servo_wrist|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 0.943      ;
; 17.601    ; t_base_pos[7]                                ; rra_servo_controller:rra_servo_base|target[7]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 0.930      ;
; 17.605    ; t_base_pos[8]                                ; rra_servo_controller:rra_servo_base|target[8]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 0.926      ;
; 17.611    ; t_wrist_pos[5]                               ; rra_servo_controller:rra_servo_wrist|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.402     ; 0.924      ;
; 17.616    ; t_upper_pos[2]                               ; rra_servo_controller:rra_servo_upper|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.409     ; 0.912      ;
; 17.646    ; t_upper_pos[3]                               ; rra_servo_controller:rra_servo_upper|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.409     ; 0.882      ;
; 17.658    ; t_wrist_pos[10]                              ; rra_servo_controller:rra_servo_wrist|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.403     ; 0.876      ;
; 17.660    ; t_gripper_pos[0]                             ; rra_servo_controller:rra_servo_gripper|target[0]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.870      ;
; 17.687    ; t_gripper_pos[7]                             ; rra_servo_controller:rra_servo_gripper|target[7]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.843      ;
; 17.702    ; t_wrist_pos[4]                               ; rra_servo_controller:rra_servo_wrist|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.403     ; 0.832      ;
; 17.703    ; t_gripper_pos[8]                             ; rra_servo_controller:rra_servo_gripper|target[8]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.827      ;
; 17.710    ; t_gripper_pos[9]                             ; rra_servo_controller:rra_servo_gripper|target[9]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.820      ;
; 17.713    ; t_upper_pos[7]                               ; rra_servo_controller:rra_servo_upper|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.405     ; 0.819      ;
; 17.721    ; t_upper_pos[5]                               ; rra_servo_controller:rra_servo_upper|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.405     ; 0.811      ;
; 17.734    ; t_lower_pos[11]                              ; rra_servo_controller:rra_servo_lower|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.395     ; 0.808      ;
; 17.741    ; t_base_pos[11]                               ; rra_servo_controller:rra_servo_base|target[11]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.401     ; 0.795      ;
; 17.752    ; t_gripper_pos[1]                             ; rra_servo_controller:rra_servo_gripper|target[1]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.778      ;
; 17.760    ; t_upper_pos[8]                               ; rra_servo_controller:rra_servo_upper|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.402     ; 0.775      ;
; 17.766    ; t_gripper_pos[6]                             ; rra_servo_controller:rra_servo_gripper|target[6]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.764      ;
; 17.768    ; t_upper_pos[1]                               ; rra_servo_controller:rra_servo_upper|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.409     ; 0.760      ;
; 17.770    ; t_wrist_pos[8]                               ; rra_servo_controller:rra_servo_wrist|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.760      ;
; 17.772    ; t_gripper_pos[2]                             ; rra_servo_controller:rra_servo_gripper|target[2]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.758      ;
; 17.774    ; t_lower_pos[9]                               ; rra_servo_controller:rra_servo_lower|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.396     ; 0.767      ;
; 17.776    ; t_base_pos[10]                               ; rra_servo_controller:rra_servo_base|target[10]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.754      ;
; 17.787    ; t_lower_pos[8]                               ; rra_servo_controller:rra_servo_lower|target[8]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.396     ; 0.754      ;
; 17.787    ; t_middle_pos[1]                              ; rra_servo_controller:rra_servo_middle|target[1]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.743      ;
; 17.787    ; t_upper_pos[0]                               ; rra_servo_controller:rra_servo_upper|target[0]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.409     ; 0.741      ;
; 17.798    ; t_upper_pos[4]                               ; rra_servo_controller:rra_servo_upper|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.409     ; 0.730      ;
; 17.807    ; t_upper_pos[11]                              ; rra_servo_controller:rra_servo_upper|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.409     ; 0.721      ;
; 17.816    ; t_gripper_pos[3]                             ; rra_servo_controller:rra_servo_gripper|target[3]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.714      ;
; 17.841    ; t_base_pos[9]                                ; rra_servo_controller:rra_servo_base|target[9]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.409     ; 0.687      ;
; 17.863    ; t_wrist_pos[2]                               ; rra_servo_controller:rra_servo_wrist|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.404     ; 0.670      ;
; 17.876    ; t_upper_pos[6]                               ; rra_servo_controller:rra_servo_upper|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.405     ; 0.656      ;
; 17.881    ; t_wrist_pos[11]                              ; rra_servo_controller:rra_servo_wrist|target[11]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 0.650      ;
; 17.887    ; t_wrist_pos[1]                               ; rra_servo_controller:rra_servo_wrist|target[1]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.402     ; 0.648      ;
; 17.889    ; t_wrist_pos[6]                               ; rra_servo_controller:rra_servo_wrist|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 0.642      ;
; 17.915    ; t_lower_pos[7]                               ; rra_servo_controller:rra_servo_lower|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.395     ; 0.627      ;
; 17.916    ; t_lower_pos[3]                               ; rra_servo_controller:rra_servo_lower|target[3]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.395     ; 0.626      ;
; 17.916    ; t_wrist_pos[7]                               ; rra_servo_controller:rra_servo_wrist|target[7]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.405     ; 0.616      ;
; 17.922    ; t_wrist_pos[9]                               ; rra_servo_controller:rra_servo_wrist|target[9]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 0.609      ;
; 17.930    ; t_lower_pos[10]                              ; rra_servo_controller:rra_servo_lower|target[10]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.395     ; 0.612      ;
; 17.931    ; t_lower_pos[2]                               ; rra_servo_controller:rra_servo_lower|target[2]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.395     ; 0.611      ;
; 17.931    ; t_lower_pos[5]                               ; rra_servo_controller:rra_servo_lower|target[5]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.395     ; 0.611      ;
; 17.934    ; t_gripper_pos[11]                            ; rra_servo_controller:rra_servo_gripper|target[11] ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.596      ;
; 17.944    ; t_lower_pos[6]                               ; rra_servo_controller:rra_servo_lower|target[6]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.395     ; 0.598      ;
; 17.952    ; t_lower_pos[4]                               ; rra_servo_controller:rra_servo_lower|target[4]    ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.395     ; 0.590      ;
; 17.977    ; t_middle_pos[7]                              ; rra_servo_controller:rra_servo_middle|target[7]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.553      ;
; 17.984    ; t_gripper_pos[4]                             ; rra_servo_controller:rra_servo_gripper|target[4]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.546      ;
; 17.997    ; t_middle_pos[10]                             ; rra_servo_controller:rra_servo_middle|target[10]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.533      ;
; 18.052    ; t_middle_pos[6]                              ; rra_servo_controller:rra_servo_middle|target[6]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.478      ;
; 18.065    ; t_base_pos[0]                                ; rra_servo_controller:rra_servo_base|target[0]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 0.464      ;
; 18.067    ; t_middle_pos[9]                              ; rra_servo_controller:rra_servo_middle|target[9]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.463      ;
; 18.071    ; t_middle_pos[0]                              ; rra_servo_controller:rra_servo_middle|target[0]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.459      ;
; 18.080    ; t_middle_pos[11]                             ; rra_servo_controller:rra_servo_middle|target[11]  ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.450      ;
; 18.090    ; t_base_pos[4]                                ; rra_servo_controller:rra_servo_base|target[4]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 0.439      ;
; 18.093    ; t_base_pos[6]                                ; rra_servo_controller:rra_servo_base|target[6]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 0.436      ;
; 18.098    ; t_middle_pos[5]                              ; rra_servo_controller:rra_servo_middle|target[5]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.432      ;
; 18.139    ; t_middle_pos[2]                              ; rra_servo_controller:rra_servo_middle|target[2]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.391      ;
; 18.140    ; t_base_pos[5]                                ; rra_servo_controller:rra_servo_base|target[5]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 0.389      ;
; 18.141    ; t_base_pos[1]                                ; rra_servo_controller:rra_servo_base|target[1]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 0.388      ;
; 18.141    ; t_base_pos[3]                                ; rra_servo_controller:rra_servo_base|target[3]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 0.388      ;
; 18.145    ; t_base_pos[2]                                ; rra_servo_controller:rra_servo_base|target[2]     ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 0.384      ;
; 18.145    ; t_middle_pos[3]                              ; rra_servo_controller:rra_servo_middle|target[3]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.385      ;
; 18.146    ; t_middle_pos[8]                              ; rra_servo_controller:rra_servo_middle|target[8]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.384      ;
; 18.149    ; t_middle_pos[4]                              ; rra_servo_controller:rra_servo_middle|target[4]   ; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 0.381      ;
; 99991.579 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.052     ; 8.356      ;
; 99991.657 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.047     ; 8.283      ;
; 99991.657 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.047     ; 8.283      ;
; 99991.660 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.052     ; 8.275      ;
; 99991.702 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.059     ; 8.226      ;
; 99991.735 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.049     ; 8.203      ;
; 99991.739 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.048     ; 8.200      ;
; 99991.739 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.048     ; 8.200      ;
; 99991.757 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.048     ; 8.182      ;
; 99991.760 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.048     ; 8.179      ;
; 99991.780 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.054     ; 8.153      ;
; 99991.780 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.054     ; 8.153      ;
; 99991.783 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.059     ; 8.145      ;
; 99991.813 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.044     ; 8.130      ;
; 99991.813 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.044     ; 8.130      ;
; 99991.816 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.049     ; 8.122      ;
; 99991.833 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.048     ; 8.106      ;
; 99991.837 ; rra_servo_controller:rra_servo_base|speed[0] ; rra_servo_controller:rra_servo_wrist|current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.048     ; 8.102      ;
; 99991.862 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.055     ; 8.070      ;
; 99991.862 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.055     ; 8.070      ;
; 99991.880 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.055     ; 8.052      ;
; 99991.883 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.055     ; 8.049      ;
; 99991.895 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[13]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.045     ; 8.047      ;
; 99991.895 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[12]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.045     ; 8.047      ;
; 99991.913 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.045     ; 8.029      ;
; 99991.916 ; rra_servo_controller:rra_servo_base|speed[1] ; rra_servo_controller:rra_servo_wrist|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.045     ; 8.026      ;
; 99991.956 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.055     ; 7.976      ;
; 99991.960 ; rra_servo_controller:rra_servo_base|speed[2] ; rra_servo_controller:rra_servo_wrist|current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 100000.000   ; -0.055     ; 7.972      ;
+-----------+----------------------------------------------+---------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                               ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                              ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.693 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 6.202      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.779 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 6.112      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.799 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 6.097      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[11] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[13] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[14] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[15] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[10] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.920 ; rra_servo_controller:rra_servo_upper|current[0] ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.976      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.958 ; rra_servo_controller:rra_servo_upper|current[3] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.091     ; 5.938      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[15] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[14] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[13] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[11] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.963 ; rra_servo_controller:rra_servo_lower|current[0] ; rra_servo_controller:rra_servo_lower|pwm_count_i[10] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.928      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 93.966 ; rra_servo_controller:rra_servo_lower|current[2] ; rra_servo_controller:rra_servo_lower|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.925      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.007 ; rra_servo_controller:rra_servo_upper|current[1] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.092     ; 5.888      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.014 ; rra_servo_controller:rra_servo_upper|current[5] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.885      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[11] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[13] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[14] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[15] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[10] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.026 ; rra_servo_controller:rra_servo_upper|current[2] ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.090     ; 5.871      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_upper|current[4] ; rra_servo_controller:rra_servo_upper|pwm_count_i[0]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.088     ; 5.839      ;
; 94.060 ; rra_servo_controller:rra_servo_lower|current[3] ; rra_servo_controller:rra_servo_lower|pwm_count_i[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 100.000      ; -0.096     ; 5.831      ;
+--------+-------------------------------------------------+------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                            ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[6]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|col_count[1]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_key_in:keypad|key_count[1]                                ; rra_key_in:keypad|key_count[1]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_key_in:keypad|key_count[0]                                ; rra_key_in:keypad|key_count[0]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_controller:controller|c_state.s_MOVING                    ; rra_controller:controller|c_state.s_MOVING                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|\write_lcd:char[2]                      ; rra_feedback:feedback|\write_lcd:char[2]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|\write_lcd:char[1]                      ; rra_feedback:feedback|\write_lcd:char[1]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[0]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[1]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[4]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[5]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_lcd_data[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[4]           ; rra_feedback:feedback|o_7seg1[4]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[0]           ; rra_feedback:feedback|o_7seg3[0]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[5]           ; rra_feedback:feedback|o_7seg3[5]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[4]           ; rra_feedback:feedback|o_7seg4[4]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.195 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|col_count[0]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; rra_key_in:keypad|key_next[7]                                 ; rra_key_in:keypad|key_out[7]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; rra_feedback:feedback|enable                                  ; rra_feedback:feedback|enable                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; rra_feedback:feedback|\write_lcd:char[0]                      ; rra_feedback:feedback|\write_lcd:char[0]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[5]           ; rra_feedback:feedback|o_7seg1[5]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[0]           ; rra_feedback:feedback|o_7seg2[0]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[0]           ; rra_feedback:feedback|o_7seg1[0]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[2]           ; rra_feedback:feedback|o_7seg3[2]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[4]           ; rra_feedback:feedback|o_7seg3[4]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[5]           ; rra_feedback:feedback|o_7seg4[5]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.197 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[3]           ; rra_feedback:feedback|o_7seg2[3]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.197 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[4]           ; rra_feedback:feedback|o_7seg2[4]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.197 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[6]           ; rra_feedback:feedback|o_7seg3[6]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.198 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[2]           ; rra_feedback:feedback|o_7seg4[2]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.206 ; data_in[6]                                                    ; rra_memory:memory|data[118][6]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; data_in[4]                                                    ; rra_memory:memory|data[19][4]                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; rra_controller:controller|c_state.s_LOAD_KEYPAD               ; rra_controller:controller|c_state.s_MOVING                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.210 ; rra_key_in:keypad|key_count[0]                                ; rra_key_in:keypad|key_count[1]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.217 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.217 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.217 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.217 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.218 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.218 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.218 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.power_up   ; rra_feedback:feedback|rra_lcd_controller:lcd|state.initialize ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.221 ; rra_feedback:feedback|segVal[1]                               ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.340      ;
; 0.254 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[2]           ; rra_feedback:feedback|o_7seg1[2]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[3]           ; rra_feedback:feedback|o_7seg4[3]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[6]           ; rra_feedback:feedback|o_7seg4[6]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.255 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[1]           ; rra_feedback:feedback|o_7seg3[1]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.374      ;
; 0.255 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg3[3]           ; rra_feedback:feedback|o_7seg3[3]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.374      ;
; 0.255 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[1]           ; rra_feedback:feedback|o_7seg4[1]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.374      ;
; 0.256 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[2]           ; rra_feedback:feedback|o_7seg2[2]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.375      ;
; 0.262 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg1[1]           ; rra_feedback:feedback|o_7seg1[1]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.381      ;
; 0.262 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[5]           ; rra_feedback:feedback|o_7seg2[5]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.381      ;
; 0.263 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[1]           ; rra_feedback:feedback|o_7seg2[1]                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.381      ;
; 0.265 ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[31]    ; rra_feedback:feedback|rra_lcd_controller:lcd|o_e              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.265 ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; rra_feedback:feedback|enable                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.267 ; rra_key_in:keypad|key_next[1]                                 ; rra_key_in:keypad|key_out[1]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; rra_key_in:keypad|key_next[4]                                 ; rra_key_in:keypad|key_out[4]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; rra_memory:memory|data_out[1]                                 ; t_lower_pos[1]                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.269 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg4[0]           ; rra_feedback:feedback|o_7seg4[0]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.270 ; addr[6]                                                       ; rra_memory:memory|valid_out                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.270 ; rra_memory:memory|data_out[0]                                 ; t_lower_pos[0]                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.273 ; rra_key_in:keypad|err                                         ; rra_key_in:keypad|key_err                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.274 ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~56_OTERM7   ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[28]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.274 ; rra_feedback:feedback|rra_7seg4:segments|o_7seg2[6]           ; rra_feedback:feedback|o_7seg2[6]                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.277 ; addr[0]                                                       ; rra_memory:memory|data_out[22]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.396      ;
; 0.277 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.send       ; rra_feedback:feedback|rra_lcd_controller:lcd|state.ready      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.396      ;
; 0.280 ; data_in[66]                                                   ; rra_memory:memory|data[71][66]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.399      ;
; 0.286 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[1]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.405      ;
; 0.287 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[0]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.287 ; rra_feedback:feedback|rra_lcd_controller:lcd|state.ready      ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.288 ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~62_OTERM1   ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[29]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.291 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[3]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.410      ;
; 0.292 ; rra_key_in:keypad|col_count[0]                                ; rra_key_in:keypad|key_col[2]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.411      ;
; 0.296 ; rra_feedback:feedback|enable                                  ; rra_feedback:feedback|rra_lcd_controller:lcd|o_busy           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.305 ; rra_key_in:keypad|delay[13]                                   ; rra_key_in:keypad|delay[13]                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; rra_key_in:keypad|delay[15]                                   ; rra_key_in:keypad|delay[15]                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; rra_key_in:keypad|delay[1]                                    ; rra_key_in:keypad|delay[1]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_key_in:keypad|delay[5]                                    ; rra_key_in:keypad|delay[5]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_key_in:keypad|delay[3]                                    ; rra_key_in:keypad|delay[3]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_key_in:keypad|delay[11]                                   ; rra_key_in:keypad|delay[11]                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; rra_key_in:keypad|delay[7]                                    ; rra_key_in:keypad|delay[7]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_key_in:keypad|delay[2]                                    ; rra_key_in:keypad|delay[2]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_key_in:keypad|delay[6]                                    ; rra_key_in:keypad|delay[6]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_key_in:keypad|delay[9]                                    ; rra_key_in:keypad|delay[9]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; addr[3]                                                       ; addr[3]                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_key_in:keypad|delay[4]                                    ; rra_key_in:keypad|delay[4]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_key_in:keypad|delay[12]                                   ; rra_key_in:keypad|delay[12]                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_key_in:keypad|delay[14]                                   ; rra_key_in:keypad|delay[14]                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_key_in:keypad|delay[8]                                    ; rra_key_in:keypad|delay[8]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; rra_key_in:keypad|delay[10]                                   ; rra_key_in:keypad|delay[10]                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.311 ; addr[6]                                                       ; addr[6]                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|key_col[3]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|key_col[0]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; addr[4]                                                       ; addr[4]                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; addr[5]                                                       ; addr[5]                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|key_col[2]                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.317 ; addr[2]                                                       ; addr[2]                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; rra_key_in:keypad|delay[0]                                    ; rra_key_in:keypad|delay[0]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; rra_key_in:keypad|col_count[1]                                ; rra_key_in:keypad|key_count[0]                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.188 ; rra_servo_controller:rra_servo_base|target[12]      ; rra_servo_controller:rra_servo_base|target[12]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; rra_servo_controller:rra_servo_base|counter_1khz[0] ; rra_servo_controller:rra_servo_base|counter_1khz[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.314      ;
; 0.215 ; rra_servo_controller:rra_servo_wrist|current[2]     ; rra_servo_controller:rra_servo_wrist|o_current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.333      ;
; 0.221 ; rra_servo_controller:rra_servo_upper|target[5]      ; rra_servo_controller:rra_servo_upper|current[5]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.340      ;
; 0.226 ; rra_servo_controller:rra_servo_lower|current[5]     ; rra_servo_controller:rra_servo_lower|o_current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.345      ;
; 0.227 ; rra_servo_controller:rra_servo_wrist|target[6]      ; rra_servo_controller:rra_servo_wrist|current[6]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.346      ;
; 0.266 ; rra_servo_controller:rra_servo_wrist|current[10]    ; rra_servo_controller:rra_servo_wrist|o_current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.385      ;
; 0.269 ; rra_servo_controller:rra_servo_wrist|target[9]      ; rra_servo_controller:rra_servo_wrist|current[9]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.388      ;
; 0.279 ; rra_servo_controller:rra_servo_upper|target[7]      ; rra_servo_controller:rra_servo_upper|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.398      ;
; 0.284 ; rra_servo_controller:rra_servo_wrist|target[1]      ; rra_servo_controller:rra_servo_wrist|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.402      ;
; 0.287 ; rra_servo_controller:rra_servo_gripper|target[10]   ; rra_servo_controller:rra_servo_gripper|current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.405      ;
; 0.291 ; rra_servo_controller:rra_servo_wrist|current[6]     ; rra_servo_controller:rra_servo_wrist|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.410      ;
; 0.292 ; rra_servo_controller:rra_servo_lower|current[7]     ; rra_servo_controller:rra_servo_lower|o_current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.411      ;
; 0.294 ; rra_servo_controller:rra_servo_gripper|target[9]    ; rra_servo_controller:rra_servo_gripper|current[9]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.412      ;
; 0.308 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.427      ;
; 0.319 ; rra_servo_controller:rra_servo_wrist|target[5]      ; rra_servo_controller:rra_servo_wrist|current[5]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.438      ;
; 0.321 ; rra_servo_controller:rra_servo_upper|target[6]      ; rra_servo_controller:rra_servo_upper|current[6]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.440      ;
; 0.323 ; rra_servo_controller:rra_servo_wrist|target[2]      ; rra_servo_controller:rra_servo_wrist|current[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.441      ;
; 0.342 ; rra_servo_controller:rra_servo_middle|current[2]    ; rra_servo_controller:rra_servo_middle|o_current[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.462      ;
; 0.346 ; rra_servo_controller:rra_servo_base|target[8]       ; rra_servo_controller:rra_servo_base|current[8]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.465      ;
; 0.355 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.474      ;
; 0.356 ; rra_servo_controller:rra_servo_gripper|current[7]   ; rra_servo_controller:rra_servo_gripper|o_current[7] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.476      ;
; 0.377 ; rra_servo_controller:rra_servo_gripper|target[2]    ; rra_servo_controller:rra_servo_gripper|current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.495      ;
; 0.379 ; rra_servo_controller:rra_servo_base|current[1]      ; rra_servo_controller:rra_servo_base|o_current[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.498      ;
; 0.380 ; rra_servo_controller:rra_servo_middle|target[4]     ; rra_servo_controller:rra_servo_middle|current[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.499      ;
; 0.385 ; rra_servo_controller:rra_servo_base|target[7]       ; rra_servo_controller:rra_servo_base|current[7]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.504      ;
; 0.386 ; rra_servo_controller:rra_servo_gripper|target[8]    ; rra_servo_controller:rra_servo_gripper|current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.504      ;
; 0.388 ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.507      ;
; 0.391 ; rra_servo_controller:rra_servo_lower|current[1]     ; rra_servo_controller:rra_servo_lower|o_current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.509      ;
; 0.392 ; rra_servo_controller:rra_servo_lower|target[1]      ; rra_servo_controller:rra_servo_lower|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.512      ;
; 0.392 ; rra_servo_controller:rra_servo_gripper|target[7]    ; rra_servo_controller:rra_servo_gripper|current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.510      ;
; 0.394 ; rra_servo_controller:rra_servo_middle|target[9]     ; rra_servo_controller:rra_servo_middle|current[9]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.512      ;
; 0.398 ; rra_servo_controller:rra_servo_gripper|target[5]    ; rra_servo_controller:rra_servo_gripper|current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.044      ; 0.526      ;
; 0.398 ; rra_servo_controller:rra_servo_wrist|target[4]      ; rra_servo_controller:rra_servo_wrist|current[4]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.519      ;
; 0.402 ; rra_servo_controller:rra_servo_lower|current[10]    ; rra_servo_controller:rra_servo_lower|o_current[10]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.520      ;
; 0.404 ; rra_servo_controller:rra_servo_wrist|current[7]     ; rra_servo_controller:rra_servo_wrist|o_current[7]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.523      ;
; 0.412 ; rra_servo_controller:rra_servo_upper|target[8]      ; rra_servo_controller:rra_servo_upper|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.531      ;
; 0.419 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.538      ;
; 0.429 ; rra_servo_controller:rra_servo_upper|target[11]     ; rra_servo_controller:rra_servo_upper|current[11]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.552      ;
; 0.432 ; rra_servo_controller:rra_servo_middle|target[3]     ; rra_servo_controller:rra_servo_middle|current[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.551      ;
; 0.437 ; rra_servo_controller:rra_servo_middle|target[6]     ; rra_servo_controller:rra_servo_middle|current[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.555      ;
; 0.441 ; rra_servo_controller:rra_servo_base|current[10]     ; rra_servo_controller:rra_servo_base|o_current[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.560      ;
; 0.441 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.560      ;
; 0.443 ; rra_servo_controller:rra_servo_middle|target[2]     ; rra_servo_controller:rra_servo_middle|current[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.562      ;
; 0.443 ; rra_servo_controller:rra_servo_wrist|current[1]     ; rra_servo_controller:rra_servo_wrist|o_current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; rra_servo_controller:rra_servo_middle|current[8]    ; rra_servo_controller:rra_servo_middle|o_current[8]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; rra_servo_controller:rra_servo_wrist|target[7]      ; rra_servo_controller:rra_servo_wrist|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.566      ;
; 0.450 ; rra_servo_controller:rra_servo_upper|current[6]     ; rra_servo_controller:rra_servo_upper|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 0.567      ;
; 0.452 ; rra_servo_controller:rra_servo_wrist|current[8]     ; rra_servo_controller:rra_servo_wrist|o_current[8]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 0.567      ;
; 0.452 ; rra_servo_controller:rra_servo_base|target[6]       ; rra_servo_controller:rra_servo_base|current[6]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; rra_servo_controller:rra_servo_base|current[0]      ; rra_servo_controller:rra_servo_base|o_current[0]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.572      ;
; 0.457 ; rra_servo_controller:rra_servo_wrist|current[4]     ; rra_servo_controller:rra_servo_wrist|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 0.574      ;
; 0.458 ; rra_servo_controller:rra_servo_middle|target[7]     ; rra_servo_controller:rra_servo_middle|current[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.576      ;
; 0.463 ; rra_servo_controller:rra_servo_gripper|current[0]   ; rra_servo_controller:rra_servo_gripper|current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.582      ;
; 0.466 ; rra_servo_controller:rra_servo_base|current[0]      ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.587      ;
; 0.471 ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.590      ;
; 0.472 ; rra_servo_controller:rra_servo_lower|current[6]     ; rra_servo_controller:rra_servo_lower|o_current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 0.589      ;
; 0.475 ; rra_servo_controller:rra_servo_middle|target[8]     ; rra_servo_controller:rra_servo_middle|current[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.593      ;
; 0.477 ; rra_servo_controller:rra_servo_upper|current[0]     ; rra_servo_controller:rra_servo_upper|o_current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.027      ; 0.588      ;
; 0.481 ; rra_servo_controller:rra_servo_middle|target[5]     ; rra_servo_controller:rra_servo_middle|current[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.600      ;
; 0.486 ; rra_servo_controller:rra_servo_base|current[13]     ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.606      ;
; 0.486 ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.605      ;
; 0.492 ; rra_servo_controller:rra_servo_wrist|current[12]    ; rra_servo_controller:rra_servo_wrist|current[0]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.611      ;
; 0.496 ; rra_servo_controller:rra_servo_base|target[11]      ; rra_servo_controller:rra_servo_base|current[11]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.616      ;
; 0.497 ; rra_servo_controller:rra_servo_middle|current[3]    ; rra_servo_controller:rra_servo_middle|o_current[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.617      ;
; 0.497 ; rra_servo_controller:rra_servo_base|delay[2]        ; rra_servo_controller:rra_servo_base|delay[0]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.616      ;
; 0.499 ; rra_servo_controller:rra_servo_lower|current[4]     ; rra_servo_controller:rra_servo_lower|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 0.616      ;
; 0.500 ; rra_servo_controller:rra_servo_gripper|target[6]    ; rra_servo_controller:rra_servo_gripper|current[6]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.618      ;
; 0.501 ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.620      ;
; 0.505 ; rra_servo_controller:rra_servo_base|target[4]       ; rra_servo_controller:rra_servo_base|current[4]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 0.642      ;
; 0.507 ; rra_servo_controller:rra_servo_middle|target[10]    ; rra_servo_controller:rra_servo_middle|current[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.625      ;
; 0.508 ; rra_servo_controller:rra_servo_upper|target[3]      ; rra_servo_controller:rra_servo_upper|current[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.634      ;
; 0.510 ; rra_servo_controller:rra_servo_middle|current[9]    ; rra_servo_controller:rra_servo_middle|o_current[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; rra_servo_controller:rra_servo_lower|target[8]      ; rra_servo_controller:rra_servo_lower|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.632      ;
; 0.514 ; rra_servo_controller:rra_servo_lower|current[0]     ; rra_servo_controller:rra_servo_lower|o_current[0]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.633      ;
; 0.519 ; rra_servo_controller:rra_servo_wrist|current[5]     ; rra_servo_controller:rra_servo_wrist|o_current[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.637      ;
; 0.522 ; rra_servo_controller:rra_servo_base|delay[1]        ; rra_servo_controller:rra_servo_base|delay[3]        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.641      ;
; 0.525 ; rra_servo_controller:rra_servo_lower|target[7]      ; rra_servo_controller:rra_servo_lower|current[7]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; rra_servo_controller:rra_servo_base|current[2]      ; rra_servo_controller:rra_servo_base|o_current[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.644      ;
; 0.530 ; rra_servo_controller:rra_servo_upper|target[10]     ; rra_servo_controller:rra_servo_upper|current[10]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.651      ;
; 0.533 ; rra_servo_controller:rra_servo_gripper|target[1]    ; rra_servo_controller:rra_servo_gripper|current[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.658      ;
; 0.537 ; rra_servo_controller:rra_servo_gripper|target[4]    ; rra_servo_controller:rra_servo_gripper|current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.044      ; 0.665      ;
; 0.539 ; rra_servo_controller:rra_servo_base|current[3]      ; rra_servo_controller:rra_servo_base|o_current[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.658      ;
; 0.539 ; rra_servo_controller:rra_servo_base|current[12]     ; rra_servo_controller:rra_servo_base|current[0]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.659      ;
; 0.539 ; rra_servo_controller:rra_servo_upper|current[2]     ; rra_servo_controller:rra_servo_upper|o_current[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 0.655      ;
; 0.540 ; rra_servo_controller:rra_servo_base|target[2]       ; rra_servo_controller:rra_servo_base|current[2]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.659      ;
; 0.541 ; rra_servo_controller:rra_servo_wrist|target[3]      ; rra_servo_controller:rra_servo_wrist|current[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.665      ;
; 0.544 ; rra_servo_controller:rra_servo_upper|current[4]     ; rra_servo_controller:rra_servo_upper|o_current[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 0.660      ;
; 0.546 ; rra_servo_controller:rra_servo_wrist|target[10]     ; rra_servo_controller:rra_servo_wrist|current[10]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.668      ;
; 0.548 ; rra_servo_controller:rra_servo_base|current[4]      ; rra_servo_controller:rra_servo_base|o_current[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.667      ;
; 0.548 ; rra_servo_controller:rra_servo_upper|target[2]      ; rra_servo_controller:rra_servo_upper|current[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.674      ;
; 0.549 ; rra_servo_controller:rra_servo_upper|target[9]      ; rra_servo_controller:rra_servo_upper|current[9]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.673      ;
; 0.552 ; rra_servo_controller:rra_servo_upper|target[4]      ; rra_servo_controller:rra_servo_upper|current[4]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.675      ;
; 0.554 ; rra_servo_controller:rra_servo_wrist|target[8]      ; rra_servo_controller:rra_servo_wrist|current[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.680      ;
; 0.556 ; rra_servo_controller:rra_servo_base|current[8]      ; rra_servo_controller:rra_servo_base|o_current[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.051      ; 0.691      ;
; 0.556 ; rra_servo_controller:rra_servo_upper|target[1]      ; rra_servo_controller:rra_servo_upper|current[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.043      ; 0.683      ;
; 0.557 ; rra_servo_controller:rra_servo_middle|target[1]     ; rra_servo_controller:rra_servo_middle|current[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.677      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.253 ; rra_servo_controller:rra_servo_middle|pwm_out          ; rra_servo_controller:rra_servo_middle|o_pwm_out        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; rra_servo_controller:rra_servo_middle|pwm_out_i        ; rra_servo_controller:rra_servo_middle|o_pwm_out_i      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; rra_servo_controller:rra_servo_gripper|pwm_out         ; rra_servo_controller:rra_servo_gripper|o_pwm_out       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; rra_servo_controller:rra_servo_gripper|pwm_out_i       ; rra_servo_controller:rra_servo_gripper|o_pwm_out_i     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; rra_servo_controller:rra_servo_upper|pwm_out           ; rra_servo_controller:rra_servo_upper|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; rra_servo_controller:rra_servo_upper|pwm_out_i         ; rra_servo_controller:rra_servo_upper|o_pwm_out_i       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; rra_servo_controller:rra_servo_wrist|pwm_out           ; rra_servo_controller:rra_servo_wrist|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; rra_servo_controller:rra_servo_wrist|pwm_out_i         ; rra_servo_controller:rra_servo_wrist|o_pwm_out_i       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.261 ; rra_servo_controller:rra_servo_base|pwm_out_i          ; rra_servo_controller:rra_servo_base|o_pwm_out_i        ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.380      ;
; 0.296 ; rra_servo_controller:rra_servo_lower|pwm_out           ; rra_servo_controller:rra_servo_lower|o_pwm_out         ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.305 ; rra_servo_controller:rra_servo_middle|pwm_count[15]    ; rra_servo_controller:rra_servo_middle|pwm_count[15]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rra_servo_controller:rra_servo_middle|pwm_count_i[15]  ; rra_servo_controller:rra_servo_middle|pwm_count_i[15]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rra_servo_controller:rra_servo_gripper|pwm_count[8]    ; rra_servo_controller:rra_servo_gripper|pwm_count[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rra_servo_controller:rra_servo_gripper|pwm_count[6]    ; rra_servo_controller:rra_servo_gripper|pwm_count[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rra_servo_controller:rra_servo_gripper|pwm_count[7]    ; rra_servo_controller:rra_servo_gripper|pwm_count[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[9]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[9]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rra_servo_controller:rra_servo_base|pwm_count_i[15]    ; rra_servo_controller:rra_servo_base|pwm_count_i[15]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_middle|pwm_count[17]    ; rra_servo_controller:rra_servo_middle|pwm_count[17]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_middle|pwm_count[3]     ; rra_servo_controller:rra_servo_middle|pwm_count[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_middle|pwm_count[1]     ; rra_servo_controller:rra_servo_middle|pwm_count[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_middle|pwm_count_i[17]  ; rra_servo_controller:rra_servo_middle|pwm_count_i[17]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_gripper|pwm_count[15]   ; rra_servo_controller:rra_servo_gripper|pwm_count[15]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_gripper|pwm_count[4]    ; rra_servo_controller:rra_servo_gripper|pwm_count[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_gripper|pwm_count[5]    ; rra_servo_controller:rra_servo_gripper|pwm_count[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_gripper|pwm_count[3]    ; rra_servo_controller:rra_servo_gripper|pwm_count[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_gripper|pwm_count[1]    ; rra_servo_controller:rra_servo_gripper|pwm_count[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[17] ; rra_servo_controller:rra_servo_gripper|pwm_count_i[17] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[12] ; rra_servo_controller:rra_servo_gripper|pwm_count_i[12] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_base|pwm_count[8]       ; rra_servo_controller:rra_servo_base|pwm_count[8]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_base|pwm_count_i[17]    ; rra_servo_controller:rra_servo_base|pwm_count_i[17]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_base|pwm_count_i[11]    ; rra_servo_controller:rra_servo_base|pwm_count_i[11]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rra_servo_controller:rra_servo_base|pwm_count_i[8]     ; rra_servo_controller:rra_servo_base|pwm_count_i[8]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_upper|pwm_count_i[15]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[15]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[8]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[9]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[7]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[6]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_wrist|pwm_count[15]     ; rra_servo_controller:rra_servo_wrist|pwm_count[15]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_wrist|pwm_count[9]      ; rra_servo_controller:rra_servo_wrist|pwm_count[9]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_wrist|pwm_count[8]      ; rra_servo_controller:rra_servo_wrist|pwm_count[8]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_wrist|pwm_count[6]      ; rra_servo_controller:rra_servo_wrist|pwm_count[6]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; rra_servo_controller:rra_servo_wrist|pwm_count[7]      ; rra_servo_controller:rra_servo_wrist|pwm_count[7]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; rra_servo_controller:rra_servo_middle|pwm_count[16]    ; rra_servo_controller:rra_servo_middle|pwm_count[16]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rra_servo_controller:rra_servo_middle|pwm_count[2]     ; rra_servo_controller:rra_servo_middle|pwm_count[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rra_servo_controller:rra_servo_middle|pwm_count_i[16]  ; rra_servo_controller:rra_servo_middle|pwm_count_i[16]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rra_servo_controller:rra_servo_middle|pwm_count_i[5]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[5]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_middle|pwm_count_i[4]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[4]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_middle|pwm_count_i[3]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[3]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_middle|pwm_count_i[1]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[1]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_lower|pwm_count[17]     ; rra_servo_controller:rra_servo_lower|pwm_count[17]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_lower|pwm_count[3]      ; rra_servo_controller:rra_servo_lower|pwm_count[3]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_lower|pwm_count[1]      ; rra_servo_controller:rra_servo_lower|pwm_count[1]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_lower|pwm_count_i[17]   ; rra_servo_controller:rra_servo_lower|pwm_count_i[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_lower|pwm_count_i[14]   ; rra_servo_controller:rra_servo_lower|pwm_count_i[14]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]    ; rra_servo_controller:rra_servo_lower|pwm_count_i[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rra_servo_controller:rra_servo_gripper|pwm_count[17]   ; rra_servo_controller:rra_servo_gripper|pwm_count[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_gripper|pwm_count[2]    ; rra_servo_controller:rra_servo_gripper|pwm_count[2]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[16] ; rra_servo_controller:rra_servo_gripper|pwm_count_i[16] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[4]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[4]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[5]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[5]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[3]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[3]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[1]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[1]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_base|pwm_count[17]      ; rra_servo_controller:rra_servo_base|pwm_count[17]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_base|pwm_count[3]       ; rra_servo_controller:rra_servo_base|pwm_count[3]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_base|pwm_count[1]       ; rra_servo_controller:rra_servo_base|pwm_count[1]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_base|pwm_count_i[16]    ; rra_servo_controller:rra_servo_base|pwm_count_i[16]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rra_servo_controller:rra_servo_base|pwm_count_i[3]     ; rra_servo_controller:rra_servo_base|pwm_count_i[3]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_base|pwm_count_i[1]     ; rra_servo_controller:rra_servo_base|pwm_count_i[1]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[11]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[11]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[12]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[12]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[17]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[17]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[14]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[14]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[10]   ; rra_servo_controller:rra_servo_upper|pwm_count_i[10]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[5]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[4]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]    ; rra_servo_controller:rra_servo_upper|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[14]     ; rra_servo_controller:rra_servo_wrist|pwm_count[14]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[17]     ; rra_servo_controller:rra_servo_wrist|pwm_count[17]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[12]     ; rra_servo_controller:rra_servo_wrist|pwm_count[12]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[11]     ; rra_servo_controller:rra_servo_wrist|pwm_count[11]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[10]     ; rra_servo_controller:rra_servo_wrist|pwm_count[10]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[4]      ; rra_servo_controller:rra_servo_wrist|pwm_count[4]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[5]      ; rra_servo_controller:rra_servo_wrist|pwm_count[5]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[3]      ; rra_servo_controller:rra_servo_wrist|pwm_count[3]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count[1]      ; rra_servo_controller:rra_servo_wrist|pwm_count[1]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count_i[3]    ; rra_servo_controller:rra_servo_wrist|pwm_count_i[3]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; rra_servo_controller:rra_servo_wrist|pwm_count_i[1]    ; rra_servo_controller:rra_servo_wrist|pwm_count_i[1]    ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; rra_servo_controller:rra_servo_middle|pwm_count_i[2]   ; rra_servo_controller:rra_servo_middle|pwm_count_i[2]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_lower|pwm_count[16]     ; rra_servo_controller:rra_servo_lower|pwm_count[16]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_lower|pwm_count[2]      ; rra_servo_controller:rra_servo_lower|pwm_count[2]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_lower|pwm_count_i[16]   ; rra_servo_controller:rra_servo_lower|pwm_count_i[16]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_gripper|pwm_count[16]   ; rra_servo_controller:rra_servo_gripper|pwm_count[16]   ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_gripper|pwm_count_i[2]  ; rra_servo_controller:rra_servo_gripper|pwm_count_i[2]  ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_base|pwm_count[16]      ; rra_servo_controller:rra_servo_base|pwm_count[16]      ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_base|pwm_count[2]       ; rra_servo_controller:rra_servo_base|pwm_count[2]       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_base|pwm_count_i[2]     ; rra_servo_controller:rra_servo_base|pwm_count_i[2]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; rra_servo_controller:rra_servo_upper|pwm_count[17]     ; rra_servo_controller:rra_servo_upper|pwm_count[17]     ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.426      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------+
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[10]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[16]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[17]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[1]                                                        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[20]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[23]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[25]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[27]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[28]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[29]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[30]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[32]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[33]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[35]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[36]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[38]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[3]                                                        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[40]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[41]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[48]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[52]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[53]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[54]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[55]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[58]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[60]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[62]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[66]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[67]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[68]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[69]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[6]                                                        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[71]                                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; leds[2]~reg0                                                      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; moved                                                             ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|\write_lcd:char[1]                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|\write_lcd:char[2]                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|\write_lcd:char[3]                          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch1_bcd[2]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[10]                                 ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[11]                                 ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[12]                                 ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[13]                                 ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[5]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[6]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[7]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[8]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch2_bcd[9]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch3_bcd[1]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch3_bcd[2]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch3_bcd[3]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch3_bcd[4]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch4_bcd[1]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch4_bcd[2]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch4_bcd[3]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch4_bcd[4]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|ch5_bcd[13]                                 ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|o_7seg2[1]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|o_7seg2[5]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|o_7seg2[6]                                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~10_OTERM53      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~12_OTERM51      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~14_OTERM49      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~16_OTERM47      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~18_OTERM45      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~20_OTERM43      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~22_OTERM41      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~24_OTERM39      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~26_OTERM37      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~28_OTERM35      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~2_OTERM61       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~30_OTERM33      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~4_OTERM59       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~6_OTERM57       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|Add0~8_OTERM55       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|LessThan2~0_OTERM93  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|LessThan2~1_OTERM83  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|LessThan3~0_OTERM71  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|LessThan4~0_OTERM79  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|LessThan4~4_OTERM87  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|LessThan5~6_OTERM113 ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|LessThan6~1_OTERM117 ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|LessThan8~1_OTERM109 ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[14]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[1]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[2]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[3]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[4]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[6]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[7]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[8]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|rra_lcd_controller:lcd|clk_count[9]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|segVal[4]                                   ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_feedback:feedback|segVal[5]                                   ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_key_in:keypad|delay[0]                                        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_key_in:keypad|delay[10]                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_key_in:keypad|delay[11]                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_key_in:keypad|delay[12]                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_key_in:keypad|delay[13]                                       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rra_key_in:keypad|delay[14]                                       ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0]'                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-------------------------------------------------------+
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|o_pwm_out_i       ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[0]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[1]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[2]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[3]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[4]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[5]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[6]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[7]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[8]      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[0]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[1]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[2]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[3]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[4]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[5]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[6]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[7]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[8]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_out           ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_out_i         ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_pwm_out      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[0] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[1] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[2] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[3] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[4] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[5] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[6] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[7] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_count_i[8] ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_gripper|pwm_out        ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|o_pwm_out        ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|o_pwm_out_i      ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[10]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[11]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[12]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[13]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[14]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[15]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[16]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[17]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count[9]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[10]  ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[11]  ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[12]  ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[13]  ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[14]  ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[15]  ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[16]  ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[17]  ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_count_i[9]   ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_lower|pwm_out          ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|o_pwm_out_i     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_middle|pwm_out_i       ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[0]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[10]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[11]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[12]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[13]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[14]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[15]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[16]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[17]    ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[1]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[2]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[3]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[4]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[5]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[6]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[7]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[8]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_upper|pwm_count[9]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|o_pwm_out        ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[0]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[1]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[2]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[3]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[4]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[5]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[6]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[7]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_count[8]     ;
; 49.782 ; 49.998       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_wrist|pwm_out          ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|o_pwm_out         ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[10]     ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[11]     ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[12]     ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[13]     ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[14]     ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[15]     ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[16]     ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[17]     ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count[9]      ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[10]   ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[11]   ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[12]   ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[13]   ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[14]   ;
; 49.783 ; 49.999       ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rra_servo_controller:rra_servo_base|pwm_count_i[15]   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1]'                                                                                       ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                                          ; Clock Edge ; Target                                              ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-----------------------------------------------------+
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[2]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[4]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[5]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[6]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[7]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[8]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[9]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[0]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[10]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[1]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|o_current[3]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|speed[0]        ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|speed[3]        ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[0]       ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[10]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[11]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[1]       ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[2]       ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[3]       ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[7]       ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|target[8]       ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[0]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[11]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[12]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[13]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[1]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|current[6]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[0] ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[1] ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[2] ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[3] ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[5] ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[6] ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|o_current[7] ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[0]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[10]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[11]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[1]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[2]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[3]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[4]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[5]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[6]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[7]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[8]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_gripper|target[9]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[10]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[11]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[12]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[13]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[6]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[7]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[8]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|current[9]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[2]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[3]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[4]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[5]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[6]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[8]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|o_current[9]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[0]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[10]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[11]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[1]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[2]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[3]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[4]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[5]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[6]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[7]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[8]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_middle|target[9]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|current[0]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|current[12]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|current[13]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|current[1]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[10]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[11]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[8]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_upper|o_current[9]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[0]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[10]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[12]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[13]    ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[3]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[4]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[5]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[7]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|current[8]     ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|o_current[10]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|o_current[11]  ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|o_current[3]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|o_current[7]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|o_current[9]   ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|target[0]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|target[5]      ;
; 49999.782 ; 49999.998    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_wrist|target[8]      ;
; 49999.783 ; 49999.999    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[0]      ;
; 49999.783 ; 49999.999    ; 0.216          ; High Pulse Width ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; rra_servo_controller:rra_servo_base|current[10]     ;
+-----------+--------------+----------------+------------------+----------------------------------------------------------------+------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; display_id[*]  ; clk        ; 3.180 ; 3.903 ; Rise       ; clk                                                            ;
;  display_id[0] ; clk        ; 3.180 ; 3.903 ; Rise       ; clk                                                            ;
;  display_id[1] ; clk        ; 2.613 ; 3.281 ; Rise       ; clk                                                            ;
;  display_id[2] ; clk        ; 1.666 ; 2.377 ; Rise       ; clk                                                            ;
; i_key_row[*]   ; clk        ; 4.342 ; 5.050 ; Rise       ; clk                                                            ;
;  i_key_row[0]  ; clk        ; 4.342 ; 5.050 ; Rise       ; clk                                                            ;
;  i_key_row[1]  ; clk        ; 3.800 ; 4.415 ; Rise       ; clk                                                            ;
;  i_key_row[2]  ; clk        ; 4.002 ; 4.633 ; Rise       ; clk                                                            ;
;  i_key_row[3]  ; clk        ; 3.869 ; 4.489 ; Rise       ; clk                                                            ;
; led_sel        ; clk        ; 2.852 ; 3.439 ; Rise       ; clk                                                            ;
; mode[*]        ; clk        ; 1.788 ; 2.480 ; Rise       ; clk                                                            ;
;  mode[0]       ; clk        ; 1.788 ; 2.480 ; Rise       ; clk                                                            ;
;  mode[1]       ; clk        ; 1.365 ; 1.990 ; Rise       ; clk                                                            ;
; rst            ; clk        ; 3.981 ; 4.549 ; Rise       ; clk                                                            ;
; speed[*]       ; clk        ; 4.815 ; 5.547 ; Rise       ; clk                                                            ;
;  speed[0]      ; clk        ; 4.815 ; 5.547 ; Rise       ; clk                                                            ;
;  speed[1]      ; clk        ; 4.649 ; 5.505 ; Rise       ; clk                                                            ;
;  speed[2]      ; clk        ; 4.423 ; 5.037 ; Rise       ; clk                                                            ;
;  speed[3]      ; clk        ; 4.612 ; 5.436 ; Rise       ; clk                                                            ;
; rst            ; clk        ; 3.983 ; 4.729 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; rst            ; clk        ; 5.117 ; 5.662 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
; speed[*]       ; clk        ; 3.371 ; 4.131 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[0]      ; clk        ; 2.886 ; 3.598 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[1]      ; clk        ; 3.371 ; 4.131 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[2]      ; clk        ; 2.383 ; 2.998 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[3]      ; clk        ; 2.880 ; 3.549 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+
; display_id[*]  ; clk        ; -0.847 ; -1.455 ; Rise       ; clk                                                            ;
;  display_id[0] ; clk        ; -1.290 ; -1.935 ; Rise       ; clk                                                            ;
;  display_id[1] ; clk        ; -0.847 ; -1.455 ; Rise       ; clk                                                            ;
;  display_id[2] ; clk        ; -1.077 ; -1.724 ; Rise       ; clk                                                            ;
; i_key_row[*]   ; clk        ; -1.077 ; -1.725 ; Rise       ; clk                                                            ;
;  i_key_row[0]  ; clk        ; -1.453 ; -2.174 ; Rise       ; clk                                                            ;
;  i_key_row[1]  ; clk        ; -1.077 ; -1.725 ; Rise       ; clk                                                            ;
;  i_key_row[2]  ; clk        ; -1.091 ; -1.731 ; Rise       ; clk                                                            ;
;  i_key_row[3]  ; clk        ; -1.112 ; -1.768 ; Rise       ; clk                                                            ;
; led_sel        ; clk        ; -1.336 ; -1.996 ; Rise       ; clk                                                            ;
; mode[*]        ; clk        ; -0.974 ; -1.585 ; Rise       ; clk                                                            ;
;  mode[0]       ; clk        ; -1.209 ; -1.859 ; Rise       ; clk                                                            ;
;  mode[1]       ; clk        ; -0.974 ; -1.585 ; Rise       ; clk                                                            ;
; rst            ; clk        ; -1.139 ; -1.734 ; Rise       ; clk                                                            ;
; speed[*]       ; clk        ; -1.482 ; -2.096 ; Rise       ; clk                                                            ;
;  speed[0]      ; clk        ; -1.558 ; -2.192 ; Rise       ; clk                                                            ;
;  speed[1]      ; clk        ; -1.537 ; -2.162 ; Rise       ; clk                                                            ;
;  speed[2]      ; clk        ; -1.482 ; -2.096 ; Rise       ; clk                                                            ;
;  speed[3]      ; clk        ; -1.534 ; -2.143 ; Rise       ; clk                                                            ;
; rst            ; clk        ; -1.947 ; -2.526 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; rst            ; clk        ; -2.102 ; -2.721 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
; speed[*]       ; clk        ; -1.979 ; -2.580 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[0]      ; clk        ; -2.456 ; -3.141 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[1]      ; clk        ; -2.929 ; -3.669 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[2]      ; clk        ; -1.979 ; -2.580 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[3]      ; clk        ; -2.460 ; -3.112 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; leds[*]        ; clk        ; 4.517 ; 4.778 ; Rise       ; clk                                                            ;
;  leds[0]       ; clk        ; 3.480 ; 3.545 ; Rise       ; clk                                                            ;
;  leds[1]       ; clk        ; 4.076 ; 4.223 ; Rise       ; clk                                                            ;
;  leds[2]       ; clk        ; 4.517 ; 4.778 ; Rise       ; clk                                                            ;
;  leds[3]       ; clk        ; 3.591 ; 3.674 ; Rise       ; clk                                                            ;
;  leds[4]       ; clk        ; 3.436 ; 3.488 ; Rise       ; clk                                                            ;
;  leds[5]       ; clk        ; 3.510 ; 3.586 ; Rise       ; clk                                                            ;
;  leds[6]       ; clk        ; 3.509 ; 3.587 ; Rise       ; clk                                                            ;
;  leds[7]       ; clk        ; 3.621 ; 3.687 ; Rise       ; clk                                                            ;
;  leds[8]       ; clk        ; 3.626 ; 3.709 ; Rise       ; clk                                                            ;
;  leds[9]       ; clk        ; 4.047 ; 4.186 ; Rise       ; clk                                                            ;
; o_key_col[*]   ; clk        ; 4.122 ; 4.295 ; Rise       ; clk                                                            ;
;  o_key_col[0]  ; clk        ; 4.122 ; 4.295 ; Rise       ; clk                                                            ;
;  o_key_col[1]  ; clk        ; 4.032 ; 4.184 ; Rise       ; clk                                                            ;
;  o_key_col[2]  ; clk        ; 3.848 ; 3.995 ; Rise       ; clk                                                            ;
;  o_key_col[3]  ; clk        ; 3.549 ; 3.664 ; Rise       ; clk                                                            ;
; o_lcd_data[*]  ; clk        ; 3.323 ; 3.367 ; Rise       ; clk                                                            ;
;  o_lcd_data[0] ; clk        ; 3.295 ; 3.330 ; Rise       ; clk                                                            ;
;  o_lcd_data[1] ; clk        ; 3.323 ; 3.367 ; Rise       ; clk                                                            ;
;  o_lcd_data[2] ; clk        ; 3.140 ; 3.159 ; Rise       ; clk                                                            ;
;  o_lcd_data[3] ; clk        ; 3.159 ; 3.178 ; Rise       ; clk                                                            ;
;  o_lcd_data[4] ; clk        ; 3.231 ; 3.253 ; Rise       ; clk                                                            ;
;  o_lcd_data[5] ; clk        ; 3.235 ; 3.260 ; Rise       ; clk                                                            ;
;  o_lcd_data[6] ; clk        ; 3.211 ; 3.237 ; Rise       ; clk                                                            ;
; o_lcd_e        ; clk        ; 3.397 ; 3.443 ; Rise       ; clk                                                            ;
; o_lcd_rs       ; clk        ; 3.405 ; 3.446 ; Rise       ; clk                                                            ;
; segment7_1[*]  ; clk        ; 3.324 ; 3.396 ; Rise       ; clk                                                            ;
;  segment7_1[0] ; clk        ; 3.022 ; 3.056 ; Rise       ; clk                                                            ;
;  segment7_1[1] ; clk        ; 3.031 ; 3.066 ; Rise       ; clk                                                            ;
;  segment7_1[2] ; clk        ; 3.050 ; 3.087 ; Rise       ; clk                                                            ;
;  segment7_1[3] ; clk        ; 3.066 ; 3.104 ; Rise       ; clk                                                            ;
;  segment7_1[4] ; clk        ; 3.056 ; 3.093 ; Rise       ; clk                                                            ;
;  segment7_1[5] ; clk        ; 3.324 ; 3.396 ; Rise       ; clk                                                            ;
;  segment7_1[6] ; clk        ; 3.208 ; 3.266 ; Rise       ; clk                                                            ;
; segment7_2[*]  ; clk        ; 3.209 ; 3.265 ; Rise       ; clk                                                            ;
;  segment7_2[0] ; clk        ; 3.041 ; 3.075 ; Rise       ; clk                                                            ;
;  segment7_2[1] ; clk        ; 3.007 ; 3.038 ; Rise       ; clk                                                            ;
;  segment7_2[2] ; clk        ; 3.186 ; 3.233 ; Rise       ; clk                                                            ;
;  segment7_2[3] ; clk        ; 3.209 ; 3.262 ; Rise       ; clk                                                            ;
;  segment7_2[4] ; clk        ; 3.164 ; 3.211 ; Rise       ; clk                                                            ;
;  segment7_2[5] ; clk        ; 3.184 ; 3.236 ; Rise       ; clk                                                            ;
;  segment7_2[6] ; clk        ; 3.207 ; 3.265 ; Rise       ; clk                                                            ;
; segment7_3[*]  ; clk        ; 3.268 ; 3.330 ; Rise       ; clk                                                            ;
;  segment7_3[0] ; clk        ; 3.268 ; 3.330 ; Rise       ; clk                                                            ;
;  segment7_3[1] ; clk        ; 3.068 ; 3.104 ; Rise       ; clk                                                            ;
;  segment7_3[2] ; clk        ; 3.067 ; 3.105 ; Rise       ; clk                                                            ;
;  segment7_3[3] ; clk        ; 3.038 ; 3.078 ; Rise       ; clk                                                            ;
;  segment7_3[4] ; clk        ; 3.161 ; 3.217 ; Rise       ; clk                                                            ;
;  segment7_3[5] ; clk        ; 3.047 ; 3.083 ; Rise       ; clk                                                            ;
;  segment7_3[6] ; clk        ; 3.033 ; 3.070 ; Rise       ; clk                                                            ;
; segment7_4[*]  ; clk        ; 3.229 ; 3.287 ; Rise       ; clk                                                            ;
;  segment7_4[0] ; clk        ; 3.067 ; 3.116 ; Rise       ; clk                                                            ;
;  segment7_4[1] ; clk        ; 3.074 ; 3.121 ; Rise       ; clk                                                            ;
;  segment7_4[2] ; clk        ; 3.071 ; 3.117 ; Rise       ; clk                                                            ;
;  segment7_4[3] ; clk        ; 3.229 ; 3.287 ; Rise       ; clk                                                            ;
;  segment7_4[4] ; clk        ; 3.198 ; 3.256 ; Rise       ; clk                                                            ;
;  segment7_4[5] ; clk        ; 3.137 ; 3.185 ; Rise       ; clk                                                            ;
;  segment7_4[6] ; clk        ; 3.211 ; 3.264 ; Rise       ; clk                                                            ;
; b1             ; clk        ; 2.501 ; 2.642 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; b1_i           ; clk        ; 2.029 ; 2.056 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1             ; clk        ; 2.203 ; 2.275 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1_i           ; clk        ; 2.234 ; 2.288 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1             ; clk        ; 2.702 ; 2.855 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1_i           ; clk        ; 2.820 ; 3.007 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2             ; clk        ; 2.425 ; 2.548 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2_i           ; clk        ; 2.917 ; 3.121 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1             ; clk        ; 1.992 ; 2.047 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1_i           ; clk        ; 2.301 ; 2.399 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2             ; clk        ; 1.983 ; 2.030 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2_i           ; clk        ; 1.885 ; 1.922 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1             ; clk        ; 2.552 ; 2.700 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1_i           ; clk        ; 3.031 ; 3.231 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2             ; clk        ; 2.516 ; 2.648 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2_i           ; clk        ; 2.651 ; 2.800 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1             ; clk        ; 1.877 ; 1.916 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1_i           ; clk        ; 2.685 ; 2.861 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; leds[*]        ; clk        ; 3.367 ; 3.416 ; Rise       ; clk                                                            ;
;  leds[0]       ; clk        ; 3.409 ; 3.470 ; Rise       ; clk                                                            ;
;  leds[1]       ; clk        ; 3.981 ; 4.121 ; Rise       ; clk                                                            ;
;  leds[2]       ; clk        ; 4.436 ; 4.693 ; Rise       ; clk                                                            ;
;  leds[3]       ; clk        ; 3.516 ; 3.594 ; Rise       ; clk                                                            ;
;  leds[4]       ; clk        ; 3.367 ; 3.416 ; Rise       ; clk                                                            ;
;  leds[5]       ; clk        ; 3.438 ; 3.510 ; Rise       ; clk                                                            ;
;  leds[6]       ; clk        ; 3.438 ; 3.512 ; Rise       ; clk                                                            ;
;  leds[7]       ; clk        ; 3.545 ; 3.608 ; Rise       ; clk                                                            ;
;  leds[8]       ; clk        ; 3.550 ; 3.629 ; Rise       ; clk                                                            ;
;  leds[9]       ; clk        ; 3.954 ; 4.087 ; Rise       ; clk                                                            ;
; o_key_col[*]   ; clk        ; 3.469 ; 3.579 ; Rise       ; clk                                                            ;
;  o_key_col[0]  ; clk        ; 4.019 ; 4.185 ; Rise       ; clk                                                            ;
;  o_key_col[1]  ; clk        ; 3.932 ; 4.077 ; Rise       ; clk                                                            ;
;  o_key_col[2]  ; clk        ; 3.755 ; 3.896 ; Rise       ; clk                                                            ;
;  o_key_col[3]  ; clk        ; 3.469 ; 3.579 ; Rise       ; clk                                                            ;
; o_lcd_data[*]  ; clk        ; 3.083 ; 3.101 ; Rise       ; clk                                                            ;
;  o_lcd_data[0] ; clk        ; 3.232 ; 3.265 ; Rise       ; clk                                                            ;
;  o_lcd_data[1] ; clk        ; 3.259 ; 3.301 ; Rise       ; clk                                                            ;
;  o_lcd_data[2] ; clk        ; 3.083 ; 3.101 ; Rise       ; clk                                                            ;
;  o_lcd_data[3] ; clk        ; 3.103 ; 3.120 ; Rise       ; clk                                                            ;
;  o_lcd_data[4] ; clk        ; 3.171 ; 3.192 ; Rise       ; clk                                                            ;
;  o_lcd_data[5] ; clk        ; 3.174 ; 3.198 ; Rise       ; clk                                                            ;
;  o_lcd_data[6] ; clk        ; 3.150 ; 3.174 ; Rise       ; clk                                                            ;
; o_lcd_e        ; clk        ; 3.330 ; 3.374 ; Rise       ; clk                                                            ;
; o_lcd_rs       ; clk        ; 3.338 ; 3.376 ; Rise       ; clk                                                            ;
; segment7_1[*]  ; clk        ; 2.963 ; 2.995 ; Rise       ; clk                                                            ;
;  segment7_1[0] ; clk        ; 2.963 ; 2.995 ; Rise       ; clk                                                            ;
;  segment7_1[1] ; clk        ; 2.971 ; 3.004 ; Rise       ; clk                                                            ;
;  segment7_1[2] ; clk        ; 2.990 ; 3.025 ; Rise       ; clk                                                            ;
;  segment7_1[3] ; clk        ; 3.005 ; 3.041 ; Rise       ; clk                                                            ;
;  segment7_1[4] ; clk        ; 2.995 ; 3.030 ; Rise       ; clk                                                            ;
;  segment7_1[5] ; clk        ; 3.252 ; 3.321 ; Rise       ; clk                                                            ;
;  segment7_1[6] ; clk        ; 3.141 ; 3.196 ; Rise       ; clk                                                            ;
; segment7_2[*]  ; clk        ; 2.947 ; 2.977 ; Rise       ; clk                                                            ;
;  segment7_2[0] ; clk        ; 2.982 ; 3.013 ; Rise       ; clk                                                            ;
;  segment7_2[1] ; clk        ; 2.947 ; 2.977 ; Rise       ; clk                                                            ;
;  segment7_2[2] ; clk        ; 3.120 ; 3.165 ; Rise       ; clk                                                            ;
;  segment7_2[3] ; clk        ; 3.142 ; 3.193 ; Rise       ; clk                                                            ;
;  segment7_2[4] ; clk        ; 3.099 ; 3.144 ; Rise       ; clk                                                            ;
;  segment7_2[5] ; clk        ; 3.119 ; 3.168 ; Rise       ; clk                                                            ;
;  segment7_2[6] ; clk        ; 3.141 ; 3.196 ; Rise       ; clk                                                            ;
; segment7_3[*]  ; clk        ; 2.973 ; 3.008 ; Rise       ; clk                                                            ;
;  segment7_3[0] ; clk        ; 3.198 ; 3.258 ; Rise       ; clk                                                            ;
;  segment7_3[1] ; clk        ; 3.008 ; 3.042 ; Rise       ; clk                                                            ;
;  segment7_3[2] ; clk        ; 3.006 ; 3.043 ; Rise       ; clk                                                            ;
;  segment7_3[3] ; clk        ; 2.978 ; 3.015 ; Rise       ; clk                                                            ;
;  segment7_3[4] ; clk        ; 3.096 ; 3.150 ; Rise       ; clk                                                            ;
;  segment7_3[5] ; clk        ; 2.987 ; 3.021 ; Rise       ; clk                                                            ;
;  segment7_3[6] ; clk        ; 2.973 ; 3.008 ; Rise       ; clk                                                            ;
; segment7_4[*]  ; clk        ; 3.005 ; 3.052 ; Rise       ; clk                                                            ;
;  segment7_4[0] ; clk        ; 3.005 ; 3.052 ; Rise       ; clk                                                            ;
;  segment7_4[1] ; clk        ; 3.013 ; 3.058 ; Rise       ; clk                                                            ;
;  segment7_4[2] ; clk        ; 3.010 ; 3.054 ; Rise       ; clk                                                            ;
;  segment7_4[3] ; clk        ; 3.163 ; 3.218 ; Rise       ; clk                                                            ;
;  segment7_4[4] ; clk        ; 3.132 ; 3.188 ; Rise       ; clk                                                            ;
;  segment7_4[5] ; clk        ; 3.072 ; 3.118 ; Rise       ; clk                                                            ;
;  segment7_4[6] ; clk        ; 3.146 ; 3.196 ; Rise       ; clk                                                            ;
; b1             ; clk        ; 2.227 ; 2.362 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; b1_i           ; clk        ; 1.780 ; 1.805 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1             ; clk        ; 1.940 ; 2.010 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1_i           ; clk        ; 1.977 ; 2.027 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1             ; clk        ; 2.419 ; 2.566 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1_i           ; clk        ; 2.533 ; 2.713 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2             ; clk        ; 2.155 ; 2.273 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2_i           ; clk        ; 2.626 ; 2.821 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1             ; clk        ; 1.737 ; 1.790 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1_i           ; clk        ; 2.035 ; 2.128 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2             ; clk        ; 1.728 ; 1.773 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2_i           ; clk        ; 1.635 ; 1.671 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1             ; clk        ; 2.275 ; 2.416 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1_i           ; clk        ; 2.735 ; 2.926 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2             ; clk        ; 2.240 ; 2.367 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2_i           ; clk        ; 2.371 ; 2.514 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1             ; clk        ; 1.627 ; 1.665 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1_i           ; clk        ; 2.403 ; 2.572 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+-----------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                ; 8.519  ; 0.187 ; N/A      ; N/A     ; 9.441               ;
;  clk                                                            ; 8.519  ; 0.187 ; N/A      ; N/A     ; 9.441               ;
;  rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 88.864 ; 0.253 ; N/A      ; N/A     ; 49.747              ;
;  rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 15.665 ; 0.188 ; N/A      ; N/A     ; 49999.747           ;
; Design-wide TNS                                                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; display_id[*]  ; clk        ; 5.489 ; 6.016 ; Rise       ; clk                                                            ;
;  display_id[0] ; clk        ; 5.489 ; 6.016 ; Rise       ; clk                                                            ;
;  display_id[1] ; clk        ; 4.570 ; 5.037 ; Rise       ; clk                                                            ;
;  display_id[2] ; clk        ; 2.940 ; 3.471 ; Rise       ; clk                                                            ;
; i_key_row[*]   ; clk        ; 7.433 ; 7.999 ; Rise       ; clk                                                            ;
;  i_key_row[0]  ; clk        ; 7.433 ; 7.999 ; Rise       ; clk                                                            ;
;  i_key_row[1]  ; clk        ; 6.478 ; 6.966 ; Rise       ; clk                                                            ;
;  i_key_row[2]  ; clk        ; 6.874 ; 7.336 ; Rise       ; clk                                                            ;
;  i_key_row[3]  ; clk        ; 6.698 ; 7.155 ; Rise       ; clk                                                            ;
; led_sel        ; clk        ; 4.748 ; 5.156 ; Rise       ; clk                                                            ;
; mode[*]        ; clk        ; 3.181 ; 3.646 ; Rise       ; clk                                                            ;
;  mode[0]       ; clk        ; 3.181 ; 3.646 ; Rise       ; clk                                                            ;
;  mode[1]       ; clk        ; 2.393 ; 2.862 ; Rise       ; clk                                                            ;
; rst            ; clk        ; 6.783 ; 7.247 ; Rise       ; clk                                                            ;
; speed[*]       ; clk        ; 8.461 ; 9.001 ; Rise       ; clk                                                            ;
;  speed[0]      ; clk        ; 8.461 ; 9.001 ; Rise       ; clk                                                            ;
;  speed[1]      ; clk        ; 8.101 ; 8.870 ; Rise       ; clk                                                            ;
;  speed[2]      ; clk        ; 7.775 ; 8.150 ; Rise       ; clk                                                            ;
;  speed[3]      ; clk        ; 7.923 ; 8.687 ; Rise       ; clk                                                            ;
; rst            ; clk        ; 6.900 ; 7.406 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; rst            ; clk        ; 8.577 ; 9.097 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
; speed[*]       ; clk        ; 5.759 ; 6.328 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[0]      ; clk        ; 4.960 ; 5.539 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[1]      ; clk        ; 5.759 ; 6.328 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[2]      ; clk        ; 4.110 ; 4.555 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[3]      ; clk        ; 4.853 ; 5.418 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+
; display_id[*]  ; clk        ; -0.847 ; -1.455 ; Rise       ; clk                                                            ;
;  display_id[0] ; clk        ; -1.290 ; -1.935 ; Rise       ; clk                                                            ;
;  display_id[1] ; clk        ; -0.847 ; -1.455 ; Rise       ; clk                                                            ;
;  display_id[2] ; clk        ; -1.077 ; -1.724 ; Rise       ; clk                                                            ;
; i_key_row[*]   ; clk        ; -1.077 ; -1.725 ; Rise       ; clk                                                            ;
;  i_key_row[0]  ; clk        ; -1.453 ; -2.174 ; Rise       ; clk                                                            ;
;  i_key_row[1]  ; clk        ; -1.077 ; -1.725 ; Rise       ; clk                                                            ;
;  i_key_row[2]  ; clk        ; -1.091 ; -1.731 ; Rise       ; clk                                                            ;
;  i_key_row[3]  ; clk        ; -1.112 ; -1.768 ; Rise       ; clk                                                            ;
; led_sel        ; clk        ; -1.336 ; -1.996 ; Rise       ; clk                                                            ;
; mode[*]        ; clk        ; -0.974 ; -1.585 ; Rise       ; clk                                                            ;
;  mode[0]       ; clk        ; -1.209 ; -1.859 ; Rise       ; clk                                                            ;
;  mode[1]       ; clk        ; -0.974 ; -1.585 ; Rise       ; clk                                                            ;
; rst            ; clk        ; -1.139 ; -1.734 ; Rise       ; clk                                                            ;
; speed[*]       ; clk        ; -1.482 ; -2.096 ; Rise       ; clk                                                            ;
;  speed[0]      ; clk        ; -1.558 ; -2.192 ; Rise       ; clk                                                            ;
;  speed[1]      ; clk        ; -1.537 ; -2.162 ; Rise       ; clk                                                            ;
;  speed[2]      ; clk        ; -1.482 ; -2.096 ; Rise       ; clk                                                            ;
;  speed[3]      ; clk        ; -1.534 ; -2.143 ; Rise       ; clk                                                            ;
; rst            ; clk        ; -1.947 ; -2.526 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; rst            ; clk        ; -2.102 ; -2.721 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
; speed[*]       ; clk        ; -1.979 ; -2.580 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[0]      ; clk        ; -2.456 ; -3.141 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[1]      ; clk        ; -2.929 ; -3.669 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[2]      ; clk        ; -1.979 ; -2.580 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
;  speed[3]      ; clk        ; -2.460 ; -3.112 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; leds[*]        ; clk        ; 7.382 ; 7.562 ; Rise       ; clk                                                            ;
;  leds[0]       ; clk        ; 5.796 ; 5.841 ; Rise       ; clk                                                            ;
;  leds[1]       ; clk        ; 6.851 ; 6.891 ; Rise       ; clk                                                            ;
;  leds[2]       ; clk        ; 7.382 ; 7.562 ; Rise       ; clk                                                            ;
;  leds[3]       ; clk        ; 5.999 ; 6.039 ; Rise       ; clk                                                            ;
;  leds[4]       ; clk        ; 5.733 ; 5.729 ; Rise       ; clk                                                            ;
;  leds[5]       ; clk        ; 5.860 ; 5.885 ; Rise       ; clk                                                            ;
;  leds[6]       ; clk        ; 5.778 ; 5.878 ; Rise       ; clk                                                            ;
;  leds[7]       ; clk        ; 6.032 ; 6.059 ; Rise       ; clk                                                            ;
;  leds[8]       ; clk        ; 6.043 ; 6.077 ; Rise       ; clk                                                            ;
;  leds[9]       ; clk        ; 6.728 ; 6.811 ; Rise       ; clk                                                            ;
; o_key_col[*]   ; clk        ; 7.029 ; 7.069 ; Rise       ; clk                                                            ;
;  o_key_col[0]  ; clk        ; 7.029 ; 7.069 ; Rise       ; clk                                                            ;
;  o_key_col[1]  ; clk        ; 6.791 ; 6.888 ; Rise       ; clk                                                            ;
;  o_key_col[2]  ; clk        ; 6.546 ; 6.595 ; Rise       ; clk                                                            ;
;  o_key_col[3]  ; clk        ; 6.036 ; 6.076 ; Rise       ; clk                                                            ;
; o_lcd_data[*]  ; clk        ; 5.465 ; 5.501 ; Rise       ; clk                                                            ;
;  o_lcd_data[0] ; clk        ; 5.422 ; 5.452 ; Rise       ; clk                                                            ;
;  o_lcd_data[1] ; clk        ; 5.465 ; 5.501 ; Rise       ; clk                                                            ;
;  o_lcd_data[2] ; clk        ; 5.161 ; 5.191 ; Rise       ; clk                                                            ;
;  o_lcd_data[3] ; clk        ; 5.180 ; 5.209 ; Rise       ; clk                                                            ;
;  o_lcd_data[4] ; clk        ; 5.331 ; 5.343 ; Rise       ; clk                                                            ;
;  o_lcd_data[5] ; clk        ; 5.334 ; 5.357 ; Rise       ; clk                                                            ;
;  o_lcd_data[6] ; clk        ; 5.306 ; 5.331 ; Rise       ; clk                                                            ;
; o_lcd_e        ; clk        ; 5.632 ; 5.646 ; Rise       ; clk                                                            ;
; o_lcd_rs       ; clk        ; 5.620 ; 5.664 ; Rise       ; clk                                                            ;
; segment7_1[*]  ; clk        ; 5.665 ; 5.627 ; Rise       ; clk                                                            ;
;  segment7_1[0] ; clk        ; 5.115 ; 5.096 ; Rise       ; clk                                                            ;
;  segment7_1[1] ; clk        ; 5.127 ; 5.108 ; Rise       ; clk                                                            ;
;  segment7_1[2] ; clk        ; 5.155 ; 5.140 ; Rise       ; clk                                                            ;
;  segment7_1[3] ; clk        ; 5.181 ; 5.163 ; Rise       ; clk                                                            ;
;  segment7_1[4] ; clk        ; 5.162 ; 5.146 ; Rise       ; clk                                                            ;
;  segment7_1[5] ; clk        ; 5.665 ; 5.627 ; Rise       ; clk                                                            ;
;  segment7_1[6] ; clk        ; 5.431 ; 5.416 ; Rise       ; clk                                                            ;
; segment7_2[*]  ; clk        ; 5.434 ; 5.409 ; Rise       ; clk                                                            ;
;  segment7_2[0] ; clk        ; 5.141 ; 5.116 ; Rise       ; clk                                                            ;
;  segment7_2[1] ; clk        ; 5.092 ; 5.068 ; Rise       ; clk                                                            ;
;  segment7_2[2] ; clk        ; 5.385 ; 5.354 ; Rise       ; clk                                                            ;
;  segment7_2[3] ; clk        ; 5.434 ; 5.404 ; Rise       ; clk                                                            ;
;  segment7_2[4] ; clk        ; 5.361 ; 5.329 ; Rise       ; clk                                                            ;
;  segment7_2[5] ; clk        ; 5.389 ; 5.363 ; Rise       ; clk                                                            ;
;  segment7_2[6] ; clk        ; 5.432 ; 5.409 ; Rise       ; clk                                                            ;
; segment7_3[*]  ; clk        ; 5.561 ; 5.518 ; Rise       ; clk                                                            ;
;  segment7_3[0] ; clk        ; 5.561 ; 5.518 ; Rise       ; clk                                                            ;
;  segment7_3[1] ; clk        ; 5.166 ; 5.147 ; Rise       ; clk                                                            ;
;  segment7_3[2] ; clk        ; 5.170 ; 5.156 ; Rise       ; clk                                                            ;
;  segment7_3[3] ; clk        ; 5.142 ; 5.128 ; Rise       ; clk                                                            ;
;  segment7_3[4] ; clk        ; 5.355 ; 5.336 ; Rise       ; clk                                                            ;
;  segment7_3[5] ; clk        ; 5.149 ; 5.128 ; Rise       ; clk                                                            ;
;  segment7_3[6] ; clk        ; 5.133 ; 5.114 ; Rise       ; clk                                                            ;
; segment7_4[*]  ; clk        ; 5.438 ; 5.417 ; Rise       ; clk                                                            ;
;  segment7_4[0] ; clk        ; 5.181 ; 5.167 ; Rise       ; clk                                                            ;
;  segment7_4[1] ; clk        ; 5.177 ; 5.162 ; Rise       ; clk                                                            ;
;  segment7_4[2] ; clk        ; 5.179 ; 5.164 ; Rise       ; clk                                                            ;
;  segment7_4[3] ; clk        ; 5.438 ; 5.417 ; Rise       ; clk                                                            ;
;  segment7_4[4] ; clk        ; 5.390 ; 5.368 ; Rise       ; clk                                                            ;
;  segment7_4[5] ; clk        ; 5.317 ; 5.292 ; Rise       ; clk                                                            ;
;  segment7_4[6] ; clk        ; 5.402 ; 5.380 ; Rise       ; clk                                                            ;
; b1             ; clk        ; 4.229 ; 4.260 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; b1_i           ; clk        ; 3.336 ; 3.358 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1             ; clk        ; 3.717 ; 3.736 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1_i           ; clk        ; 3.670 ; 3.729 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1             ; clk        ; 4.687 ; 4.671 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1_i           ; clk        ; 4.838 ; 4.924 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2             ; clk        ; 4.115 ; 4.141 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2_i           ; clk        ; 4.993 ; 5.116 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1             ; clk        ; 3.409 ; 3.377 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1_i           ; clk        ; 3.949 ; 3.950 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2             ; clk        ; 3.400 ; 3.371 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2_i           ; clk        ; 3.199 ; 3.183 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1             ; clk        ; 4.333 ; 4.424 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1_i           ; clk        ; 5.166 ; 5.224 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2             ; clk        ; 4.263 ; 4.324 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2_i           ; clk        ; 4.454 ; 4.504 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1             ; clk        ; 3.179 ; 3.168 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1_i           ; clk        ; 4.531 ; 4.647 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+
; leds[*]        ; clk        ; 3.367 ; 3.416 ; Rise       ; clk                                                            ;
;  leds[0]       ; clk        ; 3.409 ; 3.470 ; Rise       ; clk                                                            ;
;  leds[1]       ; clk        ; 3.981 ; 4.121 ; Rise       ; clk                                                            ;
;  leds[2]       ; clk        ; 4.436 ; 4.693 ; Rise       ; clk                                                            ;
;  leds[3]       ; clk        ; 3.516 ; 3.594 ; Rise       ; clk                                                            ;
;  leds[4]       ; clk        ; 3.367 ; 3.416 ; Rise       ; clk                                                            ;
;  leds[5]       ; clk        ; 3.438 ; 3.510 ; Rise       ; clk                                                            ;
;  leds[6]       ; clk        ; 3.438 ; 3.512 ; Rise       ; clk                                                            ;
;  leds[7]       ; clk        ; 3.545 ; 3.608 ; Rise       ; clk                                                            ;
;  leds[8]       ; clk        ; 3.550 ; 3.629 ; Rise       ; clk                                                            ;
;  leds[9]       ; clk        ; 3.954 ; 4.087 ; Rise       ; clk                                                            ;
; o_key_col[*]   ; clk        ; 3.469 ; 3.579 ; Rise       ; clk                                                            ;
;  o_key_col[0]  ; clk        ; 4.019 ; 4.185 ; Rise       ; clk                                                            ;
;  o_key_col[1]  ; clk        ; 3.932 ; 4.077 ; Rise       ; clk                                                            ;
;  o_key_col[2]  ; clk        ; 3.755 ; 3.896 ; Rise       ; clk                                                            ;
;  o_key_col[3]  ; clk        ; 3.469 ; 3.579 ; Rise       ; clk                                                            ;
; o_lcd_data[*]  ; clk        ; 3.083 ; 3.101 ; Rise       ; clk                                                            ;
;  o_lcd_data[0] ; clk        ; 3.232 ; 3.265 ; Rise       ; clk                                                            ;
;  o_lcd_data[1] ; clk        ; 3.259 ; 3.301 ; Rise       ; clk                                                            ;
;  o_lcd_data[2] ; clk        ; 3.083 ; 3.101 ; Rise       ; clk                                                            ;
;  o_lcd_data[3] ; clk        ; 3.103 ; 3.120 ; Rise       ; clk                                                            ;
;  o_lcd_data[4] ; clk        ; 3.171 ; 3.192 ; Rise       ; clk                                                            ;
;  o_lcd_data[5] ; clk        ; 3.174 ; 3.198 ; Rise       ; clk                                                            ;
;  o_lcd_data[6] ; clk        ; 3.150 ; 3.174 ; Rise       ; clk                                                            ;
; o_lcd_e        ; clk        ; 3.330 ; 3.374 ; Rise       ; clk                                                            ;
; o_lcd_rs       ; clk        ; 3.338 ; 3.376 ; Rise       ; clk                                                            ;
; segment7_1[*]  ; clk        ; 2.963 ; 2.995 ; Rise       ; clk                                                            ;
;  segment7_1[0] ; clk        ; 2.963 ; 2.995 ; Rise       ; clk                                                            ;
;  segment7_1[1] ; clk        ; 2.971 ; 3.004 ; Rise       ; clk                                                            ;
;  segment7_1[2] ; clk        ; 2.990 ; 3.025 ; Rise       ; clk                                                            ;
;  segment7_1[3] ; clk        ; 3.005 ; 3.041 ; Rise       ; clk                                                            ;
;  segment7_1[4] ; clk        ; 2.995 ; 3.030 ; Rise       ; clk                                                            ;
;  segment7_1[5] ; clk        ; 3.252 ; 3.321 ; Rise       ; clk                                                            ;
;  segment7_1[6] ; clk        ; 3.141 ; 3.196 ; Rise       ; clk                                                            ;
; segment7_2[*]  ; clk        ; 2.947 ; 2.977 ; Rise       ; clk                                                            ;
;  segment7_2[0] ; clk        ; 2.982 ; 3.013 ; Rise       ; clk                                                            ;
;  segment7_2[1] ; clk        ; 2.947 ; 2.977 ; Rise       ; clk                                                            ;
;  segment7_2[2] ; clk        ; 3.120 ; 3.165 ; Rise       ; clk                                                            ;
;  segment7_2[3] ; clk        ; 3.142 ; 3.193 ; Rise       ; clk                                                            ;
;  segment7_2[4] ; clk        ; 3.099 ; 3.144 ; Rise       ; clk                                                            ;
;  segment7_2[5] ; clk        ; 3.119 ; 3.168 ; Rise       ; clk                                                            ;
;  segment7_2[6] ; clk        ; 3.141 ; 3.196 ; Rise       ; clk                                                            ;
; segment7_3[*]  ; clk        ; 2.973 ; 3.008 ; Rise       ; clk                                                            ;
;  segment7_3[0] ; clk        ; 3.198 ; 3.258 ; Rise       ; clk                                                            ;
;  segment7_3[1] ; clk        ; 3.008 ; 3.042 ; Rise       ; clk                                                            ;
;  segment7_3[2] ; clk        ; 3.006 ; 3.043 ; Rise       ; clk                                                            ;
;  segment7_3[3] ; clk        ; 2.978 ; 3.015 ; Rise       ; clk                                                            ;
;  segment7_3[4] ; clk        ; 3.096 ; 3.150 ; Rise       ; clk                                                            ;
;  segment7_3[5] ; clk        ; 2.987 ; 3.021 ; Rise       ; clk                                                            ;
;  segment7_3[6] ; clk        ; 2.973 ; 3.008 ; Rise       ; clk                                                            ;
; segment7_4[*]  ; clk        ; 3.005 ; 3.052 ; Rise       ; clk                                                            ;
;  segment7_4[0] ; clk        ; 3.005 ; 3.052 ; Rise       ; clk                                                            ;
;  segment7_4[1] ; clk        ; 3.013 ; 3.058 ; Rise       ; clk                                                            ;
;  segment7_4[2] ; clk        ; 3.010 ; 3.054 ; Rise       ; clk                                                            ;
;  segment7_4[3] ; clk        ; 3.163 ; 3.218 ; Rise       ; clk                                                            ;
;  segment7_4[4] ; clk        ; 3.132 ; 3.188 ; Rise       ; clk                                                            ;
;  segment7_4[5] ; clk        ; 3.072 ; 3.118 ; Rise       ; clk                                                            ;
;  segment7_4[6] ; clk        ; 3.146 ; 3.196 ; Rise       ; clk                                                            ;
; b1             ; clk        ; 2.227 ; 2.362 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; b1_i           ; clk        ; 1.780 ; 1.805 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1             ; clk        ; 1.940 ; 2.010 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; g1_i           ; clk        ; 1.977 ; 2.027 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1             ; clk        ; 2.419 ; 2.566 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l1_i           ; clk        ; 2.533 ; 2.713 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2             ; clk        ; 2.155 ; 2.273 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; l2_i           ; clk        ; 2.626 ; 2.821 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1             ; clk        ; 1.737 ; 1.790 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m1_i           ; clk        ; 2.035 ; 2.128 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2             ; clk        ; 1.728 ; 1.773 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; m2_i           ; clk        ; 1.635 ; 1.671 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1             ; clk        ; 2.275 ; 2.416 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u1_i           ; clk        ; 2.735 ; 2.926 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2             ; clk        ; 2.240 ; 2.367 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; u2_i           ; clk        ; 2.371 ; 2.514 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1             ; clk        ; 1.627 ; 1.665 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
; w1_i           ; clk        ; 2.403 ; 2.572 ; Rise       ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; l1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; l2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; l1_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; l2_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; u1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; u2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; u1_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; u2_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w1_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g1_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b1_i          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_key_col[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_key_col[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_key_col[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_key_col[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_rw      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_rs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_e       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_lcd_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_1[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_1[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_1[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_1[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_1[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_1[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_1[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_2[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_2[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_2[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_2[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_2[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_2[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_2[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_3[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_3[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_3[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_3[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_3[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_3[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_3[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_4[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_4[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_4[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_4[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_4[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_4[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7_4[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_sel                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; speed[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; speed[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; speed[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; speed[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; display_id[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; display_id[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; display_id[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_key_row[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_key_row[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_key_row[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_key_row[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; l1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; l2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; l1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; l2_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; m1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; m2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; m1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; m2_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; u1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; u2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; u1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; u2_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; w1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; g1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; w1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; g1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; b1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; b1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_key_col[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_key_col[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_key_col[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_key_col[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_rw      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_rs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_e       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_lcd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; l1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; l2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; l1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; l2_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; m1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; m2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; m1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; m2_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; u1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; u2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; u1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; u2_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; w1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; g1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; w1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; g1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; b1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; b1_i          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_key_col[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_key_col[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_key_col[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_key_col[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_rw      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_rs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_e       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_lcd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; segment7_1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_3[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment7_4[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                             ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                            ; clk                                                            ; 525810   ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; clk                                                            ; 10       ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; clk                                                            ; 1020071  ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 8928     ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 2649816  ; 0        ; 0        ; 0        ;
; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 72       ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 60762    ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                              ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                            ; clk                                                            ; 525810   ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; clk                                                            ; 10       ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; clk                                                            ; 1020071  ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 8928     ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] ; 2649816  ; 0        ; 0        ; 0        ;
; clk                                                            ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 72       ; 0        ; 0        ; 0        ;
; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] ; 60762    ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 15    ; 15    ;
; Unconstrained Input Port Paths  ; 10502 ; 10502 ;
; Unconstrained Output Ports      ; 69    ; 69    ;
; Unconstrained Output Port Paths ; 69    ; 69    ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Mar 29 17:19:53 2016
Info: Command: quartus_sta rra -c rra
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rra.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 8.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.519         0.000 clk 
    Info (332119):    15.665         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    88.864         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 clk 
    Info (332119):     0.360         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.479         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.680         0.000 clk 
    Info (332119):    49.751         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 49999.751         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 9.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.689         0.000 clk 
    Info (332119):    16.175         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    90.080         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 clk 
    Info (332119):     0.313         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.432         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.677         0.000 clk 
    Info (332119):    49.747         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 49999.747         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 12.926
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.926         0.000 clk 
    Info (332119):    17.393         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    93.693         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 clk 
    Info (332119):     0.188         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.253         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.441
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.441         0.000 clk 
    Info (332119):    49.782         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 49999.782         0.000 rra_clk_10mhz_10kh|altpll_component|auto_generated|pll1|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 428 megabytes
    Info: Processing ended: Tue Mar 29 17:20:09 2016
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:16


