# 编程语言程序设计

[annotation]: [id] (d8df2fd4-57a7-4b7c-9e19-75b2c0d2c8f2)
[annotation]: [status] (public)
[annotation]: [create_time] (2021-04-28 11:37:52)
[annotation]: [category] (计算机技术)
[annotation]: [tags] (汇编语言)
[annotation]: [comments] (false)
[annotation]: [url] (http://blog.ccyg.studio/article/d8df2fd4-57a7-4b7c-9e19-75b2c0d2c8f2)

## 什么是汇编语言

### 处理器指令

IA-32 指令码格式由四部分组成：

- 可选指令前缀
- 指令码
- 可选指令修改器
- 可选数据元素

![assembly-01.jpg](images/assembly-01.jpg)

#### 指令码

指令码是指令格式中必须提供的，指示处理器应该执行什么功能或者任务。

指令码的长度为 1 ~ 3 字节不等，例如 `OF A2` 表示了 `cupid` 指令，执行该指令时，处理器会把当前微处理器的信息存储到不同的寄存器。

#### 指令前缀

指令前缀可以包含 1 ~ 4 个字节的信息，来修改指令码的行为。指令前缀可分为四类：

- 锁前缀和重复前缀
- 段重写前缀和分支提示前缀
- 操作数大小前缀
- 地址大小前缀

每一类在前缀中只能只能用一次来修改指令码，或者说描述指令码。

锁前缀指示任何共享内存区域将被该指令排他性的使用。这对于多处理器和混合多线程系统特别重要。

重复前缀用于指示重复的功能，通常用于操作字符串。

段重写前缀指示指令可以重写预定义的段寄存器。

分支提示前缀尝试给处理器一些线索，用于指示条件转义指令的时候，最可能跳转的分支，常用于分支预测硬件。

操作数大小前缀用于提示处理器，当前操作码是 16 位 还是 32 位的。可以帮助处理器使用大操作数，和加速数据赋值到寄存器。

地址大小签注提示处理器使用的是那种大小的内存地址，每种大小都可以被设置为程序的默认大小，前缀可用于临时修改该大小。

#### 修改器

一些指令码需要额外的修改器来定义什么寄存器或者内存地址参与其中。修改器包含三个不同的值。

- 地址格式指示字节
- SIB 字节
- 1,2 或 4 个地址位移字节

### 汇编语言

汇编语言程序由三部分来定义程序的操作：

- 操作码助记符
- 数据段
- 汇编指令

#### 操作码助记符

例如：指令码的样例：

```
55
89 E5
83 EC 08
C7 45 FC 01 00 00 00
83 EC 0C
6A 00
E8 D1 FE FF FF
```

可以重写成为：

```s
push %ebp
mov %esp, %ebp
sub $0x8, %esp
movl $0x1, -4(%ebp)
sub $0xc, %esp
push $0x0
call 8048348
```

## IA-32 平台

使用汇编语言只是为了在应用中探索处理器的底层特性。来理解程序怎样才能尽可能的高效。

### 控制单元

处理器的核心是控制单元，主要的目的是控制处理器中什么时候该做什么，处理器运行的时候指令必须从内存中加载到处理器中进行处理，那么控制单元有四个基础功能：

- 从内存读取指令
- 解码指令操作
- 如果需要从内存读取数据
- 如果需要将处理结果写入内存

指令指针指示下一个需要处理的指令，指令解码器用于将指令翻译成微指令，微指令用来控制处理器芯片上的信号，一般而言，微指令将输出寄存器的三态门控制端置为高电平，使得寄存器（内部一般为D边沿触发器）中的数据流入片内总线，另一方面微指令还控制另一寄存器的写控制端，使得总线上的数据写入另一个寄存器。

为了加速处理器的速度，现代处理器一般会有更加高级的手段，比如 Intel NetBurst 控制器技术，有如下的特性：

- 预取指和译码
- 分支预测
- 乱序执行
- 指令引退

#### 预取指令和译码流水线

由于取指令需要操作内存，所以执行指令一般来说要比取指令快；这样的话就可能出现积压，所以预取指令就登场了。

为了支持预取指令，CPU中需要一个特殊的存储区域来存放取出的指令。可以让处理器简单而快速的访问数据，然后流水线就登场了。缓存(cache)的存取速度一般要比内存快得多。

流水线在CPU中创建了一撮内存的缓存，，里面存储了预先取出的指令和数据，当执行单元可以执行下一条指令的时候，流水线中已经准备好了指令，于是可以快速的执行。

IA-32 平台通过多级 cache 实现流水线，第一级缓存 (L1) 尝试预先从内存中取出指令和数据。

当然，一个问题是无法保证程序按照顺序执行指令，如果指令指针因逻辑分支转移到了其他的地方，那么整条流水线的数据就没用了，需要清空还需要重新注入流水线。

为了解决这个问题，第二级缓存（L2）登场，第二级缓存同样保存指令和数据，当逻辑跳转到另一个分支时，第二级缓存还保存着相关的指令和数据，如果程序逻辑再次跳转回原来的分支，那么第二级缓存就派上用场了。

尽管汇编语言无法访问缓存中的指令和数据，但直到他们是如何工作的同样有用。尽量减少分支的使用，可以帮助加速程序的执行速度。

#### 分支预测单元

为了解决转移指令后的流水线重置，有了分支预测，也就是说尽可能地让流水线中分支命中，而避免清空流水线。

特殊的统计和分析算法，决定了哪个分支最可能被执行，然后在流水线中载入相关地指令和数据。

奔腾 4 处理器有以下几种方式实现分支预测：

- 深分支预测
- 动态数据流分析
- 推测执行

**深分支预测** 让处理器可以尝试译码多个分支，同样，统计算法预测哪个分支最可能被执行，尽管这个技术很有用，但也不是万无一失的。

**动态数据流分析** 执行实时数据流分析，如果必要的话，指令将被乱序执行，任何指令都可能在等待数据的时候被执行。

**推测执行** 可以让处理器确定分支中较远的代码，然后尝试处理这些指令，同样使用乱序执行引擎。


#### 乱序执行引擎

乱序执行引擎中有以下几部分：

- 分配器
- 寄存器重命名
- 微操作调度器

分配器用来提前分配好缓存空间

寄存器重命名，分配逻辑寄存器代替通用寄存器。可以用于重命名的寄存器有 128 个。

位操作调度器，向退役单元(Retirement Unit) 发送微操作，在保持程序依赖的时候，微操作调度器使用两个对列，一个队列保存请求内存访问的微操作，一个队列保存没有访问内存的微操作。队列与分发端口相关联，不同类型的处理器可能包含不同的分发端口，分发端口向退役单元发送微操作。

####  退役单元（Retirement Unit）

退役单元保证乱序执行的指令处理的数据和正常执行的指令是一致的。

### 执行单元

一个处理器可能包含多个执行单元，来同时执行多个指令。

浮点执行单元包含 MMX 和 SSE 支持

### 寄存器

- 通用寄存器
- 段寄存器
- 指令指针寄存器
- 浮点数数据寄存器
- 控制寄存器
- 调试寄存器

#### 通用寄存器

| 寄存器 | 描述               |
| ------ | ------------------ |
| EAX    | 累加结果数据       |
| EBX    | 数据段数据指针     |
| ECX    | 字符串和循环计数器 |
| EDX    | I/O 指针           |
| EDI    | 目的数据指针       |
| ESI    | 源数据指针         |
| ESP    | 栈指针             |
| EBP    | 栈数据指针         |

EAX / EBX / ECX / EDX 四个寄存器可以拆分成 16位，8位，来访问。

#### 段寄存器

段寄存器与内存地址相关联，IA-32 处理器有几种不同的方法来访问内存：


- 平坦内存模型
- 段内存模型
- 实地址模式

平坦模型将所有系统内存连续表示成一个段，所有数据、栈，代码都存储在相同的内存空间。每个内存地址通过特定的地址来访问，叫做线性地址。

段内存模型，将内存分为独立的几段，依赖于段寄存器中的指针，每个段来保存特定类型的数据，分别包括代码、数据、栈等等。

| 段寄存器 | 描述         |
| -------- | ------------ |
| CS       | 代码段寄存器 |
| DS       | 数据段寄存器 |
| SS       | 栈段寄存器   |
| ES       | 额外的寄存器 |
| FS       | 额外的寄存器 |
| GS       | 额外的寄存器 |

#### 指令指针寄存器

EIP，保存了下一条需要执行的指令

转移指令、函数返回指令等可以修改该寄存器的内容，程序无法直接操作。

#### 控制寄存器

| 控制寄存器 | 描述                         |
| ---------- | ---------------------------- |
| CR0        | 处理器系统标志，控制操作模式 |
| CR1        | 预留，目前没用               |
| CR2        | 内存缺页信息                 |
| CR3        | 内存页目录信息               |
| CR4        | 处理器功能标志               |
为啥 CR1 寄存器被预留了？Intel 并没有任何的官方回应，只说该寄存器留作未来使用。反正控制寄存器确实是有点乱。

#### 标志寄存器

| 状态标志 | 位  | 名称     |
| -------- | --- | -------- |
| CF       | 0   | 进位标志 |
| PF       | 2   | 奇偶标志 |
| AF       | 4   | 调整标志 |
| ZF       | 6   | 零标志   |
| SF       | 7   | 符号标志 |
| OF       | 11  | 溢出标志 |


| 系统标志 | 位    | 名称                |
| -------- | ----- | ------------------- |
| TF       | 8     | 陷阱标志            |
| IF       | 9     | 中断允许标志        |
| IOPL     | 12-13 | I/O 权限级别标志    |
| NT       | 14    | 嵌套任务标志        |
| RF       | 16    | 恢复标志            |
| VM       | 17    | 虚拟 8086 模式 标志 |
| AC       | 18    | 对齐检测标志        |
| VIF      | 19    | 虚拟中断标志        |
| VIP      | 20    | 虚拟中断阻塞标志    |
| ID       | 21    | 识别标志            |


## 开发工具





## 参考资料

- [Professional Assembly Language](https://book.douban.com/subject/2039913/)
