+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                  ;
+--------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; pangkat_coy|hasil_fix                                  ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|OutputFinal                       ; 85    ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|ArsShift                          ; 84    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|Acc                               ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|MuxAcc                            ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|AdderFSMBlok|RegS          ; 45    ; 41             ; 0            ; 41             ; 41     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|AdderFSMBlok|RegB          ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|AdderFSMBlok|RegA          ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|AdderFSMBlok               ; 84    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|FSM_AdderSubtractor|COMP_Q ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|FSM_AdderSubtractor|COMP_P ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|FSM_AdderSubtractor|OUTQ   ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|FSM_AdderSubtractor|OUTP   ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub|FSM_AdderSubtractor        ; 89    ; 0              ; 1            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|AddSub                            ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|reg_q                             ; 44    ; 0              ; 1            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|MuxRegQ                           ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|reg_p                             ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|MSBQ                              ; 42    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|MSBP                              ; 42    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply|control                           ; 11    ; 31             ; 0            ; 31             ; 49     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|multiply                                   ; 87    ; 32             ; 0            ; 32             ; 75     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|fsmPangkat                                 ; 48    ; 33             ; 0            ; 33             ; 44     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|mux21                                      ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|reg_M                                      ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|req_Q                                      ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|req_P                                      ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy|unsig_P                                    ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pangkat_coy                                            ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|OutputFinal                                  ; 85    ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|ArsShift                                     ; 84    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|Acc                                          ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|MuxAcc                                       ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|AdderFSMBlok|RegS                     ; 45    ; 41             ; 0            ; 41             ; 41     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|AdderFSMBlok|RegB                     ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|AdderFSMBlok|RegA                     ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|AdderFSMBlok                          ; 84    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|FSM_AdderSubtractor|COMP_Q            ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|FSM_AdderSubtractor|COMP_P            ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|FSM_AdderSubtractor|OUTQ              ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|FSM_AdderSubtractor|OUTP              ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub|FSM_AdderSubtractor                   ; 89    ; 0              ; 1            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|AddSub                                       ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|reg_q                                        ; 44    ; 0              ; 1            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|MuxRegQ                                      ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|reg_p                                        ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|MSBQ                                         ; 42    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|MSBP                                         ; 42    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian|control                                      ; 11    ; 31             ; 0            ; 31             ; 49     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; perkalian                                              ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|AdderFSMBlok|RegS                      ; 45    ; 41             ; 0            ; 41             ; 41     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|AdderFSMBlok|RegB                      ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|AdderFSMBlok|RegA                      ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|AdderFSMBlok                           ; 84    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|FSM_AdderSubtractor|COMP_Q             ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|FSM_AdderSubtractor|COMP_P             ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|FSM_AdderSubtractor|OUTQ               ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|FSM_AdderSubtractor|OUTP               ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor|FSM_AdderSubtractor                    ; 89    ; 0              ; 1            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Subtractor                                        ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|q_mux2                                            ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|p_mux2                                            ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|O_comp                                            ; 84    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|q_reg                                             ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|p_reg                                             ; 44    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|q_mux                                             ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|p_mux                                             ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB|Control                                           ; 91    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FPBB                                                   ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|AdderFSMBlok|RegS                    ; 45    ; 41             ; 0            ; 41             ; 41     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|AdderFSMBlok|RegB                    ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|AdderFSMBlok|RegA                    ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|AdderFSMBlok                         ; 84    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|FSM_AdderSubtractor|COMP_Q           ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|FSM_AdderSubtractor|COMP_P           ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|FSM_AdderSubtractor|OUTQ             ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|FSM_AdderSubtractor|OUTP             ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif|FSM_AdderSubtractor                  ; 89    ; 0              ; 1            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|negatif                                      ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|hasil_mod                                    ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|hasil_divider                                ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|AdderFSMBlok|RegS                 ; 84    ; 80             ; 0            ; 80             ; 80     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|AdderFSMBlok|RegB                 ; 84    ; 81             ; 0            ; 81             ; 80     ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|AdderFSMBlok|RegA                 ; 84    ; 81             ; 0            ; 81             ; 80     ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|AdderFSMBlok                      ; 162   ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|FSM_AdderSubtractor|COMP_Q        ; 81    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|FSM_AdderSubtractor|COMP_P        ; 81    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|FSM_AdderSubtractor|OUTQ          ; 162   ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|FSM_AdderSubtractor|OUTP          ; 162   ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor|FSM_AdderSubtractor               ; 167   ; 0              ; 1            ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|Subtractor                                   ; 165   ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|shift_cek                                    ; 162   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|RegisterOutput                               ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|ComparatorRS                                 ; 162   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|RegisterSerialS                              ; 84    ; 1              ; 0            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|transfer_modulo                              ; 80    ; 0              ; 39           ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|RegisterM                                    ; 82    ; 0              ; 1            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|RegisterR                                    ; 82    ; 0              ; 1            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|RInputSelector                               ; 162   ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|transfershif                                 ; 41    ; 39             ; 0            ; 39             ; 80     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|transferQtoS                                 ; 41    ; 40             ; 1            ; 40             ; 80     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|transferPtoR                                 ; 41    ; 39             ; 0            ; 39             ; 80     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|RegisterQ                                    ; 43    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|RegisterP                                    ; 43    ; 0              ; 1            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|signed_ceker                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|get_signed_q                                 ; 41    ; 0              ; 40           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|get_signed_p                                 ; 41    ; 0              ; 40           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|unsigned_Q                                   ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|unsigned_P                                   ; 43    ; 42             ; 0            ; 42             ; 82     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian|FSMDivider                                   ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pembagian                                              ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|AdderFSMBlok|RegS                            ; 45    ; 41             ; 0            ; 41             ; 41     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|AdderFSMBlok|RegB                            ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|AdderFSMBlok|RegA                            ; 45    ; 42             ; 0            ; 42             ; 41     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|AdderFSMBlok                                 ; 84    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|FSM_AdderSubtractor|COMP_Q                   ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|FSM_AdderSubtractor|COMP_P                   ; 42    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|FSM_AdderSubtractor|OUTQ                     ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|FSM_AdderSubtractor|OUTP                     ; 84    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs|FSM_AdderSubtractor                          ; 89    ; 0              ; 1            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; addersubs                                              ; 87    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
