# Projetos em VHDL  

Este repositÃ³rio contÃ©m exemplos e projetos escritos em **VHDL** (*VHSIC Hardware Description Language*), uma linguagem usada para descrever, simular e sintetizar circuitos digitais.  

---

## ğŸ“Œ Requisitos de InstalaÃ§Ã£o  

Para compilar e simular os arquivos `.vhd`, vocÃª precisarÃ¡ de um ambiente de desenvolvimento VHDL. Algumas opÃ§Ãµes:  

- [GHDL](https://ghdl.github.io/ghdl/) â†’ Simulador gratuito e de cÃ³digo aberto.  
- [ModelSim](https://eda.sw.siemens.com/en-US/ic/modelsim/) â†’ Muito usado em universidades e indÃºstrias.  
- [Vivado (Xilinx)](https://www.xilinx.com/support/download.html) â†’ Para FPGAs da Xilinx.  
- [Quartus (Intel/Altera)](https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html) â†’ Para FPGAs da Intel/Altera.  

### ğŸ§© Estruturas BÃ¡sicas do VHDL

Entity (Entidade) â†’ Define a interface do circuito (entradas e saÃ­das).

Architecture (Arquitetura) â†’ Descreve o funcionamento interno da entidade.

Signal (Sinal) â†’ Interliga componentes e armazena valores internos.

Process (Processo) â†’ Bloco sequencial que reage a eventos em sinais.

Component (Componente) â†’ Permite instanciar outras entidades.

### ğŸ§ª O que Ã© um Testbench?

Um testbench Ã© um arquivo VHDL criado apenas para simulaÃ§Ã£o.
Ele nÃ£o Ã© sintetizÃ¡vel em hardware, mas serve para verificar se o projeto funciona corretamente.

Nesse projeto utilizei o prefixo tb_ para indicar os arquivos de testbench

O testbench geralmente:

Declara sinais que simulam entradas e saÃ­das.

Instancia a entidade a ser testada.

Aplica estÃ­mulos de entrada.

Observa e registra as saÃ­das em forma de onda.
