* 第一步计划实现一个10线SPI的协议
	* 这个可以按照设计需求进行
	* 有线通信的速率还是可以保证的
	* 整个协议将现在的SPI协议
	* 转化为数据线拓宽的协议
	* 数据可以同步
	* 也就是实现数据的低电平更新
* 这里最需要考虑的是速率问题
	* 时钟100M，最好使用200M去采集
	* 但是这样会导致采集的数据不对
	* 一种方法是通信对齐
		* 缺点是时钟的功耗实在是太大
	* 还有一种是时钟降低到50M
		* 1：4的传输效率比较低
		* 但是在FPGA内部
		* 这个是提高适应性最好的方法
		* 而且这个协议调试的作用大于实际应用
		* 所以严格设计硬件延时的意义不大
	* 直接采用1：4的解码模块