## 计时器原理：

### 时钟信号驱动

时钟信号（`clk`）是计时器运行的核心。时钟信号在硬件设计中提供了一个稳定的、周期性的波形，通常是一个方波。在每个时钟周期中，信号会经历一次上升沿和一次下降沿。

在计时器设计中，通常选择时钟的上升沿（或下降沿）作为触发条件，即在时钟信号的每个上升沿时，计数器执行加 1 操作。

### 重置信号

重置信号（`reset`）通常用来初始化或清零计数器。这里我们使用一个异步复位，当 `reset` 置为高电平时，不论时钟状态如何，计数器都会被立即清零。这是为了确保计数器可以在任何时候被强制归零，以便重新计数。

### 计数器增量操作

在每个时钟上升沿（`posedge clk`），如果 `reset` 信号为低电平（即不在重置状态），计数器变量 `count` 会执行加 1 操作。由于 `count` 是一个寄存器变量，它会保持上一次的计数值，并在每次时钟上升沿更新，这就形成了一个累加的计时效果。