Timing Analyzer report for SSRAM_to_hRAM
Wed Oct 11 11:55:46 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'RWDS_90'
 15. Slow 1200mV 85C Model Setup: 'RWDS_360'
 16. Slow 1200mV 85C Model Hold: 'RWDS_90'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Hold: 'RWDS_360'
 19. Slow 1200mV 85C Model Recovery: 'RWDS_360'
 20. Slow 1200mV 85C Model Recovery: 'clk'
 21. Slow 1200mV 85C Model Removal: 'clk'
 22. Slow 1200mV 85C Model Removal: 'RWDS_360'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'RWDS_90'
 32. Slow 1200mV 0C Model Setup: 'RWDS_360'
 33. Slow 1200mV 0C Model Hold: 'RWDS_360'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'RWDS_90'
 36. Slow 1200mV 0C Model Recovery: 'RWDS_360'
 37. Slow 1200mV 0C Model Recovery: 'clk'
 38. Slow 1200mV 0C Model Removal: 'clk'
 39. Slow 1200mV 0C Model Removal: 'RWDS_360'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Setup: 'RWDS_90'
 48. Fast 1200mV 0C Model Setup: 'RWDS_360'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'RWDS_360'
 51. Fast 1200mV 0C Model Hold: 'RWDS_90'
 52. Fast 1200mV 0C Model Recovery: 'RWDS_360'
 53. Fast 1200mV 0C Model Recovery: 'clk'
 54. Fast 1200mV 0C Model Removal: 'clk'
 55. Fast 1200mV 0C Model Removal: 'RWDS_360'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                        ;
; Revision Name         ; SSRAM_to_hRAM                                          ;
; Device Family         ; Cyclone 10 LP                                          ;
; Device Name           ; 10CL025YE144C8G                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
+----------------------------+-------------+


+-----------------------------------------------------------+
; SDC File List                                             ;
+-----------------------+--------+--------------------------+
; SDC File Path         ; Status ; Read at                  ;
+-----------------------+--------+--------------------------+
; sdc/SSRAM_to_hRAM.sdc ; OK     ; Wed Oct 11 11:55:45 2023 ;
+-----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; RWDS       ; Base ; 10.000 ; 100.0 MHz ; 2.500 ; 7.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RWDS }     ;
; RWDS_90    ; Base ; 10.000 ; 100.0 MHz ; 5.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RWDS_90 }  ;
; RWDS_360   ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RWDS_360 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 47.21 MHz  ; 47.21 MHz       ; clk        ;      ;
; 307.98 MHz ; 307.98 MHz      ; RWDS_360   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk      ; -5.591 ; -42.753         ;
; RWDS_90  ; 1.476  ; 0.000           ;
; RWDS_360 ; 2.488  ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; RWDS_90  ; 0.436 ; 0.000           ;
; clk      ; 0.439 ; 0.000           ;
; RWDS_360 ; 0.454 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+-------+---------------------+
; Clock    ; Slack ; End Point TNS       ;
+----------+-------+---------------------+
; RWDS_360 ; 8.020 ; 0.000               ;
; clk      ; 8.338 ; 0.000               ;
+----------+-------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; clk      ; 0.610 ; 0.000              ;
; RWDS_360 ; 1.064 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; RWDS_360 ; 4.659 ; 0.000                          ;
; RWDS_90  ; 4.665 ; 0.000                          ;
; clk      ; 4.697 ; 0.000                          ;
; RWDS     ; 5.000 ; 0.000                          ;
+----------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.591 ; clk                                                                                   ; hbus_DQ[5]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 7.571      ;
; -5.433 ; clk                                                                                   ; hbus_DQ[0]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 7.413      ;
; -5.161 ; clk                                                                                   ; hbus_DQ[7]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 7.141      ;
; -5.082 ; clk                                                                                   ; hbus_DQ[2]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 7.062      ;
; -5.072 ; clk                                                                                   ; hbus_DQ[1]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 7.052      ;
; -4.948 ; clk                                                                                   ; hbus_DQ[4]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.928      ;
; -4.783 ; clk                                                                                   ; hbus_DQ[6]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.763      ;
; -4.655 ; clk                                                                                   ; hbus_DQ[3]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.635      ;
; -2.028 ; clk                                                                                   ; hCK_edgeal                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 4.008      ;
; -1.779 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5]                       ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; -2.897     ; 5.862      ;
; -1.634 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0]                       ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; -2.893     ; 5.721      ;
; -1.468 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5]                       ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; -2.897     ; 5.551      ;
; -1.319 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0]                       ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; -2.893     ; 5.406      ;
; -1.284 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7]                       ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; -2.893     ; 5.371      ;
; -1.283 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2]                       ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; -2.893     ; 5.370      ;
; -1.273 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1]                       ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; -2.893     ; 5.360      ;
; -1.049 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6]                       ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; -3.389     ; 4.640      ;
; -0.971 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2]                       ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; -2.893     ; 5.058      ;
; -0.961 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1]                       ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; -2.893     ; 5.048      ;
; -0.948 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7]                       ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; -2.893     ; 5.035      ;
; -0.911 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3]                       ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; -2.898     ; 4.993      ;
; -0.797 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4]                       ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; -2.898     ; 4.879      ;
; -0.707 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6]                       ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; -2.897     ; 4.790      ;
; -0.647 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4]                       ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; -2.898     ; 4.729      ;
; -0.589 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3]                       ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; -2.898     ; 4.671      ;
; -0.481 ; clk                                                                                   ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 7.461      ;
; -0.352 ; clk                                                                                   ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 7.332      ;
; -0.001 ; clk                                                                                   ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.981      ;
; 0.009  ; clk                                                                                   ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.971      ;
; 0.065  ; clk                                                                                   ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.915      ;
; 0.285  ; clk                                                                                   ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.695      ;
; 0.446  ; clk                                                                                   ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.534      ;
; 0.467  ; clk                                                                                   ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.513      ;
; 1.493  ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 2.603      ;
; 1.533  ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 2.563      ;
; 1.685  ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 2.411      ;
; 1.702  ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 2.394      ;
; 1.713  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.885     ; 2.382      ;
; 1.719  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.885     ; 2.376      ;
; 1.901  ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 2.195      ;
; 1.940  ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 2.156      ;
; 1.996  ; SSRAM_to_hRAM_EU:EU|gater:CK_gater|d_flipflop:antiglitch|dff_out                      ; hCK_edgeal                                                      ; clk          ; clk         ; 10.000       ; -2.884     ; 2.100      ;
; 2.056  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.885     ; 2.039      ;
; 2.064  ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 2.032      ;
; 2.077  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.885     ; 2.018      ;
; 2.079  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -2.884     ; 2.017      ;
; 2.082  ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.885     ; 2.013      ;
; 2.127  ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; hbus_RESET_n                                                    ; clk          ; clk         ; 10.000       ; -2.884     ; 1.969      ;
; 2.223  ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 1.873      ;
; 2.248  ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.884     ; 1.848      ;
; 2.251  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.884     ; 1.845      ;
; 2.257  ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; hbus_RESET_n                                                    ; clk          ; clk         ; 10.000       ; -2.884     ; 1.839      ;
; 2.268  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.885     ; 1.827      ;
; 2.295  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -2.884     ; 1.801      ;
; 2.414  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.885     ; 1.681      ;
; 2.436  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -2.884     ; 1.660      ;
; 2.493  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.885     ; 1.602      ;
; 2.888  ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; SSRAM_busy                                                      ; clk          ; clk         ; 10.000       ; -2.884     ; 1.208      ;
; 2.896  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out ; SSRAM_validout                                                  ; clk          ; clk         ; 10.000       ; -2.887     ; 1.197      ;
; 2.912  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]  ; SSRAM_out[10]                                                   ; clk          ; clk         ; 10.000       ; -2.892     ; 1.176      ;
; 2.928  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]  ; SSRAM_out[13]                                                   ; clk          ; clk         ; 10.000       ; -2.892     ; 1.160      ;
; 2.940  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]   ; SSRAM_out[1]                                                    ; clk          ; clk         ; 10.000       ; -2.892     ; 1.148      ;
; 2.957  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]  ; SSRAM_out[12]                                                   ; clk          ; clk         ; 10.000       ; -2.892     ; 1.131      ;
; 2.978  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]  ; SSRAM_out[15]                                                   ; clk          ; clk         ; 10.000       ; -2.892     ; 1.110      ;
; 3.057  ; clk                                                                                   ; hCK_edgeal                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.923      ;
; 3.273  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]   ; SSRAM_out[0]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.812      ;
; 3.275  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]  ; SSRAM_out[14]                                                   ; clk          ; clk         ; 10.000       ; -2.895     ; 0.810      ;
; 3.275  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]   ; SSRAM_out[5]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.810      ;
; 3.276  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]   ; SSRAM_out[9]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.809      ;
; 3.277  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]   ; SSRAM_out[7]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.808      ;
; 3.280  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]   ; SSRAM_out[4]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.805      ;
; 3.295  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]   ; SSRAM_out[3]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.790      ;
; 3.297  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]   ; SSRAM_out[6]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.788      ;
; 3.301  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]  ; SSRAM_out[11]                                                   ; clk          ; clk         ; 10.000       ; -2.892     ; 0.787      ;
; 3.302  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]   ; SSRAM_out[2]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.783      ;
; 3.305  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; SSRAM_out[8]                                                    ; clk          ; clk         ; 10.000       ; -2.895     ; 0.780      ;
; 3.356  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.577      ;
; 3.378  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.556      ;
; 3.378  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.556      ;
; 3.378  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.556      ;
; 3.378  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.556      ;
; 3.452  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.481      ;
; 3.452  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.481      ;
; 3.604  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.329      ;
; 3.605  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.328      ;
; 3.626  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.308      ;
; 3.626  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.308      ;
; 3.626  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.308      ;
; 3.626  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.308      ;
; 3.627  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.307      ;
; 3.627  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.307      ;
; 3.627  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.307      ;
; 3.627  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.067     ; 6.307      ;
; 3.700  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.233      ;
; 3.700  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.233      ;
; 3.701  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.232      ;
; 3.701  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.068     ; 6.232      ;
; 3.768  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; clk          ; clk         ; 10.000       ; -0.072     ; 6.161      ;
; 3.768  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; clk          ; clk         ; 10.000       ; -0.072     ; 6.161      ;
; 3.768  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; clk          ; clk         ; 10.000       ; -0.072     ; 6.161      ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RWDS_90'                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.476 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.835     ; 2.680      ;
; 1.645 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.331     ; 3.015      ;
; 1.645 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.331     ; 3.015      ;
; 1.645 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.331     ; 3.015      ;
; 1.645 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.331     ; 3.015      ;
; 1.645 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.331     ; 3.015      ;
; 1.645 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.331     ; 3.015      ;
; 1.645 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.331     ; 3.015      ;
; 1.645 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.331     ; 3.015      ;
; 1.680 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.343     ; 2.968      ;
; 1.818 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.343     ; 2.830      ;
; 1.872 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.330     ; 2.789      ;
; 1.872 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.330     ; 2.789      ;
; 1.872 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.330     ; 2.789      ;
; 1.872 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.330     ; 2.789      ;
; 1.872 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.330     ; 2.789      ;
; 1.872 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.330     ; 2.789      ;
; 1.872 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.330     ; 2.789      ;
; 1.872 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.330     ; 2.789      ;
; 1.982 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.344     ; 2.665      ;
; 1.991 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.343     ; 2.657      ;
; 2.304 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.344     ; 2.343      ;
; 2.582 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.339     ; 2.070      ;
; 2.603 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.339     ; 2.049      ;
; 2.621 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.344     ; 2.026      ;
; 2.752 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.339     ; 1.900      ;
; 2.753 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.339     ; 1.899      ;
; 2.771 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.344     ; 1.876      ;
; 2.840 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 5.000        ; 2.535      ; 4.686      ;
; 2.913 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 5.000        ; 2.535      ; 4.613      ;
; 2.932 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 5.000        ; 2.535      ; 4.594      ;
; 2.945 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 5.000        ; 2.535      ; 4.581      ;
; 2.970 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.339     ; 1.682      ;
; 2.971 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; 2.554      ; 4.574      ;
; 2.973 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.339     ; 1.679      ;
; 2.978 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; 2.554      ; 4.567      ;
; 2.993 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 5.000        ; 2.535      ; 4.533      ;
; 3.003 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 5.000        ; 2.535      ; 4.523      ;
; 3.052 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 5.000        ; 2.535      ; 4.474      ;
; 3.104 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 5.000        ; 2.535      ; 4.422      ;
; 3.141 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.339     ; 1.511      ;
; 3.143 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.339     ; 1.509      ;
; 3.360 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; 2.554      ; 4.185      ;
; 3.702 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; 2.554      ; 3.843      ;
; 3.931 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; 2.554      ; 3.614      ;
; 4.013 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; 2.554      ; 3.532      ;
; 4.159 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; 2.554      ; 3.386      ;
; 4.159 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; 2.554      ; 3.386      ;
; 6.037 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.350     ; 3.604      ;
; 6.037 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.350     ; 3.604      ;
; 6.037 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.350     ; 3.604      ;
; 6.037 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.350     ; 3.604      ;
; 6.037 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.350     ; 3.604      ;
; 6.037 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.350     ; 3.604      ;
; 6.037 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.350     ; 3.604      ;
; 6.037 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.350     ; 3.604      ;
; 6.264 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.349     ; 3.378      ;
; 6.264 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.349     ; 3.378      ;
; 6.264 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.349     ; 3.378      ;
; 6.264 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.349     ; 3.378      ;
; 6.264 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.349     ; 3.378      ;
; 6.264 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.349     ; 3.378      ;
; 6.264 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.349     ; 3.378      ;
; 6.264 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.349     ; 3.378      ;
; 6.666 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.854     ; 2.471      ;
; 6.725 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.362     ; 2.904      ;
; 6.790 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.358     ; 2.843      ;
; 6.792 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.358     ; 2.841      ;
; 6.822 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.358     ; 2.811      ;
; 6.834 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.358     ; 2.799      ;
; 6.848 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.363     ; 2.780      ;
; 6.988 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.363     ; 2.640      ;
; 7.008 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.362     ; 2.621      ;
; 7.036 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.362     ; 2.593      ;
; 7.107 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.358     ; 2.526      ;
; 7.114 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.358     ; 2.519      ;
; 7.141 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.363     ; 2.487      ;
; 7.158 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.358     ; 2.475      ;
; 7.163 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.358     ; 2.470      ;
; 7.170 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.363     ; 2.458      ;
; 7.742 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 10.000       ; 2.554      ; 4.803      ;
; 7.868 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 10.000       ; 2.554      ; 4.677      ;
; 8.023 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; 2.535      ; 4.503      ;
; 8.057 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; 2.535      ; 4.469      ;
; 8.074 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; 2.535      ; 4.452      ;
; 8.084 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; 2.535      ; 4.442      ;
; 8.133 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; 2.535      ; 4.393      ;
; 8.161 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; 2.535      ; 4.365      ;
; 8.162 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; 2.535      ; 4.364      ;
; 8.226 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; 2.535      ; 4.300      ;
; 8.238 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 10.000       ; 2.554      ; 4.307      ;
; 8.470 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 10.000       ; 2.554      ; 4.075      ;
; 8.810 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 10.000       ; 2.554      ; 3.735      ;
; 8.832 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 10.000       ; 2.554      ; 3.713      ;
; 8.981 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 10.000       ; 2.554      ; 3.564      ;
; 8.981 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 10.000       ; 2.554      ; 3.564      ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RWDS_360'                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.488 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.130     ; 2.383      ;
; 2.610 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.131     ; 2.260      ;
; 2.611 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.131     ; 2.259      ;
; 2.710 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.130     ; 2.161      ;
; 2.965 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.130     ; 1.906      ;
; 3.075 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.792      ;
; 3.076 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.791      ;
; 3.300 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.131     ; 1.570      ;
; 3.303 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.131     ; 1.567      ;
; 3.332 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.536      ;
; 3.333 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.535      ;
; 3.342 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.526      ;
; 3.342 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.526      ;
; 3.386 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.481      ;
; 3.388 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.479      ;
; 3.390 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.478      ;
; 3.393 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.475      ;
; 3.425 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.131     ; 1.445      ;
; 3.487 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.381      ;
; 3.488 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.380      ;
; 3.489 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.378      ;
; 3.489 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.378      ;
; 3.504 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.363      ;
; 3.505 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.362      ;
; 3.515 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.353      ;
; 3.515 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.353      ;
; 3.520 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.347      ;
; 3.522 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.134     ; 1.345      ;
; 3.541 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.327      ;
; 3.542 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.326      ;
; 3.553 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.315      ;
; 3.558 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.133     ; 1.310      ;
; 5.639 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 4.017      ;
; 5.639 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 4.017      ;
; 5.639 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 4.017      ;
; 5.639 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 4.017      ;
; 5.639 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 4.017      ;
; 5.681 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.972      ;
; 5.681 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.972      ;
; 5.681 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.972      ;
; 5.681 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.972      ;
; 5.681 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.972      ;
; 5.704 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.952      ;
; 5.704 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.952      ;
; 5.704 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.952      ;
; 5.704 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.952      ;
; 5.704 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.952      ;
; 5.704 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.952      ;
; 5.800 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.856      ;
; 5.800 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.856      ;
; 5.800 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.856      ;
; 5.800 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.856      ;
; 5.800 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.856      ;
; 5.842 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.811      ;
; 5.842 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.811      ;
; 5.842 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.811      ;
; 5.842 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.811      ;
; 5.842 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.811      ;
; 5.865 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.791      ;
; 5.865 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.791      ;
; 5.865 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.791      ;
; 5.865 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.791      ;
; 5.865 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.791      ;
; 5.865 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.791      ;
; 6.084 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.572      ;
; 6.084 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.572      ;
; 6.084 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.572      ;
; 6.084 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.572      ;
; 6.084 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.572      ;
; 6.126 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.527      ;
; 6.126 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.527      ;
; 6.126 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.527      ;
; 6.126 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.527      ;
; 6.126 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.338     ; 3.527      ;
; 6.149 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.507      ;
; 6.149 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.507      ;
; 6.149 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.507      ;
; 6.149 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.507      ;
; 6.149 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.507      ;
; 6.149 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.335     ; 3.507      ;
; 6.753 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.072     ; 3.176      ;
; 6.753 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.072     ; 3.176      ;
; 6.753 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.072     ; 3.176      ;
; 6.753 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.072     ; 3.176      ;
; 6.753 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.072     ; 3.176      ;
; 6.773 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.074     ; 3.154      ;
; 6.773 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.074     ; 3.154      ;
; 6.773 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.074     ; 3.154      ;
; 6.773 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.074     ; 3.154      ;
; 6.773 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.074     ; 3.154      ;
; 6.773 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.074     ; 3.154      ;
; 6.773 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.074     ; 3.154      ;
; 6.773 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.074     ; 3.154      ;
; 6.784 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.072     ; 3.145      ;
; 6.784 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.072     ; 3.145      ;
; 6.784 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.072     ; 3.145      ;
; 6.795 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.131      ;
; 6.795 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.131      ;
; 6.795 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.131      ;
; 6.795 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.131      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RWDS_90'                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 0.000        ; 2.683      ; 3.361      ;
; 0.437 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 0.000        ; 2.683      ; 3.362      ;
; 0.454 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 0.000        ; 2.683      ; 3.379      ;
; 0.478 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 0.000        ; 2.683      ; 3.403      ;
; 0.818 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 0.000        ; 2.683      ; 3.743      ;
; 1.034 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; 2.664      ; 3.940      ;
; 1.079 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; 2.664      ; 3.985      ;
; 1.122 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; 2.664      ; 4.028      ;
; 1.158 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; 2.664      ; 4.064      ;
; 1.158 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 0.000        ; 2.683      ; 4.083      ;
; 1.165 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; 2.664      ; 4.071      ;
; 1.172 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; 2.664      ; 4.078      ;
; 1.205 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; 2.664      ; 4.111      ;
; 1.259 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; 2.664      ; 4.165      ;
; 1.480 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 0.000        ; 2.683      ; 4.405      ;
; 1.504 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 0.000        ; 2.683      ; 4.429      ;
; 2.070 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.121     ; 2.191      ;
; 2.086 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.126     ; 2.202      ;
; 2.089 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.121     ; 2.210      ;
; 2.114 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.121     ; 2.235      ;
; 2.118 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.126     ; 2.234      ;
; 2.174 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.125     ; 2.291      ;
; 2.194 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.121     ; 2.315      ;
; 2.261 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.125     ; 2.378      ;
; 2.295 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.126     ; 2.411      ;
; 2.351 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.126     ; 2.467      ;
; 2.357 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.121     ; 2.478      ;
; 2.368 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.121     ; 2.489      ;
; 2.410 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.121     ; 2.531      ;
; 2.469 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.125     ; 2.586      ;
; 2.493 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.121     ; 2.614      ;
; 2.558 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.597     ; 2.203      ;
; 3.082 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.211      ;
; 3.082 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.211      ;
; 3.082 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.211      ;
; 3.082 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.211      ;
; 3.082 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.211      ;
; 3.082 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.211      ;
; 3.082 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.211      ;
; 3.082 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.211      ;
; 3.309 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.438      ;
; 3.309 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.438      ;
; 3.309 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.438      ;
; 3.309 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.438      ;
; 3.309 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.438      ;
; 3.309 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.438      ;
; 3.309 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.438      ;
; 3.309 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.113     ; 3.438      ;
; 5.329 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; 2.683      ; 3.254      ;
; 5.330 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; 2.683      ; 3.255      ;
; 5.352 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; 2.683      ; 3.277      ;
; 5.360 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; 2.683      ; 3.285      ;
; 5.744 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; 2.683      ; 3.669      ;
; 5.998 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; 2.683      ; 3.923      ;
; 6.193 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; -5.000       ; 2.664      ; 4.099      ;
; 6.194 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; -5.000       ; 2.664      ; 4.100      ;
; 6.228 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; -5.000       ; 2.664      ; 4.134      ;
; 6.244 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; -5.000       ; 2.664      ; 4.150      ;
; 6.274 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.102     ; 1.414      ;
; 6.275 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.102     ; 1.415      ;
; 6.287 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; -5.000       ; 2.664      ; 4.193      ;
; 6.287 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; 2.683      ; 4.212      ;
; 6.315 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.102     ; 1.455      ;
; 6.317 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.102     ; 1.457      ;
; 6.333 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; -5.000       ; 2.664      ; 4.239      ;
; 6.358 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; -5.000       ; 2.664      ; 4.264      ;
; 6.370 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; -5.000       ; 2.664      ; 4.276      ;
; 6.434 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; 2.683      ; 4.359      ;
; 6.512 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.102     ; 1.652      ;
; 6.513 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.102     ; 1.653      ;
; 6.553 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.102     ; 1.693      ;
; 6.574 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.102     ; 1.714      ;
; 6.603 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.107     ; 1.738      ;
; 6.780 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.107     ; 1.915      ;
; 7.050 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.107     ; 2.185      ;
; 7.296 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.106     ; 2.432      ;
; 7.315 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.107     ; 2.450      ;
; 7.537 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.106     ; 2.673      ;
; 7.565 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.713      ;
; 7.565 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.713      ;
; 7.565 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.713      ;
; 7.565 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.713      ;
; 7.565 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.713      ;
; 7.565 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.713      ;
; 7.565 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.713      ;
; 7.565 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.713      ;
; 7.591 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.106     ; 2.727      ;
; 7.792 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.940      ;
; 7.792 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.940      ;
; 7.792 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.940      ;
; 7.792 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.940      ;
; 7.792 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.940      ;
; 7.792 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.940      ;
; 7.792 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.940      ;
; 7.792 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.094     ; 2.940      ;
; 7.834 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.578     ; 2.498      ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.439 ; SSRAM_in[15]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[15]                                                                                   ; clk          ; clk         ; 0.000        ; 2.893      ; 2.544      ;
; 0.446 ; SSRAM_in[6]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[6]                                                                                    ; clk          ; clk         ; 0.000        ; 2.888      ; 2.546      ;
; 0.454 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:9:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:9:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.470 ; SSRAM_in[11]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[11]                                                                                   ; clk          ; clk         ; 0.000        ; 2.893      ; 2.575      ;
; 0.480 ; SSRAM_in[7]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[7]                                                                                    ; clk          ; clk         ; 0.000        ; 2.893      ; 2.585      ;
; 0.487 ; SSRAM_address[8]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[5]                                                                                ; clk          ; clk         ; 0.000        ; 2.887      ; 2.586      ;
; 0.492 ; SSRAM_burstcount[2]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 2.888      ; 2.592      ;
; 0.497 ; SSRAM_address[17]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[14]                                                                               ; clk          ; clk         ; 0.000        ; 2.887      ; 2.596      ;
; 0.502 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[18]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[11]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[2]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[8]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[12]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.505 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[5]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.796      ;
; 0.507 ; SSRAM_address[9]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[6]                                                                                ; clk          ; clk         ; 0.000        ; 2.887      ; 2.606      ;
; 0.511 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.516 ; SSRAM_address[18]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[15]                                                                               ; clk          ; clk         ; 0.000        ; 2.887      ; 2.615      ;
; 0.520 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                                  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.811      ;
; 0.520 ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                                                                    ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.812      ;
; 0.525 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.817      ;
; 0.525 ; SSRAM_in[3]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[3]                                                                                    ; clk          ; clk         ; 0.000        ; 2.893      ; 2.630      ;
; 0.526 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.817      ;
; 0.528 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.531 ; SSRAM_burstcount[1]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                                  ; clk          ; clk         ; 0.000        ; 2.888      ; 2.631      ;
; 0.532 ; SSRAM_in[2]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[2]                                                                                    ; clk          ; clk         ; 0.000        ; 2.888      ; 2.632      ;
; 0.534 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.826      ;
; 0.535 ; SSRAM_address[13]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[10]                                                                               ; clk          ; clk         ; 0.000        ; 2.892      ; 2.639      ;
; 0.542 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.834      ;
; 0.542 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.834      ;
; 0.543 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.835      ;
; 0.544 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.836      ;
; 0.546 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.837      ;
; 0.551 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.843      ;
; 0.553 ; SSRAM_address[5]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[2]                                                                                ; clk          ; clk         ; 0.000        ; 2.892      ; 2.657      ;
; 0.555 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                                                           ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.846      ;
; 0.560 ; SSRAM_address[0]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 2.887      ; 2.659      ;
; 0.566 ; SSRAM_burstcount[8]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 2.888      ; 2.666      ;
; 0.571 ; SSRAM_address[4]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[1]                                                                                ; clk          ; clk         ; 0.000        ; 2.892      ; 2.675      ;
; 0.577 ; SSRAM_burstcount[10]                                                                                                         ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 2.888      ; 2.677      ;
; 0.581 ; SSRAM_OE                                                                                                                     ; SSRAM_to_hRAM_EU:EU|d_flipflop:op_tracker|dff_out                                                                            ; clk          ; clk         ; 0.000        ; 2.884      ; 2.677      ;
; 0.582 ; SSRAM_in[5]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[5]                                                                                    ; clk          ; clk         ; 0.000        ; 2.897      ; 2.691      ;
; 0.588 ; SSRAM_in[10]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[10]                                                                                   ; clk          ; clk         ; 0.000        ; 2.888      ; 2.688      ;
; 0.591 ; SSRAM_address[3]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[0]                                                                                ; clk          ; clk         ; 0.000        ; 2.887      ; 2.690      ;
; 0.592 ; SSRAM_in[1]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[1]                                                                                    ; clk          ; clk         ; 0.000        ; 2.888      ; 2.692      ;
; 0.597 ; SSRAM_address[19]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[16]                                                                               ; clk          ; clk         ; 0.000        ; 2.887      ; 2.696      ;
; 0.598 ; SSRAM_in[4]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[4]                                                                                    ; clk          ; clk         ; 0.000        ; 2.893      ; 2.703      ;
; 0.599 ; SSRAM_address[15]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[12]                                                                               ; clk          ; clk         ; 0.000        ; 2.892      ; 2.703      ;
; 0.601 ; SSRAM_burstcount[3]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; 2.888      ; 2.701      ;
; 0.602 ; SSRAM_in[12]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[12]                                                                                   ; clk          ; clk         ; 0.000        ; 2.893      ; 2.707      ;
; 0.602 ; SSRAM_address[11]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[8]                                                                                ; clk          ; clk         ; 0.000        ; 2.887      ; 2.701      ;
; 0.606 ; SSRAM_in[13]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[13]                                                                                   ; clk          ; clk         ; 0.000        ; 2.893      ; 2.711      ;
; 0.613 ; SSRAM_address[10]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[7]                                                                                ; clk          ; clk         ; 0.000        ; 2.888      ; 2.713      ;
; 0.615 ; SSRAM_burstcount[0]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; 2.888      ; 2.715      ;
; 0.619 ; SSRAM_address[16]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[13]                                                                               ; clk          ; clk         ; 0.000        ; 2.887      ; 2.718      ;
; 0.627 ; SSRAM_address[14]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[11]                                                                               ; clk          ; clk         ; 0.000        ; 2.892      ; 2.731      ;
; 0.628 ; SSRAM_address[1]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 2.887      ; 2.727      ;
; 0.630 ; SSRAM_in[9]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[9]                                                                                    ; clk          ; clk         ; 0.000        ; 2.888      ; 2.730      ;
; 0.633 ; SSRAM_address[20]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[17]                                                                               ; clk          ; clk         ; 0.000        ; 2.887      ; 2.732      ;
; 0.642 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[11]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.643 ; SSRAM_address[6]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[3]                                                                                ; clk          ; clk         ; 0.000        ; 2.892      ; 2.747      ;
; 0.643 ; SSRAM_WE                                                                                                                     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 2.884      ; 2.739      ;
; 0.643 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[9]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.644 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; SSRAM_address[21]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[18]                                                                               ; clk          ; clk         ; 0.000        ; 2.892      ; 2.748      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RWDS_360'                                                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.079      ; 0.746      ;
; 0.632 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.012      ;
; 0.636 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.016      ;
; 0.660 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.040      ;
; 0.677 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.057      ;
; 0.679 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.059      ;
; 0.679 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.059      ;
; 0.680 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.060      ;
; 0.681 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.061      ;
; 0.681 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.061      ;
; 0.681 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.061      ;
; 0.696 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 0.832      ;
; 0.846 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.225      ;
; 0.847 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.227      ;
; 0.848 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.227      ;
; 0.851 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 0.987      ;
; 0.851 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.231      ;
; 0.861 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.240      ;
; 0.864 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.243      ;
; 0.880 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[5]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.016      ;
; 0.887 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[3]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.023      ;
; 0.905 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.284      ;
; 0.905 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.284      ;
; 0.964 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.343      ;
; 0.977 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.356      ;
; 0.985 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.364      ;
; 0.988 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.367      ;
; 0.990 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.369      ;
; 1.064 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.200      ;
; 1.067 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.148      ; 1.447      ;
; 1.087 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.466      ;
; 1.089 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.468      ;
; 1.095 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[7]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 1.228      ;
; 1.105 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[2]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.241      ;
; 1.108 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[4]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.244      ;
; 1.156 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 1.289      ;
; 1.165 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.301      ;
; 1.168 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.144      ; 1.544      ;
; 1.168 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.144      ; 1.544      ;
; 1.177 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.556      ;
; 1.215 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.594      ;
; 1.216 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.595      ;
; 1.251 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.147      ; 1.630      ;
; 1.310 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 1.602      ;
; 1.408 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[6]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 1.541      ;
; 1.417 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[8]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 1.550      ;
; 1.434 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.570      ;
; 1.452 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[9]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 1.585      ;
; 1.588 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.724      ;
; 1.668 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.804      ;
; 1.741 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.877      ;
; 1.761 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.897      ;
; 1.761 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.897      ;
; 1.799 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.105     ; 1.936      ;
; 1.799 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.105     ; 1.936      ;
; 1.799 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.105     ; 1.936      ;
; 1.799 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.105     ; 1.936      ;
; 1.799 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.105     ; 1.936      ;
; 1.799 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.105     ; 1.936      ;
; 1.836 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 1.972      ;
; 1.875 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.011      ;
; 1.922 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.058      ;
; 1.922 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.058      ;
; 1.995 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.131      ;
; 2.068 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.204      ;
; 2.100 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.234      ;
; 2.100 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.234      ;
; 2.100 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.234      ;
; 2.100 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.234      ;
; 2.100 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.234      ;
; 2.143 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.279      ;
; 2.143 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.279      ;
; 2.156 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.292      ;
; 2.185 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.321      ;
; 2.185 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.321      ;
; 2.286 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.586      ;
; 2.286 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.586      ;
; 2.286 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.586      ;
; 2.286 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.586      ;
; 2.286 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.586      ;
; 2.286 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.586      ;
; 2.312 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.609      ;
; 2.312 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.609      ;
; 2.312 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.609      ;
; 2.312 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.609      ;
; 2.312 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.609      ;
; 2.337 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.634      ;
; 2.337 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.634      ;
; 2.337 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.634      ;
; 2.337 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.634      ;
; 2.337 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.085      ; 2.634      ;
; 2.346 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.646      ;
; 2.346 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.646      ;
; 2.346 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.646      ;
; 2.346 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.646      ;
; 2.346 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.088      ; 2.646      ;
; 2.377 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.513      ;
; 2.419 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.106     ; 2.555      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'RWDS_360'                                                                                                                                                                        ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.020 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 10.000       ; 2.544      ; 3.515      ;
; 8.020 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 10.000       ; 2.544      ; 3.515      ;
; 8.093 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 10.000       ; 2.545      ; 3.443      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                           ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.338 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 2.780      ; 3.443      ;
; 8.338 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 2.780      ; 3.443      ;
; 8.338 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 2.780      ; 3.443      ;
; 8.338 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 2.780      ; 3.443      ;
; 8.338 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 2.780      ; 3.443      ;
; 8.338 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 2.780      ; 3.443      ;
; 8.338 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 2.780      ; 3.443      ;
; 8.338 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 2.780      ; 3.443      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.377 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 10.000       ; 2.776      ; 3.400      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 10.000       ; 2.777      ; 3.154      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.636 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 10.000       ; 2.777      ; 3.142      ;
; 8.663 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 10.000       ; 2.785      ; 3.123      ;
; 8.663 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 10.000       ; 2.785      ; 3.123      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                            ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.610 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 0.000        ; 2.893      ; 2.715      ;
; 0.610 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 0.000        ; 2.893      ; 2.715      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.623 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 0.000        ; 2.885      ; 2.720      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.650 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 0.000        ; 2.884      ; 2.746      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.815 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 0.000        ; 2.884      ; 2.911      ;
; 0.881 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 2.887      ; 2.980      ;
; 0.881 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 2.887      ; 2.980      ;
; 0.881 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 2.887      ; 2.980      ;
; 0.881 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 2.887      ; 2.980      ;
; 0.881 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 2.887      ; 2.980      ;
; 0.881 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 2.887      ; 2.980      ;
; 0.881 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 2.887      ; 2.980      ;
; 0.881 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 2.887      ; 2.980      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'RWDS_360'                                                                                                                                                                         ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.064 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; 2.674      ; 2.980      ;
; 1.125 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; 2.674      ; 3.041      ;
; 1.125 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; 2.674      ; 3.041      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 49.69 MHz  ; 49.69 MHz       ; clk        ;      ;
; 324.46 MHz ; 324.46 MHz      ; RWDS_360   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -5.062 ; -38.545        ;
; RWDS_90  ; 1.641  ; 0.000          ;
; RWDS_360 ; 2.587  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; RWDS_360 ; 0.402 ; 0.000          ;
; clk      ; 0.402 ; 0.000          ;
; RWDS_90  ; 0.528 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; RWDS_360 ; 7.932 ; 0.000              ;
; clk      ; 8.253 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; clk      ; 0.589 ; 0.000             ;
; RWDS_360 ; 1.006 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; RWDS_360 ; 4.653 ; 0.000                         ;
; RWDS_90  ; 4.656 ; 0.000                         ;
; clk      ; 4.664 ; 0.000                         ;
; RWDS     ; 5.000 ; 0.000                         ;
+----------+-------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.062 ; clk                                                                                   ; hbus_DQ[5]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 7.042      ;
; -4.948 ; clk                                                                                   ; hbus_DQ[0]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.928      ;
; -4.663 ; clk                                                                                   ; hbus_DQ[7]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.643      ;
; -4.587 ; clk                                                                                   ; hbus_DQ[2]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.567      ;
; -4.561 ; clk                                                                                   ; hbus_DQ[1]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.541      ;
; -4.446 ; clk                                                                                   ; hbus_DQ[4]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.426      ;
; -4.286 ; clk                                                                                   ; hbus_DQ[6]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.266      ;
; -4.186 ; clk                                                                                   ; hbus_DQ[3]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 6.166      ;
; -1.806 ; clk                                                                                   ; hCK_edgeal                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.786      ;
; -1.038 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5]                       ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; -2.650     ; 5.368      ;
; -0.942 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0]                       ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; -2.645     ; 5.277      ;
; -0.755 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5]                       ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; -2.650     ; 5.085      ;
; -0.656 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0]                       ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; -2.645     ; 4.991      ;
; -0.597 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7]                       ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; -2.645     ; 4.932      ;
; -0.581 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2]                       ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; -2.645     ; 4.916      ;
; -0.554 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1]                       ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; -2.645     ; 4.889      ;
; -0.345 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6]                       ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; -3.111     ; 4.214      ;
; -0.297 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2]                       ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; -2.645     ; 4.632      ;
; -0.285 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7]                       ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; -2.645     ; 4.620      ;
; -0.271 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1]                       ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; -2.645     ; 4.606      ;
; -0.218 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3]                       ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; -2.650     ; 4.548      ;
; -0.103 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4]                       ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; -2.650     ; 4.433      ;
; -0.020 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6]                       ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; -2.649     ; 4.351      ;
; 0.035  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4]                       ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; -2.650     ; 4.295      ;
; 0.084  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3]                       ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; -2.650     ; 4.246      ;
; 0.154  ; clk                                                                                   ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.826      ;
; 0.243  ; clk                                                                                   ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.737      ;
; 0.604  ; clk                                                                                   ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.376      ;
; 0.630  ; clk                                                                                   ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.350      ;
; 0.650  ; clk                                                                                   ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.330      ;
; 0.894  ; clk                                                                                   ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 6.086      ;
; 1.036  ; clk                                                                                   ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 5.944      ;
; 1.053  ; clk                                                                                   ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 5.927      ;
; 1.922  ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 2.421      ;
; 1.948  ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 2.395      ;
; 2.070  ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 2.273      ;
; 2.080  ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 2.263      ;
; 2.162  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.638     ; 2.180      ;
; 2.165  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.638     ; 2.177      ;
; 2.296  ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 2.047      ;
; 2.307  ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 2.036      ;
; 2.320  ; SSRAM_to_hRAM_EU:EU|gater:CK_gater|d_flipflop:antiglitch|dff_out                      ; hCK_edgeal                                                      ; clk          ; clk         ; 10.000       ; -2.637     ; 2.023      ;
; 2.428  ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 1.915      ;
; 2.451  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.638     ; 1.891      ;
; 2.459  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.638     ; 1.883      ;
; 2.485  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -2.637     ; 1.858      ;
; 2.496  ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.638     ; 1.846      ;
; 2.504  ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; hbus_RESET_n                                                    ; clk          ; clk         ; 10.000       ; -2.637     ; 1.839      ;
; 2.558  ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 1.785      ;
; 2.566  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.637     ; 1.777      ;
; 2.580  ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -2.637     ; 1.763      ;
; 2.613  ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; hbus_RESET_n                                                    ; clk          ; clk         ; 10.000       ; -2.637     ; 1.730      ;
; 2.642  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.638     ; 1.700      ;
; 2.670  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -2.637     ; 1.673      ;
; 2.750  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.638     ; 1.592      ;
; 2.781  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -2.637     ; 1.562      ;
; 2.899  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -2.638     ; 1.443      ;
; 3.190  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out ; SSRAM_validout                                                  ; clk          ; clk         ; 10.000       ; -2.640     ; 1.150      ;
; 3.193  ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; SSRAM_busy                                                      ; clk          ; clk         ; 10.000       ; -2.637     ; 1.150      ;
; 3.204  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]  ; SSRAM_out[10]                                                   ; clk          ; clk         ; 10.000       ; -2.644     ; 1.132      ;
; 3.225  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]  ; SSRAM_out[13]                                                   ; clk          ; clk         ; 10.000       ; -2.644     ; 1.111      ;
; 3.240  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]   ; SSRAM_out[1]                                                    ; clk          ; clk         ; 10.000       ; -2.644     ; 1.096      ;
; 3.255  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]  ; SSRAM_out[12]                                                   ; clk          ; clk         ; 10.000       ; -2.644     ; 1.081      ;
; 3.277  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]  ; SSRAM_out[15]                                                   ; clk          ; clk         ; 10.000       ; -2.644     ; 1.059      ;
; 3.320  ; clk                                                                                   ; hCK_edgeal                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.660      ;
; 3.572  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]   ; SSRAM_out[0]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.762      ;
; 3.574  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]   ; SSRAM_out[7]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.760      ;
; 3.574  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]   ; SSRAM_out[5]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.760      ;
; 3.576  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]  ; SSRAM_out[14]                                                   ; clk          ; clk         ; 10.000       ; -2.646     ; 0.758      ;
; 3.577  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]   ; SSRAM_out[9]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.757      ;
; 3.580  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]   ; SSRAM_out[4]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.754      ;
; 3.601  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]   ; SSRAM_out[3]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.733      ;
; 3.603  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]   ; SSRAM_out[2]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.731      ;
; 3.605  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]  ; SSRAM_out[11]                                                   ; clk          ; clk         ; 10.000       ; -2.644     ; 0.731      ;
; 3.606  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]   ; SSRAM_out[6]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.728      ;
; 3.610  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; SSRAM_out[8]                                                    ; clk          ; clk         ; 10.000       ; -2.646     ; 0.724      ;
; 3.802  ; RWDS                                                                                  ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out             ; RWDS         ; clk         ; 2.500        ; 2.547      ; 1.247      ;
; 3.803  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.060     ; 6.139      ;
; 3.821  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.060     ; 6.121      ;
; 3.821  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.060     ; 6.121      ;
; 3.821  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.060     ; 6.121      ;
; 3.821  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.060     ; 6.121      ;
; 3.905  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.060     ; 6.037      ;
; 3.905  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.060     ; 6.037      ;
; 4.069  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.873      ;
; 4.069  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.873      ;
; 4.087  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.855      ;
; 4.087  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.855      ;
; 4.087  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.855      ;
; 4.087  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.855      ;
; 4.087  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.855      ;
; 4.087  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.855      ;
; 4.087  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.855      ;
; 4.087  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.855      ;
; 4.159  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.783      ;
; 4.159  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.783      ;
; 4.165  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.777      ;
; 4.165  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.060     ; 5.777      ;
; 4.204  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; clk          ; clk         ; 10.000       ; -0.065     ; 5.733      ;
; 4.204  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; clk          ; clk         ; 10.000       ; -0.065     ; 5.733      ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RWDS_90'                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.641 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.795     ; 2.556      ;
; 1.816 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.322     ; 2.854      ;
; 1.816 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.322     ; 2.854      ;
; 1.816 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.322     ; 2.854      ;
; 1.816 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.322     ; 2.854      ;
; 1.816 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.322     ; 2.854      ;
; 1.816 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.322     ; 2.854      ;
; 1.816 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.322     ; 2.854      ;
; 1.816 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.322     ; 2.854      ;
; 1.850 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.334     ; 2.808      ;
; 1.966 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.333     ; 2.693      ;
; 2.021 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.321     ; 2.650      ;
; 2.021 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.321     ; 2.650      ;
; 2.021 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.321     ; 2.650      ;
; 2.021 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.321     ; 2.650      ;
; 2.021 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.321     ; 2.650      ;
; 2.021 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.321     ; 2.650      ;
; 2.021 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.321     ; 2.650      ;
; 2.021 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.321     ; 2.650      ;
; 2.130 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.334     ; 2.528      ;
; 2.133 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.334     ; 2.525      ;
; 2.432 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.334     ; 2.226      ;
; 2.740 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.334     ; 1.918      ;
; 2.772 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 5.000        ; 2.271      ; 4.491      ;
; 2.794 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.329     ; 1.869      ;
; 2.813 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.329     ; 1.850      ;
; 2.840 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 5.000        ; 2.271      ; 4.423      ;
; 2.853 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 5.000        ; 2.271      ; 4.410      ;
; 2.878 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.334     ; 1.780      ;
; 2.893 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 5.000        ; 2.271      ; 4.370      ;
; 2.918 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 5.000        ; 2.271      ; 4.345      ;
; 2.924 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 5.000        ; 2.271      ; 4.339      ;
; 2.931 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.329     ; 1.732      ;
; 2.931 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.329     ; 1.732      ;
; 2.990 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 5.000        ; 2.271      ; 4.273      ;
; 3.007 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 5.000        ; 2.271      ; 4.256      ;
; 3.022 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; 2.316      ; 4.286      ;
; 3.042 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; 2.316      ; 4.266      ;
; 3.144 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.329     ; 1.519      ;
; 3.147 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.329     ; 1.516      ;
; 3.283 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.329     ; 1.380      ;
; 3.285 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.329     ; 1.378      ;
; 3.401 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; 2.316      ; 3.907      ;
; 3.737 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; 2.316      ; 3.571      ;
; 4.016 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; 2.316      ; 3.292      ;
; 4.061 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; 2.316      ; 3.247      ;
; 4.206 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; 2.316      ; 3.102      ;
; 4.206 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; 2.316      ; 3.102      ;
; 6.192 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.367     ; 3.433      ;
; 6.192 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.367     ; 3.433      ;
; 6.192 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.367     ; 3.433      ;
; 6.192 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.367     ; 3.433      ;
; 6.192 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.367     ; 3.433      ;
; 6.192 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.367     ; 3.433      ;
; 6.192 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.367     ; 3.433      ;
; 6.192 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.367     ; 3.433      ;
; 6.397 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.366     ; 3.229      ;
; 6.397 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.366     ; 3.229      ;
; 6.397 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.366     ; 3.229      ;
; 6.397 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.366     ; 3.229      ;
; 6.397 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.366     ; 3.229      ;
; 6.397 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.366     ; 3.229      ;
; 6.397 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.366     ; 3.229      ;
; 6.397 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.366     ; 3.229      ;
; 6.794 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.840     ; 2.358      ;
; 6.864 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.379     ; 2.749      ;
; 6.924 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.374     ; 2.694      ;
; 6.931 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.374     ; 2.687      ;
; 6.959 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.374     ; 2.659      ;
; 6.975 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.379     ; 2.638      ;
; 6.996 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.374     ; 2.622      ;
; 7.115 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.379     ; 2.498      ;
; 7.119 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.378     ; 2.495      ;
; 7.147 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.379     ; 2.466      ;
; 7.210 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.374     ; 2.408      ;
; 7.214 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.374     ; 2.404      ;
; 7.253 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.379     ; 2.360      ;
; 7.271 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.374     ; 2.347      ;
; 7.277 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.379     ; 2.336      ;
; 7.280 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.374     ; 2.338      ;
; 7.700 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 10.000       ; 2.316      ; 4.608      ;
; 7.826 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 10.000       ; 2.316      ; 4.482      ;
; 8.056 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; 2.271      ; 4.207      ;
; 8.109 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; 2.271      ; 4.154      ;
; 8.112 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; 2.271      ; 4.151      ;
; 8.115 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; 2.271      ; 4.148      ;
; 8.162 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 10.000       ; 2.316      ; 4.146      ;
; 8.175 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; 2.271      ; 4.088      ;
; 8.181 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; 2.271      ; 4.082      ;
; 8.206 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; 2.271      ; 4.057      ;
; 8.246 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; 2.271      ; 4.017      ;
; 8.397 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 10.000       ; 2.316      ; 3.911      ;
; 8.784 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 10.000       ; 2.316      ; 3.524      ;
; 8.789 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 10.000       ; 2.316      ; 3.519      ;
; 8.927 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 10.000       ; 2.316      ; 3.381      ;
; 8.927 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 10.000       ; 2.316      ; 3.381      ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RWDS_360'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.587 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.118     ; 2.297      ;
; 2.725 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.118     ; 2.159      ;
; 2.726 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.118     ; 2.158      ;
; 2.813 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.117     ; 2.072      ;
; 3.063 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.118     ; 1.821      ;
; 3.171 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.709      ;
; 3.172 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.708      ;
; 3.397 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.119     ; 1.486      ;
; 3.399 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.119     ; 1.484      ;
; 3.419 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.461      ;
; 3.420 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.460      ;
; 3.426 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.454      ;
; 3.427 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.453      ;
; 3.477 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.403      ;
; 3.478 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.402      ;
; 3.480 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.400      ;
; 3.483 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.397      ;
; 3.514 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.119     ; 1.369      ;
; 3.564 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.316      ;
; 3.565 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.315      ;
; 3.566 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.314      ;
; 3.566 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.314      ;
; 3.577 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.303      ;
; 3.579 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.301      ;
; 3.592 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.288      ;
; 3.593 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.287      ;
; 3.595 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.285      ;
; 3.597 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.283      ;
; 3.625 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.255      ;
; 3.626 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.254      ;
; 3.632 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.248      ;
; 3.636 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.122     ; 1.244      ;
; 5.831 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.835      ;
; 5.831 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.835      ;
; 5.831 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.835      ;
; 5.831 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.835      ;
; 5.831 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.835      ;
; 5.876 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.786      ;
; 5.876 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.786      ;
; 5.876 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.786      ;
; 5.876 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.786      ;
; 5.876 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.786      ;
; 5.901 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.764      ;
; 5.901 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.764      ;
; 5.901 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.764      ;
; 5.901 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.764      ;
; 5.901 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.764      ;
; 5.901 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.764      ;
; 5.981 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.685      ;
; 5.981 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.685      ;
; 5.981 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.685      ;
; 5.981 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.685      ;
; 5.981 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.685      ;
; 6.026 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.636      ;
; 6.026 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.636      ;
; 6.026 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.636      ;
; 6.026 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.636      ;
; 6.026 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.636      ;
; 6.051 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.614      ;
; 6.051 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.614      ;
; 6.051 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.614      ;
; 6.051 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.614      ;
; 6.051 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.614      ;
; 6.051 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.614      ;
; 6.258 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.408      ;
; 6.258 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.408      ;
; 6.258 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.408      ;
; 6.258 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.408      ;
; 6.258 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.326     ; 3.408      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.359      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.359      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.359      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.359      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.330     ; 3.359      ;
; 6.328 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.337      ;
; 6.328 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.337      ;
; 6.328 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.337      ;
; 6.328 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.337      ;
; 6.328 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.337      ;
; 6.328 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.327     ; 3.337      ;
; 6.918 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.068     ; 3.016      ;
; 6.918 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.068     ; 3.016      ;
; 6.918 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.068     ; 3.016      ;
; 6.918 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.068     ; 3.016      ;
; 6.918 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.068     ; 3.016      ;
; 6.918 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.068     ; 3.016      ;
; 6.918 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.068     ; 3.016      ;
; 6.918 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.068     ; 3.016      ;
; 6.950 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.065     ; 2.987      ;
; 6.950 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[6]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.065     ; 2.987      ;
; 6.950 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.065     ; 2.987      ;
; 6.955 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.064     ; 2.983      ;
; 6.955 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.064     ; 2.983      ;
; 6.955 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.064     ; 2.983      ;
; 6.955 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.064     ; 2.983      ;
; 6.955 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.064     ; 2.983      ;
; 6.976 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.065     ; 2.961      ;
; 6.976 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.065     ; 2.961      ;
; 6.976 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.065     ; 2.961      ;
; 6.979 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.064     ; 2.959      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RWDS_360'                                                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.072      ; 0.669      ;
; 0.529 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 0.905      ;
; 0.530 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 0.906      ;
; 0.552 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 0.928      ;
; 0.598 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.162      ; 0.975      ;
; 0.600 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.162      ; 0.977      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.162      ; 0.978      ;
; 0.602 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.162      ; 0.979      ;
; 0.603 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.162      ; 0.980      ;
; 0.603 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.162      ; 0.980      ;
; 0.604 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.162      ; 0.981      ;
; 0.668 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 0.773      ;
; 0.717 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.093      ;
; 0.720 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.096      ;
; 0.734 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.110      ;
; 0.736 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.112      ;
; 0.752 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.128      ;
; 0.753 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.129      ;
; 0.769 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.145      ;
; 0.769 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.145      ;
; 0.781 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 0.886      ;
; 0.806 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[5]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 0.911      ;
; 0.812 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[3]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 0.917      ;
; 0.824 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.199      ;
; 0.838 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.213      ;
; 0.844 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.219      ;
; 0.846 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.221      ;
; 0.849 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.224      ;
; 0.936 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.312      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.330      ;
; 0.956 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.332      ;
; 1.006 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.157      ; 1.378      ;
; 1.006 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.157      ; 1.378      ;
; 1.008 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.383      ;
; 1.009 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 1.114      ;
; 1.027 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[7]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.124     ; 1.128      ;
; 1.032 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[2]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 1.137      ;
; 1.036 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[4]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 1.141      ;
; 1.053 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.157      ;
; 1.054 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.124     ; 1.155      ;
; 1.074 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.449      ;
; 1.075 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.450      ;
; 1.100 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.475      ;
; 1.161 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.072      ; 1.428      ;
; 1.295 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[6]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.124     ; 1.396      ;
; 1.307 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[8]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.124     ; 1.408      ;
; 1.334 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[9]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.124     ; 1.435      ;
; 1.350 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 1.455      ;
; 1.501 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 1.606      ;
; 1.505 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.609      ;
; 1.562 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.666      ;
; 1.585 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.689      ;
; 1.585 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.689      ;
; 1.653 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.119     ; 1.759      ;
; 1.653 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.119     ; 1.759      ;
; 1.653 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.119     ; 1.759      ;
; 1.653 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.119     ; 1.759      ;
; 1.653 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.119     ; 1.759      ;
; 1.653 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.119     ; 1.759      ;
; 1.658 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.762      ;
; 1.699 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.803      ;
; 1.738 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.842      ;
; 1.738 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.842      ;
; 1.789 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 1.894      ;
; 1.878 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 1.982      ;
; 1.926 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.123     ; 2.028      ;
; 1.926 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.123     ; 2.028      ;
; 1.926 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.123     ; 2.028      ;
; 1.926 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.123     ; 2.028      ;
; 1.926 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.123     ; 2.028      ;
; 1.930 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.034      ;
; 1.930 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.034      ;
; 1.942 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 2.047      ;
; 2.037 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.141      ;
; 2.037 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.141      ;
; 2.085 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.079      ; 2.359      ;
; 2.085 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.079      ; 2.359      ;
; 2.085 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.079      ; 2.359      ;
; 2.085 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.079      ; 2.359      ;
; 2.085 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.079      ; 2.359      ;
; 2.085 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.079      ; 2.359      ;
; 2.104 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.374      ;
; 2.104 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.374      ;
; 2.104 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.374      ;
; 2.104 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.374      ;
; 2.104 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.374      ;
; 2.114 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.384      ;
; 2.114 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.384      ;
; 2.114 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.384      ;
; 2.114 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.384      ;
; 2.114 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.075      ; 2.384      ;
; 2.134 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 2.239      ;
; 2.140 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 2.415      ;
; 2.140 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 2.415      ;
; 2.140 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 2.415      ;
; 2.140 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 2.415      ;
; 2.140 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 2.415      ;
; 2.241 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.120     ; 2.346      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:9:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:9:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.419 ; SSRAM_in[15]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[15]                                                                                   ; clk          ; clk         ; 0.000        ; 2.645      ; 2.259      ;
; 0.435 ; SSRAM_in[6]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[6]                                                                                    ; clk          ; clk         ; 0.000        ; 2.641      ; 2.271      ;
; 0.444 ; SSRAM_in[11]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[11]                                                                                   ; clk          ; clk         ; 0.000        ; 2.645      ; 2.284      ;
; 0.471 ; SSRAM_address[8]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[5]                                                                                ; clk          ; clk         ; 0.000        ; 2.640      ; 2.306      ;
; 0.471 ; SSRAM_in[7]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[7]                                                                                    ; clk          ; clk         ; 0.000        ; 2.645      ; 2.311      ;
; 0.472 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[2]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[18]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[8]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.473 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[11]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.739      ;
; 0.474 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[5]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.740      ;
; 0.474 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[12]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.740      ;
; 0.477 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                                  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; SSRAM_burstcount[2]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 2.641      ; 2.314      ;
; 0.483 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.749      ;
; 0.483 ; SSRAM_address[18]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[15]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.318      ;
; 0.486 ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                                                                    ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.490 ; SSRAM_address[17]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[14]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.325      ;
; 0.492 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.497 ; SSRAM_address[9]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[6]                                                                                ; clk          ; clk         ; 0.000        ; 2.640      ; 2.332      ;
; 0.500 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.767      ;
; 0.505 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.772      ;
; 0.505 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.772      ;
; 0.507 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.508 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.775      ;
; 0.510 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.776      ;
; 0.511 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.778      ;
; 0.513 ; SSRAM_in[3]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[3]                                                                                    ; clk          ; clk         ; 0.000        ; 2.645      ; 2.353      ;
; 0.515 ; SSRAM_burstcount[1]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                                  ; clk          ; clk         ; 0.000        ; 2.641      ; 2.351      ;
; 0.517 ; SSRAM_in[2]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[2]                                                                                    ; clk          ; clk         ; 0.000        ; 2.641      ; 2.353      ;
; 0.520 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                                                           ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.786      ;
; 0.521 ; SSRAM_address[13]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[10]                                                                               ; clk          ; clk         ; 0.000        ; 2.643      ; 2.359      ;
; 0.531 ; SSRAM_address[0]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.366      ;
; 0.532 ; SSRAM_address[5]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[2]                                                                                ; clk          ; clk         ; 0.000        ; 2.643      ; 2.370      ;
; 0.545 ; SSRAM_address[4]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[1]                                                                                ; clk          ; clk         ; 0.000        ; 2.643      ; 2.383      ;
; 0.545 ; SSRAM_burstcount[10]                                                                                                         ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 2.641      ; 2.381      ;
; 0.550 ; SSRAM_burstcount[8]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 2.641      ; 2.386      ;
; 0.561 ; SSRAM_address[3]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[0]                                                                                ; clk          ; clk         ; 0.000        ; 2.640      ; 2.396      ;
; 0.565 ; SSRAM_OE                                                                                                                     ; SSRAM_to_hRAM_EU:EU|d_flipflop:op_tracker|dff_out                                                                            ; clk          ; clk         ; 0.000        ; 2.638      ; 2.398      ;
; 0.568 ; SSRAM_in[10]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[10]                                                                                   ; clk          ; clk         ; 0.000        ; 2.641      ; 2.404      ;
; 0.570 ; SSRAM_in[1]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[1]                                                                                    ; clk          ; clk         ; 0.000        ; 2.641      ; 2.406      ;
; 0.572 ; SSRAM_address[15]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[12]                                                                               ; clk          ; clk         ; 0.000        ; 2.643      ; 2.410      ;
; 0.576 ; SSRAM_address[19]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[16]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.411      ;
; 0.577 ; SSRAM_burstcount[3]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; 2.641      ; 2.413      ;
; 0.580 ; SSRAM_address[11]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[8]                                                                                ; clk          ; clk         ; 0.000        ; 2.640      ; 2.415      ;
; 0.584 ; SSRAM_in[12]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[12]                                                                                   ; clk          ; clk         ; 0.000        ; 2.645      ; 2.424      ;
; 0.585 ; SSRAM_in[5]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[5]                                                                                    ; clk          ; clk         ; 0.000        ; 2.650      ; 2.430      ;
; 0.587 ; SSRAM_in[4]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[4]                                                                                    ; clk          ; clk         ; 0.000        ; 2.645      ; 2.427      ;
; 0.588 ; SSRAM_address[10]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[7]                                                                                ; clk          ; clk         ; 0.000        ; 2.641      ; 2.424      ;
; 0.588 ; SSRAM_address[16]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[13]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.423      ;
; 0.589 ; SSRAM_in[9]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[9]                                                                                    ; clk          ; clk         ; 0.000        ; 2.641      ; 2.425      ;
; 0.593 ; SSRAM_address[1]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.428      ;
; 0.595 ; SSRAM_address[20]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[17]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.430      ;
; 0.596 ; SSRAM_in[13]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[13]                                                                                   ; clk          ; clk         ; 0.000        ; 2.645      ; 2.436      ;
; 0.598 ; SSRAM_burstcount[0]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; 2.641      ; 2.434      ;
; 0.598 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[11]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.600 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[9]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.602 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.605 ; SSRAM_address[14]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[11]                                                                               ; clk          ; clk         ; 0.000        ; 2.643      ; 2.443      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RWDS_90'                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.528 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 0.000        ; 2.433      ; 3.186      ;
; 0.532 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 0.000        ; 2.433      ; 3.190      ;
; 0.532 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 0.000        ; 2.433      ; 3.190      ;
; 0.575 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 0.000        ; 2.433      ; 3.233      ;
; 0.871 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 0.000        ; 2.433      ; 3.529      ;
; 0.961 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; 2.385      ; 3.571      ;
; 1.006 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; 2.385      ; 3.616      ;
; 1.044 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; 2.385      ; 3.654      ;
; 1.080 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; 2.385      ; 3.690      ;
; 1.089 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; 2.385      ; 3.699      ;
; 1.091 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; 2.385      ; 3.701      ;
; 1.119 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; 2.385      ; 3.729      ;
; 1.176 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; 2.385      ; 3.786      ;
; 1.190 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 0.000        ; 2.433      ; 3.848      ;
; 1.469 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 0.000        ; 2.433      ; 4.127      ;
; 1.485 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 0.000        ; 2.433      ; 4.143      ;
; 1.901 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.164     ; 1.962      ;
; 1.911 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.169     ; 1.967      ;
; 1.918 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.164     ; 1.979      ;
; 1.940 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.164     ; 2.001      ;
; 1.946 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.169     ; 2.002      ;
; 1.993 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.169     ; 2.049      ;
; 2.012 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.164     ; 2.073      ;
; 2.072 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.169     ; 2.128      ;
; 2.111 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.169     ; 2.167      ;
; 2.149 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.169     ; 2.205      ;
; 2.157 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.164     ; 2.218      ;
; 2.167 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.164     ; 2.228      ;
; 2.205 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.164     ; 2.266      ;
; 2.258 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.169     ; 2.314      ;
; 2.280 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.164     ; 2.341      ;
; 2.352 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.612     ; 1.965      ;
; 2.830 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 2.898      ;
; 2.830 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 2.898      ;
; 2.830 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 2.898      ;
; 2.830 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 2.898      ;
; 2.830 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 2.898      ;
; 2.830 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 2.898      ;
; 2.830 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 2.898      ;
; 2.830 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 2.898      ;
; 3.032 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 3.100      ;
; 3.032 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 3.100      ;
; 3.032 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 3.100      ;
; 3.032 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 3.100      ;
; 3.032 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 3.100      ;
; 3.032 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 3.100      ;
; 3.032 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 3.100      ;
; 3.032 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.157     ; 3.100      ;
; 5.330 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; 2.433      ; 2.988      ;
; 5.331 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; 2.433      ; 2.989      ;
; 5.339 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; 2.433      ; 2.997      ;
; 5.355 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; 2.433      ; 3.013      ;
; 5.685 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; 2.433      ; 3.343      ;
; 5.922 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; 2.433      ; 3.580      ;
; 6.188 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; 2.433      ; 3.846      ;
; 6.203 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.116     ; 1.312      ;
; 6.205 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.116     ; 1.314      ;
; 6.214 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; -5.000       ; 2.385      ; 3.824      ;
; 6.229 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; -5.000       ; 2.385      ; 3.839      ;
; 6.232 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.116     ; 1.341      ;
; 6.235 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.116     ; 1.344      ;
; 6.249 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; -5.000       ; 2.385      ; 3.859      ;
; 6.262 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; -5.000       ; 2.385      ; 3.872      ;
; 6.301 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; -5.000       ; 2.385      ; 3.911      ;
; 6.316 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; 2.433      ; 3.974      ;
; 6.362 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; -5.000       ; 2.385      ; 3.972      ;
; 6.370 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; -5.000       ; 2.385      ; 3.980      ;
; 6.375 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; -5.000       ; 2.385      ; 3.985      ;
; 6.420 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.116     ; 1.529      ;
; 6.420 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.116     ; 1.529      ;
; 6.455 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.121     ; 1.559      ;
; 6.463 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.116     ; 1.572      ;
; 6.471 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.116     ; 1.580      ;
; 6.620 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.121     ; 1.724      ;
; 6.872 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.121     ; 1.976      ;
; 7.092 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.121     ; 2.196      ;
; 7.110 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.121     ; 2.214      ;
; 7.308 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.121     ; 2.412      ;
; 7.344 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.460      ;
; 7.344 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.460      ;
; 7.344 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.460      ;
; 7.344 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.460      ;
; 7.344 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.460      ;
; 7.344 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.460      ;
; 7.344 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.460      ;
; 7.344 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.460      ;
; 7.357 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.121     ; 2.461      ;
; 7.546 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.662      ;
; 7.546 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.662      ;
; 7.546 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.662      ;
; 7.546 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.662      ;
; 7.546 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.662      ;
; 7.546 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.662      ;
; 7.546 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.662      ;
; 7.546 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.109     ; 2.662      ;
; 7.588 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.564     ; 2.249      ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'RWDS_360'                                                                                                                                                                         ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.932 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 10.000       ; 2.307      ; 3.367      ;
; 7.932 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 10.000       ; 2.307      ; 3.367      ;
; 8.006 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 10.000       ; 2.308      ; 3.294      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                            ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.253 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 2.545      ; 3.294      ;
; 8.253 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 2.545      ; 3.294      ;
; 8.253 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 2.545      ; 3.294      ;
; 8.253 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 2.545      ; 3.294      ;
; 8.253 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 2.545      ; 3.294      ;
; 8.253 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 2.545      ; 3.294      ;
; 8.253 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 2.545      ; 3.294      ;
; 8.253 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 2.545      ; 3.294      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.292 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 10.000       ; 2.541      ; 3.251      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.530 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 10.000       ; 2.542      ; 3.014      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.548 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 10.000       ; 2.542      ; 2.996      ;
; 8.572 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 10.000       ; 2.549      ; 2.979      ;
; 8.572 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 10.000       ; 2.549      ; 2.979      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                             ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.589 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 0.000        ; 2.644      ; 2.428      ;
; 0.589 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 0.000        ; 2.644      ; 2.428      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.598 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 0.000        ; 2.638      ; 2.431      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.616 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 0.000        ; 2.637      ; 2.448      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.768 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 0.000        ; 2.637      ; 2.600      ;
; 0.820 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 2.641      ; 2.656      ;
; 0.820 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 2.641      ; 2.656      ;
; 0.820 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 2.641      ; 2.656      ;
; 0.820 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 2.641      ; 2.656      ;
; 0.820 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 2.641      ; 2.656      ;
; 0.820 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 2.641      ; 2.656      ;
; 0.820 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 2.641      ; 2.656      ;
; 0.820 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 2.641      ; 2.656      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'RWDS_360'                                                                                                                                                                          ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.006 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; 2.425      ; 2.656      ;
; 1.062 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; 2.424      ; 2.711      ;
; 1.062 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; 2.424      ; 2.711      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -1.950 ; -13.406        ;
; RWDS_90  ; 3.436  ; 0.000          ;
; RWDS_360 ; 3.864  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk      ; 0.185 ; 0.000          ;
; RWDS_360 ; 0.187 ; 0.000          ;
; RWDS_90  ; 0.365 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; RWDS_360 ; 8.581 ; 0.000              ;
; clk      ; 8.739 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; clk      ; 0.772 ; 0.000             ;
; RWDS_360 ; 0.966 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; clk      ; 4.396 ; 0.000                         ;
; RWDS_90  ; 4.730 ; 0.000                         ;
; RWDS_360 ; 4.775 ; 0.000                         ;
; RWDS     ; 5.000 ; 0.000                         ;
+----------+-------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.950 ; clk                                                                                   ; hbus_DQ[5]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.930      ;
; -1.869 ; clk                                                                                   ; hbus_DQ[0]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.849      ;
; -1.701 ; clk                                                                                   ; hbus_DQ[2]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.681      ;
; -1.681 ; clk                                                                                   ; hbus_DQ[1]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.661      ;
; -1.647 ; clk                                                                                   ; hbus_DQ[7]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.627      ;
; -1.542 ; clk                                                                                   ; hbus_DQ[4]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.522      ;
; -1.466 ; clk                                                                                   ; hbus_DQ[6]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.446      ;
; -1.447 ; clk                                                                                   ; hbus_DQ[3]                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 3.427      ;
; -0.103 ; clk                                                                                   ; hCK_edgeal                                                      ; clk          ; clk         ; 5.000        ; 0.000      ; 2.083      ;
; 2.742  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5]                       ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; -1.342     ; 2.896      ;
; 2.833  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0]                       ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; -1.336     ; 2.811      ;
; 2.909  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5]                       ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; -1.342     ; 2.729      ;
; 3.000  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2]                       ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; -1.336     ; 2.644      ;
; 3.002  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0]                       ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; -1.336     ; 2.642      ;
; 3.016  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7]                       ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; -1.336     ; 2.628      ;
; 3.021  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1]                       ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; -1.336     ; 2.623      ;
; 3.125  ; RWDS                                                                                  ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out             ; RWDS         ; clk         ; 2.500        ; 1.283      ; 0.645      ;
; 3.170  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2]                       ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; -1.336     ; 2.474      ;
; 3.172  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6]                       ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; -1.539     ; 2.269      ;
; 3.173  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7]                       ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; -1.336     ; 2.471      ;
; 3.187  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1]                       ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; -1.336     ; 2.457      ;
; 3.198  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3]                       ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; -1.342     ; 2.440      ;
; 3.251  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4]                       ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; -1.342     ; 2.387      ;
; 3.296  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6]                       ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; -1.341     ; 2.343      ;
; 3.327  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4]                       ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; -1.342     ; 2.311      ;
; 3.358  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3]                       ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; -1.342     ; 2.280      ;
; 3.386  ; clk                                                                                   ; hbus_DQ[5]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.594      ;
; 3.466  ; clk                                                                                   ; hbus_DQ[0]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.514      ;
; 3.597  ; clk                                                                                   ; hbus_DQ[7]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.383      ;
; 3.635  ; clk                                                                                   ; hbus_DQ[2]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.345      ;
; 3.654  ; clk                                                                                   ; hbus_DQ[1]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.326      ;
; 3.710  ; clk                                                                                   ; hbus_DQ[4]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.270      ;
; 3.798  ; clk                                                                                   ; hbus_DQ[6]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.182      ;
; 3.845  ; clk                                                                                   ; hbus_DQ[3]                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 3.135      ;
; 4.523  ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 1.128      ;
; 4.577  ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 1.074      ;
; 4.594  ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 1.057      ;
; 4.601  ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 1.050      ;
; 4.647  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 1.003      ;
; 4.650  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 1.000      ;
; 4.690  ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 0.961      ;
; 4.709  ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 0.942      ;
; 4.733  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.917      ;
; 4.738  ; SSRAM_to_hRAM_EU:EU|gater:CK_gater|d_flipflop:antiglitch|dff_out                      ; hCK_edgeal                                                      ; clk          ; clk         ; 10.000       ; -1.330     ; 0.912      ;
; 4.754  ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 0.897      ;
; 4.756  ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; hbus_RESET_n                                                    ; clk          ; clk         ; 10.000       ; -1.329     ; 0.895      ;
; 4.762  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.888      ;
; 4.777  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.873      ;
; 4.810  ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.840      ;
; 4.812  ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 0.839      ;
; 4.829  ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; hbus_CS_n                                                       ; clk          ; clk         ; 10.000       ; -1.329     ; 0.822      ;
; 4.835  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.815      ;
; 4.857  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.793      ;
; 4.861  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.789      ;
; 4.887  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; drive_RWDS_low                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.763      ;
; 4.891  ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; hbus_RESET_n                                                    ; clk          ; clk         ; 10.000       ; -1.329     ; 0.760      ;
; 4.917  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.733      ;
; 4.953  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; SSRAM_haltdata                                                  ; clk          ; clk         ; 10.000       ; -1.330     ; 0.697      ;
; 5.095  ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; SSRAM_busy                                                      ; clk          ; clk         ; 10.000       ; -1.329     ; 0.556      ;
; 5.105  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out ; SSRAM_validout                                                  ; clk          ; clk         ; 10.000       ; -1.332     ; 0.543      ;
; 5.119  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]  ; SSRAM_out[10]                                                   ; clk          ; clk         ; 10.000       ; -1.335     ; 0.526      ;
; 5.123  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]  ; SSRAM_out[13]                                                   ; clk          ; clk         ; 10.000       ; -1.335     ; 0.522      ;
; 5.128  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]   ; SSRAM_out[1]                                                    ; clk          ; clk         ; 10.000       ; -1.335     ; 0.517      ;
; 5.136  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]  ; SSRAM_out[12]                                                   ; clk          ; clk         ; 10.000       ; -1.335     ; 0.509      ;
; 5.141  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]  ; SSRAM_out[15]                                                   ; clk          ; clk         ; 10.000       ; -1.335     ; 0.504      ;
; 5.246  ; clk                                                                                   ; hCK_edgeal                                                      ; clk          ; clk         ; 10.000       ; 0.000      ; 1.734      ;
; 5.291  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]   ; SSRAM_out[0]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.351      ;
; 5.293  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]   ; SSRAM_out[5]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.349      ;
; 5.293  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]  ; SSRAM_out[14]                                                   ; clk          ; clk         ; 10.000       ; -1.338     ; 0.349      ;
; 5.294  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]   ; SSRAM_out[9]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.348      ;
; 5.294  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]   ; SSRAM_out[7]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.348      ;
; 5.297  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]   ; SSRAM_out[4]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.345      ;
; 5.302  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]   ; SSRAM_out[3]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.340      ;
; 5.305  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]   ; SSRAM_out[6]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.337      ;
; 5.306  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]   ; SSRAM_out[2]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.336      ;
; 5.307  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]  ; SSRAM_out[11]                                                   ; clk          ; clk         ; 10.000       ; -1.335     ; 0.338      ;
; 5.307  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; SSRAM_out[8]                                                    ; clk          ; clk         ; 10.000       ; -1.338     ; 0.335      ;
; 7.165  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.796      ;
; 7.181  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.781      ;
; 7.181  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.781      ;
; 7.181  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.781      ;
; 7.181  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.781      ;
; 7.200  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.761      ;
; 7.200  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.761      ;
; 7.238  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.723      ;
; 7.239  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.722      ;
; 7.254  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.708      ;
; 7.254  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.708      ;
; 7.254  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.708      ;
; 7.254  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.708      ;
; 7.255  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.707      ;
; 7.255  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.707      ;
; 7.255  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.707      ;
; 7.255  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; clk          ; clk         ; 10.000       ; -0.025     ; 2.707      ;
; 7.273  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.688      ;
; 7.273  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.688      ;
; 7.274  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.687      ;
; 7.274  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; clk          ; clk         ; 10.000       ; -0.026     ; 2.687      ;
; 7.340  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; clk          ; clk         ; 10.000       ; -0.031     ; 2.616      ;
; 7.340  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; clk          ; clk         ; 10.000       ; -0.031     ; 2.616      ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RWDS_90'                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.436 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.368     ; 1.173      ;
; 3.495 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.323      ;
; 3.495 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.323      ;
; 3.495 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.323      ;
; 3.495 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.323      ;
; 3.495 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.323      ;
; 3.495 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.323      ;
; 3.495 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.323      ;
; 3.495 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.323      ;
; 3.512 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.171     ; 1.294      ;
; 3.560 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.170     ; 1.247      ;
; 3.617 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.201      ;
; 3.617 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.201      ;
; 3.617 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.201      ;
; 3.617 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.201      ;
; 3.617 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.201      ;
; 3.617 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.201      ;
; 3.617 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.201      ;
; 3.617 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.159     ; 1.201      ;
; 3.643 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.171     ; 1.163      ;
; 3.679 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.171     ; 1.127      ;
; 3.803 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.171     ; 1.003      ;
; 3.850 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 5.000        ; 1.209      ; 2.336      ;
; 3.868 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 5.000        ; 1.209      ; 2.318      ;
; 3.869 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 5.000        ; 1.209      ; 2.317      ;
; 3.874 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 5.000        ; 1.209      ; 2.312      ;
; 3.891 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 5.000        ; 1.209      ; 2.295      ;
; 3.902 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.171     ; 0.904      ;
; 3.910 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 5.000        ; 1.209      ; 2.276      ;
; 3.920 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.165     ; 0.892      ;
; 3.930 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.165     ; 0.882      ;
; 3.936 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 5.000        ; 1.209      ; 2.250      ;
; 3.949 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 5.000        ; 1.209      ; 2.237      ;
; 3.978 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.171     ; 0.828      ;
; 4.022 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.165     ; 0.790      ;
; 4.023 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.165     ; 0.789      ;
; 4.062 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; 1.171      ; 2.086      ;
; 4.086 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.165     ; 0.726      ;
; 4.087 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.165     ; 0.725      ;
; 4.156 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; 1.171      ; 1.992      ;
; 4.192 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.165     ; 0.620      ;
; 4.192 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.165     ; 0.620      ;
; 4.290 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; 1.171      ; 1.858      ;
; 4.361 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; 1.171      ; 1.787      ;
; 4.511 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; 1.171      ; 1.637      ;
; 4.553 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; 1.171      ; 1.595      ;
; 4.652 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; 1.171      ; 1.496      ;
; 4.653 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; 1.171      ; 1.495      ;
; 8.268 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.588      ;
; 8.268 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.588      ;
; 8.268 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.588      ;
; 8.268 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.588      ;
; 8.268 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.588      ;
; 8.268 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.588      ;
; 8.268 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.588      ;
; 8.268 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.588      ;
; 8.390 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.466      ;
; 8.390 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.466      ;
; 8.390 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.466      ;
; 8.390 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.466      ;
; 8.390 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.466      ;
; 8.390 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.466      ;
; 8.390 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.466      ;
; 8.390 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.121     ; 1.466      ;
; 8.542 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.133     ; 1.302      ;
; 8.548 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.330     ; 1.099      ;
; 8.571 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.127     ; 1.279      ;
; 8.576 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.127     ; 1.274      ;
; 8.592 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.127     ; 1.258      ;
; 8.594 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.133     ; 1.250      ;
; 8.599 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.127     ; 1.251      ;
; 8.661 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.133     ; 1.183      ;
; 8.672 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.132     ; 1.173      ;
; 8.709 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.133     ; 1.135      ;
; 8.737 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.127     ; 1.113      ;
; 8.737 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.133     ; 1.107      ;
; 8.745 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.127     ; 1.105      ;
; 8.754 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.133     ; 1.090      ;
; 8.756 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.127     ; 1.094      ;
; 8.762 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.127     ; 1.088      ;
; 8.798 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 10.000       ; 1.171      ; 2.350      ;
; 8.820 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 10.000       ; 1.171      ; 2.328      ;
; 8.998 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 10.000       ; 1.171      ; 2.150      ;
; 9.109 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 10.000       ; 1.171      ; 2.039      ;
; 9.120 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; 1.209      ; 2.066      ;
; 9.174 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; 1.209      ; 2.012      ;
; 9.180 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; 1.209      ; 2.006      ;
; 9.186 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; 1.209      ; 2.000      ;
; 9.204 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; 1.209      ; 1.982      ;
; 9.209 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; 1.209      ; 1.977      ;
; 9.218 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 10.000       ; 1.171      ; 1.930      ;
; 9.227 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; 1.209      ; 1.959      ;
; 9.241 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; 1.209      ; 1.945      ;
; 9.259 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 10.000       ; 1.171      ; 1.889      ;
; 9.321 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 10.000       ; 1.171      ; 1.827      ;
; 9.321 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 10.000       ; 1.171      ; 1.827      ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RWDS_360'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.864 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.056     ; 1.067      ;
; 3.903 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.057     ; 1.027      ;
; 3.903 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[14]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.057     ; 1.027      ;
; 3.962 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.056     ; 0.969      ;
; 4.091 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]       ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.056     ; 0.840      ;
; 4.157 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.769      ;
; 4.158 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.768      ;
; 4.226 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.703      ;
; 4.228 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.701      ;
; 4.258 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.668      ;
; 4.258 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[11]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.668      ;
; 4.262 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[9]       ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.664      ;
; 4.264 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]       ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.662      ;
; 4.280 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.646      ;
; 4.281 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.645      ;
; 4.282 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[10]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.644      ;
; 4.286 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]       ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.643      ;
; 4.286 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.640      ;
; 4.334 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.592      ;
; 4.334 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.592      ;
; 4.335 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.591      ;
; 4.336 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[15]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.590      ;
; 4.339 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]       ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.587      ;
; 4.340 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[8]       ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.586      ;
; 4.341 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.585      ;
; 4.343 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.583      ;
; 4.347 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]       ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.579      ;
; 4.349 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]       ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.577      ;
; 4.355 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[13]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.571      ;
; 4.356 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.570      ;
; 4.359 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.567      ;
; 4.363 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[12]      ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.563      ;
; 8.062 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.755      ;
; 8.062 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.755      ;
; 8.062 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.755      ;
; 8.062 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14]      ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.755      ;
; 8.062 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.755      ;
; 8.090 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]       ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.723      ;
; 8.090 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.723      ;
; 8.090 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.723      ;
; 8.090 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.723      ;
; 8.090 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.723      ;
; 8.095 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.721      ;
; 8.095 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.721      ;
; 8.095 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.721      ;
; 8.095 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15]      ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.721      ;
; 8.095 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.721      ;
; 8.095 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.721      ;
; 8.147 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.670      ;
; 8.147 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14]      ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.670      ;
; 8.147 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.670      ;
; 8.147 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.670      ;
; 8.147 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.670      ;
; 8.175 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.638      ;
; 8.175 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]       ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.638      ;
; 8.175 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.638      ;
; 8.175 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.638      ;
; 8.175 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.638      ;
; 8.180 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.636      ;
; 8.180 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15]      ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.636      ;
; 8.180 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.636      ;
; 8.180 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.636      ;
; 8.180 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.636      ;
; 8.180 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.636      ;
; 8.276 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.541      ;
; 8.276 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14]      ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.541      ;
; 8.276 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.541      ;
; 8.276 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.541      ;
; 8.276 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]       ; clk          ; RWDS_360    ; 10.000       ; -0.160     ; 1.541      ;
; 8.304 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.509      ;
; 8.304 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.509      ;
; 8.304 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.509      ;
; 8.304 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11]      ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.509      ;
; 8.304 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]       ; clk          ; RWDS_360    ; 10.000       ; -0.164     ; 1.509      ;
; 8.309 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15]      ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.507      ;
; 8.309 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.507      ;
; 8.309 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.507      ;
; 8.309 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.507      ;
; 8.309 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.507      ;
; 8.309 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]       ; clk          ; RWDS_360    ; 10.000       ; -0.161     ; 1.507      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]      ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.033     ; 1.359      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13]      ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.033     ; 1.359      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.033     ; 1.359      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.033     ; 1.359      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.030     ; 1.362      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[6]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.030     ; 1.362      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15]      ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.033     ; 1.359      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.030     ; 1.362      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]      ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.033     ; 1.359      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12]      ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.033     ; 1.359      ;
; 8.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.033     ; 1.359      ;
; 8.606 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out ; clk          ; RWDS_360    ; 10.000       ; -0.166     ; 1.205      ;
; 8.612 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[14]      ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.029     ; 1.346      ;
; 8.612 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[1]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.029     ; 1.346      ;
; 8.612 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[0]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.029     ; 1.346      ;
; 8.612 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.029     ; 1.346      ;
; 8.612 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[2]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.029     ; 1.346      ;
; 8.638 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out ; clk          ; RWDS_360    ; 10.000       ; -0.166     ; 1.173      ;
; 8.639 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.028     ; 1.320      ;
; 8.639 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]       ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.028     ; 1.320      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:9:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:9:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[2]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[8]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[11]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[18]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[5]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[12]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.203 ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                                                                    ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.207 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.328      ;
; 0.209 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.211 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.211 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.212 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                                  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.212 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.215 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.216 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.220 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                                                           ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.225 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.346      ;
; 0.251 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[11]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.372      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[9]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.259 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.380      ;
; 0.259 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[13]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.380      ;
; 0.264 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                                                            ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; SSRAM_to_hRAM_EU:EU|d_flipflop:dpd_req_tracker|dff_out                                                                       ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[13]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[1]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[7]                                                                                    ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7]                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[16]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[4]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[3]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[10]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1|reg_out[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                                                            ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.271 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.551      ;
; 0.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.294 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.574      ;
; 0.295 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[5]                                                                                    ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5]                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.417      ;
; 0.295 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[1]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.298 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[13]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[13]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.583      ;
; 0.304 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0|reg_out[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[11]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.584      ;
; 0.306 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[15]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.588      ;
; 0.309 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                                                           ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.591      ;
; 0.313 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                                                            ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[2]                                               ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.594      ;
; 0.315 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[0]                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[0]                                               ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.595      ;
; 0.316 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.596      ;
; 0.316 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[15]                                                                                   ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7]                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RWDS_360'                                                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.036      ; 0.307      ;
; 0.264 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.392      ;
; 0.269 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.397      ;
; 0.274 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.332      ;
; 0.276 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.404      ;
; 0.297 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.425      ;
; 0.299 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.427      ;
; 0.299 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.427      ;
; 0.299 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.427      ;
; 0.300 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.428      ;
; 0.300 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.428      ;
; 0.301 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.429      ;
; 0.324 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.382      ;
; 0.334 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[5]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.392      ;
; 0.337 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[3]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.395      ;
; 0.342 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.470      ;
; 0.343 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.471      ;
; 0.364 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.492      ;
; 0.366 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.494      ;
; 0.368 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.496      ;
; 0.371 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.499      ;
; 0.385 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.513      ;
; 0.385 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.513      ;
; 0.400 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.458      ;
; 0.410 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[2]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.468      ;
; 0.411 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[7]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.466      ;
; 0.412 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[4]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.470      ;
; 0.414 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.022      ; 0.540      ;
; 0.419 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.023      ; 0.546      ;
; 0.423 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.022      ; 0.549      ;
; 0.426 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.022      ; 0.552      ;
; 0.426 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.022      ; 0.552      ;
; 0.435 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.563      ;
; 0.445 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.573      ;
; 0.447 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.575      ;
; 0.462 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.519      ;
; 0.463 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.518      ;
; 0.502 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.022      ; 0.628      ;
; 0.503 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.022      ; 0.629      ;
; 0.508 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.023      ; 0.635      ;
; 0.509 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.023      ; 0.636      ;
; 0.515 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.020      ; 0.639      ;
; 0.515 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.020      ; 0.639      ;
; 0.517 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.036      ; 0.637      ;
; 0.544 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[6]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.599      ;
; 0.547 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[8]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.602      ;
; 0.562 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[9]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.617      ;
; 0.571 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.629      ;
; 0.638 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.696      ;
; 0.666 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.723      ;
; 0.695 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.752      ;
; 0.695 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.752      ;
; 0.695 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.752      ;
; 0.731 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.788      ;
; 0.740 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.799      ;
; 0.740 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.799      ;
; 0.740 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.799      ;
; 0.740 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.799      ;
; 0.740 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.799      ;
; 0.740 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.799      ;
; 0.754 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.811      ;
; 0.754 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.811      ;
; 0.756 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.813      ;
; 0.794 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.852      ;
; 0.823 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.880      ;
; 0.838 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.895      ;
; 0.838 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.895      ;
; 0.853 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.911      ;
; 0.879 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.058     ; 0.935      ;
; 0.879 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.058     ; 0.935      ;
; 0.879 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.058     ; 0.935      ;
; 0.879 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.058     ; 0.935      ;
; 0.879 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.058     ; 0.935      ;
; 0.899 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.956      ;
; 0.899 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.057     ; 0.956      ;
; 0.937 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.995      ;
; 0.960 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.083      ;
; 0.960 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.083      ;
; 0.960 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.083      ;
; 0.960 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.083      ;
; 0.960 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.083      ;
; 1.009 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.132      ;
; 1.009 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.132      ;
; 1.009 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.132      ;
; 1.009 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.132      ;
; 1.009 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.039      ; 1.132      ;
; 1.011 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.042      ; 1.137      ;
; 1.011 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.042      ; 1.137      ;
; 1.011 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.042      ; 1.137      ;
; 1.011 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.042      ; 1.137      ;
; 1.011 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.042      ; 1.137      ;
; 1.011 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.042      ; 1.137      ;
; 1.013 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 1.071      ;
; 1.033 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.044      ; 1.161      ;
; 1.033 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.044      ; 1.161      ;
; 1.033 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.044      ; 1.161      ;
; 1.033 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.044      ; 1.161      ;
; 1.033 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.044      ; 1.161      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RWDS_90'                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; 1.272      ; 1.751      ;
; 0.382 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 0.000        ; 1.230      ; 1.726      ;
; 0.382 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 0.000        ; 1.230      ; 1.726      ;
; 0.385 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; 1.272      ; 1.771      ;
; 0.386 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; 1.272      ; 1.772      ;
; 0.399 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; 1.272      ; 1.785      ;
; 0.410 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 0.000        ; 1.230      ; 1.754      ;
; 0.417 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; 1.272      ; 1.803      ;
; 0.428 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 0.000        ; 1.230      ; 1.772      ;
; 0.429 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; 1.272      ; 1.815      ;
; 0.436 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; 1.272      ; 1.822      ;
; 0.457 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; 1.272      ; 1.843      ;
; 0.594 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 0.000        ; 1.230      ; 1.938      ;
; 0.678 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 0.000        ; 1.230      ; 2.022      ;
; 0.792 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.019     ; 0.887      ;
; 0.794 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.013     ; 0.895      ;
; 0.795 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.013     ; 0.896      ;
; 0.810 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.019     ; 0.905      ;
; 0.813 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.013     ; 0.914      ;
; 0.813 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 0.000        ; 1.230      ; 2.157      ;
; 0.835 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.018     ; 0.931      ;
; 0.851 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.013     ; 0.952      ;
; 0.861 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.018     ; 0.957      ;
; 0.871 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.019     ; 0.966      ;
; 0.874 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 0.000        ; 1.230      ; 2.218      ;
; 0.895 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.013     ; 0.996      ;
; 0.898 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.019     ; 0.993      ;
; 0.903 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.013     ; 1.004      ;
; 0.912 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.013     ; 1.013      ;
; 0.933 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.018     ; 1.029      ;
; 0.952 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.013     ; 1.053      ;
; 0.992 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.208     ; 0.898      ;
; 1.249 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.356      ;
; 1.249 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.356      ;
; 1.249 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.356      ;
; 1.249 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.356      ;
; 1.249 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.356      ;
; 1.249 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.356      ;
; 1.249 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.356      ;
; 1.249 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.356      ;
; 1.333 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.440      ;
; 1.333 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.440      ;
; 1.333 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.440      ;
; 1.333 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.440      ;
; 1.333 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.440      ;
; 1.333 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.440      ;
; 1.333 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.440      ;
; 1.333 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.007     ; 1.440      ;
; 5.097 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; 1.230      ; 1.441      ;
; 5.097 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; 1.230      ; 1.441      ;
; 5.110 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; 1.230      ; 1.454      ;
; 5.126 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; 1.230      ; 1.470      ;
; 5.279 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; 1.230      ; 1.623      ;
; 5.401 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; 1.230      ; 1.745      ;
; 5.491 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.055     ; 0.550      ;
; 5.492 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.055     ; 0.551      ;
; 5.520 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.055     ; 0.579      ;
; 5.522 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.055     ; 0.581      ;
; 5.527 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; 1.230      ; 1.871      ;
; 5.548 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; 1.230      ; 1.892      ;
; 5.592 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.055     ; 0.651      ;
; 5.593 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.055     ; 0.652      ;
; 5.621 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[1] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.055     ; 0.680      ;
; 5.628 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[7] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.055     ; 0.687      ;
; 5.642 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; -5.000       ; 1.272      ; 2.028      ;
; 5.653 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.061     ; 0.706      ;
; 5.684 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; -5.000       ; 1.272      ; 2.070      ;
; 5.701 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; -5.000       ; 1.272      ; 2.087      ;
; 5.712 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; -5.000       ; 1.272      ; 2.098      ;
; 5.714 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.061     ; 0.767      ;
; 5.715 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; -5.000       ; 1.272      ; 2.101      ;
; 5.726 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; -5.000       ; 1.272      ; 2.112      ;
; 5.742 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; -5.000       ; 1.272      ; 2.128      ;
; 5.751 ; clk                                                             ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; -5.000       ; 1.272      ; 2.137      ;
; 5.828 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.061     ; 0.881      ;
; 5.933 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.060     ; 0.987      ;
; 5.934 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.061     ; 0.987      ;
; 6.023 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.060     ; 1.077      ;
; 6.031 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.060     ; 1.085      ;
; 6.067 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.132      ;
; 6.067 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.132      ;
; 6.067 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.132      ;
; 6.067 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.132      ;
; 6.067 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.132      ;
; 6.067 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.132      ;
; 6.067 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.132      ;
; 6.067 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.132      ;
; 6.151 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.216      ;
; 6.151 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.216      ;
; 6.151 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.216      ;
; 6.151 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.216      ;
; 6.151 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.216      ;
; 6.151 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.216      ;
; 6.151 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.216      ;
; 6.151 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                   ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.049     ; 1.216      ;
; 6.154 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[6] ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.250     ; 1.018      ;
+-------+-----------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'RWDS_360'                                                                                                                                                                         ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.581 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 10.000       ; 1.166      ; 1.562      ;
; 8.581 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 10.000       ; 1.166      ; 1.562      ;
; 8.614 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 10.000       ; 1.167      ; 1.530      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                            ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.739 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 1.282      ; 1.530      ;
; 8.739 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 1.282      ; 1.530      ;
; 8.739 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 1.282      ; 1.530      ;
; 8.739 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 1.282      ; 1.530      ;
; 8.739 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 1.282      ; 1.530      ;
; 8.739 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 1.282      ; 1.530      ;
; 8.739 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 1.282      ; 1.530      ;
; 8.739 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 1.282      ; 1.530      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.780 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 10.000       ; 1.278      ; 1.485      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.862 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 10.000       ; 1.279      ; 1.404      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.873 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 10.000       ; 1.279      ; 1.393      ;
; 8.879 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 10.000       ; 1.285      ; 1.393      ;
; 8.879 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 10.000       ; 1.285      ; 1.393      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                             ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.772 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 0.000        ; 1.336      ; 1.192      ;
; 0.772 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 0.000        ; 1.336      ; 1.192      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_init                                             ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.777 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 0.000        ; 1.330      ; 1.191      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.778 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 0.000        ; 1.330      ; 1.192      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.867 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 0.000        ; 1.329      ; 1.280      ;
; 0.889 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 1.333      ; 1.306      ;
; 0.889 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 1.333      ; 1.306      ;
; 0.889 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 1.333      ; 1.306      ;
; 0.889 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 1.333      ; 1.306      ;
; 0.889 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 1.333      ; 1.306      ;
; 0.889 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 1.333      ; 1.306      ;
; 0.889 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 1.333      ; 1.306      ;
; 0.889 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 1.333      ; 1.306      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'RWDS_360'                                                                                                                                                                          ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.966 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; 1.226      ; 1.306      ;
; 0.987 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; 1.225      ; 1.326      ;
; 0.987 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; 1.225      ; 1.326      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.591  ; 0.185 ; 7.932    ; 0.589   ; 4.396               ;
;  RWDS            ; N/A     ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  RWDS_360        ; 2.488   ; 0.187 ; 7.932    ; 0.966   ; 4.653               ;
;  RWDS_90         ; 1.476   ; 0.365 ; N/A      ; N/A     ; 4.656               ;
;  clk             ; -5.591  ; 0.185 ; 8.253    ; 0.589   ; 4.396               ;
; Design-wide TNS  ; -42.753 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  RWDS            ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  RWDS_360        ; 0.000   ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  RWDS_90         ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk             ; -42.753 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hbus_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; hbus_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hbus_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hbus_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hbus_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hbus_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hbus_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1722     ; 9        ; 0        ; 0        ;
; RWDS       ; clk      ; 1        ; 1        ; 0        ; 0        ;
; RWDS_360   ; clk      ; 88       ; 0        ; 0        ; 0        ;
; clk        ; RWDS_90  ; 40       ; 8        ; 40       ; 8        ;
; clk        ; RWDS_360 ; 91       ; 0        ; 0        ; 0        ;
; RWDS_90    ; RWDS_360 ; 32       ; 32       ; 0        ; 0        ;
; RWDS_360   ; RWDS_360 ; 132      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1722     ; 9        ; 0        ; 0        ;
; RWDS       ; clk      ; 1        ; 1        ; 0        ; 0        ;
; RWDS_360   ; clk      ; 88       ; 0        ; 0        ; 0        ;
; clk        ; RWDS_90  ; 40       ; 8        ; 40       ; 8        ;
; clk        ; RWDS_360 ; 91       ; 0        ; 0        ; 0        ;
; RWDS_90    ; RWDS_360 ; 32       ; 32       ; 0        ; 0        ;
; RWDS_360   ; RWDS_360 ; 132      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 39       ; 0        ; 0        ; 0        ;
; clk        ; RWDS_360 ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 39       ; 0        ; 0        ; 0        ;
; clk        ; RWDS_360 ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; RWDS     ; RWDS     ; Base ; Constrained ;
; RWDS_90  ; RWDS_90  ; Base ; Constrained ;
; RWDS_360 ; RWDS_360 ; Base ; Constrained ;
; clk      ; clk      ; Base ; Constrained ;
+----------+----------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Wed Oct 11 11:55:44 2023
Info: Command: quartus_sta SSRAM_to_hRAM -c SSRAM_to_hRAM
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sdc/SSRAM_to_hRAM.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.591
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.591             -42.753 clk 
    Info (332119):     1.476               0.000 RWDS_90 
    Info (332119):     2.488               0.000 RWDS_360 
Info (332146): Worst-case hold slack is 0.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.436               0.000 RWDS_90 
    Info (332119):     0.439               0.000 clk 
    Info (332119):     0.454               0.000 RWDS_360 
Info (332146): Worst-case recovery slack is 8.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.020               0.000 RWDS_360 
    Info (332119):     8.338               0.000 clk 
Info (332146): Worst-case removal slack is 0.610
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.610               0.000 clk 
    Info (332119):     1.064               0.000 RWDS_360 
Info (332146): Worst-case minimum pulse width slack is 4.659
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.659               0.000 RWDS_360 
    Info (332119):     4.665               0.000 RWDS_90 
    Info (332119):     4.697               0.000 clk 
    Info (332119):     5.000               0.000 RWDS 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.062
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.062             -38.545 clk 
    Info (332119):     1.641               0.000 RWDS_90 
    Info (332119):     2.587               0.000 RWDS_360 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 RWDS_360 
    Info (332119):     0.402               0.000 clk 
    Info (332119):     0.528               0.000 RWDS_90 
Info (332146): Worst-case recovery slack is 7.932
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.932               0.000 RWDS_360 
    Info (332119):     8.253               0.000 clk 
Info (332146): Worst-case removal slack is 0.589
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.589               0.000 clk 
    Info (332119):     1.006               0.000 RWDS_360 
Info (332146): Worst-case minimum pulse width slack is 4.653
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.653               0.000 RWDS_360 
    Info (332119):     4.656               0.000 RWDS_90 
    Info (332119):     4.664               0.000 clk 
    Info (332119):     5.000               0.000 RWDS 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.950
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.950             -13.406 clk 
    Info (332119):     3.436               0.000 RWDS_90 
    Info (332119):     3.864               0.000 RWDS_360 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
    Info (332119):     0.187               0.000 RWDS_360 
    Info (332119):     0.365               0.000 RWDS_90 
Info (332146): Worst-case recovery slack is 8.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.581               0.000 RWDS_360 
    Info (332119):     8.739               0.000 clk 
Info (332146): Worst-case removal slack is 0.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.772               0.000 clk 
    Info (332119):     0.966               0.000 RWDS_360 
Info (332146): Worst-case minimum pulse width slack is 4.396
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.396               0.000 clk 
    Info (332119):     4.730               0.000 RWDS_90 
    Info (332119):     4.775               0.000 RWDS_360 
    Info (332119):     5.000               0.000 RWDS 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 444 megabytes
    Info: Processing ended: Wed Oct 11 11:55:46 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


