{"patent_id": "10-2023-0119298", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0036610", "출원번호": "10-2023-0119298", "발명의 명칭": "벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조 및 그 동작 방법", "출원인": "인하대학교 산학협력단", "발명자": "김형진"}}
{"patent_id": "10-2023-0119298", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "멤커패시터 어레이 구조에서의 멤커패시터의 방전을 위해 선택되는 개수에 따라 방전 전류의 양을 조절하기 위한 워드라인(Word Line; WL); 및 상기 워드라인의 선택되는 개수에 따라 발생하는 방전 전류에 따라 쌓이는 전하량을 전압으로 출력하는 비트 라인(Bit Line; BL) 를 포함하고, 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM(Vector Matrix Multiplication) 연산을 수행하는 벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조."}
{"patent_id": "10-2023-0119298", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 워드라인은, 선택되는 개수에 따라 방전 전류의 양을 조절함으로써 멤커패시터 어레이 구조에서의 멤커패시터 셀의 개수 및크기에 따라 방전 전류와 쌓이는 전하량을 조절하는 벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조."}
{"patent_id": "10-2023-0119298", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 것은, 전류의 합을 사용하는 것이 아닌 전하량의 합을 사용함으로써, 동시에 복수의 셀을 읽는 것이 가능한벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조."}
{"patent_id": "10-2023-0119298", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 것은, 상기 멤커패시터 어레이 구조에서는 직류 전압에 의한 전류가 발생하지 않으므로 교류 전압만 사용하여 저전력으로도 동작 가능한 벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조."}
{"patent_id": "10-2023-0119298", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "워드라인(Word Line; WL)을 통해 멤커패시터 어레이 구조에서의 멤커패시터의 방전을 위해 선택되는 개수에 따라 방전 전류의 양을 조절하는 단계; 비트 라인(Bit Line; BL)을 통해 상기 워드라인의 선택되는 개수에 따라 발생하는 방전 전류에 따라 쌓이는 전하량을 전압으로 출력하는 단계; 및 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하공개특허 10-2025-0036610-3-여 VMM(Vector Matrix Multiplication) 연산을 수행하는 단계를 포함하는 벡터 행렬 곱셈을 위한 멤커패시터 어레이의 동작 방법."}
{"patent_id": "10-2023-0119298", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 워드라인(Word Line; WL)을 통해 멤커패시터 어레이 구조에서의 멤커패시터의 방전을 위해 선택되는 개수에 따라 방전 전류의 양을 조절하는 단계는, 선택되는 개수에 따라 방전 전류의 양을 조절함으로써 멤커패시터 어레이 구조에서의 멤커패시터 셀의 개수 및크기에 따라 방전 전류와 쌓이는 전하량을 조절하는 벡터 행렬 곱셈을 위한 멤커패시터 어레이의 동작 방법."}
{"patent_id": "10-2023-0119298", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서,상기 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 단계는, 전류의 합을 사용하는 것이 아닌 전하량의 합을 사용함으로써, 동시에 복수의 셀을 읽는 것이 가능한벡터 행렬 곱셈을 위한 멤커패시터 어레이의 동작 방법."}
{"patent_id": "10-2023-0119298", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제5항에 있어서,상기 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 단계는, 상기 멤커패시터 어레이 구조에서는 직류 전압에 의한 전류가 발생하지 않으므로 교류 전압만 사용하여 저전력으로도 동작 가능한 벡터 행렬 곱셈을 위한 멤커패시터 어레이의 동작 방법."}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조 및 그 동작 방법이 제시된다. 본 발명에서 제안하는 벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조는 멤커패시터 어레이 구조에서의 멤커패시터의 방전을 위해 선택되는 개수 에 따라 방전 전류의 양을 조절하기 위한 워드라인(Word Line; WL) 및 상기 워드라인의 선택되는 개수에 따라 발 생하는 방전 전류에 따라 쌓이는 전하량을 전압으로 출력하는 적분기 회로를 포함한다. 본 발명의 실시예에 따르 면, 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용 하여 VMM(Vector Matrix Multiplication) 연산을 수행한다."}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 멤커패시터 어레이를 이용한 벡터 행렬 곱셈 방법 및 시스템에 관한 것이다."}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근, 인공 신경망은 다양한 지능형 작업에 사용되고 있으며, 심층 신경망은 높은 인지 기능 구현으로 많은 연 구가 진행됐다. 하지만 기존의 소프트웨어적인 신경망은 많은 연산 양으로 메모리 오버헤드와 전력을 소모한다. 또한, 폰노이만 구조는 프로세스 장치와 메모리 장치가 분리되어 많은 연산 처리에 어려움이 있다. 따라서, 이 러한 폰노이만 구조의 한계를 개선하기 위해 인간의 뇌를 모방하는 뉴로모픽 시스템이 등장했다. 뉴로모픽 시스 템은 저전력 시냅스 소자를 활용하여 벡터, 행렬 곱 연산이 가능하다는 장점이 있다. 뉴로모픽 시스템에 시냅스 소자로 다양한 소자들이 연구되고 있는데 그 중 MOS, FE 커패시터들을 활용한 커패시터 크로스바 어레이는 하나 의 후보로 떠오르고 있다. 특히, MOS 커패시터는 기존 낸드 플래시의 직렬 구조의 단점을 보완할 수 있으며, 동 적 전력(Dynamic power)만 사용하여 소비 전력도 줄일 수 있다는 장점이 존재한다. 최근의 컴퓨팅 시스템은 많은 양의 데이터를 처리하는 과정에서 병목현상을 겪고 있다. 특히, 메모리 유닛과 프 로세싱 유닛 사이에서 발생하는 정보 전달 과정에서의 지연 및 에너지 소모가 상당하여 인공지능 등과 같이 대 규모 데이터 처리를 필요로 하는 응용에서 컴퓨팅 성능에 손실이 발생하고 있다. 이는 메모리 유닛과 프로세싱 유닛이 구분되어 있는 폰노이만 구조에 기인한 것으로 이를 극복하기 위해 메모리 유닛 내에서 연산을 수행하는 인메모리 컴퓨팅 기술이 활발히 진행중이다. 인메모리 컴퓨팅에는 인공지능을 구현하는 뉴로모픽 시스템을 포함 하여 물리적 복제불가 함수, 연상형 메모리 등이 포함된다. 인메모리 컴퓨팅 구현을 위한 메모리 소자로 다양한후보들이 연구되고 있는데 일반적으로 저항/전도성 기반의 소자를 활용한다. 하지만, 저항/전도성 기반의 메모리 어레이는 누설전류, 정적 전력(static power) 소모, 라인 저항 등에 의한 비이상적인 동작들을 포함하게 되며 이는 인메모리 컴퓨팅 연산 성능 저하로 이어진다. 대조적으로 커패시터 기 반 메모리 어레이는 커패시터가 가지는 특성 때문에 이들로부터 자유롭다는 장점이 있다. 커패시터 기반의 메모 리 소자를 메모리+커패시터의 합성어로 멤커패시터(memcapacitor)라 한다. 본 발명을 이해하기 위해서는 멤커패 시터의 기본적인 동작 원리 및 인메모리 컴퓨팅 기술에서의 행렬곱 연산이 진행되는 방식에 대해 이해할 필요가 있다. 또한 기존 저항/전도성 기반 메모리 어레이에서는 전류가 행렬곱 연산의 결과였던 반면, 멤커패시터 어레 이에서는 이와는 달리 전하량, Q를 이용하는 방식으로 행렬곱 연산이 진행되기에 이 방식에 대해 이해가 필요하 다. 마지막으로 기존 소프트웨어 기반의 행렬곱 연산과 2차원 및 3차원 구조에서의 행렬곱 연산의 대응관계를 이해할 필요가 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 한국 등록특허공보 제10-2178183호(2020.11.06)"}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 멤커패시터 어레이 구조에서 뉴로모픽 시스템, 연상형메모리 등 인메모 리 컴퓨팅(in-memory computing) 기술에 활용될 수 있는 벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조 및 그 동작 방법을 제공하는데 있다. 커패시터 기반의 메모리 반도체 소자는 저항/전도성 기반의 메모리 반도체 소자 와는 달리 충전 및 방전 동작으로 상태를 확인하여야 한다. 본 발명에서는 커패시터 소자에서의 상태 읽기 방법, 이를 바탕으로 한 2차원 및 3차원 적층형 멤커패시터 어레이에서의 행렬곱 연산 방법을 제안한다."}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 측면에 있어서, 본 발명에서 제안하는 벡터 행렬 곱셈을 위한 MOS 커패시터 어레이 구조는 멤커패시터 어레 이 구조에서의 멤커패시터의 방전을 위해 선택되는 개수에 따라 방전 전류의 양을 조절하기 위한 워드라인(Word Line; WL) 및 상기 워드라인의 선택되는 개수에 따라 발생하는 방전 전류에 따라 쌓이는 전하량을 전압으로 출 력하는 비트 라인(Bit Line; BL)를 포함한다. 본 발명의 실시예에 따르면, 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM(Vector Matrix Multiplication) 연산을 수행한다. 본 발명의 실시예에 따른 워드라인은 선택되는 개수에 따라 방전 전류의 양을 조절함으로써 멤커패시터 어레이 구조에서의 멤커패시터 셀의 개수 및 크기에 따라 방전 전류와 쌓이는 전하량을 조절한다. 본 발명의 실시예에 따르면, 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 것은 전류의 합을 사용하는 것이 아닌 전하량의 합을 사용 함으로써, 동시에 복수의 셀을 읽는 것이 가능하다. 본 발명의 실시예에 따르면, 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 것은 상기 멤커패시터 어레이 구조에서는 직류 전압에 의 한 전류가 발생하지 않으므로 교류 전압만 사용하여 저전력으로도 동작 가능하다. 또 다른 일 측면에 있어서, 본 발명에서 제안하는 벡터 행렬 곱셈을 위한 MOS 커패시터 어레이의 동작 방법은 워드라인(Word Line; WL)을 통해 멤커패시터 어레이 구조에서의 멤커패시터의 방전을 위해 선택되는 개수에 따 라 방전 전류의 양을 조절하는 단계, 비트 라인(Bit Line; BL)을 통해 상기 워드라인의 선택되는 개수에 따라 발생하는 방전 전류에 따라 쌓이는 전하량을 전압으로 출력하는 단계 및 멤커패시터 어레이 구조에서의 멤커패 시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM(Vector Matrix Multiplication) 연산을 수행하는 단계를 포함한다."}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면 벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조 및 그 동작 방법을 통해 멤커패시 터 어레이 구조에서 뉴로모픽 시스템, 연상형메모리 등 인메모리 컴퓨팅(in-memory computing) 기술에 활용할 수 있다. 본 발명의 실시예들에 따르면 커패시터 소자에서의 상태 읽기 방법, 이를 바탕으로 한 2차원 및 3차원 적층형 멤커패시터 어레이에서의 행렬곱 연산을 수행할 수 있다."}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다. 본 발명을 이해하기 위해서는 멤커패시터의 기본적인 동작 원리 및 인메모리 컴퓨팅 기술에서의 행렬곱 연산이 진행되는 방식에 대해 이해할 필요가 있다. 또한 기존 저항/전도성 기반 메모리 어레이에서는 전류가 행렬곱 연 산의 결과였던 반면, 멤커패시터 어레이에서는 이와는 달리 전하량, Q를 이용하는 방식으로 행렬곱 연산이 진행 되기에 이 방식에 대해 이해가 필요하다. 마지막으로 기존 소프트웨어 기반의 행렬곱 연산과 2차원 및 3차원 구 조에서의 행렬곱 연산의 대응관계를 이해할 필요가 있다. 본 발명은 멤커패시터 어레이 내에서 행렬곱 연산 수행 방식에 관한 것이다. 행렬곱 연산은 인메모리 컴퓨팅 연 산의 핵심이 되는 기술로 메모리 내 연산 수행을 위해 필수적으로 구현되어야 하는 요소이다. 본 발명은 뉴로모 픽 시스템, 물리적 복제불가 함수, 연상형 메모리 등 메모리 유닛 내에서 구현되는 다양한 컴퓨팅 기술들에 활 용될 수 있다. 도 1은 본 발명의 일 실시예에 따른 벡터 행렬 곱셈을 위한 MOS 커패시터 어레이 구조를 나타내는 도면이다. 본 발명의 실시예에 따른 벡터 행렬 곱셈을 위한 멤커패시터 어레이 구조는 멤커패시터 어레이 구조에서의 멤커 패시터의 방전을 위해 선택되는 개수에 따라 방전 전류의 양을 조절하기 위한 워드라인(Word Line; WL) 및 상기 워드라인의 선택되는 개수에 따라 발생하는 방전 전류에 따라 쌓이는 전하량을 전압으로 출력하는 비트 라 인(Bit Line; BL)을 포함한다. 본 발명의 실시예에 따르면, 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM(Vector Matrix Multiplication) 연산을 수행할 수 있다. 본 발명의 실시예에 따른 워드라인은 선택되는 개수에 따라 방전 전류의 양을 조절함으로써 멤커패시터 어 레이 구조에서의 멤커패시터 셀의 개수 및 크기에 따라 방전 전류와 쌓이는 전하량을 조절한다. 본 발명의 실시예에 따르면, 상기 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전 류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 것은 전류의 합을 사용하는 것이 아닌 전하량의 합을 사용함으로써, 동시에 복수의 셀을 읽는 것이 가능하다. 또한 본 발명의 실시예에 따르면, 상기 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방 전 전류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 것은 상기 멤커패시터 어레이 구조에서는 직류 전압에 의한 전류가 발생하지 않으므로 교류 전압만 사용하여 저전력으로도 동작 가능하다. 본 발명의 실시예에 따른 멤커패시터는 기존 낸드 플래시의 공정 기술을 동일하게 적용할 수 있으며, 기존 낸드 플래시의 구조에서는 저항의 직렬 연결을 이용하였지만, 본 발명의 실시예에 따른 멤커패시터는 저항의 직렬 연 결이 아닌 커패시터의 병렬 연결의 관점에서 보는 것이기 때문에 VMM 연산을 수행할 수 있다. 본 발명의 실시예에 따르면, 전류의 합을 사용하는 것이 아닌 전하량의 합을 사용함으로써, 한 번에 한 셀만 읽 을 수 있던 구조적 단점을 해결할 수 있다. 또한, 본 발명의 실시예에 따르면 멤커패시터는 직류 전압에서 전류 가 발생하지 않기 때문에 교류 전압만을 사용하여 저전력으로도 동작시킬 수 있다. 도 2는 본 발명의 일 실시예에 따른 멤커패시터 기반의 단일 소자에서 C-V 그래프, 방전 전류, 방전 전류에 따 라 쌓이는 전하 및 Q의 결과를 설명하기 위한 도면이다. 도 2(a)는 구체적인 실시예인 MOS 커패시터 기반의 단일 소자에서의 C-V 그래프이고, 도 2(b)는 소자 상태(예를 들어, 서로 다른 문턱 전압)에 따라 같은 펄스에서 발생하는 방전 전류 및 누적 전하 Q의 결과를 나타낸다. 워드라인(WL)에 인가된 전압이 충전전압에서 방전전압으로 전압이 바뀌는 과정에서 방전 전류는 C × dv/dt 로 발생하게 된다. 펄스가 동일한 경우 C-V 특성의 커패시턴스에 의해 방전전류가 달라지기 때문에 소자 상태에 따 라 방전전류는 달라진다. 방전전류에 의해 비트라인(BL)에 누적되는 전하량(Q)는 전압과 커패시턴스와의 곱하기 연산 관계에 있다. 본 발명의 실시예에 따르면, 멤커패시터 소자에서 행렬곱 연산을 수행하기 위해 충전전압(Vc)과 방전전압(Vd) 인 가를 순서대로 진행한다. 이 과정에서 충전전압과 방전전압의 차이에 해당하는 전압에 대응되는 만큼 커패시터 소자에서 방전전류가 발생하게 된다. 본 발명의 실시예에 따르면, 방전전류는 커패시터 소자의 커패시턴스 상태에 따라 달라지며 소자 양단에 전압이 변화하는 기간 동안 발생한 방전전류를 적분한 결과인 총 전하량(Q)는 전압과 커패시턴스의 곱하기 연산 수행의 결과가 된다. 이를 어레이 구조로 가져갈 경우 병렬 연결된 커패시터 소자에서 흐르는 방전전류가 합산되는 결 과로 이어져 최종적으로 행렬곱 연산을 커패시터 어레이에서 수행할 수 있다. 이러한 행렬곱 연산은 2차원 메모리 어레이에 국한되지 않으며 3차원 메모리 어레이에서도 적용 가능하다. 다시 말해, 단일 소자일 때뿐만 아니라 VMM을 위한 어레이에서도, 셀의 개수 및 그 크기에 따라 쌓이는 전하량과 방 전 전류는 달라진다. 본 발명의 실시예에 따르면, 충전, 방전현상을 활용한 행렬곱 연산을 통해 커패시터 기반의 메모리 어레이에서 도 인메모리 컴퓨팅 연산을 수행할 수 있다. 멤커패시터 어레이는 멤리스터 어레이로 대표되는 저항/전도성 기 반의 메모리 어레이와는 달리 누설전류, 정적 전력 소모, 라인 저항 등에 의한 이슈로부터 자유롭다. 본 발명의 실시예에 따르면, 단일 소자에서의 동작 원리뿐만 아니라 2차원, 3차원 적층형 어레이에서의 행렬곱 연산 방법을 모두 제안하여 다양한 형태의 메모리 어레이 구조에서의 적용이 가능하다. 도 3은 본 발명의 일 실시예에 따른 선택되는 워드라인의 개수에 따라 발생하는 방전 전류 및 그에 따라 쌓이는 전하량을 나타내는 그래프이다. 본 발명의 실시예에 따른 멤커패시터 어레이에서의 VMM 연산의 원리는 선택된 워드라인(Word line; WL)의 개수 에 따라 방전되는 전류의 양은 달라지며, 활성화된 WL의 개수에 따라 전압이 바뀔 때 발생하는 방전 전류와 그 에 따라 쌓이는 전하량의 크기를 이용하는 것이다. 본 발명의 실시예에 따른 2차원 멤커패시터 어레이 구조에서의 행렬곱 연산의 원리를 설명한다. 워드라인 전압 인가를 통해 선택된 멤커패시터 소자에 방전전류가 발생하게 되며, 이 전류는 병렬 연결 구조에 기인하여 비트 라인 방향으로 합산되게 된다. 본 발명의 실시예에 따른 32x32 멤커패시터 어레이 구조에서 동작 특성을 확인한 결과, 선택된 워드라인의 개수 에 따라 누적전하(Q)가 선형적으로 증가함을 확인하였으며 이는 병렬 구조에 의한 행렬곱 연산이 성공적으로 수 행됨을 확인하였다.도 3은 방전 전류(다시 말해, 방전 전압)를 나타내고, 활성화된 WL의 개수(다시 말해, 셀의 개수의 증가) 에 따른 방전 전류를 나타낸다. 이를 식으로 나타내면 다음과 같다:"}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "활성화된 WL의 개수에 따라 전압이 바뀔 때 발생하는 방전 전류와 그에 따라 쌓이는 전하량의 크기를 이용하면 , 멤커패시터 어레이 구조에서 셀의 개수에 따라 선형적으로 쌓이는 전하량의 크기가 증가하는 것을 확인 할 수 있다. 이를 식으로 나타내면 다음과 같다:"}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "쌓이게 되는 전하량은 적분기 회로를 통해 전압으로 출력되고, 출력되는 전압은 V= Q/(Reference Cap)에 따라 출력된다. 도 4는 본 발명의 일 실시예에 따른 3-D 적층형 멤커패시터 어레이 구조를 나타내는 도면이다. 제안하는 3-D 적층형 멤커패시터 어레이 구조를 보여주며, 2-D 구조가 여러 개 합쳐진 구조와 동일하다. 앞서 설명한 바와 같이 3-D 적층형 멤커패시터 어레이 구조에서도 VMM 연산이 가능하다. 본 발명의 실시예에 따르면, 스트링 선택을 위한 트랜지스터가 스트링 가장 위에 위치한다. 16 x 16 x 16 (WLs x BLs x strings) 구조를 SPICE 상에서 구현한 뒤 워드라인과 스트링 선택을 랜덤하게 수행하였을 때 비트라인 에서 검출되는 누적전하(Q)를 확인하였다. 이를 각 멤커패시터 소자에서 독립적으로 발생한 누적전하들의 합과 비교하였을 때 정확히 1:1 대응되는 것을 검증하였으며, 이를 통해 3차원 적층형 멤커패시터 어레이 구조에서도 본 방법을 통한 행렬곱 연산이 성공적으로 가능함을 확인하였다. 본 발명의 구체적인 실시예는 TANOS(TiN/Al2O3/Si3N4/SiO2/Si) 스택을 갖는 MOS 커패시터 소자 및 어레이를 활용 한다. 해당 구조는 전하트랩레이어에 전하를 저장하는 정도에 따라 문턱 전압이 바뀌어 메모리 기능을 갖는 멤 커패시터로 동작할 수 있다. 본 발명은 해당 구조에 국한되지 않으며 메모리 기능을 갖는 다양한 커패시터 (ferroelectric capacitor 등) 어레이에 적용될 수 있다. 도 5는 본 발명의 일 실시예에 따른 벡터 행렬 곱셈을 위한 멤커패시터 어레이의 동작 방법을 설명하기 위한 흐 름도이다. 본 발명의 실시예에 따른 벡터 행렬 곱셈을 위한 멤커패시터 어레이의 동작 방법은 워드라인(Word Line; WL)을 통해 멤커패시터 어레이 구조에서의 멤커패시터의 방전을 위해 선택되는 개수에 따라 방전 전류의 양을 조절하 는 단계, 적분기 회로를 통해 상기 워드라인의 선택되는 개수에 따라 발생하는 방전 전류에 따라 쌓이는 전하량을 전압으로 출력하는 단계 및 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM(Vector Matrix Multiplication) 연산을 수행하는 단계를 포함한다. 단계에서, 워드라인(Word Line; WL)을 통해 멤커패시터 어레이 구조에서의 멤커패시터의 방전을 위해 선택 되는 개수에 따라 방전 전류의 양을 조절한다. 본 발명의 실시예에 따르면, 선택되는 개수에 따라 방전 전류의 양을 조절함으로써 멤커패시터 어레이 구조에서 의 멤커패시터 셀의 개수 및 크기에 따라 방전 전류와 쌓이는 전하량을 조절한다. 단계에서, 적분기 회로를 통해 상기 워드라인의 선택되는 개수에 따라 발생하는 방전 전류에 따라 쌓이는 전하량을 전압으로 출력한다. 단계에서, 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전류에 따라 쌓이는 전하량을 이용하여 VMM(Vector Matrix Multiplication) 연산을 수행한다. 본 발명의 실시예에 따르면, 상기 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방전 전 류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 것은 전류의 합을 사용하는 것이 아닌 전하량의 합을 사용함으로써, 동시에 복수의 셀을 읽는 것이 가능하다. 또한 본 발명의 실시예에 따르면, 상기 멤커패시터 어레이 구조에서의 멤커패시터의 병렬 연결을 통해 상기 방 전 전류에 따라 쌓이는 전하량을 이용하여 VMM 연산을 수행하는 것은 상기 멤커패시터 어레이 구조에서는 직류 전압에 의한 전류가 발생하지 않으므로 교류 전압만 사용하여 저전력으로도 동작 가능하다. 도 6은 본 발명의 일 실시예에 따른 3-D 구조에서의 VMM 연산 결과를 나타내는 도면이다. 도 6은 3-D 구조에서의 VMM 연산 결과를 보여준다. SSL(String Select Line)에 따라 트랜지스터(transistor)의 전원을 켜거나 꺼주었고, 커패시터의 합친 값에 따라 발생하는 방전 전류는 비트라인(bit line)을 통해 흐르게 된다. 본 발명의 실시예에 따르면, 충전, 방전현상을 활용한 행렬곱 연산을 통해 커패시터 기반의 메모리 어레이에서 도 인메모리 컴퓨팅 연산을 수행할 수 있다. 멤커패시터 어레이는 멤리스터 어레이로 대표되는 저항/전도성 기 반의 메모리 어레이와는 달리 누설전류, 정적 전력 소모, 라인 저항 등에 의한 이슈로부터 자유롭다. 이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로 세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴 퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령 (instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상 의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로"}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소 (processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치 는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서 (parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다. 소프트웨어는 네트워크 로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이 터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다. 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판 독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등 을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판 독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체 (magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도 록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다."}
{"patent_id": "10-2023-0119298", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형 태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2023-0119298", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 벡터 행렬 곱셈을 위한 MOS 커패시터 어레이 구조를 나타내는 도면이다. 도 2는 본 발명의 일 실시예에 따른 MOS 커패시터 기반의 단일 소자에서 C-V 그래프, 방전 전류, 방전 전류에 따라 쌓이는 전하 및 Q의 결과를 설명하기 위한 도면이다. 도 3은 본 발명의 일 실시예에 따른 선택되는 워드라인의 개수에 따라 발생하는 방전 전류 및 그에 따라 쌓이는 전하량을 나타내는 그래프이다. 도 4는 본 발명의 일 실시예에 따른 3-D 적층형 멤커패시터 어레이 구조를 나타내는 도면이다. 도 5는 본 발명의 일 실시예에 따른 벡터 행렬 곱셈을 위한 MOS 커패시터 어레이의 동작 방법을 설명하기 위한 흐름도이다. 도 6은 본 발명의 일 실시예에 따른 3-D 구조에서의 VMM 연산 결과를 나타내는 도면이다."}
