[
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|HalfAdder",
    "duplicate":"~Adder4Bit|Adder4Bit/f1:FullAdder/h1:HalfAdder",
    "index":0.0
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|HalfAdder_1",
    "duplicate":"~Adder4Bit|Adder4Bit/f1:FullAdder/h2:HalfAdder",
    "index":0.08333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|FullAdder",
    "duplicate":"~Adder4Bit|Adder4Bit/f1:FullAdder",
    "index":0.16666666666666666
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|HalfAdder_2",
    "duplicate":"~Adder4Bit|Adder4Bit/f2:FullAdder/h1:HalfAdder",
    "index":0.25
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|HalfAdder_3",
    "duplicate":"~Adder4Bit|Adder4Bit/f2:FullAdder/h2:HalfAdder",
    "index":0.3333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|FullAdder_1",
    "duplicate":"~Adder4Bit|Adder4Bit/f2:FullAdder",
    "index":0.4166666666666667
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|HalfAdder_4",
    "duplicate":"~Adder4Bit|Adder4Bit/f3:FullAdder/h1:HalfAdder",
    "index":0.5
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|HalfAdder_5",
    "duplicate":"~Adder4Bit|Adder4Bit/f3:FullAdder/h2:HalfAdder",
    "index":0.5833333333333334
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|FullAdder_2",
    "duplicate":"~Adder4Bit|Adder4Bit/f3:FullAdder",
    "index":0.6666666666666666
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|HalfAdder_6",
    "duplicate":"~Adder4Bit|Adder4Bit/f0:FullAdder/h1:HalfAdder",
    "index":0.75
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|HalfAdder_7",
    "duplicate":"~Adder4Bit|Adder4Bit/f0:FullAdder/h2:HalfAdder",
    "index":0.8333333333333334
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Adder4Bit|FullAdder_3",
    "duplicate":"~Adder4Bit|Adder4Bit/f0:FullAdder",
    "index":0.9166666666666666
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated/horie/CombinationalCircuit/Adder4Bit"
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~Adder4Bit|Adder4Bit>io_sum",
    "sources":[
      "~Adder4Bit|Adder4Bit>io_carryIn",
      "~Adder4Bit|Adder4Bit>io_a",
      "~Adder4Bit|Adder4Bit>io_b"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~Adder4Bit|Adder4Bit>io_carryOut",
    "sources":[
      "~Adder4Bit|Adder4Bit>io_a",
      "~Adder4Bit|Adder4Bit>io_b",
      "~Adder4Bit|Adder4Bit>io_carryIn"
    ]
  }
]