// Code your testbench here
// or browse Examples
`timescale 1ns/1ps
module testalu;
  logic [31:0]a;
  logic [31:0]b;
  logic [3:0]alusel;
  logic [31:0]aluout;
  ALU alu(
    .a(a),
    .b(b),
    .aluout(aluout),
    .alusel(alusel)
  );
  initial begin
    $dumpvars(0);
    a=32'b11111111111111111111111111111111;//addi
    b=32'd2;
    alusel=4'd0;
    #10
    a=32'b11111111111111111111111111111111;//sub
    b=32'd2;
    alusel=4'd1;
    #10
    a=32'b11111111111111111111111111111111;//and
    b=32'd2;
    alusel=4'd2;
    #10
    a=32'b11111111111111111111111111111111;//or
    b=32'd2;
    alusel=4'd3;
    #10
    a=32'b11111111111111111111111111111111;//xor
    b=32'd2;
    alusel=4'd4;
    #10
    a=32'b11111111111111111111111111111111;//srl
    b=32'd2;
    alusel=4'd5;
    #10
    a=32'b11111111111111111111111111111111;//sra
    b=32'd2;
    alusel=4'd6;
    #10
    a=32'b11111111111111111111111111111111;//sll
    b=32'd2;
    alusel=4'd7;
    #10
    a=32'b11111111111111111111111111111111;//lt
    b=32'd2;
    alusel=4'd8;
    #10
    a=32'b11111111111111111111111111111111;//ltu
    b=32'd2;
    alusel=4'd9;
    #10
    a=32'b11111111111111111111111111111111;//a
    b=32'd2;
    alusel=4'd14;
    #10
    a=32'b11111111111111111111111111111111;//b
    b=32'd2;
    alusel=4'd15;
    #10
    $finish;
  end
endmodule
