<!DOCTYPE html>
<html lang="ja">
  <head>

<meta charset="utf-8">
<meta name="viewport" content="width=device-width,initial-scale=1">
<title>AMD Sabrina SoC に向けたさらなるパッチ | Coelacanth&#39;s Dream</title>

<link rel="canonical" href="https://www.coelacanth-dream.com/posts/2022/01/14/amd-sabrina-soc-more-patch/">

<link rel="icon" type="image/png" sizes="128x128" href="https://www.coelacanth-dream.com/icon.png">

<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/posts/index.xml">
<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/lastmod/index.xml">

<meta property="og:site_name" content="Coelacanth&#39;s Dream">
<meta property="og:type" content="article">
<meta property="og:title" content="AMD Sabrina SoC に向けたさらなるパッチ | Coelacanth&#39;s Dream">
<meta name="twitter:card" content="summary">
<meta name="description" content="先日に続いて Coreboot に、Felix Held 氏より、AMD Sabrina SoC (Family 17h Model A0h (0x008A0F00)) のサポート追加に向けたパッチが投稿されている。 topic:amd-sabrina-soc · Gerrit Code Review #define SABRINA_A0_CPUID 0x008a0f00 引用元:https://review.c">
  <meta property="og:description" content="先日に続いて Coreboot に、Felix Held 氏より、AMD Sabrina SoC (Family 17h Model A0h (0x008A0F00)) のサポート追加に向けたパッチが投稿されている。 topic:amd-sabrina-soc · Gerrit Code Review #define SABRINA_A0_CPUID 0x008a0f00 引用元:https://review.c"><meta property="og:image" content="https://www.coelacanth-dream.com/icon.png"><meta property="og:locale" content="ja_JP">
<meta name="author" content="Umio Yasuno">
<meta name="copyright" content="&copy; 2019 - 2022 Umio-Yasuno">
<meta name="keywords" content="Coelacanth&#39;s Dream, Sabrina, Mendocino, Coreboot">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style"><link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style"><style>
  html{background:#034759 fixed no-repeat;font-size:.95rem}body{display:grid;grid-template:var(--body-grid,repeat(4,auto) 2rem/auto .5rem .25rem);gap:1rem 0;scrollbar-width:thin;scrollbar-color:rgba(5,110,138,.9)#0000}.site-title{grid-row:1/2;grid-column:1/-3;margin:.5rem 0 0;font:2rem/1 monospace;word-spacing:100vw;text-align:right;isolation:isolate;text-shadow:.1em -.1em .8em #f1f4f3}.site-title-link{color:#b7c8c4;text-decoration:none;padding:0}.site-title-link:hover{color:#dae3e0}.lain-e{display:inline-block;font:700 .7em/.7 monospace;transform:rotate(-32deg);padding:0 .3ch .3ex;margin:0 -.1em 0 0;background-color:#0005;border-radius:50%}.text{display:grid;grid-row:var(--text-row,2/3);grid-column:var(--text-column,1/-2);color:#fffefe;line-height:1.6;grid-template:auto/.5% .5% auto 1%;gap:.8rem 0;overflow:hidden;overflow-wrap:anywhere;word-break:break-word}footer{display:var(--f-disp,grid);grid-row:3/4;grid-column:1/-1;contain:content}.side,.slide{position:fixed;contain:content}.side{display:var(--side-disp,none)}.slide{display:grid;visibility:var(--slide-vis,hidden)}a{color:#b7ffff;text-decoration:none;margin:0;padding:0 .2rem}hr{background-color:#17736b;padding:0;border-width:0;width:99%;height:1px}::-webkit-scrollbar{width:.2rem;height:.2rem;background-color:#0000}::-webkit-scrollbar-thumb{background-color:rgba(5,110,138,.9)}::-webkit-scrollbar-corner,::-webkit-scrollbar-resizer{display:none}.crt{background:radial-gradient(#eee1 4%,#0000 95%,#111 98%)50%/contain fixed no-repeat,linear-gradient(to bottom,#0000 55%,#0003 55%)50%/100% .5rem fixed repeat-y,linear-gradient(to right,#f002 33.4%,#0802 33.4%,#0802 66.8%,#00f2 66.8%)50%/.25rem 100% fixed repeat-x;opacity:.3;width:100%;height:100%;position:fixed;inset:0;z-index:2;pointer-events:none;isolation:isolate;contain:strict}.sb{display:inline-block;font:.8rem/1.2 sans-serif;margin:auto 0;padding:.12rem .5rem .24rem;max-width:max-content;text-align:center;cursor:pointer;color:#eff;border:1px solid var(--sb-brdr,#046a85);text-decoration:none;background-image:linear-gradient(to bottom,#04576d 0%,#034f63 100%);contain:content}.sb:active{--sb-brdr:#04576d}.sb::before{content:attr(data-btn-txt)}.rss::before{content:"RSS: " attr(data-rss-name)}.rss-block{display:flex;gap:.2rem}.share-block{display:flex;flex-flow:row wrap;gap:.2rem .25rem;justify-content:flex-end}@media(min-width:840px){body{--body-grid:repeat(5, auto) 6vh / calc(160px + 1rem) 0.2rem 0.6rem auto 0 0.5rem}.text{--text-row:auto;--text-column:2/-2}.side{--side-disp:block;height:98vh;width:160px;inset:1vh 0 0;padding:0 .5rem;color:#28c8bb;border-right:1px solid #17736b;font-size:1rem;overflow:scroll}.slide{display:none}footer{grid-column:2/-1}}
  .page-title{grid-column:2/-2;font:1.1rem sans-serif;color:#e5ebea;margin:0;padding:0}.sect-title{font-size:1rem;margin:0}.delay-ds{visibility:var(--ds,hidden)}.home,.posts,.cat-tag,.tag-comple{grid-column:2/-1}datalist{display:none}.page-main{font-size:.95rem;grid-column:2/-1;overflow:hidden;contain:content;display:flex;flex-flow:column nowrap;gap:.8rem 0}.page-main>p{margin:0}.page-main>p::before{content:'';padding:0 .25rem}.delay-page{visibility:var(--dp,hidden)}.page-title{color:#f7ab39;font:1rem/1.4 sans-serif;grid-column:2/-2;margin:0;overflow-wrap:break-word;word-break:break-word}figure{width:98%;height:54vh}.article-time{grid-column:3/-1;display:flex;text-align:end;margin:0;flex-flow:column nowrap;gap:.1rem 0;color:#28c8bb;font:.9rem/1.1 monospace}
</style>
    <link rel="preload" href="https://www.coelacanth-dream.com/js/main.min.js" as="script">
    <script type="application/ld+json">{"@context":"https://schema.org/","@type":"Article","dateCreated":"2022-01-14","dateModified":"2022-07-15","datePublished":"2022-01-14","headline":"AMD Sabrina SoC に向けたさらなるパッチ","image":"https://www.coelacanth-dream.com/icon.png","name":"AMD Sabrina SoC に向けたさらなるパッチ"}</script>
  </head>
  <body><header class="site-title">
  <a href="https://www.coelacanth-dream.com/" class="site-title-link" title="Coelacanth&#39;s Dream">Coelacanth's Dream</a>
</header>
<link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css">

    <main class="text">
      <h1 class="page-title">AMD Sabrina SoC に向けたさらなるパッチ</h1>

  <article class="page-main delay-page"><aside class="share-block"><button aria-label="Copy URL button" class="share-copy-button sb cp-url" data-btn-txt="Share" onclick="copy_url({ url: true, title: false })" tabindex="0" type="button"></button><button aria-label="Copy URL button" class="share-copy-button sb cp-url-title" data-btn-txt="Copy URL & Title" onclick="copy_url({ url: true, title: true })" tabindex="0" type="button"></button></aside><aside class="article-time">
    <time datetime="2022-01-14T06:18:51+09:00">Post: 2022-01-14 06:18:51</time>
    <aside class="update">Update: 2022-07-15 14:23:54</aside>
  </aside><p>先日に続いて Coreboot に、<a href="https://github.com/felixheld" rel="noopener noreferrer" target="_blank" title="https://github.com/felixheld">Felix Held</a> 氏より、<em>AMD Sabrina SoC</em> (<code>Family 17h Model A0h (0x008A0F00)</code>) のサポート追加に向けたパッチが投稿されている。</p>
<ul>
<li><a href="https://review.coreboot.org/q/topic:amd-sabrina-soc" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/q/topic:amd-sabrina-soc">topic:amd-sabrina-soc · Gerrit Code Review</a></li>
</ul>
<blockquote>
<pre><code> #define SABRINA_A0_CPUID	0x008a0f00
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/c/coreboot/+/61087/2/src/soc/amd/sabrina/include/soc/cpu.h#6" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/61087/2/src/soc/amd/sabrina/include/soc/cpu.h#6">https://review.coreboot.org/c/coreboot/+/61087/2/src/soc/amd/sabrina/include/soc/cpu.h#6</a></cite>
</div>

</blockquote>
<section class="page-index"><h2 id="page-index">Index<a href="#page-index" class="head-cur-link" aria-hidden></a>
</h2>
<ul>
<li><a href="#chausie" title="#chausie">AMD Chausie</a>
<ul>
<li><a href="#uart" title="#uart">UARTコントローラ</a></li>
<li><a href="#cppc2" title="#cppc2">CPPC2 をサポートせず</a></li>
<li><a href="#pcie" title="#pcie">PCIe</a></li>
<li><a href="#sata" title="#sata">SATAコントローラを持たず</a></li>
</ul>
</li>
</ul>
</section>

<h2 id="chausie">AMD Chausie<a href="#chausie" class="head-cur-link" aria-hidden></a>
</h2>
<p><em>Sabrina SoC</em> のメインボード名は <em>AMD Chausie</em>。コードとしては、<em>AMD Chausie</em> ボード部に <em>FP6パッケージ</em> を採用する <em>AMD Majolica</em> を、FSP (Firmware Support Package) も <em>Cezanne SoC</em> をベースにしている。コードファイルのほとんどをコピーし、名前だけを置き換えた形となっている。<sup id="fnref:1"><a href="#fn:1" class="footnote-ref" role="doc-noteref">1</a></sup><br>
コードファイルを <em>Cezanne</em> 関連からコピーした理由に、<a href="https://github.com/felixheld" rel="noopener noreferrer" target="_blank" title="https://github.com/felixheld">Felix Held</a> 氏は、ひとまずビルドを成功させることを挙げている。<br>
そのためベース部の情報が多く、<em>Sabrina SoC</em> 、<em>AMD Chausie</em> 固有の情報はまだ読みにくいところがある。パッケージも、<em>Cezanne</em> 同様に FP6 が使われるかどうかはまだ判然としない。</p>
<p>それでも確かな部分を読んでいくと、<em>Sabrina SoC</em> では一部の機能、I/O が削減され、また規模が増やされた部分がわずかに存在する。</p>
<h3 id="uart">UARTコントローラ<a href="#uart" class="head-cur-link" aria-hidden></a>
</h3>
<p><em>Sabrina SoC</em> では UART (Universal Asynchronous Receiver Transmitter) コントローラが、<em>Cezanne</em> から 3基増やされている。</p>
<ul>
<li><a href="https://review.coreboot.org/c/coreboot/+/61082/4" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/61082/4">soc/amd/sabrina/include/aoac_defs: add additional UARTs (Id9876719) · Gerrit Code Review</a></li>
<li><a href="https://review.coreboot.org/c/coreboot/+/61086/3" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/61086/3">soc/amd/sabrina: add additional UART controllers (I628b1a7a) · Gerrit Code Review</a></li>
</ul>
<p><em>Cezanne</em> 、というより <em>Zen 2/3 APU (Renoir /Lucienne /Cezanne /Barcelo)</em> では UARTコントローラは 2基だったため、合計で 5基となる。<br>
<em>Zen/+ APU (Raven /Picasso /Raven2 [Dali /Pollock])</em> では 4基だったため、それよりも 1基増やされた。<br>
UART はデバイス間のシリアル通信に使われるため、組み込み向け製品への採用を想定しているのかもしれない。</p>
<h3 id="cppc2">CPPC2 をサポートせず<a href="#cppc2" class="head-cur-link" aria-hidden></a>
</h3>
<p><em>Sabrina SoC</em> では CPPC2 (Collaborative Processor Performance Control 2) をサポートしないとし、<em>Cezanne SoC</em> からコピーした CPPC2 関連のコードファイルを削除している。<br>
CPPC は電源管理機能の 1つであり、CPPC2 ではクロックの選択が高速化されている。CPPC2 のサポートは性能と電力効率、両方の向上に効果があるとされ、AMD CPU/SoC では <em>Zen 2 アーキテクチャ</em> の世代から実装されている。<br>
だがそれを <em>Sabrina SoC</em> ではサポートしないという。</p>
<p><em>Sabrina SoC</em> は CPUID Family は 17h (23) であり、アーキテクチャは <em>Zen/+/2</em> のどれかと見られるが、CPPC2 をサポートしないことから <em>Zen/+</em> の可能性も充分に考えられるようになった。<br>
ただ、今になって CPU部が <em>Zen/+ アーキテクチャ</em> の APU/SoC が新規に登場するというのも不自然だが、CPPC2 をサポートしない <em>Zen 2 アーキテクチャ</em> というのもどこかちぐはぐに感じられる。</p>
<ul>
<li><a href="https://review.coreboot.org/c/coreboot/+/61096" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/61096">soc/amd/sabrina: drop CPPC code (I71a1b071) · Gerrit Code Review</a></li>
</ul>
<h3 id="pcie">PCIe<a href="#pcie" class="head-cur-link" aria-hidden></a>
</h3>
<p><em>Sabrina SoC</em> では <em>Zen 2/3 APU</em> と比べて規模が抑えられているように見える。</p>
<p>Dicrete GPU用の PCIe GPP (General Purpose Port) Bridge 1基でそこから出せるポート数は 1ポート。<em>Zen 2/3 APU</em> では PCIe GFX/GPP Bridge から 3ポートに分割して出すことが可能だった。<br>
<em>Zen/+ APU</em> でも PCIe GFX/GPP Bridge 1基から 1ポートという仕様だったため、それらと同様の仕様に戻したとも見られる。<br>
それ以外の PCIe GPP を合わせて 6ポートとなり、<em>Raven2 (Dali /Pollock)</em> 以外の <em>Zen系 APU</em> が持つ 7ポートより 1ポート少ない。<br>
以上はポート数であり、全体の PCIeレーン数は不明。<br>
とはいえ、分割可能なポート数を減らしていることと <em>Sabrina SoC</em> が内蔵 GPU を持つ APU であることを考えると、<em>Zen 2/3 APU</em> より小さいと思われる。</p>
<blockquote>
<pre><code> -/* PCIe GFX/GPP Bridge device 1 with up to 3 ports */
 +/* PCIe GFX/GPP Bridge device 1 with no ports */
  #define PCIE_GPP_BRIDGE_1_DEV	0x1
	 
 -#define PCIE_GPP_1_0_FUNC	1
 -#define PCIE_GPP_1_0_DEVFN	PCI_DEVFN(PCIE_GPP_BRIDGE_1_DEV, PCIE_GPP_1_0_FUNC)
 -#define SOC_GPP_1_0_DEV		_SOC_DEV(PCIE_GPP_BRIDGE_1_DEV, PCIE_GPP_1_0_FUNC)
 -
 -#define PCIE_GPP_1_1_FUNC	2
 -#define PCIE_GPP_1_1_DEVFN	PCI_DEVFN(PCIE_GPP_BRIDGE_1_DEV, PCIE_GPP_1_1_FUNC)
 -#define SOC_GPP_1_1_DEV		_SOC_DEV(PCIE_GPP_BRIDGE_1_DEV, PCIE_GPP_1_1_FUNC)
 -
 -#define PCIE_GPP_1_2_FUNC	3
 -#define PCIE_GPP_1_2_DEVFN	PCI_DEVFN(PCIE_GPP_BRIDGE_1_DEV, PCIE_GPP_1_2_FUNC)
 -#define SOC_GPP_1_2_DEV		_SOC_DEV(PCIE_GPP_BRIDGE_1_DEV, PCIE_GPP_1_2_FUNC)
 -
 -/* PCIe GPP Bridge device 2 with up to 7 ports */
 +/* PCIe GPP Bridge device 2 with up to 6 ports */
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/plugins/gitiles/coreboot/+/cfa7f283968621d31a49c5179496e72ec7504ce5%5E%21/#F0" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/plugins/gitiles/coreboot/+/cfa7f283968621d31a49c5179496e72ec7504ce5%5E%21/#F0">Diff - cfa7f283968621d31a49c5179496e72ec7504ce5^! - coreboot - Gitiles</a></cite>
</div>

</blockquote>
<h3 id="sata">SATAコントローラを持たず<a href="#sata" class="head-cur-link" aria-hidden></a>
</h3>
<p><em>Sabrisa SoC</em> は SATAコントローラを持たないとされている。<br>
<em>Raven2 (Pollock)</em> が搭載可能な小型、省電力クラスのパッケージ、<em>FT5</em> では SATAインターフェイスを持たなかったが、それに近い。<br>
<span class="thread-link"><a rel="noopener noreferrer" target="_blank" href="https://www.coelacanth-dream.com/posts/2020/02/12/amd-pollock-ft5/" title="/posts/2020/02/12/amd-pollock-ft5/">Chromebookに搭載されるPollockはFT5ソケット ――DDR4シングルチャネル、SATA無し | Coelacanth&rsquo;s Dream</a></span>

だが <em>Raven2 (Pollock)</em> 自体は SATAコントローラを 2基持ち、<em>FT5</em> パッケージの仕様としてインターフェイスを廃した形であるため、SoC 自体に SATAコントローラを持たない <em>Sabrina</em> とは色が異なる。<br>
最近は NVMe SSD がメインストレージになってきているが、割り切った変更であるようにも思える。<br>
<em>Sabrina SoC</em> は、内部ストレージをそう搭載しないモバイル向けに開発された SoC なのだろうか。</p>
<blockquote>
<pre><code> soc/amd/sabrina/fsp_m_params: drop sata_enable UPD write
	
 There are no SATA controllers on the Sabrina SoC. The UPD field will be
 removed later as a part of the initial UPD header update.
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/c/coreboot/+/61091/3" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/61091/3">soc/amd/sabrina/fsp_m_params: drop sata_enable UPD write (Iedefd9f1) · Gerrit Code Review</a></cite>
</div>

</blockquote>
<p><em>Sabrina SoC</em> については、まだ AMDGPUドライバ等へのパッチが公開されていないため、謎がまだまだある存在ではあるが、I/O の規模から <em>Raven2 (Dali /Pollock)</em> に似ているように思う。<br>
<em>Raven2 (Dali /Pollock)</em> は CPU <em>Zen</em> 2-Core、GPU <em>Vega (gfx909)</em> 3CU という、小規模で、低コスト省電力が必要なプラットフォームに向けた APU/SoC。<br>
<em>Zen 2 アーキテクチャ</em> を採用する <em>Renoir APU</em> からは、CPU 8-Core の APU がメインとなり、更新されるのも上位帯に向けたものだった。<em>VanGogh APU</em> は <em>Zen 2</em> 4-Core、<em>RDNA 2</em> 8CU であり、小規模な APU と言えるかもしれないが、カスタム APU であるため、一般向け製品に採用される見込みは薄い。<br>
そうした中で、<em>Sabrina SoC</em> は <em>Raven2</em> 以降の小規模 APU となるかもしれない。</p>
<table>
<thead>
<tr>
<th style="text-align:left"></th>
<th style="text-align:center">Raven /Picasso<br>/Raven2 (Dali)</th>
<th style="text-align:center">Renoir /Cezanne<br>/Barcelo</th>
<th style="text-align:center">Raven2<br>(Pollock)</th>
<th style="text-align:center">Sabrina</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left">Package</td>
<td style="text-align:center">FP5</td>
<td style="text-align:center">FP6</td>
<td style="text-align:center">FT5</td>
<td style="text-align:center">?</td>
</tr>
<tr>
<td style="text-align:left">Base board name</td>
<td style="text-align:center">Mandolin</td>
<td style="text-align:center">Majolica</td>
<td style="text-align:center">Cereme</td>
<td style="text-align:center">Chausie</td>
</tr>
<tr>
<td style="text-align:left">UART controller</td>
<td style="text-align:center">4</td>
<td style="text-align:center">2</td>
<td style="text-align:center">4?</td>
<td style="text-align:center">5</td>
</tr>
<tr>
<td style="text-align:left">SATA controller</td>
<td style="text-align:center">2</td>
<td style="text-align:center">0</td>
<td style="text-align:center">2</td>
<td style="text-align:center">0</td>
</tr>
<tr>
<td style="text-align:left">PCIe GPP</td>
<td style="text-align:center">7</td>
<td style="text-align:center">7</td>
<td style="text-align:center">5</td>
<td style="text-align:center">6</td>
</tr>
</tbody>
</table>
<section class="reference"><h3 id="reference_title">参考リンク<a href="#reference_title" class="head-cur-link" aria-hidden></a>
</h3>
<ul>
<li><a href="https://emb.macnica.co.jp/articles/8191/" rel="noopener noreferrer" target="_blank" title="https://emb.macnica.co.jp/articles/8191/">よく分かる！ シリアル通信基礎講座 | 組込み技術ラボ</a></li>
</ul>
</section>

<div class="footnotes" role="doc-endnotes">
<hr>
<ol>
<li id="fn:1">
<p><a href="https://review.coreboot.org/c/coreboot/+/61076" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/61076">vc/amd/fsp/sabrina: add as a copy of vc/amd/fsp/cezanne (Ib3bf5059) · Gerrit Code Review</a> <br> <a href="https://review.coreboot.org/c/coreboot/+/61079/3" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/61079/3">mb/amd/chausie: add mainboard as copy of mb/amd/majolica (Ic7b18f7a) · Gerrit Code Review</a>&#160;<a href="#fnref:1" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
</ol>
</div>
</article><nav class="article-bottom-tags delay-page"><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/sabrina/" title="Sabrina">#Sabrina</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/mendocino/" title="Mendocino">#Mendocino</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/coreboot/" title="Coreboot">#Coreboot</a></nav><aside class="article-bottom-misc delay-page">
  <a href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2022/01/14/amd-sabrina-soc-more-patch.md" class="changelog sb" rel="noopener noreferrer" target="_blank">Changelog</a>
</aside>
    </main><link rel="stylesheet" href="https://www.coelacanth-dream.com/css/ds.min.css"><footer class="delay-ds"><hr>
  <nav class="foot-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
<a href="#" class="pagetop sb">Page Top</a>
  </nav><nav class="rss-block"><a aria-label="RSS: Home" class="rss sb" data-rss-name="Home" href="https://www.coelacanth-dream.com/posts/index.xml" role="button" tabindex="0" target="_blank"></a><a aria-label="RSS: Updated" class="rss sb" data-rss-name="Updated" href="https://www.coelacanth-dream.com/lastmod/index.xml" role="button" tabindex="0" target="_blank"></a></nav>
<aside class="site-desc"><aside class="hosted">Hosted by <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" rel="noopener noreferrer" target="_blank">Github Pages</a>
</aside><aside class="hosted powered">Powered by <a href="https://github.com/gohugoio/hugo" rel="noopener noreferrer" target="_blank">Hugo 0.119.0</a>
</aside></aside><aside class="copyright">&copy; 2019 - 2022 Umio-Yasuno</aside>
</footer>
<aside class="side">
  <aside class="side-block delay-ds" id="side-menu"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/amd/" class="menu-cat-tag-lower">AMD</a><a href="https://www.coelacanth-dream.com/categories/apu/" class="menu-cat-tag-lower">APU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/coreboot/" class="menu-cat-tag-lower">Coreboot</a><a href="https://www.coelacanth-dream.com/tags/mendocino/" class="menu-cat-tag-lower">Mendocino</a><a href="https://www.coelacanth-dream.com/tags/sabrina/" class="menu-cat-tag-lower">Sabrina</a>
  </nav></nav>

  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
</nav>
  </aside>
</aside>
<aside class="slide"><input checked id="menu-open" type="checkbox">
  <label class="menu-label" for="menu-open"></label>

  <nav class="slide-menu-block"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/amd/" class="menu-cat-tag-lower">AMD</a><a href="https://www.coelacanth-dream.com/categories/apu/" class="menu-cat-tag-lower">APU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/coreboot/" class="menu-cat-tag-lower">Coreboot</a><a href="https://www.coelacanth-dream.com/tags/mendocino/" class="menu-cat-tag-lower">Mendocino</a><a href="https://www.coelacanth-dream.com/tags/sabrina/" class="menu-cat-tag-lower">Sabrina</a>
  </nav></nav>
  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>

    </nav>
  </nav>
</aside>
<div class="crt"></div>
    <script defer src="https://www.coelacanth-dream.com/js/main.min.js"></script>

    <template id="msg_tmp">
      <div id="toast_msg" class="toast_msg"></div>
    </template>
  </body>
</html>