port_names
    a_clock
    a_reset
    a_auto_intsink_in_sync_0
    a_auto_int_in_xing_in_2_sync_0
    a_auto_int_in_xing_in_1_sync_0
    a_auto_int_in_xing_in_0_sync_0
    a_auto_int_in_xing_in_0_sync_1
    a_auto_tl_master_xing_out_a_ready
    a_auto_tl_master_xing_out_a_valid
    a_auto_tl_master_xing_out_a_bits_opcode
    a_auto_tl_master_xing_out_a_bits_param
    a_auto_tl_master_xing_out_a_bits_size
    a_auto_tl_master_xing_out_a_bits_source
    a_auto_tl_master_xing_out_a_bits_address
    a_auto_tl_master_xing_out_a_bits_mask
    a_auto_tl_master_xing_out_a_bits_data
    a_auto_tl_master_xing_out_a_bits_corrupt
    a_auto_tl_master_xing_out_b_ready
    a_auto_tl_master_xing_out_b_valid
    a_auto_tl_master_xing_out_b_bits_opcode
    a_auto_tl_master_xing_out_b_bits_param
    a_auto_tl_master_xing_out_b_bits_size
    a_auto_tl_master_xing_out_b_bits_source
    a_auto_tl_master_xing_out_b_bits_address
    a_auto_tl_master_xing_out_b_bits_mask
    a_auto_tl_master_xing_out_b_bits_data
    a_auto_tl_master_xing_out_b_bits_corrupt
    a_auto_tl_master_xing_out_c_ready
    a_auto_tl_master_xing_out_c_valid
    a_auto_tl_master_xing_out_c_bits_opcode
    a_auto_tl_master_xing_out_c_bits_param
    a_auto_tl_master_xing_out_c_bits_size
    a_auto_tl_master_xing_out_c_bits_source
    a_auto_tl_master_xing_out_c_bits_address
    a_auto_tl_master_xing_out_c_bits_data
    a_auto_tl_master_xing_out_c_bits_corrupt
    a_auto_tl_master_xing_out_d_ready
    a_auto_tl_master_xing_out_d_valid
    a_auto_tl_master_xing_out_d_bits_opcode
    a_auto_tl_master_xing_out_d_bits_param
    a_auto_tl_master_xing_out_d_bits_size
    a_auto_tl_master_xing_out_d_bits_source
    a_auto_tl_master_xing_out_d_bits_sink
    a_auto_tl_master_xing_out_d_bits_denied
    a_auto_tl_master_xing_out_d_bits_data
    a_auto_tl_master_xing_out_d_bits_corrupt
    a_auto_tl_master_xing_out_e_ready
    a_auto_tl_master_xing_out_e_valid
    a_auto_tl_master_xing_out_e_bits_sink
    a_auto_wfi_out_0
    a_auto_cease_out_0
    a_auto_halt_out_0
    a_auto_reset_vector_in
    a_auto_hartid_in
    b_clock
    b_reset
    b_auto_intsink_in_sync_0
    b_auto_int_in_xing_in_2_sync_0
    b_auto_int_in_xing_in_1_sync_0
    b_auto_int_in_xing_in_0_sync_0
    b_auto_int_in_xing_in_0_sync_1
    b_auto_tl_master_xing_out_a_ready
    b_auto_tl_master_xing_out_a_valid
    b_auto_tl_master_xing_out_a_bits_opcode
    b_auto_tl_master_xing_out_a_bits_param
    b_auto_tl_master_xing_out_a_bits_size
    b_auto_tl_master_xing_out_a_bits_source
    b_auto_tl_master_xing_out_a_bits_address
    b_auto_tl_master_xing_out_a_bits_mask
    b_auto_tl_master_xing_out_a_bits_data
    b_auto_tl_master_xing_out_a_bits_corrupt
    b_auto_tl_master_xing_out_b_ready
    b_auto_tl_master_xing_out_b_valid
    b_auto_tl_master_xing_out_b_bits_opcode
    b_auto_tl_master_xing_out_b_bits_param
    b_auto_tl_master_xing_out_b_bits_size
    b_auto_tl_master_xing_out_b_bits_source
    b_auto_tl_master_xing_out_b_bits_address
    b_auto_tl_master_xing_out_b_bits_mask
    b_auto_tl_master_xing_out_b_bits_data
    b_auto_tl_master_xing_out_b_bits_corrupt
    b_auto_tl_master_xing_out_c_ready
    b_auto_tl_master_xing_out_c_valid
    b_auto_tl_master_xing_out_c_bits_opcode
    b_auto_tl_master_xing_out_c_bits_param
    b_auto_tl_master_xing_out_c_bits_size
    b_auto_tl_master_xing_out_c_bits_source
    b_auto_tl_master_xing_out_c_bits_address
    b_auto_tl_master_xing_out_c_bits_data
    b_auto_tl_master_xing_out_c_bits_corrupt
    b_auto_tl_master_xing_out_d_ready
    b_auto_tl_master_xing_out_d_valid
    b_auto_tl_master_xing_out_d_bits_opcode
    b_auto_tl_master_xing_out_d_bits_param
    b_auto_tl_master_xing_out_d_bits_size
    b_auto_tl_master_xing_out_d_bits_source
    b_auto_tl_master_xing_out_d_bits_sink
    b_auto_tl_master_xing_out_d_bits_denied
    b_auto_tl_master_xing_out_d_bits_data
    b_auto_tl_master_xing_out_d_bits_corrupt
    b_auto_tl_master_xing_out_e_ready
    b_auto_tl_master_xing_out_e_valid
    b_auto_tl_master_xing_out_e_bits_sink
    b_auto_wfi_out_0
    b_auto_cease_out_0
    b_auto_halt_out_0
    b_auto_reset_vector_in
    b_auto_hartid_in
    cov_RocketTile

monitor_pc
    core.a_wb_reg_pc
    core.b_wb_reg_pc

monitor_valid
    core.a_wb_reg_valid
    core.b_wb_reg_valid
