|FPGA_LEDRAM
address[0] << i[0].DB_MAX_OUTPUT_PORT_TYPE
address[1] << i[1].DB_MAX_OUTPUT_PORT_TYPE
address[2] << i[2].DB_MAX_OUTPUT_PORT_TYPE
address[3] << i[3].DB_MAX_OUTPUT_PORT_TYPE
address[4] << i[4].DB_MAX_OUTPUT_PORT_TYPE
address[5] << i[5].DB_MAX_OUTPUT_PORT_TYPE
address[6] << i[6].DB_MAX_OUTPUT_PORT_TYPE
address[7] << i[7].DB_MAX_OUTPUT_PORT_TYPE
address[8] << i[8].DB_MAX_OUTPUT_PORT_TYPE
address[9] << i[9].DB_MAX_OUTPUT_PORT_TYPE
address[10] << i[10].DB_MAX_OUTPUT_PORT_TYPE
address[11] << i[11].DB_MAX_OUTPUT_PORT_TYPE
address[12] << i[12].DB_MAX_OUTPUT_PORT_TYPE
address[13] << i[13].DB_MAX_OUTPUT_PORT_TYPE
address[14] << i[14].DB_MAX_OUTPUT_PORT_TYPE
address[15] << i[15].DB_MAX_OUTPUT_PORT_TYPE
address[16] << i[16].DB_MAX_OUTPUT_PORT_TYPE
address[17] << i[17].DB_MAX_OUTPUT_PORT_TYPE
address[18] << i[18].DB_MAX_OUTPUT_PORT_TYPE
CS << CS_SW.DB_MAX_OUTPUT_PORT_TYPE
WE << WE_SW.DB_MAX_OUTPUT_PORT_TYPE
OE << OE_SW.DB_MAX_OUTPUT_PORT_TYPE
CS_SW => CS.DATAIN
WE_SW => WE.DATAIN
OE_SW => OE.DATAIN
addr_SW => i[0].CLK
addr_SW => i[1].CLK
addr_SW => i[2].CLK
addr_SW => i[3].CLK
addr_SW => i[4].CLK
addr_SW => i[5].CLK
addr_SW => i[6].CLK
addr_SW => i[7].CLK
addr_SW => i[8].CLK
addr_SW => i[9].CLK
addr_SW => i[10].CLK
addr_SW => i[11].CLK
addr_SW => i[12].CLK
addr_SW => i[13].CLK
addr_SW => i[14].CLK
addr_SW => i[15].CLK
addr_SW => i[16].CLK
addr_SW => i[17].CLK
addr_SW => i[18].CLK
addr_SW => i[19].CLK
addr_SW => i[20].CLK
addr_SW => i[21].CLK
addr_SW => i[22].CLK
addr_SW => i[23].CLK
addr_SW => i[24].CLK
addr_SW => i[25].CLK
addr_SW => i[26].CLK
addr_SW => i[27].CLK
addr_SW => i[28].CLK
addr_SW => i[29].CLK
addr_SW => i[30].CLK
addr_SW => i[31].CLK
LEDs[0] << LEDs[0].DB_MAX_OUTPUT_PORT_TYPE
LEDs[1] << LEDs[1].DB_MAX_OUTPUT_PORT_TYPE
LEDs[2] << LEDs[2].DB_MAX_OUTPUT_PORT_TYPE
LEDs[3] << LEDs[3].DB_MAX_OUTPUT_PORT_TYPE
LEDs[4] << LEDs[4].DB_MAX_OUTPUT_PORT_TYPE
LEDs[5] << LEDs[5].DB_MAX_OUTPUT_PORT_TYPE
LEDs[6] << LEDs[6].DB_MAX_OUTPUT_PORT_TYPE
LEDs[7] << LEDs[7].DB_MAX_OUTPUT_PORT_TYPE


