Fitter report for bias_card
Fri Jan 22 16:55:13 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Estimated Delay Added for Hold Timing
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Fri Jan 22 16:55:13 2010         ;
; Quartus II Version       ; 9.0 Build 235 06/17/2009 SP 2 SJ Full Version ;
; Revision Name            ; bias_card                                     ;
; Top-level Entity Name    ; bias_card                                     ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S10F780C5                                  ;
; Timing Models            ; Final                                         ;
; Total logic elements     ; 7,104 / 10,570 ( 67 % )                       ;
; Total pins               ; 209 / 427 ( 49 % )                            ;
; Total virtual pins       ; 0                                             ;
; Total memory bits        ; 69,632 / 920,448 ( 8 % )                      ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                                ;
; Total PLLs               ; 1 / 6 ( 17 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                             ; Setting            ; Default Value                  ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                             ; EP1S10F780C5       ;                                ;
; Fit Attempts to Skip                                               ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                               ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; On                 ; Off                            ;
; Auto Packed Registers                                              ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                 ; Off                            ;
; Perform Register Duplication for Performance                       ; On                 ; Off                            ;
; Perform Register Retiming for Performance                          ; On                 ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; On                 ; Off                            ;
; Physical Synthesis Effort Level                                    ; Extra              ; Normal                         ;
; Use smart compilation                                              ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                ; Off                            ;
; Router Timing Optimization Level                                   ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Optimize Timing                                                    ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                 ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                ; Off                            ;
; Final Placement Optimizations                                      ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                  ; 1                              ;
; Slow Slew Rate                                                     ; Off                ; Off                            ;
; PCI I/O                                                            ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                ; Off                            ;
; Auto Delay Chains                                                  ; On                 ; On                             ;
; Auto Merge PLLs                                                    ; On                 ; On                             ;
; Fitter Effort                                                      ; Auto Fit           ; Auto Fit                       ;
; Logic Cell Insertion - Logic Duplication                           ; Auto               ; Auto                           ;
; Auto Register Duplication                                          ; Auto               ; Auto                           ;
; Auto Global Clock                                                  ; On                 ; On                             ;
; Auto Global Register Control Signals                               ; On                 ; On                             ;
; Stop After Congestion Map Generation                               ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                ; Off                            ;
+--------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   1.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                                                 ; Action   ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[31][15]~3632                                                                                ; Deleted  ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[31][15]~3633                                                                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:0:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:0:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:1:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:1:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:2:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:2:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:3:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:3:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:4:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:4:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:5:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:5:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:6:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:6:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:7:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:7:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:8:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:8:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:9:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:9:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:10:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:10:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:11:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:11:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:12:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:12:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:13:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:13:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:14:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:14:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:15:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:15:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:16:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:16:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:17:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:17:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:18:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:18:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:19:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:19:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:20:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:20:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:21:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:21:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:22:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:22:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:23:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:23:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:24:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:24:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:25:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:25:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:26:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:26:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:27:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:27:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:28:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:28:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:29:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:29:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:30:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:30:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:31:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:31:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:0:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~0                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:0:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:1:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:1:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:2:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~0                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:2:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:3:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:3:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:4:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~0                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:4:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:5:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~0                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:5:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:6:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~0                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:6:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:7:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~0                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:7:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:8:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~0                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:8:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:9:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:9:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:10:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~0                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:10:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:11:spi_dac_ctrl_i|spi_if:i_spi_if|Add0~4                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:11:spi_dac_ctrl_i|spi_if:i_spi_if|bit_count[0]                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|Add1~14                                                                                                                  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|Equal13~1                                                                                                                ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]                                                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]_RTM016                                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[4]_RTM022                                                             ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM08  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM09  ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM010 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM011 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM012 ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[0]~8                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[0]~8_RTM013               ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[0]                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[1]                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[2]                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[3]                       ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~2                                                                                          ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~2_RTM017                                                                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~2_RTM023                                                                                   ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Add0~10                                                                                                            ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|Add0~0                                                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|count[0]                                                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|Add0~0                                                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|count[0]                                                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|Equal0~1                                                                                     ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_wishbone:wishbone|Add1~0                                                                                                                      ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_wishbone:wishbone|Equal2~0                                                                                                                    ; Modified ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/mce/cards/bias_card/bias_card/synth/bias_card.pin.


+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                 ;
+---------------------------------------------+---------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                           ;
+---------------------------------------------+---------------------------------------------------------------------------------+
; Total logic elements                        ; 7,104 / 10,570 ( 67 % )                                                         ;
;     -- Combinational with no register       ; 3121                                                                            ;
;     -- Register only                        ; 1762                                                                            ;
;     -- Combinational with a register        ; 2221                                                                            ;
;                                             ;                                                                                 ;
; Logic element usage by number of LUT inputs ;                                                                                 ;
;     -- 4 input functions                    ; 3040                                                                            ;
;     -- 3 input functions                    ; 1346                                                                            ;
;     -- 2 input functions                    ; 828                                                                             ;
;     -- 1 input functions                    ; 120                                                                             ;
;     -- 0 input functions                    ; 4                                                                               ;
;                                             ;                                                                                 ;
; Logic elements by mode                      ;                                                                                 ;
;     -- normal mode                          ; 6671                                                                            ;
;     -- arithmetic mode                      ; 433                                                                             ;
;     -- qfbk mode                            ; 362                                                                             ;
;     -- register cascade mode                ; 0                                                                               ;
;     -- synchronous clear/load mode          ; 1203                                                                            ;
;     -- asynchronous clear/load mode         ; 3864                                                                            ;
;                                             ;                                                                                 ;
; Total registers                             ; 3,983 / 13,052 ( 31 % )                                                         ;
; Total LABs                                  ; 849 / 1,057 ( 80 % )                                                            ;
; Logic elements in carry chains              ; 506                                                                             ;
; User inserted logic elements                ; 0                                                                               ;
; Virtual pins                                ; 0                                                                               ;
; I/O pins                                    ; 209 / 427 ( 49 % )                                                              ;
;     -- Clock pins                           ; 1 / 16 ( 6 % )                                                                  ;
; Global signals                              ; 5                                                                               ;
; M512s                                       ; 6 / 94 ( 6 % )                                                                  ;
; M4Ks                                        ; 19 / 60 ( 32 % )                                                                ;
; M-RAMs                                      ; 0 / 1 ( 0 % )                                                                   ;
; Total memory bits                           ; 69,632 / 920,448 ( 8 % )                                                        ;
; Total RAM block bits                        ; 91,008 / 920,448 ( 10 % )                                                       ;
; DSP block 9-bit elements                    ; 0 / 48 ( 0 % )                                                                  ;
; PLLs                                        ; 1 / 6 ( 17 % )                                                                  ;
; Global clocks                               ; 5 / 16 ( 31 % )                                                                 ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                                  ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )                                                                   ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )                                                                  ;
; SERDES receivers                            ; 0 / 44 ( 0 % )                                                                  ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                   ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                   ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                                                                   ;
; Average interconnect usage (total/H/V)      ; 11% / 10% / 14%                                                                 ;
; Peak interconnect usage (total/H/V)         ; 26% / 27% / 26%                                                                 ;
; Maximum fan-out node                        ; bc_pll:pll0|altpll:altpll_component|_clk0                                       ;
; Maximum fan-out                             ; 4066                                                                            ;
; Highest non-global fan-out signal           ; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|\rd_flux_fb_mem:i[5]~2 ;
; Highest non-global fan-out                  ; 999                                                                             ;
; Total fan-out                               ; 32050                                                                           ;
; Average fan-out                             ; 4.37                                                                            ;
+---------------------------------------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; dip_sw3    ; W23   ; 1        ; 0            ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw4    ; W24   ; 1        ; 0            ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; eeprom_si  ; T20   ; 1        ; 0            ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk      ; K17   ; 3        ; 21           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_cmd   ; V23   ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_spare ; V24   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_sync  ; AA28  ; 1        ; 0            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n      ; AC9   ; 7        ; 36           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx         ; AH9   ; 7        ; 44           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[0] ; V25   ; 1        ; 0            ; 8            ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[1] ; V26   ; 1        ; 0            ; 8            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[2] ; T25   ; 1        ; 0            ; 8            ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[3] ; T26   ; 1        ; 0            ; 8            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx1   ; U19   ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx2   ; U20   ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx3   ; W28   ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                            ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; dac_data[0]         ; G7    ; 4        ; 52           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[10]        ; N25   ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[11]        ; L28   ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[12]        ; N23   ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[13]        ; N21   ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[14]        ; N28   ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[15]        ; N19   ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[16]        ; A3    ; 4        ; 52           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[17]        ; B5    ; 4        ; 52           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[18]        ; C4    ; 4        ; 50           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[19]        ; C5    ; 4        ; 50           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[1]         ; M11   ; 4        ; 50           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[20]        ; A6    ; 4        ; 48           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[21]        ; D6    ; 4        ; 48           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[22]        ; D7    ; 4        ; 46           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[23]        ; C7    ; 4        ; 46           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[24]        ; D11   ; 4        ; 36           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[25]        ; A11   ; 4        ; 36           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[26]        ; C10   ; 4        ; 41           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[27]        ; E10   ; 4        ; 41           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[28]        ; A20   ; 3        ; 9            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[29]        ; A21   ; 3        ; 9            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[2]         ; J26   ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[30]        ; C21   ; 3        ; 7            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[31]        ; E21   ; 3        ; 7            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[3]         ; L19   ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[4]         ; J28   ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[5]         ; M21   ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[6]         ; M23   ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[7]         ; K28   ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[8]         ; M19   ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[9]         ; L26   ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_nclr            ; K26   ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dac_ncs[0]          ; F8    ; 4        ; 31           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[10]         ; N26   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[11]         ; L27   ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[12]         ; N24   ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[13]         ; N22   ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[14]         ; M27   ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[15]         ; N20   ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[16]         ; A4    ; 4        ; 52           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[17]         ; B3    ; 4        ; 52           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[18]         ; B4    ; 4        ; 50           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[19]         ; A5    ; 4        ; 50           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[1]          ; L11   ; 4        ; 50           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[20]         ; E6    ; 4        ; 48           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[21]         ; B7    ; 4        ; 48           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[22]         ; A7    ; 4        ; 48           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[23]         ; C6    ; 4        ; 46           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[24]         ; B11   ; 4        ; 36           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[25]         ; C11   ; 4        ; 36           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[26]         ; B10   ; 4        ; 36           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[27]         ; A10   ; 4        ; 41           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[28]         ; B20   ; 3        ; 9            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[29]         ; C20   ; 3        ; 9            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[2]          ; J25   ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[30]         ; B21   ; 3        ; 9            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[31]         ; D21   ; 3        ; 7            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[3]          ; L20   ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[4]          ; J27   ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[5]          ; M22   ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[6]          ; M24   ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[7]          ; K27   ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[8]          ; M20   ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[9]          ; L25   ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[0]         ; D8    ; 4        ; 46           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[10]        ; L21   ; 2        ; 0            ; 29           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[11]        ; L22   ; 2        ; 0            ; 29           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[12]        ; H28   ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[13]        ; H27   ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[14]        ; L24   ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[15]        ; L23   ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[16]        ; B23   ; 3        ; 5            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[17]        ; E23   ; 3        ; 5            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[18]        ; C23   ; 3        ; 5            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[19]        ; A23   ; 3        ; 5            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[1]         ; C8    ; 4        ; 46           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[20]        ; D22   ; 3        ; 5            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[21]        ; C22   ; 3        ; 7            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[22]        ; A22   ; 3        ; 7            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[23]        ; B22   ; 3        ; 7            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[24]        ; L18   ; 3        ; 3            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[25]        ; F17   ; 3        ; 1            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[26]        ; C24   ; 3        ; 3            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[27]        ; D23   ; 3        ; 5            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[28]        ; D20   ; 3        ; 9            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[29]        ; B18   ; 3        ; 17           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[2]         ; E8    ; 4        ; 46           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[30]        ; G19   ; 3        ; 12           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[31]        ; F19   ; 3        ; 12           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[3]         ; D9    ; 4        ; 44           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[4]         ; B9    ; 4        ; 44           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[5]         ; B8    ; 4        ; 44           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[6]         ; A8    ; 4        ; 44           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[7]         ; A9    ; 4        ; 44           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[8]         ; H25   ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[9]         ; H26   ; 2        ; 0            ; 29           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_cs           ; U25   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_sck          ; U26   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_so           ; T19   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; grn_led             ; T23   ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_dac_data       ; U5    ; 6        ; 53           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_data(n)    ; U6    ; 6        ; 53           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[0]     ; N6    ; 5        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[0](n)  ; N5    ; 5        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[10]    ; N3    ; 5        ; 53           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[10](n) ; N4    ; 5        ; 53           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[11]    ; T3    ; 6        ; 53           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[11](n) ; T4    ; 6        ; 53           ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[1]     ; N8    ; 5        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[1](n)  ; N7    ; 5        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[2]     ; M7    ; 5        ; 53           ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[2](n)  ; M8    ; 5        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[3]     ; L6    ; 5        ; 53           ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[3](n)  ; L5    ; 5        ; 53           ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[4]     ; L7    ; 5        ; 53           ; 29           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[4](n)  ; L8    ; 5        ; 53           ; 29           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[5]     ; N9    ; 5        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[5](n)  ; N10   ; 5        ; 53           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[6]     ; V5    ; 6        ; 53           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[6](n)  ; V6    ; 6        ; 53           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[7]     ; W6    ; 6        ; 53           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[7](n)  ; W5    ; 6        ; 53           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[8]     ; T8    ; 6        ; 53           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[8](n)  ; T7    ; 6        ; 53           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs[9]     ; T5    ; 6        ; 53           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs[9](n)  ; T6    ; 6        ; 53           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_sclk       ; T9    ; 6        ; 53           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_sclk(n)    ; T10   ; 6        ; 53           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_txa            ; V19   ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_txb            ; V20   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[0]           ; AF25  ; 8        ; 1            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[10]          ; AH22  ; 8        ; 5            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[11]          ; AG21  ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[12]          ; AH21  ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[13]          ; AF20  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[14]          ; AH20  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[15]          ; AG19  ; 8        ; 12           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[16]          ; AD18  ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[17]          ; AD19  ; 8        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[18]          ; AF19  ; 8        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[19]          ; AE19  ; 8        ; 9            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[1]           ; AG26  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[20]          ; AE20  ; 8        ; 7            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[21]          ; AD21  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[22]          ; AF21  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[23]          ; AE21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[24]          ; AF22  ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[25]          ; AE22  ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[26]          ; AF23  ; 8        ; 3            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[27]          ; AD23  ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[28]          ; AE24  ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[29]          ; AG18  ; 8        ; 17           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[2]           ; AH26  ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[30]          ; AH19  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[31]          ; AE18  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[3]           ; AG25  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[4]           ; AH25  ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[5]           ; AG24  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[6]           ; AH24  ; 8        ; 3            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[7]           ; AG23  ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[8]           ; AH23  ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[9]           ; AG22  ; 8        ; 5            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictorclk[1]        ; Y17   ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictorclk[2]        ; AB17  ; 8        ; 21           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; red_led             ; V27   ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_clk             ; U23   ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_nalert          ; W25   ; 1        ; 0            ; 6            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx1             ; Y26   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx2             ; U21   ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx3             ; Y28   ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena1          ; Y25   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena2          ; U22   ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena3          ; Y27   ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx                  ; AE10  ; 7        ; 36           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; wdog                ; T28   ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ylw_led             ; T24   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; card_id  ; T21   ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_data ; W26   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[10] ; AG9   ; 7        ; 44           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[11] ; AH10  ; 7        ; 41           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[12] ; AE9   ; 7        ; 44           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[13] ; AF9   ; 7        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[14] ; AD10  ; 7        ; 41           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[1]  ; AE11  ; 7        ; 36           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[2]  ; AD8   ; 7        ; 46           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[3]  ; AF11  ; 7        ; 36           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[4]  ; AF8   ; 7        ; 46           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[5]  ; AG11  ; 7        ; 36           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[6]  ; AG8   ; 7        ; 46           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[7]  ; AH11  ; 7        ; 36           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[8]  ; AH8   ; 7        ; 44           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[9]  ; AF10  ; 7        ; 41           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 32 / 48 ( 67 % ) ; 3.3V          ; --           ;
; 2        ; 37 / 48 ( 77 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 52 ( 48 % ) ; 3.3V          ; --           ;
; 4        ; 37 / 55 ( 67 % ) ; 3.3V          ; --           ;
; 5        ; 14 / 48 ( 29 % ) ; 3.3V          ; --           ;
; 6        ; 14 / 48 ( 29 % ) ; 3.3V          ; --           ;
; 7        ; 17 / 55 ( 31 % ) ; 3.3V          ; --           ;
; 8        ; 34 / 52 ( 65 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 332        ; 4        ; dac_data[16]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A4       ; 331        ; 4        ; dac_ncs[16]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A5       ; 338        ; 4        ; dac_ncs[19]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A6       ; 344        ; 4        ; dac_data[20]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A7       ; 348        ; 4        ; dac_ncs[22]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A8       ; 359        ; 4        ; dac_sclk[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 360        ; 4        ; dac_sclk[7]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 364        ; 4        ; dac_ncs[27]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 368        ; 4        ; dac_data[25]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 416        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 421        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 430        ; 3        ; dac_data[28]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A21      ; 433        ; 3        ; dac_data[29]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A22      ; 438        ; 3        ; dac_sclk[22]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A23      ; 443        ; 3        ; dac_sclk[19]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A24      ; 450        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 452        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 457        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 241        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA2      ; 240        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA3      ; 236        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA4      ; 237        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA5      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA8      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA9      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA10     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA11     ; 183        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 178        ; 7        ; ^VCCSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 163        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 162        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 151        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 148        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA19     ; 146        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA20     ; 140        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA21     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA22     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA23     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA24     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA25     ; 92         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA26     ; 93         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 89         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 88         ; 1        ; lvds_sync                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 233        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB2      ; 232        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB5      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB6      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB7      ; 229        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB8      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB9      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB10     ; 198        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 185        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB13     ; 172        ; 7        ; ^nCE                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 157        ; 8        ; ^MSEL2                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 152        ; 8        ; mictorclk[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB18     ; 126        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 134        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB23     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB24     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB27     ; 97         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 96         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC1      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC2      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC6      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC7      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC8      ; 197        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 190        ; 7        ; rst_n                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 184        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 181        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 179        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 173        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 155        ; 8        ; ^MSEL0                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 153        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 154        ; 8        ; PLL_ENA                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 136        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC20     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC21     ; 135        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC22     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC23     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC24     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC28     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD1      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD2      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD6      ; 212        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD7      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD8      ; 205        ; 7        ; test[2]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 217        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 196        ; 7        ; test[14]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 186        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD14     ; 170        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 167        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD18     ; 139        ; 8        ; mictor[16]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 131        ; 8        ; mictor[17]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 149        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 120        ; 8        ; mictor[21]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 112        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 109        ; 8        ; mictor[27]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD28     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE1      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE2      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE3      ; 242        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 175        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 227        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE6      ; 216        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE7      ; 213        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 204        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 201        ; 7        ; test[12]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 192        ; 7        ; tx                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE11     ; 189        ; 7        ; test[1]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE14     ; 171        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE15     ; 166        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE17     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE18     ; 141        ; 8        ; mictor[31]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 130        ; 8        ; mictor[19]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 124        ; 8        ; mictor[20]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 121        ; 8        ; mictor[23]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 114        ; 8        ; mictor[25]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 115        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE24     ; 108        ; 8        ; mictor[28]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE27     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE28     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF1      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF2      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 222        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF5      ; 220        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF6      ; 206        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 211        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF8      ; 207        ; 7        ; test[4]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 200        ; 7        ; test[13]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 195        ; 7        ; test[9]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 191        ; 7        ; test[3]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF14     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 161        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF17     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF18     ; 138        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF19     ; 132        ; 8        ; mictor[18]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 119        ; 8        ; mictor[13]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 123        ; 8        ; mictor[22]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 116        ; 8        ; mictor[24]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 111        ; 8        ; mictor[26]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 105        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF25     ; 104        ; 8        ; mictor[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF28     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 226        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG4      ; 223        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG5      ; 224        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG6      ; 215        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG7      ; 208        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 209        ; 7        ; test[6]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 199        ; 7        ; test[10]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 193        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 187        ; 7        ; test[5]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG14     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 160        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG17     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG18     ; 142        ; 8        ; mictor[29]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 133        ; 8        ; mictor[15]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 125        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG21     ; 122        ; 8        ; mictor[11]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 118        ; 8        ; mictor[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 107        ; 8        ; mictor[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 106        ; 8        ; mictor[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 102        ; 8        ; mictor[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 100        ; 8        ; mictor[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 225        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 228        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH5      ; 221        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH6      ; 214        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 210        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH8      ; 202        ; 7        ; test[8]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 203        ; 7        ; rx                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 194        ; 7        ; test[11]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 188        ; 7        ; test[7]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH19     ; 137        ; 8        ; mictor[30]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 129        ; 8        ; mictor[14]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 127        ; 8        ; mictor[12]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 117        ; 8        ; mictor[10]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 113        ; 8        ; mictor[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 110        ; 8        ; mictor[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 103        ; 8        ; mictor[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 101        ; 8        ; mictor[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 333        ; 4        ; dac_ncs[17]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B4       ; 336        ; 4        ; dac_ncs[18]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B5       ; 335        ; 4        ; dac_data[17]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B6       ; 346        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 345        ; 4        ; dac_ncs[21]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B8       ; 358        ; 4        ; dac_sclk[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B9       ; 357        ; 4        ; dac_sclk[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B10      ; 367        ; 4        ; dac_ncs[26]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B11      ; 372        ; 4        ; dac_ncs[24]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B14      ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 399        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B18      ; 420        ; 3        ; dac_sclk[29]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B19      ; 425        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 429        ; 3        ; dac_ncs[28]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B21      ; 434        ; 3        ; dac_ncs[30]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B22      ; 436        ; 3        ; dac_sclk[23]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B23      ; 446        ; 3        ; dac_sclk[16]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B24      ; 455        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 456        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 458        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 337        ; 4        ; dac_data[18]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C5       ; 339        ; 4        ; dac_data[19]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C6       ; 351        ; 4        ; dac_ncs[23]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C7       ; 353        ; 4        ; dac_data[23]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C8       ; 352        ; 4        ; dac_sclk[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C9       ; 355        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 365        ; 4        ; dac_data[26]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C11      ; 369        ; 4        ; dac_ncs[25]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C14      ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 398        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C17      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C18      ; 417        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 426        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 431        ; 3        ; dac_ncs[29]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C21      ; 435        ; 3        ; dac_data[30]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C22      ; 440        ; 3        ; dac_sclk[21]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C23      ; 444        ; 3        ; dac_sclk[18]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C24      ; 453        ; 3        ; dac_sclk[26]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C25      ; 451        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C28      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 334        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 347        ; 4        ; dac_data[21]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D7       ; 349        ; 4        ; dac_data[22]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D8       ; 350        ; 4        ; dac_sclk[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D9       ; 356        ; 4        ; dac_sclk[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D10      ; 366        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 371        ; 4        ; dac_data[24]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D14      ;            ;          ; VCCG_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 393        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D17      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D18      ; 419        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 428        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D20      ; 432        ; 3        ; dac_sclk[28]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D21      ; 437        ; 3        ; dac_ncs[31]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D22      ; 442        ; 3        ; dac_sclk[20]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D23      ; 441        ; 3        ; dac_sclk[27]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D24      ; 454        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D28      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E6       ; 343        ; 4        ; dac_ncs[20]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 342        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 354        ; 4        ; dac_sclk[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E9       ; 373        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 363        ; 4        ; dac_data[27]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E14      ;            ;          ; GNDG_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 392        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E17      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E18      ; 410        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 427        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E20      ; 447        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 439        ; 3        ; dac_data[31]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E23      ; 445        ; 3        ; dac_sclk[17]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E24      ; 12         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E28      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F1       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F8       ; 384        ; 4        ; dac_ncs[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F9       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F10      ; 362        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F12      ; 378        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 380        ; 4        ; #TMS                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 404        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 459        ; 3        ; dac_sclk[25]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F18      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F19      ; 423        ; 3        ; dac_sclk[31]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F20      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F27      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F28      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G1       ; 328        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G2       ; 329        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G7       ; 330        ; 4        ; dac_data[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G9       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G10      ; 361        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 375        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G13      ; 386        ; 4        ; #TDI                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 405        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 418        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 424        ; 3        ; dac_sclk[30]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G27      ; 0          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G28      ; 1          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H1       ; 320        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H2       ; 321        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H3       ; 324        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H4       ; 325        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H9       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H11      ; 374        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 377        ; 4        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 387        ; 4        ; #TDO                     ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 396        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 397        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 411        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 413        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H25      ; 5          ; 2        ; dac_sclk[8]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 4          ; 2        ; dac_sclk[9]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 8          ; 2        ; dac_sclk[13]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H28      ; 9          ; 2        ; dac_sclk[12]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J1       ; 311        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 312        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 315        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J4       ; 316        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J9       ; 385        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J11      ; 370        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 379        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 388        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 401        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 407        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 414        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 422        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J25      ; 13         ; 2        ; dac_ncs[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J26      ; 14         ; 2        ; dac_data[2]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J27      ; 17         ; 2        ; dac_ncs[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J28      ; 18         ; 2        ; dac_data[4]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K1       ; 303        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 304        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 308        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 307        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K7       ; 326        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 327        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 317        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K11      ; 376        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 382        ; 4        ; #TCK                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 389        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 394        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K15      ; 395        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 400        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 406        ; 3        ; inclk                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 412        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 415        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 37         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 2          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K22      ; 3          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K25      ; 22         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 21         ; 2        ; dac_nclr                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; K27      ; 25         ; 2        ; dac_ncs[7]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K28      ; 26         ; 2        ; dac_data[7]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L1       ; 295        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 296        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 299        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 300        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 318        ; 5        ; lvds_dac_ncs[3](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; L6       ; 319        ; 5        ; lvds_dac_ncs[3]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 323        ; 5        ; lvds_dac_ncs[4]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 322        ; 5        ; lvds_dac_ncs[4](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; L9       ; 314        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L10      ; 313        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L11      ; 340        ; 4        ; dac_ncs[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; L12      ; 381        ; 4        ; #TRST                    ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 390        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 403        ; 3        ; ^nCONFIG                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 409        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 448        ; 3        ; dac_sclk[24]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; L19      ; 16         ; 2        ; dac_data[3]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L20      ; 15         ; 2        ; dac_ncs[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L21      ; 7          ; 2        ; dac_sclk[10]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 6          ; 2        ; dac_sclk[11]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 10         ; 2        ; dac_sclk[15]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 11         ; 2        ; dac_sclk[14]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 29         ; 2        ; dac_ncs[9]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L26      ; 30         ; 2        ; dac_data[9]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L27      ; 33         ; 2        ; dac_ncs[11]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L28      ; 34         ; 2        ; dac_data[11]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 286        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 290        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 291        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 306        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 305        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 310        ; 5        ; lvds_dac_ncs[2]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 309        ; 5        ; lvds_dac_ncs[2](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; M9       ; 302        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 301        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 341        ; 4        ; dac_data[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M12      ; 383        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 391        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 402        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 408        ; 3        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M18      ; 449        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 28         ; 2        ; dac_data[8]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M20      ; 27         ; 2        ; dac_ncs[8]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M21      ; 20         ; 2        ; dac_data[5]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M22      ; 19         ; 2        ; dac_ncs[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M23      ; 24         ; 2        ; dac_data[6]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M24      ; 23         ; 2        ; dac_ncs[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M25      ; 38         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 39         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 42         ; 2        ; dac_ncs[14]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 287        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 283        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 298        ; 5        ; lvds_dac_ncs[10]         ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N4       ; 297        ; 5        ; lvds_dac_ncs[10](n)      ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; N5       ; 288        ; 5        ; lvds_dac_ncs[0](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; N6       ; 289        ; 5        ; lvds_dac_ncs[0]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N7       ; 293        ; 5        ; lvds_dac_ncs[1](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; N8       ; 294        ; 5        ; lvds_dac_ncs[1]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N9       ; 285        ; 5        ; lvds_dac_ncs[5]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N10      ; 284        ; 5        ; lvds_dac_ncs[5](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 45         ; 2        ; dac_data[15]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N20      ; 44         ; 2        ; dac_ncs[15]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N21      ; 41         ; 2        ; dac_data[13]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N22      ; 40         ; 2        ; dac_ncs[13]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N23      ; 36         ; 2        ; dac_data[12]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N24      ; 35         ; 2        ; dac_ncs[12]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N25      ; 32         ; 2        ; dac_data[10]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N26      ; 31         ; 2        ; dac_ncs[10]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N27      ; 46         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 43         ; 2        ; dac_data[14]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 282        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 281        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 280        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 292        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P20      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 49         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 48         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 47         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 279        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R3       ; 276        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 277        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 62         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 52         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 53         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 50         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 275        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T2       ; 278        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 273        ; 6        ; lvds_dac_ncs[11]         ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T4       ; 272        ; 6        ; lvds_dac_ncs[11](n)      ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T5       ; 260        ; 6        ; lvds_dac_ncs[9]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T6       ; 259        ; 6        ; lvds_dac_ncs[9](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T7       ; 268        ; 6        ; lvds_dac_ncs[8](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T8       ; 269        ; 6        ; lvds_dac_ncs[8]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T9       ; 264        ; 6        ; lvds_dac_sclk            ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T10      ; 263        ; 6        ; lvds_dac_sclk(n)         ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 60         ; 1        ; eeprom_so                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T20      ; 61         ; 1        ; eeprom_si                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T21      ; 56         ; 1        ; card_id                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T22      ; 57         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 65         ; 1        ; grn_led                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T24      ; 66         ; 1        ; ylw_led                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T25      ; 70         ; 1        ; slot_id[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T26      ; 69         ; 1        ; slot_id[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T27      ; 51         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 54         ; 1        ; wdog                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 274        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U3       ; 271        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U4       ; 270        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U5       ; 252        ; 6        ; lvds_dac_data            ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 251        ; 6        ; lvds_dac_data(n)         ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; U7       ; 247        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 248        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 255        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U10      ; 256        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 73         ; 1        ; ttl_nrx1                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U20      ; 74         ; 1        ; ttl_nrx2                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U21      ; 81         ; 1        ; ttl_tx2                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U22      ; 82         ; 1        ; ttl_txena2               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U23      ; 78         ; 1        ; smb_clk                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U24      ; 77         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 59         ; 1        ; eeprom_cs                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U26      ; 58         ; 1        ; eeprom_sck               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 55         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 265        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V2       ; 266        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V3       ; 262        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V4       ; 261        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V5       ; 239        ; 6        ; lvds_dac_ncs[6]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V6       ; 238        ; 6        ; lvds_dac_ncs[6](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; V7       ; 235        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 234        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 243        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V10      ; 244        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 218        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 128        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 85         ; 1        ; lvds_txa                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V20      ; 86         ; 1        ; lvds_txb                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V21      ; 95         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 94         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 91         ; 1        ; lvds_cmd                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V24      ; 90         ; 1        ; lvds_spare               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V25      ; 68         ; 1        ; slot_id[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V26      ; 67         ; 1        ; slot_id[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 63         ; 1        ; red_led                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 64         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 258        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W2       ; 257        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W3       ; 254        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W4       ; 253        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W5       ; 230        ; 6        ; lvds_dac_ncs[7](n)       ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; W6       ; 231        ; 6        ; lvds_dac_ncs[7]          ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W9       ; 267        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 182        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 180        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 176        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 168        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 165        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 164        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 159        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 156        ; 8        ; ^MSEL1                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 145        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 144        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W20      ; 87         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W23      ; 98         ; 1        ; dip_sw3                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W24      ; 99         ; 1        ; dip_sw4                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W25      ; 76         ; 1        ; smb_nalert               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W26      ; 75         ; 1        ; smb_data                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 72         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 71         ; 1        ; ttl_nrx3                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 250        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y2       ; 249        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y3       ; 246        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y4       ; 245        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y9       ; 174        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y11      ; 219        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y12      ; 177        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 169        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 158        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 150        ; 8        ; mictorclk[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y18      ; 147        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 143        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y20      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y25      ; 84         ; 1        ; ttl_txena1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y26      ; 83         ; 1        ; ttl_tx1                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 80         ; 1        ; ttl_txena3               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y28      ; 79         ; 1        ; ttl_tx3                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+-------------------------------+-----------------------------------------+
; Name                          ; bc_pll:pll0|altpll:altpll_component|pll ;
+-------------------------------+-----------------------------------------+
; SDC pin name                  ; pll0|altpll_component|pll               ;
; PLL type                      ; Enhanced                                ;
; Scan chain                    ; None                                    ;
; PLL mode                      ; Normal                                  ;
; Feedback source               ; --                                      ;
; Compensate clock              ; clock0                                  ;
; Compensated input/output pins ; --                                      ;
; Switchover on loss of clock   ; --                                      ;
; Switchover counter            ; --                                      ;
; Primary clock                 ; inclk0                                  ;
; Input frequency 0             ; 25.0 MHz                                ;
; Input frequency 1             ; --                                      ;
; Nominal PFD frequency         ; 25.0 MHz                                ;
; Nominal VCO frequency         ; 599.9 MHz                               ;
; Freq min lock                 ; 12.5 MHz                                ;
; Freq max lock                 ; 33.33 MHz                               ;
; Clock Offset                  ; 0 ps                                    ;
; M VCO Tap                     ; 0                                       ;
; M Initial                     ; 1                                       ;
; M value                       ; 24                                      ;
; N value                       ; 1                                       ;
; M counter delay               ; 0 ps                                    ;
; N counter delay               ; 0 ps                                    ;
; M2 value                      ; --                                      ;
; N2 value                      ; --                                      ;
; SS counter                    ; --                                      ;
; Downspread                    ; --                                      ;
; Spread frequency              ; --                                      ;
; Charge pump current           ; 50 uA                                   ;
; Loop filter resistance        ; 1.021000 KOhm                           ;
; Loop filter capacitance       ; 10 pF                                   ;
; Freq zero                     ; 0.240 MHz                               ;
; Bandwidth                     ; 550 KHz                                 ;
; Freq pole                     ; 15.844 MHz                              ;
; enable0 counter               ; --                                      ;
; enable1 counter               ; --                                      ;
; Real time reconfigurable      ; Off                                     ;
; Scan chain MIF file           ; --                                      ;
; Preserve PLL counter order    ; Off                                     ;
; PLL location                  ; PLL_5                                   ;
; Inclk0 signal                 ; inclk                                   ;
; Inclk1 signal                 ; --                                      ;
; Inclk0 signal type            ; Dedicated Pin                           ;
; Inclk1 signal type            ; --                                      ;
+-------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                    ;
+-------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------+
; Name                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+-------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------+
; bc_pll:pll0|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ; pll0|altpll_component|pll|clk[0] ;
; bc_pll:pll0|altpll:altpll_component|_clk1 ; clock1       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ; pll0|altpll_component|pll|clk[1] ;
; bc_pll:pll0|altpll:altpll_component|_clk2 ; clock2       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ; pll0|altpll_component|pll|clk[2] ;
; bc_pll:pll0|altpll:altpll_component|_clk3 ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ; pll0|altpll_component|pll|clk[3] ;
+-------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                      ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                  ; Library Name ;
+-----------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |bias_card                                                      ; 7104 (75)   ; 3983         ; 69632       ; 6     ; 19   ; 0      ; 0            ; 0       ; 0         ; 0         ; 209  ; 0            ; 3121 (75)    ; 1762 (0)          ; 2221 (0)         ; 506 (0)         ; 354 (1)    ; |bias_card                                                                                                                                                                                           ; work         ;
;    |all_cards:i_all_cards|                                      ; 267 (11)    ; 256          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 125 (0)           ; 131 (0)          ; 0 (0)           ; 128 (128)  ; |bias_card|all_cards:i_all_cards                                                                                                                                                                     ; work         ;
;       |reg:\i_all_cards_bank:10:all_cards_reg|                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:10:all_cards_reg                                                                                                                              ; work         ;
;       |reg:\i_all_cards_bank:3:all_cards_reg|                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:3:all_cards_reg                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:4:all_cards_reg|                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:4:all_cards_reg                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:5:all_cards_reg|                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:5:all_cards_reg                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:6:all_cards_reg|                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:6:all_cards_reg                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:7:all_cards_reg|                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:7:all_cards_reg                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:8:all_cards_reg|                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:8:all_cards_reg                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:9:all_cards_reg|                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:9:all_cards_reg                                                                                                                               ; work         ;
;    |bc_dac_ctrl:bc_dac_ctrl_slave|                              ; 4345 (0)    ; 2671         ; 2560        ; 2     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1674 (0)     ; 1490 (0)          ; 1181 (0)         ; 226 (0)         ; 7 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave                                                                                                                                                             ; work         ;
;       |bc_dac_ctrl_core:bcdc_core|                              ; 4312 (2604) ; 2659         ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1653 (1313)  ; 1490 (1249)       ; 1169 (42)        ; 226 (6)         ; 3 (3)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core                                                                                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:0:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:0:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:0:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:0:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:10:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:10:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:10:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:10:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:11:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:11:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:11:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:11:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:12:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:12:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:12:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:12:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:13:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:13:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:13:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:13:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:14:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:14:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:14:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:14:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:15:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:15:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:15:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:15:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:16:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:16:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:16:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:16:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:17:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:17:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:17:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:17:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:18:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:18:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:18:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:18:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:19:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:19:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:19:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:19:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:1:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:1:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:1:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:1:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:20:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:20:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:20:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:20:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:21:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:21:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:21:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:21:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:22:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:22:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:22:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:22:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:23:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:23:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:23:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:23:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:24:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:24:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:24:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:24:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:25:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:25:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:25:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:25:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:26:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:26:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:26:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:26:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:27:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:27:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:27:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:27:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:28:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:28:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:28:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:28:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:29:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:29:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:29:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:29:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:2:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:2:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:2:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:2:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:30:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:30:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:30:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:30:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:31:spi_dac_ctrl_i|      ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:31:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:31:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:31:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:3:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:3:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:3:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:3:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:4:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:4:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:4:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:4:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:5:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:5:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:5:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:5:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:6:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:6:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:6:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:6:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:7:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:7:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:7:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:7:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:8:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:8:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:8:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:8:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_flux_fb:9:spi_dac_ctrl_i|       ; 39 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 26 (1)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:9:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:9:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:9:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:0:spi_dac_ctrl_i|       ; 39 (1)      ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (1)             ; 26 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:0:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:0:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 26           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 25 (25)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:0:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:10:spi_dac_ctrl_i|      ; 38 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 24 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:10:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:10:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:10:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:11:spi_dac_ctrl_i|      ; 38 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 24 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:11:spi_dac_ctrl_i                                                                                  ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:11:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                ; work         ;
;             |spi_if:i_spi_if|                                   ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:11:spi_dac_ctrl_i|spi_if:i_spi_if                                                                  ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:1:spi_dac_ctrl_i|       ; 38 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 24 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:1:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:1:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:1:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:2:spi_dac_ctrl_i|       ; 39 (1)      ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 25 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:2:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:2:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 26           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:2:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:3:spi_dac_ctrl_i|       ; 38 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 24 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:3:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:3:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:3:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:4:spi_dac_ctrl_i|       ; 39 (1)      ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (1)             ; 26 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:4:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:4:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 26           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 25 (25)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:4:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:5:spi_dac_ctrl_i|       ; 38 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 24 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:5:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:5:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:5:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:6:spi_dac_ctrl_i|       ; 38 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 24 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:6:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:6:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:6:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:7:spi_dac_ctrl_i|       ; 39 (1)      ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 25 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:7:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:7:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 33 (33)     ; 26           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:7:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:8:spi_dac_ctrl_i|       ; 38 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (1)             ; 25 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:8:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:8:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:8:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;          |spi_dac_ctrl:\gen_spi_ln_bias:9:spi_dac_ctrl_i|       ; 38 (1)      ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (1)             ; 24 (0)           ; 5 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:9:spi_dac_ctrl_i                                                                                   ; work         ;
;             |fast2slow_clk_domain_crosser:i_clk_domain_crosser| ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:9:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser                                 ; work         ;
;             |spi_if:i_spi_if|                                   ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:9:spi_dac_ctrl_i|spi_if:i_spi_if                                                                   ; work         ;
;       |bc_dac_ctrl_wbs:bcdc_wbs|                                ; 33 (33)     ; 12           ; 2560        ; 2     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 12 (12)          ; 0 (0)           ; 4 (4)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs                                                                                                                                    ; work         ;
;          |ram_16x16:ln_bias_ram|                                ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram                                                                                                              ; work         ;
;             |alt3pram:alt3pram_component|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component                                                                                  ; work         ;
;                |altdpram:altdpram_component1|                   ; 0 (0)       ; 0            ; 256         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                     ; work         ;
;                   |altsyncram:ram_block|                        ; 0 (0)       ; 0            ; 256         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                ; work         ;
;                      |altsyncram_1lo1:auto_generated|           ; 0 (0)       ; 0            ; 256         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_1lo1:auto_generated ; work         ;
;                |altdpram:altdpram_component2|                   ; 0 (0)       ; 0            ; 256         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                     ; work         ;
;                   |altsyncram:ram_block|                        ; 0 (0)       ; 0            ; 256         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                ; work         ;
;                      |altsyncram_1lo1:auto_generated|           ; 0 (0)       ; 0            ; 256         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_1lo1:auto_generated ; work         ;
;          |ram_16x64:flux_fb_ram|                                ; 0 (0)       ; 0            ; 2048        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram                                                                                                              ; work         ;
;             |alt3pram:alt3pram_component|                       ; 0 (0)       ; 0            ; 2048        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component                                                                                  ; work         ;
;                |altdpram:altdpram_component1|                   ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                     ; work         ;
;                   |altsyncram:ram_block|                        ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                ; work         ;
;                      |altsyncram_blo1:auto_generated|           ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_blo1:auto_generated ; work         ;
;                |altdpram:altdpram_component2|                   ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                     ; work         ;
;                   |altsyncram:ram_block|                        ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                ; work         ;
;                      |altsyncram_blo1:auto_generated|           ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_blo1:auto_generated ; work         ;
;    |bc_pll:pll0|                                                ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_pll:pll0                                                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_pll:pll0|altpll:altpll_component                                                                                                                                                       ; work         ;
;    |dispatch:cmd0|                                              ; 1480 (350)  ; 429          ; 67072       ; 4     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1051 (343)   ; 29 (0)            ; 400 (7)          ; 186 (0)         ; 104 (89)   ; |bias_card|dispatch:cmd0                                                                                                                                                                             ; work         ;
;       |altsyncram:buf|                                          ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|altsyncram:buf                                                                                                                                                              ; work         ;
;          |altsyncram_a9p3:auto_generated|                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|altsyncram:buf|altsyncram_a9p3:auto_generated                                                                                                                               ; work         ;
;       |dispatch_cmd_receive:receiver|                           ; 372 (64)    ; 162          ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 210 (56)     ; 29 (0)            ; 133 (8)          ; 54 (11)         ; 12 (12)    ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver                                                                                                                                               ; work         ;
;          |binary_counter:word_counter|                          ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                   ; work         ;
;          |lvds_rx:cmd_rx|                                       ; 94 (10)     ; 82           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (2)       ; 13 (2)            ; 69 (6)           ; 32 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                ; work         ;
;             |binary_counter:sample_counter|                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                  ; work         ;
;             |dcfifo:data_buffer|                                ; 40 (0)      ; 30           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 11 (0)            ; 19 (0)           ; 24 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                             ; work         ;
;                |dcfifo_fd12:auto_generated|                     ; 40 (0)      ; 30           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 11 (0)            ; 19 (0)           ; 24 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                                  ; work         ;
;                   |alt_sync_fifo_qcj:sync_fifo|                 ; 40 (30)     ; 30           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 11 (11)           ; 19 (9)           ; 24 (14)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                      ; work         ;
;                      |add_sub_pf8:add_sub2|                     ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                                 ; work         ;
;                      |cntr_aua:cntr1|                           ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                       ; work         ;
;                      |dpram_t441:dpram4|                        ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                                    ; work         ;
;                         |altsyncram_6rh1:altsyncram14|          ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14       ; work         ;
;             |shift_reg:rx_buffer|                               ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                            ; work         ;
;             |shift_reg:rx_sample|                               ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                            ; work         ;
;          |parallel_crc:crc_calc|                                ; 174 (174)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                         ; work         ;
;          |reg:hdr0|                                             ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                      ; work         ;
;          |reg:hdr1|                                             ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                      ; work         ;
;       |dispatch_reply_transmit:transmitter|                     ; 596 (257)   ; 170          ; 1024        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 426 (250)    ; 0 (0)             ; 170 (7)          ; 74 (20)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter                                                                                                                                         ; work         ;
;          |binary_counter:word_counter|                          ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                             ; work         ;
;          |lvds_tx:reply_tx_a|                                   ; 75 (12)     ; 54           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (8)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a                                                                                                                      ; work         ;
;             |counter:bit_counter|                               ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter                                                                                                  ; work         ;
;             |fifo:data_buffer|                                  ; 14 (6)      ; 9            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer                                                                                                     ; work         ;
;                |altsyncram:fifo_storage|                        ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage                                                                             ; work         ;
;                   |altsyncram_tpb1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                              ; work         ;
;                |lpm_counter:read_pointer|                       ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer                                                                            ; work         ;
;                   |cntr_gvi:auto_generated|                     ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                    ; work         ;
;                |lpm_counter:write_pointer|                      ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer                                                                           ; work         ;
;                   |cntr_gvi:auto_generated|                     ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                   ; work         ;
;             |shift_reg:tx_buffer|                               ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer                                                                                                  ; work         ;
;          |lvds_tx:reply_tx_b|                                   ; 75 (12)     ; 54           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (8)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b                                                                                                                      ; work         ;
;             |counter:bit_counter|                               ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter                                                                                                  ; work         ;
;             |fifo:data_buffer|                                  ; 14 (6)      ; 9            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer                                                                                                     ; work         ;
;                |altsyncram:fifo_storage|                        ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage                                                                             ; work         ;
;                   |altsyncram_tpb1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                              ; work         ;
;                |lpm_counter:read_pointer|                       ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer                                                                            ; work         ;
;                   |cntr_gvi:auto_generated|                     ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                    ; work         ;
;                |lpm_counter:write_pointer|                      ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer                                                                           ; work         ;
;                   |cntr_gvi:auto_generated|                     ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                   ; work         ;
;             |shift_reg:tx_buffer|                               ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer                                                                                                  ; work         ;
;          |parallel_crc:crc_calc|                                ; 178 (178)   ; 44           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 44 (44)          ; 13 (13)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                   ; work         ;
;       |dispatch_wishbone:wishbone|                              ; 124 (82)    ; 52           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 72 (66)      ; 0 (0)             ; 52 (16)          ; 58 (22)         ; 3 (0)      ; |bias_card|dispatch:cmd0|dispatch_wishbone:wishbone                                                                                                                                                  ; work         ;
;          |us_timer:wdt|                                         ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |bias_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                     ; work         ;
;       |reg:hdr0|                                                ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|reg:hdr0                                                                                                                                                                    ; work         ;
;       |reg:hdr1|                                                ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|reg:hdr1                                                                                                                                                                    ; work         ;
;    |fpga_thermo:fpga_thermo0|                                   ; 213 (26)    ; 138          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (18)      ; 8 (0)             ; 130 (8)          ; 76 (0)          ; 6 (0)      ; |bias_card|fpga_thermo:fpga_thermo0                                                                                                                                                                  ; work         ;
;       |reg:thermo_data|                                         ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |bias_card|fpga_thermo:fpga_thermo0|reg:thermo_data                                                                                                                                                  ; work         ;
;       |smb_master:master2|                                      ; 113 (58)    ; 63           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (43)      ; 8 (0)             ; 55 (15)          ; 40 (4)          ; 3 (0)      ; |bias_card|fpga_thermo:fpga_thermo0|smb_master:master2                                                                                                                                               ; work         ;
;          |shift_reg:rx_data_reg|                                ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|fpga_thermo:fpga_thermo0|smb_master:master2|shift_reg:rx_data_reg                                                                                                                         ; work         ;
;          |shift_reg:tx_addr_reg|                                ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |bias_card|fpga_thermo:fpga_thermo0|smb_master:master2|shift_reg:tx_addr_reg                                                                                                                         ; work         ;
;          |us_timer:smb_timer|                                   ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |bias_card|fpga_thermo:fpga_thermo0|smb_master:master2|us_timer:smb_timer                                                                                                                            ; work         ;
;       |us_timer:timeout_timer|                                  ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |bias_card|fpga_thermo:fpga_thermo0|us_timer:timeout_timer                                                                                                                                           ; work         ;
;    |frame_timing:frame_timing_slave|                            ; 500 (0)     ; 369          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 131 (0)      ; 90 (0)            ; 279 (0)          ; 0 (0)           ; 105 (0)    ; |bias_card|frame_timing:frame_timing_slave                                                                                                                                                           ; work         ;
;       |frame_timing_core:ftc|                                   ; 40 (40)     ; 14           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 13 (13)          ; 0 (0)           ; 2 (2)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                     ; work         ;
;       |frame_timing_wbs:wbi|                                    ; 460 (300)   ; 355          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 105 (105)    ; 89 (31)           ; 266 (164)        ; 0 (0)           ; 103 (103)  ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi                                                                                                                                      ; work         ;
;          |reg:address_on_delay_reg|                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg                                                                                                             ; work         ;
;          |reg:feedback_delay_reg|                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg                                                                                                               ; work         ;
;          |reg:resync_req_reg|                                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg                                                                                                                   ; work         ;
;          |reg:sample_delay_reg|                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_delay_reg                                                                                                                 ; work         ;
;          |reg:sample_num_reg|                                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_num_reg                                                                                                                   ; work         ;
;    |id_thermo:id_thermo0|                                       ; 212 (60)    ; 113          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 99 (42)      ; 20 (0)            ; 93 (18)          ; 18 (0)          ; 3 (1)      ; |bias_card|id_thermo:id_thermo0                                                                                                                                                                      ; work         ;
;       |counter:byte_counter|                                    ; 8 (8)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|counter:byte_counter                                                                                                                                                 ; work         ;
;       |one_wire_master:master|                                  ; 98 (61)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master                                                                                                                                               ; work         ;
;          |binary_counter:bit_counter|                           ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:bit_counter                                                                                                                    ; work         ;
;          |binary_counter:timer_counter|                         ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:timer_counter                                                                                                                  ; work         ;
;          |shift_reg:rx_data_reg|                                ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                         ; work         ;
;          |shift_reg:tx_data_reg|                                ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                         ; work         ;
;       |reg:id_data0|                                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:id_data0                                                                                                                                                         ; work         ;
;       |reg:id_data1|                                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:id_data1                                                                                                                                                         ; work         ;
;       |reg:id_data2|                                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:id_data2                                                                                                                                                         ; work         ;
;       |reg:id_data3|                                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:id_data3                                                                                                                                                         ; work         ;
;       |reg:thermo_data0|                                        ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:thermo_data0                                                                                                                                                     ; work         ;
;       |reg:thermo_data1|                                        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:thermo_data1                                                                                                                                                     ; work         ;
;    |leds:leds_slave|                                            ; 12 (12)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |bias_card|leds:leds_slave                                                                                                                                                                           ; work         ;
+-----------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                    ;
+---------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+---------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_spare          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2            ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3            ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3             ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4             ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rx                  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1            ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n               ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk               ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]          ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]          ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]          ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]          ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_sync           ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd            ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_txa            ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_txb            ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[0]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[1]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[2]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[3]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[4]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[5]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[6]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[7]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[8]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[9]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[10]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[11]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[12]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[13]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[14]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[15]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[16]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[17]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[18]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[19]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[20]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[21]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[22]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[23]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[24]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[25]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[26]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[27]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[28]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[29]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[30]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[31]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[0]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[1]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[2]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[3]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[4]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[5]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[6]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[7]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[8]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[9]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[10]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[11]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[12]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[13]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[14]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[15]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[16]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[17]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[18]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[19]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[20]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[21]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[22]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[23]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[24]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[25]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[26]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[27]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[28]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[29]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[30]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[31]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[0]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[1]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[2]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[3]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[4]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[5]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[6]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[7]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[8]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[9]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[10]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[11]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[12]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[13]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[14]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[15]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[16]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[17]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[18]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[19]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[20]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[21]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[22]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[23]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[24]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[25]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[26]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[27]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[28]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[29]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[30]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[31]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_sclk       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_data       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_nclr            ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog                ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_nalert          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[0]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[1]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[2]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[3]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[4]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[5]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[6]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[7]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[8]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[9]           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[10]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[11]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[12]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[13]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[14]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[15]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[16]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[17]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[18]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[19]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[20]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[21]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[22]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[23]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[24]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[25]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[26]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[27]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[28]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[29]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[30]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[31]          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk[1]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk[2]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; tx                  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[1]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[2]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[3]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[5]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[7]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[9]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[10]            ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[11]            ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[12]            ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[13]            ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[14]            ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id             ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data            ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[4]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[6]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[8]             ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[0](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[1](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[2](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[3](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[4](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[5](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[6](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[7](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[8](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[9](n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[10](n) ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs[11](n) ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_sclk(n)    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_data(n)    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+---------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------+-------------------+---------+
; lvds_spare                                                                      ;                   ;         ;
; ttl_nrx2                                                                        ;                   ;         ;
; ttl_nrx3                                                                        ;                   ;         ;
; eeprom_si                                                                       ;                   ;         ;
; dip_sw3                                                                         ;                   ;         ;
; dip_sw4                                                                         ;                   ;         ;
; rx                                                                              ;                   ;         ;
; ttl_nrx1                                                                        ;                   ;         ;
;      - rst                                                                      ; 0                 ; ON      ;
; rst_n                                                                           ;                   ;         ;
;      - rst                                                                      ; 0                 ; ON      ;
; inclk                                                                           ;                   ;         ;
; slot_id[0]                                                                      ;                   ;         ;
;      - dispatch:cmd0|Selector48~5                                               ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux7~0                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux5~0                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux6~0                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux4~0                                                     ; 1                 ; ON      ;
; slot_id[1]                                                                      ;                   ;         ;
;      - dispatch:cmd0|Mux0~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux7~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~0                                                     ; 0                 ; ON      ;
;      - Mux30~19                                                                 ; 0                 ; ON      ;
; slot_id[2]                                                                      ;                   ;         ;
;      - dispatch:cmd0|Mux0~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux7~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~0                                                     ; 0                 ; ON      ;
;      - dispatch:cmd0|Selector46~8                                               ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~28                 ; 0                 ; ON      ;
; slot_id[3]                                                                      ;                   ;         ;
;      - dispatch:cmd0|Mux0~0                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux7~0                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux5~0                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux6~0                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux4~0                                                     ; 1                 ; ON      ;
;      - dispatch:cmd0|Selector45~8                                               ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~28                 ; 1                 ; ON      ;
; lvds_sync                                                                       ;                   ;         ;
;      - frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp          ; 1                 ; ON      ;
; lvds_cmd                                                                        ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp     ; 0                 ; ON      ;
; test[1]                                                                         ;                   ;         ;
; test[2]                                                                         ;                   ;         ;
; test[3]                                                                         ;                   ;         ;
; test[5]                                                                         ;                   ;         ;
; test[7]                                                                         ;                   ;         ;
; test[9]                                                                         ;                   ;         ;
; test[10]                                                                        ;                   ;         ;
; test[11]                                                                        ;                   ;         ;
; test[12]                                                                        ;                   ;         ;
; test[13]                                                                        ;                   ;         ;
; test[14]                                                                        ;                   ;         ;
; card_id                                                                         ;                   ;         ;
;      - id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg|reg[7] ; 0                 ; ON      ;
; smb_data                                                                        ;                   ;         ;
;      - fpga_thermo:fpga_thermo0|smb_master:master2|shift_reg:rx_data_reg|reg[0] ; 0                 ; ON      ;
; test[4]                                                                         ;                   ;         ;
; test[6]                                                                         ;                   ;         ;
; test[8]                                                                         ;                   ;         ;
+---------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                   ; Location      ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; all_cards:i_all_cards|Mux10~0                                                                                                                                          ; LC_X21_Y24_N9 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux11~0                                                                                                                                          ; LC_X21_Y24_N0 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux12~0                                                                                                                                          ; LC_X21_Y24_N1 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux13~0                                                                                                                                          ; LC_X21_Y24_N4 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux14~0                                                                                                                                          ; LC_X21_Y24_N7 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux15~2                                                                                                                                          ; LC_X21_Y24_N3 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux8~0                                                                                                                                           ; LC_X21_Y24_N6 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux9~0                                                                                                                                           ; LC_X21_Y24_N2 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[0][15]~3617                                                                                   ; LC_X47_Y14_N1 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[10][15]~3627                                                                                  ; LC_X18_Y4_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[11][15]~3628                                                                                  ; LC_X14_Y4_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[12][15]~3629                                                                                  ; LC_X30_Y2_N0  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[13][15]~3630                                                                                  ; LC_X17_Y12_N2 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[14][15]~3631                                                                                  ; LC_X14_Y9_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[15][15]~3649                                                                                  ; LC_X48_Y8_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[16][15]~3651                                                                                  ; LC_X51_Y17_N0 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[17][15]~3653                                                                                  ; LC_X51_Y12_N2 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[18][15]~3655                                                                                  ; LC_X39_Y5_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[19][15]~3657                                                                                  ; LC_X31_Y6_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[1][15]~3618                                                                                   ; LC_X51_Y13_N5 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[20][15]~3659                                                                                  ; LC_X13_Y8_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[21][15]~3661                                                                                  ; LC_X41_Y4_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[22][15]~3663                                                                                  ; LC_X40_Y11_N0 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[23][15]~3665                                                                                  ; LC_X33_Y11_N6 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[24][15]~3667                                                                                  ; LC_X40_Y13_N3 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[25][15]~3669                                                                                  ; LC_X30_Y5_N5  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[26][15]~3671                                                                                  ; LC_X22_Y3_N5  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[27][15]~3673                                                                                  ; LC_X13_Y6_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[28][15]~3675                                                                                  ; LC_X35_Y2_N7  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[29][15]~3677                                                                                  ; LC_X34_Y13_N9 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[2][15]~3619                                                                                   ; LC_X39_Y14_N6 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[30][15]~3679                                                                                  ; LC_X35_Y11_N1 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[31][15]~3633                                                                                  ; LC_X50_Y8_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[3][15]~3620                                                                                   ; LC_X19_Y13_N2 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[4][15]~3621                                                                                   ; LC_X19_Y10_N8 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[5][15]~3622                                                                                   ; LC_X21_Y5_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[6][15]~3623                                                                                   ; LC_X45_Y5_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[7][15]~3624                                                                                   ; LC_X19_Y11_N5 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[8][15]~3625                                                                                   ; LC_X21_Y3_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_data_tt[9][15]~3626                                                                                   ; LC_X27_Y5_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[0][15]~1344                                                                                 ; LC_X6_Y17_N5  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[10][15]~1355                                                                                ; LC_X9_Y16_N5  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[11][15]~1354                                                                                ; LC_X6_Y23_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[1][15]~1345                                                                                 ; LC_X8_Y21_N7  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[2][15]~1346                                                                                 ; LC_X6_Y24_N1  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[3][15]~1347                                                                                 ; LC_X3_Y19_N5  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[4][15]~1348                                                                                 ; LC_X5_Y24_N5  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[5][15]~1349                                                                                 ; LC_X3_Y23_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[6][15]~1350                                                                                 ; LC_X3_Y18_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[7][15]~1351                                                                                 ; LC_X5_Y16_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[8][15]~1352                                                                                 ; LC_X7_Y21_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_data_temp[9][15]~1353                                                                                 ; LC_X8_Y16_N3  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:0:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X46_Y16_N1 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:10:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X18_Y2_N2  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:11:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X12_Y7_N2  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:12:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X31_Y3_N2  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:13:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X17_Y9_N4  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:14:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X9_Y6_N6   ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:15:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X47_Y8_N0  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:16:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X50_Y16_N0 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:17:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X51_Y10_N0 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:18:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X41_Y7_N9  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:19:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X34_Y6_N0  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:1:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X50_Y15_N6 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:20:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X8_Y10_N9  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:21:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X44_Y2_N8  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:22:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X41_Y9_N9  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:23:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X18_Y13_N3 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:24:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X40_Y4_N2  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:25:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X33_Y4_N5  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:26:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X24_Y2_N1  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:27:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X13_Y4_N9  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:28:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X33_Y2_N0  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:29:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X35_Y12_N8 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:2:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X39_Y11_N4 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:30:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X34_Y10_N0 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:31:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X44_Y5_N9  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:3:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X28_Y6_N4  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:4:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X12_Y11_N0 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:5:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X22_Y4_N0  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:6:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X45_Y7_N9  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:7:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X19_Y7_N5  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:8:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X22_Y2_N1  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_flux_fb:9:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X30_Y4_N0  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:0:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X3_Y16_N4  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:10:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X12_Y18_N7 ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:11:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow ; LC_X6_Y21_N8  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:1:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X8_Y22_N2  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:2:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X8_Y19_N0  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:3:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X2_Y20_N0  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:4:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X5_Y19_N4  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:5:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X1_Y22_N8  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:6:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X2_Y19_N2  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:7:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X6_Y22_N2  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:8:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X7_Y19_N5  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|spi_dac_ctrl:\gen_spi_ln_bias:9:spi_dac_ctrl_i|fast2slow_clk_domain_crosser:i_clk_domain_crosser|output_slow  ; LC_X7_Y17_N4  ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|flux_fb_wren~1                                                                                                  ; LC_X29_Y20_N5 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ln_bias_wren~1                                                                                                  ; LC_X30_Y22_N1 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ;
; bc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                              ; PLL_5         ; 2744    ; Clock                                   ; yes    ; Global Clock         ; GCLK12           ;
; bc_pll:pll0|altpll:altpll_component|_clk1                                                                                                                              ; PLL_5         ; 72      ; Clock                                   ; yes    ; Global Clock         ; GCLK14           ;
; bc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                              ; PLL_5         ; 1       ; Clock                                   ; yes    ; Global Clock         ; GCLK13           ;
; bc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                              ; PLL_5         ; 1225    ; Clock                                   ; yes    ; Global Clock         ; GCLK15           ;
; dispatch:cmd0|Selector5~1                                                                                                                                              ; LC_X19_Y26_N8 ; 16      ; Clock enable, Write enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|header0_ld~1                                                                                                               ; LC_X17_Y21_N8 ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|header1_ld~1                                                                                                               ; LC_X21_Y22_N3 ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]                          ; LC_X17_Y18_N1 ; 6       ; Clock enable, Write enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13                              ; LC_X17_Y20_N6 ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~4                                                                                            ; LC_X14_Y17_N0 ; 44      ; Sync. clear                             ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~66                                                                                           ; LC_X17_Y21_N4 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                            ; LC_X23_Y21_N2 ; 44      ; Sync. clear                             ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                            ; LC_X22_Y21_N3 ; 48      ; Sync. clear                             ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector6~0                                                                                                          ; LC_X48_Y26_N3 ; 11      ; Sync. clear                             ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector75~3                                                                                                         ; LC_X50_Y21_N1 ; 6       ; Clock enable, Write enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector8~2                                                                                                          ; LC_X50_Y21_N8 ; 6       ; Clock enable, Write enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~1                                                                                       ; LC_X51_Y20_N9 ; 34      ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|bit_count_ena                                                                                     ; LC_X52_Y20_N7 ; 7       ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                                  ; LC_X51_Y20_N0 ; 36      ; Sync. load                              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~1                                                                                       ; LC_X51_Y24_N7 ; 34      ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|bit_count_ena                                                                                     ; LC_X52_Y24_N3 ; 7       ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                                  ; LC_X51_Y23_N5 ; 36      ; Sync. load                              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~65                                                                                     ; LC_X48_Y20_N2 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                      ; LC_X45_Y19_N8 ; 54      ; Sync. clear                             ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                               ; LC_X19_Y25_N8 ; 16      ; Sync. clear                             ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                                                                                           ; LC_X22_Y24_N0 ; 152     ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~1                                                                                                         ; LC_X44_Y29_N4 ; 33      ; Sync. clear                             ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|us_count~120                                                                                                     ; LC_X44_Y29_N5 ; 30      ; Clock enable                            ; no     ; --                   ; --               ;
; dispatch:cmd0|pres_state.FETCH                                                                                                                                         ; LC_X19_Y26_N7 ; 84      ; Clock enable                            ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|ctrl_ps.REGISTER_TEMP                                                                                                                         ; LC_X6_Y9_N1   ; 14      ; Sync. clear                             ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|current_state~15                                                                                                                              ; LC_X30_Y25_N7 ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|reg_wren~0                                                                                                                                    ; LC_X31_Y24_N4 ; 31      ; Clock enable                            ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|Selector11~0                                                                                                               ; LC_X44_Y11_N6 ; 4       ; Sync. clear                             ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|pres_state.IDLE~8                                                                                                          ; LC_X33_Y13_N4 ; 1       ; Output enable                           ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|rx_data_reg_en~5                                                                                                           ; LC_X33_Y13_N8 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|start_or_en                                                                                                                ; LC_X45_Y12_N7 ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|us_timer:smb_timer|Equal0~2                                                                                                ; LC_X46_Y11_N8 ; 33      ; Sync. clear                             ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|us_timer:smb_timer|us_count~122                                                                                            ; LC_X46_Y11_N0 ; 30      ; Clock enable                            ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|us_timer:timeout_timer|Equal0~4                                                                                                               ; LC_X6_Y10_N9  ; 30      ; Sync. clear                             ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|us_timer:timeout_timer|us_count~106                                                                                                           ; LC_X6_Y9_N4   ; 30      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.GOT_SYNC                                                                                           ; LC_X36_Y19_N8 ; 156     ; Sync. clear                             ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|address_on_delay_wren~8                                                                                           ; LC_X28_Y25_N5 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|current_state~22                                                                                                  ; LC_X27_Y29_N4 ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|feedback_delay_wren~5                                                                                             ; LC_X33_Y23_N6 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_cols_to_read_wren~12                                                                                          ; LC_X25_Y25_N6 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_to_read_wren~10                                                                                          ; LC_X27_Y29_N8 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_wren~4                                                                                                   ; LC_X28_Y25_N2 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|resync_req_wren~7                                                                                                 ; LC_X35_Y24_N2 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_wren~1                                                                                                 ; LC_X33_Y29_N2 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_delay_wren~3                                                                                               ; LC_X33_Y29_N0 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_num_wren~4                                                                                                 ; LC_X35_Y21_N3 ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|Selector12~0                                                                                                                                      ; LC_X40_Y26_N3 ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id0_ld~1                                                                                                                                          ; LC_X39_Y26_N0 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id1_ld~2                                                                                                                                          ; LC_X39_Y27_N4 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id2_ld~1                                                                                                                                          ; LC_X39_Y27_N2 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id3_ld~1                                                                                                                                          ; LC_X40_Y26_N2 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector5~0                                                                                                                ; LC_X40_Y22_N7 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector6~1                                                                                                                ; LC_X41_Y20_N6 ; 18      ; Sync. clear                             ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector8~7                                                                                                                ; LC_X40_Y20_N2 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|pres_state.IDLE                                                                                                            ; LC_X41_Y21_N6 ; 18      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo0_ld~2                                                                                                                                      ; LC_X40_Y27_N2 ; 6       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo1_ld~2                                                                                                                                      ; LC_X40_Y27_N5 ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|wb_ps.SEND_TEMP                                                                                                                                   ; LC_X39_Y26_N2 ; 35      ; Sync. load                              ; no     ; --                   ; --               ;
; inclk                                                                                                                                                                  ; PIN_K17       ; 1       ; Clock                                   ; no     ; --                   ; --               ;
; rst                                                                                                                                                                    ; LC_X5_Y14_N2  ; 3876    ; Async. clear, Async. load, Clock enable ; yes    ; Global Clock         ; GCLK2            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                  ;
+-------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                      ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+--------------+---------+----------------------+------------------+
; bc_pll:pll0|altpll:altpll_component|_clk0 ; PLL_5        ; 2744    ; Global Clock         ; GCLK12           ;
; bc_pll:pll0|altpll:altpll_component|_clk1 ; PLL_5        ; 72      ; Global Clock         ; GCLK14           ;
; bc_pll:pll0|altpll:altpll_component|_clk2 ; PLL_5        ; 1       ; Global Clock         ; GCLK13           ;
; bc_pll:pll0|altpll:altpll_component|_clk3 ; PLL_5        ; 1225    ; Global Clock         ; GCLK15           ;
; rst                                       ; LC_X5_Y14_N2 ; 3876    ; Global Clock         ; GCLK2            ;
+-------------------------------------------+--------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|\rd_flux_fb_mem:i[4]~2                   ; 999     ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|\rd_flux_fb_mem:i[5]~2                   ; 999     ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|\rd_ln_bias_mem:i[2]                     ; 212     ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|\rd_ln_bias_mem:i[3]                     ; 211     ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.GOT_SYNC                      ; 156     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                      ; 156     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[0]~9                                              ; 154     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[1]~10                                             ; 131     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr[1]                                                  ; 115     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr[0]                                                  ; 114     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.TX_DATA                              ; 97      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx_rdy_b~3                                 ; 93      ;
; dispatch:cmd0|reg:hdr0|reg_o[11]                                                                  ; 91      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx_data_a~192                              ; 84      ;
; dispatch:cmd0|pres_state.FETCH                                                                    ; 84      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~0                               ; 75      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.TX_HDR                               ; 72      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~15                              ; 70      ;
; dispatch:cmd0|reg:hdr1|reg_o[18]                                                                  ; 67      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~14                              ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~13                              ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~12                              ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~11                              ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~10                              ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~9                               ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~8                               ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~7                               ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~6                               ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~5                               ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~4                               ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~3                               ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~2                               ; 66      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Decoder0~1                               ; 66      ;
; ~STRATIX_FITTER_CREATED_GND~I                                                                     ; 56      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.IDLE                                 ; 54      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector76~10                                   ; 53      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|\rd_flux_fb_mem:i[5]                     ; 50      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr[2]                                                  ; 50      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.IDLE                                       ; 48      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|\rd_flux_fb_mem:i[4]                     ; 48      ;
; dispatch:cmd0|reg:hdr1|reg_o[21]                                                                  ; 47      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~4                       ; 44      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.DONE                                       ; 44      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|data_ready                             ; 42      ;
; dispatch:cmd0|reg:hdr1|reg_o[17]                                                                  ; 39      ;
; dispatch:cmd0|reg:hdr1|reg_o[16]                                                                  ; 39      ;
; dispatch:cmd0|reg:hdr1|reg_o[19]                                                                  ; 39      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~26                                          ; 38      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.RX_DATA                                    ; 36      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|write_nread ; 36      ;
+---------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_1lo1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1     ; 0    ; 0      ; None ; M512_X20_Y20                                                                                                                                                                                                   ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x16:ln_bias_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_1lo1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1     ; 0    ; 0      ; None ; M512_X26_Y28                                                                                                                                                                                                   ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_blo1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 0     ; 1    ; 0      ; None ; M4K_X37_Y17                                                                                                                                                                                                    ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|ram_16x64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_blo1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 0     ; 1    ; 0      ; None ; M4K_X37_Y28                                                                                                                                                                                                    ;
; dispatch:cmd0|altsyncram:buf|altsyncram_a9p3:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y24, M4K_X15_Y25, M4K_X37_Y26, M4K_X37_Y27, M4K_X15_Y27, M4K_X37_Y23, M4K_X37_Y24, M4K_X15_Y23, M4K_X37_Y21, M4K_X37_Y22, M4K_X37_Y20, M4K_X37_Y19, M4K_X15_Y26, M4K_X37_Y25, M4K_X15_Y22, M4K_X15_Y21 ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y20                                                                                                                                                                                                    ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X49_Y22, M512_X49_Y21                                                                                                                                                                                     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X49_Y25, M512_X49_Y24                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+-----------------------------+-------------------------+
; Interconnect Resource Type  ; Usage                   ;
+-----------------------------+-------------------------+
; C16 interconnects           ; 162 / 2,286 ( 7 % )     ;
; C4 interconnects            ; 3,811 / 31,320 ( 12 % ) ;
; C8 interconnects            ; 1,151 / 7,272 ( 16 % )  ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )          ;
; DQS bus muxes               ; 0 / 56 ( 0 % )          ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )          ;
; Direct links                ; 1,121 / 44,740 ( 3 % )  ;
; Fast regional clocks        ; 0 / 8 ( 0 % )           ;
; Global clocks               ; 5 / 16 ( 31 % )         ;
; I/O buses                   ; 60 / 208 ( 29 % )       ;
; LUT chains                  ; 115 / 9,513 ( 1 % )     ;
; Local routing interconnects ; 4,507 / 10,570 ( 43 % ) ;
; R24 interconnects           ; 373 / 2,280 ( 16 % )    ;
; R4 interconnects            ; 3,882 / 62,520 ( 6 % )  ;
; R8 interconnects            ; 1,602 / 10,410 ( 15 % ) ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.37) ; Number of LABs  (Total = 849) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 99                            ;
; 2                                          ; 14                            ;
; 3                                          ; 10                            ;
; 4                                          ; 9                             ;
; 5                                          ; 18                            ;
; 6                                          ; 14                            ;
; 7                                          ; 15                            ;
; 8                                          ; 23                            ;
; 9                                          ; 22                            ;
; 10                                         ; 625                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.35) ; Number of LABs  (Total = 849) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 523                           ;
; 1 Async. load                      ; 204                           ;
; 1 Clock                            ; 606                           ;
; 1 Clock enable                     ; 288                           ;
; 1 Sync. clear                      ; 82                            ;
; 1 Sync. load                       ; 47                            ;
; 2 Clock enables                    ; 106                           ;
; 2 Clocks                           ; 142                           ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.39) ; Number of LABs  (Total = 849) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 4                             ;
; 1                                           ; 95                            ;
; 2                                           ; 14                            ;
; 3                                           ; 10                            ;
; 4                                           ; 9                             ;
; 5                                           ; 19                            ;
; 6                                           ; 15                            ;
; 7                                           ; 16                            ;
; 8                                           ; 22                            ;
; 9                                           ; 61                            ;
; 10                                          ; 548                           ;
; 11                                          ; 20                            ;
; 12                                          ; 7                             ;
; 13                                          ; 4                             ;
; 14                                          ; 2                             ;
; 15                                          ; 2                             ;
; 16                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.48) ; Number of LABs  (Total = 849) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 143                           ;
; 2                                               ; 29                            ;
; 3                                               ; 155                           ;
; 4                                               ; 143                           ;
; 5                                               ; 84                            ;
; 6                                               ; 136                           ;
; 7                                               ; 41                            ;
; 8                                               ; 38                            ;
; 9                                               ; 29                            ;
; 10                                              ; 42                            ;
; 11                                              ; 5                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.95) ; Number of LABs  (Total = 849) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 34                            ;
; 3                                            ; 48                            ;
; 4                                            ; 40                            ;
; 5                                            ; 22                            ;
; 6                                            ; 24                            ;
; 7                                            ; 26                            ;
; 8                                            ; 41                            ;
; 9                                            ; 120                           ;
; 10                                           ; 39                            ;
; 11                                           ; 58                            ;
; 12                                           ; 32                            ;
; 13                                           ; 34                            ;
; 14                                           ; 55                            ;
; 15                                           ; 59                            ;
; 16                                           ; 33                            ;
; 17                                           ; 26                            ;
; 18                                           ; 20                            ;
; 19                                           ; 14                            ;
; 20                                           ; 11                            ;
; 21                                           ; 8                             ;
; 22                                           ; 20                            ;
; 23                                           ; 23                            ;
; 24                                           ; 61                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; nWS, nRS, nCS, CS                            ; Unreserved          ;
; RDYnBUSY                                     ; Unreserved          ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Jan 22 16:53:38 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off bias_card -c bias_card
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP1S10F780C5 for design "bias_card"
Info: Implemented Enhanced for PLL "bc_pll:pll0|altpll:altpll_component|pll"
Info: Implementing parameter values for PLL "bc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for bc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for bc_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for bc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for bc_pll:pll0|altpll:altpll_component|_clk3 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location H12
Info: Completed LVDS Placement Operation Initializations
Warning: No exact pin location assignment(s) for 1 pins of 195 total pins
    Info: Pin dac_nclr not assigned to an exact location on the device
Info: Completed User Assigned Global Signals Promotion Operation
Info: Completed Regular LVDS Placement Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "bc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "bc_pll:pll0|altpll:altpll_component|_clk3" to use global clock
    Info: Promoted signal "bc_pll:pll0|altpll:altpll_component|_clk1" to use global clock
    Info: Promoted signal "bc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "rst" to use Global clock
    Info: Destination "dac_nclr" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[0]" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[1]" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[2]" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[3]" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[4]" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[5]" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[6]" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[7]" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|ln_bias_ncs_1dly[8]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Completed Flexible LVDS Placement Operation
Warning: Design has one or more differential I/O pins that do not connect to SERDES receiver or transmitter - later changes to this connectivity will change fitting results
    Warning: Differential I/O pin lvds_dac_ncs[0] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[1] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[2] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[3] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[4] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[5] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[6] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[7] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[8] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[9] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[10] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_ncs[11] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_sclk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_data does not connect to any SERDES receiver or transmitter
Info: Starting register packing
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  16 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  12 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  27 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  18 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  34 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  34 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  38 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  18 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
        Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |bias_card|rst
        Info: Signal not critical. No action is required
    Info: Found 1 asynchronous signals of which 0 will be pipelined
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |bias_card|rst
        Info: Signal not critical. No action is required
    Info: Found 1 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 4 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:30
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "lvds_dac_ncs"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "crc_error_in" is assigned to location or region, but does not exist in design
    Warning: Node "crc_error_out" is assigned to location or region, but does not exist in design
    Warning: Node "critical_error_in" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[14]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[15]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[16]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[17]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[18]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[19]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[20]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[21]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[22]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[23]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[24]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[25]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[26]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[27]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[28]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[29]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[30]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[31]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[32]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[33]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[34]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[35]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[36]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[37]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[38]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[39]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[40]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dev_clr_fpga_out" is assigned to location or region, but does not exist in design
    Warning: Node "extend_n" is assigned to location or region, but does not exist in design
    Warning: Node "lvds_dac_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "mictor[32]" is assigned to location or region, but does not exist in design
    Warning: Node "minus7vok" is assigned to location or region, but does not exist in design
    Warning: Node "n15vok" is assigned to location or region, but does not exist in design
    Warning: Node "n7vok" is assigned to location or region, but does not exist in design
    Warning: Node "outclk" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_in" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[0]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_rx" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_tx" is assigned to location or region, but does not exist in design
    Warning: Node "sa_htr1n" is assigned to location or region, but does not exist in design
    Warning: Node "sa_htr1p" is assigned to location or region, but does not exist in design
    Warning: Node "sa_htr2n" is assigned to location or region, but does not exist in design
    Warning: Node "sa_htr2p" is assigned to location or region, but does not exist in design
    Warning: Node "test[15]" is assigned to location or region, but does not exist in design
    Warning: Node "test[16]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:36
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:07
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm local logic rewiring
Info: Physical synthesis algorithm local logic rewiring complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm local logic rewiring
Info: Physical synthesis algorithm local logic rewiring complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm local logic rewiring
Info: Physical synthesis algorithm local logic rewiring complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:11
Info: Estimated most critical path is register to register delay of 5.008 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X17_Y19_N5; Fanout = 1; REG Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM012'
    Info: 2: + IC(0.780 ns) + CELL(0.366 ns) = 1.146 ns; Loc. = LC_X17_Y18_N9; Fanout = 3; COMB Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[0]~8'
    Info: 3: + IC(0.387 ns) + CELL(0.280 ns) = 1.813 ns; Loc. = LC_X17_Y18_N5; Fanout = 1; COMB Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[0]'
    Info: 4: + IC(0.222 ns) + CELL(0.280 ns) = 2.315 ns; Loc. = LC_X17_Y18_N0; Fanout = 233; COMB Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]'
    Info: 5: + IC(0.387 ns) + CELL(0.280 ns) = 2.982 ns; Loc. = LC_X17_Y18_N1; Fanout = 2; COMB Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|counter_cella0_RTM21'
    Info: 6: + IC(1.008 ns) + CELL(0.341 ns) = 4.331 ns; Loc. = LC_X17_Y19_N9; Fanout = 1; COMB Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~17COUT1_32'
    Info: 7: + IC(0.000 ns) + CELL(0.060 ns) = 4.391 ns; Loc. = LC_X17_Y19_N8; Fanout = 1; COMB Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~15COUT1_34'
    Info: 8: + IC(0.000 ns) + CELL(0.060 ns) = 4.451 ns; Loc. = LC_X17_Y19_N7; Fanout = 1; COMB Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~13COUT1_36'
    Info: 9: + IC(0.000 ns) + CELL(0.060 ns) = 4.511 ns; Loc. = LC_X17_Y19_N6; Fanout = 1; COMB Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~11COUT1_38'
    Info: 10: + IC(0.000 ns) + CELL(0.497 ns) = 5.008 ns; Loc. = LC_X17_Y19_N5; Fanout = 1; REG Node = 'dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM012'
    Info: Total cell delay = 2.224 ns ( 44.41 % )
    Info: Total interconnect delay = 2.784 ns ( 55.59 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 11% of the available device resources
    Info: Peak interconnect usage is 25% of the available device resources in the region that extends from location X21_Y21 to location X31_Y31
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 14 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin test[1] has a permanently enabled output enable
    Info: Pin test[2] has a permanently enabled output enable
    Info: Pin test[3] has a permanently enabled output enable
    Info: Pin test[5] has a permanently enabled output enable
    Info: Pin test[7] has a permanently enabled output enable
    Info: Pin test[9] has a permanently enabled output enable
    Info: Pin test[10] has a permanently enabled output enable
    Info: Pin test[11] has a permanently enabled output enable
    Info: Pin test[12] has a permanently enabled output enable
    Info: Pin test[13] has a permanently enabled output enable
    Info: Pin test[14] has a permanently enabled output enable
    Info: Pin test[4] has a permanently enabled output enable
    Info: Pin test[6] has a permanently enabled output enable
    Info: Pin test[8] has a permanently enabled output enable
Warning: Following 56 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin ttl_tx1 has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin smb_nalert has GND driving its datain port
    Info: Pin mictor[0] has GND driving its datain port
    Info: Pin mictor[1] has GND driving its datain port
    Info: Pin mictor[2] has GND driving its datain port
    Info: Pin mictor[3] has GND driving its datain port
    Info: Pin mictor[4] has GND driving its datain port
    Info: Pin mictor[5] has GND driving its datain port
    Info: Pin mictor[6] has GND driving its datain port
    Info: Pin mictor[7] has GND driving its datain port
    Info: Pin mictor[8] has GND driving its datain port
    Info: Pin mictor[9] has GND driving its datain port
    Info: Pin mictor[10] has GND driving its datain port
    Info: Pin mictor[11] has GND driving its datain port
    Info: Pin mictor[12] has GND driving its datain port
    Info: Pin mictor[13] has GND driving its datain port
    Info: Pin mictor[14] has GND driving its datain port
    Info: Pin mictor[15] has GND driving its datain port
    Info: Pin mictor[16] has GND driving its datain port
    Info: Pin mictor[17] has GND driving its datain port
    Info: Pin mictor[18] has GND driving its datain port
    Info: Pin mictor[19] has GND driving its datain port
    Info: Pin mictor[20] has GND driving its datain port
    Info: Pin mictor[21] has GND driving its datain port
    Info: Pin mictor[22] has GND driving its datain port
    Info: Pin mictor[23] has GND driving its datain port
    Info: Pin mictor[24] has GND driving its datain port
    Info: Pin mictor[25] has GND driving its datain port
    Info: Pin mictor[26] has GND driving its datain port
    Info: Pin mictor[27] has GND driving its datain port
    Info: Pin mictor[28] has GND driving its datain port
    Info: Pin mictor[29] has GND driving its datain port
    Info: Pin mictor[30] has GND driving its datain port
    Info: Pin mictor[31] has GND driving its datain port
    Info: Pin mictorclk[1] has GND driving its datain port
    Info: Pin mictorclk[2] has GND driving its datain port
    Info: Pin tx has GND driving its datain port
    Info: Pin test[1] has GND driving its datain port
    Info: Pin test[2] has GND driving its datain port
    Info: Pin test[3] has GND driving its datain port
    Info: Pin test[5] has GND driving its datain port
    Info: Pin test[7] has GND driving its datain port
    Info: Pin test[9] has GND driving its datain port
    Info: Pin test[10] has GND driving its datain port
    Info: Pin test[11] has GND driving its datain port
    Info: Pin test[12] has GND driving its datain port
    Info: Pin test[13] has GND driving its datain port
    Info: Pin test[14] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: id_thermo:id_thermo0|one_wire_master:master|Selector7~12 (inverted)
        Info: Type bi-directional pin card_id uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: fpga_thermo:fpga_thermo0|smb_master:master2|pres_state.IDLE~8
        Info: Type bi-directional pin smb_data uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file C:/mce/cards/bias_card/bias_card/synth/bias_card.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 252 warnings
    Info: Peak virtual memory: 261 megabytes
    Info: Processing ended: Fri Jan 22 16:55:13 2010
    Info: Elapsed time: 00:01:35
    Info: Total CPU time (on all processors): 00:01:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/mce/cards/bias_card/bias_card/synth/bias_card.fit.smsg.


