# lab01- sumador 
## laboratorio 01 introducción a HDL

En esta plantilla debe adicionar la documentación del laboratorio

* Julian y Andres Castro Pardo
* Edwar Andres Jimenez Lopez
* Andrés Felipe Beltrán
# Esquematico <h2> 
  
![Image of 4 bit adder schematic](https://github.com/unal-edigital1-2020-1/lab01-sumador-grupo-02/blob/master/Schematic_sum4b.PNG)

# Simulación   <h2> 
  
Esta es la simulación obtenida para el sumador de 4 bits con la implementación del modulo de  1 bit.

![Image of 4 bit adder simulation](https://github.com/unal-edigital1-2020-1/lab01-sumador-grupo-02/blob/master/sim2.PNG)

# Experiencias  <h2> 
  
  Al momento de hacer la simulación se encontro un error en el testbench "ERROR: [VRFC 10-695] first argument level of system task dumpvars must be a positive integer" por lo que se tuvo que modicifar el archivo sum4b_TB.
