TimeQuest Timing Analyzer report for Audio
Tue Dec 03 23:55:17 2024
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 12. Slow 1200mV 85C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 13. Slow 1200mV 85C Model Setup: 'audio_clock:inst3|AUD_BCK'
 14. Slow 1200mV 85C Model Setup: 'inst1|altpll_component|pll|clk[1]'
 15. Slow 1200mV 85C Model Hold: 'audio_clock:inst3|AUD_BCK'
 16. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 17. Slow 1200mV 85C Model Hold: 'inst1|altpll_component|pll|clk[1]'
 18. Slow 1200mV 85C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 19. Slow 1200mV 85C Model Recovery: 'inst1|altpll_component|pll|clk[1]'
 20. Slow 1200mV 85C Model Removal: 'inst1|altpll_component|pll|clk[1]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 42. Slow 1200mV 0C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 43. Slow 1200mV 0C Model Setup: 'audio_clock:inst3|AUD_BCK'
 44. Slow 1200mV 0C Model Setup: 'inst1|altpll_component|pll|clk[1]'
 45. Slow 1200mV 0C Model Hold: 'audio_clock:inst3|AUD_BCK'
 46. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 47. Slow 1200mV 0C Model Hold: 'inst1|altpll_component|pll|clk[1]'
 48. Slow 1200mV 0C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 49. Slow 1200mV 0C Model Recovery: 'inst1|altpll_component|pll|clk[1]'
 50. Slow 1200mV 0C Model Removal: 'inst1|altpll_component|pll|clk[1]'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 71. Fast 1200mV 0C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 72. Fast 1200mV 0C Model Setup: 'inst1|altpll_component|pll|clk[1]'
 73. Fast 1200mV 0C Model Setup: 'audio_clock:inst3|AUD_BCK'
 74. Fast 1200mV 0C Model Hold: 'audio_clock:inst3|AUD_BCK'
 75. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 76. Fast 1200mV 0C Model Hold: 'inst1|altpll_component|pll|clk[1]'
 77. Fast 1200mV 0C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 78. Fast 1200mV 0C Model Recovery: 'inst1|altpll_component|pll|clk[1]'
 79. Fast 1200mV 0C Model Removal: 'inst1|altpll_component|pll|clk[1]'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Board Trace Model Assignments
100. Input Transition Times
101. Signal Integrity Metrics (Slow 1200mv 0c Model)
102. Signal Integrity Metrics (Slow 1200mv 85c Model)
103. Signal Integrity Metrics (Fast 1200mv 0c Model)
104. Setup Transfers
105. Hold Transfers
106. Recovery Transfers
107. Removal Transfers
108. Report TCCS
109. Report RSKM
110. Unconstrained Paths
111. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Audio                                                            ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE115F29C7                                                    ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-16 processors        ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                    ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------------+---------------------------------------+
; audio_clock:inst3|AUD_BCK         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                     ; { audio_clock:inst3|AUD_BCK }         ;
; CLOCK_27                          ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                     ; { CLOCK_27 }                          ;
; CLOCK_50                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                     ; { CLOCK_50 }                          ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                     ; { I2C_Config:inst2|mI2C_CTRL_CLK }    ;
; inst1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[1] } ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                      ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 189.29 MHz ; 189.29 MHz      ; CLOCK_50                          ;      ;
; 267.24 MHz ; 267.24 MHz      ; inst1|altpll_component|pll|clk[1] ;      ;
; 314.17 MHz ; 314.17 MHz      ; I2C_Config:inst2|mI2C_CTRL_CLK    ;      ;
; 427.53 MHz ; 427.53 MHz      ; audio_clock:inst3|AUD_BCK         ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -4.283 ; -384.494      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -2.183 ; -82.002       ;
; audio_clock:inst3|AUD_BCK         ; -1.339 ; -38.931       ;
; inst1|altpll_component|pll|clk[1] ; -0.759 ; -0.759        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; audio_clock:inst3|AUD_BCK         ; -1.586 ; -45.311       ;
; CLOCK_50                          ; -1.134 ; -3.281        ;
; inst1|altpll_component|pll|clk[1] ; -0.152 ; -0.152        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; 0.388  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; -4.688 ; -63.553       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                     ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[1] ; 3.359 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.000 ; -215.025      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -1.285 ; -59.110       ;
; audio_clock:inst3|AUD_BCK         ; -1.285 ; -46.260       ;
; CLOCK_27                          ; 18.413 ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 27.478 ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                  ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -4.283 ; address[14] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.200      ;
; -4.159 ; address[13] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.076      ;
; -4.156 ; address[18] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.075      ;
; -4.126 ; address[12] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.043      ;
; -4.112 ; address[14] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.031      ;
; -4.112 ; address[14] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.031      ;
; -4.112 ; address[14] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.031      ;
; -4.112 ; address[14] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.031      ;
; -4.112 ; address[14] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.031      ;
; -4.110 ; address[14] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.028      ;
; -4.110 ; address[14] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.028      ;
; -4.081 ; address[14] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.000      ;
; -4.081 ; address[14] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.000      ;
; -4.066 ; address[14] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.976      ;
; -4.066 ; address[14] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.976      ;
; -4.066 ; address[14] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.976      ;
; -4.053 ; address[16] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.971      ;
; -4.024 ; address[17] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.943      ;
; -4.013 ; address[5]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.938      ;
; -3.988 ; address[13] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.907      ;
; -3.988 ; address[13] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.907      ;
; -3.988 ; address[13] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.907      ;
; -3.988 ; address[13] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.907      ;
; -3.988 ; address[13] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.907      ;
; -3.986 ; address[13] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.904      ;
; -3.986 ; address[13] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.904      ;
; -3.985 ; address[18] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.906      ;
; -3.985 ; address[18] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.906      ;
; -3.985 ; address[18] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.906      ;
; -3.985 ; address[18] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.906      ;
; -3.985 ; address[18] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.906      ;
; -3.983 ; address[18] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.903      ;
; -3.983 ; address[18] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.903      ;
; -3.957 ; address[13] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.876      ;
; -3.957 ; address[13] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.876      ;
; -3.955 ; address[12] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.874      ;
; -3.955 ; address[12] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.874      ;
; -3.955 ; address[12] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.874      ;
; -3.955 ; address[12] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.874      ;
; -3.955 ; address[12] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.874      ;
; -3.954 ; address[18] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.875      ;
; -3.954 ; address[18] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.875      ;
; -3.953 ; address[12] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.871      ;
; -3.953 ; address[12] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.871      ;
; -3.942 ; address[13] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.852      ;
; -3.942 ; address[13] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.852      ;
; -3.942 ; address[13] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.852      ;
; -3.941 ; address[19] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.861      ;
; -3.939 ; address[18] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.851      ;
; -3.939 ; address[18] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.851      ;
; -3.939 ; address[18] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.851      ;
; -3.938 ; address[11] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.855      ;
; -3.924 ; address[12] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.843      ;
; -3.924 ; address[12] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.843      ;
; -3.913 ; address[7]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.838      ;
; -3.913 ; address[9]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.838      ;
; -3.909 ; address[12] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.819      ;
; -3.909 ; address[12] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.819      ;
; -3.909 ; address[12] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 4.819      ;
; -3.882 ; address[16] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.802      ;
; -3.882 ; address[16] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.802      ;
; -3.882 ; address[16] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.802      ;
; -3.882 ; address[16] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.802      ;
; -3.882 ; address[16] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.802      ;
; -3.880 ; address[16] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.799      ;
; -3.880 ; address[16] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.799      ;
; -3.871 ; address[4]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.797      ;
; -3.853 ; address[17] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.774      ;
; -3.853 ; address[17] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.774      ;
; -3.853 ; address[17] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.774      ;
; -3.853 ; address[17] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.774      ;
; -3.853 ; address[17] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.774      ;
; -3.851 ; address[17] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.771      ;
; -3.851 ; address[17] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.771      ;
; -3.851 ; address[16] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.771      ;
; -3.851 ; address[16] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.771      ;
; -3.843 ; address[15] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.761      ;
; -3.842 ; address[5]  ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.769      ;
; -3.842 ; address[5]  ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.769      ;
; -3.842 ; address[5]  ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.769      ;
; -3.842 ; address[5]  ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.769      ;
; -3.842 ; address[5]  ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.769      ;
; -3.840 ; address[5]  ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.766      ;
; -3.840 ; address[5]  ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.766      ;
; -3.838 ; address[1]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.765      ;
; -3.836 ; address[16] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 4.747      ;
; -3.836 ; address[16] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 4.747      ;
; -3.836 ; address[16] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 4.747      ;
; -3.823 ; address[6]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.748      ;
; -3.822 ; address[17] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.743      ;
; -3.822 ; address[17] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.743      ;
; -3.811 ; address[5]  ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.738      ;
; -3.811 ; address[5]  ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.738      ;
; -3.807 ; address[17] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.719      ;
; -3.807 ; address[17] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.719      ;
; -3.807 ; address[17] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.719      ;
; -3.796 ; address[5]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.714      ;
; -3.796 ; address[5]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.714      ;
; -3.796 ; address[5]  ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.714      ;
; -3.789 ; address[14] ; address[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 4.701      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                          ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.183 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 3.103      ;
; -2.183 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 3.103      ;
; -2.175 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 3.095      ;
; -2.175 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 3.095      ;
; -2.104 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.095     ; 3.007      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.042 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.962      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.025 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.945      ;
; -2.013 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.335      ; 3.346      ;
; -1.974 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.893      ;
; -1.974 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.893      ;
; -1.935 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.111     ; 2.822      ;
; -1.935 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.111     ; 2.822      ;
; -1.935 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.111     ; 2.822      ;
; -1.935 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.111     ; 2.822      ;
; -1.924 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.111     ; 2.811      ;
; -1.924 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.111     ; 2.811      ;
; -1.924 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.111     ; 2.811      ;
; -1.924 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.111     ; 2.811      ;
; -1.858 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.335      ; 3.191      ;
; -1.849 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.769      ;
; -1.849 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.769      ;
; -1.849 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.769      ;
; -1.849 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.769      ;
; -1.849 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.769      ;
; -1.849 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.769      ;
; -1.849 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.769      ;
; -1.838 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.758      ;
; -1.838 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.758      ;
; -1.838 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.758      ;
; -1.838 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.758      ;
; -1.838 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.758      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.812 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.731      ;
; -1.807 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.077     ; 2.728      ;
; -1.807 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.077     ; 2.728      ;
; -1.807 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.077     ; 2.728      ;
; -1.793 ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.336      ; 3.127      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.704      ;
; -1.734 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.112     ; 2.620      ;
; -1.734 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.112     ; 2.620      ;
; -1.734 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.112     ; 2.620      ;
; -1.734 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.112     ; 2.620      ;
; -1.730 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.650      ;
; -1.730 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.650      ;
; -1.723 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.335      ; 3.056      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.687 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.078     ; 2.607      ;
; -1.648 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.567      ;
; -1.648 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.567      ;
; -1.648 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.567      ;
; -1.648 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.567      ;
; -1.648 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.567      ;
; -1.643 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.077     ; 2.564      ;
; -1.643 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.077     ; 2.564      ;
; -1.643 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.077     ; 2.564      ;
; -1.633 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.941      ;
; -1.621 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.540      ;
; -1.621 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.079     ; 2.540      ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'audio_clock:inst3|AUD_BCK'                                                                                          ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.339 ; SEL_Cont[3]        ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.072     ; 2.265      ;
; -1.339 ; SEL_Cont[3]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.267      ;
; -1.338 ; SEL_Cont[3]        ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.072     ; 2.264      ;
; -1.336 ; SEL_Cont[3]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.264      ;
; -1.304 ; SEL_Cont[3]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.232      ;
; -1.303 ; SEL_Cont[3]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.231      ;
; -1.287 ; SEL_Cont[3]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.056     ; 2.229      ;
; -1.282 ; SEL_Cont[3]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.071     ; 2.209      ;
; -1.280 ; SEL_Cont[3]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 2.202      ;
; -1.278 ; SEL_Cont[3]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 2.200      ;
; -1.273 ; SEL_Cont[1]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.207      ;
; -1.271 ; SEL_Cont[1]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.205      ;
; -1.250 ; SEL_Cont[2]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.180      ;
; -1.242 ; SEL_Cont[3]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.083     ; 2.157      ;
; -1.219 ; SEL_Cont[2]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.153      ;
; -1.217 ; SEL_Cont[2]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.151      ;
; -1.200 ; SEL_Cont[1]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 2.123      ;
; -1.196 ; SEL_Cont[0]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.132      ;
; -1.195 ; SEL_Cont[0]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.131      ;
; -1.185 ; SEL_Cont[0]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.121      ;
; -1.182 ; SEL_Cont[0]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.118      ;
; -1.178 ; SEL_Cont[2]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.114      ;
; -1.175 ; SEL_Cont[2]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.111      ;
; -1.171 ; SEL_Cont[3]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.085     ; 2.084      ;
; -1.162 ; SEL_Cont[0]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.092      ;
; -1.159 ; SEL_Cont[1]        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 2.094      ;
; -1.145 ; SEL_Cont[2]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.081      ;
; -1.144 ; SEL_Cont[3]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.085     ; 2.057      ;
; -1.144 ; SEL_Cont[2]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.080      ;
; -1.139 ; SEL_Cont[2]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 2.070      ;
; -1.138 ; SEL_Cont[2]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 2.069      ;
; -1.138 ; SEL_Cont[2]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 2.069      ;
; -1.135 ; SEL_Cont[2]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 2.066      ;
; -1.129 ; SEL_Cont[2]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 2.064      ;
; -1.129 ; SEL_Cont[1]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.077     ; 2.050      ;
; -1.129 ; SEL_Cont[0]        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 2.064      ;
; -1.127 ; SEL_Cont[2]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 2.058      ;
; -1.123 ; SEL_Cont[0]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.048     ; 2.073      ;
; -1.115 ; SEL_Cont[0]        ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.049      ;
; -1.115 ; SEL_Cont[0]        ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 2.049      ;
; -1.110 ; SEL_Cont[0]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.040      ;
; -1.108 ; SEL_Cont[0]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.038      ;
; -1.107 ; SEL_Cont[2]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.048     ; 2.057      ;
; -1.099 ; SEL_Cont[2]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 2.030      ;
; -1.099 ; SEL_Cont[2]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 2.030      ;
; -1.098 ; SEL_Cont[2]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.028      ;
; -1.096 ; SEL_Cont[2]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.026      ;
; -1.095 ; SEL_Cont[2]        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 2.024      ;
; -1.091 ; SEL_Cont[3]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.072     ; 2.017      ;
; -1.090 ; SEL_Cont[1]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.026      ;
; -1.090 ; SEL_Cont[1]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.026      ;
; -1.089 ; SEL_Cont[3]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.072     ; 2.015      ;
; -1.080 ; SEL_Cont[1]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 2.010      ;
; -1.078 ; SEL_Cont[3]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 2.000      ;
; -1.078 ; SEL_Cont[2]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 2.001      ;
; -1.072 ; SEL_Cont[0]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.008      ;
; -1.072 ; SEL_Cont[0]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.008      ;
; -1.071 ; SEL_Cont[1]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.007      ;
; -1.071 ; SEL_Cont[1]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.007      ;
; -1.049 ; SEL_Cont[0]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.985      ;
; -1.049 ; SEL_Cont[0]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.985      ;
; -1.007 ; SEL_Cont[2]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.077     ; 1.928      ;
; -1.001 ; SEL_Cont[3]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 1.924      ;
; -0.999 ; SEL_Cont[3]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 1.922      ;
; -0.998 ; SEL_Cont[3]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 1.921      ;
; -0.991 ; SEL_Cont[1]        ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.921      ;
; -0.991 ; SEL_Cont[1]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.927      ;
; -0.988 ; SEL_Cont[1]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.063     ; 1.923      ;
; -0.988 ; SEL_Cont[1]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.924      ;
; -0.987 ; SEL_Cont[0]        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.069     ; 1.916      ;
; -0.980 ; SEL_Cont[0]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.077     ; 1.901      ;
; -0.974 ; SEL_Cont[0]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.905      ;
; -0.973 ; SEL_Cont[0]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.904      ;
; -0.969 ; SEL_Cont[0]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.900      ;
; -0.969 ; SEL_Cont[0]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.900      ;
; -0.967 ; SEL_Cont[0]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.901      ;
; -0.966 ; SEL_Cont[0]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.897      ;
; -0.965 ; SEL_Cont[0]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.064     ; 1.899      ;
; -0.964 ; SEL_Cont[2]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.077     ; 1.885      ;
; -0.964 ; SEL_Cont[0]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.895      ;
; -0.963 ; audio_inL[13]~reg0 ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.077     ; 1.884      ;
; -0.963 ; SEL_Cont[0]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.894      ;
; -0.961 ; SEL_Cont[1]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.891      ;
; -0.959 ; SEL_Cont[1]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.889      ;
; -0.955 ; SEL_Cont[3]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.883      ;
; -0.955 ; SEL_Cont[3]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.883      ;
; -0.951 ; SEL_Cont[1]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.882      ;
; -0.951 ; SEL_Cont[3]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.879      ;
; -0.951 ; SEL_Cont[3]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.879      ;
; -0.950 ; SEL_Cont[1]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.048     ; 1.900      ;
; -0.947 ; SEL_Cont[3]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 1.870      ;
; -0.947 ; SEL_Cont[3]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 1.870      ;
; -0.945 ; SEL_Cont[3]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 1.868      ;
; -0.942 ; SEL_Cont[3]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.075     ; 1.865      ;
; -0.941 ; SEL_Cont[1]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.872      ;
; -0.941 ; SEL_Cont[1]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.872      ;
; -0.940 ; SEL_Cont[1]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.876      ;
; -0.939 ; SEL_Cont[1]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.875      ;
; -0.935 ; SEL_Cont[2]        ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.865      ;
; -0.934 ; SEL_Cont[1]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.067     ; 1.865      ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                              ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.759 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.179     ; 0.765      ;
; -0.728 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.179     ; 0.734      ;
; 51.813 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 3.231      ;
; 51.816 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 3.228      ;
; 51.966 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 3.078      ;
; 52.091 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 2.953      ;
; 52.418 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 2.626      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.441 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.016      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.443 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 3.014      ;
; 52.551 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 2.493      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.590 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.867      ;
; 52.667 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 2.377      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.718 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.739      ;
; 52.945 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 2.099      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.055 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.402      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.188 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.269      ;
; 53.196 ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.078     ; 2.279      ;
; 53.260 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.509     ; 1.784      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.304 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.153      ;
; 53.414 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.078     ; 2.061      ;
; 53.450 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.078     ; 2.025      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.455 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 2.002      ;
; 53.701 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.756      ;
; 53.747 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.078     ; 1.728      ;
; 53.798 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.659      ;
; 53.798 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.659      ;
; 53.798 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.659      ;
; 53.798 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.659      ;
; 53.798 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.659      ;
; 53.798 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.659      ;
; 53.798 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.659      ;
; 53.798 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.096     ; 1.659      ;
; 54.295 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.078     ; 1.180      ;
; 54.319 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.078     ; 1.156      ;
; 54.323 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.078     ; 1.152      ;
; 54.359 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.078     ; 1.116      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'audio_clock:inst3|AUD_BCK'                                                                                                          ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; -1.586 ; audio_clock:inst3|LRCK_1X ; audio_inR[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.878      ; 2.548      ;
; -1.583 ; audio_clock:inst3|LRCK_1X ; audio_inR[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.878      ; 2.551      ;
; -1.565 ; audio_clock:inst3|LRCK_1X ; audio_inR[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.879      ; 2.570      ;
; -1.560 ; audio_clock:inst3|LRCK_1X ; audio_inR[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.865      ; 2.561      ;
; -1.534 ; audio_clock:inst3|LRCK_1X ; audio_inR[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.866      ; 2.588      ;
; -1.519 ; audio_clock:inst3|LRCK_1X ; audio_inR[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.875      ; 2.612      ;
; -1.519 ; audio_clock:inst3|LRCK_1X ; audio_inR[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.875      ; 2.612      ;
; -1.516 ; audio_clock:inst3|LRCK_1X ; audio_inL[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.879      ; 2.619      ;
; -1.515 ; audio_clock:inst3|LRCK_1X ; audio_inR[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.875      ; 2.616      ;
; -1.514 ; audio_clock:inst3|LRCK_1X ; audio_inR[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.880      ; 2.622      ;
; -1.514 ; audio_clock:inst3|LRCK_1X ; audio_inR[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.880      ; 2.622      ;
; -1.514 ; audio_clock:inst3|LRCK_1X ; audio_inR[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.880      ; 2.622      ;
; -1.514 ; audio_clock:inst3|LRCK_1X ; audio_inR[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.880      ; 2.622      ;
; -1.513 ; audio_clock:inst3|LRCK_1X ; audio_inR[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.875      ; 2.618      ;
; -1.496 ; audio_clock:inst3|LRCK_1X ; audio_inR[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.895      ; 2.655      ;
; -1.476 ; audio_clock:inst3|LRCK_1X ; audio_inL[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.873      ; 2.653      ;
; -1.458 ; audio_clock:inst3|LRCK_1X ; audio_inL[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.873      ; 2.671      ;
; -1.456 ; audio_clock:inst3|LRCK_1X ; audio_inR[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.873      ; 2.673      ;
; -1.401 ; audio_clock:inst3|LRCK_1X ; audio_inR[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.873      ; 2.728      ;
; -1.318 ; audio_clock:inst3|LRCK_1X ; audio_inL[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.878      ; 2.816      ;
; -1.318 ; audio_clock:inst3|LRCK_1X ; audio_inL[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.878      ; 2.816      ;
; -1.311 ; audio_clock:inst3|LRCK_1X ; audio_inL[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.865      ; 2.810      ;
; -1.308 ; audio_clock:inst3|LRCK_1X ; audio_inL[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.865      ; 2.813      ;
; -1.307 ; audio_clock:inst3|LRCK_1X ; audio_inL[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.865      ; 2.814      ;
; -1.280 ; audio_clock:inst3|LRCK_1X ; audio_inL[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.873      ; 2.849      ;
; -1.258 ; audio_clock:inst3|LRCK_1X ; audio_inL[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.875      ; 2.873      ;
; -1.258 ; audio_clock:inst3|LRCK_1X ; audio_inL[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.875      ; 2.873      ;
; -1.257 ; audio_clock:inst3|LRCK_1X ; audio_inL[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.875      ; 2.874      ;
; -1.237 ; audio_clock:inst3|LRCK_1X ; audio_inL[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.880      ; 2.899      ;
; -1.236 ; audio_clock:inst3|LRCK_1X ; audio_inL[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.880      ; 2.900      ;
; -1.235 ; audio_clock:inst3|LRCK_1X ; audio_inL[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.880      ; 2.901      ;
; -1.235 ; audio_clock:inst3|LRCK_1X ; audio_inL[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.880      ; 2.901      ;
; 0.405  ; audio_inR[2]~reg0         ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 0.669      ;
; 0.406  ; SEL_Cont[1]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; SEL_Cont[2]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[1]~reg0         ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[2]~reg0         ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[3]~reg0         ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[3]~reg0         ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[4]~reg0         ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[4]~reg0         ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[5]~reg0         ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[5]~reg0         ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[6]~reg0         ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[6]~reg0         ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[7]~reg0         ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[7]~reg0         ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[8]~reg0         ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[8]~reg0         ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[9]~reg0         ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[9]~reg0         ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[10]~reg0        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[10]~reg0        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[11]~reg0        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[11]~reg0        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[12]~reg0        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[13]~reg0        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[13]~reg0        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inR[14]~reg0        ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[14]~reg0        ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; audio_inL[15]~reg0        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.669      ;
; 0.407  ; SEL_Cont[3]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[0]~reg0         ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[0]~reg0         ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[1]~reg0         ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inL[12]~reg0        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.407  ; audio_inR[15]~reg0        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 0.669      ;
; 0.411  ; SEL_Cont[0]               ; SEL_Cont[0]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.674      ;
; 0.719  ; SEL_Cont[1]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 0.982      ;
; 0.741  ; SEL_Cont[0]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.004      ;
; 0.746  ; SEL_Cont[0]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.009      ;
; 0.997  ; SEL_Cont[0]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.260      ;
; 0.999  ; SEL_Cont[0]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.262      ;
; 1.006  ; SEL_Cont[0]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.085      ; 1.277      ;
; 1.052  ; SEL_Cont[3]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.314      ;
; 1.135  ; SEL_Cont[2]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.398      ;
; 1.136  ; SEL_Cont[2]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.399      ;
; 1.182  ; SEL_Cont[1]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.085      ; 1.453      ;
; 1.196  ; SEL_Cont[2]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.085      ; 1.467      ;
; 1.247  ; SEL_Cont[1]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.510      ;
; 1.247  ; SEL_Cont[0]               ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.091      ; 1.524      ;
; 1.266  ; SEL_Cont[0]               ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.529      ;
; 1.278  ; SEL_Cont[0]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.085      ; 1.549      ;
; 1.299  ; SEL_Cont[1]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.562      ;
; 1.300  ; SEL_Cont[1]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.563      ;
; 1.301  ; SEL_Cont[2]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.564      ;
; 1.310  ; SEL_Cont[2]               ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.090      ; 1.586      ;
; 1.310  ; SEL_Cont[2]               ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.090      ; 1.586      ;
; 1.320  ; SEL_Cont[0]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.077      ; 1.583      ;
; 1.341  ; SEL_Cont[3]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.068      ; 1.595      ;
; 1.342  ; SEL_Cont[3]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.068      ; 1.596      ;
; 1.349  ; SEL_Cont[2]               ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.091      ; 1.626      ;
; 1.349  ; SEL_Cont[0]               ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.613      ;
; 1.407  ; SEL_Cont[3]               ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.076      ; 1.669      ;
; 1.412  ; SEL_Cont[1]               ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.092      ; 1.690      ;
; 1.413  ; SEL_Cont[2]               ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.092      ; 1.691      ;
; 1.413  ; SEL_Cont[1]               ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.092      ; 1.691      ;
; 1.414  ; SEL_Cont[2]               ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.092      ; 1.692      ;
; 1.417  ; SEL_Cont[2]               ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.092      ; 1.695      ;
; 1.417  ; SEL_Cont[2]               ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.092      ; 1.695      ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                     ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.134 ; audio_clock:inst3|LRCK_1X         ; LRCK_DLY                           ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 3.130      ; 2.262      ;
; -1.095 ; audio_clock:inst3|LRCK_1X         ; ADC_STBR                           ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 3.130      ; 2.301      ;
; -1.015 ; audio_clock:inst3|LRCK_1X         ; ADC_STBL                           ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 3.130      ; 2.381      ;
; -0.037 ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK     ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; 0.000        ; 2.971      ; 3.382      ;
; 0.393  ; Reset_Delay:inst0|Cont[0]         ; Reset_Delay:inst0|Cont[0]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.095      ; 0.674      ;
; 0.404  ; writedata[0]                      ; writedata[0]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[1]                      ; writedata[1]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[2]                      ; writedata[2]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[3]                      ; writedata[3]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[4]                      ; writedata[4]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[5]                      ; writedata[5]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[6]                      ; writedata[6]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[7]                      ; writedata[7]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[8]                      ; writedata[8]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[9]                      ; writedata[9]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[10]                     ; writedata[10]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[11]                     ; writedata[11]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[13]                     ; writedata[13]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[14]                     ; writedata[14]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; writedata[15]                     ; writedata[15]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; LED[0]~reg0                       ; LED[0]~reg0                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; LED[2]~reg0                       ; LED[2]~reg0                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.405  ; LOWCHECK.01                       ; LOWCHECK.01                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; S.RIGHT                           ; S.RIGHT                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; S.RUNR                            ; S.RUNR                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; writedata[12]                     ; writedata[12]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; LED[1]~reg0                       ; LED[1]~reg0                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.429  ; Reset_Delay:inst0|Cont[19]        ; Reset_Delay:inst0|Cont[19]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.694      ;
; 0.431  ; audio_outL[13]                    ; Process:Process_left|audio_out[14] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.696      ;
; 0.480  ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK     ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; -0.500       ; 2.971      ; 3.399      ;
; 0.488  ; S.DACRL                           ; LOWCHECK.01                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 0.752      ;
; 0.578  ; audio_outL[14]                    ; Process:Process_left|audio_out[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.843      ;
; 0.599  ; audio_outL[7]                     ; Process:Process_left|audio_out[8]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.864      ;
; 0.625  ; audio_outL[5]                     ; Process:Process_left|audio_out[6]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.890      ;
; 0.635  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[1]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.901      ;
; 0.642  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[5]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[6]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[10]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.644  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[2]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[4]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[12]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[16]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.645  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; I2C_Config:inst2|mI2C_CLK_DIV[0]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.096      ; 0.927      ;
; 0.647  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[18]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.912      ;
; 0.650  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[17]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.656  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[3]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[5]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[13]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[11]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657  ; audio_outL[2]                     ; Process:Process_left|audio_out[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.658  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; I2C_Config:inst2|mI2C_CLK_DIV[15]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[7]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; I2C_Config:inst2|mI2C_CLK_DIV[9]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.660  ; Reset_Delay:inst0|Cont[14]        ; Reset_Delay:inst0|Cont[14]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.661  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; I2C_Config:inst2|mI2C_CLK_DIV[10]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; I2C_Config:inst2|mI2C_CLK_DIV[12]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; I2C_Config:inst2|mI2C_CLK_DIV[14]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.676  ; Reset_Delay:inst0|Cont[1]         ; Reset_Delay:inst0|Cont[1]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.678  ; audio_outL[15]                    ; Process:Process_left|audio_out[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.943      ;
; 0.695  ; audio_outL[9]                     ; Process:Process_left|audio_out[10] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.960      ;
; 0.697  ; audio_outL[1]                     ; Process:Process_left|audio_out[2]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.962      ;
; 0.697  ; audio_outL[10]                    ; Process:Process_left|audio_out[11] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 0.962      ;
; 0.746  ; S.DACL                            ; S.READ_IDLE                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.009      ;
; 0.747  ; S.RIGHT                           ; S.LEFT                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.011      ;
; 0.801  ; S.IDLE                            ; LED[2]~reg0                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.066      ;
; 0.815  ; Reset_Delay:inst0|Cont[13]        ; Reset_Delay:inst0|Cont[13]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.080      ;
; 0.816  ; Reset_Delay:inst0|Cont[11]        ; Reset_Delay:inst0|Cont[11]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.081      ;
; 0.820  ; Reset_Delay:inst0|Cont[3]         ; Reset_Delay:inst0|Cont[3]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.086      ;
; 0.886  ; S.READ_IDLEL                      ; S.DACRL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.151      ;
; 0.904  ; S.RUNR                            ; S.RUNL                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.078      ; 1.168      ;
; 0.924  ; audio_outL[6]                     ; Process:Process_left|audio_out[7]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.064      ; 1.174      ;
; 0.927  ; S.READ_IDLEL                      ; S.DACLL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.192      ;
; 0.934  ; S.DACLL                           ; S.READ_IDLEL                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.197      ;
; 0.941  ; audio_outL[8]                     ; Process:Process_left|audio_out[9]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.054      ; 1.181      ;
; 0.948  ; S.DACLH                           ; S.READ_IDLEH                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.211      ;
; 0.951  ; LOWCHECK.01                       ; address[15]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.216      ;
; 0.952  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.218      ;
; 0.954  ; audio_outL[11]                    ; Process:Process_left|audio_out[12] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.196      ;
; 0.960  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[11]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.225      ;
; 0.961  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[5]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[13]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.961  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[3]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.962  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[17]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.964  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[19]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.229      ;
; 0.965  ; S.DACR                            ; S.READ_IDLE                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.228      ;
; 0.968  ; S.DACRL                           ; S.READ_IDLEL                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.231      ;
; 0.970  ; S.DACRL                           ; audio_outR[13]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.482      ; 1.638      ;
; 0.970  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[6]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971  ; S.DACRL                           ; audio_outR[7]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.482      ; 1.639      ;
; 0.974  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[14]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975  ; audio_outL[14]                    ; Process:Process_left|audio_out[13] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[12]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.152 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.303      ; 0.669      ;
; -0.145 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.303      ; 0.676      ;
; 0.405  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.669      ;
; 0.410  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.674      ;
; 0.420  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.702      ;
; 0.438  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.702      ;
; 0.438  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.702      ;
; 0.439  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.703      ;
; 0.627  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.909      ;
; 0.627  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.909      ;
; 0.627  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.909      ;
; 0.628  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.910      ;
; 0.628  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.910      ;
; 0.633  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.915      ;
; 0.638  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.920      ;
; 0.652  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 0.934      ;
; 0.663  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.927      ;
; 0.692  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.956      ;
; 0.693  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.957      ;
; 0.715  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 0.979      ;
; 0.944  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.226      ;
; 0.945  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.227      ;
; 0.945  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.227      ;
; 0.954  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.236      ;
; 0.955  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.237      ;
; 0.955  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.237      ;
; 0.956  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.238      ;
; 0.959  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.241      ;
; 0.960  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.242      ;
; 0.960  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.242      ;
; 0.961  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.243      ;
; 0.965  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.247      ;
; 1.065  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.347      ;
; 1.066  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.348      ;
; 1.066  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.348      ;
; 1.070  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.352      ;
; 1.071  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.353      ;
; 1.071  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.353      ;
; 1.080  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.362      ;
; 1.081  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.363      ;
; 1.082  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.364      ;
; 1.085  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.367      ;
; 1.086  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.368      ;
; 1.087  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.369      ;
; 1.191  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.473      ;
; 1.192  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.474      ;
; 1.196  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.478      ;
; 1.197  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.479      ;
; 1.206  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.488      ;
; 1.208  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.490      ;
; 1.211  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.493      ;
; 1.213  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.495      ;
; 1.292  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.574      ;
; 1.292  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.574      ;
; 1.292  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.574      ;
; 1.292  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.574      ;
; 1.292  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.574      ;
; 1.292  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.574      ;
; 1.292  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.574      ;
; 1.296  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 1.560      ;
; 1.317  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.599      ;
; 1.322  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.604      ;
; 1.334  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.616      ;
; 1.339  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.621      ;
; 1.505  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.787      ;
; 1.505  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.787      ;
; 1.505  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.787      ;
; 1.505  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.787      ;
; 1.505  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.787      ;
; 1.505  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.787      ;
; 1.505  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.787      ;
; 1.505  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 1.787      ;
; 1.558  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 1.822      ;
; 1.558  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 1.822      ;
; 1.755  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.037      ;
; 1.755  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.037      ;
; 1.755  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.037      ;
; 1.755  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.037      ;
; 1.755  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.037      ;
; 1.758  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.335     ; 1.609      ;
; 1.877  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.159      ;
; 1.877  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.159      ;
; 1.877  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.159      ;
; 1.877  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.159      ;
; 1.877  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.159      ;
; 1.877  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.159      ;
; 1.887  ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.078      ; 2.151      ;
; 2.000  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.282      ;
; 2.000  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.282      ;
; 2.000  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.282      ;
; 2.000  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.282      ;
; 2.009  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.335     ; 1.860      ;
; 2.339  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.335     ; 2.190      ;
; 2.459  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.741      ;
; 2.461  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.335     ; 2.312      ;
; 2.584  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.335     ; 2.435      ;
; 2.612  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.894      ;
; 2.612  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.894      ;
; 2.614  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.896      ;
; 2.614  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.096      ; 2.896      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                                 ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.388 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.095      ; 0.669      ;
; 0.389 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.094      ; 0.669      ;
; 0.404 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.669      ;
; 0.454 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.718      ;
; 0.454 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.718      ;
; 0.484 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.748      ;
; 0.504 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.508      ; 1.198      ;
; 0.620 ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.093      ; 0.899      ;
; 0.630 ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.894      ;
; 0.643 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.907      ;
; 0.667 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.931      ;
; 0.669 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.933      ;
; 0.691 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.955      ;
; 0.701 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.965      ;
; 0.702 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.966      ;
; 0.706 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.970      ;
; 0.707 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 0.972      ;
; 0.708 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.972      ;
; 0.711 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.975      ;
; 0.712 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 0.977      ;
; 0.726 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.990      ;
; 0.727 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 0.991      ;
; 0.744 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.008      ;
; 0.760 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.024      ;
; 0.765 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.029      ;
; 0.785 ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.509      ; 1.480      ;
; 0.790 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.508      ; 1.484      ;
; 0.807 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.071      ;
; 0.809 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.482      ; 1.477      ;
; 0.825 ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.093      ; 1.104      ;
; 0.827 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.482      ; 1.495      ;
; 0.847 ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.091      ; 1.124      ;
; 0.850 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.115      ;
; 0.850 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.115      ;
; 0.852 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.117      ;
; 0.852 ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.091      ; 1.129      ;
; 0.853 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.118      ;
; 0.857 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.122      ;
; 0.876 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.112      ; 1.174      ;
; 0.890 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.154      ;
; 0.891 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.156      ;
; 0.893 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.158      ;
; 0.911 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.508      ; 1.605      ;
; 0.912 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.482      ; 1.580      ;
; 0.919 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.183      ;
; 0.921 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.185      ;
; 0.942 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.207      ;
; 0.952 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.217      ;
; 0.952 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.217      ;
; 0.954 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.219      ;
; 0.956 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.221      ;
; 0.960 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.225      ;
; 0.961 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.225      ;
; 0.977 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.242      ;
; 0.984 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.248      ;
; 0.994 ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.093      ; 1.273      ;
; 0.998 ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.091      ; 1.275      ;
; 1.002 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.267      ;
; 1.005 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.508      ; 1.699      ;
; 1.005 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.270      ;
; 1.007 ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.091      ; 1.284      ;
; 1.008 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.273      ;
; 1.008 ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.091      ; 1.285      ;
; 1.015 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.280      ;
; 1.016 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.280      ;
; 1.017 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.282      ;
; 1.022 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.287      ;
; 1.023 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.287      ;
; 1.025 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.289      ;
; 1.025 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.290      ;
; 1.031 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.295      ;
; 1.034 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.077      ; 1.297      ;
; 1.034 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.077      ; 1.297      ;
; 1.034 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.077      ; 1.297      ;
; 1.034 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.077      ; 1.297      ;
; 1.034 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.077      ; 1.297      ;
; 1.034 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.077      ; 1.297      ;
; 1.036 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.300      ;
; 1.038 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.302      ;
; 1.038 ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.091      ; 1.315      ;
; 1.043 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.307      ;
; 1.043 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.307      ;
; 1.051 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.316      ;
; 1.054 ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.319      ;
; 1.054 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.318      ;
; 1.055 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.319      ;
; 1.055 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.079      ; 1.320      ;
; 1.055 ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.091      ; 1.332      ;
; 1.059 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.323      ;
; 1.061 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.325      ;
; 1.070 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.334      ;
; 1.071 ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.091      ; 1.348      ;
; 1.075 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.078      ; 1.339      ;
; 1.082 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.508      ; 1.776      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst1|altpll_component|pll|clk[1]'                                                                                             ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -4.688 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.144     ; 1.487      ;
; -4.688 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.144     ; 1.487      ;
; -4.688 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.144     ; 1.487      ;
; -4.688 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.144     ; 1.487      ;
; -4.688 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -3.144     ; 1.487      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
; -4.457 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.731     ; 1.669      ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst1|altpll_component|pll|clk[1]'                                                                                             ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.359 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.121     ; 1.534      ;
; 3.592 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.552     ; 1.336      ;
; 3.592 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.552     ; 1.336      ;
; 3.592 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.552     ; 1.336      ;
; 3.592 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.552     ; 1.336      ;
; 3.592 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.552     ; 1.336      ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                             ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBL                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBR                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[0]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[1]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[2]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LOWCHECK.01                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LRCK_DLY                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; PB_DLY                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; REC_DLY                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; RUN_THRU_DLY                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|RESET             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACL                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLH                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLL                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACR                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRH                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRL                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.IDLE                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.LEFT                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLE                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEH                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEL                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RIGHT                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUN                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNL                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNR                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; STOP_DLY                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[0]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[10]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[11]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[12]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[13]                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 18.413 ; 18.413       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 18.432 ; 18.432       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.604 ; 18.604       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.612 ; 18.612       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.612 ; 18.612       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 18.624 ; 18.624       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 27.478 ; 27.698       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.478 ; 27.698       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.478 ; 27.698       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.478 ; 27.698       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.478 ; 27.698       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.484 ; 27.704       ; 0.220          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.662 ; 27.850       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.669 ; 27.857       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.669 ; 27.857       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.669 ; 27.857       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.669 ; 27.857       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.669 ; 27.857       ; 0.188          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.733 ; 27.733       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.733 ; 27.733       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.733 ; 27.733       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.733 ; 27.733       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.733 ; 27.733       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.739 ; 27.739       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.742 ; 27.742       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.742 ; 27.742       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.812 ; 27.812       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.812 ; 27.812       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.821 ; 27.821       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.821 ; 27.821       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.821 ; 27.821       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.821 ; 27.821       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.821 ; 27.821       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; 5.761 ; 6.364 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; 5.192 ; 5.760 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; 6.230 ; 6.734 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; 6.178 ; 6.821 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; 4.453 ; 4.904 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; 6.122 ; 6.745 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; 2.593 ; 3.007 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; 1.839 ; 2.249 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; 2.431 ; 2.798 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; 2.317 ; 2.721 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; 2.018 ; 2.423 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; 2.046 ; 2.485 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; 1.901 ; 2.329 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; 2.067 ; 2.462 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; 2.409 ; 2.900 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; 1.834 ; 2.182 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; 1.926 ; 2.261 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; 1.886 ; 2.217 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; 1.698 ; 2.039 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; 2.137 ; 2.469 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; 1.842 ; 2.256 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; 2.593 ; 3.007 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; 1.943 ; 2.389 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; 5.347 ; 5.891 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.699 ; 4.343 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.360 ; 3.804 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; 2.976 ; 3.413 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; 3.775 ; 4.198 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; 4.943 ; 5.406 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; -4.061 ; -4.670 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; -3.514 ; -4.048 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; -3.279 ; -3.810 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; -3.401 ; -3.966 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; -3.453 ; -3.916 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; -3.832 ; -4.416 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; -0.560 ; -0.872 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; -0.994 ; -1.388 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; -0.954 ; -1.336 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; -1.071 ; -1.475 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; -1.388 ; -1.780 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; -1.405 ; -1.817 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; -1.036 ; -1.445 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; -1.014 ; -1.419 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; -1.484 ; -1.926 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; -1.373 ; -1.698 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; -1.186 ; -1.474 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; -0.560 ; -0.872 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; -1.087 ; -1.400 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; -1.237 ; -1.535 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; -0.862 ; -1.282 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; -1.093 ; -1.488 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; -0.962 ; -1.363 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; -3.293 ; -3.838 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; -2.644 ; -3.170 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; -2.657 ; -3.027 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; -2.011 ; -2.445 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; -1.600 ; -2.042 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; -2.982 ; -3.467 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 13.199 ; 13.194 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 9.928  ; 10.188 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 9.574  ; 9.736  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 9.717  ; 9.893  ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 9.928  ; 10.188 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 9.746  ; 9.899  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 7.988  ; 7.994  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 7.728  ; 7.707  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 7.896  ; 7.927  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 7.367  ; 7.344  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 8.004  ; 8.005  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 7.433  ; 7.432  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 8.145  ; 8.105  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 7.423  ; 7.431  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 8.024  ; 7.974  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 8.616  ; 8.731  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 7.735  ; 7.715  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 7.469  ; 7.442  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 9.746  ; 9.899  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 7.511  ; 7.499  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 7.068  ; 7.067  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 9.153  ; 9.290  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 9.010  ; 9.022  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 7.546  ; 7.491  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 8.345  ; 8.377  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 8.598  ; 8.677  ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 8.764  ; 8.804  ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 8.043  ; 8.062  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 8.026  ; 7.959  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 7.179  ; 7.193  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 7.836  ; 7.764  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 7.998  ; 7.924  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 7.376  ; 7.356  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 7.860  ; 7.807  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 7.804  ; 7.741  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 8.043  ; 8.062  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 7.456  ; 7.427  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 7.438  ; 7.420  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 7.027  ; 7.015  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 6.751  ; 6.741  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 7.431  ; 7.453  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 7.246  ; 7.271  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 7.688  ; 7.667  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 7.447  ; 7.447  ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 7.726  ; 7.717  ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 8.905  ; 9.033  ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 15.650 ; 15.600 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 10.884 ; 10.737 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 9.620  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.983  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 5.979  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 13.733 ; 13.737 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 10.343 ; 10.390 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 8.081  ; 8.073  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 8.056  ; 8.041  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 8.131  ; 8.122  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 7.744  ; 7.725  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 8.144  ; 8.109  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 8.195  ; 8.185  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 7.645  ; 7.634  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 7.540  ; 7.537  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 7.437  ; 7.428  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 7.514  ; 7.516  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 8.103  ; 8.091  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 7.851  ; 7.809  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 7.466  ; 7.466  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 8.145  ; 8.133  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 10.343 ; 10.390 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 8.149  ; 8.135  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 8.587  ; 8.551  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 8.551  ; 8.521  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 7.924  ; 7.925  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 7.451  ; 7.439  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 7.444  ; 7.428  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 7.798  ; 7.786  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 8.226  ; 8.209  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 7.941  ; 7.940  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 8.185  ; 8.196  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 7.682  ; 7.655  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 7.620  ; 7.629  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 8.587  ; 8.551  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 7.805  ; 7.778  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 8.496  ; 8.454  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 7.908  ; 7.897  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 7.776  ; 7.773  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 7.598  ; 7.584  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 7.893  ; 7.859  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 11.794 ; 11.797 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 7.832  ; 7.794  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.923  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.869  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 9.261  ; 9.342  ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 9.237  ; 9.391  ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 9.237  ; 9.391  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 9.374  ; 9.541  ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 9.577  ; 9.825  ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 6.828  ; 6.826  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 7.713  ; 7.717  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 7.463  ; 7.441  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 7.626  ; 7.654  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 7.117  ; 7.093  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 7.727  ; 7.727  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 7.181  ; 7.178  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 7.862  ; 7.822  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 7.170  ; 7.176  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 7.748  ; 7.699  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 8.364  ; 8.477  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 7.469  ; 7.450  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 7.214  ; 7.188  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 9.450  ; 9.599  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 7.255  ; 7.242  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 6.828  ; 6.826  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 8.885  ; 9.019  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 8.695  ; 8.705  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 7.288  ; 7.233  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 8.056  ; 8.085  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 8.347  ; 8.426  ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 8.457  ; 8.498  ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 6.526  ; 6.516  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 7.751  ; 7.686  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 6.937  ; 6.949  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 7.569  ; 7.498  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 7.725  ; 7.652  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 7.127  ; 7.107  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 7.592  ; 7.539  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 7.538  ; 7.476  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 7.766  ; 7.783  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 7.203  ; 7.174  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 7.186  ; 7.167  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 6.791  ; 6.778  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 6.526  ; 6.516  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 7.179  ; 7.199  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 7.001  ; 7.024  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 7.426  ; 7.404  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 7.195  ; 7.194  ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 7.462  ; 7.452  ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 8.592  ; 8.717  ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 13.490 ; 9.165  ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 10.465 ; 10.327 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 9.246  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.770  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 5.766  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 9.736  ; 9.823  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 7.154  ; 7.144  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 7.774  ; 7.765  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 7.746  ; 7.731  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 7.820  ; 7.810  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 7.449  ; 7.430  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 7.833  ; 7.799  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 7.883  ; 7.873  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 7.350  ; 7.339  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 7.254  ; 7.251  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 7.154  ; 7.144  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 7.224  ; 7.225  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 7.795  ; 7.782  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 7.551  ; 7.510  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 7.184  ; 7.182  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 7.836  ; 7.823  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 10.000 ; 10.047 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 7.840  ; 7.825  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 7.162  ; 7.145  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 8.226  ; 8.197  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 7.621  ; 7.621  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 7.166  ; 7.153  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 7.162  ; 7.145  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 7.501  ; 7.489  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 7.913  ; 7.896  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 7.639  ; 7.637  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 7.875  ; 7.884  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 7.386  ; 7.359  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 7.330  ; 7.338  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 8.260  ; 8.225  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 7.508  ; 7.482  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 8.173  ; 8.131  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 7.610  ; 7.598  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 7.479  ; 7.476  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 7.309  ; 7.295  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 7.143  ; 7.110  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 7.105  ; 7.136  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 7.084  ; 7.047  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.382  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.328  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.871 ; 6.794 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.633 ; 8.536 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.578 ; 8.481 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.087 ; 7.990 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.087 ; 7.990 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.381 ; 8.284 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.316 ; 8.219 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.316 ; 8.219 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.838 ; 8.741 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.463 ; 7.386 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.561 ; 7.484 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.250 ; 7.173 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.871 ; 6.794 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.217 ; 8.140 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.589 ; 8.492 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.381 ; 8.284 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.589 ; 8.492 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.647 ; 6.570 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.306 ; 8.209 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.254 ; 8.157 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.783 ; 7.686 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.783 ; 7.686 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.065 ; 7.968 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.002 ; 7.905 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.002 ; 7.905 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.504 ; 8.407 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.216 ; 7.139 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.310 ; 7.233 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.011 ; 6.934 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.647 ; 6.570 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.939 ; 7.862 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.264 ; 8.167 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.065 ; 7.968 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.264 ; 8.167 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.822     ; 6.899     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.497     ; 8.594     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.455     ; 8.552     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.984     ; 8.081     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.984     ; 8.081     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.262     ; 8.359     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.187     ; 8.284     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.187     ; 8.284     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.685     ; 8.782     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.430     ; 7.507     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.495     ; 7.572     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.192     ; 7.269     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.822     ; 6.899     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.109     ; 8.186     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.458     ; 8.555     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.262     ; 8.359     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.458     ; 8.555     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.597     ; 6.674     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.172     ; 8.269     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.132     ; 8.229     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.680     ; 7.777     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.680     ; 7.777     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.946     ; 8.043     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.875     ; 7.972     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.875     ; 7.972     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.352     ; 8.449     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.181     ; 7.258     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.243     ; 7.320     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.953     ; 7.030     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.597     ; 6.674     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.833     ; 7.910     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.135     ; 8.232     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.946     ; 8.043     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.135     ; 8.232     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                 ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                           ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; 208.29 MHz ; 208.29 MHz      ; CLOCK_50                          ;                                                ;
; 291.38 MHz ; 291.38 MHz      ; inst1|altpll_component|pll|clk[1] ;                                                ;
; 343.76 MHz ; 343.76 MHz      ; I2C_Config:inst2|mI2C_CTRL_CLK    ;                                                ;
; 467.95 MHz ; 437.64 MHz      ; audio_clock:inst3|AUD_BCK         ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.801 ; -336.540      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -1.909 ; -70.592       ;
; audio_clock:inst3|AUD_BCK         ; -1.137 ; -32.127       ;
; inst1|altpll_component|pll|clk[1] ; -0.572 ; -0.572        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; audio_clock:inst3|AUD_BCK         ; -1.281 ; -36.131       ;
; CLOCK_50                          ; -0.900 ; -2.624        ;
; inst1|altpll_component|pll|clk[1] ; -0.257 ; -0.257        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; 0.339  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; -4.134 ; -56.013       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                      ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[1] ; 2.945 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.000 ; -215.025      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -1.285 ; -59.110       ;
; audio_clock:inst3|AUD_BCK         ; -1.285 ; -46.260       ;
; CLOCK_27                          ; 18.423 ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 27.469 ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -3.801 ; address[14] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.727      ;
; -3.754 ; address[18] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.682      ;
; -3.692 ; address[13] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.618      ;
; -3.659 ; address[12] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.585      ;
; -3.643 ; address[14] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.572      ;
; -3.643 ; address[14] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.572      ;
; -3.643 ; address[14] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.572      ;
; -3.643 ; address[14] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.572      ;
; -3.643 ; address[14] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.572      ;
; -3.639 ; address[14] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.566      ;
; -3.639 ; address[14] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.566      ;
; -3.637 ; address[16] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.564      ;
; -3.615 ; address[17] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.543      ;
; -3.608 ; address[14] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.536      ;
; -3.608 ; address[14] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.536      ;
; -3.598 ; address[14] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.519      ;
; -3.598 ; address[14] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.519      ;
; -3.598 ; address[14] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.519      ;
; -3.596 ; address[18] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.527      ;
; -3.596 ; address[18] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.527      ;
; -3.596 ; address[18] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.527      ;
; -3.596 ; address[18] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.527      ;
; -3.596 ; address[18] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.527      ;
; -3.592 ; address[18] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.521      ;
; -3.592 ; address[18] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.521      ;
; -3.561 ; address[18] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.491      ;
; -3.561 ; address[18] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.491      ;
; -3.555 ; address[5]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 4.487      ;
; -3.551 ; address[18] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.474      ;
; -3.551 ; address[18] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.474      ;
; -3.551 ; address[18] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.474      ;
; -3.534 ; address[13] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.463      ;
; -3.534 ; address[13] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.463      ;
; -3.534 ; address[13] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.463      ;
; -3.534 ; address[13] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.463      ;
; -3.534 ; address[13] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.463      ;
; -3.530 ; address[13] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.457      ;
; -3.530 ; address[13] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.457      ;
; -3.504 ; address[11] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.430      ;
; -3.501 ; address[12] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.430      ;
; -3.501 ; address[12] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.430      ;
; -3.501 ; address[12] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.430      ;
; -3.501 ; address[12] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.430      ;
; -3.501 ; address[12] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.430      ;
; -3.499 ; address[13] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.427      ;
; -3.499 ; address[13] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.427      ;
; -3.497 ; address[12] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.424      ;
; -3.497 ; address[12] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.424      ;
; -3.497 ; address[19] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.426      ;
; -3.489 ; address[13] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.410      ;
; -3.489 ; address[13] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.410      ;
; -3.489 ; address[13] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.410      ;
; -3.479 ; address[16] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.409      ;
; -3.479 ; address[16] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.409      ;
; -3.479 ; address[16] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.409      ;
; -3.479 ; address[16] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.409      ;
; -3.479 ; address[16] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.409      ;
; -3.475 ; address[16] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.403      ;
; -3.475 ; address[16] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.403      ;
; -3.473 ; address[9]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 4.405      ;
; -3.472 ; address[4]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.405      ;
; -3.467 ; address[7]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 4.399      ;
; -3.466 ; address[12] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.394      ;
; -3.466 ; address[12] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.394      ;
; -3.457 ; address[17] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.388      ;
; -3.457 ; address[17] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.388      ;
; -3.457 ; address[17] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.388      ;
; -3.457 ; address[17] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.388      ;
; -3.457 ; address[17] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.388      ;
; -3.456 ; address[12] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.377      ;
; -3.456 ; address[12] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.377      ;
; -3.456 ; address[12] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.377      ;
; -3.453 ; address[17] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.382      ;
; -3.453 ; address[17] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.382      ;
; -3.448 ; address[1]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.382      ;
; -3.444 ; address[16] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.373      ;
; -3.444 ; address[16] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.373      ;
; -3.434 ; address[16] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.356      ;
; -3.434 ; address[16] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.356      ;
; -3.434 ; address[16] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.356      ;
; -3.422 ; address[17] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.352      ;
; -3.422 ; address[17] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.352      ;
; -3.412 ; address[17] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.335      ;
; -3.412 ; address[17] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.335      ;
; -3.412 ; address[17] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.335      ;
; -3.410 ; address[15] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.337      ;
; -3.397 ; address[5]  ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 4.332      ;
; -3.397 ; address[5]  ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 4.332      ;
; -3.397 ; address[5]  ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 4.332      ;
; -3.397 ; address[5]  ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 4.332      ;
; -3.397 ; address[5]  ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 4.332      ;
; -3.393 ; address[5]  ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.326      ;
; -3.393 ; address[5]  ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.326      ;
; -3.387 ; address[6]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 4.319      ;
; -3.374 ; address[0]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.307      ;
; -3.372 ; S.DACLH     ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.300      ;
; -3.362 ; address[5]  ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.296      ;
; -3.362 ; address[5]  ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.296      ;
; -3.352 ; address[5]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.279      ;
; -3.352 ; address[5]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.279      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                           ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.909 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.838      ;
; -1.909 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.838      ;
; -1.891 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.820      ;
; -1.891 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.820      ;
; -1.798 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.087     ; 2.710      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.788 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.717      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.764 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.693      ;
; -1.728 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 3.037      ;
; -1.720 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.648      ;
; -1.720 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.648      ;
; -1.671 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.570      ;
; -1.671 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.570      ;
; -1.671 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.570      ;
; -1.671 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.570      ;
; -1.669 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.568      ;
; -1.669 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.568      ;
; -1.669 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.568      ;
; -1.669 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.568      ;
; -1.604 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.533      ;
; -1.604 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.533      ;
; -1.597 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.526      ;
; -1.597 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.526      ;
; -1.597 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.526      ;
; -1.597 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.526      ;
; -1.597 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.526      ;
; -1.595 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.524      ;
; -1.595 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.524      ;
; -1.595 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.524      ;
; -1.595 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.524      ;
; -1.595 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.524      ;
; -1.576 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.885      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.562 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.490      ;
; -1.545 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.474      ;
; -1.545 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.474      ;
; -1.545 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.474      ;
; -1.531 ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.840      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.524 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.452      ;
; -1.500 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.101     ; 2.398      ;
; -1.500 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.101     ; 2.398      ;
; -1.500 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.101     ; 2.398      ;
; -1.500 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.101     ; 2.398      ;
; -1.500 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.429      ;
; -1.500 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.429      ;
; -1.474 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.783      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.450 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.379      ;
; -1.426 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.354      ;
; -1.426 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.354      ;
; -1.426 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.354      ;
; -1.426 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.354      ;
; -1.426 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.071     ; 2.354      ;
; -1.386 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.315      ;
; -1.386 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.315      ;
; -1.386 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.070     ; 2.315      ;
; -1.384 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.283      ;
; -1.384 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.283      ;
; -1.384 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.100     ; 2.283      ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'audio_clock:inst3|AUD_BCK'                                                                                           ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.137 ; SEL_Cont[3]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 2.076      ;
; -1.134 ; SEL_Cont[3]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 2.073      ;
; -1.128 ; SEL_Cont[3]        ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.065      ;
; -1.128 ; SEL_Cont[3]        ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 2.065      ;
; -1.107 ; SEL_Cont[3]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.048     ; 2.058      ;
; -1.107 ; SEL_Cont[3]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 2.046      ;
; -1.106 ; SEL_Cont[3]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 2.045      ;
; -1.101 ; SEL_Cont[3]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.030      ;
; -1.100 ; SEL_Cont[3]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 2.029      ;
; -1.071 ; SEL_Cont[1]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.054     ; 2.016      ;
; -1.069 ; SEL_Cont[1]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.054     ; 2.014      ;
; -1.061 ; SEL_Cont[3]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.076     ; 1.984      ;
; -1.053 ; SEL_Cont[3]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.061     ; 1.991      ;
; -1.038 ; SEL_Cont[2]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.975      ;
; -1.017 ; SEL_Cont[1]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.948      ;
; -1.012 ; SEL_Cont[2]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.054     ; 1.957      ;
; -1.010 ; SEL_Cont[2]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.054     ; 1.955      ;
; -1.003 ; SEL_Cont[0]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.950      ;
; -1.002 ; SEL_Cont[0]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.949      ;
; -0.963 ; SEL_Cont[3]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.078     ; 1.884      ;
; -0.955 ; SEL_Cont[2]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.902      ;
; -0.955 ; SEL_Cont[0]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.892      ;
; -0.952 ; SEL_Cont[0]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.899      ;
; -0.952 ; SEL_Cont[2]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.899      ;
; -0.949 ; SEL_Cont[0]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.896      ;
; -0.942 ; SEL_Cont[3]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.078     ; 1.863      ;
; -0.935 ; SEL_Cont[2]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.874      ;
; -0.935 ; SEL_Cont[2]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.874      ;
; -0.935 ; SEL_Cont[1]        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.053     ; 1.881      ;
; -0.933 ; SEL_Cont[2]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.872      ;
; -0.930 ; SEL_Cont[2]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.869      ;
; -0.928 ; SEL_Cont[2]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.867      ;
; -0.928 ; SEL_Cont[2]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.867      ;
; -0.928 ; SEL_Cont[2]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.867      ;
; -0.926 ; SEL_Cont[2]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.873      ;
; -0.925 ; SEL_Cont[2]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.872      ;
; -0.922 ; SEL_Cont[0]        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.053     ; 1.868      ;
; -0.919 ; SEL_Cont[1]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.848      ;
; -0.914 ; SEL_Cont[2]        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.851      ;
; -0.914 ; SEL_Cont[2]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.845      ;
; -0.908 ; SEL_Cont[0]        ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.054     ; 1.853      ;
; -0.907 ; SEL_Cont[0]        ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.054     ; 1.852      ;
; -0.905 ; SEL_Cont[2]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.053     ; 1.851      ;
; -0.901 ; SEL_Cont[0]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.040     ; 1.860      ;
; -0.894 ; SEL_Cont[2]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.040     ; 1.853      ;
; -0.892 ; SEL_Cont[3]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.829      ;
; -0.890 ; SEL_Cont[3]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.827      ;
; -0.890 ; SEL_Cont[0]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.827      ;
; -0.889 ; SEL_Cont[2]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.826      ;
; -0.888 ; SEL_Cont[0]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.825      ;
; -0.887 ; SEL_Cont[2]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.824      ;
; -0.873 ; SEL_Cont[3]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.802      ;
; -0.872 ; SEL_Cont[1]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.809      ;
; -0.870 ; SEL_Cont[1]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.817      ;
; -0.870 ; SEL_Cont[1]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.817      ;
; -0.870 ; SEL_Cont[1]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.817      ;
; -0.870 ; SEL_Cont[1]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.817      ;
; -0.863 ; SEL_Cont[0]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.810      ;
; -0.863 ; SEL_Cont[0]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.810      ;
; -0.855 ; SEL_Cont[0]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.802      ;
; -0.855 ; SEL_Cont[0]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.802      ;
; -0.831 ; SEL_Cont[0]        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.768      ;
; -0.818 ; SEL_Cont[3]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.749      ;
; -0.817 ; SEL_Cont[3]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.748      ;
; -0.816 ; SEL_Cont[2]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.745      ;
; -0.804 ; SEL_Cont[0]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.743      ;
; -0.804 ; SEL_Cont[0]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.743      ;
; -0.802 ; SEL_Cont[0]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.741      ;
; -0.801 ; SEL_Cont[3]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.740      ;
; -0.801 ; SEL_Cont[3]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.740      ;
; -0.800 ; SEL_Cont[3]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.731      ;
; -0.799 ; SEL_Cont[0]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.738      ;
; -0.798 ; SEL_Cont[0]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.737      ;
; -0.797 ; SEL_Cont[1]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.040     ; 1.756      ;
; -0.797 ; SEL_Cont[0]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.736      ;
; -0.796 ; SEL_Cont[3]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.735      ;
; -0.795 ; SEL_Cont[3]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.734      ;
; -0.791 ; SEL_Cont[1]        ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.728      ;
; -0.787 ; SEL_Cont[0]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.054     ; 1.732      ;
; -0.786 ; SEL_Cont[1]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.733      ;
; -0.786 ; SEL_Cont[0]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.725      ;
; -0.785 ; SEL_Cont[1]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.732      ;
; -0.785 ; SEL_Cont[0]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.054     ; 1.730      ;
; -0.785 ; SEL_Cont[1]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.732      ;
; -0.782 ; SEL_Cont[1]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.052     ; 1.729      ;
; -0.777 ; SEL_Cont[1]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.053     ; 1.723      ;
; -0.777 ; SEL_Cont[0]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.706      ;
; -0.770 ; SEL_Cont[2]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.070     ; 1.699      ;
; -0.767 ; SEL_Cont[1]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.704      ;
; -0.766 ; SEL_Cont[1]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.705      ;
; -0.766 ; SEL_Cont[1]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.705      ;
; -0.765 ; SEL_Cont[1]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.062     ; 1.702      ;
; -0.764 ; audio_inL[13]~reg0 ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.071     ; 1.692      ;
; -0.763 ; SEL_Cont[0]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.694      ;
; -0.758 ; SEL_Cont[3]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.689      ;
; -0.755 ; SEL_Cont[3]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.686      ;
; -0.754 ; SEL_Cont[1]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.693      ;
; -0.754 ; SEL_Cont[1]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.693      ;
; -0.751 ; SEL_Cont[1]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.060     ; 1.690      ;
; -0.751 ; SEL_Cont[3]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.068     ; 1.682      ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.572 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.056     ; 0.683      ;
; -0.544 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.056     ; 0.655      ;
; 52.123 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 2.963      ;
; 52.123 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 2.963      ;
; 52.260 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 2.826      ;
; 52.368 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 2.718      ;
; 52.677 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 2.409      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.706 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.761      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.708 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.759      ;
; 52.789 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 2.297      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.842 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.625      ;
; 52.897 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 2.189      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 52.959 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.508      ;
; 53.163 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 1.923      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.282 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.185      ;
; 53.360 ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.071     ; 2.123      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.396 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 2.071      ;
; 53.443 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.468     ; 1.643      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.504 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.963      ;
; 53.592 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.071     ; 1.891      ;
; 53.625 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.071     ; 1.858      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.652 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.815      ;
; 53.885 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.071     ; 1.598      ;
; 53.892 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.575      ;
; 53.956 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.511      ;
; 53.956 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.511      ;
; 53.956 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.511      ;
; 53.956 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.511      ;
; 53.956 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.511      ;
; 53.956 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.511      ;
; 53.956 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.511      ;
; 53.956 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.087     ; 1.511      ;
; 54.422 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.071     ; 1.061      ;
; 54.439 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.071     ; 1.044      ;
; 54.446 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.071     ; 1.037      ;
; 54.475 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.071     ; 1.008      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'audio_clock:inst3|AUD_BCK'                                                                                                           ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; -1.281 ; audio_clock:inst3|LRCK_1X ; audio_inR[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.342      ; 2.302      ;
; -1.277 ; audio_clock:inst3|LRCK_1X ; audio_inR[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.342      ; 2.306      ;
; -1.265 ; audio_clock:inst3|LRCK_1X ; audio_inR[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.319      ;
; -1.256 ; audio_clock:inst3|LRCK_1X ; audio_inR[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.325      ; 2.310      ;
; -1.234 ; audio_clock:inst3|LRCK_1X ; audio_inR[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.326      ; 2.333      ;
; -1.219 ; audio_clock:inst3|LRCK_1X ; audio_inR[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.335      ; 2.357      ;
; -1.219 ; audio_clock:inst3|LRCK_1X ; audio_inR[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.365      ;
; -1.218 ; audio_clock:inst3|LRCK_1X ; audio_inR[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.366      ;
; -1.218 ; audio_clock:inst3|LRCK_1X ; audio_inR[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.366      ;
; -1.218 ; audio_clock:inst3|LRCK_1X ; audio_inR[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.335      ; 2.358      ;
; -1.218 ; audio_clock:inst3|LRCK_1X ; audio_inR[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.366      ;
; -1.216 ; audio_clock:inst3|LRCK_1X ; audio_inL[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.368      ;
; -1.215 ; audio_clock:inst3|LRCK_1X ; audio_inR[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.335      ; 2.361      ;
; -1.215 ; audio_clock:inst3|LRCK_1X ; audio_inR[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.356      ; 2.382      ;
; -1.213 ; audio_clock:inst3|LRCK_1X ; audio_inR[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.335      ; 2.363      ;
; -1.165 ; audio_clock:inst3|LRCK_1X ; audio_inL[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.333      ; 2.409      ;
; -1.155 ; audio_clock:inst3|LRCK_1X ; audio_inR[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.332      ; 2.418      ;
; -1.145 ; audio_clock:inst3|LRCK_1X ; audio_inL[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.333      ; 2.429      ;
; -1.116 ; audio_clock:inst3|LRCK_1X ; audio_inR[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.333      ; 2.458      ;
; -1.068 ; audio_clock:inst3|LRCK_1X ; audio_inL[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.342      ; 2.515      ;
; -1.067 ; audio_clock:inst3|LRCK_1X ; audio_inL[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.342      ; 2.516      ;
; -1.050 ; audio_clock:inst3|LRCK_1X ; audio_inL[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.325      ; 2.516      ;
; -1.042 ; audio_clock:inst3|LRCK_1X ; audio_inL[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.325      ; 2.524      ;
; -1.040 ; audio_clock:inst3|LRCK_1X ; audio_inL[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.325      ; 2.526      ;
; -1.013 ; audio_clock:inst3|LRCK_1X ; audio_inL[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.333      ; 2.561      ;
; -0.971 ; audio_clock:inst3|LRCK_1X ; audio_inL[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.613      ;
; -0.971 ; audio_clock:inst3|LRCK_1X ; audio_inL[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.335      ; 2.605      ;
; -0.971 ; audio_clock:inst3|LRCK_1X ; audio_inL[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.335      ; 2.605      ;
; -0.970 ; audio_clock:inst3|LRCK_1X ; audio_inL[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.335      ; 2.606      ;
; -0.969 ; audio_clock:inst3|LRCK_1X ; audio_inL[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.615      ;
; -0.968 ; audio_clock:inst3|LRCK_1X ; audio_inL[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.616      ;
; -0.968 ; audio_clock:inst3|LRCK_1X ; audio_inL[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 3.343      ; 2.616      ;
; 0.355  ; audio_inR[2]~reg0         ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; audio_inR[5]~reg0         ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; audio_inL[5]~reg0         ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; audio_inR[7]~reg0         ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; audio_inL[7]~reg0         ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; audio_inR[13]~reg0        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; audio_inL[13]~reg0        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 0.597      ;
; 0.356  ; SEL_Cont[1]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; SEL_Cont[2]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; SEL_Cont[3]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[0]~reg0         ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[0]~reg0         ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[1]~reg0         ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[1]~reg0         ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[2]~reg0         ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[3]~reg0         ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[3]~reg0         ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[4]~reg0         ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[4]~reg0         ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[6]~reg0         ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[6]~reg0         ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[8]~reg0         ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[8]~reg0         ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[9]~reg0         ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[9]~reg0         ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[10]~reg0        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[10]~reg0        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[11]~reg0        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[11]~reg0        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[12]~reg0        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inR[14]~reg0        ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[14]~reg0        ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; audio_inL[15]~reg0        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.597      ;
; 0.357  ; audio_inR[12]~reg0        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; audio_inR[15]~reg0        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 0.597      ;
; 0.367  ; SEL_Cont[0]               ; SEL_Cont[0]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.608      ;
; 0.653  ; SEL_Cont[1]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.894      ;
; 0.673  ; SEL_Cont[0]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.914      ;
; 0.678  ; SEL_Cont[0]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 0.919      ;
; 0.905  ; SEL_Cont[0]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.146      ;
; 0.906  ; SEL_Cont[0]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.147      ;
; 0.926  ; SEL_Cont[0]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.175      ;
; 0.965  ; SEL_Cont[3]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.206      ;
; 1.034  ; SEL_Cont[2]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.275      ;
; 1.035  ; SEL_Cont[2]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.276      ;
; 1.089  ; SEL_Cont[1]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.338      ;
; 1.106  ; SEL_Cont[2]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.355      ;
; 1.120  ; SEL_Cont[1]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.361      ;
; 1.138  ; SEL_Cont[0]               ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.379      ;
; 1.144  ; SEL_Cont[0]               ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.088      ; 1.403      ;
; 1.174  ; SEL_Cont[0]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.078      ; 1.423      ;
; 1.188  ; SEL_Cont[1]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.429      ;
; 1.189  ; SEL_Cont[1]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.430      ;
; 1.191  ; SEL_Cont[2]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.432      ;
; 1.195  ; SEL_Cont[2]               ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.087      ; 1.453      ;
; 1.195  ; SEL_Cont[2]               ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.087      ; 1.453      ;
; 1.204  ; SEL_Cont[0]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.070      ; 1.445      ;
; 1.206  ; SEL_Cont[0]               ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.071      ; 1.448      ;
; 1.231  ; SEL_Cont[3]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.062      ; 1.464      ;
; 1.232  ; SEL_Cont[2]               ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.088      ; 1.491      ;
; 1.232  ; SEL_Cont[3]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.062      ; 1.465      ;
; 1.262  ; SEL_Cont[1]               ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.088      ; 1.521      ;
; 1.262  ; SEL_Cont[1]               ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.088      ; 1.521      ;
; 1.273  ; SEL_Cont[1]               ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.101      ; 1.545      ;
; 1.275  ; SEL_Cont[3]               ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.069      ; 1.515      ;
; 1.290  ; SEL_Cont[2]               ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.088      ; 1.549      ;
; 1.290  ; SEL_Cont[2]               ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.088      ; 1.549      ;
; 1.298  ; SEL_Cont[1]               ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.087      ; 1.556      ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                      ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.900 ; audio_clock:inst3|LRCK_1X         ; LRCK_DLY                           ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 2.728      ; 2.079      ;
; -0.865 ; audio_clock:inst3|LRCK_1X         ; ADC_STBR                           ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 2.728      ; 2.114      ;
; -0.842 ; audio_clock:inst3|LRCK_1X         ; ADC_STBL                           ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 2.728      ; 2.137      ;
; -0.017 ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK     ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; 0.000        ; 2.694      ; 3.091      ;
; 0.351  ; Reset_Delay:inst0|Cont[0]         ; Reset_Delay:inst0|Cont[0]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.086      ; 0.608      ;
; 0.355  ; writedata[3]                      ; writedata[3]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[4]                      ; writedata[4]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[8]                      ; writedata[8]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writedata[11]                     ; writedata[11]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356  ; LOWCHECK.01                       ; LOWCHECK.01                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; S.RIGHT                           ; S.RIGHT                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; S.RUNR                            ; S.RUNR                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[0]                      ; writedata[0]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[1]                      ; writedata[1]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[2]                      ; writedata[2]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[5]                      ; writedata[5]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[6]                      ; writedata[6]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[7]                      ; writedata[7]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[9]                      ; writedata[9]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[10]                     ; writedata[10]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[12]                     ; writedata[12]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[13]                     ; writedata[13]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[14]                     ; writedata[14]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; writedata[15]                     ; writedata[15]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; LED[0]~reg0                       ; LED[0]~reg0                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; LED[1]~reg0                       ; LED[1]~reg0                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; LED[2]~reg0                       ; LED[2]~reg0                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.388  ; Reset_Delay:inst0|Cont[19]        ; Reset_Delay:inst0|Cont[19]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.630      ;
; 0.398  ; audio_outL[13]                    ; Process:Process_left|audio_out[14] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.639      ;
; 0.439  ; S.DACRL                           ; LOWCHECK.01                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.680      ;
; 0.445  ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK     ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; -0.500       ; 2.694      ; 3.053      ;
; 0.531  ; audio_outL[14]                    ; Process:Process_left|audio_out[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.772      ;
; 0.553  ; audio_outL[7]                     ; Process:Process_left|audio_out[8]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.795      ;
; 0.575  ; audio_outL[5]                     ; Process:Process_left|audio_out[6]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.817      ;
; 0.582  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[1]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.824      ;
; 0.586  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.588  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[5]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[10]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.589  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; I2C_Config:inst2|mI2C_CLK_DIV[0]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.087      ; 0.847      ;
; 0.589  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[6]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[12]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[16]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.590  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[2]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[4]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.592  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[18]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.594  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[17]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.836      ;
; 0.600  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[3]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[5]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[13]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.601  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[11]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601  ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; I2C_Config:inst2|mI2C_CLK_DIV[15]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.604  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[7]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; I2C_Config:inst2|mI2C_CLK_DIV[9]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; Reset_Delay:inst0|Cont[14]        ; Reset_Delay:inst0|Cont[14]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; I2C_Config:inst2|mI2C_CLK_DIV[14]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; audio_outL[2]                     ; Process:Process_left|audio_out[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.846      ;
; 0.606  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; I2C_Config:inst2|mI2C_CLK_DIV[10]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; I2C_Config:inst2|mI2C_CLK_DIV[12]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.621  ; Reset_Delay:inst0|Cont[1]         ; Reset_Delay:inst0|Cont[1]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.863      ;
; 0.623  ; audio_outL[15]                    ; Process:Process_left|audio_out[3]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.864      ;
; 0.634  ; audio_outL[9]                     ; Process:Process_left|audio_out[10] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.875      ;
; 0.635  ; audio_outL[1]                     ; Process:Process_left|audio_out[2]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.876      ;
; 0.637  ; audio_outL[10]                    ; Process:Process_left|audio_out[11] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.878      ;
; 0.687  ; S.RIGHT                           ; S.LEFT                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.928      ;
; 0.693  ; S.DACL                            ; S.READ_IDLE                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 0.933      ;
; 0.731  ; S.IDLE                            ; LED[2]~reg0                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 0.972      ;
; 0.757  ; Reset_Delay:inst0|Cont[11]        ; Reset_Delay:inst0|Cont[11]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.999      ;
; 0.757  ; Reset_Delay:inst0|Cont[13]        ; Reset_Delay:inst0|Cont[13]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.999      ;
; 0.761  ; Reset_Delay:inst0|Cont[3]         ; Reset_Delay:inst0|Cont[3]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.003      ;
; 0.824  ; S.READ_IDLEL                      ; S.DACRL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.066      ;
; 0.841  ; S.RUNR                            ; S.RUNL                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.070      ; 1.082      ;
; 0.846  ; audio_outL[6]                     ; Process:Process_left|audio_out[7]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.055      ; 1.072      ;
; 0.859  ; S.READ_IDLEL                      ; S.DACLL                            ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.101      ;
; 0.860  ; audio_outL[8]                     ; Process:Process_left|audio_out[9]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.045      ; 1.076      ;
; 0.862  ; S.DACLL                           ; S.READ_IDLEL                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.102      ;
; 0.864  ; S.DACRL                           ; audio_outR[13]                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.440      ; 1.475      ;
; 0.865  ; S.DACRL                           ; audio_outR[7]                      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.440      ; 1.476      ;
; 0.869  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.111      ;
; 0.875  ; LOWCHECK.01                       ; address[15]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.875  ; audio_outL[11]                    ; Process:Process_left|audio_out[12] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.046      ; 1.092      ;
; 0.875  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[17]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.875  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[11]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.876  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[6]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[13]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.877  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[5]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.877  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[3]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.878  ; S.DACLH                           ; S.READ_IDLEH                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.069      ; 1.118      ;
; 0.879  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[19]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.121      ;
; 0.882  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[18]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.124      ;
; 0.886  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[14]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.887  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[12]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.887  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.890  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; I2C_Config:inst2|mI2C_CLK_DIV[7]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.071      ; 1.132      ;
+--------+-----------------------------------+------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.257 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.370      ; 0.597      ;
; -0.242 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.370      ; 0.612      ;
; 0.355  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.597      ;
; 0.366  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.608      ;
; 0.379  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.637      ;
; 0.395  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.637      ;
; 0.395  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.637      ;
; 0.395  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.637      ;
; 0.572  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.830      ;
; 0.572  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.830      ;
; 0.573  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.831      ;
; 0.573  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.831      ;
; 0.574  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.832      ;
; 0.578  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.836      ;
; 0.583  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.841      ;
; 0.596  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 0.854      ;
; 0.606  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.848      ;
; 0.632  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.874      ;
; 0.633  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.875      ;
; 0.651  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 0.893      ;
; 0.858  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.116      ;
; 0.860  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.118      ;
; 0.860  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.118      ;
; 0.861  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.119      ;
; 0.861  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.119      ;
; 0.863  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.121      ;
; 0.866  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.124      ;
; 0.870  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.128      ;
; 0.871  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.129      ;
; 0.872  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.130      ;
; 0.874  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.132      ;
; 0.877  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.135      ;
; 0.957  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.215      ;
; 0.959  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.217      ;
; 0.960  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.218      ;
; 0.968  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.226      ;
; 0.970  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.228      ;
; 0.970  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.228      ;
; 0.971  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.229      ;
; 0.971  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.229      ;
; 0.973  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.231      ;
; 0.981  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.239      ;
; 0.982  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.240      ;
; 0.984  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.242      ;
; 1.069  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.327      ;
; 1.070  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.328      ;
; 1.080  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.338      ;
; 1.080  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.338      ;
; 1.081  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.339      ;
; 1.083  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.341      ;
; 1.091  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.349      ;
; 1.094  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.352      ;
; 1.172  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 1.414      ;
; 1.179  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.437      ;
; 1.190  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.448      ;
; 1.193  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.451      ;
; 1.199  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.457      ;
; 1.199  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.457      ;
; 1.199  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.457      ;
; 1.199  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.457      ;
; 1.199  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.457      ;
; 1.199  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.457      ;
; 1.199  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.457      ;
; 1.204  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.462      ;
; 1.392  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.650      ;
; 1.392  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.650      ;
; 1.392  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.650      ;
; 1.392  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.650      ;
; 1.392  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.650      ;
; 1.392  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.650      ;
; 1.392  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.650      ;
; 1.392  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.650      ;
; 1.411  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 1.653      ;
; 1.429  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 1.671      ;
; 1.593  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.310     ; 1.454      ;
; 1.622  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.880      ;
; 1.622  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.880      ;
; 1.622  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.880      ;
; 1.622  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.880      ;
; 1.622  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.880      ;
; 1.722  ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.071      ; 1.964      ;
; 1.732  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.990      ;
; 1.732  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.990      ;
; 1.732  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.990      ;
; 1.732  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.990      ;
; 1.732  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.990      ;
; 1.732  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 1.990      ;
; 1.838  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.310     ; 1.699      ;
; 1.846  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.104      ;
; 1.846  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.104      ;
; 1.846  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.104      ;
; 1.846  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.104      ;
; 2.112  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.310     ; 1.973      ;
; 2.222  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.310     ; 2.083      ;
; 2.247  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.505      ;
; 2.339  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.310     ; 2.200      ;
; 2.377  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.635      ;
; 2.377  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.635      ;
; 2.379  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.637      ;
; 2.379  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.087      ; 2.637      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.339 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.086      ; 0.597      ;
; 0.355 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.597      ;
; 0.410 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.652      ;
; 0.410 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.652      ;
; 0.435 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.677      ;
; 0.466 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.468      ; 1.105      ;
; 0.581 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.822      ;
; 0.581 ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.082      ; 0.835      ;
; 0.610 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.851      ;
; 0.610 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.852      ;
; 0.628 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.869      ;
; 0.638 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.880      ;
; 0.639 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.881      ;
; 0.641 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.883      ;
; 0.644 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.886      ;
; 0.646 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.888      ;
; 0.649 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.891      ;
; 0.659 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.900      ;
; 0.661 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.903      ;
; 0.664 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.906      ;
; 0.677 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.918      ;
; 0.698 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 0.940      ;
; 0.703 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.944      ;
; 0.707 ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.468      ; 1.346      ;
; 0.722 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.468      ; 1.361      ;
; 0.738 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 0.979      ;
; 0.752 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.442      ; 1.365      ;
; 0.756 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.442      ; 1.369      ;
; 0.758 ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.081      ; 1.010      ;
; 0.769 ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.082      ; 1.022      ;
; 0.771 ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.081      ; 1.023      ;
; 0.776 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.018      ;
; 0.776 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.018      ;
; 0.778 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.020      ;
; 0.780 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.022      ;
; 0.783 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.025      ;
; 0.811 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.101      ; 1.083      ;
; 0.822 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.064      ;
; 0.828 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.442      ; 1.441      ;
; 0.829 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.071      ;
; 0.832 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.074      ;
; 0.842 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.084      ;
; 0.843 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.468      ; 1.482      ;
; 0.844 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.086      ;
; 0.844 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.087      ;
; 0.868 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.109      ;
; 0.874 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.116      ;
; 0.874 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.116      ;
; 0.876 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.118      ;
; 0.878 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.120      ;
; 0.882 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.124      ;
; 0.896 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.138      ;
; 0.897 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.138      ;
; 0.900 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.142      ;
; 0.910 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.152      ;
; 0.915 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.157      ;
; 0.923 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.165      ;
; 0.924 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.166      ;
; 0.925 ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.082      ; 1.178      ;
; 0.927 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.169      ;
; 0.928 ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.081      ; 1.180      ;
; 0.928 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.170      ;
; 0.928 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.170      ;
; 0.929 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.468      ; 1.568      ;
; 0.930 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.172      ;
; 0.931 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.173      ;
; 0.934 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.176      ;
; 0.937 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.178      ;
; 0.938 ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.081      ; 1.190      ;
; 0.939 ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.081      ; 1.191      ;
; 0.939 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.181      ;
; 0.941 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.183      ;
; 0.945 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.187      ;
; 0.946 ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.072      ; 1.189      ;
; 0.947 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.188      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.198      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.198      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.198      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.198      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.198      ;
; 0.957 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.198      ;
; 0.958 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.199      ;
; 0.964 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.206      ;
; 0.964 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.205      ;
; 0.965 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.207      ;
; 0.967 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.071      ; 1.209      ;
; 0.970 ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.081      ; 1.222      ;
; 0.971 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.212      ;
; 0.975 ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.081      ; 1.227      ;
; 0.982 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.223      ;
; 0.993 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.468      ; 1.632      ;
; 0.999 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.070      ; 1.240      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst1|altpll_component|pll|clk[1]'                                                                                              ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -4.134 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.744     ; 1.334      ;
; -4.134 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.744     ; 1.334      ;
; -4.134 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.744     ; 1.334      ;
; -4.134 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.744     ; 1.334      ;
; -4.134 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.744     ; 1.334      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
; -3.927 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -2.363     ; 1.508      ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst1|altpll_component|pll|clk[1]'                                                                                              ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 2.945 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.823     ; 1.403      ;
; 3.155 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.220     ; 1.216      ;
; 3.155 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.220     ; 1.216      ;
; 3.155 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.220     ; 1.216      ;
; 3.155 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.220     ; 1.216      ;
; 3.155 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -2.220     ; 1.216      ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBL                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBR                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[0]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[1]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LED[2]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LOWCHECK.01                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LRCK_DLY                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; PB_DLY                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; REC_DLY                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; RUN_THRU_DLY                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|RESET             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACL                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLH                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLL                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACR                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRH                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRL                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.IDLE                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.LEFT                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLE                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEH                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEL                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RIGHT                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUN                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNL                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNR                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; STOP_DLY                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[0]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[10]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[11]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[12]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; address[13]                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; 0.254  ; 0.472        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0  ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0  ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0  ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0  ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0 ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0  ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0  ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0  ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; 0.267  ; 0.453        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0 ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0  ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0  ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0 ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0  ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0  ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0  ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]        ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]        ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]        ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0 ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0 ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0 ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0  ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0  ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0  ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0  ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0 ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0 ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0 ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0 ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0  ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0  ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0  ;
; 0.329  ; 0.547        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]        ;
; 0.329  ; 0.547        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0  ;
; 0.329  ; 0.547        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0 ;
; 0.329  ; 0.547        ; 0.218          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0 ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 18.434 ; 18.434       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.452 ; 18.452       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.584 ; 18.584       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.603 ; 18.603       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.613 ; 18.613       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.613 ; 18.613       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.469 ; 27.687       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.483 ; 27.701       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.483 ; 27.701       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.483 ; 27.701       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.483 ; 27.701       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.483 ; 27.701       ; 0.218          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.666 ; 27.852       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.666 ; 27.852       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.666 ; 27.852       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.666 ; 27.852       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.666 ; 27.852       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.679 ; 27.865       ; 0.186          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.727 ; 27.727       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.741 ; 27.741       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.741 ; 27.741       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.741 ; 27.741       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.741 ; 27.741       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.741 ; 27.741       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.748 ; 27.748       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.748 ; 27.748       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.814 ; 27.814       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.827 ; 27.827       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; 5.221 ; 5.611 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; 4.691 ; 5.071 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; 5.627 ; 5.977 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; 5.657 ; 5.990 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; 4.066 ; 4.267 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; 5.618 ; 5.896 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; 2.329 ; 2.568 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; 1.618 ; 1.893 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; 2.166 ; 2.374 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; 2.066 ; 2.312 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; 1.779 ; 2.044 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; 1.803 ; 2.101 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; 1.682 ; 1.965 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; 1.833 ; 2.081 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; 2.144 ; 2.467 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; 1.613 ; 1.832 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; 1.694 ; 1.900 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; 1.658 ; 1.859 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; 1.476 ; 1.699 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; 1.893 ; 2.093 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; 1.625 ; 1.905 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; 2.329 ; 2.568 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; 1.712 ; 2.009 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; 4.842 ; 5.180 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.374 ; 3.775 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.047 ; 3.300 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; 2.696 ; 2.967 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; 3.506 ; 3.693 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; 4.617 ; 4.774 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; -3.693 ; -4.064 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; -3.186 ; -3.510 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; -2.981 ; -3.287 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; -3.096 ; -3.420 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; -3.141 ; -3.405 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; -3.497 ; -3.838 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; -0.442 ; -0.652 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; -0.858 ; -1.117 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; -0.821 ; -1.063 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; -0.933 ; -1.200 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; -1.215 ; -1.476 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; -1.231 ; -1.511 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; -0.901 ; -1.169 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; -0.879 ; -1.144 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; -1.308 ; -1.589 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; -1.200 ; -1.404 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; -1.026 ; -1.193 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; -0.442 ; -0.652 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; -0.927 ; -1.135 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; -1.079 ; -1.254 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; -0.727 ; -1.025 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; -0.947 ; -1.204 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; -0.831 ; -1.091 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; -2.999 ; -3.313 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; -2.416 ; -2.725 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; -2.415 ; -2.612 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.796 ; -2.103 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; -1.509 ; -1.765 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; -2.769 ; -3.041 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 12.082 ; 11.946 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 9.045  ; 9.149  ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 8.726  ; 8.732  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 8.852  ; 8.872  ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 9.045  ; 9.149  ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 8.789  ; 8.810  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 7.239  ; 7.164  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 6.989  ; 6.917  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 7.145  ; 7.115  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 6.646  ; 6.588  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 7.273  ; 7.179  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 6.714  ; 6.669  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 7.417  ; 7.262  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 6.719  ; 6.660  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 7.264  ; 7.166  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 7.741  ; 7.760  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 7.018  ; 6.924  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 6.764  ; 6.676  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 8.789  ; 8.810  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 6.806  ; 6.731  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 6.393  ; 6.334  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 8.233  ; 8.267  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 8.186  ; 8.092  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 6.817  ; 6.716  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 7.558  ; 7.514  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 7.724  ; 7.716  ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 7.860  ; 8.006  ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 7.278  ; 7.237  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 7.263  ; 7.159  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 6.473  ; 6.460  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 7.086  ; 6.962  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 7.241  ; 7.119  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 6.664  ; 6.603  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 7.123  ; 7.008  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 7.063  ; 6.946  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 7.278  ; 7.237  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 6.764  ; 6.667  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 6.743  ; 6.661  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 6.364  ; 6.292  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 6.106  ; 6.049  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 6.737  ; 6.681  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 6.533  ; 6.530  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 6.942  ; 6.880  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 6.727  ; 6.687  ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 6.989  ; 6.929  ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 7.998  ; 8.200  ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 14.364 ; 14.034 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 9.787  ; 9.763  ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 8.834  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.476  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 5.349  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 12.496 ; 12.360 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 9.255  ; 9.191  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 7.253  ; 7.173  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 7.203  ; 7.152  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 7.294  ; 7.219  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 6.937  ; 6.866  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 7.313  ; 7.213  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 7.358  ; 7.289  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 6.823  ; 6.784  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 6.753  ; 6.698  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 6.654  ; 6.594  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 6.690  ; 6.677  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 7.275  ; 7.196  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 7.038  ; 6.940  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 6.678  ; 6.629  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 7.315  ; 7.239  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 9.255  ; 9.191  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 7.315  ; 7.236  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 7.713  ; 7.615  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 7.690  ; 7.587  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 7.091  ; 7.047  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 6.645  ; 6.615  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 6.659  ; 6.598  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 6.986  ; 6.922  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 7.389  ; 7.313  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 7.108  ; 7.062  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 7.354  ; 7.290  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 6.860  ; 6.806  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 6.807  ; 6.780  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 7.713  ; 7.615  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 6.998  ; 6.913  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 7.606  ; 7.536  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 7.093  ; 7.031  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 6.965  ; 6.904  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 6.786  ; 6.738  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 7.334  ; 7.162  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 10.941 ; 10.805 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 7.274  ; 7.102  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.699  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.632  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------+--------------------------------+--------+-------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall  ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+-------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 8.440  ; 8.364 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 8.402  ; 8.408 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 8.402  ; 8.408 ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 8.522  ; 8.540 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 8.709  ; 8.808 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 6.164  ; 6.106 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 6.973  ; 6.900 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 6.732  ; 6.662 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 6.884  ; 6.854 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 6.403  ; 6.347 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 7.008  ; 6.916 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 6.470  ; 6.427 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 7.146  ; 6.996 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 6.477  ; 6.419 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 6.999  ; 6.903 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 7.501  ; 7.520 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 6.765  ; 6.673 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 6.520  ; 6.435 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 8.507  ; 8.529 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 6.561  ; 6.487 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 6.164  ; 6.106 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 7.974  ; 8.008 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 7.883  ; 7.792 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 6.567  ; 6.469 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 7.279  ; 7.236 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 7.483  ; 7.477 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 7.570  ; 7.711 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 5.890  ; 5.834 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 6.999  ; 6.898 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 6.239  ; 6.226 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 6.828  ; 6.708 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 6.977  ; 6.859 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 6.422  ; 6.363 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 6.863  ; 6.752 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 6.806  ; 6.693 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 7.011  ; 6.972 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 6.521  ; 6.427 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 6.502  ; 6.422 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 6.138  ; 6.067 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 5.890  ; 5.834 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 6.495  ; 6.439 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 6.297  ; 6.294 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 6.689  ; 6.628 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 6.483  ; 6.444 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 6.734  ; 6.676 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 7.702  ; 7.897 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 12.313 ; 8.223 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 9.393  ; 9.371 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 8.473  ;       ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.267  ;       ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 5.143 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 8.790  ; 8.726 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 6.386  ; 6.327 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 6.960  ; 6.883 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 6.908  ; 6.859 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 6.999  ; 6.925 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 6.658  ; 6.588 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 7.018  ; 6.922 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 7.061  ; 6.994 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 6.544  ; 6.506 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 6.480  ; 6.426 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 6.386  ; 6.327 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 6.416  ; 6.403 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 6.982  ; 6.905 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 6.754  ; 6.658 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 6.409  ; 6.360 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 7.021  ; 6.947 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 8.927  ; 8.867 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 7.022  ; 6.944 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 6.374  ; 6.331 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 7.382  ; 7.281 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 6.804  ; 6.761 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 6.374  ; 6.345 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 6.391  ; 6.331 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 6.704  ; 6.641 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 7.092  ; 7.018 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 6.822  ; 6.776 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 7.059  ; 6.996 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 6.579  ; 6.527 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 6.532  ; 6.505 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 7.404  ; 7.309 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 6.716  ; 6.634 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 7.300  ; 7.231 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 6.809  ; 6.748 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 6.684  ; 6.624 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 6.513  ; 6.465 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 6.646  ; 6.480 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 6.577  ; 6.490 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 6.589  ; 6.422 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.206  ;       ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.140 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.183 ; 6.095 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.818 ; 7.749 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.774 ; 7.705 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.302 ; 7.233 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.302 ; 7.233 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.575 ; 7.506 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.512 ; 7.443 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.512 ; 7.443 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.004 ; 7.935 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.741 ; 6.653 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.823 ; 6.735 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.532 ; 6.444 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.183 ; 6.095 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.457 ; 7.369 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.779 ; 7.710 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.575 ; 7.506 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.779 ; 7.710 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.983 ; 5.895 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.514 ; 7.445 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.472 ; 7.403 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.018 ; 6.949 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.018 ; 6.949 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.281 ; 7.212 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.220 ; 7.151 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.220 ; 7.151 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.693 ; 7.624 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.518 ; 6.430 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.597 ; 6.509 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.318 ; 6.230 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.983 ; 5.895 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.206 ; 7.118 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.476 ; 7.407 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.281 ; 7.212 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.476 ; 7.407 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.086     ; 6.174     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.619     ; 7.688     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.581     ; 7.650     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.162     ; 7.231     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.162     ; 7.231     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.410     ; 7.479     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.341     ; 7.410     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.341     ; 7.410     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.788     ; 7.857     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.626     ; 6.714     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.694     ; 6.782     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.420     ; 6.508     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.086     ; 6.174     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.246     ; 7.334     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.583     ; 7.652     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.410     ; 7.479     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.583     ; 7.652     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.886     ; 5.974     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.320     ; 7.389     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.284     ; 7.353     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.881     ; 6.950     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.881     ; 6.950     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.120     ; 7.189     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.054     ; 7.123     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.054     ; 7.123     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.482     ; 7.551     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.404     ; 6.492     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.469     ; 6.557     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.206     ; 6.294     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.886     ; 5.974     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.000     ; 7.088     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.286     ; 7.355     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.120     ; 7.189     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.286     ; 7.355     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -1.574 ; -110.523      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -0.522 ; -16.102       ;
; inst1|altpll_component|pll|clk[1] ; -0.485 ; -0.485        ;
; audio_clock:inst3|AUD_BCK         ; -0.184 ; -3.116        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; audio_clock:inst3|AUD_BCK         ; -1.094 ; -33.302       ;
; CLOCK_50                          ; -0.788 ; -2.559        ;
; inst1|altpll_component|pll|clk[1] ; -0.065 ; -0.065        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; 0.175  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; -2.519 ; -34.375       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                      ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[1] ; 1.718 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -3.000 ; -177.551      ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; -1.000 ; -46.000       ;
; audio_clock:inst3|AUD_BCK         ; -1.000 ; -36.000       ;
; CLOCK_27                          ; 18.094 ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 27.549 ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.574 ; address[14] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.520      ;
; -1.508 ; address[13] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.454      ;
; -1.495 ; address[14] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; address[14] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; address[14] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; address[14] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; address[14] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; address[18] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.441      ;
; -1.495 ; address[12] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.441      ;
; -1.493 ; address[14] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.440      ;
; -1.493 ; address[14] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.440      ;
; -1.480 ; address[14] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.427      ;
; -1.480 ; address[14] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.427      ;
; -1.464 ; address[14] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.403      ;
; -1.464 ; address[14] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.403      ;
; -1.464 ; address[14] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.403      ;
; -1.429 ; address[13] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.377      ;
; -1.429 ; address[13] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.377      ;
; -1.429 ; address[13] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.377      ;
; -1.429 ; address[13] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.377      ;
; -1.429 ; address[13] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.377      ;
; -1.427 ; address[13] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.374      ;
; -1.427 ; address[13] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.374      ;
; -1.423 ; address[18] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.371      ;
; -1.423 ; address[18] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.371      ;
; -1.423 ; address[18] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.371      ;
; -1.423 ; address[18] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.371      ;
; -1.423 ; address[18] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.371      ;
; -1.418 ; address[5]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.371      ;
; -1.416 ; address[12] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.364      ;
; -1.416 ; address[12] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.364      ;
; -1.416 ; address[12] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.364      ;
; -1.416 ; address[12] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.364      ;
; -1.416 ; address[12] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.364      ;
; -1.415 ; address[18] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.362      ;
; -1.415 ; address[18] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.362      ;
; -1.414 ; address[12] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.361      ;
; -1.414 ; address[12] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.361      ;
; -1.414 ; address[13] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.361      ;
; -1.414 ; address[13] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.361      ;
; -1.408 ; address[17] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.354      ;
; -1.408 ; address[16] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.354      ;
; -1.401 ; address[12] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.348      ;
; -1.401 ; address[12] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.348      ;
; -1.400 ; address[19] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.347      ;
; -1.398 ; address[13] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.337      ;
; -1.398 ; address[13] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.337      ;
; -1.398 ; address[13] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.337      ;
; -1.391 ; address[18] ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.338      ;
; -1.391 ; address[18] ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.338      ;
; -1.386 ; address[18] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.325      ;
; -1.386 ; address[18] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.325      ;
; -1.386 ; address[18] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.325      ;
; -1.385 ; address[12] ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.324      ;
; -1.385 ; address[12] ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.324      ;
; -1.385 ; address[12] ; address[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.324      ;
; -1.382 ; address[11] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.328      ;
; -1.377 ; address[7]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.330      ;
; -1.360 ; address[9]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.313      ;
; -1.354 ; address[15] ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.300      ;
; -1.345 ; address[14] ; address[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.285      ;
; -1.345 ; address[14] ; address[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.285      ;
; -1.345 ; address[14] ; address[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.285      ;
; -1.345 ; address[14] ; address[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.285      ;
; -1.341 ; address[14] ; address[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.281      ;
; -1.341 ; address[14] ; address[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.281      ;
; -1.339 ; address[5]  ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.294      ;
; -1.339 ; address[5]  ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.294      ;
; -1.339 ; address[5]  ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.294      ;
; -1.339 ; address[5]  ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.294      ;
; -1.339 ; address[5]  ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.294      ;
; -1.339 ; address[4]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.293      ;
; -1.337 ; address[5]  ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.291      ;
; -1.337 ; address[5]  ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.291      ;
; -1.336 ; address[17] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[16] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[17] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[16] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[17] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[16] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[17] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[16] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[17] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.336 ; address[16] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.284      ;
; -1.328 ; address[17] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.275      ;
; -1.328 ; address[16] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.275      ;
; -1.328 ; address[17] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.275      ;
; -1.328 ; address[16] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.275      ;
; -1.324 ; address[5]  ; address[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.278      ;
; -1.324 ; address[5]  ; address[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.278      ;
; -1.321 ; address[19] ; address[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.270      ;
; -1.321 ; address[19] ; address[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.270      ;
; -1.321 ; address[19] ; address[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.270      ;
; -1.321 ; address[19] ; address[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.270      ;
; -1.321 ; address[19] ; address[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.270      ;
; -1.319 ; address[19] ; address[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.267      ;
; -1.319 ; address[19] ; address[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.267      ;
; -1.316 ; address[6]  ; address[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.270      ;
; -1.308 ; address[5]  ; address[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.254      ;
; -1.308 ; address[5]  ; address[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.254      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                           ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.522 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.469      ;
; -0.522 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.469      ;
; -0.522 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.469      ;
; -0.522 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.469      ;
; -0.503 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.048     ; 1.442      ;
; -0.477 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.155      ; 1.619      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.452 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.399      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.446 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.393      ;
; -0.423 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.370      ;
; -0.423 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.370      ;
; -0.415 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.155      ; 1.557      ;
; -0.410 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.336      ;
; -0.410 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.336      ;
; -0.410 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.336      ;
; -0.410 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.336      ;
; -0.398 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.324      ;
; -0.398 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.324      ;
; -0.398 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.324      ;
; -0.398 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.324      ;
; -0.388 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.335      ;
; -0.388 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.335      ;
; -0.388 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.335      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.377 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.323      ;
; -0.365 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.312      ;
; -0.365 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.312      ;
; -0.364 ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.156      ; 1.507      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.307      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.307      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.307      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.307      ;
; -0.360 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.307      ;
; -0.348 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.295      ;
; -0.348 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.295      ;
; -0.348 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.295      ;
; -0.348 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.295      ;
; -0.348 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.295      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[22]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[12]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.347 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_DATA[18]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.294      ;
; -0.341 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO    ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.155      ; 1.483      ;
; -0.308 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.148      ; 1.443      ;
; -0.304 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0000              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.230      ;
; -0.304 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0001              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.230      ;
; -0.304 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mSetup_ST.0010              ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.230      ;
; -0.304 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_GO                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.061     ; 1.230      ;
; -0.303 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[1]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.250      ;
; -0.303 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[0]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.250      ;
; -0.302 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.249      ;
; -0.302 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.249      ;
; -0.302 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.249      ;
; -0.297 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK   ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; 0.148      ; 1.432      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[11] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[10] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]  ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[22] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[12] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.291 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD[18] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.041     ; 1.237      ;
; -0.289 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.236      ;
; -0.289 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[9]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.236      ;
; -0.289 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[11]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.236      ;
; -0.289 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[10]               ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.236      ;
; -0.289 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[3]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.236      ;
; -0.289 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[4]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.236      ;
; -0.289 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[5]                ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.000        ; -0.040     ; 1.236      ;
+--------+-----------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.485 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.173     ; 0.359      ;
; -0.476 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -0.173     ; 0.350      ;
; 53.775 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 1.524      ;
; 53.776 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 1.523      ;
; 53.845 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 1.454      ;
; 53.903 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 1.396      ;
; 54.064 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 1.235      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.094 ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.400      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.095 ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.399      ;
; 54.140 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 1.159      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.169 ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.325      ;
; 54.190 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 1.109      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.227 ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.267      ;
; 54.300 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 0.999      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.374 ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.120      ;
; 54.395 ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.041     ; 1.106      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.450 ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 1.044      ;
; 54.468 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.243     ; 0.831      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.500 ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.994      ;
; 54.531 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.041     ; 0.970      ;
; 54.552 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.041     ; 0.949      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.554 ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.940      ;
; 54.658 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.836      ;
; 54.697 ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.041     ; 0.804      ;
; 54.723 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.771      ;
; 54.723 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.771      ;
; 54.723 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.771      ;
; 54.723 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.771      ;
; 54.723 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.771      ;
; 54.723 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.771      ;
; 54.723 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.771      ;
; 54.723 ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.048     ; 0.771      ;
; 54.938 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.041     ; 0.563      ;
; 54.947 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.041     ; 0.554      ;
; 54.948 ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.041     ; 0.553      ;
; 54.969 ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 55.555       ; -0.041     ; 0.532      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'audio_clock:inst3|AUD_BCK'                                                                                           ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.184 ; SEL_Cont[3]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.042     ; 1.129      ;
; -0.183 ; SEL_Cont[3]        ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 1.135      ;
; -0.182 ; SEL_Cont[3]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.042     ; 1.127      ;
; -0.182 ; SEL_Cont[3]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.022     ; 1.147      ;
; -0.182 ; SEL_Cont[3]        ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 1.134      ;
; -0.151 ; SEL_Cont[1]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.026     ; 1.112      ;
; -0.151 ; SEL_Cont[3]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.104      ;
; -0.149 ; SEL_Cont[1]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.026     ; 1.110      ;
; -0.148 ; SEL_Cont[3]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.101      ;
; -0.148 ; SEL_Cont[3]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.101      ;
; -0.138 ; SEL_Cont[3]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.091      ;
; -0.138 ; SEL_Cont[3]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 1.091      ;
; -0.113 ; SEL_Cont[2]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 1.067      ;
; -0.111 ; SEL_Cont[3]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.049     ; 1.049      ;
; -0.105 ; SEL_Cont[0]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.067      ;
; -0.101 ; SEL_Cont[0]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.063      ;
; -0.098 ; SEL_Cont[2]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.060      ;
; -0.097 ; SEL_Cont[2]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.026     ; 1.058      ;
; -0.095 ; SEL_Cont[2]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.026     ; 1.056      ;
; -0.094 ; SEL_Cont[2]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.056      ;
; -0.093 ; SEL_Cont[0]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 1.047      ;
; -0.092 ; SEL_Cont[3]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.050     ; 1.029      ;
; -0.091 ; SEL_Cont[3]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.050     ; 1.028      ;
; -0.086 ; SEL_Cont[1]        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.048      ;
; -0.079 ; SEL_Cont[2]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 1.034      ;
; -0.078 ; SEL_Cont[2]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 1.033      ;
; -0.078 ; SEL_Cont[2]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.040      ;
; -0.077 ; SEL_Cont[2]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 1.032      ;
; -0.076 ; SEL_Cont[2]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 1.031      ;
; -0.076 ; SEL_Cont[2]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.038      ;
; -0.076 ; SEL_Cont[2]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.038      ;
; -0.072 ; SEL_Cont[2]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 1.027      ;
; -0.071 ; SEL_Cont[0]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.013     ; 1.045      ;
; -0.070 ; SEL_Cont[0]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 1.024      ;
; -0.070 ; SEL_Cont[0]        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.032      ;
; -0.068 ; SEL_Cont[0]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 1.022      ;
; -0.062 ; SEL_Cont[3]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 1.014      ;
; -0.061 ; SEL_Cont[2]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 1.015      ;
; -0.061 ; SEL_Cont[2]        ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.013     ; 1.035      ;
; -0.061 ; SEL_Cont[1]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.040     ; 1.008      ;
; -0.060 ; SEL_Cont[3]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.035     ; 1.012      ;
; -0.059 ; SEL_Cont[2]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 1.013      ;
; -0.059 ; SEL_Cont[0]        ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.026     ; 1.020      ;
; -0.058 ; SEL_Cont[0]        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.020      ;
; -0.058 ; SEL_Cont[0]        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.020      ;
; -0.058 ; SEL_Cont[0]        ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.026     ; 1.019      ;
; -0.051 ; SEL_Cont[1]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.013      ;
; -0.050 ; SEL_Cont[1]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.012      ;
; -0.049 ; SEL_Cont[2]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 1.004      ;
; -0.049 ; SEL_Cont[2]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 1.004      ;
; -0.045 ; SEL_Cont[0]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.007      ;
; -0.044 ; SEL_Cont[0]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 1.006      ;
; -0.041 ; SEL_Cont[1]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.987      ;
; -0.037 ; SEL_Cont[1]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.999      ;
; -0.037 ; SEL_Cont[1]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.999      ;
; -0.032 ; SEL_Cont[2]        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 0.986      ;
; -0.028 ; SEL_Cont[1]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 0.982      ;
; -0.023 ; SEL_Cont[0]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.985      ;
; -0.023 ; SEL_Cont[0]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.985      ;
; -0.016 ; SEL_Cont[3]        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.042     ; 0.961      ;
; -0.010 ; SEL_Cont[0]        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 0.964      ;
; -0.002 ; SEL_Cont[1]        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.964      ;
; -0.001 ; SEL_Cont[1]        ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.963      ;
; 0.000  ; SEL_Cont[0]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.955      ;
; 0.000  ; SEL_Cont[0]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.955      ;
; 0.001  ; SEL_Cont[3]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.945      ;
; 0.002  ; SEL_Cont[0]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.953      ;
; 0.002  ; SEL_Cont[3]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.944      ;
; 0.002  ; SEL_Cont[3]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.944      ;
; 0.003  ; SEL_Cont[1]        ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.959      ;
; 0.005  ; SEL_Cont[0]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.950      ;
; 0.006  ; SEL_Cont[2]        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.040     ; 0.941      ;
; 0.007  ; SEL_Cont[0]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.948      ;
; 0.007  ; SEL_Cont[0]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.948      ;
; 0.008  ; SEL_Cont[3]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.945      ;
; 0.008  ; SEL_Cont[3]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.945      ;
; 0.010  ; SEL_Cont[3]        ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.943      ;
; 0.011  ; SEL_Cont[3]        ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.034     ; 0.942      ;
; 0.013  ; SEL_Cont[0]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.942      ;
; 0.014  ; SEL_Cont[1]        ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 0.940      ;
; 0.016  ; SEL_Cont[1]        ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 0.938      ;
; 0.019  ; SEL_Cont[0]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.927      ;
; 0.020  ; SEL_Cont[2]        ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 0.934      ;
; 0.021  ; SEL_Cont[1]        ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.033     ; 0.933      ;
; 0.024  ; SEL_Cont[3]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.922      ;
; 0.024  ; SEL_Cont[3]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.922      ;
; 0.026  ; SEL_Cont[2]        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.920      ;
; 0.027  ; SEL_Cont[3]        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.919      ;
; 0.028  ; SEL_Cont[1]        ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.927      ;
; 0.029  ; SEL_Cont[0]        ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.026     ; 0.932      ;
; 0.029  ; SEL_Cont[2]        ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.917      ;
; 0.030  ; SEL_Cont[3]        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.916      ;
; 0.031  ; SEL_Cont[0]        ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.026     ; 0.930      ;
; 0.035  ; SEL_Cont[1]        ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.920      ;
; 0.035  ; SEL_Cont[1]        ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.920      ;
; 0.037  ; audio_inL[13]~reg0 ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.041     ; 0.909      ;
; 0.039  ; SEL_Cont[2]        ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.923      ;
; 0.039  ; SEL_Cont[2]        ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.025     ; 0.923      ;
; 0.041  ; SEL_Cont[1]        ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.914      ;
; 0.042  ; SEL_Cont[1]        ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK ; audio_clock:inst3|AUD_BCK ; 1.000        ; -0.032     ; 0.913      ;
+--------+--------------------+--------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'audio_clock:inst3|AUD_BCK'                                                                                                           ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+
; -1.094 ; audio_clock:inst3|LRCK_1X ; audio_inR[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.175      ; 1.235      ;
; -1.090 ; audio_clock:inst3|LRCK_1X ; audio_inR[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.175      ; 1.239      ;
; -1.088 ; audio_clock:inst3|LRCK_1X ; audio_inR[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.175      ; 1.241      ;
; -1.082 ; audio_clock:inst3|LRCK_1X ; audio_inR[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.188      ; 1.260      ;
; -1.074 ; audio_clock:inst3|LRCK_1X ; audio_inL[13]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.175      ; 1.255      ;
; -1.065 ; audio_clock:inst3|LRCK_1X ; audio_inR[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.159      ; 1.248      ;
; -1.063 ; audio_clock:inst3|LRCK_1X ; audio_inL[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.168      ; 1.259      ;
; -1.057 ; audio_clock:inst3|LRCK_1X ; audio_inR[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.169      ; 1.266      ;
; -1.056 ; audio_clock:inst3|LRCK_1X ; audio_inL[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.168      ; 1.266      ;
; -1.056 ; audio_clock:inst3|LRCK_1X ; audio_inR[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.169      ; 1.267      ;
; -1.054 ; audio_clock:inst3|LRCK_1X ; audio_inR[1]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.169      ; 1.269      ;
; -1.052 ; audio_clock:inst3|LRCK_1X ; audio_inL[5]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.175      ; 1.277      ;
; -1.052 ; audio_clock:inst3|LRCK_1X ; audio_inL[7]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.175      ; 1.277      ;
; -1.052 ; audio_clock:inst3|LRCK_1X ; audio_inR[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.169      ; 1.271      ;
; -1.052 ; audio_clock:inst3|LRCK_1X ; audio_inR[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.176      ; 1.278      ;
; -1.052 ; audio_clock:inst3|LRCK_1X ; audio_inR[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.160      ; 1.262      ;
; -1.051 ; audio_clock:inst3|LRCK_1X ; audio_inR[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.176      ; 1.279      ;
; -1.051 ; audio_clock:inst3|LRCK_1X ; audio_inR[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.176      ; 1.279      ;
; -1.051 ; audio_clock:inst3|LRCK_1X ; audio_inR[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.176      ; 1.279      ;
; -1.040 ; audio_clock:inst3|LRCK_1X ; audio_inL[14]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.159      ; 1.273      ;
; -1.037 ; audio_clock:inst3|LRCK_1X ; audio_inL[2]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.159      ; 1.276      ;
; -1.036 ; audio_clock:inst3|LRCK_1X ; audio_inL[15]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.159      ; 1.277      ;
; -1.019 ; audio_clock:inst3|LRCK_1X ; audio_inL[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.168      ; 1.303      ;
; -1.015 ; audio_clock:inst3|LRCK_1X ; audio_inR[12]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.167      ; 1.306      ;
; -1.001 ; audio_clock:inst3|LRCK_1X ; audio_inL[9]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.169      ; 1.322      ;
; -1.001 ; audio_clock:inst3|LRCK_1X ; audio_inL[10]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.169      ; 1.322      ;
; -1.000 ; audio_clock:inst3|LRCK_1X ; audio_inL[6]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.169      ; 1.323      ;
; -0.994 ; audio_clock:inst3|LRCK_1X ; audio_inL[3]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.176      ; 1.336      ;
; -0.992 ; audio_clock:inst3|LRCK_1X ; audio_inL[4]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.176      ; 1.338      ;
; -0.992 ; audio_clock:inst3|LRCK_1X ; audio_inL[8]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.176      ; 1.338      ;
; -0.992 ; audio_clock:inst3|LRCK_1X ; audio_inL[11]~reg0 ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.176      ; 1.338      ;
; -0.991 ; audio_clock:inst3|LRCK_1X ; audio_inR[0]~reg0  ; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK ; 0.000        ; 2.168      ; 1.331      ;
; 0.181  ; SEL_Cont[3]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[0]~reg0         ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[0]~reg0         ; audio_inL[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[1]~reg0         ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[1]~reg0         ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[2]~reg0         ; audio_inR[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[3]~reg0         ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[3]~reg0         ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[4]~reg0         ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[4]~reg0         ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[5]~reg0         ; audio_inR[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[5]~reg0         ; audio_inL[5]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[6]~reg0         ; audio_inR[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[6]~reg0         ; audio_inL[6]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[7]~reg0         ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[7]~reg0         ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[8]~reg0         ; audio_inR[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[8]~reg0         ; audio_inL[8]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[9]~reg0         ; audio_inR[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[9]~reg0         ; audio_inL[9]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[10]~reg0        ; audio_inR[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[10]~reg0        ; audio_inL[10]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inR[11]~reg0        ; audio_inR[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[11]~reg0        ; audio_inL[11]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; audio_inL[12]~reg0        ; audio_inL[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; SEL_Cont[1]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; SEL_Cont[2]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[2]~reg0         ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[12]~reg0        ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[13]~reg0        ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[13]~reg0        ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[14]~reg0        ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[14]~reg0        ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inR[15]~reg0        ; audio_inR[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; audio_inL[15]~reg0        ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; SEL_Cont[0]               ; SEL_Cont[0]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.314      ;
; 0.336  ; SEL_Cont[1]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.461      ;
; 0.346  ; SEL_Cont[0]               ; SEL_Cont[2]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.471      ;
; 0.351  ; SEL_Cont[0]               ; SEL_Cont[1]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.476      ;
; 0.453  ; SEL_Cont[0]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.050      ; 0.587      ;
; 0.457  ; SEL_Cont[0]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.582      ;
; 0.458  ; SEL_Cont[0]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.583      ;
; 0.473  ; SEL_Cont[3]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.042      ; 0.599      ;
; 0.536  ; SEL_Cont[1]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.050      ; 0.670      ;
; 0.538  ; SEL_Cont[2]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.663      ;
; 0.540  ; SEL_Cont[2]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.665      ;
; 0.547  ; SEL_Cont[2]               ; SEL_Cont[3]        ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.050      ; 0.681      ;
; 0.569  ; SEL_Cont[0]               ; audio_inL[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.057      ; 0.710      ;
; 0.579  ; SEL_Cont[0]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.050      ; 0.713      ;
; 0.593  ; SEL_Cont[1]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.718      ;
; 0.602  ; SEL_Cont[1]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.727      ;
; 0.604  ; SEL_Cont[1]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.729      ;
; 0.606  ; SEL_Cont[2]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.731      ;
; 0.607  ; SEL_Cont[2]               ; audio_inR[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.057      ; 0.748      ;
; 0.607  ; SEL_Cont[2]               ; audio_inL[7]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.057      ; 0.748      ;
; 0.610  ; SEL_Cont[0]               ; audio_inL[15]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.735      ;
; 0.614  ; SEL_Cont[0]               ; audio_inL[2]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.041      ; 0.739      ;
; 0.625  ; SEL_Cont[2]               ; audio_inR[13]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.057      ; 0.766      ;
; 0.636  ; SEL_Cont[3]               ; audio_inL[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.033      ; 0.753      ;
; 0.638  ; SEL_Cont[3]               ; audio_inR[14]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.033      ; 0.755      ;
; 0.641  ; SEL_Cont[2]               ; audio_inR[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.058      ; 0.783      ;
; 0.642  ; SEL_Cont[2]               ; audio_inL[3]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.058      ; 0.784      ;
; 0.647  ; SEL_Cont[1]               ; audio_inR[12]~reg0 ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.049      ; 0.780      ;
; 0.650  ; SEL_Cont[2]               ; audio_inL[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.050      ; 0.784      ;
; 0.653  ; SEL_Cont[1]               ; audio_inR[1]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.051      ; 0.788      ;
; 0.655  ; SEL_Cont[2]               ; audio_inR[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.058      ; 0.797      ;
; 0.655  ; SEL_Cont[2]               ; audio_inL[4]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.058      ; 0.797      ;
; 0.656  ; SEL_Cont[1]               ; audio_inR[0]~reg0  ; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK ; 0.000        ; 0.050      ; 0.790      ;
+--------+---------------------------+--------------------+-----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                       ;
+--------+-----------------------------------+-------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                             ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.788 ; audio_clock:inst3|LRCK_1X         ; ADC_STBL                            ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 1.702      ; 1.078      ;
; -0.783 ; audio_clock:inst3|LRCK_1X         ; LRCK_DLY                            ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 1.702      ; 1.083      ;
; -0.775 ; audio_clock:inst3|LRCK_1X         ; ADC_STBR                            ; inst1|altpll_component|pll|clk[1] ; CLOCK_50    ; 0.000        ; 1.702      ; 1.091      ;
; -0.213 ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK      ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; 0.000        ; 1.546      ; 1.552      ;
; 0.182  ; Reset_Delay:inst0|Cont[0]         ; Reset_Delay:inst0|Cont[0]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.048      ; 0.314      ;
; 0.182  ; writedata[3]                      ; writedata[3]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; writedata[4]                      ; writedata[4]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; writedata[8]                      ; writedata[8]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; writedata[11]                     ; writedata[11]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; LOWCHECK.01                       ; LOWCHECK.01                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; S.RIGHT                           ; S.RIGHT                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; S.RUNR                            ; S.RUNR                              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[0]                      ; writedata[0]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[1]                      ; writedata[1]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[2]                      ; writedata[2]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[6]                      ; writedata[6]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[9]                      ; writedata[9]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[10]                     ; writedata[10]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[12]                     ; writedata[12]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[13]                     ; writedata[13]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[14]                     ; writedata[14]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writedata[15]                     ; writedata[15]                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; LED[0]~reg0                       ; LED[0]~reg0                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; LED[1]~reg0                       ; LED[1]~reg0                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; LED[2]~reg0                       ; LED[2]~reg0                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.184  ; writedata[5]                      ; writedata[5]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; writedata[7]                      ; writedata[7]                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.190  ; audio_outL[13]                    ; Process:Process_left|audio_out[14]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.194  ; Reset_Delay:inst0|Cont[19]        ; Reset_Delay:inst0|Cont[19]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.318      ;
; 0.224  ; S.DACRL                           ; LOWCHECK.01                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.348      ;
; 0.260  ; audio_outL[7]                     ; Process:Process_left|audio_out[8]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.384      ;
; 0.262  ; audio_outL[14]                    ; Process:Process_left|audio_out[3]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.386      ;
; 0.270  ; audio_outL[5]                     ; Process:Process_left|audio_out[6]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.394      ;
; 0.290  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[1]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.414      ;
; 0.292  ; I2C_Config:inst2|mI2C_CLK_DIV[0]  ; I2C_Config:inst2|mI2C_CLK_DIV[0]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.293  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[6]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293  ; Reset_Delay:inst0|Cont[7]         ; Reset_Delay:inst0|Cont[7]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[10]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.417      ;
; 0.294  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[2]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[4]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294  ; Reset_Delay:inst0|Cont[5]         ; Reset_Delay:inst0|Cont[5]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[12]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[16]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[18]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.297  ; Reset_Delay:inst0|Cont[17]        ; Reset_Delay:inst0|Cont[17]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.421      ;
; 0.297  ; audio_outL[2]                     ; Process:Process_left|audio_out[3]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.421      ;
; 0.300  ; I2C_Config:inst2|mI2C_CLK_DIV[15] ; I2C_Config:inst2|mI2C_CLK_DIV[15]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.424      ;
; 0.301  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[3]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[5]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[11]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[13]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302  ; I2C_Config:inst2|mI2C_CLK_DIV[6]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[7]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; I2C_Config:inst2|mI2C_CLK_DIV[9]  ; I2C_Config:inst2|mI2C_CLK_DIV[9]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.303  ; I2C_Config:inst2|mI2C_CLK_DIV[2]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; I2C_Config:inst2|mI2C_CLK_DIV[4]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; I2C_Config:inst2|mI2C_CLK_DIV[8]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; I2C_Config:inst2|mI2C_CLK_DIV[14] ; I2C_Config:inst2|mI2C_CLK_DIV[14]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; Reset_Delay:inst0|Cont[14]        ; Reset_Delay:inst0|Cont[14]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.304  ; I2C_Config:inst2|mI2C_CLK_DIV[10] ; I2C_Config:inst2|mI2C_CLK_DIV[10]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.428      ;
; 0.304  ; I2C_Config:inst2|mI2C_CLK_DIV[12] ; I2C_Config:inst2|mI2C_CLK_DIV[12]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.428      ;
; 0.307  ; Reset_Delay:inst0|Cont[1]         ; Reset_Delay:inst0|Cont[1]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.432      ;
; 0.308  ; audio_outL[15]                    ; Process:Process_left|audio_out[3]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.432      ;
; 0.319  ; audio_outL[10]                    ; Process:Process_left|audio_out[11]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.443      ;
; 0.319  ; audio_outL[9]                     ; Process:Process_left|audio_out[10]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.443      ;
; 0.321  ; audio_outL[1]                     ; Process:Process_left|audio_out[2]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.445      ;
; 0.332  ; S.DACL                            ; S.READ_IDLE                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.455      ;
; 0.348  ; S.RIGHT                           ; S.LEFT                              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.472      ;
; 0.364  ; Reset_Delay:inst0|Cont[11]        ; Reset_Delay:inst0|Cont[11]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.488      ;
; 0.364  ; Reset_Delay:inst0|Cont[13]        ; Reset_Delay:inst0|Cont[13]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.488      ;
; 0.367  ; Reset_Delay:inst0|Cont[3]         ; Reset_Delay:inst0|Cont[3]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.492      ;
; 0.378  ; S.IDLE                            ; LED[2]~reg0                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.502      ;
; 0.379  ; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK      ; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50    ; -0.500       ; 1.546      ; 1.644      ;
; 0.397  ; S.READ_IDLEL                      ; S.DACRL                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.522      ;
; 0.409  ; S.RUNR                            ; S.RUNL                              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.533      ;
; 0.414  ; S.READ_IDLEL                      ; S.DACLL                             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.539      ;
; 0.418  ; S.DACLL                           ; S.READ_IDLEL                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.541      ;
; 0.426  ; S.DACLH                           ; S.READ_IDLEH                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.549      ;
; 0.428  ; audio_outL[6]                     ; Process:Process_left|audio_out[7]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.026      ; 0.538      ;
; 0.433  ; LOWCHECK.01                       ; address[15]                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.557      ;
; 0.435  ; S.DACR                            ; S.READ_IDLE                         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.558      ;
; 0.437  ; audio_outL[8]                     ; Process:Process_left|audio_out[9]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.019      ; 0.540      ;
; 0.437  ; S.DACRL                           ; S.READ_IDLEL                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.039      ; 0.560      ;
; 0.439  ; I2C_Config:inst2|mI2C_CLK_DIV[1]  ; I2C_Config:inst2|mI2C_CLK_DIV[2]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.563      ;
; 0.442  ; Reset_Delay:inst0|Cont[6]         ; Reset_Delay:inst0|Cont[7]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442  ; Reset_Delay:inst0|Cont[10]        ; Reset_Delay:inst0|Cont[11]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.566      ;
; 0.443  ; audio_outL[11]                    ; Process:Process_left|audio_out[12]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.020      ; 0.547      ;
; 0.443  ; Reset_Delay:inst0|Cont[4]         ; Reset_Delay:inst0|Cont[5]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443  ; Reset_Delay:inst0|Cont[2]         ; Reset_Delay:inst0|Cont[3]           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.444  ; Reset_Delay:inst0|Cont[18]        ; Reset_Delay:inst0|Cont[19]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.444  ; Reset_Delay:inst0|Cont[16]        ; Reset_Delay:inst0|Cont[17]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.444  ; Reset_Delay:inst0|Cont[12]        ; Reset_Delay:inst0|Cont[13]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.446  ; S.READ_IDLE                       ; S.DACR                              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.571      ;
; 0.446  ; audio_outL[14]                    ; Process:Process_left|audio_out[13]  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.570      ;
; 0.447  ; audio_outR[10]                    ; Process:Process_right|audio_out[11] ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.143     ; 0.388      ;
; 0.450  ; I2C_Config:inst2|mI2C_CLK_DIV[5]  ; I2C_Config:inst2|mI2C_CLK_DIV[6]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; I2C_Config:inst2|mI2C_CLK_DIV[3]  ; I2C_Config:inst2|mI2C_CLK_DIV[4]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; I2C_Config:inst2|mI2C_CLK_DIV[13] ; I2C_Config:inst2|mI2C_CLK_DIV[14]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; I2C_Config:inst2|mI2C_CLK_DIV[11] ; I2C_Config:inst2|mI2C_CLK_DIV[12]   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.451  ; I2C_Config:inst2|mI2C_CLK_DIV[7]  ; I2C_Config:inst2|mI2C_CLK_DIV[8]    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.040      ; 0.575      ;
+--------+-----------------------------------+-------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.065 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.083      ; 0.307      ;
; -0.058 ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK        ; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.083      ; 0.314      ;
; 0.182  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.314      ;
; 0.191  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.323      ;
; 0.197  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.322      ;
; 0.198  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.323      ;
; 0.201  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.326      ;
; 0.286  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.418      ;
; 0.287  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.419      ;
; 0.287  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.419      ;
; 0.287  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.419      ;
; 0.288  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.420      ;
; 0.289  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.421      ;
; 0.291  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.423      ;
; 0.297  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.429      ;
; 0.305  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.430      ;
; 0.317  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[0]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.442      ;
; 0.318  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[1]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.443      ;
; 0.328  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|AUD_BCK        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.453      ;
; 0.435  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.567      ;
; 0.436  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.568      ;
; 0.436  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.568      ;
; 0.440  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.572      ;
; 0.444  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.576      ;
; 0.445  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.577      ;
; 0.446  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.578      ;
; 0.447  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.579      ;
; 0.447  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.579      ;
; 0.448  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.580      ;
; 0.449  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.581      ;
; 0.450  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.582      ;
; 0.498  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.630      ;
; 0.499  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.631      ;
; 0.499  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.631      ;
; 0.501  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.633      ;
; 0.502  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.634      ;
; 0.502  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.634      ;
; 0.510  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.642      ;
; 0.511  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.643      ;
; 0.512  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.644      ;
; 0.513  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.645      ;
; 0.514  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.646      ;
; 0.515  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.647      ;
; 0.565  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.697      ;
; 0.565  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.697      ;
; 0.568  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.700      ;
; 0.568  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.700      ;
; 0.570  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.702      ;
; 0.570  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.702      ;
; 0.570  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.702      ;
; 0.570  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.702      ;
; 0.570  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.702      ;
; 0.570  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.702      ;
; 0.570  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.702      ;
; 0.576  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.708      ;
; 0.577  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.709      ;
; 0.579  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.711      ;
; 0.580  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.712      ;
; 0.583  ; audio_clock:inst3|BCK_DIV[1]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.708      ;
; 0.631  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.763      ;
; 0.634  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.766      ;
; 0.642  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.774      ;
; 0.645  ; audio_clock:inst3|LRCK_1X_DIV[0] ; audio_clock:inst3|LRCK_1X_DIV[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.777      ;
; 0.673  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.805      ;
; 0.673  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.805      ;
; 0.673  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.805      ;
; 0.673  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.805      ;
; 0.673  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.805      ;
; 0.673  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.805      ;
; 0.673  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.805      ;
; 0.673  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X_DIV[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.805      ;
; 0.690  ; audio_clock:inst3|BCK_DIV[0]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.815      ;
; 0.718  ; audio_clock:inst3|BCK_DIV[2]     ; audio_clock:inst3|BCK_DIV[2]     ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.843      ;
; 0.793  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.925      ;
; 0.793  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.925      ;
; 0.793  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.925      ;
; 0.793  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.925      ;
; 0.793  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.925      ;
; 0.799  ; audio_clock:inst3|LRCK_1X_DIV[7] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.154     ; 0.729      ;
; 0.841  ; audio_clock:inst3|LRCK_1X        ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 0.966      ;
; 0.846  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.978      ;
; 0.846  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.978      ;
; 0.846  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.978      ;
; 0.846  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.978      ;
; 0.846  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.978      ;
; 0.846  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X_DIV[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 0.978      ;
; 0.901  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.033      ;
; 0.901  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.033      ;
; 0.901  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.033      ;
; 0.901  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X_DIV[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.033      ;
; 0.901  ; audio_clock:inst3|LRCK_1X_DIV[8] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.154     ; 0.831      ;
; 1.094  ; audio_clock:inst3|LRCK_1X_DIV[5] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.154     ; 1.024      ;
; 1.128  ; audio_clock:inst3|LRCK_1X_DIV[1] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.260      ;
; 1.147  ; audio_clock:inst3|LRCK_1X_DIV[6] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.154     ; 1.077      ;
; 1.202  ; audio_clock:inst3|LRCK_1X_DIV[4] ; audio_clock:inst3|LRCK_1X        ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.154     ; 1.132      ;
; 1.210  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.342      ;
; 1.210  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.342      ;
; 1.210  ; audio_clock:inst3|LRCK_1X_DIV[2] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.342      ;
; 1.210  ; audio_clock:inst3|LRCK_1X_DIV[3] ; audio_clock:inst3|LRCK_1X_DIV[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 1.342      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.175 ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.307      ;
; 0.183 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.307      ;
; 0.211 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.335      ;
; 0.211 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.335      ;
; 0.217 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 0.544      ;
; 0.223 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.347      ;
; 0.275 ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.049      ; 0.408      ;
; 0.291 ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.415      ;
; 0.305 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.429      ;
; 0.305 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.429      ;
; 0.306 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.430      ;
; 0.317 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.441      ;
; 0.321 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.445      ;
; 0.323 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.447      ;
; 0.324 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.448      ;
; 0.327 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.451      ;
; 0.328 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.452      ;
; 0.328 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.452      ;
; 0.328 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.452      ;
; 0.338 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.462      ;
; 0.340 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.464      ;
; 0.342 ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.244      ; 0.670      ;
; 0.347 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.471      ;
; 0.350 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mSetup_ST.0000                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.474      ;
; 0.359 ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|LUT_INDEX[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.483      ;
; 0.360 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.236      ; 0.680      ;
; 0.360 ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.049      ; 0.493      ;
; 0.361 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 0.688      ;
; 0.366 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.236      ; 0.686      ;
; 0.378 ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.510      ;
; 0.378 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.502      ;
; 0.380 ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.512      ;
; 0.388 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.512      ;
; 0.389 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.513      ;
; 0.391 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.515      ;
; 0.393 ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.061      ; 0.538      ;
; 0.393 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.517      ;
; 0.396 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.520      ;
; 0.401 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.236      ; 0.721      ;
; 0.404 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.528      ;
; 0.406 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.530      ;
; 0.409 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 0.736      ;
; 0.409 ; I2C_Config:inst2|mSetup_ST.0001                     ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.533      ;
; 0.419 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.543      ;
; 0.422 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.546      ;
; 0.433 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.557      ;
; 0.434 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.558      ;
; 0.436 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[10]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.560      ;
; 0.439 ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.049      ; 0.572      ;
; 0.439 ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.571      ;
; 0.439 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.563      ;
; 0.440 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.564      ;
; 0.443 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.567      ;
; 0.446 ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.578      ;
; 0.447 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 0.774      ;
; 0.447 ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.579      ;
; 0.454 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.578      ;
; 0.459 ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mSetup_ST.0010                     ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.592      ;
; 0.462 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[12]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.586      ;
; 0.466 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.590      ;
; 0.467 ; I2C_Config:inst2|mI2C_DATA[11]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.599      ;
; 0.467 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.591      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.592      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.592      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.592      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.592      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.592      ;
; 0.468 ; I2C_Config:inst2|mI2C_GO                            ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.592      ;
; 0.470 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.594      ;
; 0.471 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[9]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.595      ;
; 0.472 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.596      ;
; 0.474 ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_DATA[2]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.598      ;
; 0.475 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.599      ;
; 0.476 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.600      ;
; 0.477 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.601      ;
; 0.479 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[18]                      ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.603      ;
; 0.480 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.604      ;
; 0.482 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.606      ;
; 0.483 ; I2C_Config:inst2|mI2C_DATA[5]                       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.615      ;
; 0.485 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.609      ;
; 0.487 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.611      ;
; 0.489 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 0.816      ;
; 0.490 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.614      ;
; 0.491 ; I2C_Config:inst2|mI2C_DATA[22]                      ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.048      ; 0.623      ;
; 0.494 ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.244      ; 0.822      ;
; 0.494 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[0]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.618      ;
; 0.496 ; I2C_Config:inst2|LUT_INDEX[2]                       ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.620      ;
; 0.498 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.622      ;
; 0.498 ; I2C_Config:inst2|LUT_INDEX[4]                       ; I2C_Config:inst2|mI2C_DATA[1]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.622      ;
; 0.501 ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ; I2C_Config:inst2|I2C_Controller:inst5|END           ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.236      ; 0.821      ;
; 0.501 ; I2C_Config:inst2|LUT_INDEX[3]                       ; I2C_Config:inst2|LUT_INDEX[5]                       ; I2C_Config:inst2|mI2C_CTRL_CLK ; I2C_Config:inst2|mI2C_CTRL_CLK ; 0.000        ; 0.040      ; 0.625      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst1|altpll_component|pll|clk[1]'                                                                                              ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.519 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.716     ; 0.735      ;
; -2.519 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.716     ; 0.735      ;
; -2.519 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.716     ; 0.735      ;
; -2.519 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.716     ; 0.735      ;
; -2.519 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.716     ; 0.735      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
; -2.420 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.005        ; -1.521     ; 0.831      ;
+--------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst1|altpll_component|pll|clk[1]'                                                                                              ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                          ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[0] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[1] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[2] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[3] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[4] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[5] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[6] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[7] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.718 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X_DIV[8] ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.199     ; 0.713      ;
; 1.840 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|LRCK_1X        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.401     ; 0.633      ;
; 1.840 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[2]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.401     ; 0.633      ;
; 1.840 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[0]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.401     ; 0.633      ;
; 1.840 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|BCK_DIV[1]     ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.401     ; 0.633      ;
; 1.840 ; Reset_Delay:inst0|RESET ; audio_clock:inst3|AUD_BCK        ; CLOCK_50     ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -1.401     ; 0.633      ;
+-------+-------------------------+----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBL                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; ADC_STBR                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CLK_DIV[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LED[0]~reg0                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LED[1]~reg0                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LED[2]~reg0                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LOWCHECK.01                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LRCK_DLY                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; PB_DLY                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_left|audio_out[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Process:Process_right|audio_out[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; REC_DLY                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RUN_THRU_DLY                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|Cont[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Reset_Delay:inst0|RESET             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACL                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLH                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACLL                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACR                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRH                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.DACRL                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.IDLE                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.LEFT                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLE                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEH                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.READ_IDLEL                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.RIGHT                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.RUN                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNL                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; S.RUNR                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; STOP_DLY                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; address[13]                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'I2C_Config:inst2|mI2C_CTRL_CLK'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SDO           ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|END           ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SCLK          ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[0]         ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[10]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[11]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[12]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[18]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[1]         ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[22]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[2]         ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[3]         ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[4]         ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[5]         ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD[9]         ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[5] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[0]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[1]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[2]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[3]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[4]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|LUT_INDEX[5]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[0]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[10]                      ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[11]                      ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[12]                      ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[18]                      ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[1]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[22]                      ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[2]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[3]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[4]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[5]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_DATA[9]                       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mI2C_GO                            ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0000                     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0001                     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|mSetup_ST.0010                     ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK1          ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK2          ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|ACK3          ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[0] ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[1] ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[2] ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[3] ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; I2C_Config:inst2|mI2C_CTRL_CLK ; Rise       ; I2C_Config:inst2|I2C_Controller:inst5|SD_COUNTER[4] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'audio_clock:inst3|AUD_BCK'                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[3]            ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[0]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[10]~reg0     ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[11]~reg0     ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[12]~reg0     ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[13]~reg0     ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[1]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[3]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[4]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[5]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[6]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[7]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[8]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[9]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[0]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[10]~reg0     ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[11]~reg0     ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[12]~reg0     ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[13]~reg0     ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[1]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[3]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[4]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[5]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[6]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[7]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[8]~reg0      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[9]~reg0      ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[0]            ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[1]            ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; SEL_Cont[2]            ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[14]~reg0     ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[15]~reg0     ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inL[2]~reg0      ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[14]~reg0     ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[15]~reg0     ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; audio_clock:inst3|AUD_BCK ; Fall       ; audio_inR[2]~reg0      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; SEL_Cont[3]|clk        ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[0]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[10]~reg0|clk ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[11]~reg0|clk ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[12]~reg0|clk ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[13]~reg0|clk ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[1]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[3]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[4]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[5]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[6]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[7]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[8]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inL[9]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[0]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[10]~reg0|clk ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[11]~reg0|clk ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[12]~reg0|clk ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[13]~reg0|clk ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[1]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[3]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[4]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[5]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[6]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[7]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[8]~reg0|clk  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; audio_inR[9]~reg0|clk  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; audio_clock:inst3|AUD_BCK ; Rise       ; SEL_Cont[0]|clk        ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; 18.094 ; 18.094       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.094 ; 18.094       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 18.140 ; 18.140       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.143 ; 18.143       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                            ;
; 18.894 ; 18.894       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|inclk[0]         ;
; 18.897 ; 18.897       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                            ;
; 18.942 ; 18.942       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|clk[1]           ;
; 18.942 ; 18.942       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; inst1|altpll_component|pll|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.549 ; 27.765       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.574 ; 27.790       ; 0.216          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 27.578 ; 27.762       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
; 27.605 ; 27.789       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 27.605 ; 27.789       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 27.605 ; 27.789       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 27.605 ; 27.789       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 27.605 ; 27.789       ; 0.184          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.758 ; 27.758       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 27.761 ; 27.761       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.761 ; 27.761       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.770 ; 27.770       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.770 ; 27.770       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.770 ; 27.770       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.770 ; 27.770       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.770 ; 27.770       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|AUD_BCK|clk                             ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[0]|clk                          ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[1]|clk                          ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|BCK_DIV[2]|clk                          ;
; 27.784 ; 27.784       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X|clk                             ;
; 27.793 ; 27.793       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.793 ; 27.793       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[0]|clk                      ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[1]|clk                      ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[2]|clk                      ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[3]|clk                      ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[4]|clk                      ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[5]|clk                      ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[6]|clk                      ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[7]|clk                      ;
; 27.796 ; 27.796       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst3|LRCK_1X_DIV[8]|clk                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|AUD_BCK                     ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[0]                  ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[1]                  ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|BCK_DIV[2]                  ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X                     ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[0]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[1]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[2]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[3]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[4]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[5]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[6]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[7]              ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; inst1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:inst3|LRCK_1X_DIV[8]              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; 2.872 ; 3.681 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; 2.592 ; 3.340 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; 3.140 ; 3.833 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; 3.018 ; 3.958 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; 2.210 ; 3.037 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; 2.996 ; 3.979 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; 1.261 ; 1.957 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; 0.935 ; 1.574 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; 1.181 ; 1.854 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; 1.153 ; 1.825 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; 1.011 ; 1.649 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; 1.015 ; 1.692 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; 0.964 ; 1.616 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; 1.033 ; 1.681 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; 1.203 ; 1.904 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; 0.897 ; 1.512 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; 0.930 ; 1.561 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; 0.908 ; 1.527 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; 0.814 ; 1.412 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; 1.035 ; 1.667 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; 0.939 ; 1.585 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; 1.261 ; 1.957 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; 0.964 ; 1.622 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; 2.688 ; 3.463 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.871 ; 2.728 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.617 ; 2.351 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; 1.490 ; 2.149 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; 1.737 ; 2.536 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; 2.345 ; 3.261 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; -2.023 ; -2.859 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; -1.752 ; -2.538 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; -1.659 ; -2.449 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; -1.713 ; -2.523 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; -1.717 ; -2.470 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; -1.921 ; -2.761 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; -0.278 ; -0.838 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; -0.524 ; -1.151 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; -0.479 ; -1.096 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; -0.576 ; -1.210 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; -0.705 ; -1.326 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; -0.704 ; -1.351 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; -0.548 ; -1.182 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; -0.534 ; -1.165 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; -0.757 ; -1.430 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; -0.668 ; -1.268 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; -0.582 ; -1.183 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; -0.278 ; -0.838 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; -0.514 ; -1.094 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; -0.601 ; -1.207 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; -0.475 ; -1.102 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; -0.557 ; -1.197 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; -0.490 ; -1.121 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; -1.673 ; -2.480 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.367 ; -2.141 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.270 ; -1.946 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.009 ; -1.651 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; -0.715 ; -1.418 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; -1.380 ; -2.156 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 6.847 ; 7.041 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 5.234 ; 5.582 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 5.021 ; 5.311 ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 5.084 ; 5.387 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 5.234 ; 5.582 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 5.279 ; 5.528 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 4.152 ; 4.292 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 4.022 ; 4.147 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 4.131 ; 4.283 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 3.841 ; 3.931 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 4.166 ; 4.327 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 3.892 ; 3.998 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 4.214 ; 4.377 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 3.876 ; 4.002 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 4.192 ; 4.319 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 4.690 ; 4.858 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 4.061 ; 4.192 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 3.919 ; 4.032 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 5.279 ; 5.528 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 3.946 ; 4.068 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 3.714 ; 3.810 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 4.992 ; 5.193 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 4.675 ; 4.894 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 3.913 ; 4.008 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 4.330 ; 4.505 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 4.684 ; 4.838 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 4.749 ; 4.566 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 4.206 ; 4.360 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 4.206 ; 4.329 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 3.787 ; 3.883 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 4.078 ; 4.190 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 4.178 ; 4.302 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 3.872 ; 3.966 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 4.104 ; 4.217 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 4.069 ; 4.180 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 4.205 ; 4.360 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 3.911 ; 4.033 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 3.911 ; 4.033 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 3.703 ; 3.792 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 3.576 ; 3.647 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 3.901 ; 4.031 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 3.827 ; 3.933 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 4.019 ; 4.141 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 3.919 ; 4.027 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 4.038 ; 4.173 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 4.844 ; 4.668 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 7.959 ; 8.536 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 5.923 ; 5.605 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 4.999 ;       ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 3.172 ;       ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;       ; 3.407 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 7.189 ; 7.383 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 5.644 ; 5.850 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 4.307 ; 4.420 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 4.279 ; 4.385 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 4.308 ; 4.439 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 4.127 ; 4.214 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 4.322 ; 4.435 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 4.374 ; 4.502 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 4.067 ; 4.148 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 4.041 ; 4.120 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 3.973 ; 4.043 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 4.007 ; 4.077 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 4.321 ; 4.441 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 4.172 ; 4.259 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 3.997 ; 4.071 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 4.356 ; 4.474 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 5.644 ; 5.850 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 4.351 ; 4.473 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 4.573 ; 4.710 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 4.551 ; 4.691 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 4.229 ; 4.336 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 4.005 ; 4.056 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 3.981 ; 4.048 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 4.157 ; 4.255 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 4.403 ; 4.523 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 4.252 ; 4.356 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 4.372 ; 4.497 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 4.095 ; 4.160 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 4.080 ; 4.170 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 4.573 ; 4.710 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 4.158 ; 4.245 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 4.530 ; 4.641 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 4.250 ; 4.348 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 4.150 ; 4.244 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 4.062 ; 4.136 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 4.082 ; 4.410 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 6.120 ; 6.314 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 4.041 ; 4.361 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 1.584 ;       ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.625 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 4.770 ; 5.021 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 4.847 ; 5.125 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 4.847 ; 5.125 ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 4.907 ; 5.197 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 5.052 ; 5.386 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 3.596 ; 3.689 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 4.012 ; 4.146 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 3.886 ; 4.006 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 3.991 ; 4.138 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 3.712 ; 3.798 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 4.028 ; 4.184 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 3.761 ; 3.863 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 4.075 ; 4.232 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 3.749 ; 3.871 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 4.050 ; 4.172 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 4.565 ; 4.728 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 3.929 ; 4.056 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 3.793 ; 3.902 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 5.133 ; 5.374 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 3.819 ; 3.937 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 3.596 ; 3.689 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 4.854 ; 5.049 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 4.514 ; 4.724 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 3.781 ; 3.872 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 4.181 ; 4.349 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 4.559 ; 4.709 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 4.586 ; 4.410 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 3.463 ; 3.532 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 4.065 ; 4.184 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 3.662 ; 3.754 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 3.942 ; 4.049 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 4.037 ; 4.156 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 3.743 ; 3.834 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 3.967 ; 4.076 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 3.933 ; 4.040 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 4.064 ; 4.213 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 3.784 ; 3.903 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 3.786 ; 3.904 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 3.585 ; 3.672 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 3.463 ; 3.532 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 3.774 ; 3.900 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 3.700 ; 3.802 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 3.885 ; 4.002 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 3.789 ; 3.893 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 3.902 ; 4.032 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 4.676 ; 4.507 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 6.968 ; 5.217 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 5.701 ; 5.396 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 4.809 ;       ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 3.069 ;       ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;       ; 3.296 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 5.141 ; 5.343 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 3.828 ; 3.896 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 4.148 ; 4.258 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 4.120 ; 4.221 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 4.150 ; 4.276 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 3.976 ; 4.060 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 4.164 ; 4.273 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 4.214 ; 4.338 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 3.916 ; 3.993 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 3.894 ; 3.971 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 3.828 ; 3.896 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 3.857 ; 3.925 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 4.163 ; 4.279 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 4.019 ; 4.103 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 3.851 ; 3.924 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 4.198 ; 4.312 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 5.466 ; 5.667 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 4.193 ; 4.312 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 3.835 ; 3.901 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 4.384 ; 4.520 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 4.073 ; 4.177 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 3.859 ; 3.908 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 3.835 ; 3.901 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 4.004 ; 4.100 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 4.242 ; 4.358 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 4.096 ; 4.197 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 4.214 ; 4.335 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 3.943 ; 4.006 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 3.930 ; 4.018 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 4.406 ; 4.539 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 4.006 ; 4.090 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 4.361 ; 4.468 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 4.097 ; 4.193 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 3.998 ; 4.090 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 3.914 ; 3.986 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 3.694 ; 4.009 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 3.528 ; 3.746 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 3.654 ; 3.962 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 1.303 ;       ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.344 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.632 ; 3.631 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.469 ; 4.455 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.455 ; 4.441 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.230 ; 4.216 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.230 ; 4.216 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.356 ; 4.342 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.328 ; 4.314 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.328 ; 4.314 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.587 ; 4.573 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.907 ; 3.906 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.976 ; 3.975 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.810 ; 3.809 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.632 ; 3.631 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.279 ; 4.278 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.457 ; 4.443 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.356 ; 4.342 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.457 ; 4.443 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.522 ; 3.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.316 ; 4.302 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.303 ; 4.289 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.087 ; 4.073 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.087 ; 4.073 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.208 ; 4.194 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.181 ; 4.167 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.181 ; 4.167 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.429 ; 4.415 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.786 ; 3.785 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.852 ; 3.851 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.692 ; 3.691 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.522 ; 3.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.143 ; 4.142 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.304 ; 4.290 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.208 ; 4.194 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.304 ; 4.290 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.686     ; 3.687     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.618     ; 4.632     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.605     ; 4.619     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.342     ; 4.356     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.342     ; 4.356     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.490     ; 4.504     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.451     ; 4.465     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.451     ; 4.465     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.736     ; 4.750     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.012     ; 4.013     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.072     ; 4.073     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.894     ; 3.895     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.686     ; 3.687     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.407     ; 4.408     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.602     ; 4.616     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.490     ; 4.504     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.602     ; 4.616     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.573     ; 3.574     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.459     ; 4.473     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.446     ; 4.460     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.193     ; 4.207     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.193     ; 4.207     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.335     ; 4.349     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.298     ; 4.312     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.298     ; 4.312     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.572     ; 4.586     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.887     ; 3.888     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.944     ; 3.945     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.773     ; 3.774     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.573     ; 3.574     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.266     ; 4.267     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.443     ; 4.457     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.335     ; 4.349     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.443     ; 4.457     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -4.283   ; -1.586  ; -4.688   ; 1.718   ; -3.000              ;
;  CLOCK_27                          ; N/A      ; N/A     ; N/A      ; N/A     ; 18.094              ;
;  CLOCK_50                          ; -4.283   ; -1.134  ; N/A      ; N/A     ; -3.000              ;
;  I2C_Config:inst2|mI2C_CTRL_CLK    ; -2.183   ; 0.175   ; N/A      ; N/A     ; -1.285              ;
;  audio_clock:inst3|AUD_BCK         ; -1.339   ; -1.586  ; N/A      ; N/A     ; -1.285              ;
;  inst1|altpll_component|pll|clk[1] ; -0.759   ; -0.257  ; -4.688   ; 1.718   ; 27.469              ;
; Design-wide TNS                    ; -506.186 ; -48.744 ; -63.553  ; 0.0     ; -320.395            ;
;  CLOCK_27                          ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                          ; -384.494 ; -3.281  ; N/A      ; N/A     ; -215.025            ;
;  I2C_Config:inst2|mI2C_CTRL_CLK    ; -82.002  ; 0.000   ; N/A      ; N/A     ; -59.110             ;
;  audio_clock:inst3|AUD_BCK         ; -38.931  ; -45.311 ; N/A      ; N/A     ; -46.260             ;
;  inst1|altpll_component|pll|clk[1] ; -0.759   ; -0.257  ; -63.553  ; 0.000   ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; 5.761 ; 6.364 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; 5.192 ; 5.760 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; 6.230 ; 6.734 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; 6.178 ; 6.821 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; 4.453 ; 4.904 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; 6.122 ; 6.745 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; 2.593 ; 3.007 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; 1.839 ; 2.249 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; 2.431 ; 2.798 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; 2.317 ; 2.721 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; 2.018 ; 2.423 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; 2.046 ; 2.485 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; 1.901 ; 2.329 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; 2.067 ; 2.462 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; 2.409 ; 2.900 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; 1.834 ; 2.182 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; 1.926 ; 2.261 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; 1.886 ; 2.217 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; 1.698 ; 2.039 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; 2.137 ; 2.469 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; 1.842 ; 2.256 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; 2.593 ; 3.007 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; 1.943 ; 2.389 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; 5.347 ; 5.891 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.699 ; 4.343 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; 3.360 ; 3.804 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; 2.976 ; 3.413 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; 3.775 ; 4.198 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; 4.943 ; 5.406 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; HIGH         ; CLOCK_50                       ; -2.023 ; -2.859 ; Rise       ; CLOCK_50                       ;
; LOW          ; CLOCK_50                       ; -1.752 ; -2.538 ; Rise       ; CLOCK_50                       ;
; PB           ; CLOCK_50                       ; -1.659 ; -2.449 ; Rise       ; CLOCK_50                       ;
; REC          ; CLOCK_50                       ; -1.713 ; -2.523 ; Rise       ; CLOCK_50                       ;
; RST          ; CLOCK_50                       ; -1.717 ; -2.470 ; Rise       ; CLOCK_50                       ;
; RUN_THRU     ; CLOCK_50                       ; -1.921 ; -2.761 ; Rise       ; CLOCK_50                       ;
; SRAM_DQ[*]   ; CLOCK_50                       ; -0.278 ; -0.652 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[0]  ; CLOCK_50                       ; -0.524 ; -1.117 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[1]  ; CLOCK_50                       ; -0.479 ; -1.063 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[2]  ; CLOCK_50                       ; -0.576 ; -1.200 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[3]  ; CLOCK_50                       ; -0.705 ; -1.326 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[4]  ; CLOCK_50                       ; -0.704 ; -1.351 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[5]  ; CLOCK_50                       ; -0.548 ; -1.169 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[6]  ; CLOCK_50                       ; -0.534 ; -1.144 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[7]  ; CLOCK_50                       ; -0.757 ; -1.430 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[8]  ; CLOCK_50                       ; -0.668 ; -1.268 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[9]  ; CLOCK_50                       ; -0.582 ; -1.183 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[10] ; CLOCK_50                       ; -0.278 ; -0.652 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[11] ; CLOCK_50                       ; -0.514 ; -1.094 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[12] ; CLOCK_50                       ; -0.601 ; -1.207 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[13] ; CLOCK_50                       ; -0.475 ; -1.025 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[14] ; CLOCK_50                       ; -0.557 ; -1.197 ; Rise       ; CLOCK_50                       ;
;  SRAM_DQ[15] ; CLOCK_50                       ; -0.490 ; -1.091 ; Rise       ; CLOCK_50                       ;
; STOP         ; CLOCK_50                       ; -1.673 ; -2.480 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT     ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.367 ; -2.141 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; RST          ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.270 ; -1.946 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; getinmode    ; I2C_Config:inst2|mI2C_CTRL_CLK ; -1.009 ; -1.651 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK ;
; AUD_ADCDAT   ; audio_clock:inst3|AUD_BCK      ; -0.715 ; -1.418 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
; RST          ; audio_clock:inst3|AUD_BCK      ; -1.380 ; -2.156 ; Fall       ; audio_clock:inst3|AUD_BCK      ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 13.199 ; 13.194 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 9.928  ; 10.188 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 9.574  ; 9.736  ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 9.717  ; 9.893  ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 9.928  ; 10.188 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 9.746  ; 9.899  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 7.988  ; 7.994  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 7.728  ; 7.707  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 7.896  ; 7.927  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 7.367  ; 7.344  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 8.004  ; 8.005  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 7.433  ; 7.432  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 8.145  ; 8.105  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 7.423  ; 7.431  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 8.024  ; 7.974  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 8.616  ; 8.731  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 7.735  ; 7.715  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 7.469  ; 7.442  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 9.746  ; 9.899  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 7.511  ; 7.499  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 7.068  ; 7.067  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 9.153  ; 9.290  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 9.010  ; 9.022  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 7.546  ; 7.491  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 8.345  ; 8.377  ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 8.598  ; 8.677  ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 8.764  ; 8.804  ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 8.043  ; 8.062  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 8.026  ; 7.959  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 7.179  ; 7.193  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 7.836  ; 7.764  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 7.998  ; 7.924  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 7.376  ; 7.356  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 7.860  ; 7.807  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 7.804  ; 7.741  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 8.043  ; 8.062  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 7.456  ; 7.427  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 7.438  ; 7.420  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 7.027  ; 7.015  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 6.751  ; 6.741  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 7.431  ; 7.453  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 7.246  ; 7.271  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 7.688  ; 7.667  ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 7.447  ; 7.447  ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 7.726  ; 7.717  ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 8.905  ; 9.033  ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 15.650 ; 15.600 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 10.884 ; 10.737 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 9.620  ;        ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 5.983  ;        ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;        ; 5.979  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 13.733 ; 13.737 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 10.343 ; 10.390 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 8.081  ; 8.073  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 8.056  ; 8.041  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 8.131  ; 8.122  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 7.744  ; 7.725  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 8.144  ; 8.109  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 8.195  ; 8.185  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 7.645  ; 7.634  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 7.540  ; 7.537  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 7.437  ; 7.428  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 7.514  ; 7.516  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 8.103  ; 8.091  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 7.851  ; 7.809  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 7.466  ; 7.466  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 8.145  ; 8.133  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 10.343 ; 10.390 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 8.149  ; 8.135  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 8.587  ; 8.551  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 8.551  ; 8.521  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 7.924  ; 7.925  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 7.451  ; 7.439  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 7.444  ; 7.428  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 7.798  ; 7.786  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 8.226  ; 8.209  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 7.941  ; 7.940  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 8.185  ; 8.196  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 7.682  ; 7.655  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 7.620  ; 7.629  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 8.587  ; 8.551  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 7.805  ; 7.778  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 8.496  ; 8.454  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 7.908  ; 7.897  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 7.776  ; 7.773  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 7.598  ; 7.584  ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 7.893  ; 7.859  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 11.794 ; 11.797 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 7.832  ; 7.794  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 2.923  ;        ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.869  ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+
; AUD_DACDAT     ; CLOCK_50                       ; 4.770 ; 5.021 ; Rise       ; CLOCK_50                          ;
; LED[*]         ; CLOCK_50                       ; 4.847 ; 5.125 ; Rise       ; CLOCK_50                          ;
;  LED[0]        ; CLOCK_50                       ; 4.847 ; 5.125 ; Rise       ; CLOCK_50                          ;
;  LED[1]        ; CLOCK_50                       ; 4.907 ; 5.197 ; Rise       ; CLOCK_50                          ;
;  LED[2]        ; CLOCK_50                       ; 5.052 ; 5.386 ; Rise       ; CLOCK_50                          ;
; SRAM_ADDR[*]   ; CLOCK_50                       ; 3.596 ; 3.689 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[0]  ; CLOCK_50                       ; 4.012 ; 4.146 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[1]  ; CLOCK_50                       ; 3.886 ; 4.006 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[2]  ; CLOCK_50                       ; 3.991 ; 4.138 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[3]  ; CLOCK_50                       ; 3.712 ; 3.798 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[4]  ; CLOCK_50                       ; 4.028 ; 4.184 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[5]  ; CLOCK_50                       ; 3.761 ; 3.863 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[6]  ; CLOCK_50                       ; 4.075 ; 4.232 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[7]  ; CLOCK_50                       ; 3.749 ; 3.871 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[8]  ; CLOCK_50                       ; 4.050 ; 4.172 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[9]  ; CLOCK_50                       ; 4.565 ; 4.728 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[10] ; CLOCK_50                       ; 3.929 ; 4.056 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[11] ; CLOCK_50                       ; 3.793 ; 3.902 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[12] ; CLOCK_50                       ; 5.133 ; 5.374 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[13] ; CLOCK_50                       ; 3.819 ; 3.937 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[14] ; CLOCK_50                       ; 3.596 ; 3.689 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[15] ; CLOCK_50                       ; 4.854 ; 5.049 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[16] ; CLOCK_50                       ; 4.514 ; 4.724 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[17] ; CLOCK_50                       ; 3.781 ; 3.872 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[18] ; CLOCK_50                       ; 4.181 ; 4.349 ; Rise       ; CLOCK_50                          ;
;  SRAM_ADDR[19] ; CLOCK_50                       ; 4.559 ; 4.709 ; Rise       ; CLOCK_50                          ;
; SRAM_CE_n      ; CLOCK_50                       ; 4.586 ; 4.410 ; Rise       ; CLOCK_50                          ;
; SRAM_DQ[*]     ; CLOCK_50                       ; 3.463 ; 3.532 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[0]    ; CLOCK_50                       ; 4.065 ; 4.184 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[1]    ; CLOCK_50                       ; 3.662 ; 3.754 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[2]    ; CLOCK_50                       ; 3.942 ; 4.049 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[3]    ; CLOCK_50                       ; 4.037 ; 4.156 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[4]    ; CLOCK_50                       ; 3.743 ; 3.834 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[5]    ; CLOCK_50                       ; 3.967 ; 4.076 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[6]    ; CLOCK_50                       ; 3.933 ; 4.040 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[7]    ; CLOCK_50                       ; 4.064 ; 4.213 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[8]    ; CLOCK_50                       ; 3.784 ; 3.903 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[9]    ; CLOCK_50                       ; 3.786 ; 3.904 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[10]   ; CLOCK_50                       ; 3.585 ; 3.672 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[11]   ; CLOCK_50                       ; 3.463 ; 3.532 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[12]   ; CLOCK_50                       ; 3.774 ; 3.900 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[13]   ; CLOCK_50                       ; 3.700 ; 3.802 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[14]   ; CLOCK_50                       ; 3.885 ; 4.002 ; Rise       ; CLOCK_50                          ;
;  SRAM_DQ[15]   ; CLOCK_50                       ; 3.789 ; 3.893 ; Rise       ; CLOCK_50                          ;
; SRAM_OE_n      ; CLOCK_50                       ; 3.902 ; 4.032 ; Rise       ; CLOCK_50                          ;
; SRAM_WE_n      ; CLOCK_50                       ; 4.676 ; 4.507 ; Rise       ; CLOCK_50                          ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 6.968 ; 5.217 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SDAT       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 5.701 ; 5.396 ; Rise       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; I2C_SCLK       ; I2C_Config:inst2|mI2C_CTRL_CLK ; 4.809 ;       ; Fall       ; I2C_Config:inst2|mI2C_CTRL_CLK    ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ; 3.069 ;       ; Rise       ; audio_clock:inst3|AUD_BCK         ;
; AUD_BCLK       ; audio_clock:inst3|AUD_BCK      ;       ; 3.296 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_DACDAT     ; audio_clock:inst3|AUD_BCK      ; 5.141 ; 5.343 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inL[*]   ; audio_clock:inst3|AUD_BCK      ; 3.828 ; 3.896 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[0]  ; audio_clock:inst3|AUD_BCK      ; 4.148 ; 4.258 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[1]  ; audio_clock:inst3|AUD_BCK      ; 4.120 ; 4.221 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[2]  ; audio_clock:inst3|AUD_BCK      ; 4.150 ; 4.276 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[3]  ; audio_clock:inst3|AUD_BCK      ; 3.976 ; 4.060 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[4]  ; audio_clock:inst3|AUD_BCK      ; 4.164 ; 4.273 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[5]  ; audio_clock:inst3|AUD_BCK      ; 4.214 ; 4.338 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[6]  ; audio_clock:inst3|AUD_BCK      ; 3.916 ; 3.993 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[7]  ; audio_clock:inst3|AUD_BCK      ; 3.894 ; 3.971 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[8]  ; audio_clock:inst3|AUD_BCK      ; 3.828 ; 3.896 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[9]  ; audio_clock:inst3|AUD_BCK      ; 3.857 ; 3.925 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[10] ; audio_clock:inst3|AUD_BCK      ; 4.163 ; 4.279 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[11] ; audio_clock:inst3|AUD_BCK      ; 4.019 ; 4.103 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[12] ; audio_clock:inst3|AUD_BCK      ; 3.851 ; 3.924 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[13] ; audio_clock:inst3|AUD_BCK      ; 4.198 ; 4.312 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[14] ; audio_clock:inst3|AUD_BCK      ; 5.466 ; 5.667 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inL[15] ; audio_clock:inst3|AUD_BCK      ; 4.193 ; 4.312 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; audio_inR[*]   ; audio_clock:inst3|AUD_BCK      ; 3.835 ; 3.901 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[0]  ; audio_clock:inst3|AUD_BCK      ; 4.384 ; 4.520 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[1]  ; audio_clock:inst3|AUD_BCK      ; 4.073 ; 4.177 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[2]  ; audio_clock:inst3|AUD_BCK      ; 3.859 ; 3.908 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[3]  ; audio_clock:inst3|AUD_BCK      ; 3.835 ; 3.901 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[4]  ; audio_clock:inst3|AUD_BCK      ; 4.004 ; 4.100 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[5]  ; audio_clock:inst3|AUD_BCK      ; 4.242 ; 4.358 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[6]  ; audio_clock:inst3|AUD_BCK      ; 4.096 ; 4.197 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[7]  ; audio_clock:inst3|AUD_BCK      ; 4.214 ; 4.335 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[8]  ; audio_clock:inst3|AUD_BCK      ; 3.943 ; 4.006 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[9]  ; audio_clock:inst3|AUD_BCK      ; 3.930 ; 4.018 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[10] ; audio_clock:inst3|AUD_BCK      ; 4.406 ; 4.539 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[11] ; audio_clock:inst3|AUD_BCK      ; 4.006 ; 4.090 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[12] ; audio_clock:inst3|AUD_BCK      ; 4.361 ; 4.468 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[13] ; audio_clock:inst3|AUD_BCK      ; 4.097 ; 4.193 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[14] ; audio_clock:inst3|AUD_BCK      ; 3.998 ; 4.090 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
;  audio_inR[15] ; audio_clock:inst3|AUD_BCK      ; 3.914 ; 3.986 ; Fall       ; audio_clock:inst3|AUD_BCK         ;
; AUD_ADCLRCK    ; CLOCK_27                       ; 3.694 ; 4.009 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACDAT     ; CLOCK_27                       ; 3.528 ; 3.746 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_DACLRCK    ; CLOCK_27                       ; 3.654 ; 3.962 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ; 1.303 ;       ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.344 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACLRCK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACDAT    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_XCK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_inL[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED10         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_BCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; I2C_SDAT                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_BCLK                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_27                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PB                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; REC                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HIGH                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOW                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RUN_THRU                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; STOP                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; getinmode               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; audio_inR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; audio_inR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; audio_inL[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LED10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; audio_inR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; audio_inL[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LED10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AUD_ADCLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_DACLRCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_DACDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AUD_XCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; audio_inR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; audio_inR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; audio_inL[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; audio_inL[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; audio_inL[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; I2C_SDAT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AUD_BCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK         ; 0        ; 0        ; 0        ; 176      ;
; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK         ; 0        ; 0        ; 32       ; 0        ;
; audio_clock:inst3|AUD_BCK         ; CLOCK_50                          ; 0        ; 64       ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 4838     ; 0        ; 0        ; 0        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50                          ; 1        ; 1        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; CLOCK_50                          ; 3        ; 0        ; 0        ; 0        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; 528      ; 0        ; 0        ; 0        ;
; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 148      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; audio_clock:inst3|AUD_BCK         ; audio_clock:inst3|AUD_BCK         ; 0        ; 0        ; 0        ; 176      ;
; inst1|altpll_component|pll|clk[1] ; audio_clock:inst3|AUD_BCK         ; 0        ; 0        ; 32       ; 0        ;
; audio_clock:inst3|AUD_BCK         ; CLOCK_50                          ; 0        ; 64       ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 4838     ; 0        ; 0        ; 0        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; CLOCK_50                          ; 1        ; 1        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; CLOCK_50                          ; 3        ; 0        ; 0        ; 0        ;
; I2C_Config:inst2|mI2C_CTRL_CLK    ; I2C_Config:inst2|mI2C_CTRL_CLK    ; 528      ; 0        ; 0        ; 0        ;
; audio_clock:inst3|AUD_BCK         ; inst1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 148      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                         ;
+------------+-----------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; inst1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Removal Transfers                                                                          ;
+------------+-----------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; inst1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 340   ; 340  ;
; Unconstrained Output Ports      ; 81    ; 81   ;
; Unconstrained Output Port Paths ; 138   ; 138  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File Verilog1.qip not found
    Info (125063): set_global_assignment -name QIP_FILE Verilog1.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Dec 03 23:55:14 2024
Info: Command: quartus_sta Audio -c Audio
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Audio.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[1]} {inst1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_Config:inst2|mI2C_CTRL_CLK I2C_Config:inst2|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name audio_clock:inst3|AUD_BCK audio_clock:inst3|AUD_BCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.283      -384.494 CLOCK_50 
    Info (332119):    -2.183       -82.002 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.339       -38.931 audio_clock:inst3|AUD_BCK 
    Info (332119):    -0.759        -0.759 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.586
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.586       -45.311 audio_clock:inst3|AUD_BCK 
    Info (332119):    -1.134        -3.281 CLOCK_50 
    Info (332119):    -0.152        -0.152 inst1|altpll_component|pll|clk[1] 
    Info (332119):     0.388         0.000 I2C_Config:inst2|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -4.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.688       -63.553 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 3.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.359         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -215.025 CLOCK_50 
    Info (332119):    -1.285       -59.110 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.285       -46.260 audio_clock:inst3|AUD_BCK 
    Info (332119):    18.413         0.000 CLOCK_27 
    Info (332119):    27.478         0.000 inst1|altpll_component|pll|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.801
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.801      -336.540 CLOCK_50 
    Info (332119):    -1.909       -70.592 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.137       -32.127 audio_clock:inst3|AUD_BCK 
    Info (332119):    -0.572        -0.572 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.281
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.281       -36.131 audio_clock:inst3|AUD_BCK 
    Info (332119):    -0.900        -2.624 CLOCK_50 
    Info (332119):    -0.257        -0.257 inst1|altpll_component|pll|clk[1] 
    Info (332119):     0.339         0.000 I2C_Config:inst2|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -4.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.134       -56.013 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 2.945
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.945         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -215.025 CLOCK_50 
    Info (332119):    -1.285       -59.110 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.285       -46.260 audio_clock:inst3|AUD_BCK 
    Info (332119):    18.423         0.000 CLOCK_27 
    Info (332119):    27.469         0.000 inst1|altpll_component|pll|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.574      -110.523 CLOCK_50 
    Info (332119):    -0.522       -16.102 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -0.485        -0.485 inst1|altpll_component|pll|clk[1] 
    Info (332119):    -0.184        -3.116 audio_clock:inst3|AUD_BCK 
Info (332146): Worst-case hold slack is -1.094
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.094       -33.302 audio_clock:inst3|AUD_BCK 
    Info (332119):    -0.788        -2.559 CLOCK_50 
    Info (332119):    -0.065        -0.065 inst1|altpll_component|pll|clk[1] 
    Info (332119):     0.175         0.000 I2C_Config:inst2|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -2.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.519       -34.375 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 1.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.718         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -177.551 CLOCK_50 
    Info (332119):    -1.000       -46.000 I2C_Config:inst2|mI2C_CTRL_CLK 
    Info (332119):    -1.000       -36.000 audio_clock:inst3|AUD_BCK 
    Info (332119):    18.094         0.000 CLOCK_27 
    Info (332119):    27.549         0.000 inst1|altpll_component|pll|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4755 megabytes
    Info: Processing ended: Tue Dec 03 23:55:17 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


