2장 Architecture

-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.102)
2.1.1 Architecture Block Diagram
The RM57Lx microcontrollers are based on the TMS570 Platform architecture, which defines the
interconnect between the bus masters and the bus slaves. The architecture consists of two main
interconnects which connect all the masters and slaves together. The separation of the two interconnects
creates a concept of two safety islands. The CPU safety island consists of the CPU Interconnect
Subsystem which glues the masters and slaves together. The CPU safety island contains high degree of
safety diagnostics on the bus system and the memories. Memories and buses are protected by means of
ECC on the data path using Single Bit Correction Double Bit Detection (SECDED) scheme. Parity
detection scheme is used on all address and control paths between all masters and slaves. Safety
diagnostic logic is built into the CPU Interconnect Subsystem where all traffics going in and out are
checked against their expected behaviors during application runtime. In addition, self-test logic is built into
the CPU Interconnect Subsystem which can be enabled to diagnose possible faults. The Peripheral safety
island consists of the Peripheral Interconnect Subsystem which glues the rest of the masters and slaves in
the device. Diagnostic on the peripheral island is by means of ECC or parity protection on the peripheral
memories and MPU protection.

Figure 2-1 shows a high-level architectural block diagram for the superset microcontroller.

The RM57Lx microcontrollers are based on the TMS570 Platform architecture, which defines the
interconnect between the bus masters and the bus slaves.
- RM57Lx 마이크로 컨트롤러는 TMS570 플랫폼 아키텍처를 기반으로 하고, 버스(컴퓨터의 정보 전송 회로) 마스터?와 버스(컴퓨터의 정보 전송 회로) 종속장치 사이의 상호 연결을 합니다.
- RM57Lx 마이크로 컨트롤러는 TMS570 플랫폼 아키텍처를 기반으로합니다. 버스 마스터와 버스 슬레이브 사이를 상호 연결한다.
The architecture consists of two main interconnects which connect all the masters and slaves together.
- 아키텍처는 모든 마스터와 슬레이브를 서로 연결하는 두 개의 주요 상호연결로 구성됩니다.
The separation of the two interconnects creates a concept of two safety islands.
- 2 개의 상호 연결부를 분리하면 2 개의 안전한 아일랜라는 개념드이 생깁니다.
The CPU safety island consists of the CPU Interconnect Subsystem which glues the masters and slaves together.
- CPU safety island는 CPU 상호 연결로 주 장치와 종속 장치를 함께 붙이는 서브 시스템으로 구성됩니다.
The CPU safety island contains high degree of safety diagnostics on the bus system and the memories.
- CPU safety island 버스 시스템 및 메모리에서 높은 수준의 안전 진단 기능을 제공합니다.
Memories and buses are protected by means of ECC on the data path using Single Bit Correction Double Bit Detection (SECDED) scheme.
- 메모리 및 버스는 ECC (Single Bit Correction Double Bit Detection) 방식을 사용하여 데이터 경로의 ECC를 통해 보호됩니다.
- 메모리 및 버스 단일 비트 정정 이중 비트 검출 (SECDED) 방식을 사용하여 데이터 경로상의 ECC 보호됩니다.
Parity detection scheme is used on all address and control paths between all masters and slaves.
- 패리티 검출 방식은 모든 마스터와 슬레이브 간의 모든 주소 및 제어 경로로 사용됩니다.
Safety diagnostic logic is built into the CPU Interconnect Subsystem where all traffics going in and out are
checked against their expected behaviors during application runtime.
- 안전 진단 로직은 CPU 상호 연결 하위 시스템에 내장되어 있으며, 응용 프로그램 실행시 예상되는 동작 사이에 송수신되는 모든 트래픽을 검사합니다.
In addition, self-test logic is built into the CPU Interconnect Subsystem which can be enabled to diagnose possible faults.
- 또한 자체 테스트 논리가 내장되어 있어 결함진단이 가능한 CPU 상호 연결 서브 시스템 입니다.
The Peripheral safety island consists of the Peripheral Interconnect Subsystem which glues the rest of the masters and slaves in the device.
- 주변기기 안전 아일랜드는 주변기기 인터커넥트 하위 시스템으로 구성되고 장치의 마스터와 슬레이브의 나머지 부분을 연결합니다.
Diagnostic on the peripheral island is by means of ECC or parity protection on the peripheral memories and MPU protection.
- 주변 아일랜드에서의 진단은 주변 메모리 및 MPU 보호 ECC 또는 패리티 보호하는 것입니다.

RM57Lx 마이크로 컨트롤러는 TMS570 플랫폼 아키텍처를 기반으로 버스 마스터와 버스 슬레이브 사이를 상호 연결한다.
아키텍처는 모든 마스터와 슬레이브를 서로 연결하는 두 개의 주요 상호연결로 구성됩니다.
2 개의 상호 연결부를 분리하면 2 개의 안전한 아일랜라는 개념드이 생깁니다.
CPU safety island는 CPU 상호 연결로 주 장치와 종속 장치를 함께 붙이는 서브 시스템으로 구성됩니다.
CPU safety island 버스 시스템 및 메모리에서 높은 수준의 안전 진단 기능을 제공합니다.
메모리 및 버스 단일 비트 정정 이중 비트 검출 (SECDED) 방식을 사용하여 데이터 경로상의 ECC 보호됩니다.
패리티 검출 방식은 모든 마스터와 슬레이브 간의 모든 주소 및 제어 경로로 사용됩니다.
안전 진단 로직은 CPU 상호 연결 하위 시스템에 내장되어 있으며, 응용 프로그램 실행시 예상되는 동작 사이에 송수신되는 모든 트래픽을 검사합니다.
또한 자체 테스트 논리가 내장되어 있어 결함진단이 가능한 CPU 상호 연결 서브 시스템 입니다.
주변기기 안전 아일랜드는 주변기기 인터커넥트 하위 시스템으로 구성되고 장치의 마스터와 슬레이브의 나머지 부분을 연결합니다.
주변 아일랜드에서의 진단은 주변 메모리 및 MPU 보호 ECC 또는 패리티 보호하는 것입니다.
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.103) 그림~!


----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.104)용어 정리

provides a definition of terms used in the architectural block diagram.
-아키텍처 블록 다이어그램에 사용 된 용어의 정의를 제공합니다.

			 
-ECC(Error Correction Code)
	
This is a code that is used by the Single Error Correction Double Error Detection (SECDED) logic inside the two Cortex-R5F processors (CPUs) and
various modules that support ECC.
- 이것은 Single Error Correction Double Error으로 사용되는 코드로 2개의 Cortex-R5F 프로세서 (CPU)와 ECC를 지원하는 다양한 모듈의 감지 (SECDED) 논리입니다.
Depending on the memory configuration,the number of ECC bits may vary. There are 8 bits of ECC for every 64 bits of data accessed from the CPU level 2 memory such as flash and RAM.
- 메모리 구성에 따라 ECC 비트 수가 달라질 수 있습니다. 플래시 및 RAM과 같은 CPU 레벨 2 메모리에서 액세스되는 64 비트 데이터마다 8 비트의 ECC가 있습니다.
CPU's level 1 cache system consists of instruction cache and data cache and each is additionally composed of data RAM, tag RAM or dirty RAM.
- CPU의 레벨 1 캐시 시스템은 명령어 캐시와 데이터 캐시로 구성되며 각각 데이터 RAM, 태그 RAM 또는 더티 (dirty) RAM으로 구성됩니다. 
The number of ECC bits used to protect these RAMs vary. Modules which support ECC protection on their local RAMs can also employ different number of ECC bits
depending on the RAM's configuration. 
- 이러한 RAM을 보호하는 데 사용되는 ECC 비트 수는 다양합니다. 로컬 RAM에서 ECC 보호를 지원하는 모듈은 RAM의 구성에 따라 다른 수의 ECC 비트를 사용할 수도 있습니다.
For example, DMA module use 9 bits of ECC to protect its local control packet memory.
- 예를 들어, DMA 모듈은 9 비트 ECC를 사용하여 로컬 제어 패킷 메모리를 보호합니다.

이것은 Single Error Correction Double Error으로 사용되는 코드로 2개의 Cortex-R5F 프로세서 (CPU)와 ECC를 지원하는 다양한 모듈의 감지 (SECDED) 논리입니다.
메모리 구성에 따라 ECC 비트 수가 달라질 수 있습니다. 플래시 및 RAM과 같은 CPU 레벨 2 메모리에서 액세스되는 64 비트 데이터마다 8 비트의 ECC가 있습니다.
CPU의 레벨 1 캐시 시스템은 명령어 캐시와 데이터 캐시로 구성되며 각각 데이터 RAM, 태그 RAM 또는 더티 (dirty) RAM으로 구성됩니다.
이러한 RAM을 보호하는 데 사용되는 ECC 비트 수는 다양합니다. 로컬 RAM에서 ECC 보호를 지원하는 모듈은 RAM의 구성에 따라 다른 수의 ECC 비트를 사용할 수도 있습니다.
예를 들어, DMA 모듈은 9 비트 ECC를 사용하여 로컬 제어 패킷 메모리를 보호합니다.

-Lockstep

This is the mode of operation of the dual ARM Cortex-R5F CPUs. 
- 이것은 듀얼 ARM Cortex-R5F CPU의 작동 모드이다.
The outputs of the two CPUs are compared on each CPU clock cycle.
- 두 CPU의 출력은 각 CPU 클럭 사이클에서 비교됩니다.
Any miscompare is flagged as an error of the highest severity level. 
- 모든 불일치는 가장 높은 심각도 수준의 오류로 표시됩니다.
In addition to the lockstep CPUs, the two Vector Interrupt Module (VIM) are also in lockstep.
- 잠금 단계 CPU 외에도 두 개의 벡터 인터럽트 모듈 (VIM)도 잠금 단계에 있습니다.

이것은 듀얼 ARM Cortex-R5F CPU의 작동 모드이다.
두 CPU의 출력은 각 CPU 클럭 사이클에서 비교됩니다.
모든 불일치는 가장 높은 심각도 수준의 오류로 표시됩니다.
잠금 단계 CPU 외에도 두 개의 벡터 인터럽트 모듈 (VIM)도 잠금 단계에 있습니다.

-Cortex-R5F CPU

The Cortex-R5F has one AXI-M master port on the CPU Interconnect Subsystem and another AXI-PP peripheral port on the peripheral Interconnect Subsystem for low latency access. 
- Cortex-R5F는 CPU 인터커넥트 서브 시스템에 하나의 AXI-Master 포트를 가지고 있으며 대기 시간이 짧은 액세스를 위해 주변 인터커넥트 서브 시스템에 다른 AXI-PP 주변 포트를 가지고있다.
Each master port is limited to accesses on the resources attached to the respective interconnect.
- 각 마스터 포트는 해당 상호 연결에 연결된 리소스에 대한 액세스로 제한됩니다.

Cortex-R5F는 CPU 인터커넥트 서브 시스템에 하나의 AXI-Master 포트를 가지고 있으며 대기 시간이 짧은 액세스를 위해 주변 인터커넥트 서브 시스템에 다른 AXI-PP 주변 포트를 가지고있다.
각 마스터 포트는 해당 상호 연결에 연결된 리소스에 대한 액세스로 제한됩니다.

-uSCU(Micro Snooping Control Unit)

The uSCU which is part of the Cortex-R5 processor system contains an ACP(Accelerator Coherency Port) interface which provides snoop capabilities on write-transactions coming from the non-CPU masters. 
- Cortex-R5 프로세서 시스템의 일부인 uSCU에는 비 CPU 마스터에서 오는 쓰기 트랜잭션에 대한 스누핑 기능을 제공하는 ACP (Accelerator Coherency Port) 인터페이스가 포함되어 있습니다.
Transactions are received on the ACP-S slave port, and transmitted on the memory system via the ACP-M master port.
- 트랜잭션은 ACPS 슬레이브 포트에서 수신되고 ACP-M 마스터 포트를 통해 메모리 시스템에서 전송됩니다.
The ACP automatically invalidates the appropriate Level 1 data-cache lines at the appropriate time, allowing software maintenance free cache coherency for data in write-through cache regions, as well as non-cached.
- ACP는 적절한 시간에 적절한 레벨 1 데이터 캐시 라인을 자동으로 무효화하여 연속 캐시뿐만 아니라 캐시되지 않은 캐시에서도 데이터의 소프트웨어 유지 관리 무료 캐시 일관성을 허용합니다.

Cortex-R5 프로세서 시스템의 일부인 uSCU에는 비 CPU 마스터에서 오는 쓰기 트랜잭션에 대한 스누핑 기능을 제공하는 ACP (Accelerator Coherency Port) 인터페이스가 포함되어 있습니다.
트랜잭션은 ACPS 슬레이브 포트에서 수신되고 ACP-M 마스터 포트를 통해 메모리 시스템에서 전송됩니다.
ACP는 적절한 시간에 적절한 레벨 1 데이터 캐시 라인을 자동으로 무효화하여 연속 캐시뿐만 아니라 캐시되지 않은 캐시에서도 데이터의 소프트웨어 유지 관리 무료 캐시 일관성을 허용합니다.

-DMA(Direct Memory Access)

The DMA module is used for transferring 8-, 16-, 32- or 64-bit data across the entire device memory map.
- DMA 모듈은 전체 장치 메모리 맵에서 8 비트, 16 비트, 32 비트 또는 64 비트 데이터를 전송하는 데 사용됩니다
The DMA module is one of the bus masters on the device. 
- DMA 모듈은 장치의 버스 마스터 중 하나입니다.
That is, it can initiate a read or a write transaction. DMA has two master ports with DMA_PortA and DMA_PortB. 
- 즉, 읽기 또는 쓰기 트랜잭션을 시작할 수 있습니다. DNA에는 DMA PortA 및 DMA PortB가있는 두 개의 마스터 포트가 있습니다.
DMA_PortA is connected to the CPU Interconnect Subsystem and DMA_PortB is connected to the Peripheral Interconnect Subsystem. 
- DMA_PortA는 CPU 상호 연결 서브 시스템에 연결되고 DMA 포트는 주변 장치 상호 연결 서브 시스템에 연결됩니다.
DMA can transfer data from resources in CPU Interconnect Subsystem to resources in the Peripheral Interconnect Subsystem and vice versa.
- DMA는 CPU Interconnect Subsystem의 리소스에서 Peripheral Interconnect Subsystem의 리소스로 데이터를 전송할 수 있으며 그 반대의 경우도 마찬가지입니다.

DMA 모듈은 전체 장치 메모리 맵에서 8 비트, 16 비트, 32 비트 또는 64 비트 데이터를 전송하는 데 사용됩니다.
DMA 모듈은 장치의 버스 마스터 중 하나입니다.
즉, 읽기 또는 쓰기 트랜잭션을 시작할 수 있습니다. DNA에는 DMA PortA 및 DMA PortB가있는 두 개의 마스터 포트가 있습니다.
DMA_PortA는 CPU 상호 연결 서브 시스템에 연결되고 DMA 포트는 주변 장치 상호 연결 서브 시스템에 연결됩니다.
DMA는 CPU Interconnect Subsystem의 리소스에서 Peripheral Interconnect Subsystem의 리소스로 데이터를 전송할 수 있으며 그 반대의 경우도 마찬가지입니다.

-DMM(Data Modification Module)

The DMM allows a tool to use the special DMM I/O interface to modify any data value in any RAM on the device. 
- DMM을 사용하면 도구가 특별한 DMM I/O 인터페이스를 사용하여 장치의 RAM에있는 모든 데이터 값을 수정할 수 있습니다.
The modification is done with minimal interruption to the application execution, and can be used for calibration of application algorithms. 
- 수정 작업은 응용 프로그램 실행을 중단하지 않고 수행되며 응용 프로그램 알고리즘 교정에 사용할 수 있습니다.
the DMM is also a bus master in this device.
- DMM도이 장치의 버스 마스터입니다.

DMM을 사용하면 도구가 특별한 DMM I/O 인터페이스를 사용하여 장치의 RAM에있는 모든 데이터 값을 수정할 수 있습니다.
수정 작업은 응용 프로그램 실행을 중단하지 않고 수행되며 응용 프로그램 알고리즘 교정에 사용할 수 있습니다.
DMM도이 장치의 버스 마스터입니다.

-POM(Parameter Overlay Module)

The parameter overlay module redirects accesses to a programmable region in flash memory (read-only) to a RAM memory, either on-chip or via the external memory interface (EMIF). 
- 매개 변수 오버레이 모듈은 플래시 메모리 (읽기 전용)의 프로그래밍 가능 영역에 대한 액세스를 온칩 또는 외부 메모리 인터페이스 (EMIF)를 통해 RAM 메모리로 리디렉션합니다.
This allows a user to evaluate the impact of changing values of constants stored in the flash memory without actually having to erase and reprogram the flash. 
- 이를 통해 사용자는 실제로 플래시를 지우고 다시 프로그래밍 할 필요없이 플래시 메모리에 저장된 상수 값 변경의 영향을 평가할 수 있습니다.
The POM is also a bus master in this device.
- POM은이 장치의 버스 마스터이기도합니다.

매개 변수 오버레이 모듈은 플래시 메모리 (읽기 전용)의 프로그래밍 가능 영역에 대한 액세스를 온칩 또는 외부 메모리 인터페이스 (EMIF)를 통해 RAM 메모리로 리디렉션합니다.
이를 통해 사용자는 실제로 플래시를 지우고 다시 프로그래밍 할 필요없이 플래시 메모리에 저장된 상수 값 변경의 영향을 평가할 수 있습니다.
POM은이 장치의 버스 마스터이기도합니다.

-DAP(Debug Access Port)

The DAP allows a tool such as a debugger to read from or write to any region in the device memory map. 
- DAP를 사용하면 디버거와 같은 도구에서 장치 메모리 맵의 모든 영역을 읽고 쓸 수 있습니다.
The DAP is a bus master in this device.
- DAP는이 장치의 버스 마스터입니다.

DAP를 사용하면 디버거와 같은 도구에서 장치 메모리 맵의 모든 영역을 읽고 쓸 수 있습니다.
DAP는이 장치의 버스 마스터입니다.

-HTUx(High-end timer Transfer Unit)

The HTU is a dedicated transfer unit for the New Enhanced High-End Timer module.
- HTU는 New Enhanced High-End Timer 모듈 전용 전송 장치입니다.
The HTU has a native interface to the N2HET RAM, and is used to transfer data to / from the N2HET RAM from / to another region in the device memory map. 
- HTU는 N2HET RAM에 대한 기본 인터페이스를 가지고 있으며 장치 메모리 맵의 다른 영역에서 /로 N2HET RAM으로 /로부터 데이터를 전송하는 데 사용됩니다
There is one HTU per N2HET module, so that there are 2 HTU modules on the device. 
- N2HET 모듈 당 하나의 HTU가있어 장치에 2 개의 HTU 모듈이 있습니다.
The HTUx are bus masters in this device.
- HTU는이 장치의 버스 마스터입니다.

HTU는 New Enhanced High-End Timer 모듈 전용 전송 장치입니다.
HTU는 N2HET RAM에 대한 기본 인터페이스를 가지고 있으며 장치 메모리 맵의 다른 영역에서 /로 N2HET RAM으로 /로부터 데이터를 전송하는 데 사용됩니다
N2HET 모듈 당 하나의 HTU가있어 장치에 2 개의 HTU 모듈이 있습니다.
HTU는이 장치의 버스 마스터입니다.

-EMAC(Ethernet Media Access Controller)

The EMAC has a dedicated DMA-type component that is used to transfer data to / from the EMAC descriptor memory from / to another memory in the device memory map. 
- EMAC는 EMAC 디스크립터 메모리로 /로부터 장치 메모리 맵 내의 다른 메모리로 /로부터 데이터를 전송하는데 사용되는 전용 DMA 타입의 구성 요소를 갖는다.
This DMA-type component of the EMAC is a bus master in this device.
- EMAC이 DMA 유형의 구성 요소는이 장치의 버스 마스터입니다.

EMAC는 EMAC 디스크립터 메모리로 /로부터 장치 메모리 맵 내의 다른 메모리로 /로부터 데이터를 전송하는데 사용되는 전용 DMA 타입의 구성 요소를 갖는다.
EMAC이 DMA 유형의 구성 요소는이 장치의 버스 마스터입니다.

-PS_SCR_M(Peripheral SCR Master Port)

All transactions to access the resources in the CPU Interconnect Subsystem by HTUx, EMAC, DMM and DAP will funnel through the PS_SCR_S slave port on the Peripheral Interconnect Subsystem.
- TUx, EMC, DMM 및 DAP에 의해 CPU 상호 연결 서브 시스템의 리소스에 액세스하는 모든 트랜잭션은 주변 장치 상호 연결 서브 시스템의 PS_SCR_S 슬레이브 포트를 통해 퍼널됩니다. 
The PS_SCR_S slave is then connected to the PS_SCR_M master port on the CPU Interconnect Subsystem via a NMPU in between.
- 그런 다음 PS_SCR_S 슬레이브는 NMPU를 통해 CPU 상호 연결 서브 시스템의 PS_SCR_M 마스터 포트에 연결됩니다.

TUx, EMC, DMM 및 DAP에 의해 CPU 상호 연결 서브 시스템의 리소스에 액세스하는 모든 트랜잭션은 주변 장치 상호 연결 서브 시스템의 PS_SCR_S 슬레이브 포트를 통해 퍼널됩니다. 
그런 다음 PS_SCR_S 슬레이브는 NMPU를 통해 CPU 상호 연결 서브 시스템의 PS_SCR_M 마스터 포트에 연결됩니다.

------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.105)
-CPU Interconnect subsystem (CPU CPU Side Switched Central Resource Controller) 
-CPU 상호 연결 서브 시스템 (CPU CPU 측면 전환 중앙 자원 제어기)

This is one of the two main SCRs in the device. It arbitrates between the accesses from multiple bus masters to the bus slaves using a round robin
priority scheme. 
-이것은 장치에있는 두 개의 주요 STAR 중 하나입니다. 라운드 로빈 우선 순위 체계를 사용하여 여러 버스 마스터에서 버스 슬레이브로의 액세스를 중재합니다.

This interconnect subsystem contains diagnostic logic to perform parity checking on address and control signals from bus masters, parity
checking on response signals from slaves, ECC generation and evaluation on the datapath for transactions initiated by the non-CPU masters and also self
test logic to diagnose itself.
-이 인터커넥트 서브 시스템은 버스 마스터, 패리티로부터 주소 및 제어 신호에 대한 패리티 검사를 수행하는 진단 로직을 포함한다.
슬레이브의 응답 신호 확인, 비 CPU 마스터가 시작한 트랜잭션의 데이터 경로에 대한 ECC 생성 및 평가 및 자기
자체 진단을위한 테스트 로직.

이것은 장치에있는 두 개의 주요 STAR 중 하나입니다. 라운드 로빈 우선 순위 체계를 사용하여 여러 버스 마스터에서 버스 슬레이브로의 액세스를 중재합니다.
이 인터커넥트 서브 시스템은 버스 마스터, 패리티로부터 주소 및 제어 신호에 대한 패리티 검사를 수행하는 진단 로직을 포함한다.
슬레이브의 응답 신호 확인, 비 CPU 마스터가 시작한 트랜잭션의 데이터 경로에 대한 ECC 생성 및 평가 및 자기
자체 진단을위한 테스트 로직.


Peripheral Interconnect Subsystem(Peripheral Side Switched Central Resource Controller)
-주변 장치 상호 연결 서브 시스템 (주변 장치 측면 중앙 자원 컨트롤러)
This is one of the two main SCRs in the device. 
-이것은 장치에있는 두 개의 주요 STAR 중 하나입니다.

It arbitrates between the accesses from multiple bus masters to the bus slaves using a round robinpriority scheme.
-라운드 로빈 우선 순위 체계를 사용하여 여러 버스 마스터에서 버스 슬레이브로 액세스하는 것을 중재합니다.

이것은 장치에있는 두 개의 주요 STAR 중 하나입니다.
라운드 로빈 우선 순위 체계를 사용하여 여러 버스 마스터에서 버스 슬레이브로 액세스하는 것을 중재합니다.


CRCx

The CRC module provides two channels to perform background signature verification on any memory region using a 64-bit maximum-length linear
feedback shift register (LFSR). 
-CRC 모듈은 64 비트 최대 길이 선형을 사용하여 임의의 메모리 영역에서 백그라운드 서명 확인을 수행하는 2 개의 채널을 제공합니다
피드백 시프트 레지스터 (LFSR).
The CRC module is a bus slave in this device.
-CRC 모듈은이 장치에서 버스 슬레이브입니다.

CRC 모듈은 64 비트 최대 길이 선형을 사용하여 임의의 메모리 영역에서 백그라운드 서명 확인을 수행하는 2 개의 채널을 제공합니다
피드백 시프트 레지스터 (LFSR).
CRC 모듈은이 장치에서 버스 슬레이브입니다.

Flash Memory

There are two slave ports (Flash_PortA and Flash_PortB) to access the flash memory consisting of three flash banks. 
-세 개의 플래시 뱅크로 구성된 플래시 메모리에 액세스하기위한 두 개의 슬레이브 포트 (Flash PortA nand Flash PortB)가 있습니다.

The two ports allow two masters to access among the three banks in parallel. 
-2 개의 포트는 3 개의 뱅크간에 2 개의 마스터가 동시에 액세스 할 수있게합니다.

There are two 2Mbyte banks and one EEPROM bank. 
-2 개의 2 Mbyte 뱅크와 1 개의 EEPROM 뱅크가 있습니다.
The EEPROM bank is a flash bank that is dedicated for use as an emulated EEPROM. 
-EEPROM 뱅크는 에뮬레이트 된 EEPROM 전용으로 사용되는 플래시 뱅크입니다.
This device supports 128KB of flash for emulated EEPROM.
-이 장치는 에뮬레이트 된 EEPROM 용 128KB 플래시를 지원합니다.

세 개의 플래시 뱅크로 구성된 플래시 메모리에 액세스하기위한 두 개의 슬레이브 포트 (Flash PortA nand Flash PortB)가 있습니다.
2 개의 포트는 3 개의 뱅크간에 2 개의 마스터가 동시에 액세스 할 수있게합니다.
2 개의 2 Mbyte 뱅크와 1 개의 EEPROM 뱅크가 있습니다.
EEPROM 뱅크는 에뮬레이트 된 EEPROM 전용으로 사용되는 플래시 뱅크입니다.
이 장치는 에뮬레이트 된 EEPROM 용 128KB 플래시를 지원합니다.

SRAM

There is one slave port to access the on-chip SRAM.
-온칩 SRAM에 액세스하기위한 하나의 슬레이브 포트가있다.

EMAC slaves

There are four EMAC slaves:
-4 개의 EMAC 노예가 있습니다.

1. EMAC Control Module: this provides an interface between the EMAC and
MDIO modules and the bus masters. 
-EMAC 제어 모듈 : 이것은 EMAC와MDIO 모듈 및 버스 마스터.
It also includes 8KB of RAM to hold EMAC packet buffer descriptors.
-또한 EMAC 패킷 버퍼 디스크립터를 저장하는 8KB의 RAM을 포함합니다.

2. EMAC: The EMAC module interfaces to the other devices on the Ethernet
Network using the Media Independent Interface (MII) or Reduced Media
Independent Interface (RMII).
-EMAC : EMAC 모듈은 이더넷상의 다른 장치와 인터페이스합니다
MII (Media Independent Interface) 또는 축소 된 미디어를 사용하는 네트워크
독립 인터페이스 (RMII).

3. Management Data Input / Output (MDIO): The MDIO module is used to
manage the physical layer (PHY) device connected to the EMAC module.
-MDIO (Management Data Input / Output) : MDIO 모듈을 사용하여
EMAC 모듈에 연결된 PHY (physical layer) 장치를 관리합니다.

4. Communications Port Programming Interface (CPPI): This is the 8KB of
RAM used to hold the EMAC packet buffer descriptors.
-통신 포트 프로그래밍 인터페이스 (CPPI) : 이것은 8KB의
EMAC 패킷 버퍼 디스크립터를 유지하는데 사용되는 RAM.


EMIF slaves

There are five EMIF slaves:
다섯 EMIF SLAVE가있다.
- External SDRAM memory: EMIF chip select 0
외부 SDRAM 메모리 : EMIF 칩 선택 0
- External asynchronous memories: EMIF chip selects 2, 3 and 4
외부 비동기 메모리 : EMIF 칩은 2, 3 및 4를 선택합니다.
- EMIF module control and status registers
EMIF 모듈 제어 및 상태 레지스터

PCRx

The PCR manages the accesses to the peripheral registers and peripheral memories. 
-PCR은 주변 장치 레지스터 및 주변 장치 메모리에 대한 액세스를 관리합니다.
It provides a global reset for all the peripherals. 
-모든 주변 장치에 대해 글로벌 리셋을 제공합니다.
It also supports the capability to selectively enable or disable the clock for each peripheral individually. 
-또한 각 주변 장치의 클록을 선택적으로 활성화 또는 비활성화 할 수있는 기능을 지원합니다.
The PCR also manages the accesses to the system module registers required to configure the device’s clocks, interrupts, etc. 
-또한 PCR은 장치의 클럭, 인터럽트 등을 구성하는 데 필요한 시스템 모듈 레지스터에 대한 액세스를 관리합니다.
The system module registers also include status flags for indicating exception conditions – resets, aborts, errors, interrupts. 
-시스템 모듈 레지스터에는 예외 조건 (재설정, 중단, 오류, 인터럽트)을 나타내는 상태 플래그도 포함됩니다.
This device has three PCR modules with each capable to access different peripherals as shown in the block diagram. 
-이 장치는 3 개의 PCR 모듈을 가지고 있으며 각 모듈은 블록 다이어그램과 같이 서로 다른 주변 장치에 액세스 할 수 있습니다.
The three PCRs are slaves to the Peripheral Interconnect Subsystem
-3 개의 PCR은 주변 장치 인터커넥트 서브 시스템에 대한 슬레이브이다.

SDC MMR

There are memory mapped status registers to record both the run-time and self-test diagnostic of the CPU Interconnect Subsystem. 
-CPU 인터커넥트 서브 시스템의 런타임 및 자체 테스트 진단을 기록하는 메모리 매핑 상태 레지스터가있다.
These registers are accessed via the SDC MMR slave port in the Peripheral Interconnect Subsystem.
-이 레지스터는 Peripheral Interconnect Subsystem의 SDC MMR 슬레이브 포트를 통해 액세스됩니다.

ADCx

The ADC uses the Successive Approximation Register architecture. 
-ADC는 연속 근사 레지스터 아키텍처를 사용합니다.
It features a selectable 10-bit or 12-bit resolution. 
-선택 가능한 10 비트 또는 12 비트 해상도가 특징입니다.
The ADC module also includes a RAM to hold the conversion results. 
-또한 ADC 모듈에는 변환 결과를 저장하는 RAM이 포함되어 있습니다.
A digital logic wrapper manages accesses to the control and status registers. 
-디지털 로직 랩퍼는 제어 및 상태 레지스터에 대한 액세스를 관리합니다.
There are two ADC modules on this device.
-이 장치에는 2 개의 ADC 모듈이 있습니다.

N2HETx

The N2HET is an advanced intelligent timer that provides sophisticated timing functions for real-time applications.
-N2HET은 실시간 애플리케이션을위한 정교한 타이밍 기능을 제공하는 고급 인텔리전트 타이머입니다.
The timer is software-controlled, using a reduced instruction set, with a specialized timer micromachine and an attached I/O port. 
-타이머는 특수 타이머 마이크로 머신과 부착 된 I / O 포트와 함께 축소 명령 세트를 사용하여 소프트웨어 제어됩니다.
The N2HET can be used for pulse width modulated outputs, capture or compare inputs, or general-purpose I/O.
-N2HET은 펄스 폭 변조 출력, 캡처 또는 비교 입력 또는 범용 I / O에 사용할 수 있습니다.


GIO

The GIO module allows up to 16 terminals to be used as general-purpose Input or Output.
-GIO 모듈은 최대 16 개의 터미널을 범용 입력 또는 출력으로 사용할 수 있습니다.
Each of these are also capable of generating an interrupt to the CPU.
-이들 각각은 또한 CPU에 인터럽트를 생성 할 수 있습니다.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.106)

-DCANx(Controller Area Network controller)

The DCAN supports the CAN 2.0B protocol standard and uses a serial, multi-master communication protocol that efficiently supports distributed real-time control with robust communication rates of up to 1 megabit per second (Mbps).
-DCAN은 CAN 2.0B 프로토콜 표준을 지원하며 최대 1 메가 비트 (Mbps)의 강력한 통신 속도로 분산 실시간 제어를 효율적으로 지원하는 직렬, 다중 마스터 통신 프로토콜을 사용합니다.

The DCAN is ideal for applications operating in noisy and harsh environments (for example, automotive and industrial fields) that require reliable serial communication or multiplexed wiring.
-DCAN은 안정적인 직렬 통신 또는 멀티플렉싱 된 배선이 필요한 잡음이 많은 거친 환경 (예 : 자동차 및 산업 분야)에서 작동하는 애플리케이션에 이상적입니다.


LIN

The LIN module supports the Local Interconnect standard revision 2.1 and can be used as a UART in full-duplex mode using the standard Non-Return-to-Zero
(NRZ) format.
-LIN 모듈은 Local Interconnect 표준 버전 2.1을 지원하며 표준 Non-Return-to-Zero 표준을 사용하여 전이중 모드에서 UART로 사용할 수 있습니다
(NRZ) 형식을 지원합니다.


SCIx

The SCI module supports the standard UART in full-duplex mode using the standard Non-Return-to-Zero (NRZ) format.
-SCI 모듈은 표준 NRZ (Non-Return-to-Zero) 형식을 사용하여 전이중 모드에서 표준 UART를 지원합니다.


I2Cx

The I2C module is a multi-master communication module providing an interface between the device and an I2C-compatible device via the I2C serial bus. 
-I2C 모듈은 I2C 직렬 버스를 통해 장치와 I2C 호환 장치 사이의 인터페이스를 제공하는 다중 마스터 통신 모듈입니다.
The I2C supports both 100 Kbps and 400 Kbps speeds.
-I2C는 100Kbps 및 400Kbps 속도를 모두 지원합니다.


MibSPIx

The MibSPIx modules also support the standard SPI communication protocol.
-MibSPIx 모듈은 또한 표준 SPI 통신 프로토콜을 지원합니다.
The transfers are all grouped into transfer chunks called “transfer groups”.
-전송은 모두 "전송 그룹"이라고하는 전송 청크로 그룹화됩니다.
These transfer groups are made up of one ore more buffers in the MibSPIx RAM. 
-이러한 전송 그룹은 MibSPIx RAM에 하나 이상의 버퍼로 구성됩니다.
The RAM is used to hold the control information and data to be transmitted, as well as the status information and data that is received. 
-RAM은 제어 정보 및 전송할 데이터뿐만 아니라 수신 된 상태 정보 및 데이터를 보유하는 데 사용됩니다.
There are five MibSPI modules in this device.
-이 장치에는 5 개의 MibSPI 모듈이 있습니다.


ePWM

The enhanced pulse width modulator (ePWM) peripheral is a key element in controlling many of the power electronic systems found in both commercial and industrial equipments. 
-향상된 펄스 폭 변조기 (ePWM) 주변 장치는 상업 및 산업 장비에서 발견되는 많은 전력 전자 시스템을 제어하는 ​​핵심 요소입니다.
These systems include digital motor control, switch mode power supply control, uninterruptible power supplies (UPS), and other forms of power conversion. 
-이러한 시스템에는 디지털 모터 제어, 스위치 모드 전원 공급 장치 제어, 무정전 전원 공급 장치 (UPS) 및 기타 형태의 전력 변환이 포함됩니다.
The ePWM peripheral performs a digital to analog (DAC) function, where the duty cycle is equivalent to a DAC analog value; it is sometimes referred to as a Power DAC.
-ePWM 주변 장치는 듀티 사이클이 DAC 아날로그 값과 동일한 디지털 대 아날로그 (DAC) 기능을 수행합니다. 때로는 전력 DAC라고도합니다.


eCAP

The enhanced Capture (eCAP) module is essential in systems where accurate timing of external events is important.
-향상된 캡처 (eCAP) 모듈은 외부 이벤트의 정확한 타이밍이 중요한 시스템에서 필수적입니다.


eQEP

The enhanced quadrature encoder pulse (eQEP) module is used for direct interface with a linear or rotary incremental encoder to get position, direction,
and speed information from a rotating machine for use in a high-performance motion and position-control system.
-향상된 직교 인코더 펄스 (eQEP) 모듈은 선형 또는 로터리 인크 리 멘탈 인코더와의 직접 인터페이스에 사용되어 위치, 방향,
고성능 모션 및 위치 제어 시스템에서 사용하기위한 회전 기계의 속도 정보를 제공합니다.


eFuse

Electrically programmable fuses (eFuses) are used to configure the device after Fuse controller deassertion of PORRST. 
-전기적으로 프로그래밍 가능한 퓨즈는 퓨즈 컨트롤러가 PORRST를 해제 한 후 장치를 구성하는 데 사용됩니다.
The eFuse values are read and loaded into internal registers as part of the power-on-reset sequence. 
-eFuse 값은 파워 온 리셋 시퀀스의 일부로서 판독되고 내부 레지스터에로드된다.
The eFuse values are protected with single bit error correction, double bit error detection (SECDED) codes. 
-eFuse 값은 단일 비트 오류 수정, 이중 비트 오류 감지 (SECDED) 코드로 보호됩니다.
These fuses are programmed during the initial factory test of the device.
-이 퓨즈는 초기 공장 테스트 중에 프로그래밍됩니다.
The eFuse controller is designed so that the state of the eFuses cannot be changed once the device is packaged.
-eFuse 컨트롤러는 장치를 패키지화 한 후에 eFuse의 상태를 변경할 수 없도록 설계되었습니다.


NMPUx

transactions initiated by DMA, EMAC and other masters onto the resources on the device. 
-DMA, EMAC 및 기타 마스터가 장치의 리소스로 시작한 트랜잭션.
In this device, all transactions initiated by non-CPU masters will go through two levels of MPU protection. 
-이 장치에서 비 CPU 마스터가 시작한 모든 트랜잭션은 두 가지 수준의 MPU 보호를 통과합니다.
The two levels can be a combination of two NMPU in series or one standalone NMPU and one build-in MPU as part of the master. 
-두 레벨은 직렬로 연결된 두 개의 NMPU 또는 하나의 독립형 NMPU와 마스터의 일부인 하나의 빌드 인 MPU의 조합 일 수 있습니다.
One NMPU is dedicated to the DMA port connecting to the CPU Interconnect Subsystem as the second level protection while the built-in MPU inside the DMA acts as the first level protection. 
-하나의 NMPU는 2 차 레벨 보호로서 CPU 인터커넥트 서브 시스템에 연결하는 DMA 포트 전용이며, DMA 내부의 내장 MPU는 1 차 레벨 보호 역할을합니다.
HTUx all have their built-in MPU acting as the first level protection. 
-HTUx는 모두 내장 된 MPU를 첫 번째 수준의 보호 장치로 사용합니다.
All accesses initiated by the masters on the Peripheral Interconnect Subsystem side will funnel through another NMPU sitting in between the path connecting the Peripheral Interconnect Subsystem to the CPU Interconnect Subsystem. 
-Peripheral Interconnect Subsystem 측면의 마스터가 시작한 모든 액세스는 Peripheral Interconnect Subsystem을 CPU Interconnect Subsystem에 연결하는 경로 사이에있는 다른 NMPU를 통해 진행됩니다.
This will act as the second level protection for HTUx and EMAC.
-이는 HTUx 및 EMAC의 두 번째 레벨 보호 역할을합니다.
EMAC does not have the built-in MPU and hence a standalone NMPU is instantiated between the EMAC and the interconnect.
-EMAC에는 MPU가 내장되어 있지 않으므로 독립형 NMPU가 EMAC와 상호 연결간에 인스턴스화됩니다.


IOMM

This module controls the multiplexing on the device I/Os. 
-이 모듈은 장치 I / O의 멀티플렉싱을 제어합니다.
Multiple functions can be multiplexed onto the same device IO. 
-여러 기능을 동일한 장치 IO에 다중화 할 수 있습니다.
Through IOMM module, user can enable a specific function onto a device pin.
-IOMM 모듈을 통해 사용자는 장치 핀에 특정 기능을 사용할 수 있습니다.


PMM

This module controls the clock gating to the various logic power domains in the device. 
-이 모듈은 장치의 다양한 로직 전원 도메인에 대한 클록 게이팅을 제어합니다.
Through PMM, user can place a power domain among Active, Idle or Off modes. 
-PMM을 통해 사용자는 활성, 유휴 또는 꺼짐 모드 사이에 전원 도메인을 배치 할 수 있습니다.
This device does not implement physical power domains in which power can be turned off. 
-이 장치는 전원을 끌 수있는 물리적 전원 도메인을 구현하지 않습니다.
Trying to turn off a power domain has no effect on this device in terms of power consumption but clocks will be gated off to remove dynamic power. 
-전원 도메인을 끄려는 시도는 전력 소비면에서이 장치에 아무런 영향을 미치지 않지만 동적 전원을 제거하기 위해 클럭이 게이트 오프됩니다.
Idle and Off modes in this device behave the same from power consumption perspective.
-이 장치의 유휴 및 오프 모드는 전력 소비 관점에서 동일하게 작동합니다.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.107)
EPC

This module is used to profile the occurrences of single bit and double bit ECC errors detected by the CPU and the CPU Interconnect Subsystem.
-이 모듈은 CPU 및 CPU 상호 연결 서브 시스템에 의해 감지 된 단일 비트 및 이중 비트 ECC 오류의 발생을 프로파일 링하는 데 사용됩니다.


SCM

This module is used to change certain configurations such as timeout counters of the CPU Interconnect Subsystem. 
-이 모듈은 CPU 상호 연결 서브 시스템의 시간 초과 카운터와 같은 특정 구성을 변경하는 데 사용됩니다.
This module is also used to initiate selftest for the CPU Interconnect Subsystem.
-이 모듈은 또한 CPU 상호 연결 서브 시스템에 대해 셀프 테스트를 시작하는 데 사용됩니다.


SYS

This module contains the housekeeping logic to control and log overall system functions and status such as setting up the clock sources, clock domains,
generation and reception of reset sources.
-이 모듈에는 클럭 소스, 클록 도메인, 클록 도메인, 클록 도메인, 리셋 소스의 생성 및 수신.


CCM-R5F

During lockstep mode, the outputs of the two CPUs are compared on each CPU clock cycle by this module. 
-잠금 단계 모드에서는 두 CPU의 출력이 모듈에 의해 각 CPU 클럭주기에서 비교됩니다.
Any miscompare is flagged as an error of the highest severity level. 
-모든 불일치는 가장 높은 심각도 수준의 오류로 표시됩니다.
The outputs of the two VIMs in lockstep are also compared on each cycle by this module.
-락 스텝 (lockstep) 상태에있는 두 개의 VIM의 출력 또한이 모듈에 의해 각 사이클마다 비교됩니다.


STCx

There are two STC modules in this device.
-이 장치에는 두 개의 STC 모듈이 있습니다.
One is used to test the CPU subsystem including both CPU cores and/or the ACP component using the Deterministic Logic Bist Controller as the test engine. 
-하나는 결정 론적 로직 비스트 컨트롤러를 테스트 엔진으로 사용하여 CPU 코어 및 ACP 구성 요소를 모두 포함한 CPU 하위 시스템을 테스트하는 데 사용됩니다.
The other STC is used to test either or both the N2HETs in the device.
-다른 STC는 장치의 N2HET 중 하나 또는 둘 모두를 테스트하는 데 사용됩니다.


DCCx

This module is primarily intended for use to determine the accuracy of a clock signal during the execution of an application.
-이 모듈은 주로 응용 프로그램을 실행하는 동안 클록 신호의 정확도를 결정하기 위해 사용됩니다.
An additional use of this module is to measure the frequency of a selectable clock source, using the input clock asa reference.
-이 모듈을 추가로 사용하면 기준 클럭으로 입력 클록을 사용하여 선택 가능한 클록 소스의 주파수를 측정 할 수 있습니다.


RTI

RTI module provides timer functionality for operating systems and for benchmarking code.
-RTI 모듈은 운영 체제 및 벤치마킹 코드 용 타이머 기능을 제공합니다.
The module incorporates several counters, which define the timebases needed for scheduling in the operating system.
-이 모듈에는 운영 체제에서 일정을 잡는 데 필요한 시간 기준을 정의하는 여러 카운터가 통합되어 있습니다.


VIM

VIM provides hardware assistance for prioritizing and controlling the many interrupt sources present on a device. 
-VIM은 장치에있는 많은 인터럽트 소스를 우선 순위 지정하고 제어하기위한 하드웨어 지원을 제공합니다
There are two VIMs in this device. 
-이 장치에는 두 개의 VIM이 있습니다.
When the device is configured in lockstep mode, the two VIMs are also in lockstep.
-장치가 잠금 단계 모드로 구성되어 있으면 두 개의 VIM도 잠금 단계에 있습니다.
The outputs of the two VIMs are compared cycle by cycle by the CCM-R5 module.
-두 개의 VIM의 출력은 CCM-R5 모듈에 의해 주기적으로 비교됩니다.


ESM

ESM collects and reports the various error conditions on the device. 
-ESM은 장치의 다양한 오류 상태를 수집하고보고합니다.
The error condition is categorized based on a severity level. 
-오류 상태는 심각도 레벨에 따라 분류됩니다.
Error response is then generated based on the category of the error. 
-오류 범주는 오류 범주에 따라 오류 응답이 생성됩니다.
Possible error responses include a low priority interrupt, high priority NMI interrupt and an external pin action.
-가능한 오류 응답에는 우선 순위가 낮은 인터럽트, 우선 순위가 높은 NMI 인터럽트 및 외부 핀 동작이 포함됩니다.


Bus Master / Slave Access Privileges
-버스 마스터 / 슬레이브 액세스 권한


This device implements some restrictions on the bus slave access privileges in order to improve the overall throughput of the interconnect shown in Figure 2-1. 
-이 장치는 그림 2-1에 표시된 상호 연결의 전체 처리량을 향상시키기 위해 버스 슬레이브 액세스 권한에 몇 가지 제한 사항을 구현합니다.
Table 4-1 shows the implemented point to point connections between the masters and slaves connected to the Peripheral Interconnect Subsystem.
-표 4-1은 주변 장치 상호 연결 서브 시스템에 연결된 마스터와 슬레이브 간 구현 된 지점 간 연결을 보여줍니다.
Table 4-3 lists the implemented point to point connections between the masters and slaves connected to the CPU Interconnect Subsystem.
-표 4-3은 CPU 상호 연결 서브 시스템에 연결된 마스터와 슬레이브 간 구현 된 지점 간 연결을 나열합니다.


CPU Interconnect Subsystem SDC MMR Port
-CPU 상호 연결 서브 시스템 SDC MMR 포트


The CPU Interconnect Subsystem SDC MMR Port is a special slave to the Peripheral Interconnect Subsystem. 
-CPU 상호 연결 서브 시스템 SDC MMR 포트는 주변 장치 상호 연결 서브 시스템의 특수한 종속 장치입니다.
It is memory mapped at starting address of FA00 0000h. 
-FA00 0000h의 시작 주소에 매핑 된 메모리입니다.
Various status registers pertaining to the diagnostics of the CPU Interconnect Subsystem can be access through this slave port. 
-CPU 상호 연결 서브 시스템의 진단과 관련된 다양한 상태 레지스터는 슬레이브 포트를 통해 접 할 수 있습니다.
The CPU Interconnect Subsystem contains built-in hardware diagnostic checkers which will constantly watch transactions flowing through the interconnect. 
-CPU 상호 연결 서브 시스템에는 상호 연결을 통해 흐르는 트랜잭션을 지속적으로 감시하는 내장 하드웨어 진단 체커가 포함되어 있습니다.
There is a checker for each master and slave attached to the CPU Interconnect Subsystem. The checker checks the expected behavior against the generated
behavior by the interconnect. 
-CPU 상호 연결 서브 시스템에 연결된 각 마스터 및 슬레이브에 대한 검사기가 있습니다. 검사기는 생성 된 동작과 예상되는 동작을 검사합니다.
상호 작용에 의한 행동.
For example, if the CPU issues a burst read request to the flash, the checker will ensure that the expected behavior is indeed a burst read request to the proper slave module.
-예를 들어 CPU가 플래시에 버스트 읽기 요청을하면 검사기는 예상되는 동작이 실제로 적절한 슬레이브 모듈에 대한 버스트 읽기 요청인지 확인합니다.
If the interconnect generates a transaction which is not a read, or not a burst or not to the flash as the destination, then the checker will flag it in one of the registers. 
-인터커넥트가 목적지가 아닌 플래시가 아닌 읽기 또는 버스트가 아닌 트랜잭션을 생성하면 검사기는 레지스터 중 하나에서 플래그를 지정합니다.
The detected error will also be signaled to the ESM module. 
-발견 된 오류는 ESM 모듈에 전달됩니다.
Table 4-2 lists the CPU Interconnect Subsystem SDC register bit field mapping.
-표 4-2는 CPU 상호 연결 서브 시스템 SDC 레지스터 비트 필드 매핑을 나열합니다.

---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.108)

Interconnect Subsystem Runtime Status
-상호 연결 서브 시스템 런타임 상태

Other than the runtime checker status as described in Section 2.1.4, the CPU Interconnect Subsystems and the Peripheral Interconnect Subsystem in the microcontroller also generates several status onto the system that are captured in the SCM (SCR Control Module). Table 4-4 lists the SCM register bit mapping.
-2.1.4 절에서 설명한 런타임 검사기 상태 이외에 마이크로 컨트롤러의 CPU 상호 연결 하위 시스템과 주변 장치 상호 연결 하위 시스템은 SCM (SCR 제어 모듈)에 캡처 된 여러 상태를 시스템에 생성합니다. 표 4-4는 SCM 레지스터 비트 매핑을 나열합니다.


Master ID to PCRx

The master ID associated with each master port on the Peripheral Interconnect Subsystem contains a 4-bit value. 
-주변 장치 상호 연결 서브 시스템의 각 마스터 포트와 연관된 마스터 ID는 4 비트 값을 포함합니다.
The master ID is passed along with the address and control signals to three PCR modules. 
-마스터 ID는 주소 및 제어 신호와 함께 3 개의 PCR 모듈로 전달됩니다
PCR decodes the address and control signals to select the peripheral. 
-PCR은 주소 및 제어 신호를 디코드하여 주변 장치를 선택합니다.
In addition, it decodes this 4-bit master ID value to perform memory protection. With 4-bit of master ID, it allows the PCR to distinguish among 16
different masters to allow or dis-allow access to a given peripheral. 
-또한 4 비트 마스터 ID 값을 디코딩하여 메모리 보호를 수행합니다. 4 비트의 마스터 ID를 사용하면 PCR이 16 비트를 구별 할 수 있습니다.
주어진 주변 장치에 대한 액세스를 허용하거나 허용하지 않는 다른 마스터.
Associated with each peripheral a 16-bit Master ID access protection register is defined. 
-각 주변 장치에는 16 비트 마스터 ID 액세스 보호 레지스터가 정의되어 있습니다.
Each bit grants or denies the permission of the corresponding binary coded decimal masterID. 
-각 비트는 해당 이진 코드 10 진수 masterID의 사용 권한을 부여하거나 거부합니다.
For example, if bit 5 of the access permission register is set, it grants master ID 5 to access the peripheral. 
-예를 들어, 액세스 권한 레지스터의 비트 5가 설정되면 주변 장치에 접근하기 위해 마스터 ID 5가 부여됩니다.
If bit 7 is clear, it denies master ID 7 to access the peripheral. 
-비트 7이 클리어되면, 주변 장치에 접근하기 위해 마스터 ID 7을 거부합니다.
Figure 2-2 illustrates the Master-ID filtering scheme. 
-그림 2-2는 마스터 ID 필터링 체계를 보여줍니다.
The master ID of each master which is capable of accessing the PCRx is listed in Table 4-1. Also see Section 2.5.3 for details on the registers
definition.
-PCRx에 액세스 할 수있는 각 마스터의 마스터 ID는 표 4-1에 나열되어 있습니다. 레지스터에 대한 자세한 내용은 2.5.3 절을 참조하십시오.
정의.

----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.109)

Memory Map Overview
-메모리 맵 개요

The Cortex-R5F uses a 32-bit address bus, giving it access to a memory space of 4GB. 
-Cortex-R5F는 32 비트 주소 버스를 사용하여 4GB의 메모리 공간에 액세스한다.
This space is divided into several regions, each addressed by different memory selects. 
-이 공간은 여러 개의 영역으로 나뉘며 각 영역은 서로 다른 메모리 선택에 의해 처리됩니다.
Figure 2-3 shows the memory map of the microcontroller.
-그림 2-3은 마이크로 컨트롤러의 메모리 맵을 보여준다.
The main flash instruction memory is addressed starting at 0x00000000 by default. 
-기본 플래시 명령 메모리는 기본적으로 0x00000000에서 시작하여 주소 지정됩니다.
This is also the reset vector location – the ARM Cortex-R5F processor core starts execution from the reset vector address of
0x00000000 whenever the core gets reset.
-이것은 리셋 벡터 위치이기도합니다. ARM Cortex-R5F 프로세서 코어는 다음과 같은 리셋 벡터 주소에서 실행을 시작합니다.
코어가 재설정 될 때마다 0x00000000입니다.
The CPU data RAM is addressed starting at 0x08000000 by default.
-CPU 데이터 RAM은 기본적으로 0x08000000에서 시작하여 주소 지정됩니다.
The device also supports the swapping of the CPU instruction memory (flash) and data memory (RAM).
-또한이 디바이스는 CPU 명령어 메모리 (플래시)와 데이터 메모리 (RAM)의 스와핑을 지원합니다.
This can be done by configuring the MEM SWAP field of the Bus Matrix Module Control Register 1
(BMMCR1).
-이는 버스 매트릭스 모듈 제어 레지스터 1의 MEM SWAP 필드를 구성하여 수행 할 수 있습니다
(BMMCR1).
After swapping, the data RAM is accessed starting from 0x00000000 and the RAM ECC locations are accessed starting from 0x00400000. 
-스와핑 후 데이터 RAM은 0x00000000부터 액세스하고 RAM ECC 위치는 0x00400000부터 액세스합니다.
The flash memory is now accessed starting from 0x08000000.
-이제 플래시 메모리는 0x08000000부터 액세스됩니다.


NOTE: After the swap with the flash memory mapped to 0x08000000, only 512kB of the flash
memory from 0x08000000 to 0x0807FFFF will be accessible by the bus masters.

-0x08000000에 매핑 된 플래시 메모리로 스왑 한 후 512kB의 플래시 만 0x08000000에서 0x0807FFFF까지의 메모리는 버스 마스터가 액세스 할 수 있습니다.



----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.111)

Memory Map Table


The control and status registers for each module are mapped within the CPU’s 4GB memory space. 
- 각 모듈의 제어 및 상태 레지스터는 CPU 4GB 메모리 공간에 매핑됩니다.
Some modules also have associated memories, which are also mapped within this space.
- 또한 일부 모듈에는이 공간 내에 매핑 된 관련 메모리가 있습니다.
Table 2-2 shows the starting and ending addresses of each module’s register frame and any associated memory. 
- 표 2-2는 각 모듈 레지스터 프레임과 관련 메모리의 시작 및 종료 주소를 보여줍니다.
The table also shows the response generated by the module or the interconnect whenever an access is made to an unimplemented location inside the register or memory frame.
-이 표에는 레지스터 또는 메모리 프레임 내부의 구현되지 않은 위치에 액세스 할 때마다 모듈 또는 상호 연결에 의해 생성 된 응답도 표시됩니다.

각 모듈의 제어 및 상태 레지스터는 CPU 4GB 메모리 공간에 매핑됩니다.
또한 일부 모듈에는이 공간 내에 매핑 된 관련 메모리가 있습니다.
표 2-2는 각 모듈 레지스터 프레임과 관련 메모리의 시작 및 종료 주소를 보여줍니다.
이 표에는 레지스터 또는 메모리 프레임 내부의 구현되지 않은 위치에 액세스 할 때마다 모듈 또는 상호 연결에 의해 생성 된 응답도 표시됩니다.

Table 2-2. Module Registers / Memories Memory Map
표 2-2. 모듈 레지스터 / 메모리 메모리 맵

Target Name : 타깃 이름
Memory Select : 메모리 선택
Address Range : 주소 범위
Frame Size : 프레임 크기
Actual Size : 실제 크기
Response for Access to Unimplemented Locations in Frame :구현되지 않은 위치에 액세스에 대한 응답 프레임



--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.117)

Flash on Microcontrollers
-마이크로 컨트롤러상의 플래시

The RM57Lx microcontrollers support up to 4 MB of flash for use as program memory. 
- RM57Lx 마이크로 컨트롤러는 프로그램 메모리로 사용하기 위해 최대 4MB의 플래시를 지원합니다.
The microcontrollers also support a separate 128kB flash bank for use as emulated EEPROM.
- 또한 마이크로 컨트롤러는 에뮬레이트 된 EEPROM으로 사용하기 위해 별도의 128kB 플래시 뱅크를 지원합니다.
Refer to the device data manual for electrical and timing specifications related to the flash module.
- 플래시 모듈과 관련된 전기 및 타이밍 사양은 장치 데이터 설명서를 참조하십시오.

RM57Lx 마이크로 컨트롤러는 프로그램 메모리로 사용하기 위해 최대 4MB의 플래시를 지원합니다.
또한 마이크로 컨트롤러는 에뮬레이트 된 EEPROM으로 사용하기 위해 별도의 128kB 플래시 뱅크를 지원합니다.
플래시 모듈과 관련된 전기 및 타이밍 사양은 장치 데이터 설명서를 참조하십시오.


----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.118)

Flash Bank Sectoring Configuration
-플래시 뱅크 섹터 구성

The bank is divided into multiple sectors. 
- 플래시 뱅크는 여러부문으로 나뉘어져 있습니다.
A flash sector is the smallest region in the flash bank that must be erased. 
- 플래시 섹터는 플래시 뱅크에서 지워야하는 가장 작은 영역입니다.
The sectoring configuration of each flash bank is shown in Table 2-3.
- 각 플래시 뱅크의 섹터 구성은 표 2-3에 나와 있습니다.
• The Flash banks are 288-bit wide bank with ECC support.
- 플래시 뱅크는 ECC가 지원되는 288 비트 폭의 뱅크입니다.
• The flash bank7 can be programmed while executing code from flash bank0.
- 플래시 뱅크 7의 코드를 실행하는 동안 플래시 뱅크 7을 프로그래밍 할 수 있습니다.
• Code execution is not allowed from flash bank7.
- 플래시 뱅크 7에서는 코드 실행이 허용되지 않습니다.
 
플래시 뱅크는 여러부문으로 나뉘어져 있습니다.
플래시 섹터는 플래시 뱅크에서 지워야하는 가장 작은 영역입니다.
각 플래시 뱅크의 섹터 구성은 표 2-3에 나와 있습니다.

1.플래시 뱅크는 ECC가 지원되는 288 비트 폭의 뱅크입니다.
2.플래시 뱅크 7의 코드를 실행하는 동안 플래시 뱅크 7을 프로그래밍 할 수 있습니다.
3.플래시 뱅크 7에서는 코드 실행이 허용되지 않습니다.

------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.119)
ECC Protection for Flash Accesses
-플래시 액세스를위한 ECC 보호

The RM57Lx microcontrollers protect all accesses to the on-chip level 2 flash memory by dedicated
Single-Error-Correction-Double-Error-Detection (SECDED) logic.
-RM57Lx 마이크로 컨트롤러는 전용 단일 오류 수정 - 이중 오류 감지 (SECDED) 로직을 통해 온칩 레벨 2 플래시 메모리에 대한 모든 액세스를 보호합니다.

The access to the program memory – flash bank 0, 1 and 7 are protected by SECDED logic implemented
inside the ARM Cortex-R5F CPU.
- 프로그램 메모리 - 플래시 뱅크 0, 1 및 7에 대한 액세스는 ARM Cortex-R5F CPU 내부에 구현 된 SECDED 논리로 보호됩니다.

The SECDED logic implementation uses Error Correction Codes (ECC) for correcting single-bit errors and for detecting multiple-bit errors in the values read from the flash arrays. 
-단일 비트 오류를 ​​수정하고 플래시 배열에서 읽은 값의 다중 비트 오류를 ​​감지하기 위해 오류 수정 코드 (ECC)를 사용하는 SECDED 논리 구현.

There is an 8-bit ECC for every 64 bits of data. The ECC for the level 2 flash memory contents needs to be calculated by an external tool such as nowECC.
- 64 비트 데이터마다 8 비트 ECC가 있습니다. 레벨 2 플래시 메모리 내용에 대한 ECC는 현재 ECC와 같은 외부 도구에 의해 계산되어야합니다.

The ECC can then be programmed into the flash array along with the actual application code.
- 그런 다음 실제 응용 프로그램 코드와 함께 ECC를 플래시 어레이에 프로그래밍 할 수 있습니다.

The ECC for the flash array is stored in the flash itself, and is mapped to a region starting at 0xF0400000
for the main flash bank 0 and 1, and to a region starting at 0xF0100000 for the EEPROM emulation flash bank 7.
- 플래시 배열의 ECC는 플래시 자체에 저장되며 EEPROM 에뮬레이션 플래시 뱅크 7의 경우 기본 플래시 뱅크 0 및 1의 경우 0xF0400000에서 시작하고 0xF0100000에서 시작하는 영역에 매핑됩니다.

Code Example for Enabling ECC Protection for Main Flash Accesses:
- 주요 플래시 액세스에 대한 ECC 보호 활성화에 대한 코드 예제 :

When the CPU detects an ECC single-, or double-bit error on a read from the flash memory, it signals this on a dedicated “Event” bus.
- CPU가 플래시 메모리 읽기에서 ECC 단일 또는 이중 비트 오류를 ​​감지하면이를 전용 "이벤트"버스에서 신호합니다.
This event bus signaling is also not enabled by default and must be enabled by the application. 
- 이 이벤트 버스 신호는 기본적으로 활성화되어 있지 않으므로 응용 프로그램에서 활성화해야합니다.
The below code example can be used to enable the CPU event signaling.
- 아래 코드 예제는 CPU 이벤트 신호를 활성화하는 데 사용할 수 있습니다.

The ECC error events exported onto the Event bus is first captured by the Error Profiling Controller (EPC)
module and in turn generates error signals that are input to the central Error Signaling Module (ESM).
- 이벤트 버스로 내 보낸 ECC 오류 이벤트는 오류 프로파일 링 컨트롤러 (EPC)에 의해 처음 캡처됩니다.
  모듈로 전달되고, 중앙 오류 신호 모듈 (ESM)에 입력되는 오류 신호를 생성합니다.


Error Profiling Module (EPC)
-오류 프로파일 링 모듈 (EPC)

The main idea of EPC is to enable the system to tolerate a certain amount of ECC correctable errors on the same address 
-EPC의 주요 아이디어는 시스템이 동일한 주소에서 일정량의 ECC 정정 가능 오류를 허용 할 수있게하는 것입니다
repeatedly in the memory system with minimal runtime overhead. 
-최소한의 런타임 오버 헤드로 메모리 시스템에서 반복적으로 실행됩니다.
EPC will record different single bit error addresses in a Content Addressable Memory (CAM). 
-EPC는 Content Addressable Memory (CAM)에 서로 다른 단일 비트 오류 주소를 기록합니다.
If a correctable ECC error is generated on a repeating address, the EPC will not raise an error to ESM module. 
-반복 가능한 주소에서 수정 가능한 ECC 오류가 생성되면 EPC는 ESM 모듈에 오류를 발생시키지 않습니다.
This tolerance avoids the application to handle the same error when the code is in a repeating loop. 
-이 허용 오차는 코드가 반복 루프에있을 때 응용 프로그램이 동일한 오류를 처리하지 못하도록합니다.
There are 4correctable error interfaces implemented in EPC to capture correctable errors from 4 different sources. 
-4 가지 소스에서 교정 가능한 오류를 캡처하기 위해 EPC에 구현 된 4 가지 교정 가능 오류 인터페이스가 있습니다.
There are also 2 uncorrectable error interfaces implemented in EPC to capture uncorrectable errors from 2 different
sources. 
-또한 2 개의 다른 소스에서 수정할 수없는 오류를 캡처하기 위해 EPC에 구현 된 2 개의 수정할 수없는 오류 인터페이스가 있습니다.

Main features of EPC are:
-EPC의 주요 기능은 다음과 같습니다.
• Capture the addresses of the correctable ECC faults from different sources such as CPU cores, L2 SRAM and interconnect into a 16 entry CAM (Content Addressable Memory)
-CPU 코어, L2 SRAM과 같은 다양한 소스에서 수정 가능한 ECC 오류의 주소를 캡처하고 16 개 항목 CAM (Content Addressable Memory)에 상호 연결합니다.
• For correctable faults, the error handling depends on the below conditions:
-수정할 수있는 오류의 경우 오류 처리는 아래 조건에 따라 다릅니다.
– if the incoming address is already in the 16-entry CAM, discard the fail. No error generated to ESM.
-들어오는 주소가 이미 16 항목 CAM에있는 경우 오류를 무시합니다. ESM에 오류가 생성되지 않았습니다.
– if the address is not in the CAM list, and the CAM has empty entries, add the address into the CAM list. 
-주소가 CAM 목록에없고 CAM에 항목이없는 경우 주소를 CAM 목록에 추가하십시오.
In addition, raise the error signal to the ESM group 1 if enabled.
-또한 ESM 그룹 1에 오류 신호를 올리십시오.
– if the address is not in the CAM list, and the CAM has no empty entries, always raise the error signal to the ESM group 1.
-주소가 CAM 목록에없고 CAM에 빈 항목이 없으면 항상 오류 신호를 ESM 그룹 1로 올립니다.
• A 4-entry FIFO to store the correctable error events and addresses for each channel interface.
-각 채널 인터페이스에 대해 수정 가능한 오류 이벤트 및 주소를 저장하는 4 개 항목의 FIFO.
• For uncorrectable faults, capture the address and assert error signal to the ESM group 2.
-정정 불가능한 오류의 경우 ESM 그룹 2에 주소 및 어설 션 오류 신호를 캡처하십시오.
Each EPC interface corresponds to a bit field in some of the EPC registers. 
-각 EPC 인터페이스는 일부 EPC 레지스터의 비트 필드에 해당합니다.
Table 2-4 shows only those registers that associate the bits to a specific interface for this device. 
-표 2-4는 비트를이 장치의 특정 인터페이스에 연결하는 레지스터만을 보여줍니다.
See EPC chapter for the full list of registers.
-전체 레지스터 목록은 EPC 장을 참조하십시오.

--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.120)
그림
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.121)
??
EPC Registers Bit Mapping
-EPC는 비트 맵핑을 등록합니다.


Address Offset : 주소 상쇄

--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.122)

On-Chip SRAM

Several SRAM modules are implemented on the device to support the functionality of the modules included.
-여러 SRAM 모듈이 장치에 구현되어 포함 된 모듈의 기능을 지원합니다.
Reads from both the level 1 and level 2 SRAM are protected by ECC calculated inside the CPU. 
-레벨 1 및 레벨 2 SRAM의 읽기는 CPU 내부에서 계산 된 ECC로 보호됩니다.
Reads from all other memories are protected by either the parity with configurable odd or even parity scheme or ECC that is evaluated in parallel with the actual read.
-다른 모든 메모리에서의 읽기는 구성 가능한 홀수 또는 짝수 패리티 방식의 패리티 또는 실제 읽기와 병렬로 평가되는 ECC로 보호됩니다.
The RM57Lx microcontrollers are targeted towards safety-critical applications, and it is critical for any failures in the on-chip SRAM modules to be identified before these modules are 
used for safety-critical functions. 
-RM57Lx 마이크로 컨트롤러는 안전성이 중요한 애플리케이션을 목표로하고 있으며, 이러한 모듈이 출시되기 전에 온칩 SRAM 모듈의 모든 오류가 확인되는 것이 중요합니다.
안전에 필수적인 기능에 사용됩니다.
These microcontrollers support a Programmable Built-In Self-Test (PBIST) mechanism that is used to test each on-chip SRAM module for faults. 
-이 마이크로 컨트롤러는 각 온칩 SRAM 모듈에 결함이 있는지 테스트하는 데 사용되는 PBIST (Programmable Built-In Self-Test) 메커니즘을 지원한다.
The PBIST is usually run on device start-up as it is a destructive test and all contents of the tested SRAM module are overwritten during the test.
-PBIST는 일반적으로 파괴적인 테스트이기 때문에 장치 시동시에 실행되며 테스트를 거친 동안 테스트 된 SRAM 모듈의 모든 내용을 덮어 씁니다.
The microcontrollers also support a hardware-based auto-initialization of on-chip SRAM modules. 
-또한 마이크로 컨트롤러는 온칩 SRAM 모듈의 하드웨어 기반 자동 초기화를 지원한다.
This process also takes into account the read protection scheme implemented for each SRAM module – ECC or parity.
-이 프로세스는 또한 각 SRAM 모듈 (ECC 또는 패리티)에 대해 구현 된 읽기 보호 체계를 고려합니다.
TI recommends that the PBIST routines be executed on the SRAM modules prior to the auto-initialization.
-TI는 자동 초기화 전에 PBIST 루틴을 SRAM 모듈에서 실행하는 것이 좋습니다.
The following section describe these two processes.
-다음 절에서는이 두 프로세스에 대해 설명합니다.


PBIST RAM Grouping and Algorithm Mapping For On-Chip SRAM Modules
-온칩 SRAM 모듈을위한 PBIST RAM 그룹핑 및 알고리즘 매핑


Table 2-5 shows the groupings of the various on-chip memories for PBIST. 
-표 2-5는 PBIST를위한 다양한 온칩 메모리의 그룹을 보여준다.
It also lists the memory types and their assigned RAM Group Select (RGS) and Return Data Select (RDS). 
-또한 메모리 유형과 할당 된 RAM 그룹 선택 (RGS) 및 리턴 데이터 선택 (RDS)을 나열합니다.
Refer to the PBIST user guide for more details on the usage of the RGS and RDS information.
-RGS 및 RDS 정보 사용에 대한 자세한 내용은 PBIST 사용자 안내서를 참조하십시오.

--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.123)
그림
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.124)

Table 2-6 maps the different algorithms supported in application mode for the RAM groups. 
-표 2-6은 RAM 그룹에 대해 응용 프로그램 모드에서 지원되는 다양한 알고리즘을 매핑합니다.
The table also lists the background pattern options available for each algorithm.
-표에는 각 알고리즘에 사용할 수있는 배경 패턴 옵션도 나열되어 있습니다.

NOTE: Recommended Memory Test Algorithm
March13 is the most recommended algorithm for the memory self-test.
-참고 : 권장 메모리 테스트 알고리즘
March13은 메모리자가 테스트에 가장 권장되는 알고리즘입니다.

GCLK = 300 MHz, HCLK = 150 MHz, VCLK = 75 MHz, PBIST ROM_CLK = 75 MHz, March13
알고리즘은 모든 온칩 SRAM에서 실행될 때 약 29.08 ms가 걸린다.


NOTE: PBIST ROM_CLK can be prescaled from GCLK via ROM_DIV bits of the MSTGCR register.
-참고 : PBIST ROM_CLK는 MSTGCR 레지스터의 ROM_DIV 비트를 통해 GCLK에서 프리 스케일링 할 수 있습니다.
The valid ratio is either /1, /2 or /4 or /8. See Section 2.5.1.20 for detail. 
-유효한 비율은 / 1, / 2 또는 / 4 또는 / 8입니다. 자세한 내용은 2.5.1.20 절을 참조하십시오.
Maximum PBIST ROM_CLK frequency supported is 82.5MHz.
-지원되는 최대 PBIST ROM_CLK 주파수는 82.5MHz입니다.


--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.125)

Auto-Initialization of On-Chip SRAM Modules
-온칩 SRAM 모듈의 자동 초기화

The device system provides the capability to perform a hardware initialization on most memories on the system bus and on the peripheral bus.
-장치 시스템은 시스템 버스 및 주변 장치 버스의 대부분의 메모리에서 하드웨어 초기화를 수행 할 수있는 기능을 제공합니다.
The intent of having the hardware initialization is to program the memory arrays with error detection capability to a known state based on their error detection scheme – odd/even parity or ECC. 
-하드웨어 초기화를 수행하려는 의도는 오류 감지 체계가 홀수 / 짝수 패리티 또는 ECC를 기반으로 알려진 상태로 오류 감지 기능으로 프로그래밍하는 것입니다.
For example, the contents of the CPU level 2 SRAM after power-on reset is unknown. 
-예를 들어, 파워 온 리셋 후 CPU 레벨 2 SRAM의 내용을 알 수 없습니다.
A hardware auto-initialization can be started so that there is no ECC error.
-하드웨어 자동 초기화를 시작하여 ECC 오류가 발생하지 않도록 할 수 있습니다.


NOTE: Effect of ECC or Parity on Memory Auto-Initialization
-참고 : ECC 또는 패리티가 메모리 자동 초기화에 미치는 영향
The ECC or parity should be enabled on the RAMs before hardware auto-initialization starts if parity or ECC is being used.
-패리티 또는 ECC를 사용하는 경우 하드웨어 자동 초기화가 시작되기 전에 RAM에서 ECC 또는 패리티를 활성화해야합니다.

Auto-Initialization Sequence:
-자동 초기화 순서 :


1. Enable the global hardware memory initialization key by programming 0xA into MINITGCR[3:0], the
Memory Initialization Key field (MINITGENA) of the Memory Hardware Initialization Global Control
Register (MINITGCR) register.
-MINITGCR [3 : 0]에 0xA를 프로그래밍하여 전역 하드웨어 메모리 초기화 키를 활성화합니다.
메모리 하드웨어 초기화 전역 제어의 메모리 초기화 키 필드 (MINITGENA)
레지스터 (MINITGCR) 레지스터.

2. Select the module on which the memory hardware initialization has to be performed by programming
the appropriate value into the MSINENA(31–0) bits in the MSINENA register. See Table 2-7.
-프로그래밍으로 메모리 하드웨어 초기화가 수행되어야하는 모듈을 선택하십시오
MSINENA 레지스터의 MSINENA (31-0) 비트에 적절한 값. 표 2-7을 참조하십시오.

3. If the global auto-initialization scheme is enabled, the corresponding module will initialize its memories
based on its memory error checking scheme (even parity or odd parity or ECC).
-글로벌 자동 초기화 체계가 활성화되면, 해당 모듈은 메모리를 초기화합니다
메모리 오류 검사 방식 (짝수 패리티 또는 홀수 패리티 또는 ECC)을 기반으로합니다.

4. When the memory initialization is complete, the module will signal “memory initialization done”, which
sets the corresponding bit in the system module MIDONE field of the MINISTAT register to indicate the
completion of its memory initialization.
-메모리 초기화가 완료되면 모듈은 "메모리 초기화 완료"신호를 보내 MINISTAT 레지스터의 시스템 모듈 MIDONE 필드에있는 해당 비트를
메모리 초기화가 완료되었습니다.

5. When the memory hardware initialization completes for all modules, (indicated by each module’s
MIDONE bit being set), the memory hardware initialization done bit (MINIDONE) is set in the
MSTCGSTAT register.
-메모리 하드웨어 초기화가 모든 모듈에 대해 완료되면 (각 모듈의 MIDONE 비트 설정 중), 메모리 하드웨어 초기화 완료 비트 (MINIDONE)가
MSTCGSTAT 레지스터.

Figure 2-5. Hardware Memory Initialization Protocol
-그림 2-5. 하드웨어 메모리 초기화 프로토콜

Write to enable MINTIGENA key
-사용 설정하려면 쓰기 MINTIGENA 키



-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.126)

(1) If parity protection is enabled for the peripheral SRAM modules, then the parity bits will also be initialized along with the SRAM
modules.
-주변 장치 SRAM 모듈에 대해 패리티 보호가 활성화 된 경우 SRAM 모듈과 함께 패리티 비트도 초기화됩니다.
(2) If ECC protection is enabled for the CPU data RAM or peripheral SRAM modules, then the auto-initialization process also
initializes the corresponding ECC space.
-ECC 데이터 보호가 CPU 데이터 RAM 또는 주변 SRAM 모듈에 대해 활성화 된 경우 자동 초기화 프로세스도 해당 ECC 공간을 초기화합니다.
(3) The level 2 SRAM range from 128kB to 512kB is divided into 8 memory regions. Each region has an associated control bit to
enable auto-initialization.
-128 kB에서 512 kB까지의 레벨 2 SRAM 범위는 8 개의 메모리 영역으로 나누어집니다. 각 영역에는 자동 초기화를 활성화하는 관련 제어 비트가 있습니다.
(4) The MibSPIx modules perform an initialization of the transmit and receive RAMs as soon as the multi-buffered mode is enabled.
-MibSPIx 모듈은 멀티 버퍼 모드가 활성화 되 자마자 송수신 RAM 초기화를 수행합니다.
This is independent of whether the application has already initialized these RAMs using the auto-initialization method or not. 
-이는 응용 프로그램이 자동 초기화 메소드를 사용하여이 RAM을 이미 초기화했는지 여부와는 무관합니다.
The MibSPIx modules need to be released from reset by writing 1 to their SPIGCR0 registers before starting auto-initialization on their respective RAMs.
-MibSPIx 모듈은 해당 RAM에서 자동 초기화를 시작하기 전에 SPIGCR0 레지스터에 1을 기록하여 리셋에서 해제해야합니다.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.127)

Exceptions(예외)

An “Exception” is an event that makes the processor temporarily halt the normal flow of program execution, for example, to service an interrupt from a peripheral. 
-"예외"는 프로세서가 프로그램 실행의 정상적인 흐름을 일시적으로 중단하게하는 이벤트입니다 (예 : 주변 장치에서 인터럽트를 처리하는 경우).
Before attempting to handle an exception, the processor preserves the critical parts of the current processor state so that the original program can resume when the handler routine has finished.
-예외 처리를 시도하기 전에 프로세서는 처리기 루틴이 완료 될 때 원본 프로그램이 다시 시작될 수 있도록 현재 프로세서 상태의 중요한 부분을 보존합니다.
The following sections describe three exceptions – Reset, Abort and the System Software Interrupts.
-다음 섹션에서는 재설정, 중단 및 시스템 소프트웨어 인터럽트의 세 가지 예외에 대해 설명합니다.
Refer to the ARM Cortex-R5F Technical Reference Manual for complete details on all exceptions.
-모든 예외 사항에 대한 자세한 내용은 ARM Cortex-R5F 기술 참조 설명서를 참조하십시오.


Resets(재설정)

The RM57Lx microcontroller can be reset by either of the conditions described in Table 2-8. Each reset condition is indicated in the System Exception Status Register (SYSESR).
-RM57Lx 마이크로 컨트롤러는 표 2-8에 설명 된 조건 중 하나를 사용하여 재설정 할 수 있습니다. 각 재설정 조건은 시스템 예외 상태 레지스터 (SYSESR)에 표시됩니다.
The device nRST terminal is an I/O. 
-장치 nRST 터미널은 I / O입니다.
It can be driven low by an external circuit to force a warm reset on the microcontroller. 
-마이크로 컨트롤러에 웜 리셋을 강요하기 위해 외부 회로에 의해 로우로 구동 될 수 있습니다.
This terminal will be driven low as an output for a minimum of 32 peripheral clock (VCLK) cycles for any device system reset condition. 
-이 터미널은 모든 시스템 시스템 리셋 조건에 대해 최소 32 주변 장치 클록 (VCLK) 사이클 동안 출력으로 로우로 구동됩니다.
As a result the EXT RST bit in the SYSESR register, SYSESR[3], gets set for all reset conditions listed in Table 2-8. 
-결과적으로 SYSESR 레지스터의 EXT RST 비트 SYSESR [3]은 표 2-8에 나열된 모든 재설정 조건에 대해 설정됩니다.
The nRST is driven low as an output for a longer duration during device power-up or whenever the power-on reset (nPORRST) is driven low externally. 
-nRST는 디바이스 파워 업 동안 또는 파워 온 리셋 (nPORRST)이 외부 적으로 낮게 구동 될 때 더 오랜 시간 동안 출력으로 로우로 구동된다.
Refer the device data manual for the electrical and timing specifications for the nRST.
-nRST의 전기 및 타이밍 사양은 장치 데이터 설명서를 참조하십시오.

Table 2-8. Causes of Resets
-표 2-8. 재설정의 원인

Driving nPORRST pin low externally
-nPORRST 핀을 외부에서 로우로 구동

Cold reset, or power-on reset. This reset signal is typically driven by an external voltage supervisor. 
-콜드 리셋 또는 파워 온 리셋. 이 리셋 신호는 일반적으로 외부 전압 감시 소자에 의해 구동됩니다.
This reset is flagged by the PO RST bit in the SYSESR register, SYSESR[15].
-이 재설정은 SYSESR 레지스터의 PO RST 비트 SYSESR [15]에 의해 플래그됩니다.


Voltage Monitor reset
-전압 모니터 재설정


The microcontroller has an embedded voltage monitor that generates a power-on reset when the core voltage gets out of a valid range, or when the I/O voltage falls below a threshold.
-마이크로 컨트롤러에는 코어 전압이 유효 범위를 벗어나거나 I / O 전압이 임계 값 아래로 떨어지면 파워 온 리셋을 생성하는 내장형 전압 모니터가 있습니다.
This reset is also flagged by the PO RST bit in the SYSESR register, SYSESR[15].
-이 재설정은 SYSESR 레지스터의 PO RST 비트 SYSESR [15]에 의해 플래그됩니다.
Note: The voltage monitor is not an alternative for an external voltage supervisor.
-참고 : 전압 모니터는 외부 전압 감시 소자의 대안이 아닙니다.


Driving nRST pin low externally
-외부에서 nRST 핀을 낮게 구동


Warm reset. This reset input is typically used in a system with multiple ICs and which requires that the microcontroller also gets reset whenever the other IC detects a fault condition. 
-예열 재설정. 이 리셋 입력은 일반적으로 다중 IC가있는 시스템에서 사용되며, 다른 IC가 오류 조건을 감지 할 때마다 마이크로 컨트롤러가 리셋되도록 요구한다.
This reset is flagged by the EXT RST bit in the SYSESR, register SYSESR[3].
-이 리셋은 SYSESR의 EXT RST 비트, SYSESR [3] 레지스터에 의해 플래그됩니다.


Oscillator failure
-오실레이터 오류


This reset is generated by the system module when the clock monitor detects an oscillator fail condition. 
-이 리셋은 클럭 모니터가 오실레이터 실패 조건을 감지 할 때 시스템 모듈에 의해 생성됩니다.
Whether or not a reset is generated is also dictated by a register in the system module. 
-리셋이 생성되는지 여부는 시스템 모듈의 레지스터에 의해 결정됩니다.
This reset is flagged by the OSC RST bit in the SYSESR register, SYSESR[14].
-이 재설정은 SYSESR 레지스터의 OSC RST 비트 SYSESR [14]에 의해 플래그됩니다.


Software reset
-소프트웨어 재설정


This reset is generated by the application software writing a 1 to bit 15 of System Exception Control Register (SYSECR) or a 0 to bit 14 of SYSECR. 
-이 리셋은 응용 프로그램 소프트웨어가 시스템 예외 제어 레지스터 (SYSECR)의 비트 15에 1을 쓰거나 SYSECR의 비트 14에 0을 쓰면 발생합니다.
It is typically used by a bootloader type of code that uses a software reset to allow the code execution to branch to the application code once it is programmed into the program memory. 
-일반적으로 소프트웨어 리셋을 사용하는 부트 로더 유형의 코드가 프로그램 메모리에 프로그램 된 코드 실행을 응용 프로그램 코드로 분기하는 데 사용됩니다.
This reset is flagged by the SW RST bit of the SYSESR register, SYSESR[4].
-이 리셋은 SYSESR 레지스터의 SW RST 비트 SYSESR [4]에 의해 플래그됩니다.


CPU reset


This reset is generated by the CPU self-test controller (LBIST) or by changing the memory protection (MMU/MPU) configuration in the CPURSTCR register or after the CPU Interconnect Subsystem self test. 
-이 재설정은 CPU 자체 테스트 제어기 (LBIST)가 생성하거나 CPURSTCR 레지스터의 메모리 보호 (MMU / MPU) 구성을 변경하거나 CPU 상호 연결 서브 시스템 자체 테스트 후에 변경됩니다.
This reset is flagged by the CPU RST bit of the SYSESR register, SYSESR[5].
-이 리셋은 SYSESR 레지스터의 CPU RST 비트 SYSESR [5]에 의해 플래그됩니다.


Debug reset


The ICEPICK logic implemented on the microcontroller allows a system reset to be generated via the debug logic. 
-마이크로 컨트롤러에 구현 된 ICEPICK 로직은 디버그 로직을 통해 시스템 리셋을 생성 할 수있게한다.
This reset is flagged by the DBG RST bit of the SYSESR register, SYSESR[13].
-이 리셋은 SYSESR 레지스터의 SYSESR [13]의 DBG RST 비트에 의해 플래그됩니다.


Watchdog reset

This reset is generated by the digital windowed watchdog (DWWD) module on the microcontroller. 
-이 리셋은 마이크로 컨트롤러의 디지털 윈도우 워치 독 (DWWD) 모듈에 의해 생성됩니다.
The DWWD can generate a reset whenever the watchdog service window is violated. 
-DWWD는 워치 독 서비스 창을 위반할 때마다 재설정을 생성 할 수 있습니다.
This reset is also flagged by bit 13 of the SYSESR register, SYSESR[13].
-이 리셋은 또한 SYSESR 레지스터의 비트 13, SYSESR [13]에 의해 플래그됩니다.

Aborts(중단)

When the ARM Cortex-R5F processor's memory system cannot complete a memory access successfully, an abort is generated. 
-ARM Cortex-R5F 프로세서의 메모리 시스템이 메모리 액세스를 성공적으로 완료 할 수 없으면 중단이 발생합니다.
An error occurring on an instruction fetch generates a prefetch abort. 
-명령 페치에서 발생하는 오류는 프리 페치 중단을 생성합니다.
Errors occurring on data accesses generate data aborts. Aborts are also categorized as being either precise or imprecise.
-데이터 액세스시 오류가 발생하면 데이터가 중단됩니다. 중단은 또한 정확하거나 부정확 한 것으로 분류됩니다.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.128)

Prefetch Aborts

When a Prefetch Abort (PABT) occurs, the processor marks the prefetched instruction as invalid, but does not take the exception until the instruction is to be executed. 
-프리 페치 어 보트 (PABT)가 발생하면 프로세서는 프리 페치 된 명령을 유효하지 않은 것으로 표시하지만 명령이 실행될 때까지 예외를 취하지 않습니다.
If the instruction is not executed, for example because a branch occurs while it is in the pipeline, the abort does not take place.
-명령이 파이프 라인에있는 동안 분기가 발생하기 때문에 명령이 실행되지 않으면 중단이 발생하지 않습니다.
All prefetch aborts are precise aborts.
-모든 프리 페치 중단은 정확한 중단입니다.


Data Aborts

An error occurring on a data memory access can generate a data abort. 
-데이터 메모리 액세스에서 발생하는 오류로 인해 데이터 중단이 발생할 수 있습니다.
If the instruction generating the memory access is not executed, for example, because it fails its condition codes, or is interrupted, the data abort does not take place.
-메모리 액세스를 생성하는 명령이 실행되지 않으면 (예 : 조건 코드가 실패하거나 인터럽트 되었기 때문에) 데이터 중단이 발생하지 않습니다.
A Data Abort (DABT) can be either precise or imprecise, depending on the type of fault that caused it.
-데이터 중단 (DABT)은 오류의 원인에 따라 정확하거나 부정확 할 수 있습니다.


Precise Aborts

A precise abort, also known as a synchronous abort, is one for which the exception is guaranteed to be taken on the instruction that generated the aborting memory access. 
-동기 중단이라고도하는 정확한 중단은 중단 메모리 액세스를 생성 한 명령어에서 예외가 취해질 것을 보장하는 것입니다.
The abort handler can use the value in the Link Register (r14_abt) to determine which instruction generated the abort, and the value in the Saved Program Status Register (SPSR_abt) to 
determine the state of the processor when the abort occurred.
-중단 핸들러는 링크 레지스터 (r14_abt)의 값을 사용하여 중단을 생성 한 명령어를 결정하고 저장된 프로그램 상태 레지스터 (SPSR_abt)의 값을 사용하여 중단이 발생할 때 프로세서의 상태를 결정할 수 있습니다.


Imprecise Aborts


An imprecise abort, also known as an asynchronous abort, is one for which the exception is taken on a later instruction to the instruction that generated the aborting memory access. 
-비동기 중단이라고도하는 부정확 한 중단은 중단 메모리 액세스를 생성 한 명령어의 차후 명령어에서 예외가 취해지는 것입니다.
The abort handler cannot determine which instruction generated the abort, or the state of the processor when the abort occurred.
-중단 핸들러는 어떤 명령어가 중단을 생성했는지 또는 중단이 발생했을 때 프로세서의 상태를 판별 할 수 없습니다.
Therefore, imprecise aborts are normally fatal.
-따라서 부정확 한 중단은 일반적으로 치명적입니다.
Imprecise aborts can be generated by store instructions to normal-type or device-type memory. 
-부정확 한 중단은 정상 형 또는 장치 형 메모리에 대한 저장 명령에 의해 생성 될 수 있습니다.
When the store instruction is committed, the data is normally written into a buffer that holds the data until the memory system has sufficient bandwidth to perform the write access. 
-저장 명령이 커밋되면 데이터는 일반적으로 메모리 시스템에 쓰기 액세스를 수행 할 수있을만큼 충분한 대역폭이 확보 될 때까지 데이터를 보유하는 버퍼에 기록됩니다.
This gives read accesses higher priority. 
-이렇게하면 읽기 액세스 우선 순위가 높아집니다.
The write data can be held in the buffer for a long period, during which many other instructions can complete. 
-기록 데이터는 많은 다른 명령이 완료 될 수있는 긴 기간 동안 버퍼에 유지 될 수 있습니다.
If an error occurs when the write is finally performed, this generates an imprecise abort.
-쓰기가 최종적으로 수행 될 때 오류가 발생하면 부정확 한 중단이 발생합니다.
The RM57Lx microcontroller architecture applies techniques at the system level to mitigate the impact of imprecise aborts. 
-RM57Lx 마이크로 컨트롤러 아키텍처는 부정확 한 중단의 영향을 완화하기 위해 시스템 레벨에서 기술을 적용합니다.
System level adoption of write status sidebands to the data path allow bus masters to comprehend imprecise aborts, turning them into precise aborts. 
-데이터 경로에 쓰기 상태 곁줄을 시스템 수준으로 채택하면 버스 마스터가 부정확 한 중단을 이해하고이를 정확하게 중단 할 수 있습니다.
In cases where this approach is not feasible, buffering bridges or other sources of imprecision may build a FIFO of current transactions such that an imprecise abort may be registered at the point of imprecision for later analysis.
-이 접근법이 실행 가능하지 않은 경우, 버퍼링 브리지 또는 다른 부정확 한 소스는 현재 트랜잭션의 FIFO를 구축하여 부정확 한 중단이 추후 분석을 위해 부정확 한 시점에 등록 될 수 있습니다.


Masking Of Imprecise Aborts:
-부정확 한 중지의 마스킹 :

The nature of imprecise aborts means that they can occur while the processor is handling a different abort. 
-부정확 한 중단의 본질은 프로세서가 다른 중단을 처리하는 동안 발생할 수 있음을 의미합니다.
If an imprecise abort generates a new exception in such a situation, the banked link register (R14_abt) and the Saved Processor Status Register (SPSR_abt) values are overwritten. 
-이러한 상황에서 부정확 한 중단으로 인해 새로운 예외가 발생하면 은행 링크 레지스터 (R14_abt)와 저장된 프로세서 상태 레지스터 (SPSR_abt) 값을 덮어 씁니다.
If this occurs before the data is pushed to the stack in memory, the state information about the first abort is lost. 
-데이터가 메모리의 스택으로 푸시되기 전에 이것이 발생하면 첫 번째 중단에 대한 상태 정보가 손실됩니다.
To prevent this from happening, the Current Processor Status Register (CPSR) contains a mask bit to indicate that an imprecise abort cannot be accepted, the A-bit. 
-이러한 현상을 방지하기 위해 CPSR (Current Processor Status Register)에는 부정확 한 중단을 허용 할 수없는 마스크 비트 A 비트가 포함되어 있습니다.
When the A-bit is set, any imprecise abort that occurs is held pending by the processor until the A-bit is cleared, when the exception is actually taken. 
-A 비트가 설정되면 예외가 실제로 취해질 때 A 비트가 해제 될 때까지 발생하는 부정확 한 중단이 프로세서에 보류됩니다.
The A-bit is automatically set when abort, IRQ or FIQ exceptions are taken, and on reset. 
-A 비트는 중단, IRQ 또는 FIQ 예외가 발생하고 재설정 될 때 자동으로 설정됩니다.
The application must only clear the A-bit in an abort handler after the state information has either been stacked to memory, or is no longer required.
-응용 프로그램은 상태 정보가 메모리에 스택되거나 더 이상 필요하지 않은 경우 중단 처리기에서 A 비트 만 지워야합니다.



NOTE: Default Behavior for Imprecise Aborts
-참고 : 부정확 한 중단에 대한 기본 동작
The A-bit in the CPSR is set by default. 
-CPSR의 A 비트는 기본적으로 설정됩니다.
This means that no imprecise abort exception will occur. 
-이것은 부정확 한 중단 예외가 발생하지 않는다는 것을 의미합니다.
The application must enable imprecise abort exception generation by clearing the Abit of the CPSR.
-응용 프로그램은 CPSR Abit를 지워서 부정확 한 중단 예외 생성을 활성화해야합니다.


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.129)

Conditions That Generate Aborts
-중단을 유발하는 조건

An Abort is generated under the following conditions on the RM57Lx microcontrollers.
-Abort는 RM57Lx 마이크로 컨트롤러의 다음 조건에서 생성됩니다.
• Access to an illegal address (a non-implemented address)
- 불법 주소 (구현되지 않은 주소)에 대한 액세스
• Access to a protected address (protection violation)
- 보호 된 주소에 대한 액세스 (보호 위반)
• Parity / ECC / Time-out Error on a valid access
-유효한 액세스에서 패리티 / ECC / 시간 초과 오류

Illegal Addresses:
-불법 주소 :

The illegal addresses and the responses to an access to these addresses are defined in Table 2-2.
-이러한 주소에 대한 잘못된 주소 및 응답은 표 2-2에 정의되어 있습니다.

Addresses Protected By MPU:
-MPU에 의해 보호되는 주소 :
Memory access permissions can be configured via the ARM Cortex-R5F processor’s Memory Protection Unit (MPU). 
-메모리 액세스 권한은 ARM Cortex-R5F 프로세서의 메모리 보호 장치 (MPU)를 통해 구성 할 수 있습니다.
Please refer to the ARM Cortex-R5F TRM for more details on the MPU configuration.
-MPU 구성에 대한 자세한 내용은 ARM Cortex-R5F TRM을 참조하십시오.
A memory access violation is logged as a permission fault in the CPU’s fault status register and the virtual address of the access is logged into the CPU’s fault address register.
-메모리 액세스 위반은 CPU의 오류 상태 레지스터에 권한 오류로 기록되고 액세스의 가상 주소는 CPU의 오류 주소 레지스터에 기록됩니다.


Protection of Peripheral Register and Memory Frames:
-주변 장치 레지스터 및 메모리 프레임 보호 :

Accesses to the peripheral register and memory frames can be protected either by configuring the MPU or by configuring the Peripheral Central Resource (PCR) controller registers.
-MPU를 구성하거나 PCR (Peripheral Central Resource) 컨트롤러 레지스터를 구성하여 주변 장치 레지스터 및 메모리 프레임에 대한 액세스를 보호 할 수 있습니다.
The PCR module PPROTSETx registers contain one bit per peripheral select quadrant. 
-PCR 모듈 PPROTSETx 레지스터는 주변 장치 선택 사분면 당 1 비트를 포함합니다.
These bits define the access permissions to the peripheral register frames. 
-이 비트는 주변 장치 레지스터 프레임에 대한 액세스 권한을 정의합니다.
If the CPU attempts to write to a peripheral register for which it does not have the correct permissions, a protection violation is detected and an Abort occurs.
-CPU가 올바른 사용 권한을 가지고 있지 않은 주변 장치 레지스터에 쓰기를 시도하면 보호 위반이 감지되고 중단이 발생합니다.
Some modules also enforce register updates to only be allowed when the CPU is in a privileged mode of operation. 
-일부 모듈은 CPU가 권한이 부여 된 작업 모드 일 때만 허용되도록 레지스터 업데이트를 시행합니다.
If the CPU writes to these registers in user mode, the writes are ignored.
-CPU가 사용자 모드에서이 레지스터에 쓰면 쓰기가 무시됩니다.
The PCR module PMPROTSETx registers contain one bit per peripheral memory frame.
-PCR 모듈 PMPROTSETx 레지스터는 주변 메모리 프레임 당 1 비트를 포함합니다.
These bits define the access permissions to the peripheral memory frames. 
-이 비트는 주변 메모리 프레임에 대한 액세스 권한을 정의합니다.
If the CPU attempts to write to a peripheral memory for which it does not have the correct permissions, a protection violation is detected and an Abort occurs.
-CPU가 올바른 사용 권한이없는 주변 장치 메모리에 쓰기를 시도하면 보호 위반이 감지되고 중단이 발생합니다


NOTE: No Access Protection for Reads
-참고 : 읽기 액세스 방지 없음
The PCR PPROTSETx and PMPROTSETx registers protect the peripheral registers and memories against illegal writes by the CPU. 
-PCR PPROTSETx 및 PMPROTSETx 레지스터는 주변 장치 레지스터와 메모리를 CPU에 의한 불법적 인 쓰기로부터 보호합니다.
The CPU can read from the peripheral registers and memories in both user and privileged modes.
-CPU는 사용자 모드와 특권 모드에서 주변 장치 레지스터와 메모리를 읽을 수 있습니다.


System Software Interrupts
-시스템 소프트웨어 인터럽트

The system module provides the capability of generating up to four software interrupts. 
-시스템 모듈은 최대 4 개의 소프트웨어 인터럽트를 생성 할 수있는 기능을 제공합니다.
A software interrupt is generated by writing the correct key value to either of the four System Software Interrupt Registers (SSIRx). 
-소프트웨어 인터럽트는 올바른 키 값을 네 개의 시스템 소프트웨어 인터럽트 레지스터 (SSIRx) 중 하나에 쓰면 생성됩니다.
The SSI registers also allow the application to provide a label for that software interrupt. 
-또한 SSI 레지스터는 응용 프로그램이 해당 소프트웨어 인터럽트에 대한 레이블을 제공 할 수있게합니다.
This label is an 8-bit value that can then be used by the interrupt service routine to perform the required task based on the value provided. 
-이 레이블은 제공되는 값에 따라 필요한 작업을 수행하기 위해 인터럽트 서비스 루틴에서 사용할 수있는 8 비트 값입니다.
The source of the system software interrupt is reflected in the system software interrupt vector (SSIVEC) register. 
-시스템 소프트웨어 인터럽트의 소스는 시스템 소프트웨어 인터럽트 벡터 (SSIVEC) 레지스터에 반영됩니다.
The pending interrupt flag is captured in SSIF register.
-보류중인 인터럽트 플래그는 SSIF 레지스터에 캡처됩니다.


NOTE: The SSIRx, SSIVEC and SSIF registers are banked registers. 
-참고 : SSIRx, SSIVEC 및 SSIF 레지스터는 뱅크 된 레지스터입니다.
This allows the system module to support up to two CPUs for system software interrupt generation. 
-이를 통해 시스템 모듈은 시스템 소프트웨어 인터럽트 생성을 위해 최대 2 개의 CPU를 지원할 수 있습니다.
Each CPU will have its own banked SSI registers. 
-각 CPU에는 고유 한 뱅크 SSI 레지스터가 있습니다.
Both CPUs will see the SSI registers at the same address. 
-두 CPU는 동일한 주소에 SSI 레지스터를 보게됩니다.
The system module decodes the unique master ID corresponding to the CPU's access to the banked registers.
-시스템 모듈은 뱅크 된 레지스터에 대한 CPU의 액세스에 해당하는 고유 한 마스터 ID를 디코딩합니다.


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.130)

Clocks

This section describes the clocking structure of the RM57Lx microcontrollers.
-이 절에서는 RM57Lx 마이크로 컨트롤러의 클로킹 구조에 대해 설명합니다.

Clock Sources

The devices support up to 7 clock sources. 
-이 장치는 최대 7 개의 클럭 소스를 지원합니다.
These are shown in Table 2-9. The electrical specifications as well as timing requirements for each of the clock sources are specified in the device data manual.
-이것들은 표 2-9에 나와 있습니다. 각 클럭 소스에 대한 전기 사양 및 타이밍 요건은 디바이스 데이터 매뉴얼에 명시되어 있습니다.


OSCIN

Main oscillator. 
-주 발진기
This is the primary clock for the microcontroller and is the only clock that is input to the phase-locked loops. 
-이것은 마이크로 컨트롤러의 기본 클럭이며 위상 고정 루프에 입력되는 유일한 클럭입니다.
The oscillator frequency must be between 5 and 20 MHz.
-오실레이터 주파수는 5와 20 MHz 사이 여야합니다.

PLL #1

This is the output of the main PLL. 
-이것은 메인 PLL의 출력입니다.
The PLL is capable of modulating its output frequency in a controlled manner to reduce the radiated emissions.
-PLL은 방출 된 방사를 줄이기 위해 출력 주파수를 제어 된 방식으로 변조 할 수 있습니다.

Not implemented

This clock source is not available and must not be enabled or used as source for any clock domain.
-이 클럭 소스는 사용할 수 없으므로 클록 도메인의 소스로 활성화되거나 사용되어서는 안됩니다.

EXTCLKIN1

External clock input 1. A square wave input can be applied to this device input and used as a clock source inside the device.
-외부 클럭 입력 1. 구형파 입력을이 장치 입력에 적용하고 장치 내부의 클럭 소스로 사용할 수 있습니다.

LF LPO

This is the low-frequency output of the internal reference oscillator. 
-이것은 내부 레퍼런스 오실레이터의 저주파수 출력입니다.
This is typically an 80 KHz signal which is used by the real-time interrupt module for generating periodic interrupts to wake up from a low power mode.
-일반적으로 저전력 모드에서 깨우기 위해주기적인 인터럽트를 생성하기 위해 실시간 인터럽트 모듈에서 사용하는 80KHz 신호입니다.

HF LPO

This is the high-frequency output of the internal reference oscillator. 
-이것은 내부 레퍼런스 오실레이터의 고주파 출력입니다.
This is typically a 10 MHz signal which is used by the clock monitor module as a reference clock to monitor the main oscillator frequency.
-이것은 일반적으로 클록 모니터 모듈이 주 발진기 주파수를 모니터하는 기준 클럭으로 사용하는 10 MHz 신호입니다.

PLL #2

This is the output of the second PLL. 
-이것은 두 번째 PLL의 출력입니다.
There is no option of modulating this PLL’s output signal. 
-이 PLL의 출력 신호를 변조하는 옵션은 없습니다.
This separate non-modulating PLL allows the generation of an asynchronous clock source that is independent of the CPU clock frequency.
-이 개별 비 변조 PLL은 CPU 클럭 주파수와 독립적 인 비동기 클록 소스를 생성 할 수있게 해줍니다.

EXTCLKIN2

External clock input 2. A square wave input can be applied to this device input and used as a clock source inside the device.
-외부 클록 입력 2. 구형파 입력을이 장치 입력에 적용하고 장치 내부의 클럭 소스로 사용할 수 있습니다.

Enabling / Disabling Clock Sources
-클럭 소스 활성화 / 비활성화

Each clock source can be independently enabled or disabled using the set of Clock Source Disable registers – CSDIS, CSDISSET and CSDISCLR.
-각 클록 소스는 클럭 소스 비활성화 레지스터 (CSS, DISSENT 및 CSDISCLR) 세트를 사용하여 독립적으로 활성화 또는 비활성화 할 수 있습니다.
Each bit in these registers corresponds to the clock source number indicated in Table 2-9. 
-이 레지스터의 각 비트는 표 2-9에 표시된 클럭 소스 번호에 해당합니다.
For example, setting bit 1 in the CSDIS or CSDISSET registers disables the PLL#1.
-예를 들어, CSDIS 또는 CSDISSET 레지스터의 비트 1을 설정하면 PLL # 1이 비활성화됩니다.


NOTE: Disabling the Main Oscillator or HF LPO By default, the clock monitoring circuit is enabled and checks for the main oscillator frequency to be within a certain range using the HF LPO as a reference. 
-참고: 주 오실레이터 또는 HF LPO 비활성화 기본적으로 클록 모니터링 회로가 활성화되어 있으며 주 오실레이터 주파수가 HF LPO를 기준으로 사용하여 특정 범위 내에 있는지 확인합니다.
If the main oscillator and/or the HF LPO are disabled with the clock monitoring still enabled, the clock monitor will indicate an oscillator fault. 
-메인 오실레이터 및 / 또는 HF LPO가 비활성화 된 상태에서 클록 모니터링을 계속 활성화하면 클록 모니터에 오실레이터 폴트가 표시됩니다.
The clock monitoring must be disabled before disabling the main oscillator or the HF LPO clock source(s).
-주 오실레이터 또는 HF LPO 클럭 소스를 비활성화하기 전에 클록 모니터링을 비활성화해야합니다.


The clock source is only disabled once there is no active clock domain that is using that clock source. 
-해당 클럭 소스를 사용하는 활성 클럭 도메인이 없으면 클럭 소스는 비활성화됩니다.
Also check the “Oscillator and PLL” user guide for more information on enabling / disabling the oscillator and PLL.
-또한 오실레이터와 PLL의 활성화 / 비활성화에 대한 자세한 내용은 "오실레이터 및 PLL"사용자 안내서를 확인하십시오.
On the RM57Lx microcontrollers, the clock sources 0, 4, and 5 are enabled by default.
-RM57Lx 마이크로 컨트롤러에서 클럭 소스 0, 4 및 5는 기본적으로 활성화됩니다.

Checking for Valid Clock Sources
-유효한 클럭 소스 확인

The application can check whether a clock source is valid or not by checking the corresponding bit to be set in the Clock Source Valid Status (CSVSTAT) register. 
-응용 프로그램은 클럭 소스가 유효한지 여부를 클럭 소스 유효 상태 (CSVSTAT) 레지스터에 설정할 해당 비트를 확인하여 확인할 수 있습니다.
For example, the application can check if bit 1 in CSVSTAT is set before using the output of PLL#1 as the source for any clock domain.
-예를 들어, 응용 프로그램은 PLL 도메인 # 1의 출력을 클럭 도메인의 소스로 사용하기 전에 CSVSTAT의 비트 1이 설정되어 있는지 확인할 수 있습니다.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.131)

Clock Domains

The clocking on this device is divided into multiple clock domains for flexibility in control as well as clock source selection. 
-이 장치의 클로킹은 클록 소스 선택뿐만 아니라 제어의 유연성을 위해 다중 클록 도메인으로 나뉩니다.
There are 10 clock domains on this device. Each of these are described in Table 2-10.
-이 장치에는 10 개의 클럭 도메인이 있습니다. 이들 각각은 표 2-10에 설명되어 있습니다.
Each of the control registers listed in Table 2-10 are defined in Section 2.5. The AC timing characteristics for each clock domain are specified in the device data manual.
-표 2-10에 나열된 각 제어 레지스터는 섹션 2.5에 정의되어 있습니다. 각 클록 도메인에 대한 AC 타이밍 특성은 장치 데이터 설명서에 지정되어 있습니다.


GCLK1 CDDIS.0 OSCIN GHVSRC[3:0]

• This the main clock from which HCLK is divided down
-HCLK가 분할 된 주 클록
• In phase with HCLK
-HCLK와 같은 위상
• Is disabled separately from HCLK via the CDDISx registers bit 0
-CDDISx 레지스터 비트 0을 통해 HCLK와 별도로 비활성화됩니다.
• Can be divided by 1 up to 8 when running CPU selftest (LBIST) using the CLKDIV field of the STCCLKDIV register at address 0xFFFFE108
-주소 0xFFFFE108에서 STCCLKDIV 레지스터의 CLKDIV 필드를 사용하여 CPU 셀프 테스트 (LBIST)를 실행할 때 1에서 8까지 나눌 수 있습니다


HCLK CDDIS.1 OSCIN GHVSRC[3:0]

• Divided from GCLK1 via HCLKCNTL register
-HCLKCNTL 레지스터를 통해 GCLK1에서 나눕니다.
• Allowable clock ratio from 1:1 to 4:1
-1 : 1에서 4 : 1까지의 허용 클록 비율
• Is disabled via the CDDISx registers bit 1
-CDDISx 레지스터를 통해 비활성화 됨 bit 1


VCLK CDDIS.2 OSCIN GHVSRC[3:0]

나머지는 학원에서 공부~!
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.132)


Enabling / Disabling Clock Domains
-클록 도메인 활성화 / 비활성화

Each clock domain can be independently enabled or disabled using the set of Clock Domain Disable registers – CDDIS, CDDISSET and CDDISCLR.
-각 클록 도메인은 클럭 도메인 비활성화 레지스터 세트 (CDDIS, CDDISSET 및 CDDISCLR)를 사용하여 독립적으로 활성화 또는 비활성화 할 수 있습니다.
Each bit in these registers corresponds to the clock domain number indicated in Table 2-10. For example, setting bit 1 in the CDDIS or CDDISSET registers disables the HCLK clock domain. 
-이 레지스터의 각 비트는 표 2-10에 표시된 클럭 도메인 번호에 해당합니다. 예를 들어, CDDIS 또는 CDDISSET 레지스터의 비트 1을 설정하면 HCLK 클럭 도메인이 비활성화됩니다.
The clock domain will be turned off only when every module that uses the HCLK domain gives the “permission” for HCLK to be turned off.
-클럭 도메인은 HCLK 도메인을 사용하는 모든 모듈이 HCLK에 대한 "사용 권한"을 해제 할 때만 꺼집니다.
All clock domains are enabled by default, or upon a system reset, or whenever a wake up condition is detected.
-모든 클럭 도메인은 기본적으로 또는 시스템 재설정시 또는 활성 상태가 감지 될 때마다 활성화됩니다.


Mapping Clock Sources to Clock Domains
-클록 소스를 클록 도메인에 매핑


Each clock domain needs to be mapped to a valid clock source. 
-각 클럭 도메인은 유효한 클럭 소스에 매핑되어야합니다.
There are control registers that allow an application to choose the clock sources for each clock domain.
-응용 프로그램이 각 클럭 도메인에 대한 클럭 소스를 선택할 수있게 해주는 제어 레지스터가 있습니다.


Selecting clock source for GCLKx, HCLK and VCLKx domains
-GCLKx, HCLK 및 VCLKx 도메인의 클럭 소스 선택

The CPU clock (GCLK1 and GCLK2), the system module clock (HCLK), and the peripheral bus clocks (VCLKx) all use the same clock source. This clock source is selected via the GHVSRC register. 
-CPU 클럭 (GCLK1 및 GCLK2), 시스템 모듈 클럭 (HCLK) 및 주변 장치 버스 클럭 (VCLKx)은 모두 동일한 클럭 소스를 사용합니다. 이 클럭 소스는 GHVSRC 레지스터를 통해 선택된다.
The default source for the GCLKx, HCLK and VCLKx is the main oscillator. 
-GCLKx, HCLK 및 VCLKx의 기본 소스는 기본 발진기입니다.
That is, after power up, the GCLKx and HCLK are running at the OSCIN frequency, while the VCLKx frequency is the OSCIN frequency divided by 2.
-즉, 전원을 켠 후에 GCLKx 및 HCLK는 OSCIN 주파수에서 실행되는 반면 VCLKx 주파수는 OSCIN 주파수를 2로 나눈 값입니다.



Selecting clock source for VCLKA1 and VCLKA2 domains
-VCLKA1 및 VCLKA2 도메인의 클럭 소스 선택


The clock source for VCLKA1 and VCLKA2 domains is selected via the VCLKASRC register. 
-VCLKA1 및 VCLKA2 도메인의 클럭 소스는 VCLKASRC 레지스터를 통해 선택됩니다.
The default source for the VCLKA1 and VCLKA2 domains is the VCLK.
-VCLKA1 및 VCLKA2 도메인의 기본 소스는 VCLK입니다.


Selecting clock source for VCLKA4 domain
-VCLKA4 도메인의 클럭 소스 선택


The clock source for VCLKA4 domain is selected via the VCLKACON1 register. 
-VCLKA4 도메인의 클럭 소스는 VCLKACON1 레지스터를 통해 선택됩니다.
The default source for the VCLKA4 domain is the VCLK.
-VCLKA4 도메인의 기본 소스는 VCLK입니다.


Selecting clock source for RTICLK domain
-RTICLK 도메인에 대한 클럭 소스 선택


The clock source for RTICLK domain is selected via the RCLKSRC register. 
-RTICLK 도메인의 클록 소스는 RCLKSRC 레지스터를 통해 선택된다.
The default source for the RTICLK domain is the VCLK.
-RTICLK 도메인의 기본 소스는 VCLK입니다.


NOTE: Selecting a clock source for RTICLK that is not VCLK When the application chooses a clock source for RTICLK domain that is not VCLK, then the application must ensure that the resulting RTICLK frequency must be less than or equal to VCLK frequency divided by 3. 
-참고 : VCLK가 아닌 RTICLK에 대한 클럭 소스 선택 응용 프로그램이 VCLK가 아닌 RTICLK 도메인의 클록 소스를 선택하면 응용 프로그램은 결과로 생성되는 RTICLK 주파수가 VCLK 주파수를 3으로 나눈 값보다 작거나 같아야하는지 확인해야합니다.
The application can configure the RTIDIV field of the RCLKSRC register for dividing the selected clock source frequency by 1, 2, 4 or 8 to meet this requirement.
-이 애플리케이션은이 요구 사항을 충족하기 위해 선택한 클록 소스 주파수를 1, 2, 4 또는 8로 나누기 위해 RCLKSRC 레지스터의 RTIDIV 필드를 구성 할 수있다.


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.133)

Low Power Modes(저전력 모드)

All clock domains are active in the normal operating mode. 
-모든 클록 도메인은 정상 작동 모드에서 활성화됩니다.
This is the default mode of operation. 
-이것은 기본 작동 모드입니다.
As described in Section 2.4.1.1 and Section 2.4.2.1, the application can choose to disable any particular clock source and domain that it does not plan to use. 
-섹션 2.4.1.1 및 섹션 2.4.2.1에서 설명한 것처럼 응용 프로그램에서는 사용하지 않을 특정 클록 소스와 도메인을 비활성화 할 수 있습니다.
Also, the peripheral central resource controller (PCR) has control registers to enable / disable the peripheral clock (VCLK) for each peripheral select. 
-또한, 주변 중앙 자원 제어기 (PCR)는 각 주변 장치 선택에 대한 주변 클록 (VCLK)을 인 에이블 / 디스 에이블하는 제어 레지스터를 갖는다.
This offers the application a large number of choices for enabling / disabling clock sources, or clock domains, or clocks to specific peripherals.
-이를 통해 클록 소스, 클록 도메인 또는 특정 주변 장치에 대한 클록을 활성화 / 비활성화 할 수있는 다양한 옵션을 어플리케이션에 제공합니다.
This section describes three particular low-power modes and their typical characteristics. 
-이 절에서는 3 가지 특정 저전력 모드와 그 전형적인 특성을 설명합니다.
They are not the only low-power modes configurable by the application, as just described.
-방금 설명한 것처럼 응용 프로그램에서 구성 할 수있는 유일한 저전력 모드는 아닙니다.


------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.134)

Typical Software Sequence to Enter a Low-Power Mode
-저전력 모드로 들어가기위한 일반적인 소프트웨어 절차

1. Disable all non-CPU bus masters so they do not carry out any further bus transactions.
-모든 비 CPU 버스 마스터를 비활성화하여 버스 트랜잭션을 더 이상 수행하지 않습니다.

2. Program the flash banks and flash pump fall-back modes to be “sleep”.
-플래시 뱅크 및 플래시 펌프 폴백 모드를 "절전"상태로 프로그래밍하십시오.
The flash pump transitions from active to sleep mode only after all the flash banks have switched from active to sleep mode.
-모든 플래시 뱅크가 활성 모드에서 절전 모드로 전환 된 후에 만 ​​플래시 펌프가 활성 모드에서 절전 모드로 전환됩니다.

3. Disable the clock sources that are not required to be kept active.
-활성 상태로 유지할 필요가없는 클럭 소스를 비활성화하십시오.
A clock source does not get disabled until all clock domains using that clock source are disabled first, or are configured to use an alternate clock source.
-해당 클럭 소스를 사용하는 모든 클럭 도메인이 먼저 비활성화되거나 대체 클럭 소스를 사용하도록 구성되어야 클럭 소스가 비활성화됩니다.

4. Disable the clock domains that are not required to be kept active.
-활성 상태로 유지할 필요가없는 클럭 도메인을 비활성화합니다.
A clock domain does not get disabled until all modules using that clock domain “give their permission” for that clock domain to be turned off.
-클럭 도메인은 해당 클럭 도메인을 사용하는 모든 모듈이 "클럭 도메인에 대해"자신의 허가를 제공 할 때까지 비활성화되지 않습니다.

5. Idle the Cortex-R5F core.
-Cortex-R5F 코어를 유휴 상태로 만듭니다.
The ARM Cortex-R5F CPU has internal power management logic, and requires a dedicated instruction to be used in order to enter a low power mode. 
-ARM Cortex-R5F CPU는 내부 전원 관리 로직을 가지고 있으며 저전력 모드로 들어가기 위해 전용 명령어가 필요하다.
This is the Wait For Interrupt (WFI) instruction.
-인터럽트 대기 (WFI) 명령입니다.
When a WFI instruction is executed, the Cortex-R5F core flushes its pipeline, flushes all write buffers, and completes all pending bus transactions. 
-WFI 명령어가 실행되면 Cortex-R5F 코어는 파이프 라인을 플러시하고 모든 쓰기 버퍼를 플러시하며 보류중인 모든 버스 트랜잭션을 완료합니다.
At this time the core indicates to the system that the clock to the core can be stopped. 
-이 시점에서 코어는 시스템에 코어에 대한 클록을 중지 할 수 있음을 나타냅니다.
This indication is used by the Global Clock Module (GCM) to turn off the CPU clock domain (GCLK) if the CDDIS register bit 0 is set.
-이 표시는 GCD (Global Clock Module)가 CDDIS 레지스터 비트 0이 설정되어 있으면 CPU 클럭 도메인 (GCLK)을 끄는 데 사용됩니다.


Special Considerations for Entry to Low Power Modes
-저전력 모드 진입시 특별 고려 사항


Some bus master modules – DMA, High-End Timer Transfer Units (HTUx), and Parameter Overlay Module (POM), can have ongoing transactions when the application wants to enter a low power mode to turn off the clocks to those modules. 
-DMA, 하이 엔드 타이머 전송 장치 (HTUx) 및 매개 변수 오버레이 모듈 (POM)과 같은 일부 버스 마스터 모듈은 응용 프로그램이 저전력 모드로 전환하여 해당 모듈에 대한 클록을 끄려는 경우 진행중인 트랜잭션을 가질 수 있습니다.
This is not recommended as it could leave the device in an unpredictable state. 
-장치가 예기치 않은 상태가 될 수 있으므로 권장하지 않습니다.
Refer to the individual module user guides for more information about the sequence to be followed to safely enter a low-power mode.
-저전력 모드로 안전하게 들어가기위한 순서에 대한 자세한 내용은 개별 모듈 사용자 안내서를 참조하십시오.


Selecting Clock Source Upon Wake Up
-웨이크 업시 클럭 소스 선택


The domains for CPU clock (GCLKx), the system clock (HCLK) and the peripheral clock (VCLKx) use the same clock source selected via the GHVSRC field of the GHVSRC register. 
-CPU 클럭 (GCLKx), 시스템 클록 (HCLK) 및 주변 클록 (VCLKx)에 대한 도메인은 GHVSRC 레지스터의 GHVSRC 필드를 통해 선택된 동일한 클럭 소스를 사용합니다.
The GHVSRC register also allows the application to choose the clock source after wake up via the GHVWAKE field.
-GHVSRC 레지스터는 또한 애플리케이션이 GHVWAKE 필드를 통해 웨이크 업 후 클럭 소스를 선택할 수 있도록합니다.
When a wake up condition is detected, if the selected wake up clock source is not already active, the global clock module (GCM) will enable this selected clock source, wait for it to become valid, and then use it for the GCLK, HCLK and VCLKx domains. 
-웨이크 업 조건이 감지되면 선택된 웨이크 업 클럭 소스가 아직 활성화되어 있지 않으면 글로벌 클럭 모듈 (GCM)이이 클럭 소스를 활성화하고 클럭 소스가 유효해질 때까지 기다린 후 GCLK, HCLK 및 VCLKx 도메인.
The other clock domains VCLKAx and RTICLK retain the configuration for their clock source selection registers – VCLKASRC, VCLKACON1 and RCLKSRC.
-다른 클록 도메인 VCLKAx 및 RTICLK는 클럭 소스 선택 레지스터 (VCLKASRC, VCLKACON1 및 RCLKSRC)의 구성을 유지합니다.


Clock Test Mode(클럭 테스트 모드)

The RM57Lx microcontrollers support a test mode which allows a user to bring out several different clock sources and clock domains on to the ECLK1 terminal in addition to outputting the external clock. 
-RM57Lx 마이크로 컨트롤러는 사용자가 외부 클록을 출력 할 수있을뿐만 아니라 ECLK1 터미널에 여러 클럭 소스와 클럭 도메인을 가져올 수있는 테스트 모드를 지원한다.
This is very useful information for debug purposes. 
-이것은 디버그 목적에 매우 유용한 정보입니다.
Each clock source also has a corresponding clock source valid status flag in the Clock Source Valid Status (CSVSTAT) register. 
-각 클럭 소스는 클럭 소스 유효 상태 (CSVSTAT) 레지스터에 해당 클록 소스 유효 상태 플래그도 가지고 있습니다.
The clock source valid status flags can also be brought out on to the N2HET1[12] terminal in this clock test mode.
-클럭 소스 유효 상태 플래그는이 클럭 테스트 모드에서 N2HET1 [12] 단자로 가져올 수 있습니다.
The clock test mode is controlled by the CLKTEST register in the system module register frame (see Section 2.5.1.31).
-클럭 테스트 모드는 시스템 모듈 레지스터 프레임의 CLKTEST 레지스터에 의해 제어됩니다 (2.5.1.31 절 참조).
The clock test mode is enabled by writing 0x5 to the CLK_TEST_EN field.
-클럭 테스트 모드는 CLK_TEST_EN 필드에 0x5을 기록하여 활성화됩니다.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.135)

The signal to be brought out on to the ECLK1 terminal is defined by the SEL_ECP_PIN field, and the signal to be brought out on to the N2HET1[12] terminal is defined by the SEL_GIO_PIN field. 
-ECLK1 단자에 출력되는 신호는 SEL_ECP_PIN 필드에 의해 정의되고, N2HET1 [12] 단자에 출력되는 신호는 SEL_GIO_PIN 필드에 의해 정의됩니다.
The choices for these selections are defined in Table 2-12.
-이 선택 항목의 선택은 표 2-12에 정의되어 있습니다.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
(p.136)

Embedded Trace Macrocell (ETM-R5)


The RM57Lx microcontrollers contain an ETM-R5 module with a 32-bit internal data port. 
-RM57Lx 마이크로 컨트롤러에는 32 비트 내부 데이터 포트가있는 ETM-R5 모듈이 포함되어 있습니다.
The ETM-R5 module is connected to a TPIU with a 32-bit data bus; the TPIU provides a 35-bit (32-bit data and 3-bit control) external interface for trace. 
-ETM-R5 모듈은 32 비트 데이터 버스로 TPIU에 연결됩니다. TPIU는 추적을위한 35 비트 (32 비트 데이터 및 3 비트 제어) 외부 인터페이스를 제공합니다.
The ETM-R5 is CoreSight compliant and follows the ETM v3 specification; for more details see the ARM CoreSight ETM-R5 TRM specification.
-ETM-R5는 CoreSight와 호환되며 ETM v3 사양을 따릅니다. 자세한 내용은 ARM CoreSight ETM-R5 TRM 사양을 참조하십시오.
The ETM clock source is selected as either VCLK or the external ETMTRACECLKIN pin. The selection is done by the EXTCTLOUT control bits of the TPIU EXTCTL_Out_Port register. 
-ETM 클럭 소스는 VCLK 또는 외부 ETMTRACECLKIN 핀으로 선택됩니다. 선택은 TPIU EXTCTL_Out_Port 레지스터의 EXTCTLOUT 제어 비트에 의해 수행됩니다.
The address of this register is TPIU base address + 0x404.
-이 레지스터의 주소는 TPIU 기본 주소 + 0x404입니다.
Before you begin accessing TPIU registers, the TPIU should be unlocked via the CoreSight key and 1h or 2h should be written to this register.
-TPIU 레지스터 액세스를 시작하기 전에 CoreSight 키를 통해 TPIU의 잠금을 해제하고 1h 또는 2h를이 레지스터에 기록해야합니다.


Safety Considerations for Clocks

The RM57Lx microcontrollers are targeted for use in several safety-critical applications. 
-RM57Lx 마이크로 컨트롤러는 몇 가지 안전 필수 어플리케이션에서 사용하기 위해 개발되었습니다.
The following sections describe the internal or external monitoring mechanisms that detect and signal clock source failures.
-다음 절에서는 클럭 소스 오류를 감지하고 신호를 보내는 내부 또는 외부 모니터링 메커니즘에 대해 설명합니다.


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.137)

Oscillator Monitor

The oscillator clock frequency is monitored by a dedicated circuitry called CLKDET using the HF LPO as the reference clock. 
-발진기 클럭 주파수는 HF LPO를 기준 클럭으로 사용하는 CLKDET이라는 전용 회로로 모니터링됩니다.
The CLKDET flags an oscillator fail condition whenever the OSCIN frequency falls outside of a range which is defined by the HF LPO frequency.
-CLKDET은 OSCIN 주파수가 HF LPO 주파수에 의해 정의 된 범위를 벗어날 때마다 오실레이터 실패 조건을 표시합니다.
The valid OSCIN range is defined as a minimum of f(HF LPO) / 4 to a maximum of f(HF LPO) * 4.
-유효한 OSCIN 범위는 최소 f (HF LPO) / 4 ~ 최대 f (HF LPO) * 4로 정의됩니다.
The untrimmed HF LPO frequency on this device can range from 5.5 MHz to 19.5 MHz. This results in a valid OSCIN frequency range depicted in Figure 2-7.
-이 장치에서 트리밍되지 않은 HF LPO 주파수는 5.5MHz ~ 19.5MHz 범위 일 수 있습니다. 그 결과 그림 2-7에 나와있는 유효한 OSCIN 주파수 범위가됩니다.
The application can select the device response to an oscillator fail indication. 
-애플리케이션은 발진기 오류 표시에 대한 장치 응답을 선택할 수 있습니다.
Refer to Chapter 14 for more details on the oscillator monitoring and the system response choices.
-오실레이터 모니터링 및 시스템 응답 선택에 대한 자세한 내용은 14 장을 참조하십시오.


PLL Slip Detector

slip is detected by the slip detector under the following conditions:
-슬립은 다음 조건 하에서 슬립 검출기에 의해 검출된다 :
1. Reference cycle slip, RFSLIP — the output clock is running too fast relative to the reference clock
-기준 싸이클 슬립, RFSLIP - 출력 클럭이 기준 클럭에 비해 너무 빠르게 실행 중입니다.
2. Feedback cycle slip, FBSLIP — the output clock is running too slow relative to the reference clock
-피드백 사이클 슬립, FBSLIP - 출력 클럭이 기준 클럭에 비해 너무 느리게 실행 됨
The device also includes optional filters that can be enabled before a slip indication from the PLL is actually logged in the system module Global Status Register (GLBSTAT). 
-이 장치에는 PLL의 슬립 표시가 실제로 시스템 모듈 GLBSTAT (Global Status Register)에 기록되기 전에 활성화 할 수있는 선택적 필터가 포함되어 있습니다.
Also, once a PLL slip condition is logged in the system module global status register, the application can choose the device’s response to the slip indication. 
-또한 PLL 슬립 상태가 시스템 모듈 글로벌 상태 레지스터에 기록되면 애플리케이션은 슬립 표시에 대한 장치의 응답을 선택할 수 있습니다.
Refer to Chapter 14 for more details on PLL slip and the system response choices.
-PLL 슬립 및 시스템 응답 선택에 대한 자세한 내용은 14 장을 참조하십시오.



External Clock Monitor


The microcontrollers support two terminals called ECLK1 and ECLK2 – External Clock, which are used to output a slow frequency which is divided down from the device system clock frequency. 
-마이크로 컨트롤러는 ECLK1 및 ECLK2 - 외부 클록 (External Clock)이라는 두 개의 터미널을 지원합니다.이 클록은 장치 시스템 클록 주파수와 구분되는 느린 주파수를 출력하는 데 사용됩니다.
An external circuit can monitor the ECLK1 and/or ECLK2 frequency in order to check that the device is operating at the correct frequency.
-외부 회로는 ECLK1 및 / 또는 ECLK2 주파수를 모니터링하여 장치가 올바른 주파수로 작동하는지 확인할 수 있습니다.
The frequency of the signal output on the ECLKx pin can be divided down by 1 to 65536 from the peripheral clock (VCLK) frequency using the External Clock Prescaler Control Register (ECPCNTL) for ECLK1 and ECPCNTL1 for ECLK2. 
-ECLKx 핀의 신호 출력 주파수는 ECLK1 용 외부 클럭 프리 스케일러 제어 레지스터 (ECPCNTL)와 ECLK2 용 ECPCNTL1을 사용하여 주변 클록 (VCLK) 주파수에서 1 ~ 65536 분주 할 수 있습니다.
The actual clock output on ECLK1 is enabled by setting the ECP CLK FUN bit of the SYSPC1 control register. 
-ECLK1의 실제 클록 출력은 SYSPC1 제어 레지스터의 ECP CLK FUN 비트를 설정하여 활성화됩니다.
By default, the ECLK1 terminal is in GIO mode. 
-기본적으로 ECLK1 터미널은 GIO 모드입니다.
ECLK2 functionality can be enabled by writing 5h to the ECP_KEY field of the ECPCNTL1 register.
-ECPCNTL1 레지스터의 ECP_KEY 필드에 5h를 기록하여 ECLK2 기능을 활성화 할 수 있습니다.

NOTE: ECLK2 is multiplexed with EMIF_CLK and ECLK2 is not a primary function after reset. 
-참고 : ECLK2는 EMIF_CLK와 다중화되며 ECLK2는 재설정 후에 기본 기능이 아닙니다.
User will need to select ECLK2 to be brought out to the terminal using IOMM module.
-사용자는 IOMM 모듈을 사용하여 터미널로 가져올 ECLK2를 선택해야합니다.


Dual-Clock Comparators

The microcontrollers include two instances of the dual-clock comparator module. 
-마이크로 컨트롤러에는 듀얼 클록 비교기 모듈의 두 인스턴스가 포함되어있다.
This module includes two down counters which independently count from two separate seed values at the rate of two independent clock frequencies. 
-이 모듈은 독립적 인 두 클록 주파수의 속도로 두 개의 개별 시드 값에서 독립적으로 카운트하는 두 개의 다운 카운터를 포함합니다.
One of the clock inputs is a reference clock input, selectable between the main oscillator or the HF LPO in functional mode. 
-클록 입력 중 하나는 기준 클록 입력이며 기능 모드에서 주 발진기 또는 HF LPO 사이에서 선택 가능하다.
The second clock input is selectable from among a set of defined signals as described in Section 2.4.6.4.1 and Section 2.4.6.4.2. 
-두 번째 클럭 입력은 섹션 2.4.6.4.1 및 섹션 2.4.6.4.2에서 설명한대로 정의 된 신호 세트 중에서 선택할 수 있습니다.
This mechanism can be used to use a known-good clock to measure the frequency of another clock.
-이 메커니즘은 알려진 클럭을 사용하여 다른 클록의 주파수를 측정하는 데 사용할 수 있습니다.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.138)
DCC1

As can be seen, the main oscillator (OSCIN) can be used for counter 0 as a “known-good” reference clock. 
-알 수 있듯이, 주 오실레이터 (OSCIN)는 카운터 0에 "잘 알려진"기준 클록으로 사용될 수 있습니다.
The clock for counter 1 can be selected from among 8 options. Refer to the DCC module user guide for more details on the DCC usage.
-카운터 1 클록 8 옵션 중에서 선택할 수있다. DCC에 사용에 대한 자세한 내용은 DCC 모듈 사용 설명서를 참조하십시오.


DCC2

As can be seen, the main oscillator (OSCIN) can be used for counter 0 as a “known-good” reference clock. 
-알 수 있듯이, 주 오실레이터 (OSCIN)는 카운터 0에 "잘 알려진"기준 클록으로 사용될 수 있습니다.
The clock for counter 1 can be selected from among 2 options. Refer to the DCC module user guide for more details on the DCC usage.
-카운터 1의 클럭은 2 가지 옵션 중에서 선택할 수 있습니다. DCC에 사용에 대한 자세한 내용은 DCC 모듈 사용 설명서를 참조하십시오.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------(p.139)

System and Peripheral Control Registers
-시스템 및 주변 장치 제어 레지스터

The following sections describe the system and peripheral control registers of the RM57Lx microcontroller.
-다음 절에서는 RM57Lx 마이크로 컨트롤러의 시스템 및 주변 장치 제어 레지스터에 대해 설명합니다

Primary System Control Registers (SYS)
-주 시스템 제어 레지스터 (SYS)

This section describes the SYSTEM registers. 
-이 절에서는 SYSTEM 레지스터에 대해 설명합니다.
These registers are divided into two separate frames. 
-이 레지스터는 2 개의 개별 프레임으로 분할됩니다.
The start address of the primary system module frame is FFFF FF00h. 
-1 차 시스템 모듈 프레임의 시작 주소는 FFFF FF00h입니다.
The start address of the secondary system module frame is FFFF E100h. 
-보조 시스템 모듈 프레임의 시작 주소는 FFFF E100h입니다.
The registers support 8-, 16-, and 32-bit writes. 
-레지스터는 8, 16 및 32 비트 쓰기를 지원합니다.
The offset is relative to the system module frame start address.
-오프셋은 시스템 모듈 프레임 시작 주소를 기준으로합니다.

Table 2-18 contains a list of the primary system control registers.
-표 2-18에는 주 시스템 제어 레지스터 목록이 있습니다.

