Fitter report for Lab1Demo
Wed Sep 02 12:38:01 2020
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Sep 02 12:38:01 2020       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; Lab1Demo                                    ;
; Top-level Entity Name           ; GAME_TOP                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,450 / 41,910 ( 11 % )                     ;
; Total registers                 ; 3485                                        ;
; Total pins                      ; 45 / 499 ( 9 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 17,408 / 5,662,720 ( < 1 % )                ;
; Total RAM Blocks                ; 2 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.8%      ;
;     Processor 3            ;  10.5%      ;
;     Processor 4            ;  10.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; resetN~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; BIRD_TOP:bird_top|birdDraw:generate_birds_id[3].birddraw|RGBout[5]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdDraw:generate_birds_id[3].birddraw|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[0]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[1]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[10]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[10]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[11]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[13]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[15]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[31]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[13]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[15]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[19]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[19]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[22]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[23]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[23]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|shit_counter[1]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|shit_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|shit_counter[8]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|shit_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|shit_counter[31]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|shit_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|topLeftX_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|topLeftX_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|topLeftX_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|topLeftX_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|topLeftX_FixedPoint[15]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|topLeftX_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[7]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[8]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[13]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[31]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[13]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[15]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[17]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[17]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[19]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[19]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[20]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[22]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[23]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[23]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[25]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[25]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[26]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[27]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[27]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[28]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[28]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[29]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[29]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[30]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[30]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[1]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[4]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[11]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[12]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[12]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[13]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[15]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[17]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[22]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[22]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[23]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[23]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[31]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[5]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[5]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[13]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[15]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[17]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[17]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[20]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[22]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[23]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[23]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[24]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[24]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; GROUND_TOP:ground_top|dynamic_groundLogic:dynamic_groundlogic|topLeftY_FixedPoint[14]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; GROUND_TOP:ground_top|dynamic_groundLogic:dynamic_groundlogic|topLeftY_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; GROUND_TOP:ground_top|dynamic_groundLogic:dynamic_groundlogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; GROUND_TOP:ground_top|dynamic_groundLogic:dynamic_groundlogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; GROUND_TOP:ground_top|dynamic_groundLogic:dynamic_groundlogic|topLeftY_FixedPoint[18]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; GROUND_TOP:ground_top|dynamic_groundLogic:dynamic_groundlogic|topLeftY_FixedPoint[18]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PICKUP_TOP:pickup_top|pickupLogic:pickuplogic|topLeftX_FixedPoint[9]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PICKUP_TOP:pickup_top|pickupLogic:pickuplogic|topLeftX_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; PICKUP_TOP:pickup_top|pickupLogic:pickuplogic|topLeftX_FixedPoint[15]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PICKUP_TOP:pickup_top|pickupLogic:pickuplogic|topLeftX_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PLAYER_TOP:player_top|playerDraw:playerdraw|RGBout[4]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PLAYER_TOP:player_top|playerDraw:playerdraw|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|isActive                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|isActive~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[15]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[17]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[17]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[27]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[27]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[30]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[30]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[14]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[14]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotDraw:generate_shots_id[4].shotdraw|RGBout[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotDraw:generate_shots_id[4].shotdraw|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftX_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[4]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[4]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[5]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[5]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[22]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[23]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[23]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[2]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[5]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[5]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftX_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[22]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[29]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[29]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[30]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[30]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[2]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[3]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[3]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[14]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftX_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[4]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[4]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftX_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[2]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[3]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[3]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[5]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[5]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[17]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[17]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[18]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[18]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftX_FixedPoint[13]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftX_FixedPoint[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftX_FixedPoint[14]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftX_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftX_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftX_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[17]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[17]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[18]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[18]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[19]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[19]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[20]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[29]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[29]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[30]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[30]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[0]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[0]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[2]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[3]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[3]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[5]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[5]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftX_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[2]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[5]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[5]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[15]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[27]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[27]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[28]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[28]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[29]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[29]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftX_FixedPoint[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftX_FixedPoint[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftX_FixedPoint[3]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftX_FixedPoint[3]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftX_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftX_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[15]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[17]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[17]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[20]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[0]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[0]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[2]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[3]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[3]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[4]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[4]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[13]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[15]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftX_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftY_FixedPoint[13]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftY_FixedPoint[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftY_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftY_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftY_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftY_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:ones_counter|count[1]                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:ones_counter|count[1]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:ones_counter|count[3]                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:ones_counter|count[3]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; TREE_TOP:tree_top|treeDraw:generate_trees_id[3].treedraw|RGBout[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeDraw:generate_trees_id[3].treedraw|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeDraw:generate_trees_id[4].treedraw|RGBout[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeDraw:generate_trees_id[4].treedraw|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeDraw:generate_trees_id[8].treedraw|RGBout[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeDraw:generate_trees_id[8].treedraw|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[18]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[18]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[20]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[24]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[24]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[25]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[25]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[30]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[30]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[14]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[18]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[18]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[20]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[23]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[23]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[20]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[24]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[24]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[30]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[30]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[13]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[14]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[20]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[21]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[7]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[18]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[18]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[22]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[17]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[17]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[22]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[31]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftY_FixedPoint[11]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftY_FixedPoint[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftY_FixedPoint[19]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftY_FixedPoint[19]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[13]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[13]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[28]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[28]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftY_FixedPoint[14]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftY_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftY_FixedPoint[31]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftY_FixedPoint[31]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[10]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[10]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[14]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[14]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[17]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[17]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[28]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[28]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|isActive                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|isActive~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[8]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[8]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[9]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[9]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[12]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[12]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[28]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[28]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[29]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[29]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftY_FixedPoint[6]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftY_FixedPoint[6]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftY_FixedPoint[26]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftY_FixedPoint[26]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftY_FixedPoint[27]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftY_FixedPoint[27]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftY_FixedPoint[15]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftY_FixedPoint[15]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftY_FixedPoint[16]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftY_FixedPoint[16]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftY_FixedPoint[25]                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftY_FixedPoint[25]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; VGA_Controller:vga|H_Cont[7]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:vga|H_Cont[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; VGA_Controller:vga|H_Cont[10]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:vga|H_Cont[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; VGA_Controller:vga|V_Cont[1]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:vga|V_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; VGA_Controller:vga|V_Cont[3]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:vga|V_Cont[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; VGA_Controller:vga|V_Cont[7]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:vga|V_Cont[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; game_controller:gamecontroller|cooldown[1]                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|cooldown[1]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; game_controller:gamecontroller|cooldown[17]                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|cooldown[17]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; game_controller:gamecontroller|current_tree[0]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|current_tree[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; game_controller:gamecontroller|current_tree[6]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|current_tree[6]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; game_controller:gamecontroller|levelFSM:level_fsm|level[0]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|levelFSM:level_fsm|level[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[0]                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[4]                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[8]                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[10]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[10]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[11]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[12]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[12]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[13]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[14]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[14]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[15]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[16]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[16]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; game_controller:gamecontroller|power_up_counter[17]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|power_up_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; game_controller:gamecontroller|red_counter[1]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|red_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; game_controller:gamecontroller|red_counter[11]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|red_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; game_controller:gamecontroller|red_counter[28]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|red_counter[28]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; game_controller:gamecontroller|red_counter[31]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|red_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; game_controller:gamecontroller|tree_counter[17]                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:gamecontroller|tree_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]~DUPLICATE                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]~DUPLICATE           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]~DUPLICATE    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_k9i:auto_generated|counter_reg_bit[2]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_k9i:auto_generated|counter_reg_bit[2]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_k9i:auto_generated|counter_reg_bit[3]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_k9i:auto_generated|counter_reg_bit[3]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_k9i:auto_generated|counter_reg_bit[4]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_k9i:auto_generated|counter_reg_bit[4]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; ADC_CONVST    ; PIN_Y21       ; QSF Assignment ;
; Location     ;                ;              ; ADC_DIN       ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; ADC_DOUT      ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCLK      ; PIN_W24       ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCDAT    ; PIN_AJ29      ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK   ; PIN_AH29      ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK      ; PIN_AF30      ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT    ; PIN_AF29      ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK   ; PIN_AG30      ; QSF Assignment ;
; Location     ;                ;              ; AUD_I2C_SCLK  ; PIN_Y24       ; QSF Assignment ;
; Location     ;                ;              ; AUD_I2C_SDAT  ; PIN_Y23       ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK       ; PIN_AH30      ; QSF Assignment ;
; Location     ;                ;              ; HEX0[0]       ; PIN_W17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[1]       ; PIN_V18       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[2]       ; PIN_AG17      ; QSF Assignment ;
; Location     ;                ;              ; HEX0[3]       ; PIN_AG16      ; QSF Assignment ;
; Location     ;                ;              ; HEX0[4]       ; PIN_AH17      ; QSF Assignment ;
; Location     ;                ;              ; HEX0[5]       ; PIN_AG18      ; QSF Assignment ;
; Location     ;                ;              ; HEX0[6]       ; PIN_AH18      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[0]       ; PIN_AF16      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[1]       ; PIN_V16       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[2]       ; PIN_AE16      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[3]       ; PIN_AD17      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[4]       ; PIN_AE18      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[5]       ; PIN_AE17      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[6]       ; PIN_V17       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[0]       ; PIN_AA21      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[1]       ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[2]       ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[3]       ; PIN_Y17       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[4]       ; PIN_Y18       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[5]       ; PIN_AF18      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[6]       ; PIN_W16       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[0]       ; PIN_Y19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[1]       ; PIN_W19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[2]       ; PIN_AD19      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[3]       ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[4]       ; PIN_AC20      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[5]       ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[6]       ; PIN_AD20      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[0]       ; PIN_AD21      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[1]       ; PIN_AG22      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[2]       ; PIN_AE22      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[3]       ; PIN_AE23      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[4]       ; PIN_AG23      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[5]       ; PIN_AF23      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[6]       ; PIN_AH22      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[0]       ; PIN_AF21      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[1]       ; PIN_AG21      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[2]       ; PIN_AF20      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[3]       ; PIN_AG20      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[4]       ; PIN_AE19      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[5]       ; PIN_AF19      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[6]       ; PIN_AB21      ; QSF Assignment ;
; Location     ;                ;              ; LEDR[3]       ; PIN_AD24      ; QSF Assignment ;
; Location     ;                ;              ; LEDR[4]       ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; MICROPHON_LED ; PIN_AC22      ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK       ; PIN_AB25      ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT       ; PIN_AA25      ; QSF Assignment ;
; Location     ;                ;              ; ball_toggle   ; PIN_AA24      ; QSF Assignment ;
; Location     ;                ;              ; ir_write      ; PIN_AB23      ; QSF Assignment ;
; Location     ;                ;              ; numKey[0]     ; PIN_AF25      ; QSF Assignment ;
; Location     ;                ;              ; numKey[1]     ; PIN_AE24      ; QSF Assignment ;
; Location     ;                ;              ; numKey[2]     ; PIN_AF24      ; QSF Assignment ;
; Location     ;                ;              ; numKey[3]     ; PIN_AB22      ; QSF Assignment ;
; Location     ;                ;              ; sound_on      ; PIN_AC23      ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; AUD_ADCDAT    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; AUD_ADCLRCK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; AUD_BCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; AUD_DACDAT    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; AUD_DACLRCK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; AUD_I2C_SCLK  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; AUD_I2C_SDAT  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; AUD_XCK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; HEX0[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; HEX0[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; HEX0[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; HEX0[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; HEX0[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; HEX0[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; HEX0[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; MICROPHON_LED ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; PS2_CLK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; GAME_TOP       ;              ; PS2_DAT       ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10672 ) ; 0.00 % ( 0 / 10672 )       ; 0.00 % ( 0 / 10672 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10672 ) ; 0.00 % ( 0 / 10672 )       ; 0.00 % ( 0 / 10672 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9681 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 182 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 800 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/output_files/Lab1Demo.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,450 / 41,910        ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 4,450                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,743 / 41,910        ; 11 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,267                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,183                 ;       ;
;         [c] ALMs used for registers                         ; 293                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 308 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 15 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 15                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 587 / 4,191           ; 14 %  ;
;     -- Logic LABs                                           ; 587                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 7,425                 ;       ;
;     -- 7 input functions                                    ; 81                    ;       ;
;     -- 6 input functions                                    ; 1,516                 ;       ;
;     -- 5 input functions                                    ; 877                   ;       ;
;     -- 4 input functions                                    ; 473                   ;       ;
;     -- <=3 input functions                                  ; 4,478                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 286                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,485                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,120 / 83,820        ; 4 %   ;
;         -- Secondary logic registers                        ; 365 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,149                 ;       ;
;         -- Routing optimization registers                   ; 336                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 45 / 499              ; 9 %   ;
;     -- Clock pins                                           ; 3 / 11                ; 27 %  ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 17,408 / 5,662,720    ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.7% / 2.7% / 2.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 17.4% / 17.2% / 17.8% ;       ;
; Maximum fan-out                                             ; 3104                  ;       ;
; Highest non-global fan-out                                  ; 415                   ;       ;
; Total fan-out                                               ; 41520                 ;       ;
; Average fan-out                                             ; 3.67                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4196 / 41910 ( 10 % ) ; 57 / 41910 ( < 1 % ) ; 198 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4196                  ; 57                   ; 198                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4336 / 41910 ( 10 % ) ; 77 / 41910 ( < 1 % ) ; 333 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1187                  ; 19                   ; 62                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3073                  ; 31                   ; 80                             ; 0                              ;
;         [c] ALMs used for registers                         ; 76                    ; 27                   ; 191                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 154 / 41910 ( < 1 % ) ; 20 / 41910 ( < 1 % ) ; 136 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 14 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 1 / 41910 ( < 1 % )            ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 14                    ; 0                    ; 1                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 535 / 4191 ( 13 % )   ; 13 / 4191 ( < 1 % )  ; 44 / 4191 ( 1 % )              ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 535                   ; 13                   ; 44                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 7083                  ; 91                   ; 251                            ; 0                              ;
;     -- 7 input functions                                    ; 81                    ; 0                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 1440                  ; 12                   ; 64                             ; 0                              ;
;     -- 5 input functions                                    ; 807                   ; 25                   ; 45                             ; 0                              ;
;     -- 4 input functions                                    ; 435                   ; 17                   ; 21                             ; 0                              ;
;     -- <=3 input functions                                  ; 4320                  ; 37                   ; 121                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 19                    ; 27                   ; 240                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 2524 / 83820 ( 3 % )  ; 91 / 83820 ( < 1 % ) ; 505 / 83820 ( < 1 % )          ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 323 / 83820 ( < 1 % ) ; 8 / 83820 ( < 1 % )  ; 34 / 83820 ( < 1 % )           ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 2524                  ; 91                   ; 534                            ; 0                              ;
;         -- Routing optimization registers                   ; 323                   ; 8                    ; 5                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 45                    ; 0                    ; 0                              ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                    ; 17408                          ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                    ; 20480                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 0 / 553 ( 0 % )       ; 0 / 553 ( 0 % )      ; 2 / 553 ( < 1 % )              ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 0                     ; 142                  ; 841                            ; 1                              ;
;     -- Registered Input Connections                         ; 0                     ; 108                  ; 579                            ; 0                              ;
;     -- Output Connections                                   ; 305                   ; 237                  ; 34                             ; 408                            ;
;     -- Registered Output Connections                        ; 12                    ; 237                  ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 38515                 ; 936                  ; 3186                           ; 417                            ;
;     -- Registered Connections                               ; 9890                  ; 717                  ; 1740                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 0                    ; 305                            ; 0                              ;
;     -- sld_hub:auto_hub                                     ; 0                     ; 20                   ; 228                            ; 131                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 305                   ; 228                  ; 64                             ; 278                            ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 131                  ; 278                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 19                    ; 45                   ; 120                            ; 4                              ;
;     -- Output Ports                                         ; 46                    ; 62                   ; 49                             ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 20                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 35                             ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 24                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 21                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 35                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 29                   ; 37                             ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 3104                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; KEY[1]   ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; W25   ; 5B       ; 89           ; 20           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; V25   ; 5B       ; 89           ; 20           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; resetN   ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 2691                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_BLANK_N ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 30 / 80 ( 38 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; resetN                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; SW[1]       ; Incomplete set of assignments        ;
; SW[2]       ; Incomplete set of assignments        ;
; SW[3]       ; Incomplete set of assignments        ;
; SW[4]       ; Incomplete set of assignments        ;
; SW[5]       ; Incomplete set of assignments        ;
; SW[6]       ; Incomplete set of assignments        ;
; VGA_R[0]    ; Missing drive strength and slew rate ;
; VGA_R[1]    ; Missing drive strength and slew rate ;
; VGA_R[2]    ; Missing drive strength and slew rate ;
; VGA_R[3]    ; Missing drive strength and slew rate ;
; VGA_R[4]    ; Missing drive strength and slew rate ;
; VGA_R[5]    ; Missing drive strength and slew rate ;
; VGA_R[6]    ; Missing drive strength and slew rate ;
; VGA_R[7]    ; Missing drive strength and slew rate ;
; VGA_G[0]    ; Missing drive strength and slew rate ;
; VGA_G[1]    ; Missing drive strength and slew rate ;
; VGA_G[2]    ; Missing drive strength and slew rate ;
; VGA_G[3]    ; Missing drive strength and slew rate ;
; VGA_G[4]    ; Missing drive strength and slew rate ;
; VGA_G[5]    ; Missing drive strength and slew rate ;
; VGA_G[6]    ; Missing drive strength and slew rate ;
; VGA_G[7]    ; Missing drive strength and slew rate ;
; VGA_B[0]    ; Missing drive strength and slew rate ;
; VGA_B[1]    ; Missing drive strength and slew rate ;
; VGA_B[2]    ; Missing drive strength and slew rate ;
; VGA_B[3]    ; Missing drive strength and slew rate ;
; VGA_B[4]    ; Missing drive strength and slew rate ;
; VGA_B[5]    ; Missing drive strength and slew rate ;
; VGA_B[6]    ; Missing drive strength and slew rate ;
; VGA_B[7]    ; Missing drive strength and slew rate ;
; VGA_HS      ; Missing drive strength and slew rate ;
; VGA_VS      ; Missing drive strength and slew rate ;
; VGA_SYNC_N  ; Missing drive strength and slew rate ;
; VGA_BLANK_N ; Missing drive strength and slew rate ;
; VGA_CLK     ; Missing drive strength and slew rate ;
; SW[9]       ; Incomplete set of assignments        ;
; SW[7]       ; Incomplete set of assignments        ;
; SW[0]       ; Incomplete set of assignments        ;
; SW[8]       ; Incomplete set of assignments        ;
; KEY[0]      ; Missing location assignment          ;
+-------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                  ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |GAME_TOP                                                                                                                               ; 4450.0 (1.0)         ; 4743.0 (1.0)                     ; 307.5 (0.0)                                       ; 14.5 (0.0)                       ; 0.0 (0.0)            ; 7425 (2)            ; 3485 (0)                  ; 0 (0)         ; 17408             ; 2     ; 0          ; 45   ; 0            ; |GAME_TOP                                                                                                                                                                                                                                                                                                                                            ; GAME_TOP                          ; work         ;
;    |BIRD_TOP:bird_top|                                                                                                                  ; 650.9 (0.0)          ; 668.7 (0.0)                      ; 24.2 (0.0)                                        ; 6.4 (0.0)                        ; 0.0 (0.0)            ; 1188 (0)            ; 592 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top                                                                                                                                                                                                                                                                                                                          ; BIRD_TOP                          ; work         ;
;       |birdDraw:generate_birds_id[0].birddraw|                                                                                          ; 3.8 (3.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birdDraw:generate_birds_id[0].birddraw                                                                                                                                                                                                                                                                                   ; birdDraw                          ; work         ;
;       |birdDraw:generate_birds_id[1].birddraw|                                                                                          ; 3.0 (3.0)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birdDraw:generate_birds_id[1].birddraw                                                                                                                                                                                                                                                                                   ; birdDraw                          ; work         ;
;       |birdDraw:generate_birds_id[2].birddraw|                                                                                          ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birdDraw:generate_birds_id[2].birddraw                                                                                                                                                                                                                                                                                   ; birdDraw                          ; work         ;
;       |birdDraw:generate_birds_id[3].birddraw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birdDraw:generate_birds_id[3].birddraw                                                                                                                                                                                                                                                                                   ; birdDraw                          ; work         ;
;       |birdLogic:generate_birds_id[0].birdlogic|                                                                                        ; 138.9 (138.9)        ; 144.7 (144.7)                    ; 7.0 (7.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 258 (258)           ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic                                                                                                                                                                                                                                                                                 ; birdLogic                         ; work         ;
;       |birdLogic:generate_birds_id[1].birdlogic|                                                                                        ; 148.6 (148.6)        ; 150.3 (150.3)                    ; 3.8 (3.8)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 271 (271)           ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic                                                                                                                                                                                                                                                                                 ; birdLogic                         ; work         ;
;       |birdLogic:generate_birds_id[2].birdlogic|                                                                                        ; 148.3 (148.3)        ; 152.5 (152.5)                    ; 6.2 (6.2)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 276 (276)           ; 148 (148)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic                                                                                                                                                                                                                                                                                 ; birdLogic                         ; work         ;
;       |birdLogic:generate_birds_id[3].birdlogic|                                                                                        ; 146.3 (146.3)        ; 151.8 (151.8)                    ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 275 (275)           ; 146 (146)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic                                                                                                                                                                                                                                                                                 ; birdLogic                         ; work         ;
;       |birds_mux:birds_mux|                                                                                                             ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|birds_mux:birds_mux                                                                                                                                                                                                                                                                                                      ; birds_mux                         ; work         ;
;       |square_object:generate_birds_id[0].birdssquare|                                                                                  ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|square_object:generate_birds_id[0].birdssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_birds_id[1].birdssquare|                                                                                  ; 13.3 (13.3)          ; 13.3 (13.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|square_object:generate_birds_id[1].birdssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_birds_id[2].birdssquare|                                                                                  ; 11.5 (11.5)          ; 12.0 (12.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|square_object:generate_birds_id[2].birdssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_birds_id[3].birdssquare|                                                                                  ; 11.5 (11.5)          ; 13.7 (13.7)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|BIRD_TOP:bird_top|square_object:generate_birds_id[3].birdssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;    |GROUND_TOP:ground_top|                                                                                                              ; 51.5 (0.0)           ; 54.0 (0.0)                       ; 2.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|GROUND_TOP:ground_top                                                                                                                                                                                                                                                                                                                      ; GROUND_TOP                        ; work         ;
;       |dynamic_groundDraw:dynamic_groundDraw|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|GROUND_TOP:ground_top|dynamic_groundDraw:dynamic_groundDraw                                                                                                                                                                                                                                                                                ; dynamic_groundDraw                ; work         ;
;       |dynamic_groundLogic:dynamic_groundlogic|                                                                                         ; 29.0 (29.0)          ; 30.0 (30.0)                      ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 56 (56)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|GROUND_TOP:ground_top|dynamic_groundLogic:dynamic_groundlogic                                                                                                                                                                                                                                                                              ; dynamic_groundLogic               ; work         ;
;       |square_object:dynamic_ground_square|                                                                                             ; 21.5 (21.5)          ; 23.0 (23.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|GROUND_TOP:ground_top|square_object:dynamic_ground_square                                                                                                                                                                                                                                                                                  ; square_object                     ; work         ;
;    |PICKUP_TOP:pickup_top|                                                                                                              ; 78.7 (0.0)           ; 79.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|PICKUP_TOP:pickup_top                                                                                                                                                                                                                                                                                                                      ; PICKUP_TOP                        ; work         ;
;       |pickupDraw:pickupdraw|                                                                                                           ; 9.5 (9.5)            ; 10.0 (10.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|PICKUP_TOP:pickup_top|pickupDraw:pickupdraw                                                                                                                                                                                                                                                                                                ; pickupDraw                        ; work         ;
;       |pickupLogic:pickuplogic|                                                                                                         ; 35.5 (35.5)          ; 35.5 (35.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|PICKUP_TOP:pickup_top|pickupLogic:pickuplogic                                                                                                                                                                                                                                                                                              ; pickupLogic                       ; work         ;
;       |square_object:pickupssquare|                                                                                                     ; 33.3 (33.3)          ; 34.0 (34.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|PICKUP_TOP:pickup_top|square_object:pickupssquare                                                                                                                                                                                                                                                                                          ; square_object                     ; work         ;
;    |PLAYER_TOP:player_top|                                                                                                              ; 96.6 (0.0)           ; 104.0 (0.0)                      ; 7.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 180 (0)             ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|PLAYER_TOP:player_top                                                                                                                                                                                                                                                                                                                      ; PLAYER_TOP                        ; work         ;
;       |playerDraw:playerdraw|                                                                                                           ; 2.6 (2.6)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|PLAYER_TOP:player_top|playerDraw:playerdraw                                                                                                                                                                                                                                                                                                ; playerDraw                        ; work         ;
;       |playerLogic:playerlogic|                                                                                                         ; 80.3 (80.3)          ; 85.5 (85.5)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 153 (153)           ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|PLAYER_TOP:player_top|playerLogic:playerlogic                                                                                                                                                                                                                                                                                              ; playerLogic                       ; work         ;
;       |square_object:playersquare|                                                                                                      ; 13.7 (13.7)          ; 16.3 (16.3)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|PLAYER_TOP:player_top|square_object:playersquare                                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;    |SHIT_TOP:shit_top|                                                                                                                  ; 365.6 (0.0)          ; 373.2 (0.0)                      ; 9.5 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 573 (0)             ; 239 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top                                                                                                                                                                                                                                                                                                                          ; SHIT_TOP                          ; work         ;
;       |shitDraw:generate_shits_id[0].shitdraw|                                                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitDraw:generate_shits_id[0].shitdraw                                                                                                                                                                                                                                                                                   ; shitDraw                          ; work         ;
;       |shitDraw:generate_shits_id[1].shitdraw|                                                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitDraw:generate_shits_id[1].shitdraw                                                                                                                                                                                                                                                                                   ; shitDraw                          ; work         ;
;       |shitDraw:generate_shits_id[2].shitdraw|                                                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitDraw:generate_shits_id[2].shitdraw                                                                                                                                                                                                                                                                                   ; shitDraw                          ; work         ;
;       |shitDraw:generate_shits_id[3].shitdraw|                                                                                          ; 8.0 (8.0)            ; 8.5 (8.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitDraw:generate_shits_id[3].shitdraw                                                                                                                                                                                                                                                                                   ; shitDraw                          ; work         ;
;       |shitDraw:generate_shits_id[4].shitdraw|                                                                                          ; 6.1 (6.1)            ; 6.1 (6.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitDraw:generate_shits_id[4].shitdraw                                                                                                                                                                                                                                                                                   ; shitDraw                          ; work         ;
;       |shitLogic:generate_shits_id[0].shitlogic|                                                                                        ; 36.5 (36.5)          ; 37.8 (37.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic                                                                                                                                                                                                                                                                                 ; shitLogic                         ; work         ;
;       |shitLogic:generate_shits_id[1].shitlogic|                                                                                        ; 35.5 (35.5)          ; 35.5 (35.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic                                                                                                                                                                                                                                                                                 ; shitLogic                         ; work         ;
;       |shitLogic:generate_shits_id[2].shitlogic|                                                                                        ; 36.3 (36.3)          ; 36.7 (36.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic                                                                                                                                                                                                                                                                                 ; shitLogic                         ; work         ;
;       |shitLogic:generate_shits_id[3].shitlogic|                                                                                        ; 36.5 (36.5)          ; 36.5 (36.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic                                                                                                                                                                                                                                                                                 ; shitLogic                         ; work         ;
;       |shit_mux:shit_mux|                                                                                                               ; 37.5 (37.5)          ; 38.0 (38.0)                      ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 58 (58)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|shit_mux:shit_mux                                                                                                                                                                                                                                                                                                        ; shit_mux                          ; work         ;
;       |square_object:generate_shits_id[0].shitssquare|                                                                                  ; 34.2 (34.2)          ; 35.8 (35.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shits_id[1].shitssquare|                                                                                  ; 35.0 (35.0)          ; 36.0 (36.0)                      ; 1.5 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 55 (55)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shits_id[2].shitssquare|                                                                                  ; 34.5 (34.5)          ; 36.0 (36.0)                      ; 2.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 55 (55)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shits_id[3].shitssquare|                                                                                  ; 35.5 (35.5)          ; 36.0 (36.0)                      ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 55 (55)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shits_id[4].shitssquare|                                                                                  ; 3.3 (3.3)            ; 4.8 (4.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;    |SHOT_TOP:shot_top|                                                                                                                  ; 788.5 (6.0)          ; 795.8 (6.0)                      ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1464 (16)           ; 655 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top                                                                                                                                                                                                                                                                                                                          ; SHOT_TOP                          ; work         ;
;       |shotDraw:generate_shots_id[0].shotdraw|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotDraw:generate_shots_id[0].shotdraw                                                                                                                                                                                                                                                                                   ; shotDraw                          ; work         ;
;       |shotDraw:generate_shots_id[1].shotdraw|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotDraw:generate_shots_id[1].shotdraw                                                                                                                                                                                                                                                                                   ; shotDraw                          ; work         ;
;       |shotDraw:generate_shots_id[2].shotdraw|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotDraw:generate_shots_id[2].shotdraw                                                                                                                                                                                                                                                                                   ; shotDraw                          ; work         ;
;       |shotDraw:generate_shots_id[3].shotdraw|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotDraw:generate_shots_id[3].shotdraw                                                                                                                                                                                                                                                                                   ; shotDraw                          ; work         ;
;       |shotDraw:generate_shots_id[4].shotdraw|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotDraw:generate_shots_id[4].shotdraw                                                                                                                                                                                                                                                                                   ; shotDraw                          ; work         ;
;       |shotDraw:generate_shots_id[5].shotdraw|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotDraw:generate_shots_id[5].shotdraw                                                                                                                                                                                                                                                                                   ; shotDraw                          ; work         ;
;       |shotDraw:generate_shots_id[6].shotdraw|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotDraw:generate_shots_id[6].shotdraw                                                                                                                                                                                                                                                                                   ; shotDraw                          ; work         ;
;       |shotDraw:generate_shots_id[7].shotdraw|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotDraw:generate_shots_id[7].shotdraw                                                                                                                                                                                                                                                                                   ; shotDraw                          ; work         ;
;       |shotLogic:generate_shots_id[0].shotlogic|                                                                                        ; 72.5 (72.5)          ; 73.0 (73.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (140)           ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic                                                                                                                                                                                                                                                                                 ; shotLogic                         ; work         ;
;       |shotLogic:generate_shots_id[1].shotlogic|                                                                                        ; 73.0 (73.0)          ; 73.8 (73.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (141)           ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic                                                                                                                                                                                                                                                                                 ; shotLogic                         ; work         ;
;       |shotLogic:generate_shots_id[2].shotlogic|                                                                                        ; 72.3 (72.3)          ; 72.5 (72.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (139)           ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic                                                                                                                                                                                                                                                                                 ; shotLogic                         ; work         ;
;       |shotLogic:generate_shots_id[3].shotlogic|                                                                                        ; 72.5 (72.5)          ; 72.7 (72.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (139)           ; 81 (81)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic                                                                                                                                                                                                                                                                                 ; shotLogic                         ; work         ;
;       |shotLogic:generate_shots_id[4].shotlogic|                                                                                        ; 73.2 (73.2)          ; 73.9 (73.9)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (139)           ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic                                                                                                                                                                                                                                                                                 ; shotLogic                         ; work         ;
;       |shotLogic:generate_shots_id[5].shotlogic|                                                                                        ; 72.8 (72.8)          ; 72.8 (72.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (139)           ; 86 (86)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic                                                                                                                                                                                                                                                                                 ; shotLogic                         ; work         ;
;       |shotLogic:generate_shots_id[6].shotlogic|                                                                                        ; 72.5 (72.5)          ; 72.5 (72.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (139)           ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic                                                                                                                                                                                                                                                                                 ; shotLogic                         ; work         ;
;       |shotLogic:generate_shots_id[7].shotlogic|                                                                                        ; 72.5 (72.5)          ; 72.5 (72.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (139)           ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic                                                                                                                                                                                                                                                                                 ; shotLogic                         ; work         ;
;       |shots_mux:shots_mux|                                                                                                             ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|shots_mux:shots_mux                                                                                                                                                                                                                                                                                                      ; shots_mux                         ; work         ;
;       |square_object:generate_shots_id[0].shotssquare|                                                                                  ; 24.5 (24.5)          ; 24.5 (24.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|square_object:generate_shots_id[0].shotssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shots_id[1].shotssquare|                                                                                  ; 24.5 (24.5)          ; 26.0 (26.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|square_object:generate_shots_id[1].shotssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shots_id[2].shotssquare|                                                                                  ; 24.5 (24.5)          ; 26.0 (26.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|square_object:generate_shots_id[2].shotssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shots_id[3].shotssquare|                                                                                  ; 24.5 (24.5)          ; 26.0 (26.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|square_object:generate_shots_id[3].shotssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shots_id[4].shotssquare|                                                                                  ; 24.5 (24.5)          ; 24.8 (24.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|square_object:generate_shots_id[4].shotssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shots_id[5].shotssquare|                                                                                  ; 24.3 (24.3)          ; 24.3 (24.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|square_object:generate_shots_id[5].shotssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shots_id[6].shotssquare|                                                                                  ; 24.3 (24.3)          ; 24.5 (24.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|square_object:generate_shots_id[6].shotssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_shots_id[7].shotssquare|                                                                                  ; 24.3 (24.3)          ; 25.0 (25.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|SHOT_TOP:shot_top|square_object:generate_shots_id[7].shotssquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;    |TOP_BAR_TOP:top_bar_top|                                                                                                            ; 304.2 (0.7)          ; 311.5 (0.5)                      ; 7.7 (0.0)                                         ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 408 (1)             ; 69 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top                                                                                                                                                                                                                                                                                                                    ; TOP_BAR_TOP                       ; work         ;
;       |NumbersBitMap:comb_15|                                                                                                           ; 126.8 (126.8)        ; 127.8 (127.8)                    ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 164 (164)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|NumbersBitMap:comb_15                                                                                                                                                                                                                                                                                              ; NumbersBitMap                     ; work         ;
;       |NumbersBitMap:comb_16|                                                                                                           ; 127.7 (127.7)        ; 129.0 (129.0)                    ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|NumbersBitMap:comb_16                                                                                                                                                                                                                                                                                              ; NumbersBitMap                     ; work         ;
;       |digits_mux:digits_mux|                                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|digits_mux:digits_mux                                                                                                                                                                                                                                                                                              ; digits_mux                        ; work         ;
;       |one_sec_counter:one_sec_counter|                                                                                                 ; 20.2 (20.2)          ; 22.5 (22.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|one_sec_counter:one_sec_counter                                                                                                                                                                                                                                                                                    ; one_sec_counter                   ; work         ;
;       |square_object:generate_timers_id[0].digitssquare|                                                                                ; 5.5 (5.5)            ; 6.5 (6.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare                                                                                                                                                                                                                                                                   ; square_object                     ; work         ;
;       |square_object:generate_timers_id[1].digitssquare|                                                                                ; 3.8 (3.8)            ; 5.7 (5.7)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare                                                                                                                                                                                                                                                                   ; square_object                     ; work         ;
;       |timer_4_digits_counter:timer_inst|                                                                                               ; 18.3 (8.2)           ; 18.5 (8.2)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (16)             ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst                                                                                                                                                                                                                                                                                  ; timer_4_digits_counter            ; work         ;
;          |decimal_down_counter:ones_counter|                                                                                            ; 6.7 (6.7)            ; 6.8 (6.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:ones_counter                                                                                                                                                                                                                                                ; decimal_down_counter              ; work         ;
;          |decimal_down_counter:tens_counter|                                                                                            ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:tens_counter                                                                                                                                                                                                                                                ; decimal_down_counter              ; work         ;
;    |TREE_TOP:tree_top|                                                                                                                  ; 1520.8 (0.0)         ; 1584.0 (0.0)                     ; 66.2 (0.0)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 2441 (0)            ; 724 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top                                                                                                                                                                                                                                                                                                                          ; TREE_TOP                          ; work         ;
;       |square_object:generate_trees_id[0].treessquare|                                                                                  ; 18.2 (18.2)          ; 18.7 (18.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[0].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[10].treessquare|                                                                                 ; 18.3 (18.3)          ; 18.3 (18.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[10].treessquare                                                                                                                                                                                                                                                                          ; square_object                     ; work         ;
;       |square_object:generate_trees_id[11].treessquare|                                                                                 ; 18.2 (18.2)          ; 19.0 (19.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[11].treessquare                                                                                                                                                                                                                                                                          ; square_object                     ; work         ;
;       |square_object:generate_trees_id[12].treessquare|                                                                                 ; 19.1 (19.1)          ; 19.1 (19.1)                      ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[12].treessquare                                                                                                                                                                                                                                                                          ; square_object                     ; work         ;
;       |square_object:generate_trees_id[13].treessquare|                                                                                 ; 18.2 (18.2)          ; 18.2 (18.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[13].treessquare                                                                                                                                                                                                                                                                          ; square_object                     ; work         ;
;       |square_object:generate_trees_id[14].treessquare|                                                                                 ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[14].treessquare                                                                                                                                                                                                                                                                          ; square_object                     ; work         ;
;       |square_object:generate_trees_id[15].treessquare|                                                                                 ; 17.7 (17.7)          ; 17.7 (17.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[15].treessquare                                                                                                                                                                                                                                                                          ; square_object                     ; work         ;
;       |square_object:generate_trees_id[1].treessquare|                                                                                  ; 18.7 (18.7)          ; 18.7 (18.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[1].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[2].treessquare|                                                                                  ; 18.7 (18.7)          ; 18.7 (18.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[2].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[3].treessquare|                                                                                  ; 18.2 (18.2)          ; 19.2 (19.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[3].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[4].treessquare|                                                                                  ; 18.2 (18.2)          ; 19.2 (19.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[4].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[5].treessquare|                                                                                  ; 19.2 (19.2)          ; 19.2 (19.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[5].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[6].treessquare|                                                                                  ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[6].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[7].treessquare|                                                                                  ; 18.5 (18.5)          ; 18.5 (18.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[7].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[8].treessquare|                                                                                  ; 17.7 (17.7)          ; 18.0 (18.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[8].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |square_object:generate_trees_id[9].treessquare|                                                                                  ; 18.7 (18.7)          ; 19.2 (19.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|square_object:generate_trees_id[9].treessquare                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
;       |treeDraw:generate_trees_id[0].treedraw|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[0].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[10].treedraw|                                                                                         ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[10].treedraw                                                                                                                                                                                                                                                                                  ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[11].treedraw|                                                                                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[11].treedraw                                                                                                                                                                                                                                                                                  ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[12].treedraw|                                                                                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[12].treedraw                                                                                                                                                                                                                                                                                  ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[13].treedraw|                                                                                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[13].treedraw                                                                                                                                                                                                                                                                                  ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[14].treedraw|                                                                                         ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[14].treedraw                                                                                                                                                                                                                                                                                  ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[15].treedraw|                                                                                         ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[15].treedraw                                                                                                                                                                                                                                                                                  ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[1].treedraw|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[1].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[2].treedraw|                                                                                          ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[2].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[3].treedraw|                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[3].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[4].treedraw|                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[4].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[5].treedraw|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[5].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[6].treedraw|                                                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[6].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[7].treedraw|                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[7].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[8].treedraw|                                                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[8].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeDraw:generate_trees_id[9].treedraw|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeDraw:generate_trees_id[9].treedraw                                                                                                                                                                                                                                                                                   ; treeDraw                          ; work         ;
;       |treeLogic:generate_trees_id[0].treelogic|                                                                                        ; 31.8 (31.8)          ; 35.7 (35.7)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[10].treelogic|                                                                                       ; 31.7 (31.7)          ; 34.5 (34.5)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic                                                                                                                                                                                                                                                                                ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[11].treelogic|                                                                                       ; 31.8 (31.8)          ; 33.8 (33.8)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic                                                                                                                                                                                                                                                                                ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[12].treelogic|                                                                                       ; 32.0 (32.0)          ; 36.2 (36.2)                      ; 4.3 (4.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 57 (57)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic                                                                                                                                                                                                                                                                                ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[13].treelogic|                                                                                       ; 32.3 (32.3)          ; 34.3 (34.3)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic                                                                                                                                                                                                                                                                                ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[14].treelogic|                                                                                       ; 31.8 (31.8)          ; 33.5 (33.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic                                                                                                                                                                                                                                                                                ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[15].treelogic|                                                                                       ; 32.3 (32.3)          ; 33.8 (33.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic                                                                                                                                                                                                                                                                                ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[1].treelogic|                                                                                        ; 31.8 (31.8)          ; 34.3 (34.3)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[2].treelogic|                                                                                        ; 31.8 (31.8)          ; 33.3 (33.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[3].treelogic|                                                                                        ; 31.8 (31.8)          ; 35.0 (35.0)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[4].treelogic|                                                                                        ; 31.8 (31.8)          ; 34.9 (34.9)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[5].treelogic|                                                                                        ; 31.8 (31.8)          ; 35.0 (35.0)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[6].treelogic|                                                                                        ; 31.7 (31.7)          ; 34.0 (34.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[7].treelogic|                                                                                        ; 31.8 (31.8)          ; 34.5 (34.5)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[8].treelogic|                                                                                        ; 32.3 (32.3)          ; 34.5 (34.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |treeLogic:generate_trees_id[9].treelogic|                                                                                        ; 31.8 (31.8)          ; 35.9 (35.9)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic                                                                                                                                                                                                                                                                                 ; treeLogic                         ; work         ;
;       |trees_mux:trees_mux|                                                                                                             ; 700.0 (700.0)        ; 717.4 (717.4)                    ; 20.0 (20.0)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 969 (969)           ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|TREE_TOP:tree_top|trees_mux:trees_mux                                                                                                                                                                                                                                                                                                      ; trees_mux                         ; work         ;
;    |VGA_Controller:vga|                                                                                                                 ; 38.8 (38.8)          ; 41.2 (41.2)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|VGA_Controller:vga                                                                                                                                                                                                                                                                                                                         ; VGA_Controller                    ; work         ;
;    |collision_bird_shot:collision_bird_shot|                                                                                            ; 10.3 (10.3)          ; 10.7 (10.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|collision_bird_shot:collision_bird_shot                                                                                                                                                                                                                                                                                                    ; collision_bird_shot               ; work         ;
;    |collision_player_pickup:collision_player_pickup|                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|collision_player_pickup:collision_player_pickup                                                                                                                                                                                                                                                                                            ; collision_player_pickup           ; work         ;
;    |collision_player_shit:collision_player_shit|                                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|collision_player_shit:collision_player_shit                                                                                                                                                                                                                                                                                                ; collision_player_shit             ; work         ;
;    |collision_player_tree:collision_player_tree|                                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|collision_player_tree:collision_player_tree                                                                                                                                                                                                                                                                                                ; collision_player_tree             ; work         ;
;    |game_controller:gamecontroller|                                                                                                     ; 257.8 (256.1)        ; 268.3 (266.3)                    ; 12.1 (11.8)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 472 (468)           ; 353 (349)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|game_controller:gamecontroller                                                                                                                                                                                                                                                                                                             ; game_controller                   ; work         ;
;       |levelFSM:level_fsm|                                                                                                              ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|game_controller:gamecontroller|levelFSM:level_fsm                                                                                                                                                                                                                                                                                          ; levelFSM                          ; work         ;
;    |objects_mux_all:mux_all|                                                                                                            ; 22.7 (22.7)          ; 22.8 (22.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|objects_mux_all:mux_all                                                                                                                                                                                                                                                                                                                    ; objects_mux_all                   ; work         ;
;    |random:randomizer|                                                                                                                  ; 5.0 (5.0)            ; 17.0 (17.0)                      ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|random:randomizer                                                                                                                                                                                                                                                                                                                          ; random                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 57.0 (0.5)           ; 76.0 (0.5)                       ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (1)              ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 56.5 (0.0)           ; 75.5 (0.0)                       ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 56.5 (0.0)           ; 75.5 (0.0)                       ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 56.5 (1.0)           ; 75.5 (3.2)                       ; 19.0 (2.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 99 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 55.5 (0.0)           ; 72.3 (0.0)                       ; 16.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 55.5 (36.8)          ; 72.3 (49.7)                      ; 16.8 (12.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (56)             ; 94 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.8 (8.8)            ; 10.0 (10.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 9.8 (9.8)            ; 12.7 (12.7)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 197.5 (1.1)          ; 332.5 (15.4)                     ; 135.5 (14.4)                                      ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 251 (2)             ; 539 (34)                  ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 196.4 (0.0)          ; 317.1 (0.0)                      ; 121.1 (0.0)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 249 (0)             ; 505 (0)                   ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 196.4 (45.2)         ; 317.1 (87.4)                     ; 121.1 (42.3)                                      ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 249 (68)            ; 505 (148)                 ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 11.9 (11.3)          ; 30.3 (29.5)                      ; 18.8 (18.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                   ; decode_vnf                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_8h84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8h84:auto_generated                                                                                                                                                 ; altsyncram_8h84                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0.7 (0.7)            ; 4.5 (4.5)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 3.5 (3.5)            ; 7.5 (7.5)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 43.1 (43.1)          ; 53.2 (53.2)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 13.8 (0.3)           ; 48.7 (0.5)                       ; 35.0 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (1)              ; 102 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 11.4 (0.0)           ; 40.3 (0.0)                       ; 28.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 1.6 (1.6)            ; 22.8 (22.8)                      ; 21.2 (21.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 9.9 (0.0)            ; 17.6 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 1.0 (3.0)            ; 6.7 (3.5)                        ; 5.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; -2.0 (-2.0)          ; 3.2 (3.2)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 55.0 (5.5)           ; 59.8 (5.5)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (11)             ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_k9i:auto_generated|                                                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_k9i:auto_generated                                                             ; cntr_k9i                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 5.0 (0.0)            ; 10.0 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_q1j:auto_generated|                                                                                             ; 5.0 (5.0)            ; 10.0 (10.0)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_q1j:auto_generated                                                                                      ; cntr_q1j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_u8i:auto_generated|                                                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated                                                                            ; cntr_u8i                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                               ; cntr_kri                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 14.3 (14.3)          ; 16.7 (16.7)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |GAME_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[0]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; resetN      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                                                        ;                   ;         ;
; SW[1]                                                                                                         ;                   ;         ;
; SW[2]                                                                                                         ;                   ;         ;
; SW[3]                                                                                                         ;                   ;         ;
; SW[4]                                                                                                         ;                   ;         ;
; SW[5]                                                                                                         ;                   ;         ;
; SW[6]                                                                                                         ;                   ;         ;
; CLOCK_50                                                                                                      ;                   ;         ;
; resetN                                                                                                        ;                   ;         ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|offsetY[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|offsetX[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|offsetX[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|offsetX[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|offsetX[0]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|offsetY[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|offsetY[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|offsetY[0]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|offsetX[0]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|offsetX[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|offsetX[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|offsetX[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|offsetY[0]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|offsetY[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|offsetY[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|offsetY[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|offsetY[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|offsetX[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|offsetY[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|offsetY[0]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|offsetX[0]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|offsetY[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|offsetX[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|offsetX[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|offsetX[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|offsetX[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|offsetX[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|offsetY[0]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|offsetY[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|offsetY[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|offsetY[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|offsetX[0]                            ; 1                 ; 0       ;
;      - PICKUP_TOP:pickup_top|square_object:pickupssquare|offsetX[1]                                           ; 1                 ; 0       ;
;      - PICKUP_TOP:pickup_top|square_object:pickupssquare|offsetY[0]                                           ; 1                 ; 0       ;
;      - PICKUP_TOP:pickup_top|square_object:pickupssquare|offsetY[1]                                           ; 1                 ; 0       ;
;      - PICKUP_TOP:pickup_top|square_object:pickupssquare|offsetX[0]                                           ; 1                 ; 0       ;
;      - PICKUP_TOP:pickup_top|square_object:pickupssquare|offsetX[2]                                           ; 1                 ; 0       ;
;      - PICKUP_TOP:pickup_top|square_object:pickupssquare|offsetX[3]                                           ; 1                 ; 0       ;
;      - PICKUP_TOP:pickup_top|square_object:pickupssquare|offsetY[3]                                           ; 1                 ; 0       ;
;      - PICKUP_TOP:pickup_top|square_object:pickupssquare|offsetY[2]                                           ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetY[2]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetX[0]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetY[3]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetX[3]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetY[4]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetY[0]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetY[1]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetX[1]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|offsetX[2]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetY[1]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetX[3]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetY[2]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetX[0]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetY[3]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetY[4]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetX[1]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetX[2]                    ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|offsetY[0]                    ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|offsetY[0]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|offsetX[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|offsetY[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|offsetY[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|offsetY[2]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|offsetX[3]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|offsetX[1]                            ; 1                 ; 0       ;
;      - SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|offsetX[0]                            ; 1                 ; 0       ;
;      - VGA_Controller:vga|oVGA_HS                                                                             ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdDraw:generate_birds_id[0].birddraw|drawingRequest~1                              ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdDraw:generate_birds_id[1].birddraw|drawingRequest~1                              ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdDraw:generate_birds_id[2].birddraw|drawingRequest~1                              ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdDraw:generate_birds_id[3].birddraw|drawingRequest~1                              ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birds_mux:birds_mux|birdsDrawingRequest~0                                            ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|tc                                           ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|counter[15]~0                               ; 1                 ; 0       ;
;      - GROUND_TOP:ground_top|square_object:dynamic_ground_square|offsetX[4]                                   ; 1                 ; 0       ;
;      - GROUND_TOP:ground_top|square_object:dynamic_ground_square|offsetX[2]                                   ; 1                 ; 0       ;
;      - GROUND_TOP:ground_top|square_object:dynamic_ground_square|offsetY[3]                                   ; 1                 ; 0       ;
;      - GROUND_TOP:ground_top|square_object:dynamic_ground_square|offsetY[2]                                   ; 1                 ; 0       ;
;      - GROUND_TOP:ground_top|square_object:dynamic_ground_square|offsetX[3]                                   ; 1                 ; 0       ;
;      - GROUND_TOP:ground_top|square_object:dynamic_ground_square|offsetY[4]                                   ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birds_mux:birds_mux|tmpRGB~0                                                         ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birds_mux:birds_mux|tmpRGB~2                                                         ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birds_mux:birds_mux|tmpRGB~4                                                         ; 1                 ; 0       ;
;      - TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:tens_counter|count[0]~1 ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|alive~0                                     ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|alive~0                                     ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|alive~0                                     ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|alive~0                                     ; 1                 ; 0       ;
;      - game_controller:gamecontroller|always0~4                                                               ; 1                 ; 0       ;
;      - game_controller:gamecontroller|number_of_trees[31]~0                                                   ; 1                 ; 0       ;
;      - game_controller:gamecontroller|number_of_trees[0]~1                                                    ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|speedX[10]~0                                ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|speedX[10]~0                                ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|speedX[10]~0                                ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|speedX[10]~0                                ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|speedX[10]~0                                ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|speedX[10]~0                                ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|speedX[10]~0                                ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|speedX[10]~0                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16]                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]                                                     ; 1                 ; 0       ;
;      - resetN~inputCLKENA0                                                                                    ; 1                 ; 0       ;
; SW[9]                                                                                                         ;                   ;         ;
;      - game_controller:gamecontroller|always0~0                                                               ; 0                 ; 0       ;
; SW[7]                                                                                                         ;                   ;         ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|Add5~85                                     ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|Add6~85                                     ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|Add6~85                                     ; 1                 ; 0       ;
;      - BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|Add6~85                                     ; 1                 ; 0       ;
; KEY[2]                                                                                                        ;                   ;         ;
;      - game_controller:gamecontroller|always0~6                                                               ; 0                 ; 0       ;
;      - game_controller:gamecontroller|always0~7                                                               ; 0                 ; 0       ;
; SW[0]                                                                                                         ;                   ;         ;
;      - game_controller:gamecontroller|always0~6                                                               ; 0                 ; 0       ;
;      - game_controller:gamecontroller|always0~7                                                               ; 0                 ; 0       ;
; KEY[1]                                                                                                        ;                   ;         ;
;      - PLAYER_TOP:player_top|playerLogic:playerlogic|always0~4                                                ; 1                 ; 0       ;
;      - PLAYER_TOP:player_top|playerLogic:playerlogic|topLeftX_FixedPoint[5]~6                                 ; 1                 ; 0       ;
;      - PLAYER_TOP:player_top|playerLogic:playerlogic|topLeftX_FixedPoint[3]~20                                ; 1                 ; 0       ;
;      - PLAYER_TOP:player_top|playerLogic:playerlogic|topLeftX_FixedPoint[5]~21                                ; 1                 ; 0       ;
;      - PLAYER_TOP:player_top|playerLogic:playerlogic|topLeftX_FixedPoint[31]~22                               ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|Decoder0~0                                  ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|Decoder0~1                                  ; 1                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|speedX~1                                    ; 1                 ; 0       ;
; KEY[3]                                                                                                        ;                   ;         ;
;      - PLAYER_TOP:player_top|playerLogic:playerlogic|topLeftX_FixedPoint[5]~6                                 ; 0                 ; 0       ;
;      - PLAYER_TOP:player_top|playerLogic:playerlogic|topLeftX_FixedPoint[3]~20                                ; 0                 ; 0       ;
;      - PLAYER_TOP:player_top|playerLogic:playerlogic|topLeftX_FixedPoint[5]~21                                ; 0                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|Decoder0~0                                  ; 0                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|Decoder0~1                                  ; 0                 ; 0       ;
;      - SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|speedX~1                                    ; 0                 ; 0       ;
; SW[8]                                                                                                         ;                   ;         ;
;      - game_controller:gamecontroller|cooldown~0                                                              ; 1                 ; 0       ;
;      - game_controller:gamecontroller|cooldown~1                                                              ; 1                 ; 0       ;
;      - game_controller:gamecontroller|cooldown~2                                                              ; 1                 ; 0       ;
;      - game_controller:gamecontroller|cooldown~3                                                              ; 1                 ; 0       ;
;      - game_controller:gamecontroller|cooldown~4                                                              ; 1                 ; 0       ;
;      - game_controller:gamecontroller|cooldown~5                                                              ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|LessThan10~6                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y18_N48  ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y21_N42  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|always2~3                                                                                                                                                                                                                                                                                       ; LABCELL_X61_Y18_N33  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|counter[15]~0                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y21_N54 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|life[2]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X61_Y18_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|shit_counter[8]~0                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y15_N12  ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[0].birdlogic|topLeftX_FixedPoint[31]~1                                                                                                                                                                                                                                                                       ; MLABCELL_X47_Y20_N24 ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|LessThan10~6                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y18_N45  ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X48_Y18_N54  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|always2~3                                                                                                                                                                                                                                                                                       ; MLABCELL_X59_Y21_N39 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|life[2]~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X59_Y21_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|shit_counter[8]~0                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y16_N24  ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[1].birdlogic|topLeftX_FixedPoint[31]~1                                                                                                                                                                                                                                                                       ; LABCELL_X56_Y21_N24  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|LessThan10~6                                                                                                                                                                                                                                                                                    ; LABCELL_X56_Y21_N3   ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|always0~3                                                                                                                                                                                                                                                                                       ; MLABCELL_X47_Y23_N3  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|always2~2                                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y21_N15 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|life[2]~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y21_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|shit_counter[8]~0                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y17_N30  ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[2].birdlogic|topLeftX_FixedPoint[31]~1                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y22_N36  ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|LessThan10~6                                                                                                                                                                                                                                                                                    ; LABCELL_X56_Y19_N36  ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y20_N57  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|always2~2                                                                                                                                                                                                                                                                                       ; LABCELL_X57_Y19_N48  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|life[2]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X57_Y19_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|shit_counter[8]~0                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y23_N15  ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; BIRD_TOP:bird_top|birdLogic:generate_birds_id[3].birdlogic|topLeftX_FixedPoint[31]~1                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y18_N6   ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14             ; 3104    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; GROUND_TOP:ground_top|dynamic_groundLogic:dynamic_groundlogic|LessThan0~6                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y19_N57 ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PICKUP_TOP:pickup_top|pickupLogic:pickuplogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                                        ; LABCELL_X50_Y21_N48  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PICKUP_TOP:pickup_top|pickupLogic:pickuplogic|topLeftY_FixedPoint[13]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y21_N6   ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PICKUP_TOP:pickup_top|pickupLogic:pickuplogic|topLeftY_FixedPoint[13]~1                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y21_N54  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PICKUP_TOP:pickup_top|square_object:pickupssquare|insideBracket~2                                                                                                                                                                                                                                                                                          ; LABCELL_X42_Y19_N57  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PLAYER_TOP:player_top|playerLogic:playerlogic|topLeftX_FixedPoint[5]~6                                                                                                                                                                                                                                                                                     ; LABCELL_X31_Y27_N18  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftX_FixedPoint[9]~1                                                                                                                                                                                                                                                                        ; LABCELL_X29_Y24_N18  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftX_FixedPoint~2                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y24_N36  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[13]~0                                                                                                                                                                                                                                                                       ; LABCELL_X29_Y24_N30  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[0].shitlogic|topLeftY_FixedPoint[13]~1                                                                                                                                                                                                                                                                       ; LABCELL_X29_Y24_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftX_FixedPoint[12]~1                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y24_N30  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftX_FixedPoint~2                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y24_N12  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[13]~0                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y24_N42  ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[1].shitlogic|topLeftY_FixedPoint[13]~1                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y24_N51  ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftX_FixedPoint[6]~1                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y17_N30  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftX_FixedPoint~2                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y21_N36  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[11]~0                                                                                                                                                                                                                                                                       ; LABCELL_X36_Y21_N48  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[2].shitlogic|topLeftY_FixedPoint[11]~1                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y17_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftX_FixedPoint[7]~1                                                                                                                                                                                                                                                                        ; LABCELL_X42_Y20_N6   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftX_FixedPoint~2                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y21_N54  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[11]~0                                                                                                                                                                                                                                                                       ; LABCELL_X36_Y21_N30  ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|shitLogic:generate_shits_id[3].shitlogic|topLeftY_FixedPoint[11]~1                                                                                                                                                                                                                                                                       ; MLABCELL_X39_Y20_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|square_object:generate_shits_id[0].shitssquare|insideBracket~2                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y20_N9   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|square_object:generate_shits_id[1].shitssquare|insideBracket~2                                                                                                                                                                                                                                                                           ; MLABCELL_X39_Y19_N3  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|square_object:generate_shits_id[2].shitssquare|insideBracket~2                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y20_N33  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|square_object:generate_shits_id[3].shitssquare|insideBracket~2                                                                                                                                                                                                                                                                           ; MLABCELL_X39_Y18_N57 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHIT_TOP:shit_top|square_object:generate_shits_id[4].shitssquare|insideBracket~3                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y18_N6   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X40_Y24_N33  ; 76      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|isActive                                                                                                                                                                                                                                                                                        ; FF_X39_Y24_N50       ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|speedX[10]~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y23_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[0].shotlogic|topLeftY_FixedPoint[14]~1                                                                                                                                                                                                                                                                       ; LABCELL_X40_Y24_N42  ; 75      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|always0~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X28_Y25_N15 ; 75      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|isActive                                                                                                                                                                                                                                                                                        ; FF_X31_Y26_N11       ; 69      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|speedX[10]~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X28_Y25_N3  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[1].shotlogic|topLeftY_FixedPoint[14]~1                                                                                                                                                                                                                                                                       ; MLABCELL_X28_Y25_N18 ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y29_N45  ; 76      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|isActive                                                                                                                                                                                                                                                                                        ; FF_X43_Y29_N14       ; 74      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|speedX[10]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X43_Y29_N39  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[2].shotlogic|topLeftY_FixedPoint[14]~1                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y29_N48  ; 75      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y25_N45  ; 78      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|isActive                                                                                                                                                                                                                                                                                        ; FF_X50_Y24_N20       ; 69      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|speedX[10]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y25_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[3].shotlogic|topLeftY_FixedPoint[14]~1                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y25_N0   ; 77      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y23_N30  ; 75      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|isActive                                                                                                                                                                                                                                                                                        ; FF_X34_Y23_N32       ; 67      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|speedX[10]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y23_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[4].shotlogic|topLeftY_FixedPoint[14]~1                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y23_N54  ; 75      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y27_N51  ; 83      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|isActive                                                                                                                                                                                                                                                                                        ; FF_X33_Y27_N47       ; 68      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|speedX[10]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X33_Y27_N48  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[5].shotlogic|topLeftY_FixedPoint[14]~1                                                                                                                                                                                                                                                                       ; LABCELL_X33_Y27_N54  ; 82      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X45_Y26_N54  ; 72      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|isActive                                                                                                                                                                                                                                                                                        ; FF_X43_Y25_N53       ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|speedX[10]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y24_N21  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[6].shotlogic|topLeftY_FixedPoint[14]~1                                                                                                                                                                                                                                                                       ; LABCELL_X45_Y26_N30  ; 71      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|always0~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X34_Y29_N30 ; 73      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|isActive                                                                                                                                                                                                                                                                                        ; FF_X34_Y29_N26       ; 67      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|speedX[10]~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y29_N27 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SHOT_TOP:shot_top|shotLogic:generate_shots_id[7].shotlogic|topLeftY_FixedPoint[14]~1                                                                                                                                                                                                                                                                       ; MLABCELL_X34_Y29_N48 ; 75      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_BAR_TOP:top_bar_top|one_sec_counter:one_sec_counter|LessThan0~5                                                                                                                                                                                                                                                                                        ; LABCELL_X51_Y12_N57  ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[0].digitssquare|insideBracket~1                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y17_N6  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TOP_BAR_TOP:top_bar_top|square_object:generate_timers_id[1].digitssquare|insideBracket~0                                                                                                                                                                                                                                                                   ; LABCELL_X50_Y15_N36  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:ones_counter|count[3]~3                                                                                                                                                                                                                                                     ; LABCELL_X56_Y12_N3   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_BAR_TOP:top_bar_top|timer_4_digits_counter:timer_inst|decimal_down_counter:tens_counter|count[0]~1                                                                                                                                                                                                                                                     ; LABCELL_X56_Y12_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; LABCELL_X50_Y4_N42   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[31]~0                                                                                                                                                                                                                                                                       ; LABCELL_X40_Y11_N15  ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[0].treelogic|topLeftY_FixedPoint[31]~1                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y4_N12   ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y12_N33  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[28]~0                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y12_N54  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[10].treelogic|topLeftY_FixedPoint[28]~1                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y12_N27  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y12_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftY_FixedPoint[23]~0                                                                                                                                                                                                                                                                      ; LABCELL_X29_Y11_N0   ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[11].treelogic|topLeftY_FixedPoint[23]~1                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y17_N57  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y12_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[25]~0                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y12_N36  ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[12].treelogic|topLeftY_FixedPoint[25]~1                                                                                                                                                                                                                                                                      ; LABCELL_X33_Y12_N9   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y17_N6   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[17]~0                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y13_N54  ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[13].treelogic|topLeftY_FixedPoint[17]~1                                                                                                                                                                                                                                                                      ; LABCELL_X33_Y17_N51  ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y13_N51  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftY_FixedPoint[6]~0                                                                                                                                                                                                                                                                       ; LABCELL_X29_Y13_N54  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[14].treelogic|topLeftY_FixedPoint[6]~1                                                                                                                                                                                                                                                                       ; LABCELL_X33_Y17_N57  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y15_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftY_FixedPoint[30]~0                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y15_N0   ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[15].treelogic|topLeftY_FixedPoint[30]~1                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y15_N21  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y12_N36  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[17]~0                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y14_N24  ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[1].treelogic|topLeftY_FixedPoint[17]~1                                                                                                                                                                                                                                                                       ; LABCELL_X40_Y12_N33  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y12_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[30]~0                                                                                                                                                                                                                                                                       ; LABCELL_X40_Y12_N42  ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[2].treelogic|topLeftY_FixedPoint[30]~1                                                                                                                                                                                                                                                                       ; LABCELL_X40_Y12_N0   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y5_N36   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[15]~0                                                                                                                                                                                                                                                                       ; LABCELL_X36_Y11_N54  ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[3].treelogic|topLeftY_FixedPoint[15]~1                                                                                                                                                                                                                                                                       ; LABCELL_X29_Y5_N9    ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; LABCELL_X50_Y4_N36   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[19]~0                                                                                                                                                                                                                                                                       ; LABCELL_X33_Y11_N0   ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[4].treelogic|topLeftY_FixedPoint[19]~1                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y4_N9    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y13_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[16]~0                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y13_N6   ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[5].treelogic|topLeftY_FixedPoint[16]~1                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y13_N48  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y5_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[5]~0                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y6_N57  ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[6].treelogic|topLeftY_FixedPoint[5]~1                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y5_N30  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y5_N48  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[15]~0                                                                                                                                                                                                                                                                       ; MLABCELL_X34_Y5_N39  ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[7].treelogic|topLeftY_FixedPoint[15]~1                                                                                                                                                                                                                                                                       ; MLABCELL_X34_Y5_N45  ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; LABCELL_X48_Y17_N12  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftY_FixedPoint[5]~0                                                                                                                                                                                                                                                                        ; LABCELL_X29_Y7_N12   ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[8].treelogic|topLeftY_FixedPoint[5]~1                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y17_N21  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftX_FixedPoint~0                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y5_N42   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftY_FixedPoint[28]~0                                                                                                                                                                                                                                                                       ; LABCELL_X29_Y5_N24   ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TREE_TOP:tree_top|treeLogic:generate_trees_id[9].treelogic|topLeftY_FixedPoint[28]~1                                                                                                                                                                                                                                                                       ; LABCELL_X29_Y5_N57   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:vga|LessThan4~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y23_N0   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:vga|LessThan5~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y23_N42  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:vga|StartOfFrame                                                                                                                                                                                                                                                                                                                            ; LABCELL_X53_Y17_N54  ; 415     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:vga|oVGA_HS                                                                                                                                                                                                                                                                                                                                 ; FF_X37_Y23_N38       ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 371     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; collision_player_pickup:collision_player_pickup|SingleHitPulse                                                                                                                                                                                                                                                                                             ; FF_X59_Y18_N26       ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|Decoder0~4                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y25_N0   ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|Equal0~7                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X65_Y16_N0  ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|Equal1~7                                                                                                                                                                                                                                                                                                                    ; LABCELL_X75_Y20_N39  ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|Equal4~9                                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y16_N36  ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|LessThan13~6                                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y18_N54  ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|always0~3                                                                                                                                                                                                                                                                                                                   ; LABCELL_X64_Y18_N0   ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|always0~6                                                                                                                                                                                                                                                                                                                   ; LABCELL_X74_Y21_N12  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|current_shot[3]~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X68_Y21_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|current_tree[4]~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X64_Y18_N30  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|level_counter[6]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y18_N42  ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|number_of_trees[31]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X64_Y18_N12  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|player_life[31]~0                                                                                                                                                                                                                                                                                                           ; MLABCELL_X59_Y18_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|power_up_counter[2]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X53_Y22_N24  ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; game_controller:gamecontroller|start_level                                                                                                                                                                                                                                                                                                                 ; FF_X64_Y18_N50       ; 37      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; random:randomizer|always0~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y24_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; resetN                                                                                                                                                                                                                                                                                                                                                     ; PIN_AJ4              ; 2590    ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; resetN                                                                                                                                                                                                                                                                                                                                                     ; PIN_AJ4              ; 102     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y1_N14         ; 28      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; MLABCELL_X3_Y1_N9    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; MLABCELL_X3_Y1_N42   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; MLABCELL_X3_Y4_N45   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X2_Y1_N2          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X2_Y1_N14         ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                             ; LABCELL_X1_Y1_N0     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~2                             ; MLABCELL_X3_Y4_N15   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X1_Y1_N21    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; MLABCELL_X3_Y4_N24   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X1_Y1_N15    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X3_Y1_N15   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y3_N47         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y3_N31         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y4_N26         ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y3_N9     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X2_Y3_N56         ; 59      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X4_Y1_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; LABCELL_X4_Y5_N3     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; LABCELL_X4_Y5_N15    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X1_Y2_N26         ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X3_Y6_N10         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; MLABCELL_X6_Y3_N9    ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; MLABCELL_X3_Y6_N39   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; LABCELL_X2_Y2_N39    ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X2_Y2_N6     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X1_Y6_N5          ; 191     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; MLABCELL_X3_Y5_N36   ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]~1                                                                                                                                                                                              ; LABCELL_X2_Y2_N45    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]~1                                                                                                                                                                                        ; LABCELL_X4_Y5_N33    ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; MLABCELL_X3_Y6_N48   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; MLABCELL_X3_Y6_N45   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; LABCELL_X4_Y5_N36    ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; MLABCELL_X3_Y2_N57   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; MLABCELL_X3_Y5_N33   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_k9i:auto_generated|cout_actual                                                                 ; MLABCELL_X3_Y5_N42   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|cout_actual                                                                                ; MLABCELL_X3_Y2_N30   ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; MLABCELL_X3_Y6_N0    ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; MLABCELL_X3_Y5_N48   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; MLABCELL_X3_Y5_N51   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; MLABCELL_X3_Y5_N30   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; MLABCELL_X3_Y6_N42   ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; MLABCELL_X3_Y2_N24   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; MLABCELL_X3_Y2_N27   ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                                                             ; LABCELL_X2_Y2_N30    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                        ; LABCELL_X2_Y2_N33    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; LABCELL_X2_Y2_N18    ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]~0                                                                                                                                                                                                                          ; LABCELL_X2_Y2_N24    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; LABCELL_X2_Y2_N48    ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; MLABCELL_X6_Y3_N6    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; LABCELL_X7_Y3_N33    ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 3104    ; Global Clock         ; GCLK4            ; --                        ;
; resetN   ; PIN_AJ4  ; 2590    ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8h84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 17           ; 1024         ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 17408 ; 1024                        ; 17                          ; 1024                        ; 17                          ; 17408               ; 2           ; 0          ; None ; M10K_X5_Y2_N0, M10K_X5_Y4_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 11,421 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 89 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 3,512 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 1,819 / 56,300 ( 3 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,833 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,258 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 245 / 12,676 ( 2 % )      ;
; R14/C12 interconnect drivers                ; 290 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 4,484 / 130,992 ( 3 % )   ;
; R6 interconnects                            ; 6,194 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 14 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 44           ; 0            ; 44           ; 0            ; 0            ; 49        ; 44           ; 0            ; 49        ; 49        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 49           ; 5            ; 49           ; 49           ; 0         ; 5            ; 49           ; 0         ; 0         ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 331.4             ;
; CLOCK_50                ; CLOCK_50             ; 170.7             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 10.5              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.050             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.012             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.012             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                         ; 0.964             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 0.964             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[2]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                             ; 0.963             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 0.953             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                         ; 0.947             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.946             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.942             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.942             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[4]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                             ; 0.937             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.936             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.936             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 0.931             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.930             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14] ; 0.911             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.905             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.905             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 0.900             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.893             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]  ; 0.887             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.887             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[4]                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[4]                                                                                                              ; 0.886             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                ; 0.885             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 0.883             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]  ; 0.880             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                     ; 0.879             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.878             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.878             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.878             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[0]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                             ; 0.877             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.876             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[1]                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[1]                                                                                                              ; 0.875             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[7]                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[7]                                                                                                              ; 0.875             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.875             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                     ; 0.874             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                     ; 0.872             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                ; 0.870             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[3]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                             ; 0.867             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[5]                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[5]                                                                                                              ; 0.862             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[18]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[18]                                                                                                             ; 0.862             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.848             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[1]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                             ; 0.845             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.843             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.843             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.843             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.843             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                     ; 0.834             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.830             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[8]                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[8]                                                                                                              ; 0.816             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[12]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                                             ; 0.816             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                                                                   ; 0.813             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[9]                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[9]                                                                                                              ; 0.806             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                                                                   ; 0.802             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                                                                   ; 0.802             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                         ; 0.796             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[10]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[10]                                                                                                             ; 0.792             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[19]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[19]                                                                                                             ; 0.792             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[6]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                     ; 0.789             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.786             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[6]                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[6]                                                                                                              ; 0.783             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]                                                                   ; 0.775             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[46]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[45]                                                                   ; 0.774             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                                                                   ; 0.774             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]                                                                    ; 0.774             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[6]                                                                                                                                                                                                                 ; 0.773             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[4]                                                                                                                                                                                                                 ; 0.773             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[10]                                                                                                                                                                                                                ; 0.768             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[8]                                                                                                                                                                                                                 ; 0.768             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[2]                                                                                                                                                                                                                 ; 0.768             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[12]                                                                                                                                                                                                                ; 0.768             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                                                                   ; 0.763             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[16]                                                                   ; 0.763             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                                                                   ; 0.763             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[13]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                                                                   ; 0.763             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                                                                   ; 0.763             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                         ; 0.762             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[45]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                                                                   ; 0.762             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                                                                   ; 0.762             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                                                                   ; 0.762             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 0.762             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[9]                                                                                                                                                                                                                 ; 0.761             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[7]                                                                                                                                                                                                                 ; 0.761             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[3]                                                                                                                                                                                                                 ; 0.761             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[1]                                                                                                                                                                                                                 ; 0.761             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.759             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.759             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                                                                   ; 0.757             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                                                                   ; 0.757             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                                                                   ; 0.757             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[11]                                                                                                                                                                                                                ; 0.756             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[5]                                                                                                                                                                                                                 ; 0.756             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "Lab1Demo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 45 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 2799 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): resetN~inputCLKENA0 with 2267 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver resetN~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad resetN is placed onto PIN_AJ4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'constraints/DE10_Standard_Audio.sdc'
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(9): CLOCK2_50 could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 9
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(9): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 9
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK2_50] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 9
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(10): CLOCK3_50 could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 10
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(10): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 10
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK3_50] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 10
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(11): CLOCK4_50 could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 11
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(11): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 11
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK4_50] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 11
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(14): CLOCK_27 could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 14
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(14): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 14
    Info (332050): create_clock -period "27.000000 MHz" [get_ports CLOCK_27] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 14
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(17): AUD_XCK could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 17
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(17): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 17
    Info (332050): create_clock -period "18.432 MHz" -name clk_audxck [get_ports AUD_XCK] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 17
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(18): AUD_BCLK could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 18
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(18): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 18
    Info (332050): create_clock -period "3.536 MHz" -name clk_audbck [get_ports AUD_BCLK] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 18
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(38): u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 38
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(39): DRAM_CLK could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 39
Critical Warning (332049): Ignored create_generated_clock at DE10_Standard_Audio.sdc(38): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 38
    Info (332050): create_generated_clock -source [get_pins {u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                      -name clk_dram_ext [get_ports {DRAM_CLK}] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 38
Warning (332049): Ignored create_generated_clock at DE10_Standard_Audio.sdc(38): Argument -source is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 38
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(62): DRAM_DQ* could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 62
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(62): clk_dram_ext could not be matched with a clock File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(62): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 62
    Info (332050): set_input_delay -max -clock clk_dram_ext 5.9 [get_ports DRAM_DQ*] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(62): Argument -clock is not an object ID File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(63): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 63
    Info (332050): set_input_delay -min -clock clk_dram_ext 3.0 [get_ports DRAM_DQ*] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 63
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(63): Argument -clock is not an object ID File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 63
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(67): u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 67
Warning (332049): Ignored set_multicycle_path at DE10_Standard_Audio.sdc(66): Argument <from> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 66
    Info (332050): set_multicycle_path -from [get_clocks {clk_dram_ext}] \
                    -to [get_clocks {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                                                  -setup 2 File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 66
Warning (332049): Ignored set_multicycle_path at DE10_Standard_Audio.sdc(66): Argument <to> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 66
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(80): DRAM_*DQM could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 80
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(80): DRAM_DQ* could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(80): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 80
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(80): Argument -clock is not an object ID File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(81): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 81
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 81
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(81): Argument -clock is not an object ID File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 81
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_ADDR* could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_BA* could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CAS_N could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CKE could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CS_N could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_RAS_N could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_WE_N could not be matched with a port File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(82): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(82): Argument -clock is not an object ID File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(83): Argument <targets> is an empty collection File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 83
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 83
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(83): Argument -clock is not an object ID File: C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/constraints/DE10_Standard_Audio.sdc Line: 83
Warning (332060): Node: VGA_Controller:vga|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_Controller:vga|V_Cont[5] is being clocked by VGA_Controller:vga|oVGA_HS
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   39.714      clk_vga
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MICROPHON_LED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ball_toggle" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ir_write" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sound_on" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:16
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 14.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:21
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/output_files/Lab1Demo.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 117 warnings
    Info: Peak virtual memory: 6682 megabytes
    Info: Processing ended: Wed Sep 02 12:38:04 2020
    Info: Elapsed time: 00:02:04
    Info: Total CPU time (on all processors): 00:05:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/elata/Desktop/studies/hw/Lab/project/ProjectSchematics/output_files/Lab1Demo.fit.smsg.


