<stg><name>demux</name>


<trans_list>

<trans id="171" from="1" to="2">
<condition id="190">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="2" op_0_bw="2">
<![CDATA[
entry:8  %demuxState_load = load i2* @demuxState, align 1

]]></Node>
<StgValue><ssdm name="demuxState_load"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="2" op_0_bw="2">
<![CDATA[
entry:9  %wordCounter_V_load = load i2* @wordCounter_V, align 1

]]></Node>
<StgValue><ssdm name="wordCounter_V_load"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="16" op_0_bw="16">
<![CDATA[
entry:10  %valueLength_V_load = load i16* @valueLength_V, align 2

]]></Node>
<StgValue><ssdm name="valueLength_V_load"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
entry:11  switch i2 %demuxState_load, label %demux.exit [
    i2 0, label %0
    i2 -2, label %13
    i2 1, label %18
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="256" op_0_bw="256" op_1_bw="256">
<![CDATA[
:0  %tmp_9 = call i256 @_ssdm_op_Read.ap_fifo.volatile.i256P(i256* @accCtrl2demux_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:1  %metadataWrWord_keyVa_4 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_9, i32 125)

]]></Node>
<StgValue><ssdm name="metadataWrWord_keyVa_4"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:2  %metadataWrWord_value = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_9, i32 126)

]]></Node>
<StgValue><ssdm name="metadataWrWord_value"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:3  %metadataWrWord_EOP_V_4 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_9, i32 127)

]]></Node>
<StgValue><ssdm name="metadataWrWord_EOP_V_4"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %setData_data_V_4 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp_9, i32 128, i32 191) nounwind

]]></Node>
<StgValue><ssdm name="setData_data_V_4"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %tmp_V = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp_9, i32 192, i32 255) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="32">
<![CDATA[
:6  %tmp_494 = call i1 @_ssdm_op_BitSelect.i1.i2.i32(i2 %wordCounter_V_load, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_494"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_494, label %._crit_edge19.i, label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="tmp_494" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="128" op_0_bw="256">
<![CDATA[
:0  %tmp_10 = trunc i256 %tmp_9 to i128

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="tmp_494" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:2  %tmp_264_i = add i2 1, %wordCounter_V_load

]]></Node>
<StgValue><ssdm name="tmp_264_i"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="tmp_494" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:3  store i2 %tmp_264_i, i2* @wordCounter_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="112">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge19.i:0  br i1 %metadataWrWord_keyVa_4, label %20, label %._crit_edge20.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="114">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge20.i:0  %tmp_266_i = icmp ult i16 %valueLength_V_load, 9

]]></Node>
<StgValue><ssdm name="tmp_266_i"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="114">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge20.i:1  br i1 %tmp_266_i, label %._crit_edge21.i, label %21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="115">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="tmp_266_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_267_i = add i16 %valueLength_V_load, -8

]]></Node>
<StgValue><ssdm name="tmp_267_i"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="115">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="tmp_266_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %tmp_267_i, i16* @valueLength_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="115">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="tmp_266_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge21.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge21.i:1  br i1 %metadataWrWord_value, label %22, label %._crit_edge22.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge22.i:0  br i1 %metadataWrWord_EOP_V_4, label %23, label %._crit_edge23.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="metadataWrWord_EOP_V_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @demuxState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="28">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:0  %tmp_490 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i256P(i256* @accCtrl2demux_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_490"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="256" op_0_bw="256" op_1_bw="256">
<![CDATA[
:0  %tmp_7 = call i256 @_ssdm_op_Read.ap_fifo.volatile.i256P(i256* @accCtrl2demux_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:1  %metadataWrWord_keyVa_3 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_7, i32 125)

]]></Node>
<StgValue><ssdm name="metadataWrWord_keyVa_3"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:2  %metadataWrWord_EOP_V = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_7, i32 127)

]]></Node>
<StgValue><ssdm name="metadataWrWord_EOP_V"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_V_67 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp_7, i32 192, i32 255) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_67"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="32">
<![CDATA[
:4  %tmp_500 = call i1 @_ssdm_op_BitSelect.i1.i2.i32(i2 %wordCounter_V_load, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_500"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_500, label %._crit_edge16.i, label %15

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="tmp_500" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="128" op_0_bw="256">
<![CDATA[
:0  %tmp_8 = trunc i256 %tmp_7 to i128

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="tmp_500" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:2  %tmp_265_i = add i2 1, %wordCounter_V_load

]]></Node>
<StgValue><ssdm name="tmp_265_i"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="tmp_500" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:3  store i2 %tmp_265_i, i2* @wordCounter_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge16.i:0  br i1 %metadataWrWord_keyVa_3, label %16, label %._crit_edge17.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge17.i:0  br i1 %metadataWrWord_EOP_V, label %17, label %._crit_edge18.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="metadataWrWord_EOP_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @demuxState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="51">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i256P(i256* @accCtrl2demux_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="256" op_0_bw="256" op_1_bw="256">
<![CDATA[
:0  %tmp308 = call i256 @_ssdm_op_Read.ap_fifo.volatile.i256P(i256* @accCtrl2demux_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp308"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="124" op_0_bw="256">
<![CDATA[
:1  %p_Val2_s = trunc i256 %tmp308 to i124

]]></Node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:2  %metadataWrWord_SOP_V = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp308, i32 124)

]]></Node>
<StgValue><ssdm name="metadataWrWord_SOP_V"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:3  %metadataWrWord_keyVa = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp308, i32 125)

]]></Node>
<StgValue><ssdm name="metadataWrWord_keyVa"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %setData_data_V = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp308, i32 128, i32 191) nounwind

]]></Node>
<StgValue><ssdm name="setData_data_V"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %tmp_V_68 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp308, i32 192, i32 255) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_68"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6  br i1 %metadataWrWord_SOP_V, label %2, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 1, i2* @wordCounter_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:1  %tmp_502 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp308, i32 112)

]]></Node>
<StgValue><ssdm name="tmp_502"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_502, label %._crit_edge6.i, label %3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="8" op_0_bw="8" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_i = call i8 @_ssdm_op_PartSelect.i8.i256.i32.i32(i256 %tmp308, i32 104, i32 111) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_i"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_504 = icmp eq i8 %p_Result_i, 8

]]></Node>
<StgValue><ssdm name="tmp_504"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_505 = icmp eq i8 %p_Result_i, 4

]]></Node>
<StgValue><ssdm name="tmp_505"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3  %tmp_506 = or i1 %tmp_505, %tmp_504

]]></Node>
<StgValue><ssdm name="tmp_506"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_506, label %._crit_edge6.i, label %6

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_268_i = icmp eq i8 %p_Result_i, 0

]]></Node>
<StgValue><ssdm name="tmp_268_i"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_268_i, label %7, label %9

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_269_i = icmp eq i8 %p_Result_i, 1

]]></Node>
<StgValue><ssdm name="tmp_269_i"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_269_i, label %._crit_edge13.i, label %._crit_edge12.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="3" op_0_bw="3" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge13.i:0  %tmp_89_i = call i3 @_ssdm_op_PartSelect.i3.i256.i32.i32(i256 %tmp308, i32 125, i32 127) nounwind

]]></Node>
<StgValue><ssdm name="tmp_89_i"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="32" op_0_bw="32" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge13.i:3  %setMd_address_V = call i32 @_ssdm_op_PartSelect.i32.i256.i32.i32(i256 %tmp308, i32 72, i32 103) nounwind

]]></Node>
<StgValue><ssdm name="setMd_address_V"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="13" op_0_bw="13" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge13.i:4  %setMd_length_V = call i13 @_ssdm_op_PartSelect.i13.i256.i32.i32(i256 %tmp308, i32 8, i32 20) nounwind

]]></Node>
<StgValue><ssdm name="setMd_length_V"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="12" op_0_bw="12" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge13.i:7  %p_Result_60_i = call i12 @_ssdm_op_PartSelect.i12.i256.i32.i32(i256 %tmp308, i32 8, i32 19) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_60_i"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="1" op_0_bw="12" op_1_bw="12">
<![CDATA[
._crit_edge13.i:8  %tmp_EOP_V_2 = icmp ult i12 %p_Result_60_i, 9

]]></Node>
<StgValue><ssdm name="tmp_EOP_V_2"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
._crit_edge13.i:9  %tmp_272_i = add i12 %p_Result_60_i, -8

]]></Node>
<StgValue><ssdm name="tmp_272_i"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="12" op_0_bw="1" op_1_bw="12" op_2_bw="12">
<![CDATA[
._crit_edge13.i:10  %storemerge_i = select i1 %tmp_EOP_V_2, i12 %p_Result_60_i, i12 %tmp_272_i

]]></Node>
<StgValue><ssdm name="storemerge_i"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="16" op_0_bw="12">
<![CDATA[
._crit_edge13.i:11  %storemerge_cast_i = zext i12 %storemerge_i to i16

]]></Node>
<StgValue><ssdm name="storemerge_cast_i"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge13.i:12  store i16 %storemerge_cast_i, i16* @valueLength_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge13.i:15  br i1 %metadataWrWord_keyVa, label %10, label %._crit_edge14.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge14.i:0  store i2 1, i2* @demuxState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="3" op_0_bw="3" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %tmp_88_i = call i3 @_ssdm_op_PartSelect.i3.i256.i32.i32(i256 %tmp308, i32 125, i32 127) nounwind

]]></Node>
<StgValue><ssdm name="tmp_88_i"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="32" op_0_bw="32" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %getMd_address_V = call i32 @_ssdm_op_PartSelect.i32.i256.i32.i32(i256 %tmp308, i32 72, i32 103) nounwind

]]></Node>
<StgValue><ssdm name="getMd_address_V"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="13" op_0_bw="13" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %getMd_length_V = call i13 @_ssdm_op_PartSelect.i13.i256.i32.i32(i256 %tmp308, i32 8, i32 20) nounwind

]]></Node>
<StgValue><ssdm name="getMd_length_V"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %metadataWrWord_keyVa, label %8, label %._crit_edge11.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge11.i:0  store i2 -2, i2* @demuxState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="3" op_0_bw="3" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge6.i:0  %tmp_87_i = call i3 @_ssdm_op_PartSelect.i3.i256.i32.i32(i256 %tmp308, i32 125, i32 127) nounwind

]]></Node>
<StgValue><ssdm name="tmp_87_i"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge6.i:3  br i1 %metadataWrWord_keyVa, label %4, label %._crit_edge9.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="8" op_0_bw="8" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_58_i = call i8 @_ssdm_op_PartSelect.i8.i256.i32.i32(i256 %tmp308, i32 104, i32 111) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_58_i"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_270_i = icmp eq i8 %p_Result_58_i, 8

]]></Node>
<StgValue><ssdm name="tmp_270_i"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_270_i, label %._crit_edge9.i, label %5

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge9.i:0  store i2 -2, i2* @demuxState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="82" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i256* @accCtrl2demux_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="0" op_0_bw="0" op_1_bw="45" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i45* @demux2getPath_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="0" op_0_bw="0" op_1_bw="45" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:2  call void (...)* @_ssdm_op_SpecInterface(i45* @demux2setPathMetadat_1, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:3  call void (...)* @_ssdm_op_SpecInterface(i66* @demux2setPathValue_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:4  call void (...)* @_ssdm_op_SpecInterface(i64* @keyBuffer_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:5  call void (...)* @_ssdm_op_SpecInterface(i128* @metadataBuffer_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:6  call void (...)* @_ssdm_op_SpecInterface(i32 0, [13 x i8]* @p_str65, i32 0, i32 0, [1 x i8]* @p_str166, i32 0, i32 0, [1 x i8]* @p_str166, [1 x i8]* @p_str166, [1 x i8]* @p_str166, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str166, [1 x i8]* @p_str166) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:7  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str166) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="tmp_494" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @metadataBuffer_V, i128 %tmp_10) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="tmp_494" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="0" op_0_bw="0">
<![CDATA[
:4  br label %._crit_edge19.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="113">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="metadataWrWord_keyVa_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V, i64 %tmp_V) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="113">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="metadataWrWord_keyVa_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge20.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge21.i:0  %tmp_EOP_V_13 = phi i1 [ false, %21 ], [ true, %._crit_edge20.i ]

]]></Node>
<StgValue><ssdm name="tmp_EOP_V_13"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="metadataWrWord_value" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="66" op_0_bw="66" op_1_bw="1" op_2_bw="1" op_3_bw="64">
<![CDATA[
:0  %tmp_11 = call i66 @_ssdm_op_BitConcatenate.i66.i1.i1.i64(i1 %tmp_EOP_V_13, i1 false, i64 %setData_data_V_4) nounwind

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="metadataWrWord_value" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i66P(i66* @demux2setPathValue_V, i66 %tmp_11) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="metadataWrWord_value" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge22.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
<literal name="metadataWrWord_EOP_V_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge23.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="demuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge23.i:0  br label %demux.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="28">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_490, label %14, label %._crit_edge15.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="tmp_500" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @metadataBuffer_V, i128 %tmp_8) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="tmp_500" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0">
<![CDATA[
:4  br label %._crit_edge16.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="metadataWrWord_keyVa_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V, i64 %tmp_V_67) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="metadataWrWord_keyVa_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge17.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
<literal name="metadataWrWord_EOP_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge18.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
<literal name="tmp_490" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge18.i:0  br label %._crit_edge15.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="demuxState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge15.i:0  br label %demux.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="51">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="128" op_0_bw="128" op_1_bw="3" op_2_bw="1" op_3_bw="124">
<![CDATA[
._crit_edge13.i:1  %tmp_4 = call i128 @_ssdm_op_BitConcatenate.i128.i3.i1.i124(i3 %tmp_89_i, i1 true, i124 %p_Val2_s) nounwind

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
._crit_edge13.i:2  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @metadataBuffer_V, i128 %tmp_4) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="45" op_0_bw="45" op_1_bw="13" op_2_bw="32">
<![CDATA[
._crit_edge13.i:5  %tmp_5 = call i45 @_ssdm_op_BitConcatenate.i45.i13.i32(i13 %setMd_length_V, i32 %setMd_address_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0" op_1_bw="45" op_2_bw="45">
<![CDATA[
._crit_edge13.i:6  call void @_ssdm_op_Write.ap_fifo.volatile.i45P(i45* @demux2setPathMetadat_1, i45 %tmp_5) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="66" op_0_bw="66" op_1_bw="1" op_2_bw="1" op_3_bw="64">
<![CDATA[
._crit_edge13.i:13  %tmp_6 = call i66 @_ssdm_op_BitConcatenate.i66.i1.i1.i64(i1 %tmp_EOP_V_2, i1 true, i64 %setData_data_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
._crit_edge13.i:14  call void @_ssdm_op_Write.ap_fifo.volatile.i66P(i66* @demux2setPathValue_V, i66 %tmp_6) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V, i64 %tmp_V_68) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge14.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
<literal name="tmp_269_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge14.i:1  br label %._crit_edge12.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge12.i:0  br label %11

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="128" op_0_bw="128" op_1_bw="3" op_2_bw="1" op_3_bw="124">
<![CDATA[
:1  %tmp_2 = call i128 @_ssdm_op_BitConcatenate.i128.i3.i1.i124(i3 %tmp_88_i, i1 true, i124 %p_Val2_s) nounwind

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @metadataBuffer_V, i128 %tmp_2) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="45" op_0_bw="45" op_1_bw="13" op_2_bw="32">
<![CDATA[
:5  %tmp_3 = call i45 @_ssdm_op_BitConcatenate.i45.i13.i32(i13 %getMd_length_V, i32 %getMd_address_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="0" op_1_bw="45" op_2_bw="45">
<![CDATA[
:6  call void @_ssdm_op_Write.ap_fifo.volatile.i45P(i45* @demux2getPath_V, i45 %tmp_3) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V, i64 %tmp_V_68) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge11.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
<literal name="tmp_268_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge11.i:1  br label %11

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="0"/>
<literal name="tmp_506" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %12

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="128" op_0_bw="128" op_1_bw="3" op_2_bw="1" op_3_bw="124">
<![CDATA[
._crit_edge6.i:1  %tmp_1 = call i128 @_ssdm_op_BitConcatenate.i128.i3.i1.i124(i3 %tmp_87_i, i1 true, i124 %p_Val2_s) nounwind

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
._crit_edge6.i:2  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @metadataBuffer_V, i128 %tmp_1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
<literal name="tmp_270_i" val="0"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
<literal name="tmp_270_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V, i64 %tmp_V_68) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
<literal name="tmp_270_i" val="0"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
<literal name="metadataWrWord_keyVa" val="1"/>
<literal name="tmp_270_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge9.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_502" val="1"/>
</and_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
<literal name="tmp_506" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge9.i:1  br label %12

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="metadataWrWord_SOP_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="147">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge5.i:0  br label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="demuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge4.i:0  br label %demux.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="184" bw="0">
<![CDATA[
demux.exit:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
