read_verilog -dump_ast1 -dump_ast2 -sv assignment-patter.sv
hierarchy; proc; opt
sat -verify -seq 1 -tempinduct -prove-asserts -show-all
