# 高速缓存存储器
## 结构
### Cache存储器：存放由主存调入的指令与数据块
### 地址转换部件：建立目录表以实现主存地址到缓存地址的转换
### 替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件
## 工作原理
### 为缓解CPU与主存储器之间的速度矛盾，高速缓存应运而生，其存取速度比主存快许多，更接近CPU的工作速度。
### 在有高速缓存存储器的计算机系统中，中央处理器存取主存储器的地址划分为行号、列号和组内地址三个字段。于是，主存储器就在逻辑上划分为若干行；每行划分为若干的存储单元组；每组包含几个或几十个字。高速存储器也相应地划分为行和列的存储单元组。二者的列数相同，组的大小也相同，但高速存储器的行数却比主存储器的行数少得多，这使其无法存储主存中的全部数据。
### 联想存储器用于地址联想，有与高速存储器相同行数和列数的存储单元。当主存储器某一列某一行存储单元组调入高速存储器同一列某一空着的存储单元组时，与联想存储器对应位置的存储单元就记录调入的存储单元组在主存储器中的行号。CPU需要存取指令或数据时首先到高速缓存里找，如果需要的东西当时正在缓存里，即“命中”，访问立即完成，CPU不必访问主存就可完成下面的工作，反之为“失效”，CPU转而对主存进行存取，同时，负责存储管理的专门硬件把这次被访问的信息所在的存储块由主存搬到高速缓存中。CPU执行已在缓存中的部分指令和数据时，利用这个时间间隙，把CPU下一阶段需要的一部分程序和数据预先搬进缓存。
### 当出现访问失效而高速存储器对应列中没有空的位置时，便淘汰该列中的某一组以腾出位置存放新调入的组，这称为替换，这个功能由替换逻辑电路执行。
