<!-- HEADER 9-4-2: Verilog -->

<!-- COMMAND Tool/Simulation (Verilog)/Write Verilog Deck... -->
<!-- COMMAND Tool/Simulation (Verilog)/Plot Verilog VCD Dump... -->
<!-- COMMAND Tool/Simulation (Verilog)/Plot Verilog for This Cell -->
<!-- COMMAND Tool/Simulation (Verilog)/Set Verilog Wire/Wire -->
<!-- COMMAND Tool/Simulation (Verilog)/Set Verilog Wire/Trireg -->
<!-- COMMAND Tool/Simulation (Verilog)/Set Verilog Wire/Default -->
<!-- COMMAND Tool/Simulation (Verilog)/Transistor Strength/Weak -->
<!-- COMMAND Tool/Simulation (Verilog)/Transistor Strength/Normal -->
<!-- PREFERENCE Tools/Verilog -->

С помощью команды <B>Write Verilog Deck...</B> меню (<B>Tool / Simulation (Verilog)</B>) Electric может создавать
входные файлы для Verilog симуляторов.
Далее для получения ".dump" файла вам надо запустить внешний Verilog симулятор, т.к.
дистрибутив Electric не включает Verilog симулятор!!!
<P>
Для просмотра результата вы можете полученный ".dump" файла считать обратно в Electric.
Это можно сделать воспользовавшись командой <B>Plot Verilog VCD Dump...</B> меню (<B>Tool / Simulation (Verilog)</B>).
Если имя файла совпадает с именем ячейки, то удобно использовать команду <B>Plot Verilog for This Cell</B>.
Результат работы Verilog симулятора представляется в окне цифрового сигнала 
(подробнее <A HREF="chap04-12-01.html#chap04-12-01">Section 4-12-1</A>).
<P>
Перед генерацией Verilog записи,
полезно закомментировать схему с помощью добавочного Verilog пояснения и кода, который будет включен в запись.
Для добавления Verilog кода, выберите из компонентного меню "Misc." пункт "Verilog Code".
Для добавления пояснения - "Verilog Declaration".
(подробнее о манипуляции с текстом <A HREF="chap06-08-01.html#chap06-08-01">Section 6-8-1</A> ).
<P>
Дополнительные настройки генерации Verilog записси можно найти в Verilog настройках меню
(<B>File / Preferences...</B>, "Tools", "Verilog").
Приведенное меню позволяет выбирать включать или нет те или иные пункты в конструкцию Verilog записи.
Вы можете контролировать выбор типа используемого Verilog пояснения для соединений ("wire" по дефолту, "trireg" по выбору).
Обратите внимание, это может перекрываться командой <B>Set Verilog Wire</B> меню (<B>Tool / Simulation (Verilog)</B>). 
<P>
Ещё одно свойство, которое можно установить для транзистора это его мощность. 

Команда <B>Weak</B> меню (<B>Tool / Simulation (Verilog) / Transistor Strength</B>)
устанавливает наименьшую мощность транзистора.
Команда <B>Normal</B> устанавливает среднюю мощность.
<P>
Диалоговое окно настройки Verilog также позволяет прикрепить к ячейки файл с Verilog кодом.
Прикрепив такой файл, Verilog  генерация будет использовать содержание этого файла вместо проверки содержания содержимого ячейки.
Это позволит вам создать своё четкое определение, если полученный Verilog не корректен.
Пример Verilog кола и описания топологии вы можете найти в ячейке "tool-SimulateVERILOG" в Samples библиотеки
(для получения воспользуйтесь командой <B>Load Library</B> меню <B>Help / Samples</B>).
<P>
<CENTER><IMG SRC="fig09-07.png" ALT="Figure 9.7"></CENTER>

<!-- TRAILER -->
