{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "openmips_min_sopc_tb": [
        "openmips_min_sopc_tb",
        "gvrSa",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}