<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
    <File Path="$PSRCDIR/sim_1/imports/[Lab04]_Verilog_files/cpu_evaluation_tb.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../[Lab04]_Verilog_files/cpu_evaluation_tb.v"/>
        <Attr Name="ImportTime" Val="1554695754"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="tb_cpu"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sim_1/imports/[Lab04]_Verilog_files/cpu_evaluation_tb.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
      <Option Name="SrcSet" Val="sources_1"/>
    </Config>
  </FileSet>
</DARoots>
