{"Nomor": 71635, "Judul": "PEMODELAN PERENCANAAN RUTE DAN DESAIN ARSITEKTUR UNTUK ALGORITMA Q-LEARNING  MENGGUNAKAN FPGA", "Abstrak": "Perkembangan artificial intelligence saat ini semakin pesat pada banyak sektor\nkeilmuan. Salah satu kasusnya adalah pada perencanaan rute yang membutuhkan\nalgoritma yang tepat untuk mencari rute yang optimal. Penggunaan algoritma AI\npada pencarian rute terpendek akan melibatkan komputasi data yang banyak\nsehingga membutuhkan waktu dalam proses komputasi.\nPenelitian ini bertujuan untuk melakukan perancangan akselerator perangkat\n\nkeras pada desain arsitektur proses perencanaan rute menggunakan algoritma q-\nlearning dengan hasil rute terpendek dan mencapai konvergen. Percepatan\n\ndilakukan dengan mengimplementasikan desain arsitektur RTL pada board\nFPGA untuk mempercepat proses komputasi dalam memproses data yang\nsebelumnya dilakukan simulasi model dan arsitektur RTL.\nBerdasarkan hasil pengujian, pada desain model sistem perencanaan rute dengan\npersentase keberhasilan agen mencapai tujuan sebesar 58,8 % dan 63,5% pada\ndesain arsitektur RTL. Waktu simulasi yang didapat pada model perancangan\nrute membutuhkan 0,2248 detik dan 0,0003 detik untuk implementasi arsitektur\nRTL dengan keluaran frekuensi clock 40 MHz dan menghasilkan percepatan\nakselerator 731,72 kali lebih cepat.", "Daftar File": {"23220052 Muhammad Fakhrudin.pdf": "https://digilib.itb.ac.id/gdl/download/279872"}, "Penulis": "Muhammad Fakhrudin [23220052]", "Kontributor / Dosen Pembimbing": ["Prof. Trio Adiono, S.T, M.T, Ph.D.", "Nana Sutisna, S.T., M.T., Ph.D."], "Jenis Koleksi": "Tesis", "Penerbit": "Teknik Elektro", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "Perencanaan rute , Algoritma Q-learning, Akselerator Hardware", "Sumber": "", "Staf Input/Edit": "Dessy Rondang Monaomi", "File": "1 file", "Tanggal Input": "17 Feb 2023"}