# Xilinx FPGA DDR3数据读写工程

## 项目描述

本资源提供了一个完整的DDR3数据读写代码工程，由Vivado 2018.2编写。该工程适用于Xilinx FPGA开发板，具体型号为AX7035，芯片型号为XC7A35TFGG484。DDR3芯片的位宽为16bit，可以直接上板使用。对于其他芯片，需要根据实际情况更改相关的输入输出管脚。

## 适用对象

本工程代码量较少，适合初学者学习DDR3的读写操作。通过本工程，您可以快速了解如何在Xilinx FPGA上实现DDR3的数据读写功能。

## 使用说明

1. **软件版本**：本工程使用Vivado 2018.2进行开发。如果您使用的是低版本的Vivado软件，请参考附带的教程，自行配置IP核。

2. **开发板与芯片**：本工程针对AX7035开发板和XC7A35TFGG484芯片进行设计。如果您使用的是其他型号的开发板或芯片，请根据实际情况修改相关的输入输出管脚。

3. **DDR3芯片**：本工程中的DDR3芯片位宽为16bit。如果您使用的是不同位宽的DDR3芯片，请根据芯片规格进行相应的调整。

## 注意事项

- 请确保您的开发环境和硬件配置与本工程的要求一致，以避免不必要的错误。
- 在修改代码或配置IP核时，请仔细阅读相关文档，确保操作的正确性。

## 附录

本资源附带了详细的教程，帮助您在低版本的Vivado软件中配置IP核。请根据教程步骤进行操作，以确保工程的顺利运行。

---

希望本资源能够帮助您快速入门Xilinx FPGA的DDR3数据读写操作，祝您学习顺利！

## 下载链接
[XilinxFPGADDR3数据读写工程](https://pan.quark.cn/s/79e88d54ade9) 

(备用: [备用下载](https://pan.baidu.com/s/1MAHr-odC4rPH3JAuanISJA?pwd=1234))

## 说明

该仓库仅用于学习交流，请勿用于商业用途。
