{Reference Type}: Patent
{Title}: 包括负载标准单元的集成电路及其设计方法
{Author}: 蔡官烨;崔钟伦
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-01-07
{Notes}: CN110069802B
{Abstract}: 为了设计集成电路,接收限定集成电路的输入数据,并且在标准单元库中提供具有不同延迟特性的多个负载标准单元。基于输入数据和标准单元库执行布设和布线,并且基于布设和布线的结果产生限定集成电路的输出数据。通过使用负载标准单元设计具有延迟匹配和占空比调整的集成电路,提高了集成电路的设计效率和性能。
{Subject}: 1.一种设计集成电路的方法,包括：接收限定集成电路的输入数据；在标准单元库中提供具有不同延迟特性的多个负载标准单元,负载标准单元包括具有源极和漏极的晶体管,所述源极和所述漏极彼此直接连接；基于所述输入数据和所述标准单元库执行布设和布线；以及基于所述布设和所述布线的结果产生限定所述集成电路的输出数据,其中,提供所述多个负载标准单元包括：提供能够通过调整注入到所述晶体管的栅电极中的杂质的密度来控制所述晶体管的电容值的至少一个负载标准单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 充电控制集成电路及其控制方法、电动汽车
{Author}: 秦秀敬
{Author Address}: 215104 江苏省苏州市吴中区越溪天鹅荡路52号
{Subsidiary Author}: 苏州汇川联合动力系统股份有限公司
{Date}: 2025-01-07
{Notes}: CN119261601A
{Abstract}: 本申请公开了一种充电控制集成电路及其控制方法、电动汽车,涉及充电控制技术领域,其中,充电控制集成电路包括高压电池包和集成控制器,集成控制器包括直流充电模块和电机,直流充电模块包括功率单元和开关单元；功率单元分别与高压电池包和电机连接,开关单元分别与充电桩、高压电池包和电机连接；开关单元用于根据自身通断,切换接通不同的充电回路,使充电控制集成电路进入不同的充电模式；其中,充电回路包括升压充电回路、直流快充回路和升流充电回路中的任意至少两种。本申请实现了增加电路适用性与集成度,以及节省整车开发难度与成本的效果。
{Subject}: 1.一种充电控制集成电路,适于与充电桩连接,其特征在于,所述充电控制集成电路包括高压电池包和集成控制器,所述集成控制器包括直流充电模块和电机,所述直流充电模块包括功率单元和开关单元；所述功率单元分别与所述高压电池包和电机连接,所述开关单元分别与所述充电桩、所述高压电池包和所述电机连接；所述开关单元用于根据自身通断,切换接通不同的充电回路,使所述充电控制集成电路进入不同的充电模式；其中,所述充电回路包括升压充电回路、直流快充回路和升流充电回路中的任意至少两种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的封装加工装置
{Author}: 吴银惠;苏雷雷;吴怀荣
{Author Address}: 518000 广东省深圳市龙华区民治街道北站社区鸿荣源北站中心B塔3102
{Subsidiary Author}: 深圳市沃德芯科技有限公司
{Date}: 2025-01-07
{Notes}: CN118782484B
{Abstract}: 本发明属于芯片加工技术领域,尤其是涉及一种集成电路芯片的封装加工装置,包括加工台、机械手和控制器,所述控制器固定设置于加工台的端面,所述机械手与控制器电性连接,所述加工台的端面开设有框孔,且框孔的内部设有隔热承托板,所述隔热承托板的端面开设有基板安装槽,且基板安装槽的侧壁安装有定位夹持机构,所述隔热承托板的内部安装有加热机构,所述机械手的安装端下方设有隔热活动板。本发明可以减少封装后的芯片中潜在的损坏隐患,降低后续芯片损坏的可能性,提高加工质量,且可以降低焊接热应力的影响,并能够提前使未焊接稳固的点位断裂、脱离,提高芯片出厂质量,同时,可以提高芯片封装时的树脂填料的填充质量。
{Subject}: 1.一种集成电路芯片的封装加工装置,包括加工台(1)、机械手(2)和控制器(3),其特征在于,所述控制器(3)固定设置于加工台(1)的端面,所述机械手(2)与控制器(3)电性连接,所述加工台(1)的端面开设有框孔(4),且框孔(4)的内部设有隔热承托板(5),所述隔热承托板(5)的端面开设有基板安装槽(6),且基板安装槽(6)的侧壁安装有定位夹持机构(7),所述隔热承托板(5)的内部安装有加热机构(8),所述机械手(2)的安装端下方设有隔热活动板(9),且隔热活动板(9)与机械手(2)的安装端共同安装有压力触发组件(10),所述隔热活动板(9)的底部开设有真空吸附槽(11),且隔热活动板(9)的上方设置有与真空吸附槽(11)相连通的真空吸附机构(12),所述真空吸附槽(11)的内部安装有导热触发机构(13),所述加工台(1)和隔热承托板(5)共同安装有与真空吸附机构(12)相连通的振动模拟机构(14),所述隔热活动板(9)安装有真空注入机构(15)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路温度调节系统及其方法
{Author}: 高乾
{Author Address}: 221200 江苏省徐州市睢宁县宁江工业园创发路19号2楼
{Subsidiary Author}: 徐州盈胜微半导体有限公司
{Date}: 2025-01-07
{Notes}: CN118377334B
{Abstract}: 本发明提供一种集成电路温度调节系统及其方法,涉及温度控制技术领域。所述系统包括：双目摄像头、排风扇和处理器,处理器用于：拍摄待处理图像；对待处理图像进行检测,获得线路的第一位置和电子器件的第二位置；根据第一位置,确定线路复杂度评分；根据第二位置,确定器件复杂度评分；在当前测试周期内的多个时刻拍摄红外图像；根据红外图像,确定平均温度趋势函数；根据线路复杂度评分、器件复杂度评分和平均温度趋势函数,确定排风扇的控制策略。根据本发明,可使温度控制系统能够满足集成电路的实际散热需求,使集成电路能够在正常温度下工作,提升集成电路的工作性能以及使用寿命。
{Subject}: 1.一种集成电路温度控制系统,其特征在于,包括：设置在集成电路上方的双目摄像头、排风扇、处理器和照明设备,其中,所述双目摄像头包括红外摄像头和相机摄像头；所述处理器用于：开启照明设备；通过所述相机摄像头拍摄所述集成电路的待处理图像,所述照明设备开启后,使得所述相机摄像头拍摄的所述待处理图像更清晰；对所述待处理图像进行检测,获得所述集成电路上线路所在的第一位置和电子器件所在的第二位置；根据所述第一位置,确定所述集成电路的线路复杂度评分；根据所述电子器件所在的第二位置,确定所述集成电路的器件复杂度评分；通过所述红外摄像头在当前测试周期内的多个时刻分别拍摄红外图像；根据各个时刻的红外图像,确定所述集成电路的平均温度趋势函数；根据所述线路复杂度评分、所述器件复杂度评分和所述平均温度趋势函数,确定所述排风扇的控制策略,其中,所述控制策略包括在下一个测试周期中排风扇的运行功率；根据所述第一位置,确定所述集成电路的线路复杂度评分,包括：根据所述第一位置,确定所述待处理图像中除所述第一位置外的第一背景区域；将所述第一背景区域的像素值设置为0,获得第一图像；将所述第一图像进行二值化处理,获得第一二值化图像；在所述第一二值化图像的竖向设置多个第一测试标记,所述第一测试标记为沿所述第一二值化图像竖向设置的多条直线,且每条直线互相平行,每条直线的间隔为第一预设距离；在所述第一二值化图像的横向设置多个第二测试标记,所述第二测试标记为沿所述第一二值化图像横向设置的多条直线,且每条直线互相平行,每条直线的间隔为第二预设距离；根据多个所述第一测试标记,确定竖向线路复杂度；根据多个所述第二测试标记,确定横向线路复杂度；根据所述竖向线路复杂度和所述横向线路复杂度,确定所述线路复杂度；根据多个所述第一测试标记,确定竖向线路复杂度,包括：根据公式获得所述竖向线路复杂度,其中,为第i个第一测试标记穿越所述第一位置的边界的次数,为第i个第一测试标记在第j次穿越所述第一位置的边界至第j+1次穿越所述第一位置的边界之间的像素点的数量,为第i个第一测试标记在第j次穿越所述第一位置的边界至第j+1次穿越所述第一位置的边界之间的像素点的像素值的平均值,为第一测试标记的总数,i为大于或等于1且小于或等于的正整数,j为大于或等于1且小于或等于的正整数,为预设系数,if为条件函数,表示如果,则条件函数取值为,否则为0；根据多个所述第二测试标记,确定横向线路复杂度,包括：根据公式获得所述横向线路复杂度,其中,为第t个第二测试标记穿越所述第一位置的边界的次数,为第t个第二测试标记在第t次穿越所述第一位置的边界至第t+1次穿越所述第一位置的边界之间的像素点的数量,第t个第二测试标记在第t次穿越所述第一位置的边界至第t+1次穿越所述第一位置的边界之间的像素点的像素值的平均值,为第二测试标记的总数,k为大于或等于1且小于或等于的正整数,t为大于或等于1且小于或等于的正整数,if为条件函数,表示如果,则条件函数取值为,否则为0；根据所述竖向线路复杂度和所述横向线路复杂度,确定所述线路复杂度,包括：根据公式确定所述线路复杂度C,其中,为所述横向线路复杂度,为所述竖向线路复杂度,为第二测试标记的总数,为第一测试标记的总数；根据所述线路复杂度评分、所述器件复杂度评分和所述平均温度趋势函数,确定所述排风扇的控制策略,包括：根据公式确定所述排风扇在下一个测试周期中排风扇的运行功率,其中,s为当前测试周期数,s+1为下一个测试周期数,为排风扇在当前测试周期的运行功率,C为所述线路复杂度评分,Q为所述器件复杂度评分,为所述平均温度趋势函数的平均值,为所述平均温度趋势函数在当前测试周期结束时的函数值,为所述平均温度趋势函数的导函数在当前测试周期结束时的函数值,和为预设权重。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构以及形成集成电路结构的方法
{Author}: 黄禹轩;蔡庆威;钟政庭;庄正吉;张尚文
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-01-07
{Notes}: CN113053887B
{Abstract}: 本公开提供了一种半导体结构的实施例。半导体结构包括：衬底,具有前侧和背侧；栅极堆叠件,形成在衬底的前侧上,并且设置在衬底的有源区上；第一源极/漏极部件,形成在有源区上并且设置在栅极堆叠件的边缘处；背侧电源轨,形成在衬底的背侧上；背侧接触部件,插入在背侧电源轨和第一源极/漏极部件之间,并且将背侧电源轨电连接到第一源极/漏极部件。背侧接触部件还包括设置在衬底的背侧上的第一硅化物层。本发明的实施例还涉及形成集成电路结构的方法。
{Subject}: 1.一种半导体结构,包括：衬底,具有前侧和背侧；栅极堆叠件,形成在所述衬底的所述前侧上,并且设置在所述衬底的有源区上；浅沟槽隔离部件,围绕所述有源区；第一源极/漏极部件,形成在所述有源区上并且设置在所述栅极堆叠件的边缘处；第一介电材料层,从所述背侧设置在所述有源区上,并且接触所述浅沟槽隔离部件；背侧电源轨,形成在所述衬底的所述背侧上；以及背侧接触部件,插入在所述背侧电源轨和所述第一源极/漏极部件之间且嵌入所述第一介电材料层中,并且将所述背侧电源轨电连接到所述第一源极/漏极部件,其中,所述背侧接触部件还包括设置在所述衬底的所述背侧上的第一硅化物层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路结构
{Author}: 廖忠志
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-01-07
{Notes}: CN113053891B
{Abstract}: 一种集成电路(IC)结构包括具有第一p型有源区域、第一n型有源区域、第二n型有源区域和第二p型有源区域的存储单元。第一p型有源区域和第二p型有源区域中的每个包括具有宽度W1的第一组垂直堆叠的沟道层,并且第一n型有源区域和第二n型有源区域中的每个包括具有宽度W2的第二组垂直堆叠的沟道层,其中W2小于W1。IC结构还包括具有第三n型鳍和第三p型鳍的标准逻辑单元。第三n型鳍包括具有宽度W3的第三组垂直堆叠的沟道层,并且第三p型鳍包括具有宽度W4的第四组垂直堆叠的沟道层,其中W3大于或等于W4。
{Subject}: 1.一种集成电路结构,包括：存储单元,包括：第一p型有源区域、第一n型有源区域、第二n型有源区域和第二p型有源区域,沿着第一方向纵向设置并且沿着基本垂直于所述第一方向的第二方向以上述顺序彼此间隔开,其中,所述第一p型有源区域和所述第二p型有源区域中的每个包括第一多个垂直堆叠的沟道层,所述第一多个垂直堆叠的沟道层具有沿着所述第二方向测量的宽度W1,其中,所述第一n型有源区域和所述第二n型有源区域中的每个包括第二多个垂直堆叠的沟道层,所述第二多个垂直堆叠的沟道层具有沿着所述第二方向测量的宽度W2,所述宽度W2小于所述宽度W1,以及其中,所述第一p型有源区域、所述第一n型有源区域、所述第二n型有源区域和所述第二p型有源区域中的每个沿着所述第一方向横跨所述存储单元的边界延伸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 配置为利用秘密密钥保护进行对称加密操作的集成电路
{Author}: G·佩利西耶;N·安奎特;D·勒-戈斯科茨
{Author Address}: 法国格勒诺布尔
{Subsidiary Author}: 意法半导体(格勒诺布尔2)公司;意法半导体(ALPS)有限公司
{Date}: 2025-01-07
{Notes}: CN113204800B
{Abstract}: 本公开的实施例涉及配置为利用秘密密钥保护进行对称加密操作的集成电路。在安全硬件环境中记录唯一硬件密钥。该安全硬件环境的第一逻辑电路被配置为根据所述唯一硬件密钥和至少一条信息生成唯一导出密钥。至少一条信息涉及以下一项或多项：秘密密钥的执行上下文和使用。安全硬件环境进一步包括第一加密设备,使用唯一导出密钥对秘密密钥进行对称加密。该对称加密生成用于在安全硬件环境外侧使用的经加密秘密密钥。
{Subject}: 1.一种集成电路,包括：安全硬件环境,被配置为记录唯一硬件密钥,并且所述安全硬件环境包括：第一逻辑电路,被配置为从所述唯一硬件密钥以及至少一条信息生成唯一导出密钥,其中所述至少一条信息涉及以下一项或多项：秘密密钥的执行上下文以及使用；以及第一加密设备,被配置为使用所述唯一导出密钥对所述秘密密钥进行对称加密操作,以及在所述安全硬件环境外侧传递由于所述对称加密操作的执行而产生的经加密秘密密钥；第二加密设备,被配置为使用所述秘密密钥对二进制数据进行进一步对称加密操作,以及在所述安全硬件环境外侧传递由于所述进一步对称加密操作的执行而产生的经加密二进制数据；第一解密设备,被配置为使用所述唯一导出密钥对经加密秘密密钥进行解密操作,以及传递由于所述解密操作的执行而产生的秘密密钥；第二解密设备,被配置为使用由所述第一解密设备传递的所述秘密密钥对经加密二进制数据执行进一步解密操作,以及传递由于所述进一步解密操作的进行而产生的未加密二进制数据；以及密钥寄存器,被配置为记录由所述第一解密设备生成的每个秘密密钥,并且使得能够将每个经记录秘密密钥传输到所述第二解密设备,以便对所述经加密二进制数据进行解密。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路器件及其制造方法
{Author}: 沈鼎瀛;相奇;钱鹤
{Author Address}: 361008 福建省厦门市软件园三期诚毅北大街62号109单元0206号
{Subsidiary Author}: 厦门半导体工业技术研发有限公司
{Date}: 2025-01-07
{Notes}: CN114068808B
{Abstract}: 本发明公开了一种半导体集成电路器件及其制造方法,该半导体集成电路器件包括阻变层,以及分别位于阻变层两侧且相对的第一电极和第二电极,其中,包括由至少两种材料交替形成的至少两层、氧化物薄膜,以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。由于在材料不同的氧化物薄膜中形成导电细丝所需要的电压各不相同,因此可以通过将电压大小控制在某一范围内,使得导电细丝仅在指定材料所形成的氧化物薄膜中形成,而无法在其他材料所形成的氧化物薄膜中形成。如此,就可以通过布局氧化物薄膜形成的通道来预定义导电细丝的形成位置和方向,使导电细丝的分布更为均匀。
{Subject}: 1.一种半导体集成电路器件,所述半导体集成电路器件包括阻变层,以及分别位于所述阻变层两侧且相对的第一电极和第二电极,其特征在于,所述阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜,以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝,所述阻变层的氧化物薄膜包括与所述第一电压的作用方向平行的部分,所述指定材料包括至少一种,所述导电细丝形成在所述指定材料形成的通道中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种上电复位电路及集成电路系统
{Author}: 游恒;尚德龙;周玉梅
{Author Address}: 211135 江苏省南京市江宁区创研路266号麒麟人工智能产业园8栋8层
{Subsidiary Author}: 中科南京智能技术研究院
{Date}: 2025-01-07
{Notes}: CN117728810B
{Abstract}: 本发明公开了一种上电复位电路及集成电路系统,涉及复位电路技术领域,复位电路包括：第一NMOS管,第一NMOS管的漏极连接系统电源,第一NMOS管的栅极接地,第一NMOS管的源极用于输出参考电压；电流镜电路和反相器,电流镜电路用于复制参考电压的电流值输出至反相器的输入端；第二NMOS管和分压电路,分压电路用于将系统电源电压分压输出给第二NMOS管的栅极；第二NMOS管的源极接地,第二NMOS管的漏极连接反相器的输入端；当系统电源电压低于预设阈值时,则反相器的输出端输出低电平的复位信号,当系统电源电压高于预设阈值时,则反相器的输出端输出高电平的停止复位信号。本申请能够在低电压下稳定工作,并且面积相比于传统的上电复位电路也能够大幅度优化。
{Subject}: 1.一种上电复位电路,其特征在于,所述复位电路包括：第一NMOS管,所述第一NMOS管的漏极连接系统电源,所述第一NMOS管的栅极接地,所述第一NMOS管的源极用于输出参考电压；电流镜电路,所述电流镜电路的一端用于接收所述参考电压,所述电流镜电路的另一端用于复制参考电压的电流值进行输出；第二NMOS管和分压电路,所述分压电路的输入端接收系统电源,所述分压电路的输出端连接所述第二NMOS管的栅极,所述分压电路用于控制所述第二NMOS管工作；反相器,所述第二NMOS管的源极接地,所述第二NMOS管的漏极连接所述反相器的输入端和所述电流镜电路的另一端；当系统电源电压低于预设阈值时,则反相器的输出端输出低电平的复位信号,当系统电源电压高于预设阈值时,则反相器的输出端输出高电平的停止复位信号；第三PMOS管的栅极与漏极相连,第四PMOS管的栅极与漏极相连,第五PMOS管的栅极与漏极相连,使得所述第三PMOS管、所述第四PMOS管和所述第五PMOS管形成二极管结构,将系统电源VDD的电压进行等分；第三NMOS管与第四NMOS管连接成电流镜结构,第一PMOS管和第二PMOS管连接成电流镜结构；所述第一NMOS管的开启电压为第一电压阈值,所述第三NMOS管、所述第四NMOS管、所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的开启电压为第二电压阈值,所述第二NMOS管的开启电压为第三电压阈值,所述第三电压阈值＞所述第二电压阈值＞所述第一电压阈值,所述上电复位电路仅由MOS型晶体管组成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种连续式集成电路测试系统及其测试方法
{Author}: 曾辉;罗航
{Author Address}: 215400 江苏省苏州市太仓市太仓港经济技术开发区北环路16号港城广场3号楼1103-06室
{Subsidiary Author}: 苏州金钥匙自动化设备有限公司
{Date}: 2025-01-07
{Notes}: CN117890765B
{Abstract}: 本发明公开了一种连续式集成电路测试系统及其测试方法,涉及集成电路测试系统技术领域,包括测试设备控制模块、测试软件模块、自动化控制系统模块和决策反馈模块,所述测试设备控制模块用于控制测试设备与IC自动适配,确保一致性和可重复性的测试,所述测试软件模块用于调用测试软件对IC测试和采集测试数据生成测试报告,所述自动化控制系统模块用于调度执行测试计划并对测试进度进行实时监控,所述决策反馈模块用于对测试数据进行IC缺陷追踪和优化设计反馈。本发明通过设计有测试设备控制模块,实现了对IC测试的自动化设备连接,确保了IC与测试设备正确连接,提供稳定的电气连接,解决了人工装配连接出现连接错误的问题。
{Subject}: 1.一种连续式集成电路测试系统,其特征在于：包括测试设备控制模块、测试软件模块、自动化控制系统模块和决策反馈模块；所述测试设备控制模块与测试软件模块通过信号线连接,所述自动化控制系统模块与测试软件模块通过数据线连接,所述决策反馈模块与测试软件模块、自动化控制系统模块通过拔插数据端口连接传输数据；所述测试设备控制模块用于控制测试设备与IC自动适配,确保一致性和可重复性的测试,所述测试软件模块用于调用测试软件对IC测试和采集测试数据生成测试报告,所述自动化控制系统模块用于调度执行测试计划并对测试进度进行实时监控,所述决策反馈模块用于对测试数据进行IC缺陷追踪和优化设计反馈；所述测试设备控制模块包括：测试座位控制单元、探针卡控制单元和测试仪器控制单元；测试座位控制单元通过使用自动化机械臂,将IC从存储架上取下,精确放置在测试座位上；探针卡控制单元通过控制电动机,确保探针卡上的探针以适当的压力和位置接触IC引脚；测试仪器控制单元使用GPIB通信协议与示波器和信号发生器测试仪器通信,配置仪器参数并发出测量指令；所述测试软件模块包括：测试计划管理单元、测试用例管理单元、测试数据采集单元、数据分析处理单元和报告生成单元；测试计划管理单元通过GUI软件创建测试计划,测试操作员通过测试计划管理单元指定测试阶段和时间表；测试用例管理单元将测试用例库的测试用例按照功能、性能、电气特征和故障模式进行分类,供测试操作员选择使用；测试数据采集单元通过数据采集接口实时接收测试设备和仪器的测试数据,并将测试数据传输到数据库中存储；数据分析处理单元使用数据分析算法,对测试数据采集单元采集的数据进行统计分析、异常检测和性能评估；报告生成单元用于测试软件将测试数据采集单元采集的数据库和数据分析处理单元分析统计的数据结果生成测试报告供测试操作员进行查看和导出；所述自动化控制系统模块包括：测试计划调度单元、测试用例执行控制单元和测试进度监控单元；测试计划调度单元利用调度算法根据测试计划的优先级和资源可用性,自动排定测试任务；测试用例执行控制单元实现测试用例的自动化执行,包括参数设置、测试开始和结束的控制；测试进度监控单元通过使用仪表板和警报系统,实时监控测试进度,发出警报以应对随时出现的问题；所述决策反馈模块包括：缺陷追踪管理单元和自动化决策支持单元；缺陷追踪管理单元用于记录并跟踪IC测试中发现的问题；自动化决策支持单元用于基于测试报告的结果和缺陷信息,制定修复缺陷、优化设计和二次测试的决定并将决策反馈给测试软件模块；所述数据分析处理单元使用数据分析算法为孤立森林算法,孤立森林算法的核心是通过将对测试数据采集单元采集来的数据库数据构建随机树来识别异常值；在孤立森林中,通过递归地构建二叉树来模拟数据的分布情况,对于每个随机树,从数据集中随机选择一个特征记为f,从特征f的最小值和最大值之间随机选择一个切分值记为s,根据切分值s将数据点划分为左子树和右子树,这一过程会一直递归进行,直到树的深度达到预定的最大深度或只剩下一个数据点；为了计算数据点的异常得分,需要根据它在随机树中的深度来确定,深度越浅,数据点越容易被孤立,因此异常得分越低,异常得分计算公式如下：其中,h(x)为路径长度,定义为从根节点到达数据点x的深度,E(h(x))为平均路径长度,对于给定的随机树,计算所有数据点的路径长度的平均值,s(x)为异常得分,c是用于缩放的常数值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于上下文信息共享的告示板
{Author}: H·D·奥谢;M·绍尔;J·L·里维拉埃斯皮诺萨
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 苹果公司
{Date}: 2025-01-07
{Notes}: CN115039055B
{Abstract}: 实施方案涉及一种存储从电子设备中的各种部件电路接收的上下文信息的告示板电路(326)。该上下文信息指示对应的部件电路、系统或共享资源的操作状态。当检测到事件(例如,部件电路的开启)时,可以通过一个或多个部件电路检索所存储的上下文信息。通过使用告示板电路,部件电路可以检测其他部件电路的操作状态的变化,并且即使当发生改变同时部件电路睡眠或禁用时也能配置或更新其操作。该告示板电路可以通过部件电路监视上下文信息的更新,并且当更新上下文信息的某些条目时,发起对其他部件电路的通知。
{Subject}: 1.一种电子设备,包括：多点总线；第一集成电路,所述第一集成电路被配置为生成指示所述第一集成电路的操作状态的上下文信息,并且在第一时间通过所述多点总线发送所述上下文信息；第二集成电路,所述第二集成电路被配置为：通过所述多点总线接收来自告示板电路的所述上下文信息,并且处理接收到的上下文信息以调整所述第二集成电路的操作；以及共存集线器设备,所述共存集线器设备包括：所述告示板电路,所述告示板电路被配置为：经由所述多点总线接收来自所述第一集成电路的所述上下文信息,存储所述上下文信息,并且在所述第一时间之后的第二时间通过所述多点总线发送所述上下文信息；以及处理器电路,所述处理器电路被配置为：接收表示所述第一集成电路和所述第二集成电路中的操作组合的有问题场景的操作策略,并且生成发送到所述第一集成电路或所述第二集成电路以协调所述第一集成电路和所述第二集成电路的操作的命令。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于使光子集成电路与印刷光学板对准的系统和方法
{Author}: 金起泓;杰里米·比昂;松尾勉;大志田直
{Author Address}: 日本神奈川县
{Subsidiary Author}: 广濑电机株式会社
{Date}: 2025-01-07
{Notes}: CN115144958B
{Abstract}: 本申请公开了用于使光子集成电路与印刷光学板对准的系统和方法。本文描述的示例实现方式涉及被配置成重定向经由光波导连接至印刷光学板(POB)的连接器与光子集成电路(PIC)之间的光的接口,该接口涉及具有多个p掺杂和n掺杂硅的层的二维分布波片(TDW),TDW被配置成被驱动以改变TDW上的二维位置处的介电常数,使得接收到的光在二维位置处被重定向。
{Subject}: 1.一种被配置成重定向经由光波导连接至印刷光学板POB的连接器与光子集成电路PIC封装之间的光的系统,所述系统包括：一个或更多个二维分布波片TDW,所述一个或更多个TDW中的每一个包括多个p掺杂和n掺杂硅的层,所述一个或更多个TDW被配置成被驱动以改变所述一个或更多个TDW上的二维位置处的介电常数,使得在所述一个或更多个TDW处接收的光在所述二维位置处朝竖直光栅耦合器重定向,其中,所述多个p掺杂和n掺杂硅的层中的每一层被介电常数的相关联的分布函数单独地限定。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适用于集成电路铜互连结构化学机械抛光的抛光组合物及其应用
{Author}: 李国庆;卞鹏程;朱林君;卫旻嵩
{Author Address}: 264006 山东省烟台市经济技术开发区北京中路50号
{Subsidiary Author}: 万华化学集团电子材料有限公司;万华化学集团股份有限公司
{Date}: 2025-01-07
{Notes}: CN119264816A
{Abstract}: 本发明公开了一种适用于集成电路铜互连结构化学机械抛光的抛光组合物及其应用,所述化学机械抛光组合物包括研磨粒子、氧化剂、络合剂、腐蚀抑制剂、星形聚乙二醇聚合物、pH调节剂、任选的非离子聚合物和去离子水。本发明的抛光组合物中所述星形聚乙二醇聚合物,可以作用于被抛光的材料表面,减小金属互连结构的抛光凹陷,改善被抛光表面的片内非均匀性。
{Subject}: 1.一种适用于集成电路铜互连结构化学机械抛光的抛光组合物,其特征在于,包括研磨粒子、氧化剂、络合剂、腐蚀抑制剂、星形聚乙二醇聚合物、pH调节剂、任选的非离子聚合物和去离子水；优选地,所述抛光组合物各组分的质量百分含量为：0.01wt％-0.5wt％的研磨粒子,0.1wt％-5wt％的氧化剂,0.1wt％-5wt％的络合剂,0.01wt％-0.1wt％的腐蚀抑制剂,0.001wt％-0.1wt％的星形聚乙二醇聚合物,0.01wt％-1wt％的pH调节剂,0％-0.1wt％的非离子聚合物,余量为去离子水。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路及其温漂补偿方法
{Author}: 钟平权;郭晓明;刘广金;彭奇;尹思儒
{Author Address}: 523000 广东省东莞市大岭山镇矮岭冚茶园路三街3号
{Subsidiary Author}: 东莞市通科电子有限公司
{Date}: 2025-01-07
{Notes}: CN119045600B
{Abstract}: 本发明涉及半导体集成电路技术领域,提供一种半导体集成电路及其温漂补偿方法,半导体集成电路包括：带隙基准电路、电流源控制电路、测量电路和温漂补偿电路；带隙基准电路分别连接电流源控制电路、测量电路和温漂补偿电路；带隙基准电路用于生成带隙基准电压；电流源控制电路用于基于带隙基准电压产生电流源,并基于电流源产生热源,以利用热源改变带隙基准电路的环境温度；测量电路用于测量环境温度；温漂补偿电路用于补偿基准电压的温漂。本发明通过对带隙基准电路进行温漂补偿的过程处理,可实现对集成电路的精确温漂补偿,有利于提高集成电路的信号处理精度。
{Subject}: 1.一种温漂补偿方法,其特征在于,包括：基于电流源控制电路中的导通子电路,产生电流源；控制电流源流经大功率三极管,使带隙基准电路所处环境的温度产生第一温度,并获得第一温度与带隙基准电路所处环境的基准温度的温度差值；基准温度为未产生热源情况下,带隙基准电路所处环境的温度；利用设定的温度与电压的对应关系表,查询获得温度差值所对应的电压差值；根据电压差值,利用设定的温漂补偿算法计算获得冷却温度值；基于冷却温度值,利用设定的温度与电压得对应关系表,获得相对应的调整电压值；根据调整电压值,利用处理器,对带隙基准电路进行温漂补偿的处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于智能算法的电子电路故障识别优化系统
{Author}: 岳胜;杨峰
{Author Address}: 056500 河北省邯郸市磁县路村营乡东武仕村北
{Subsidiary Author}: 邯郸市东武仕水库管理处
{Date}: 2025-01-07
{Notes}: CN119272182A
{Abstract}: 本发明公开了一种基于智能算法的电子电路故障识别优化系统,涉及电子电路故障识别技术领域；具体包括：智能模拟模块；所述智能模拟模块包括电路图单元、实物参数模拟单元、电子电路运行单元和电路运行支撑数据库；所述电路图单元用于输入、输出电路图；所述实物参数模拟单元将电路图单元输入的电路图转化实物模拟电路；所述电子电路运行单元依据电路图单元和实物参数模拟单元。本发明通过智能模拟单元对电子电路图进行实物运行模拟,并配合智能分析模块对电子电路的合理性进行分析,快速判断电子电路图是否合理,并判断电子电路是否存在故障,保证电子电路的安全与稳定,降低电子电路图不合理导致的隐患。
{Subject}: 1.一种基于智能算法的电子电路故障识别优化系统,其特征在于,包括：智能模拟模块；所述智能模拟模块包括电路图单元、实物参数模拟单元、电子电路运行单元和电路运行支撑数据库；所述电路图单元用于输入、输出电路图；所述实物参数模拟单元将电路图单元输入的电路图转化实物模拟电路；所述电子电路运行单元依据电路图单元和实物参数模拟单元,对实物模拟电路进行运行；所述电路运行支撑数据库包括电路运行规则资料、电子元器件运行规则资料；参数数据库；所述参数数据库包括电子元件数据库、电路元件数据库和集成电路模块数据库；所述电子元件数据库、电路元件数据库和集成电路模块数据库均包括多个子数据库,每个子数据库内部储存一种电子元件的数据；智能分析模块；所述智能分析模块包括运算分析单元和优化单元；所述运算分析单元对电子电路图进行初步分析,对实物模拟电路的运行情况进行二次分析,判断电子电路是否出现故障,是否需要优化；统筹模块；所述统筹模块控制计算机运行,为智能模拟模块、参数数据库、智能分析模块提供算力支撑,并为智能分析模块提供大数据支持。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路、将光信号耦合输入到集成电路中的装置和方法
{Author}: H·G·库尔兹;T·吉斯德;M-M·梅内克;H·施罗德
{Author Address}: 德国沃尔夫斯堡
{Subsidiary Author}: 大众汽车股份公司
{Date}: 2025-01-07
{Notes}: CN119270438A
{Abstract}: 本发明涉及一种集成电路(1),所述集成电路具有：-光输入端(2),所述光输入端能够与光纤(3)耦合,其中,利用光纤(3)能够向光输入端(2)提供光信号(4),-可控的液晶元件(5),能够通过光输入端(2)将光信号(4)耦合输入到所述可控的液晶元件中,其特征在于,-直接布置在液晶元件(5)上的光波导(6),-控制装置(7),所述控制装置被构造为用于控制液晶元件(5),使得能够对液晶元件(5)的折射率进行调制,由此能够至少部分将光信号(4)耦合输入到所述光波导(6)中。此外,本发明涉及一种装置(4)和一种方法。
{Subject}: 1.一种集成电路(1),所述集成电路具有：-光输入端(2),所述光输入端能够与光纤(3)耦合,其中,利用所述光纤(3)能够向所述光输入端(2)提供光信号(4),-可控的液晶元件(5),能够通过所述光输入端(2)将所述光信号(4)耦合输入到所述可控的液晶元件中,其特征在于,-直接布置在所述液晶元件(5)上的光波导(6),-控制装置(7),所述控制装置被构造为用于控制所述液晶元件(5),使得能够对所述液晶元件(5)的折射率进行调制,由此能够至少部分将所述光信号(4)耦合输入到所述光波导(6)中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种大规模数字集成电路的板方式程控电压拉偏试验电路
{Author}: 王贺;张大宇;汪悦;张红旗;张松;李剑焘;崔华楠;杨彦朝;庄仲;吉美宁
{Author Address}: 100194 北京市海淀区友谊路104号
{Subsidiary Author}: 中国空间技术研究院
{Date}: 2025-01-03
{Notes}: CN110907809B
{Abstract}: 本发明涉及一种大规模数字集成电路的板方式程控电压拉偏试验电路,包括电源模块、第一数控电位器、第二数控电位器、第一继电器、第二继电器、第三继电器、第一电阻、第二电阻、第三电阻、指令控制模块,电源模块的第一控制端与第一数控电位器的可调电阻端连接,电源模块的第二控制端与第一继电器的输出端连接,第一继电器的第一输入端与第二数控电位器的可调电阻端连接,第一继电器的第一输入端与第二继电器的输出端连接。本发明通过电源模块、数控电位器、继电器、电阻和指令控制模块间配合,实现大规模数字电路板方式拉偏试验中拉偏电压的自动化控制,无需携带大体积的专用仪表,因此便携性更优。
{Subject}: 1.一种大规模数字集成电路的板方式程控电压拉偏试验电路,其特征在于,包括电源模块、第一数控电位器、第二数控电位器、第一继电器、第二继电器、第三继电器、第一电阻、第二电阻、第三电阻、指令控制模块,电源模块的第一控制端与第一数控电位器的可调电阻端连接,电源模块的第二控制端与第一继电器的输出端连接,第一继电器的第一输入端与第二数控电位器的可调电阻端连接,第一继电器的第一输入端与第二继电器的输出端连接,第二继电器的第一输入端与第一电阻一端连接,第一电阻另一端接地；第二继电器的第二输入端与第三继电器的输出端连接,第三继电器的第一输入端与第二电阻一端连接,第二电阻另一端接地；第三继电器的第二输入端与第三电阻一端连接,第三电阻另一端接地；指令控制模块的第一控制总线与第一数控电位器的控制端口连接,指令控制模块的第二控制总线与第二数控电位器的控制端口连接；指令控制器的控制信号与第一继电器、第二继电器、第三继电器的控制端相连；指令控制模块根据电源模块所需输出的电压值,将对应的数控电位器的配置指令及继电器的控制指令发送给对应的数控电位器和继电器；数控电位器按照接收到的配置指令,改变其可调电阻端的阻值；继电器按照接收到的控制指令,改变其开关状态；第一数控电位器的阻值调整范围为0.1KΩ-20KΩ；第二数控电位器的阻值调整范围为1KΩ-200KΩ。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于对集成电路器件进行仿真的方法及装置
{Author}: 卜建辉;王成成;李垌帅;刘海南;赵发展;韩郑生;罗家俊
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2025-01-03
{Notes}: CN111680466B
{Abstract}: 本申请提供一种用于对集成电路器件进行仿真的方法及装置,方法包括：根据集成电路器件的历史仿真结果确定至少一个温度区间；针对不同的温度区间,提取出对应的器件模型参数,根据模型参数建立对应的子器件模型；合并子器件模型,获得当前半导体器件模型；当需要再次对集成电路器件进行仿真时,接收仿真所需的目标温度,确定所目标温度所属的目标温度区间以及当前半导体器件模型中目标温度区间对应的子器件模型；利用对应的子器件模型对集成电路器件进行仿真；如此,因不同的温度区间对应的有不同的子器件模型,这样在对集成电路器件进行仿真时,无论温度是在什么范围内,都可以找到合适的子器件模型对集成电路器件进行仿真,确保仿真精度。
{Subject}: 1.一种用于对集成电路器件进行仿真的方法,其特征在于,所述方法包括：根据集成电路器件的历史仿真结果确定至少一个温度区间；所述历史仿真结果为利用历史半导体器件模型对性能测试数据进行仿真的结果,所述性能测试数据为对所述集成电路器件进行仿真时所需的数据；针对不同的温度区间,提取出对应的器件模型参数,根据所述模型参数建立对应的子器件模型；合并所述子器件模型,获得当前半导体器件模型；当需要再次对所述集成电路器件进行仿真时,接收仿真所需的目标温度,确定所述目标温度所属的目标温度区间以及所述当前半导体器件模型中目标温度区间对应的子器件模型；利用所述对应的子器件模型对所述集成电路器件进行仿真；其中,所述针对不同的温度区间,提取出对应的器件模型参数,根据所述模型参数建立对应的子器件模型,包括：针对不同的温度区间,基于预设的拟合度将各温度区间对应的历史子仿真结果与所述性能测试数据进行拟合；基于拟合后的所述历史子仿真结果,获得目标阈值电压和目标温度系数；根据所述目标阈值电压和目标温度系数建立对应的子器件模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种和面机系统
{Author}: 罗勇斌;马永志;蔡智圣;张建雄;詹彤;杨南粤
{Author Address}: 528200 广东省佛山市南海区狮山镇穆院村穆北工业区
{Subsidiary Author}: 佛山市南海康莱达机电制造有限公司
{Date}: 2025-01-03
{Notes}: CN112088909B
{Abstract}: 本发明公开了一种和面机系统,其和面机硬件系统包括机电装置、控制机电装置工作的控制器、以及作为远程监控设备的移动通信终端,移动通信终端和控制器之间通过无线网络系统进行通讯连接；机电装置包括搅拌桶、安全防护罩、搅拌机构、交流电机、以及减速传动机构；控制器与交流电机电连接；控制系统包括控制器的控制软件、以及移动通信终端的APP监控软件。其优点是：整个和面机系统结构新颖,系统高度集成,机电通讯一体化,利用智能手机作为远程监控终端通过无线网络对和面机的运转实施远程实时监控；和面机自动化程度高,劳动强度大幅降低,人均生产效率高；和面工作效率、和面质量；避免了工作人员长时间在现场监控,有利于身心健康。
{Subject}: 1.一种和面机系统,包括和面机硬件系统、无线网络系统、以及控制系统；和面机硬件系统包括机电装置、控制机电装置工作的控制器、以及作为远程监控设备的移动通信终端,移动通信终端和控制器之间通过无线网络系统进行通讯连接；机电装置包括用于盛装面粉的搅拌桶、设置在搅拌桶上的安全防护罩、用于和面的搅拌机构、作为和面搅拌动力的交流电机、以及连接搅拌机构和交流电机的减速传动机构；控制器与交流电机电连接；其特征是：所述控制系统包括控制器的控制软件、以及移动通信终端的APP监控软件；所述控制器包括控制电路、传感器电路、以及作为人机交互的时间/速度/启停控制面板,其中,控制电路包括为各电路供电的电源电路、作为中央控制单元的单片机控制单元、温度检测电路、作为位置安全的安全检测电路、监测负荷工作电流的过电流检测电路、驱动负荷运转的功率驱动电路、固态继电器时序保护电路、控制负荷的固态继电器、作为通讯连接的通信收发器；其中,固态继电器设置在控制器中；时间/速度/启停控制面板包括液晶显示电路、按钮电路、参数调整电路、声音报警电路、以及状态指示电路,液晶显示电路与单片机控制单元的输出端口电气连接,按钮电路和参数调整电路均与单片机控制单元的输入端口电气连接,声音报警电路和状态指示电路均与功率驱动电路的输出端口电气连接；其中传感器电路包括搅拌桶的非接触式温度传感器、检测安全防护罩开闭状态的限位开关、以及检测交流电机电流信号的电流传感器；电流传感器设置在固态继电器或交流电机的电源进线端,电源进线端从电流传感器中穿过；限位开关设置在机电装置上且与安全防护罩联动的位置,安全防护罩盖在搅拌桶上时限位开关闭合；电流传感器与过电流检测电路电气连接,过电流检测电路与单片机控制单元的输入端口电气连接；限位开关与过安全检测电路电气连接,安全检测电路与单片机控制单元的输入端口电气连接；非接触式温度传感器与温度检测电路电气连接,温度检测电路与单片机控制单元的输入端口电气连接,单片机控制单元的输出端口与功率驱动电路的输入端电气连接,功率驱动电路的输出端口与固态继电器的输入端电气连接,固态继电器时序保护电路的输出端与固态继电器的输入端电气连接,固态继电器的输出端与交流电机电气连接；单片机控制单元的通信端口与通信收发器电气连接,通信收发器通过无线网络与移动通信终端无线信号连接；所述移动通信终端为智能手机,控制器的控制软件包括以下的控制步骤：步骤一,单片机控制单元初始化,系统启动后对单片机控制单元内部程序进行初始化；步骤二,接收智能手机参数指令,初始化后首先接收智能手机发送过来的参数指令；步骤三,处理参数指令,根据接收到的参数指令,进行相应的处理程序；步骤四,按照用户参数控制和面机运行,单片机控制单元根据接收到的各种用户参数,通过单片机控制单元的输出端口将控制信号输出到功率驱动电路中,实现对交流电机的运行控制；并重复执行步骤二；步骤五,接收面板参数指令,接收智能手机完发送过来的参数指令并执行完成后,若控制器的时间/速度/启停控制面板有指令输入,则接着接收时间/速度/启停控制面板输入的参数指令,然后重复步骤三到步骤五的过程；步骤六,检测传感器输入,单片机控制单元打开各传感器对应的输入端,依次从温度检测电路获得非接触式温度传感器的温度数据、从安全检测电路获得限位开关的开关状态数据、从过电流检测电路获得电流传感器的电流数据；步骤七,处理传感器数据,对步骤六中的各传感器数据进行处理；然后重复步骤四的过程；步骤八,采集和显示和面机状态,单片机控制单元采集和面机的各个运行状态参数,并将各个运行状态参数输出到液晶显示电路进行显示；步骤九,向智能手机报告面机状态,单片机控制单元将步骤八中的和面机的各个运行状态参数通过通信端口发送给通信收发器,再由通信收发器通过无线网络发送智能手机中显示；并重复执行步骤八。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于激光拆芯片的集成电路
{Author}: 王国洋;李南极
{Author Address}: 518000 广东省深圳市宝安区石岩街道塘头社区松白路中运泰科技工业厂区厂房6栋二层整层
{Subsidiary Author}: 深圳市三角铁科技有限公司
{Date}: 2025-01-03
{Notes}: CN114245608B
{Abstract}: 本发明公开了一种用于激光拆芯片的集成电路,包括MCU控制器、激光开关控制电路、激光控制电路、激光驱动电路、电源电路以及指示电路,指示电路默认打开,激光控制电路受控于MCU控制器,激光驱动电路受控于激光控制电路；MCU控制器读取到激光开关控制电路的有效电平后,MCU控制器通过IIC通信控制DA转换成相对应的电压值到MOS,通过闭环来控制通过激光器电流的大小,从而改变激光器发光的强弱来控制温度。本发明将一种精细控制发热温度,精准定位需要拆卸的芯片,以及控制发热范围的电路集成在一起,提升了拆卸芯片的效率及精准度,以及整机的稳定性。
{Subject}: 1.一种用于激光拆芯片的集成电路,其特征在于：包括MCU控制器、激光开关控制电路、激光控制电路、激光驱动电路、电源电路以及指示电路,指示电路打开,激光控制电路受控于MCU控制器,激光驱动电路受控于激光控制电路； MCU控制器读取到激光开关控制电路的有效电平后,MCU控制器通过IIC通信控制DA转 换成相对应的电压值到MOS,通过闭环来控制通过激光器电流的大小,从而改变激光器发光 的强弱来控制温度；所述指示电路采用 LED恒流电路,其通过LED指示灯来进行指示；还包括保护电路, 其接于激光驱动电路中,保护电路检测到电流异常,保护电路触发断开激光驱动电路达到保护的目的；还包括档位设置显 示电路,所述档位设置显示电路具有显示用的数码管,档位设置显示电路受控于MCU控制 器,MCU控制器上电读取最后一次用户设置的档位后,将档位通过数码管显示出来；通过软件对档位设 置显示电路进行范围值限制,其范围值限制在5%以内；LED指示电路采用恒流电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的数据访存方法、装置、系统、设备及芯片
{Author}: 朱志岐;李越;孙海涛;王文强;徐宁仪
{Author Address}: 200235 上海市徐汇区永嘉路698号518室
{Subsidiary Author}: 上海阵量智能科技有限公司
{Date}: 2025-01-03
{Notes}: CN114461539B
{Abstract}: 本公开提供了一种集成电路的数据访存方法、装置、系统、设备及芯片,其中,该方法包括：检测请求端发送的数据访存请求,并检测待分配的目标动态标识；所述目标动态标识为基于多个预设标识中空闲标识动态生成的；基于查找到的所述目标动态标识确定所述数据访存请求的访存标识；基于所述访存标识在响应端执行所述数据访存请求,得到数据访存结果,并基于所述访存标识向所述请求端返回所述数据访存结果。
{Subject}: 1.一种集成电路的数据访存装置,其特征在于,包括：请求检测单元,被配置成检测请求端发送的数据访存请求,并检测待分配的目标动态标识；所述目标动态标识为基于多个预设标识中空闲标识动态生成的；访存标识生成单元,被配置成基于查找到的所述目标动态标识确定所述数据访存请求的访存标识；请求执行单元,被配置成基于所述访存标识在响应端执行所述数据访存请求,得到数据访存结果,并基于所述访存标识向所述请求端返回所述数据访存结果；所述请求检测单元还被配置成：获取标识寄存器的状态数据位的数值；其中,所述状态数据位用于指示所述标识寄存器中是否包含预设标识；在确定所述状态数据位的数值为目标数值的情况下,确定所述标识寄存器中所包含的预设标识为所述目标动态标识；在所述数据访存请求为读取请求,所述访存标识为读取标识的情况下；所述访存标识生成单元包括：读取标识生成单元；所述读取标识生成单元,被配置成将查找到的所述目标动态标识确定为所述读取请求的读取标识；在所述数据访存请求为写入请求,所述访存标识为写入标识的情况下；所述访存标识生成单元还包括：写入标识生成单元；所述写入标识生成单元,被配置成在查找到所述目标动态标识的情况下,确定所述响应端中与所述写入请求相对应的数据写入地址；并基于所述数据写入地址中多个预设连续数据位的数值确定所述写入标识。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于多芯片集成电路用封装制造设备
{Author}: 陈希恒;韦红芳;李力游;小约翰·罗伯特·罗兰
{Author Address}: 210000 江苏省南京市江北新区研创园江淼路88号腾飞大厦B座3层
{Subsidiary Author}: 南京蓝洋智能科技有限公司
{Date}: 2025-01-03
{Notes}: CN115312405B
{Abstract}: 本发明公开了一种用于多芯片集成电路用封装制造设备,包括工作转盘,所述工作转盘的底端转动连接有工作板,所述工作板的顶面中心位置固定连接有电机,所述电机的输出端与所述工作转盘之间固定连接,所述工作板的顶面绕工作转盘的外侧位置逆时针方向依次固定连接有第一传送带、多工位传送带、灌胶机、第二传送带、封装机构和人工检测台。本发明通过向下滑动滑动环,使滑动环带动第一加热架和第二加热架向下移动,转动环和螺纹外丝由于之间螺纹连接,使滑动环和转动环在下滑最后一小段距离时,滑动环下滑保持不转,滑轨上的清理铲绕着第一加热架的轨迹转动,实现了电路底板和电路顶板外溢的热固胶进行铲除清理的效果。
{Subject}: 1.一种用于多芯片集成电路用封装制造设备,包括工作转盘(3),其特征在于：所述工作转盘(3)的底端转动连接有工作板(1),所述工作板(1)的顶面中心位置固定连接有电机(2),所述电机(2)的输出端与所述工作转盘(3)之间固定连接,所述工作板(1)的顶面绕工作转盘(3)的外侧位置逆时针方向依次固定连接有第一传送带(4)、多工位传送带(6)、灌胶机(7)、第二传送带(8)、封装机构(9)和人工检测台(10)；所述封装机构(9)包括底座(91),所述底座(91)与所述工作板(1)之间固定连接,所述底座(91)的顶面固定连接有气缸(92),所述气缸(92)的输出端贯穿所述底座(91)顶壁并固定连接有连接筒(93),所述连接筒(93)的底端设置有按压组件(95),所述按压组件(95)包括连接棒(951),所述连接棒(951)的顶面固定连接有固定板(954),所述固定板(954)的顶面与所述连接筒(93)的内壁之间固定连接有弹簧(953),所述连接棒(951)的底端连接有按压板(952),所述连接筒(93)的内部位于所述固定板(954)的上方位置处固定连接有按压挡板(932)；所述连接筒(93)的外侧壁设置有清理组件(94),所述清理组件(94)包括滑动环(944),所述滑动环(944)的外侧壁固定连接有四个L形架(943),四个所述L形架(943)的底面固定连接有第二加热架(942),所述滑动环(944)的顶面转动连接有转动环(947),所述转动环(947)的外侧壁滑动连接有两个滑轨(946),所述滑轨(946)的底面均滑动连接有滑动杆(948),所述滑动杆(948)与所述第二加热架(942)之间滑动连接,所述滑动杆(948)的底端滑动连接有清理铲(949),所述清理铲(949)的底端滑动连接有第一加热架(941),所述连接筒(93)的外侧壁固定连接有螺纹外丝(931),所述螺纹外丝(931)与所述转动环(947)之间螺纹连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多模式集成电路芯片性能评估装置及方法
{Author}: 蔡逸宇;林泽滨
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区泰然四路25号天安创新科技广场一期B座608B
{Subsidiary Author}: 深圳市艾格林电子有限公司
{Date}: 2025-01-03
{Notes}: CN116699366B
{Abstract}: 本发明公开了一种多模式集成电路芯片性能评估装置及方法,包括：芯片、承水盒、热水管、第一控制装置、计时器、指针、第二控制装置和加热件；所述第一控制装置与所述第二控制装置和所述水泵通过所述导线串联；所述第一控制装置用于控制所述加热件的启停；所述第二控制装置与所述指针用于控制热水加热时间；所述承水盒用于对所述芯片进行持续性加热并恒温；所述芯片性能评估装置外接电源；所述第一控制装置控制所述热水管内水的温度；所述芯片包括输入端和输出端；所述输入端和所述输出端外接显示装置；对所述芯片热稳定性测量的方法为控制变量法；控制温度与时间中的一个变量,另外一个变量梯步增加,以此观察所述芯片的热稳定性能。
{Subject}: 1.一种多模式集成电路芯片性能评估装置,其特征在于,包括：承水箱；热水管；承水盒；出水装置；截水装置；第一控制装置；水泵；加热件；外部连接件；芯片；计时器：所述承水箱位于所述评估装置的顶部；所述热水管连接所述承水盒与所述承水箱；所述承水盒内部尺寸与所述芯片的尺寸相匹配；所述出水装置位于所述承水箱与所述热水管的连通处；所述芯片表面设有输入端与输出端；所述出水装置包括：电磁铁、固定杆、活塞、卡接板、第一弹簧和出水板；所述出水板上设有均匀布置的漏水孔；所述出水装置位于所述承水箱下方的中间位置；所述出水装置联通所述承水箱和所述热水管；所述电磁铁位于所述出水装置的顶部；所述固定杆设有一对；一对所述固定杆与所述电磁铁固定连接；所述电磁铁与导线电性连接；所述固定杆固定连接于所述承水箱内部底面；所述第一控制装置包括：第一复位弹簧、固定块、滑动块、移动塞、水银管和导热片；所述第一控制装置固定连接所述承水箱和所述热水管；所述第一控制装置位于所述承水箱的下方靠左侧；所述导热片位于所述第一控制装置的最底部；所述水银管位于所述导热片的上方；所述移动塞与所述水银管滑动连接；所述第一复位弹簧上端固定于所述第一控制装置的内壁；所述第一复位弹簧的下端与所述滑动块固定连接；所述固定块的两端与所述第一控制装置内壁固定连接；所述第一控制装置的外壳设有多个螺栓孔；所述螺栓孔对应温度刻度；所述固定块可通过外部螺栓固定于所述第一控制装置的内壁；所述滑动块与所述第一控制装置内壁滑动连接；所述第一控制装置与所述加热件电性连接；所述计时器包括指针和第二控制装置；所述指针内部设有齿轮,所述指针逆时针旋转；所述第二控制装置包括：承托板、第二按压块、感应块和第二复位弹簧；所述承托板与所述计时器内壁固定连接；所述第二按压块为斜向三角形；所述感应块设于所述承托板内壁上方；所述第二复位弹簧固定连接所述第二按压块与所述承托板内壁下方；所述截水装置包括：第二弹簧、感应板和悬浮球；所述第二弹簧固定连接所述热水管和所述悬浮球；所述感应板位于所述热水管内壁的下侧；所述悬浮球的直径大于所述出水装置的宽度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 通信装置及电子设备
{Author}: 季晓宇
{Author Address}: 518040 广东省深圳市福田区香蜜湖街道红荔西路8089号深业中城6号楼A单元3401
{Subsidiary Author}: 荣耀终端有限公司
{Date}: 2025-01-03
{Notes}: CN118157688B
{Abstract}: 本申请提供一种通信装置及电子设备,可减小通信装置的版图面积。电子设备支持的各接收频段共用同一接收通道,滤波模块中的各滤波器的一端位于接收通道中,另一端接地设置,通过射频集成电路确定接收天线接收的射频信号中的当前接收频率,控制单元根据当前接收频率以及预先保存的目标对应关系,确定滤波模块中的目标滤波器,以控制开关模块导通目标滤波器,目标对应关系为电子设备支持的多个接收频段和与接收频段对应的发射频段中,每个接收频段拆分的多个接收子频段、每个发射频段拆分的多个发射子频段和多个滤波器的对应关系。导通的目标滤波器抑制当前接收频率所在的接收子频段对应的发射子频段,以降低发射信号对接收通道中接收信号的阻塞。
{Subject}: 1.一种通信装置,其特征在于,应用于电子设备,包括：天线模组和通信电路；所述天线模组至少包括：接收天线；所述通信电路至少包括：射频前端接收单元、射频集成电路和控制单元；所述射频前端接收单元至少包括：开关模块和滤波模块,所述滤波模块包括多个滤波器；所述接收天线、所述射频集成电路和所述开关模块的第一端耦接于一节点,所述开关模块的第二端分别与多个所述滤波器的第一端电连接,多个所述滤波器的第二端接地设置,所述控制单元分别与所述射频集成电路和所述开关模块的控制端电连接；所述射频集成电路用于确定所述接收天线接收的射频信号中的当前接收频率；所述控制单元用于根据所述当前接收频率,以及预先保存的目标对应关系,确定所述滤波模块中的目标滤波器,以控制所述开关模块导通所述目标滤波器,其中,所述电子设备支持多个接收频段和与所述多个接收频段对应的多个发射频段,每个所述接收频段拆分为至少两个接收子频段,每个所述发射频段拆分为至少两个发射子频段,每个所述接收子频段对应一个所述发射子频段,且每个所述发射子频段对应一个所述滤波器；所述目标对应关系是指多个所述接收子频段、多个所述发射子频段和多个所述滤波器的对应关系；导通的所述目标滤波器用于抑制所述当前接收频率所在的接收子频段对应的发射子频段。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路后仿真版图生成方法、装置和可读存储介质
{Author}: 万晶;杨璐丹;瞿屹超
{Author Address}: 310013 浙江省杭州市西湖区西斗门路3号天堂软件园A幢15楼F1座
{Subsidiary Author}: 杭州广立微电子股份有限公司
{Date}: 2025-01-03
{Notes}: CN118607456B
{Abstract}: 本申请涉及一种集成电路后仿真版图生成方法、装置和可读存储介质,其中,该集成电路后仿真版图生成方法包括：通过获取原始版图,确定原始版图中的目标器件；获取原始版图中目标器件的每个引脚的绕线结构,并根据绕线结构生成第一版图文件；获取原始版图中包含目标器件所有引脚的前中段层在内的目标区域,根据目标区域生成第二版图文件；将第一版图文件和第二版图文件进行合并,得到目标器件的后仿真版图,通过本申请,解决了在后仿真过程中由于获取的金属走线不全导致后仿真精度低,以及后仿真参数网表提取效率低,提高了后仿真精度和后仿真参数网表的提取效率。
{Subject}: 1.一种集成电路后仿真版图生成方法,其特征在于,包括：获取原始版图,确定所述原始版图中的目标器件；其中,所述目标器件为需要进行集成电路后仿真版图生成的指定器件；获取所述原始版图中所述目标器件的每个引脚的绕线结构,并根据所述绕线结构生成第一版图文件；获取所述原始版图中包含所述目标器件所有引脚的前中段层在内的目标区域,根据所述目标区域生成第二版图文件；将所述第一版图文件和所述第二版图文件进行合并,得到所述目标器件的后仿真版图；其中,所述获取所述原始版图中包含所述目标器件所有引脚的前中段层在内的目标区域,包括：遍历所述目标器件中的每个引脚的标识坐标,确定初始矩形,其中,在所述初始矩形的范围内,包含所有所述目标器件中的引脚；将所述初始矩形的外轮廓各边向外扩展预设尺寸,得到所述目标区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路的布局设计方法及系统
{Author}: 张天云;陈云;姚鹏鹏;陈月
{Author Address}: 226300 江苏省南通市高新区新世纪大道266号江海智汇园C4楼
{Subsidiary Author}: 江苏芯海技术开发有限公司
{Date}: 2025-01-03
{Notes}: CN118839654B
{Abstract}: 本发明公开了用于集成电路的布局设计方法及系统,涉及电路设计技术领域,该系统通过划分算法、布局优化技术和详细布线策略,显著优化了集成电路设计流程。电路模块划分模块利用启发式方法和Kernighan-Lin算法,将电路有效地划分为多个区域,通过线性规划确定每个模块的面积配置,确保每个区域的功能和物理特性得到最佳匹配。初步布局规划模块通过启发式算法进行初步进行布局,并采用了模拟退火算法,结合成本函数算法对电路模块初始位置进行优化,以最小化布局总成本C。此外,全局布线模块利用MazeRouting算法优化布线路径,避免冲突并减少布线长度L,从而在保证电路性能的同时,提高了制造效率和成本控制能力。
{Subject}: 1.用于集成电路的布局系统,其特征在于：包括电路表网输入模块、电路模块划分模块、初步布局规划模块、全局布线模块和评估优化模块；所述电路表网输入模块用于在集成电路布局设计系统中,输入电路网表设计工具,并输出电路描述文件中提取所需的电路描述信息；所述电路模块划分模块通过基于电路功能和电路物理特性,将电路划分为多个模块,并对模块进行预处理,计算模块的初始面积和形状；所述初步布局规划模块用于构建初始布局的成本函数算法,计算模块的初始位置,获取布局总成本C,再进行模拟退火算法计算概率P(E),并进行评估新布局的接受性；所述全局布线模块用于确定主要连接路径优化布线冲突,并使用详细布线算法,计算获取总布线长度L,并验证布局的电路物理图像和电气规则,获取检查结果；所述评估优化模块用于结合布局规划的布局总成本C和总布线长度L,进行相关联计算获取综合布局质量系数Z,并预设布局质量阈值F1与所获取的综合布局质量系数Z进行初步评估,再将布局总成本C和总布线长度L输入到设计规则检查工具中,输出规则检查结果R,并进行评估。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路的硅通孔绑定前的故障识别方法及装置
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2025-01-03
{Notes}: CN119087195B
{Abstract}: 本发明提供一种三维集成电路的硅通孔绑定前的故障识别方法及装置,该方法包括通过检测电路对多个硅通孔进行测试,分别获取每一个硅通孔的寄生电阻值,根据寄生电阻值判断硅通孔是否存在空洞故障或者开路故障；将硅通孔划分为多个格点,将硅通孔的多个格点进行切割磁场运动,根据硅通孔在切割磁场运动时的磁场强度、有效长度和运动速度计算各个格点在切割磁场运动时所产生电势差,根据各个格点的电势差确定各格点是否存在异常；记录存在异常的格点的位置,并根据存在异常格点的分布情况确定硅通孔是否存在针孔故障,从而识别通孔的故障类型。该装置能实现上述的方法。本发明能够低成本、高精度的实现三维集成电路的硅通孔绑定前的故障识别。
{Subject}: 1.三维集成电路的硅通孔绑定前的故障识别方法,包括：通过检测电路对多个硅通孔进行测试,分别获取每一个所述硅通孔的寄生电阻值,根据所述寄生电阻值判断所述硅通孔是否存在空洞故障或者开路故障；其特征在于：将所述硅通孔划分为多个格点,将所述硅通孔的多个所述格点进行切割磁场运动,根据所述硅通孔在切割磁场运动时的磁场强度、有效长度和运动速度计算各个格点在切割磁场运动时所产生电势差,根据各个所述格点的电势差确定各所述格点是否存在异常；记录存在异常的格点的位置,并根据存在异常所述格点的分布情况确定所述硅通孔是否存在针孔故障,从而识别格点故障缺陷和故障类型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路塑封设备树脂直线上料机构
{Author}: 纵雷;詹微丽;汪昌来;陈小飞
{Author Address}: 230601 安徽省合肥市经济技术开发区青龙潭路3435号智能科技园(南区)A栋二层
{Subsidiary Author}: 安徽众合半导体科技有限公司
{Date}: 2025-01-03
{Notes}: CN119238799A
{Abstract}: 本发明公开了一种集成电路塑封设备树脂直线上料机构,具体涉及集成电路塑封设备技术领域,本发明树脂首先经过整列组件的排列,将无规则排列的树脂整列为竖直直线排列的树脂,并通过检测传感器对树脂的高度进行筛选,剔除不合格树脂,而合格的树脂按规定步距导入拨爪内部；搬运组件从拨爪内一次性抓取所有合格树脂,运送至投放组件的上方并一次性投放所有树脂；投放组件上下运动,将树脂夹内的树脂升降后,配合推料单元开始动作,将树脂夹内的树脂投放至上料机械手中,从而完成整个树脂自动上料动作,提高工作效率。
{Subject}: 1.一种集成电路塑封设备树脂直线上料机构,其特征在于：包括对树脂排列的整列组件(2),所述整列组件(2)的一侧设置有投放组件(4),所述投放组件(4)的上方设置有用于将整列组件(2)中的树脂一次性转移的搬运组件(3)；所述整列组件(2)包括用于储放树脂的料仓(20),所述料仓(20)的底面贴合设置有震动盘(21),且料仓(20)的出料端连接有用于将树脂竖直排列的整列轨道(22),所述整列轨道(22)的端部设置有对树脂高度检测的检测传感器(23),所述检测传感器(23)的一侧滑动设置有对合格树脂储放的对接单元,且检测传感器(23)的下方设有用于不合格树脂掉入的废料收集仓(26)；所述搬运组件(3)包括横向直线运动模组二(30),所述横向直线运动模组二(30)上滑动设置有纵向直线运动模组(31),且横向直线运动模组二(30)与纵向直线运动模组(31)垂直设置,所述纵向直线运动模组(31)上滑动安装有对树脂卡定的夹持单元,夹持单元包括多个夹持气缸(36),所述夹持气缸(36)的底面驱动连接有对树脂夹持的夹爪(37)；所述投放组件(4)包括支撑板(44),所述支撑板(44)的内部安装有皮带轮单元(45),所述皮带轮单元(45)的皮带表面固定有侧板架(41),所述侧板架(41)的内侧固定连接有至少一个树脂夹(40),且侧板架(41)的内部位于树脂夹(40)的下方安装有用于顶出树脂至上料机械手内的推料单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 列车及其自适应测速方法与装置、存储介质、集成电路
{Author}: 翟昌英;吴正中;刘强;张辉;邓能文;王晓东;唐才荣
{Author Address}: 101320 北京市顺义区仁和园1号院1号楼101室
{Subsidiary Author}: 北京城建智控科技股份有限公司
{Date}: 2025-01-03
{Notes}: CN119239686A
{Abstract}: 本发明涉及列车测速技术领域,具体公开了一种列车及其自适应测速方法与装置、存储介质、集成电路,其中,列车的自适应测速方法首先获取设置在列车上的速度传感器所采集到的速度脉冲信号,然后通过采样时钟采样该速度脉冲信号中一个速度脉冲周期内的时钟周期个数,并通过公式换算以计算得到列车的当前速度,并对该当前速度进行判断,如果当前速度未处于预设速度范围,则继续通过上述方法对列车的当前速度进行更新,如果当前速度处于预设速度范围,则采用平均值测速法进一步对列车的当前速度进行更新,由此,提高列车速度的检测精度和测速应用场景,进而提高位置检测精度,并降低应答器的布置数量以降低列车的运营成本。
{Subject}: 1.一种列车的自适应测速方法,其特征在于,所述列车设置有速度传感器,所述方法包括：获取所述速度传感器采集到的速度脉冲信号；通过采样时钟采样所述速度脉冲信号中一个速度脉冲周期内的时钟周期个数；根据所述时钟周期个数计算所述列车的当前速度；在所述当前速度未处于预设速度范围时,重复上述步骤更新所述列车的当前速度,在所述当前速度处于预设速度范围时,采用预测平均值测速法进一步更新所述列车的当前速度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种旋钮触摸点火控制系统
{Author}: 骆尧周;程洪
{Author Address}: 528400 广东省中山市南头镇月桂东路思源科技产业园2号楼7楼
{Subsidiary Author}: 中山市燃米电器有限公司
{Date}: 2025-01-03
{Notes}: CN119245078A
{Abstract}: 本发明公开了一种旋钮触摸点火控制系统,包括控制系统,控制系统包括旋钮、MCU芯片、电子点火器、比例阀、热量感应器、电源滤波模块、蜂鸣器模块、显示数码管本体和开关输入模块,旋钮、电子点火器、比例阀、热量感应器、电源滤波模块、蜂鸣器模块、显示数码管本体和开关输入模块均与MCU芯片连接,MCU芯片包括集成电路IC1、电容C1、电阻R3、电阻R2、电阻R1、开关K1、开关K2和开关K3,本发明一种旋钮触摸点火控制系统,热量感应器设置在燃气灶的火盖下方,紧贴燃烧区域,检测燃气灶的热量,当热量低于预设值时,主控控制比例阀闭合出气,避免出现热气不足影响燃气灶对产品的加工效率。
{Subject}: 1.一种旋钮触摸点火控制系统,包括控制系统,其特征在于：所述控制系统包括旋钮、MCU芯片、电子点火器、比例阀、热量感应器、电源滤波模块、蜂鸣器模块、显示数码管本体和开关输入模块,所述旋钮、电子点火器、比例阀、热量感应器、电源滤波模块、蜂鸣器模块、显示数码管本体和开关输入模块均与MCU芯片连接,所述MCU芯片包括集成电路IC1、电容C1、电阻R3、电阻R2、电阻R1、开关K1、开关K2和开关K3,所述电源滤波模块包括电容C7、电容C2和电阻R21,所述蜂鸣器模块包括三极管Q5、电阻R22、电阻R20和蜂鸣器BUZ1,所述显示数码管本体包括第一显示数码管、第二显示数码管、第三显示数码管和第四显示数码管,所述开关输入模块包括第一开关输入模块、第二开关输入模块、第三开关输入模块和第四开关输入模块,所述掉阀控制模块包括第一掉阀控制模块、第二掉阀控制模块、第三掉阀控制模块和第四掉阀控制模块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路可动电荷测量装置
{Author}: 赵昭;黄智超;李洁;李亚杰
{Author Address}: 100007 北京市东城区安定门东大街1号
{Subsidiary Author}: 中国电子技术标准化研究院
{Date}: 2025-01-03
{Notes}: CN119246981A
{Abstract}: 本发明公开了一种集成电路可动电荷测量装置,涉及集成电路检测技术领域,该集成电路可动电荷测量装置,包括测量箱；还包括：转动杆,其设置在测量箱的内部,所述转动杆的一端连接有第二电机,且第二电机位于测量箱的外部一侧,所述转动杆的表面四周分布有四组卡合架,且每组卡合架对称设置有两个,通过外部的驱动结构将集成电路板推动至卡合架的内侧,使集成电路板的两侧卡合在卡合架内侧的卡槽中,便可对集成电路板进行固定,同时在测量箱外侧的后方和底部设置有两组电荷测量的机构,可针对集成电路板进行两次电荷检测,并且两组电荷检测装置为独立检测,可以进一步的提高对电路板检测的准确性。
{Subject}: 1.一种集成电路可动电荷测量装置,包括测量箱(1)；其特征在于：还包括：转动杆(3),其设置在测量箱(1)的内部,所述转动杆(3)的一端连接有第二电机(28),且第二电机(28)位于测量箱(1)的外部一侧,所述转动杆(3)的表面四周分布有四组卡合架(2),且每组卡合架(2)对称设置有两个,所述卡合架(2)的内侧设置有卡槽(4),所述测量箱(1)的底部和后方均设置有固定框(29),所述测量箱(1)的底部和后方表面设置有活动槽(30),且活动槽(30)与固定框(29)内部连通,所述固定框(29)的内部设置有连接板(32),所述连接板(32)的一侧设置有卡合板(33),所述连接板(32)的另一侧设置有安装板(34),所述安装板(34)的内侧设置有安装头(36),所述安装头(36)的底部分布有探针(37),且探针(37)的位置根据集成电路板的测量位置进行分布排列,所述测量箱(1)的上端设置有进料口(23),所述测量箱(1)的前端设置有出料口(26),所述出料口(26)的前端设置有接收架(24)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多模式集成电路芯片性能评估系统及方法
{Author}: 吴波;聂勇;许智良;张叶华;游鑫宇;马榤辉
{Author Address}: 343100 江西省吉安市井冈山经济技术开发区深圳大道238号物联网创客园4号楼第四层403房
{Subsidiary Author}: 吉安电科集成电路与通讯传输实验室科技有限公司
{Date}: 2025-01-03
{Notes}: CN119247101A
{Abstract}: 本发明提出了多模式集成电路芯片性能评估系统及方法,其中,方法包括根据集成电路芯片工作模式动态控制集成电路芯片所在性能评估箱体环境中的温度、供电电压和时钟频率参数,并将检测到的环境参数数据发送至性能评估管理平台,当调整好所述性能评估箱中的环境参数,测试所述集成电路芯片的功耗、数据传输速率、时钟精度和光学透射率,对输出的功耗、数据传输速率、时钟精度和光学透射率数据进行处理和分析,并生成评估报告,再发送给所述性能评估管理平台,性能评估管理平台并将其对用户显示出来；此方法对应的系统包括调整环境参数模块、测试模块、处理分析模块和显示模块,通过此方法和系统,可以比较全面准确地评估多模式集成电路芯片性能。
{Subject}: 1.多模式集成电路芯片性能评估方法,其特征在于,所述方法包括：根据集成电路芯片工作模式动态控制集成电路芯片所在性能评估箱体环境中的温度、供电电压和时钟频率参数,并将检测到的性能评估箱体内的温度、供电电压和时钟频率发送至性能评估管理平台；当根据所述集成电路芯片工作模式调整好所述性能评估箱中的环境参数,测试所述集成电路芯片的各种性能,包括功耗、数据传输速率、时钟精度和光学透射率；对输出的功耗、数据传输速率、时钟精度和光学透射率数据进行处理和分析,并生成评估报告,再发送给所述性能评估管理平台；性能评估管理平台接收所述集成电路芯片所在性能评估箱体内的温度、供电电压和时钟频率参数并同步接收评估报告,并将其对用户显示出来。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的测试电路和装置
{Author}: 李良明;赵铁良;邵冬冬;丁鲲鹏
{Author Address}: 361000 福建省厦门市海沧区壅厝路106号海沧半导体产业基地2#楼1-4层
{Subsidiary Author}: 厦门四合微电子有限公司
{Date}: 2025-01-03
{Notes}: CN119247106A
{Abstract}: 本发明提供一种集成电路芯片的测试电路和装置,包括控制器输出幅值变化的电平信号和测试指令,DC/DC降压电路连接控制器,基于稳定的参考电压和幅值变化的电平信号输出预设范围的电压信号,并连接至待测集成电路芯片的电源正极,恒压基准电路连接待测集成电路芯片的电源负极,将待测集成电路芯片的电源负极抬高至基准电压,双向电平转换电路实现控制器和待测集成电路芯片的通信；该测试电路通过控制器和DC/DC降压电路输出变化的电压,恒压基准电路抬高集成电路芯片的负极电压,可以使得待测集成电路芯片的输入电压在工作电压的范围内,并通过双向电平转换电路实现信号通信,进而实现集成电路芯片的性能测试,体积小,使用灵活方便。
{Subject}: 1.一种集成电路芯片的测试电路,其特征在于,包括：控制器,用于输出幅值变化的电平信号和对所述集成电路芯片进行测试的指令；DC/DC降压电路,连接所述控制器,接收所述幅值变化的电平信号,并基于稳定的参考电压和所述幅值变化的电平信号输出预设范围的电压信号,并连接至所述待测集成电路芯片的电源正极；恒压基准电路,连接所述待测集成电路芯片的电源负极,用于输出恒定的基准电压,将所述待测集成电路芯片的电源负极抬高至所述基准电压,使得所述待测集成电路芯片的输入电压在工作电压的范围内；双向电平转换电路,用于将所述控制器的通信端口电压与所述待测集成电路芯片的通信端口电压进行互换,实现所述控制器和所述待测集成电路芯片的通信。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于检测集成电路性能的测试方法
{Author}: 史勤刚;张佳芬;高娟;毛敏
{Author Address}: 610000 四川省成都市高新区百叶路1号
{Subsidiary Author}: 电子科技大学成都学院
{Date}: 2025-01-03
{Notes}: CN119247114A
{Abstract}: 本发明涉及集成电路测试技术领域,尤其涉及一种用于检测集成电路性能的测试方法,包括获取电路板中对应测试触点的检测电压；将测试数据输入到电路板中,监测数据回报频率；对电路进行滤波；基于检测电压和测试数据的数据量确定电路板是否合格,在判定电路板异常时,基于电压波动参量确定针对电路板异常的处理方式；在判定电路板合格,或判定发出针对电路板异常的警报信息时,对下一电路板进行测试。获取电路板的电参数,对电路板是否合格进行检测,在确定电路板异常时,依据电压波动参量进一步对电路板的检测参数进行调节,在提高了对电路板的检测准确性的同时,进一步提高了对电路板的检测效率。
{Subject}: 1.一种用于检测集成电路性能的测试方法,其特征在于,包括：S1,供能机械臂夹持电源供应器的电源输出端为固定夹具固定的电路板提供电源,检测机械臂夹持电压表的输出探头获取电路板中对应测试触点的检测电压；S2,将测试数据输入到电路板中,监测数据回报频率；S3,对电路进行滤波；S4,基于检测电压和测试数据的数据量确定电路板是否合格,在判定电路板异常时,基于电压波动参量确定针对电路板异常的处理方式,处理方式为将各机械臂针对电路板的对应触点施加的测试压力调节至对应值,或将对电路的滤波区间调节至对应值；在判定电路板合格,或判定发出针对电路板异常的警报信息时,对下一电路板进行测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光子集成电路及其制造方法
{Author}: 拉斯特科·帕伊科维奇;埃尔温·安东纽斯·约瑟夫斯·玛丽亚·本特;斯特凡诺斯·安德烈乌;特奥多鲁斯·托马斯·马里纳斯·范·沙伊克
{Author Address}: 荷兰爱因荷芬
{Subsidiary Author}: 思敏光子控股有限责任公司
{Date}: 2025-01-03
{Notes}: CN119247643A
{Abstract}: 本公开涉及光子集成电路及其制造方法。光子集成电路PIC,包括衬底上的多个半导体层,所述多个半导体层形成PIN或PN掺杂结构,所述PIC包括：波导,其被布置用于传导光波；光学元件,其连接到波导,其中所述光学元件在操作中处于反向偏置模式,并且其中光学元件包括被布置用于连接到电压源的接触层；其中波导包括靠近光学元件的导电触点,并且其中PIC还包括布置在光学元件和导电触点之间的至少一个隔离部分。本文还提出了此类PIC的对应操作方法。
{Subject}: 1.一种光子集成电路,包括：多个导电触点,通过导电层相互连接；波导,包括波导层的第一部分,以及所述多个导电触点中的至少一个导电触点；光学元件,包括波导层的第二部分,以及用于连接到电压源的接触层；以及隔离部分,布置在所述接触层和所述至少一个导电触点之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 以太网媒体访问控制驱动方法、装置、设备及介质
{Author}: 李哲
{Author Address}: 250000 山东省济南市高新区港西路2177号港盛大厦4层401室
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2025-01-03
{Notes}: CN119248649A
{Abstract}: 本发明涉及计算机技术领域,公开了一种以太网媒体访问控制驱动方法、装置、设备及介质,包括：在用户空间内,从预先映射到用户空间内的日志信息中提取第一配置信息、第二配置信息和属性信息；根据这三个信息,生成MAC驱动的私有结构体；根据私有结构体,对MAC操作函数进行调试,生成第一调试过程；根据第一配置信息和第二配置信息,完成总线和物理层集成电路的绑定；根据调试操作指令,完成对MAC驱动的加载测试和卸载测试对应的第二调试过程；当确定第一调试过程和第二调试过程执行完毕后,将MAC操作函数、总线和物理层集成电路的绑定,以及私有结构体,重新添加到原有的以太网驱动加载流程,进行最后的调试验证。
{Subject}: 1.一种以太网媒体访问控制驱动方法,其特征在于,所述方法包括：在用户空间内,从预先映射到所述用户空间内的日志信息中提取与总线对应的第一配置信息、与物理层集成电路芯片对应的第二配置信息,以及硬件信息中包括的属性信息,其中,所述日志信息为在驱动程序中注册用于管理所述物理层集成电路的总线,并完成对所述物理层集成电路的驱动加载后,分别生成与注册过程和驱动加载过程对应的日志信息；根据所述第一配置信息和所述第二配置信息,以及所述硬件信息中包括的属性信息,生成MAC驱动的私有结构体；根据所述私有结构体,对MAC操作函数进行调试,生成第一调试过程；根据所述第一配置信息和所述第二配置信息,完成所述总线和所述物理层集成电路的绑定；根据调试操作指令,完成对所述MAC驱动的加载测试和卸载测试对应的第二调试过程；当确定所述第一调试过程和所述第二调试过程执行完毕后,将所述MAC操作函数、所述总线和所述物理层集成电路的绑定,以及所述私有结构体,重新添加到原有的以太网驱动加载流程,进行最后的调试验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时钟通信电路、通信模块、通信芯片及电子设备
{Author}: 张武甲;童尉
{Author Address}: 518040 广东省深圳市福田区香蜜湖街道东海社区红荔西路8089号深业中城6号楼A单元3401
{Subsidiary Author}: 荣耀终端有限公司
{Date}: 2025-01-03
{Notes}: CN119248678A
{Abstract}: 本申请公开了一种时钟通信电路、通信模块、通信芯片及电子设备,涉及电子设备技术领域,应用于第一集成电路和第二集成电路,第一集成电路与第二集成电路工作的时钟电平不同,时钟通信电路包括滤波模块和分压模块；滤波模块与第一集成电路电连接,用于对第一集成电路生成的第一时钟信号中的直流分量进行滤波处理；分压模块分别与滤波模块和第二集成电路电连接,用于对滤波处理后的第一时钟信号进行分压处理,以使滤波处理后的第一时钟信号的电平变换至第二集成电路的电压识别范围。基于本申请的方案,可以将工作在不同时钟电平的集成电路进行时钟通信,从而可以使多种不同厂家生产的集成电路可以进行组装,降低成本,并且减少不必要的功能浪费。
{Subject}: 1.一种时钟通信电路,应用于第一集成电路和第二集成电路,所述第一集成电路工作的时钟电平与所述第二集成电路工作的时钟电平不同,其特征在于,所述时钟通信电路包括滤波模块和分压模块；所述滤波模块,与所述第一集成电路电连接,被配置为对所述第一集成电路生成的第一时钟信号中的直流分量进行滤波处理；所述分压模块,分别与所述滤波模块和所述第二集成电路电连接,被配置为对滤波处理后的第一时钟信号进行分压处理,以使滤波处理后的第一时钟信号的电平变换至所述第二集成电路的电压识别范围内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路堆叠封装散热结构
{Author}: 赵越;刘顺生
{Author Address}: 518000 广东省深圳市宝安区福永街道和平和景工业区4幢
{Subsidiary Author}: 深圳市秀武电子有限公司
{Date}: 2025-01-03
{Notes}: CN119252805A
{Abstract}: 本发明属于半导体芯片封装技术领域,涉及集成电路堆叠封装散热结构,包括基板组件,所述基板组件的顶部设置有芯片组件,所述芯片组件的顶部设置有散热组件,本发明通过设置第一导热片,通过将第一芯片、第二芯片和第三芯片交错设置,并且分别在芯片之间不重合的部分设置第一导热片和第二导热片,通过第一导热片、第二导热片和第三导热片与芯片接触面涂覆硅脂,将芯片运算时产生的大量热量及时导出至第一导热片和第二导热片的内部,并通过第一导热管、第二导热管和第三导热管传导至散热片,通过吸收芯片的正面和背面的热量,达到快速散热的目的。
{Subject}: 1.集成电路堆叠封装散热结构,其特征在于,包括基板组件(1),所述基板组件(1)的顶部设置有芯片组件(2),所述芯片组件(2)的顶部设置有散热组件(3)；散热组件(3),所述散热组件(3)包括第一导热片(301)、第二导热片(302)、散热片(303)、第三导热片(304)和第一导热管(305),所述第一导热片(301)固定安装在基板组件(1)的顶部,所述第二导热片(302)固定安装在芯片组件(2)的一侧,所述第三导热片(304)设置在芯片组件(2)的顶部,所述第三导热片(304)的顶部设置有散热片(303),所述第一导热片(301)的顶部固定连接有第一导热管(305)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、集成电路芯片、芯片产品和机电设备
{Author}: 宋利军;宋朋亮;白文利
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区深南大道6009号NEO绿景广场B座17J-01
{Subsidiary Author}: 深圳市稳先微电子有限公司
{Date}: 2025-01-03
{Notes}: CN119254202A
{Abstract}: 本申请提供一种智能电子开关,包括：电源供电端、电源接地端、负载输出端、开关控制单元；功率开关,所述开关控制单元用于控制所述功率开关开启导通或者关断截止；电容端,其用于与第一电容的第一端连接；电流采样单元,其与所述电容端连接以用于与第一电容串联,所述电流采样单元对流过功率开关的电流进行采样,且流过电流采样单元的电流与流过功率开关的电流成比例；异常检测单元,其与负载输出端、电容端连接,当功率开关导通后所述电容端的电压、所述负载输出端的电压满足预设条件时所述异常检测单元输出异常信号,所述异常信号用于表征所述容性负载异常。本申请实施例还提供一种集成电路芯片、芯片产品和机电设备。
{Subject}: 1.一种智能电子开关,其特征在于,包括：电源供电端、电源接地端、负载输出端、开关控制单元,其中,所述电源供电端用于与电池的正极连接,所述电源接地端用于与电池的负极连接,所述负载输出端用于与容性负载的第一端连接；功率开关,其第一端与电源供电端或者电源接地端连接,其第二端与负载输出端连接以用于与容性负载串联,其控制端与开关控制单元连接,所述开关控制单元用于控制所述功率开关开启导通或者关断截止；电容端,其用于与第一电容的第一端连接,所述第一电容的第二端与所述容性负载的第二端连接,所述第一电容的容值与所述容性负载的容值成比例；电流采样单元,其与所述电容端连接以用于与第一电容串联,所述电流采样单元对流过功率开关的电流进行采样,且流过电流采样单元的电流与流过功率开关的电流成比例；异常检测单元,其与负载输出端、电容端连接,当功率开关导通后所述电容端的电压、所述负载输出端的电压满足预设条件时所述异常检测单元输出异常信号,所述异常信号用于表征所述容性负载异常。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 处理器、集成电路以及生成随机排列的方法
{Author}: 朴钟然
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-01-03
{Notes}: CN119254414A
{Abstract}: 一种处理器,包括：控制器,被配置为分别将不同索引号分配给多个操作；混洗逻辑,被配置为基于模加操作和旋转移位操作对每一个索引号执行逐比特操作并混洗索引号；以及操作逻辑,被配置为基于混洗的索引号执行多个操作。
{Subject}: 1.一种处理器,包括：控制器,被配置为分别将不同索引号分配给多个操作；混洗逻辑,被配置为基于模加操作和旋转移位操作对所述索引号中的每一个执行逐比特操作以混洗所述索引号；以及操作逻辑,被配置为基于混洗的索引号执行所述多个操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 传感器装置、集成电路及检测指示体的方法
{Author}: 水桥比吕志;后藤词贵;李周勋
{Author Address}: 日本
{Subsidiary Author}: 株式会社和冠
{Date}: 2025-01-03
{Notes}: CN119256288A
{Abstract}: 使得能够一边利用线状电极来代替Tx线圈一边防止消耗电力的增大。传感器装置具备互相平行地延伸设置的线状电极EL群、与线状电极EL群交叉的环形线圈LCx群、及传感器控制器31。传感器控制器31从线状电极EL群依次送出交变磁场,利用环形线圈LCx群来检测指示体根据该交变磁场而生成的交变磁场,基于该检测的结果而决定由线状电极EL群的一部分构成的线状电极组,将使线状电极组的至少一部分产生交变磁场的处理执行多次,使用作为各处理的执行的结果而由环形线圈LCx群的至少一部分检测到的多个结果值而导出指示体的二维位置,根据所导出的二维位置而更新线状电极组。
{Subject}: 1.一种传感器装置,检测指示体,其中,具备：线状电极群,互相平行地延伸设置；检测线圈群,与所述线状电极群交叉；及集成电路,连接于所述线状电极群及所述检测线圈群,所述集成电路从所述线状电极群依次送出交变磁场,利用所述检测线圈群来检测所述指示体根据该交变磁场而生成的交变磁场,基于该检测的结果而决定由所述线状电极群的一部分构成的线状电极组,所述集成电路将从所述线状电极组的至少一部分送出交变磁场的处理执行多次,使用作为各处理的执行的结果而由所述检测线圈群的至少一部分检测到的多个结果值而导出所述指示体的二维位置,所述集成电路根据所导出的所述二维位置而更新所述线状电极组。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路湿法制程除泡装置
{Author}: 郭剑云
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2025-01-03
{Notes}: CN222286469U
{Abstract}: 本实用新型涉及除泡技术领域,公开了集成电路湿法制程除泡装置,包括箱体,所述箱体上设有内槽和外槽,所述箱体顶端设有孔洞,所述外槽顶端靠近孔洞一侧安装有除泡器,所述外槽顶端安装有导流板。本实用新型中,利用导入45°导流板与除泡器,可有效且快速地达成良好消泡效果,避免晶圆湿制程因气泡造成的品质问题如电镀针孔和水痕等,消除因药水产生泡沫产生的产线制程困扰与环境污染,此方法可广泛适用于各种晶圆湿制程之消泡应用。
{Subject}: 1.集成电路湿法制程除泡装置,包括箱体(1),其特征在于：所述箱体(1)上设有内槽(2)和外槽(3),所述箱体(1)顶端设有孔洞(4),所述外槽(3)顶端靠近孔洞(4)一侧安装有除泡器(5),所述外槽(3)顶端安装有导流板(6)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装溢胶清除设备
{Author}: 陆玉远;陆金发
{Author Address}: 437400 湖北省咸宁市通城县隽水镇电子信息产业园
{Subsidiary Author}: 安芯美科技(湖北)有限公司
{Date}: 2025-01-03
{Notes}: CN222288038U
{Abstract}: 本实用新型公开了一种集成电路封装溢胶清除设备,涉及集成电路加工技术领域。本实用新型包括集成电路本体,集成电路本体的外部设置有夹持组件,夹持组件包括安装板,安装板下壁的中间位置处固定有安装块,安装块的上下两侧分别对应设置有纵向螺杆和横向螺杆,且纵向螺杆和横向螺杆两侧的外周壁的螺纹方向均相反,纵向螺杆和横向螺杆两侧的外部分别对应螺纹连接有纵向夹板和横向夹板。本实用新型通过与横向螺杆螺纹连接的横向夹板和与纵向螺杆螺纹连接的纵向夹板对集成电路本体进行稳定地夹持固定,且通过上电机和下电机即可使刮刀进行前后两侧以及左右两侧的移动,增加了刮除溢胶的操作范围。
{Subject}: 1.一种集成电路封装溢胶清除设备,包括集成电路本体(1),其特征在于：所述集成电路本体(1)的外部设置有夹持组件(2),所述夹持组件(2)包括安装板(203),所述安装板(203)下壁的中间位置处固定有安装块(208),所述安装块(208)的上下两侧分别对应设置有纵向螺杆(206)和横向螺杆(204),且所述纵向螺杆(206)和所述横向螺杆(204)两侧的外周壁的螺纹方向均相反,所述纵向螺杆(206)和所述横向螺杆(204)两侧的外部分别对应螺纹连接有纵向夹板(205)和横向夹板(201)；所述夹持组件(2)的上方设置有清除组件(3),所述清除组件(3)包括电动推杆(307),所述电动推杆(307)的下端固定有刮刀(3071),所述电动推杆(307)的上端固定有下移动块(306),所述下移动块(306)的内部螺纹连接有下螺杆(3051),所述下螺杆(3051)的后端固定有下电机(305),所述下移动块(306)的上方设置有上移动块(303),所述上移动块(303)的内部螺纹连接有上螺杆(3021),所述上螺杆(3021)的右端设置有上电机(302)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路Deflash收料装置
{Author}: 李忠
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-01-03
{Notes}: CN222292512U
{Abstract}: 本实用新型涉及集成电路Deflash收料技术领域的集成电路Deflash收料装置,包括主体框架底盘、底座、定位柱和三角形支撑块。本实用新型中包括6个定位柱和一个与底盘倾斜30-45度角的底座,底座大小根据L/F尺寸设计,长宽各多5mm余量,确保了产品在治具内的高精度定位,每个定位柱都垂直底座,定位柱设计高度可放下60条料,同时避免了使用气缸定位,减少了产品在定位过程中可能受到的刮伤和折料,载具的底座与底盘倾斜30-45度角,不仅提高了载具的稳定性,还有助于产品在载具上稳定放置；载具切斜面向作业人员擦拭完成后产品直接放入治具,治具固定产品位置,有效减少产品之间相对位移的幅度和频率,擦拭后产品胶体面向上,产品堆叠整齐摆放,无须额外增加人力整理料。
{Subject}: 1.集成电路Deflash收料装置,包括主体框架底盘(1)、底座(2)、定位柱(3)和三角形支撑块(4),其特征在于：所述三角形支撑块(4)固定安装在主体框架底盘(1)上,所述底座(2)固定安装在三角形支撑块(4)上,所述定位柱(3)固定安装在底座(2)上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试载板
{Author}: 吴明红;吴承义
{Author Address}: 518000 广东省深圳市福田区深南中路中航苑航都大厦16B
{Subsidiary Author}: 深圳市量子视讯技术有限公司
{Date}: 2025-01-03
{Notes}: CN222299678U
{Abstract}: 本实用新型涉及集成电路测试载板技术领域,尤其涉及一种集成电路测试载板；技术问题：在使用集成电路测试载板时,一般通过支撑夹具对集成电路板进行夹持固定,当需要对集成电路板的位置和角度进行调节时,需要对集成电路板整体进行拆装,效率较低；技术方案：一种集成电路测试载板,包括有测试载板主体、支撑组件、旋转组件、升降组件、夹持组件、照明组件和控制组件；本实用新型相较于传统集成电路测试载板,当需要对集成电路板的位置和角度进行调节时,需要对集成电路板整体进行拆装,效率较低,该集成电路测试载板通过设置自动调节结构,可以快速自动化对集成电路板进行角度和位置调节,不需要人工对其进行调节,提高了加工效率。
{Subject}: 1.一种集成电路测试载板,包括有测试载板主体(1)；其特征在于：还包括有支撑组件(2)、旋转组件(3)、升降组件(4)、夹持组件(5)、照明组件(6)和控制组件(7),测试载板主体(1)的底面设置有支撑组件(2),测试载板主体(1)的顶面设置有旋转组件(3),旋转组件(3)的表面设置有升降组件(4),升降组件(4)的一侧设置有夹持组件(5),旋转组件(3)的表面设置有照明组件(6),测试载板主体(1)的一侧设置有控制组件(7)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片自动烧录装置
{Author}: 王彬;张昊
{Author Address}: 518100 广东省深圳市宝安区西乡街道共乐社区银田工业区西发小区C区11栋厂房2层
{Subsidiary Author}: 深圳市兴光电子有限公司
{Date}: 2025-01-03
{Notes}: CN222300042U
{Abstract}: 本实用新型公开了一种集成电路芯片自动烧录装置,包括机体,所述机体上设置有防护箱,还包括：安装板,所述安装板设置在所述防护箱内部,所述安装板下方与驱动组件连接。该集成电路芯片自动烧录装置通过控制驱动电机工作,可带动主动齿轮转动,再带动安装板进行转动,使得第一固定座、第二固定座、第三固定座和第四固定座可依次经过烧录针正下方,将待加工的芯片安装在固定座上,通过烧录针可对其正下方的芯片进行打孔,可在烧录针对面的固定座上进行拆卸烧录完成的芯片,可在和下一个固定座上放上待烧录的芯片,实现上料、烧录和下料同时进行,在大批量芯片烧录时,节省了大量时间,工作效率高,自动化程度高。
{Subject}: 1.一种集成电路芯片自动烧录装置,包括机体(1),所述机体(1)上设置有防护箱(2),其特征在于,还包括：安装板(3),所述安装板(3)设置在所述防护箱(2)内部,所述安装板(3)下方与驱动组件(4)连接；调节机构(5),所述调节机构(5)连接在所述机体(1)上,所述调节机构(5)上连接有烧录针(6)；净化组件(7),所述净化组件(7)通过连接杆(8)与防护箱(2)可拆卸连接,所述净化组件(7)下方连接有抽气管(9)；吸尘泵箱(10),所述吸尘泵箱(10)通过连接管(11)与净化组件(7)连接,所述吸尘泵箱(10)一侧设置有出气管(12)；所述安装板(3)上等间距设置有第一固定座(13)、第二固定座(14)、第三固定座(15)和第四固定座(16)；所述调节机构(5)包括安装柱(41),所述安装柱(41)下方通过轴承座(42)与所述机体(1)连接,所述安装柱(41)上方与所述安装板(3)连接,所述安装柱(41)上设置有驱动齿轮(43),所述驱动齿轮(43)与主动齿轮(44)啮合,所述主动齿轮(44)下方与驱动电机(45)连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件封装件
{Author}: R·格拉夫;A·巴米多;D·雪莉;W·索特
{Author Address}: 新加坡城
{Subsidiary Author}: 马维尔亚洲私人有限公司
{Date}: 2025-01-03
{Notes}: CN222300662U
{Abstract}: 本实用新型的各个实施例涉及集成电路器件封装件。一种集成电路器件封装件包括衬底、安装至衬底的至少两个集成电路裸片、以及附接至衬底以抵消衬底的翘曲的导热加强件。该加强件具有与第一集成电路裸片的表面呈导热关系的第一部分,以为第一集成电路裸片提供第一散热模式,并且具有不同于第一部分的第二部分,该第二部分被配置为：为第二集成电路裸片提供不同于第一散热模式的第二散热模式。加强件可以被配置为穿过加强件中的开口使第二集成电路裸片的表面暴露。散热器可以穿过加强件中的开口与第二集成电路裸片呈导热关系设置。
{Subject}: 1.一种集成电路器件封装件,其特征在于,包括：衬底；至少两个集成电路裸片,被安装至所述衬底；以及导热加强件,被附接至所述衬底以抵消所述衬底的翘曲,所述加强件：具有与所述至少两个集成电路裸片之中的第一集成电路裸片的表面呈导热关系的第一部分,以为所述第一集成电路裸片提供第一散热模式,以及具有不同于所述第一部分的第二部分,所述第二部分被配置为：为所述至少两个集成电路裸片之中的第二集成电路裸片提供不同于所述第一散热模式的第二散热模式。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种解决低温失效的集成电路封装结构
{Author}: 时贺原;廖观万;王方亮;王垒
{Author Address}: 102299 北京市昌平区马池口镇白浮村7号
{Subsidiary Author}: 北京万龙精益科技有限公司
{Date}: 2025-01-03
{Notes}: CN222300669U
{Abstract}: 本实用新型涉及一种解决低温失效的集成电路封装结构,包括：集成电路,所述集成电路上具有焊球；柔性电路板,所述柔性电路板上对应所述集成电路焊球的位置开设有通孔,环绕所述通孔绕制有PCB线路；并且所述柔性电路板绕制PCB线路的一面贴合固定至所述集成电路焊球的一面,每个焊球均至少部分地容纳在所述通孔中,所述柔性电路板与所述集成电路电性连通。本实用新型提供的封装结构通过在集成电路上设置一合适的柔性电路板,并在柔性电路板上绕制加热线路,通过对集成电路上无法承受低温的器件进行加热,既能够解决低温失效的问题,也不会大幅增加产品的功耗。同时,本实用新型提出封装结构能够将商业级芯片应用于工业产品中,可以在低温环境中使用。
{Subject}: 1.一种解决低温失效的集成电路封装结构,其特征在于,包括：集成电路,所述集成电路上具有焊球；柔性电路板,所述柔性电路板上对应所述集成电路焊球的位置开设有通孔,环绕所述通孔绕制有PCB线路；并且所述柔性电路板绕制PCB线路的一面贴合固定至所述集成电路焊球的一面,每个焊球均至少部分地容纳在所述通孔中,所述柔性电路板与所述集成电路电性连通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 开关模式电源SMPS和集成电路IC设备
{Author}: A·特瑞斯
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-01-03
{Notes}: CN222301615U
{Abstract}: 本实用新型涉及开关模式电源SMPS和集成电路IC设备,旨在实现降压转换器的软启动。集成电路设备包括：降压转换器；降压转换器的控制电路,包括：比较器,将降压转换器的反馈电压与从第一电压增加到第二电压的参考电压进行比较；脉宽调制器,生成具有与参考电压成比例的随时间变化的脉宽的脉宽调制(PWM)信号；与门,通过对比较器的输出与PWM信号进行逻辑与运算来生成第一控制信号；脉冲发生器,通过响应于比较器的输出中的上升沿生成脉冲来生成第二控制信号；以及选择电路,基于降压转换器的输出电压,选择第一控制信号或第二控制信号作为降压转换器的控制信号。本实用新型用于开关模式电源SMPS和集成电路IC设备中。
{Subject}: 1.一种开关模式电源SMPS,其特征在于,所述开关模式电源SMPS包括：降压转换器；以及用于降压转换器的控制电路,包括：比较器,被配置为将降压转换器的反馈电压与从第一电压增加到第二电压的参考电压进行比较；脉宽调制器,被配置为生成脉宽调制PWM信号,其中PWM信号的脉宽是随时间变化的并且与参考电压的值成比例；与门,其中与门的第一输入端子和与门的第二输入端子分别耦合到比较器的输出端子和脉宽调制器的输出端子；脉冲发生器,耦合到比较器的输出端子并且被配置为响应于比较器的输出信号的上升沿而生成脉冲；以及选择电路,耦合到与门和脉冲发生器,其中选择电路被配置为基于降压转换器的输出电压选择与门的输出或脉冲发生器的输出作为选择电路的输出,其中降压转换器被配置为由选择电路的输出控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的内镶嵌结构
{Author}: 张一凡;徐华强
{Author Address}: 215000 江苏省苏州市苏州高新区竹园路209号2号楼809
{Subsidiary Author}: 苏州市迈佳凯电子科技有限公司
{Date}: 2025-01-03
{Notes}: CN222302228U
{Abstract}: 本实用新型涉及芯片设计制造技术领域,具体为一种集成电路芯片的内镶嵌结构,包括主板本体,所述主板本体的上端安装有本体顶盖,所述主板本体的一侧贴合有嵌针,所述主板本体的内壁设有散热孔,所述本体顶盖的下端安装有限位板,所述限位板的底部贴合有芯片底座,所述芯片底座的上端安装有芯片,所述芯片底座的底部贴合有导热管,所述芯片底座的一侧贴合有夹板,所述夹板的一侧连接有伸缩弹簧,改良后的集成电路,增加夹板和伸缩弹簧,可以通过使用伸缩弹簧使夹板向前伸缩横向夹紧芯片,使芯片固定在主板本体上面,防止芯片使用时出现抖动,增加导热管和散热孔,导热管可以把芯片堆积的温度传导到导热管上,防止温度在芯片内部堆积,损坏芯片。
{Subject}: 1.一种集成电路芯片的内镶嵌结构,包括主板本体(1),其特征在于：所述主板本体(1)的上端安装有本体顶盖(2),所述主板本体(1)的一侧贴合有嵌针(3),所述主板本体(1)的内壁设有散热孔(4),所述本体顶盖(2)的下端安装有限位板(5),所述限位板(5)的底部贴合有芯片底座(6),所述芯片底座(6)的上端安装有芯片(7),所述芯片底座(6)的底部贴合有导热管(8),所述芯片底座(6)的一侧贴合有夹板(9),所述夹板(9)的一侧连接有伸缩弹簧(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: D2D通信方法、通信装置及集成电路
{Author}: 王立磊;铃木秀俊;星野正幸
{Author Address}: 美国纽约州
{Subsidiary Author}: 太阳专利信托公司
{Date}: 2024-01-05
{Notes}: CN110602793B
{Abstract}: 本发明涉及一种D2D通信方法、通信装置及集成电路,所述通信装置包括：控制电路,确定用于设备到设备D2D通信的子帧序列,并根据资源模式从所述子帧序列中确定要用于D2D传输的第一子帧集合；以及发送单元,将第一信号映射到所述第一子帧集合并发送所映射的第一信号。
{Subject}: 1.一种通信装置,包括：控制电路,确定由用于设备到设备D2D通信的多个D2D子帧组成的子帧序列,并根据资源模式从所述子帧序列中确定要用于D2D传输的第一子帧集合,其中,所述资源模式以子帧索引标识所述子帧序列中的至少一个D2D子帧作为要用于D2D传输的子帧,所述子帧索引是从所述子帧序列中的第一个D2D子帧开始的子帧索引；以及发送单元,将第一信号映射到所述第一子帧集合并发送所映射的第一信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路和集成电路组
{Author}: 宋泰中;白尚训;赵成伟;都桢湖;梁箕容;林辰永
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-01-05
{Notes}: CN113192951B
{Abstract}: 提供集成电路和集成电路组。该集成电路包括：基底；第一和第二有源区；第一和第二电源线；多个栅极图案,平行第一方向延伸并沿第二方向彼此间隔开；第一接触件,在有源区内和栅极图案上；连接下金属线和上金属线的过孔；多个鳍,沿第二方向延伸并形成在有源区上；源区/漏区,在有源区中和栅极图案两侧处；第二接触件,连接到源区/漏区。栅极图案在鳍上沿第一方向跨过鳍彼此平行延伸。第一接触件在第一层中,下金属线在第二层中,上金属线在第三层中。第一接触件将栅极图案电连接至下金属线。第一接触件包括接触栅极图案的第一部和接触下金属线的第二部。第一和第二有源区包括PMOSFET和NMOSFET区。
{Subject}: 1.一种集成电路,所述集成电路包括：基底；第一有源区域；第二有源区域,在第一方向上与第一有源区域间隔开；第一电源线,平行于与第一方向交叉的第二方向延伸；第二电源线,平行于第二方向延伸；多个栅极图案,平行于第一方向延伸,其中,所述多个栅极图案在第二方向上彼此间隔开；第一接触件,设置在第一有源区域和第二有源区域中的至少一个内,并设置在所述多个栅极图案中的至少一个上；下金属线；上金属线；过孔,将下金属线连接到上金属线；多个鳍,沿第二方向延伸,其中,所述多个鳍形成在第一有源区域和第二有源区域中的所述至少一个上；源区/漏区,设置在第一有源区域和第二有源区域中的所述至少一个的部分中,并位于所述多个栅极图案中的所述至少一个的两侧处；以及第二接触件,连接到源区/漏区；其中,所述多个栅极图案在所述多个鳍上设置为沿第一方向跨过所述多个鳍并彼此平行地延伸；其中,第一接触件设置在第一层中,下金属线设置在第二层中,上金属线设置在第三层中；其中,第一接触件将所述多个栅极图案中的所述至少一个电连接至下金属线；其中,第一接触件包括与所述多个栅极图案中的所述至少一个接触的第一部分和与下金属线接触的第二部分；并且其中,第一有源区域和第二有源区域分别包括PMOSFET区域和NMOSFET区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路模拟加速和仿真的验证方法及系统
{Author}: 傅勇
{Author Address}: 211899 江苏省南京市中国(江苏)自由贸易试验区南京片区团结路99号孵鹰大厦1840室
{Subsidiary Author}: 芯华章科技股份有限公司
{Date}: 2024-01-05
{Notes}: CN113822004B
{Abstract}: 本发明涉及一种用于集成电路模拟加速和仿真的验证方法及系统,其中方法包括以下步骤：接收原电路设计,为原电路设计中原始存储逻辑生成一对应的老值存储逻辑,对应的原始存储逻辑完成计算后,将计算值赋予对应的老值存储逻辑,并将原始存储逻辑的后一逻辑计算步骤中的原始存储逻辑替换为老值存储逻辑。通过以上替换逻辑的方法,遍历原电路设计,生成变换后的电路设计；将所述变换后的电路设计分割为多个运算任务,并将所述各运算任务分配至多个处理器中执行,且各所述处理器之间设置有用于进行数据交互的连接通道；其中,所述运算任务中包含所述变换后的电路设计中的一个或多个设计单元,各所述运算任务中的运算进行了负载平衡。
{Subject}: 1.一种用于集成电路模拟加速和仿真的验证方法,其特征在于,包括以下步骤：拓扑变换；接收原电路设计,为原电路设计中原始存储逻辑生成一对应的老值存储逻辑,对应的原始存储逻辑完成计算后,将计算值赋予对应的老值存储逻辑,并将原始存储逻辑的后一逻辑计算步骤中的原始存储逻辑替换为老值存储逻辑,通过替换逻辑遍历原电路设计,生成变换后的电路设计；设计分割；将所述变换后的电路设计分割为多个运算任务,并将所述各运算任务分配至至少一个处理器中执行,当分配至多个处理器执行时,设置用于多处理器之间进行数据交互的连接通道；其中,所述运算任务中包含所述变换后的电路设计中的一个或多个设计单元,基于设计单元的负载,对各所述运算任务进行负载平衡。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子烟加热控制电路、方法、集成电路及电子烟
{Author}: 赵亚魁
{Author Address}: 518000 广东省深圳市光明区凤凰街道塘尾社区莲塘工业区74栋101
{Subsidiary Author}: 深圳市海派特光伏科技有限公司
{Date}: 2024-01-05
{Notes}: CN112716060B
{Abstract}: 本发明公开了电子烟加热控制电路、方法、集成电路及电子烟,涉及电子技术领域。电子烟加热控制电路包括信号采集模块和控制模块；信号采集模块的输出端与控制模块的输入端连接；信号采集模块,用于接收外部检测传感器输入的检测信号,并根据检测信号生成参考信号,将参考信号传输至控制模块；控制模块,用于根据参考信号生成驱动信号,并将驱动信号传输至电子烟加热电路,以使电子烟加热电路根据驱动信号进行加热。本发明能够根据外部检测传感器输入的检测信号调整用于控制电子烟加热电路的驱动信号,从而实现对电子烟加热的灵活控制,以实现对温度的准确控制。
{Subject}: 1.一种电子烟加热控制电路,其特征在于,所述电子烟加热控制电路包括信号采集模块和控制模块；所述信号采集模块的输出端与所述控制模块的输入端连接；所述信号采集模块,用于接收外部检测传感器输入的检测信号,并根据所述检测信号生成参考信号,将所述参考信号传输至所述控制模块,其中,所述外部检测传感器包括第一外部检测传感器和第二外部检测传感器；所述控制模块,用于根据所述参考信号生成驱动信号,并将所述驱动信号传输至电子烟加热电路,以使所述电子烟加热电路根据所述驱动信号进行加热；其中,所述信号采集模块包括第一采集模块、第二采集模块和信号汇总模块；所述第一采集模块的输出端与所述信号汇总模块的第一输入端连接；所述第二采集模块的输出端与所述信号汇总模块的第二输入端连接；所述信号汇总模块的输出端与所述控制模块的输入端连接；所述第一采集模块,用于接收第一外部检测传感器输入的第一检测信号,并根据所述第一检测信号生成第一采集信号,将所述第一采集信号传输至所述信号汇总模块；所述第二采集模块,用于接收第二外部检测传感器输入的第二检测信号,并根据所述第二检测信号生成第二采集信号,将所述第二采集信号传输至所述信号汇总模块；所述信号汇总模块,用于根据所述第一采集信号和所述第二采集信号生成所述参考信号,并将所述参考信号传输至所述控制模块；其中,所述控制模块包括信号调节模块和驱动信号生成模块,所述信号调节模块的输入端与所述信号采集模块的输出端连接,所述信号调节模块的输出端与所述驱动信号生成模块的输入端连接；所述信号调节模块,用于对所述参考信号进行调节,获得调节信号,并将所述调节信号传输至所述驱动信号生成模块；所述驱动信号生成模块,用于根据所述调节信号生成驱动信号,并将所述驱动信号传输至电子烟加热电路,以使所述电子烟加热电路根据所述驱动信号进行加热；其中,所述第一采集模块包括第一放大器、第一电阻、第二电阻、第三电阻和第四电阻；所述第一电阻的第一端分别与所述第一放大器的正向输入端及所述第二电阻的第一端连接,所述第二电阻的第二端与所述第一放大器的输出端连接,所述第三电阻的第一端与第一预设电源连接,所述第三电阻的第二端分别与所述第一放大器的负向输入端及所述第四电阻的第一端连接,所述第四电阻的第二端接地,所述第一放大器的输出端与所述信号汇总模块的第一输入端连接；所述第一电阻的第二端与所述第一外部检测传感器的输出端连接；所述信号汇总模块包括第二放大器、第五电阻、第六电阻和第七电阻；所述第五电阻的第一端与所述第一采集模块的输出端连接,所述第五电阻的第二端分别与所述第二放大器的负向输入端及所述第七电阻的第一端连接,所述第六电阻的第一端与所述第二采集模块的输出端连接,所述第六电阻的第二端与所述第二放大器的正向输入端连接,所述第七电阻的第二端与所述第二放大器的输出端连接,所述第二放大器的负向输入端接地,所述第二放大器的输出端与所述控制模块的输入端连接；所述信号调节模块包括PID调节电路,所述PID调节电路的输入端与所述信号采集模块的输出端连接,所述PID调节电路的输出端与所述驱动信号生成模块的输入端连接；所述PID调节电路,用于对所述参考信号进行信号变换,获得调节信号,并将所述调节信号传输至所述驱动信号生成模块；所述驱动信号生成模块包括第三放大器、定时器、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第一电容和第二电容；所述第八电阻的第一端与所述信号调节模块的输出端连接,所述第八电阻的第二端分别与所述第三放大器的正向输入端、所述第九电阻的第一端以及所述第十电阻的第一端连接,所述第九电阻的第二端与第二预设电源连接,所述第十电阻的第二端与所述第三放大器的输出端连接,所述第三放大器的负向输入端连接地端,所述第三放大器的输出端分别与所述第十一电阻的第一端、所述定时器的供电端及复位端连接,所述第十一电阻的第二端与所述第十二电阻的第一端连接,所述第十二电阻的第二端与所述第一电容的第一端连接,所述第一电容的第二端接地,所述定时器的放电端与所述第十一电阻的第二端连接,所述定时器的触发端和阈值端均与所述第一电容的第一端连接,所述定时器的控制端与所述第二电容的第一端连接,所述第二电容的第二端接地,所述定时器的接地端接地,所述定时器的输出端与所述电子烟加热电路连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种抵质押品智能保管柜
{Author}: 宋伟姣;宋伟健;宋优波;宋优文;宋伟静;徐健;宋滨川;刘卫良
{Author Address}: 265200 山东省烟台市莱阳市城厢街道办事处龙门路辛格庄8号
{Subsidiary Author}: 山东海日峰电子科技有限公司;山东科达金融机具有限公司
{Date}: 2024-01-05
{Notes}: CN109832846B
{Abstract}: 本发明公开了一种抵质押品智能保管柜,分体柜是由设有电控门的单柜体组成,分体柜的顶部设有电气箱,电气箱内安装交换机、网口485转换器、驱动板、多路控制电路板和开关电源,前面设有LED显示屏,多路控制电路板上设有多路控制电路；单柜体内设有多路通过TTL数据总线串联的RFID电路组件,相邻的RFID电路组件间形成插装带有RFID标签的档案袋的插槽,驱动板分别与交换机、LED显示屏连接；网口485转换器分别与交换机、多路控制电路板连接,多路控制电路板分别与RFID电路组件、电控锁连接；交换机连接计算机,开关电源供电,本发明具有密集存放抵押质押品档案、实现电子信息化管理、自动精准统计数量、快速查询位置的特点。
{Subject}: 1.一种抵质押品智能保管柜,其特征是包括计算机、交换机、网口485转换器、电气箱、驱动板、多路控制电路板、开关电源、LED显示屏、分体柜、RFID电路组件、电控门和电控锁,所述的分体柜是由单柜体叠加组合安装固定而成,在分体柜的顶部设置有电气箱,电气箱用于安装交换机、网口485转换器、驱动板,多路控制电路板和开关电源,电气箱前面安装有用于进行显示的LED显示屏,多路控制电路板上设有多路控制电路；每个单柜体的前部安装有电控门,单柜体内部安装有多路RFID电路组件,所有的RFID电路组件通过TTL数据总线串联连接,相邻的RFID电路组件间形成用于插装带有RFID标签的档案袋的插槽,驱动板一路通过网口与交换机连接,另一路与LED显示屏连接；网口485转换器一路通过网口与交换机连接,另一路通过485总线与多路控制电路板连接,多路控制电路板的一路通过TTL总线连接RFID电路组件,另一路连接控制电控锁；交换机通过网口连接计算机,开关电源输入220V交流电源,输出DC12电源供设备使用；所述的RFID电路组件包括设有多路分时控制电路的多路分时控制电路板、天线组件、LED定位指示灯组成,天线组件由天线、隔离层、屏蔽层粘合组成,天线组件垂直安装在多路分时控制电路板上,相邻的两个天线组件之间形成用于放置档案袋的插槽,档案袋上粘贴有RFID标签,RFID标签的位置对应天线组件位置,在每个插槽的前面安装LED定位指示灯；所述的RFID电路组件上下两层相对安装,相邻的两个天线组件之间放入两个档案袋,档案袋上的RFID标签各自对应一组天线组件；或者是所述的RFID电路组件为上下前后双层四组安装,相邻的两个天线组件之间放入4个粘贴RFID标签的档案袋,4个RFID标签分别粘贴在各自档案袋的一个角的位置上,上下前后翻转各个档案袋,将4个RFID标签分成前上、前下、后上、后下4个方位,将4个档案袋叠加放入上下前后4个天线组件之间后,RFID标签各自对应一组天线组件和各自对应一个LED定位指示灯；后排的LED定位指示灯通过导线连接并安装在前排的RFID电路组件上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试视频存储管理方法、装置和计算机设备
{Author}: 张健;张传美
{Author Address}: 310013 浙江省杭州市西湖区三墩镇西园五路8号紫天大厦8楼802室
{Subsidiary Author}: 杭州领策科技有限公司
{Date}: 2024-01-05
{Notes}: CN117347819A
{Abstract}: 本申请涉及一种集成电路测试视频存储管理方法、装置、计算机设备和存储介质。所述方法包括：获取被测集成电路的当次测试的测试视频以及预设测试时间内多次测试的测试数据；根据测试数据,确定被测集成电路的测试参数；根据测试参数以及存储等级评定模型,确定测试视频的存储等级；根据存储等级,确定测试视频的存储时限,并基于存储时限对测试视频进行存储。采用本方法能够有效地提高测试视频管理效率。
{Subject}: 1.一种集成电路测试视频存储管理方法,其特征在于,所述方法包括：获取被测集成电路的当次测试的测试视频以及预设测试时间内多次测试的测试数据；其中,所述预设测试时间包含当次测试；根据所述测试数据,确定所述被测集成电路的测试参数；根据所述测试参数以及存储等级评定模型,确定测试视频的存储等级；根据所述存储等级,确定所述测试视频的存储时限,并基于所述存储时限对所述测试视频进行存储。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有电压检测的高压集成电路
{Author}: 冯宇翔;谢荣才;周西军;张土明;黄浩
{Author Address}: 528000 广东省佛山市南海区丹灶镇仙湖度假区养生路10号之一
{Subsidiary Author}: 广东汇芯半导体有限公司
{Date}: 2024-01-05
{Notes}: CN117347823A
{Abstract}: 本发明提供了一种具有电压检测的高压集成电路,包括：供电电源、HVIC电路、电压检测电路以及使能电路；HVIC电路包括第一施密特电路、滤波器、电平转换电路、故障逻辑控制电路、第一MOS管以及第二施密特电路；电压检测电路的第一端连接供电电源,电压检测电路的第二端连接HVIC电路的RCIN端口,电压检测电路的第二端还分别连接第一MOS管的漏极和第二施密特电路的第一端,第二施密特电路的第二端连接故障逻辑控制电路的输入端,电压检测电路的第三端用于连接使能电路；第一MOS管的源极接地。本发明具有电压检测的高压集成电路的集成效果好,抗干扰能力强,可靠性高。
{Subject}: 1.一种具有电压检测的高压集成电路,其特征在于,包括：供电电源、HVIC电路、电压检测电路以及使能电路；所述供电电源分别为所述HVIC电路和所述电压检测电路供电；所述HVIC电路与所述电压检测电路电连接；所述HVIC电路包括第一施密特电路、滤波器、电平转换电路、故障逻辑控制电路、第一MOS管以及第二施密特电路；所述第一施密特电路的第一端用于连接所述HVIC电路的ITRIP端口,所述第一施密特电路的第二端分别连接所述滤波器的第一端和所述第一MOS管的栅极,所述滤波器的第二端连接所述电平转换电路的第一端,所述电平转换电路的第二端连接所述故障逻辑控制电路的输入端,所述故障逻辑控制电路的输出端用于输出故障信号；所述电压检测电路的第一端连接所述供电电源,所述电压检测电路的第二端连接所述HVIC电路的RCIN端口,所述电压检测电路的第二端还分别连接所述第一MOS管的漏极和所述第二施密特电路的第一端,所述第二施密特电路的第二端连接所述故障逻辑控制电路的输入端,所述电压检测电路的第三端用于连接所述使能电路；所述第一MOS管的源极接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路元件的双面测试装置及测试方法
{Author}: 王晓丹;王曦;颜鑫
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都市双流区西南航空港经济开发区黄甲街道华府大道四段999号
{Subsidiary Author}: 四川弘仁财电科技有限公司
{Date}: 2024-01-05
{Notes}: CN117347837A
{Abstract}: 本发明涉及集成电路测试技术领域,并公开了一种集成电路元件的双面测试装置及测试方法,包括测试台、测试箱、电路板放置组件和测试机构,测试台上水平布置有两组环形输送机构,测试箱固定穿设在测试台上,电路板放置组件沿环形输送机构的环形方向等间距设置有多个,测试机构设置在测试台的一侧；电路板放置组件沿环形输送机构的输送方向依次开设有低速色标和停机色标,低速色标与停机色标均位于安装框台与放置框台之间；测试机构上对应停机色标的位置安装有色标传感器；当色标传感器扫描到低速色标时,环形输送机构低速运行；当色标传感器扫描到停机色标时,环形输送机构停机。用于解决现有技术存在停机惯性误差引起定位不准的问题。
{Subject}: 1.一种集成电路元件的双面测试装置,其特征在于,包括测试台(1)、测试箱(2)、电路板放置组件(3)和测试机构(4),所述测试台(1)上水平布置有两组环形输送机构(5),所述测试箱(2)固定穿设在所述测试台(1)上,所述测试箱(2)中空设置,所述测试箱(2)上贯穿开设有两个供两组所述环形输送机构穿过的矩形通孔(6),所述电路板放置组件(3)沿所述环形输送机构(5)的环形方向等间距设置有多个,所述测试机构(4)设置在所述测试台(1)的一侧；所述电路板放置组件(3)包括固定底板框(7)和可拆放置框(8),所述固定底板框(7)连接两组所述环形输送机构(5),所述固定底板框(7)的内壁固定有安装框台(75),所述可拆放置框(8)安装在所述安装框台(75)上,所述可拆放置框(8)的内壁固定有放置框台(9),所述放置框台(9)用于承放集成电路板,所述可拆放置框(8)上沿所述环形输送机构(5)的输送方向依次开设有低速色标(10)和停机色标(11),所述低速色标(10)与停机色标(11)均位于所述安装框台(75)与放置框台(9)之间；所述测试机构(4)包括测试机架(12)、测试座(13)和测试板(14),所述测试座(13)与测试板(14)分别位于所述测试箱(2)的正上方与正下方,所述测试座(13)底面与所述测试板(14)的顶面均设置有机器视觉检测机构,所述测试座(13)顶面的中部设置有定位板(15),所述定位板(15)上安装有探针测试板(16),所述探针测试板(16)的外形尺寸全等于所述可拆放置框(8)的内侧外形尺寸,所述探针测试板(16)上设置有多个测试探针(17),多个所述测试探针(17)与集成电路板上的测试孔一一对应,所述定位板(15)的外形尺寸全等于所述可拆放置框(8)的外形尺寸,所述定位板(15)对应所述停机色标(11)的位置安装有色标传感器(18)；当所述色标传感器(18)扫描到所述低速色标(10)时,所述环形输送机构(5)低速运行；当所述色标传感器(18)扫描到所述停机色标(11)时,所述环形输送机构(5)停机。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于测距的采样方法和测距方法以及测距装置
{Author}: 苏星;张泽鑫;宋政奇;沈林杰
{Author Address}: 310051 浙江省杭州市滨江区阡陌路555号
{Subsidiary Author}: 杭州海康威视数字技术股份有限公司
{Date}: 2024-01-05
{Notes}: CN117347981A
{Abstract}: 本申请提供了一种用于测距的采样方法,包括：将第一采样数组中的其中的一个第一采样数据确定为第一有效数据；将从第一有效数据中截取得到的第一输出数据向数字集成电路传输,确定目标对象相对于参考位置的距离区间；将第二采样数组中匹配所述距离区间的第二采样数据确定为第二有效数据；将从所述第二有效数据中截取得到的第二输出数据向数字集成电路传输,确定目标对象相对于所述参考位置的距离测量结果。本申请在对一个目标对象的一次测距中先后进行两个阶段的采样并对采样数据进行处理,并且通过从采样数组中选取采样数据并截取采样数据的一部分进行传输,以在保证测量结果的准确性的基础上,能够在分离式的架构中减少数据传输的带宽。
{Subject}: 1.一种用于测距的采样方法,其特征在于,包括：响应于感光阵列产生的第一采样数组,将所述第一采样数组包括的至少两个所述第一采样数据中的其中一个确定为第一有效数据；将从所述第一有效数据中截取得到的第一输出数据向数字集成电路传输,所述第一输出数据用于所述数字集成电路确定目标对象相对于参考位置的距离区间；响应于所述感光阵列在所述第一采样数组之后产生的第二采样数组,将所述第二采样数组包括的至少两个所述第二采样数据中匹配所述距离区间的所述第二采样数据确定为第二有效数据,其中,匹配所述距离区间的所述第二采样数据表征的所述目标对象相对于所述参考位置的测量距离位于所述距离区间内；将从所述第二有效数据中截取得到的第二输出数据向所述数字集成电路传输,所述第二输出数据用于所述数字集成电路确定所述目标对象相对于所述参考位置的距离测量结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 主动式触控笔及主动式触控笔中的控制器集成电路
{Author}: 山本定雄;原英之
{Author Address}: 日本埼玉县
{Subsidiary Author}: 株式会社和冠
{Date}: 2024-01-05
{Notes}: CN117348745A
{Abstract}: 本发明涉及主动式触控笔及主动式触控笔中的控制器集成电路。削减能够利用于触控笔与传感器控制器之间的信号收发的通信资源中的由从传感器控制器向触控笔发送的上行链路信号的发送所占有的部分的比例。本发明的方法包括：使传感器控制器以及主动式触控笔帧同步的步骤13；传感器控制器将从分别能够包含可变位数的数据的多个可变长度指令中选择的第一可变长度指令在第一帧内通过与该第一可变长度指令的位数对应的可变时间长度的上行链路信号来发送的步骤；主动式触控笔通过持续译码至检测到的时间长度的末尾为止来接收第一可变长度指令的步骤S14；以及主动式触控笔使用第一帧的剩余的部分来发送与接收的第一可变长度指令对应的下行链路信号的步骤S21。
{Subject}: 1.一种主动式触控笔,包括：接收部,在与传感器控制器之间确立了帧同步之后,通过检测所述传感器控制器在第一帧内发送的上行链路信号来接收从分别能够包含可变位数的数据的多个可变长度指令中选择的第一可变长度指令；以及发送部,使用所述第一帧的剩余的部分来发送与接收到的所述第一可变长度指令对应的下行链路信号,所述传感器控制器通过针对各帧反复发送所述上行链路信号来供给帧基准时刻,所述主动式触控笔通过使用接收电路来检测所述上行链路信号而取得所述帧基准时刻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 主动式触控笔、控制器集成电路及其执行的方法
{Author}: 山本定雄;原英之
{Author Address}: 日本埼玉县
{Subsidiary Author}: 株式会社和冠
{Date}: 2024-01-05
{Notes}: CN117348746A
{Abstract}: 本发明涉及主动式触控笔、控制器集成电路及其执行的方法。削减能够利用于触控笔与传感器控制器之间的信号收发的通信资源中的由从传感器控制器向触控笔发送的上行链路信号的发送所占有的部分的比例。本发明的方法包括：使传感器控制器以及主动式触控笔帧同步的步骤13；传感器控制器将从分别能够包含可变位数的数据的多个可变长度指令中选择的第一可变长度指令在第一帧内通过与该第一可变长度指令的位数对应的可变时间长度的上行链路信号来发送的步骤；主动式触控笔通过持续译码至检测到的时间长度的末尾为止来接收第一可变长度指令的步骤S14；以及主动式触控笔使用第一帧的剩余的部分来发送与接收的第一可变长度指令对应的下行链路信号的步骤S21。
{Subject}: 1.一种主动式触控笔,包括接收上行链路信号的接收部,所述上行链路信号包含第一以及第二部分信号,所述接收部在通过使用第一扩频码来检测所述第一部分信号而与所述上行链路信号进行了同步之后,使用第二扩频码对所述第二部分信号进行检测,所述第二扩频码是与所述第一扩频码不同的代码且具有与所述第一扩频码相同的码片时间长度,所述第二扩频码的代码长度比所述第一扩频码的代码长度短。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 由主动式触控笔执行的方法及控制器集成电路
{Author}: 山本定雄;原英之
{Author Address}: 日本埼玉县
{Subsidiary Author}: 株式会社和冠
{Date}: 2024-01-05
{Notes}: CN117348750A
{Abstract}: 本发明涉及由主动式触控笔执行的方法及控制器集成电路。削减能够利用于触控笔与传感器控制器之间的信号收发的通信资源中的由从传感器控制器向触控笔发送的上行链路信号的发送所占有的部分的比例。本发明的方法包括：使传感器控制器以及主动式触控笔帧同步的步骤13；传感器控制器将从分别能够包含可变位数的数据的多个可变长度指令中选择的第一可变长度指令在第一帧内通过与该第一可变长度指令的位数对应的可变时间长度的上行链路信号来发送的步骤；主动式触控笔通过持续译码至检测到的时间长度的末尾为止来接收第一可变长度指令的步骤S14；以及主动式触控笔使用第一帧的剩余的部分来发送与接收的第一可变长度指令对应的下行链路信号的步骤S21。
{Subject}: 1.一种由主动式触控笔执行的方法,其中,包括如下步骤：使用第一扩频码来检测包含开头部分的第一部分信号；和使用与所述第一扩频码不同的代码的第二扩频码来检测比所述第一部分信号靠后面的第二部分信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 指令装置、集成电路装置及板卡
{Author}: 请求不公布姓名
{Author Address}: 201306 上海市浦东新区同汇路168号B座6层
{Subsidiary Author}: 上海寒武纪信息科技有限公司
{Date}: 2024-01-05
{Notes}: CN117348931A
{Abstract}: 本发明涉及一种板卡,所述板卡包括：存储器件、接口装置和控制器件以及人工智能芯片；其中,所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；所述存储器件,用于存储数据；所述接口装置,用于实现所述人工智能芯片与外部设备之间的数据传输；所述控制器件,用于对所述人工智能芯片的状态进行监控。所述板卡可以用于执行人工智能运算。
{Subject}: 1.一种装置,包括：指令解析电路,用于接收并解析指令,所述指令包括第一位域和第二位域,所述第一位域给出所述指令的操作码,所述第二位域给出数据包的存储地址,所述数据包包括操作数的数据信息和与所述数据信息对应的至少一个操作数；指令执行电路,用于根据所述数据包中的数据信息和操作数执行所述操作码指定的操作；存储电路,用于存储所述数据包和所述指令的执行结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于仿真的单粒子软错误分析方法和装置
{Author}: 张文浩;曾璇;杨帆;刘文军;沈忱
{Author Address}: 215000 江苏省苏州市工业园区金鸡湖大道1355号国际科技园144-001单元
{Subsidiary Author}: 苏州珂晶达电子有限公司
{Date}: 2024-01-05
{Notes}: CN117350222A
{Abstract}: 本发明公开了一种基于仿真的单粒子软错误分析方法和装置,该方法包括：接收输入参数,并根据输入参数为待测试集成电路系统配置相应的基本参数；对Verilog代码进行一次非注入的基准测试,并通过标准的VCD文件记录Verilog代码的正确行为；采用基本参数并基于逻辑综合工具的反标方法以及图遍历方法实现单粒子效应在寄存器传输级层次以及门级层的建模,确定待测试集成电路系统中各器件发生单粒子效应的悲观概率。本发明可实现由单粒子翻转以及单粒子瞬态在内的单粒子效应所导致的软错误在计算机仿真中的建模,将传统的单粒子软错误分析从Hspice仿真延伸至寄存器传输级与门级,提高软错误分析效率,降低软错误的分析门槛。
{Subject}: 1.一种基于仿真的单粒子软错误分析方法,其特征在于,包括：接收输入参数,并根据所述输入参数为待测试集成电路系统配置相应的基本参数,其中,所述基本参数包括Verilog代码、代码层级、蒙特卡洛采样重复次数、所模拟的单粒子线性能量传输、所模拟的单粒子注入通量、拟进行模拟的工艺的单粒子翻转截面、仿真线程数、仿真等待间隔时长、单粒子翻转效应追溯层数以及标准单元与IP列表；所述代码层级包括门级层级和寄存器传输级层级；对所述Verilog代码进行一次非注入的基准测试,并通过标准的VCD文件记录所述Verilog代码的正确行为；采用所述基本参数并基于逻辑综合工具的反标方法以及图遍历方法实现单粒子效应在寄存器传输级层次以及门级层的建模,确定所述待测试集成电路系统中各器件发生单粒子效应的悲观概率,其中,所述单粒子效应的悲观概率为单粒子翻转效应的悲观概率或单粒子瞬态效应的悲观概率；根据所述各器件发生单粒子效应的悲观概率和所述基本参数确定所述待测试集成电路系统整体发生单粒子翻转效应的平均次数；根据梅特罗波利斯-黑斯廷斯算法和所述单粒子翻转的悲观概率确定随机数和当前触发单粒子的候选状态概率；在所述随机数大于所述当前触发单粒子的候选状态概率时,接收该状态并对其实施一次故障注入,并记录故障注入的时间、位置和类型；以待测试集成电路系统的实际测试时间为基准,停止故障注入,根据所述仿真等待间隔时长进行等待,并通过VCD文件记录故障注入后所述待测试集成电路系统的各输出值；根据所述Verilog代码的正确行为记录所述待测试集成电路系统的各输出值的错误；根据故障注入的时间、位置和类型以及所述待测试集成电路系统的各输出值的错误确定所述待测试集成电路系统的敏感列表、软错误率和翻转截面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图及其版本标识方法
{Author}: 赵启永;斯斐霞;楼俊伟;钱骏洲;侯嘉俊
{Author Address}: 310012 浙江省杭州市黄姑山路4号
{Subsidiary Author}: 杭州士兰微电子股份有限公司
{Date}: 2024-01-05
{Notes}: CN117350230A
{Abstract}: 本申请公开了一种集成电路版图及其版本标识方法,集成电路版图包括多层子版图,至少部分子版图为设置一个或多个标识模块的标识子版图,相邻标识子版图的相对应标识模块之间级联,标识模块包括：输入端口和输出端口,输出端口的电平状态根据标识模块的状态设为与输入端口的电平状态一致或相反,每个标识模块的输入端口与上一级标识子版图中对应的标识模块的输出端口连接或接收参考信号,每个标识模块的输出端口与下一级标识子版图中对应的标识模块的输入端口连接或输出标识信号,最后一级标识子版图中每个标识模块输出的标识信号生成集成电路版图的版本编码。本申请通过读取电信号获得集成电路版图的版本编码,实现集成电路版图版本的有效管理。
{Subject}: 1.一种集成电路版图,其中,包括：多层子版图,至少部分子版图为设置有一个或多个标识模块的标识子版图,所述标识子版图中相邻标识子版图的相对应标识模块之间级联,每个标识模块包括：输入端口和输出端口,所述输出端口的电平状态根据标识模块的状态设置为与所述输入端口的电平状态一致或者相反,所述标识子版图中第一级标识子版图之后的每级标识子版图上的每个标识模块的输入端口与上一级标识子版图中对应的标识模块的输出端口连接,第一级标识子版图上的每个标识模块的输入端口接收参考信号,最后一级标识子版图之前的每级标识子版图上的每个标识模块的输出端口与下一级标识子版图中对应的标识模块的输入端口连接,最后一级标识子版图上的每个标识模块的输出端口输出标识信号,其中,基于最后一级标识子版图中每个标识模块的输出端口输出的标识信号生成集成电路版图的版本编码。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于强化学习的集成电路长线布线方法
{Author}: 李磊;周婉婷
{Author Address}: 313099 浙江省湖州市西塞山路819号南太湖科技创新综合体B2幢8层
{Subsidiary Author}: 电子科技大学长三角研究院(湖州)
{Date}: 2024-01-05
{Notes}: CN117350236A
{Abstract}: 本发明公开一种基于强化学习的集成电路长线布线方法,应用于集成电路布局布线领域,针对现有技术中存在的当长线比较多的时候,不仅会导致时序难以收敛,而且会导致非常高的功耗的问题；本发明基于强化学习,针对集成电路电路长线布线提出了几种模型,引入了时序收敛权值因子,并结合强化学习设计了基于时序收敛权值因子的强化学习奖励函数,以实现对长线布线的快速收敛。
{Subject}: 1.一种基于强化学习的集成电路长线布线方法,其特征在于,包括：S1、将集成电路布线空间模型建模为高斯分布；S2、建立集成电路中线延迟与布线长度的关系模型,S3、根据步骤S1的高斯模型、步骤S2的关系模型,建模集成电路的线延迟与线长度的高斯分布空间；S4、构建时序收敛权值因子：ω＝T-τ-(cell)；其中T为相应路径的时钟周期,τ-(cell)为逻辑单元有关的延迟；S5、根据线延迟与时序收敛权值因子,建立强化学习奖励函数；S6、建立集成电路长线布线强化学习模型,通过ω限定有效的可选的布线分布空间,通过ω选择可能的环境状态和可能的动作；基于步骤S5建立的强化学习奖励函数来确定对应的奖励；S7、根据步骤S6所建立的集成电路长线布线强化学习模型,对当前集成电路长线布线进行强化学习,得到最优的长线布线结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路系统级封装结构的异质有限体积元模型构建方法
{Author}: 储柳;施佳佳;施佺;许致火;张永伟
{Author Address}: 226019 江苏省南通市崇川区永福路79号1幢南通大学技术转移研究院
{Subsidiary Author}: 南通大学
{Date}: 2024-01-05
{Notes}: CN117350243A
{Abstract}: 本发明公开一种用于集成电路系统级封装结构的异质有限体积元模型构建方法,涉及集成电路系统级封装结构领域,特别涉及抗振动高功率复杂集成电路系统级封装,例如小芯片,3D封装中,力学与热学性能数值仿真中的异质有限体积元模型。该模型可以准确的预测集成电路系统级封装结构的力学与热学特性,解决集成电路先进封装结构尺度问题下材料与几何参数的非均匀、异质性难题。
{Subject}: 1.一种用于集成电路系统级封装结构的异质有限体积元模型构建方法,其特征在于,采用异质体积元模型,解决抗振动高功率复杂集成电路封装种力学、热学性能计算中几何与材料参数的非均匀、异质性难题,包括以下步骤：(1)根据逻辑功能需求设计集成电路；(2)确定系统级封装材料、封装方法、焊球材料与填充材料；(3)根据设计的集成电路,计算等效几何与材料特征参数；(4)根据得出的几何与材料特征参数建立异质有限体积元模型,将几何与材料特征参数引入模型；(5)运行集成电路系统级封装结构异质有限体积元模型；(6)分析集成电路系统级封装结构的力学、热学性能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多芯片的集成电路封装装置
{Author}: 卢鹏;肖丽;卢雁
{Author Address}: 518000 广东省深圳市龙岗区平湖街道上木古社区宝富路9号厂房A栋401
{Subsidiary Author}: 深圳市展程伟业电子有限公司
{Date}: 2024-01-05
{Notes}: CN117352429A
{Abstract}: 本发明公开了一种多芯片的集成电路封装装置,涉及电路封装领域,包括上模块,所述上模块一端活动安装有活动管,且活动管一端安装有活动柱,所述活动柱两侧安装有活动板,且活动板一侧设置有连接杆,所述连接杆一侧活动安装有转轴,且连接杆与活动板之间通过转轴相连接,所述上模块一端设置有下模块,且下模块内部活动安装有横杆。本发明通过设置有横杆与第一刀片和第二刀片,通过上移活动管,从而使得活动板运动,继而挤压横杆使其进行位移,在横杆进行位移时能够带动第一刀片与第二刀片位移,从而对冷却完成的芯片体连接处进行切割,将物体进行分段切割,被分段切割的物料能够落到放料槽内部,完成对物料的收集。
{Subject}: 1.一种多芯片的集成电路封装装置,包括上模块(1),其特征在于：所述上模块(1)一端活动安装有活动管(4),且活动管(4)一端安装有活动柱(21),所述活动柱(21)两侧安装有活动板(12),且活动板(12)一侧设置有连接杆(14),所述连接杆(14)一侧活动安装有转轴(13),且连接杆(14)与活动板(12)之间通过转轴(13)相连接；所述上模块(1)一端设置有下模块(3),且下模块(3)内部活动安装有横杆(15),所述横杆(15)两侧固定安装有第二刀片(17),且横杆(15)一端固定安装有第一刀片(16),所述横杆(15)一端设置有隔板(18),所述隔板(18)一侧安装有钢索(20),且隔板(18)与横杆(15)之间通过钢索(20)相连接；所述下模块(3)两侧开设有下模腔(25),且下模腔(25)一侧开设有通流槽(7),所述下模块(3)两侧开设有供连接杆(14)活动的空槽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 模组芯片结构及其制备方法、集成电路装置和电子设备
{Author}: 陈永聪;操瑞鑫;刘苗;胡念楚;贾斌
{Author Address}: 361026 福建省厦门市海沧区海沧大道567号厦门中心大厦E座1902
{Subsidiary Author}: 开元通信技术(厦门)有限公司;麦姆斯通信技术(上海)有限公司
{Date}: 2024-01-05
{Notes}: CN117352497A
{Abstract}: 本公开提供了一种模组芯片结构及其制备方法、集成电路装置和电子设备。其中,该模组芯片结构包括基板、待屏蔽区域、多个连接焊盘、多个屏蔽线。基板为所述模组芯片结构的支撑结构；待屏蔽区域设置于所述基板上；多个连接焊盘设置于所述待屏蔽区域上,沿所述待屏蔽区域之内的内边缘分布；以及多个屏蔽线对应连接所述多个连接焊盘的每个连接焊盘,用于形成屏蔽网,实现对所述待屏蔽区域的干扰屏蔽效果。因此,相对于现有技术中局限于基板连线的设计方案,可以实现在待屏蔽区域内进行连线实现特定区域的干扰屏蔽效果,同时借此可以极大地降低基板焊盘使用面积,更有利于在上述屏蔽结构基础上实现基板尺寸小型化,同时还能保证相应的屏蔽效果。
{Subject}: 1.一种模组芯片结构,其中,包括：基板,为所述模组芯片结构的支撑结构；待屏蔽区域,设置于所述基板上；多个连接焊盘,设置于所述待屏蔽区域上,沿所述待屏蔽区域之内的内边缘分布；以及多个屏蔽线,对应连接所述多个连接焊盘的每个连接焊盘,用于形成屏蔽网,实现对所述待屏蔽区域的干扰屏蔽效果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试方法、装置、介质
{Author}: 王大中;陈静静
{Author Address}: 250101 山东省济南市自由贸易试验区济南片区浪潮路1036号浪潮科技园S01楼35层
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2024-01-02
{Notes}: CN117330935A
{Abstract}: 本发明涉及电路测试领域,公开了一种集成电路测试方法、装置、介质,包括：获取电路测试指令,并解析电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值；确定与待测电路单元对应的动态调测电路,并获取动态调测电路的共享存储中对应的寄存器地址信息；根据待测信号指令值调节共享存储中与寄存器地址信息对应的值；获取待测电路单元的反馈信息以确定电路测试结果。本发明获取动态调测电路的共享存储中与待测信号类型对应的寄存器地址信息,根据待测信号指令值调节共享存储中与寄存器地址信息对应的值,以改变待测电路单元的选通的测试信号种类和相应的测试信号的值。相较修改编译脚本,无需反复进行工程编译,降低电路测试时间。
{Subject}: 1.一种集成电路测试方法,其特征在于,包括：获取电路测试指令,并解析所述电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值；确定与所述待测电路单元对应的动态调测电路,并获取所述动态调测电路的共享RAM存储空间中与所述待测信号类型对应的寄存器地址信息；其中,所述共享RAM存储空间用于保存所述待测电路单元的全部所述待测信号的寄存器定义、所述待测信号的寄存器地址信息和所述待测电路单元的选通逻辑；根据所述待测信号指令值调节所述共享RAM存储空间中与所述寄存器地址信息对应的值,以控制输入至所述待测电路单元的信号值和所述待测电路单元与其他电路单元的连接关系；获取所述待测电路单元的反馈信息,并根据所述反馈信息确定电路测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路贴片加工装置
{Author}: 李燕
{Author Address}: 230088 安徽省合肥市高新区天达路2号安大科技园创新楼317室
{Subsidiary Author}: 合肥臻冠电子科技有限公司
{Date}: 2024-01-02
{Notes}: CN220292287U
{Abstract}: 本实用新型公开了一种集成电路贴片加工装置,涉及电路板加工技术领域,包括基座和工作台,工作台下端固定设有一对固定块,一对固定块上转动设有第一双向螺杆,第一双向螺杆上螺纹设有一对移动块,移动块上均转动设有连接杆,连接杆一端均转动设有连接块,连接块均与基座固定连接,一个固定块一侧固定设有第一电机,第一电机输出轴与第一双向螺杆固定连接。本实用新型通过加装第一双向螺杆、移动块和连接杆,使得工作台的高度可以很方便的进行调节,满足不同操作人员习惯的工作台高度,第二双向螺杆和夹板的配合工作,实现对电路板的夹持,保证贴片操作时电路板的稳定,减小贴片操作的误差。
{Subject}: 1.一种集成电路贴片加工装置,包括基座(1)和工作台(12),其特征在于：所述基座(1)上固定设有两对固定杆(11),所述固定杆(11)上均开设有固定槽(111),所述工作台(12)与固定槽(111)滑动连接,所述工作台(12)下端开设有滑槽(121),所述工作台(12)上固定设有固定架(13),所述固定架(13)上固定设有气缸(14),所述气缸(14)活塞杆固定设有压板(141),所述工作台(12)下端固定设有一对固定块(15),一对所述固定块(15)上转动设有第一双向螺杆(151),所述第一双向螺杆(151)上螺纹设有一对移动块(16),所述移动块(16)上均固定设有滑块(161),所述滑块(161)均与滑槽(121)滑动连接,所述移动块(16)上均转动设有连接杆(17),所述连接杆(17)一端均转动设有连接块(18),所述连接块(18)均与基座(1)固定连接,一个所述固定块(15)一侧固定设有第一电机(19),所述第一电机(19)输出轴与第一双向螺杆(151)固定连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片生产加工用高效封装装置及方法
{Author}: 吴银惠;苏雷雷;吴怀荣
{Author Address}: 518000 广东省深圳市龙华区民治街道北站社区鸿荣源北站中心B塔3102
{Subsidiary Author}: 深圳市沃德芯科技有限公司
{Date}: 2024-01-02
{Notes}: CN117334604A
{Abstract}: 本发明公开了一种集成电路芯片生产加工用高效封装装置及方法,包括放置底板和固定设置在放置底板顶端且呈倒U型的工作台体,工作台体顶端的两侧分别相对且错位设置有两个可交替工作的芯片封装工位；于芯片封装工位的顶部设置有用于对芯片的位置进行快速定位的芯片快速定位机构；于芯片封装工位的底部设置有对其横向和纵向的位置进行调整的轨道槽位移调整组件；本发明将芯片封装底座置于定位吸附台的顶端,通过定位凸块能够对芯片封装底座的位置进行简单限位,然后通过负压装置使定位操作台内部产生负压,这时通过定位吸附孔对芯片封装底座的吸附,能够实现快速的将芯片封装底座的位置进行固定。
{Subject}: 1.一种集成电路芯片生产加工用高效封装装置,其特征在于,包括放置底板(1)和固定设置在放置底板(1)顶端且呈倒U型的工作台体(2),所述工作台体(2)顶端的两侧分别相对且错位设置有两个可交替工作的芯片封装工位(3)；于所述芯片封装工位(3)的顶部设置有用于对芯片的位置进行快速定位的芯片快速定位机构(4)；所述芯片快速定位机构(4)包括内部设置成中空状的定位操作台(41),所述定位操作台(41)与芯片封装工位(3)固定连接,所述定位操作台(41)的顶端开设有呈矩形状的引脚放置槽(42),所述引脚放置槽(42)的中部设置有定位吸附台(43),所述定位吸附台(43)的顶端与定位操作台(41)呈矩阵相连通开设有定位吸附孔(44),且所述定位操作台(41)的一侧相连通设置有吸附气管(45),所述吸附气管(45)的一端连接有负压装置；于所述定位吸附台(43)的顶部吸附固定有芯片封装底座(46),且所述定位吸附台(43)上位于芯片封装底座(46)外侧的四个边角处设置有呈倒L型的定位凸块(47),所述定位凸块(47)由金属材质制成,且所述定位吸附台(43)四个边角处的内部均设置有对定位凸块(47)的位置进行磁吸固定的磁铁(48)；于所述芯片封装工位(3)的底部设置有对其横向和纵向的位置进行调整的轨道槽位移调整组件(5),所述轨道槽位移调整组件(5)的底部穿过工作台体(2)位于工作台体(2)的底部；于所述工作台体(2)的顶端其中一个边角处设置有手持点胶组件(6),所述手持点胶组件(6)用于对芯片封装前的点胶固定,所述放置底板(1)的顶端位于工作台体(2)远离手持点胶组件(6)的一侧设置有对芯片进行封装的芯片封装组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种便于拆卸的集成电路安装治具
{Author}: 陈节胜;唐勇;杜少刚
{Author Address}: 333000 江西省景德镇市浮梁县县城大三路218号
{Subsidiary Author}: 江西中科泛半导体科技有限公司
{Date}: 2024-01-02
{Notes}: CN220292291U
{Abstract}: 本实用新型公开了一种便于拆卸的集成电路安装治具,包括工作台,所述工作台的上表面设置有防护板,所述防护板的四个端角处均设置有L型固定板,所述防护板上表面的四个端角处设置有定位杆,所述L型固定板的上表面设置有调节杆,所述防护板的中间位置设置有定位柱,所述定位柱上端的内表面设置有凹槽,所述凹槽的内侧设置有弹簧,所述弹簧的一端设置有定位滚珠,所述调节杆一端的两侧均设置有连接轴,所述连接轴的外侧设置有定位板,所述定位板的外表面设置有缓冲橡胶圈,其中一个所述定位板的一端设置有卡块,其中另一个所述定位板一端的内侧设置有卡槽。本实用新型方便对治具进行拆装,提高了装置对治具的定位效果。
{Subject}: 1.一种便于拆卸的集成电路安装治具,包括工作台(1),其特征在于：所述工作台(1)的上表面设置有防护板(3),所述防护板(3)的四个端角处均设置有L型固定板(2),所述防护板(3)上表面的四个端角处设置有定位杆(5),所述L型固定板(2)的上表面设置有调节杆(4),所述防护板(3)的中间位置设置有定位柱(6),所述定位柱(6)上端的内表面设置有凹槽(9),所述凹槽(9)的内侧设置有弹簧(8),所述弹簧(8)的一端设置有定位滚珠(7),所述调节杆(4)一端的两侧均设置有连接轴(10),所述连接轴(10)的外侧设置有定位板(12),所述定位板(12)的外表面设置有缓冲橡胶圈(13),其中一个所述定位板(12)的一端设置有卡块(14),其中另一个所述定位板(12)一端的内侧设置有卡槽(11)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有集成电阻器及双感测放大器的电流感测电路
{Author}: R·德罗齐埃;J·阿克曼;M·鲁斯福德
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2024-01-02
{Notes}: CN117330809A
{Abstract}: 本公开涉及具有集成电阻器及双感测放大器的电流感测电路。第一放大器被视为常开放大器。所述常开放大器为一或多个模拟控制回路提供跨集成多晶硅电阻器的电流(Isns)的连续测量。第二放大器被视为切换放大器。所述切换放大器为一或多个数字控制回路提供所述电流(Isns)的测量。所述切换放大器由一或多个开关切换以便以高准确度执行偏移测量。
{Subject}: 1.一种集成电路,其包括：第一电阻器,其耦合于第一节点与第二节点之间；其中所述第一电阻器具有第一电阻(Rs)；其中所述第一电阻器经配置以当所述第一节点具有第一电压(Vrect)且所述第二节点具有第二电压(Vmid)时跨所述第一电阻器载送第一电流(Isns)；第一放大器,其包含耦合到所述第一节点的第一输入及耦合到所述第二节点的第二输入；所述第一放大器经配置以输出第三电压(Vo)；第二电阻器及第三电阻器；其中所述第二电阻器及所述第三电阻器各自具有第二电阻(Rt)；其中所述第二电阻器耦合于所述第一节点与所述第一放大器的第一输入之间；其中所述第三电阻器耦合于所述第二节点与所述第一放大器的第二输入之间；多个开关,其用于测量偏移；及第二放大器,其包含耦合到所述第一节点的第三输入及耦合到所述第二节点的第四输入；所述第二放大器经配置以输出第四电压(Van)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 通信设备、第一目标通信设备、通信方法和集成电路
{Author}: 高添明;铃木秀俊;王立磊;M·古普塔;黄磊;康阳;吴振华;沈鸿清
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 松下电器(美国)知识产权公司
{Date}: 2024-01-02
{Notes}: CN117336861A
{Abstract}: 本公开的通信设备包括：接收器,从基站接收指示由所述基站分配的第一资源的第一资源信息；以及发送器,向第一目标通信设备发送指示由所述通信设备分配给所述第一目标通信设备的所述第一资源中的第一子集的资源信息,所述第一子集与分配给第二目标通信设备的所述第一资源中的第二子集不同。
{Subject}: 1.一种通信设备,其特征在于,包括：接收器,从基站接收指示由所述基站分配的第一资源的第一资源信息；以及发送器,向第一目标通信设备发送指示由所述通信设备分配给所述第一目标通信设备的所述第一资源中的第一子集的资源信息,所述第一子集与分配给第二目标通信设备的所述第一资源中的第二子集不同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板
{Author}: 吴炳昇;王宗仁
{Author Address}: 中国台湾台南市新市区紫楝路26号
{Subsidiary Author}: 启端光电股份有限公司
{Date}: 2024-01-02
{Notes}: CN117334133A
{Abstract}: 一种显示面板,包含基板,其包含多个像素；及多个集成电路,设于基板的上表面,每一集成电路包含多个集成电路接合垫,基板包含多个基板接合垫,相应于多个集成电路接合垫且设于基板的上表面。在一实施例中,集成电路与基板的接合借由集成电路接合垫与基板接合垫,其借由激光作为热源而互相连接。在另一实施例中,每一集成电路设于至少一个像素之上并覆盖该像素。
{Subject}: 1.一种显示面板,其特征在于,包含：基板,包含多个像素；及多个集成电路,设于该基板的上表面,每一集成电路包含多个集成电路接合垫,该基板包含多个基板接合垫,相应于该多个集成电路接合垫且设于该基板的上表面；其中该集成电路与该基板的接合借由该集成电路接合垫与该基板接合垫,其借由激光作为热源而互相连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装的实时固化结构
{Author}: 王晓丹;王曦;颜鑫
{Author Address}: 610000 四川省成都市高新区金桂路238号B区4幢3单元2楼203号
{Subsidiary Author}: 四川弘智远大科技有限公司
{Date}: 2024-01-02
{Notes}: CN117334644A
{Abstract}: 本发明涉及集成电路封装技术领域,并公开了一种集成电路封装的实时固化结构,包括载板和盖板,盖板覆盖设置在载板的顶面,载板的顶面设有芯片槽,芯片槽的内固定有两组导热载板；盖板的底部固定有矩形密封框,载板的顶面开设有矩形框槽,矩形密封框插接在矩形框槽内,矩形密封框的外壁与矩形框槽的外侧壁之间形成有密封间隙,矩形密封框的外壁与内壁之间形成有注胶腔,矩形密封框的外壁与注胶腔之间形成有热熔蒸汽腔,矩形密封框的四个外侧壁均固定穿设有多个注胶管,盖板的顶部开设有注胶通道和蒸汽注入通道,注胶通道连通注胶腔,蒸汽注入通道连通热熔蒸汽腔。能实时对密封胶进行熔化与固化,从而方便载板与盖板的拆卸,降低了成本。
{Subject}: 1.一种集成电路封装的实时固化结构,其特征在于,包括载板(1)和盖板(2),所述盖板(2)覆盖设置在所述载板(1)的顶面,所述载板(1)的顶面设有芯片槽(3),所述芯片槽(3)的内固定有两组导热载板(4),两组所述导热载板(4)相对设置,两组所述导热载板(4)分别用于承载芯片的两端；所述盖板(2)的底部固定有矩形密封框(5),所述载板(1)的顶面开设有矩形框槽(6),所述矩形密封框(5)插接在所述矩形框槽(6)内,所述矩形密封框(5)的外壁与所述矩形框槽(6)的外侧壁之间形成有密封间隙(7),所述矩形密封框(5)的外壁与内壁之间形成有注胶腔(8),所述矩形密封框(5)的外壁与所述注胶腔(8)之间形成有热熔蒸汽腔(9),所述矩形密封框(5)的四个外侧壁均固定穿设有多个注胶管(10),所述注胶管(10)穿过所述热熔蒸汽腔(9)连通所述注胶腔(8),所述盖板(2)的顶部开设有注胶通道(11)和蒸汽注入通道(12),所述注胶通道(11)连通所述注胶腔(8),所述蒸汽注入通道(12)连通所述热熔蒸汽腔(9)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多晶粒四方扁平无引脚混合封装
{Author}: 陈信龙;张晋强
{Author Address}: 中国台湾新竹科学园区新竹市笃行一路1号
{Subsidiary Author}: 联发科技股份有限公司
{Date}: 2024-01-02
{Notes}: CN117334662A
{Abstract}: 本发明公开一种多晶粒四方扁平无引脚混合封装,包括：载板,包括多个倒装芯片引脚以及多个接合引脚；第一集成电路晶粒和第二集成电路晶粒；第三集成电路晶粒,堆叠在该第一集成电路晶粒和该第二集成电路晶粒之上,其中,该第三集成电路晶粒通过多条接合线电连接到该第一集成电路晶粒和该第二集成电路晶粒周围的该多个接合引脚；以及模制罩,其中该模制罩包括底部模制罩表面,并且其中该多个倒装芯片引脚和该多个引线接合引脚从该底部模制罩表面暴露。本发明中的载板包括多个接合引脚,这种方式可以使多晶粒四方扁平无引脚混合封装具有更高的散热效率,更加适用于堆叠晶粒的结构,可以大大提高堆叠晶粒的散热性能。
{Subject}: 1.一种多晶粒四方扁平无引脚混合封装,其特征在于,包括：载板,包括多个倒装芯片引脚以及多个接合引脚；第一集成电路晶粒和第二集成电路晶粒,以倒装芯片的方式分别安装在该多个倒装芯片引脚上,其中该第一集成电路晶粒与该第二集成电路晶粒间隔开；第三集成电路晶粒,堆叠在该第一集成电路晶粒和该第二集成电路晶粒之上,其中,该第三集成电路晶粒通过多条接合线电连接到该第一集成电路晶粒和该第二集成电路晶粒周围的该多个接合引脚；以及模制罩,封装该第一集成电路晶粒、该第二集成电路晶粒、该第三集成电路晶粒、该多条接合引线,并部分地封装该载体,其中该模制罩包括底部模制罩表面,并且其中该多个倒装芯片引脚和该多个引线接合引脚从该底部模制罩表面暴露。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产用上料装置
{Author}: 查国兆;王忠义;黄栋梁
{Author Address}: 201314 上海市浦东新区新场镇石笋街265号1幢2、3层,2幢全幢
{Subsidiary Author}: 上海格兆电器有限公司
{Date}: 2024-01-02
{Notes}: CN220282626U
{Abstract}: 本实用新型属于集成电路板生产设备技术领域,公开了一种集成电路生产用上料装置,包括加工平台和传送机本体,本实用新型加工平台安装在传送机本体的正面,传送机本体远离加工平台的一侧通过合页安装有能够翻转收纳的上料机构,上料机构的一侧安装有限制上料机构使用时移动范围的定位机构,传送机本体靠近上料机构的一侧安装有限制上料机构收纳时移动范围的限位机构,通过上料机构能够转动抵接至传送机本体的上端,使得使得该装置的占地面积缩小,从而使得该装置便于搬运运输,因此提高了该设备的实用性；通过定位机构对上料机构的移动位置进行定位,从而尽量避免上料机构在使用的过程中产生移动,因此提高了上料机构在使用过程中的稳定性。
{Subject}: 1.一种集成电路生产用上料装置,包括加工平台(1)和传送机本体(2),其特征在于：所述加工平台(1)安装在所述传送机本体(2)的正面,所述传送机本体(2)远离所述加工平台(1)的一侧通过合页(4)安装有能够翻转收纳的上料机构(3),所述上料机构(3)的一侧安装有限制所述上料机构(3)使用时移动范围的定位机构(5),所述传送机本体(2)靠近所述上料机构(3)的一侧安装有限制所述上料机构(3)收纳时移动范围的限位机构(6)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 可编程路由桥
{Author}: J-温·泰;林洺雪;陈来源;穆迪·阿尔塔夫·侯赛因;格雷戈里·斯坦克
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 英特尔公司
{Date}: 2024-01-02
{Notes}: CN117334669A
{Abstract}: 本申请涉及可编程路由桥,提供了系统、方法和装置,用于使用可编程路由桥在集成电路系统的管芯之间进行可配置的管芯到管芯的通信。这样的集成电路系统可以包括：衬底上的第一管芯；衬底上的第二管芯；以及嵌入在衬底内的可编程路由桥。可编程路由桥可以安装在第一管芯和第二管芯上,并且可配置为在第一管芯的可选择点和第二管芯的可选择点之间传输数据。
{Subject}: 1.一种集成电路系统,所述集成电路系统具有分开的管芯,所述管芯可通过桥上的可编程的路由路径相互通信,所述系统包括：第一管芯,在衬底上；第二管芯,在所述衬底上；以及可编程路由桥,嵌入在所述衬底内,其中,所述可编程路由桥被安装到所述第一管芯和所述第二管芯,并且其中,所述可编程路由桥可配置用于在所述第一管芯的可选择点和所述第二管芯的可选择点之间传输数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件和包括该集成电路器件的数据存储系统
{Author}: 金智源;金度亨;金志荣;成锡江
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-01-02
{Notes}: CN117337043A
{Abstract}: 一种集成电路器件包括半导体衬底和衬底上的公共源极结构。设置了存储单元栅电极的竖直堆叠,其在公共源极结构和衬底之间延伸。该存储单元栅电极的竖直堆叠包括第一擦除控制栅电极、以及在第一擦除控制栅电极和衬底之间延伸的多条字线。设置了至少一个沟道结构,其竖直地穿透该存储单元栅电极的竖直堆叠。设置了源极突起图案,其电连接到公共源极结构。源极突起图案充分地延伸穿过该存储单元栅电极的竖直堆叠,使得源极突起图案的一部分与第一擦除控制栅电极的侧壁相对延伸。
{Subject}: 1.一种集成电路器件,包括：第一结构,包括衬底、所述衬底上的电路器件、电连接到所述电路器件的下布线结构、以及所述下布线结构上的下接合结构；以及所述第一结构上的第二结构,所述第二结构包括源极结构、所述第一结构和所述源极结构之间的栅电极、穿透所述栅电极的沟道结构、在所述栅电极和所述沟道结构下方延伸的上布线结构、以及在所述上布线结构下方延伸并接合到所述第一结构内的所述下接合结构的上接合结构；其中,所述栅电极包括第一擦除控制栅电极、在所述第一擦除控制栅电极和所述上布线结构之间延伸的第二擦除控制栅电极、以及在所述第一擦除控制栅电极和所述第二擦除控制栅电极之间延伸的多条字线；其中,所述沟道结构中的每一个包括芯绝缘层、围绕所述芯绝缘层的侧表面的沟道层、在所述沟道层和所述栅电极之间的栅极介电层、以及与所述沟道层的内侧表面的下部区域接触的焊盘图案；其中,所述源极结构包括与所述栅极介电层的侧表面的上部区域接触的第一图案、以及在所述第一图案上延伸的第二图案；其中,第一凹槽在所述沟道结构中延伸,所述第一凹槽凹入所述芯绝缘层的上部中,以至比所述第一擦除控制栅电极的下表面的水平低的水平处；并且其中,所述第二图案包括源极突起图案,所述源极突起图案延伸到所述第一凹槽中,与所述沟道层的内侧表面的上部区域接触,并在水平方向上与所述第一擦除控制栅电极重叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 累加并行计数器以及集成电路装置
{Author}: 李晟;黄俊英
{Author Address}: 200120 上海市浦东新区张江环科路555弄3号楼
{Subsidiary Author}: 上海处理器技术创新中心
{Date}: 2024-01-02
{Notes}: CN117331532A
{Abstract}: 本披露公开了一种累加并行计数器以及集成电路装置。该累加并行计数器包括：一级全加器；二级全加器,其包括进位二级全加器及和数二级全加器,其中,进位二级全加器的输入端分别连接不同的一级全加器的输出进位端,和数二级全加器的输入端分别连接不同的一级全加器的和数端；以及行波进位加法器,其输出结果为累加并行计数器的计数结果且行波进位加法器包括三号全加器、二号全加器和一号全加器,其中,三号全加器的输入进位端连接二号全加器的输出进位端,二号全加器的输入进位端连接一号全加器的输出进位端。本披露实施例通过使用类似于进位保留加法器树的构建方式,减少累加并行计数器中行波进位加法器的使用,降低了流水线级数和硬件开销。
{Subject}: 1.一种累加并行计数器,其特征在于,包括：一级全加器；二级全加器,其包括进位二级全加器及和数二级全加器,其中,所述进位二级全加器的加数端、被加数端和输入进位端分别连接不同的一级全加器的输出进位端,所述和数二级全加器的加数端、被加数端和输入进位端分别连接不同的一级全加器的和数端；以及行波进位加法器,其输出结果为所述累加并行计数器的计数结果且所述行波进位加法器包括三号全加器、二号全加器和一号全加器,其中,所述三号全加器的输入进位端连接所述二号全加器的输出进位端,所述二号全加器的输入进位端连接所述一号全加器的输出进位端,所述三号全加器的加数端或被加数端连接所述进位二级全加器的输出进位端,所述二号全加器的加数端和被加数端连接所述进位二级全加器的和数端及所述和数二级全加器的输出进位端,所述一号全加器的加数端或被加数端连接所述和数二级全加器的和数端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装方法和系统
{Author}: 付月;张楠;朱天成;朱琳;徐艺轩
{Author Address}: 300300 天津市东丽区空港经济区保税路357号
{Subsidiary Author}: 天津津航计算技术研究所
{Date}: 2024-01-02
{Notes}: CN117334587A
{Abstract}: 本申请公开了一种集成电路封装方法,包括如下步骤：对待布置芯片按照功能进行分类,以获得若干个可以构成功能模块的集合；将集合内的芯片布置于相应的上层硅载板上,并将各所述芯片在所述上层硅载板上完成连接,以构成所述功能模块,其中各所述上层硅载板上背离所述芯片的一侧设有用于与其他所述功能模块连接的引脚；将各所述功能模块布置于底层基板上,并将其各相应引脚进行对应连接,以构成集成电路；对所述集成电路进行封装。该集成电路封装方法既可降低FPGA集成电路性能局限性,又可提升芯片布置便利性。
{Subject}: 1.一种集成电路封装方法,其特征在于,包括如下步骤：对待布置芯片按照功能进行分类,以获得若干个可以构成功能模块的集合；将集合内的芯片布置于相应的上层硅载板上,并将各所述芯片在所述上层硅载板上完成连接,以构成所述功能模块,其中各所述上层硅载板上背离所述芯片的一侧设有用于与其他所述功能模块连接的引脚；将各所述功能模块布置于底层基板上,并将其各相应引脚进行对应连接,以构成集成电路；对所述集成电路进行封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装设备
{Author}: 黄少娃;黄旭彪;翁友民;罗晓东;黄庭鑫
{Author Address}: 518000 广东省深圳市坪山区龙田街道老坑社区锦绣中路18号齐心科技园1号厂房501-601
{Subsidiary Author}: 深圳市铨天科技有限公司
{Date}: 2024-01-02
{Notes}: CN117334614A
{Abstract}: 本发明属于芯片封装技术领域,且公开了一种集成电路芯片封装设备,包括工作台,所述工作台的两侧均铰接有无尘罩,所述工作台的顶部固定连接有固定架,所述固定架的顶部固定连接有电机箱,所述电机箱的内部固定连接有第一电机,所述电机箱的一侧固定连接有固定板,所述固定板的一侧固定连接有滑板。本发明通过设置有滑板、第二转板、吸盘、收卷辊、防粘板等结构,将第二电机带动收卷辊转动,收卷辊将标签卷收卷,收卷辊将放卷辊带动并使收卷辊转动,收卷辊将标签卷放卷,限位辊因与标签卷之间产生的摩擦而进行转动,收卷辊上的标签贴沿着防粘板的倾斜面被揭开并落至防粘板的顶部,使得集成电路芯片封装后贴标的工作效率提高。
{Subject}: 1.一种集成电路芯片封装设备,包括工作台(1),其特征在于：所述工作台(1)的两侧均铰接有无尘罩(2),所述工作台(1)的顶部固定连接有固定架(3),所述固定架(3)的顶部固定连接有电机箱(4),所述电机箱(4)的内部固定连接有第一电机(5),所述电机箱(4)的一侧固定连接有固定板(6),所述固定板(6)的一侧固定连接有滑板(7),所述滑板(7)的外部活动卡接有滑块(8),所述第一电机(5)的输出端固定连接有第一转板(9),所述第一转板(9)的一端活动连接有第二转板(10),所述第二转板(10)的底部螺纹连接有螺杆(11),所述螺杆(11)的底端螺纹连接有吸盘(12),所述工作台(1)的顶部固定连接有支撑架(13),所述支撑架(13)的一侧转动连接有放卷辊(14),所述工作台(1)的一侧转动连接有限位辊(15),所述工作台(1)的一侧活动连接有收卷辊(16),所述支撑架(13)的另一侧固定连接有防粘板(17)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有集成电阻器及开关矩阵的电流感测电路
{Author}: R·德罗齐埃;J·阿克曼;M·鲁斯福德
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2024-01-02
{Notes}: CN117330810A
{Abstract}: 本公开涉及一种具有集成电阻器及开关矩阵的电流感测电路。描述一种用于在接收无线电力时测量电流的集成电路。所述集成电路通过放大器测量跨电阻器的电流。所述放大器的增益是基于一对匹配上层电阻器及一对匹配下层电阻器。所述一对匹配上层电阻器可包含电阻偏移。所述集成电路包含开关矩阵,其具有耦合于所述集成电阻器与所述一对匹配上层电阻器之间的开关。所述一对匹配上层电阻器的所述偏移可通过选择性控制所述开关来测量。
{Subject}: 1.一种集成电路,其包括：第一电阻器,其耦合于第一节点与第二节点之间；其中所述第一电阻器具有第一电阻(Rs)；其中所述第一电阻器经配置以当所述第一节点具有第一电压(Vrect)且所述第二节点具有第二电压(Vmid)时跨所述第一电阻器载送第一电流(Isns)；放大器,其经配置以输出第三电压(Vo)；第二电阻器及第三电阻器；其中所述第二电阻器及所述第三电阻器各自具有第二电阻(Rt)；其中所述第二电阻器耦合于所述第一节点与所述放大器的第一输入之间；其中所述第三电阻器耦合于所述第二节点与所述放大器的第二输入之间；第四电阻器及第五电阻器；其中所述第四电阻器及所述第五电阻器各自具有第三电阻(Rb)；其中所述第四电阻器耦合于所述放大器的第一输出与接地之间；其中所述第五电阻器耦合于所述放大器的第二输出与接地之间；其中所述第三电压(Vo)与所述第三电阻(Rb)成比例；开关矩阵,其包括耦合于所述第一节点与所述第二电阻器之间的第一开关(M1)、耦合于所述第二节点与所述第三电阻器之间的第二开关(M2)、耦合于所述第二节点与所述第二电阻器之间的第三开关(M3)及耦合于所述第一节点与所述第三电阻器之间的第四开关(M4)；及处理器,其经配置以基于所述第三电压(Vo)的一或多个数字信号来确定所述第一电流(Isns)；其中所述处理器经配置以通过所述第一开关(M1)、所述第二开关(M2)、所述第三开关(M3)及所述第四开关(M4)来测量偏移；其中所述处理器经配置以当确定所述第一电流(Isns)时补偿所述偏移。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有电流感测功能性的集成电阻器的布局
{Author}: R·德罗齐埃;J·阿克曼;M·鲁斯福德
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2024-01-02
{Notes}: CN117334690A
{Abstract}: 本公开涉及一种具有电流感测功能性的集成电阻器的布局。一或多种布局技术可用于平衡电流感测电路。所述电流感测电路可包含由多晶硅材料形成的放大器的上层电阻器。所述上层电阻器可关于一或多个应力梯度对称布置以提高所述电流感测电路的准确度。所述应力梯度可包含关于轴线的应力梯度及相对于裸片边缘的应力梯度。
{Subject}: 1.一种集成电路,其包括：第一电路,其包含第一放大器、第一电阻器、第二电阻器、第三电阻器、第四电阻器及第五电阻器；其中所述第一电阻器具有第一电阻(Rs)；其中所述第二电阻器及所述第三电阻器各自具有第二电阻(Rt)；其中所述第四电阻器及所述第五电阻器各自具有第三电阻(Rb)；其中所述第一电阻器经配置以载送第一电流(Isns),所述第一电流(Isns)是基于所述第一电阻(Rs)及第一电压(Vrect)与第二电压(Vmid)之间的电压差；其中所述第一放大器经配置以基于所述第一电流(Isns)输出第三电压(Vo)；其中所述第一放大器的增益是基于所述第二电阻(Rt)及所述第三电阻(Rb)；其中所述第一电阻器由第一多个多晶硅片形成；其中所述第二电阻器由第二多个多晶硅片形成；其中所述第三电阻器由第三多个多晶硅片形成；其中所述第一多个多晶硅片、所述第二多个多晶硅片及所述第三多个多晶硅片安置于所述集成电路的层上；其中所述第二多个多晶硅片关于轴线相对于所述第三多个多晶硅片对称布置以减小所述第二多个多晶硅片与所述第三多个多晶硅片之间的应力差。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种采用电机驱动进行打点动作的装置
{Author}: 曹瑞芳;魏坤
{Author Address}: 710000 陕西省西安市高新区丈八街办高新四路17号志诚商务C座101室
{Subsidiary Author}: 西安安泰电子科技有限公司
{Date}: 2024-01-02
{Notes}: CN117335628A
{Abstract}: 本发明公开了一种采用电机驱动进行打点动作的装置,底座一侧设步进电机,步进电机的输出轴与传动轴连接,传动轴外圆周与连接件螺纹连接,壳体内部上顶板设两个行程开关,连接件另一端设笔筒,笔筒内部在水平方向滑动连接有记号笔,笔筒一端内侧壁设弹簧,步进电机、行程开关分别与控制单元连接。本发明通过位置反馈电路用于向主控模块电路反馈步进电机的位置,信号输入电路用于将CAN收发器的信号输入CAN接口电路,CAN接口电路用于将接收到的信号输入主控模块电路,主控模块电路用于发出控制驱动模块电路的信号,驱动模块电路用于接收主控模块电路的控制信号从而驱动步进电进行相应的运动,实现了打点动作行程精确可调,提高了线束打点工作的效率。
{Subject}: 1.一种采用电机驱动进行打点动作的装置,其特征在于：壳体(3)内底板设置有底座(8),底座(8)一侧设置有步进电机(6),底座(8)上转动连接有传动轴(7),步进电机(6)的输出轴与传动轴(7)连接,传动轴(7)外圆周与连接件(4)一端的内圆周侧壁螺纹连接,连接件(4)贯穿壳体(6)上顶板的开口端,壳体(6)内部上顶板设置有两个行程开关(10),两个行程开关(10)分别位于壳体(6)的开口端两侧,连接件(4)另一端设置有位于壳体(3)外侧上部的笔筒(2),笔筒(2)内部在水平方向滑动连接有记号笔(1),记号笔(1)的笔头位于笔筒(2)外侧,笔筒(2)一端内侧壁设置有与记号笔(1)的笔尾连接的弹簧(5),步进电机(6)、行程开关(10)分别与控制单元连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有高效功率组合器的低功率集成电路
{Author}: G·拉简德兰;A·P·乔施
{Author Address}: 印度卡纳塔克邦
{Subsidiary Author}: 无晶圆半导体私人有限公司
{Date}: 2024-01-02
{Notes}: CN117335759A
{Abstract}: 本公开涉及具有高效功率组合器的低功率集成电路。根据一个方面,一种在集成电路中组合多个功率的方法包括在对应的多个初级线圈上接收多个功率,其中多个初级线圈中的每个初级线圈包括耦合部分和非耦合部分；仅通过耦合部分将多个功率耦合到次级线圈,其中多个初级线圈中的每个初级线圈的耦合部分电感耦合到次级线圈；以及使多个初级线圈中的初级线圈的非耦合部分中的功率抵消。
{Subject}: 1.一种在集成电路中组合多个功率的方法,包括：在对应的多个初级线圈上接收所述多个功率,其中所述多个初级线圈中的每个初级线圈包括耦合部分和非耦合部分；仅通过所述耦合部分将所述多个功率耦合到次级线圈,其中所述多个初级线圈中的每个初级线圈的所述耦合部分电感耦合到所述次级线圈；以及使所述多个初级线圈中的初级线圈的所述非耦合部分中的功率抵消。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: MEMS麦克风模组、麦克风及电子设备
{Author}: 袁兆斌;刘波
{Author Address}: 266101 山东省青岛市崂山区科苑纬一路1号青岛国际创新园二期F楼
{Subsidiary Author}: 歌尔微电子股份有限公司
{Date}: 2024-01-02
{Notes}: CN117336656A
{Abstract}: 本发明公开了一种MEMS麦克风模组、麦克风及电子设备,其中,MEMS麦克风模组包括基板、壳体、气流阻断器件和集成电路芯片,壳体安装在基板上,第一腔体内安装有声学MEMS芯片,基板对应声学MEMS芯片的位置开设有进声孔,第二腔体内安装有压差MEMS传感器,基板对应压差MEMS传感器的位置开设有通孔,基板内开设有均压通道；气流阻断器件安装在基板的进声孔处；第一腔体和/或第二腔体内安装有集成电路芯片。本发明通过在进声孔处设置气流阻断器件,当进声孔处气流过大时,会导致均压通道内气压下降,集成电路芯片控制气流阻断器件关闭进声孔,防止气流冲击声学MEMS芯片引起损坏,使得声学MEMS芯片不易损坏,延长了MEMS麦克风的使用寿命。
{Subject}: 1.一种MEMS麦克风模组,其特征在于,包括：基板；壳体,所述壳体安装在所述基板上,并与所述基板合围形成相互独立的第一腔体和第二腔体,所述第一腔体内安装有声学MEMS芯片,所述基板对应所述声学MEMS芯片的位置开设有进声孔,所述第二腔体内安装有压差MEMS传感器,所述基板对应所述压差MEMS传感器的位置开设有通孔,所述基板内开设有连通于所述进声孔和所述通孔之间的均压通道；气流阻断器件,所述气流阻断器件安装在所述基板的所述进声孔处,并用于打开或关闭所述进声孔；集成电路芯片,所述第一腔体和/或所述第二腔体内安装有所述集成电路芯片,所述声学MEMS芯片、所述压差MEMS传感器、所述气流阻断器件和所述集成电路芯片均与所述基板电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 跌落式智能型电磁开关
{Author}: 沈凯;李培;魏琛;何颖
{Author Address}: 211135 江苏省南京市江宁区智识路9号7幢
{Subsidiary Author}: 南京及远电气科技有限公司
{Date}: 2024-01-02
{Notes}: CN117334538A
{Abstract}: 本发明公开了跌落式智能型电磁开关,属于电磁技术领域。包括：控制模块,连接于所述控制模块的电池电压检测模块、控电模块、温湿度传感器模块、电流测量模块、无线通信模块、过流触发模块和电动拉杆控制模块；还包括：连接于电池电压检测模块的电池充电模块,连接于所述电池充电模块的CT取电模块。本发明检测到电流越限时,启动速断环节将回路切断,迅速隔离故障。回路切断后,快速切断模块瞬间开断,形成明显断开点,同时记录故障波形,并将故障信息上传。
{Subject}: 1.跌落式智能型电磁开关,其特征在于,包括：控制模块,连接于所述控制模块的电池电压检测模块、控电模块、温湿度传感器模块、电流测量模块、无线通信模块、过流触发模块和电动拉杆控制模块；还包括：连接于控制模块和电流测量模块的运放采样电路；连接于电池电压检测模块的电池充电模块,连接于所述电池充电模块的CT取电模块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种扫描电子显微镜图像优化增强方法
{Author}: 曹艳芬;李延春;朱伟平;杨晓玲;孔强强;王栋;谭晨
{Author Address}: 272000 山东省济宁市任城区洸河路16号
{Subsidiary Author}: 济宁市质量计量检验检测研究院(济宁半导体及显示产品质量监督检验中心、济宁市纤维质量监测中心)
{Date}: 2024-01-02
{Notes}: CN116977230B
{Abstract}: 本发明涉及图像局部增强技术领域,具体涉及一种扫描电子显微镜图像优化增强方法。方法包括：获取扫描电子显微镜采集到的集成电路半导体器件的灰度图像及对应的灰度直方图；根据灰度直方图中每两个相邻灰度级对应的频率的差异确定第一阈值；根据每个非特征方向上像素点的灰度值获得对应的拟合曲线；根据拟合曲线上峰值点的分布情况得到对应的参考灰度值；基于特征灰度值和参考灰度值确定第二阈值,进而确定目标像素点和背景像素点；对目标像素点的灰度值进行增强处理,对背景像素点的灰度值进行削弱处理,获得处理后的集成电路半导体器件图像。本发明提高了扫描电子显微镜图像的优化增强效果。
{Subject}: 1.一种扫描电子显微镜图像优化增强方法,其特征在于,该方法包括以下步骤：获取扫描电子显微镜采集到的集成电路半导体器件的灰度图像及其对应的灰度直方图；根据所述灰度直方图中每两个相邻灰度级对应的频率的差异情况,确定第一阈值；对所述灰度图像进行直线检测,基于直线检测结果确定特征方向和非特征方向；根据每个特征方向上像素点之间的灰度差异以及所述灰度直方图中最大频率对应的灰度值,得到特征灰度值；对所述灰度图像中每个非特征方向上像素点的灰度值进行曲线拟合获得每个非特征方向对应的拟合曲线；根据每个非特征方向对应的拟合曲线上峰值点的分布情况,得到每个非特征方向对应的参考灰度值；基于所述特征灰度值和所有的所述参考灰度值确定第二阈值；所述第二阈值小于所述第一阈值；基于所述第一阈值和所述第二阈值对所述灰度图像中的像素点进行分类获得目标像素点和背景像素点；根据目标像素点对应的灰度值范围对目标像素点的灰度值进行增强处理,根据背景像素点对应的灰度值范围对背景像素点的灰度值进行削弱处理,获得处理后的集成电路半导体器件图像；所述对所述灰度图像进行直线检测,基于直线检测结果确定特征方向和非特征方向,包括：采用霍夫直线检测方法对所述灰度图像进行边缘检测,分别统计水平方向上直线的数量和竖直方向上直线的数量；将水平方向和竖直方向中直线的数量最多的方向确定为特征方向,将水平方向和竖直方向中直线的数量最少的方向确定为非特征方向；所述根据每个特征方向上像素点之间的灰度差异以及所述灰度直方图中最大频率对应的灰度值,得到特征灰度值,包括：对于任一特征方向：分别计算该特征方向上各像素点的灰度值与该特征方向上所有像素点的灰度均值之间的差值绝对值,作为该特征方向上各像素点对应的灰度差异；将该特征方向上所有像素点对应的灰度差异的平均值,确定为该特征方向的离散程度；将所有特征方向的离散程度按照从小到大的顺序进行排序获得离散程度序列；判断所述离散程度序列中的第一个元素所对应的特征方向上所有像素点的灰度均值是否小于所述灰度直方图中最大频率对应的灰度值,若小于,则判断所述离散程度序列中的第二个元素所对应的特征方向上所有像素点的灰度均值是否小于所述灰度直方图中最大频率对应的灰度值,若小于,则继续判断第三个元素所对应的特征方向上所有像素点的灰度均值与所述灰度直方图中最大频率对应的灰度值的大小关系,以此类推,直到所述离散程度序列中的元素所对应的特征方向上所有像素点的灰度均值大于或等于所述灰度直方图中最大频率对应的灰度值,将此时离散程度序列中对应的元素的前一个元素所对应的特征方向上所有像素点的灰度均值确定为特征灰度值；所述根据每个非特征方向对应的拟合曲线上峰值点的分布情况,得到每个非特征方向对应的参考灰度值,包括：对于第j个非特征方向：判断第j个非特征方向对应的拟合曲线上相邻两个峰值点之间的幅值差异是否小于预设差异阈值,若小于,则将相邻两个峰值点作为同一峰值集合中的峰值点,获得不少于两个峰值集合；分别计算每个峰值集合中所有峰值点的平均幅值,将平均幅值最大的峰值集合记为第一峰值集合,将平均幅值次大的峰值集合记为第二峰值集合；将所述第一峰值集合中幅值最小的峰值点记为第一峰值；将所述第二峰值集合中幅值最大的峰值点记为第二峰值；基于所述第一峰值对应的灰度值和所述第二峰值对应的灰度值,确定第j个非特征方向对应的参考灰度值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路加工用引脚折弯设备
{Author}: 王嫦娥;林帅;孙东浩;王龙刚;杨秀莲
{Author Address}: 264000 山东省烟台市芝罘区三站市场(芝罘屯路11号-2309)
{Subsidiary Author}: 山东扬天电子科技有限公司
{Date}: 2024-01-02
{Notes}: CN220278134U
{Abstract}: 本实用新型涉及集成电路加工技术领域,且公开了一种集成电路加工用引脚折弯设备,包括底板、支撑腿、集成电路引脚,所述底板上方设置有夹持机构,所述夹持机构包括有放置板、调节箱、调节板、连接板、限位板,所述放置板底部与底板顶部固定连接,所述放置板顶部与调节箱底部固定连接,所述调节箱内壁与调节板两端滑动连接,所述调节板一侧与连接板一端固定连接,所述连接板一侧与限位板一端固定连接,实现了能够将多个集成电路引脚进行夹持固定,解决了无法对集成电路引脚进行夹持固定,从而导致集成电路引脚容易出现位移,导致出现较大的偏差的问题,提高了集成电路引脚的成品率,降低了引脚折弯设备的生产成本。
{Subject}: 1.一种集成电路加工用引脚折弯设备,包括底板(1)、支撑腿(2)、集成电路引脚(5),其特征在于：所述底板(1)上方设置有夹持机构(3),所述夹持机构(3)包括有放置板(301)、调节箱(302)、调节板(303)、连接板(304)、限位板(305),所述放置板(301)底部与底板(1)顶部固定连接,所述放置板(301)顶部与调节箱(302)底部固定连接,所述调节箱(302)内壁与调节板(303)两端滑动连接,所述调节板(303)一侧与连接板(304)一端固定连接,所述连接板(304)一侧与限位板(305)一端固定连接,所述连接板(304)底部固定安装有移动板一(306)；所述底板(1)上方设置有调节机构(4)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 超芯片
{Author}: M·T·博尔;W·戈梅斯;R·库马尔;P·塔达勇;D·因格利
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2024-01-02
{Notes}: CN110024121B
{Abstract}: 描述了超芯片结构和制作超芯片的方法。在示例中,一种集成电路组件包括具有与背侧相对的器件侧的第一集成电路芯片。所述器件侧包括多个晶体管器件以及多个器件侧接触点。所述背侧包括多个背侧接触部。第二集成电路芯片包括具有位于其上的多个器件接触点的器件侧。所述第二集成电路芯片按照器件侧对器件侧配置处于所述第一集成电路芯片上。所述第二集成电路芯片的多个器件接触点中的器件接触点耦合至所述第一集成电路芯片的多个器件接触点中的器件接触点。从平面图的角度来看所述第二集成电路芯片比所述第一集成电路芯片小。
{Subject}: 1.一种集成电路组件,包括：第一集成电路芯片,其包括与背侧相对的器件侧,所述器件侧包括多个晶体管器件、所述多个晶体管器件上方的多个金属层、以及所述多个金属层上方的多个器件接触点,所述多个金属层包括最顶部金属层和最底部金属层,并且所述背侧包括多个背侧接触部,所述第一集成电路芯片包括一个或多个穿硅过孔(TSV),所述TSV从所述背侧接触部延伸至所述最底部金属层与所述最顶部金属层之间的一位置处,并且所述第一集成电路芯片具有覆盖区域；以及第二集成电路芯片,其包括器件侧,所述器件侧包括位于其上的多个器件接触点,所述第二集成电路芯片按照器件侧对器件侧配置处于所述第一集成电路芯片上,其中,所述第二集成电路芯片的所述多个器件接触点中的器件接触点耦合至所述第一集成电路芯片的所述多个器件接触点中的器件接触点,并且其中,所述第二集成电路芯片具有位于所述第一集成电路芯片的覆盖区域之内的覆盖区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件
{Author}: 金昶和;崔庆寅;全辉璨;权劝宅
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2024-01-02
{Notes}: CN107871739B
{Abstract}: 本公开涉及集成电路器件。一种集成电路器件包括：衬底,其包括器件有源区；鳍型有源区,其在器件有源区上从衬底突出；栅线,其交叉鳍型有源区并重叠鳍型有源区的表面和彼此相反的侧壁；绝缘间隔物,其设置在栅线的侧壁上；源极区和漏极区,其在栅线的彼此相反的侧设置在鳍型有源区上；第一导电插塞,其连接源极区或漏极区；以及封盖层,其设置在栅线上并平行于栅线延伸。封盖层包括重叠栅线的第一部分以及重叠绝缘间隔物的第二部分。第一部分和第二部分相对于彼此具有不同的成分。第二部分接触第一部分和第一导电插塞。
{Subject}: 1.一种集成电路器件,包括：衬底,其包括器件有源区；鳍型有源区,其在所述器件有源区上在第一方向上从所述衬底突出；栅线,其交叉所述鳍型有源区,所述栅线重叠所述鳍型有源区的上表面和彼此相反的侧壁；绝缘间隔物,其设置在所述栅线的侧壁上；在所述栅线的第一侧设置在所述鳍型有源区上的第一源极/漏极区以及在所述栅线的第二侧设置在所述鳍型有源区上的第二源极/漏极区；第一导电插塞,其连接到所述第一源极/漏极区和所述第二源极/漏极区中的至少一个；以及封盖层,其设置在所述栅线上,所述封盖层平行于所述栅线延伸,其中所述封盖层包括重叠所述栅线并且平行于所述栅线延伸的第一部分、以及重叠所述绝缘间隔物的第二部分,所述第二部分的底表面位于比所述栅线的顶表面更高的高度,其中所述第一部分和所述第二部分相对于彼此具有不同的成分,所述第二部分与所述第一部分相比具有更高的耐蚀刻性,其中所述第二部分接触所述第一部分和所述第一导电插塞,以及其中,在所述第一方向上,所述第一导电插塞的上表面相比所述第二部分的上表面被设置得更靠近所述衬底的所述鳍型有源区从其突出的表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路设计的字符串处理系统与方法
{Author}: 饶文烨;朱广慧;李康玲;许创舒
{Author Address}: 518000 广东省深圳市福田区百花园海棠阁21D
{Subsidiary Author}: 师细会
{Date}: 2024-01-02
{Notes}: CN116306391B
{Abstract}: 本发明提出了一种用于集成电路设计的字符串处理系统与方法,对输入到集成电路中的字符串进行识别,判定字符串类型；将识别的字符串类型转换成ASCII编码,转换后的结果以0和/或1的方式显示；根据转换后的结果,使用集成电路控制单元执行相应的操作实现对ASCII的处理；完成处理后,将处理结果写入内存地址空间,并通过接口将内存地址空间的数据通过接口传递给相应的设备,完成最终的处理任务。过集成电路设计的字符串处理系统能够节约时间和资源,并且能够实现多种用户定义字符串处理动作,如搜索、替换和组合字符串操作,还能对文本文件进行统计和分析等功能。
{Subject}: 1.一种用于集成电路设计的字符串处理方法,其特征在于,所述方法包括：S1：对输入到集成电路中的字符串进行识别,判定字符串类型；S2：将识别的字符串类型转换成ASCII编码,转换后的结果以0和/或1的方式显示；S3：根据转换后的结果,使用集成电路控制单元执行相应的操作实现对ASCII的处理；S4：完成处理后,将处理后的可读文本信息写入内存地址空间,并通过接口将内存地址空间的数据通过接口传递给相应的设备,完成最终的处理任务；所述对输入到集成电路中的字符串进行识别,判定字符串类型,包括：S11：通过对输入到集成电路中的字符串进行分析,解析出其中的关键字或字符,通过关键字或字符确定其语言类型；S12：根据语言类型,利用断句算法将编码后的字符串分割成单词,所述单词为单独的词汇单元；S13：将分割后的所述词汇单元输入到规则库,根据规则库中的规则对词汇单元进行判断,得到判断的结果；所述规则库为一种存储规则的数据库,所述规则库储存信息包括：储存文本、字符串和结构化数据；S14：将判断的结果输出,识别出字符串类型；所述将识别的字符串类型转换成ASCII编码,转换后的结果以0和/或1的方式显示,包括：S21：获得字符串及其对应的字符串类型,利用所述字符串类型对应的字符分解规则,对所述字符串进行分解,获得所述字符串对应的单个字符；S22：查找ASCII码表,找出所述单个字符对应的ASCII码；S23：将所述单个字符转换成对应的ASCII编码,按照拼写的先后顺序按照拼写的先后顺序拼接起来,形成一个字符串对应的ASCII编码；S24：形成的ASCII编码通过0和/或1的方式显示；所述根据转换后的结果,使用集成电路控制单元执行相应的操作实现对ASCII的处理,包括：S31：根据转换后的结果,确定需要处理的由字符串形成的ASCII码；S32：使用集成电路控制单元向集成电路处理单元发送处理ASCII码的命令,集成电路处理单元接收到命令开始处理；S33：所述集成电路控制单元依次检查ASCII码的每一位,并将ASCII码按照指令参数中所定义的规则进行处理,得到可读的文本信息；其中,所述指令参数中对应的规则包括：类型规则、参数规则、长度规则、值范围规则、格式规则和依赖规则；所述完成处理后,将处理结果写入内存地址空间,并通过接口将内存地址空间的数据通过接口传递给相应的设备,完成最终的处理任务,包括：S41：完成处理后,将处理后的可读文本信息写入内存地址空间；S42：根据处理结果,调用相应的接口,将内存地址空间的数据通过接口传递给相应的设备；S43：设备接收接口传来的数据,完成最终的处理任务。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种二极管ESD保护器件、集成电路及电子设备
{Author}: 刘聂
{Author Address}: 518000 广东省深圳市南山区桃源街道福光社区留仙大道3370号南山智园崇文园区3号楼3003
{Subsidiary Author}: 深圳中安辰鸿技术有限公司
{Date}: 2024-01-02
{Notes}: CN116646353B
{Abstract}: 本发明提供了一种二极管ESD保护器件、集成电路及电子设备,该二极管ESD保护器件在第一掺杂阱的两侧分别加入第二掺杂阱和第三掺杂阱,结合第一重掺杂区、第二重掺杂区和第三重掺杂区,形成两个对称的寄生SCR结构,在不影响本身的ESD保护能力的情况下,引入了新的体内寄生通道,这一新的体内寄生通道具备电流导通深度深,单位电流密度大,单位面积ESD保护效率高的特点,能够在总面积不变的情况下,适当缩小二极管导通部分面积,实现ESD防护能力的大幅度提升,同时其导通电阻也会相应降低,具备更好的电压钳位能力。
{Subject}: 1.一种二极管ESD保护器件,其特征在于,所述二极管ESD保护器件包括：衬底、第一重掺杂区、第二重掺杂区和第三重掺杂区；所述衬底具有第一掺杂阱,以及位于所述第一掺杂阱两侧的第二掺杂阱和第三掺杂阱；所述第一重掺杂区位于所述第一掺杂阱的表面；所述第二重掺杂区位于所述第二掺杂阱的表面；所述第三重掺杂区位于所述第三掺杂阱的表面；其中,所述衬底、所述第一掺杂阱、所述第二重掺杂区和所述第三重掺杂区的掺杂类型为第一掺杂类型,所述第二掺杂阱、所述第三掺杂阱和所述第一重掺杂区的掺杂类型为第二掺杂类型,所述第一掺杂类型和所述第二掺杂类型不同；所述二极管ESD保护器件还包括：位于所述第一重掺杂区和所述第二重掺杂区之间的第四重掺杂区；位于所述第一重掺杂区和所述第三重掺杂区之间的第五重掺杂区；其中,所述第四重掺杂区和所述第五重掺杂区位于所述第一掺杂阱的表面,所述第四重掺杂区和所述第五重掺杂区的掺杂类型为第一掺杂类型；所述二极管ESD保护器件还包括：位于所述第二重掺杂区远离所述第一重掺杂区一侧的第八重掺杂区；位于所述第三重掺杂区远离所述第一重掺杂区一侧的第九重掺杂区；其中,所述第八重掺杂区和所述第九重掺杂区位于所述衬底的表面,所述第八重掺杂区和所述第九重掺杂区的掺杂类型为第一掺杂类型；所述第一掺杂类型为P型掺杂,所述第二掺杂类型为N型掺杂；其中,所述第一重掺杂区连接第一电极,所述第二重掺杂区、所述第三重掺杂区、所述第四重掺杂区和所述第五重掺杂区连接第二电极,所述第一电极为负极,所述第二电极为正极,所述第八重掺杂区和所述第九重掺杂区连接到接地端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种方便上下料的集成电路封测烘烤箱
{Author}: 胡冬梓;徐小磊
{Author Address}: 214000 江苏省无锡市滨湖区青龙山工业园C区127-2号
{Subsidiary Author}: 无锡市瑞达电子科技有限公司
{Date}: 2024-01-02
{Notes}: CN220287976U
{Abstract}: 本实用新型公开了一种方便上下料的集成电路封测烘烤箱,包括箱体,所述箱体的外侧转动连接有箱门,所述箱体的内部设有放置集成电路的放置机构,所述箱体的内部设有能够对集成电路进行均匀加热的烘烤机构,作为本实用新型再进一步的方案,所述放置机构包括多个第一连接杆,多个所述第一连接杆均转动连接在箱体的底部内壁,多个所述第一连接杆的顶端均转动连接有同一放置板。本实用新型不仅能够打开箱门的同时拉出放置板,使上下料更加方便,提高工作效率,而且能够观察集成电路烘烤的情况,提高烘烤箱的便利性,还能够增加烘烤箱与桌面之间的摩擦力,使烘烤箱的放置更加稳定,提高烘烤箱工作时的稳定性。
{Subject}: 1.一种方便上下料的集成电路封测烘烤箱,包括箱体(1),其特征在于,所述箱体(1)的外侧转动连接有箱门(3),所述箱体(1)的内部设有放置集成电路的放置机构,所述箱体(1)的内部设有能够对集成电路进行均匀加热的烘烤机构,所述放置机构包括多个第一连接杆(17),多个所述第一连接杆(17)均转动连接在箱体(1)的底部内壁,多个所述第一连接杆(17)的顶端均转动连接有同一放置板(15),放置板(15)的一侧转动连接有两个第二连接杆(18),且两个所述第二连接杆(18)均与同一箱门(3)转动连接,所述放置板(15)的上表面开设有多个漏孔(16)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种厚膜集成电路介质浆料称重装置
{Author}: 李超;柳小燕
{Author Address}: 231200 安徽省合肥市高新区中安创谷科技园一期项目A3A4栋7层718/724室
{Subsidiary Author}: 安徽华封电子科技有限公司
{Date}: 2024-01-02
{Notes}: CN220288758U
{Abstract}: 本实用新型涉及厚膜集成电路加工技术领域,具体为一种厚膜集成电路介质浆料称重装置,本实用新型通过设置固定架、第一丝杆、第一电机、滑动块、安装架、连接板、液压缸和夹持块,则通过液压缸带动夹持块对盛有厚膜集成电路介质浆的容器进行加持,随后由第一电机带动第一丝杆进行转动,使容器移动到电子秤的表面,此时夹持块松开,容器放置在电子秤的表面,即有效避免人工放置时,原料泼洒发生；通过设置第二丝杆、第二电机、移动块、电动伸缩杆和防风罩,在容器放置在电子秤上时,第二电机带动防风罩移动到电子秤的正上方,随后调节电动伸缩杆,使防风罩对电子秤进行扣合,即避免外界环境对电子秤工作的干扰,使称取更加准确。
{Subject}: 1.一种厚膜集成电路介质浆料称重装置,包括安装底座(1)、固定架(2)和防风罩(3),其特征在于：所述安装底座(1)顶部一侧设置有固定架(2),所述固定架(2)表面开设有竖向滑槽(4),所述竖向滑槽(4)内通过轴承安装有第一丝杆(5),所述第一丝杆(5)顶端于固定架(2)顶部安装有第一电机(6),所述第一丝杆(5)表面于竖向滑槽(4)内部螺纹连接有滑动块(7),所述滑动块(7)表面安装有安装架(8),所述安装架(8)表面两端设置有连接板(9),所述连接板(9)表面两侧设置有液压缸(10),所述液压缸(10)输出端连接有夹持块(11),所述夹持块(11)下方于安装底座(1)表面设置有电子秤(12),所述电子秤(12)两侧于安装底座(1)表面开设有横向滑槽(13),所述横向滑槽(13)内部通过轴承安装有第二丝杆(14),所述第二丝杆(14)一端于安装底座(1)侧面安装有第二电机(15),两根所述第二丝杆(14)表面螺纹连接有移动块(16),所述移动块(16)顶部安装有防风罩(3)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种稳固性高的集成电路用封装机构
{Author}: 黄涛
{Author Address}: 518000 广东省深圳市南山区粤海街道高新南10道深圳湾科技生态园10栋A座10楼1015号
{Subsidiary Author}: 深圳市英飞特信息技术有限公司
{Date}: 2024-01-02
{Notes}: CN220290755U
{Abstract}: 本实用新型涉及一种稳固性高的集成电路用封装机构,包括封装板,所述封装板的上端开设有安装槽,所述安装槽的内侧安装有集成电路本体,所述封装板的两端活动连接有套筒,所述套筒靠近集成电路本体的一端开设有螺纹槽。该稳固性高的集成电路用封装机构,通过设置了封装板和安装槽,从而使其集成电路本体可位于安装槽的内侧,旋转手柄,手柄带动套筒进行转动,在辅助杆与活动槽的限制下,螺纹杆通过螺纹槽进行移动,同步带动抵板进行间距调节,从而可对不同规格的集成电路本体进行封装作业,通过推块推动调节板,在锁定柱与锁定槽的配合下,从而使其调节板可对其集成电路本体的上端进行固定,从而提高了集成电路本体的稳定性。
{Subject}: 1.一种稳固性高的集成电路用封装机构,包括封装板(1),其特征在于：所述封装板(1)的上端开设有安装槽(2),所述安装槽(2)的内侧安装有集成电路本体(3),所述封装板(1)的两端活动连接有套筒(4),所述套筒(4)靠近集成电路本体(3)的一端开设有螺纹槽(5),螺纹槽(5)的内侧螺纹连接有螺纹杆(6),所述螺纹杆(6)远离螺纹槽(5)的一端固定连接有抵板(7),所述封装板(1)的上端活动连接有调节板(8),所述调节板(8)的内侧活动连接有锁定柱(9)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: B型漏电保护电路及其集成电路芯片和B型漏电保护器
{Author}: 黄炳光;温彦衫;谢徐豪;吴建霖
{Author Address}: 325000 浙江省温州市乐清市柳市镇新光工业区(浙江侨翊电气科技有限公司内)
{Subsidiary Author}: 良芯(浙江)微电子有限公司
{Date}: 2024-01-02
{Notes}: CN220291659U
{Abstract}: 本实用新型公开了一种B型漏电保护电路及其集成电路芯片和B型漏电保护器,漏电保护电路包括：漏电采样模块U 1,其设置有磁环线圈；电流放大电路模块U2,其输出占空比可调的振荡电流,且由所述的线圈L1及其感应的漏电电流差值调制占空比；温度补偿模块U4,其包括：温度补偿滤波电路、温度补偿发生电路和数字电压源模块DAC；比较电路模块U5,其输入端分别连接电流放大电路模块U2的输出端和数字电压源模块DAC的输出端out,当所述的漏电电流差值超过预定值时,输出控制电压；驱动电路模块P,其输入端连接比较电路模块U5的输出端、输出端连接脱扣器。本实用新型B型漏电保护器具有可靠性高、精度高、一致性好、能耗低、体积小、成本低的有益效果。
{Subject}: 1.一种B型漏电保护电路,其特征是,包括：漏电采样模块U1,其设置有磁环线圈,磁环线圈中的磁环CH能穿过火线L和零线N,磁环线圈中的线圈L1能感应火线L和零线N的漏电电流差值,且将该漏电电流差值输出到下一级电路；电流放大电路模块U2,其输出占空比可调的振荡电流,且由所述的线圈L1及其感应的漏电电流差值调制占空比；温度补偿模块U4,其包括：温度补偿滤波电路、温度补偿发生电路和数字电压源模块DAC；其中,所述的温度补偿滤波电路,其输入端连接电流放大电路模块U2的输出端,温度补偿滤波电路的输出端输出滤波后的电压信号；所述的温度补偿发生电路,其输出端输出与环境温度正相关的补偿电压；所述的数字电压源模块DAC,其第一输入端in1连接温度补偿滤波电路的输出端,数字电压源模块DAC的第二输入端in2连接温度补偿发生电路的输出端,数字电压源模块DAC设置有电压累加电路,能将温度补偿滤波电路和温度补偿发生电路输出的电压累加后做为本级电路的输出端out；比较电路模块U5,其输入端分别连接电流放大电路模块U2的输出端和数字电压源模块DAC的输出端out,当所述的漏电电流差值超过预定值时,输出控制电压；驱动电路模块P,其输入端连接比较电路模块U5的输出端,驱动电路模块P的输出端连接脱扣器,当比较电路模块U5的输出端输出控制电压时,驱动电路模块P能使脱扣器动作,最终断开火线和/或零线向负载供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种ESD保护结构、集成电路及电子设备
{Author}: 夏瑞瑞;蔡小五;刘海南;曾传滨;赵海涛;卜建辉;高悦欣;罗家俊
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2023-01-17
{Notes}: CN111370401B
{Abstract}: 本发明公开了一种ESD保护结构、集成电路和电子设备,该ESD保护结构包括：依次相连排布于顶硅层的第一N阱区和第一P阱区；位于第一N阱区中的第一N+区、第一P+区、第二N+区和第二P+区；位于第一N阱区和第一P阱区连接处的第三N+区；位于第一P阱区中的第四N+区、第三P+区、第五N+区和第四P+区；第一电阻、第一电容、第一反相器和第二反相器。本发明提供的结构,电路和设备,用以解决现有技术中集成电路的ESD防护存在的保护线路不周全和防护响应过慢的技术问题。提供了一种全面保护,响应迅速的ESD保护结构。
{Subject}: 1.一种SOI集成电路的全芯片ESD保护结构,其特征在于,包括：依次相连排布于顶硅层的第一N阱区和第一P阱区；位于第一N阱区中的第一N+区、第一P+区、第二N+区和第二P+区；位于第一N阱区和第一P阱区连接处的第三N+区；位于第一P阱区中的第四N+区、第三P+区、第五N+区和第四P+区；第一电阻、第一电容、第一反相器和第二反相器；其中,所述第一N+区和所述第二P+区与所述SOI集成电路的供电电压端导通连接；所述第四N+区和所述第四P+区与所述SOI集成电路的接地端导通连接；所述第一P+区和所述第五N+区与所述SOI集成电路的输入端或输出端连接；其中,所述第一电阻的一端与所述供电电压端导通连接,另一端与所述第一电容及所述第一反相器的输入端导通连接；所述第一电容的一端与所述第一电阻导通连接,另一端与所述接地端导通连接；所述第一反相器的输出端与所述第二反相器的输入端及所述第三P+区导通连接；所述第二反相器的输入端与所述第二N+区导通连接；从所述输入端或所述输出端到所述供电电压端的正向电流泄放路径依次为所述第一P+区、所述第一N阱区和所述第一N+区；从所述供电电压端到所述输入端或所述输出端的正向电流泄放路径依次为所述第二P+区、所述第一N阱区、所述第一P阱区和所述第五N+区；从所述输入端或所述输出端到所述接地端的正向电流泄放路径依次为所述第一P+区、所述第一N阱区、所述第一P阱区和所述第四N+区；从所述接地端到所述输入端或所述输出端的正向电流泄放路径依次为所述第四P+区、所述第一P阱区和所述第五N+区；从所述供电电压端到所述接地端的正向电流泄放路径依次为所述第二P+区、所述第一N阱区、所述第一P阱区和所述第四N+区；从所述接地端到所述供电电压端的正向电流泄放路径依次为所述第四P+区、所述第一P阱区、所述第一N阱区和所述第一N+区。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种大规模三维集成电路分区方法和装置
{Author}: 王玮;王代兴;王宁宇;皮宇丹;金玉丰
{Author Address}: 100871 北京市海淀区颐和园路5号北京大学
{Subsidiary Author}: 北京大学
{Date}: 2023-01-17
{Notes}: CN108733869B
{Abstract}: 本发明涉及一种大规模三维集成电路分区方法和装置。该方法首先进行均匀分区,包括：对三维集成电路进行热导率等效处理,并进行有限元仿真计算,得到等效热导率的计算结果；比较直接细节仿真计算和等效热导率的计算结果,偏差超过设定的阈值则对各电路层进行均匀分区,然后再次进行热导率等效处理和有限元仿真计算,得到等效热导率的计算结果；重复以上步骤,进行第二次或更多次均匀分区,各次均匀分区的分区数量递增,直至等效热导率仿真精度达到要求。在均匀分区基础上,进行树状分区和导热通路场修正的均匀分区。本发明的集成电路分区方法大大降低了仿真计算的计算成本,三种分区方法提高了计算精度同时也减少了计算资源的消耗。
{Subject}: 1.一种大规模三维集成电路分区方法,其特征在于,包括以下步骤：1)对三维集成电路进行热导率等效处理,并进行有限元仿真计算,得到等效热导率的计算结果；2)比较直接细节仿真计算和等效热导率的计算结果,偏差超过设定的阈值则对各电路层进行均匀分区,然后再次进行热导率等效处理和有限元仿真计算,得到等效热导率的计算结果；3)重复步骤2),进行第二次或更多次均匀分区,各次均匀分区的分区数量递增,直至等效热导率仿真精度达到要求；在均匀分区基础上进行树状分区,包括以下步骤：a1)平均划分各电路层,使各电路层形成均匀分区的电路块结构；a2)对已均匀分区的电路块结构的三维集成电路进行热导率等效处理,并调用有限元仿真工具进行计算,得到等效热导率的计算结果；a3)调用有限元仿真工具导出三维集成电路热分析结果；a4)比较直接细节仿真计算和等效热导率的计算结果,偏差超过设定的阈值则根据三维集成电路热分析结果计算平面内温度方差,将方差最大的分区进一步分为均匀分区的电路块；a5)继续步骤a2)至a4),直至等效热导率仿真精度达到要求；或者,在均匀分区基础上进行导热通路场修正的均匀分区,包括以下步骤：b1)根据确定位置到导热通路的距离和导热通路的有效性,计算导热通路场；b2)根据导热通路场,进行二值化处理；b3)绘制导热通路场的形状,然后根据二值化获得的形状生成矩形电路分区；b4)在等尺寸均匀分区的每次迭代中,将步骤b3)生成的矩形电路分区添加到均匀分区中,作为修正项覆盖原有均匀分区；b5)对已有的三维集成电路进行热导率等效处理,并进行有限元仿真计算,得到等效热导率的计算结果；b6)比较直接细节仿真计算和等效热导率的计算结果,偏差超过设定的阈值则重复步骤b2)至b4)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于包括传感器集成电路的头戴式显示器的位置跟踪系统
{Author}: 约书亚·马克·哈德曼
{Author Address}: 美国华盛顿州
{Subsidiary Author}: 威尔乌集团
{Date}: 2023-01-17
{Notes}: CN111602082B
{Abstract}: 用于跟踪头戴式显示器(HMD)的位置的系统和方法。HMD可包括承载面向前相机和多个光学流量传感器集成电路(IC)的支承结构。前置相机以第一帧速率在前置相机视场(FOV)中捕获图像传感器数据,并且多个传感器IC中的每一个以第二帧速率在相应的多个传感器IC FOV中捕获图像传感器数据。传感器IC FOV可共同地覆盖前置相机FOV的至少大部分。处理器可从相机和多个传感器IC接收图像传感器数据。处理器可处理所接收的图像传感器数据和/或其它传感器数据(例如,IMU数据)以基于对所接收的传感器数据的处理来跟踪头戴式显示器的位置。
{Subject}: 1.头戴式显示器,包括：支承结构,可穿戴在用户的头部上；相机,由所述支承结构承载,在操作中,所述相机以第一帧速率在相机视场中捕获相机图像传感器数据；测量光学流量的多个光学流量传感器集成电路,由所述支承结构承载,在操作中,所述多个光学流量传感器集成电路中的每一个均以第二帧速率在相应的多个传感器集成电路视场中捕获光学流量数据,所述传感器集成电路视场比所述相机视场窄,并且所述第二帧速率大于所述第一帧速率,其中,所述多个光学流量传感器集成电路中的每一个均包括单个裸片,所述裸片上具有图像感测电路和图像处理电路,并且所述传感器集成电路视场中的每一个与所述相机视场的不同部分重叠,使得所述多个传感器集成电路视场共同覆盖所述相机视场的至少50％；至少一个非暂时性可读存储介质,存储可执行指令或数据中的至少一项；以及至少一个处理器,操作地联接至所述相机、所述多个光学流量传感器集成电路和所述至少一个非暂时性可读存储介质,在操作中,所述至少一个处理器：从所述相机接收所述相机图像传感器数据以及从所述多个光学流量传感器集成电路接收所述光学流量数据；处理所接收的相机图像传感器数据和所述光学流量数据；以及至少部分地基于对所接收的相机图像传感器数据和所述光学流量数据的处理,跟踪所述头戴式显示器的位置,其中,在所述相机图像传感器数据的帧之间生成位置数据,以改善所跟踪的位置的精度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电感器组件和集成电路
{Author}: 侯卫兵;雷伟龙
{Author Address}: 100083 北京市海淀区王庄路1号院清华同方科技大厦D座-东楼19层
{Subsidiary Author}: 北京力通通信有限公司
{Date}: 2023-01-17
{Notes}: CN114446623B
{Abstract}: 本公开提供一种电感器组件和集成电路。电感器组件包括：沿预设方向排列的N个电感器组,其中每个电感器组包括沿预设方向排列、且并联电连接的第一电感器和第二电感器,第一电感器和第二电感器呈开口环的形状,N为正整数；在电流通过电感器组件的情况下,电流以第一方向通过第一电感器,电流以第二方向通过第二电感器,第一方向和第二方向相反。本公开能够有效消除电感器对其它电路的电磁辐射干扰。
{Subject}: 1.一种电感器组件,包括：沿预设方向排列的N个电感器组,其中每个电感器组包括沿所述预设方向排列、且并联电连接的第一电感器和第二电感器,所述第一电感器和第二电感器呈开口环的形状,各电感器组中包括的第一电感器和第二电感器沿所述预设方向并排设置,所述N个电感器组中的全部电感器具有相同的开口方向,N为正整数,所述开口环的内径范围为10-80微米,所述开口环的外径范围为30-100微米,所述开口环的开口范围为5-80微米；在电流通过所述电感器组件的情况下,电流以第一方向通过所述第一电感器,电流以第二方向通过所述第二电感器,所述第一方向和所述第二方向相反,以便所述第一电感器产生的电磁辐射和所述第二电感器产生的电磁辐射相互抵消；在N1的情况下,若第i个电感器组中的第二电感器与第i+1个电感器组中的第一电感器相邻,则电流通过所述第i个电感器组中的第二电感器的方向和电流通过所述第i+1个电感器组中的第一电感器的方向相反,其中1≤iN,以便提高所述电感器组件中相邻的两个电感器的电磁辐射抵消效果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的组装工装
{Author}: 陈浩凌;向圆;曹燚;李彪;刘文军;王家好
{Author Address}: 233030 安徽省蚌埠市龙子湖区汤和路2016号
{Subsidiary Author}: 华东光电集成器件研究所
{Date}: 2023-01-17
{Notes}: CN115609527A
{Abstract}: 本发明公开一种集成电路的组装工装,包括基板和弹性夹,基板上设有与之上下面贯穿的开口槽,开口槽的开口所在的侧面上设有与之相交的容纳槽,容纳槽用于容纳并支撑管壳的引脚框,开口槽内设有定位板,定位板和开口槽的两对侧面共同组成三边定位结构,用于作用定位管壳的管壳本体和管壳盖板；当管壳和管壳盖板从侧面插入开口槽和容纳槽形成定位后,通过弹性夹夹持管壳盖板上端和管壳下端,可组装并整体取出集成电路。本发明通过三边定位结构进行限位,取消显微镜下集成电路对位过程,对批量加工提供了较好的生产途径,不仅大规模提高加工效率,加强精度套准,同时避免出现集成电路对位时将管壳盖板划伤的现象,增加了集成电路的成品率。
{Subject}: 1.一种集成电路的组装工装,包括基板(1)和弹性夹(9),其特征在于： 所述基板(1)上设有与之上下面贯穿的开口槽(2),开口槽(2)的开口所在的侧面上设有与之相交的容纳槽(3),容纳槽(3)用于容纳并支撑管壳(100)的引脚框(101),开口槽(2)内设有定位板(4),定位板(4)和开口槽(2)的两对侧面共同组成三边定位结构,用于定位管壳(100)的管壳本体(102)和管壳盖板(200)；当管壳(100)和管壳盖板(200)从侧面插入开口槽(2)和容纳槽(3)形成定位后,通过弹性夹(9)夹持管壳盖板(200)上端和管壳(100)下端,可组装并整体取出集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于激光测距技术的新能源汽车车灯及组件
{Author}: 刘威;于群;王波;朱成
{Author Address}: 213000 江苏省常州市新北区春江镇桃花港路1-1号
{Subsidiary Author}: 常州通宝光电股份有限公司
{Date}: 2023-01-17
{Notes}: CN115384396B
{Abstract}: 本发明公开了一种基于激光测距技术的新能源汽车车灯及组件,属于照明装置技术领域,包括灯架,在灯架上开设有两个直径不同的通孔,且灯架上直径较大的通孔内装配有照明灯,且在直径较小的通孔内装配有报警灯,在灯架后端装配有线路板,且线路板上锡焊有发射管、接收管、多个电阻、电解电容、蜂鸣器、三极管、接收器以及八脚时基集成电路,且报警灯连接在线路板上,蜂鸣器与报警灯串联,照明灯的内部装配有散热器。在灯架即汽车前大灯框架中安装一个红外线测距报警装置,当汽车在行驶过程中遇到强塞时很容易由于强塞车辆的驶入造成追尾,通过本申请中的红外线测距报警装置能够检测出车辆之间的距离进行报警提醒。
{Subject}: 1.一种基于激光测距技术的新能源汽车车灯,包括灯架(1),在灯架(1)上开设有两个直径不同的通孔,且灯架(1)上直径较大的通孔内装配有照明灯(3),且在直径较小的通孔内装配有报警灯(2),其特征在于：在所述的灯架(1)后端装配有线路板(18),且线路板(18)上锡焊有发射管(4)、接收管(5)、多个电阻(14)、电解电容(15)、蜂鸣器(17)、三极管(19)、接收器(20)以及八脚时基集成电路(24),且报警灯(2)连接在线路板(18)上,同时蜂鸣器(17)与报警灯(2)串联,同时在照明灯(3)的内部装配有散热器(11)；所述报警灯(2)上通过导线连接有连接头(16),且在线路板(18)上焊接有接口,所述报警灯(2)通过连接头(16)插接在线路板(18)上的接口内；所述发射管(4)的正极引脚与接收管(5)的负极引脚连接,且接收管(5)的正极引脚与接收器(20)的基极连接,所述接收器(20)的集电极与三极管(19)的基极连接,同时接收器(20)的发射极连接在八脚时基集成电路(24)的八脚上,且在八脚时基集成电路(24)的八脚上伸出引线与发射管(4)的正极引脚和接收管(5)的负极引脚的刻蚀电路连接,所述八脚时基集成电路(24)的二脚与电解电容(15)的一个引脚连接,且电解电容(15)的另外一个引脚与接收管(5)正极和接收器(20)的基极刻蚀电路连接,所述三极管(19)的集电极与八脚时基集成电路(24)的六脚连接,且八脚时基集成电路(24)的三脚与蜂鸣器(17)负极连接,同时三极管(19)的集电极连接在八脚时基集成电路(24)的三脚与蜂鸣器(17)负极刻蚀电路之间,所述报警灯(2)的正极连接在八脚时基集成电路(24)的八脚刻蚀电路上；所述电阻(14)共设置有五个,且第一个电阻一端通过刻蚀电路一端与发射管(4)负极引脚连接,另一端与八脚时基集成电路(24)的一脚连接,第二个所述电阻(14)一端连接在第一个电阻(14)和八脚时基集成电路(24)一脚刻蚀连接电路上,另外一端连接在接收管(5)和接收器(20)之间的刻蚀电路上,第三个所述电阻(14)一端连接在接收器(20)与三极管(19)之间的刻蚀连接电路上,且第三个电阻(14)的另一端连接在三极管(19)与八脚时基集成电路(24)的刻蚀连接电路上,第四个所述电阻(14)装配在三极管(19)的集电极刻蚀电路上,第五个所述电阻(14)连接在报警灯(2)的正极刻蚀电路上；所述散热器(11)包括环形散热翅(23)以及嵌在环形散热翅(23)其内部的液冷器(13),且液冷器(13)内排列有毛细管(22),所述毛细管(22)的两端均贯穿环形散热翅(23)且毛细管(22)的输入端与汽车的发动机冷却管道制冷端连接,同时毛细管(22)的输出端与汽车的发动机冷却管道的回流端连接,所述环形散热翅(23)的后端装配有风扇(21)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路、集成器件及其形成方法
{Author}: 许峻维;洪蔡豪;林重佑;陈盈薰
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-17
{Notes}: CN113314625B
{Abstract}: 集成电路包括光电探测器。光电探测器包括位于半导体衬底中的沟槽中的一个或多个介电结构。光电探测器包括位于沟槽中并且覆盖一个或多个介电结构的光敏材料。介电结构和光敏材料的配置促进了钝化层内的光的全内反射。本发明的实施例还涉及集成器件及其形成方法。
{Subject}: 1.一种集成电路,包括：半导体衬底；介电材料的一个或多个介电结构,从所述半导体衬底的表面突出；和光敏材料,位于所述半导体衬底上并且覆盖所述一个或多个介电结构,其中,所述光敏材料的折射率高于所述一个或多个介电结构的介电材料的折射率；以及介电材料层,覆盖所述光敏材料,所述介电材料层的介电材料的折射率小于所述光敏材料的折射率,其中,所述光敏材料位于形成在所述半导体衬底中的沟槽中,并且所述一个或多个介电结构从所述沟槽的底部突出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 处理系统、相关集成电路、设备以及方法
{Author}: V·M·夏尔马;R·科隆波
{Author Address}: 德国阿什海姆
{Subsidiary Author}: 意法半导体应用有限公司;意法半导体国际有限公司
{Date}: 2023-01-17
{Notes}: CN115617565A
{Abstract}: 本公开的实施例涉及处理系统、相关集成电路、设备以及方法。该处理系统包括：微处理器,发送读取请求或发送包括第二数据的写入请求；存储器控制器,从存储器读取第三数据；安全监控电路,包括接收数据位和相应的纠错码ECC位的错误检测电路；资源和通信系统。安全监控电路计算另外的ECC位并比较计算出的ECC位与接收到的ECC位而生成错误信号。故障收集和错误管理电路接收来自安全监控电路的错误信号。安全监控电路包括：测试电路,向错误检测电路提供经修改的数据位和/或经修改的ECC位,错误检测电路根据连接性测试控制信号使错误信号生效；连接性测试控制电路,包括经由微处理器可编程的控制寄存器,根据控制寄存器的内容来生成连接性测试控制信号。
{Subject}: 1.一种处理系统,包括：通信系统；处理核,所述处理核包括微处理器和主通信接口,所述主通信接口被配置为将读取请求或写入请求从所述微处理器传输到所述通信系统,其中读取请求包括物理目标地址并且请求将第一数据从所述物理目标地址传输到所述主通信接口,并且其中写入请求包括物理目标地址和要被传输到所述物理目标地址的第二数据；存储器控制器,所述存储器控制器被配置为基于存储器地址,从存储器读取第三数据或将所述第三数据写入到所述存储器,其中所述存储器控制器被配置为：接收寻址到与所述存储器控制器相关联的物理目标地址的第一子范围的第一请求,基于所述第一请求来确定存储器地址,确定所述第一请求是读取请求还是写入请求,响应于确定所述第一请求是读取请求,从所述存储器地址读取所述第三数据,并将所述第三数据作为所述第一数据传输到所述通信系统,以及响应于确定所述第一请求是写入请求,从所述写入请求提取所述第二数据,并将提取的所述第二数据作为第三数据写入到所述存储器地址；资源,包括一个或多个寄存器和从接口,所述从接口被配置为：接收寻址到与所述一个或多个寄存器相关联的所述物理目标地址的第二子范围的第二请求,基于包括在所述第二请求中的物理目标地址来选择所述一个或多个寄存器中的一个寄存器,确定所述第二请求是读取请求还是写入请求,响应于确定所述第二请求是读取请求,将选定的所述寄存器的内容作为所述第一数据传输到所述通信系统,以及响应于确定所述第二请求是写入请求,从所述第二请求提取所述第二数据,并将提取的所述第二数据写入到选定的所述寄存器；一个或多个安全监控电路,包括错误检测电路,所述错误检测电路被配置为：接收数据位和相应的纠错码ECC位,所述数据位对应于所述第一数据、所述第二数据或所述第三数据,根据适于检测多达第一数目的可检测不正确位的ECC方案而基于所述数据位来计算另外的ECC位,通过将所述另外的ECC位与接收到的所述ECC位进行比较来生成校正子,确定所述校正子的所有位是否都被取消生效,以及响应于确定所述校正子的至少一个位被生效,使错误信号生效；故障收集和错误管理电路,所述故障收集和错误管理电路被配置为从所述一个或多个安全监控电路接收所述错误信号；以及连接性测试控制电路,所述连接性测试控制电路包括经由所述写入请求可编程的一个或多个控制寄存器,其中基于所述一个或多个控制寄存器的内容来生成一个或多个连接性测试控制信号,以及其中每个安全监控电路包括测试电路,所述测试电路被配置为基于所述一个或多个连接性测试控制信号向相应的错误检测电路提供经修改的数据位或经修改的ECC位中的一个或多个,所述错误检测电路基于所述连接性测试控制信号来使所述错误信号生效。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 局部降电压的集成电路物理实现方法、装置和计算机设备
{Author}: 宋睿强;邵津津;刘必慰;胡春媚;吴振宇;梁斌;陈建军;罗登
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2023-01-17
{Notes}: CN115618782A
{Abstract}: 本申请涉及集成电路设计技术领域的一种局部降电压的集成电路物理实现方法、装置和计算机设备,所述方法通过对集成电路模块的版图进行区域划分,获取每个区域内所有标准单元在某个较低电压条件下的建立时间时序余量；当单个区域内所有标准单元的建立时间时序余量均大于0时,便切断该区域与集成电路模块连接的电源网络,该区域地网络与集成电路模块的地网络仍正常连接；然后在该区域设置降电压单元,并将降电压单元的输出端与该区域已切断的电源网络相连。该方法能够降低集成电路模块中局部特定区域的电源电压,使特定区域内的全部标准单元工作在一个较低的电压条件下,从而降低局部特定区域内的电路功耗值,达到优化集成电路整体功耗的目的。
{Subject}: 1.一种局部降电压的集成电路物理实现方法,其特征在于,所述方法包括：获取已采用标准单元阈值替换进行功耗优化后的集成电路模块的版图；对集成电路模块的版图进行区域划分,得到多个单元区域；对每个所述单元区域内的标准单元采用低电压标准单元时序库进行静态时序分析,得到每个所述单元区域内所有标准单元的建立时间时序余量；选择一个所述单元区域,判断该单元区域内所有标准单元的建立时间时序余量是否均大于0,如果是,则标记该单元区域为可降低电压区域；选择下一个所述单元区域继续进行判断,直到遍历完所有所述单元区域为止,得到所有可降低电压区域；选择一个所述可降低电压区域,将该可降低电压区域与所述集成电路模块连接的电源网络切断,将该可降低电压区域与所述集成电路模块连接的地网络仍保持正常连接；在每一条被切断的电源线处都布置一个降电压单元,将所述降电压单元的输出端连接到该可降低电压区域已切断的电源线上,通过所述降电压单元给该可降低电压区域提供电压,继续对下一个所述可降低电压区域进行局部降电压处理,直到遍历完所有所述可降低电压区域为止。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适用于模拟集成电路拓扑生成及参数优化的编码表示方法
{Author}: 曾衍瀚;俞晓飞;林培东;李成霖;张妤婷
{Author Address}: 510006 广东省广州市大学城外环西路230号
{Subsidiary Author}: 广州大学
{Date}: 2023-01-17
{Notes}: CN115618784A
{Abstract}: 本发明涉及集成电路技术领域,具体为适用于模拟集成电路拓扑生成及参数优化的编码表示方法,包括以下步骤：将模拟集成电路进行编码；将电路编码转化为邻接矩阵,表征电路连接关系；拓展编码以支持模拟集成电路拓扑生成；拓展编码以支持模拟集成电路参数优化。该适用于模拟集成电路拓扑生成及参数优化的编码表示方法,在完整表述模拟集成电路的同时,提出邻接矩阵表征电路拓扑结构并作为拓扑生成算法输入及输出,且适用于模拟集成电路拓扑生成和参数优化,能够完整表述电路拓扑生成和参数优化需要的信息,本发明具有集成完整性强,支持与网表相互转换,适配电路拓扑生成及参数优化的优点。
{Subject}: 1.适用于模拟集成电路拓扑生成及参数优化的编码表示方法,包括、其特征在于：包括以下步骤：S1：将模拟集成电路进行编码；S2：将电路编码转化为邻接矩阵,表征电路连接关系；S3：拓展编码以支持模拟集成电路拓扑生成；S4：拓展编码以支持模拟集成电路参数优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 虚拟集成电路平台及其控制方法、系统
{Author}: 高大为;陈鼎崴;许凯;张凯;柴路芸
{Author Address}: 311200 浙江省杭州市萧山区经济技术开发区建设三路733号
{Subsidiary Author}: 浙江创芯集成电路有限公司
{Date}: 2023-01-17
{Notes}: CN115618787A
{Abstract}: 一种虚拟集成电路平台及其控制方法、系统。所述方法包括：当接收到需求方发送的芯片制造需求信息及芯片版图信息时,基于所述芯片制造需求信息及芯片版图信息生成芯片制造订单,并将所述芯片制造订单发送至对应的制造端；当接收到所述芯片制造订单对应的制造端发送的制造响应信息时,完成所述芯片制造订单的费用收取及分配。采用上述方案,可以降低芯片成本。
{Subject}: 1.一种虚拟集成电路平台的控制方法,其特征在于,包括：当接收到需求方发送的芯片制造需求信息及芯片版图信息时,基于所述芯片制造需求信息及芯片版图信息生成芯片制造订单,并将所述芯片制造订单发送至对应的制造端；当接收到所述芯片制造订单对应的制造端发送的制造响应信息时,完成所述芯片制造订单的费用收取及分配。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路版图孤岛和微孔的自动消除的方法和系统
{Author}: 唐章宏
{Author Address}: 100193 北京市海淀区东北旺北京中关村软件园孵化器1号楼B座一层1106室
{Subsidiary Author}: 北京智芯仿真科技有限公司
{Date}: 2023-01-17
{Notes}: CN115618789A
{Abstract}: 一种集成电路版图孤岛和微孔的自动消除的方法的系统,包括：集成电路版图中的定义为孔的部分和覆铜的部分转换为版图多边形并进行布尔操作,形成统一的版图多边形；基于网格识别所述统一的版图多边形中的孤岛和/或微孔的边界,且基于所述边界和网格生成用于覆盖所述孤岛和/或微孔的覆盖多边形；重新读入所述集成电路版图,连同所述的生成的覆盖多边形,生成新的集成电路版图,以消除初始集成电路版图包含的孤岛和/或微孔；通过对集成电路版图中的微孔和/或孤岛进行自动消除处理,避免微孔和孤岛出现在集成电路版图中影响版图的可靠性和在工艺生产中对产生的孤岛和微孔进行检测发现缺陷,降低集成电路制备成本,提升了生产效率。
{Subject}: 1.一种集成电路版图孤岛和微孔的自动消除的方法,其特征在于,包括如下步骤：S1、将集成电路版图中的定义为孔的部分和覆铜的部分转换为版图多边形并进行布尔操作,形成统一的版图多边形；S2、识别所述统一的版图多边形中的孤岛和/或微孔的边界,且基于所述边界生成用于覆盖所述孤岛和/或微孔的覆盖多边形；S3、定义覆盖所述孤岛的覆盖多边形为孔的部分和/或定义覆盖所述微孔的覆盖多边形为覆铜的部分；S4、重新读入所述集成电路版图,连同生成的覆盖多边形,生成新的集成电路版图消除所述孤岛和/或微孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图的处理方法、电子设备、服务器及存储介质
{Author}: 王巍
{Author Address}: 100089 北京市海淀区西三环北路87号11层4-1106
{Subsidiary Author}: 圣邦微电子(北京)股份有限公司
{Date}: 2023-01-17
{Notes}: CN115618791A
{Abstract}: 本公开提供了一种集成电路版图的处理方法、电子设备、服务器及存储介质,其中,该处理方法可通过确定该集成电路版图中目标器件的数据并对其进行解析,对该目标器件的版图结构进行调整操作,该调整操作的过程包括：将前述版图结构中的结构单元分组,提取多个重复结构单元的其中之一对其需要修改的结构进行修改,完成后通过拷贝对该多个重复结构单元进行修改；再根据设计要求对调整后的目标器件进行验证,在验证结果不满足设计要求时,重复前述调整操作的过程。由此提高了集成电路版图设计中对单个器件调整的工作效率,省却了大量的版图设计和验证的时间,缩短了设计周期,这样不仅节省了资源占用,也提高了集成电路版图整体的设计效率。
{Subject}: 1.一种集成电路版图的处理方法,其中,包括：确定所述集成电路版图中目标器件的数据及位置；解析所述目标器件的版图数据,对所述目标器件的版图结构进行调整操作,所述调整操作的过程包括：将所述版图结构中的结构单元分组,所述版图结构中包括多个非重复结构单元及多个重复结构单元；提取所述多个重复结构单元的其中之一对其需要修改的结构进行修改,完成后通过拷贝对所述多个重复结构单元进行修改；根据设计要求对调整后的目标器件进行验证,在验证结果不满足设计要求时,重复所述调整操作的过程。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计的功率意图中的不一致约束的诊断
{Author}: M·钱德拉塞卡;B·T·塞尔登;M·V·帕蒂尔
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 美商新思科技有限公司
{Date}: 2023-01-17
{Notes}: CN115618793A
{Abstract}: 提供了用于集成电路设计的功率意图中的不一致约束的诊断。功率意图可以被加载到集成电路(IC)设计上,其中功率意图可以由约束集来表示。可以基于约束集和期望对功率意图执行的规则检查来构造逻辑网络。响应于规则检查的失败,可以基于逻辑网络来创建一个或多个反演证明。可以基于一个或多个反演证明来标识约束集的子集,其中约束集的子集可以包括导致规则检查失败的不一致性。
{Subject}: 1.一种方法,包括：将功率意图加载到集成电路IC设计上,其中所述功率意图由约束集表示；基于所述约束集和期望对所述功率意图执行的规则检查来构造逻辑网络；使用所述逻辑网络对所述功率意图执行所述规则检查；响应于所述规则检查的失败,基于所述逻辑网络来创建一个或多个反演证明；以及由处理器基于所述一个或多个反演证明来标识所述约束集的子集,其中所述约束集的所述子集包括导致所述规则检查失败的不一致性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路版图检测孤岛的方法和系统
{Author}: 唐章宏
{Author Address}: 100193 北京市海淀区东北旺北京中关村软件园孵化器1号楼B座一层1106室
{Subsidiary Author}: 北京智芯仿真科技有限公司
{Date}: 2023-01-17
{Notes}: CN115618802A
{Abstract}: 一种用于集成电路版图检测孤岛的方法和系统,包括如下步骤：将集成电路版图中的定义为孔的部分和覆铜的部分转换为版图多边形并进行布尔操作并对其进行网格剖分,基于网格剖分生成以版图多边形的边界为约束的统一版图的约束三角形网格；基于约束三角形网格查找覆铜区域中的三角形网格并根据邻居搜索的方法将其编号；基于相同编号三角形的面积和判断孤岛；将集成电路版图转变为可网格划分的形式,提取覆铜区域内的三角形网格并根据邻居搜索的方法将其编号,并基于覆铜区域的相同编号的网格面积和来判断孔是否为孤岛,不仅避免如果不检测孤岛直接生产影响版图的可靠性,还能避免集成电路版图的孤岛数量多,密集不易识别,靠人工去查找孤岛费时费力。
{Subject}: 1.一种用于集成电路版图检测孤岛的方法,其特征在于,包括如下步骤：S1、将集成电路版图中的定义为孔的部分和覆铜的部分转换为版图多边形并进行布尔操作,形成统一的版图多边形； S2、基于统一的版图多边形及其边,对所述统一的版图多边形进行网格剖分并进行边交换,生成以所述统一的版图多边形的边为约束的约束三角形网格；S3、基于约束三角形网格查找覆铜区域中的三角形网格并根据邻居搜索的方法将其编号；S4、基于相同编号的三角形网格的面积和的大小判断孤岛。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路版图检测微孔的方法和系统
{Author}: 唐章宏
{Author Address}: 100193 北京市海淀区东北旺北京中关村软件园孵化器1号楼B座一层1106室
{Subsidiary Author}: 北京智芯仿真科技有限公司
{Date}: 2023-01-17
{Notes}: CN115618803A
{Abstract}: 一种用于集成电路版图检测微孔的方法和系统,包括：将集成电路版图中的定义为孔的部分和覆铜的部分转换为版图多边形并进行布尔操作,形成统一的版图多边形；基于统一的版图多边形及其边,对统一的版图多边形进行网格剖分并进行边交换,生成以统一的版图多边形的边为约束的约束三角形网格；对所有带约束的三角形网格进行遍历并进行区域编号填充,覆铜区域编号为-1,挖空区域编号为正；基于每个挖空区域的三角形网格的面积和的大小判断微孔；避免由于集成电路版图密集产生的微孔数量极大,不易识别,靠人工去查找微孔费时费力,达到在流片、制板前即可提前检测是否存在微孔的技术效果,避免数量众多的微孔导致产品缺陷需要重新流片或制板。
{Subject}: 1.一种用于集成电路版图检测微孔的方法,其特征在于,包括如下步骤： S1、将集成电路版图中的定义为孔的部分和覆铜的部分转换为版图多边形并进行布尔操作,形成统一的版图多边形；S2、基于统一的版图多边形及其边,对所述统一的版图多边形进行网格剖分并进行边交换,生成以所述统一的版图多边形的边为约束的约束三角形网格； S3、对所有带约束的三角形网格进行遍历并进行区域编号填充,编号规则为所有覆铜区域的三角形网格的编号为-1,挖空区域的三角形网格的编号为正；S4、基于每个挖空区域的三角形网格的面积和的大小判断微孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可连续测试的集成电路封装测试方法及装置
{Author}: 唐明星;罗锡彦;潘峰;罗涛
{Author Address}: 518115 广东省深圳市龙岗区园山街道保安社区坳二路30号厂房1号楼201
{Subsidiary Author}: 深圳市晶封半导体有限公司
{Date}: 2023-01-17
{Notes}: CN115616381A
{Abstract}: 本发明涉及集成电路封装测试领域,尤其涉及一种可连续测试的集成电路封装测试方法及装置。本发明提供一种通过连续性将集成电路向左运输进行自动测试的可连续测试的集成电路封装测试方法及装置。一种可连续测试的集成电路封装测试方法及装置,包括有机架本体、框体、滑动架、测试器、传动机构等,机架本体上部中间焊接有框体,框体内上部中间滑动式连接有滑动架,滑动架下部滑动式连接有测试器,机架本体上部设有用于将集成电路向左传送的传动机构。本发明在伺服电机工作时,能够带动传动组进行转动,从而使得集成电路被连续性向左运输,在集成电路移动至测试器下方时,测试器能够自动对集成电路进行封装测试。
{Subject}: 1.一种可连续测试的集成电路封装测试装置,包括有机架本体(1)、框体(2、)滑动架(3)和测试器(31),机架本体(1)上部中间焊接有框体(2),框体(2)内上部中间滑动式连接有滑动架(3),滑动架(3)下部滑动式连接有测试器(31),其特征是,还包括有传动机构(4)和脱离机构(5),机架本体(1)上部设有用于将集成电路向左传送的传动机构(4),滑动架(3)下部设有脱离机构(5),脱离机构(5)和传动机构(4)连接,传动机构(4)将集成电路向左传送时候,会通过脱离机构(5)将测试器(31)向上抬升,让测试器(31)和测试后的集成电路自动脱离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种稳压电路及其稳压方法、集成电路以及电子设备
{Author}: 陈敏;丁召明
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区科苑大道深圳湾创新科技中心1栋301
{Subsidiary Author}: 芯海科技(深圳)股份有限公司
{Date}: 2023-01-17
{Notes}: CN115617105A
{Abstract}: 本申请提供了一种稳压电路及其稳压方法、集成电路以及电子设备。其中,稳压电路包括电压调节电路和驱动电路；驱动电路用于输出驱动电压；电压调节电路用于根据预设电压阈值和驱动电压,对驱动电路进行充电或放电,以使驱动电压稳定在预设电压范围内。在本申请中,当负载发生变化,即由轻载变为重载或由重载变为轻载时,驱动电路所输出的驱动电压会发生相应的改变；此时,电压调节电路会快速对驱动电路进行调节,即快速根据预设电压阈值和当前的驱动电压,对驱动电路进行充电或放电,以使调节后的驱动电压稳定在预设电压范围内,从而能够实现对负载变化的快速响应,进而有效地提升了稳压电路的响应速度。
{Subject}: 1.一种稳压电路,其特征在于,包括电压调节电路和驱动电路；所述驱动电路用于输出驱动电压；所述电压调节电路用于根据预设电压阈值和所述驱动电压,对所述驱动电路进行充电或放电,以使所述驱动电压稳定在预设电压范围内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于设计集成电路芯片的方法、系统及电脑程序产品
{Author}: 艾昂·黑利宾;拉斐尔埃利泽·戴兹;阿纳·夏林
{Author Address}: 中国台湾新竹科学工业园区
{Subsidiary Author}: 新唐科技股份有限公司
{Date}: 2023-01-13
{Notes}: CN109086468B
{Abstract}: 本发明提供一种用于设计集成电路芯片的方法、系统及电脑程序产品。该用于设计集成电路芯片的方法包含：产生包含至少一个去耦电容的芯片的第一电路布局；以及执行后处理去耦电容插入步骤,以在至少一个去耦电容之外添加至少一个额外的去耦电容,步骤包含：对于第一电路布局的至少一部分,识别出至少一些具有正向冗余的至少一部分电路的位置作为“候选”位置；以及在“候选”位置中的至少一个相应位置处插入至少一个附加去耦电容。本发明可优化集成电路的设计和制造。
{Subject}: 1. 一种用于设计集成电路芯片的方法,其特征在于,其包含：针对一芯片,生成一第一电路布局,该第一电路布局包含至少一去耦电容；以及执行一后处理去耦电容插入操作,以在该至少一去耦电容外加入至少一附加去耦电容,该后处理去耦电容插入操作包含：对于该第一电路布局的至少一部分,识别出至少一些具有正向时序冗余的至少一部分电路的位置,以作为一候选位置；以及在该候选位置的至少一位置插入至少一该附加去耦电容；该冗余为包含所需时间与到达时间之间的差异,该正向时序冗余为包含其中相对于被认为是所需时间的到达时间是正的的情况；在该芯片的该至少一部分电路内,该后处理去耦电容插入操作依照时间冗余程度的降序顺序重复进行；该第一电路布局包含至少一填充位置,且其中识别步骤包含：识别该第一电路布局的该至少一部分电路中的至少一该填充位置上具有一Metal-1信号交越；该识别步骤包含识别该芯片的该第一电路布局的至少该部分中,仅以至少该部分中的具有正向时序冗余的多个Metal-1交越信号该填充位置作为该候选位置；以及以至少一对应去耦电容取代至少一个该候选位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路制造工作程序相似性评估方法和系统
{Author}: 马康恒;粘庆熙
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-13
{Notes}: CN109598398B
{Abstract}: 一种集成电路制造工作程序相似性评估方法和系统的方法包含：针对工具日志变量集合中的第一工具日志变量,将来自第一集成电路制造工作程序的第一工具日志变量结果与来自第二集成电路制造工作程序的第一工具日志变量结果进行比较。所述工具日志变量集合对应于由在集成电路制造工具上执行所述第一集成电路制造工作程序和所述第二集成电路制造工作程序而生成的一个或多个工具日志。基于所述比较,针对所述第一工具日志变量分配第一工具日志变量相似性值,并且基于所述第一工具日志变量相似性值,计算针对所述第一集成电路制造工作程序和所述第二集成电路制造工作程序的工作程序相似性值。
{Subject}: 1.一种集成电路制造工作程序相似性评估的方法,包括：针对工具日志变量集合中的第一工具日志变量,将来自第一集成电路制造工作程序的第一工具日志变量结果与来自第二集成电路制造工作程序的第二工具日志变量结果进行比较,其中所述第一工具日志变量结果和所述第二工具日志变量结果是由在集成电路制造工具上执行所述第一集成电路制造工作程序和所述第二集成电路制造工作程序而生成的一个或多个工具日志而获得,以作为制造一个或多个集成电路结构的部分；基于所述比较,针对所述第一工具日志变量分配第一工具日志变量相似性值；基于所述第一工具日志变量相似性值,计算所述第一集成电路制造工作程序和所述第二集成电路制造工作程序的工作程序相似性值,其中所述将来自所述第一集成电路制造工作程序的所述第一工具日志变量结果与来自所述第二集成电路制造工作程序的所述第二工具日志变量结果进行比较,所述分配所述第一工具日志变量相似性值或所述计算所述工作程序相似性值中的至少一个是通过处理装置执行的；以及基于符合预定条件计算出的工作程序相似性值,在所述集成电路制造工具上执行所述第一集成电路制造工作程序或所述第二集成电路制造工作程序以作为形成集成电路结构的部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于流体喷射设备的集成电路和流体喷射设备
{Author}: S·A·林恩;J·M·加德纳
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 惠普发展公司,有限责任合伙企业
{Date}: 2023-01-13
{Notes}: CN113329881B
{Abstract}: 一种用于驱动多个流体致动设备的集成电路,包括接口、数字电路、模拟电路和控制逻辑。数字电路向接口输出数字信号。模拟电路向接口输出模拟信号。控制逻辑启用数字电路或模拟电路。
{Subject}: 1.一种用于流体喷射设备的集成电路,所述流体喷射设备包括多个流体致动设备,所述集成电路包括：接口；数字电路,所述数字电路用于向所述接口输出数字信号；模拟电路,所述模拟电路用于向所述接口输出模拟信号；以及控制逻辑,所述控制逻辑用于启用所述数字电路或所述模拟电路使得所述数字电路或所述模拟电路的输出能够通过接口读取,其中,所述接口用于与单个打印机侧触点相接触,以将信号传送到所述单个打印机侧触点和从所述单个打印机侧触点传送信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括存储器单元的集成电路
{Author}: S·A·林恩;J·M·加德纳;M·W·坎比
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 惠普发展公司,有限责任合伙企业
{Date}: 2023-01-13
{Notes}: CN113412194B
{Abstract}: 一种用于驱动多个流体致动设备的集成电路包括多个存储器单元、选择电路、配置逻辑和控制逻辑。每个存储器单元对应于流体致动设备。所述选择电路选择流体致动设备和对应于所选流体致动设备的存储器单元。所述配置逻辑启用或禁用对所述多个存储器单元的访问。所述控制逻辑基于所述配置逻辑的状态来激活所选流体致动设备或者对与所选流体致动设备相对应的存储器单元进行访问。
{Subject}: 1.一种用于包括多个流体致动设备的流体喷射设备的集成电路,所述集成电路包括：多个存储器单元,每个存储器单元对应于流体致动设备；选择电路,所述选择电路用于选择流体致动设备和对应于所选流体致动设备的存储器单元；配置逻辑,所述配置逻辑用于启用或禁用对所述多个存储器单元的访问；以及控制逻辑,所述控制逻辑用于基于所述配置逻辑的状态来激活所述所选流体致动设备或者对与所述所选流体致动设备相对应的存储器单元进行访问。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种面向集成电路测试的悬臂式探针及探针台
{Author}: 汪飞;黄俊龙;陈木久;刘晶云;陈巧;孙江永
{Author Address}: 518000 广东省深圳市龙华区观澜街道大富工业区20号硅谷动力·智能终端产业园A11栋501
{Subsidiary Author}: 深圳市卓汉材料技术有限公司
{Date}: 2023-01-13
{Notes}: CN114594373B
{Abstract}: 本申请涉及集成电路测试技术领域,公开了一种面向集成电路测试的悬臂式探针及探针台,悬臂式探针包括连接件、悬臂梁和针尖；悬臂梁为长条型；针尖垂直固定连接于悬臂梁朝向集成电路器件的一面且靠近悬臂梁的自由端；连接件垂直于悬臂梁朝向集成电路器件的一面,连接件的侧面的一端固定连接于悬臂梁的根部,另一端与针尖的朝向相背设置；悬臂梁朝向集成电路器件的一面为平面,悬臂梁在垂直方向上的厚度从根部到自由端逐渐减小。本申请具有针尖纵向位移大,对表面接触点高低不平的集成电路器件测试的适用范围大的效果。
{Subject}: 1.一种面向集成电路测试的悬臂式探针,其特征在于,包括：连接件、悬臂梁和针尖；所述悬臂梁为长条型；所述针尖垂直固定连接于所述悬臂梁朝向集成电路器件的一面且靠近所述悬臂梁的自由端；所述连接件垂直于所述悬臂梁朝向集成电路器件的一面,所述连接件的侧面的一端固定连接于所述悬臂梁的根部,另一端与所述针尖的朝向相背设置；所述悬臂梁朝向集成电路器件的一面为平面,所述悬臂梁在垂直方向上的厚度从所述根部到所述自由端逐渐减小；所述悬臂梁背对集成电路器件的一面呈抛物线型,所述悬臂梁在垂直方向上的厚度满足,为所述悬臂梁在垂直方向上的厚度,为比例系数,为所述自由端到所述悬臂梁背对集成电路器件一面上任一点的厚度方向所在直线的距离,所述比例系数的计算公式为,为悬臂梁根部的厚度,为所述悬臂梁朝向集成电路器件的一面的长度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路制造用表面处理装置
{Author}: 张阳阳
{Author Address}: 518100 广东省深圳市宝安区新桥街道上寮社区上寮寮丰路9号广场1号1706
{Subsidiary Author}: 深圳市益顺方电子有限公司
{Date}: 2023-01-13
{Notes}: CN115591696A
{Abstract}: 本发明涉及一种处理装置,尤其涉及一种集成电路制造用表面处理装置。技术问题：提供一种能够实现自动对集成电路进行打磨和喷漆的集成电路制造用表面处理装置。一种集成电路制造用表面处理装置,包括有工作箱、磨砂板、箱盖、支撑架、送料机构和打磨机构,支撑架顶部设有工作箱,工作箱后部中间的下部开有方槽,工作箱顶部盖有箱盖,工作箱内设有送料机构,工作箱内设有打磨机构,打磨机构的部件上滑动式连接有磨砂板。本发明采用推动集成电路的方式,将集成电路卡进送料板,然后将送料板慢慢靠近推料板,进而使得卡紧块能够对送料板进行固定。
{Subject}: 1.一种集成电路制造用表面处理装置,其特征是,包括有工作箱(1)、磨砂板(11)、箱盖(12)、支撑架(3)、送料机构(4)、处理机构(5)和打磨机构(6),支撑架(3)顶部设有工作箱(1),工作箱(1)后部中间的下部开有方槽,工作箱(1)顶部盖有箱盖(12),工作箱(1)内设有送料机构(4),工作箱(1)内设有处理机构(5),工作箱(1)内设有打磨机构(6),打磨机构(6)的部件上滑动式连接有磨砂板(11)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 增量式磁编码器抗干扰电路设计方法和增量式磁编码器
{Author}: 于广华;潘月斗;江万青
{Author Address}: 101300 北京市顺义区仁和镇顺强路1号2幢1层
{Subsidiary Author}: 北京麦格纳材科技有限公司
{Date}: 2023-01-13
{Notes}: CN115597635A
{Abstract}: 本发明涉及编码器抗干扰技术领域,特别是指增量式磁编码器抗干扰电路设计方法和增量式磁编码器,所述方法包括：S1、检测出安装在所述增量式磁编码器转轴上的磁鼓元件随着转轴旋转而产生的磁场变化,输出相应的电压信号；S2、对所述电压信号进行处理得到三路脉冲信号A、B和Z；S3、对于每路脉冲信号,设计ASIC抗干扰滞环比较方法,实现增量式磁编码器信号由单路输出到双路差分输出；S4、对所述双路差分输出的信号进行分析,输出得到所述转轴的物理信息。采用本发明提高了增量式磁编码器的可靠性和抗干扰能力。
{Subject}: 1.一种增量式磁编码器抗干扰电路设计方法,其特征在于,所述方法包括：S1、检测出安装在所述增量式磁编码器转轴上的磁鼓元件随着转轴旋转而产生的磁场变化,输出相应的电压信号；S2、对所述电压信号进行处理得到三路脉冲信号A、B和Z；S3、对于每路脉冲信号,设计ASIC抗干扰滞环比较方法,实现增量式磁编码器信号由单路输出到双路差分输出；S4、对所述双路差分输出的信号进行分析,输出得到所述转轴的物理信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于双层优化的大规模集成电路布局优化方法
{Author}: 赵宏;唐凌;刘静
{Author Address}: 510555 广东省广州市黄埔区中新知识城海丝中心B5、B6、B7栋
{Subsidiary Author}: 西安电子科技大学广州研究院
{Date}: 2023-01-13
{Notes}: CN115600537A
{Abstract}: 本发明涉及芯片布局优化技术领域,具体的说是一种基于双层优化的大规模集成电路布局优化方法,包括参数设置,cell社团划分,初始化上层优化设置,下层变异操作,评估适应值,返回上层cell社团排列顺序下的最佳适应值,上层变异操作,对目前排行第一的解进行cell位置优化；本发明通过结合前期社团划分、中期在线优化、后期精细局部搜索来有效地解决当前芯片设计中cell的布局问题,前期社团划分结合了复杂网络模体概念,减少了社团检测算法的复杂度,中期在线优化过程采用了一种双层优化的方法,后期精细布局搜索只对最后解集中的最优解进行,在保证算法的效率的同时,降低了算法的复杂度,减少了算法运行时间,节约企业成本。
{Subject}: 1.一种基于双层优化的大规模集成电路布局优化方法,其特征在于,包括以下步骤：1)参数设置：设置上层优化的种群规模分别为Ntop,下层变异操作次数为T,社团检测划分的社团数为c,需要放置的cell数目假设为C；2)cell社团划分：对需要放置的全部cell根据设计要求进行拓扑连接,形成网络结构后,利用网络社团检测算法进行社团划分,将物理连接紧密的cell组成一个cell社团,布局时同时放置,在划分组合过程中,减少社团间cell的布线长度；3)初始化上层优化设置,产生Ntop个上层解：上层优化解的编码方式采用序列编码,编码长度与步骤2中划分的社团数c相同,编码的顺序代表了cell社团的放置顺序,每个团在放置过程中,需在放置区域内从上往下,从左往右依次放置；4)初始化下层优化设置,对上层解进行优化：对上层已确定了编码顺序的Ntop个个体,在下层优化对其每一个个体采用变邻域搜索算子进行优化,设定每个个体的变异操作进行次数为T；5)下层变异操作,上层优化的cell社团放置区域中的cell排布是完全随机的,没有考虑cell社团间的关系,因此交换cell位置能够优化布局空间,主要执行以下两种变邻域搜索操作：a)选取一个cell社团作为操作的对象,随机交换其中的两个cell的位置,交换完成后,需要重新计算该cell社团的放置区域大小；b)随机选取一个cell,将其插入该cell所在放置区域的任一位置,插入完成后,需要重新计算该cell社团的放置区域大小；6)评估适应值,并使用确定性拥挤法选择个体,即子个体与父个体直接进行竞争的模式,选取二者中较优解进入下一代,每次完成步骤5的操作后,算法都会对产生的新个体进行适应值评估,若在步骤5中,放置区域未进行改变,则只需计算与该放置区域所相关的适应值,而不需要统计所有的适应值,若放置区域已经改变,则需计算整个连接结构的适应值；7)返回上层cell社团排列顺序下的最佳适应值,步骤4-7通过分布式并行计算,将下层对Ntop个个体的优化分配到多个线程中；8)上层变异操作：根据下层优化返回的个体最佳适应值,选取适应值排行的0.5Ntop的个体进行变异操作,生成0.5Ntop的新的上层解加入种群,替换适应值落后的0.5Ntop个个体；9)判断是否满足终止条件,若不满足,进入步骤5,对当前解集中的上层解进行最优适应值评估,若满足,则选取当前解集中,适应值最优的个体进入下一步骤；10)对目前排行第一的解进行cell位置优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计方法及装置
{Author}: 陈川江;唐力;白黎;赵康
{Author Address}: 230000 安徽省合肥市经济技术开发区空港工业园兴业大道388号
{Subsidiary Author}: 长鑫存储技术有限公司
{Date}: 2023-01-13
{Notes}: CN115600544A
{Abstract}: 本发明公开了一种集成电路设计方法及装置。布图包括：S1对具有原始金属走线的电路布图加载电源填充；S2,检查当前布图中是否包括存在间距错误的区域；若存在则进入S3,若不存在,则输出布图；S3对每个存在间距错误的区域对应的电源填充图案裁剪掉一预定间距宽度delta,返回S2。本发明能够能帮助布局工程师高效的解决布图上由添加电源填充所导致的金属间距错误,节约了时间。经过工具修复的布图模块,能在修正间距错误的同时最大限度的保留加入的电源填充网格。
{Subject}: 1.一种集成电路设计方法,其特征在于,包括：S1,对具有原始金属走线的布图加载电源填充；S2,检查当前布图中是否包括存在间距错误的区域；若存在则进入S3,若不存在,则输出布图；S3,对每个存在间距错误的区域对应的电源填充图案裁剪掉一预定间距宽度,返回S2。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于网格剖分确定集成电路版图设计缺陷的精准检测方法
{Author}: 唐章宏
{Author Address}: 100193 北京市海淀区东北旺北京中关村软件园孵化器1号楼B座一层1106室
{Subsidiary Author}: 北京智芯仿真科技有限公司
{Date}: 2023-01-13
{Notes}: CN115600549A
{Abstract}: 本发明公开了基于网格剖分确定集成电路版图设计缺陷的精准检测方法,首先填写集成电路原理图中电路节点的网络编号,并标定出电路节点在版图中对应的位置；然后,将版图中的走线、由过孔引起的焊盘以及隔离垫片转换为版图多边形并与原始定义的覆铜多边形进行布尔操作,形成统一的版图多边形,基于统一的版图多边形及其边,生成带约束的三角形网格剖分；最后,对带约束的三角形网格剖分进行遍历并进行网络编号填充,根据电路节点在版图中对应的各位置点所属的三角形,获取各位置点的网络编号,并将各位置点的网络编号与集成电路原理图中电路节点的网络编号对应,根据对应结果判断出设计缺陷,从而实现对集成电路版图设计缺陷的精准检测。
{Subject}: 1.基于网格剖分确定集成电路版图设计缺陷的精准检测方法,其特征在于：获取集成电路原理图和对应的集成电路版图；填写集成电路原理图中电路节点的网络编号；根据所述集成电路原理图和所述集成电路版图的位置关系标定出所述集成电路原理图中的电路节点在集成电路版图中对应的位置,并将所述位置作为集成电路版图的电路节点；将所述集成电路版图中的走线、由过孔引起的焊盘以及隔离垫片转换为版图多边形并与原始定义的覆铜多边形进行多边形布尔运算,形成统一的版图多边形；根据所述版图多边形和所述集成电路版图中的电路节点,生成带约束的三角形网格剖分；对带约束的三角形网格剖分进行遍历并进行网络编号填写；根据所述集成电路原理图中的电路节点在所述集成电路版图中对应的位置点所关联的三角形获取所述位置点的网络编号；将集成电路版图中电路节点的网络编号与集成电路原理图中电路节点的网络编号进行比较判断,根据判断结果确定所述集成电路版图是否有设计缺陷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于端口电阻确定集成电路版图设计缺陷的精准检测方法
{Author}: 唐章宏
{Author Address}: 100193 北京市海淀区东北旺北京中关村软件园孵化器1号楼B座一层1106室
{Subsidiary Author}: 北京智芯仿真科技有限公司
{Date}: 2023-01-13
{Notes}: CN115600550A
{Abstract}: 本发明公开了基于端口电阻确定集成电路版图设计缺陷的精准检测方法,通过填写集成电路原理图中电路节点的网络编号,标定出集成电路原理图中的电路节点在版图中对应的位置；然后将版图中的走线和隔离垫片等结构转换为版图多边形并进行布尔操作,形成统一的版图多边形后,对每层集成电路版图进行网格剖分,基于网格剖分形成的场域,采用有限元法形成有限元刚度矩阵；反复利用星形-三角形变换法消除有限元方程组对应的有限元刚度矩阵中除标定的电路节点形成的端口之外的内部节点,形成与标定的电路节点对应的端口导纳矩阵；通过检测导纳矩阵中与关联矩阵对应的电路节点之间的导纳值,从而检测出电路节点间的导通性是否合格。
{Subject}: 1.基于端口电阻确定集成电路版图设计缺陷的精准检测方法,其特征在于：包括以下步骤：获取集成电路原理图和对应的集成电路版图；根据所述集成电路原理图构建关联矩阵并填写所述集成电路原理图中电路节点的网络编号；根据所述集成电路原理图标定出所述集成电路版图的电路节点；根据所述集成电路版图的走线、由过孔引起的焊盘以及隔离垫片形成统一的版图多边形；基于统一的版图多边形和所述集成电路版图的电路节点对每层集成电路版图进行网格剖分,使得所述集成电路版图中的电路节点在网格剖分中的节点编号在前且与集成电路原理图中所有电路节点编号一致；基于多层集成电路叠层结构的特点将三维的多层集成电路等效为多层的二维结构,基于网格剖分形成的场域,采用有限元法形成整个集成电路的有限元刚度矩阵；反复利用星形-三角形变换法消除有限元方程组对应的有限元刚度矩阵中除标定的电路节点形成的端口之外的内部节点,形成与标定的电路节点对应的端口导纳矩阵；通过检查关联矩阵与端口导纳矩阵的一致性确定待检测集成电路版图连通的正确性,即从所述关联矩阵选取任意两个待测电路节点,根据所述端口导纳矩阵检查所述待测电路节点的导纳值,基于预先设定的导纳阈值对所述待测电路节点的导纳值进行连通性检测,得到检测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 带电荷泵的电源管理集成电路
{Author}: 乔娟;任晨晓;王跃
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 瑞萨电子美国有限公司
{Date}: 2023-01-13
{Notes}: CN115603566A
{Abstract}: 本公开的实施例涉及带电荷泵的电源管理集成电路。在一个实施例中,公开了一种包括电源管理集成电路(PMIC)的装置。PMIC包括由第一电源供电并被配置为生成第一输出的电压调节器和由第二电源供电并被配置为生成第二输出的电荷泵。电源管理集成电路的偏置电压输出是至少部分地基于第一输出和第二输生成的。电荷泵被配置为至少部分地基于偏置电压输出与参考电压之间的比较来调整第二输出。
{Subject}: 1.一种装置,包括：电源管理集成电路,包括：电压调节器,由第一电源供电并被配置为生成第一输出；以及电荷泵,由第二电源供电并被配置为生成第二输出,所述电源管理集成电路的偏置电压输出是至少部分地基于所述第一输出和所述第二输出生成的,所述电荷泵被配置为至少部分地基于所述偏置电压输出与参考电压之间的比较来调整所述第二输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及电源电路
{Author}: 薮崎纯
{Author Address}: 日本神奈川县
{Subsidiary Author}: 富士电机株式会社
{Date}: 2023-01-13
{Notes}: CN115603580A
{Abstract}: 本发明提供一种无论外部状态如何变化都能够适当地控制电源电路的集成电路。集成电路对根据输入电压生成规定电平的输出电压的电源电路的晶体管进行驱动,所述电源电路具有：包含初级线圈、次级线圈和辅助线圈的变压器；及控制流过所述初级线圈的电流的所述晶体管,该集成电路具有：被施加有与来自所述辅助线圈的电压相对应的电源电压的第一端子；被施加有与所述输出电压相对应的反馈电压的第二端子；在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压的第三端子；基于所述晶体管截止时的所述第三端子的电压对用于检测所述辅助线圈中产生的电压的检测电路是否连接在所述第三端子与所述辅助线圈之间进行判定的第一判定电路；以及基于所述第二端子和所述第三端子的电压、和所述第一判定电路的判定结果来控制所述晶体管的开关的开关控制电路。
{Subject}: 1.一种集成电路,该集成电路对电源电路的晶体管进行驱动,所述电源电路根据输入电压生成规定电平的输出电压,该电源电路包括：变压器,该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管,该晶体管控制流过所述初级线圈的电流,所述集成电路的特征在于,具有：第一端子,该第一端子被施加了与来自所述辅助线圈的电压相对应的电源电压；第二端子,该第二端子被施加了与所述输出电压相对应的反馈电压；第三端子,该第三端子在所述晶体管导通时被施加了与流过所述晶体管的电流相对应的电压；第一判定电路,该第一判定电路基于所述晶体管截止时所述第三端子的电压,对用于检测所述辅助线圈中产生的电压的检测电路是否连接在所述第三端子与所述辅助线圈之间进行判定；以及开关控制电路,该开关控制电路基于所述第二端子和第三端子的电压以及所述第一判定电路的判定结果,来控制所述晶体管的开关。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及电源电路
{Author}: 薮崎纯
{Author Address}: 日本神奈川县
{Subsidiary Author}: 富士电机株式会社
{Date}: 2023-01-13
{Notes}: CN115603581A
{Abstract}: 本发明提供根据负载的状态适当地控制电源电路的晶体管的集成电路。集成电路对电源电路的晶体管进行驱动,所述电源电路根据输入电压针对负载生成规定电平的输出电压,所述电源电路具有：包含初级线圈、次级线圈和辅助线圈的变压器；以及控制流过所述初级线圈的电流的所述晶体管,该集成电路具有：对所述负载的状态是重负载还是轻负载进行判定的第一判定电路；对在晶体管截止时所述次级线圈的电流是不为零的连续模式、或在晶体管截止时所述次级线圈的电流是为零的不连续模式进行判定的第二判定电路；输出振荡信号的振荡电路；及在所述负载的状态是轻负载时,基于所述第二判定电路的判定结果和所述振荡信号来控制所述晶体管的开关,在所述负载的状态是重负载时,与所述第二判定电路的判定结果无关、而是基于所述振荡信号来控制所述晶体管的开关的开关控制电路。
{Subject}: 1.一种集成电路,该集成电路对电源电路的晶体管进行驱动,所述电源电路根据输入电压针对负载生成规定电平的输出电压,所述电源电路具有：变压器,该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管,该晶体管控制流过所述初级线圈的电流,所述集成电路的特征在于,具有：第一判定电路,该第一判定电路对所述负载的状态是重负载还是轻负载进行判定；第二判定电路,该第二判定电路对在所述晶体管截止时所述次级线圈的电流是不为零的连续模式、或在所述晶体管截止时所述次级线圈的电流是为零的不连续模式进行判定；振荡电路,该振荡电路输出振荡信号；以及开关控制电路,该开关控制电路在所述负载的状态是轻负载的情况下,基于所述第二判定电路的判定结果和所述振荡信号来控制所述晶体管的开关,在所述负载的状态是重负载的情况下,与所述第二判定电路的判定结果无关、而是基于所述振荡信号来控制所述晶体管的开关。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装结构及封装方法
{Author}: 潘英环
{Author Address}: 518033 广东省深圳市福田区福田街道福山社区彩田南路2030号澳新亚大厦2603
{Subsidiary Author}: 瓴承家办(深圳)科技有限公司
{Date}: 2023-01-13
{Notes}: CN115602546A
{Abstract}: 本发明属于集成电路制造领域,具体的说是一种集成电路封装结构及封装方法；包括箱体、主门、副门、隔板和托盘；所述箱体的开口处铰接有主门,所述主门开设有多个通槽,所述通槽的内部铰接有副门,所述箱体的内部固接有多个隔板,多个所述隔板与多个通槽一一对应,所述隔板的顶面滑动设置有托盘；工作时,待干燥的引线框架生产出来后,均匀摆放到新的托盘的顶面,打开空闲的隔板所对应的副门,将新的托盘放到空闲的隔板顶面,关闭副门,进行恒温干燥；充分地利用了烘烤箱的空闲烘烤干燥空间,提高了烘烤箱的整体利用率,降低了能源的消耗,降低了集成电路制造的成本；同时,降低了待干燥的集成电路的等待时间,提高了集成电路的整体质量。
{Subject}: 1.一种集成电路封装方法,其特征在于：封装方法包括以下步骤：A1：将已制有电路图形的硅片切割分离成单个电路图形的集成电路芯片,并进行检测；A2：把集成电路芯片通过导电胶固定到引线框架上的指定位置；A3：使用热超声波键合,将集成电路芯片的电极与引线框架的引脚连接；A4：将安装集成电路芯片的引线框架放置到模具内,通过压机推动模具合模,用注塑的方式将预热后的液态树脂注入模具内,带树脂凝固后,进行脱模；A5：将封装后的引线框架放入烘烤箱内,控制175℃,恒温烘烤干燥8h；A6：使用切筋成型机将引线框架上独立的集成电路剪切下,经过测试、包装,得到集成电路成品。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路晶圆自动对位的上下料装置
{Author}: 林坚;王彭
{Author Address}: 215000 江苏省苏州市相城区元和万里路88号4号楼1楼104室
{Subsidiary Author}: 泓浒(苏州)半导体科技有限公司
{Date}: 2023-01-13
{Notes}: CN115602595A
{Abstract}: 本发明涉及晶圆自动对位技术领域,且公开了一种集成电路晶圆自动对位的上下料装置,包括固定框架,所述固定框架的顶部分别固定装配有控制器、校准器、第一移动组件和第二移动组件。通过控制器控制第一移动组件,利用斜面设计的吸附面将晶圆的外沿进行吸附,使晶圆移动至校准器顶部,利用气压吸附的方法解决传统的设备通过多根夹臂对晶圆进行夹持,会使晶圆出现变形的问题,另一方面通过气压监测器对夹杆与晶圆吸附的气密性进行监控,使气压监测器数据异常时,控制器可控制升缩设备进行移动,使夹板对晶圆进行气动夹持,与吸附面吸附夹持相结合保证晶圆的稳定性,避免晶圆掉落。
{Subject}: 1.一种集成电路晶圆自动对位的上下料装置,包括固定框架(1),其特征在于：所述固定框架(1)的顶部分别固定装配有控制器(2)、校准器(3)、第一移动组件(4)和第二移动组件(5),所述固定框架(1)的内壁底部分别固定装配有安装板(8)和第一气泵(9),所述安装板(8)上分别固定装配有升降组件(6)和运输组件(7),所述升降组件(6)的顶部设置有晶圆(10),所述第一气泵(9)通过气压监测器(4009)与夹具组件(4011)连接,夹具组件(4011)上设有夹杆(40113),夹杆(40113)的底部开设有吸附面(40115),夹杆(40113)底部开设的吸附面(40115)为斜面,所述夹具组件(4011)上的每个夹杆(40113)均通过一根管道与第一气泵(9)连通,其中,气压监测器(4009)用于对每个夹杆(40113)对应的管道的气压分别监测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 存储器内计算操作的自适应字线欠驱动控制
{Author}: K·J·多里;N·乔拉;P·库玛;M·阿尤蒂亚瓦斯;H·拉瓦特
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际有限公司
{Date}: 2023-01-13
{Notes}: CN115602227A
{Abstract}: 本公开的实施例涉及存储器内计算操作的自适应字线欠驱动控制。存储器内计算电路包括具有SRAM单元的存储器阵列,SRAM单元通过字线以行连接并且通过位线以列连接。每个行包括由自适应电源电压供电的字线驱动电路。行控制器电路同时致动并行字线以用于存储器内计算操作。列处理电路响应于同时致动来处理位线上产生的模拟电压,以生成用于存储器内计算操作的决策输出。电压生成器电路生成自适应电源电压,以用于在同时致动期间为字线驱动电路供电。自适应电源电压的电平取决于集成电路工艺和/或温度条件来进行调制,以便优化字线欠驱动性能,并且抑制不希望的存储器单元数据翻转。
{Subject}: 1.一种存储器内计算电路,包括：存储器阵列,所述存储器阵列包括以具有多个行和多个列的矩阵布置的多个静态随机存取存储器SRAM单元,每个行包括连接到所述行的所述SRAM单元的字线,并且每个列包括连接到所述列的所述SRAM单元的至少一条位线；用于每个行的字线驱动电路,所述字线驱动电路具有被连接以驱动所述行的所述字线的输出,其中所述字线驱动电路由自适应电源电压供电；行控制器电路,所述行控制器电路被配置为通过将脉冲经由所述字线驱动器电路施加到所述字线来同时致动所述多条字线,以用于存储器内计算操作；列处理电路,所述列处理电路连接到每个列的所述至少一条线,并被配置为响应于所述多条字线的同时致动来处理所述位线上产生的模拟电压,以生成用于所述存储器内计算操作的决策输出；以及电压生成器电路,所述电压生成器电路被配置为在用于所述存储器内计算操作的所述多条字线的同时致动期间,生成用于为所述字线驱动电路供电的所述自适应电源电压,所述自适应电源电压具有取决于集成电路工艺和/或温度条件的电平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种起振电路、集成电路及芯片
{Author}: 王志刚;邵志刚
{Author Address}: 610000 四川省成都市高新区府城大道西段399号6栋1单元12楼14号
{Subsidiary Author}: 成都本原聚能科技有限公司
{Date}: 2023-01-13
{Notes}: CN115603709A
{Abstract}: 本发明的一种起振电路、集成电路及芯片,一种起振电路,其特征在于,包括,起振模块、峰值检测模块；具有比较模块与调控电路的调节模块；电源接入端与时钟信号输出端；其中,所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块,电源接入端通过串联电流源与PMOS管的源极电连接,本发明通过设置多个比较模块,通过让峰值电压与多个参考电压,分多次对起振电路的电流进行减小,避免一次调节电流给数字基带电路带来较大的抖动。本发明通过对PMOS管的栅极电压进行逐级调节,先初级调节,然后再次初级调节,最后进行微调,相对于等量调节的方法,本发明增加了调节的精度。
{Subject}: 1.一种起振电路,其特征在于,包括,起振模块、峰值检测模块；具有比较模块与调控电路的调节模块；电源接入端与时钟信号输出端；其中,所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块,电源接入端通过串联电流源与PMOS管的源极电连接,PMOS管的漏极为接地端,PMOS管的栅极为时钟信号输出端,PMOS管的栅极分别与偏置电压模块、晶体电连接,晶体的另一端与PMOS管的漏极电连接,电容的两端分别与PMOS管的源极与栅极电连接,开关件与可变电流源串联后并联在固定电流源的两端,使得开关件接收第一信号时,并联在固定电流源两端的开关件与可变电流源电路连通,开关件接收第二信号时,并联在固定电流源两端的开关件与可变电流源电路断开；PMOS管的栅极与峰值检测模块电连接,峰值检测模块的输出与比较模块电连接,比较模块的输出与调控电路电连接,调控电路的输出与开关件电连接,调控电路用于将比较模块的输出传输给起振电路；比较模块具有参考电压接入端,参考电压接入端用于接入参考电压,当峰值电压大于参考电压时,比较模块输出第二信号,当峰值电压小于参考电压时,比较模块输出第一信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 发送装置、接收装置、通信方法以及集成电路
{Author}: 吉村友树;铃木翔一;相羽立志;刘丽清;大内涉;林贵志;今村公彦
{Author Address}: 日本国大阪府堺市堺区匠町1番地
{Subsidiary Author}: 夏普株式会社;鸿颖创新有限公司
{Date}: 2023-01-13
{Notes}: CN115603861A
{Abstract}: 将传输块分割为一个或多个码块,具备：编码部,对一个或多个码块进行编码并生成编码比特；以及发送部,使用信道来发送编码比特,至少基于由一个或多个码块的编码生成的编码比特的结合来给出复用比特,编码部优先在第一轴将复用比特映射至矩阵,优先在第一轴或第二轴从矩阵获取(read：读出)复用比特,至少基于对规定的信道应用的信号波形是否是OFDM,来给出在从矩阵获取(read：读出)复用比特时优先在第一轴以及第二轴中的哪一个。
{Subject}: 1.一种发送装置,所述发送装置具备：码块分割部,所述码块分割部基于附加有CRC比特的传输块的第一大小,确定是否将附加有所述CRC比特的传输块分割为多个码块,且所述码块分割部输出一个码块或所述多个码块；以及编码部,所述编码部根据针对所输出的所述一个码块应用LDPC符号或者针对所输出的所述多个码块中的每一个应用所述LDPC符号,来生成编码比特,在所述第一大小大于第二大小的情况下,将附加有所述CRC比特的传输块分割为所述多个码块,所述第二大小是基于用于所述LDPC符号的矩阵的生成方法是第一生成方法,还是与所述第一生成方法不同的第二生成方法来给出的,在用于所述LDPC符号的矩阵的生成方法是所述第一生成方法的情况下,从第一值和第二值中选择作为所述第二大小的所述第一值,在用于所述LDPC符号的矩阵的生成方法是所述第二生成方法的情况下,从所述第一值和所述第二值中选择作为所述第二大小的所述第二值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路无源部件的场感知金属填料
{Author}: Z·阿麦德;S·斯雷克兰
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德克萨斯仪器股份有限公司
{Date}: 2023-01-13
{Notes}: CN115602428A
{Abstract}: 本申请题为“用于集成电路无源部件的场感知金属填料”。一种集成电路包括具有第一金属特征件(510)和第二金属特征件(512)的无源部件(504),第一金属特征件(510)和第二金属特征件(512)在其间限定内部区域(540)。该集成电路还包括一组间隔金属填料线(532),该组间隔金属填料线延伸跨过内部区域(540)并且定向为承载与由第一金属特征件(510)和第二金属特征件(512)承载的电流正交的电流。
{Subject}: 1.一种集成电路,包括：无源部件,其具有第一金属特征件和第二金属特征件,所述第一金属特征件和所述第二金属特征件在其间限定内部区域；以及一组间隔金属填料线,其延伸跨过所述内部区域并且定向为承载与由所述第一金属特征件和所述第二金属特征件承载的电流正交的电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置的检测系统、信号源及电源供应装置
{Author}: 黄崇玮;沈惟德;廖家平;刘凯莉
{Author Address}: 中国台湾新北市
{Subsidiary Author}: 南亚科技股份有限公司
{Date}: 2023-01-13
{Notes}: CN115598493A
{Abstract}: 本公开提供一种集成电路装置的检测系统、信号源及电源供应装置。该信号源提供多个供应电压和一编程电压予多个半导体芯片群组。该信号源包括一电源供应装置和一开关集合。该电源供应装置经配置以产生一附加电压、多个基础电压及该编程电压；该开关集合配置在该电源供应装置与该等半导体芯片群组之间,并将该附加电压和该等基础电压转换成为该等供应电压。
{Subject}: 1.一种信号源,包括：一电源供应装置,经配置以产生一附加电压、多个基础电压及一编程电压；以及一开关集合,配置在该电源供应装置与该等半导体芯片群组之间,将该附加电压和该等基础电压转换成多个供应电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版本确定方法、电路、电子设备和芯片
{Author}: 周世聪;原义栋;沈红伟;金荣;刘晓艳;伍苹;施景超
{Author Address}: 100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼
{Subsidiary Author}: 北京智芯微电子科技有限公司
{Date}: 2023-01-13
{Notes}: CN115598501A
{Abstract}: 本公开涉及集成电路技术领域,具体涉及一种集成电路版本确定方法、电路、电子设备和芯片,所述集成电路版本确定方法包括在所述晶圆中的第一模拟集成电路的第一输入端口设置包括第一上拉电阻或第一下拉电阻的第一电阻,在所述晶圆中的第一模拟集成电路的第二输入端口设置包括第二上拉电阻或第二下拉电阻的第二电阻,获取所述第一电阻和第二电阻的阻值比；根据所述第一电阻和第二电阻的阻值比确定所述第一模拟集成电路的版本,从而无需额外设置测试引脚,也无需用显微镜观察模拟集成电路的芯片表面的标识来进行版本识别,提高了封装可操作性。
{Subject}: 1.一种集成电路版本确定方法,应用于以多项目晶圆方式制备得到晶圆,所述晶圆中至少包括一个模拟集成电路,其特征在于,包括：在所述晶圆中的第一模拟集成电路的第一输入端口设置第一电阻,所述第一电阻包括第一上拉电阻或第一下拉电阻,在所述晶圆中的第一模拟集成电路的第二输入端口设置第二电阻,所述第二电阻包括第二上拉电阻或第二下拉电阻；获取所述第一电阻和第二电阻的阻值比；根据所述第一电阻和第二电阻的阻值比确定所述第一模拟集成电路的版本。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试连接装置
{Author}: 刘本强;陈翔;吴涛
{Author Address}: 277000 山东省枣庄市高新区兴城街道复元三路润东产业园4号楼2层
{Subsidiary Author}: 山东虹芯电子科技有限公司
{Date}: 2023-01-13
{Notes}: CN115598508A
{Abstract}: 本发明属于集成电路测试领域,尤其是一种集成电路测试连接装置,针对现有的集成电路测试连接装置长时间运行时,内部温度过高降低装置的使用年限,且防尘效果不好,另外在对不同的集成电路进行测试时,容易出现接触不牢靠的情况的问题,现提出如下方案,其包括底座,所述底座的顶部固定连接有两个侧板,两个侧板的顶部固定连接有同一个顶板,顶板的一侧固定安装有电机,两个侧板中的一个侧板上开设有第一滑槽,第一滑槽内滑动安装有第一滑块,本发明可以有效的保证每一个接触杆都可以有效的与集成电路进行接触,有效的对测试中的集成电路板进行降温和除尘,提升使用的寿命。
{Subject}: 1.一种集成电路测试连接装置,包括底座(1),其特征在于,所述底座(1)的顶部固定连接有两个侧板(2),两个侧板(2)的顶部固定连接有同一个顶板(3),顶板的一侧固定安装有电机(4),两个侧板(2)中的一个侧板(2)上开设有第一滑槽,第一滑槽内滑动安装有第一滑块(5),第一滑块(5)的一侧固定连接有连接杆(6),连接杆(6)的一端固定连接有测试接触板(7),底座(1)的一侧固定连接有收纳壳体(8),收纳壳体(8)内设置有散热机构,电机(4)与第一滑块(5)和散热机构相配合,底座(1)的顶部设置集成电路板夹持机构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于集成电路的芯片引脚调整装置
{Author}: 姜舒;姜忠峰;廖正洪
{Author Address}: 154007 黑龙江省佳木斯市学府街258号
{Subsidiary Author}: 佳木斯大学
{Date}: 2023-01-13
{Notes}: CN218283562U
{Abstract}: 本实用新型公开了一种基于集成电路的芯片引脚调整装置,包括固定底板,所述固定底板的顶端中部开设有移动槽,所述移动槽的中部固定安装有固定块,所述固定块的中部转动安装有双向螺杆,本实用新型通过将芯片放置在固定底板顶端,拧松螺纹帽,转动双向螺杆,带动移动座向固定底板中间移动,通过两侧的移动座将芯片限位在中间位置,在移动座移动的过程中,芯片引脚会挤压移动片,使顶部的移动片移动,与底部的移动片错开,拧动螺纹帽,将移动片固定,通过移动座移动固定芯片,能够对不同大小的芯片进行固定,通过芯片引脚挤压移动片,方便对不同弯曲位置的引脚的固定,方便后续对引脚的调整和挤压。
{Subject}: 1.一种基于集成电路的芯片引脚调整装置,包括固定底板(1),其特征在于：所述固定底板(1)的顶端中部开设有移动槽(2),所述移动槽(2)的中部固定安装有固定块(3),所述固定块(3)的中部转动安装有双向螺杆(4),所述双向螺杆(4)的中部套接有固定环(5),所述固定底板(1)的中部开设有转动孔(6),所述移动槽(2)的内部对称安装有移动座(7)；所述移动座(7)的中部开设有螺纹孔(8),所述移动座(7)的顶端两端部均安装有螺纹杆(9),所述螺纹杆(9)外部套接有若干移动片(10),所述移动片(10)的两端部均开设有移动孔(11),所述螺纹杆(9)的顶端通过螺纹连接有螺纹帽(12),所述移动座(7)和移动片(10)的一端部均开设有刻度线(13)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路模块化封装结构
{Author}: 符青
{Author Address}: 201620 上海市松江区文汇路1128号1幢
{Subsidiary Author}: 上海贵秦电子有限公司
{Date}: 2023-01-13
{Notes}: CN218286733U
{Abstract}: 本实用新型公开了一种集成电路模块化封装结构,涉及集成电路封装技术领域。包括箱体、三轴移动式3D打印封装仪、支架、控制器,所述三轴移动式3D打印封装仪安装在箱体内,箱体连接支架,箱体安装有导轨,导轨滑动连接第一滑块,第一滑块一侧安装有螺纹套筒,螺纹套筒与箱体内壁可相对滑动,螺纹套筒通过螺纹连接丝杠,丝杠连接箱体上下料电机,箱体上下料电机安装在箱体内壁上；所述支架上安装有旋转上料电机,旋转上料电机连接上料板,上料板上安装有吸盘,吸盘连接气泵,支架上安装有皮带输送机。本实用新型提供一种集成电路模块化封装结构,能够实现自动上下料操作,不需要人工上下料,能够解放劳动力,可提高工作效率。
{Subject}: 1.一种集成电路模块化封装结构,包括箱体(1)、三轴移动式3D打印封装仪(4)、支架(21)、控制器,其特征在于,所述三轴移动式3D打印封装仪(4)安装在箱体(1)内,箱体(1)连接支架(21),箱体(1)安装有导轨(6),导轨(6)滑动连接第一滑块(5),第一滑块(5)一侧安装有螺纹套筒(7),螺纹套筒(7)与箱体(1)内壁可相对滑动,螺纹套筒(7)通过螺纹连接丝杠(8),丝杠(8)连接箱体上下料电机(9),箱体上下料电机(9)安装在箱体(1)内壁上；所述支架(21)上安装有旋转上料电机(14),旋转上料电机(14)连接上料板(15),上料板(15)上安装有吸盘(16),吸盘(16)连接气泵(17),支架(21)上安装有皮带输送机(18)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片的测试工装
{Author}: 胡斌
{Author Address}: 518001 广东省深圳市罗湖区深南东路3016号银都大厦10楼1008室
{Subsidiary Author}: 深圳市富创源科技有限公司
{Date}: 2023-01-13
{Notes}: CN218298332U
{Abstract}: 本实用新型涉及领域,具体公开了一种用于集成电路芯片的测试工装,包括工作台和L型支撑台,工作台上表面开设有第一滑槽,第一滑槽的外壁开设有第一限位槽,第一限位槽上滑动连接有第一滑块,第一滑块的一侧外壁固定连接有第二滑块,第二滑块的上表面固定连接有T型限位板,工作台的两侧外壁贯穿开设有双向丝杆,对T型限位板上的芯片进行夹持,使芯片测试位置位于测试台的正下方,此时打开控制开关,首先控制电动伸缩杆下降使测试台下降至合适位置,然后使用控制开关使测试台运转,测试台控制探针对芯片进行检测,使芯片测试时减少因为放置位置偏移导致测试出错的发生。
{Subject}: 1.一种用于集成电路芯片的测试工装,包括工作台(1)和L型支撑台(4),其特征在于,所述工作台(1)上表面开设有第一滑槽(29),所述第一滑槽(29)的内壁开设有第一限位槽(14),所述第一限位槽(14)内壁滑动连接有第一滑块(13),所述第一滑块(13)的一侧外壁固定连接有第二滑块(11),所述第二滑块(11)的上表面固定连接有T型限位板(8),所述工作台(1)的两侧外壁转动连接有双向丝杆(9),所述T型限位板(8)的一侧外壁固定连接有安装套(10),所述安装套(10)的一侧贯穿开设有第二滑槽(19),所述T型限位板(8)的一侧外壁开设有第三滑槽(21),所述T型限位板(8)的一侧固定连接有安装块(17),所述T型限位板(8)的另一侧固定连接有固定块(12),所述安装块(17)的一侧固定连接有第一弹簧(16),所述第一弹簧(16)的一端固定连接有第三滑块(15),所述第三滑块(15)的一侧固定连接有第一限位块(18),所述第三滑块(15)的另一侧固定连接有第二限位块(20)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体大功率开关器件的驱动集成电路及其应用电路
{Author}: 许申生;陈海兴;孔繁文
{Author Address}: 528306 广东省佛山市顺德区容桂街道小黄圃社区朝桂南路1号高骏科技创新中心3座20楼2004号之一
{Subsidiary Author}: 昂策(佛山)电子有限公司
{Date}: 2023-01-13
{Notes}: CN218298817U
{Abstract}: 本实用新型公开了一种半导体大功率开关器件的驱动集成电路及其应用电路,包括比较单元和驱动单元,在所述比较单元和驱动单元之间还包括选择单元；所述比较单元包括第一比较电路和第二比较电路；所述驱动单元包括第一驱动放大器、第二驱动放大器和推挽电路,所述选择单元用于进行向所述第二驱动放大器输入所述第一比较电平或第二比较电平的选择,以进行驱动控制信号的缓启动模式/常规模式的切换。其驱动集成电路具有缓启动模式和常规模式,其中,缓启动模式可有效控制大功率开关器件的开通程度,限制浪涌大电流的产生。
{Subject}: 1.一种半导体大功率开关器件的驱动集成电路,包括比较单元和驱动单元,其特征在于：在所述比较单元和驱动单元之间还包括选择单元；所述比较单元包括第一比较电路和第二比较电路；所述第一比较电路用于外接驱动控制信号,对所述驱动控制信号的电压和内设的基准电压进行比较,生成第一比较电平；所述第二比较电路用于外接采样电路输出的检测信号,对所述检测信号的电压和内设的所述基准电压进行比较,生成第二比较电平；所述采样电路用于检测半导体大功率开关器件Q4的第一负载端的电压；所述驱动单元包括第一驱动放大器、第二驱动放大器和推挽电路,所述第一驱动放大器的输入端和所述第一比较电路的输出端电连接,所述第二驱动放大器的输入端和所述选择单元的输出端电连接,所述第一驱动放大器的输出端和所述推挽电路的第一输入端电连接,所述第二驱动放大器的输出端和所述推挽电路的第二输入端电连接,所述推挽电路的输出端用于外接所述半导体大功率开关器件Q4的控制端；所述选择单元用于进行向所述第二驱动放大器输入所述第一比较电平或第二比较电平的选择,以进行驱动控制信号的缓启动模式/常规模式的切换；所述驱动单元用于根据选择后的所述驱动控制信号进行半导体大功率开关器件Q4的缓启动模式/常规模式的驱动控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型集成电路
{Author}: 叶逊祥
{Author Address}: 528000 广东省佛山市顺德区容桂容里居委会昌宝西路39号天富来国际工业城二座302号
{Subsidiary Author}: 佛山市顺德区江锋电器有限公司
{Date}: 2023-01-13
{Notes}: CN218299791U
{Abstract}: 本实用新型公开了一种新型集成电路,包括封装体、降温机构、导电机构,其特征在于：降温机构内部上方设有保护体,保护体下方两侧设有海绵垫,保护体内部设有降温油层,海绵垫下方设有胶粘层,保护体上方右侧中间固定有进油口,进油口下方设有进油通道,导电机构中间处设有静电导杆,静电导杆左方固定有金属块,静电导杆右方固定有静电接触板；本一种新型集成电路具有降温快、导电力强、方便拆卸的优点。
{Subject}: 1.一种新型集成电路,包括封装体(1)、降温机构(11)、导电机构(12),其特征在于：所述降温机构(11)内部上方设有保护体(2),所述保护体(2)下方两侧设有海绵垫(3),所述保护体(2)内部设有降温油层(9),所述海绵垫(3)下方设有胶粘层(10),所述保护体(2)上方右侧中间固定有进油口(4),所述进油口(4)下方设有进油通道(8),所述导电机构(12)中间处设有静电导杆(6),所述静电导杆(6)左方固定有金属块(7),所述静电导杆(6)右方固定有静电接触板(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 真延时移相器结构和集成电路装置
{Author}: H-C·林
{Author Address}: 美国马萨诸塞州
{Subsidiary Author}: 美国亚德诺半导体公司
{Date}: 2023-01-13
{Notes}: CN218301365U
{Abstract}: 本公开涉及真延时移相器结构和集成电路装置。示例性真延时移相器结构包括：布置在所述结构的第一层上的信号传导线；第一可切换接地面,包括布置在所述结构的第二层上的第一导电平面；第二可切换接地面,包括布置在所述结构的第三层上的第二导电平面,其中所述第一层、第二层和第三层是所述结构的分离层；耦合在所述第一可切换接地面和第一接地元件之间的第一开关,所述第一接地元件布置在所述第二层上；和耦合在所述第二可切换接地面和第二接地元件之间的第二开关,所述第二接地元件布置在所述第三层上。
{Subject}: 1.一种真延时移相器结构,其特征在于,包括：布置在所述结构的第一层上的信号传导线；第一可切换接地面,包括布置在所述结构的第二层上的第一导电平面；第二可切换接地面,包括布置在所述结构的第三层上的第二导电平面,其中所述第一层、第二层和第三层是所述结构的分离层；耦合在所述第一可切换接地面和第一接地元件之间的第一开关,所述第一接地元件布置在所述第二层上；和耦合在所述第二可切换接地面和第二接地元件之间的第二开关,所述第二接地元件布置在所述第三层上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: K·库马尔;M·库马尔
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际有限公司
{Date}: 2023-01-13
{Notes}: CN218301366U
{Abstract}: 本公开的实施例涉及一种集成电路。一种集成电路包括输入焊盘和施密特触发器。施密特触发器包括：耦接到输入焊盘的输入；第一主晶体管支路,耦接在高电源电压与中间节点之间；充电辅助电路,包括耦接在高电源电压与中间节点之间的第一导电类型的并联晶体管支路；以及第二主晶体管支路,耦接在中间节点与地之间。
{Subject}: 1.一种集成电路,其特征在于,所述集成电路包括：输入焊盘；和施密特触发器,包括：输入,耦接到所述输入焊盘；第一主晶体管支路,耦接在高电源电压与中间节点之间；充电辅助电路,包括耦接在所述高电源电压与所述中间节点之间的第一导电类型的并联晶体管支路；以及第二主晶体管支路,耦接在所述中间节点与地之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 天线调谐电路、发射机集成电路及接收机集成电路
{Author}: 黄鸿
{Author Address}: 400020 重庆市江北区鱼嘴镇长安汽车全球研发中心
{Subsidiary Author}: 重庆长安汽车股份有限公司
{Date}: 2023-01-13
{Notes}: CN218301376U
{Abstract}: 本申请涉及电力电子技术领域,特别涉及一种天线调谐电路、发射机集成电路及接收机集成电路,其中,天线调谐电路包括：天线；与发射机或接收机相连的第一接口和与天线相连的第二接口；串联匹配电路、并联匹配电路和第一至第三天线调谐开关；控制器分别与第一至第三天线调谐开关相连,用于根据第一接口或第二接口输入射频信号的实际频率控制第一至第三天线调谐开关对应射频端口同时导通,以对射频信号进行串联通路调谐、并联通路调谐或串并联通路调谐。由此,解决了目前线调谐电路中金氧半场效晶体管太多,电路结构复杂,难以集成到空间有限的移动通信终端之中等问题。
{Subject}: 1.一种天线调谐电路,其特征在于,包括：天线；与发射机或接收机相连的第一接口和与所述天线相连的第二接口；串联匹配电路、并联匹配电路和第一至第三天线调谐开关,其中,每个天线调谐开关均包括天线端口和射频端口,第一天线调谐开关的天线端口与所述第一接口相连,所述第一天线调谐开关的射频端口与所述串联匹配电路的一端相连,第二天线调谐开关的射频端口与所述串联匹配电路的另一端相连,所述第二天线调谐开关的天线端口分别与所述第二接口和第三天线调谐开关的天线端口相连,所述第三天线调谐开关的射频端口与所述并联匹配电路相连；控制器,所述控制器分别与所述第一至第三天线调谐开关相连,用于根据所述第一接口或所述第二接口输入射频信号的实际频率控制所述第一至第三天线调谐开关对应射频端口同时导通,以对所述射频信号进行串联通路调谐、并联通路调谐或串并联通路调谐。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路加工用贴片装置
{Author}: 徐潇洒
{Author Address}: 300308 天津市滨海新区自贸试验区(空港经济区)空港国际物流区第二大街一号企业服务中心三层115
{Subsidiary Author}: 天津亿为特电子科技有限公司
{Date}: 2023-01-13
{Notes}: CN218301795U
{Abstract}: 本实用新型公开了一种集成电路加工用贴片装置,包括电动缸,所述电动缸底部输出轴通过螺栓安装有定位板,且定位板底部表面开设有凹槽,所述凹槽内顶部通过螺栓安装有真空吸盘,且真空吸盘一端焊接有与之连通的通气管,所述通气管一端位于定位板外部,所述电动缸一端底部通过螺栓安装有真空泵,且真空泵底部抽气端通过输气软管连接通气管。本实用新型一种集成电路加工用贴片装置,利用真空吸盘对集成电路进行固定,无法使用机械结构固定,因此,集成电路不会因受到较大的力而发生形变,从而防止其损坏,保证贴片质量,适合被广泛推广和使用。
{Subject}: 1.一种集成电路加工用贴片装置,包括电动缸(2),其特征在于：所述电动缸(2)底部输出轴通过螺栓安装有定位板(7),且定位板(7)底部表面开设有凹槽(12),所述凹槽(12)内顶部通过螺栓安装有真空吸盘(13),且真空吸盘(13)一端焊接有与之连通的通气管(6),所述通气管(6)一端位于定位板(7)外部,所述电动缸(2)一端底部通过螺栓安装有真空泵(3),且真空泵(3)底部抽气端通过输气软管(4)连接通气管(6)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有导线结构的集成电路
{Author}: 余楠楠
{Author Address}: 230000 安徽省合肥市高新区天智路14号时代智谷创业园130室
{Subsidiary Author}: 合肥爻达芯微电子有限公司
{Date}: 2023-01-13
{Notes}: CN218301936U
{Abstract}: 本实用新型公开了一种具有导线结构的集成电路,包括集成电路本体,所述集成电路本体底部胶合连接底座,且底座一端表面开设有凹槽,所述凹槽内一侧接近开口处表面开设有安装槽,且安装槽内通过螺丝安装有弹簧,所述弹簧的自由端焊接有封堵凹槽开口的挡块,所述底座顶部一端通过固定杆及螺丝安装有导线筒。本实用新型一种具有导线结构的集成电路,凹槽在挡块的作用下,能够将线缆限制在凹槽内,而凹槽内线缆的一端通过穿过导线筒与本集成电路上的元件连接,从而使得线缆的铺设轨迹清晰明了,以便于人员后续检修,适合被广泛推广和使用。
{Subject}: 1.一种具有导线结构的集成电路,包括集成电路本体(4),其特征在于：所述集成电路本体(4)底部胶合连接底座(1),且底座(1)一端表面开设有凹槽(2),所述凹槽(2)内一侧接近开口处表面开设有安装槽(7),且安装槽(7)内通过螺丝安装有弹簧(6),所述弹簧(6)的自由端焊接有封堵凹槽(2)开口的挡块(3),所述底座(1)顶部一端通过固定杆(11)及螺丝安装有导线筒(12)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电动工具重启保护集成电路控制器
{Author}: 吴溢峰
{Author Address}: 214400 江苏省无锡市江阴市澄江东路99号
{Subsidiary Author}: 江苏德羿科技有限公司
{Date}: 2023-01-13
{Notes}: CN218302015U
{Abstract}: 本实用新型公开了一种电动工具重启保护集成电路控制器,涉及电路控制器技术领域。该电动工具重启保护集成电路控制器,包括防护外壳,所述防护外壳的内部设置有电路控制板,所述防护外壳的顶端开设有散热孔一,所述防护外壳的内部设置有散热机构,所述散热机构包括：挡板、密封框、移动块,所述挡板上开设有散热孔二,且散热孔二与散热孔一呈分散设置。本装置在长时间运行后内部的温度较高时,则通过受热膨胀气体带动挡板向右移动,从而使挡板上的散热孔二与散热孔一进行重叠,从而通过散热孔进行散热,并在长时间不使用时或者内部温度不高时,则通过挡板对散热孔一进行阻挡,从而防止灰尘进入到防护外壳的内部造成故障。
{Subject}: 1.一种电动工具重启保护集成电路控制器,包括防护外壳(1),所述防护外壳(1)的内部设置有电路控制板(2),其特征在于：所述防护外壳(1)的顶端开设有散热孔一(3),所述防护外壳(1)的内部设置有散热机构(4),所述散热机构(4)包括：挡板(41),所述挡板(41)上开设有散热孔二(44),且散热孔二(44)与散热孔一(3)呈分散设置；密封框(45),所述密封框(45)的侧壁固定连接在防护外壳(1)的内壁上,所述密封框(45)的内部设置有受热膨胀气体；移动块(411),所述移动块(411)的侧壁与防护外壳(1)的外壁通过固定槽贯穿且滑动连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有封装结构空腔的隔离器集成电路和制造方法
{Author}: B·J·马莱;B·库克;R·A·内伊多尔夫;S·库默尔
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2023-01-13
{Notes}: CN109952657B
{Abstract}: 所公开的实例包含一种集成电路(100),所述集成电路具有：引线框结构(104a、104b)；第一电路结构(106a),其包含经配置以产生沿光学路径(114)的光信号的光源(108a)；第二电路结构(106b),其包含面向所述光学路径(114)以接收所述光信号的光传感器(108b)；以及经模制封装结构(102),其封闭所述引线框结构(104a、104b)的部分,所述经模制封装结构(102)具有由所述经模制封装结构(102)的内表面限定的空腔(110),所述光学路径(114)所述空腔(110)中在所述第一电路结构与所述第二电路结构(106a、106b)之间延伸。
{Subject}: 1.一种集成电路IC,其包括：引线框结构,其包含多个电导体；第一电路结构,其电连接到所述引线框结构的第一对电导体,所述第一电路结构包含经配置以产生光信号的光源；第二电路结构,其与所述第一电路结构间隔开且电连接到所述引线框结构的第二对电导体,所述第二电路结构包含至少部分地面向所述光源以接收所述光信号的光传感器；以及经模制封装结构,其封闭所述引线框结构的部分,所述经模制封装结构曝露所述第一对电导体与所述第二对电导体的部分以允许与所述第一电路结构和所述第二电路结构的外部连接,所述经模制封装结构包含由所述经模制封装结构的内表面限定的内部空腔,所述空腔在所述第一电路结构与所述第二电路结构之间提供用于所述光信号的无固体光学路径,所述光学路径在与自所述第一电路结构直接延伸至所述第二电路结构的直线相对应的方向上延伸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: CMOS集成电路基板、其制备方法及显示面板
{Author}: 崔泽林;岳大川;蔡世星;林立;杨小龙;谢峰;梁秋敏;李小磊;伍德民
{Author Address}: 528200 广东省佛山市南海区桂城街道环岛南路28号
{Subsidiary Author}: 季华实验室
{Date}: 2023-01-13
{Notes}: CN115411032B
{Abstract}: 本公开涉及半导体领域的CMOS集成电路基板、其制备方法及显示面板,该电路基板包括：CMOS集成电路驱动层,包括初始键合区域和扩展键合区域,扩展键合区域位于初始键合区域的至少一侧；重布线层,设置于至少一侧的至少部分扩展键合区域内；重布线层包括至少一条第一线路和若干条第二线路,第一线路的第一端分布在重布线层靠近CMOS集成电路驱动层的一侧并与CMOS集成电路驱动层电连接；第一线路与第二线路电连接；第二线路的第二端在重布线层背离CMOS集成电路驱动层的一侧阵列分布；重布线层用于电连接CMOS集成电路驱动层和发光像素单元。通过在至少部分扩展键合区域上重新布线,增大键合区域,提高了CMOS上表面利用率。
{Subject}: 1.一种CMOS集成电路基板,其特征在于,包括：CMOS集成电路驱动层,包括初始键合区域和扩展键合区域,所述扩展键合区域位于所述初始键合区域的至少一侧；所述扩展键合区域为所述CMOS集成电路驱动层中不能键合发光像素单元的区域；重布线层,设置于至少一侧的至少部分所述扩展键合区域内；所述重布线层包括至少一条第一线路和若干条第二线路,所述第一线路的第一端分布在所述重布线层靠近所述CMOS集成电路驱动层的一侧并与所述CMOS集成电路驱动层电连接；所述第一线路与所述第二线路电连接；所述第二线路的第二端在所述重布线层背离所述CMOS集成电路驱动层的一侧阵列分布；所述重布线层用于电连接所述CMOS集成电路驱动层和发光像素单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片的自动化清洁设备
{Author}: 刘本强;陈翔;吴涛
{Author Address}: 277000 山东省枣庄市高新区兴城街道复元三路润东产业园4号楼2层
{Subsidiary Author}: 山东虹芯电子科技有限公司
{Date}: 2023-01-10
{Notes}: CN115582308A
{Abstract}: 本发明属于集成电路芯片清洁领域,尤其是一种用于集成电路芯片的自动化清洁设备,针对现有的集成电路芯片在加工过程中产生的碎屑粉尘大多通过人工手动清洁,容易对芯片造成损坏,且降低了清洁效率和质量的问题,现提出如下方案,其包括底座,所述底座的顶部通过焊接固定安装有固定罩,固定罩内通过焊接固定安装有隔板,固定罩的一侧通过焊接固定安装有除尘箱,除尘箱的一侧开设有出风口,除尘箱的一侧内壁开设有安装孔,安装孔内通过焊接固定安装有吸尘管,本发明能够在使用过程中,便于对集成电路芯片上的碎屑粉尘进行自动清洁,避免人工手动清洁费事费力,提高清洁效率和质量,结构简单,使用方便。
{Subject}: 1.一种用于集成电路芯片的自动化清洁设备,包括底座(1),其特征在于,所述底座(1)的顶部固定安装有固定罩(2),固定罩(2)内固定安装有隔板(3),固定罩(2)的一侧固定安装有除尘箱(4),除尘箱(4)的一侧开设有出风口,除尘箱(4)的一侧内壁开设有安装孔,安装孔内固定安装有吸尘管(9),隔板(3)上设置有清洁机构,除尘箱(4)内固定安装有滤尘板(14),除尘箱(4)内固定安装有固定杆(15),底座(1)的顶部开设有滑槽(5),滑槽(5)内滑动安装有滑座(6),滑座(6)内开设有安装槽,底座(1)内开设有空槽(25),固定罩(2)的一侧开设有矩形口。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路制造用具有便携式定位结构的打孔装置
{Author}: 李俊龙
{Author Address}: 518035 广东省深圳市福田区福田街道福南社区深南中路3007号国际科技大厦3203
{Subsidiary Author}: 深圳市艾天半导体有限公司
{Date}: 2023-01-10
{Notes}: CN218255566U
{Abstract}: 本实用新型涉及电路板技术领域,且公开了一种集成电路制造用具有便携式定位结构的打孔装置,包括打孔设备本体,打孔设备本体上端设置有定位组件；定位组件包括位于打孔设备本体上的底板,底板上端设置有移动板,底板上开设有多个卡槽,移动板下端开设有凹槽,凹槽内滑动连接有与卡槽对应的三角卡块,该种集成电路制造用具有便携式定位结构的打孔装置,通过在打孔设备本体上端设置的底板,底板上端设置移动板,底板上开设多个卡槽,移动板下端开设内滑动连接三角卡块,三角卡块底部设置弹簧,使得可通过移动移动板,在打孔时,可便于将电路板进行移动打孔,避免使用者手动进行定位打孔。
{Subject}: 1.一种集成电路制造用具有便携式定位结构的打孔装置,包括打孔设备本体(1),其特征在于,所述打孔设备本体(1)上端设置有定位组件(2)；所述定位组件(2)包括位于打孔设备本体(1)上的底板(201),所述底板(201)上端设置有移动板(202),所述底板(201)上开设有多个卡槽(203),所述移动板(202)下端开设有凹槽,所述凹槽内滑动连接有与卡槽(203)对应的三角卡块(209),所述三角卡块(209)底部固定连接有与凹槽底部固定连接的弹簧(208),所述底板(201)上设置有固定组件(3)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光电子集成基板及其制备方法、光电子集成电路
{Author}: 黄睿;朱海彬
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司
{Date}: 2023-01-10
{Notes}: CN112993076B
{Abstract}: 本公开提供了一种光电子集成基板及其制造方法、光电子集成电路。光电子集成基板包括基底以及设置在所述基底上的电子装置和光电二极管,所述光电二极管包括欧姆接触层和本征非晶硅层,所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向依次设置并连接。本公开通过将欧姆接触层和本征非晶硅层沿着垂直于入射光的方向依次设置,可以在增加受光面积的同时减小结电容,实现响应度和响应速度的同步提升,同时可以有效减小本征非晶硅层的厚度,在确保短波长信号光吸收的基础上,减小对长波长环境光的吸收,有效提高了光谱选择性,有效降低了误码率。
{Subject}: 1.一种光电子集成基板,其特征在于,包括基底以及设置在所述基底上的电子装置和光电二极管,所述光电二极管包括欧姆接触层和本征非晶硅层,所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向依次设置并连接；所述光电二极管还包括第一电极、第二电极和复合绝缘层,所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上,并与所述欧姆接触层连接,所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上；所述本征非晶硅层设置在所述第一开口内,包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述欧姆接触层连接,所述本征非晶硅层的第二侧与所述第二电极连接；或者,所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上,所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上,并与所述欧姆接触层连接；所述本征非晶硅层设置在所述第一开口内,包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述第一电极连接,所述本征非晶硅层的第二侧与所述欧姆接触层连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及其制造方法
{Author}: 杨同官;崔宰福;安容奭
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2023-01-10
{Notes}: CN115589721A
{Abstract}: 一种集成电路器件,包括：多条位线,在衬底上沿与衬底的上表面平行的第一方向延伸；多个绝缘封盖结构,分别布置在多条位线上,沿第一方向延伸,并且包括第一绝缘材料；导电插塞,位于衬底上的多条位线中的两条相邻位线之间；顶部封盖层,布置在多个绝缘封盖结构上,并且包括与第一绝缘材料不同的第二绝缘材料；以及着落焊盘,布置在导电插塞上,并布置在多个绝缘封盖结构中的对应的绝缘封盖结构的侧壁上和顶部封盖层上。
{Subject}: 1.一种集成电路器件,包括：多条位线,在衬底上沿与所述衬底的上表面平行的第一方向延伸；多个绝缘封盖结构,分别布置在所述多条位线上,沿所述第一方向延伸,并且包括第一绝缘材料；导电插塞,位于所述衬底上的所述多条位线中的两条相邻位线之间；顶部封盖层,布置在所述多个绝缘封盖结构上,并且包括与所述第一绝缘材料不同的第二绝缘材料；以及着落焊盘,布置在所述导电插塞上,并布置在所述多个绝缘封盖结构中的对应的绝缘封盖结构的侧壁上和所述顶部封盖层上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高带宽网络交换机电源缓启动电路
{Author}: 徐沛;黄海峰
{Author Address}: 212028 江苏省镇江市高校园区长香西大道518号
{Subsidiary Author}: 镇江市高等专科学校
{Date}: 2023-01-10
{Notes}: CN218276463U
{Abstract}: 本实用新型公开了一种高带宽网络交换机电源缓启动电路,包括集成电路LM5022、场效应管Q3、高频变压器T1、三端可调精密并联稳压器TLV431等核心器件,稳压反馈控制电路采集高频变压器T1输出的5V电源信号作为反馈信号传输给集成电路LM5022进行场效应管Q3的控制,场效应管Q3调频控制高频变压器T1缓启动输出稳压电源。本实用新型应用于给万兆环网交换机供电电源,实现交换机电源稳压缓启动,减小交换机在启动瞬间的冲击电流,避免导致电源处于保护状态,保证万兆环网交换机能正常启动。
{Subject}: 1.一种高带宽网络交换机电源缓启动电路,其特征在于,包括集成电路LM5022、场效应管Q3、高频变压器T1、二极管D5、二极管D6、二极管D7、二极管D9、稳压二极管D8、电容C3、电容C7、电容C8、电容C9、电容C10、电容C11、电容C12、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R13；电源24V正极与高频变压器T1的初级线圈第6引脚相连,电容C3一端接电源24V正极另一端接电源地,电阻R4与电容C7并联,并联电路的一端接电源24V正极,并联电路的另一端接二极管D6的阴极,二极管D6的阳极接高频变压器T1的初级线圈第3引脚,集成电路LM5022的第1脚串联电容C8后接电源地,电阻R5的一端接集成电路LM5022的第1脚,电阻R5的另一端接二极管D5的阴极,二极管D5的阳极接电源24V正极,集成电路LM5022的第7脚串联电阻R6后接电源24V正极,集成电路LM5022的第7脚串联电阻R7后接电源地,集成电路LM5022的第9脚串联电阻R8后接电源地,集成电路LM5022的第10脚串联电容C9后接电源地,集成电路LM5022的第6脚接地,集成电路LM5022的第4脚接二极管D7的阴极,二极管D7的阳极串联电阻R9后接高频变压器T1的初级副线圈第1引脚,高频变压器T1的初级副线圈第2引脚接电源地,稳压二极管D8两端并联电容C10和电容C11,稳压二极管D8的阳极接电源地,稳压二极管D8的阴极接集成电路LM5022的第4脚,电阻R10并联于二极管D9两端,二极管D9的阴极与集成电路LM5022的第5脚相连,二极管D9的阳极与场效应管Q3的G极相连,电阻R11的一端接集成电路LM5022的第8脚,电阻R11的另一端接场效应管Q3的S极,电阻R13的一端接场效应管Q3的S极,电阻R13的另一端接电源地,电容C12的一端接集成电路LM5022的第8脚,电容C12的另一端接电源地,集成电路LM5022的第2脚接电源地,集成电路LM5022的第3脚接稳压反馈控制电路,场效应管Q3的D极接高频变压器T1的初级线圈第3引脚,高频变压器T1的次级线圈输出5v电源；高频变压器T1的次级线圈端还包括电容C19、肖特基二极管组D11；肖特基二极管组D11为共阴极二极管组；所述电容C19的一端接高频变压器T1的次级线圈第12脚,电容C19的另一端接肖特基二极管组D11的阳极,肖特基二极管组D11的阴极接高频变压器T1的次级线圈第7脚,与高频变压器T1的次级线圈第12脚相连的VDD5V端输出5v稳压电源；所述稳压反馈控制电路包括电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电容C13、电容C14、电容C15、电容C16、电容C17、光耦U2、双二极管BAT54S、三端可调精密并联稳压器TLV431,电阻R20的一端接5v稳压电源,电阻R20的另一端接三端可调精密并联稳压器TLV431的参考端,电容C17与电阻R21并联,并联电路的一端接三端可调精密并联稳压器TLV431的参考端,并联电路的另一端接地,三端可调精密并联稳压器TLV431的阳极接地,电阻R19与电容C16串联,电容C15与该串联电路并联,并联电路的一端接三端可调精密并联稳压器TLV431的参考端,并联电路的另一端接三端可调精密并联稳压器TLV431的阴极,电阻R18的一端接5v稳压电源,电阻R18的另一端接三端可调精密并联稳压器TLV431的阴极,双二极管BAT54S的1脚接三端可调精密并联稳压器TLV431的阴极,双二极管BAT54S的2脚接5v稳压电源,双二极管BAT54S的3脚与电阻R17一端连接,电阻R17另一端接5v稳压电源,电容C14的一端接双二极管BAT54S的3脚,电容C14的另一端接地,电阻R16的一端接5v稳压电源,电阻R16的另一端接光耦U2的发光二极管阳极,三端可调精密并联稳压器TLV431的阴极接光耦U2的发光二极管阴极,光耦U2的光敏三极管的发射极接地,电阻R15与电容C13串联,串联电路一端接地,另一端接光耦U2的光敏三极管的集电极,光耦U2的光敏三极管的集电极与集成电路LM5022的第3脚COMP相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种TTL、RS232电平切换电路
{Author}: 杨伟
{Author Address}: 510630 广东省广州市天河区大观中路新塘大街鑫盛工业园A1栋201
{Subsidiary Author}: 广州佩特电子科技有限公司
{Date}: 2023-01-10
{Notes}: CN218276666U
{Abstract}: 本实用新型公开了一种TTL、RS232电平切换电路,涉及串口通讯领域,该TTL、RS232电平切换电路包括：信号控制接收模块,用于发光指示数据传输；信号切换控制模块,用于改变0欧姆电阻焊接状况,进行TTL、RS232电平切换；信号通讯模块,用于构建TTL或RS232通讯电路；接口保护模块,用于抗击静电干扰；信号控制接收模块连接信号切换控制模块,信号切换控制模块连接信号通讯模块、接口保护模块,与现有技术相比,本实用新型的有益效果是：本实用新型通过简单电路实现TTL、RS232电平切换,两种接口对应同一片主板,简化主板硬件型号,减少生产对主板型号的维护,节省生产管理资源。
{Subject}: 1.一种TTL、RS232电平切换电路,其特征在于：该TTL、RS232电平切换电路包括：信号控制接收模块,用于发光指示数据传输；信号切换控制模块,用于改变0欧姆电阻焊接状况,进行TTL、RS232电平切换；信号通讯模块,用于构建TTL或RS232通讯电路；接口保护模块,用于抗击静电干扰；信号控制接收模块连接信号切换控制模块,信号切换控制模块连接信号通讯模块、接口保护模块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路设备研发的耐压绝缘测试设备
{Author}: 穆腾飞;宋升方
{Author Address}: 430223 湖北省武汉市东湖新技术开发区流芳园横路3号东一产业园电子装备车间一1B-0501(自贸区武汉片区)
{Subsidiary Author}: 湖北华远检测技术有限公司
{Date}: 2023-01-10
{Notes}: CN218272413U
{Abstract}: 本实用新型涉及绝缘测试设备技术领域,且公开了一种用于集成电路设备研发的耐压绝缘测试设备,包括机体,所述机体的右侧固定连接有安装盒,所述机体的顶部转动连接有数量为两个且一端延伸至安装盒上方的伸缩杆。该用于集成电路设备研发的耐压绝缘测试设备,具备便于调整显示角度等优点,解决了现有的绝缘测试装置没有高度调节结构,只能直接的放置在桌面上,不能调整显示器的观察角度,且操作时使用者一般处于站立状态,在进行按键操作及查看读数时,使用者一般会下蹲,使得能与显示界面和按键平齐,反复的弯腰下蹲会引起使用者的下肢和腰部不适的问题。
{Subject}: 1.一种用于集成电路设备研发的耐压绝缘测试设备,包括机体(1),其特征在于：所述机体(1)的右侧固定连接有安装盒(2),所述机体(1)的顶部转动连接有数量为两个且一端延伸至安装盒(2)上方的伸缩杆(3),两个所述伸缩杆(3)的右侧固定连接有同一个且位于安装盒(2)上方的转动装置(4),所述转动装置(4)的右侧滑动连接有位于安装盒(2)内侧的显示器(5),所述显示器(5)的左侧固定连接有数量为两个且与安装盒(2)内部滑动连接的插块(6),所述安装盒(2)的左侧设有一端延伸至安装盒(2)内部且与显示器(5)底部卡接的锁定装置(7)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用震动测试装置
{Author}: 李延龙
{Author Address}: 230601 安徽省合肥市经济技术开发区九龙路111号安徽大学
{Subsidiary Author}: 安徽大学
{Date}: 2023-01-10
{Notes}: CN218271300U
{Abstract}: 本实用新型公开了一种集成电路用震动测试装置,包括底座,所述底座上滑动设置有顶板,所述顶板的两侧下壁对称固定设置有两个伸缩板,所述底座上堆成开设有两个与伸缩板对应的伸缩槽,两个所述伸缩板分别滑动设置在两个伸缩槽内,且两个所述伸缩板均通过弹簧与伸缩槽的内壁相连接,所述顶板上设有夹持机构,所述底座内开设有传动槽,所述传动槽内设有与顶板对应的推动机构。本实用新型能够快速的将不同大小的集成电路板固定在顶板上,并通过震动顶板完成对集成电路板的震动测试,大大提高了装置的适应性,保证了集成电路板的成品质量。
{Subject}: 1.一种集成电路用震动测试装置,包括底座(1),其特征在于,所述底座(1)上滑动设置有顶板(2),所述顶板(2)的两侧下壁对称固定设置有两个伸缩板(3),所述底座(1)上堆成开设有两个与伸缩板(3)对应的伸缩槽(4),两个所述伸缩板(3)分别滑动设置在两个伸缩槽(4)内,且两个所述伸缩板(3)均通过弹簧(5)与伸缩槽(4)的内壁相连接,所述顶板(2)上设有夹持机构,所述底座(1)内开设有传动槽(12),所述传动槽(12)内设有与顶板(2)对应的推动机构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高精度ADC电路测试装置及测试方法
{Author}: 林浩;林丰成;邓小群;唐会杰;黄嘉鑫;何金泉;杨鑫源;冉成新;王志红;陈文新;张廉;许丹;苏明
{Author Address}: 518000 广东省深圳市龙华区观湖街道鹭湖社区观盛五路科姆龙科技园C栋1201
{Subsidiary Author}: 深圳市质能达微电子科技有限公司
{Date}: 2023-01-10
{Notes}: CN115021753B
{Abstract}: 本发明公开了一种高精度ADC电路测试装置,包括底板、第一支架、测试控制模块、取料测试机构、送料机构和卸料斜槽；第一支架设于底板上；测试控制模块设于第一支架的顶部；取料测试机构用于将送料机构上的待测ADC集成电路芯片进行抓取,并使待测ADC集成电路芯片进行固定后与测试控制模块电气导通,将测试合格的ADC集成电路芯片放置回送料机构,将测试不合格的ADC集成电路芯片置于卸料斜槽上；送料机构活动贯穿于第一支架并位于取料测试机构下方；卸料斜槽倾斜设置在第一支架的开口内,且卸料斜槽的高端贴靠在送料机构的一侧；本发明实现ADC集成电路芯片的测试与分选同时进行,提高工作效率,降低生产成本,避免出现不良品混料现象。
{Subject}: 1.一种高精度ADC电路测试装置,其特征在于,包括底板(100)、第一支架(200)、测试控制模块(300)、取料测试机构(400)、送料机构(500)和卸料斜槽(600)；所述第一支架(200)呈U型结构,所述第一支架(200)的两端固定连接在底板(100)上；所述测试控制模块(300)安装在第一支架(200)的顶部；所述取料测试机构(400)用于将送料机构(500)上的待测ADC集成电路芯片进行抓取,并使抓取的待测ADC集成电路芯片进行固定后与测试控制模块(300)电气导通,将测试合格的ADC集成电路芯片放置回送料机构(500),将测试不合格的ADC集成电路芯片置于卸料斜槽(600)上；所述送料机构(500)活动贯穿于第一支架(200)的两端并位于取料测试机构(400)下方；所述卸料斜槽(600)倾斜设置在第一支架(200)的开口内,且所述卸料斜槽(600)的高端贴靠在送料机构(500)的一侧；所述取料测试机构(400)包括第二支架(10)以及安装在第二支架(10)上的取料测试组件(20)；所述取料测试组件(20)包括有旋转驱动电机(1)、取料盘(2)、第三支架(3)和电磁铁(4),所述旋转驱动电机(1)固定安装在第二支架(10)上,所述取料盘(2)为正多边形结构,所述取料盘(2)转动连接在第二支架(10)上并与旋转驱动电机(1)输出端传动连接,所述取料盘(2)的周壁上设有至少一个芯片固定单元(5)；所述芯片固定单元(5)包括有导电板(51)、柔性密封垫(52)和气囊(53),所述导电板(51)嵌设于取料盘(2)上,所述柔性密封垫(52)敷设于导电板(51)的外表面,所述导电板(51)上凸设有多个与待测ADC集成电路芯片引脚位置一一对应的导电凸台(511),所述导电凸台(511)与测试控制模块(300)电性连接,所述气囊(53)的一端固定在导电板(51)的内表面上,所述气囊(53)的一端开设有与外界大气连通的第一气孔(531),所述第一气孔(531)的内端安装有压电控制单向阀(54),所述气囊(53)的另一端活动贯穿导电板(51)和柔性密封垫(52),所述气囊(53)的另一端开设有第二气孔(532),所述气囊(53)的另一端设有环状凸台(533),所述环状凸台(533)上沿周向均布有沿径向设置的密封滑孔(534),每个所述密封滑孔(534)内均穿设有密封滑芯(55),所述环状凸台(533)在第二气孔(532)的周缘一一对应每个密封滑芯(55)分别凸设有定位凸台(535),所述定位凸台(535)与对应的密封滑芯(55)的内端之间连接有形状记忆合金丝(56)；所述密封滑芯(55)的内端沿轴向开设有第一气道(551),所述密封滑芯(55)的外端沿径向开设有与第一气道(551)连通的第二气道(552)；所述第三支架(3)沿竖直方向固定在取料盘(2)的内底面,所述电磁铁(4)安装在第三支架(3)的底部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光学集成电路
{Author}: 赵根煐;池晧哲
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电子株式会社
{Date}: 2023-01-10
{Notes}: CN110361810B
{Abstract}: 提供了光学集成电路。光学集成电路包括包含单晶半导体材料的基底。光学集成电路包括位于基底中的沟槽中的绝缘区域。光学集成电路包括位于绝缘区域上的第一芯。第一芯包括单晶半导体材料。此外,光学集成电路包括与第一芯分隔开的第二芯。第二芯包括比第一芯的折射率低的折射率的材料。
{Subject}: 1.一种光学集成电路,所述光学集成电路包括：基底,包括单晶半导体材料；绝缘区域,位于基底中的沟槽中；有源器件,包括位于绝缘区域上的第一芯,第一芯包括单晶半导体材料；无源器件,包括与第一芯分隔开的第二芯,其中,第二芯包括比第一芯的折射率低的折射率的材料；第二无源器件,包括连接到有源器件的第一芯的第三芯,第三芯包括单晶半导体材料；以及第三无源器件,包括连接到无源器件的第二芯的第四芯,第四芯包括第二芯的材料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示装置扩充基座
{Author}: 謝嘉豪;苏哲贤;沈炳辉
{Author Address}: 201801 上海市嘉定区马陆镇丰茂路889号
{Subsidiary Author}: 上海广中电子电器配件有限公司
{Date}: 2023-01-10
{Notes}: CN218273950U
{Abstract}: 一种显示装置扩充基座,包含基座本体、无线充电基座、主节点单元、延伸节点单元、以及充电节点单元。主节点单元连接于输入端与主通讯埠之间；延伸节点单元连接于输入端与被配置为输出延伸画面信号的延伸通讯埠之间。当主通讯埠与充电通讯埠同时对所连接的负载充电,充电节点单元被配置为根据主通讯埠的负载信号与充电通讯埠的负载信号分配主通讯埠与充电通讯埠对所连接的负载输出的充电瓦数。
{Subject}: 1.一种显示装置扩充基座,其特征在于,包含：基座本体,用以承载至少一显示装置,所述基座本体包含用以接收通用串列汇流排C信号的输入端以及供至少一衔接装置的连接端子插设的复数个通讯埠；无线充电基座,设置于所述基座本体上表面,所述无线充电基座连接所述输入端,用以对待充电装置无线充电；主节点单元,连接于所述输入端与被配置为输出通用串列汇流排C主信号的主通讯埠之间,所述主节点单元与各所述通讯埠电连接；延伸节点单元,连接于所述输入端与被配置为输出通用串列汇流排C延伸画面信号的延伸通讯埠之间；以及充电节点单元,连接于所述输入端与被配置为输出通用串列汇流排C信号的充电通讯埠之间；其中,当所述主通讯埠与所述充电通讯埠同时对所连接的负载充电,所述充电节点单元被配置为根据所述主通讯埠的负载信号与所述充电通讯埠的负载信号分配所述主通讯埠与所述充电通讯埠对所连接的负载输出的充电瓦数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路保护结构
{Author}: 张典娜
{Author Address}: 518000 广东省深圳市龙华区龙华街道景龙社区东环一路恒和国际大厦501
{Subsidiary Author}: 深圳市讯动高科科技有限公司
{Date}: 2023-01-10
{Notes}: CN218259531U
{Abstract}: 本实用新型公开了一种集成电路保护结构,包括保护箱,保护箱包括箱一与箱二,箱二底壁连接设有插接板,箱一顶壁匹配插接板内凹设有插接槽,箱一内底部转动连接设有多个转动柱,多个转动柱顶端均螺纹套接设有螺纹柱,螺纹柱的顶端固定连接设有承载板,承载板两侧壁均滑动连接设有夹紧侧板,箱二内顶部连接设有压持柱,压持柱的底端滑动连接设有压持件。本实用新型与现有技术相比的优点在于：提供一种方便使用,方便拆装,对集成电路保护效果好的一种集成电路保护结构。
{Subject}: 1.一种集成电路保护结构,包括保护箱(1),其特征在于：所述保护箱(1)包括箱一(2)与箱二(3),所述箱二(3)底壁连接设有插接板(4),所述箱一(2)顶壁匹配插接板(4)内凹设有插接槽(5),所述箱一(2)内底部转动连接设有多个转动柱(6),多个所述转动柱(6)顶端均螺纹套接设有螺纹柱(7),所述螺纹柱(7)的顶端固定连接设有承载板(8),所述承载板(8)两侧壁均滑动连接设有夹紧侧板(9),所述箱二(3)内顶部连接设有压持柱(10),所述压持柱(10)的底端滑动连接设有压持件(11)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低损耗集成电路芯片的供电电路
{Author}: 黄超禹;黄明秋;张志浩;黄国宏
{Author Address}: 517000 广东省广州市高新区高新五路深河金地创谷C2-3栋
{Subsidiary Author}: 河源广工大协同创新研究院
{Date}: 2023-01-10
{Notes}: CN218277301U
{Abstract}: 本实用新型涉及集成电路芯片技术领域,尤其为一种低损耗集成电路芯片的供电电路,包括电路板,所述电路板的右端内侧滑动连接有卡块,所述卡块的右端固定连接有套框,所述套框的底端固定连接有第三按钮,且第三按钮与电路板滑动连接,所述套框的顶端内侧滑动连接有移动板,所述套框的右端固定连接有第二按钮,本实用新型中卡块和电路板的滑动连接、移动板和套框的滑动连接以及滑动板和滑框的滑动连接保证放置框前后、上下和左右方向位置的便捷调整,第三按钮、第二按钮和第一按钮保证放置框在前后、上下和左右方向上的可靠固定,从而保证放置框对供电电路需要明线连接的元器件可靠放置,增加装置的实用性。
{Subject}: 1.一种低损耗集成电路芯片的供电电路,包括电路板(1),其特征在于：所述电路板(1)的右端内侧滑动连接有卡块(12),所述卡块(12)的右端固定连接有套框(11),所述套框(11)的底端固定连接有第三按钮(13),且第三按钮(13)与电路板(1)滑动连接,所述套框(11)的顶端内侧滑动连接有移动板(8),所述套框(11)的右端固定连接有第二按钮(10),且第二按钮(10)与移动板(8)滑动连接,所述移动板(8)的左端固定连接有滑动板(3),所述滑动板(3)的外侧滑动连接有滑框(5),所述滑框(5)的顶端固定连接有第一按钮(6),且第一按钮(6)与滑动板(3)滑动连接,所述滑框(5)的底端固定连接有放置框(4)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种防干扰的对讲机集成电路模块
{Author}: 马光林;李辉
{Author Address}: 518000 广东省深圳市宝安区西乡街道凤凰岗社区中熙香缤山花园8栋1108、1111-1114
{Subsidiary Author}: 深圳市宏科特电子科技有限公司
{Date}: 2023-01-10
{Notes}: CN218277275U
{Abstract}: 本实用新型公开了一种防干扰的对讲机集成电路模块,涉及集成电路板设备技术领域,包括PCB板,PCB板上固定安装有中央处理模块,位于中央处理模块一侧的PCB板上固定安装有信号接发模块,位于中央处理模块后方的PCB板上固定安装有亚音频模块,PCB板上一侧固定安装有天线端头,位于天线端头前方的PCB板上固定安装有调频端头,PCB板设有下隔离罩,PCB板上方设有上隔离罩,且下隔离罩与上隔离罩相互固定安装在PCB板上。在PCB板上设置快拆式的下隔离罩与上隔离罩,能够对PCB板上的电子元器件进行全方位的电磁抗干扰处理,同时,借助电磁隔离网能够使得下隔离罩与上隔离罩包裹PCB板后提供一定的散热通气性。
{Subject}: 1.一种防干扰的对讲机集成电路模块,包括PCB板(1),所述PCB板(1)上固定安装有中央处理模块(2),位于所述中央处理模块(2)一侧的PCB板(1)上固定安装有信号接发模块(3),位于所述中央处理模块(2)后方的PCB板(1)上固定安装有亚音频模块(4),所述PCB板(1)上一侧固定安装有天线端头(5),位于所述天线端头(5)前方的PCB板(1)上固定安装有调频端头(6),其特征在于：所述PCB板(1)设有下隔离罩(7),所述PCB板(1)上方设有上隔离罩(8),且所述下隔离罩(7)与上隔离罩(8)相互固定安装在PCB板(1)上,所述上隔离罩(8)上活动安装有两个限位杆(9)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 通信系统的接收器、集成电路设备及信号解调方法
{Author}: 塞米赫·塞贝特里;纳赫·恩靳;阿莱西奥·菲利皮
{Author Address}: 荷兰埃因霍温高科技园区60邮编:5656 AG
{Subsidiary Author}: 恩智浦有限公司
{Date}: 2023-01-10
{Notes}: CN108206794B
{Abstract}: 本发明描述接收器和操作的方法。用于通信系统的经调制信号的接收器包括解调器以将接收的信号的该等接收的经调制符号解调成接收到的软位。硬决策解码器被布置和配置成将该等接收到的软位解码成经解码的位。反馈回路被布置成将来自该硬决策解码器的反馈提供到该解调器。该反馈回路被配置成将来自该硬决策解码器的该等经解码的位重新编码成经重新编码的位。该解调器被进一步布置和配置成使用该反馈回路的输出反复地解调该接收到的经调制信号。
{Subject}: 1.一种用于通信系统的经差分调制信号的接收器,其特征在于,包括：所述接收器接收的信号包括前一个接收信号(r-(k-1))、当前接收信号(r-k)和后一个接收信号(r-(k+1))；解调器,所述解调器被布置和配置成将接收的经调制符号解调成接收到的软位,所述接收的经调制符号为所述接收器接收到的信号的经调制符号；硬决策解码器,所述硬决策解码器被布置和配置成将所述接收到的软位解码成经解码的位；反馈回路,所述反馈回路被布置成将来自所述硬决策解码器的反馈提供到所述解调器,所述反馈回路被配置成将来自所述硬决策解码器的所述经解码的位重新编码成经重新编码的位并将所述经重新编码的位调制成估计的经调制符号用于前一个接收信号(r-(k-1))和后一个接收信号(r-(k+1)),并且通过使用所述前一个接收信号的估计的经调制符号(d-(est,k-1))得到当前接收信号的估计(r-(est,k)),并且通过使用用于所述后一个接收信号的估计的经调制信号(d-(est,k+1))得到后一个接收信号的估计(r-(est,k+1)),噪声抑制电路,被布置和配置成将所述当前接收信号的所述估计(r-(est,k))以及当前接收信号(r-k)组合到所述当前接收信号的噪声抑制估计(r-(ns,k))中,以及将所述后一个接收信号的所述估计(r-(est,k+1))和所述后一个接收信号(r-(k+1))组合到所述后一个接收信号的噪声抑制估计(r-(ns,k+1))中,其中所述解调器被进一步布置和配置成使用所述当前接收信号的所述噪声抑制估计(r-(ns,k))和所述后一个接收信号的所述噪声抑制估计(r-(ns,k+1))反复解调所述接收到的信号；且其中所述解调器被进一步布置和配置成使用所述反馈回路的输出反复解调所述接收的经调制信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于混合集成电路寿命预计试验的测试芯片及应用
{Author}: 李梦琳;孙程程;徐文俊;郑东飞
{Author Address}: 710065 陕西省西安市雁塔区太白南路198号
{Subsidiary Author}: 西安微电子技术研究所
{Date}: 2023-01-10
{Notes}: CN111983435B
{Abstract}: 本发明公开了一种用于混合集成电路寿命预计试验的测试芯片及应用,包括基底,所述基底的中心区域设置有用于模拟芯片发热的加热PN结,且所述加热PN结还用于监测芯片温度；所述基底上还沿基底周向设置有若干组菊花链单元,每组所述菊花链单元包括两个电连接的菊花链Pad,任意相邻且不属于同一组菊花链单元中的两个菊花链Pad之间的距离相等。以不同工艺方式对该芯片进行组装,可准确模拟混合集成电路各类应用场景,通过对各类参数进行监测,便可建立电路在工作过程中应力条件与工作时间的失效物理模型,为定量评估各类表贴及键合界面退化可靠性提供方法,同时也为改进SMT及引线键合工艺、延长混合集成电路产品寿命提供依据。
{Subject}: 1.一种用于混合集成电路寿命预计试验的测试芯片的应用,其特征在于,用于混合集成电路寿命预计试验的测试芯片包括基底,所述基底的中心区域设置有用于模拟芯片发热的加热PN结(D1),且所述加热PN结(D1)还用于监测芯片温度；所述基底上还沿基底周向设置有若干组菊花链单元,每组所述菊花链单元包括两个电连接的菊花链Pad,任意相邻且不属于同一组菊花链单元中的两个菊花链Pad之间的距离相等；所述用于混合集成电路寿命预计试验的测试芯片的应用,包括：将所述测试芯片采用SMT工艺进行组装,形成模拟混合集成电路组装场景的试验样品,使用该试验样品进行混合集成电路寿命试验；试验过程中,给所述加热PN结(D1)加电模拟芯片发热,将电压表与所述加热PN结(D1)的阳极和阴极连接,使用电学测温法提取试验样品芯片表面温度,建立试验样品在工作过程中应力条件与工作时间的失效物理模型,得到所采用的混合集成电路SMT工艺寿命；或,采用引线键合工艺将若干所述测试芯片的菊花链单元串联起来,形成模拟混合集成电路键合场景试验样品,使用该试验样品进行混合集成电路寿命试验；试验过程中,测量不同工作应力下菊花链链路阻值随时间的变化情况,建立试验样品在工作过程中应力条件与工作时间的失效物理模型,得到所采用的混合集成电路引线键合工艺寿命。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件
{Author}: K.苏巴什;R.西德哈思;D.夏尔马;朴哲弘;梁在锡
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2023-01-10
{Notes}: CN108172571B
{Abstract}: 一种集成电路(IC)器件包括至少一个标准单元。该至少一个标准单元包括：第一有源区和第二有源区,分别设置在虚设区域的两侧的每个上,第一有源区和第二有源区具有不同的导电类型并在第一方向上延伸；第一栅线和第二栅线,在垂直于第一方向的第二方向上平行于彼此延伸跨过第一有源区和第二有源区；第一旁路互连结构,配置为电连接第一栅线与第二栅线；以及第二旁路互连结构,配置为电连接第二栅线与第一栅线。第一旁路互连结构和第二旁路互连结构包括在第一方向上延伸的下互连层、在第二方向上延伸的上互连层以及接触通路。
{Subject}: 1.一种集成电路器件,包括至少一个标准单元,其中所述至少一个标准单元包括：第一有源区和第二有源区,分别设置在虚设区域的两侧的每个上,所述第一有源区和所述第二有源区具有不同的导电类型并在第一方向上延伸；第一栅线和第二栅线,在垂直于所述第一方向的第二方向上跨过所述第一有源区和所述第二有源区平行于彼此延伸,其中第一栅线包括第一栅线的第一部分和第一栅线的第二部分,第二栅线包括第二栅线的第一部分和第二栅线的第二部分；第一旁路互连结构,配置为电连接所述第一栅线的在所述第一有源区上的所述第一部分与所述第二栅线的在所述第二有源区上的所述第二部分；以及第二旁路互连结构,配置为电连接所述第二栅线的在所述第一有源区上的所述第一部分与所述第一栅线的在所述第二有源区上的所述第二部分,其中所述第一旁路互连结构和所述第二旁路互连结构包括在所述第一方向上延伸的下互连层、在所述第二方向上延伸的上互连层以及在所述第一有源区和所述第二有源区中的至少一个上以连接所述下互连层与所述上互连层的接触通路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装塑封用抽风机
{Author}: 陈庆德
{Author Address}: 727000 陕西省铜川市新区航天科技产业孵化园院内2号厂房
{Subsidiary Author}: 陕西希芯至成半导体科技有限公司
{Date}: 2023-01-10
{Notes}: CN218249111U
{Abstract}: 本实用新型涉及集成电路封装设备技术领域,具体的说,是一种集成电路封装塑封用抽风机。包括底板和固定连接在所述底板顶部的支撑板,所述支撑板外部设有工作罩,所述工作罩外部设有抽气罩,所述抽气罩通过抽气管连接有抽气泵。在封装设备外部设置带通气孔的工作罩,既可以将封装时产生的有害气体抽走,又避免抽风机直接与封装设备连接对封装过程造成影响；设置吸附剂可以对有害气体进行吸附处理,减少对环境和人员的危害；设置活动板和弹簧,能够提高适用的集成电路尺寸范围,并且还可以对集成电路进行固定,便于封装的进行。
{Subject}: 1.一种集成电路封装塑封用抽风机,其特征在于,包括底板和固定连接在所述底板顶部的支撑板,所述支撑板外部设有工作罩,所述工作罩外部设有抽气罩,所述抽气罩通过抽气管连接有抽气泵。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产用质量检测装置
{Author}: 胡灿波;邓松青
{Author Address}: 518100 广东省深圳市宝安区航城街道三围社区奋达高新科技园D栋
{Subsidiary Author}: 深圳市安多微电子有限公司
{Date}: 2023-01-10
{Notes}: CN218272583U
{Abstract}: 本实用新型涉及集成电路检测技术领域,且公开了一种集成电路生产用质量检测装置,包括支撑板,所述支撑板底部的两侧均固定连接有承压板,所述承压板的下底部固定安装有固定板,所述固定板的上表面开设有固定孔,所述支撑板的上表面开设有下落槽口。该一种集成电路生产用质量检测装置,在检测集成电路时,可以根据集成电路的不同型号进行长度和宽度,通过第一伸缩套壳和第二伸缩杆的伸缩调节以此来找到一个适合的长度和宽度来保证夹板可以有效的固定住集成电路,方便上方的检测仪进行质量检测,以上结构有效的解决了大部分检测装置只能检测单一型号的集成电路,方便检测多种型号集成电路,具有较强的适应性。
{Subject}: 1.一种集成电路生产用质量检测装置,包括支撑板(1),其特征在于：所述支撑板(1)底部的两侧均固定连接有承压板(2),所述承压板(2)的底部固定安装有固定板(3),所述固定板(3)的上表面开设有固定孔(17),所述支撑板(1)的上表面开设有下落槽口(4),所述支撑板(1)的两侧均固定连接有承受块(18),所述承受块(18)的顶部固定连接有固定杆(19),所述固定杆(19)的顶部开设有活动槽(20),所述活动槽(20)的顶部固定连接有盖板(5),所述固定杆(19)的内腔安装有第二螺纹杆(12)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种稳定性高的单节锂电池集成电路测试用固定装置
{Author}: 施娟
{Author Address}: 210000 江苏省南京市秦淮区标营4号紫荆大厦717室
{Subsidiary Author}: 澳特翼南京电子科技有限公司
{Date}: 2023-01-10
{Notes}: CN218272580U
{Abstract}: 本实用新型公开了一种稳定性高的单节锂电池集成电路测试用固定装置,涉及锂电池集成电路测试技术领域,为解决现有锂电池集成电路在测试时所使用的固定装置稳定程度较差,从而在进行测试时容易出现位移,从而导致其测试数值不准确的问题。所述操作台下表面的四周均设置有支撑腿,且支撑腿设置有四个,所述支撑腿的底部安装有第一防滑垫,所述操作台的上表面设置有固定机构,所述固定机构的两侧均设置有支撑螺杆,且支撑螺杆设置有四个,所述支撑螺杆上设置有连接螺纹,所述支撑螺杆上安装有支撑板,且支撑板与支撑螺杆插接连接,所述支撑板安装有两个,所述支撑板的上下端面均设置有固定螺栓,且固定螺栓安装有八个。
{Subject}: 1.一种稳定性高的单节锂电池集成电路测试用固定装置,包括操作台(1)和固定机构(4),其特征在于：所述操作台(1)下表面的四周均设置有支撑腿(2),且支撑腿(2)设置有四个,所述支撑腿(2)的底部安装有第一防滑垫(3),所述操作台(1)的上表面设置有固定机构(4),所述固定机构(4)的两侧均设置有支撑螺杆(5),且支撑螺杆(5)设置有四个,所述支撑螺杆(5)上设置有连接螺纹。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产用电子元件锡焊装置
{Author}: 马亮;刘希萍
{Author Address}: 518000 广东省深圳市龙岗区南湾街道丹竹头社区龙岗大道布吉段3026号13A
{Subsidiary Author}: 深圳睿智寻科技有限公司
{Date}: 2023-01-10
{Notes}: CN218253303U
{Abstract}: 本实用新型涉及电子元件锡焊领域,特别是一种集成电路生产用电子元件锡焊装置,包括底座、X轴移动机构、Y轴移动机构、Z轴移动机构、注锡机构,底座上侧面设置有Y轴移动机构,Y轴移动机构上侧设置有X轴移动机构,X轴移动机构前端面设置有Z轴移动机构,Z轴移动机构下侧设置有抛光机构,Y轴移动机构包括Y轴滑轨、Y轴移动台、电路板夹具,X轴移动机构包括X轴龙门吊、X轴滑轨、X轴滑块,Z轴移动机构包括Z轴固定座、Z轴电机、Z轴丝杆和Z轴滑块,注锡机构包括气缸、注锡室、融锡室和温度控制器,本实用新型可以避免焊枪直接接触电路板,避免高温损坏电子元件造成返工,提高焊锡效率。
{Subject}: 1.一种集成电路生产用电子元件锡焊装置,其特征在于：包括底座(1)、X轴移动机构、Y轴移动机构、Z轴移动机构、注锡机构,所述底座(1)上侧面设置有Y轴移动机构,所述Y轴移动机构上侧设置有X轴移动机构,所述X轴移动机构前端面设置有Z轴移动机构,所述Z轴移动机构下侧设置有注锡机构,所述Y轴移动机构包括Y轴移动轴(2)、Y轴滑轨(3)、Y轴滑块(4)、Y轴移动台(5)和电路板夹具(6),所述Y轴移动轴(2)设置在所述底座(1)上端面,所述Y轴移动轴(2)两侧靠下设置有所述Y轴滑轨(3),所述Y轴滑轨(3)外侧设置有所述Y轴滑块(4),所述Y轴滑块(4)上方设置有Y轴移动台(5),所述Y轴移动台(5)上端面设置有所述电路板夹具(6),所述X轴移动机构包括X轴龙门吊(8)、X轴滑轨槽(10)、X轴滑轨(11)、X轴滑块(9),所述X轴龙门吊(8)前端面设置有两个所述X轴滑轨槽(10),所述X轴滑轨槽(10)内侧设置有所述X轴滑轨(11),所述X轴滑轨(11)前侧设置有X轴滑块(9),所述Z轴移动机构包括Z轴固定座(12)、电机底座(13)、Z轴电机(14)、Z轴丝杆(15)和Z轴滑块(16),所述X轴滑块(9)前侧设置有所述Z轴固定座(12),所述Z轴固定座(12)上表面设置有电机底座(13),所述电机底座(13)上方设置有所述Z轴电机(14),所述Z轴固定座(12)下表面设置有两根所述Z轴丝杆(15),所述Z轴丝杆(15)上设置有所述Z轴滑块(16),所述注锡机构包括温度控制器(21)、上锡块(22)、气缸(17)、注锡室(18)、融锡室(19)、单向阀(24)、熔芯(20)、送锡块(23)和锡丝(7),所述X轴龙门吊(8)上侧设置有所述温度控制器(21),所述温度控制器(21)一侧设置有所述上锡块(22),所述Z轴滑块(16)前侧设置有所述气缸(17),所述气缸(17)下侧设置有所述注锡室(18),所述注锡室(18)内设置有所述单向阀(24),所述注锡室(18)一侧设置有所述融锡室(19),所述融锡室(19)内设置有所述熔芯(20),所述融锡室(19)上侧设置有所述送锡块(23)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路和从集成电路传送所存储数据的方法
{Author}: J·M·加德纳;S·A·林恩;J·罗丝;E·D·内斯
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 惠普发展公司,有限责任合伙企业
{Date}: 2023-01-10
{Notes}: CN113382875B
{Abstract}: 一种连通打印部件打印头包括多个存储器位和单通道模拟总线,单通道模拟总线将多个存储器位导电耦接到定位于打印头外部的焊盘。焊盘用于传输来自多个存储器位的电信号,其中,电信号指示多个存储器位中所有所选位的组合。
{Subject}: 1.一种用于打印部件的集成电路,所述集成电路包括：多个存储器位；单通道模拟总线,所述单通道模拟总线将所述多个存储器位导电耦接到定位于打印头外部的焊盘；以及所述焊盘,所述焊盘用于传输来自所述多个存储器位的电信号,其中,所述电信号指示所述多个存储器位中所有所选位的组合,并且其中,所述焊盘是用于传送模拟信号的模拟信号焊盘。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维可编程逻辑电路系统和方法
{Author}: S·韦伯;A·达苏;R·古塔拉;M·伊耶;E·努尔维塔迪;A·斯里尼瓦桑;S·阿特萨特;J·鲍尔
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2023-01-10
{Notes}: CN115589226A
{Abstract}: 一种三维电路系统包括第一和第二集成电路(IC)管芯。第一IC管芯包括布置在扇区中的可编程逻辑电路和具有第一路由器电路的第一可编程互连电路。第二IC管芯包括布置在区域中的不可编程电路和具有第二路由器电路的第二可编程互连电路。第二IC管芯中的每个区域与第一IC管芯中的至少一个扇区垂直对准。每个第二路由器电路通过垂直管芯到管芯连接耦接到第一路由器电路中的一个。第一和第二可编程互连电路可编程以通过第一和第二路由器电路在可编程逻辑电路和不可编程电路之间路由信号。电路系统可以包括附加IC管芯。第一和第二IC管芯以及任何附加IC管芯以垂直堆叠配置耦接。
{Subject}: 1.一种三维电路系统,包括：第一集成电路管芯,包括布置在所述第一集成电路管芯中的扇区中的可编程逻辑电路以及包括第一路由器电路的第一可编程互连电路；以及第二集成电路管芯,包括布置在所述第二集成电路管芯中的区域中的不可编程电路以及包括第二路由器电路的第二可编程互连电路,其中,所述区域中的每一个与所述扇区中的至少一个垂直对准,其中,所述第二路由器电路中的每一个通过垂直管芯到管芯连接来耦接到所述第一路由器电路中的一个,其中,所述第一可编程互连电路和所述第二可编程互连电路可编程以通过所述第一路由器电路和所述第二路由器电路在所述可编程逻辑电路与所述不可编程电路之间路由信号,并且其中,所述第一集成电路管芯和所述第二集成电路管芯以垂直堆叠配置耦接在一起。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试装置
{Author}: 周忠国
{Author Address}: 402260 重庆市江津区双福街道祥福大道718号附2号3幢
{Subsidiary Author}: 重庆芯睿辰科技有限公司
{Date}: 2023-01-06
{Notes}: CN218240304U
{Abstract}: 本实用新型提供了一种集成电路测试装置,包括工作台、活动台与机体；所述活动台设有放置槽,所述放置槽内安装有多个隔板,所述机体设有检测槽,所述检测槽设有除尘槽与安装槽,所述安装槽内安装有检测装置,所述工作台设有第一凹槽与第二凹槽,所述第一凹槽与第二凹槽内分别安装有吸尘机与气泵,所述吸尘机输入端与气泵输出端分别安装有吸尘管与输气管,所述吸尘管与输气管分别固定有吸尘筒与出气筒,所述吸尘筒、出气筒与检测装置均与所述活动台配合,本实用新型通过活动台、放置槽、隔板、除尘槽、吸尘筒、出气筒与检测装置,可以一次性对多个集成芯片进行除尘与检测,提高了工作效率,且通过风力除尘不会对集成芯片造成损坏。
{Subject}: 1.一种集成电路测试装置,其特征在于,包括工作台(1)、活动台(3)与机体(2)；所述活动台(3)与所述工作台(1)活动连接,所述机体(2)固定在所述工作台(1)上端面,所述活动台(3)设有放置槽(34),所述放置槽(34)内安装有多个隔板(35),所述机体(2)设有检测槽(21),所述检测槽(21)与所述活动台(3)活动连接且契合,所述检测槽(21)设有除尘槽(25)与安装槽(22),所述安装槽(22)内安装有检测装置(4),所述工作台(1)设有第一凹槽(23)与第二凹槽(24),所述第一凹槽(23)与第二凹槽(24)内分别安装有吸尘机(231)与气泵(242),所述吸尘机(231)输入端与气泵(242)输出端分别安装有吸尘管(232)与输气管(244),所述吸尘管(232)与输气管(244)均贯穿所述机体(2)并延伸至除尘槽(25)内且分别固定有吸尘筒(233)与出气筒(245),所述吸尘筒(233)、出气筒(245)与检测装置(4)均与所述活动台(3)配合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 应用于高功率集成电路的保险丝模块
{Author}: 吴世明;王奕;陈加麒;钱宇仁
{Author Address}: 215164 江苏省苏州市吴中区胥口镇孙武路1031号
{Subsidiary Author}: 苏州华之杰电讯股份有限公司
{Date}: 2023-01-06
{Notes}: CN218241756U
{Abstract}: 本实用新型涉及到一种应用于高功率集成电路的保险丝模块,包括一块PCBA板,PCBA板上焊接有一个保险丝,该保险丝由金属片冲压成拱桥形,串联在PCBA板的主供电电路中,保险丝外部设置有一个将其罩住的塑料外壳,塑料外壳与PCBA板可拆卸地固定连接,外壳顶端固定连接有一块磁铁,磁铁与保险丝上下正对,所述保险丝的两端贴片式焊接在PCBA板上,保险丝顶端与外壳内顶面之间具有间隙,保险丝可被磁铁吸引。本实用新型可解决高功率集成电路在功率超标情况下难以自我保护或自我保护成本高昂的技术问题。
{Subject}: 1.应用于高功率集成电路的保险丝模块,其特征在于,包括一块PCBA板(1),PCBA板(1)上焊接有一个保险丝(2),该保险丝(2)由金属片冲压成拱桥形,串联在PCBA板(1)的主供电电路中,保险丝(2)外部设置有一个将其罩住的塑料外壳(3),塑料外壳(3)与PCBA板(1)可拆卸地固定连接,外壳(3)顶端固定连接有一块磁铁(4),磁铁(4)与保险丝(2)上下正对,所述保险丝(2)的两端贴片式焊接在PCBA板(1)上,保险丝(2)顶端与外壳(3)内顶面之间具有间隙,保险丝(2)可被磁铁(4)吸引。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装用可调节的固定结构
{Author}: 吴银铭
{Author Address}: 518000 广东省深圳市南山区沙河街道高发社区深云路520-1-1华科大厦5-C
{Subsidiary Author}: 深圳奥蒂赛设计有限公司
{Date}: 2023-01-06
{Notes}: CN218241807U
{Abstract}: 本实用新型提供的一种集成电路封装用可调节的固定结构,包括第一底座架,电机盒固定安装于第一底座架的上表面中间位置处,电机盒的左右两侧表面两端位置处均固定安装有限位支杆。本实用新型提供的一种集成电路封装用可调节的固定结构,通过第二底座架表面U型平台板上下端设置的电路板固定板可以同时提供双面加工平台,保证集成电路板封装在点胶过后可以自动翻转提供一个全新的加工平台,并且通过电机盒控制第一螺纹驱动转杆配合两侧的风机盒可以到不同阶段的集成电路板进行吹风除屑与吹风辅助凝固,有效的解决了现有的集成电路封装用可调节的固定结构的单个加工平台在点胶过后还需要等待胶水凝固,不适应批量加工的问题。
{Subject}: 1.一种集成电路封装用可调节的固定结构,其特征在于,包括：第一底座架；电机盒,所述电机盒固定安装于所述第一底座架的上表面中间位置处,所述电机盒的左右两侧表面两端位置处均固定安装有限位支杆,所述电机盒的左右两侧表面中间位置处对应内部电机的输出端均安装有与所述限位支杆平行的第一螺纹驱动转杆,所述电机盒的左右两侧均通过所述限位支杆、所述第一螺纹驱动转杆活动安装有螺母套块,所述螺母套块的上表面连接有支架,所述支架的内壁表面上下端均设置有相互对称的风机盒；其中,所述电机盒的上表面固定安装有第二底座架,所述第二底座架的上表面活动设置有U型平台板,所述U型平台板的上下表面均安装有电路板固定板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种方便封装的集成电路
{Author}: 曹俊敏;夏正部
{Author Address}: 518000 广东省深圳市宝安区西乡街道劳动社区西乡大道宝源华丰总部经济大厦C座501
{Subsidiary Author}: 深圳诺信微科技有限公司
{Date}: 2023-01-06
{Notes}: CN218241824U
{Abstract}: 本实用新型提供一种方便封装的集成电路,包括：芯片；第一封装体；所述第一封装体设置于所述芯片的顶部；第二封装体,第二封装体设置于芯片的底部；固定板,固定板设置于两个第一封装体和第二封装体的内部,固定板的外侧设置有接触脚；贯穿孔,所述贯穿孔开设于两个第一封装体和第二封装体的内侧,贯穿孔的内部设置有导热柱,导热柱的底部与固定板的内侧固定连接。本实用新型提供的一种方便封装的集成电路,通过导热柱而传递到散热板上进行散热工作,从而避免其整体结构在高强度的工作环境下进行长时间的工作而导致所产生的热量无法有效的散发的问题,同时避免了处于高温的环境下工作而导致芯片使用寿命缩短。
{Subject}: 1.一种方便封装的集成电路,其特征在于,包括：芯片；第一封装体；所述第一封装体设置于所述芯片的顶部；第二封装体,所述第二封装体设置于所述芯片的底部；固定板,所述固定板设置于两个所述第一封装体和第二封装体的内部,所述固定板的外侧设置有接触脚；贯穿孔,所述贯穿孔开设于两个所述第一封装体和第二封装体的内侧,所述贯穿孔的内部设置有导热柱,所述导热柱的底部与所述固定板的内侧固定连接,所述导热柱的顶部且位于两个所述第一封装体和第二封装体的外侧固定连接有散热板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路电源模块
{Author}: 周钰;万志兵
{Author Address}: 518031 广东省深圳市福田区华强北街道福强社区深南中路2070号电子科技大厦A座17层07
{Subsidiary Author}: 深圳市周励电子科技有限公司
{Date}: 2023-01-06
{Notes}: CN218243330U
{Abstract}: 本实用新型涉及集成电路领域,具体涉及一种集成电路电源模块,包括电压输入端、整流器模块和集成电路单元,所述电流输入端连接整流器模块的输入端,整流器的输出端与所述集成电流单元连接；通过调节集成电路单元中设置的两个可调电阻,能够满足负载所需要的电压电流的输出。即本实用新型的电源模块能够满足负载的大电流需求,且结构简单。
{Subject}: 1.一种集成电路电源模块,其特征在于,包括电源、整流器模块和电路单元模块,所述电源接入整流器模块的输入端,整流器的输出端与所述电路单元模块连接；所述电路单元模块包括第一电容、第二电容以及集成电路模块；所述集成电路模块包括集成芯片以及集成芯片的外围电路,其中集成芯片以及集成芯片的外围电路集成一体化的模块；所述第一电容的一端连接所述集成芯片的电源输入引脚；所述第二电容的一端连接所述集成芯片的电流电压输出端；所述第一电容的另一端和所述第二电容的另一端均接地；其中,所述集成芯片的外围电路包括第一可调电阻以及第二可调电阻,所述第一可调电阻以及第二可调电阻串联设置在集成芯片的电流电压输出端；所述第一可调电阻的阻值范围20K-200K；所述第二可调电阻的阻值为5K-100K。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路去静电装置
{Author}: 周忠国
{Author Address}: 402260 重庆市江津区双福街道祥福大道718号附2号3幢
{Subsidiary Author}: 重庆芯睿辰科技有限公司
{Date}: 2023-01-06
{Notes}: CN218243924U
{Abstract}: 本实用新型提供了一种集成电路去静电装置,包括运输架和除尘去静电组件；本实用新型通过弹簧的弹性复位作用使卡块卡入或移出卡孔,从而实现除尘去静电组件便于拆装,不需要利用工具进行拆装,操作简单,快捷,便于操作者进行操作,有利于节省检修时间；经过去静电后的集成电路移动至吸尘罩下端时,通过抽气泵将集成电路上所吸附的灰尘颗粒吸进灰尘收纳箱,从而起到一定的清理效果,也提高了产品的质量。
{Subject}: 1.一种集成电路去静电装置,包括运输架(1)和除尘去静电组件(3),其特征在于：所述运输架(1)前后对称分别设有卡孔(2)；所述除尘去静电组件(3)包括两个安装板(301)和两个支撑板(302),两个所述安装板(301)上端分别设有横板(303),所述安装板(301)和横板(303)配合形成L形结构,两个所述横板(303)上端分别设有竖板(304),两个所述竖板(304)之间安装有去静电机构(305),两个所述安装板(301)右侧分别设有支撑板(302),两个所述支撑板(302)通过安装架(307)相连,所述安装架(307)下端设有抽气泵(308),所述抽气泵(308)吸气端通过管道(309)安装吸尘罩(310),所述吸尘罩(310)开口朝下,所述抽气泵(308)出气端连接吸尘管(311),所述吸尘管(311)远离抽气泵(308)的一端连通灰尘收纳箱(312)前端,所述灰尘收纳箱(312)后端贯穿设有排气口(313),两个所述安装板(301)相互靠近的一端分别设有滑槽(314),两个所述滑槽(314)内壁分别滑动安装卡块(315),两个所述卡块(315)通过多个弹簧(316)与滑槽(314)内壁相连,所述除尘去静电组件(3)通过两个卡块(315)分别卡入两个卡槽与运输架(1)相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路载板
{Author}: 于文军;李建折
{Author Address}: 518000 广东省深圳市宝安区西乡街道共乐社区铁仔路50号凤凰智谷A栋1706
{Subsidiary Author}: 沥拓科技(深圳)有限公司
{Date}: 2023-01-06
{Notes}: CN218243942U
{Abstract}: 本实用新型公开了一种集成电路载板,属于电路板技术领域,包括保护框,所述保护框的四角均开设有支撑组件,所述保护框的四边均连接有安装端头,所述安装端头的内部均开设有限位组件,本实用新型通过设置限位组件,将紧固螺钉贯穿连接筒后再拧进安装架上的螺孔内,连接筒带动移动块可于限位槽内进行位移,可防止因误差导致无法与螺孔对接安装的问题,在弹簧的弹性作用力下可对移动块实施限位,进而使保护框安装后的结构更加稳定；本实用新型通过设置支撑组件,可旋拧螺杆使使支撑筒限位下移,可根据具体使用需求对支撑筒进行调节,使支撑筒与安装架接触进行四角支撑,也与安装架的端面之间产生空隙以有利于集成电路载板散热。
{Subject}: 1.一种集成电路载板,包括保护框(5),其特征在于：所述保护框(5)的内部设置有集成电路载板(1),所述保护框(5)的四边均连接有安装端头(3),所述安装端头(3)的内部均开设有限位组件(2)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路加工用装配设备
{Author}: 徐潇洒
{Author Address}: 300308 天津市滨海新区自贸试验区(空港经济区)空港国际物流区第二大街一号企业服务中心三层115
{Subsidiary Author}: 天津亿为特电子科技有限公司
{Date}: 2023-01-06
{Notes}: CN218244270U
{Abstract}: 本实用新型公开了一种集成电路加工用装配设备,包括工作台,所述工作台顶部一端开设有装配槽,且工作台内部开设有腔体,所述工作台一侧顶部通过预留孔插设有通气管,且通气管一端与腔体连通,所述装配槽内底部表面拐角处均开设有通气孔,且通气孔底部延伸至腔体,所述工作台一侧端部通过螺栓安装有气泵,且气泵的出气端通过管道连接通气管。本实用新型一种集成电路加工用装配设备,气泵能够向腔体内充气,从而使得腔体内部的气体通过通气孔流动至装配槽内,进而使得此气流吹动PCB电路板,以便于人员手指插入PCB电路板底部将其取出装配槽,提高使用便利性,适合被广泛推广和使用。
{Subject}: 1.一种集成电路加工用装配设备,包括工作台(1),其特征在于：所述工作台(1)顶部一端开设有装配槽(10),且工作台(1)内部开设有腔体(17),所述工作台(1)一侧顶部通过预留孔插设有通气管(12),且通气管(12)一端与腔体(17)连通,所述装配槽(10)内底部表面拐角处均开设有通气孔(4),且通气孔(4)底部延伸至腔体(17),所述工作台(1)一侧端部通过螺栓安装有气泵(11),且气泵(11)的出气端通过管道连接通气管(12)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路装置
{Author}: 新保宏幸
{Author Address}: 日本神奈川县
{Subsidiary Author}: 株式会社索思未来
{Date}: 2023-01-06
{Notes}: CN109643688B
{Abstract}: 对采用了纳米线FET的半导体集成电路装置提供一种对制造的容易化有效的版图结构。布置有标准单元(C2),标准单元(C2)与具有逻辑功能的标准单元(C1)相邻且不具有逻辑功能。标准单元(C1)具有纳米线FET(P11、P12、N11、N12),纳米线FET(P11、P12、N11、N12)具有纳米线(11、12、13、14)和焊盘(21、22、23、24、25、26),标准单元(C2)具有虚设焊盘(51、52、53、54),虚设焊盘(51、52、53、54)对电路的逻辑功能不做贡献。
{Subject}: 1.一种半导体集成电路装置,其特征在于,具有第一标准单元和第二标准单元,所述第一标准单元具有纳米线FET且具有逻辑功能,所述第二标准单元在第一方向上与所述第一标准单元相邻布置且不具有逻辑功能,所述纳米线FET具有：沿所述第一方向延伸的一条或并排设置的多条纳米线；以及一对焊盘,一对所述焊盘分别设在所述纳米线的所述第一方向上的两端,且下表面位于比所述纳米线的下表面低的位置上,并与所述纳米线相连,所述第二标准单元具有虚设焊盘,所述虚设焊盘为对电路的逻辑功能不做贡献的焊盘,所述虚设焊盘和所述焊盘以同一中心间距布置在所述第一方向上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路、集成电路器件及其形成方法
{Author}: 包家豪;陈稚轩;洪连嵘;林士豪
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-06
{Notes}: CN111261630B
{Abstract}: 本文公开了具有中性区域以最小化金属栅极边界效应的栅极结构及其制造方法。示例性金属栅极包括第一部分、第二部分和第三部分。第二部分设置在第一部分和第三部分之间。第一部分包括第一栅极介电层、第一p型功函层和第一n型功函层。第二部分包括第二栅极介电层和第二p型功函层。第三部分包括第三栅极介电层、第三p型功函层和第二n型功函层。第二p型功函层将第一n型功函层与第二n型功函层分隔开,从而使得第一n型功函层不与第二n型功函层共享界面。本发明的实施例还涉及集成电路、集成电路器件及其形成方法。
{Subject}: 1.一种集成电路器件,包括：栅极结构,具有被配置为用于具有第一阈值电压的第一晶体管的第一部分、被配置为用于具有第二阈值电压的第二晶体管的第二部分以及设置在所述第一部分和所述第二部分之间的第三部分,其中：所述第三部分的配置与所述第一部分的配置和所述第二部分的配置不同,所述第一部分的配置与所述第二部分的配置不同,以及所述第三部分的配置阻挡金属组分在所述第一部分和所述第二部分之间的扩散,其中：所述第一部分包括第一栅电介质和第一栅电极；所述第二部分包括第二栅电介质和第二栅电极；以及所述第三部分包括第三栅电介质和第三栅电极,其中,所述第一栅电极、所述第二栅电极和所述第三栅电极不同,其中：所述第一栅电极和所述第二栅电极的每个均包括第一型金属层和第二型金属层,其中,所述第一栅电极中的第一型金属层和所述第二型金属层的配置与所述第二栅电极中的第一型金属层和第二型金属层的配置不同；以及所述第三栅电极包括所述第一型金属层并且没有所述第二型金属层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 制作半导体器件的方法、半导体器件和半导体集成电路
{Author}: 朱继光;胡志朋
{Author Address}: 401332 重庆市沙坪坝区西园一路28号附2号
{Subsidiary Author}: 联合微电子中心有限责任公司
{Date}: 2023-01-06
{Notes}: CN111562688B
{Abstract}: 公开了一种制作半导体器件的方法、半导体器件和半导体集成电路。该方法包括：提供绝缘体上半导体衬底,绝缘体上半导体衬底包括第一衬底、第一衬底上的第一绝缘层以及第一绝缘层上的半导体层；对半导体层进行图案化以形成光栅耦合器以及有源器件的本体；在半导体层背离第一绝缘层的一侧形成彼此堆叠的至少一个功能层；在至少一个功能层背离半导体层的一侧,将至少一个功能层与载体衬底进行键合；完全移除第一衬底；形成多个通孔,该多个通孔从第一绝缘层的背离半导体层的表面延伸至至少一个功能层中；以及在第一绝缘层的背离半导体层一侧形成金属布线层。金属布线层和多个通孔部分地包围有源器件。
{Subject}: 1.一种制作半导体器件的方法,包括：提供绝缘体上半导体衬底,所述绝缘体上半导体衬底包括第一衬底、所述第一衬底上的第一绝缘层以及所述第一绝缘层上的半导体层；对所述半导体层进行图案化以形成光栅耦合器以及有源器件的本体；在所述半导体层背离所述第一绝缘层的一侧形成彼此堆叠的至少一个功能层；在所述至少一个功能层背离所述半导体层的一侧,将所述至少一个功能层与载体衬底进行键合；完全移除所述第一衬底,以使得在所述光栅耦合器与所述半导体器件的位于所述第一绝缘层背离所述半导体层一侧的外部之间,经由所述第一绝缘层而不经由所述第一衬底提供光学传输通道；形成多个通孔,所述多个通孔从所述第一绝缘层的背离所述半导体层的表面延伸至所述至少一个功能层中；以及在所述第一绝缘层的背离所述半导体层一侧形成金属布线层,所述金属布线层与所述多个通孔电连接,其中,所述金属布线层在所述载体衬底上的正交投影与所述光栅耦合器在所述载体衬底上的正交投影不重叠,以及其中,所述金属布线层和所述多个通孔部分地包围所述有源器件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适用于多种光电传感器的集成电路及其控制方法
{Author}: 卿定求
{Author Address}: 510000 广东省广州市黄埔区瑞和路73号生产基地A3第二层
{Subsidiary Author}: 广州市合熠智能科技股份有限公司
{Date}: 2023-01-06
{Notes}: CN112985480B
{Abstract}: 本申请实施例公开了一种适用于多种光电传感器的集成电路及其控制方法,该种电路包括包括控制及配置模块、晶振模块、信号接收模块以及电源模块,所述控制及配置模块包括主控MCU；该种集成电路还包括信号放大模块；信号处理模块；信号输出模块；控制及配置模块,包括脉冲计数单元和输出控制单元；脉冲计数单元分别与信号放大模块和基准单元相连；输出控制单元分别与脉冲计数单元、信号过滤单元和信号输出模块相连。本申请还公开了一种适用于多种光电传感器的集成电路的控制方法。根据本申请的适用于多种光电传感器的集成电路及其控制方法,适用于多种光电传感器,简化了外围电路结构,降低了成本,提高了产品的稳定性。
{Subject}: 1.一种适用于多种光电传感器的集成电路,包括控制及配置模块(100)、晶振模块(200)、信号接收模块(300)以及电源模块(400),所述控制及配置模块(100)包括主控MCU(110),所述晶振模块(200)、所述信号接收模块(300)和所述电源模块(400)分别与所述主控MCU(110)相连；其特征在于,该种集成电路还包括：信号放大模块(500),与所述信号接收模块(300)相连,用于对所述信号接收模块(300)基于接收的受光量信号产生的光电量信号进行差分放大和单端放大；信号处理模块(600),包括基准单元(610)和信号过滤单元(620)；所述基准单元(610)与所述信号放大模块(500)相连,用于对信号放大模块(500)输出的光电量信号与基准值进行比较；所述信号过滤单元(620)与所述基准单元(610)相连,用于对光电量信号进行过滤；信号输出控制模块(700),包括输出控制单元(710),所述输出控制单元(710)分别与所述主控MCU(110)和所述信号过滤单元(620)相连,用于控制信号输出；所述控制及配置模块(100)还包括脉冲计数单元(120)；所述脉冲计数单元(120)分别与所述信号放大模块(500)的输出端以及所述基准单元(610)的输入端相连,用于统计放大后光电量信号中连续的正常脉冲个数与非正常脉冲个数,并将连续的正常脉冲个数及非正常脉冲个数与基准值进行比较；所述脉冲计数单元(120)与所述输出控制单元(710)相连,用于根据连续的正常脉冲个数或非正常脉冲个数触发所述信号输出模块(700)实时控制信号输出；适用于多种光电传感器的集成电路的控制方法,该方法包括：信号接收模块(300)受光照产生光电量信号,并将光电量信号传导至信号放大模块(500)；信号放大模块(500)对接收到的光电量信号进行差分放大和单端放大,并将放大后的光电量信号传导至信号处理模块(600)进行信号处理得到有效信号；脉冲计数单元(120)对信号放大模块(500)输出的光电量信号中连续的正常脉冲的个数及非正常脉冲个数进行累加计数,对小于基准值的非连续的正常脉冲的个数或非正常脉冲个数进行清零后重新开始计数,并对连续的正常脉冲个数及非正常脉冲个数与基准值进行比较；在无输出状态下对连续的正常脉冲个数进行计数,每收到一个正常脉冲时,主控MCU(110)的计数器加1,否则清0；当连续的正常脉冲个数大于或等于基准值时,输出控制单元(710)控制NPN/PNP输出控制电路输出有效信号；当连续的正常脉冲个数小于基准值时,输出控制单元(710)无有效信号输出并保持原有输出状态即无输出状态；在有输出状态下对连续的非正常脉冲个数进行计数,每收到一个非正常脉冲时,主控MCU(110)的计数器加1,否则清0；当连续的非正常脉冲个数大于或等于基准值时,输出控制单元(710)控制NPN/PNP输出控制电路关闭输出状态；当连续的非正常脉冲个数小于基准值时,输出控制单元(710)保持原有输出状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路的制造方法
{Author}: 杨勇;毛宗谦
{Author Address}: 518131 广东省深圳市龙华区民治街道白石龙社区新龙大厦2810
{Subsidiary Author}: 深圳市汇德科技有限公司
{Date}: 2023-01-06
{Notes}: CN115579326A
{Abstract}: 本发明公开了一种半导体集成电路的制造方法,包括如下步骤：在半导体基片上生长硬掩模介质层,所述半导体基片包括浓掺杂的半导体衬底和轻掺杂的外延层,所述硬掩模介质层包括第一氧化硅、氮化硅、第二氧化硅；以硬掩模介质层为阻挡层,采用光刻、刻蚀的工艺方法,在半导体基片上形成第一沟槽和第二沟槽；淀积第三氧化硅；采用化学机械研磨的工艺方法,去除高出所述氮化硅的上表面的第二氧化硅和第三氧化硅,随后去除所述氮化硅；本发明公开的一种半导体集成电路的制造方法具有完全消除了传统制造方法中存在的高台阶问题等优点。
{Subject}: 1.一种半导体集成电路的制造方法,其特征在于,包括如下步骤：在半导体基片上生长硬掩模介质层,所述半导体基片包括浓掺杂的半导体衬底和轻掺杂的外延层,所述硬掩模介质层包括第一氧化硅、氮化硅、第二氧化硅；以硬掩模介质层为阻挡层,采用光刻、刻蚀的工艺方法,在半导体基片上形成第一沟槽和第二沟槽；淀积第三氧化硅；采用化学机械研磨的工艺方法,去除高出所述氮化硅的上表面的第二氧化硅和第三氧化硅,随后去除所述氮化硅；采用光刻、腐蚀的工艺方法,以光刻胶作为阻挡层,去除第一沟槽之外区域的第三氧化硅和第一氧化硅,保留第一沟槽底部及侧壁的第三氧化硅,随后去除所述光刻胶；采用热氧化工艺,生长第四氧化硅；随后采用腐蚀的方法,去除第四氧化硅；采用热氧化工艺,生长第五氧化硅(即栅氧化层),淀积多晶硅,对多晶硅第一次离子注入掺杂,形成第一掺杂多晶硅；采用光刻、离子注入的工艺方法,以光刻胶作为阻挡层,对部分区域的多晶硅第二次离子注入掺杂,形成第二掺杂多晶硅；去除光刻胶,高温退火,使得第一离子注入掺杂和第二注入掺杂的掺杂物向多晶硅底部扩散,将所述多晶硅扩透；采用化学机械研磨的工艺方法,去除高出所述第五氧化硅的上表面的第一掺杂多晶硅和第二掺杂多晶硅,保留第一沟槽中的多晶硅(第一掺杂多晶硅)、保留第二沟槽中的多晶硅(第二掺杂多晶硅)；离子注入随后退火形成体区；采用光刻、离子注入、退火的工艺方法,形成源区,以及同步在第一掺杂多晶硅的设定区域形成第三掺杂多晶硅。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置
{Author}: 庄宗翰;林志昌;陈仕承;张荣宏;姚茜甯;江国诚;王志豪
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-06
{Notes}: CN115579361A
{Abstract}: 一种集成电路装置,包括基板、基板之上第一纳米结构通道及基板与第一纳米结构通道之间的第二纳米结构通道。内间隔物位于第一纳米结构通道与第二纳米结构通道之间。栅极结构抵接第一纳米结构通道、第二纳米结构通道与内间隔物。衬层位于内间隔物与栅极结构之间。
{Subject}: 1.一种集成电路装置,包括：一基板；一第一纳米结构通道,位于该基板之上；一第二纳米结构通道,位于该第一纳米结构通道与该基板之间；一内间隔物,位于该第一纳米结构通道与该第二纳米结构通道之间；一栅极结构,抵接该第一纳米结构通道、该第二纳米结构通道与该内间隔物；以及一衬层,位于该内间隔物与该栅极结构之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 数据采集集成电路测试方法、系统、电子设备及存储介质
{Author}: 徐赟;方安安
{Author Address}: 330000 江西省九江市共青城共青大道1号
{Subsidiary Author}: 共青科技职业学院
{Date}: 2023-01-06
{Notes}: CN115575796A
{Abstract}: 本发明提供了一种数据采集集成电路测试方法、系统、电子设备及存储介质,所述方法包括通过数据采集端口采集待测试集成电路的故障测试信号；将获取的故障测试信号采用多通道滤波器组自带分析法提取故障特征值；将故障特征值与预制故障词典中的预设值进行比对,以使从预设值中查找出与故障特征值相关联的目标预设值；将目标预设值所映射的故障类型调出,并作为故障测试数据的故障类型输出。本申请通过单一测试节点提取故障测试信号,利用多通道滤波器组进行分解提取故障特征值,将其基于与预制故障词典中的预设值进行比对,以获取故障测试信号的故障类型,从而完成待测试集成电路故障诊断工作的自动测试。
{Subject}: 1.一种数据采集集成电路测试方法,其特征在于,包括：通过数据采集端口采集待测试集成电路的故障测试信号；将获取的所述故障测试信号采用多通道滤波器组自带分析法提取故障特征值；将所述故障特征值与预制故障词典中的预设值进行比对,以使从所述预设值中查找出与所述故障特征值相关联的目标预设值；将所述目标预设值所映射的故障类型调出,并作为所述故障测试数据的故障类型输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于检测集成电路中的供应电压降低的电路和方法
{Author}: 刘秉忱;G·陈;V·孔达帕利
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2023-01-06
{Notes}: CN115575791A
{Abstract}: 一种集成电路包括第一电压降低检测电路,该第一电压降低检测电路具有：第一比较器电路,该第一比较器电路将集成电路中的供应电压与阈值电压进行比较,以生成指示供应电压的降低的第一检测信号；以及第一时间戳存储电路,该第一时间戳存储电路响应于指示降低的第一检测信号而存储第一时间戳。该集成电路包括第二电压降低检测电路,该第二电压降低检测电路具有：第二比较器电路,该第二比较器电路将供应电压与阈值电压进行比较,以生成指示降低的第二检测信号；以及第二时间戳存储电路,该第二时间戳存储电路响应于指示降低的第二检测信号而存储第二时间戳。该集成电路包括控制电路,该控制电路基于第一时间戳和第二时间戳来确定集成电路中的降低的源的位置。
{Subject}: 1.一种集成电路,包括：第一电压降低检测电路,所述第一电压降低检测电路包括：第一比较器电路,所述第一比较器电路将所述集成电路中的供应电压与阈值电压进行比较,以生成指示所述供应电压的降低的第一检测信号；第一计数器电路,所述第一计数器电路生成第一计数信号,并且响应于指示所述降低的所述第一检测信号而使所述第一计数信号的值保持恒定；以及第一时间戳存储电路,所述第一时间戳存储电路响应于指示所述降低的所述第一检测信号而将所述第一计数信号的值存储为第一时间戳；以及控制电路,所述控制电路基于所述第一时间戳来确定所述集成电路中的所述降低的源的位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件和形成半导体器件方法
{Author}: 黄子松;曾明鸿;林彦良;蔡豪益;蔡及铭;刘重希;林志伟;何明哲
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-06
{Notes}: CN115579341A
{Abstract}: 在实施例中,半导体器件包括：集成电路管芯；至少部分地围绕集成电路管芯的密封剂,该密封剂包括具有平均直径的填充剂；延伸穿过密封剂的通孔,通孔的下部具有恒定的宽度,并且通孔的上部具有连续减小的宽度,上部的厚度大于填充剂的平均直径；以及再分布结构,包括：位于通孔、密封剂和集成电路管芯上的介电层；以及金属化图案,具有延伸穿过介电层的通孔部分和沿着介电层延伸的线部分,金属化图案电连接至通孔和集成电路管芯。本发明的实施例还涉及形成半导体器件的方法。
{Subject}: 1.一种半导体器件,包括：集成电路管芯；密封剂,至少部分地围绕所述集成电路管芯,所述密封剂包括具有平均直径的填充剂；通孔,延伸穿过所述密封剂,所述通孔的下部具有恒定的宽度,并且所述通孔的上部具有连续减小的宽度,所述上部的厚度大于所述填充剂的平均直径；以及再分布结构,包括：介电层,位于所述通孔、所述密封剂和所述集成电路管芯上；以及金属化图案,具有延伸穿过所述介电层的通孔部分和沿着所述介电层延伸的线部分,所述金属化图案电连接至所述通孔和所述集成电路管芯。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有背侧自对准导电穿通触点的集成电路结构
{Author}: L·P·古勒尔;S·叶梅尼乔格鲁;K·C·科柳鲁;M·J·科布林斯基;C·H·华莱士;T·加尼
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2023-01-06
{Notes}: CN115579351A
{Abstract}: 描述了具有背侧自对准导电穿通触点的集成电路结构以及制造具有背侧自对准导电穿通触点的集成电路结构的方法。例如,一种集成电路结构包括在纳米线的第一堆叠体上方的第一子鳍状物结构。第二子鳍状物结构在纳米线的第二堆叠体上方。虚设栅极电极横向位于纳米线的第一堆叠体与纳米线的第二堆叠体之间。导电穿通触点横向位于纳米线的第一堆叠体与纳米线的第二堆叠体之间。导电穿通触点在虚设栅极电极上并且与虚设栅极电极接触。
{Subject}: 1.一种集成电路结构,包括：第一子鳍状物结构,在纳米线的第一堆叠体上方；第二子鳍状物结构,在纳米线的第二堆叠体上方；虚设栅极电极,横向位于所述纳米线的第一堆叠体与所述纳米线的第二堆叠体之间；以及导电穿通触点,横向位于所述纳米线的第一堆叠体与所述纳米线的第二堆叠体之间,所述导电穿通触点在所述虚设栅极电极上并且与所述虚设栅极电极接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路和功率模块
{Author}: 掛部功
{Author Address}: 日本神奈川县
{Subsidiary Author}: 富士电机株式会社
{Date}: 2023-01-06
{Notes}: CN115580115A
{Abstract}: 本发明提供能降低噪声影响并以适当驱动能力动作的集成电路。包括：输出定时信号的信号输出电路；被输入与第1开关元件的温度对应的第1电压、定时信号,在定时信号输入后将第1电压保持第1期间,经过第1期间后输出第1电压的第1保持电路；被输入与第2开关元件的温度对应的第2电压、定时信号,在定时信号输入后将第2电压保持第2期间,经过第2期间后输出第2电压的第2保持电路；基于第1电压和第1驱动信号,以与第1开关元件的温度对应的第1驱动能力控制第1开关元件开关的第1控制电路；基于第2电压和第2驱动信号,以与第2开关元件的温度对应的第2驱动能力控制第2开关元件开关的第2控制电路。
{Subject}: 1.一种集成电路,其特征在于,包括：信号输出电路,该信号输出电路输出表示第1开关元件进行开关的第1定时且表示第2开关元件进行开关的第2定时的定时信号；第1保持电路,该第1保持电路被输入与所述第1开关元件的温度对应的第1电压、所述定时信号,在所述定时信号输入后将所述第1电压保持第1期间,在经过所述第1期间后输出所输入的所述第1电压；第2保持电路,该第2保持电路被输入与所述第2开关元件的温度对应的第2电压、所述定时信号,在所述定时信号输入后将所述第2电压保持第2期间,在经过所述第2期间后输出所输入的所述第2电压；第1控制电路,该第1控制电路基于从所述第1保持电路输出的所述第1电压和用于驱动所述第1开关元件的第1驱动信号,以与所述第1开关元件的温度对应的第1驱动能力控制所述第1开关元件的开关；以及第2控制电路,该第2控制电路基于从所述第2保持电路输出的所述第2电压和用于驱动所述第2开关元件的第2驱动信号,以与所述第2开关元件的温度对应的第2驱动能力控制所述第2开关元件的开关。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: 庄嵋箴
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-06
{Notes}: CN115580290A
{Abstract}: 一种集成电路包含电阻的第一及第二矩阵,以及多个接口电路。第一矩阵中的每个电阻电性耦接于多个第一或第二输入导线中的相应的第一输入导线,以及多个第一或第二输出导线中的相应的第一输出导线之间。第二矩阵中的每个电阻电性耦接于多个第二输入导线中的相应的第二输入导线,以及多个第二输出导线中的相应的第二输出导线之间。每个接口电路电性耦接于相应的第一输出导线及相应的第二输入导线之间。每个接口电路被配置以在相应的第一输出导线上接收信号,以及将对应于上述信号的模拟信号施加于相应的第二输出导线。
{Subject}: 1.一种集成电路,包括：一第一电阻矩阵,上述第一电阻矩阵中的每个电阻电性耦接于多个第一输入导线中的一相应的第一输入导线与多个第一输出导线中的一相应的第一输出导线之间；一第二电阻矩阵,上述第二电阻矩阵中的每个电阻电性耦接于多个第二输入导线中的一相应的第二输入导线与多个第二输出导线中的一相应的第二输出导线之间；以及多个接口电路,每一个接口电路电性耦接于上述第一输出导线中的一相应的第一输出导线与上述第二输入导线中的一相应的第二输入导线之间；其中上述接口电路中的每个上述接口电路被配置以：在上述相应的第一输出导线上接收一信号；以及将对应于上述信号的一模拟电压施加于上述相应的第二输入导线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可配置集成电路架构
{Author}: 李君
{Author Address}: 215000 江苏省苏州市苏州高新区培源路2号微系统园2号楼202室
{Subsidiary Author}: 聆思半导体技术(苏州)有限公司
{Date}: 2023-01-06
{Notes}: CN115576893A
{Abstract}: 本发明涉及集成电路,具体涉及一种可配置集成电路架构,包括配置管理模块、可配置互联矩阵和可配置功能模块；配置管理模块,对可配置功能模块进行功能配置；可配置互联矩阵,以可配置功能模块的输出作为输入,并将输出发送至任意可配置功能模块；可配置功能模块,以可配置互联矩阵的输出作为输入,并将输出发送至任意可配置互联矩阵；本发明提供的技术方案能够有效克服现有技术所存在的功能模块的互联规模受到极大限制、功能模块的利用率较低、无法对芯片功能进行实时切换的缺陷。
{Subject}: 1.一种可配置集成电路架构,其特征在于：包括配置管理模块、可配置互联矩阵和可配置功能模块；配置管理模块,对可配置功能模块进行功能配置；可配置互联矩阵,以可配置功能模块的输出作为输入,并将输出发送至任意可配置功能模块；可配置功能模块,以可配置互联矩阵的输出作为输入,并将输出发送至任意可配置互联矩阵。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路表面喷涂装置
{Author}: 周香军;黄芬;周香艳
{Author Address}: 518000 广东省深圳市龙岗区龙城街道尚景社区正中时代广场1303B-12单元
{Subsidiary Author}: 深圳市中昇微半导体有限公司
{Date}: 2023-01-06
{Notes}: CN218223137U
{Abstract}: 本实用新型公开了一种集成电路表面喷涂装置,包括操作台,所述操作台内固定有横板,且横板上端面等间距固定有烘干灯,所述操作台内右侧还固定有第一电机,且第一电机输出轴末端固定有固定板,并且固定板还轴承连接在操作台内左侧；还包括：横杆,固定在所述固定板上,且固定板上还固定有电动伸缩杆,并且电动伸缩杆输出端固定有放置架用于对放置架位置进行调节,同时放置架被横杆贯穿构成滑动机构。该集成电路表面喷涂装置,采用可旋转时夹持限位机构,可以实现对集成电路板的双面喷涂作用,从而提高加工效率,配合弹性辊涂机构,可以实现喷涂液的抹匀,保证喷涂液均匀覆盖,再配合烘干机构,可以加速喷涂层干燥,保证喷涂效果。
{Subject}: 1.一种集成电路表面喷涂装置,包括操作台(1),所述操作台(1)内固定有横板(2),且横板(2)上端面等间距固定有烘干灯(3),所述操作台(1)内右侧还固定有第一电机(4),且第一电机(4)输出轴末端固定有固定板(5),并且固定板(5)还轴承连接在操作台(1)内左侧；其特征在于,还包括：横杆(6),固定在所述固定板(5)上,且固定板(5)上还固定有电动伸缩杆(7),并且电动伸缩杆(7)输出端固定有放置架(8)用于对放置架(8)位置进行调节,同时放置架(8)被横杆(6)贯穿构成滑动机构,所述放置架(8)上还设置有顶板(9),且顶板(9)正对放置架(8)的一侧固定有第一弹簧(10)的一端,并且第一弹簧(10)另一端固定在放置架(8)上；支架(11),固定在所述操作台(1)上,且支架(11)上端面固定与储液筒(12),并且储液筒(12)通过导管与泵机(13)相互连接,同时泵机(13)固定在支架(11)上,所述支架(11)后端面还固定有第二电机(14),且第二电机(14)的输出端固定有螺纹杆(15),并且螺纹杆(15)轴承连接支架(11)上,同时螺纹杆(15)通过螺纹与活动架(16)相互连接,所述活动架(16)下端面固定有喷头(18),且活动架(16)下端面通过螺栓固定有固定架(19),并且固定架(19)下方设置有安装架(21)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装点胶设备
{Author}: 吴峰;高乾;邹强;彭波
{Author Address}: 621050 四川省绵阳市高新区永兴镇茅针寺村(新型显示产业园内)
{Subsidiary Author}: 四川华尔科技有限公司
{Date}: 2023-01-06
{Notes}: CN218223215U
{Abstract}: 本实用新型公开了一种集成电路芯片封装点胶设备,属于芯片点胶设备技术领域。该集成电路芯片封装点胶设备,包括：点胶机,点胶机的底部固定连接有两个安装盒,每个安装盒的两侧内壁之间均转动连接有传动丝杆,每个传动丝杆上均螺纹连接有传动板,每个传动板的一侧外表面均固定连接有连接框板；以及两组压板机构,该集成电路芯片封装点胶设备,装有芯片的集成电路板放到点胶机工作台后,转动对应传动丝杆带动传动板移动,使得对应的压板对准集成电路板,然后拧动螺纹杆带动连接板下降,使得对应固定杆带动压板将集成电路板压紧,不需要人工按住集成电路板,节省人力,避免电路板偏移,确保芯片的封装点胶工作的正常进行。
{Subject}: 1.一种集成电路芯片封装点胶设备,其特征在于,包括：点胶机(1),所述点胶机(1)的底部固定连接有两个安装盒(2),每个所述安装盒(2)的两侧内壁之间均转动连接有传动丝杆(7),每个所述传动丝杆(7)上均螺纹连接有传动板(6),每个所述传动板(6)的一侧外表面均固定连接有连接框板(4)；以及两组压板机构(3),每组所述压板机构(3)均包括固定盒(301)、两个连接杆(302)、固定块(303)、三个固定杆(304)、压板(305)和连接板(306),每个所述固定盒(301)均固定连接于对应连接框板(4)的一侧外表面,每两个所述连接杆(302)均贯穿对应固定盒(301)的底内壁,每个所述固定块(303)均固定连接于对应两个连接杆(302)的下端,每三个所述固定杆(304)均固定连接于对应固定块(303)的一侧外表面,每个所述压板(305)均固定连接于对应三个固定杆(304)的一端,每个所述连接板(306)均固定连接于对应连接杆(302)的上端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试用电路板除尘装置
{Author}: 商文栋
{Author Address}: 100000 北京市东城区南竹杆胡同2号1幢2层30202
{Subsidiary Author}: 北京迦和互联科技有限公司
{Date}: 2023-01-06
{Notes}: CN218223644U
{Abstract}: 本实用新型公开集成电路测试用电路板除尘装置,真空吸尘箱体上表面后侧一体成型有竖板,竖板前壁上端固定装配有升降式电路板清洁装置,真空吸尘箱体的上表面中部固定装配有围挡式电路板夹持机构,升降式电路板清洁装置下端延伸至围挡式电路板夹持机构内；通过设置有围挡式电路板夹持机构用于夹持电路板,矩形框能够有效遮挡扬起的灰尘,避免灰尘外溢,通过真空吸尘箱体对扬起的灰尘进行及时吸取、收集,通过升降式电路板清洁装置调节位置后,对电路板表面进行清洁,清洁时通过毛刷与吹气孔吹气配合,进行电路板表面灰尘清理,能够代替人工清洁,进行更高效、彻底清洁。
{Subject}: 1.集成电路测试用电路板除尘装置,其特征在于：包括真空吸尘箱体(1),所述真空吸尘箱体(1)上表面后侧一体成型有竖板(2),所述竖板前壁上端固定装配有升降式电路板清洁装置(3),所述真空吸尘箱体(1)的上表面中部固定装配有围挡式电路板夹持机构(4),所述升降式电路板清洁装置(3)下端延伸至围挡式电路板夹持机构(4)内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试用电路板除尘装置
{Author}: 周忠国
{Author Address}: 402260 重庆市江津区双福街道祥福大道718号附2号3幢
{Subsidiary Author}: 重庆芯睿辰科技有限公司
{Date}: 2023-01-06
{Notes}: CN218223677U
{Abstract}: 本实用新型提供了一种集成电路测试用电路板除尘装置,包括除尘箱、滚刷、吸尘机和清理机构；除尘箱活动安装有传送带,传送带用于放置电路板,滚刷活动安装在除尘箱内,滚刷位于传送带上方,除尘箱外壁固定安装有电机,电机的输出轴与滚刷固定连接,吸尘机固定安装在除尘箱上端,吸尘机固定安装有吸尘管,吸尘管插入除尘箱内部,吸尘管端头固定安装有第一吸尘头,第一吸尘头位于传送带上端,清理机构固定安装在除尘箱内部,清理机构与滚刷配合,本实用新型通过滚刷对电路板进行初步清扫除尘,然后第一吸尘头对电路板进行二次除尘,除尘效果好,防止灰尘再次附着在电路板上,通过清理机构对滚刷进行清理,防止滚刷粘黏上灰尘影响初步除尘效果。
{Subject}: 1.一种集成电路测试用电路板除尘装置,其特征在于：包括除尘箱(1)、滚刷(2)、吸尘机(3)和清理机构(4)；所述除尘箱(1)活动安装有传送带(11),所述传送带(11)用于放置电路板,所述滚刷(2)活动安装在所述除尘箱(1)内,所述滚刷(2)位于所述传送带(11)上方,所述除尘箱(1)外壁固定安装有电机(12),所述电机(12)的输出轴与所述滚刷(2)固定连接,所述吸尘机(3)固定安装在所述除尘箱(1)上端,所述吸尘机(3)固定安装有吸尘管(31),所述吸尘管(31)插入所述除尘箱(1)内部,所述吸尘管(31)端头固定安装有第一吸尘头(311),所述第一吸尘头(311)位于所述传送带(11)上端,所述清理机构(4)固定安装在所述除尘箱(1)内部,所述清理机构(4)与所述滚刷(2)配合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片焊接机装置
{Author}: 周忠国
{Author Address}: 402260 重庆市江津区双福街道祥福大道718号附2号3幢
{Subsidiary Author}: 重庆芯睿辰科技有限公司
{Date}: 2023-01-06
{Notes}: CN218225008U
{Abstract}: 本实用新型提供一种集成电路芯片焊接机装置,包括底座、焊接机本体；焊接机本体安装在底座的上端面,底座的上端面设有向内凹进的凹槽,凹槽位于焊接机本体的前端,凹槽内安装有安装块,安装块的上端面转动连接有转动盘,转动盘的上端面安装有夹持组件,底座的上端面安装有安装杆,安装杆的上端面左右对称安装有凸齿,凸齿之间转动连接有防护板,防护板设有观察窗。本实用新型通过设置转动盘、夹持组件,能对电路板进行固定,从而利于集成电路芯片进行焊接,并能使转动盘带动电路板进行转动,从而调整焊接位置,方便进行焊接,从而提升便捷性,通过设置防护板和观察窗,能保护焊接时的操作人员,并利于通过透明的观察窗,进行焊接操作。
{Subject}: 1.一种集成电路芯片焊接机装置,其特征在于：包括底座(1)、焊接机本体(2)；所述焊接机本体(2)安装在所述底座(1)的上端面,所述底座(1)的上端面设有向内凹进的凹槽(11),所述凹槽(11)位于所述焊接机本体(2)的前端,所述凹槽(11)内安装有安装块(12),所述安装块(12)的上端面转动连接有转动盘(13),所述转动盘(13)的上端面安装有夹持组件(3),所述底座(1)的上端面安装有安装杆(14),所述安装杆(14)的上端面左右对称安装有凸齿(141),所述凸齿(141)之间转动连接有防护板(15),所述防护板(15)设有观察窗(151)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装用晶圆切割机
{Author}: 吴峰;高乾;邹强;彭波
{Author Address}: 621050 四川省绵阳市高新区永兴镇茅针寺村(新型显示产业园内)
{Subsidiary Author}: 四川华尔科技有限公司
{Date}: 2023-01-06
{Notes}: CN218225159U
{Abstract}: 本实用新型提供一种集成电路封装用晶圆切割机,属于晶圆切割机技术领域,该集成电路封装用晶圆切割机包括晶圆切割机本体,晶圆切割机本体的一端设置有安装板,安装板的下端设置有激光切割头,放置板,放置板固定连接于晶圆切割机本体的一端,在需要对零件进行加工并定位时,可以将其放置在放置板的上端,而后启动电机使其输出轴可以带动丝杆进行转动,这时丝杆螺母便会下降并带动橡胶块进行下降,便可以将零件进行压制和定位,而还可以通过滑动伸缩杆调整橡胶块的距离,以适应不同零件的大小,提高压制和定位带动紧密性。
{Subject}: 1.一种集成电路封装用晶圆切割机,其特征在于,包括：晶圆切割机本体(1),所述晶圆切割机本体(1)的一端设置有安装板(2),所述安装板(2)的下端设置有激光切割头(3)；放置板(6),所述放置板(6)固定连接于晶圆切割机本体(1)的一端；丝杆(9),所述丝杆(9)转动连接于放置板(6)的上端,且丝杆(9)的圆周表面螺纹连接有丝杆螺母(11)；两个转动块(14),两个所述转动块(14)均转动连接于丝杆螺母(11)的一端；两个伸缩杆(16),两个所述伸缩杆(16)分别固定连接于两个转动块(14)的一端；两个橡胶块(15),两个所述橡胶块(15)分别固定连接于两个伸缩杆(16)的一端；以及电机(10),所述电机(10)固定连接于放置板(6)的下端,且电机(10)的输出轴活动贯穿放置板(6)的上端并与丝杆(9)固定连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路IC载板外形加工用打孔装置
{Author}: 伍涛;李秋;罗瑞辉
{Author Address}: 445000 湖北省恩施土家族苗族自治州恩施市舞阳坝街道七里坪工业园区11栋标准厂房
{Subsidiary Author}: 湖北华涛显示科技有限公司
{Date}: 2023-01-06
{Notes}: CN218225647U
{Abstract}: 本实用新型涉及集成电路技术领域,具体为一种集成电路IC载板外形加工用打孔装置,包括多个支撑杆,多个所述支撑杆上固定安装有同一个加工台,多个所述支撑杆上滑动连接有同一个升降板,所述升降板位于加工台的上方,多个所述支撑杆的顶端固定安装有同一个顶板,将需要加工的材料放置在加工台上,在对材料打孔时,根据材料的长宽来调节纵向移动板和横向移动板的位置,启动电机A,电机A会带动第一丝杆转动从而调节两个纵向移动板的间距,启动电机B,电机B会带动第二丝杆转动从而调节两个横向移动板的间距,位置调节后启动液压缸,液压缸会带动升降板升降,当下压块与材料接触后会将材料进行压紧,便于打孔机本体对材料进行打孔。
{Subject}: 1.一种集成电路IC载板外形加工用打孔装置,包括多个支撑杆(1),其特征在于：多个所述支撑杆(1)上固定安装有同一个加工台(2),多个所述支撑杆(1)上滑动连接有同一个升降板(3),所述升降板(3)位于加工台(2)的上方,多个所述支撑杆(1)的顶端固定安装有同一个顶板(4),所述顶板(4)上设置有带动升降板(3)移动的升降机构,所述升降板(3)的底面设置有打孔机本体(24),所述升降板(3)的底面滑动连接有两个纵向移动板(5),所述升降板(3)上设置有驱动两个纵向移动板(5)移动的纵向调节机构,两个所述纵向移动板(5)上均滑动连接有两个横向移动板(6),两个所述纵向移动板(5)上均设置有带动两个横向移动板(6)移动的横向调节机构,多个所述横向移动板(6)的底面均固定安装有套管(7),所述套管(7)内滑动连接有下压杆(8),所述下压杆(8)的底端固定安装有下压块(9)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的铁削设备
{Author}: 吴峰;高乾;邹强;彭波
{Author Address}: 621050 四川省绵阳市高新区永兴镇茅针寺村(新型显示产业园内)
{Subsidiary Author}: 四川华尔科技有限公司
{Date}: 2023-01-06
{Notes}: CN218226142U
{Abstract}: 本实用新型提供一种集成电路芯片的铁削设备,属于芯片技术领域,该集成电路芯片的铁削设备包括放置板,一侧为开口的打磨盒,打磨盒固定连接于放置板的上端,盖板,盖板通过铰轴活动铰接于打磨盒的开口处,四个支撑杆,四个支撑杆均固定连接于打磨盒的下内壁,风扇,风扇固定连接于打磨盒的一侧内壁,四个吹气枪头,四个吹气枪头均设于盖板的下端,在固定杆圆周表面进行左右循环运动,以此便可带动推板开设运行,当风扇将铁削吹来时,便可通过推板将铁削推入出料槽内,这样便可将铁削进行清理,防止铁削堆积过多造成堵塞的情况,提高芯片的正常开口,方便放置新的芯片进行打磨作业。
{Subject}: 1.一种集成电路芯片的铁削设备,其特征在于,包括：放置板(1)；一侧为开口的打磨盒(2),所述打磨盒(2)固定连接于放置板(1)的上端；盖板(5),所述盖板(5)通过铰轴活动铰接于打磨盒(2)的开口处；四个支撑杆(11),四个所述支撑杆(11)均固定连接于打磨盒(2)的下内壁；风扇(10),所述风扇(10)固定连接于打磨盒(2)的一侧内壁；四个吹气枪头(21),四个所述吹气枪头(21)均设于盖板(5)的下端；两个出料槽(16),两个所述出料槽(16)分别开设于打磨盒(2)的两侧端；两个固定杆(13),两个所述固定杆(13)均固定连接于打磨盒(2)的两侧内壁相靠近端；滑块(15),所述滑块(15)滑动连接于两个固定杆(13)的圆周表面；推板(17),所述推板(17)固定连接于滑块(15)的下端；第一固定板(3),所述第一固定板(3)固定连接于打磨盒(2)的一侧端；电动伸缩杆(4),所述电动伸缩杆(4)固定连接于第一固定板(3)内；第一滑槽(8),所述第一滑槽(8)开设于打磨盒(2)的一侧端；第二固定块(9),所述第二固定块(9)固定连接于滑块(15)的一侧端,所述第二固定块(9)滑动连接于第一滑槽(8)内,所述第二固定块(9)固定连接于电动伸缩杆(4)的伸长端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路IC载板外形加工用定位装置
{Author}: 付少来;魏礼鑫;伍涛
{Author Address}: 445000 湖北省恩施土家族苗族自治州恩施市舞阳坝街道七里坪工业园区11栋标准厂房
{Subsidiary Author}: 湖北华涛显示科技有限公司
{Date}: 2023-01-06
{Notes}: CN218226209U
{Abstract}: 本实用新型涉及集成电路技术领域,具体为一种集成电路IC载板外形加工用定位装置,包括操作台,所述操作台内设置有内腔,所述操作台上转动连接有转轴,所述内腔内设置有带动转动的调节机构,所述转轴的顶端固定安装有加工台,所述加工台的顶面滑动连接有两个夹持板,将IC载板材料放置在加工台上,根据IC载板的规格大小,向上拉动提拉架,提拉架会带动多个夹持柱位置上升,启动电机A,电机A会带动丝杆转动并带动夹持板移动,当两个夹持板的一侧与IC载板两侧相抵时,再手松提拉架,此时多个复位拉簧会带动多个夹持柱复位,并对IC载板进行压紧,通过夹持柱和夹持板的双重夹紧,可以使IC载板稳定的固定在加工台上,方便进行加工。
{Subject}: 1.一种集成电路IC载板外形加工用定位装置,包括操作台(1),其特征在于：所述操作台(1)内设置有内腔(2),所述操作台(1)上转动连接有转轴(3),所述内腔(2)内设置有带动转轴(3)转动的调节机构,所述转轴(3)的顶端固定安装有加工台(4),所述加工台(4)的顶面滑动连接有两个夹持板(5),两个所述夹持板(5)在加工台(4)的顶面对称设置,所述操作台(1)上设置有带动两个夹持板(5)移动的移动机构,两个所述夹持板(5)上开设有多个顶孔(6),多个所述顶孔(6)内均滑动连接有夹持柱(7),多个所述夹持柱(7)的顶端均固定安装有同一个连接板(9),多个所述夹持柱(7)上均套设有复位拉簧(8),所述复位拉簧(8)的底端与夹持板(5)的顶面固定连接,所述复位拉簧(8)的顶端与连接板(9)的底面固定连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试用夹具
{Author}: 周忠国
{Author Address}: 402260 重庆市江津区双福街道祥福大道718号附2号3幢
{Subsidiary Author}: 重庆芯睿辰科技有限公司
{Date}: 2023-01-06
{Notes}: CN218226533U
{Abstract}: 本实用新型提供一种集成电路测试用夹具,包括工作台、第一安装板和第二安装板；所述工作台设有贯穿所述工作台上下两端的矩形槽,所述矩形槽的前后左右四壁均设有安装槽,左右对称设置的所述第一安装板和前后对称设置的所述第二安装板分别滑动安装在所述安装槽内,上下交错设置的所述第一安装板和所述第二安装板相互靠近的一侧分别设有用于装夹集成电路板的卡槽；本实用新型通过设置可在安装槽内移动的第一安装板和第二安装板,通过设置在第一安装板和第二安装板的卡槽相互配合,实现装夹固定集成电路板,通过第一安装板和第二安装板的滑动,将有质量缺陷的集成电路板分离。
{Subject}: 1.一种集成电路测试用夹具,其特征在于：包括工作台(1)、第一安装板(2)和第二安装板(3)；所述工作台(1)设有贯穿所述工作台(1)上下两端的矩形槽(11),所述矩形槽(11)的前后左右四壁均设有安装槽(12),左右对称设置的所述第一安装板(2)和前后对称设置的所述第二安装板(3)分别滑动安装在所述安装槽(12)内,上下交错设置的所述第一安装板(2)和所述第二安装板(3)相互靠近的一侧分别设有用于装夹集成电路板的卡槽(21)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路PCBA主板漏电流检测治具
{Author}: 温文彬;李雪萍;余静
{Author Address}: 518000 广东省深圳市南山区西丽街道新围社区桑泰科技园3栋厂房留仙文化园三栋六层602B
{Subsidiary Author}: 深圳市明瑾科技有限公司
{Date}: 2023-01-06
{Notes}: CN218240109U
{Abstract}: 本实用新型公开了一种集成电路PCBA主板漏电流检测治具,涉及主板检测技术领域,包括底座以及压板,所述底座的顶面两侧均开设有安装槽,所述安装槽内转动连接有转轴,所述压板固定连接连接在转轴位于安装槽内部的一端上,所述底座的一侧板内开设有升降槽,所述升降槽的中心处竖直设置有导轨,所述导轨上活动套接有与升降槽有与升降槽滑动配合的升降板,所述导轨上套接有固定连接在升降板底部与升降槽之间的第一压缩弹簧,所述升降板的两端均铰接有拉杆。该集成电路PCBA主板漏电流检测治具,通过升降板与压板的配合设置,在使用装置的过程中,可以同时将固定主板的压板进行开合,在固定的时候更加的方便,节省固定时间,提高工作效率。
{Subject}: 1.一种集成电路PCBA主板漏电流检测治具,其特征在于：包括底座(1)以及压板(5),所述底座(1)的顶面两侧均开设有安装槽(8),所述安装槽(8)内转动连接有转轴(16),所述压板(5)固定连接连接在转轴(16)位于安装槽(8)内部的一端上,所述底座(1)的一侧板内开设有升降槽(10),所述升降槽(10)的中心处竖直设置有导轨(12),所述导轨(12)上活动套接有与升降槽(10)有与升降槽(10)滑动配合的升降板(11),所述导轨(12)上套接有固定连接在升降板(11)底部与升降槽(10)之间的第一压缩弹簧(14),所述升降板(11)的两端均铰接有拉杆(9),所述转轴(16)位于升降槽(10)内部的一端固定连接有转盘(20),所述转盘(20)的外圆面上固定连接有连接板(17),所述拉杆(9)远离升降板(11)的一端转动连接在连接板(17)上,所述底座(1)的一侧板上开设有与升降槽(10)连通的活动槽(7),所述升降板(11)上有贯穿活动槽(7)的推杆(15)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 逻辑器件、生成地址的方法、集成电路制造系统和介质
{Author}: S·芬尼
{Author Address}: 英国赫特福德郡
{Subsidiary Author}: 想象技术有限公司
{Date}: 2023-01-03
{Notes}: CN107203481B
{Abstract}: 本发明涉及逻辑器件、生成地址的方法、集成电路制造系统和介质。用二进制存储器地址生成高速缓存地址的高速缓存逻辑器件,二进制存储器地址包括第一预定长度的第一二进制序列和第二预定长度的第二二进制序列,高速缓存逻辑器件包括：多个取代单元,多个取代单元中的每一个被配置成接收第一二进制序列的位的相应分配,并且用根据接收到的位的分配而选择的对应取代位串来替换其分配的位；映射单元,其被配置成组合多个取代单元输出的取代位串,以形成第二预定长度的一个或更多个二进制串；组合逻辑器件,其被布置成通过可逆运算将一个或更多个二进制串与第二二进制序列组合,以形成用作高速缓存存储器中的高速缓存地址的至少部分的二进制输出串。
{Subject}: 1.一种用二进制存储器地址生成高速缓存地址的高速缓存逻辑器件,所述二进制存储器地址包括第一预定长度的第一二进制序列和第二预定长度的第二二进制序列,所述高速缓存逻辑器件包括：多个取代单元,所述多个取代单元中的每一个被配置成接收所述第一二进制序列的位的相应分配,并且用以下对应取代位串来替换其分配的位：该对应取代位串根据接收到的位的分配被选择,并且该对应取代位串的位的数量大于或等于所接收到的位的分配中的位的数量；映射单元,其被配置成组合所述多个取代单元输出的取代位串,以形成所述第二预定长度的一个或更多个二进制串；以及组合逻辑器件,其被布置成通过可逆运算将所述一个或更多个二进制串与所述第二二进制序列组合,以形成用作高速缓存存储器中的高速缓存地址的至少部分的二进制输出串。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种裂纹检测电路、系统以及集成电路、电子设备
{Author}: 罗定国;洪伟强;阎超;刘大力;王利颖
{Author Address}: 518122 广东省深圳市坪山区龙田街道竹坑社区兰竹西路9号荣耀智能制造产业园B1栋五楼
{Subsidiary Author}: 深圳荣耀智能机器有限公司
{Date}: 2023-01-03
{Notes}: CN115561571A
{Abstract}: 本申请提供一种裂纹检测电路、系统以及集成电路、电子设备,涉及集成电路技术领域。用于解决集成电路在生产过程中,基板上容易产生裂纹,导致产品质量降低的问题。上述裂纹检测电路包括检测线圈、工作电路以及开关元件。检测线圈用于检测基板边沿的裂纹,检测线圈内嵌于基板内部,且沿基板的边沿延伸。工作电路设置于基板上,开关元件的第一端和第二端通过检测线圈分别与工作电路的第一端和第二端耦合连接,开关元件的第三端与工作电路的第三端耦合连接；在工作电路处于工作状态的情况下,开关元件断开；在工作电路未处于工作状态的情况下,开关元件导通。
{Subject}: 1.一种裂纹检测电路,其特征在于,包括：检测线圈,用于检测基板边沿的裂纹,所述检测线圈内嵌于所述基板内部,且沿所述基板的边沿延伸；工作电路,设置于所述基板上,并与所述检测线圈耦合连接；开关元件,设置于所述基板上,所述开关元件的第一端和第二端通过所述检测线圈分别与所述工作电路的第一端和第二端耦合连接,所述开关元件的第三端与所述工作电路的第三端耦合连接；在所述工作电路处于工作状态的情况下,所述开关元件断开；在所述工作电路未处于工作状态的情况下,所述开关元件导通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 门锁的开锁电路、门锁及其开锁方法
{Author}: 陈伟喜;吴劲勇;冯纯枝;林良伟
{Author Address}: 528300 广东省佛山市顺德区容桂小黄圃居委会顺德高新技术产业开发区科技产业园科苑三路17号
{Subsidiary Author}: 广东必达保安系统有限公司
{Date}: 2023-01-03
{Notes}: CN115565269A
{Abstract}: 本发明涉及一种门锁的开锁电路,包括电源电路、单片机集成电路、电容屏电路、电容屏唤醒电路和电机驱动电路,所述电源电路、电容屏电路、电容屏唤醒电路和电机驱动电路分别与单片机集成电路电连接；所述电源电路用于将外部输入的电源稳压到适用于单片机集成电路、电容屏电路、电容屏唤醒电路和电机驱动电路额定工作的电压,进而让整个电路正常稳定的工作；用户手指触摸电容式触摸屏产生至少两个触控点时,电容式触摸屏发出开锁输入信号至单片机集成电路,单片机集成电路发出输出信号至电机驱动电路,电机驱动电路用于将单片机集成电路的输出信号转化电机驱动信号,从而控制电机工作进行开锁。
{Subject}: 1.一种门锁的开锁电路,包括电源电路、单片机集成电路、电容屏电路、电容屏唤醒电路和电机驱动电路,其特征在于：所述电源电路、电容屏电路、电容屏唤醒电路和电机驱动电路分别与单片机集成电路电连接；所述电源电路用于将外部输入的电源稳压到适用于单片机集成电路、电容屏电路、电容屏唤醒电路和电机驱动电路额定工作的电压,进而让整个电路正常稳定的工作；所述电容屏电路包括带多点触控的电容式触摸屏；所述单片机集成电路用于检测唤醒输入信号、开/关锁输入信号和控制输出信号；所述电容屏唤醒电路包括触摸芯片和感应唤醒点,当导电物体触碰感应唤醒点时产生电平变化,所述触摸芯片检测到电平变化时,触摸芯片发出唤醒输入信号；所述单片机集成电路接收到唤醒输入信号时,单片机集成电路接通电容屏电路电源；当电容式触摸屏产生至少两个触控点时,电容式触摸屏发出开/关锁输入信号；所述单片机集成电路接收到开/关锁输入信号时,单片机集成电路发出输出信号；所述的电机驱动电路用于将单片机集成电路的输出信号转化电机驱动信号,从而控制电机工作进行开锁或关锁。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置及其制造方法
{Author}: 沈书文;李威养;林彦伯;郭俊铭;赵高毅;彭远清
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-03
{Notes}: CN115565949A
{Abstract}: 在基底的前侧上方形成多个第一半导体层及多个第二半导体层。第一半导体层和第二半导体层在垂直方向交错。蚀刻第一半导体层及第二半导体层为堆叠物,进行蚀刻使得最底部第一半导体层在剖面示意图中具有渐缩轮廓。以介电层取代最底部第一半导体层,介电层承袭最底部第一半导体层的渐缩轮廓。在堆叠物上方形成栅极结构,栅极结构在第一水平方向延伸；在栅极结构上方形成第一互连结构；在基底的背侧上方形成第二互连结构。
{Subject}: 1.一种半导体装置,包括：多个纳米结构的一堆叠物,每个纳米结构含有一半导体材料；一栅极结构,在一第一侧上设置于该多个纳米结构上方；一导通孔,在相对于该第一侧的一第二侧上设置于该多个纳米结构上方；一介电层,设置于该多个纳米结构与该导通孔之间,其中该介电层在一剖面示意图中具有一渐缩轮廓。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 表贴式晶体振荡器的封装结构、方法及表贴式晶体振荡器
{Author}: 睢建平;贾晓龙;杨敬;刘秀琪;徐波;郑文强;李伟
{Author Address}: 100854 北京市海淀区永定路50号12号楼
{Subsidiary Author}: 北京无线电计量测试研究所
{Date}: 2023-01-03
{Notes}: CN115565965A
{Abstract}: 本发明实施例公开了一种表贴式晶体振荡器的封装结构、方法及表贴式晶体振荡器。该表贴式晶体振荡器的封装结构包括底座、盖板、石英振子和集成电路裸片,盖板与底座的底部盖合而形成有容纳腔,石英振子和集成电路裸片层叠设置于容纳腔内,且石英振子与集成电路裸片电气连接；其中,底座的顶部开有与容纳腔连通的窗口,集成电路裸片通过导电胶粘接并封闭窗口,且集成电路裸片的衬底在窗口暴露。通过本发明,解决了传统的表贴式晶体振荡器无法满足内部芯片背部衬底完全暴露的技术问题,达到了满足单粒子效应脉冲激光试验样品制作需求的技术效果。
{Subject}: 1.一种表贴式晶体振荡器的封装结构,其特征在于,包括：底座、盖板、石英振子和集成电路裸片,所述盖板与所述底座的底部盖合而形成有容纳腔,所述石英振子和所述集成电路裸片层叠设置于所述容纳腔内,且所述石英振子与所述集成电路裸片电气连接；其中,所述底座的顶部开有与所述容纳腔连通的窗口,所述集成电路裸片通过导电胶粘接并封闭所述窗口,且所述集成电路裸片的衬底在所述窗口暴露。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路
{Author}: 祖江娇
{Author Address}: 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号
{Subsidiary Author}: 长鑫存储技术有限公司
{Date}: 2023-01-03
{Notes}: CN115565994A
{Abstract}: 本公开实施例涉及半导体领域,提供一种半导体集成电路,包括：沿第一方向排列的第一标准单元和第二标准单元,第一标准单元包括在衬底内间隔设置的第一有源区和第二有源区,第二标准单元包括在衬底内间隔设置的第三有源区和第四有源区；第一有源区、第二有源区、第三有源区和第四有源区均沿第二方向延伸且沿第一方向上依次排列,第二有源区用于形成第二晶体管,第三有源区用于形成第三晶体管,第二晶体管与第三晶体管的导电类型相同；沿第二方向延伸的第一电源线,位于第二有源区和第三有源区之间,第一电源线用于与第二晶体管的源极或者漏极电连接,且用于与第三晶体管的源极或者漏极电连接,以减少标准单元的排布面积,提高线道数量。
{Subject}: 1.一种半导体集成电路,其特征在于,包括：衬底；沿第一方向排列的第一标准单元和第二标准单元,所述第一标准单元包括在所述衬底内间隔设置的第一有源区和第二有源区,所述第二标准单元包括在所述衬底内间隔设置的第三有源区和第四有源区；其中,所述第一有源区、所述第二有源区、所述第三有源区和所述第四有源区均沿第二方向延伸,且沿所述第一方向上依次排列,所述第二有源区用于形成至少一个第二晶体管,所述第三有源区用于形成至少一个第三晶体管,所述第二晶体管与所述第三晶体管的导电类型相同；沿所述第二方向延伸的第一电源线,位于所述第二有源区和所述第三有源区之间,所述第一电源线用于与所述第二晶体管的源极或者漏极电连接,且用于与所述第三晶体管的源极或者漏极电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置
{Author}: 詹易叡;潘冠廷;江国诚;王志豪
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-03
{Notes}: CN115566022A
{Abstract}: 集成电路装置包括基板与位于第一栅极结构及该第二栅极结构之间的鳍片隔离结构。第一栅极结构包绕位于第一鳍片上方的第一垂直纳米结构通道堆叠。第二栅极结构包绕位于第二鳍片上方的第二垂直纳米结构通道堆叠。鳍片隔离结构从第一栅极结构的上表面延伸至基板的上表面。沟槽隔离结构位于第一鳍片与鳍片隔离结构之间且具有与鳍片隔离结构不同的蚀刻选择性。
{Subject}: 1.一种集成电路装置,包括：一基板；一第一栅极结构,包绕一第一垂直纳米结构通道堆叠,该第一垂直纳米结构通道堆叠位于一第一鳍片上方；一第二栅极结构,包绕一第二垂直纳米结构通道堆叠,该第二垂直纳米结构通道堆叠位于一第二鳍片上方；一鳍片隔离结构,位于该第一栅极结构与该第二栅极结构之间且从该第一栅极结构的一上表面延伸至该基板的一上表面；以及一沟槽隔离结构,位于该第一鳍片与该鳍片隔离结构之间,该沟槽隔离结构具有与该鳍片隔离结构不同的蚀刻选择性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种方位可调的集成电路塑封设备
{Author}: 王智力;王海洋
{Author Address}: 230093 安徽省合肥市高新区天智路14号时代智谷创业园130室
{Subsidiary Author}: 合肥爻达芯微电子有限公司
{Date}: 2023-01-03
{Notes}: CN218190710U
{Abstract}: 本实用新型公开了一种方位可调的集成电路塑封设备,包括支撑底座,所述支撑底座上端左部和上端右部均开有滑槽,两个所述滑槽上端均安装有夹持装置,所述支撑底座后端安装有烘干装置,所述支撑底座前端上部安装有支撑板,所述支撑板上端安装有塑封装置,所述塑封装置上端安装有塑封胶箱体,所述塑封装置右端安装有推动气缸。本实用新型所述的一种方位可调的集成电路塑封设备,通过夹持装置使装置能够对不同型号的集成电路都能够进行很好的夹持,进而提高了装置的适用性,通过推动气缸可以对喷头的喷洒位置进行左右调节,通过三号液压缸推动固定座可使集成电路进行前后位移,进而使集成电路喷涂方位能够较为全面地进行调节。
{Subject}: 1.一种方位可调的集成电路塑封设备,包括支撑底座(1),其特征在于：所述支撑底座(1)上端左部和上端右部均开有滑槽(5),两个所述滑槽(5)上端均安装有夹持装置(2),所述支撑底座(1)后端安装有烘干装置(4),所述支撑底座(1)前端上部安装有支撑板(6),所述支撑板(6)上端安装有塑封装置(3),所述塑封装置(3)上端安装有塑封胶箱体(7),所述塑封装置(3)右端安装有推动气缸(8)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 终端装置、基站装置、通信方法及集成电路
{Author}: 相羽立志;铃木翔一;横枕一成;高桥宏树
{Author Address}: 日本国大阪府堺市堺区匠町1番地
{Subsidiary Author}: 夏普株式会社
{Date}: 2023-01-03
{Notes}: CN107534964B
{Abstract}: 一种终端装置,包括发送部,其针对小区索引为第一规定值以下的辅小区中的PDSCH的发送,使用第一PUCCH资源及PU CCH格式(3)来发送HARQ-ACK；针对小区索引大于所述第一规定值的辅小区中的PDSCH的发送,使用第二PUCCH资源及PUCCH格式(4)来发送HARQ-ACK,所述第一规定值是按从小到大的顺序排列由基站装置设定的小区索引的值时的第四个小区索引的值。
{Subject}: 1.一种终端装置,是使用包括主小区和辅小区的多个服务小区与基站装置进行通信的终端装置,其特征在于,包括：接收部,其接收无线资源控制消息；及发送部,其针对通过物理下行链路控制信道的检测而指示的所述辅小区中的物理下行链路共享信道发送,发送第一混合自动重传请求响应或第二混合自动重传请求响应,对于所述第一混合自动重传请求响应或所述第二混合自动重传请求响应的发送,所述发送部基于所述无线资源控制消息中所包含的信息,切换第一动作或第二动作,所述第一动作是基于调度了所述物理下行链路共享信道的服务小区,切换使用了物理上行链路控制信道格式3的所述第一混合自动重传请求响应的发送或者使用了物理上行链路控制信道格式4的所述第二混合自动重传请求响应的发送而进行的动作,所述第二动作是在所述物理上行链路控制信道格式3以及所述物理上行链路控制信道格式4之中,设置所述物理上行链路控制信道格式4,并且执行使用了所述物理上行链路控制信道格式4的所述第二混合自动重传请求响应的发送的动作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电源检测电路、电源电路、功放集成电路和音响设备
{Author}: 万幸;刘闯
{Author Address}: 200040 上海市徐汇区丰谷路315弄24号1-3层
{Subsidiary Author}: 上海芯聆半导体科技有限公司
{Date}: 2023-01-03
{Notes}: CN115561662A
{Abstract}: 本申请涉及电力电子相关技术领域,具体涉及一种电源检测电路、电源电路、功放集成电路和音响设备。其中,电源检测电路包括：电压转换电路和比较器；电压转换电路用于接收第一电源电压和第二电源电压,检测第一电源电压与第二电源电压之间的电压偏差,并向比较器输出与电压偏差正相关的检测电压；比较器的第二输入端与第一基准电压相连；在检测电压小于第一基准电压的情况下,比较器输出表征供电电源就绪的第一信号。如此设置,第一电源电压与第二电源电压的压差较小时,检测电压较小,检测电压小于第一基准电压,比较器输出表征供电电源就绪的第一信号。
{Subject}: 1.一种电源检测电路,其特征在于,包括：电压转换电路和比较器；所述电压转换电路的第一端用于接收供电电源的第一电源电压；所述电压转换电路的第二端用于接收所述供电电源的第二电源电压；所述电压转换电路的第三端与所述比较器的第一输入端相连；其中,所述电压转换电路用于检测所述第一电源电压与所述第二电源电压之间的电压偏差,并向所述比较器输出与所述电压偏差正相关的检测电压；所述比较器的第二输入端与第一基准电压相连；在所述检测电压小于所述第一基准电压的情况下,所述比较器输出表征所述供电电源就绪的第一信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 门锁的开锁电路、门锁及其开锁方法
{Author}: 陈伟喜;吴劲勇;冯纯枝;林良伟
{Author Address}: 528300 广东省佛山市顺德区容桂小黄圃居委会顺德高新技术产业开发区科技产业园科苑三路17号
{Subsidiary Author}: 广东必达保安系统有限公司
{Date}: 2023-01-03
{Notes}: CN115565270A
{Abstract}: 本发明涉及一种门锁的开锁电路,包括电源电路、单片机集成电路、指纹识别电路、感应电路和电机驱动电路,所述电源电路、指纹识别电路、感应电路和电机驱动电路分别与单片机集成电路电连接；用户手指触碰指纹识别电路的半导体指纹头形成指纹识别输入信号,指纹识别输入信号反馈到单片机集成电路,同时用户需要将另外的手指触碰到感应电路的感应触发点形成触摸输入信号,触摸输入信号反馈到单片机集成电路,此时单片机集成电路同时接收到指纹识别输入信号和触摸输入信号,单片机集成电路发出输出信号至电机驱动电路,电机驱动电路将输出信号转化电机驱动信号从而控制电机工作,实现开锁。
{Subject}: 1.一种门锁的开锁电路,包括电源电路、单片机集成电路、指纹识别电路、感应电路和电机驱动电路,其特征在于：所述电源电路、指纹识别电路、感应电路和电机驱动电路分别与单片机集成电路电连接；所述电源电路用于将外部输入的电源稳压到适用于单片机集成电路、指纹识别电路、感应电路和电机驱动电路额定工作的电压,进而让整个电路正常稳定的工作；所述的指纹识别电路包括半导体指纹头,所述半导体指纹头用于识别指纹触摸按压信号,指纹识别电路用于将指纹转为电信号,从而形成指纹识别输入信号,而且指纹识别电路反馈指纹识别输入信号到单片机集成电路,使单片机集成电路记录指纹触摸按压信号；所述的感应电路包括触摸芯片和感应触发点,所述触摸芯片用于时刻检测感应触发点是否产生电平变化,所述感应触发点用于识别触摸信号并将触摸信号反馈到触摸芯片,从而形成触摸输入信号,所述触摸芯片将触摸输入信号反馈到单片机集成电路,单片机集成电路记录触摸信号；所述单片机集成电路用于检测输入信号和控制输出信号；所述的电机驱动电路用于将单片机集成电路的输出信号转化电机驱动信号,从而控制电机工作,进行开锁或关锁。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维堆叠集成电路的发热量处理设备
{Author}: 马丹丹;夏国栋;张晓亚
{Author Address}: 100124 北京市朝阳区平乐园100号
{Subsidiary Author}: 北京工业大学
{Date}: 2023-01-03
{Notes}: CN115565974A
{Abstract}: 一种三维堆叠集成电路的发热量处理设备,两排处理器相邻位于左侧,存储器位于右侧；传热方式包括单相对流传热和流动沸腾相变传热；针对单相对流传热：冷流体由流体出口(6)流入,在内部进行微通道对流换热后,从流体入口(5)流出,流体在通道内从右往左流动；微通道沿流动方向分阶段加密,在存储器相应位置的间距最大,在右排处理器对应位置微通道进行第一次加密；在左排处理器相应位置微通道进行第二次加密；针对流动沸腾相变传热：冷流体由流体入口(5)流入,在内部进行微通道对流换热后,从流体出口(6)流出,流体在微通道内从左往右流动；微通道在流入处最密,且沿流动方向进行通道分阶段逐次加宽。
{Subject}: 1.三维堆叠集成电路的发热量处理设备,其包括：密封片(1)、冷却层(2)、多核处理器层(3)、连接层(4)、流体入口(5)、流体出口(6)、蓄液槽(7)、非均匀复杂结构微通道(8)、通道底部(9)、金属通孔(10)、处理器(11)、存储器(12)、绝缘电介质(13)；密封片、冷却层、多核处理器层、连接层位置关系为上下结构,依次为：密封片、上层的冷却层、上层的多核处理器层、连接层、中间的冷却层、中间的多核处理器层、连接层、中间的冷却层、中间的多核处理器层、连接层、底层的冷却层、底层的多核处理器层；左右两侧的蓄液槽和四层多根并联冷却层的微通道垂直连通,密封片的流体入口、流体出口分别与蓄液槽连通,形成流体回路；冷却层中的金属通孔与连接层的电连接金属连接,与连接层的绝缘电介质实现各层电路的有效连通；其特征在于：两排处理器相邻位于左侧,存储器位于右侧；传热方式包括单相对流传热和流动沸腾相变传热；针对单相对流传热：冷流体由流体出口(6)流入,在内部进行微通道对流换热后,从流体入口(5)流出,流体在通道内从右往左流动；微通道沿流动方向分阶段加密,在存储器相应位置的间距最大,在右排处理器对应位置微通道进行第一次加密；在左排处理器相应位置微通道进行第二次加密；针对流动沸腾相变传热：冷流体由流体入口(5)流入,在内部进行微通道对流换热后,从流体出口(6)流出,流体在微通道内从左往右流动；微通道在流入处最密,且沿流动方向进行通道分阶段逐次加宽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片背胶清理机构
{Author}: 姚金标
{Author Address}: 430000 湖北省武汉市武汉东湖新技术开发区关山村保利时代K19地块6区18幢18层(5)办公号房
{Subsidiary Author}: 武汉三合成科技有限公司
{Date}: 2023-01-03
{Notes}: CN218194568U
{Abstract}: 本实用新型涉及芯片背胶清理领域,特别是涉及一种集成电路芯片背胶清理机构,包括夹持机构、除胶机构和上下料机构,夹持机构上侧安装有除胶机构,夹持机构两侧对称各设置有一个上下料机构,夹持机构包括工作平台、螺杆、伺服电机、滑轨、夹具底座、装夹板和放置槽,工作平台上侧转动连接有螺杆,螺杆一端连接有伺服电机,螺杆后侧设置有滑轨,滑轨上侧连接有两个夹具底座；其有益效果在于：通过设置夹持机构和上下料机构,使伺服电机通过联轴器带动螺杆转动,螺杆通过螺纹作用带动两个夹具底座和装夹板同向移动,使一侧装夹板上的芯片在清胶时另一侧的装夹板在上下料,使装置能够实现清胶的连续性,从而提高装置的清胶效率。
{Subject}: 1.一种集成电路芯片背胶清理机构,其特征在于：包括夹持机构(1)、除胶机构(2)和上下料机构(3),所述夹持机构(1)上侧安装有所述除胶机构(2),所述夹持机构(1)两侧对称各设置有一个所述上下料机构(3)；所述夹持机构(1)包括工作平台(101)、螺杆(102)、伺服电机(103)、滑轨(104)、夹具底座(105)、装夹板(106)和放置槽(107),所述工作平台(101)上侧转动连接有所述螺杆(102),所述螺杆(102)一端连接有所述伺服电机(103),所述螺杆(102)后侧设置有所述滑轨(104),所述滑轨(104)上侧连接有两个所述夹具底座(105),所述夹具底座(105)上侧通过螺栓固定有所述装夹板(106),所述装夹板(106)开有一个所述放置槽(107)；所述上下料机构(3)包括固定底座(301)、液压缸(302)、转动电机(303)、转动板(304)、导气管(305)和吸嘴(306),所述固定底座(301)上端固定套有所述液压缸(302),所述液压缸(302)上端固定有所述转动电机(303),所述转动电机(303)上侧连接有所述转动板(304),所述转动板(304)两端对称设置有所述导气管(305),所述导气管(305)下端套有所述吸嘴(306)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及其制造方法
{Author}: 崔晸赫;李海王;河玹知;朴哲弘
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2023-01-03
{Notes}: CN109216346B
{Abstract}: 一种集成电路器件可以包括：鳍型有源区域,在基板上在第一方向上延伸；绝缘分隔结构,在鳍型有源区域上在与第一方向交叉的第二方向上延伸；一对分开的栅线,彼此间隔开而使绝缘分隔结构在其间,并在第二方向上延伸以与绝缘分隔结构对准；一对源极/漏极区域,位于鳍型有源区域上并彼此间隔开而使绝缘分隔结构位于其间；以及跨接接触,位于绝缘分隔结构之上并且连接在所述一对源极/漏极区域之间。
{Subject}: 1.一种集成电路器件,包括：鳍型有源区域,在基板上在第一方向上延伸；绝缘分隔结构,在所述鳍型有源区域上在与所述第一方向交叉的第二方向上延伸；一对分开的栅线,彼此间隔开使所述绝缘分隔结构在其间,所述一对分开的栅线在所述第二方向上延伸并与所述绝缘分隔结构对准；一对源极/漏极区域,位于所述鳍型有源区域上并彼此间隔开使所述绝缘分隔结构在其间；以及跨接接触,位于所述绝缘分隔结构之上并且连接在所述一对源极/漏极区域之间,其中在所述第二方向上,所述绝缘分隔结构位于所述一对分开的栅线中的第一分开的栅线与第二分开的栅线之间,所述第一分开的栅线和所述第二分开的栅线在所述第二方向上与所述绝缘分隔结构对准。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路模组和电子设备
{Author}: 刘驰;边柳坤;付典林
{Author Address}: 710075 陕西省西安市高新区天谷八路211号环普产业园C幢5楼
{Subsidiary Author}: 西安易朴通讯技术有限公司
{Date}: 2023-01-03
{Notes}: CN115565975A
{Abstract}: 本申请提供一种集成电路模组和电子设备,涉及电子元件的领域,集成电路模组包括基板、设置于基板的功能元件,以及散热结构；散热结构包括换热件和制冷片,制冷片设置于功能元件远离基板的一侧,制冷片内设置有用于容置换热介质的流道,以使制冷片通过换热介质对功能元件降温；换热件设置于基板,换热件的出水端连通流道的进水口,换热件的回水端连通流道的出水口,且换热件用于对换热介质制冷。本申请能够解决集成电路模组的散热效果差,功能元件的温度高,从而影响功能元件正常运行的问题。
{Subject}: 1.一种集成电路模组,其特征在于,包括基板、设置于所述基板的功能元件,以及散热结构；所述散热结构包括换热件和制冷片,所述制冷片设置于所述功能元件远离所述基板的一侧,所述制冷片内设置有用于容置换热介质的流道,以使所述制冷片通过所述换热介质对所述功能元件降温；所述换热件设置于所述基板,所述换热件的出水端连通所述流道的进水口,所述换热件的回水端连通所述流道的出水口,且所述换热件用于对所述换热介质制冷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装结构及制备方法
{Author}: 陈彦亨;林正忠;杨进
{Author Address}: 214437 江苏省无锡市江阴市长山大道78号(经营场所:江阴市东盛西路9号)
{Subsidiary Author}: 盛合晶微半导体(江阴)有限公司
{Date}: 2023-01-03
{Notes}: CN115566014A
{Abstract}: 本发明的集成电路封装结构及制备方法,包括：基板；重新布线层,所述重新布线层包括与所述基板相接触的第一面及相对的第二面,所述重新布线层采用感光干膜介质层,所述重新布线层至少包括叠置的第一重新布线层和第二重新布线层；封装层,设置在芯片层上且覆盖第一芯片和第二芯片之间的间隙；散热盖板,设置在基板上且覆盖重新布线层、芯片层和封装层。本发明通过将多种具有不同功能的芯片整合在一个封装结构中,提高封装结构的整合性；使用高分辨率干膜聚合物形成更为精细的重新布线层结构,从而实现器件的带宽增加以及减少芯片间的延迟；同时相比于现有技术无须形成带有TSV的中介层即可实现高密度布线能力,所需要的成本更低。
{Subject}: 1.一种集成电路封装结构的制备方法,其特征在于,所述制备方法包括以下步骤：提供临时基板,于所述临时基板上形成分离层；采用感光干膜介质层并使用铜双镶嵌工艺,于所述分离层上形成重新布线层,所述重新布线层包括叠置的第一重新布线层和第二重新布线层,所述重新布线层包括与所述分离层相接触的第一面及相对的第二面；于所述重新布线层的第二面上键合芯片,所述芯片与所述重新布线层电连接；形成封装层,所述封装层覆盖所述芯片及所述重新布线层；去除所述临时基板及所述分离层显露所述重新布线层的第一面；提供基板,将所述基板键合于所述重新布线层的第一面上,并与所述重新布线层电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路保护带抗静电液涂覆装置
{Author}: 郑承仰
{Author Address}: 226000 江苏省南通市启东市汇龙镇海洪路533号
{Subsidiary Author}: 信安真空科技(江苏)有限公司
{Date}: 2023-01-03
{Notes}: CN115555208A
{Abstract}: 本发明公开了一种集成电路保护带抗静电液涂覆装置,涉及集成电路保护带抗静电液涂覆装置领域,包括装置主体和多个设置在装置主体上的密封盖,所述装置主体的内部固定连接有两个隔板,通过两个所述隔板将所述装置主体的内部从左往右依次分隔成储液腔、第一干燥腔和第二干燥腔,所述装置主体的两侧和两个所述隔板上均分别开设有进出口,所述第一干燥腔的内部安装有多个烘干灯,所述装置主体的一侧安装有延长管和风机。本发明能有效对已涂覆抗静电液的集成电路保护带进行较为快速及时地防尘干燥,提高了涂层干燥速度和效率,使集成电路保护带的涂层在离开装置主体时较为干燥,不易被污染受损。
{Subject}: 1.一种集成电路保护带抗静电液涂覆装置,包括装置主体(1)和多个设置在装置主体(1)上的密封盖(2),其特征在于：所述装置主体(1)的内部固定连接有两个隔板(3),通过两个所述隔板(3)将所述装置主体(1)的内部从左往右依次分隔成储液腔(4)、第一干燥腔(5)和第二干燥腔(6),所述装置主体(1)的两侧和两个所述隔板(3)上均分别开设有进出口(7),所述第一干燥腔(5)的内部安装有多个烘干灯(8),所述装置主体(1)的一侧安装有延长管(9)和风机(10),所述风机(10)的输入端和输出端分别螺纹连通有过滤管(11)和送风管(12),所述送风管(12)与第二干燥腔(6)相连通,所述过滤管(11)的内部设有过滤网(13),所述延长管(9)与装置主体(1)一侧的进出口(7)相同轴连通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路料条变形检测机构
{Author}: 赵晨;罗君成;屈俊俊;胡丽春
{Author Address}: 721306 陕西省宝鸡市高新开发区产业路西段88号
{Subsidiary Author}: 华天科技(宝鸡)有限公司
{Date}: 2023-01-03
{Notes}: CN115560658A
{Abstract}: 本申请属于电镀作业辅助设备技术领域,具体为一种集成电路料条变形检测机构,包括固定支架、第一运动机构、料条变形检测感应装置、第二运动机构和料条尺寸型号标注组件,所述第二运动机构位于第一运动机构上方,料条变形检测感应装置活动安装在第一运动机构上,第一运动机构通过固定底座安装在固定支架上,固定底座上固定安装有附有产品信息的料条尺寸型号标注组件。本申请结构简单,具有安装、调节方便、运行稳定、占有空间小的特点,能够用于检测料条是否存在变形或料条加载时是否夹紧,防止料条出现不良品或者未夹好倾斜的情况,使得设备得以正常运行,使用安全可靠,提高了生产质量,具有良好的经济效益和广阔的市场前景。
{Subject}: 1.一种集成电路料条变形检测机构,其特征在于：包括固定安装主机大架(20)上的固定支架(4)、第一运动机构、料条变形检测感应装置、第二运动机构和料条尺寸型号标注组件,所述第二运动机构由钢带(2)和料条(3)组成,料条(3)上载安装在钢带(2)上,钢带(2)通过电机进行驱动,进而带动料条(3)进行运动,所述第二运动机构位于第一运动机构上方,料条变形检测感应装置设置在第一运动机构上,料条变形检测感应装置在第一运动机构上进行上下运动；所述第一运动机构通过固定底座(5)安装在固定支架(4)上,固定底座(5)上固定安装有料条尺寸型号标注组件,料条尺寸型号标注组件上附有料条(3)的产品信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于集成多片核心集成电路的导航系统及方法
{Author}: 王靖宇;可伟;顿士君;马西保;姜校亮;王宁;那波;靳聪慧
{Author Address}: 056002 河北省邯郸市经济开发区和谐大街8号
{Subsidiary Author}: 河北汉光重工有限责任公司
{Date}: 2023-01-03
{Notes}: CN115560758A
{Abstract}: 本发明涉及惯性导航系统技术领域,特别是涉及一种基于集成多片核心集成电路的导航系统及方法。导航系统包括主内核单元、从内核单元、FPGA控制单元、信息采集单元、用户设备单元、存储器、编码器单元、电机控制单元、加速度计脉冲输出单元。主内核单元用于对来自从内核单元的角速度信息、外部辅助信息、内部工作环境监测信息、用户指令信息、加速度信息,以及来自FPGA控制单元的编码器信息、电机控制信息进行导航解算,并将解算结果发送至从内核单元。本发明在满足系统整体功能和精度的前提下,实现了惯性导航系统的最小化全国产设计。本发明大大降低了采购成本,而且降低了设计难度和PCB电路板的设计和加工的要求。
{Subject}: 1.一种基于集成多片核心集成电路的导航系统,其特征在于,包括：信息采集单元(40),用于采集角速度信息、外部辅助信息、内部工作环境监测信息；用户设备单元(50),用于采集用户指令信息；加速度计脉冲输出单元(90),用于将加速度信息通过FPGA控制单元(30)发送至从内核单元(20)；从内核单元(20),用于接收所述角速度信息、外部辅助信息、内部工作环境监测信息、用户指令信息、加速度信息；编码器单元(70),用于采集编码器信息,并将编码器信息发送至FPGA控制单元(30)；电机控制单元(80),用于采集电机控制信息,并将所述电机控制信息发送至FPGA控制单元(30)；主内核单元(10),用于对来自从内核单元(20)的角速度信息、外部辅助信息、内部工作环境监测信息、用户指令信息、加速度信息,以及来自FPGA控制单元(30)的编码器信息、电机控制信息进行导航解算,并将解算结果发送至从内核单元(20)；存储器(60),其与所述主内核单元(10)、从内核单元(20)、FPGA控制单元(30)相连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及半导体模块
{Author}: 赤羽正志;浅野大造
{Author Address}: 日本神奈川县
{Subsidiary Author}: 富士电机株式会社
{Date}: 2023-01-03
{Notes}: CN115562424A
{Abstract}: 本发明提供一种电路,其能够提供具有所期望的温度特性的基准电压。本发明提供的集成电路包括：第一电流源；与所述第一电流源并联设置的第二电流源；一端连接到所述第一电流源的输出的第一电阻；连接到所述第一电阻的另一端且进行二级管连接的第一双极晶体管；连接到所述第二电流源的输出且进行二级管连接的第二双极晶体管；连接到所述第二双极晶体管的第二电阻；以及基于所述第一电流源输出的第一电压和所述第二电流源输出的第二电压输出第三电压的输出电路。
{Subject}: 1.一种集成电路,其特征在于,包括：第一电流源；与所述第一电流源并联设置的第二电流源；一端连接到所述第一电流源的输出的第一电阻；连接到所述第一电阻的另一端且进行二级管连接的第一双极晶体管；连接到所述第二电流源的输出且进行二级管连接的第二双极晶体管；连接到所述第二双极晶体管的第二电阻；以及基于所述第一电流源输出的第一电压和所述第二电流源输出的第二电压来输出第三电压的输出电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图工艺信息移植方法、装置、介质及终端
{Author}: 张玉杰
{Author Address}: 200434 上海市虹口区纪念路500号5幢202室
{Subsidiary Author}: 上海安路信息科技股份有限公司
{Date}: 2023-01-03
{Notes}: CN115563924A
{Abstract}: 本发明提供了一种集成电路版图工艺信息移植方法、装置、介质及终端,所述方法包括：获取第一版图中各个层次的第一层次信息和第二版图中各个层次的第二层次信息；获取所述第一层次信息和所述第二层次信息的含义信息,基于所述含义信息对所述第一层次信息和所述第二层次信息进行匹配以得到多个层次信息对；将所述第一层次信息导出为语言文本格式信息；在所述层次信息对中匹配所述语言文本格式信息对应的所述第二层次信息,根据匹配到的所述第二层次信息对所述语言文本格式信息进行对应替换以得到目标文本信息；根据所述目标文本信息生成目标工艺版图。本发明能够快速实现两种集成电路版图的工艺移植,提高了版图移植效率,降低了成本。
{Subject}: 1.一种集成电路版图工艺信息移植方法,其特征在于,包括：获取第一版图中各个层次的第一层次信息和第二版图中各个层次的第二层次信息；获取所述第一层次信息和所述第二层次信息的含义信息,基于所述含义信息对所述第一层次信息和所述第二层次信息进行匹配以得到多个层次信息对；将所述第一层次信息导出为语言文本格式信息；在所述层次信息对中匹配所述语言文本格式信息对应的所述第二层次信息,根据匹配到的所述第二层次信息对所述语言文本格式信息进行对应替换以得到目标文本信息；根据所述目标文本信息生成目标工艺版图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路保护带表面自动涂覆抗静电液装置
{Author}: 潘璠
{Author Address}: 224000 江苏省盐城市盐南高新区南海数字智能产业基地3#1F、5F(CNX)
{Subsidiary Author}: 江苏微邦电子有限公司
{Date}: 2023-01-03
{Notes}: CN218190649U
{Abstract}: 本实用新型公开了一种集成电路保护带表面自动涂覆抗静电液装置,包括设备箱、除尘装置和涂覆池,所述除尘装置设置为两端贯通的箱体结构,其贯通腔道为除尘腔道,所述除尘装置的底部设置有连通于除尘腔道的抽吸总管,所述设备箱内设置有依次穿行于除尘装置和涂覆池的保护带,磁感发生器可通过磁芯向振膜的方向散射能量,此时振膜在受到能量散射后会以冲击波的形式持续输出于除尘腔道内,并对经过的保护带形成高频震颤,从而将保护带表面上粘附较紧的灰尘进行高效抖落,抖落的灰尘则会被两侧的抽吸孔随即吸除,结构间配合巧妙,具有高效的除尘效果,使得保护带在涂覆时其表面与液体接触时更加绵密细致,从而提高了保护带的抗静电质量。
{Subject}: 1.一种集成电路保护带表面自动涂覆抗静电液装置,其特征在于,包括设备箱(1)、除尘装置(2)和涂覆池(4),所述除尘装置(2)设置为两端贯通的箱体结构,其贯通腔道为除尘腔道(21),所述除尘装置(2)的底部设置有连通于除尘腔道(21)的抽吸总管(3),所述设备箱(1)内设置有依次穿行于除尘装置(2)和涂覆池(4)的保护带(5),所述涂覆池(4)的内部灌入有防静电液,同时其内部还设置有沉浸于防静电液中的导料辊(41),并且保护带(5)从导料辊(41)的底部贴合绕行而过,所述涂覆池(4)的内部下端设置有超声波换能器(42),所述涂覆池(4)的外部一侧设置有与超声波换能器(42)构成电性连接并与其相适配的超声波发生器(43)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装电镀浸泡槽
{Author}: 陈庆德
{Author Address}: 727000 陕西省铜川市新区航天科技产业孵化园院内2号厂房
{Subsidiary Author}: 陕西希芯至成半导体科技有限公司
{Date}: 2023-01-03
{Notes}: CN218203116U
{Abstract}: 本实用新型涉及集成电路封装设备技术领域,具体的说,是一种集成电路封装电镀浸泡槽。包括槽体,所述槽体内壁固定连接有恒温加热器和液位传感器,所述槽体中部固定连接有两块过滤板,所述过滤板下部固定连接有过滤底板,所述槽体底部连接有循环水管,所述槽体侧壁下部连通有进液管。通过设置过滤板和放置箱,可以将浸泡下来的杂物大部分隔绝在放置箱中,浸泡完毕后随放置箱从浸泡槽中取出,保证了浸泡槽内浸泡液的洁净；通过设置循环水管和水泵,可以进一步清洁浸泡液；设置电机可以加快浸泡液的流动,提高过滤板两侧浸泡液的交换,提高浸泡效率；设置液位传感器和进液管,可以在浸泡液消耗之后自动补充,节省人工。
{Subject}: 1.一种集成电路封装电镀浸泡槽,包括槽体,其特征在于,所述槽体内壁固定连接有恒温加热器和液位传感器,所述槽体中部固定连接有两块过滤板,所述过滤板下部固定连接有过滤底板,所述槽体底部连接有循环水管,所述槽体侧壁下部连通有进液管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路拾取装置及集成电路测试装置
{Author}: 胡斌
{Author Address}: 518035 广东省深圳市罗湖区东门街道深南东路3016号银都大厦10楼1008室
{Subsidiary Author}: 深圳市富创源科技有限公司
{Date}: 2023-01-03
{Notes}: CN218213290U
{Abstract}: 本实用新型公开了一种集成电路拾取装置及集成电路测试装置,涉及集成电路技术领域,包括测试台、拾取架以及安装架,所述测试台设置在拾取架的上方,所述安装架固定安装在拾取架底部的两侧,所述拾取架上表面中部的两侧均安装有定位板,所述定位板的外侧设置有位于拾取架上表面的电动伸缩杆,所述电动伸缩杆的顶端固定安装在测试台的下表面,所述拾取架中部的一侧固定安装有检测发生器。该集成电路拾取装置及集成电路测试装置,通过设置电动伸缩杆以及固定螺栓,确定好集成电路的规格后,调整测试台和拾取架之间的高度,测试人员只需要将集成电路推入定位板中,即可完成对集成电路的固定,在拾取时,也只需要一个抽出动作即可完成。
{Subject}: 1.一种集成电路拾取装置及集成电路测试装置,包括测试台(1)、拾取架(2)以及安装架(3),其特征在于：所述测试台(1)设置在拾取架(2)的上方,所述安装架(3)固定安装在拾取架(2)底部的两侧,所述拾取架(2)上表面中部的两侧均安装有定位板(4),所述定位板(4)的外侧设置有位于拾取架(2)上表面的电动伸缩杆(7),所述电动伸缩杆(7)的顶端固定安装在测试台(1)的下表面；所述拾取架(2)中部的一侧固定安装有检测发生器(5),所述检测发生器(5)的输出端信号连接有检测仪器(6),所述检测仪器(6)固定安装在测试台(1)的中部,所述安装架(3)之间固定安装有放置杆(13),所述安装架(3)的表面开设有开槽(14)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路检测装置
{Author}: 李聪芳;张培磊;王小莉
{Author Address}: 710000 陕西省西安市高新区锦业路69号创业研发园C区18号
{Subsidiary Author}: 西安源易通电子科技有限公司
{Date}: 2023-01-03
{Notes}: CN218213300U
{Abstract}: 本实用新型公开了一种集成电路检测装置,涉及电路检测技术领域,包括检测设备本体,所述检测设备本体的正面固定连接有承载台,且承载台的内部开设有空槽,所述空槽的内部对称设置有第一连接杆,且其中一组所述第一连接杆的外侧与电机的输出端相连接,所述电机固定安装在承载台的内部。本实用新型通过设置有第一连接杆和电机,可在对电路板进行检测的过程中实现自动翻转的工作,从而即可无需工作人员手动来对电路板进行操作,从而可有效提升本装置使用过程中的便捷性,设置有套接块和插设杆,可有效满足不同规格电路板的使用需求,配合有限位板和连接弹簧的设置,可有效提升本装置使用过程中的适用性。
{Subject}: 1.一种集成电路检测装置,包括检测设备本体(1),其特征在于,所述检测设备本体(1)的正面固定连接有承载台(2),且承载台(2)的内部开设有空槽(3),所述空槽(3)的内部对称设置有第一连接杆(5),且其中一组所述第一连接杆(5)的外侧与电机(6)的输出端相连接,所述电机(6)固定安装在承载台(2)的内部,另一组所述第一连接杆(5)的外侧通过轴承与空槽(3)的内壁相连接,两组所述第一连接杆(5)相互靠近的一侧设置有限位框(8),且限位框(8)的纵切面设置为C型结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可双层导热的集成电路基片
{Author}: 李翔
{Author Address}: 710000 陕西省西安市沣东新城科源四路2296号中兴深蓝科技产业园DK2-2号楼3单元303号
{Subsidiary Author}: 西安维苏威电子科技有限公司
{Date}: 2023-01-03
{Notes}: CN218217806U
{Abstract}: 本实用新型涉及集成电路基片技术领域,尤其为一种可双层导热的集成电路基片,包括基片组件,所述基片组件包含有基片本体,所述基片本体中心开设有中空腔体,所述中空腔体的内壁下端固定连接有支撑块,且支撑块位于基片本体的内侧,本实用新型中,通过设置的散热球、散热杆、吸热板和基片本体,且在使用时,通过将基片组件设置成中空状态,可通过带有散热杆的一端进行导热,从散热球的一端进行散热,也可通过散热球和散热杆的一端同时导热,从中空腔体的位置进行散热,进而提高基片组件的导热与散热的效果。
{Subject}: 1.一种可双层导热的集成电路基片,包括基片组件(1),其特征在于：所述基片组件(1)包含有基片本体(101),所述基片本体(101)中心开设有中空腔体(102),所述中空腔体(102)的内壁下端固定连接有支撑块(103),且支撑块(103)位于基片本体(101)的内侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于测试集成电路的探针卡系统
{Author}: V.V.根金;A.N.普罗宁;J.A.彼得斯
{Author Address}: 美国俄亥俄州
{Subsidiary Author}: 基思利仪器有限责任公司
{Date}: 2023-01-03
{Notes}: CN109298215B
{Abstract}: 公开了用于测试集成电路的探针卡系统。一种用于测试集成电路晶片的系统,该系统包括具有探针尖针和包围压力室的探针主体的探针卡。探针主体包括一体式侧壁,除了第一端盖中的出口通道之外实质上封闭探针主体的第一端的第一端盖,以及被配置成将压缩气体引入到压力室内的入口通道。探针尖针是在压力室中并且被探针主体支承。探针尖针的自由端延伸通过出口通道。探针尖针的各端被探针尖针中的第一弯曲部分离,第一弯曲部具有位于探针尖针与一体式侧壁的纵向中心线之间的曲率中心。还公开了使用探针卡的方法。
{Subject}: 1.一种用于测试集成电路晶片的系统,所述系统包括探针卡,所述探针卡具有：包围压力室的探针主体,探针主体包括：具有纵向中心线的一体式侧壁,入口通道,其被配置成将压缩气体引入压力室中；以及第一端盖,除了第一端盖中的出口通道之外实质上封闭探针主体的第一端,以及；探针尖针,其在压力室内并且在探针尖针的支承端处由探针主体支承,探针尖针的与支承端相对的自由端延伸通过第一端盖的出口通道,探针尖针的支承端通过探针尖针中的第一弯曲部与探针尖针的自由端分离,探针尖针中的第一弯曲部具有位于探针尖针和一体式侧壁的纵向中心线之间的曲率中心。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于测试集成电路封装的测试装置
{Author}: 邱绍袀;廖文峰;陈颢;陈春兴
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-03
{Notes}: CN115561616A
{Abstract}: 一种用于测试集成电路封装的测试装置,包括印刷电路板,其具有第一表面、第二表面及位于第一与第二表面之间的多个导电层。金属层形成在第二表面上,并电连接至导电层中的接地的一个。测试座设置于第一表面之上。导电紧固件将测试座固定到印刷电路板,并电连接至金属层。盖体设置于测试座之上,以在盖体与测试座之间形成容置集成电路封装的空间。盖体具有与集成电路封装接触的导电表面。导电元件组件设置于盖体与测试座之间,并电连接至导电表面和导电紧固件。
{Subject}: 1.一种测试装置,用于测试一集成电路封装,该测试装置包括：一印刷电路板,具有一第一表面、一第二表面及多个导电层,该第二表面与该第一表面相对,多个所述导电层位于该第一表面与该第二表面之间；一第一金属层,形成在该第二表面上,并电连接至多个所述导电层中的接地的一个；一测试座,设置于该第一表面之上；一导电紧固件,穿过该测试座和该印刷电路板以将该测试座固定到该印刷电路板,其中该导电紧固件电连接至该第一金属层；一盖体,设置于该测试座之上,以在该盖体与该测试座之间形成容置该集成电路封装的一空间,其中该盖体具有与该集成电路封装接触的一导电表面；以及一导电元件组件,设置于该盖体与该测试座之间,并电连接至该导电表面和该导电紧固件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试分选机的测试夹具
{Author}: 张华康
{Author Address}: 518000 广东省深圳市宝安区西乡街道蚝业社区兴业路2005号互联网产业基地C区A栋706
{Subsidiary Author}: 深圳市普迪赛半导体有限公司
{Date}: 2023-01-03
{Notes}: CN218213096U
{Abstract}: 本实用新型公开了一种集成电路测试分选机的测试夹具,包括底板以及集成电路,所述底板上通过两个侧板固定安装有两个承托板,且集成电路放置在两个承托板上,两个所述侧板上均安装有定位机构,两个所述侧板之间固定安装有顶杆,且顶杆上通过滑动机构安装有滑动筒,所述滑动筒上通过连接板转动安装有固定轴,且固定轴与连接板之间安装有固定机构,所述固定轴上固定安装有绕线辊,所述连接板上通过两个连接杆滑动安装有两个夹持板。优点在于：本实用新型能够能够快速完成对集成电路上引脚组的夹持定位,且多组引脚组之间夹持转化较为方便,且可快速完成分选机上测试杆的贴合测试,整体测试效率较高,实用性较强。
{Subject}: 1.一种集成电路测试分选机的测试夹具,包括底板(1)以及集成电路(4),其特征在于,所述底板(1)上通过两个侧板(2)固定安装有两个承托板(3),且集成电路(4)放置在两个承托板(3)上,两个所述侧板(2)上均安装有定位机构,两个所述侧板(2)之间固定安装有顶杆(5),且顶杆(5)上通过滑动机构安装有滑动筒(6),所述滑动筒(6)上通过连接板(8)转动安装有固定轴(21),且固定轴(21)与连接板(8)之间安装有固定机构,所述固定轴(21)上固定安装有绕线辊(15),所述连接板(8)上通过两个连接杆(14)滑动安装有两个夹持板(9),且两个连接杆(14)与连接板(8)之间均固定安装有复位弹簧杆,且两个连接杆(14)与绕线辊(15)之间均固定连接有牵引绳(16),两个所述夹持板(9)与连接板(8)之间安装有传导机构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路引线框架结构
{Author}: 吴振福;黄峰星;苏振裕
{Author Address}: 361000 福建省厦门市厦门火炬高新区(翔安)产业区翔星路88号育成中心E205-205室
{Subsidiary Author}: 厦门锐裕科技有限公司
{Date}: 2023-01-03
{Notes}: CN218215301U
{Abstract}: 本实用新型提供一种集成电路引线框架结构,包括电路引线框架,所述电路引线框架表面上设置有两个安装位,且安装位表面上开设有螺丝孔,所述安装位对应螺丝孔顶部的位置开设有缺口,且安装位对应螺丝孔缺口处固定焊接有封闭板,将电路引线框架通过上芯压焊塑封产品,所述封闭板与安装位组成完整的螺丝孔,所述安装位的顶部两端设置有斜角,通过斜角对塑封的产品进行边角保护,减少两者安装后的磨损,通过螺丝孔将电路引线框架与产品固定安装,通过完整的螺丝孔与产品进行封装大大的增加做出来的产品强度,在实际运用中锁螺丝时避免支撑住不会出现塑封体裂开的风险。
{Subject}: 1.一种集成电路引线框架结构,包括电路引线框架(1),其特征在于：所述电路引线框架(1)表面上设置有两个安装位(11),且安装位(11)表面上开设有螺丝孔(2),所述安装位(11)对应螺丝孔(2)顶部的位置开设有缺口,且安装位(11)对应螺丝孔(2)缺口处固定焊接有封闭板(3)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种压力雾化喷雾控制电路
{Author}: 张海军
{Author Address}: 523000 广东省东莞市松山湖园区兴业路4号2栋401室
{Subsidiary Author}: 东莞市宏创达电子科技有限公司
{Date}: 2023-01-03
{Notes}: CN218213861U
{Abstract}: 本实用新型涉及电动生活用品技术领域,尤其是指一种压力雾化喷雾控制电路,包括控制模块、稳压模块以及多个指示灯,其中控制模块包括集成电路U3、控制管Q1、保护管D2以及滤波电路,集成电路U3经稳压模块连接于外界的电源,集成电路U3经控制管Q1、保护管D2外接电源与驱动装置,且通过控制管Q1控制电源与驱动装置之间的通断；保护管D2用于防止电源的反向电流流过控制管Q1。本实用新型通过保护管D2的设置,用于起到单向导通的作用,能够保证外界电源的电流不会沿着外界电源与保护管D2的共地点进行反向输入至控制管Q1,从而提升了安全性能。
{Subject}: 1.一种压力雾化喷雾控制电路,其特征在于：包括控制模块、稳压模块以及多个指示灯,控制模块包括集成电路U3、控制管Q1、保护管D2以及滤波电路,集成电路U3经稳压模块连接于外界的电源,集成电路U3经控制管Q1、保护管D2外接电源与驱动装置,且通过控制管Q1控制电源与驱动装置之间的通断；保护管D2用于防止电源的反向电流流过控制管Q1,滤波电路用于对控制模块与稳压模块的电流进行滤波；稳压模块用于把外界电源进行降压后为集成电路U3以及外界驱动装置供电；多个指示灯均与集成电路U3电连接,并根据集成电路U3输出的信号进行对应发光。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装组件
{Author}: 蒋惠良;李甲;李强;祝周宇
{Author Address}: 221700 江苏省徐州市丰县高新技术产业开发区(常店镇)创业园十号楼2楼226室
{Subsidiary Author}: 徐州卡斯莱特智能控制研究院有限公司
{Date}: 2023-01-03
{Notes}: CN218215267U
{Abstract}: 本实用新型涉及集成电路芯片封装组件技术领域,尤其涉及一种集成电路芯片封装组件,包括下封盖和上封盖,所述下封盖内底壁的中部固定连接有芯片,所述下封盖内底壁的四角处均固定连接有锁定组件,所述上封盖底部的四角处均固定连接有插板,所述插板侧面的底部开设有贯穿的锁定槽,所述锁定组件的输出端插接在锁定槽的内部,所述锁定组件包括有固定块,所述固定块顶部中部的一侧开设有贯穿的插槽。本实用新型将上封盖盖在下封盖的顶部,并使得插板插入至锁定组件的内部,锁定组件的输出端插接在锁定槽内,可对插板进行锁定,可将下封盖和上封盖贴合锁定起来,以此防止芯片的位置发生偏移,结构简单,操作便捷,提高了封装的效果。
{Subject}: 1.一种集成电路芯片封装组件,包括下封盖(1)和上封盖(3),其特征在于：所述下封盖(1)内底壁的中部固定连接有芯片(8),所述下封盖(1)内底壁的四角处均固定连接有锁定组件(2)；所述上封盖(3)底部的四角处均固定连接有插板(4),所述插板(4)侧面的底部开设有贯穿的锁定槽(5),所述锁定组件(2)的输出端插接在锁定槽(5)的内部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试座
{Author}: 杨光;刘国;冯开勇;王刚
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A3幢8层802
{Subsidiary Author}: 无锡博通微电子技术有限公司
{Date}: 2023-01-03
{Notes}: CN218213141U
{Abstract}: 本实用新型公开一种集成电路测试座包括底座、探针安装块、探针以及驱动件,底座形成有活动腔,活动腔底部贯设有第一探针孔,底座的底面设置有固定部,用以固定测试电路板,探针安装块设置在活动腔内,且具有沿活动腔上下活动的运动行程,探针安装块上表面形成有安装槽,用以安置待测集成电路板,安装槽底部设置有与第一探针孔相对应的第二探针孔,探针固定安装在第二探针孔内,且能够随探针安装块上下运动,驱动件用以驱动探针安装块上下运动。本实用新型旨在提供一种测试效率高、不会损坏集成电路的集成电路检测装置。
{Subject}: 1.一种集成电路测试座,其特征在于,包括：底座,形成有活动腔,所述活动腔底部贯设有第一探针孔,所述底座的底面设置有固定部,用以固定测试电路板；探针安装块,设置在所述活动腔内,且具有沿所述活动腔上下活动的运动行程,所述探针安装块上表面形成有安装槽,用以安置待测集成电路板,所述安装槽底部设置有与所述第一探针孔相对应的第二探针孔；探针,固定安装在所述第二探针孔内,且能够随所述探针安装块上下运动；以及,驱动件,用以驱动所述探针安装块上下运动；其中,所述探针第一端用以与所述待测集成电路板引脚相接触,所述探针的第二端用以在所述探针的运动行程内,穿过所述第一探针孔,与所述测试电路板的焊盘相接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 处理集成电路版图的方法、设备和计算机可读存储介质
{Author}: 不公告发明人
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期J2C栋13楼
{Subsidiary Author}: 全芯智造技术有限公司
{Date}: 2023-01-03
{Notes}: CN113779921B
{Abstract}: 本公开的实施例涉及处理集成电路版图的方法、设备和计算机可读存储介质。该方法包括将包括多个几何图形的第一版图拆分成多个块,该多个块沿该第一版图的第一方向并排设置并且在第二方向上贯穿该第一版图,该第二方向垂直于该第一方向；分别确定该多个块中的每个块的几何图形信息,该几何图形信息至少指示个体几何图形的位置、形状以及不同几何图形之间的相对位置；以及基于该几何图形信息,将该多个块合并成与该第一版图相对应的第二版图。本公开的实施例能够提高集成电路版图的计算处理效率。
{Subject}: 1.一种处理集成电路版图的方法,包括：将包括多个几何图形的第一版图拆分成多个块,所述多个块沿所述第一版图的第一方向并排设置并且在第二方向上贯穿所述第一版图,所述第二方向垂直于所述第一方向；分别确定所述多个块中的每个块的几何图形信息,所述几何图形信息至少指示个体几何图形的位置、形状以及不同几何图形之间的相对位置,其中确定所述几何图形信息包括：确定第一几何图形和第二几何图形之间的相对位置的第一图形表示,所述第一几何图形和所述第二几何图形位于所述多个块中的第一块中；确定第三几何图形和第四几何图形之间的相对位置的第二图形表示,所述第三几何图形和所述第四几何图形位于所述第一块中；以及如果确定所述第一图形表示与所述第二图形表示匹配,将所述第一几何图形和所述第二几何图形之间的相对位置信息确定为所述第三几何图形和所述第四几何图形之间的相对位置信息,并将所述相对位置信息作为所述几何图形信息的一部分；以及基于所述几何图形信息,将所述多个块合并成与所述第一版图相对应的第二版图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置的制造方法
{Author}: 谢博文;赖蓓盈
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-03
{Notes}: CN115565879A
{Abstract}: 本公开涉及一种半导体装置的制造方法,包括：在通道结构上方形成栅极介电结构；在栅极介电结构上方形成金属栅极的一个或多个功函数金属层；以含氟材料处理一个或多个功函数金属层；进行一个或多个制程,使氟从含氟材料至少部分扩散至栅极介电结构中。
{Subject}: 1.一种半导体装置的制造方法,包括：在一通道结构上方形成一栅极介电结构；在该栅极介电结构上方形成一金属栅极的一个或多个功函数金属层；以一含氟材料处理该一个或多个功函数金属层；以及进行一个或多个制程,使氟从该含氟材料至少部分扩散至该栅极介电结构中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装方法和集成电路封装件
{Author}: 张一弛
{Author Address}: 215021 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2023-01-03
{Notes}: CN115565897A
{Abstract}: 本申请提出一种集成电路封装方法。该方法包括在基板的第一侧设置第一连接件,所述第一连接件与第一集成电路芯片电性连接；通过塑封体对基板的第一侧进行塑封；研磨塑封体；切割塑封体对应到第一连接件的位置以暴露第一连接件；以及设置与第一连接件接触的第二连接件。本申请还提出一种集成电路封装件,包括：基板、第一集成电路芯片以及多个连接件。所述第一集成电路芯片设置于所述基板的第一侧。所述多个连接件设置于所述基板的所述第一侧。所述多个连接件的其中之一经配置以通过连接垫连接至所述第一集成电路芯片。所述集成电路封装件的单位面积容纳的所述连接件的数量在5-8个的范围。
{Subject}: 1.一种集成电路封装方法,其特征在于,包括：在基板的第一侧设置第一连接件,所述第一连接件与第一集成电路芯片电性连接；通过塑封体对所述基板的所述第一侧进行塑封；研磨所述塑封体；切割所述塑封体对应到所述第一连接件的位置以暴露所述第一连接件；以及设置与所述第一连接件接触的第二连接件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构
{Author}: 黄心岩;李劭宽;眭晓林;张孝慷;蔡承孝
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-03
{Notes}: CN115565967A
{Abstract}: 本公开提出一种半导体结构。半导体结构包括具有与后侧表面相对的前侧表面的装置层。第一散热层沿着装置层的后侧表面设置。第二散热层位于装置层的前侧表面下方。第二散热层的热导率低于第一散热层的热导率。
{Subject}: 1.一种半导体结构,包括：一装置层,包括一前侧表面,相对于一后侧表面；一第一散热层,沿该装置层的该后侧表面设置；以及一第二散热层,位于该装置层的该前侧表面下方,其中该第二散热层的一热导率低于该第一散热层的一热导率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件
{Author}: 李商文;金真范;金孝珍;南勇准;郑秀珍
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2023-01-03
{Notes}: CN115566050A
{Abstract}: 一种集成电路(IC)器件包括在衬底上在第一横向方向上延伸的鳍型有源区。栅极线在鳍型有源区上在第二横向方向上延伸。第二横向方向与第一横向方向交叉。沟道区在衬底和栅极线之间。源极/漏极区在鳍型有源区上与栅极线相邻,并具有面对沟道区的侧壁。超晶格阻挡物在衬底和沟道区之间。超晶格阻挡物与源极/漏极区接触。超晶格阻挡物具有包括掺有氧原子的半导体层的多个第一子层和包括未掺杂的半导体层的多个第二子层被交替堆叠的结构。
{Subject}: 1.一种集成电路器件,包括：鳍型有源区,在衬底上在第一横向方向上延伸；栅极线,在所述鳍型有源区上在第二横向方向上延伸,其中所述第二横向方向与所述第一横向方向交叉；沟道区,在所述衬底和所述栅极线之间；源极/漏极区,在所述鳍型有源区上与所述栅极线相邻,所述源极/漏极区具有面对所述沟道区的侧壁；以及超晶格阻挡物,在所述衬底和所述沟道区之间,所述超晶格阻挡物与所述源极/漏极区接触,其中所述超晶格阻挡物具有包括掺有氧原子的半导体层的多个第一子层和包括未掺杂的半导体层的多个第二子层被交替堆叠的结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路、存储器装置及其制造方法
{Author}: 张国彬;刘建宏;洪至伟
{Author Address}: 中国台湾新竹市新竹科学工业园力行六路8号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-01-03
{Notes}: CN115568225A
{Abstract}: 本发明实施例涉及集成电路、存储器装置及其制造方法。本公开实施例涉及一种存储器单元、一种集成电路及其制造方法。所述存储器装置包含衬底、栅极层及绝缘层、隔离柱、通道层、第一导电构件、第二导电构件、存储层,及一对隔离结构。所述隔离柱沿着第一方向延伸穿过所述栅极层及所述绝缘层。所述通道层横向地覆盖所述隔离柱。所述第一导电构件及所述第二导电构件沿着所述第一方向延伸且相邻于所述隔离柱。所述存储层经放置于所述栅极层与所述通道层之间。所述对隔离结构沿着所述第一方向延伸。所述对隔离结构包含经放置于所述第一导电构件与所述栅极层之间的第一隔离结构及经放置于所述第二导电构件与所述栅极层之间的第二隔离结构。
{Subject}: 1.一种存储器装置,其包括：衬底；多个栅极层及多个绝缘层,其沿着第一方向交替地堆叠在所述衬底上方；隔离柱,其沿着所述第一方向延伸穿过所述栅极层及所述绝缘层；通道层,其横向地覆盖所述隔离柱；第一导电构件及第二导电构件,其沿着所述第一方向延伸且相邻于所述隔离柱；存储层,其经放置于所述多个栅极层与所述通道层之间；及一对隔离结构,其沿着所述第一方向延伸,其中所述对隔离结构包括经放置于所述第一导电构件与所述栅极层之间的第一隔离结构及经放置于所述第二导电构件与所述栅极层之间的第二隔离结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路元件包装管表面标识印刷生产装置
{Author}: 张华康
{Author Address}: 518000 广东省深圳市宝安区西乡街道蚝业社区兴业路2005号互联网产业基地C区A栋706
{Subsidiary Author}: 深圳市普迪赛半导体有限公司
{Date}: 2023-01-03
{Notes}: CN218197459U
{Abstract}: 本实用新型公开了一种集成电路元件包装管表面标识印刷生产装置,包括基座,所述基座的外侧壁上固定安装有安装架,所述安装架的上表面安装有电动伸缩杆,所述电动伸缩杆的输出端贯穿安装架并固定安装有安装座,所述安装座的下表面开设有安装槽,所述安装槽内平行安装有多个安装轴,每个所述安装轴上均安装有印刷管和传动齿轮,且相邻的两个传动齿轮啮合,位于最外侧的一根所述安装轴贯穿安装座并安装有电机。本实用新型结构巧妙,使用便捷,不仅实现了电路元件包装管的标识印刷的机械化,而且包装了标识印刷的印刷效率。
{Subject}: 1.一种集成电路元件包装管表面标识印刷生产装置,包括基座(1),其特征在于：所述基座(1)的外侧壁上固定安装有安装架(3),所述安装架(3)的上表面安装有电动伸缩杆(7),所述电动伸缩杆(7)的输出端贯穿安装架(3)并固定安装有安装座(4),所述安装座(4)的下表面开设有安装槽(11),所述安装槽(11)内平行安装有多个安装轴(14),每个所述安装轴(14)上均安装有印刷管(12)和传动齿轮(13),且相邻的两个传动齿轮(13)啮合,位于最外侧的一根所述安装轴(14)贯穿安装座(4)并安装有电机(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 自编程电信号检测板卡、检测装置及检测系统
{Author}: 王庆滨;张大朋;邹伟;余山;韩新勇
{Author Address}: 100190 北京市海淀区中关村东路95号
{Subsidiary Author}: 中国科学院自动化研究所
{Date}: 2023-01-03
{Notes}: CN218211411U
{Abstract}: 本实用新型提供一种自编程电信号检测板卡、检测装置及检测系统,涉及自动化检测技术领域,所述自编程电信号检测板卡包括：板体、处理器和传感器模块,处理器和传感器模块均设于板体上,其中：处理器,包括：集成电路芯片和DSP处理单元,集成电路芯片连接DSP处理单元；传感器模块,包括：光敏传感器单元、热敏传感器单元和红外传感器单元的至少两种,且均与处理器连接,其中,不同的传感器模块与处理器的不同端口连接；传感器模块用于采集空间内的非接触式传感器信号,并上传至处理器。本实用新型针对现有技术中对特定信号支持不足的缺陷,扩展信号采集功能,增强适用性且扩大使用范围。
{Subject}: 1.一种自编程电信号检测板卡,其特征在于,包括：板体、处理器和传感器模块,所述处理器和所述传感器模块均设于所述板体上,其中：处理器,包括：集成电路芯片和DSP处理单元,所述集成电路芯片连接所述DSP处理单元；传感器模块,包括：光敏传感器单元、热敏传感器单元和红外传感器单元的至少两种,且均与所述处理器连接,其中,不同的传感器模块与所述处理器的不同端口连接；所述传感器模块用于采集空间内的非接触式传感器信号,并上传至所述处理器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于间断有限元法的集成电路互连线寄生电容提取方法
{Author}: 杨航;蔡志匡;赵郑豪;朱洪强;汤谨溥;郭宇锋
{Author Address}: 210046 江苏省南京市栖霞区文苑路9号
{Subsidiary Author}: 南京邮电大学
{Date}: 2022-06-10
{Notes}: CN114357942B
{Abstract}: 本发明公开基于间断有限元法的集成电路互连线寄生电容提取方法,属于计算、推算或计数的技术领域。该方法根据导体分布情况划分非均匀的矩形网格；判断矩形网格是否为边界单元格,依次标录全局编号和需求解编号；初始化所有矩形网格的自由度值；遍历所有矩形网格,根据邻近单元网格的边界情况,得到基于间断有限元法的线性方程组,计算所有矩形网格电势函数自由度；根据每个矩形网格的电势函数自由度求出每个单元的电场强函数自由度；划分出每个导体的高斯面,在高斯面上积分求得的电场强函数得到电荷,最终求出主导体电容以及耦合电容大小。本发明提高集成电路互连线寄生电容提取精度,并且降低运行时间及运行内存。
{Subject}: 1.基于间断有限元法的集成电路互连线寄生电容提取方法,其特征在于,根据导体分布情况对集成电路版图进行非均匀网格划分,得到靠近导体边界均匀且稠密,远离导体边界不均匀且稀疏的网格形态；判断每个网格单元是否为边界单元,并对每个网格单元进行全局编号,对非边界单元的网格单元赋予求解单元编号,建立全局编号和求解单元编号的映射关系,非边界单元的网格单元组成需求解区域,所述边界单元为落在需求解区域边界外的网格单元以及导体所在区域内的网格单元；初始化边界单元的电势自由度,根据需求解区域内每个网格单元的相邻网格单元是否为边界单元的情形对局部间断有限元格式的静电场强公式简化,得到形如的线性方程组,求解所述线性方程组得到所有需求解网格单元电势自由度组合而成的电势函数自由度向量,A为稀疏矩阵,为简化局部间断有限元格式的静电场强公式过程中产生的常数向量；依据局部间断有限元格式的静电场强公式以及所有需求解网格单元电势自由度组合而成的电势函数自由度向量,求解所有需求解网格单元电势自由度组合而成的电场强函数自由度向量；根据导体分布情况选取高斯面,在高斯面上进行电场强度函数的积分,获取导体电荷量,依据导体电荷量与电容的关系获取导体的电容以及导体互连线之间的寄生电容。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路封装基板切割的保护膜基材
{Author}: 李丹丹
{Author Address}: 215600 江苏省苏州市张家港市后塍街道晨港路93号10#厂房
{Subsidiary Author}: 芊惠半导体科技(苏州)有限公司
{Date}: 2022-06-10
{Notes}: CN114603961A
{Abstract}: 本发明提供了一种用于集成电路封装基板切割的保护膜基材,涉及半导体的技术领域,本发明的保护膜基材聚烯烃薄膜包括外表层、中间层以及内表层；其中,中间层是设置在外表层和内表层之间的,外表层和内表层均独立地主要由以下组分制备而成：纳米氧化锌、偶联剂、稀释剂以及低密度聚乙烯；中间层主要由以下组分制备而成：茂金属线性低密度聚乙烯、乙烯-醋酸乙烯共聚物和/或聚乙烯弹性体以及抗氧化剂。本发明解决了聚烯烃薄膜容易产生静电电荷聚集的技术问题,达到了聚烯烃薄膜的表面电阻低、抗静电性能出色以及抗拉强度较佳的技术效果。
{Subject}: 1.一种聚烯烃薄膜,其特征在于,包括外表层、中间层以及内表层；所述中间层设置在所述外表层和所述内表层之间；所述外表层和所述内表层均独立地主要由以下组分制备而成：纳米氧化锌、偶联剂、稀释剂以及低密度聚乙烯；所述中间层主要由以下组分制备而成：茂金属线性低密度聚乙烯、乙烯-醋酸乙烯共聚物和/或聚乙烯弹性体以及抗氧化剂。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高密度集成电路引线框架料带的收料缓冲装置
{Author}: 苏骞;王磊
{Author Address}: 523000 广东省东莞市塘厦镇科苑城信息产业园沙坪路2号奥美特智能产业园A栋
{Subsidiary Author}: 东莞奥美特科技有限公司
{Date}: 2022-06-10
{Notes}: CN114604685A
{Abstract}: 本发明涉及收料设备技术领域,具体涉及高密度集成电路引线框架料带的收料缓冲装置,包括基础架体,基础架体的两侧分别设有走带通道,每条走带通道分别设有第一绕带轮组、升降机构和第二绕带轮组,第一绕带轮组包括多个定转轮；第二绕带轮组包括升降座和多个升降转轮,多个升降转轮布置于升降座,升降机构能够带动升降座纵向运动；每条走带通道的进料侧设有用于检测料带厚度的检测机构。本发明能够同时缓存两条料带,满足两条电镀产线的“一机两线”供料需求。检测机构能够检测即将进入走带通道的料带厚度,两条料带的过渡处局部重叠厚度比单条料带的更大,检测到厚度存在变化时能够触发报警信号,根据该信号可以提醒更换收料的卷料盘。
{Subject}: 1.高密度集成电路引线框架料带的收料缓冲装置,其特征是：包括基础架体,基础架体的两侧分别设有走带通道,每条走带通道分别设有第一绕带轮组、升降机构和第二绕带轮组,第一绕带轮组包括可转动地安装于基础架体的多个定转轮,多个定转轮横向布置；第二绕带轮组包括升降座和位于多个定转轮上方的多个升降转轮,多个升降转轮可转动地横向布置于升降座,升降机构能够带动升降座纵向运动；每条走带通道的进料侧设有用于检测料带厚度的检测机构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用硬度全面检测装置
{Author}: 陈杰
{Author Address}: 230001 安徽省合肥市庐阳区颍上路58号都市清华小区C6栋
{Subsidiary Author}: 陈杰
{Date}: 2022-06-10
{Notes}: CN114608984A
{Abstract}: 本发明提供一种集成电路用硬度全面检测装置,涉及集成电路测试领域。该集成电路用硬度全面检测装置,包括固定底座,所述固定底座左端侧壁内插接有动力轴,动力轴右端外表面套接有转动轮,转动轮远离动力轴一端阵列连接有六个连接架,连接架远离转动轮一端固定连接有承载板。该集成电路用硬度全面检测装置在使用时,驱动电机带动蜗杆转动,蜗杆带动蜗轮转动,蜗轮带动拨动轮转动,拨动轮带动驱动轮转动,驱动轮带动动力轴转动,动力轴带动转动轮旋转,转动轮带动连接架转动,连接架通过滑块与导轨带动承载板旋转,承载板在固定杆的作用下带动集成电路移动至挡板处,输送轮将集成电路输送至插槽内,具有自动放料的优点。
{Subject}: 1.一种集成电路用硬度全面检测装置,包括固定底座(1),其特征在于：所述固定底座(1)左端侧壁内插接有动力轴(2),动力轴(2)右端外表面套接有转动轮(3),转动轮(3)远离动力轴(2)一端阵列连接有六个连接架(4),连接架(4)远离转动轮(3)一端固定连接有承载板(5),承载板(5)远离连接架(4)一端转动连接有固定杆(6),连接架(4)远离承载板(5)一端套接有滑块(33),滑块(33)外表面套接有导轨(7),动力轴(2)远离转动轮(3)一端位于固定底座(1)左侧固定连接有驱动轮(8),驱动轮(8)上方啮合有拨动轮(9),拨动轮(9)远离固定底座(1)一端固定连接有蜗轮(10),蜗轮(10)下方啮合有蜗杆(11),蜗杆(11)前端固定连接有驱动电机(12),蜗杆(11)后端固定连接有连接齿轮(13),连接齿轮(13)外表面套接有第一齿条(14),第一齿条(14)内部位于连接齿轮(13)上方啮合有转动轴(15),转动轴(15)远离第一齿条(14)一端外表面套接有第二齿条(16),第二齿条(16)远离转动轴(15)一端内部啮合有旋转齿轮(17)；所述旋转齿轮(17)靠近承载板(5)一端固定连接有转轮(18),转轮(18)与旋转齿轮(17)之间套接有支撑块(19),支撑块(19)左右两端固定连接有固定架(20),转轮(18)远离旋转齿轮(17)一端外表面套接有移动框架(21),移动框架(21)外表面套接有连接框(22),连接框(22)底端固定连接有上测试板(23),上测试板(23)底壁阵列连接有若干个检测头(24),连接框(22)顶端转动连接有第一连接杆(25),第一连接杆(25)顶端转动连接有摆动杆(26),摆动杆(26)远离第一连接杆(25)一端转动连接有第二连接杆(27),第二连接杆(27)底端转动连接有平衡板(28),平衡板(28)远离第二连接杆(27)一端固定连接有下测试板(29),下测试板(29)上表面同样设置有检测头(24),固定架(20)内壁位于上测试板(23)与下测试板(29)之间开设有插槽(30),插槽(30)下方位于固定架(20)前端固定连接有挡板(31),挡板(31)内部设置有输送轮(32)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 监测电路、集成电路及其监测保护方法
{Author}: 王健铭
{Author Address}: 314400 浙江省嘉兴市海宁市海宁经济开发区双联路128号科创中心B座263室
{Subsidiary Author}: 海宁奕斯伟集成电路设计有限公司;北京奕斯伟计算技术有限公司
{Date}: 2022-06-10
{Notes}: CN114609507A
{Abstract}: 本申请提供了一种监测电路、集成电路及其监测保护方法。监测电路包括：静噪滤波器,电压传感器和锁存器；静噪滤波器用于吸收第一电压信号端和第二电压信号端能量；电压传感器用于在静噪滤波器吸收第一电压信号端和第二电压信号端能量后,检测第一电压信号端和第二电压信号端之间的电压波动,当电压波动满足设定条件时,输出调整信号给锁存器；锁存器被配置为接收到调整信号后,输出端输出第一逻辑状态,以确定发生了静电放电事件。本申请监测电路通过识别电源电压变化监测静电放电事件,进而触发保护机制对集成电路进行保护,避免了静电放电事件对集成电路造成损害。
{Subject}: 1.一种监测电路,用于监测静电放电事件,其特征在于,包括：静噪滤波器,电压传感器和锁存器；所述静噪滤波器分别连接第一电压信号端和第二电压信号端,用于吸收所述第一电压信号端和所述第二电压信号端能量；所述电压传感器,用于在所述静噪滤波器吸收所述第一电压信号端和所述第二电压信号端能量后,检测所述第一电压信号端和所述第二电压信号端之间的电压波动,当所述电压波动满足设定条件时,输出调整信号给所述锁存器；所述锁存器,被配置为接收到所述调整信号后,输出端输出第一逻辑状态,以确定发生了静电放电事件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 衬底与晶体管间具有高阻抗半导体材料的集成电路(IC)结构
{Author}: J·J·埃利斯-莫纳甘;A·杜塔;S·V·乔帕利;V·N·R·瓦努库鲁;M·阿布-卡利尔
{Author Address}: 美国纽约州
{Subsidiary Author}: 格芯(美国)集成电路科技有限公司
{Date}: 2022-06-10
{Notes}: CN114613768A
{Abstract}: 本公开的实施例提供了在衬底和晶体管之间具有高阻抗半导体材料的集成电路(IC)结构。该IC结构可以包括：衬底、位于衬底的一部分上的高阻抗半导体材料,以及位于高阻抗半导体材料的顶表面上的晶体管。晶体管包括在水平方向上位于第一源极/漏极(S/D)区和第二S/D区之间的半导体沟道区。高阻抗半导体材料在竖直方向上位于晶体管和衬底之间；第一绝缘体区位于衬底上且与第一源极/漏极区在水平方向上相邻；第一掺杂阱位于衬底上且与第一绝缘体区在水平方向上相邻。第一绝缘区在水平方向上位于第一掺杂阱和晶体管之间。
{Subject}: 1.一种集成电路IC结构,包括：衬底；高阻抗半导体材料,其位于所述衬底的一部分上；晶体管,其位于所述高阻抗半导体材料的顶表面上,所述晶体管包括在水平方向上位于第一源极/漏极S/D区和第二S/D区之间的半导体沟道区,其中所述高阻抗半导体材料在竖直方向上位于所述晶体管和所述衬底之间；第一绝缘体区,其位于所述衬底上且与所述第一S/D区在水平方向上相邻；以及第一掺杂阱,其位于所述衬底上且与所述第一绝缘体区在水平方向上相邻,其中所述第一绝缘体区在水平方向上位于所述第一掺杂阱和所述晶体管之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路及其数字指纹生成电路、方法
{Author}: 魏祥野;白一鸣;修黎明
{Author Address}: 100176 北京市大兴区北京经济技术开发区地泽路9号1幢407室
{Subsidiary Author}: 北京京东方技术开发有限公司;京东方科技集团股份有限公司
{Date}: 2022-06-10
{Notes}: CN114614987A
{Abstract}: 本公开提供一种集成电路及其数字指纹生成电路、方法。该数字指纹生成电路,包括：控制单元,被配置为：生成第一控制字和第二控制字,并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；第一时钟发生器,被配置为：根据所述第一控制字生成第一时钟信号；第二时钟发生器,被配置为：根据所述第二控制字生成第二时钟信号；频率检测器,被配置为：根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；其中,所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差,所述第一控制字和所述第二控制字具有整数部分和小数部分。
{Subject}: 1.一种基于集成电路的数字指纹生成电路,包括：控制单元,被配置为：生成第一控制字和第二控制字,并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；第一时钟发生器,与所述控制单元电耦接,并被配置为：根据所述第一控制字生成第一时钟信号；第二时钟发生器,与所述控制单元电耦接,并被配置为：根据所述第二控制字生成第二时钟信号；频率检测器,分别与所述第一时钟发生器和所述第二时钟发生器电耦接,并被配置为：根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；其中,所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差,所述第一控制字和所述第二控制字具有整数部分和小数部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路组件和电子设备
{Author}: 李发军
{Author Address}: 523863 广东省东莞市长安镇维沃路1号
{Subsidiary Author}: 维沃移动通信有限公司
{Date}: 2022-06-10
{Notes}: CN114615594A
{Abstract}: 本申请公开了一种集成电路组件和电子设备,其中,集成电路组件包括：第一电路板,第一电路板上设置有至少一个凹部；至少一个第二电路板,至少一个凹部上均盖设有第二电路板；至少一个第一麦克风组件,第一麦克风组件位于凹部内,第一麦克风组件包括：第一音频处理芯片,设置于第二电路板上；第一集成电路芯片,设置于第二电路板上,第一集成电路芯片与第一音频处理芯片连接。
{Subject}: 1.一种集成电路组件,其特征在于,包括：第一电路板,所述第一电路板上设置有至少一个凹部；至少一个第二电路板,所述至少一个凹部上均盖设有所述第二电路板；至少一个第一麦克风组件,所述第一麦克风组件位于所述凹部内,所述第一麦克风组件包括：第一音频处理芯片,设置于所述第二电路板上；第一集成电路芯片,设置于所述第二电路板上,所述第一集成电路芯片与所述第一音频处理芯片连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种WiFi模组集成电路布局方法
{Author}: 汪换名
{Author Address}: 410300 湖南省长沙市浏阳经济技术开发区利通路8号
{Subsidiary Author}: 欧智通科技股份有限公司
{Date}: 2022-06-10
{Notes}: CN114615810A
{Abstract}: 本申请公开的WiFi模组集成电路布局方法,包括：根据WiFi模组的规格型号及其电子线路原理图,选配恰当的PCB板以及电子元器件,进行PCB板设计布局；随后基于电子线路的布线密度确定叠层数量以及叠层结构,规划出器件层、平面电源层以及布线层；预设间隔尺寸,根据划分准则对模组中各单元划分区域；随后根据划分的区域,将模组中的主控IC、电源部分、晶体、WiFi发射接收电路和模组天线布置在预设区域；最后根据线路的连接关系,将各区域和模组中元器件布线连接,完成后输出制板文件。本发明涉及的技术方案,相较于现有技术而言,其能够通过合理布局使模组获得最佳的性能指标,提升模组工作的稳定性以及抗干扰性。
{Subject}: 1.一种WiFi模组集成电路布局方法,其特征在于,包括以下步骤：S1、元器件配置：根据WiFi模组的规格型号及其电子线路原理图,选配恰当的PCB板以及电子元器件,进行PCB板设计布局；S2、叠层设计：随后基于电子线路的布线密度确定叠层数量以及叠层结构,规划出器件层、平面电源层以及布线层；其中规划所述布线层的步骤具体为：S201、根据电子元器件的安装位置、连接关系以及布线规则,确定各元器件电子线路的布线优先级；S202、随后基于确定的所述布线优先级,将所述布线层规划出不同等级的梯度层,所述梯度层包括最优布线层以及次优布线层；S203、将所述最优布线层设置成相邻面是完整的地平面,随后将所述最优布线层设为用以放置重要的差分信号线以及模拟信号线；次优布线层用以布置将电源配置线、信号传输线以及模组元器件连接线；S3、区域划分：预设间隔尺寸,根据划分准则对模组中各单元划分区域；S4、模块分布：随后根据划分的区域,将模组中的主控IC、电源部分、晶体以及WiFi发射接收电路布置在预设区域；接着基于第一布局模式或第二布局模式安装模组天线；S5、连通各区域和单元模块：最后根据线路的连接关系,将各区域和模组中元器件布线连接,完成后输出制板文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电磁脉冲固态焊接集成电路微互连焊点的方法
{Author}: 李成祥;周言;沈婷;陈丹;许晨楠;戴明;王现民
{Author Address}: 400030 重庆市沙坪坝区沙正街174号
{Subsidiary Author}: 重庆大学
{Date}: 2022-06-07
{Notes}: CN114589425A
{Abstract}: 本发明公开了一种电磁脉冲固态焊接集成电路微互连焊点的方法,包括线对线双线圈焊接、线对线单线圈焊接以及线对板焊接；本发明的有益效果是,该电磁脉冲固态焊接集成电路微互连焊点的方法,分别针对线与线、线与面的焊接提出了三种基于强电磁脉冲原理进行焊接的结构和方法,不仅能够实现集成电路微焊点的可靠连接,提高焊点的长期服役可靠性,而且设备组成简单,控制方便,拆换和后期维护都非常简单,极大地提高了效费比。
{Subject}: 1.一种电磁脉冲固态焊接集成电路微互连焊点的方法,其特征在于,包括线对线双线圈焊接、线对线单线圈焊接以及线对板焊接；所述线对线双线圈焊接包括如下步骤：步骤S1、准备垫板,步骤S2、焊材备料,步骤S3、绝缘垫片安装,步骤S4、高速运动焊接,步骤S5、收捡下料；步骤S1：根据焊接需求,将焊接设备的垫板进行替换,替换成符合焊接材料的垫板,垫板上匹配设置有线圈；步骤S2：准备好焊材,焊材码放在设备的两侧,单次选取一对铜线,从两侧插入待机；步骤S3：从垫板的一侧插入焊接用的绝缘薄膜,隔绝焊材与线圈；步骤S4：给线圈通电,将铜线高速相对运动,从而使两根铜线高速碰撞然后实现冶金结合；步骤S5：焊接完成后,通过人工从一侧通槽将焊接好的物料取出完成下料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路失效检测方法及装置
{Author}: 曲晨冰;郑林挺;恩云飞;黄云;路国光;林晓玲;王力纬;黎恩良;侯波;雷登云;孙宸
{Author Address}: 511300 广东省广州市增城区朱村街朱村大道西78号
{Subsidiary Author}: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
{Date}: 2022-06-07
{Notes}: CN114594370A
{Abstract}: 本申请涉及一种集成电路失效检测方法及装置。方法包括：获取待检测集成电路的第一图像,其中,待检测集成电路包括至少一条待检测的金属线,第一图像中包括待检测的金属线的图像；使用检测探针接触金属线,获取接触到检测探针后的待检测集成电路的第二图像,其中,第二图像中包括第一图像中的金属线的图像；根据第一图像、第二图像,确定待检测集成电路的失效情况。从而仅通过图像的变化即可检测集成电路的内部失效情况,检测方法方便简单,并且无需将集成电路研磨到待检测的那一层,即可通过其上层的互连情况,对其内部的失效情况进行初步的检测,效率更高。
{Subject}: 1.一种集成电路失效检测方法,其特征在于,所述方法包括：获取待检测集成电路的第一图像,其中,所述待检测集成电路包括至少一条待检测的金属线,所述第一图像中包括所述待检测的金属线的图像；使用检测探针接触所述金属线,获取接触到所述检测探针后的所述待检测集成电路的第二图像,其中,所述第二图像中包括所述第一图像中的金属线的图像；根据所述第一图像、所述第二图像,确定所述待检测集成电路的失效情况。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种面向集成电路测试的悬臂式探针及探针台
{Author}: 汪飞;黄俊龙;陈木久;刘晶云;陈巧;孙江永
{Author Address}: 518000 广东省深圳市龙华区观澜街道大富工业区20号硅谷动力·智能终端产业园A11栋501
{Subsidiary Author}: 深圳市卓汉材料技术有限公司
{Date}: 2022-06-07
{Notes}: CN114594373A
{Abstract}: 本申请涉及集成电路测试技术领域,公开了一种面向集成电路测试的悬臂式探针及探针台,悬臂式探针包括连接件、悬臂梁和针尖；悬臂梁为长条型；针尖垂直固定连接于悬臂梁朝向集成电路器件的一面且靠近悬臂梁的自由端；连接件垂直于悬臂梁朝向集成电路器件的一面,连接件的侧面的一端固定连接于悬臂梁的根部,另一端与针尖的朝向相背设置；悬臂梁朝向集成电路器件的一面为平面,悬臂梁在垂直方向上的厚度从根部到自由端逐渐减小。本申请具有针尖纵向位移大,对表面接触点高低不平的集成电路器件测试的适用范围大的效果。
{Subject}: 1.一种面向集成电路测试的悬臂式探针,其特征在于,包括：连接件、悬臂梁和针尖；所述悬臂梁为长条型；所述针尖垂直固定连接于所述悬臂梁朝向集成电路器件的一面且靠近所述悬臂梁的自由端；所述连接件垂直于所述悬臂梁朝向集成电路器件的一面,所述连接件的侧面的一端固定连接于所述悬臂梁的根部,另一端与所述针尖的朝向相背设置；所述悬臂梁朝向集成电路器件的一面为平面,所述悬臂梁在垂直方向上的厚度从所述根部到所述自由端逐渐减小。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 执行动态电压和频率调节操作的集成电路及其操作方法
{Author}: 郑有燮;尹晰柱;车智翰
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2022-06-07
{Notes}: CN114594849A
{Abstract}: 一种集成电路包括：多个子块,配置为根据操作条件来处理指令；多个活动计数器,配置为对活动时间进行计数,该活动时间是所述多个子块中的每个处理指令的时间；以及动态电压和频率调节(DVFS)控制器,配置为基于活动时间来计算所述多个子块在采样周期期间的功耗并基于功耗来调整所述多个子块的操作条件。
{Subject}: 1.一种集成电路,包括：多个子块,配置为根据操作条件来处理指令；多个活动计数器,配置为对活动时间进行计数,活动时间是所述多个子块中的每个处理指令的时间；以及动态电压和频率调节(DVFS)控制器,配置为基于活动时间来计算所述多个子块在采样周期期间的功耗,并基于功耗来调整所述多个子块的操作条件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于向集成电路的一部分供应功率的装置和方法
{Author}: S·德南;M·约翰森
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 高通股份有限公司
{Date}: 2022-06-07
{Notes}: CN114595660A
{Abstract}: 一种功率门控电路,包括菊花链链接在一起的弱强开关单元和强开关单元的集合。每个弱强单元的布局(覆盖区)与仅强单元兼容,使得在功率门控电路的设计阶段将弱强单元换成仅强单元或反之亦然不会影响功率门控电路供应功率的电路的路由或定时操作。这允许在IC的设计阶段最佳地设置用于最小化浪涌电流的弱开关与强开关的比率。每个弱强单元响应于弱使能信号经由弱晶体管将功率轨耦合在一起,以及响应于强使能信号经由强晶体管将功率轨耦合在一起。每个仅强单元响应于强使能信号经由弱和强晶体管将功率轨耦合在一起。
{Subject}: 1.一种装置,包括：第一类型开关单元(500)的集合,其中所述第一类型开关单元中的每个第一类型开关单元被配置为响应于第一使能信号(WK-EN)经由第一相对弱晶体管(M52)将第一功率轨(TVDD)耦合到第二功率轨(VDD),以及响应于第二使能信号(ST-EN)经由第一相对强晶体管(M51)将所述第一功率轨耦合到所述第二功率轨,其中所述第一相对弱晶体管的导通电阻高于所述第一相对强晶体管的导通电阻,其中所述第一类型开关单元中的每个第一类型开关单元包括：所述第一类型开关单元的第一反相器(I51),包括被配置为接收所述第二使能信号的第一输入和耦合到所述第一相对强晶体管的控制端子的第一输出；以及所述第一类型开关单元的第二反相器(I52),包括耦合到所述第一反相器的所述第一输出的第二输入和被配置为重新生成所述第二使能信号的第二输出；以及第二类型开关单元(600)的集合,其中所述第二类型开关单元中的每个第二类型开关单元被配置为响应于所述第二使能信号经由第二相对弱晶体管(M62)和第二相对强晶体管(M61)将所述第一功率轨耦合到所述第二功率轨,并且传送所述第一使能信号,而不将所述第一使能信号施加到所述第二相对弱晶体管或所述第二相对强晶体管,其中所述第二相对弱晶体管的导通电阻高于所述第二相对强晶体管的导通电阻,其中所述第二类型开关单元中的每个第二类型开关单元包括：所述第二类型开关单元的第一反相器(I61),包括被配置为接收所述第二使能信号的第一输入和耦合到所述第二相对强晶体管和所述第二相对弱晶体管的各自控制端子的第一输出；以及所述第二类型开关单元的第二反相器(I62),包括耦合到所述第一反相器的所述第一输出的第二输入和被配置为重新生成所述第二使能信号的第二输出,其中所述第一类型开关单元中的布局配置与所述第二类型开关单元中的布局配置基本上相同,其中所述基本上相同的布局配置包括基本上相似的覆盖区。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 对象检测方法、装置、集成电路芯片、计算装置和板卡
{Author}: 不公告发明人
{Author Address}: 231283 安徽省合肥市高新区习友路3333号中国(合肥)国际智能语音产业园研发中心楼611-194室
{Subsidiary Author}: 安徽寒武纪信息科技有限公司
{Date}: 2022-06-07
{Notes}: CN114596510A
{Abstract}: 本公开涉及一种对象检测方法、装置、集成电路芯片、计算装置和板卡,其中计算装置可以包括在组合处理装置中,该组合处理装置还可以包括通用互联接口和其他处理装置。所述计算装置与其他处理装置进行交互,共同完成用户指定的计算操作。组合处理装置还可以包括存储装置,该存储装置分别与计算装置和其他处理装置连接,用于计算装置和其他处理装置的数据。本公开的方案可以广泛应用于对象检测中。
{Subject}: 1.一种对象检测方法,其中,所述对象检测方法包括：获取待检测图像；根据所述待检测图像获得与至少一个对象相关的对象特征；根据所述对象特征,针对所述至少一个对象各自确定带有对象局部信息的对象检测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路组件的穿衬底空隙填充
{Author}: T·洛坦恩;Y·徐;E·P·P·拉巴达姆
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2022-06-07
{Notes}: CN114597177A
{Abstract}: 集成电路组件可以包含各种模制、填充和/或底部填充材料。随着这些集成电路组件变得越来越小,防止在这些材料内形成可能影响集成电路组件的可靠性的空隙变得具有挑战性。由于集成电路组件通常是通过将集成电路管芯电附接在电子衬底上而形成的,因此本说明书提出经电子衬底中形成的开口注入模制、填充和/或底部填充材料以填充可能形成的空隙和/或完全防止空隙的形成。
{Subject}: 1.一种集成电路组件,包括：具有第一表面和相对的第二表面的电子衬底,其中,所述电子衬底包括从所述第一表面延伸到所述第二表面的至少一个入口开口；附接到所述电子衬底的至少一个集成电路管芯；由所述电子衬底和所述集成电路管芯限定的至少一个空隙；以及在所述至少一个空隙内的填充材料,其中,所述填充材料的部分延伸到所述电子衬底中的所述开口中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路组件的贯穿衬底的底部填充形成
{Author}: E·H·吴;K·戴维森;M·S·林;K·拜德;J·韦德
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2022-06-07
{Notes}: CN114597185A
{Abstract}: 一种集成电路封装可以通过借由电子衬底中的开口将底部填充材料设置在电子衬底和集成电路装置之间来制造。在一个实施例中,集成电路组件可以包括具有第一表面和相对的第二表面的电子衬底,其中电子衬底包括从第一表面延伸到第二表面的至少一个开口。集成电路组件还可以包括集成电路装置,其中集成电路装置利用至少一个互连而电附接到电子衬底,并且底部填充材料可以设置在电子衬底的第一表面与集成电路装置之间,其中底部填充材料的一部分延伸到电子衬底中的开口中。
{Subject}: 1.一种集成电路组件,包括：电子衬底,具有第一表面和相对的第二表面,其中,所述电子衬底包括从所述第一表面延伸到所述第二表面的至少一个开口；集成电路装置,其中,所述集成电路装置利用至少一个互连而电附接到所述电子衬底；以及在所述电子衬底的所述第一表面与所述集成电路装置之间的底部填充材料,其中,所述底部填充材料的一部分延伸到所述电子衬底中的所述开口中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路装置
{Author}: 高野阳一
{Author Address}: 日本东京都
{Subsidiary Author}: 三美电机株式会社
{Date}: 2022-06-07
{Notes}: CN114597202A
{Abstract}: 一种半导体集成电路装置,具有过电流保护电路,能够在超过容许损失之前切断输出电流。半导体集成电路装置具有：输出晶体管,其连接在被输入直流电压的电压输入端子与电压输出端子之间；控制电路,其将该输出晶体管控制为导通状态或截止状态,其中,具有：比例电流生成电路,其能够生成对流过输出晶体管的电流进行比例缩小后的电流；过电流检测电路,其能够根据由比例电流生成电路生成的电流来检测在输出晶体管流过了预定值以上的电流；重试电路,其根据过电流检测电路检测到输出电流的过电流状态,生成用于使输出晶体管间歇地成为截止状态的信号。另外,控制电路构成为根据从重试电路输出的信号反复进行使输出晶体管暂时截止的控制。
{Subject}: 1.一种半导体集成电路装置,具有：输出晶体管,其连接在被输入直流电压的电压输入端子与电压输出端子之间；以及控制电路,其将所述输出晶体管控制为导通状态或截止状态,其特征在于,所述半导体集成电路装置具有：比例电流生成电路,其能够生成对流过所述输出晶体管的电流进行了比例缩小后的电流；过电流检测电路,其能够根据由所述比例电流生成电路生成的电流来检测在所述输出晶体管中流过了预定值以上的电流的情况；以及重试电路,其根据所述过电流检测电路检测出输出电流的过电流状态的情况,生成并输出用于使所述输出晶体管间歇地成为截止状态的信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路
{Author}: 八木利弘
{Author Address}: 日本东京
{Subsidiary Author}: 铠侠股份有限公司
{Date}: 2022-06-07
{Notes}: CN114598313A
{Abstract}: 本发明的目的在于,提供在维持容错功能的同时能够实现高速传送的半导体集成电路。实施方式的半导体集成电路具备：第一MOS晶体管,栅极被赋予与第一电压的电压范围对应的信号电平的输入信号,d对基准电位点与中间节点之间的导通非导通进行控制；第二MOS晶体管,经由中间节点与第一MOS晶体管连接并与第一MOS晶体管一同构成堆叠,栅极被供给偏置电压,向中间节点施加第一MOS晶体管的耐压以下的电压；第三MOS晶体管,被供给比第一电压高的第二电压,栅极被赋予第一MOS晶体管的动所对应的电平的信号,输出与第二电压的电压范围对应的信号电平的输出信号；以及开关电路,在第一MOS晶体管的截止时使中间节点为固定电压。
{Subject}: 1.一种半导体集成电路,其特征在于,具备：第一MOS晶体管,栅极被赋予与第一电压的电压范围对应的信号电平的输入信号,对基准电位点与中间节点之间的导通非导通进行控制；第二MOS晶体管,经由所述中间节点与所述第一MOS晶体管连接而与所述第一MOS晶体管一同构成堆叠,栅极被供给偏置电压,向所述中间节点施加所述第一MOS晶体管的耐压以下的电压；第三MOS晶体管,被供给比所述第一电压高的第二电压,栅极被赋予所述第一MOS晶体管的动作所对应的电平的信号,输出与所述第二电压的电压范围对应的信号电平的输出信号；以及开关电路,在所述第一MOS晶体管的截止时使所述中间节点为固定电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 驱动电路、集成电路以及电子设备
{Author}: 褚晓峰
{Author Address}: 518000 广东省深圳市南山区南海大道1079号花园城数码大厦A座901A号
{Subsidiary Author}: 芯海科技(深圳)股份有限公司
{Date}: 2022-06-07
{Notes}: CN114599133A
{Abstract}: 本申请公开了一种驱动电路、集成电路以及电子设备,驱动电路用于驱动发光模块,包括：驱动开关模块的第一端与发光模块连接,驱动开关模块的第二端接地,驱动开关模块的第一端与第二端之间具有反馈节点,第一运放电路的输入端连接于反馈节点,第一运放电路的输出端连接于驱动开关模块的控制端。第二运放电路的输入端连接于反馈节点,第二运放电路的输出端连接于驱动开关模块的控制端。其中,第一运放电路的带宽大于第二运放电路的带宽,且在驱动电路的驱动电流大于或等于预设阈值时,第一运放电路与驱动开关模块之间的通路断开。本申请实施例提供的驱动电路能够同时满足低功耗和高信噪比的要求。
{Subject}: 1.一种驱动电路,其特征在于,用于驱动发光模块,所述驱动电路包括：驱动开关模块,所述驱动开关模块的第一端与所述发光模块连接,所述驱动开关模块的第二端接地,所述驱动开关模块的第一端与第二端之间具有反馈节点；第一运放电路,所述第一运放电路的输入端连接于所述反馈节点,所述第一运放电路的输出端连接于所述驱动开关模块的控制端；以及第二运放电路,所述第二运放电路的输入端连接于所述反馈节点,所述第二运放电路的输出端连接于所述驱动开关模块的控制端；其中,所述第一运放电路的带宽大于所述第二运放电路的带宽,且在所述驱动电路的驱动电流大于或等于预设阈值时,所述第一运放电路与所述驱动开关模块之间的通路断开。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光子芯片、现场可编程光子阵列和光子集成电路
{Author}: D·佩雷斯·洛佩兹;J·卡普曼尼·弗兰科伊;P·达斯玛哈帕特拉
{Author Address}: 西班牙瓦伦西亚
{Subsidiary Author}: 西班牙瓦伦西亚理工大学
{Date}: 2022-06-07
{Notes}: CN114600015A
{Abstract}: 本发明涉及光子芯片,该光子芯片通过相同定向的可编程光子处理块的组合和互连来实现,它们的所有纵轴平行,在光子芯片上实现,该光子芯片能够通过对其资源的适当编程和其输入和输出端口的选择来实现具有光反馈路径和/或线性多端口转换的一个或多个同时光子电路。本发明还涉及一种并行现场可编程光子阵列(P-FPPA),包括至少一个基于具有独立耦合和相移配置的相同定向/平行可调分束器和外围高性能建筑的可编程电路块。
{Subject}: 1.光子芯片,包括至少两个可编程光子模拟块(PPAB),通过光子芯片实现,其特征在于,所述至少两个可编程光子模拟块(PPAB)定向相同并且彼此平行。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有隐私模式的射频识别集成电路
{Author}: 克里斯多福·J·迪欧里欧;杰西·P·库克;克里斯多福·D·彼得森
{Author Address}: 美国华盛顿州
{Subsidiary Author}: 英频杰公司
{Date}: 2022-06-07
{Notes}: CN114600121A
{Abstract}: 一种RFID标签IC可被配置为具有隐私模式。当标签IC处于隐私模式时,它将不响应命令,除非先前的命令包括正确的验证信息或指定标签IC的回收指示符。如果先前的命令包括正确的验证信息,则标签IC将正常地响应一个或多个后续命令,例如通过用一个或多个标识符响应。如果先前的命令不包括正确的验证信息,但是指定了回收指示符,并且隐私模式是启用回收的,则标签IC可用回收信息来响应一个或多个后续命令。回收信息识别与RFID IC相关联的物品是否能够回收或如何处理,但是不识别RFID IC或物品。否则,标签IC可保持沉默。
{Subject}: 1.一种用于处于隐藏状态的射频识别(RFID)集成电路(IC)从所述隐藏状态转换到非隐藏状态或者保持在所述隐藏状态并且在处于所述隐藏状态时提供回收信息的方法,所述方法包括：接收选择命令；确定所述选择命令是否包括验证信息、对所述回收信息的请求或两者；响应于确定所述选择命令包括验证信息,确定所述验证信息是否正确；响应于确定验证信息正确,转换到所述非隐藏状态,并以识别信息响应后续的盘存命令；响应于确定所述选择命令不包括验证信息但包括对所述回收信息的请求,保持在所述隐藏状态,并以所述回收信息而不是所述识别信息响应所述后续的盘存命令；以及响应于确定所述选择命令不包括正确的验证信息或对所述回收信息的请求,保持在所述隐藏状态,且不响应所述后续的盘存命令。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 在多站式集成电路制造室中的射频(RF)功率不均衡化
{Author}: 杰里米·大卫·菲尔兹;阿维尼什·古普塔;陈俊豪;亚斯万斯·兰吉尼;弗兰克·洛伦·帕斯夸里
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 朗姆研究公司
{Date}: 2022-06-07
{Notes}: CN114600223A
{Abstract}: 输送至多站式集成电路制造室的各个处理站的射频功率可进行调整,以使制造处理发生的速率和/或制造处理结果彼此对准。在射频功率下的该调整可对输送至每一单个处理站的功率产生不均衡,该调整可通过调整RF分配网络的一个或多个电抗元件来实现。
{Subject}: 1.一种产生射频(RF)功率的装置,其包含：一个或更多个RF功率源；以及RF功率分配网络,其被配置成将功率从所述一个或更多个RF功率源分配至多站式集成电路制造室的各个输入端口,所述RF功率分配网络还被配置成应用一个或更多个控制参数而对从所述RF功率匹配网络至所述多站式集成电路制造室的所述各个输入端口的所述功率造成不均衡。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 利用划割道图案来减少缺陷的集成电路
{Author}: A·萨利纳斯;W·K·麦克唐纳;S·A·约翰内斯梅耶尔;R·P·勒金;S·A·迈斯纳
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2022-06-07
{Notes}: CN114600231A
{Abstract}: 在实例中,一种制造集成电路的方法包括将光掩模定位于光源与半导体晶片之间,所述半导体晶片在所述晶片的晶片划割道中具有光致抗蚀剂层,其中所述光掩模包括：第一掩模划割道图案；第二掩模划割道图案,其匹配所述第一掩模划割道图案；及所述集成电路的至少一个电路图案,其位于所述第一与第二掩模划割道图案之间(802)。所述方法进一步包含照明所述光掩模以在所述晶片划割道的所述光致抗蚀剂层中产生对应于所述第二掩模划割道图案的第一经曝光部分(804)；将所述第一掩模划割道图案定位于所述光源与所述第一经曝光部分之间(806)；及照明所述光掩模,其中所述第一掩模划割道图案大体上屏蔽所述晶片划割道的所述光致抗蚀剂层的未曝光部分以免于曝光(808)。
{Subject}: 1.一种制造集成电路的方法,其包括：将光掩模定位于光源与半导体晶片之间,所述半导体晶片在所述晶片的晶片划割道中具有光致抗蚀剂层,其中所述光掩模包括：第一掩模划割道图案；第二掩模划割道图案,其匹配所述第一掩模划割道图案；及所述集成电路的至少一个电路图案,其位于所述第一与第二掩模划割道图案之间；照明所述光掩模以在所述晶片划割道的所述光致抗蚀剂层中产生对应于所述第二掩模划割道图案的第一经曝光部分；将所述第一掩模划割道图案定位于所述光源与所述第一经曝光部分之间；及照明所述光掩模,其中所述第一掩模划割道图案大体上屏蔽所述晶片划割道的所述光致抗蚀剂层的未曝光部分以免于曝光。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有热控制的集成电路芯片设备
{Author}: M·E·帕斯
{Author Address}: 美国华盛顿州
{Subsidiary Author}: 微软技术许可有限责任公司
{Date}: 2022-06-07
{Notes}: CN114600236A
{Abstract}: 被配置的集成电路芯片设备通过引导热传递远离热敏感部件来提供热控制。结构引导热传递远离热敏感部件,使得热敏感部件可以维持在降低的操作温度下以获得改进的性能。
{Subject}: 1.一种芯片设备,包括：衬底；第一部件,布置在衬底上；第二部件,与所述第一部件间隔开地布置在所述衬底上,其中所述第二部件生成热量；以及散热器,耦合到所述衬底,使得所述衬底的至少一部分插入在所述第二部件和所述散热器之间,其中所述第二部件与所述散热器之间的热阻小于所述第二部件与所述第一部件之间的热阻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路装置
{Author}: 田中英俊
{Author Address}: 日本神奈川县
{Subsidiary Author}: 株式会社索思未来
{Date}: 2022-06-07
{Notes}: CN114600242A
{Abstract}: 提供一种在半导体集成电路装置中可充分抑制闩锁现象的发生的结构。在输出电路中,输出晶体管(P1)与和外部输出端子相连的ESD保护二极管(D1)分离布置,且在输出晶体管(P1)与ESD保护二极管(D1)之间布置有保护电阻(R1)。保护电阻(R1)分在多个电阻区(21)形成,在电阻区(21)彼此之间,形成有向衬底或阱供给电源电压的抽头。施加到外部输出端子的噪声在到达输出晶体管(P1)之前,被保护电阻(R1)衰减,并通过抽头被吸收。
{Subject}: 1.一种半导体集成电路装置,包括输出电路,其特征在于：所述输出电路包括：外部输出端子；向所述外部输出端子输出输出信号的第一输出晶体管；与所述外部输出端子相连的第一ESD(ElectoStatic Discharge,静电放电)保护二极管；以及连接在所述第一输出晶体管与所述第一ESD保护二极管之间的第一保护电阻,俯视时,所述第一输出晶体管与所述第一ESD保护二极管分离布置,且在所述第一输出晶体管与所述第一ESD保护二极管之间,布置有所述第一保护电阻,所述第一保护电阻分在多个电阻区形成,在所述电阻区彼此之间,形成有向衬底或阱供给电源电压的抽头。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路行业研磨废水回用及硅粉回收处理系统
{Author}: 董全宇;罗嘉豪;于红;申季刚;祺丹娜;陈琳媛
{Author Address}: 214000 江苏省无锡市新吴区具区路88号
{Subsidiary Author}: 江苏中电创新环境科技有限公司
{Date}: 2022-06-07
{Notes}: CN216687774U
{Abstract}: 本实用新型提供了一种集成电路行业研磨废水回用及硅粉回收处理系统,使用这种系统对研磨废水进行处理,处理成本低、污泥产量少而且出水电导率低。其包括调节池,调节池依次连接有UF装置、杀菌器、过滤器、中间水池、RO装置,UF装置还连接有压滤机,压滤机与调节池连接,压滤机还连接有干燥器。
{Subject}: 1.一种集成电路行业研磨废水回用及硅粉回收处理系统,其包括调节池,其特征在于：所述调节池依次连接有UF装置、杀菌器、过滤器、中间水池、RO装置,所述过滤器用于去除废水中的氧化性物质,所述UF装置还连接有压滤机,所述压滤机的滤液出口与所述调节池连接,所述压滤机还连接有干燥器,用于对所述压滤机产生的滤饼进行干燥。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 喷头单元和液体喷出装置
{Author}: 山道俊辅;松本祐介
{Author Address}: 日本东京
{Subsidiary Author}: 精工爱普生株式会社
{Date}: 2022-06-03
{Notes}: CN114571861A
{Abstract}: 本发明提供喷头单元及液体喷出装置,能够高效地释放驱动电路的发热。该喷头单元具备：将散热器固定于配置有第一驱动电路和第二驱动电路的基板的第一～第三固定部；与散热器和第一驱动电路的第一集成电路接触的第一导热弹性件；与散热器和第一驱动电路的第一晶体管接触的第二导热弹性件；与散热器和第二驱动电路的第二集成电路接触的第三导热弹性件；以及与散热器和第二驱动电路的第二晶体管接触的第四导热弹性件；第一晶体管和第二晶体管在基板的法线方向上的长度比第一集成电路和第二集成电路的长度大；第一固定部和第二固定部与连接第一晶体管与第二晶体管的第一虚拟直线重叠,第三固定部与连接第一集成电路与第二集成电路的第二虚拟直线重叠。
{Subject}: 1.一种喷头单元,其特征在于,所述喷头单元具备根据第一驱动信号驱动的第一驱动元件组和根据第二驱动信号驱动的第二驱动元件组,并根据所述第一驱动元件组和所述第二驱动元件组的驱动而喷出液体,所述喷头单元具备：基板,传输所述第一驱动信号和所述第二驱动信号；第一驱动电路,配置于所述基板,并输出所述第一驱动信号；第二驱动电路,配置于所述基板,并输出所述第二驱动信号；散热器,固定于所述基板；以及多个导热弹性件,位于所述基板与所述散热器之间；所述第一驱动电路具有：第一集成电路,输出基于成为所述第一驱动信号的基础的第一基础驱动信号的第一栅极信号；第一放大电路,包含根据所述第一栅极信号驱动的第一晶体管；以及第一平滑电路,对来自所述第一放大电路的输出进行平滑并输出所述第一驱动信号；所述第二驱动电路具有：第二集成电路,输出基于成为所述第二驱动信号的基础的第二基础驱动信号的第二栅极信号；第二放大电路,包含根据所述第二栅极信号驱动的第二晶体管；以及第二平滑电路,对来自所述第二放大电路的输出进行平滑并输出所述第二驱动信号；所述基板包括供所述散热器固定的第一固定部、第二固定部以及第三固定部；所述多个导热弹性件中的第一导热弹性件位于所述散热器与所述第一集成电路之间,并与所述散热器和所述第一集成电路接触；所述多个导热弹性件中的第二导热弹性件位于所述散热器与所述第一晶体管之间,并与所述散热器和所述第一晶体管接触；所述多个导热弹性件中的第三导热弹性件位于所述散热器与所述第二集成电路之间,并与所述散热器和所述第二集成电路接触；所述多个导热弹性件中的第四导热弹性件位于所述散热器与所述第二晶体管之间,并与所述散热器和所述第二晶体管接触；所述第一晶体管和所述第二晶体管中的至少一方在所述基板的法线方向上的长度大于所述第一集成电路和所述第二集成电路中的至少一方在所述法线方向上的长度；所述第一固定部和所述第二固定部配置为：至少一部分与将所述第一晶体管与所述第二晶体管相连的第一虚拟直线重叠；所述第三固定部配置为：至少一部分与将所述第一集成电路与所述第二集成电路相连的第二虚拟直线重叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 喷头单元及液体喷出装置
{Author}: 山道俊辅;松本祐介
{Author Address}: 日本东京
{Subsidiary Author}: 精工爱普生株式会社
{Date}: 2022-06-03
{Notes}: CN114571862A
{Abstract}: 本发明提供喷头单元及液体喷出装置。该喷头单元具备：基板,配置有第一驱动电路,并包含对置的第一边和第二边,该第一驱动电路包括第一集成电路、包含第一晶体管的第一放大电路以及包含第一电感元件的第一平滑电路；散热器,包含沿着第一边的第五边和第六边；第一导热弹性件,与散热器和第一集成电路接触；以及第二导热弹性件,与散热器和第一晶体管接触；第一集成电路、第一晶体管、第一电感元件从第一边朝向第二边依次配置,散热器以第五边与第一边之间的最短距离比第六边与第一边之间的最短距离短且第一集成电路与第五边之间的最短距离比第一晶体管与第六边之间的最短距离大的方式固定于基板。
{Subject}: 1.一种喷头单元,其特征在于,所述喷头单元具备根据第一驱动信号驱动的第一驱动元件组,并根据所述第一驱动元件组的驱动而喷出液体,所述喷头单元具备：基板,传输所述第一驱动信号；第一驱动电路,配置于所述基板,并输出所述第一驱动信号；散热器,固定于所述基板；以及多个导热弹性件,位于所述基板与所述散热器之间；所述第一驱动电路具有：第一集成电路,输出基于成为所述第一驱动信号的基础的第一基础驱动信号的第一栅极信号；第一放大电路,包含根据所述第一栅极信号驱动的第一晶体管；以及第一平滑电路,包含第一电感元件,对来自所述第一放大电路的输出进行平滑并输出所述第一驱动信号；所述多个导热弹性件中的第一导热弹性件位于所述散热器与所述第一集成电路之间,并与所述散热器和所述第一集成电路接触；所述多个导热弹性件中的第二导热弹性件位于所述散热器与所述第一晶体管之间,并与所述散热器和所述第一晶体管接触；所述基板包括彼此相对而配置的第一边和第二边、以及比所述第一边短且彼此相对而配置的第三边和第四边；所述第一集成电路、所述第一晶体管以及所述第一电感元件沿着从所述第一边朝向所述第二边的方向按所述第一集成电路、所述第一晶体管、所述第一电感元件的顺序配置；所述散热器包括彼此相对而配置的第五边和第六边,并且所述散热器配置为：所述第五边和所述第六边沿着所述第一边延伸,且所述第五边与所述第一边之间的最短距离比所述第六边与所述第一边之间的最短距离短；在从所述基板的法线方向俯视时,所述第一集成电路与所述第五边之间的最短距离大于所述第一晶体管与所述第六边之间的最短距离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 喷头单元及液体喷出装置
{Author}: 山道俊辅;松本祐介
{Author Address}: 日本东京
{Subsidiary Author}: 精工爱普生株式会社
{Date}: 2022-06-03
{Notes}: CN114571863A
{Abstract}: 本发明提供喷头单元及液体喷出装置,能够高效地释放驱动电路的发热。该喷头单元具备：基板,配置有具有第一集成电路及第一晶体管的第一驱动电路和具有第二集成电路及第二晶体管的第二驱动电路；散热器,固定于基板上；第一导热弹性件,与散热器和第一集成电路相接；第二导热弹性件,与散热器和第一晶体管接触；第三导热弹性件,与散热器和第二集成电路接触；以及第四导热弹性件,与散热器和第二晶体管接触；基板包括第一固定基准孔和第二固定基准孔；散热器包括插入第一固定基准孔和第二固定基准孔中的第一固定基准销和第二固定基准销；第一集成电路、第二集成电路、第一晶体管以及第二晶体管位于第一固定基准孔与第二固定基准孔之间。
{Subject}: 1.一种喷头单元,其特征在于,所述喷头单元具备根据第一驱动信号驱动的第一驱动元件组和根据第二驱动信号驱动的第二驱动元件组,并根据所述第一驱动元件组和所述第二驱动元件组的驱动而喷出液体,所述喷头单元具备：基板,传输所述第一驱动信号和所述第二驱动信号；第一驱动电路,配置于所述基板,并输出所述第一驱动信号；第二驱动电路,配置于所述基板,并输出所述第二驱动信号；散热器,固定于所述基板；以及多个导热弹性件,位于所述基板与所述散热器之间；所述第一驱动电路具有：第一集成电路,输出基于成为所述第一驱动信号的基础的第一基础驱动信号的第一栅极信号；第一放大电路,包含根据所述第一栅极信号驱动的第一晶体管；以及第一平滑电路,对来自所述第一放大电路的输出进行平滑并输出所述第一驱动信号；所述第二驱动电路具有：第二集成电路,输出基于成为所述第二驱动信号的基础的第二基础驱动信号的第二栅极信号；第二放大电路,包含根据所述第二栅极信号驱动的第二晶体管；以及第二平滑电路,对来自所述第二放大电路的输出进行平滑并输出所述第二驱动信号；所述多个导热弹性件中的第一导热弹性件位于所述散热器与所述第一集成电路之间,并与所述散热器和所述第一集成电路接触；所述多个导热弹性件中的第二导热弹性件位于所述散热器与所述第一晶体管之间,并与所述散热器和所述第一晶体管接触；所述多个导热弹性件中的第三导热弹性件位于所述散热器与所述第二集成电路之间,并与所述散热器和所述第二集成电路接触；所述多个导热弹性件中的第四导热弹性件位于所述散热器与所述第二晶体管之间,并与所述散热器和所述第二晶体管接触；所述基板包括第一固定基准孔和第二固定基准孔,所述第一固定基准孔和第二固定基准孔贯穿所述基板并规定固定所述散热器的固定位置；所述散热器包括第一固定基准销和第二固定基准销,所述第一固定基准销与主体呈一体地构成并插入所述第一固定基准孔中,所述第二固定基准销与所述主体呈一体地构成并插入所述第二固定基准孔中；所述第一集成电路、所述第二集成电路、所述第一晶体管以及所述第二晶体管在与所述基板的法线方向相交的方向上,位于所述第一固定基准孔与所述第二固定基准孔之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高可靠性集成电路防护涂层
{Author}: 张岳;张金刚
{Author Address}: 201812 上海市嘉定区江桥镇金园三路223号2幢301室
{Subsidiary Author}: 上海派拉纶生物技术股份有限公司
{Date}: 2022-06-03
{Notes}: CN114574094A
{Abstract}: 本发明公开了一种高可靠性集成电路防护涂层,包括集成电路,所述集成电路的顶部设置有密封绝缘涂层,所述密封绝缘涂层的顶部设置有派拉纶涂层,所述派拉纶涂层的顶部设置有耐腐蚀涂层,所述耐腐蚀涂层的顶部设置有耐磨涂层。本发明起到了对集成电路进行防水保护,避免外界水分子接触电路,导致电路短路,提高集成电路机械强度的作用,通过耐腐蚀涂层的设置,起到了利用材料的物理特性,形成惰性防护层,进而起到了耐酸碱腐蚀的作用,该高可靠性集成电路防护涂层具备防水效果好、机械强度高且耐酸碱腐蚀的优点,在实际使用过程中,其加工步骤简便,采用了多重覆膜的工艺,极大的延长了集成电路对恶劣环境的耐受能力。
{Subject}: 1.一种高可靠性集成电路防护涂层,包括集成电路(1),其特征在于：所述集成电路(1)的顶部设置有密封绝缘涂层(2),所述密封绝缘涂层(2)的顶部设置有派拉纶涂层(3),所述派拉纶涂层(3)的顶部设置有耐腐蚀涂层(4),所述耐腐蚀涂层(4)的顶部设置有耐磨涂层(5)；所述密封绝缘涂层(2)的厚度为20纳米-80微米,所述密封绝缘涂层(2)的配方如下：纳米杂化有机硅树脂15-20％、耦合剂1-5％、硅酸脂15-20％、有机溶剂15-20％、碱性纳米硅溶胶10-13％,余量为去离子水或溶剂；所述耐磨涂层(5)的厚度为5纳米-500微米,所述耐磨涂层(5)的配方如下：纳米三氧化二铝20-23％、二氧化锆5-10％、纳米铜粒子20-35％、纳米镍粉3-5％、有机硅消泡剂2-4％、氢氧化镁2-4％、乙二醇叔丁基醚15-22％、二甲基硅油消泡剂1-4％、镁质土15-23％、交联聚合物硅粉2-3％,余量为稀释剂；所述耐腐蚀涂层(4)的厚度为20纳米-100微米,所述耐腐蚀涂层(4)的配方如下：聚四氟乙烯10-20％、乙酸乙酯3-5％、聚丙烯酰胺5-6％、四甲基溴化铵3-5％,乙二醇1-3％、四氢呋喃3-5％、余量为去离子水。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: 阿希什库马·纳亚克;休·托马斯·梅尔;安舒尔·瓦玛;阿南德·拉贾戈帕兰
{Author Address}: 新加坡启汇城大道一号索拉斯大厦三楼之一
{Subsidiary Author}: 联发科技(新加坡)私人有限公司
{Date}: 2022-06-03
{Notes}: CN114578218A
{Abstract}: 本发明公开一种集成电路,包括：可程序设计电路,配置为响应于第一控制信号生成第一振荡器信号和回应于第二控制信号生成第二振荡器信号；以及控制器,配置为向该可程序设计电路提供该第一控制信号和该第二控制信号、接收该第一振荡器信号和该第二振荡器信号、并使用该第一振荡器信号和该第二振荡器信号确定该可程序设计电路的传播延迟的集中趋势。本发明的上述设计可以生成足够大量的传播延迟测量值,并且考虑到各种不同类型的传播延迟的测量值,本发明的上述设计使用比以前采用的占用更少芯片上空间的可程序设计结构固定的测试结构,因此本发明的上述设计具有成本效益。
{Subject}: 1.一种集成电路,其特征在于,包括：可程序设计电路,配置为响应于第一控制信号生成第一振荡器信号和回应于第二控制信号生成第二振荡器信号；以及控制器,配置为向该可程序设计电路提供该第一控制信号和该第二控制信号、接收该第一振荡器信号和该第二振荡器信号、并使用该第一振荡器信号和该第二振荡器信号确定该可程序设计电路的传播延迟的集中趋势。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路及其时钟信号配送方法
{Author}: 魏祥野;修黎明
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;北京京东方技术开发有限公司
{Date}: 2022-06-03
{Notes}: CN114578895A
{Abstract}: 本公开提供一种集成电路及其时钟信号配送方法。该集成电路,包括：时钟源,被配置为：产生所述集成电路的时钟信号；至少两个功能模块；至少两个时钟发生器,与所述功能模块相对应,并被配置为：确定所述功能模块的初始相位；以及根据所述集成电路的时钟信号和所述初始相位,产生所述功能模块的时钟信号,以使各所述功能模块的时钟信号保持同步；其中,所述初始相位是根据所述集成电路的时钟信号从所述时钟源传递到所述功能模块的传输距离和所述功能模块的负载而确定的。
{Subject}: 1.一种集成电路,包括：时钟源,被配置为：产生所述集成电路的时钟信号；至少两个功能模块；至少两个时钟发生器,与所述时钟源电耦接,并且分别与所述功能模块对应电耦接,且被配置为：确定所述功能模块的初始相位；以及根据所述集成电路的时钟信号和所述初始相位,产生所述功能模块的时钟信号,以使各所述功能模块的时钟信号保持同步；其中,所述初始相位是根据所述集成电路的时钟信号从所述时钟源传递到所述功能模块的传输距离和所述功能模块的负载而确定的。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于常数乘法的集成电路、操作其的方法和包括其的装置
{Author}: 全亨峻;河相赫
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电子株式会社
{Date}: 2022-06-03
{Notes}: CN114579079A
{Abstract}: 提供了一种用于常数乘法的集成电路、操作其的方法和包括其的装置。用于生成输入与常数的积的集成电路包括：查找表存储器,被配置为存储与所述常数的倍数对应的种子；处理电路,被配置为生成与从输入提取的多个部分分别对应的多个地址,被配置为基于所述多个地址从查找表存储器接收多个种子,并且被配置为基于所述多个种子生成多个部分积。处理电路被配置为对所述多个部分积进行求和。存储在查找表存储器中的所述多个种子的数量小于所述多个部分乘积的可能值的数量。
{Subject}: 1.一种用于生成输入与常数的积的集成电路,所述集成电路包括：查找表存储器,被配置为存储与所述常数的倍数对应的种子；以及处理电路,被配置为生成与从输入提取的多个部分分别对应的多个地址,被配置为基于所述多个地址从查找表存储器接收多个种子,并且被配置为基于所述多个种子生成多个部分积,其中,处理电路被配置为对所述多个部分积进行求和,其中,存储在查找表存储器中的种子的数量小于所述多个部分积的可能值的数量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的布局布线方法及装置
{Author}: 孙永载;李相惇;赵劼;杨涛;张欣
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所;真芯(北京)半导体有限责任公司
{Date}: 2022-06-03
{Notes}: CN114580333A
{Abstract}: 本公开提供一种集成电路的布局布线方法及装置。其中方法包括：在集成电路的布局完成后,选择单元配线段在布线区域的第一方向和第二方向上进行预布线,所述第一方向和第二方向垂直；根据所述单元配线段的寄生参数以及集成电路的网表文件和约束文件,基于标准单元库优化集成电路的标准单元配置；对标准单元配置完成后集成电路进行实际布线及布线优化,得到初始版图；对所述初始版图进行设计规则检查和时序验证,以继续优化版图。该方案的优点在于：如果是同样难度的集成电路设计,可以缩短设计日程,提高效率；可以使集成电路设计初期时序预测值与设计完成后时序实际值差异最小化,从而去除预测和实际性能差异导致的危险性。
{Subject}: 1.一种集成电路的布局布线方法,其特征在于,包括：在集成电路的布局完成后,选择单元配线段在布线区域的第一方向和第二方向上进行预布线,所述第一方向和第二方向垂直；根据所述单元配线段的寄生参数以及集成电路的网表文件和约束文件,基于标准单元库优化集成电路的标准单元配置；对标准单元配置完成后的集成电路进行实际布线及布线优化,得到初始版图；对所述初始版图进行设计规则检查和时序验证,以继续优化版图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路制程的温控设备及集成电路制程系统
{Author}: 常鑫;李文博;冯涛;宋朝阳;芮守祯;何茂栋;曹小康
{Author Address}: 100176 北京市大兴区经济技术开发区凉水河二街8号院14号楼A座
{Subsidiary Author}: 北京京仪自动化装备技术股份有限公司
{Date}: 2022-06-03
{Notes}: CN114582759A
{Abstract}: 本申请公开了一种用于集成电路制程的温控设备及集成电路制程系统。所述温控设备包括至少两个循环流道,连接至负载以向负载提供循环液；半导体制冷片组,对循环流道中的循环液进行冷却或加热；泵,用于增压及输送循环液；信息采集单元,采集循环液的物理量数据；控制中心,根据物理量数据和预设温度值发出调节指令；控制阀组,根据调节指令将相应的循环流道接入负载；可调直流电源,根据调节指令控制半导体制冷片组的工作模式及输出温度。
{Subject}: 1.一种用于集成电路制程的温控设备,其特征在于,包括：至少两个循环流道,连接至负载以向所述负载提供循环液；半导体制冷片组,包括第一端,所述第一端设置于所述循环流道,对所述循环流道中的所述循环液进行冷却或加热；泵,设置于所述循环流道,用于增压及输送所述循环液；信息采集单元,设置于所述半导体制冷片组与所述负载之间的循环流道段,采集所述循环液的物理量数据；控制中心,接收所述信息采集单元的采集的所述物理量数据,根据所述物理量数据和预设温度值发出调节指令；控制阀组,设置于所述循环流道,接收所述调节指令,根据所述调节指令将相应的所述循环流道接入所述负载；可调直流电源,接收所述调节指令,根据所述调节指令控制所述半导体制冷片组的工作模式及输出温度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路制程的温控设备及集成电路制程系统
{Author}: 常鑫;宋朝阳;冯涛;李文博;芮守祯;何茂栋;曹小康
{Author Address}: 100176 北京市大兴区经济技术开发区凉水河二街8号院14号楼A座
{Subsidiary Author}: 北京京仪自动化装备技术股份有限公司
{Date}: 2022-06-03
{Notes}: CN114582760A
{Abstract}: 本申请公开了一种用于集成电路制程的温控设备及集成电路制程系统。所述温控设备包括至少两个循环流道,分别连接至负载的不同位置以提供循环液；半导体制冷片组,对循环流道中的循环液进行冷却或加热；泵,用于增压及输送循环液；信息采集单元,采集循环液的物理量数据；控制器,根据物理量数据和预设温度值发出调节指令；可调直流电源,接收调节指令,控制半导体制冷片组的工作模式及输出温度。本申请提供的温控设备具有占据空间小、结构简单、精准位置控温、节能环保等特点,以满足集成电路制程的工业需求。
{Subject}: 1.一种用于集成电路制程的温控设备,其特征在于,包括：至少两个循环流道,分别连接至负载的不同位置以提供循环液；半导体制冷片组,包括第一端,所述第一端设置于所述循环流道,对所述循环流道中的所述循环液进行冷却或加热；泵,设置于所述循环流道,用于增压及输送所述循环液；信息采集单元,设置于所述半导体制冷片组与所述负载之间的循环流道段,采集所述循环液的物理量数据；控制器,接收所述信息采集单元的采集的所述物理量数据,根据所述物理量数据和预设温度值发出调节指令；可调直流电源,接收所述调节指令,控制所述半导体制冷片组的工作模式及输出温度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置
{Author}: 马振源;郑天炯;具滋玟;金奎完;文大荣;柳原锡
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电子株式会社
{Date}: 2022-06-03
{Notes}: CN114582799A
{Abstract}: 提供了一种集成电路装置。所述集成电路装置包括：字线,在第一方向上横跨基底延伸并且在与第一方向不同的第二方向上分隔开；位线,在字线上沿第二方向延伸并且在第一方向上分隔开；第一接触插塞,布置在位线之间,接触基底的第一有源区,具有第一宽度,并且具有第一掺杂剂浓度；以及第二接触插塞,布置在位线之间,接触基底的第二有源区,具有第二宽度,并且具有比第一掺杂剂浓度小的第二掺杂剂浓度。
{Subject}: 1.一种集成电路装置,所述集成电路装置包括：基底；第一有源区和第二有源区,在基底中分隔开；第一接触插塞,接触第一有源区并且具有第一宽度和第一掺杂剂浓度；以及第二接触插塞,接触第二有源区并且具有比第一宽度大的第二宽度和比第一掺杂剂浓度小的第二掺杂剂浓度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及其制造方法
{Author}: 赖韦安;邱德馨;彭士玮;林威呈;曾健庭;吴佳典
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2022-06-03
{Notes}: CN114582800A
{Abstract}: 本发明的实施例提供了一种集成电路,包括多个第一层深线和多个第一层浅线。该集成电路还包括多个第二层深线和多个第二层浅线。第一层深线和第一层浅线中的每个位于第一导电层中。第二层深线和第二层浅线中的每个位于第一导电层之上的第二导电层中。本发明的实施例还提供了一种制造集成电路的方法。
{Subject}: 1.一种集成电路,包括：多个第一层深线和多个第一层浅线,其中,所述第一层深线和所述第一层浅线中的每个均位于衬底上的晶体管之上的第一导电层中；以及多个第二层深线和多个第二层浅线,其中,所述第二层深线和所述第二层浅线中的每个均位于所述第一导电层之上的第二导电层中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路结构和用于形成存储器的多层互连结构的方法
{Author}: 廖忠志
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2022-06-03
{Notes}: CN114582874A
{Abstract}: 本文的实施例公开了互连结构的金属层的配置,该配置可以提高存储器性能(诸如静态随机存取存储器(SRAM)存储器性能)和/或逻辑性能。例如,本文的实施例将位线放置在金属一(M1)层中,M1层为存储器单元的互连结构的最下部金属化层级,以最小化位线电容,并且将位线配置为金属一层的最宽金属线以最小化位线电阻。在一些实施例中,互连结构具有双字线结构以降低字线电阻。在一些实施例中,互连结构具有双电压线结构以降低电压线电阻。在一些实施例中,向字线和/或电压线添加割阶以降低其相应的电阻。在一些实施例中,互连结构的通孔形状配置为降低互连结构的电阻。本发明的实施例还涉及集成电路结构和用于形成存储器的多层互连结构的方法。
{Subject}: 1.一种集成电路结构,包括：存储器单元,连接至位线、反相位线、用于接收第一电压的第一电压线、字线和用于接收与所述第一电压不同的第二电压的第二电压线；以及互连结构,设置在所述存储器单元上方,其中：所述互连结构包括所述位线、所述反相位线、所述第一电压线、所述字线和所述第二电压线,其中,所述位线、所述反相位线、所述第一电压线和所述第二电压线沿着第一纵向方向延伸,并且所述字线沿着与所述第一纵向方向不同的第二纵向方向延伸,所述互连结构具有最底部金属层,所述最底部金属层具有连接至所述存储器单元的金属线,其中,所述金属线包括所述位线、所述第一电压线、连接至所述第二电压线的电压线接合焊盘以及连接至所述字线的字线接合焊盘,并且其中,所述位线的宽度是所述金属线的最宽宽度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路中的集成电容器
{Author}: E·N·斯蒂芬诺夫;P·K·阿布达
{Author Address}: 美国得克萨斯
{Subsidiary Author}: 恩智浦美国有限公司
{Date}: 2022-06-03
{Notes}: CN114582885A
{Abstract}: 本公开涉及集成电路中的集成电容器。本文公开一种SOI IC,所述SOI IC包括集成电容器,所述集成电容器包括金属-绝缘体-金属MIM电容器、第二电容器、第三电容器和第四电容器的并联布置：其中所述第二电容器包括所述衬底和具有n型掺杂的多个半导体层中的一个作为板,且包括掩埋氧化物层作为电介质；所述第三电容器包括多晶硅层和具有n型掺杂的多个半导体层中的另外的一个作为板,且包括所述多个半导体层与金属化堆栈之间的绝缘层作为电介质；并且所述第四电容器包括多晶硅插塞和所述多个半导体层中的至少一个作为板,且包括氧化物内衬作为电介质,其中所述氧化物内衬和所述多晶硅插塞形成横向隔离(DTI)结构的一部分。
{Subject}: 1.一种绝缘体上硅SOI集成电路IC,其特征在于,包括：具有第一和第二主表面的半导体衬底；在所述第一表面上的掩埋氧化物BOX层；在所述BOX层上方的多个半导体层,所述多个半导体层包括多个区且至少包括n型掩埋层(NBL)和n阱(DPN)；在所述多个半导体层上方的绝缘层(STI)；在所述绝缘层上方的图案化多晶硅层(多晶1)；金属化堆栈,所述金属化堆栈包括多个图案化金属层,所述多个图案化金属层之间具有绝缘材料层,所述绝缘材料层各自具有穿过其中连接所述图案化金属层的多个导电通孔；横向隔离结构(DTI),所述横向隔离结构包括多晶硅材料插塞,所述插塞位于穿过所述多个半导体层延伸到所述第一主表面且具有氧化物内衬的沟槽中；其中所述集成电路包括集成电容器,所述集成电容器包括金属-绝缘体-金属MIM电容器、第二电容器、第三电容器和第四电容器的并联布置：其中所述MIM电容器包括在所述金属化堆栈中；所述第二电容器包括所述衬底和具有n型掺杂的所述多个半导体层中的一个作为板,且包括所述掩埋氧化物层作为电介质；所述第三电容器包括所述多晶硅层和具有n型掺杂的所述多个半导体层中的另外的一个作为板,且包括所述绝缘层作为电介质；并且所述第四电容器包括所述多晶硅插塞和所述多个半导体层中的至少一个作为板,且包括所述氧化物内衬作为电介质。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 运算放大器、集成电路及运算放大器的内部电源产生方法
{Author}: 许晶;于翔
{Author Address}: 100089 北京市海淀区西三环北路87号13层3-1301
{Subsidiary Author}: 圣邦微电子(北京)股份有限公司
{Date}: 2022-06-03
{Notes}: CN114584088A
{Abstract}: 本发明公开了一种运算放大器、集成电路及运算放大器的内部电源产生方法,该运算放大器包括：第一输入端；第二输入端；第一供电端；第二供电端；输出端,以及内部电源产生电路,该内部电源产生电路被配置为在第一输入电压的不同电压范围内基于第一输入电压产生对应的第三电源电压和第四电源电压,作为运算放大器的内部电路的工作电压,且该第三电源电压与第四电源电压的电压差小于或等于预设阈值。由于在不同的输入电压范围内,作为内部电路工作电压的第三电源电压与第四电源电压的电压差均能保持在一个较小的范围内,使得运算放大器即使有一部分采用低压类的晶体管,也能够在高的输入电压下正常进行工作,节省了芯片的面积。
{Subject}: 1.一种运算放大器,其中,包括：第一输入端,被配置为接收第一输入电压；第二输入端,被配置为接收第二输入电压；第一供电端,被配置为接收第一电源电压；第二供电端,被配置为接收第二电源电压；输出端,其中,所述运算放大器还包括：内部电源产生电路,分别与所述运算放大器的第一输入端和第一供电端连接,所述内部电源产生电路被配置为在所述第一输入电压的不同电压范围内基于所述第一输入电压产生对应的第三电源电压和第四电源电压,作为所述运算放大器的内部电路的工作电压,其中,所述第三电源电压与所述第四电源电压的电压差小于或等于预设阈值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: R.希特拉卡尔;黄磊;浦部嘉夫
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 松下电器(美国)知识产权公司
{Date}: 2022-06-03
{Notes}: CN114585073A
{Abstract}: 一种用于控制通信过程的通信装置的集成电路,通信过程包括：在从接入点AP接收到物理层协议数据单元PPDU之后,在操作信道中执行能量检测,PPDU包含分配基于触发TB的PPDU的资源的触发帧；以及基于能量检测,设置指示一个或多个20MHz子信道的忙或闲状态的比特图信息,一个或多个20MHz子信道包括操作信道中的主信道和第一二级信道；以及响应于触发帧,当比特图信息指示第一二级信道闲时,在第一二级信道上将TB PPDU发送给AP。
{Subject}: 1.一种用于控制通信过程的通信装置的集成电路,所述通信过程包括：在从接入点AP接收到物理层协议数据单元PPDU之后,在操作信道中执行能量检测,所述PPDU包含分配基于触发TB的PPDU的资源的触发帧；以及基于所述能量检测,设置指示一个或多个20MHz子信道的忙或闲状态的比特图信息,所述一个或多个20MHz子信道包括所述操作信道中的主信道和第一二级信道；以及响应于所述触发帧,当所述比特图信息指示所述第一二级信道闲时,在所述第一二级信道上将TB PPDU发送给所述AP。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路
{Author}: R.希特拉卡尔;黄磊;浦部嘉夫
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 松下电器(美国)知识产权公司
{Date}: 2022-06-03
{Notes}: CN114585091A
{Abstract}: 一种用于控制通信过程的通信装置的集成电路,通信过程包括：接收包括持续时间字段的PHY协议数据单元,持续时间字段包括指示禁止通信装置发送基于高效率HE触发TB的PHY协议数据单元的持续时间的持续时间信息；发出指示关于工作带宽内的每个子信道的忙或闲状态的带宽信息的PHY-CCA闲信道评估原语参数；当所指示的持续时间大于当前网络分配矢量NAV值时、并且当确定通信装置不是所接收的PHY协议数据单元的目标接收方时,基于持续时间信息更新NAV值；确定包括要发送HE TB PHY协议数据单元的资源单元RU的至少一个子信道的忙/闲状态；以及基于所更新的NAV值和至少一个子信道的忙/闲状态来控制HE TB PHY协议数据单元的传输,并且当不包括主子信道的至少一个子信道被认为闲时,无论主子信道是忙还是闲,控制发送HE TB PHY协议数据单元。
{Subject}: 1.一种用于控制通信过程的通信装置的集成电路,所述通信过程包括：接收包括持续时间字段的PHY协议数据单元,所述持续时间字段包括指示禁止所述通信装置发送基于高效率HE触发TB的PHY协议数据单元的持续时间的持续时间信息；发出指示关于工作带宽内的每个子信道的忙或闲状态的带宽信息的PHY-CCA闲信道评估原语参数；当所指示的持续时间大于当前网络分配矢量NAV值时、并且当确定通信装置不是所接收的PHY协议数据单元的目标接收方时,基于持续时间信息更新NAV值；基于所述带宽信息来确定包括要发送所述HE TB PHY协议数据单元的资源单元RU的至少一个子信道的忙/闲状态；以及基于所更新的NAV值和所述至少一个子信道的忙/闲状态来控制所述HE TB PHY协议数据单元的传输,并且当不包括主子信道的所述至少一个子信道被认为闲时,无论所述主子信道是忙还是闲,控制发送所述HE TB PHY协议数据单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于存储器的处理器
{Author}: E.西蒂;E.希勒尔;S.布劳多;D.沙米尔;G.达扬
{Author Address}: 以色列特拉维夫
{Subsidiary Author}: 纽罗布拉德有限公司
{Date}: 2022-06-03
{Notes}: CN114586019A
{Abstract}: 在一些实施例中,一种集成电路可包括一基板及安置于该基板上的一存储器阵列,其中该存储器阵列包括多个离散存储器组。该集成电路还可包括安置于该基板上的一处理阵列,其中该处理阵列包括多个处理器子单元,该多个处理器子单元中的每一者与该多个离散存储器组当中的一个或多个离散存储器组相关联。该集成电路还可包括一控制器,该控制器被配置为相对于该集成电路的一操作实施至少一个安全措施且在该至少一个安全措施被触发的情况下采取一个或多个补救动作。
{Subject}: 1.一种集成电路,其包含：基板；存储器阵列,其安置于所述基板上,所述存储器阵列包括多个离散存储器组；处理阵列,其安置于所述基板上,所述处理阵列包括多个处理器子单元,所述多个处理器子单元中的每一者与所述多个离散存储器组当中的一个或多个离散存储器组相关联；及控制器,其被配置为：相对于所述集成电路的操作实施至少一个安全措施。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路全波电磁仿真低频基准频点确定方法及系统
{Author}: 王芬
{Author Address}: 100085 北京市海淀区信息路甲28号B座(二层)02B室-350号
{Subsidiary Author}: 北京智芯仿真科技有限公司
{Date}: 2022-05-31
{Notes}: CN113962122B
{Abstract}: 本申请公开了集成电路全波电磁仿真低频基准频点确定方法及系统,该方法首先获取集成电路的全波电磁仿真的临界频点,然后基于集成电路的介质损耗类型算出所述临界频点的场解,然后基于所述介质损耗类型和所述场解计算相对误差,最后基于所述相对误差与预设的误差阈值下限和误差阈值上限之间的大小关系以及基于迭代频率的下限和上限,通过迭代的方式来算出基准频点。该方法能够基于临界频点采用迭代方法计算出基准频点点及基准频点下的场解,由此获取到在何种频率下的电磁场仿真场解是必定准确的,为后续计算低频下的真实场解提供支持,使得彻底解决现有求解器在针对集成电路的低频情况下的失效问题成为可能。
{Subject}: 1.一种集成电路全波电磁仿真低频基准频点确定方法,其特征在于,包括：获取集成电路的全波电磁仿真的临界频点,其中,所述临界频点为在对集成电路的电磁场仿真的矩阵方程进行求解时求解结果可信到不可信的频点,包括：获取集成电路的介质类型和基于版图特征尺寸得到的剖分网格的尺寸范围；构建集成电路全波电磁仿真的矩阵方程,得到所述矩阵方程的刚度矩阵和质量矩阵；基于所述介质类型和所述尺寸范围得到不同矩阵元素之间的与尺寸相关的量级比；获取仿真运算时采用的机器精度,基于所述机器精度和所述量级比按下式算出集成电路的临界频点：其中,f-0为临界频点,a为仿真运算时采用的机器精度量级,c为电磁波在真空中的波速,l为网格剖分得到的基本单元的尺寸；基于集成电路的介质损耗类型算出所述临界频点的场解,包括：步骤A1,设置迭代频率下限F-(min)为临界频点f-0,并设置迭代频率上限F-(max)＝Factor×f-0,其中Factor为临界频点的倍数,Factor＞1；步骤A2,判断集成电路的介质损耗类型,并将当前角频率ω-(curr)＝2πF-(min)代入到与集成电路介质损耗类型相对应的矩阵方程,求解矩阵方程得到ω-(curr)角频率下的场解E-(curr)；其中,介质损耗类型为无损耗介质时对应的矩阵方程为：(K-1-ω～2K-2)E＝-b(ω),介质损耗类型为有损耗介质时对应的矩阵方程为：(K-1-ω～2K-2+jωK-3)E＝-b(ω),其中,ω为电磁波角频率,j为虚数单位,E为电场,b(ω)是整个有限元系统的外加激励源,K-1是整个有限元系统的刚度矩阵,K-2是整个有限元系统的与介电常数相关的质量矩阵,K-3是整个有限元系统的与电导率相关的质量矩阵；基于所述介质损耗类型和所述场解计算相对误差,包括：步骤A3,通过与集成电路介质损耗类型相对应的相对误差计算公式计算所述场解E-(curr)的相对误差res；其中,无损耗介质下的相对误差res-b的计算公式为：有损耗介质下的相对误差res-a的计算公式为：其中,ω-(curr-a)为有损耗介质下的角频率,ω-(curr-b)为无损耗介质下的角频率,E-(curr-a)为有损耗介质下的场解,E-(curr-b)为无损耗介质下的场解；基于所述相对误差与预设的误差阈值下限和误差阈值上限之间的大小关系以及基于迭代频率的下限和上限,通过迭代的方式来算出基准频点,包括：步骤A4,在所述相对误差res≤ε-1时,得到基准频点f-(ref)＝ω-(curr)/2-π及其场解E-(ref)＝E-(curr),结束；在所述相对误差res＞ε-1时跳转至步骤A5；步骤A5,将ω-(curr)＝π(F-(min)+F-(max))代入与集成电路介质损耗类型对应的矩阵方程得到新的场解；步骤A6,通过所述相对误差计算公式计算所述新的场解的相对误差；步骤A7,在所述新的场解的相对误差小于ε-0时,使F-(max)＝ω-(curr)/2π,并跳转至步骤A5；在所述新的场解的相对误差小于等于ε-1且大于等于ε-0时,得到基准频点f-(ref)＝ω-(curr)/2π及其场解,结束；在所述新的场解的相对误差大于ε-1时,使F-(min)＝ω-(curr)/2π,并跳转至步骤A5；其中,ε-0为预设的误差阈值下限,ε-1为预设的误差阈值上限,ε-0＜ε-1。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的失效分析方法及系统
{Author}: 尚跃;李豪
{Author Address}: 201203 上海市浦东新区张东路1388号2幢
{Subsidiary Author}: 上海聚跃检测技术有限公司
{Date}: 2022-05-31
{Notes}: CN114236364B
{Abstract}: 本发明提供了一种集成电路芯片的失效分析方法,在芯片中定位需要做电阻的两端布线,找到需要做电阻的目标位置中的一端,采用聚焦离子束对目标区域进行刻蚀,去除氧化层直至金属露出；找到需要做电阻的目标位置中的另一端,采用离子束对目标区域进行刻蚀,去除氧化层直至金属露出；通过聚焦离子束对两个目标位置之间的区域进行刻蚀,使得两个目标位置的露出金属之间区域形成一个沟道；用金属的气相前驱体以气相沉积的方式在所述沟道上沉积一条连接两端金属且与目标电阻阻值相同的金属线。本发明还提供了一套便于执行该方法的集成电路芯片的失效分析的系统。
{Subject}: 1.一种集成电路芯片的失效分析方法,其特征在于,在芯片中定位需要做电阻的两端布线,找到需要做电阻的目标位置中的一端,采用聚焦离子束对目标区域进行刻蚀,去除氧化层直至金属露出；找到需要做电阻的目标位置中的另一端,采用离子束对目标区域进行刻蚀,去除氧化层直至金属露出；通过聚焦离子束对两个目标位置之间的区域进行刻蚀,使得两个目标位置的露出金属之间区域形成一个沟道；用金属的气相前驱体以气相沉积的方式在所述沟道上沉积一条连接两端金属且与目标电阻阻值相同的金属线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 单边带调制系统、方法、装置及终端设备
{Author}: 杨大宝;梁士雄;顾国栋;邢东;刘波;赵向阳;冯志红
{Author Address}: 050051 河北省石家庄市合作路113号
{Subsidiary Author}: 中国电子科技集团公司第十三研究所
{Date}: 2022-05-31
{Notes}: CN114567529A
{Abstract}: 本申请适用于太赫兹电路技术领域,提供了单边带调制系统、方法、装置及终端设备,该系统包括：相移网络功分器,用于将输入的信号分成两路信号,且两路信号相位差为45度,将两路信号输入单片集成电路；单片集成电路,用于将两路IQ低频信号和两路信号的二次倍频信号进行混频调制,得到两路上变频信号,将两路上变频信号输入射频输出波导合成器；射频输出波导合成器,用于将两路上变频信号进行同相合成,同相合成后的信号为调制后的信号,输出调制后的信号。本申请通过单片集成电路处理输入信号和相移网络功分器对太赫兹信号进行功分和幅度相位的控制,可以提高单边带调制器的性能,获得与现有技术相比更高的频谱利用率和上变频输出功率。
{Subject}: 1.一种单边带调制系统,其特征在于,包括：相移网络功分器,用于将输入的信号分成两路信号,且两路信号相位差为45度,将所述两路信号输入单片集成电路；单片集成电路,用于将两路IQ低频信号和所述两路信号的二次倍频信号进行混频调制,得到两路上变频信号,将所述两路上变频信号输入射频输出波导合成器；射频输出波导合成器,用于将所述两路上变频信号进行同相合成,同相合成后的信号为调制后的信号,输出调制后的信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 控制电路、集成电路、电子转换器以及操作方法
{Author}: S·拉莫里尼;R·P·鲍尔达
{Author Address}: 意大利阿格拉布里安扎
{Subsidiary Author}: 意法半导体股份有限公司
{Date}: 2022-05-31
{Notes}: CN114567164A
{Abstract}: 本公开的实施例涉及控制电路、集成电路、电子转换器以及操作方法。一种用于功率EFT的感测电路,监测流过FET的电流以及包括调节流过感测电阻的第一电流的调节电路,使得在感测电阻中的电压降与在FET端子之间的电压降相对应。测量电路提供对应于第一电路(或与其成比例)的第二电路。第一开关选择性的基于第一控制信号将第二电流施加到电阻器,以及低通滤波器通过滤除在控制电路处的电阻,生成低通滤波信号。电压跟随器生成低通滤波信号的复制品,以及第二开关选择性地将复制品施加到电阻器,当FET闭合时,控制电路闭合第一电子开关以及断开电子第二开关。当FET断开时,控制电路断开第一电子开关以及闭合第二电子开关。
{Subject}: 1.一种传感器系统,包括：功率场效应晶体管FET,包括：限定电流路径的第一导电端子和第二导电端子、以及被配置为接收驱动信号的栅极端子；以及传感器电路,被配置为监测流过所述功率FET的电流；其中所述传感器电路包括：感测电阻；以及调节器电路,被配置为：当施加到所述栅极端子的所述驱动信号被设置为关断所述功率FET时,将流过所述感测电阻的第一电流设置为零；以及当施加到所述栅极端子的所述驱动信号被设置为接通所述功率FET时,调节流过所述感测电阻的所述第一电流,使得在所述感测电阻处的电压降对应于在所述功率FET的所述第一导电端子与第二导电端子之间的电压降；测量电路,被配置为提供第二电流,所述第二电流与所述第一电流相对应或与所述第一电流成比例；电阻器；第一电子开关,被配置为根据第一控制信号选择性地将所述第二电流施加到所述电阻器；低通滤波器,被配置为：通过对由于将所述第二电流施加到所述电阻器而产生的在所述电阻器处的电压滤波,生成经低通滤波的信号；电压跟随器,被配置为生成所述经低通滤波的信号的复制品；第二电子开关,被配置为选择性地将所述经低通滤波的信号的所述复制品施加到所述电阻器；以及控制电路,被配置为：当所述功率FET接通时,闭合所述第一电子开关并且断开所述第二电子开关,以在所述电阻器处生成与流过所述功率FET的电流的瞬时值成比例的电压；以及当所述功率FET关断时,断开所述第一电子开关并且闭合所述第二电子开关,以在所述电阻器处生成对应于所述经低通滤波的信号的电压,并且其中所述经低通滤波的信号与在所述功率FET接通期间流过所述功率FET的电流的平均值成比例。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片电源干扰测试系统及其测试方法
{Author}: 刘静;郭耀华;陈凝;欧阳睿;邹欢;李秀丽
{Author Address}: 100083 北京市海淀区五道口王庄路1号同方科技广场D座西楼18层
{Subsidiary Author}: 紫光同芯微电子有限公司
{Date}: 2022-05-31
{Notes}: CN114563680A
{Abstract}: 本发明提供了一种集成电路芯片电源干扰测试系统及其测试方法,所述测试系统包括干扰波形发生器、计算机、智能卡测试仪、测试夹具和待测芯片,其中,干扰波形发生器具有输出端,待测芯片具有电源端,计算机连接智能卡测试仪,智能卡测试仪连接测试夹具,干扰波形发生器连接测试夹具,待测芯片连接测试夹具,干扰波形发生器的输出端直接连接待测芯片的电源端。待测芯片进行测试时,由于在待测芯片的电源端连续加入电压±3V的脉冲波干扰信号,经过N遍的顺次擦操作、写操作、读操作后,撤除脉冲波干扰信号,直接通过智能卡测试仪确认待测芯片工作状态,且该测试系统及其测试方法,操作方法简单易于实现,能够显著提高待测芯片的测试效率。
{Subject}: 1.一种集成电路芯片电源干扰测试系统,其特征在于,所述测试系统包括干扰波形发生器、计算机、智能卡测试仪、测试夹具和待测芯片,其中,干扰波形发生器具有输出端,待测芯片具有电源端,计算机连接智能卡测试仪,智能卡测试仪连接测试夹具,干扰波形发生器连接测试夹具,待测芯片连接测试夹具,干扰波形发生器的输出端直接连接待测芯片的电源端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装器件的半开封方法
{Author}: 方涛;舒韵;夏兰;黄红伟
{Author Address}: 214028 江苏省无锡市新吴区新洲路30号
{Subsidiary Author}: 华虹半导体(无锡)有限公司
{Date}: 2022-05-31
{Notes}: CN114566447A
{Abstract}: 本发明提供一种集成电路封装器件的半开封方法,包括：先使用激光开封机在封装器件的塑封盖上打开一窗口,再将封装器件倒置在酸开封机上,最后使用体积比为2:1的发烟硝酸和浓硫酸的混酸溶液对所述集成电路进行蚀刻和清洁。本申请通过在塑封盖上打开窗口以露出内部的集成电路,保证了塑封盖边缘的对应的集成电路的所有引脚仍然有效,本申请可以在确保引线完好的同时,高效地完成封装器件的物理分析和失效分析。进一步的,本申请通过将封装器件倒置在酸开封机上,所述混酸溶液对所述集成电路进行蚀刻和清洁时可以及时、彻底地被溶液回收口收集,避免酸性溶液残留在所述集成电路表面的情况,进一步保证了封装器件的物理分析和失效分析的高效完成。
{Subject}: 1.一种集成电路封装器件的半开封方法,其特征在于,包括：使用激光开封机以一定的功率对封装器件激光扫描一定的次数以在所述封装器件的塑封盖上打开一窗口,所述窗口露出所述封装器件内部的集成电路；将开窗后的封装器件倒置在酸开封机上以使封装器件的窗口对着所述酸开封机的溶液喷出口和溶液回收口；将混酸溶液从所述溶液喷出口喷进所述窗口对内部的所述集成电路进行蚀刻和清洁,并利用所述溶液回收口不断地收集使用过的废弃的混酸溶液,其中,所述混酸溶液为体积比为2:1的发烟硝酸和浓硫酸,所述混酸溶液的流量为1ml/min。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有NbN SNS约瑟夫森结的超导集成电路及其制备方法
{Author}: 张露;陈垒;王镇
{Author Address}: 200050 上海市长宁区长宁路865号
{Subsidiary Author}: 中国科学院上海微系统与信息技术研究所
{Date}: 2022-05-31
{Notes}: CN114566587A
{Abstract}: 本发明提供一种具有NbN SNS约瑟夫森结的超导集成电路及其制备方法,该超导集成电路包括衬底、功能层、第一隔离层、第一配线部、第二配线部、第二隔离层、第一接地材料层及第二接地材料层,其中,衬底包括基底层及缓冲层,功能层位于缓冲层上表面且包括层叠的底电极、结势垒层及顶电极,第一隔离层覆盖缓冲层上表面及功能层显露表面且设有被第一配线部与第二配线部填充的第一接触孔与第二接触孔,第二隔离层覆盖第一隔离层上表面及第一配线部与第二配线部显露表面且设有第一通孔与第二通孔,第一与第二接地材料层分别填充第一通孔及第二通孔。本发明采用较厚的结势垒层,提升了势垒层覆盖率,无需外接并联电阻,提升了电路集成度。
{Subject}: 1.一种具有NbN SNS约瑟夫森结的超导集成电路制备方法,其特征在于,包括以下步骤：提供一衬底,并于所述衬底上形成自下而上依次包括NbN底层膜、金属势垒层及NbN顶层膜的功能材料层,其中,所述衬底包括基底层及位于所述基底层上的缓冲层；刻蚀所述功能材料层以形成包括底电极、结势垒层及顶电极的功能层,并形成覆盖所述功能层的显露表面及所述缓冲层的上表面的第一隔离层；于所述第一隔离层中形成底部显露所述顶电极的第一接触孔及底部显露所述底电极的第二接触孔,并形成覆盖所述第一隔离层的上表面及填充所述第一接触孔与所述第二接触孔的配线层；刻蚀所述配线层以形成填充所述第一接触孔的第一配线部及填充所述第二接触孔的第二配线部,并于所述第一配线部与所述第二配线部的显露表面及所述第一隔离层的上表面形成第二隔离层；于所述第二隔离层中形成底部显露出所述第一配线部的第一通孔及底部显露出所述第二配线部的第二通孔,并形成覆盖所述第二隔离层的上表面及填充所述第一通孔和所述第二通孔的接地材料层；刻蚀所述接地材料层以形成填充所述第一通孔的第一接地材料层及填充所述第二通孔的第二接地材料层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 去噪电路及其操作方法和包括去噪电路的集成电路
{Author}: 蔡周亨
{Author Address}: 韩国京畿道
{Subsidiary Author}: 爱思开海力士有限公司
{Date}: 2022-05-27
{Notes}: CN114546018A
{Abstract}: 本申请公开了去噪电路及其操作方法和包括去噪电路的集成电路。该去噪电路包括：参考电压控制电路,其被配置为基于噪声检测序列信息来执行噪声检测序列操作,以及基于计数值来控制参考电压；噪声检测电路,其被配置为将供电电压和所述参考电压进行比较,以及产生与在所述供电电压中已经出现的噪声相对应的计数值；噪声计算电路,其被配置为通过对所述计数值和所述参考电压执行运算来产生与所述噪声相对应的加载控制信号；以及加载控制电路,其被配置为基于所述加载控制信号来控制用于所述供电电压的加载值。
{Subject}: 1.一种去噪电路,包括：参考电压控制电路,其被配置为：基于噪声检测序列信息来执行噪声检测序列操作,以及基于计数值来控制参考电压；噪声检测电路,其被配置为：将供电电压与所述参考电压进行比较,以及产生与在所述供电电压中已经出现的噪声相对应的计数值；噪声计算电路,其被配置为通过对所述计数值和所述参考电压执行运算来产生与所述噪声相对应的加载控制信号；以及加载控制电路,其被配置为基于所述加载控制信号来控制用于所述供电电压的加载值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 场效应晶体管的建模电路以及设计集成电路的方法
{Author}: 文盛珍;文基英;李慧仁
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2022-05-27
{Notes}: CN114548011A
{Abstract}: 一种场效应晶体管的建模电路包括第一场效应晶体管、第一双极晶体管、第二双极晶体管和衬底电阻器。所述第一双极晶体管具有连接到与所述第一场效应晶体管的第一电极对应的第一节点的集电极、连接到与所述第一场效应晶体管的第二电极对应的第二节点的发射极、以及基极。所述第二双极晶体管具有连接到所述第二节点的集电极、连接到所述第一节点的发射极以及连接到所述第一双极晶体管的所述基极的基极。所述衬底电阻器连接在所述第一双极晶体管的所述基极和所述第二双极晶体管的所述基极与其上形成有所述第一场效应晶体管的半导体衬底的第一表面之间。
{Subject}: 1.一种建模电路,包括：第一场效应晶体管,所述第一场效应晶体管在半导体衬底上,所述第一场效应晶体管包括第一电极和第二电极；第一双极晶体管,所述第一双极晶体管具有第一集电极、第一发射极和第一基极,所述第一集电极连接到与所述第一场效应晶体管的所述第一电极对应的第一节点,所述第一发射极连接到与所述第一场效应晶体管的所述第二电极对应的第二节点；第二双极晶体管,所述第二双极晶体管具有第二集电极、第二发射极和第二基极,所述第二集电极连接到所述第二节点,所述第二发射极连接到所述第一节点,所述第二基极连接到所述第一双极晶体管的所述第一基极；以及衬底电阻器,所述衬底电阻器连接在所述第一基极和所述第二基极与所述半导体衬底的第一表面之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 备用电路修补位置确定方法及装置、集成电路修补方法
{Author}: 仰蕾;陈予郎
{Author Address}: 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号
{Subsidiary Author}: 长鑫存储技术有限公司
{Date}: 2022-05-27
{Notes}: CN114550791A
{Abstract}: 本公开是关于一种备用电路修补位置确定方法及装置、集成电路修补方法,通过确定待修补芯片的失效位置,并根据该失效位置可以初步分派备用电路的初始修补位置,而根据初始修补位置可以确定潜在失效线路,再根据潜在失效线路可以确定预测修补位置,其中该预测修补位置就是上述较多概率出现新的失效位置的位置,再根据失效位置失效位置和预测修补位置可以确定出备用电路的最终修补位置,从而可以将失效位置和可能出现新的失效位置的预测修补位置同时确定为需要修补的修补位置,以在新的失效位置出现之前即对其进行修补,从而可以减小新的失效位置出现的概率,提高芯片的制程良率。
{Subject}: 1.一种备用电路修补位置确定方法,其特征在于,所述方法包括：确定待修补芯片的失效位置；根据所述失效位置分派备用电路的初始修补位置；根据所述初始修补位置确定潜在失效线路；根据所述潜在失效线路确定预测修补位置；根据所述失效位置和所述预测修补位置确定所述备用电路的最终修补位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路、系统及其形成方法
{Author}: 彭士玮;邱德馨;曾健庭
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2022-05-27
{Notes}: CN114551353A
{Abstract}: 本发明的实施例提供了一种集成电路及其制造方法。一种集成电路包括第一电源轨、第一信号线、第一晶体管和第二晶体管。第一电源轨位于衬底的背侧上,并且被配置为提供第一电源电压。第一信号线位于衬底的背侧上,并且与第一电源轨分离。第一晶体管在衬底的前侧中具有第一有源区域。第一有源区域与第一电源轨重叠,并且电耦合到第一电源轨。第二晶体管在衬底的前侧中具有第二有源区域。第二有源区域与第一有源区域分离,与第一信号线重叠,并且被配置为通过第一晶体管的第一有源区域接收第一电源轨的第一电源电压。
{Subject}: 1.一种集成电路,包括：第一电源轨,沿第一方向延伸,被配置为提供第一电源电压,并且位于衬底的背侧上；第一信号线,沿所述第一方向延伸且沿不同于所述第一方向的第二方向与所述第一电源轨分离,并且位于所述衬底的背侧上；第一晶体管,具有沿所述第一方向延伸且位于所述衬底的与所述背侧相反的前侧中的第一有源区域,所述第一有源区域与所述第一电源轨重叠,并且电耦合到所述第一电源轨；以及第二晶体管,具有沿所述第一方向延伸且位于所述衬底的前侧中的第二有源区域,所述第二有源区域至少沿所述第二方向与所述第一有源区域分离,与所述第一信号线重叠,并且被配置为通过所述第一晶体管的第一有源区域接收所述第一电源轨的第一电源电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件
{Author}: 朴容喜;姜明吉;权义熙;金胜圭;金雅煐;宋映锡
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2022-05-27
{Notes}: CN114551443A
{Abstract}: 一种集成电路器件包括：鳍型有源区,设置在衬底上并且沿第一水平方向延伸；栅极线,设置在所述鳍型有源区上并且沿与所述第一水平方向相交的第二水平方向延伸,所述栅极线包括连接突出部分和主栅极部分,所述连接突出部分包括处于距所述衬底的第一垂直高度处的突出顶表面,所述主栅极部分包括自所述连接突出部分起沿所述第二水平方向延伸的凹陷顶表面,所述凹陷顶表面处于低于所述第一垂直高度的第二垂直高度处；栅极接触,设置在所述栅极线上并且连接到所述连接突出部分；源极/漏极区,设置在所述鳍型有源区上并且与所述栅极线相邻设置；和源极/漏极接触,设置在所述源极/漏极区上。
{Subject}: 1.一种集成电路器件,所述集成电路器件包括：鳍型有源区,所述鳍型有源区设置在衬底上并且沿第一水平方向延伸；栅极线,所述栅极线设置在所述鳍型有源区上并且沿与所述第一水平方向相交的第二水平方向延伸,所述栅极线包括：连接突出部分,所述连接突出部分包括处于距所述衬底的第一垂直高度处的突出顶表面,以及主栅极部分,所述主栅极部分包括自所述连接突出部分起沿所述第二水平方向延伸的凹陷顶表面,所述凹陷顶表面处于低于所述第一垂直高度的第二垂直高度处；栅极接触,所述栅极接触设置在所述栅极线上并且连接到所述连接突出部分；源极/漏极区,所述源极/漏极区设置在所述鳍型有源区上并且与所述栅极线相邻设置；和源极/漏极接触,所述源极/漏极接触设置在所述源极/漏极区上,所述源极/漏极接触包括处于高于所述第一垂直高度的第三垂直高度处的最上表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种氮化镓集成电路芯片及其制备方法
{Author}: 李海滨;许明伟;樊晓兵
{Author Address}: 518000 广东省深圳市福田区华富街道莲花一村社区皇岗路5001号深业上城(南区)T2栋2701
{Subsidiary Author}: 深圳市汇芯通信技术有限公司
{Date}: 2022-05-27
{Notes}: CN114551592A
{Abstract}: 本申请公开了一种氮化镓集成电路芯片及其制备方法。所述集成电路芯片包括双面抛光的SOI晶圆,SOI晶圆背衬底的上方设有硅基集成电路层；SOI晶圆顶层硅的上方设有GaN器件电路层；GaN器件电路层的上方设有钝化层,钝化层表面覆盖接地电极；GaN器件电路层还包括输入电极、输出电极和接地电极,GaN器件电路层的接地电极与钝化层表面覆盖的接地电极通过接触孔相接；GaN器件电路层与硅集成电路层通过金属化硅通孔电学连接。本申请在一片晶圆正反面制备了GaN器件电路与硅基集成电路,实现了异质电路的单片集成,提高了GaN射频前端模块集成度,减小了芯片面积,降低了GaN射频晶体管与硅基集成电路之间寄生参数,提升了模块射频性能,降低了芯片封装复杂度及其成本。
{Subject}: 1.一种氮化镓集成电路芯片,其特征在于,包括：SOI晶圆,所述SOI晶圆双面抛光,其正面为顶层硅,背面为背衬底；所述背衬底和所述顶层硅之间设有埋氧化层；所述背衬底的上方设有硅基集成电路层；所述顶层硅上方设有GaN HEMT外延层；所述GaN HEMT外延层上方设有GaN器件电路层；所述GaN器件电路层的上方设有钝化层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: DPU网络设备中的数据处理方法、数据交互方法及产品
{Author}: 胡培培;孙路遥
{Author Address}: 519000 广东省珠海市横琴新区宝华路6号105室-74030
{Subsidiary Author}: 珠海星云智联科技有限公司
{Date}: 2022-05-27
{Notes}: CN114553635A
{Abstract}: 本申请提供了一种DPU网络设备中的数据处理方法、数据交互方法及产品,该数据处理方法包括：系统级芯片通过硬件集成电路从物理机获取目标报文,将目标报文存储于系统级芯片的第一存储空间,目标报文包括用于设置第一虚拟网络设备的设备属性的控制报文,控制报文是物理机通过第一虚拟网络设备对应的第一队列资源向系统级芯片发送的,第一虚拟网络设备为至少两个虚拟网络设备中的任一个；系统级芯片对目标报文进行解析和处理,得到处理结果,将处理结果通过硬件集成电路传输给物理机,处理结果用于指示物理机中与第一虚拟网络设备对应的第一队列资源可以被重新利用,第一队列资源用于发送目标报文。实施本申请,可以节省后端的队列资源。
{Subject}: 1.一种DPU网络设备中的数据处理方法,其特征在于,所述DPU网络设备包括硬件集成电路和系统级芯片,以及至少两个虚拟网络设备,所述系统级芯片通过所述硬件集成电路与物理机连接,所述方法包括：所述系统级芯片通过所述硬件集成电路从所述物理机获取目标报文,将所述目标报文存储于所述系统级芯片的第一存储空间,所述目标报文包括用于设置第一虚拟网络设备的设备属性的控制报文,所述控制报文是所述物理机通过所述第一虚拟网络设备对应的第一队列资源向所述系统级芯片发送的,所述第一虚拟网络设备为所述至少两个虚拟网络设备中的任一个；所述系统级芯片对所述目标报文进行解析和处理,得到处理结果,将所述处理结果通过所述硬件集成电路传输给所述物理机,所述处理结果用于指示所述物理机中与所述第一虚拟网络设备对应的第一队列资源可以被重新利用,所述第一队列资源用于发送所述目标报文。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路版图设计中创建线网标识的方法
{Author}: 张建军;洪姬铃;李起宏;肖薇;刘伟平;陆涛涛
{Author Address}: 100102 北京市朝阳区利泽中二路2号A座2层
{Subsidiary Author}: 北京华大九天科技股份有限公司
{Date}: 2022-05-24
{Notes}: CN113591426B
{Abstract}: 一种集成电路版图设计中创建线网标识的方法,包括以下步骤：选择目标信号点并创建需要的图形；连接所述图形与所述目标信号点；为所述图形赋予线网标识；确认所述图形的线网标识与所述的目标信号点的线网标识的一致性。本发明的集成电路版图设计中创建线网标识的方法,通过对图形进行创建或者编辑的同时创建与目标信号点相同的线网标识,减少错误,提高集成电路版图工程师的设计效率。
{Subject}: 1.一种集成电路版图设计中创建线网标识的方法,其特征在于,包括以下步骤：选择目标信号点并创建需要的图形；连接所述图形与所述目标信号点；为所述图形赋予线网标识；确认所述图形的线网标识与所述的目标信号点的线网标识的一致性；所述连接所述图形与所述目标信号点的步骤,还包括,通过EDA工具中的编辑命令将所述图形与所述目标信号点连接；所述为所述图形赋予线网标识的步骤,还包括,为所述图形赋予与所述目标信号点的线网标识相同的线网标识。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 带间隔物的切割粘接薄膜
{Author}: 吉田直子;木村雄大;高本尚英;杉村敏正;中浦宏
{Author Address}: 日本大阪府
{Subsidiary Author}: 日东电工株式会社
{Date}: 2022-05-20
{Notes}: CN114517065A
{Abstract}: 本发明提供一种带间隔物的切割粘接薄膜,其具备：层叠片,其具有用于粘接于被粘物的粘接层和重叠于该粘接层的间隔层；以及切割带,其与前述层叠片的前述粘接层重叠且用于保持前述层叠片,前述层叠片在室温下的弯曲刚度为0.05N·mm～2以上。
{Subject}: 1.一种带间隔物的切割粘接薄膜,其具备：层叠片,其具有用于粘接于被粘物的粘接层和在该粘接层的一面重叠的间隔层；以及,切割带,其在所述层叠片的所述粘接层的另一面重叠且保持所述层叠片,所述层叠片在室温下的弯曲刚度为0.05N·mm～2以上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的脚位配置方法以及内嵌式触控显示驱动集成电路
{Author}: 简宏仁;杨鹤年
{Author Address}: 中国台湾新竹科学工业园区笃行一路6号4楼
{Subsidiary Author}: 敦泰电子股份有限公司
{Date}: 2022-05-20
{Notes}: CN114520206A
{Abstract}: 本发明提供一种集成电路的脚位配置方法以及内嵌式触控显示驱动集成电路。该集成电路的脚位配置方法包括：将集成电路在第一轴方向区隔为中间区块、左侧区块以及右侧区块；将集成电路的外引脚(Outer Lead Bonding,OLB)脚位,由中间区块的边缘,沿着第二轴的第一坐标到第二轴的第二坐标依序配置；以及在左侧区块以及右侧区块的空置位置,分别配置至少一个辅助凸块,其中,第一坐标不等于第二坐标。
{Subject}: 1.一种集成电路的脚位配置方法,其特征在于,该集成电路用于驱动一显示面板,该集成电路的脚位配置方法包括：在该集成电路表面沿第一轴向划分为中间区块、左侧区块以及右侧区块；将该集成电路的外引脚脚位,由中间区块与左右区块两侧交界的边缘,沿着第二轴向的第一坐标到第二轴向的第二坐标依序配置；以及在左侧区块以及右侧区块内,分别配置至少一个辅助凸块,其中,该第一坐标不等于该第二坐标。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种射频集成电路近场电磁兼容性测试设备及其测试方法
{Author}: 史春蕾;马振洋;田毅;董磊;汪克念
{Author Address}: 300300 天津市东丽区津北公路2898号
{Subsidiary Author}: 中国民航大学
{Date}: 2022-05-17
{Notes}: CN110927499B
{Abstract}: 本发明涉及一种射频集成电路近场电磁兼容性测试设备及其测试方法,包括近场探头,还包括电磁屏蔽壳体、被测电路安装台,电磁屏蔽壳体为矩形空腔结构,由顶盖开合,在电磁屏蔽壳体的侧面,分别设有电源线孔和信号线孔,在电磁屏蔽壳体顶盖中心处设有探头线缆孔；近场探头垂直的固定在顶盖内面探头线缆孔的下方,用以接收或者发射电磁干扰信号。测试集成电路近场发射电磁干扰,得到被测射频集成电路对外辐射电磁干扰的干扰范围和强度；测试射频集成电路近场电磁敏感性,得到被测射频集成电路的受干扰范围与敏感性阈值。本发明可用于射频集成电路的近场发射电磁干扰和近场电磁敏感性测试。
{Subject}: 1.一种射频集成电路近场电磁兼容性测试设备的测试方法,所述设备包括电磁屏蔽壳体(1)、近场探头(2)、被测电路安装台(3),其特征在于：所述电磁屏蔽壳体(1)为矩形空腔结构,由顶盖(1-1)开合,在电磁屏蔽壳体(1)的侧面,分别设有电源线孔(1-2)和信号线孔(1-3),在电磁屏蔽壳体(1)顶盖(1-1)中心处设有探头线缆孔(1-4)；所述近场探头(2)垂直的固定在顶盖(1-1)内面探头线缆孔(1-4)的下方,用以接收或者发射电磁干扰信号；所述被测电路安装台(3)为矩形,设置在电磁屏蔽壳体(1)内底部位置,用以固定被测射频集成电路板(4)；测试射频集成电路近场发射电磁干扰的步骤如下：步骤一：打开电磁屏蔽壳体(1)顶盖(1-1),将被测电路安装台(3)放置于电磁屏蔽壳体(1)内的底部位置,将被测射频集成电路板(4)放置于被测电路安装台(3)上,移动被测电路安装台(3),保证测试时近场探头(2)正对被测射频集成电路；步骤二：根据测试目标,将被测射频集成电路板(4)电源线由电源线孔(1-2)穿出连接电源；步骤三：盖好电磁屏蔽壳体(1)顶盖(1-1),将近场探头(2)的连接线缆由顶盖(1-1)探头线缆孔(1-4)穿出与外部示波器或者频谱仪连接；步骤四：接通被测射频集成电路板(4)及外部示波器或者频谱仪的电源,使射频集成电路板(4)正常工作,示波器或者频谱仪通过连接近场探头(2)接收被测射频集成电路向外辐射的电磁干扰信号；步骤五：选择不同高度的被测电路安装台(3),改变近场探头(2)与被测射频集成电路板(4)之间的距离,记录近场探头(2)与被测射频集成电路板(4)之间的距离以及示波器或者频谱仪上显示信号的变化,得到被测射频集成电路对外辐射电磁干扰的干扰范围和强度；测试射频集成电路近场电磁敏感性的步骤如下：步骤一：打开电磁屏蔽壳体(1)顶盖(1-1),将被测电路安装台(3)放置于电磁屏蔽壳体(1)内的底部位置,将被测射频集成电路板(4)放置于被测电路安装台(3)上,移动被测电路安装台(3),保证测试时近场探头(2)正对被测射频集成电路；步骤二：根据测试目标,将被测射频集成电路板(4)电源线由电源线孔(1-2)穿出连接电源,将被测射频集成电路板(4)的被监测线缆由信号线孔(1-3)穿出连接示波器或者频谱仪；步骤三：盖好所述电磁屏蔽壳体(1)顶盖(1-1),将近场探头(2)的连接线缆由顶盖(1-1)探头线缆孔(1-4)穿出与外部射频信号发生器连接,射频信号发生器向被测射频集成电路发射电磁干扰信号；步骤四：接通被测射频集成电路板(4)及示波器或者频谱仪的电源,观察示波器或者频谱仪,记录示波器或者频谱仪上此时无外部电磁干扰时的信号；步骤五：接通外部射频信号发生器电源,设定射频发生器产生信号的频率和功率,由近场探头(2)向被测射频集成电路辐射电磁干扰,观察示波器或者频谱仪显示的信号,即观察示波器的信号特征是否出现改变或者频谱仪的信号是否出现近场探头发射的射频信号频率,来确定被测射频集成电路是否受干扰,如果示波器信号特征出现改变或者频谱仪的信号频谱出现近场探头发射的射频信号频率,即可确定被测射频集成电路受到干扰并记录；步骤六：根据被测射频集成电路所在环境中存在的电磁干扰类型,调节外部射频信号发生器的信号频率和功率,重复进行步骤五,得到被测射频集成电路的近场电磁敏感性阈值；步骤七：选择不同高度的被测电路安装台(3),改变近场探头(2)与被测射频集成电路之间的距离,重复步骤一到步骤六,观察示波器或者频谱仪上信号是否出现干扰,确定被测射频集成电路的受干扰范围与敏感性阈值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种抗瞬时辐射加固的集成电路版图结构
{Author}: 王亮;赵元富;李同德;曹炜亦;隋成龙;李建成;郭威
{Author Address}: 100076 北京市丰台区东高地四营门北路2号
{Subsidiary Author}: 北京时代民芯科技有限公司;北京微电子技术研究所
{Date}: 2022-05-13
{Notes}: CN110676252B
{Abstract}: 本发明涉及一种抗瞬时辐射加固的集成电路版图结构,包括P阱,N阱,NMOS器件,PMOS器件,第一P阱接触,第二P阱接触,第一N阱接触,第二N阱接触；其中,NMOS器件、第一P阱接触和第二P阱接触位于P阱中,PMOS器件、第一N阱接触和第二N阱接触位于N阱中；第一P阱接触在NMOS器件源端一侧,第二P阱接触在NMOS器件漏端一侧,第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15％,第一N阱接触在PMOS器件源端一侧,第二N阱接触在PMOS器件漏端一侧,第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15％；上述面积是指所述区域的平面版图面积。
{Subject}: 1.一种抗瞬时辐射加固的集成电路版图结构,其特征在于：包括P阱,N阱,NMOS器件,PMOS器件,第一P阱接触,第二P阱接触,第一N阱接触,第二N阱接触；其中,NMOS器件、第一P阱接触和第二P阱接触位于P阱中,PMOS器件、第一N阱接触和第二N阱接触位于N阱中；第一P阱接触在NMOS器件源端一侧,第二P阱接触在NMOS器件漏端一侧,第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15％,第一N阱接触在PMOS器件源端一侧,第二N阱接触在PMOS器件漏端一侧,第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15％；上述面积是指区域的平面版图面积。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路蚀刻引线框架退银工艺
{Author}: 康亮;康小明;马文龙
{Author Address}: 741020 甘肃省天水市天水经济技术开发区社棠工业园
{Subsidiary Author}: 天水华洋电子科技股份有限公司
{Date}: 2022-05-13
{Notes}: CN114023655B
{Abstract}: 本发明涉及引线框架加工技术领域,尤其是一种集成电路蚀刻引线框架退银工艺,该退银工艺包括以下步骤：步骤一、放置引线框架：将镀银后需要退银的引线框架由退银装置的一端放入退银装置的内部,退银装置通过传送带动引线框架移动；步骤二、引线框架退银：在退银装置内部移动的引线框架与退银装置的电源正极连接,使得引线框架在传动过程中退银。此装置通过退银液置换装置的设置,使得装置内部在每运行一段时间后,将退银槽内部浓度降低后的退银液排出部分,同时导入高浓度的新退银液,从而对退银槽内部的退银液浓度进行重新调配,有利于保持退银槽内部的退银液始终保持在一定范围内,从而有利于保持引线框架退银速度的稳定。
{Subject}: 1.一种集成电路蚀刻引线框架退银工艺,其特征在于,该退银工艺包括以下步骤：步骤一、放置引线框架：将镀银后需要退银的引线框架由退银装置的一端放入退银装置的内部,退银装置通过传送带动引线框架移动；步骤二、引线框架退银：在退银装置内部移动的引线框架与退银装置的电源正极连接,使得引线框架在传动过程中退银,在退银过程中,退银装置间歇式装置内部浓度降低的退银液排出同时导入新的退银液；步骤三、取出引线框架：沿着退银装置传送至另一端后的引线框架完成整个退银过程,随后操作者取出退银完毕的引线框架；其中,步骤一至步骤三中的所述退银装置包括退银槽(1),所述退银槽(1)的一端外壁固定安装有整流器(2),所述退银槽(1)的内壁底部固定安装有导电板(3),所述退银槽(1)内背向整流器(2)的一端两侧壁之间转动安装有第三转动辊(58),所述退银槽(1)的一侧外侧壁固定安装有电机(16),所述电机(16)的输出轴贯穿退银槽(1)的侧壁且延伸进去后与第三转动辊(58)之间安装有引线框架传送装置,所述引线框架传送装置在传送过程中对引线框架进行退银,所述第三转动辊(58)与退银槽(1)背向整流器(2)的一端之间安装有退银液置换装置,所述退银液置换装置间歇式将退银槽(1)内部浓度降低的退银液排出同时导入新的退银液；所述退银液置换装置包括第五传动轮(17)和第一转轴(20),所述第五传动轮(17)同轴固定于第三转动辊(58)的端部,所述第一转轴(20)转动安装于退银槽(1)的内壁上,所述第一转轴(20)背向退银槽(1)内壁的一端同轴固定有第六传动轮(19),所述第六传动轮(19)与第五传动轮(17)的外圈共同传动连接有第五传动链条(18),所述第六传动轮(19)背向退银槽(1)内壁的一端同轴固定有第一齿轮(21),所述第一齿轮(21)朝向整流器(2)的一侧设有第六齿轮(31),所述第六齿轮(31)转动安装于退银槽(1)的内壁上且与第一齿轮(21)相啮合,所述第六齿轮(31)与退银槽(1)的内壁之间安装有搅拌机构,所述第一齿轮(21)的另一侧设有第七齿轮(36),所述第七齿轮(36)转动安装于退银槽(1)的内壁上,所述第五传动轮(17)与第一转轴(20)之间安装有换位机构,所述换位机构用于将第一齿轮(21)在第七齿轮(36)和第六齿轮(31)之间来回间隙传动,所述第七齿轮(36)背向第一齿轮(21)的一侧设有第八齿轮(37),所述第八齿轮(37)转动安装于退银槽(1)的内壁上且与第七齿轮(36)相啮合,所述第八齿轮(37)与退银槽(1)的内壁之间安装有退银液进液机构,所述退银液进液机构在第八齿轮(37)的传动下向退银槽(1)内注入退银液,所述第七齿轮(36)背向退银槽(1)的一端同轴固定有第三转轴(49),所述第三转轴(49)背向第七齿轮(36)的一端转动插设于退银槽(1)的内壁上,所述第三转轴(49)背向第七齿轮(36)的一端外壁固定有第九齿轮(50),所述第九齿轮(50)与退银槽(1)的内壁之间安装有排液机构,所述排液机构在第九齿轮(50)的传动下排出退银作用后的退银液。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路生产线的离子注入机
{Author}: 张学花;李广洪
{Author Address}: 518000 广东省深圳市龙岗区平湖街道辅城坳社区岐新一路58号
{Subsidiary Author}: 永耀实业(深圳)有限公司
{Date}: 2022-05-13
{Notes}: CN114496852A
{Abstract}: 本发明涉及集成电路生产技术领域,具体为一种用于集成电路生产线的离子注入机,包括离子注入机构、照射箱和外架,离子注入机构的底端连接有照射箱,离子注入机构的照射箱的外部固定有外架,照射箱的开口端处封堵有箱门,照射箱中设置有扰流机构,扰流机构一端延伸到照射箱外部,照射箱的底部壳体上连通有若干排气管,本发明通过向照射箱中注入若干股冲击气流,从而将照射箱中附着的灰尘冲击飘起来,进而伴随气流外排,使照射箱中快速恢复无尘环境,气流通过扰流机构扩散出来,气流流经扰流机构时触发扰流机构的持续形变,这样从扰流机构上喷出的若干股气流会持续的改变方向,实现照射箱中的无死角气流冲击效果。
{Subject}: 1.一种用于集成电路生产线的离子注入机,包括离子注入机构(1)、照射箱(2)和外架(3),所述离子注入机构(1)的底端连接有照射箱(2),离子注入机构(1)的照射箱(2)的外部固定有外架(3),照射箱(2)的开口端处封堵有箱门(4),其特征在于：所述照射箱(2)中设置有扰流机构(5),扰流机构(5)一端延伸到照射箱(2)外部,照射箱(2)的底部壳体上连通有若干排气管(10),所述扰流机构(5)包括内盘件(6)、单元阀(7)、进气件(8)和圆架(9),所述内盘件(6)的一侧外边缘位置环设有若干均匀分布的单元阀(7),内盘件(6)的另一侧中部连接有进气件(8),进气件(8)一端延伸到照射箱(2)外部,内盘件(6)外部套有圆架(9),单元阀(7)固定在内盘件(6)上,且单元阀(7)和圆架(9)传动连接,圆架(9)固定在照射箱(2)的内壁上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种双层约瑟夫森结的超导集成电路及其制备方法
{Author}: 任洁;林倩;应利良;王镇
{Author Address}: 200050 上海市长宁区长宁路865号
{Subsidiary Author}: 中国科学院上海微系统与信息技术研究所
{Date}: 2022-05-13
{Notes}: CN114497113A
{Abstract}: 本发明提供一种双层约瑟夫森结的超导集成电路及其制备方法,该超导集成电路包括衬底、逻辑层及信号传输层,其中,逻辑层位于衬底上方,逻辑层包括至少一用于存储和/或运算的下层约瑟夫森结；信号传输层位于逻辑层上方并与逻辑层电连接以对逻辑层的输入输出信号进行传输,信号传输层包括至少一用于约瑟夫森传输线的上层约瑟夫森结。本发明采用双层约瑟夫森结设置,上层约瑟夫森结可无需配置偏置电阻与并联电阻,不仅有利于提高超导集成电路的集成度,还有利于提高超导集成电路的频率,且更小的约瑟夫森传输线集成面积使得上层信号传输层对下层逻辑的布线更加灵活自由。此外,信号传输层还可用于制作无源传输线,进一步提升超导集成电路的集成度。
{Subject}: 1.一种双层约瑟夫森结的超导集成电路,其特征在于,包括：衬底；逻辑层,位于所述衬底上方,所述逻辑层包括至少一用于存储和/或运算的下层约瑟夫森结；信号传输层,位于所述逻辑层上方并与所述逻辑层电连接以对所述逻辑层的输入输出信号进行传输,所述信号传输层包括至少一用于约瑟夫森传输线的上层约瑟夫森结。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路存储器装置和静态随机存取存储器装置
{Author}: 崔泰敏;郑盛旭;赵健熙
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社;延世大学校产学协力团
{Date}: 2022-05-13
{Notes}: CN114496023A
{Abstract}: 提供了集成电路存储器装置和静态随机存取存储器装置。集成电路存储器装置包括静态随机存取存储器(SRAM)单元和电耦接到所述SRAM单元的电荷存储电路。提供了电耦接到所述电荷存储电路的开关控制器。所述开关控制器和所述电荷存储电路被共同配置为通过以下方式循环与电耦接到所述SRAM单元的位线相关联的电荷来节省功率：(i)一旦SRAM单元写入操作开始,就从所述位线向电耦接到所述SRAM单元内的一对NMOS下拉晶体管的源极端子的电荷存储节点传输电荷,然后(ii)一旦所述SRAM单元写入操作完成,就使至少一部分电荷返回所述位线。
{Subject}: 1.一种集成电路存储器装置,包括：静态随机存取存储器单元,所述静态随机存取存储器单元连接到字线和一对位线；电荷存储电路,所述电荷存储电路电耦接到所述静态随机存取存储器单元,所述电荷存储电路包括电耦接于电荷存储节点与接地参考线之间的开关晶体管,所述电荷存储节点电连接到所述静态随机存取存储器单元；以及开关控制器,所述开关控制器电耦接到所述电荷存储电路,所述开关控制器被配置为在写入操作期间关断所述开关晶体管,同时电荷在所述一对位线中的第一位线与所述电荷存储节点之间传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种在电路版图中定位提取电容的方法及装置
{Author}: 王争奎;李相启;刘伟平
{Author Address}: 100102 北京市朝阳区利泽中二路2号A座2层
{Subsidiary Author}: 北京华大九天科技股份有限公司
{Date}: 2022-05-13
{Notes}: CN114492289A
{Abstract}: 本发明提供一种电路版图中的提取电容自动定位装置,包括；获取部,其用于获取集成电路版图,所述集成电路版图包含K(K≥2)层金属布线；提取部,其用于提取所述集成电路版图中的多个金属布线中的至少两个金属布线之间的电容值,并将该集成电路版图的设计中的图形信息存入kd-tree树中；设定部,其用于在所述集成电路版图中预设的电容提取区域设定至少覆盖两条金属布线的框选图形,计算所设定的所述框选图形的坐标信息；电容定位部,其搜索与所述框选图形相关联的金属布线并获取与搜索到的金属布线相对应的标签,基于kd-tree树所存储的集成电路版图设计中的图形信息将提取部所提取到的各电容值与搜索到的金属布线相对应的标签相关联并生成提取电容定位表。
{Subject}: 1.一种电路版图中的提取电容自动定位装置,其用于将集成电路版图中提取的电容值与所述集成电路版图中的对应金属布线关联,所述提取电容自动定位装置的特征在于,包括；获取部,其用于获取所述集成电路版图,所述集成电路版图包含K(K≥2)层金属布线,各金属布线层包含M×N个金属布线,M,N＝1,2,3…；提取部,其用于提取所述集成电路版图中的多个金属布线中的至少两个金属布线之间的电容值,并将该集成电路版图的设计中的图形信息存入kd-tree树中,其中,所述图形信息至少包括所述集成电路版图中的金属布线的尺寸、形状、坐标及标签；设定部,其用于在所述集成电路版图中预设的电容提取区域设定至少覆盖两条金属布线的框选图形,计算所设定的所述框选图形的坐标信息；电容定位部,其搜索与所述框选图形相关联的金属布线并获取与搜索到的金属布线相对应的标签,基于kd-tree树所存储的所述集成电路版图设计中的图形信息将提取部所提取到的各电容值与搜索到的金属布线相对应的标签相关联并生成提取电容定位表。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成芯片及其制作方法和集成电路
{Author}: 樊永辉;许明伟;樊晓兵
{Author Address}: 518000 广东省深圳市华富街道莲花一村社区皇岗路5001号深业上城(南区)T2栋2701
{Subsidiary Author}: 深圳市汇芯通信技术有限公司
{Date}: 2022-05-13
{Notes}: CN114497114A
{Abstract}: 申请公开了一种集成芯片及其制作方法和集成电路,集成芯片包括衬底、外延层、隔离结构、氮化镓高电子迁移率晶体管和表面声波滤波器,所述隔离结构将所述外延层划分第一外延层和压电层,并将所述氮化镓高电子迁移率晶体管和所述表面声波滤波器隔离；所述氮化镓高电子迁移率晶体管包括设置在所述第一外延层上的源极、漏极和栅极；所述表面声波滤波器包括设置在所述压电层上的第一叉指换能器和第二叉指换能器；所述氮化镓高电子迁移率晶体管和所述表面声波滤波器通过金属导线互联。通过上述设计,将射频前端中的氮化镓高电子迁移率晶体管和表面声波滤波器做到一个芯片上,从而增加射频器件的集成度,达到减小器件面积、降低损耗、提升器件总体性能的目的。
{Subject}: 1.一种集成芯片,其特征在于,包括：衬底；外延层,包括依次堆叠设置在所述衬底上的沟道层和势垒层；隔离结构,贯穿所述外延层,将所述外延层划分第一外延层和压电层,所述第一外延层对应形成氮化镓高电子迁移率晶体管,所述压电层对应形成表面声波滤波器；所述氮化镓高电子迁移率晶体管包括设置在所述第一外延层上的源极、漏极和栅极,所述源极、漏极和栅极并列设置；所述表面声波滤波器包括设置在所述压电层上的第一叉指换能器和第二叉指换能器,所述第一叉指换能器作为所述表面声波滤波器的输入换能器；所述第二叉指换能器作为所述表面声波滤波器的输出换能器；所述氮化镓高电子迁移率晶体管和所述表面声波滤波器通过金属导线互联。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多独立栅场效应管、制备方法及集成电路
{Author}: 陆芃;李博;韩郑生;朱慧平;杨灿
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2022-05-13
{Notes}: CN114497227A
{Abstract}: 本发明公开了一种多独立栅场效应管及其制备方法,其中,所述多独立栅场效应管包括：设置在绝缘衬底上的源极,漏极,沟道区和栅极结构；所述沟道区连接所述源极和所述漏极；所述栅极结构包括层叠设置的栅介质层和栅电极层；所述栅电极层包括两个以上,互不相交的碳纳米管栅电极。本申请提供的多独立栅场效应管显著提高了微缩能力或集成度能力,为超大规模集成电路中的高密度器件集成提供了一种灵活高效的新型场效应管器件设计。
{Subject}: 1.一种多独立栅场效应管,其特征在于,所述场效应管包括：设置在绝缘衬底上的源极,漏极,沟道区和栅极结构；所述沟道区连接所述源极和所述漏极；所述栅极结构包括层叠设置的栅介质层和栅电极层；所述栅电极层包括两个以上,互不相交的碳纳米管栅电极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种快速处理集成电路版图走线的电磁仿真方法及装置
{Author}: 王芬
{Author Address}: 100084 北京市海淀区农大南路1号院5号楼306室
{Subsidiary Author}: 北京智芯仿真科技有限公司
{Date}: 2022-05-10
{Notes}: CN114330215B
{Abstract}: 本申请公开了一种快速处理集成电路版图走线的电磁仿真方法及装置,属于集成电路版图电磁仿真技术领域,包括：计算集成电路版图内任一作为版图多边形的走线的电阻,将所述走线的中线两端端点位置设置为固定点,对所述版图多边形连同所述固定点进行网格剖分；采用有限元法针对剖分后的网格区域建立其电位场的矩阵方程组；将所述走线等效为带电阻的电路支路,将所述电路支路耦合到矩阵方程组,计算走线两端的电位和各支路电流,反算出走线任意位置的电位和电流密度；本申请解决了传统方法处理细长走线时会产生大量的网格单元,最终增加电磁仿真时间的问题,实现了集成电路电位和电流分布的快速仿真计算。
{Subject}: 1.一种快速处理集成电路版图走线的电磁仿真方法,其特征在于,包括如下步骤：取集成电路版图内任一作为版图多边形的走线,沿所述走线的中线画出中线两端端点之间的连线,计算所述连线的长度、所述走线的宽度和所述走线所在覆铜层的厚度；计算所述走线的电阻；将所述走线从所述版图多边形中去除,同时确定所述中线两端端点在所述版图多边形中的位置,将所述位置设置为固定点；对所述版图多边形连同所述固定点进行网格剖分,得到剖分后的网格区域；采用有限元法针对所述剖分后的网格区域建立其电位场的矩阵方程组；将所述走线等效为带电阻的电路支路,将所述电路支路耦合到矩阵方程组,求解获得各节点电位以及各支路电流；反算出所述走线上任一点的电流密度以及所述走线上任一点的电位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试中小电流数据的处理方法
{Author}: 吴鑫;成家柏;陈巍;杨靖;毛渲
{Author Address}: 310012 浙江省杭州市西湖区西斗门路3号天堂软件园A幢15楼F1座
{Subsidiary Author}: 杭州广立微电子股份有限公司
{Date}: 2022-05-10
{Notes}: CN114460438A
{Abstract}: 本发明提供的集成电路测试中小电流数据的处理方法,包括：获取现有测试设备的若干小电流数据,拟合得到电流随时间变化的函数：y＝a×ln(b×t+c)+d；获取需处理的小电流数据；对需处理的小电流数据进行拟合,得到电流随时间变化的线性函数：y＝e×t+f和曲线函数：y＝a-1×ln(b-1×t+c-1)+d-1；设新测试设备基准电流数值为y-(BL),根据公式y＝a×t+b得到t-(BL)；y＝e×t+f与y＝a-1×ln(b-1×t+c-1)+d-1存在两个交点,横坐标值为t-1、t-2,判断t-(BL)与t-1、t-2的大小,计算N次测试时间范围；对位于N次测试时间范围内的N个小电流数据取平均值得到的标准小电流数据。通过该小电流数据的处理方法,使客户在使用新测试设备时,能够对新测试设备的小电流数据进行补偿,匹配客户现有设备的小电流数据。
{Subject}: 1.一种集成电路测试中小电流数据的处理方法,其特征在于,包括：步骤S1.获取测试设备已有的测试得到的若干小电流数据,拟合得到电流随时间变化的目标函数：y＝a×ln(b×t+c)+d,其中,a、b、c、d为常数；步骤S2.获取测试设备新测得的需处理的小电流数据；步骤S3.对所述需处理的小电流数据进行拟合,得到电流随时间变化的线性函数：y＝e×t+f,其中,e和f为常数；对所述需处理的小电流数据进行拟合,得到电流随时间变化的曲线函数：y＝a-1×ln(b-1×t+c-1)+d-1,其中,a-1、b-1、c-1、d-1为常数；步骤S4.设对标设备所测试的基准电流数值为y-(BL),根据公式y＝a×t+b反推得到t-(BL)；步骤S5.所述线性函数y＝e×t+f与曲线函数y＝a-1×ln(b-1×t+c-1)+d-1存在两个交点,记所述两个交点的横坐标值为t-1、t-2,其中,t-1t-2；若t-(BL)t-1,计算(t-1-t-(BL))/Δt,对计算得到的值进行取整得到n,测试次数N＝2×n,N次测试的时间范围为(t-(BL)-n×Δt,t-(BL)+n×Δt),最佳测试稳定时间＝t-(BL)-n×Δt,或,N次测试的时间范围为(t-1-n×Δt,t-1+n×Δt),最佳测试稳定时间＝t-1-n×Δt；其中,Δt为相邻两个待处理的小电流数据采集的时间间隔；若t-1t-(BL)t-2,计算(t-(BL)-t-1)/Δt,对计算得到的值进行取整得到n,测试次数N＝2×n,N次测试的时间范围为(t-(BL)-n×Δt,t-(BL)+n×Δt),最佳测试稳定时间＝t-(BL)-n×Δt；若t-(BL)t-2,计算(t-(BL)-t-2)/Δt,对计算得到的值进行取整得到n,测试次数N＝2×n,N次测试的时间范围为(t-2-n×Δt,t-2+n×Δt),最佳测试稳定时间＝t-2-n×Δt,其中,Δt为相邻两个待处理的小电流数据采集的时间间隔；步骤S6.对所述若干待处理的小电流数据中位于所述N次的测试时间范围内的N个小电流数据取平均值,所述平均值即为得到的标准小电流数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种数字集成电路设计中存储模块的重构方法及系统
{Author}: 程振洪;秦信刚;秦泰;熊庭刚
{Author Address}: 430074 湖北省武汉市东湖新技术开发区凤凰产业园藏龙北路1号
{Subsidiary Author}: 中国船舶重工集团公司第七0九研究所
{Date}: 2022-05-10
{Notes}: CN114461272A
{Abstract}: 本发明提供了一种数字集成电路设计中存储模块的重构方法及系统,该方法提取RTL(寄存器传输级)源码中存储模块的例化参数,然后根据全局参数对例化参数解析,生成满足设计时序要求的前端存储模块库文件。接下来计算完成存储模块重构需要执行例化的次数,按照存储模块重构前后端口名称的映射关系,进行信号线拆分和重新连接,形成新的存储模块例化结构。最后在RTL源码文件中替换对应代码为新的存储模块例化结构,完成存储模块的重构。本发明实现了对存储模块的RTL行为级重构,具有准确度高、能快速反复迭代优化的特点,可以提高数字集成电路设计的效率。
{Subject}: 1.一种数字集成电路设计中存储模块的重构方法,其特征在于,包括如下步骤：在所有RTL源文件中,搜索所有parameter参数,对搜索到的parameter参数解析并存放入全局参数表；所述parameter参数为全局参数；在所有RTL源文件中搜索原存储模块的名称,以基于原存储模块的名称找到原存储模块的例化结构,并提取原存储模块例化结构的信息,将提取的信息保存到自定义的一个哈希表中,完成对所述哈希表的初始化；所述哈希表用于存储原存储模块的信息、新存储模块的信息以及原存储模块和新存储模块之间的匹配关系信息；基于所述全局参数表将哈希表中原存储模块的例化参数更新为十进制的解析后的参数；所述例化参数包括：数据端位宽、存储深度以及地址位宽；将新存储模块的存储深度和地址位宽两个例化参数固定为对应的预设值,通过迭代法设计新存储模块的数据端口位宽值,直至设计得到的新存储模块满足时序设计要求,将此时的数据端口位宽值作为新存储模块的数据端口位宽设计值；将新存储模块的名称保持到哈希表中；分别获取原存储模块和新存储模块的端口列表,建立原存储模块与新存储模块端口之间的匹配关系,并将所述匹配关系保存到哈希表中；根据原存储模块的数据端口位宽值和新存储模块的数据端口位宽设计值,确定新存储模块替换原存储模块后的例化次数,以此生成新存储模块的例化结构,并将新存储模块的例化结构保存到哈希表中；采用哈希表中新存储模块的例化结构替换RTL源文件中原存储模块的例化结构,输出更新后的RTL源文件,完成对原存储模块的重构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路工厂项目投资生成方法及系统
{Author}: 程星华;杨光明;李强;宋恺;程孟璇;张丹扬;白帆
{Author Address}: 100142 北京市海淀区西四环北路玲珑天地B座
{Subsidiary Author}: 中国电子工程设计院有限公司
{Date}: 2022-05-10
{Notes}: CN114462973A
{Abstract}: 本发明涉及一种集成电路工厂项目投资生成方法及系统,通过预配置的产品库、制程库和设备库分项逐步计算项目整体投资,在已知项目预期产能的条件下,从产品类型和工艺制程出发,生成该项目所需的工艺设备配置清单、动力用量清单、建筑面积以及成本数据,最终形成一套更科学、更合理和更全面的集成电路工厂建设项目投资数据,此外,该投资数据也会更贴近集成电路实际工程,在工程设计阶段更准确的预估该项目的工程量。
{Subject}: 1.一种集成电路工厂项目投资生成方法,其特征在于,包括：S1、配置对应集成电路工厂项目的产品库、制程库和设备库；S2、获取项目数据,提取项目数据中的产品信息匹配产品库,获得项目工艺制程路线；S3、根据项目工艺制程路线匹配制程库,获得项目工艺设备配置清单；S4、根据项目工艺设备配置清单匹配设备库,获得项目设备列表；S5、提取项目数据中的规划产能信息,根据规划产能信息在设备库中依据项目设备列表逐一检索匹配获得各设备需求数量；S6、根据项目设备列表和各设备需求数量,导出对应的设备需求列表；S7、依据项目设备列表、各设备需求数量和设备需求列表计算项目投资。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 金刚石薄膜加工的方法和三维集成电路
{Author}: 王俊友;魏潇赟;杨勇;张彦平;张立平;邓抄军;崔晓娟
{Author Address}: 518129 广东省深圳市龙岗区坂田华为总部办公楼
{Subsidiary Author}: 华为技术有限公司
{Date}: 2022-05-10
{Notes}: CN114464525A
{Abstract}: 本申请实施例公开了一种金刚石薄膜加工的方法和三维集成电路,属于半导体加工技术领域。所述方法包括：对金刚石薄膜的第一表面的目标区域进行热改性处理,将所述目标区域中的金刚石改性为不稳定态的碳；对所述金刚石薄膜的第一表面的目标区域进行刻蚀处理,去除所述不稳定态的碳；重复交替进行对所述目标区域的所述热改性处理和所述刻蚀处理,直到满足预设的结束条件。采用本申请,可以提高对金刚石薄膜加工的效率。
{Subject}: 1.一种金刚石薄膜加工的方法,其特征在于,所述方法包括：对金刚石薄膜的第一表面的目标区域进行热改性处理,将所述目标区域中的金刚石改性为不稳定态的碳；对所述金刚石薄膜的第一表面的目标区域进行刻蚀处理,去除所述不稳定态的碳；重复交替进行对所述目标区域的所述热改性处理和所述刻蚀处理,直到满足预设的结束条件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体基板、半导体器件、集成电路系统和电子设备
{Author}: 王晓东;曾维;黄辰骏;王海波;刘志刚
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2022-05-10
{Notes}: CN114464585A
{Abstract}: 本发明提供了一种半导体基板、半导体器件、集成电路系统和电子设备,其中,半导体基板包括基板主体以及位于基板主体第一侧的多个第一管脚；基板主体的第二侧可封装芯片,第二侧与第一侧相对设置；基板主体的第一侧表面至少包括第一区域和第二区域,第一区域内的第一管脚包括电源管脚和接地管脚,电源管脚和接地管脚可分别与去耦电容的两端电连接,第一区域内的第一管脚的分布密度由去耦电容的尺寸和数量决定；第二区域内的第一管脚的分布密度大于第一区域内的第一管脚的分布密度,以在第一区域内对应设置相应尺寸和数量的去耦电容,使得去耦电容的降噪效果满足要求的同时,缩小半导体基板的面积以及半导体器件即封装芯片的封装面积。
{Subject}: 1.一种半导体基板,其特征在于,包括基板主体以及位于所述基板主体第一侧的多个第一管脚；所述基板主体的第二侧可封装芯片,所述第二侧与所述第一侧相对设置；所述基板主体的第一侧表面至少包括第一区域和第二区域,所述多个第一管脚分别位于所述第一区域和所述第二区域内；所述第一区域内的第一管脚包括电源管脚和接地管脚,所述电源管脚和所述接地管脚可分别与去耦电容的两端电连接,所述第一区域内的第一管脚的分布密度由所述去耦电容的尺寸和数量决定；所述第二区域内的第一管脚的分布密度大于所述第一区域内的第一管脚的分布密度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: SiC/GaN MOSFET驱动电路和集成电路
{Author}: 宁勇;张秀卫;漆俊;赵振兴;徐刚;徐毛邓;彭建伟
{Author Address}: 410000 湖南省长沙市高新开发区麓天路28号金瑞麓谷科技园A-4栋701
{Subsidiary Author}: 湖南北顺源智能科技有限公司
{Date}: 2022-05-10
{Notes}: CN114465459A
{Abstract}: 本发明提供一种SiC/GaN MOSFET驱动电路和集成电路,包括：隔离变压器、第一前沿脉冲开通电路、第二前沿脉冲开通电路、第一后沿脉冲关断电路、第二后沿脉冲关断电路、钳位缓冲电路、脉冲前后沿生成电路和SiC/GaNMOSFET；第一前沿脉冲开通电路和第一后沿脉冲关断电路的输入端分别与隔离变压器的副边的一端连接；第二前沿脉冲开通电路和第二后沿脉冲关断电路的输入端分别与隔离变压器的副边的另一端连接；钳位缓冲电路的一端与第一前沿脉冲开通电路和第一后沿脉冲关断电路的输出端连接。本发明实现了隔离变压器副边SiC/GaN MOSFET导通保持电压稳定的效果,能够保持稳定的钳位关断负压。
{Subject}: 1.一种磁隔离的SiC/GaN MOSFET驱动电路,其特征在于,所述驱动电路包括：隔离变压器、第一前沿脉冲开通电路、第二前沿脉冲开通电路、第一后沿脉冲关断电路、第二后沿脉冲关断电路、钳位缓冲电路、脉冲前后沿生成电路和SiC/GaN MOSFET；所述第一前沿脉冲开通电路的输入端和所述第一后沿脉冲关断电路的输入端分别与所述隔离变压器的副边的一端连接；所述第二前沿脉冲开通电路的输入端和所述第二后沿脉冲关断电路的输入端分别与所述隔离变压器的副边的另一端连接；所述钳位缓冲电路的一端与所述第一前沿脉冲开通电路的输出端和所述第一后沿脉冲关断电路的输出端连接；所述钳位缓冲电路的另一端与所述第二前沿脉冲开通电路的输出端和所述第二后沿脉冲关断电路的输出端连接；所述SiC/GaN MOSFET与所述钳位缓冲电路并联连接；所述脉冲前后沿生成电路和所述隔离变压器的原边连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电平移位电路、集成电路、电子设备
{Author}: 张孝珩;吴佳璋;张浩浩
{Author Address}: 100176 北京市北京经济技术开发区科创十街18号院3号楼1层101室
{Subsidiary Author}: 北京奕斯伟计算技术有限公司;合肥奕斯伟集成电路有限公司
{Date}: 2022-05-10
{Notes}: CN114465617A
{Abstract}: 本申请提供了一种电平移位电路、集成电路、电子设备。电平移位电路包括：输入模块,用于根据接收到的第一电源电压信号、第一输入电压、第二输入电压、第一输入电压的反相电压和第二输入电压的反相电压输出第一控制信号；控制电压生成模块,用于接收第一控制信号,根据第一控制信号和第二电源电压信号生成多个节点电压；输出控制模块,用于根据节点电压和第一电源电压信号,生成第一输出信号、第二输出信号、第三输出信号和第四输出信号；或者,根据第二电源电压信号和节点电压生成第五输出信号、第六输出信号、第七输出信号和第八输出信号。
{Subject}: 1.一种电平移位电路,其特征在于,包括：输入模块,用于根据接收到的第一电源电压信号、第一输入电压、第二输入电压、所述第一输入电压的反相电压和所述第二输入电压的反相电压输出第一控制信号；控制电压生成模块,用于接收所述第一控制信号,根据所述第一控制信号和第二电源电压信号生成多个节点电压；输出控制模块,用于根据所述节点电压和所述第一电源电压信号,生成第一输出信号、第二输出信号、第三输出信号和第四输出信号；或者,用于根据所述第二电源电压信号和节点电压生成第五输出信号、第六输出信号、第七输出信号和第八输出信号；其中,所述第一输入电压和所述第二输入电压的四种不同逻辑状态分别对应所述第一输出信号、所述第二输出信号、所述第三输出信号、所述第四输出信号依次为高电平,且每种逻辑状态仅有一个输出信号为高电平,另外三个输出信号为低电平；所述第一输入电压和所述第二输入电压四种不同的逻辑状态分别对应所述第五输出信号、所述第六输出信号、所述第七输出信号、所述第八输出信号依次为低电平,且每种逻辑状态仅有一个输出信号为低电平,另外三个输出信号为高电平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路中低电阻过孔的具有区域选择性粘附或阻挡材料的互连结构
{Author}: C·杰泽斯基;J-R·陈;M·雷什奥特克;J·M·布莱克韦尔;M·梅茨;C-Y·林
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2022-05-06
{Notes}: CN114446872A
{Abstract}: 集成电路互连结构包括具有衬垫材料的互连金属化特征,所述衬垫材料在填充金属和介电材料之间具有较大的厚度,并且在填充金属和下级互连金属化特征之间具有较小的厚度。衬垫材料可实质上不存在于填充金属与下级互连金属化特征之间的界面。在过孔底部处的厚度减小的衬垫材料可以减小过孔电阻和/或便于使用可以增强互连结构的可缩放性的高阻抗衬垫材料。在一些实施例中,利用区域选择性原子层沉积工艺将衬垫材料沉积在介电表面上。对于单镶嵌实施方式,过孔和金属线两者都可以包括选择性沉积的衬垫材料。
{Subject}: 1.一种集成电路(IC)互连结构,包括：第一线金属化部；介电材料,在所述第一线金属化部之上；过孔金属化部,穿过所述介电材料且耦接到所述第一线金属化部；以及第二线金属化部,通过所述过孔金属化部耦接到所述第一线金属化部且在所述第一线金属化部之上,其中,所述第二线金属化部包括：填充金属；第一厚度的衬垫材料,在所述填充金属与所述介电材料之间；以及第二厚度的衬垫材料,在所述填充金属与所述过孔金属化部之间,其中,所述第二厚度小于所述第一厚度的一半,并且包括比所述第一厚度的衬垫材料高的原子浓度的C、P或B。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括金属-绝缘体-金属型电容结构的集成电路和对应制造方法
{Author}: P·福尔纳拉;R·西莫拉
{Author Address}: 法国鲁塞
{Subsidiary Author}: 意法半导体(鲁塞)公司
{Date}: 2022-05-06
{Notes}: CN114446929A
{Abstract}: 一种集成电路包括半导体衬底、在衬底正面上方的导电层、第一金属层级中的第一金属轨道、以及位于导电层与第一金属层级之间的金属前电介质区域。金属-绝缘体-金属型电容结构位于金属前电介质区域内的沟槽中。该电容结构包括与导电层电连接的第一金属层、与第一金属轨道电连接的第二金属层、以及在第一金属层与第二金属层之间的电介质层。
{Subject}: 1.一种集成电路,包括：半导体衬底；导电层,在所述半导体衬底的正面上方；第一金属轨道,在第一金属层级中；金属前电介质区域,位于所述导电层与所述第一金属层级之间；以及至少一个金属-绝缘体-金属电容结构,位于在所述金属前电介质区域内的沟槽开口中,所述至少一个金属-绝缘体-金属电容结构包括：第一金属层,被配置成与所述导电层电连接,第二金属层,被配置成与所述第一金属轨道电连接,以及电介质层,在所述第一金属层与所述第二金属层之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括全环绕栅极晶体管的集成电路
{Author}: 金本烨;金兑衡;韩相信;白尚叶
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2022-05-06
{Notes}: CN114446966A
{Abstract}: 一种集成电路,包括：包括多个位单元的存储单元块；以及输入/输出(I/O)块,包括连接到位单元的多个全环绕栅极(GAA)晶体管,其中I/O块包括在第一方向上彼此分离设置的多个有源区,所述多个有源区的每个在垂直于第一方向的第二方向上延伸,并且其中形成有GAA晶体管；多个电源轨,在第一方向上彼此分离设置,并配置为向GAA晶体管供电；以及多条信号线,设置在电源轨之间,并配置为向GAA晶体管提供信号,位单元当中的第一数量的位单元连接到形成在有源区当中的第二数量的有源区中的GAA晶体管,并且第二数量大于第一数量的两倍。
{Subject}: 1.一种集成电路,包括：包括多个位单元的存储单元块；以及输入/输出块,包括连接到所述位单元的多个全环绕栅极晶体管,其中所述输入/输出块包括：在第一方向上彼此分离设置的多个有源区,所述多个有源区的每个在垂直于所述第一方向的第二方向上延伸,并且所述全环绕栅极晶体管形成在所述多个有源区中；多个电源轨,在所述第一方向上彼此分离设置,并配置为向所述全环绕栅极晶体管提供电力；以及多条信号线,设置在所述电源轨之间,并配置为向所述全环绕栅极晶体管提供信号,其中所述位单元当中的第一数量的位单元连接到形成在所述有源区当中的第二数量的有源区中的所述全环绕栅极晶体管,以及其中所述第二数量大于所述第一数量的两倍。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 红外成像读出专用集成电路和红外成像仪
{Author}: 周晔;鲁文高;于善哲;于敦山;张雅聪;陈中建
{Author Address}: 100871 北京市海淀区颐和园路5号
{Subsidiary Author}: 北京大学
{Date}: 2022-04-29
{Notes}: CN114414066A
{Abstract}: 本发明提供了一种红外成像读出专用集成电路和红外成像仪,涉及专用集成电路领域。包括：环形振荡器、采样单元以及计数器；环形振荡器包括：多级反相器；环形振荡器接收信号电流产生脉冲信号,并将脉冲信号传输至计数器,计数器对脉冲信号进行计数,得到振荡次数；采样单元与多级反相器连接,用于采样多级反相器的相位,并传输至数字寄存器；其中,在每个模数转换周期结束时,基于采样信号,将多级反相器的相位以及振荡次数存储于所述数字寄存器中,并通过数字寄存器输出。本发明没有倍频操作,大大降低计数器和采样电路的功耗和复杂度。有效地减小模数转换电路的面积开销和功耗,极为适合在小像元、先进工艺下实现列级或者像素级ADC。
{Subject}: 1.一种红外成像读出专用集成电路,其特征在于,所述红外成像读出专用集成电路包括：环形振荡器、采样单元以及计数器；所述环形振荡器包括：多级反相器；所述环形振荡器接收信号电流,产生脉冲信号,并将所述脉冲信号传输至所述计数器,所述计数器对所述脉冲信号进行计数,得到振荡次数；所述采样单元与所述多级反相器连接,用于采样所述多级反相器的相位,并传输至数字寄存器；其中,在每个模数转换周期结束时,基于采样信号,将所述多级反相器的相位以及所述振荡次数存储于所述数字寄存器中,并通过所述数字寄存器输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路教学测试平台
{Author}: 余华;牟洪江;邓洪祥
{Author Address}: 400030 重庆市沙坪坝区正街174号
{Subsidiary Author}: 重庆大学;重庆城市管理职业学院
{Date}: 2022-04-29
{Notes}: CN114414851A
{Abstract}: 本发明涉及集成电路教学设备技术领域,公开了一种集成电路教学测试平台,包括核心控制板卡、数字电路快捷测试板卡、模拟电路快捷测试板卡、数模电综合应用开发测试板卡、非常规封装集成电路、验证电路拓展测试板卡、电源适配器、杜邦线、数据线、储存有程序的储存盘,核心控制板卡包括第一主板,第一主板上设有微处理器、电压读取单元、可编程输出电压电流源、16路电平输入输出功能端口、4路可编程用户继电器、人机交互单元、±15V电压源、+5V电压源、±1.25至±15V可硬件调整电压源。本发明能够解决现有的集成电路教学测试平台成本昂贵、只能固定在固定场所内使用,不便携带,且难以实现多人进行上手测试、测试流程繁琐,不利于初学者的问题。
{Subject}: 1.一种集成电路教学测试平台,其特征在于：包括核心控制板卡、拓展板卡、电源适配器、杜邦线、数据线、储存有程序的储存盘,所述拓展板卡包括数字电路快捷测试板卡、模拟电路快捷测试板卡、数模电综合应用开发测试板卡、非常规封装集成电路和验证电路拓展测试板卡；所述核心控制板卡包括第一主板,所述第一主板上设置有处理器,所述处理器内设置有电压读取单元,所述处理器电连接有电源、人机交互结构、数控恒压恒流高精度电源通道PCH、DAC模块、ADC模块、高精度电流监测模块和数字逻辑模块,所述电源、高精度电流监测模块、数字逻辑模块、ADC模块电连接有同一个拓展接口；所述电源包括一路±15V电压源、一路+5V电压源、一路±1.25至±15V可硬件调整电压源；所述拓展接口为6路电平输入输出功能端口。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计验证
{Author}: 朱嘉华
{Author Address}: 211800 江苏省南京市江北新区华创路共享空间01栋18层
{Subsidiary Author}: 芯华章科技股份有限公司
{Date}: 2022-04-29
{Notes}: CN114417755A
{Abstract}: 本申请提供用于验证IC设计(诸如超大规模集成电路(VLSI)设计)的方法和设备。该方法包括：获得IC设计的描述；基于所述描述确定所述IC设计是否包括组合回路,其中所述组合回路包括输出和连接到所述输出的输入；响应于所述IC设计包括所述组合回路,展开所述组合回路为展开回路,所述展开回路包括：连接以形成所述展开回路的第一迭代和第二迭代,其中所述第一迭代包括第一输出和第一输入,所述第二迭代包括第二输出和第二输入,并且所述第二输出连接到所述第一输入；以及连接在所述第一输入和所述第二输出之间的寄存器；以及验证具有所述展开回路的IC设计,其中所述第一迭代和所述第二迭代中的每一个包括与所述组合回路相同的组件。
{Subject}: 1.一种用于验证集成电路(IC)设计的方法,包括：获得IC设计的描述；基于所述描述确定所述IC设计是否包括组合回路,其中所述组合回路包括输出和连接到所述输出的输入；响应于所述IC设计包括所述组合回路,展开所述组合回路为展开回路,所述展开回路包括：连接以形成所述展开回路的第一迭代和第二迭代,其中所述第一迭代包括第一输出和第一输入,所述第二迭代包括第二输出和第二输入,并且所述第二输出连接到所述第一输入；以及连接在所述第一输入和所述第二输出之间的寄存器；以及验证具有所述展开回路的IC设计,其中所述第一迭代和所述第二迭代中的每一个包括与所述组合回路相同的组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装结构、封装方法、集成电路系统及电子设备
{Author}: 石宝平;曾维;黄辰骏;李俊峰
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2022-04-29
{Notes}: CN114420661A
{Abstract}: 本说明书示例性实施例提供了一种集成电路封装结构、封装方法、集成电路系统及电子设备,该集成电路封装结构包括第一基板、球栅阵列、集成电路部件和第一电容,该第一电容通过焊盘与第一基板连接,同时通过第一基板上的互联走线与至少两个接触焊球连接,实现与集成电路部件的电连接,使得第一电容可以在集成电路部件的核心电源出现波动时,为核心电源提供能量,减少或消除核心电源的波动,优化了集成电路封装结构的性能。另外,球栅阵列包括的多个接触焊球在第一基板的第一区域中的设置密度小于在第二区域中的设置密度,使得第一区域中有更多的空间来设置第一电容,增加了第一电容的可设置数量,使得第一电容可以更好地发挥对核心电源的稳压功能。
{Subject}: 1.一种集成电路封装结构,其特征在于,包括：第一基板,所述第一基板包括第一侧和与所述第一侧相对的第二侧,所述第一侧包括第一区域和围绕所述第一区域的第二区域；球栅阵列,所述球栅阵列包括多个分布于所述第一侧的接触焊球,分布于所述第一区域中的所述接触焊球的密度小于分布于所述第二区域中的接触焊球的密度；位于所述第二侧的集成电路部件；第一电容,所述第一电容设置于所述第一区域中,所述第一电容与至少两个所述接触焊球连接,以与所述集成电路部件电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 降低集成电路放大器噪声的电路及其降噪方法
{Author}: 张明
{Author Address}: 214135 江苏省无锡市新吴区弘毅路10号金乾座1901-1910、2001-2010室
{Subsidiary Author}: 江苏润石科技有限公司
{Date}: 2022-04-29
{Notes}: CN114421897A
{Abstract}: 本发明提出一种降低集成电路放大器噪声的电路及其降噪方法。所述降低集成电路放大器噪声的电路,包括：第一调节电路、滤波电路和第二调节电路；所述第一调节电路包括带隙基准电源BG、集成电路放大器EA、N沟道场效晶体管M-2和电阻数模转换电路RDAC,所述带隙基准电源BG的输出端V-(BG)与所述集成电路放大器EA的反相输入端连接,集成电路放大器EA的输出端与N沟道场效晶体管M-2的栅极连接,所述电阻数模转换电路RDAC包括电阻R-1和电阻R-2,所述电阻R-1的一端与所述N沟道场效晶体管M-2的漏极连接。本发明通过第一调节电路、滤波电路和第二调节电路的配合,能够降低集成电路放大器噪声的电路能显著降低低压差稳压电路的整体噪声,实用价值高。
{Subject}: 1.一种降低集成电路放大器噪声的电路,其特征在于,包括：第一调节电路、滤波电路和第二调节电路；所述第一调节电路包括带隙基准电源BG、集成电路放大器EA、N沟道场效晶体管M-2和电阻数模转换电路RDAC,所述带隙基准电源BG的输出端V-(BG)与所述集成电路放大器EA的反相输入端连接,集成电路放大器EA的输出端与N沟道场效晶体管M-2的栅极连接,所述电阻数模转换电路RDAC包括电阻R-1和电阻R-2,所述电阻R-1的一端与所述N沟道场效晶体管M-2的漏极连接,所述电阻R-1的另一端、所述电阻R-2的一端均与所述集成电路放大器EA的同相输入端,所述电阻R-2的另一端接地,所述N沟道场效晶体管M-2的源极、所述集成电路放大器EA的电源输入端与直流电源V-(DD)连接；所述N沟道场效晶体管M-2的栅极与源极之间串联有电阻R-3和电容C-1；所述电阻数模转换电路RDAC与数字控制信号连接,用于改变所述电阻R-1、所述电阻R-2的比例；所述滤波电路包括RC低通滤波器,所述N沟道场效晶体管M-2的漏极与所述RC低通滤波器的输入端连接；所述第二调节电路包括集成运放AMP和N沟道场效晶体管M-1,所述RC低通滤波器的输出端与所述集成运放AMP的反相输入端连接,所述集成运放AMP的输出端与所述N沟道场效晶体管M-1的栅极连接,所述N沟道场效晶体管M-1的源极、所述集成运放AMP的电源输入端与直流电源V-(DD)连接；所述集成运放AMP的同相输入端、所述N沟道场效晶体管M-1的漏极与输出端V-(OUT)连接；所述集成电路放大器EA、所述集成运放AMP的另一电源输入端接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 终端装置、方法以及集成电路
{Author}: 堀贵子;坪井秀和;山田升平
{Author Address}: 日本国大阪府堺市堺区匠町1番地
{Subsidiary Author}: 夏普株式会社
{Date}: 2022-04-26
{Notes}: CN114402646A
{Abstract}: 一种终端装置,基于检测到请求的情况,使用第二报头压缩处理来对从上层接收到的PDCP SDU进行报头压缩,使用第二加密算法、第二加密密钥以及COUNT值来进行加密,使用第二完整性保护算法、第二完整性保护密钥以及COUNT值来进行完整性保护,将制成的PDCP PDU交付给所述第二RLC实体。
{Subject}: 1.一种与基站装置进行通信的终端装置,其中,所述终端装置中设有分组数据汇聚协议PDCP实体,所述PDCP实体具有与第一无线链路控制层RLC实体关联的第一加密算法和第一加密密钥、与所述第一RLC实体关联的第一完整性保护算法和第一完整性保护密钥、以及针对向所述第一RLC实体的上行链路发送的第一报头压缩状态,基于由上层进行了第一请求的情况,将由所述上层提供的第二加密算法和第二加密密钥与第二RLC实体关联,将由所述上层提供的第二完整性保护算法和第二完整性保护密钥与所述第二RLC实体关联,针对向所述第二RLC实体的上行链路发送,作为第二报头压缩状态,在单一方向模式的初始化和刷新IR状态下,启动第二报头压缩协议。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种矿井音频电透视快速数据采集装置及数据采集方法
{Author}: 张军;张涛;宫浩;刘京科;王信文;王小波
{Author Address}: 710077 陕西省西安市高新区锦业一路82号
{Subsidiary Author}: 中煤科工集团西安研究院有限公司
{Date}: 2022-04-19
{Notes}: CN114371513A
{Abstract}: 本发明公开一种矿井音频电透视快速数据采集装置及数据采集方法,包括发射电极组、电极自动切换模块、信号发射电路、接收电极组、信号接收电路、信号处理电路以及微控制器集成电路；在工作面施工中采用电极自动切换模块,可快速切换发射电极进行信号发射以及信号采样,极大地提高了探测效率。本发明能实现发射电极任意自由选择,也可以按照顺序进行排序选择发射与接收,有利于信号的输出与输入管理,降低劳动强度,减少人工操作引起的出错的概率,能同时满足高精度和快速探测的要求。
{Subject}: 1.一种矿井音频电透视快速数据采集装置,其特征在于,包括发射电极组、电极自动切换模块、信号发射电路、接收电极组、信号接收电路、信号处理电路以及微控制器集成电路；发射电极组与电极自动切换模块连接,电极自动切换模块与信号发射电路连接,接收电极组与信号接收电路连接,信号接收电路与信号处理电路连接,信号处理电路与微控制器集成电路连接；所述电极自动切换模块用于实现发射电极组间自动切换发射信号；信号发射电路用于给发射电极供电,向煤/岩层发射固定频率的电流信号；信号接收电路用于测量接收电极之间的电位差；信号处理电路能对接收到的电流与电压信号进行数据信号处理；微控制器集成电路控制信号处理电路工作,信号通过信号处理电路处理后,再通过微控制器集成电路传输至接收机。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种矿用多通道音频电透视信号发射机
{Author}: 张军;张涛;刘京科;宫浩;王信文;王小波
{Author Address}: 710077 陕西省西安市高新区锦业一路82号
{Subsidiary Author}: 中煤科工集团西安研究院有限公司
{Date}: 2022-04-19
{Notes}: CN114371514A
{Abstract}: 本发明公开一种矿用多通道音频电透视信号发射机,包括主机面板和内置控制器,控制器包括电压变换电路、电流保护电路、电流取样电路、滤波补偿电路、隔离驱动电路、显示电路、发射模块电路、通讯电路、控制电路。本发明发射机克服了传统音频电透视发射机信号发射系统抗干扰能力差,测量精度低,分辨率低,系统性能不稳定的问题,能很好的应用于煤矿井下探测,减少煤矿企业的经济损失。
{Subject}: 1.一种矿用多通道音频电透视信号发射机,其特征在于,包括主机面板和内置控制器,主机面板上设有显示屏、开关按钮、触摸鼠标、线缆接口和充电接口,控制器包括电压变换电路、电流保护电路、电流取样电路、滤波补偿电路、隔离驱动电路、显示电路、发射模块电路、通讯电路、控制电路；发射模块电路分别与滤波补偿电路、电流保护电路、控制电路连接,隔离驱动电路与控制电路连接,电流保护电路与电压变换电路连接,电流取样电路与滤波补偿电路连接,显示电路、通讯电路和控制电路均分别连至工控机；发射模块电路用于发射不同频率的波形；电流保护电路用于保护电压变换电路输出电流；电压变换电路用于实现双路发射控制发射电压在高压与低压之间切换；电流取样电路用于电流信号的取样与传输,获得信号后传输至滤波补偿电路；滤波补偿电路用于对电流信号的滤波和补偿,使电流取样电路获取的发射频率信号稳定；控制电路用于给各电路发送指令、调节电量、安全保护以及数据转换控制；隔离驱动电路用于对控制电路的信号进行中间放大以提高电路变换效率,减小开关器件应力；显示电路用于显示与交互、展示参数设置和数据采集界面信息；通讯电路能与工控机进行交互,实现数据的通讯与传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种一体化高功率微波场强探测器
{Author}: 吴小松;胡天涛;杜勇;廖海黔;刘兴
{Author Address}: 550009 贵州省贵阳市小河区红河路7号
{Subsidiary Author}: 贵州航天计量测试技术研究所
{Date}: 2022-04-12
{Notes}: CN114325128A
{Abstract}: 本发明公开了一种一体化高功率微波场强探测器,它包括功率检测集成电路(2),波导天线(3)通过小孔耦合(4)与矩形波导(5)连接；矩形波导(5)通过探针耦合(6)与功率检测集成电路(2)连接；所述波导天线(3)、小孔耦合(4)、矩形波导(5)与屏蔽腔体(1)结构一体化设计；屏蔽腔体(1)内安装固定功率检测集成电路(2)；解决了决有技术的场强探测器基于实验室研发,高功率微波场强探测由于受地理条件及自然环境条件的影响不适应自然环境应用等技术问题。
{Subject}: 1.一种一体化高功率微波场强探测器,它包括功率检测集成电路(2),其特征在于：波导天线(3)通过小孔耦合(4)与矩形波导(5)连接；矩形波导(5)通过探针耦合(6)与功率检测集成电路(2)连接；所述波导天线(3)、小孔耦合(4)、矩形波导(5)与屏蔽腔体(1)结构一体化设计；屏蔽腔体(1)内安装固定功率检测集成电路(2)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种矿用多通道音频电透视信号接收机
{Author}: 张军;张涛;宫浩;刘京科;王信文;王霄菲
{Author Address}: 710077 陕西省西安市高新区锦业一路82号
{Subsidiary Author}: 中煤科工集团西安研究院有限公司
{Date}: 2022-04-12
{Notes}: CN114325843A
{Abstract}: 本发明公开一种矿用多通道音频电透视信号接收机,包括主机面板和内置工控机,主机面板上设有显示屏、开关、接收电缆接口、充电接口和触摸鼠标,工控机内设有多路接收电路、接收电压保护电路、滤波电路、AD转换电路、信号调理电路和显示电路。本发明能实现接收电极任意自由选择,也可以按照顺序进行排序选择接收,有利于接收信号的输出管理,降低劳动强度；接收机可通过蓝牙与手持式终端进行通讯,利用手持式终端进行控制,提高接收机使用时间,控制方式更为简便、可靠,降低了仪器成本,减轻了仪器重量,提高了施工和运输效率。
{Subject}: 1.一种矿用多通道音频电透视信号接收机,其特征在于,包括主机面板和内置工控机,主机面板上设有显示屏、开关、接收电缆接口、充电接口和触摸鼠标,工控机内设有多路接收电路、接收电压保护电路、滤波电路、AD转换电路、信号调理电路和显示电路；所述多路接收电路用于从多组接收电极中选择一组接收电极进行信号接收程控,实现自动切换采集,多路接收电路能同时接收多种不同频率电位差的波形；所述接收电压保护电路用于保护多路接收电路,当多路接收电路电压超过额定值时,利用低导通电阻的场效应管使发射电压降低,达到本质安全的要求；所述滤波电路用于对多路接收电路中接收频率以外的信号进行有效滤除以得到特定频率的信号；所述AD转换电路用于将多路接收电路模拟电信号转换为数字信号,模拟信号变成高精度的数字信号；所述信号调理电路用于对AD转换电路转换后的数字信号放大,消除噪声和防止混叠现象；所述显示电路用于显示与交互、展示参数设置和数据采集界面信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 带隙基准电路及模拟集成电路
{Author}: 刘黎;韩睿
{Author Address}: 310014 浙江省杭州市下城区朝晖八区
{Subsidiary Author}: 国网浙江省电力有限公司电力科学研究院
{Date}: 2022-04-12
{Notes}: CN114326891A
{Abstract}: 本申请公开一种带隙基准电路及模拟集成电路,该带隙基准电路包括电流模式调节器,用于接入电源电压；带隙基准电压产生电路,其电源输入端与电流模式调节器的电源输出端连接；全CMOS带隙核心电路,其电源输入端与电流模式调节器的电源输出端连接,全CMOS带隙核心电路,用于产生带隙基准电流并镜像至带隙基准电压产生电路,以使带隙基准电压产生电路产生带隙基准电压。本申请提高了带隙基准电路的稳定性,并降低了带隙基准电路自身的功耗。
{Subject}: 1.一种带隙基准电路,其特征在于,所述带隙基准电路包括：电流模式调节器,用于接入电源电压；带隙基准电压产生电路,其电源输入端与所述电流模式调节器的电源输出端连接；全CMOS带隙核心电路,其电源输入端与所述电流模式调节器的电源输出端连接,所述全CMOS带隙核心电路,用于产生带隙基准电流并镜像至所述带隙基准电压产生电路,以使所述带隙基准电压产生电路产生带隙基准电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 射频识别标签、射频识别系统和方法
{Author}: 符会利;贾嘉豪;冯立松;祝祺斌;芮榕榕
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区上科路366号、川和路55弄2号5层
{Subsidiary Author}: 平头哥(上海)半导体技术有限公司
{Date}: 2022-04-08
{Notes}: CN114298263A
{Abstract}: 本公开提供了一种射频识别标签、射频识别系统和方法。该射频识别标签,包括：天线层,天线层中包括集成电路芯片和天线；保护层,位于天线层的一侧,保护层覆盖天线层且与天线层固定连接；基材层,位于天线层的另一侧,基材层与天线层固定连接,为天线层提供支撑；多个涂胶点,位于基材层的远离天线层的一侧,多个涂胶点相互间隔设置；离型纸层,位于多个涂胶点的远离天线层的一侧,多个涂胶点将基材层和离型纸层粘合。本公开提高了RFID标签的灵敏度和群读识别率。
{Subject}: 1.一种射频识别标签,包括：天线层,所述天线层中包括集成电路芯片和天线；保护层,位于所述天线层的一侧,所述保护层覆盖所述天线层且与所述天线层固定连接；基材层,位于所述天线层的另一侧,所述基材层与所述天线层固定连接,为所述天线层提供支撑；多个涂胶点,位于所述基材层的远离所述天线层的一侧,所述多个涂胶点相互间隔设置；离型纸层,位于所述多个涂胶点的远离所述天线层的一侧,所述多个涂胶点将所述基材层和所述离型纸层粘合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件
{Author}: 崔埈荣
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2022-04-08
{Notes}: CN114300468A
{Abstract}: 一种集成电路器件包括：衬底,在其中具有有源区；在衬底上的位线；以及直接接触,在有源区和位线之间延伸并将位线电连接到有源区的一部分。还提供间隔物结构,其在位线的侧壁上以及在直接接触的侧壁上延伸。提供场钝化层,其在直接接触的侧壁与间隔物结构之间延伸。间隔物结构和场钝化层可以包括不同的材料,并且场钝化层可以与直接接触的侧壁直接接触。场钝化层可以包括非化学计量硅氧化物SiO-x,其中0.04≤x≤0.4,并且可以具有约或更小的厚度。
{Subject}: 1.一种集成电路器件,包括：衬底,在其中具有有源区；在所述衬底上的位线；直接接触,在所述有源区和所述位线之间延伸并将所述位线电连接到所述有源区的一部分；间隔物结构,在所述位线的侧壁上以及在所述直接接触的侧壁上延伸；以及场钝化层,在所述直接接触的所述侧壁与所述间隔物结构之间延伸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及其制造方法
{Author}: 王新泳;田丽钧;陈志良
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司;台积电(中国)有限公司
{Date}: 2022-04-05
{Notes}: CN114284267A
{Abstract}: 本公开涉及集成电路及其制造方法。一种集成电路包括第一晶体管、第二晶体管、第一电源线和第二电源线。第一晶体管具有第一有源区域和第一栅极结构,其中,第一有源区域在第一栅极结构的相对侧上具有源极区域和漏极区域。第二晶体管位于第一晶体管之下,并且具有第二有源区域和第二栅极结构,其中,第二有源区域在第二栅极结构的相对侧上具有源极区域和漏极区域。第一电源线位于第一晶体管之上,其中,第一电源线电连接到第一有源区域的源极区域。第二电源线位于第二晶体管之下,其中,第二电源线电连接到第二有源区域的源极区域。
{Subject}: 1.一种集成电路,包括：第一晶体管,所述第一晶体管具有第一有源区域和第一栅极结构,所述第一栅极结构在所述第一有源区域的四个侧上环绕所述第一有源区域,其中,所述第一有源区域在所述第一栅极结构的相对侧上具有源极区域和漏极区域；第二晶体管,位于所述第一晶体管之下,所述第二晶体管具有第二有源区域和第二栅极结构,所述第二栅极结构在所述第二有源区域的四个侧上环绕所述第二有源区域,其中,所述第二有源区域在所述第二栅极结构的相对侧上具有源极区域和漏极区域；第一电源线,位于所述第一晶体管之上,其中,所述第一电源线电连接到所述第一晶体管的第一有源区域的源极区域；以及第二电源线,位于所述第二晶体管之下,其中,所述第二电源线电连接到所述第二晶体管的第二有源区域的源极区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及其制造方法
{Author}: 吴健;韩峰;张帅
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司;台积电(中国)有限公司
{Date}: 2022-03-29
{Notes}: CN114256234A
{Abstract}: 本公开涉及集成电路及其制造方法。一种集成电路,包括：氧化物层,位于衬底上方；半导体材料层,位于氧化物层上方并且包括晶体管的P阱、N阱和沟道；热衬底接触,延伸穿过半导体材料层和氧化物层,并且抵靠衬底的顶表面。热衬底接触增加了将集成电路晶体管产生的热量移除出集成电路的能力。横贯衬底上方的氧化物层的热衬底接触提供了用于使热量从集成电路流出(或替代地,通过集成电路从衬底流出)以冷却集成电路的辅助路径。
{Subject}: 1.一种集成电路,包括：氧化物层,位于衬底上方；半导体材料层,位于所述氧化物层上方并且在其中具有晶体管的P阱、N阱、和沟道；以及热衬底接触,延伸穿过所述半导体材料层和所述氧化物层,其中,所述热衬底接触的最底表面与所述衬底接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型数字门集成电路的结构
{Author}: 廖永波;李平;唐瑞枫;林凡;李垚森;曾祥和;胡兆晞;邹佳瑞;聂瑞宏;彭辰曦;冯轲
{Author Address}: 610000 四川省成都市高新区西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2022-03-25
{Notes}: CN114242790A
{Abstract}: 一种新型数字门集成电路的结构,涉及微电子技术和半导体技术。本发明由并列设置的至少两个纵向MOS管构成,所述纵向MOS管包括顺次重叠的漏区、漂移区、沟道区、源区,栅介质区环绕沟道区,在各个纵向MOS管中,包括至少一个MOS管串联组,所述MOS管串联组在电路关系上由一个PMOS管和一个NMOS管串联构成；在空间结构关系上,同一个MOS管串联组中的PMOS管和NMOS管共用同一个栅电极区；所述PMOS管的漏区和源区为p+半导体,漂移区为p-半导体,沟道区为n+半导体；所述NMOS管的漏区和源区为n+半导体,漂移区为n-半导体,沟道区为p+半导体。本发明实现了器件的小面积、大电流、低导通电阻。
{Subject}: 1.一种新型数字门集成电路的结构,由并列设置的至少两个纵向MOS管构成,所述纵向MOS管包括顺次重叠的漏区、漂移区、沟道区、源区,栅介质区环绕沟道区,其特征在于,在各个纵向MOS管中,包括至少一个MOS管串联组,所述MOS管串联组在电路关系上由一个PMOS管和一个NMOS管串联构成；在空间结构关系上,同一个MOS管串联组中的PMOS管和NMOS管共用同一个栅电极区；所述PMOS管的漏区和源区为p+半导体,漂移区为p-半导体,沟道区为n+半导体；所述NMOS管的漏区和源区为n+半导体,漂移区为n-半导体,沟道区为p+半导体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路用立式扩散氧化炉
{Author}: 宋立禄;张海林;吴季浩;刘国霞;滕玉朋
{Author Address}: 266000 山东省青岛市高新区华东路826号
{Subsidiary Author}: 青岛赛瑞达电子装备股份有限公司
{Date}: 2022-03-11
{Notes}: CN216011672U
{Abstract}: 本实用新型公开了一种半导体集成电路用立式扩散氧化炉,包括设备架体,所述设备架体内后端设有加热炉体,所述加热炉体底部设有旋开炉门,所述加热炉体底端一侧设有升降炉门直线单元,所述升降炉门直线单元安装在设备架体内,所述升降炉门直线单元靠近加热炉体一侧底端连接有升降炉门,所述升降炉门顶面设有晶圆舟；炉型从传统的卧式变为立式,可以彻底解决因炉管直径大卧式方式存在的炉管晶片放置的截面的温度误差问题,同时实现晶片的进、出炉和出炉后机械手实施晶片插、取片和传片的自动化,是集成电路芯片的基础工艺和设备。
{Subject}: 1.一种半导体集成电路用立式扩散氧化炉,包括设备架体(13),其特征在于,所述设备架体(13)内后端设有加热炉体(1),所述加热炉体(1)底部设有旋开炉门(2),所述加热炉体(1)底端一侧设有升降炉门直线单元(15),所述升降炉门直线单元(15)安装在设备架体(13)内,所述升降炉门直线单元(15)靠近加热炉体(1)一侧底端连接有升降炉门(6),所述升降炉门(6)顶面设有晶圆舟(4)；所述升降炉门直线单元(15)达到最低工作位时,所述旋开炉门(2)处于炉门的关闭位置,用于阻止炉口处温度流失,所述旋开炉门(2)临时封堵加热炉体(1)炉口,用于阻止加热炉体(1)内热能流失；所述升降炉门直线单元(15)达到上限位时,所述晶圆舟(4)位于加热炉体(1)内,所述升降炉门(6)与加热炉体(1)炉口密封连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 超大规模集成电路结构布局的优化方法、系统和电子设备
{Author}: 金宣黄;李运勇
{Author Address}: 325200 浙江省温州市瑞安市汀田街道金前村
{Subsidiary Author}: 瑞安市和乐电子科技有限公司
{Date}: 2022-02-18
{Notes}: CN114065693A
{Abstract}: 本申请涉及超大规模集成电路的领域,其具体地公开了一种超大规模集成电路结构布局的优化方法、系统和电子设备,其对芯片布局图进行网格化,以确定所示芯片布局图上各个模块对应的网格位置,同时利用卷积神经网络模型来提取出所述相应模块之间的关联特征并进行空间编码,以得到符合电流密度的空间关系的特征表示,进一步计算连通域内的各位置对应的水平方向和垂直方向上的块电阻特征值,再基于空间路径效应对所述每个位置进行电压降模型的计算以得到电压降特征矩阵,进而得到更为准确的分类结果。这样,可以对所述芯片布局图时是否满足所述各模块的电压降条件进行准确地判断,从而使得制造出的集成电路性能更高。
{Subject}: 1.一种超大规模集成电路结构布局的优化方法,其特征在于,包括：获取芯片布局图；对所述芯片布局图基于块模块的网格化处理并基于所述芯片布局图中各个块模块与电源引脚之间在电源地线网络上的距离来构造初始距离矩阵；使用卷积神经网络对所述初始距离矩阵进行空间编码以获得用于表示电流密度的空间关系的特征分布的编码距离矩阵；以所述编码距离矩阵中各个位置的特征值中的最大值作为最大值对所述编码距离矩阵中各个位置的特征值进行基于最大值的归一化处理以获得电流密度特征矩阵；基于所述编码距离矩阵来构造电阻特征矩阵；计算所述电阻特征矩阵中各个位置在其水平方向和垂直方向上的其他位置的特征值的分布确定该位置的连通域,并以该位置的所述连通域中个位置的特征值来作为该位置对应的水平方向和垂直方向上的块电阻特征值,以获得块电阻特征值特征矩阵；基于所述电流密度特征矩阵中各个位置的特征值,计算所述块电阻特征值特征矩阵中的各个位置的电压降特征值,以获得电压降特征矩阵；以及将所述电压降特征矩阵输入分类器以获得用于表示芯片布局图是否满足各模块的电压降条件的分类结果。
{SrcDatabase}: 中国专利

 