`timescale 1ns / 1ps

// 인터페이스를 이용한 Port 선언

module RAM(
    ram_intf intf
);
    logic [7:0] mem[0:2**5-1];

    initial begin
        foreach (mem[i]) 
            mem[i] = 0; 
    end

    // interface를 통해 입력 신호들을 하나로 묶음
    always_ff @(posedge intf.clk) begin
        if(intf.we) 
            mem[intf.addr] <= intf.wData;
    end

    assign intf.rData = mem[intf.addr];

endmodule
