# 3_Stage_MIPS_CPU
Open source repository to build a Simple three - stage pipeline CPU, based on MIPS instruction system

#说明
西北工业大学组成原理试点班，同时也是体系结构比赛代码
完成了全部测试点和上板调试
