<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü§∏üèº ü§µüèø üëô Una vez m√°s sobre retrasos en el c√≥digo fuente del proyecto FPGA o una simple pregunta para una entrevista para un trabajo de desarrollador FPGA üë©üèª‚Äç‚úàÔ∏è üïµüèæ üéè</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Hace alg√∫n tiempo, durante una discusi√≥n en compa√±√≠a de desarrolladores profesionales de FPGA, surgi√≥ una discusi√≥n sobre la aprobaci√≥n de una entrevi...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Una vez m√°s sobre retrasos en el c√≥digo fuente del proyecto FPGA o una simple pregunta para una entrevista para un trabajo de desarrollador FPGA</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/419875/"><img src="https://habrastorage.org/webt/z6/f-/6r/z6f-6rzaupd6oxldcxbx5dkz0ew.png"><br><br>  Hace alg√∫n tiempo, durante una discusi√≥n en compa√±√≠a de desarrolladores profesionales de FPGA, surgi√≥ una discusi√≥n sobre la aprobaci√≥n de una entrevista.  Qu√© preguntas se hacen all√≠ y qu√© se podr√≠a hacer.  Suger√≠ dos preguntas: <br><br><ol><li>  D√© un ejemplo de un c√≥digo s√≠ncrono sin usar retrasos, lo que dar√° diferentes resultados al modelar y al trabajar en equipos reales. </li><li>  Corrija este c√≥digo con demoras. </li></ol><br>  Despu√©s de esta pregunta, se produjo una animada discusi√≥n, como resultado de lo cual decid√≠ considerar este tema con m√°s detalle. <br><a name="habracut"></a><br>  Ya toqu√© este tema un poco en el <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">art√≠culo anterior</a> .  Ahora con m√°s detalle.  Aqu√≠ hay un texto de ejemplo: <br><br><pre><code class="vhdl hljs"><span class="hljs-keyword"><span class="hljs-keyword">library</span></span> IEEE; <span class="hljs-keyword"><span class="hljs-keyword">use</span></span> IEEE.STD_LOGIC_1164.<span class="hljs-keyword"><span class="hljs-keyword">all</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">entity</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> delta_delay; <span class="hljs-keyword"><span class="hljs-keyword">architecture</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">of</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> <span class="hljs-keyword"><span class="hljs-keyword">signal</span></span> clk1 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span>:=<span class="hljs-string"><span class="hljs-string">'0'</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">signal</span></span> clk2 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">alias</span></span> clk3 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span> <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> clk1; <span class="hljs-comment"><span class="hljs-comment">--    clk1 signal a : std_logic; signal b : std_logic; signal c : std_logic; signal d : std_logic; begin ---    --- clk1 &lt;= not clk1 after 5 ns; pr_a: process begin a &lt;= '0' after 1 ns; wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); a &lt;= '1' after 1 ns; wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); end process; ---   -    --- clk2 &lt;= clk1; --    ,        ---  1 -     --- b &lt;= a when rising_edge( clk1 ); c &lt;= b when rising_edge( clk1 ); d &lt;= b when rising_edge( clk2 ); ---  2 -     --- -- --clk2 &lt;= clk1; --b &lt;= a after 1 ns when rising_edge( clk1 ); --c &lt;= b after 1 ns when rising_edge( clk1 ); --d &lt;= b after 1 ns when rising_edge( clk2 ); ---  3 -          alias --- --b &lt;= a when rising_edge( clk1 ); --c &lt;= b when rising_edge( clk1 ); --d &lt;= b when rising_edge( clk3 ); end delta_delay;</span></span></code> </pre> <br>  Por simplicidad, todo el c√≥digo se coloca en un componente. <br><br>  Las se√±ales <b>clk1</b> y <b>a</b> son se√±ales de exposici√≥n de prueba.  <b>clk1</b> es una frecuencia de reloj de 100 MHz, la se√±al <b>a</b> tiene dos ciclos de reloj a 0 y cuatro ciclos de reloj a 1. La se√±al <b>a</b> se genera con un retraso de 1 nc con respecto al borde ascendente de <b>clk1</b> .  Estas dos se√±ales son suficientes para describir el problema. <br><br>  Las diferentes opciones de c√≥digo sintetizado pueden ser descomentadas y modeladas. <br>  Considere la primera opci√≥n, este es un c√≥digo sintetizado sin demora y que utiliza la reasignaci√≥n de la frecuencia del reloj. <br><br>  Aqu√≠ est√°n los resultados de la simulaci√≥n para la opci√≥n 1: <br><br><img src="https://habrastorage.org/webt/34/ew/l_/34ewl_wuqjudvf6ehn6gw5cf164.png"><br><br>  El diagrama muestra visualmente que las se√±ales de reloj <b>clk1</b> y <b>clk2</b> coinciden, pero en realidad <b>clk2 se</b> retrasa en relaci√≥n con <b>clk1</b> por el valor del retraso delta.  La se√±al <b>c</b> retrasa la se√±al <b>b</b> en un ciclo de reloj.  Esto es correcto  Pero la se√±al <b>d</b> debe coincidir con la se√±al <b>c</b> , pero esto no sucede.  Funciona antes <br><br>  Recordemos qu√© retraso delta es.  Este es un concepto fundamental, se basa en el trabajo de simuladores de eventos, que utilizamos al modelar circuitos l√≥gicos. <br><br>  El simulador tiene el concepto de tiempo modelo.  Todos los eventos en el sistema se adjuntan a este tiempo modelo.  Veamos la formaci√≥n de la frecuencia del reloj: <br><br><pre> <code class="vhdl hljs">clk1 &lt;= <span class="hljs-keyword"><span class="hljs-keyword">not</span></span> clk1 <span class="hljs-keyword"><span class="hljs-keyword">after</span></span> <span class="hljs-number"><span class="hljs-number">5</span></span> ns;</code> </pre> <br>  Supongamos que ahora estamos modelando solo <b>clk1</b> , no hay otras se√±ales. <br>  En el momento inicial de tiempo, <b>clk1</b> es 0, esto se establece cuando se declara la se√±al.  El simulador ve un requisito para invertir la se√±al.  La palabra clave after da instrucciones para asignar un nuevo valor en 5 ns en relaci√≥n con el tiempo actual del modelo.  El simulador ve esto y toma nota de que en el momento 5 ns el valor de <b>clk1</b> ser√° 1. Si bien este es un modelo futuro, por cierto, a√∫n puede cambiar.  A continuaci√≥n, el simulador escanea las se√±ales restantes.  El simulador ver√° que para un momento dado en el tiempo del modelo, todo est√° hecho y √©l puede calcular el siguiente momento.  Surge la pregunta: ¬øcu√°l es el pr√≥ximo momento?  En principio, son posibles diferentes opciones.  Por ejemplo, Simulink tiene un modo de tono fijo.  En este caso, el tiempo del modelo aumentar√° en cierta cantidad y los c√°lculos continuar√°n. <br><br>  Los sistemas de simulaci√≥n de circuitos digitales funcionan de manera diferente.  Pasan al siguiente evento, que ya han colocado en el futuro en su eje de tiempo modelo.  En este caso, ser√°n 5 ns.  El simulador ver√° que <b>clk1</b> ha cambiado y calcular√° un nuevo valor para √©l, ser√° 0, que tambi√©n se colocar√° con un retraso de 5 ns en el eje de tiempo.  Es decir  ser√°n 10 ns.  Y as√≠, el proceso continuar√° hasta que finalice el tiempo de simulaci√≥n especificado. <br><br>  Ahora agreguemos las se√±ales <b>a</b> y <b>b</b> . <br><br>  La se√±al <b>a</b> se asigna en el proceso.  Para la se√±al <b>b</b> , la construcci√≥n condicional cuando se usa;  La funci√≥n rising_edge ( <b>clk1</b> ) analiza <b>clk1</b> y devuelve <b>verdadero</b> cuando el frente est√° fijo, es decir  el valor anterior es 0 y el valor actual es 1. <br><br>  En el tiempo de modelo 5 ns, <b>clk1</b> cambiar√°.  Ser√° igual a 1 y por el momento de 10 ns se crear√° un evento para establecerlo en 0. Pero esto es m√°s tarde.  Mientras todav√≠a estamos en el momento de 5 ns y continuamos los c√°lculos.  El simulador va a la l√≠nea <pre> <code class="vhdl hljs">b&lt;=a <span class="hljs-keyword"><span class="hljs-keyword">when</span></span> rising_edge(clk1);</code> </pre>  Dado que hay una funci√≥n que depende de <b>clk1,</b> el simulador calcular√° el valor de la funci√≥n, ver√° que devuelve verdadero y asignar√° <pre> <code class="vhdl hljs">b&lt;=a;</code> </pre> <br><br>  Aqu√≠ comienza la parte m√°s interesante: cuando es necesario cambiar el valor de <b>b</b> .  Parece necesario cambiarlo ahora, en este momento.  Pero tenemos procesos paralelos.  Quiz√°s todav√≠a necesitemos el valor de <b>b</b> para calcular otras se√±ales.  Y aqu√≠ viene el concepto de retraso delta.  Este es el valor m√≠nimo por el cual cambia el tiempo del modelo.  Este valor ni siquiera tiene la dimensi√≥n del tiempo.  Esto es solo un delta.  Pero puede haber muchos de ellos.  Y tanto que el simulador simplemente se detiene por error o se congela. <br>  Entonces, se establecer√° un nuevo valor de <b>b</b> por el momento 5 ns + 1 (1 es el primer retraso delta).  El simulador ver√° que ya no hay nada que calcular por el momento 5 ns e ir√° al siguiente momento, y esto ser√° 5 ns + 1;  En este momento, rising_edge (ckl1) no funciona.  Y el valor de b se establecer√° en 1. Despu√©s de eso, el simulador ir√° al momento 10 nc. <br><br>  Ahora agreguemos las se√±ales <b>c</b> , <b>d</b> y veamos por qu√© son diferentes. <br>  Es mejor considerar el momento del tiempo del modelo 25 ns teniendo en cuenta los retrasos delta <br><br><table><tbody><tr><th>  delta </th><th>  clk1 </th><th>  clk2 </th><th>  re (clk1) </th><th>  re (clk2) </th><th>  b </th><th>  c </th><th>  d </th></tr><tr><th>  0 0 </th><th>  1 </th><th>  0 0 </th><th>  cierto </th><th>  falso </th><th>  0 0 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  1 </th><th>  1 </th><th>  1 </th><th>  falso </th><th>  cierto </th><th>  1 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  2 </th><th>  1 </th><th>  0 0 </th><th>  falso </th><th>  falso </th><th>  1 </th><th>  0 0 </th><th>  1 </th></tr></tbody></table><br>  Nota: re - rising_edge <br><br>  La tabla muestra que en el momento en que se activa la funci√≥n rising_edge ( <b>clk2</b> ), el valor de <b>b</b> ya <b>es</b> 1. Y, por lo tanto, se asignar√° a la se√±al <b>d</b> . <br><br>  Basado en el sentido com√∫n, este no es el comportamiento que esper√°bamos del c√≥digo.  Despu√©s de todo, simplemente reasignamos la se√±al <b>clk1</b> a <b>clk2</b> y esper√°bamos que las se√±ales <b>cyd</b> fueran las mismas.  Pero siguiendo la l√≥gica del simulador, esto no es as√≠.  Esta es una caracter√≠stica <b>PRINCIPAL</b> .  Esta caracter√≠stica, por supuesto, debe ser conocida por los desarrolladores de proyectos FPGA y, por lo tanto, esta es una buena y necesaria pregunta para una entrevista. <br><br>  ¬øQu√© pasar√° durante la s√≠ntesis?  Pero el sintetizador seguir√° el sentido com√∫n, har√° que las se√±ales <b>clk2</b> y <b>clk1 sean</b> una se√±al y, por lo tanto, <b>c</b> y <b>d</b> tambi√©n ser√°n las mismas.  Y con ciertas configuraciones de sintetizador, tambi√©n se combinar√°n en una se√±al. <br><br>  Este es solo el caso cuando modelar y trabajar en equipos reales dar√° resultados diferentes.  Quiero se√±alar que la raz√≥n de los diferentes resultados es la l√≥gica diferente del simulador y el sintetizador.  Esta es una diferencia B√ÅSICA.  Esto no tiene nada que ver con las limitaciones de tiempo.  Y si su proyecto en el modelo y en la plancha muestra resultados diferentes, entonces verifique, tal vez un dise√±o como ese se desliz√≥ all√≠ <br><br><pre> <code class="vhdl hljs">clk2 &lt;= clk1</code> </pre> <br>  Ahora la segunda pregunta es arreglar este c√≥digo con demoras. <br>  Esta es la opci√≥n 2. Puede ser descomentado y modelado. <br>  Aqu√≠ est√° el resultado. <br><br><img src="https://habrastorage.org/webt/vu/4z/t0/vu4zt0pe3gxnpav3vje3kwoi_ye.png"><br><br>  El resultado es correcto.  Que paso  Hagamos una tabla nuevamente para un intervalo de 25 - 36 ns <br><table><tbody><tr><th>  tiempo </th><th>  delta </th><th>  clk1 </th><th>  clk2 </th><th>  re (clk1) </th><th>  re (clk2) </th><th>  b </th><th>  c </th><th>  d </th></tr><tr><th>  25 </th><th>  0 0 </th><th>  1 </th><th>  0 0 </th><th>  cierto </th><th>  falso </th><th>  0 0 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  25 </th><th>  1 </th><th>  1 </th><th>  1 </th><th>  falso </th><th>  cierto </th><th>  0 0 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  26 </th><th>  0 0 </th><th>  1 </th><th>  1 </th><th>  falso </th><th>  falso </th><th>  1 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  35 </th><th>  0 0 </th><th>  1 </th><th>  0 0 </th><th>  cierto </th><th>  falso </th><th>  1 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  35 </th><th>  1 </th><th>  1 </th><th>  1 </th><th>  falso </th><th>  cierto </th><th>  1 </th><th>  0 0 </th><th>  0 0 </th></tr><tr><th>  36 </th><th>  0 0 </th><th>  1 </th><th>  1 </th><th>  falso </th><th>  falso </th><th>  1 </th><th>  1 </th><th>  1 </th></tr></tbody></table><br>  Se puede ver que el valor de <b>b</b> no cambia en los momentos de los frentes <b>clk1</b> , <b>clk2</b> .  Un retraso de 1 ns toma el momento en que la se√±al cambia m√°s all√° de la zona de respuesta de borde.  Este c√≥digo se est√° acercando a la realidad.  En un circuito real, hay tiempo para que se active el activador y para que se propague la se√±al.  Este tiempo debe ser menor que el per√≠odo de la frecuencia del reloj, de hecho, esto es lo que hace el trazador, y esto es lo que verifica el an√°lisis de tiempo. <br><br>  La causa del error es la reasignaci√≥n de la se√±al del reloj mediante la asignaci√≥n habitual en la que aparece un retraso delta.  Sin embargo, el lenguaje VHDL tiene una construcci√≥n de alias.  Esto le permite obtener un nombre diferente para la se√±al.  Aqu√≠ est√° el anuncio: <br><br><pre> <code class="vhdl hljs"><span class="hljs-keyword"><span class="hljs-keyword">alias</span></span> clk3 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span> <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> clk1;</code> </pre> <br>  En el texto de ejemplo, puede descomentar la opci√≥n 3: funcionar√° correctamente. <br><br>  Este ejemplo est√° escrito en VHDL.  Tal vez este es el problema solo de este idioma?  Pero aqu√≠ est√°n las mismas opciones en Verilog. <br><br><div class="spoiler">  <b class="spoiler_title">Texto oculto</b> <div class="spoiler_text"><pre> <code class="hljs delphi">`timescale <span class="hljs-number"><span class="hljs-number">1</span></span> ns / <span class="hljs-number"><span class="hljs-number">1</span></span> ps module delta_delay_2 (); reg clk1 = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; reg clk2; wire clk3; reg a = 1'</span></span>b0; reg b; reg c; reg d; initial <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> forever clk1 = <span class="hljs-string"><span class="hljs-string">#5</span></span> ~clk1; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> initial <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">repeat</span></span>(<span class="hljs-number"><span class="hljs-number">10</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-string"><span class="hljs-string">#20</span></span> a = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b1; #60 a = 1'</span></span>b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-comment"><span class="hljs-comment">//   -    --- always @(clk1) clk2 &lt;= clk1; //  1 -     always @(posedge clk2) d &lt;= b; always @(posedge clk1) begin c &lt;= b; b &lt;= a; end //  2 -     //always @(posedge clk1) b = #1 a; // //always @(posedge clk1) c = #1 b; // //always @(posedge clk2) d = #1 b; //  3 -     //      assign //assign clk3 = clk1; // //always @(posedge clk3) d &lt;= b; // //always @(posedge clk1) //begin // c &lt;= b; // b &lt;= a; //end endmodule</span></span></code> </pre><br><br></div></div><br><ul><li>  Opci√≥n 1: sin demora.  No funciona correctamente </li><li>  Opci√≥n 2 - con demoras.  Funciona correctamente </li><li>  Opci√≥n 3: reasignaci√≥n por cable.  Funciona correctamente </li></ul><br>  Verilog tiene el concepto de reg y wire.  En este caso, la reasignaci√≥n de la se√±al del reloj a trav√©s del cable parece m√°s natural.  Esto es an√°logo a una asignaci√≥n de alias en VHDL.  Esto alivia un poco la tensi√≥n del problema, pero a√∫n necesita saberlo. <br>  Verilog tambi√©n tiene el concepto de asignaci√≥n bloqueante y no bloqueante.  La asignaci√≥n de se√±al <b>byc</b> se puede escribir de otra manera: <br><br><pre> <code class="hljs pgsql"><span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk1) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> c = b; b = a; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span></code> </pre><br>  Y puedes hacer esto: <br><br><pre> <code class="hljs pgsql"><span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk1) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> b = a; c = b; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span></code> </pre><br>  Dependiendo del orden de las l√≠neas, el resultado ser√° diferente. <br><br>  Volviendo al tema de la entrevista, quiero enfatizar una vez m√°s que estas preguntas son para comprender la esencia del problema.  Y a partir de la comprensi√≥n del problema, uno puede sacar varias conclusiones, por ejemplo, qu√© estilo de c√≥digo usar.  Personalmente, siempre uso la asignaci√≥n de retraso. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Los archivos de muestra est√°n disponibles aqu√≠.</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es419875/">https://habr.com/ru/post/es419875/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es419865/index.html">C√≥mo escribir accidentalmente una GUI web para Haproxy</a></li>
<li><a href="../es419867/index.html">Seis mitos m√°s sobre la cadena de bloques, ¬ød√≥nde se seguir√° aplicando?</a></li>
<li><a href="../es419869/index.html">La revoluci√≥n de la IA no ser√° hecha por droides, sino por tostadoras</a></li>
<li><a href="../es419871/index.html">C√≥mo Google est√° tratando de desarrollar un motor de b√∫squeda censurado para China</a></li>
<li><a href="../es419873/index.html">Probar solo a trav√©s de m√©todos p√∫blicos es malo</a></li>
<li><a href="../es419877/index.html">C√≥mo inventamos nuevamente la "casa inteligente"</a></li>
<li><a href="../es419879/index.html">PWA es f√°cil. Hola joomla</a></li>
<li><a href="../es419883/index.html">Obtenga la diferencia entre archivos binarios usando vcdiff</a></li>
<li><a href="../es419885/index.html">Traducci√≥n del libro de Andrew Un, Pasi√≥n por el aprendizaje autom√°tico, cap√≠tulos 15-19</a></li>
<li><a href="../es419893/index.html">C√≥mo hacer b√∫squedas de usuarios en Github usando VanillaJS</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>