# Proj_vlsi_ipn--Convocatoria Silicluster 2025
Diseño de un RTL para fabricación

## El objetivo de este proyecto, es que sea elegido para ser fabricado.
Envía tu módulo a: silicluster@gmail.com Fecha límite: Domingo 3 de agosto de 2025
### Caracteristicas
Especificaciones del módulo:

Área máxima: 150 × 150 µm
Máximo 10 entradas, 10 salidas
1 señal de reloj
Verilog 2005
Sin bucles (for, generate, etc.)
Tecnología de fabricación: PDK de Sky130
- Estimación: ~500 compuertas lógicas máximo

Ejemplos válidos:

Sumador de 8 bits
Contador binario
Mux 4:1
LFSR
Codificador/decodificador
Detector de secuencia
FSM sencilla