Address;RegName;Clk;Rst;Port ; Public ; Signal;BitPos;Default;SW(R/W);HW(W);MCU(W);MISC;Description;;;
0x0000;T0CONFIG;pclk;reset_n;;;reg_t0_en;[31];1'h0;R/W;;;;;;;
;;;;;;reg_t0_increase;[30];1'h1;R/W;;;;;;;
;;;;;;reg_t0_autoreload;[29];1'h1;R/W;;;;;;;
;;;;;;reg_t0_divider;[28:13];16'h1;R/W;;;IO=O,hwr_t0config;;;;
;;;;;;reg_t0_edge_int_en;[12];1'h0;R/W;;;;;;;
;;;;;;reg_t0_level_int_en;[11];1'h0;R/W;;;;;;;
;;;;;;reg_t0_alarm_en;[10];1'h0;R/W;t0_int/1'd0;;;;;;
;;;;;;reg_t0_use_xtal;[9];1'd0;R/W;;;;;;;
;;;;;;;[8:0];9'h0;RO;;;;;;;
0x0004;T0LO;pclk;reset_n;;;t0_lo;[31:0];32'h0;RO;;;;;;;
0x0008;T0HI;pclk;reset_n;;;t0_hi;[31:0];32'h0;RO;;;;;;;
0x000c;T0UPDATE;pclk;reset_n;;;t0_update;[31];1'h0;R/W;t0_update_clr/1'd0;;IO=O,hwr_t0update;;;;
;;;;;;;[30:0];31'd0;RO;;;;;;;
0x0010;T0ALARMLO;pclk;reset_n;;;reg_t0_alarm_lo;[31:0];32'h0;R/W;;;IO=O,hwr_t0alarmlo;;;;
0x0014;T0ALARMHI;pclk;reset_n;;;reg_t0_alarm_hi;[31:0];32'h0;R/W;;;IO=O,hwr_t0alarmhi;;;;
0x0018;T0LOADLO;pclk;reset_n;;;reg_t0_load_lo;[31:0];32'h0;R/W;;;IO=O,hwr_t0loadlo;;;;
0x001c;T0LOADHI;pclk;reset_n;;;reg_t0_load_hi;[31:0];32'h0;R/W;;;IO=O,hwr_t0loadhi;;;;
0x0020;T0LOAD;pclk;reset_n;;;t0_load;[31:0];32'h0;WO;;;IO=O,hwr_t0load;;;;
0x0024;T1CONFIG;pclk;reset_n;;;reg_t1_en;[31];1'h0;R/W;;;;;;;
;;;;;;reg_t1_increase;[30];1'h1;R/W;;;;;;;
;;;;;;reg_t1_autoreload;[29];1'h1;R/W;;;;;;;
;;;;;;reg_t1_divider;[28:13];16'h1;R/W;;;IO=O,hwr_t1config;;;;
;;;;;;reg_t1_edge_int_en;[12];1'h0;R/W;;;;;;;
;;;;;;reg_t1_level_int_en;[11];1'h0;R/W;;;;;;;
;;;;;;reg_t1_alarm_en;[10];1'h0;R/W;t1_int/1'd0;;;;;;
;;;;;;reg_t1_use_xtal;[9];1'd0;R/W;;;;;;;
;;;;;;;[8:0];9'h0;RO;;;;;;;
0x0028;T1LO;pclk;reset_n;;;t1_lo;[31:0];32'h0;RO;;;;;;;
0x002c;T1HI;pclk;reset_n;;;t1_hi;[31:0];32'h0;RO;;;;;;;
0x0030;T1UPDATE;pclk;reset_n;;;t1_update;[31];1'h0;R/W;t1_update_clr/1'd0;;IO=O,hwr_t1update;;;;
;;;;;;;[30:0];31'd0;RO;;;;;;;
0x0034;T1ALARMLO;pclk;reset_n;;;reg_t1_alarm_lo;[31:0];32'h0;R/W;;;IO=O,hwr_t1alarmlo;;;;
0x0038;T1ALARMHI;pclk;reset_n;;;reg_t1_alarm_hi;[31:0];32'h0;R/W;;;IO=O,hwr_t1alarmhi;;;;
0x003c;T1LOADLO;pclk;reset_n;;;reg_t1_load_lo;[31:0];32'h0;R/W;;;IO=O,hwr_t1loadlo;;;;
0x0040;T1LOADHI;pclk;reset_n;;;reg_t1_load_hi;[31:0];32'h0;R/W;;;IO=O,hwr_t1loadhi;;;;
0x0044;T1LOAD;pclk;reset_n;;;t1_load;[31:0];32'h0;WO;;;IO=O,hwr_t1load;;;;
0x0048;WDTCONFIG0;pclk;reset_n;;;reg_wdt_en;[31];1'h0;R/W;;;PROT=wdt_wprotectb;;;;
;;;;;;reg_wdt_stg0;[30:29];1'd0;R/W;;;;;;;
;;;;;;reg_wdt_stg1;[28:27];1'd0;R/W;;;;;;;
;;;;;;reg_wdt_stg2;[26:25];1'd0;R/W;;;;;;;
;;;;;;reg_wdt_stg3;[24:23];1'd0;R/W;;;;;;;
;;;;;;reg_wdt_edge_int_en;[22];1'h0;R/W;;;;;;;
;;;;;;reg_wdt_level_int_en;[21];1'h0;R/W;;;;;;;
;;;;;;reg_wdt_cpu_reset_length;[20:18];3'h1;R/W;;;;;;;
;;;;;;reg_wdt_sys_reset_length;[17:15];3'h1;R/W;;;;;;;
;;;;;;reg_wdt_flashboot_mod_en;[14];1'h1;R/W;;;;;;;
;;;;;;reg_wdt_procpu_reset_en;[13];1'd0;R/W;;;;;;;
;;;;;;reg_wdt_appcpu_reset_en;[12];1'd0;R/W;;;;;;;
;;;;;;;[11:0];;;;;;;;;
0x004c;WDTCONFIG1;pclk;reset_n;;;reg_wdt_clk_prescale;[31:16];16'h1;R/W;;;PROT=wdt_wprotectb;;;;
;;;;;;;[15:0];;;;;;;;;
0x0050;WDTCONFIG2;pclk;reset_n;;;reg_wdt_stg0_hold;[31:0];32'd26000000;R/W;;;PROT=wdt_wprotectb;;;;
0x0054;WDTCONFIG3;pclk;reset_n;;;reg_wdt_stg1_hold;[31:0];32'h7ffffff;R/W;;;PROT=wdt_wprotectb;;;;
0x0058;WDTCONFIG4;pclk;reset_n;;;reg_wdt_stg2_hold;[31:0];32'hfffff;R/W;;;PROT=wdt_wprotectb;;;;
0x005c;WDTCONFIG5;pclk;reset_n;;;reg_wdt_stg3_hold;[31:0];32'hfffff;R/W;;;PROT=wdt_wprotectb;;;;
0x0060;WDTFEED;pclk;reset_n;Not;;wdt_feed;[31:0];32'h0;WO;;;IO=O,hwr_wdtfeed;;;;
0x0064;WDTWPROTECT;pclk;reset_n;;;reg_wdt_wkey;[31:0];32'h50d83aa1;R/W;;;IO=I,wdt_wprotectb;;;;
0x0068;RTCCALICFG;pclk;reset_n;;;reg_rtc_cali_start;[31];1'h0;R/W;;;;;;;
;;;;;;reg_rtc_cali_max;[30:16];15'h1;R/W;;;;;;;
;;;;;;rtc_cali_rdy;[15];1'h0;RO;;;;;;;
;;;;;;reg_rtc_cali_clk_sel;[14:13];2'h1;R/W;;;;; 0: rtc slow clock; 1: clk_80m; 2: xtal_32k
;;;;;;reg_rtc_cali_start_cycling;[12];1'd1;R/W;;;;;;;
;;;;;;;[11:0];12'h0;RO;;;;;;;
0x006c;RTCCALICFG1;pclk;reset_n;;;rtc_cali_value;[31:7];25'h0;RO;;;;;;;
;;;;;;;[6:1];6'h0;RO;;;;;;;
;;;;;;rtc_cali_cycling_data_vld;[0];1'b0;RO;;;;;;;
0x0070;LACTCONFIG;pclk;reset_n;;;reg_lact_en;[31];1'h0;R/W;;;;;;;
;;;;;;reg_lact_increase;[30];1'h1;R/W;;;;;;;
;;;;;;reg_lact_autoreload;[29];1'h1;R/W;;;;;;;
;;;;;;reg_lact_divider;[28:13];16'h1;R/W;;;IO=O,hwr_lactconfig;;;;
;;;;;;reg_lact_edge_int_en;[12];1'h0;R/W;;;;;;;
;;;;;;reg_lact_level_int_en;[11];1'h0;R/W;;;;;;;
;;;;;;reg_lact_alarm_en;[10];1'h0;R/W;lact_int/1'd0;;;;;;
;;;;;;reg_lact_lac_en;[9];1'h1;R/W;;;;;;;
;;;;;;reg_lact_cpst_en;[8];1'h1;R/W;;;;;;;
;;;;;;reg_lact_rtc_only;[7];1'h0;R/W;;;;;;;
;;;;;;reg_lact_use_reftick;[6];1'd0;R/W;;;;;;;
;;;;;;;[5:0];6'h0;RO;;;;;;;
0x0074;LACTRTC;pclk;reset_n;;;reg_lact_rtc_step_len;[31:6];26'h0;R/W;;;;;;;
;;;;;;;[5:0];6'h0;RO;;;;;;;
0x0078;LACTLO;pclk;reset_n;;;lact_lo;[31:0];32'h0;RO;;;;;;;
0x007c;LACTHI;pclk;reset_n;;;lact_hi;[31:0];32'h0;RO;;;;;;;
0x0080;LACTUPDATE;pclk;reset_n;;;lact_update;[31:0];32'h0;WO;;;IO=O,hwr_lactupdate;;;;
0x0084;LACTALARMLO;pclk;reset_n;;;reg_lact_alarm_lo;[31:0];32'h0;R/W;;;IO=O,hwr_lactalarmlo;;;;
0x0088;LACTALARMHI;pclk;reset_n;;;reg_lact_alarm_hi;[31:0];32'h0;R/W;;;IO=O,hwr_lactalarmhi;;;;
0x008c;LACTLOADLO;pclk;reset_n;;;reg_lact_load_lo;[31:0];32'h0;R/W;;;;;;;
0x0090;LACTLOADHI;pclk;reset_n;;;reg_lact_load_hi;[31:0];32'h0;R/W;;;;;;;
0x0094;LACTLOAD;pclk;reset_n;;;lact_load;[31:0];32'h0;WO;;;IO=O,hwr_lactload;;;;
0x0098; INT_ENA_TIMERS; pclk; reset_n; Not;;; [31:4]; 28'h0; RO;;;;;;;
;;;; Not;; lact_int_ena; [3]; 1'h0; R/W;;;;;;;
;;;; Not;; wdt_int_ena; [2]; 1'h0; R/W;;;;;;;
;;;; Not;; t1_int_ena; [1]; 1'h0; R/W;;;;;;;
;;;; Not;; t0_int_ena; [0]; 1'h0; R/W;;;;;;;
0x009c; INT_RAW_TIMERS; pclk; reset_n; Not;;; [31:4]; 28'h0; RO;;;;;;;
;;;; Not;; lact_int_raw; [3]; 1'h0; RO; lact_int/1'd1; lact_int_clr/1'd0;IO=O,lact_int_raw;;;;
;;;; Not;; wdt_int_raw; [2]; 1'h0; RO; wdt_int/1'd1; wdt_int_clr/1'd0;IO=O,wdt_int_raw;;;;
;;;; Not;; t1_int_raw; [1]; 1'h0; RO; t1_int/1'd1; t1_int_clr/1'd0;IO=O,t1_int_raw;;;;
;;;; Not;; t0_int_raw; [0]; 1'h0; RO; t0_int/1'd1; t0_int_clr/1'd0;IO=O,t0_int_raw;;;;
0x00a0; INT_ST_TIMERS; pclk; reset_n; Not;;; [31:4]; 28'h0; RO;;;INT_ST;;;;
;;;; Not;; lact_int_st; [3]; 1'h0; RO;;;;;;;
;;;; Not;; wdt_int_st; [2]; 1'h0; RO;;;;;;;
;;;; Not;; t1_int_st; [1]; 1'h0; RO;;;;;;;
;;;; Not;; t0_int_st; [0]; 1'h0; RO;;;;;;;
0x00a4; INT_CLR_TIMERS; pclk; reset_n; Not;;; [31:4]; 28'h0; RO;;;;;;;
;;;; Not;; lact_int_clr; [3]; 1'h0; WO;;;;;;;
;;;; Not;; wdt_int_clr; [2]; 1'h0; WO;;;;;;;
;;;; Not;; t1_int_clr; [1]; 1'h0; WO;;;;;;;
;;;; Not;; t0_int_clr; [0]; 1'h0; WO;;;;;;;
0x00a8;RTCCALICFG2;pclk;reset_n;;;reg_rtc_cali_timeout_thres;[31:7];25'h1ffffff;R/W;;;;timeout if cali value counts over threshold;;;
;;;;;;reg_rtc_cali_timeout_rst_cnt;[6:3];4'd3;R/W;;;;Cycles that release calibration timeout reset;;;
;;;;;;;[2:1];2'h0;RO;;;;;;;
;;;;;;rtc_cali_timeout;[0];1'h0;RO;;;;timeout indicator;;;
0x00f8;NTIMERS_DATE;pclk;reset_n;;;;[31:28];4'h0;RO;;;;;;;
;;;;Not;;reg_ntimers_date;[27:0];28'h1810190;R/W;;;;;;;
0x00fc;REGCLK;pclk;reset_n;Not;;reg_clk_en;[31];1'h0;R/W;;;;;;;
;;;;;;;[30:0];31'h0;RO;;;;;;;
