# Command
```
iverilog -o a_out half_adder_module.v full_adder_module.v testbench.v
vvp a_out
```
