TimeQuest Timing Analyzer report for KPN_Fixed_Point
Wed May 10 18:51:23 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'adder_module:adder_2_inst|output_1[10]'
 15. Slow 1200mV 85C Model Hold: 'adder_module:adder_2_inst|output_1[10]'
 16. Slow 1200mV 85C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'adder_module:adder_2_inst|output_1[10]'
 28. Slow 1200mV 0C Model Hold: 'adder_module:adder_2_inst|output_1[10]'
 29. Slow 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Setup: 'adder_module:adder_2_inst|output_1[10]'
 40. Fast 1200mV 0C Model Hold: 'adder_module:adder_2_inst|output_1[10]'
 41. Fast 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Output Ports
 57. Unconstrained Output Ports
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; KPN_Fixed_Point                                     ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX150DF31C7                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.6%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; adder_module:adder_2_inst|output_1[10]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { adder_module:adder_2_inst|output_1[10] }       ;
; clk                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                          ;
; clock_divider_module:clk_inst|divcounter[23] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_module:clk_inst|divcounter[23] } ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                 ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 142.25 MHz ; 142.25 MHz      ; clock_divider_module:clk_inst|divcounter[23] ;      ;
; 180.7 MHz  ; 180.7 MHz       ; adder_module:adder_2_inst|output_1[10]       ;      ;
; 202.43 MHz ; 202.43 MHz      ; clk                                          ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                   ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -6.588 ; -528.316      ;
; clk                                          ; -3.940 ; -49.135       ;
; adder_module:adder_2_inst|output_1[10]       ; -2.267 ; -428.791      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_2_inst|output_1[10]       ; -0.985 ; -69.801       ;
; clock_divider_module:clk_inst|divcounter[23] ; 0.240  ; 0.000         ;
; clk                                          ; 0.635  ; 0.000         ;
+----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -39.000       ;
; clock_divider_module:clk_inst|divcounter[23] ; -2.693 ; -311.650      ;
; adder_module:adder_2_inst|output_1[10]       ; 0.231  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                          ;
+--------+------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                         ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -6.588 ; lcd_fifo:fifo_4_inst|array_reg~52  ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.922     ; 3.164      ;
; -6.525 ; lcd_fifo:fifo_4_inst|array_reg~149 ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.150     ; 2.873      ;
; -6.448 ; lcd_fifo:fifo_4_inst|array_reg~50  ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.766     ; 3.180      ;
; -6.428 ; lcd_fifo:fifo_4_inst|array_reg~147 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.991     ; 2.935      ;
; -6.364 ; lcd_fifo:fifo_4_inst|array_reg~148 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.927     ; 2.935      ;
; -6.338 ; lcd_fifo:fifo_4_inst|array_reg~52  ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.172     ; 3.164      ;
; -6.318 ; lcd_fifo:fifo_4_inst|array_reg~12  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.710     ; 3.106      ;
; -6.315 ; lcd_fifo:fifo_4_inst|array_reg~448 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.429     ; 3.384      ;
; -6.307 ; lcd_fifo:fifo_4_inst|array_reg~137 ; lcd_fifo:fifo_4_inst|output_1[3]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.110     ; 2.695      ;
; -6.307 ; lcd_fifo:fifo_4_inst|array_reg~57  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.776     ; 3.029      ;
; -6.275 ; lcd_fifo:fifo_4_inst|array_reg~149 ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.400     ; 2.873      ;
; -6.268 ; lcd_fifo:fifo_4_inst|array_reg~208 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.343     ; 3.423      ;
; -6.267 ; lcd_fifo:fifo_4_inst|array_reg~45  ; lcd_fifo:fifo_4_inst|output_1[1]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.774     ; 2.991      ;
; -6.253 ; lcd_fifo:fifo_4_inst|array_reg~10  ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.702     ; 3.049      ;
; -6.244 ; lcd_fifo:fifo_4_inst|array_reg~141 ; lcd_fifo:fifo_4_inst|output_1[7]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.122     ; 2.620      ;
; -6.243 ; lcd_fifo:fifo_4_inst|array_reg~87  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.109     ; 3.632      ;
; -6.238 ; lcd_fifo:fifo_4_inst|array_reg~58  ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.775     ; 2.961      ;
; -6.235 ; lcd_fifo:fifo_4_inst|array_reg~13  ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.547     ; 3.186      ;
; -6.223 ; lcd_fifo:fifo_4_inst|array_reg~0   ; lcd_fifo:fifo_4_inst|output_1[1]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.705     ; 3.016      ;
; -6.198 ; lcd_fifo:fifo_4_inst|array_reg~50  ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.016     ; 3.180      ;
; -6.191 ; lcd_fifo:fifo_4_inst|array_reg~7   ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.531     ; 3.158      ;
; -6.190 ; lcd_fifo:fifo_4_inst|array_reg~14  ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.515     ; 3.173      ;
; -6.189 ; lcd_fifo:fifo_4_inst|array_reg~140 ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.144     ; 2.543      ;
; -6.178 ; lcd_fifo:fifo_4_inst|array_reg~147 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.241     ; 2.935      ;
; -6.170 ; lcd_fifo:fifo_4_inst|array_reg~59  ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.763     ; 2.905      ;
; -6.162 ; lcd_fifo:fifo_4_inst|array_reg~11  ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.706     ; 2.954      ;
; -6.157 ; lcd_fifo:fifo_4_inst|array_reg~56  ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.772     ; 2.883      ;
; -6.142 ; lcd_fifo:fifo_4_inst|array_reg~145 ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.993     ; 2.647      ;
; -6.141 ; lcd_fifo:fifo_4_inst|array_reg~146 ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.964     ; 2.675      ;
; -6.133 ; lcd_fifo:fifo_4_inst|array_reg~4   ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.709     ; 2.922      ;
; -6.133 ; lcd_fifo:fifo_4_inst|array_reg~314 ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.316     ; 3.315      ;
; -6.131 ; lcd_fifo:fifo_4_inst|array_reg~139 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.138     ; 2.491      ;
; -6.127 ; lcd_fifo:fifo_4_inst|array_reg~9   ; lcd_fifo:fifo_4_inst|output_1[10]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.530     ; 3.095      ;
; -6.114 ; lcd_fifo:fifo_4_inst|array_reg~148 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.177     ; 2.935      ;
; -6.112 ; lcd_fifo:fifo_4_inst|array_reg~143 ; lcd_fifo:fifo_4_inst|output_1[9]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.152     ; 2.458      ;
; -6.106 ; lcd_fifo:fifo_4_inst|array_reg~223 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.756     ; 3.848      ;
; -6.105 ; lcd_fifo:fifo_4_inst|array_reg~55  ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.770     ; 2.833      ;
; -6.104 ; lcd_fifo:fifo_4_inst|array_reg~289 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.612     ; 2.990      ;
; -6.093 ; lcd_fifo:fifo_4_inst|array_reg~440 ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.566     ; 3.025      ;
; -6.076 ; lcd_fifo:fifo_4_inst|array_reg~403 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.031     ; 3.543      ;
; -6.074 ; lcd_fifo:fifo_4_inst|array_reg~51  ; lcd_fifo:fifo_4_inst|output_1[7]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.782     ; 2.790      ;
; -6.068 ; lcd_fifo:fifo_4_inst|array_reg~12  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.960     ; 3.106      ;
; -6.065 ; lcd_fifo:fifo_4_inst|array_reg~448 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.679     ; 3.384      ;
; -6.059 ; lcd_fifo:fifo_4_inst|array_reg~144 ; lcd_fifo:fifo_4_inst|output_1[10]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.108     ; 2.449      ;
; -6.057 ; lcd_fifo:fifo_4_inst|array_reg~137 ; lcd_fifo:fifo_4_inst|output_1[3]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.360     ; 2.695      ;
; -6.057 ; lcd_fifo:fifo_4_inst|array_reg~57  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.026     ; 3.029      ;
; -6.031 ; lcd_fifo:fifo_4_inst|array_reg~290 ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.616     ; 2.913      ;
; -6.030 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.347      ; 7.375      ;
; -6.023 ; lcd_fifo:fifo_4_inst|array_reg~5   ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.696     ; 2.825      ;
; -6.023 ; lcd_fifo:fifo_4_inst|array_reg~6   ; lcd_fifo:fifo_4_inst|output_1[7]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.546     ; 2.975      ;
; -6.018 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.347      ; 7.363      ;
; -6.018 ; lcd_fifo:fifo_4_inst|array_reg~208 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.593     ; 3.423      ;
; -6.017 ; lcd_fifo:fifo_4_inst|array_reg~45  ; lcd_fifo:fifo_4_inst|output_1[1]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.024     ; 2.991      ;
; -6.003 ; lcd_fifo:fifo_4_inst|array_reg~10  ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.952     ; 3.049      ;
; -6.003 ; lcd_fifo:fifo_4_inst|array_reg~2   ; lcd_fifo:fifo_4_inst|output_1[3]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.680     ; 2.821      ;
; -6.002 ; lcd_fifo:fifo_4_inst|array_reg~401 ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.995     ; 3.505      ;
; -5.996 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.347      ; 7.341      ;
; -5.994 ; lcd_fifo:fifo_4_inst|array_reg~141 ; lcd_fifo:fifo_4_inst|output_1[7]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.372     ; 2.620      ;
; -5.993 ; lcd_fifo:fifo_4_inst|array_reg~87  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.359     ; 3.632      ;
; -5.988 ; lcd_fifo:fifo_4_inst|array_reg~58  ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.025     ; 2.961      ;
; -5.988 ; lcd_fifo:fifo_4_inst|array_reg~49  ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.777     ; 2.709      ;
; -5.985 ; lcd_fifo:fifo_4_inst|array_reg~13  ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.797     ; 3.186      ;
; -5.976 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.347      ; 7.321      ;
; -5.973 ; lcd_fifo:fifo_4_inst|array_reg~0   ; lcd_fifo:fifo_4_inst|output_1[1]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.955     ; 3.016      ;
; -5.972 ; lcd_fifo:fifo_4_inst|array_reg~433 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.296     ; 3.174      ;
; -5.963 ; lcd_fifo:fifo_4_inst|array_reg~177 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.618     ; 2.843      ;
; -5.961 ; lcd_fifo:fifo_4_inst|array_reg~46  ; lcd_fifo:fifo_4_inst|output_1[2]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.743     ; 2.716      ;
; -5.958 ; lcd_fifo:fifo_4_inst|array_reg~252 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.262     ; 3.194      ;
; -5.958 ; lcd_fifo:fifo_4_inst|array_reg~296 ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.757     ; 2.699      ;
; -5.952 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.300      ; 7.250      ;
; -5.949 ; lcd_fifo:fifo_4_inst|array_reg~292 ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.542     ; 2.905      ;
; -5.946 ; lcd_fifo:fifo_4_inst|array_reg~447 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.411     ; 3.033      ;
; -5.942 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.349      ; 7.289      ;
; -5.941 ; lcd_fifo:fifo_4_inst|array_reg~7   ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.781     ; 3.158      ;
; -5.940 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.300      ; 7.238      ;
; -5.940 ; lcd_fifo:fifo_4_inst|array_reg~14  ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.765     ; 3.173      ;
; -5.939 ; lcd_fifo:fifo_4_inst|array_reg~140 ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.394     ; 2.543      ;
; -5.935 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.349      ; 7.282      ;
; -5.930 ; lcd_fifo:fifo_4_inst|array_reg~358 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.399     ; 3.029      ;
; -5.920 ; lcd_fifo:fifo_4_inst|array_reg~59  ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.013     ; 2.905      ;
; -5.919 ; lcd_fifo:fifo_4_inst|array_reg~1   ; lcd_fifo:fifo_4_inst|output_1[2]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.517     ; 2.900      ;
; -5.918 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.300      ; 7.216      ;
; -5.914 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.349      ; 7.261      ;
; -5.912 ; lcd_fifo:fifo_4_inst|array_reg~11  ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.956     ; 2.954      ;
; -5.907 ; lcd_fifo:fifo_4_inst|array_reg~56  ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.022     ; 2.883      ;
; -5.904 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.349      ; 7.251      ;
; -5.898 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.300      ; 7.196      ;
; -5.896 ; lcd_fifo:fifo_4_inst|array_reg~304 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.172     ; 3.222      ;
; -5.892 ; lcd_fifo:fifo_4_inst|array_reg~145 ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.243     ; 2.647      ;
; -5.891 ; lcd_fifo:fifo_4_inst|array_reg~146 ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.214     ; 2.675      ;
; -5.886 ; lcd_fifo:fifo_4_inst|array_reg~78  ; lcd_fifo:fifo_4_inst|output_1[4]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.098     ; 3.286      ;
; -5.886 ; lcd_fifo:fifo_4_inst|array_reg~136 ; lcd_fifo:fifo_4_inst|output_1[2]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.962     ; 2.422      ;
; -5.885 ; lcd_fifo:fifo_4_inst|array_reg~53  ; lcd_fifo:fifo_4_inst|output_1[9]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.763     ; 2.620      ;
; -5.883 ; lcd_fifo:fifo_4_inst|array_reg~4   ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.959     ; 2.922      ;
; -5.883 ; lcd_fifo:fifo_4_inst|array_reg~314 ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.566     ; 3.315      ;
; -5.881 ; lcd_fifo:fifo_4_inst|array_reg~139 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.388     ; 2.491      ;
; -5.878 ; lcd_fifo:fifo_4_inst|array_reg~138 ; lcd_fifo:fifo_4_inst|output_1[4]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.916     ; 2.460      ;
; -5.877 ; lcd_fifo:fifo_4_inst|array_reg~9   ; lcd_fifo:fifo_4_inst|output_1[10]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.780     ; 3.095      ;
; -5.877 ; lcd_fifo:fifo_4_inst|array_reg~349 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.398     ; 2.977      ;
; -5.875 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.349      ; 7.222      ;
+--------+------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.940 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.847      ;
; -3.871 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.778      ;
; -3.806 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.713      ;
; -3.733 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.640      ;
; -3.662 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.569      ;
; -3.612 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.519      ;
; -3.531 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.438      ;
; -3.483 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.390      ;
; -3.414 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.321      ;
; -3.344 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.251      ;
; -3.279 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.186      ;
; -3.211 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.118      ;
; -3.180 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.087      ;
; -3.148 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.054      ;
; -3.085 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.991      ;
; -3.084 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.990      ;
; -3.084 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.990      ;
; -3.084 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.990      ;
; -3.084 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.990      ;
; -3.073 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.979      ;
; -3.073 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.979      ;
; -3.073 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.979      ;
; -3.042 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.948      ;
; -3.040 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.946      ;
; -3.039 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.945      ;
; -2.957 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.863      ;
; -2.938 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.845      ;
; -2.938 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.845      ;
; -2.938 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.845      ;
; -2.938 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.845      ;
; -2.927 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.834      ;
; -2.927 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.834      ;
; -2.927 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.834      ;
; -2.896 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.803      ;
; -2.894 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.801      ;
; -2.893 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.800      ;
; -2.885 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.791      ;
; -2.817 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.723      ;
; -2.811 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.718      ;
; -2.754 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.660      ;
; -2.726 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.633      ;
; -2.690 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.596      ;
; -2.690 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.597      ;
; -2.690 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.597      ;
; -2.690 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.597      ;
; -2.690 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.597      ;
; -2.679 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.586      ;
; -2.679 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.586      ;
; -2.679 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.586      ;
; -2.673 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.580      ;
; -2.648 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.555      ;
; -2.646 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.553      ;
; -2.645 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.552      ;
; -2.597 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.504      ;
; -2.594 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.501      ;
; -2.594 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.501      ;
; -2.592 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.499      ;
; -2.581 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.488      ;
; -2.580 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.487      ;
; -2.552 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.459      ;
; -2.527 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.434      ;
; -2.527 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.434      ;
; -2.518 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.425      ;
; -2.511 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.418      ;
; -2.511 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.418      ;
; -2.511 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.418      ;
; -2.494 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.401      ;
; -2.494 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.401      ;
; -2.493 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.400      ;
; -2.481 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.388      ;
; -2.481 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.388      ;
; -2.458 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.365      ;
; -2.452 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.359      ;
; -2.444 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.351      ;
; -2.444 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.351      ;
; -2.444 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.351      ;
; -2.424 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.331      ;
; -2.423 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.330      ;
; -2.423 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.330      ;
; -2.398 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.305      ;
; -2.398 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.305      ;
; -2.398 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.305      ;
; -2.390 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.297      ;
; -2.390 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.297      ;
; -2.380 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.287      ;
; -2.340 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.246      ;
; -2.340 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.246      ;
; -2.337 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.244      ;
; -2.337 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.244      ;
; -2.336 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.243      ;
; -2.332 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.238      ;
; -2.331 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.237      ;
; -2.321 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.228      ;
; -2.314 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.221      ;
; -2.311 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.218      ;
; -2.310 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.217      ;
; -2.307 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.214      ;
; -2.307 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.214      ;
; -2.307 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.214      ;
; -2.284 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.191      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adder_module:adder_2_inst|output_1[10]'                                                                                                                                    ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.267 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~370 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.173      ; 5.836      ;
; -2.237 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~193 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.775      ; 6.630      ;
; -2.212 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~102 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.121      ; 5.490      ;
; -2.129 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~184 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.624      ; 6.376      ;
; -2.102 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~192 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.474      ; 6.198      ;
; -2.094 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.267      ; 5.978      ;
; -2.070 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~181 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.469      ; 6.160      ;
; -2.000 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.879      ; 6.500      ;
; -1.975 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~126 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.185      ; 6.777      ;
; -1.966 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~100 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.364      ; 5.953      ;
; -1.959 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~370 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.981      ; 5.836      ;
; -1.955 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~463 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.499      ; 6.064      ;
; -1.955 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~129 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.455      ; 7.035      ;
; -1.929 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~193 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.583      ; 6.630      ;
; -1.914 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~188 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.763      ; 6.300      ;
; -1.904 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~102 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.929      ; 5.490      ;
; -1.899 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~194 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.252      ; 6.947      ;
; -1.885 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~103 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.414      ; 6.089      ;
; -1.882 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~190 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.747      ; 6.254      ;
; -1.878 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~462 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.174      ; 5.666      ;
; -1.850 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~451 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.149      ; 5.610      ;
; -1.837 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~454 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.299      ; 5.926      ;
; -1.835 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~133 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.013      ; 6.638      ;
; -1.826 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~183 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.467      ; 5.915      ;
; -1.821 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~184 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.432      ; 6.376      ;
; -1.803 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~95  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.343      ; 5.475      ;
; -1.798 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~28  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 1.620      ; 2.593      ;
; -1.794 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~192 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.282      ; 6.198      ;
; -1.787 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~455 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.154      ; 5.551      ;
; -1.786 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.075      ; 5.978      ;
; -1.783 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~125 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.744      ; 6.150      ;
; -1.779 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~460 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.423      ; 5.817      ;
; -1.772 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~130 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.111      ; 6.370      ;
; -1.762 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~464 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.921      ; 6.293      ;
; -1.762 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~181 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.277      ; 6.160      ;
; -1.751 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~180 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.540      ; 6.080      ;
; -1.742 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~120 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.901      ; 6.123      ;
; -1.729 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~450 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.191      ; 5.530      ;
; -1.702 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~364 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.076      ; 5.940      ;
; -1.699 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~189 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.396      ; 6.890      ;
; -1.696 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~101 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.357      ; 5.676      ;
; -1.695 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~185 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.489      ; 5.982      ;
; -1.694 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~187 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.419      ; 5.911      ;
; -1.692 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.687      ; 6.500      ;
; -1.689 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~459 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.892      ; 6.197      ;
; -1.678 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~456 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.646      ; 5.934      ;
; -1.678 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~127 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.657      ; 6.133      ;
; -1.669 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~99  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.993      ; 6.468      ;
; -1.667 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~126 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.993      ; 6.777      ;
; -1.664 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~186 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.114      ; 6.584      ;
; -1.658 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~100 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.172      ; 5.953      ;
; -1.649 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~132 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.713      ; 6.160      ;
; -1.647 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~463 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.307      ; 6.064      ;
; -1.647 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~129 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 5.263      ; 7.035      ;
; -1.606 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~188 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.571      ; 6.300      ;
; -1.604 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~96  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.839      ; 6.132      ;
; -1.594 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~119 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 1.966      ; 2.735      ;
; -1.591 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~194 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 5.060      ; 6.947      ;
; -1.590 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~97  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.345      ; 5.626      ;
; -1.579 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~134 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.615      ; 7.000      ;
; -1.577 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~103 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.222      ; 6.089      ;
; -1.574 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~190 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.555      ; 6.254      ;
; -1.573 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~92  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.093      ; 5.463      ;
; -1.570 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~462 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.982      ; 5.666      ;
; -1.568 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~191 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.729      ; 6.096      ;
; -1.555 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~306 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 6.042      ; 5.968      ;
; -1.548 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~461 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.430      ; 5.596      ;
; -1.548 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~458 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.440      ; 5.603      ;
; -1.545 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~182 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.468      ; 5.811      ;
; -1.542 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~451 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.957      ; 5.610      ;
; -1.534 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~123 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.674      ; 6.005      ;
; -1.529 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~454 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.107      ; 5.926      ;
; -1.527 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~128 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.971      ; 6.297      ;
; -1.527 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~22  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 1.691      ; 2.698      ;
; -1.527 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~133 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.821      ; 6.638      ;
; -1.518 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~183 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.275      ; 5.915      ;
; -1.517 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~91  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.090      ; 5.402      ;
; -1.507 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~131 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.973      ; 6.270      ;
; -1.495 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~95  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.151      ; 5.475      ;
; -1.490 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~28  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 1.428      ; 2.593      ;
; -1.486 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~104 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.135      ; 6.290      ;
; -1.481 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~457 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.122      ; 5.402      ;
; -1.479 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~455 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.962      ; 5.551      ;
; -1.475 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~125 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.552      ; 6.150      ;
; -1.471 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~460 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.231      ; 5.817      ;
; -1.466 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~90  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.292      ; 5.564      ;
; -1.464 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~130 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.919      ; 6.370      ;
; -1.454 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~464 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.729      ; 6.293      ;
; -1.452 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~93  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.225      ; 5.481      ;
; -1.443 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~180 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.348      ; 6.080      ;
; -1.442 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~98  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.377      ; 5.616      ;
; -1.435 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~199 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.737      ; 6.787      ;
; -1.434 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~120 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.709      ; 6.123      ;
; -1.432 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~74  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 1.527      ; 2.575      ;
; -1.429 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~121 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.861      ; 6.094      ;
; -1.421 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~450 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.999      ; 5.530      ;
; -1.408 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~388 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.954      ; 6.977      ;
; -1.394 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~364 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.884      ; 5.940      ;
; -1.391 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~189 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 5.204      ; 6.890      ;
; -1.390 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~122 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.705      ; 5.893      ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adder_module:adder_2_inst|output_1[10]'                                                                                                                                     ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.985 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~137 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.689      ; 5.704      ;
; -0.953 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~143 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.998      ; 6.045      ;
; -0.833 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~287 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.331      ; 5.498      ;
; -0.801 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~305 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.925      ; 5.124      ;
; -0.796 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~302 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.887      ; 5.091      ;
; -0.789 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~140 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.725      ; 5.936      ;
; -0.788 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~137 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.972      ; 5.704      ;
; -0.783 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~56  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.602      ; 5.819      ;
; -0.782 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~52  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.473      ; 5.691      ;
; -0.775 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~149 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 7.465      ; 6.690      ;
; -0.756 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~143 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.281      ; 6.045      ;
; -0.752 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~0   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.317      ; 5.565      ;
; -0.741 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~309 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.754      ; 6.013      ;
; -0.720 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~51  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.806      ; 6.086      ;
; -0.719 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~144 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 7.398      ; 6.679      ;
; -0.715 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~135 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.576      ; 5.861      ;
; -0.713 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~11  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.536      ; 5.823      ;
; -0.705 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~45  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.386      ; 5.681      ;
; -0.701 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~311 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.170      ; 5.469      ;
; -0.700 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.735      ; 5.035      ;
; -0.695 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~2   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.259      ; 5.564      ;
; -0.690 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~47  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.325      ; 5.635      ;
; -0.680 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~141 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 7.146      ; 6.466      ;
; -0.655 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~142 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.478      ; 5.823      ;
; -0.636 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~287 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.614      ; 5.498      ;
; -0.636 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~314 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.631      ; 5.995      ;
; -0.625 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.587      ; 5.962      ;
; -0.618 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~46  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.324      ; 5.706      ;
; -0.617 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~146 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.794      ; 6.177      ;
; -0.612 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~145 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.802      ; 6.190      ;
; -0.612 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~59  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 7.078      ; 6.466      ;
; -0.611 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~48  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.326      ; 5.715      ;
; -0.609 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~139 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.855      ; 6.246      ;
; -0.604 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~305 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.208      ; 5.124      ;
; -0.602 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~10  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.511      ; 5.909      ;
; -0.599 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~302 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.170      ; 5.091      ;
; -0.596 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~308 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.995      ; 5.399      ;
; -0.592 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~140 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.008      ; 5.936      ;
; -0.588 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~53  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.609      ; 6.021      ;
; -0.586 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~56  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.885      ; 5.819      ;
; -0.585 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~52  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.756      ; 5.691      ;
; -0.583 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~50  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.347      ; 5.764      ;
; -0.582 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~347 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.088      ; 5.506      ;
; -0.578 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~149 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.748      ; 6.690      ;
; -0.578 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~335 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.892      ; 5.314      ;
; -0.567 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~138 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.495      ; 5.928      ;
; -0.561 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~353 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.232      ; 5.671      ;
; -0.559 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~310 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.993      ; 5.434      ;
; -0.559 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~136 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.543      ; 5.984      ;
; -0.557 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~288 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.142      ; 5.585      ;
; -0.555 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~0   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.600      ; 5.565      ;
; -0.548 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~54  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 7.055      ; 6.507      ;
; -0.544 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~309 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.037      ; 6.013      ;
; -0.540 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~306 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.195      ; 5.655      ;
; -0.535 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~55  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.579      ; 6.044      ;
; -0.533 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~176 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.431      ; 5.898      ;
; -0.529 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~57  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.351      ; 5.822      ;
; -0.527 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~173 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.440      ; 5.913      ;
; -0.525 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~147 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.566      ; 6.041      ;
; -0.523 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~51  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.089      ; 6.086      ;
; -0.523 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~172 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.127      ; 5.604      ;
; -0.522 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~144 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.681      ; 6.679      ;
; -0.521 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~300 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.796      ; 5.275      ;
; -0.519 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~292 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.093      ; 5.574      ;
; -0.518 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~135 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.859      ; 5.861      ;
; -0.516 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~11  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.819      ; 5.823      ;
; -0.515 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~168 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.143      ; 5.628      ;
; -0.513 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~5   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.277      ; 5.764      ;
; -0.512 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~348 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.090      ; 5.578      ;
; -0.509 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.197      ; 5.688      ;
; -0.508 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~45  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.669      ; 5.681      ;
; -0.504 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~311 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.453      ; 5.469      ;
; -0.503 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.018      ; 5.035      ;
; -0.498 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~2   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.542      ; 5.564      ;
; -0.493 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~47  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.608      ; 5.635      ;
; -0.493 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~312 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.746      ; 5.253      ;
; -0.485 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~6   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.570      ; 6.085      ;
; -0.483 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~141 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.429      ; 6.466      ;
; -0.479 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~294 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.884      ; 6.405      ;
; -0.475 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~291 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.606      ; 6.131      ;
; -0.464 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~12  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.285      ; 5.821      ;
; -0.459 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~285 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.214      ; 5.755      ;
; -0.458 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~142 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.761      ; 5.823      ;
; -0.458 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~293 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.409      ; 5.951      ;
; -0.457 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~346 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.098      ; 5.641      ;
; -0.456 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~167 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.017      ; 5.561      ;
; -0.446 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~171 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.624      ; 6.178      ;
; -0.441 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~286 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.152      ; 5.711      ;
; -0.439 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~314 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.914      ; 5.995      ;
; -0.434 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~330 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.778      ; 5.344      ;
; -0.433 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~352 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.078      ; 5.645      ;
; -0.432 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~301 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.737      ; 5.305      ;
; -0.432 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~467 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.930      ; 5.498      ;
; -0.428 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.870      ; 5.962      ;
; -0.421 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~46  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.607      ; 5.706      ;
; -0.420 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~146 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.077      ; 6.177      ;
; -0.419 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~354 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.833      ; 6.414      ;
; -0.416 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~297 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.150      ; 5.734      ;
; -0.415 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~145 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.085      ; 6.190      ;
; -0.415 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~59  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.361      ; 6.466      ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                                           ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.240 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.532      ; 1.958      ;
; 0.371 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.534      ; 2.091      ;
; 0.371 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.534      ; 2.091      ;
; 0.392 ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|enable                                                            ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|rs                                                                ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[0]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|point_counter[1]                                                  ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|point_counter[0]                                                  ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                  ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|write_address                                                     ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|start_writing_result                                              ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.397 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.674      ;
; 0.398 ; lcd_module:write_to_lcd_inst|up_counter[2]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.674      ;
; 0.418 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.534      ; 2.138      ;
; 0.440 ; lcd_module:write_to_lcd_inst|already_read                                                      ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; lcd_fifo:fifo_4_inst|full_reg                                                                  ; lcd_fifo:fifo_4_inst|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; lcd_fifo:fifo_4_inst|w_ptr_reg[4]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.442 ; lcd_module:write_to_lcd_inst|write_address                                                     ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.718      ;
; 0.446 ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.723      ;
; 0.455 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                  ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.731      ;
; 0.511 ; queue_module:queue_2_inst|output_1[0]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.457      ; 1.190      ;
; 0.516 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.536      ; 2.238      ;
; 0.522 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.536      ; 2.244      ;
; 0.540 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.536      ; 2.262      ;
; 0.542 ; lcd_fifo:fifo_4_inst|w_ptr_reg[1]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.777      ;
; 0.542 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.536      ; 2.264      ;
; 0.567 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.534      ; 2.287      ;
; 0.568 ; queue_module:queue_2_inst|output_1[2]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.457      ; 1.247      ;
; 0.583 ; queue_module:queue_2_inst|output_1[1]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.457      ; 1.262      ;
; 0.588 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.533      ; 2.307      ;
; 0.592 ; queue_module:queue_2_inst|output_1[7]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.457      ; 1.271      ;
; 0.603 ; lcd_module:write_to_lcd_inst|up_counter[2]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.879      ;
; 0.607 ; queue_module:queue_2_inst|output_1[5]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.457      ; 1.286      ;
; 0.613 ; adder_module:adder_1_inst|output_1[1]                                                          ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.456      ; 1.291      ;
; 0.614 ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.890      ;
; 0.619 ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.895      ;
; 0.619 ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.895      ;
; 0.620 ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.896      ;
; 0.621 ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.897      ;
; 0.627 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.903      ;
; 0.639 ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.874      ;
; 0.647 ; adder_module:adder_1_inst|output_1[2]                                                          ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.456      ; 1.325      ;
; 0.653 ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.449      ; 1.324      ;
; 0.655 ; queue_module:queue_1_inst|r_ptr_reg[4]                                                         ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.932      ;
; 0.655 ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.932      ;
; 0.657 ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.449      ; 1.328      ;
; 0.659 ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.449      ; 1.330      ;
; 0.662 ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.937      ;
; 0.669 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.449      ; 1.340      ;
; 0.671 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.948      ;
; 0.673 ; lcd_fifo:fifo_4_inst|r_ptr_reg[1]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.950      ;
; 0.677 ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.954      ;
; 0.677 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.954      ;
; 0.680 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.449      ; 1.351      ;
; 0.681 ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.958      ;
; 0.682 ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.959      ;
; 0.685 ; queue_module:queue_1_inst|r_ptr_reg[4]                                                         ; queue_module:queue_2_inst|output_1[2]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 0.962      ;
; 0.686 ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.450      ; 1.358      ;
; 0.694 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.533      ; 2.413      ;
; 0.699 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.533      ; 2.418      ;
; 0.700 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.533      ; 2.419      ;
; 0.736 ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.012      ;
; 0.737 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.534      ; 2.457      ;
; 0.751 ; lcd_fifo:fifo_4_inst|w_ptr_reg[0]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.986      ;
; 0.772 ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.048      ;
; 0.780 ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.056      ;
; 0.783 ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.059      ;
; 0.785 ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.061      ;
; 0.792 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 1.069      ;
; 0.801 ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[0]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.077      ;
; 0.806 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0 ; adder_module:adder_1_inst|output_1[0]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.193      ; 1.185      ;
; 0.810 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[4]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.690      ; 2.938      ;
; 0.810 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[0]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.690      ; 2.938      ;
; 0.810 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[1]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.690      ; 2.938      ;
; 0.810 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.690      ; 2.938      ;
; 0.810 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.690      ; 2.938      ;
; 0.816 ; queue_module:queue_1_inst|r_ptr_reg[3]                                                         ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 1.093      ;
; 0.821 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.097      ;
; 0.850 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.533      ; 2.569      ;
; 0.852 ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.087      ; 1.125      ;
; 0.854 ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 1.131      ;
; 0.855 ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.449      ; 1.526      ;
; 0.867 ; lcd_fifo:fifo_4_inst|w_ptr_reg[0]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 1.102      ;
; 0.880 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_from_fifo[0]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.535      ; 2.601      ;
; 0.883 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.536      ; 2.605      ;
; 0.884 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.537      ; 2.607      ;
; 0.893 ; lcd_module:write_to_lcd_inst|point_counter[0]                                                  ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.169      ;
; 0.895 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.537      ; 2.618      ;
; 0.896 ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.171      ;
; 0.901 ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.450      ; 1.573      ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.635 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.912      ;
; 0.638 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.915      ;
; 0.648 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.926      ;
; 0.648 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.926      ;
; 0.648 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.925      ;
; 0.648 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.925      ;
; 0.649 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.927      ;
; 0.649 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.926      ;
; 0.649 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.926      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.929      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.929      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.928      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.928      ;
; 0.674 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.951      ;
; 0.952 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.229      ;
; 0.965 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.243      ;
; 0.965 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.243      ;
; 0.965 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.242      ;
; 0.966 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.243      ;
; 0.967 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.245      ;
; 0.967 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.244      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.255      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.256      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.255      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.255      ;
; 0.979 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.257      ;
; 0.980 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.257      ;
; 0.982 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.260      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.260      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.260      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.260      ;
; 0.984 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.262      ;
; 0.985 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.262      ;
; 0.994 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.272      ;
; 0.995 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.273      ;
; 0.995 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.273      ;
; 0.997 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.274      ;
; 1.073 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.350      ;
; 1.087 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.364      ;
; 1.087 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.365      ;
; 1.088 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.365      ;
; 1.088 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.366      ;
; 1.088 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.365      ;
; 1.091 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.369      ;
; 1.092 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.370      ;
; 1.092 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.369      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.370      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.370      ;
; 1.095 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.373      ;
; 1.097 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.374      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.381      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.382      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.381      ;
; 1.106 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.383      ;
; 1.107 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.385      ;
; 1.109 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.387      ;
; 1.109 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.386      ;
; 1.110 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.388      ;
; 1.123 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.400      ;
; 1.141 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.419      ;
; 1.213 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.490      ;
; 1.214 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.491      ;
; 1.214 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.492      ;
; 1.214 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.491      ;
; 1.216 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.494      ;
; 1.217 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.495      ;
; 1.217 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.494      ;
; 1.218 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.495      ;
; 1.218 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.496      ;
; 1.218 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.495      ;
; 1.219 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.497      ;
; 1.222 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.499      ;
; 1.222 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.500      ;
; 1.228 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.506      ;
; 1.230 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.507      ;
; 1.234 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.512      ;
; 1.260 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.538      ;
; 1.282 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.559      ;
; 1.283 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.560      ;
; 1.309 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.587      ;
; 1.310 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.587      ;
; 1.311 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.588      ;
; 1.312 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.590      ;
; 1.314 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.591      ;
; 1.315 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.592      ;
; 1.325 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.602      ;
; 1.326 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.604      ;
; 1.330 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.607      ;
; 1.335 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.612      ;
; 1.338 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.616      ;
; 1.339 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.616      ;
; 1.342 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.620      ;
; 1.343 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.621      ;
; 1.343 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.621      ;
; 1.343 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.620      ;
; 1.344 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.621      ;
; 1.347 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.625      ;
; 1.347 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.625      ;
; 1.354 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.632      ;
; 1.355 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.633      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                  ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 156.81 MHz ; 156.81 MHz      ; clock_divider_module:clk_inst|divcounter[23] ;      ;
; 184.71 MHz ; 184.71 MHz      ; adder_module:adder_2_inst|output_1[10]       ;      ;
; 223.36 MHz ; 223.36 MHz      ; clk                                          ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -5.931 ; -466.651      ;
; clk                                          ; -3.477 ; -42.025       ;
; adder_module:adder_2_inst|output_1[10]       ; -2.207 ; -415.616      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_2_inst|output_1[10]       ; -0.921 ; -65.489       ;
; clock_divider_module:clk_inst|divcounter[23] ; 0.231  ; 0.000         ;
; clk                                          ; 0.582  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -39.000       ;
; clock_divider_module:clk_inst|divcounter[23] ; -2.649 ; -309.450      ;
; adder_module:adder_2_inst|output_1[10]       ; 0.280  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                           ;
+--------+------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                         ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -5.931 ; lcd_fifo:fifo_4_inst|array_reg~52  ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.479     ; 2.951      ;
; -5.854 ; lcd_fifo:fifo_4_inst|array_reg~149 ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.680     ; 2.673      ;
; -5.779 ; lcd_fifo:fifo_4_inst|array_reg~147 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.539     ; 2.739      ;
; -5.724 ; lcd_fifo:fifo_4_inst|array_reg~148 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.482     ; 2.741      ;
; -5.697 ; lcd_fifo:fifo_4_inst|array_reg~50  ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.339     ; 2.857      ;
; -5.695 ; lcd_fifo:fifo_4_inst|array_reg~448 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.039     ; 3.155      ;
; -5.680 ; lcd_fifo:fifo_4_inst|array_reg~52  ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.728     ; 2.951      ;
; -5.663 ; lcd_fifo:fifo_4_inst|array_reg~208 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.972     ; 3.190      ;
; -5.649 ; lcd_fifo:fifo_4_inst|array_reg~12  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.286     ; 2.862      ;
; -5.648 ; lcd_fifo:fifo_4_inst|array_reg~137 ; lcd_fifo:fifo_4_inst|output_1[3]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.648     ; 2.499      ;
; -5.629 ; lcd_fifo:fifo_4_inst|array_reg~45  ; lcd_fifo:fifo_4_inst|output_1[1]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.347     ; 2.781      ;
; -5.608 ; lcd_fifo:fifo_4_inst|array_reg~58  ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.347     ; 2.760      ;
; -5.607 ; lcd_fifo:fifo_4_inst|array_reg~57  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.349     ; 2.757      ;
; -5.603 ; lcd_fifo:fifo_4_inst|array_reg~149 ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.929     ; 2.673      ;
; -5.603 ; lcd_fifo:fifo_4_inst|array_reg~141 ; lcd_fifo:fifo_4_inst|output_1[7]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.661     ; 2.441      ;
; -5.600 ; lcd_fifo:fifo_4_inst|array_reg~13  ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.136     ; 2.963      ;
; -5.595 ; lcd_fifo:fifo_4_inst|array_reg~10  ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.277     ; 2.817      ;
; -5.581 ; lcd_fifo:fifo_4_inst|array_reg~87  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.735     ; 3.345      ;
; -5.567 ; lcd_fifo:fifo_4_inst|array_reg~0   ; lcd_fifo:fifo_4_inst|output_1[1]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.282     ; 2.784      ;
; -5.550 ; lcd_fifo:fifo_4_inst|array_reg~7   ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.119     ; 2.930      ;
; -5.528 ; lcd_fifo:fifo_4_inst|array_reg~147 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.788     ; 2.739      ;
; -5.524 ; lcd_fifo:fifo_4_inst|array_reg~59  ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.335     ; 2.688      ;
; -5.514 ; lcd_fifo:fifo_4_inst|array_reg~145 ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.540     ; 2.473      ;
; -5.512 ; lcd_fifo:fifo_4_inst|array_reg~14  ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.104     ; 2.907      ;
; -5.505 ; lcd_fifo:fifo_4_inst|array_reg~146 ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.516     ; 2.488      ;
; -5.488 ; lcd_fifo:fifo_4_inst|array_reg~440 ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.162     ; 2.825      ;
; -5.488 ; lcd_fifo:fifo_4_inst|array_reg~11  ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.280     ; 2.707      ;
; -5.481 ; lcd_fifo:fifo_4_inst|array_reg~139 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.677     ; 2.303      ;
; -5.476 ; lcd_fifo:fifo_4_inst|array_reg~4   ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.284     ; 2.691      ;
; -5.473 ; lcd_fifo:fifo_4_inst|array_reg~148 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.731     ; 2.741      ;
; -5.469 ; lcd_fifo:fifo_4_inst|array_reg~314 ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.914     ; 3.054      ;
; -5.463 ; lcd_fifo:fifo_4_inst|array_reg~143 ; lcd_fifo:fifo_4_inst|output_1[9]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.681     ; 2.281      ;
; -5.461 ; lcd_fifo:fifo_4_inst|array_reg~289 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.206     ; 2.754      ;
; -5.458 ; lcd_fifo:fifo_4_inst|array_reg~55  ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.342     ; 2.615      ;
; -5.455 ; lcd_fifo:fifo_4_inst|array_reg~223 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.404     ; 3.550      ;
; -5.452 ; lcd_fifo:fifo_4_inst|array_reg~140 ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.682     ; 2.269      ;
; -5.446 ; lcd_fifo:fifo_4_inst|array_reg~50  ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.588     ; 2.857      ;
; -5.444 ; lcd_fifo:fifo_4_inst|array_reg~448 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.288     ; 3.155      ;
; -5.435 ; lcd_fifo:fifo_4_inst|array_reg~403 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.682     ; 3.252      ;
; -5.434 ; lcd_fifo:fifo_4_inst|array_reg~56  ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.344     ; 2.589      ;
; -5.429 ; lcd_fifo:fifo_4_inst|array_reg~9   ; lcd_fifo:fifo_4_inst|output_1[10]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.119     ; 2.809      ;
; -5.421 ; lcd_fifo:fifo_4_inst|array_reg~401 ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.649     ; 3.271      ;
; -5.412 ; lcd_fifo:fifo_4_inst|array_reg~208 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.221     ; 3.190      ;
; -5.398 ; lcd_fifo:fifo_4_inst|array_reg~12  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.535     ; 2.862      ;
; -5.397 ; lcd_fifo:fifo_4_inst|array_reg~137 ; lcd_fifo:fifo_4_inst|output_1[3]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.897     ; 2.499      ;
; -5.397 ; lcd_fifo:fifo_4_inst|array_reg~144 ; lcd_fifo:fifo_4_inst|output_1[10]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.650     ; 2.246      ;
; -5.393 ; lcd_fifo:fifo_4_inst|array_reg~51  ; lcd_fifo:fifo_4_inst|output_1[7]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.356     ; 2.536      ;
; -5.380 ; lcd_fifo:fifo_4_inst|array_reg~252 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.898     ; 2.981      ;
; -5.379 ; lcd_fifo:fifo_4_inst|array_reg~6   ; lcd_fifo:fifo_4_inst|output_1[7]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.137     ; 2.741      ;
; -5.378 ; lcd_fifo:fifo_4_inst|array_reg~45  ; lcd_fifo:fifo_4_inst|output_1[1]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.596     ; 2.781      ;
; -5.377 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.320      ; 6.696      ;
; -5.375 ; lcd_fifo:fifo_4_inst|array_reg~433 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.922     ; 2.952      ;
; -5.372 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.320      ; 6.691      ;
; -5.357 ; lcd_fifo:fifo_4_inst|array_reg~58  ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.596     ; 2.760      ;
; -5.357 ; lcd_fifo:fifo_4_inst|array_reg~177 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.224     ; 2.632      ;
; -5.356 ; lcd_fifo:fifo_4_inst|array_reg~57  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.598     ; 2.757      ;
; -5.352 ; lcd_fifo:fifo_4_inst|array_reg~141 ; lcd_fifo:fifo_4_inst|output_1[7]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.910     ; 2.441      ;
; -5.351 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.320      ; 6.670      ;
; -5.350 ; lcd_fifo:fifo_4_inst|array_reg~447 ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.019     ; 2.830      ;
; -5.349 ; lcd_fifo:fifo_4_inst|array_reg~13  ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.385     ; 2.963      ;
; -5.344 ; lcd_fifo:fifo_4_inst|array_reg~10  ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.526     ; 2.817      ;
; -5.344 ; lcd_fifo:fifo_4_inst|array_reg~290 ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.210     ; 2.633      ;
; -5.337 ; lcd_fifo:fifo_4_inst|array_reg~296 ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.334     ; 2.502      ;
; -5.336 ; lcd_fifo:fifo_4_inst|array_reg~5   ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.273     ; 2.562      ;
; -5.335 ; lcd_fifo:fifo_4_inst|array_reg~49  ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.348     ; 2.486      ;
; -5.331 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.320      ; 6.650      ;
; -5.330 ; lcd_fifo:fifo_4_inst|array_reg~87  ; lcd_fifo:fifo_4_inst|output_1[13]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.984     ; 3.345      ;
; -5.323 ; lcd_fifo:fifo_4_inst|array_reg~358 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.001     ; 2.821      ;
; -5.316 ; lcd_fifo:fifo_4_inst|array_reg~0   ; lcd_fifo:fifo_4_inst|output_1[1]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.531     ; 2.784      ;
; -5.311 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.277      ; 6.587      ;
; -5.306 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.277      ; 6.582      ;
; -5.299 ; lcd_fifo:fifo_4_inst|array_reg~7   ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.368     ; 2.930      ;
; -5.293 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.320      ; 6.612      ;
; -5.289 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.320      ; 6.608      ;
; -5.286 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.321      ; 6.606      ;
; -5.285 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.277      ; 6.561      ;
; -5.284 ; lcd_fifo:fifo_4_inst|array_reg~304 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.789     ; 2.994      ;
; -5.282 ; lcd_fifo:fifo_4_inst|array_reg~2   ; lcd_fifo:fifo_4_inst|output_1[3]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.255     ; 2.526      ;
; -5.277 ; lcd_fifo:fifo_4_inst|array_reg~349 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.001     ; 2.775      ;
; -5.273 ; lcd_fifo:fifo_4_inst|array_reg~59  ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.584     ; 2.688      ;
; -5.272 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.320      ; 6.591      ;
; -5.265 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.277      ; 6.541      ;
; -5.263 ; lcd_fifo:fifo_4_inst|array_reg~145 ; lcd_fifo:fifo_4_inst|output_1[11]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.789     ; 2.473      ;
; -5.261 ; lcd_fifo:fifo_4_inst|array_reg~14  ; lcd_fifo:fifo_4_inst|output_1[15]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.353     ; 2.907      ;
; -5.254 ; lcd_fifo:fifo_4_inst|array_reg~146 ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.765     ; 2.488      ;
; -5.253 ; lcd_fifo:fifo_4_inst|array_reg~292 ; lcd_fifo:fifo_4_inst|output_1[8]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.139     ; 2.613      ;
; -5.252 ; lcd_fifo:fifo_4_inst|array_reg~46  ; lcd_fifo:fifo_4_inst|output_1[2]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.316     ; 2.435      ;
; -5.251 ; lcd_fifo:fifo_4_inst|array_reg~1   ; lcd_fifo:fifo_4_inst|output_1[2]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.107     ; 2.643      ;
; -5.250 ; lcd_fifo:fifo_4_inst|array_reg~138 ; lcd_fifo:fifo_4_inst|output_1[4]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.470     ; 2.279      ;
; -5.242 ; lcd_fifo:fifo_4_inst|output_1[12]  ; bcd_converter:bcd_converter_inst|bcd_number[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.320      ; 6.561      ;
; -5.237 ; lcd_fifo:fifo_4_inst|array_reg~440 ; lcd_fifo:fifo_4_inst|output_1[6]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.411     ; 2.825      ;
; -5.237 ; lcd_fifo:fifo_4_inst|array_reg~11  ; lcd_fifo:fifo_4_inst|output_1[12]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.529     ; 2.707      ;
; -5.234 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.278      ; 6.511      ;
; -5.234 ; lcd_fifo:fifo_4_inst|array_reg~136 ; lcd_fifo:fifo_4_inst|output_1[2]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.509     ; 2.224      ;
; -5.230 ; lcd_fifo:fifo_4_inst|array_reg~139 ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.926     ; 2.303      ;
; -5.227 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.277      ; 6.503      ;
; -5.227 ; lcd_fifo:fifo_4_inst|array_reg~298 ; lcd_fifo:fifo_4_inst|output_1[14]               ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.172     ; 2.554      ;
; -5.225 ; lcd_fifo:fifo_4_inst|array_reg~4   ; lcd_fifo:fifo_4_inst|output_1[5]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.533     ; 2.691      ;
; -5.223 ; lcd_fifo:fifo_4_inst|output_1[15]  ; bcd_converter:bcd_converter_inst|bcd_number[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.277      ; 6.499      ;
; -5.220 ; lcd_fifo:fifo_4_inst|array_reg~53  ; lcd_fifo:fifo_4_inst|output_1[9]                ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.336     ; 2.383      ;
+--------+------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.477 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.394      ;
; -3.381 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.298      ;
; -3.358 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.275      ;
; -3.261 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.178      ;
; -3.233 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.150      ;
; -3.156 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.073      ;
; -3.118 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.035      ;
; -3.041 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.958      ;
; -3.016 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.933      ;
; -2.917 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.834      ;
; -2.897 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.814      ;
; -2.827 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.743      ;
; -2.800 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.717      ;
; -2.781 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.697      ;
; -2.711 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.627      ;
; -2.711 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.627      ;
; -2.710 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.626      ;
; -2.710 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.626      ;
; -2.703 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.619      ;
; -2.703 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.619      ;
; -2.703 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.619      ;
; -2.690 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.606      ;
; -2.679 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.595      ;
; -2.678 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.594      ;
; -2.677 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.593      ;
; -2.579 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.495      ;
; -2.551 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.467      ;
; -2.524 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.440      ;
; -2.524 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.440      ;
; -2.524 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.440      ;
; -2.524 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.440      ;
; -2.515 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.431      ;
; -2.515 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.431      ;
; -2.514 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.430      ;
; -2.487 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.403      ;
; -2.485 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.401      ;
; -2.484 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.400      ;
; -2.455 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.371      ;
; -2.436 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.352      ;
; -2.419 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.336      ;
; -2.385 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.301      ;
; -2.346 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.263      ;
; -2.345 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.261      ;
; -2.306 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.222      ;
; -2.306 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.222      ;
; -2.306 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.222      ;
; -2.299 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.216      ;
; -2.297 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.214      ;
; -2.297 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.214      ;
; -2.297 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.213      ;
; -2.297 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.213      ;
; -2.296 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.212      ;
; -2.280 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.197      ;
; -2.280 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.197      ;
; -2.269 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.267 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.183      ;
; -2.266 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.182      ;
; -2.236 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.153      ;
; -2.234 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.151      ;
; -2.227 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.144      ;
; -2.227 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.144      ;
; -2.226 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.143      ;
; -2.226 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.143      ;
; -2.222 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.139      ;
; -2.221 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.138      ;
; -2.221 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.138      ;
; -2.205 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.122      ;
; -2.204 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.121      ;
; -2.204 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.121      ;
; -2.194 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.111      ;
; -2.152 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.069      ;
; -2.151 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.068      ;
; -2.151 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.068      ;
; -2.151 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.068      ;
; -2.150 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.067      ;
; -2.150 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.067      ;
; -2.140 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.057      ;
; -2.132 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.049      ;
; -2.132 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.049      ;
; -2.117 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.034      ;
; -2.110 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.027      ;
; -2.110 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.027      ;
; -2.104 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.021      ;
; -2.079 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.996      ;
; -2.059 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.975      ;
; -2.059 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.975      ;
; -2.057 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.974      ;
; -2.056 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.973      ;
; -2.056 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.973      ;
; -2.039 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.956      ;
; -2.035 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.952      ;
; -2.034 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.951      ;
; -2.034 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.951      ;
; -2.032 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.032 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.022 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.939      ;
; -2.020 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.937      ;
; -2.009 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.926      ;
; -2.009 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.926      ;
; -1.992 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.909      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adder_module:adder_2_inst|output_1[10]'                                                                                                                                     ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.207 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~370 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.698      ; 5.449      ;
; -2.131 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~193 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.356      ; 6.190      ;
; -2.069 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~102 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.742      ; 5.069      ;
; -1.915 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~184 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.228      ; 5.849      ;
; -1.913 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~129 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.952      ; 6.573      ;
; -1.906 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~370 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.499      ; 5.449      ;
; -1.893 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~192 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.086      ; 5.684      ;
; -1.892 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~126 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.707      ; 6.302      ;
; -1.879 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~100 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.966      ; 5.552      ;
; -1.858 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~463 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.084      ; 5.638      ;
; -1.855 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.882      ; 5.441      ;
; -1.843 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~181 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.087      ; 5.634      ;
; -1.841 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.440      ; 5.985      ;
; -1.834 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~194 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.789      ; 6.476      ;
; -1.830 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~193 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.157      ; 6.190      ;
; -1.823 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~103 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.008      ; 5.677      ;
; -1.818 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~188 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.346      ; 5.869      ;
; -1.790 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~133 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.549      ; 6.185      ;
; -1.768 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~102 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.543      ; 5.069      ;
; -1.757 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~190 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.337      ; 5.802      ;
; -1.728 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~183 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.085      ; 5.518      ;
; -1.724 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~451 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.776      ; 5.197      ;
; -1.716 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~464 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.467      ; 5.878      ;
; -1.715 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~130 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.647      ; 5.946      ;
; -1.707 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~95  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.943      ; 5.091      ;
; -1.704 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~460 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.022      ; 5.426      ;
; -1.697 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~125 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.314      ; 5.716      ;
; -1.675 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~189 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.919      ; 6.445      ;
; -1.664 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~462 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.792      ; 5.157      ;
; -1.660 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~454 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.911      ; 5.417      ;
; -1.654 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~99  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.533      ; 6.047      ;
; -1.653 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~101 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.954      ; 5.314      ;
; -1.651 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~459 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.440      ; 5.790      ;
; -1.627 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~455 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.776      ; 5.098      ;
; -1.614 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~184 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.029      ; 5.849      ;
; -1.612 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~129 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.753      ; 6.573      ;
; -1.606 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~127 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.232      ; 5.692      ;
; -1.603 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~28  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 1.545      ; 2.419      ;
; -1.600 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~186 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.665      ; 6.127      ;
; -1.598 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~450 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.804      ; 5.098      ;
; -1.598 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~120 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.452      ; 5.627      ;
; -1.592 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~187 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.039      ; 5.485      ;
; -1.592 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~192 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.887      ; 5.684      ;
; -1.591 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~126 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.508      ; 6.302      ;
; -1.580 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~180 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.145      ; 5.571      ;
; -1.578 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~100 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.767      ; 5.552      ;
; -1.572 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~134 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.098      ; 6.532      ;
; -1.566 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~456 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.221      ; 5.482      ;
; -1.563 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~364 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.612      ; 5.437      ;
; -1.559 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~306 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.475      ; 5.556      ;
; -1.557 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~463 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.885      ; 5.638      ;
; -1.554 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.683      ; 5.441      ;
; -1.542 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~181 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.888      ; 5.634      ;
; -1.540 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.241      ; 5.985      ;
; -1.533 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~194 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.590      ; 6.476      ;
; -1.527 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~191 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.315      ; 5.697      ;
; -1.523 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~185 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.103      ; 5.481      ;
; -1.522 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~103 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.809      ; 5.677      ;
; -1.517 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~188 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.147      ; 5.869      ;
; -1.515 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~96  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.389      ; 5.660      ;
; -1.514 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~92  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.723      ; 5.089      ;
; -1.511 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~97  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.949      ; 5.218      ;
; -1.499 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~128 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.513      ; 5.867      ;
; -1.489 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~133 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.350      ; 6.185      ;
; -1.488 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~458 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.032      ; 5.218      ;
; -1.488 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~131 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.516      ; 5.851      ;
; -1.484 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~123 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.252      ; 5.590      ;
; -1.480 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~461 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.024      ; 5.206      ;
; -1.473 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~182 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.086      ; 5.414      ;
; -1.456 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~190 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.138      ; 5.802      ;
; -1.449 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~132 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.281      ; 5.585      ;
; -1.443 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~91  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.723      ; 5.018      ;
; -1.427 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~183 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.886      ; 5.518      ;
; -1.423 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~451 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.577      ; 5.197      ;
; -1.415 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~464 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.268      ; 5.878      ;
; -1.414 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~130 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.448      ; 5.946      ;
; -1.410 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~119 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 1.848      ; 2.532      ;
; -1.406 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~95  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.744      ; 5.091      ;
; -1.405 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~457 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.751      ; 5.012      ;
; -1.404 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~104 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.655      ; 5.809      ;
; -1.403 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~460 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.823      ; 5.426      ;
; -1.402 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~93  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.843      ; 5.105      ;
; -1.397 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~388 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.420      ; 6.515      ;
; -1.396 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~98  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.974      ; 5.223      ;
; -1.396 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~125 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.115      ; 5.716      ;
; -1.380 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~121 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.421      ; 5.662      ;
; -1.374 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~189 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.720      ; 6.445      ;
; -1.363 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~462 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.593      ; 5.157      ;
; -1.359 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~454 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.712      ; 5.417      ;
; -1.355 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~122 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 4.281      ; 5.491      ;
; -1.353 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~99  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.334      ; 6.047      ;
; -1.352 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~101 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.755      ; 5.314      ;
; -1.350 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~459 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.241      ; 5.790      ;
; -1.348 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~268 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.127      ; 6.182      ;
; -1.331 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~369 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.141      ; 6.167      ;
; -1.326 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~455 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 3.577      ; 5.098      ;
; -1.323 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~90  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.895      ; 5.080      ;
; -1.305 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~127 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 4.033      ; 5.692      ;
; -1.304 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~208 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 5.508      ; 6.388      ;
; -1.303 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~22  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 1.617      ; 2.497      ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adder_module:adder_2_inst|output_1[10]'                                                                                                                                      ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.921 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~137 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.055      ; 5.134      ;
; -0.916 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~143 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.320      ; 5.404      ;
; -0.792 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~287 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.736      ; 4.944      ;
; -0.757 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~149 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.745      ; 5.988      ;
; -0.741 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~56  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.967      ; 5.226      ;
; -0.734 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~140 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.084      ; 5.350      ;
; -0.727 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~302 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.312      ; 4.585      ;
; -0.721 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~305 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.344      ; 4.623      ;
; -0.718 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~137 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.332      ; 5.134      ;
; -0.718 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~0   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.707      ; 4.989      ;
; -0.714 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~52  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.859      ; 5.145      ;
; -0.713 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~143 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.597      ; 5.404      ;
; -0.699 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~144 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.689      ; 5.990      ;
; -0.692 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~51  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.155      ; 5.463      ;
; -0.691 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~309 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.087      ; 5.396      ;
; -0.676 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~135 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.941      ; 5.265      ;
; -0.673 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~11  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.903      ; 5.230      ;
; -0.659 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~2   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.662      ; 5.003      ;
; -0.652 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~311 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.560      ; 4.908      ;
; -0.652 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~47  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.724      ; 5.072      ;
; -0.648 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~141 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.460      ; 5.812      ;
; -0.615 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.176      ; 4.561      ;
; -0.604 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~142 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.857      ; 5.253      ;
; -0.600 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~314 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.979      ; 5.379      ;
; -0.600 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.957      ; 5.357      ;
; -0.599 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~145 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.148      ; 5.549      ;
; -0.598 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~146 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.139      ; 5.541      ;
; -0.597 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~59  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.400      ; 5.803      ;
; -0.591 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~48  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.724      ; 5.133      ;
; -0.589 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~287 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.013      ; 4.944      ;
; -0.588 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~10  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.885      ; 5.297      ;
; -0.577 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~45  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.772      ; 5.195      ;
; -0.573 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~308 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.403      ; 4.830      ;
; -0.558 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~347 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.506      ; 4.948      ;
; -0.555 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~173 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.839      ; 5.284      ;
; -0.554 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~149 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 7.022      ; 5.988      ;
; -0.552 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~353 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.628      ; 5.076      ;
; -0.551 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~288 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.565      ; 5.014      ;
; -0.551 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~138 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.876      ; 5.325      ;
; -0.550 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~50  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.741      ; 5.191      ;
; -0.549 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~53  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.975      ; 5.426      ;
; -0.547 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~46  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.724      ; 5.177      ;
; -0.542 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~176 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.833      ; 5.291      ;
; -0.538 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~56  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.244      ; 5.226      ;
; -0.535 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~310 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.408      ; 4.873      ;
; -0.533 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~54  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.376      ; 5.843      ;
; -0.531 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~140 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.361      ; 5.350      ;
; -0.529 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~168 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.578      ; 5.049      ;
; -0.524 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~302 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 5.589      ; 4.585      ;
; -0.520 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~55  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.950      ; 5.430      ;
; -0.518 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~305 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 5.621      ; 4.623      ;
; -0.515 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~0   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 5.984      ; 4.989      ;
; -0.511 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~52  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.136      ; 5.145      ;
; -0.511 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~136 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.917      ; 5.406      ;
; -0.506 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~306 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.588      ; 5.082      ;
; -0.504 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~335 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.297      ; 4.793      ;
; -0.497 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~348 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.506      ; 5.009      ;
; -0.496 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~144 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.966      ; 5.990      ;
; -0.494 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~172 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.561      ; 5.067      ;
; -0.489 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~51  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.432      ; 5.463      ;
; -0.488 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~309 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.364      ; 5.396      ;
; -0.484 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~294 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.231      ; 5.747      ;
; -0.484 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~5   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.675      ; 5.191      ;
; -0.482 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~292 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.519      ; 5.037      ;
; -0.476 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~57  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.743      ; 5.267      ;
; -0.473 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~135 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.218      ; 5.265      ;
; -0.473 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~6   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.936      ; 5.463      ;
; -0.470 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~11  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.180      ; 5.230      ;
; -0.468 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~291 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.977      ; 5.509      ;
; -0.462 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~167 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.465      ; 5.003      ;
; -0.456 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~2   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 5.939      ; 5.003      ;
; -0.449 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~311 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 5.837      ; 4.908      ;
; -0.449 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~47  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.001      ; 5.072      ;
; -0.445 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~141 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.737      ; 5.812      ;
; -0.437 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.612      ; 5.175      ;
; -0.435 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~139 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.206      ; 5.771      ;
; -0.428 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~467 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.371      ; 4.943      ;
; -0.427 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~300 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.224      ; 4.797      ;
; -0.422 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~293 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.797      ; 5.375      ;
; -0.419 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~171 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.009      ; 5.590      ;
; -0.418 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~354 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.170      ; 5.752      ;
; -0.415 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~12  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.680      ; 5.265      ;
; -0.413 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~299 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.222      ; 5.809      ;
; -0.412 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 5.453      ; 4.561      ;
; -0.411 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~346 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.515      ; 5.104      ;
; -0.401 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~142 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.134      ; 5.253      ;
; -0.400 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~352 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.494      ; 5.094      ;
; -0.397 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~314 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.256      ; 5.379      ;
; -0.397 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.234      ; 5.357      ;
; -0.397 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~147 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.933      ; 5.536      ;
; -0.396 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~145 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.425      ; 5.549      ;
; -0.395 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~146 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.416      ; 5.541      ;
; -0.394 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~59  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.677      ; 5.803      ;
; -0.388 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~48  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.001      ; 5.133      ;
; -0.385 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~10  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.162      ; 5.297      ;
; -0.384 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~339 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.807      ; 5.423      ;
; -0.382 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~285 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.622      ; 5.240      ;
; -0.374 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~45  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 6.049      ; 5.195      ;
; -0.374 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~332 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 5.007      ; 4.633      ;
; -0.374 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~474 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 6.084      ; 5.710      ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                                           ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.231 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.344      ; 1.746      ;
; 0.344 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|enable                                                            ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|rs                                                                ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[0]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|point_counter[1]                                                  ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|point_counter[0]                                                  ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                  ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|write_address                                                     ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|start_writing_result                                              ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.355 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.608      ;
; 0.356 ; lcd_module:write_to_lcd_inst|up_counter[2]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.608      ;
; 0.385 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.346      ; 1.902      ;
; 0.386 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.346      ; 1.903      ;
; 0.387 ; lcd_module:write_to_lcd_inst|already_read                                                      ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; lcd_fifo:fifo_4_inst|full_reg                                                                  ; lcd_fifo:fifo_4_inst|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; lcd_fifo:fifo_4_inst|w_ptr_reg[4]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; lcd_module:write_to_lcd_inst|write_address                                                     ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.650      ;
; 0.403 ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.656      ;
; 0.410 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                  ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.662      ;
; 0.431 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.346      ; 1.948      ;
; 0.465 ; queue_module:queue_2_inst|output_1[0]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.410      ; 1.076      ;
; 0.493 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.347      ; 2.011      ;
; 0.495 ; lcd_fifo:fifo_4_inst|w_ptr_reg[1]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.044      ; 0.710      ;
; 0.512 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.347      ; 2.030      ;
; 0.514 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.347      ; 2.032      ;
; 0.521 ; queue_module:queue_2_inst|output_1[2]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.410      ; 1.132      ;
; 0.538 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.347      ; 2.056      ;
; 0.539 ; queue_module:queue_2_inst|output_1[1]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.410      ; 1.150      ;
; 0.540 ; queue_module:queue_2_inst|output_1[7]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.410      ; 1.151      ;
; 0.555 ; lcd_module:write_to_lcd_inst|up_counter[2]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.807      ;
; 0.555 ; queue_module:queue_2_inst|output_1[5]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.410      ; 1.166      ;
; 0.561 ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.813      ;
; 0.563 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.346      ; 2.080      ;
; 0.566 ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.566 ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.567 ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.819      ;
; 0.567 ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.819      ;
; 0.572 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.825      ;
; 0.573 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.345      ; 2.089      ;
; 0.581 ; adder_module:adder_1_inst|output_1[1]                                                          ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.406      ; 1.188      ;
; 0.588 ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.044      ; 0.803      ;
; 0.597 ; queue_module:queue_1_inst|r_ptr_reg[4]                                                         ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.850      ;
; 0.599 ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.852      ;
; 0.613 ; adder_module:adder_1_inst|output_1[2]                                                          ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.406      ; 1.220      ;
; 0.613 ; lcd_fifo:fifo_4_inst|r_ptr_reg[1]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.866      ;
; 0.616 ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.079      ; 0.866      ;
; 0.616 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.869      ;
; 0.618 ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.871      ;
; 0.620 ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.873      ;
; 0.622 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.875      ;
; 0.623 ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.876      ;
; 0.624 ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.403      ; 1.228      ;
; 0.625 ; queue_module:queue_1_inst|r_ptr_reg[4]                                                         ; queue_module:queue_2_inst|output_1[2]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.878      ;
; 0.632 ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.400      ; 1.233      ;
; 0.634 ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.400      ; 1.235      ;
; 0.636 ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.400      ; 1.237      ;
; 0.638 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.403      ; 1.242      ;
; 0.643 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.345      ; 2.159      ;
; 0.648 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.345      ; 2.164      ;
; 0.652 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.400      ; 1.253      ;
; 0.666 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.345      ; 2.182      ;
; 0.680 ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.932      ;
; 0.688 ; lcd_fifo:fifo_4_inst|w_ptr_reg[0]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.044      ; 0.903      ;
; 0.693 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0 ; adder_module:adder_1_inst|output_1[0]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.190      ; 1.054      ;
; 0.710 ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.962      ;
; 0.717 ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.969      ;
; 0.719 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[4]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.565      ; 2.688      ;
; 0.719 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[0]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.565      ; 2.688      ;
; 0.719 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[1]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.565      ; 2.688      ;
; 0.719 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.565      ; 2.688      ;
; 0.719 ; adder_module:adder_2_inst|output_1[10]                                                         ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.565      ; 2.688      ;
; 0.720 ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.972      ;
; 0.722 ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.975      ;
; 0.722 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.346      ; 2.239      ;
; 0.726 ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.978      ;
; 0.727 ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[0]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.979      ;
; 0.757 ; queue_module:queue_1_inst|r_ptr_reg[3]                                                         ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.010      ;
; 0.759 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.012      ;
; 0.765 ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.078      ; 1.014      ;
; 0.787 ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.403      ; 1.391      ;
; 0.788 ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.041      ;
; 0.801 ; lcd_fifo:fifo_4_inst|w_ptr_reg[0]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.044      ; 1.016      ;
; 0.815 ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.403      ; 1.419      ;
; 0.820 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.345      ; 2.336      ;
; 0.824 ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.077      ;
; 0.829 ; lcd_module:write_to_lcd_inst|point_counter[0]                                                  ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.081      ;
; 0.835 ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.079      ; 1.085      ;
; 0.836 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.040      ; 1.047      ;
; 0.843 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_from_fifo[0]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.347      ; 2.361      ;
; 0.845 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.349      ; 2.365      ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.582 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.835      ;
; 0.585 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.838      ;
; 0.591 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.845      ;
; 0.591 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.844      ;
; 0.591 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.844      ;
; 0.592 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.845      ;
; 0.593 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.846      ;
; 0.594 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.848      ;
; 0.594 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.848      ;
; 0.594 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.847      ;
; 0.595 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.849      ;
; 0.595 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.848      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.850      ;
; 0.617 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.870      ;
; 0.869 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.122      ;
; 0.873 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.126      ;
; 0.876 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.130      ;
; 0.877 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.130      ;
; 0.878 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.131      ;
; 0.881 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.135      ;
; 0.881 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.134      ;
; 0.882 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.136      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.137      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.136      ;
; 0.884 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.137      ;
; 0.884 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.138      ;
; 0.886 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.139      ;
; 0.892 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.145      ;
; 0.893 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.147      ;
; 0.895 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.148      ;
; 0.895 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.149      ;
; 0.897 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.150      ;
; 0.902 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.155      ;
; 0.911 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.165      ;
; 0.912 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.166      ;
; 0.912 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.166      ;
; 0.915 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.168      ;
; 0.968 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.221      ;
; 0.974 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.227      ;
; 0.974 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.228      ;
; 0.975 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.228      ;
; 0.981 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.235      ;
; 0.982 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.235      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.236      ;
; 0.986 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.240      ;
; 0.987 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.241      ;
; 0.988 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.241      ;
; 0.990 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.244      ;
; 0.991 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.244      ;
; 0.993 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.246      ;
; 0.993 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.247      ;
; 0.994 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.247      ;
; 0.994 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.247      ;
; 0.996 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.249      ;
; 1.003 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.257      ;
; 1.004 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.258      ;
; 1.005 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.258      ;
; 1.006 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.260      ;
; 1.030 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.283      ;
; 1.048 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.302      ;
; 1.085 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.338      ;
; 1.087 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.341      ;
; 1.090 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.343      ;
; 1.091 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.345      ;
; 1.092 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.345      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.346      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.346      ;
; 1.096 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.350      ;
; 1.101 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.354      ;
; 1.102 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.356      ;
; 1.102 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.356      ;
; 1.102 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.356      ;
; 1.103 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.357      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.357      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.357      ;
; 1.113 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.367      ;
; 1.123 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.377      ;
; 1.146 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.400      ;
; 1.147 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.401      ;
; 1.182 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.436      ;
; 1.185 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.439      ;
; 1.188 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.441      ;
; 1.192 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.446      ;
; 1.192 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.446      ;
; 1.197 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.450      ;
; 1.197 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.451      ;
; 1.199 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.452      ;
; 1.199 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.452      ;
; 1.200 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.453      ;
; 1.200 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.453      ;
; 1.200 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.453      ;
; 1.203 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.456      ;
; 1.206 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.460      ;
; 1.206 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.460      ;
; 1.209 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.463      ;
; 1.210 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.464      ;
; 1.210 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.464      ;
; 1.211 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.464      ;
; 1.212 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.466      ;
; 1.212 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.466      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -3.255 ; -177.628      ;
; clk                                          ; -1.499 ; -14.184       ;
; adder_module:adder_2_inst|output_1[10]       ; -1.289 ; -207.956      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_2_inst|output_1[10]       ; -0.763 ; -92.483       ;
; clock_divider_module:clk_inst|divcounter[23] ; -0.046 ; -0.046        ;
; clk                                          ; 0.288  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -27.336       ;
; clock_divider_module:clk_inst|divcounter[23] ; -1.000 ; -168.000      ;
; adder_module:adder_2_inst|output_1[10]       ; 0.280  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                       ;
+--------+------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                           ; Launch Clock                           ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------------+--------------+------------+------------+
; -3.255 ; lcd_fifo:fifo_4_inst|array_reg~52  ; lcd_fifo:fifo_4_inst|output_1[8]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.105     ; 1.637      ;
; -3.239 ; lcd_fifo:fifo_4_inst|array_reg~208 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.870     ; 1.856      ;
; -3.228 ; lcd_fifo:fifo_4_inst|array_reg~87  ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.806     ; 1.909      ;
; -3.225 ; lcd_fifo:fifo_4_inst|array_reg~147 ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.196     ; 1.516      ;
; -3.221 ; lcd_fifo:fifo_4_inst|array_reg~149 ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.258     ; 1.450      ;
; -3.188 ; lcd_fifo:fifo_4_inst|array_reg~148 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.158     ; 1.517      ;
; -3.175 ; lcd_fifo:fifo_4_inst|array_reg~448 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.925     ; 1.737      ;
; -3.164 ; lcd_fifo:fifo_4_inst|array_reg~50  ; lcd_fifo:fifo_4_inst|output_1[6]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.042     ; 1.609      ;
; -3.122 ; lcd_fifo:fifo_4_inst|array_reg~137 ; lcd_fifo:fifo_4_inst|output_1[3]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.243     ; 1.366      ;
; -3.121 ; lcd_fifo:fifo_4_inst|array_reg~440 ; lcd_fifo:fifo_4_inst|output_1[6]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.981     ; 1.627      ;
; -3.102 ; lcd_fifo:fifo_4_inst|array_reg~12  ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.019     ; 1.570      ;
; -3.099 ; lcd_fifo:fifo_4_inst|array_reg~57  ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.045     ; 1.541      ;
; -3.093 ; lcd_fifo:fifo_4_inst|array_reg~141 ; lcd_fifo:fifo_4_inst|output_1[7]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.259     ; 1.321      ;
; -3.092 ; lcd_fifo:fifo_4_inst|array_reg~58  ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.045     ; 1.534      ;
; -3.085 ; lcd_fifo:fifo_4_inst|array_reg~13  ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.944     ; 1.628      ;
; -3.074 ; lcd_fifo:fifo_4_inst|array_reg~289 ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.021     ; 1.540      ;
; -3.073 ; lcd_fifo:fifo_4_inst|array_reg~45  ; lcd_fifo:fifo_4_inst|output_1[1]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.046     ; 1.514      ;
; -3.068 ; lcd_fifo:fifo_4_inst|array_reg~314 ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.883     ; 1.672      ;
; -3.055 ; lcd_fifo:fifo_4_inst|array_reg~139 ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.268     ; 1.274      ;
; -3.050 ; lcd_fifo:fifo_4_inst|array_reg~7   ; lcd_fifo:fifo_4_inst|output_1[8]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.927     ; 1.610      ;
; -3.047 ; lcd_fifo:fifo_4_inst|array_reg~145 ; lcd_fifo:fifo_4_inst|output_1[11] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.198     ; 1.336      ;
; -3.042 ; lcd_fifo:fifo_4_inst|array_reg~290 ; lcd_fifo:fifo_4_inst|output_1[6]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.024     ; 1.505      ;
; -3.042 ; lcd_fifo:fifo_4_inst|array_reg~10  ; lcd_fifo:fifo_4_inst|output_1[11] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.012     ; 1.517      ;
; -3.038 ; lcd_fifo:fifo_4_inst|array_reg~0   ; lcd_fifo:fifo_4_inst|output_1[1]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.015     ; 1.510      ;
; -3.036 ; lcd_fifo:fifo_4_inst|array_reg~140 ; lcd_fifo:fifo_4_inst|output_1[6]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.273     ; 1.250      ;
; -3.034 ; lcd_fifo:fifo_4_inst|array_reg~223 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.542     ; 1.979      ;
; -3.029 ; lcd_fifo:fifo_4_inst|array_reg~146 ; lcd_fifo:fifo_4_inst|output_1[12] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.189     ; 1.327      ;
; -3.012 ; lcd_fifo:fifo_4_inst|array_reg~401 ; lcd_fifo:fifo_4_inst|output_1[12] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.660     ; 1.839      ;
; -3.011 ; lcd_fifo:fifo_4_inst|array_reg~403 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.687     ; 1.811      ;
; -3.010 ; lcd_fifo:fifo_4_inst|array_reg~177 ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.011     ; 1.486      ;
; -3.003 ; lcd_fifo:fifo_4_inst|array_reg~14  ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.918     ; 1.572      ;
; -2.997 ; lcd_fifo:fifo_4_inst|array_reg~4   ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.017     ; 1.467      ;
; -2.993 ; lcd_fifo:fifo_4_inst|array_reg~11  ; lcd_fifo:fifo_4_inst|output_1[12] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.017     ; 1.463      ;
; -2.987 ; lcd_fifo:fifo_4_inst|array_reg~59  ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.031     ; 1.443      ;
; -2.985 ; lcd_fifo:fifo_4_inst|array_reg~143 ; lcd_fifo:fifo_4_inst|output_1[9]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.260     ; 1.212      ;
; -2.985 ; lcd_fifo:fifo_4_inst|array_reg~144 ; lcd_fifo:fifo_4_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.252     ; 1.220      ;
; -2.985 ; lcd_fifo:fifo_4_inst|array_reg~56  ; lcd_fifo:fifo_4_inst|output_1[12] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.043     ; 1.429      ;
; -2.979 ; lcd_fifo:fifo_4_inst|array_reg~352 ; lcd_fifo:fifo_4_inst|output_1[8]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.965     ; 1.501      ;
; -2.976 ; lcd_fifo:fifo_4_inst|array_reg~447 ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.905     ; 1.558      ;
; -2.976 ; lcd_fifo:fifo_4_inst|array_reg~55  ; lcd_fifo:fifo_4_inst|output_1[11] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.040     ; 1.423      ;
; -2.975 ; lcd_fifo:fifo_4_inst|array_reg~78  ; lcd_fifo:fifo_4_inst|output_1[4]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.798     ; 1.664      ;
; -2.974 ; lcd_fifo:fifo_4_inst|array_reg~358 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.927     ; 1.534      ;
; -2.972 ; lcd_fifo:fifo_4_inst|array_reg~349 ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.919     ; 1.540      ;
; -2.970 ; lcd_fifo:fifo_4_inst|array_reg~9   ; lcd_fifo:fifo_4_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.933     ; 1.524      ;
; -2.963 ; lcd_fifo:fifo_4_inst|array_reg~304 ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.832     ; 1.618      ;
; -2.963 ; lcd_fifo:fifo_4_inst|array_reg~296 ; lcd_fifo:fifo_4_inst|output_1[12] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.079     ; 1.371      ;
; -2.950 ; lcd_fifo:fifo_4_inst|array_reg~51  ; lcd_fifo:fifo_4_inst|output_1[7]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.050     ; 1.387      ;
; -2.943 ; lcd_fifo:fifo_4_inst|array_reg~6   ; lcd_fifo:fifo_4_inst|output_1[7]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.945     ; 1.485      ;
; -2.942 ; lcd_fifo:fifo_4_inst|array_reg~252 ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.789     ; 1.640      ;
; -2.929 ; lcd_fifo:fifo_4_inst|array_reg~49  ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.046     ; 1.370      ;
; -2.918 ; lcd_fifo:fifo_4_inst|array_reg~292 ; lcd_fifo:fifo_4_inst|output_1[8]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.966     ; 1.439      ;
; -2.915 ; lcd_fifo:fifo_4_inst|array_reg~380 ; lcd_fifo:fifo_4_inst|output_1[6]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.780     ; 1.622      ;
; -2.914 ; lcd_fifo:fifo_4_inst|array_reg~285 ; lcd_fifo:fifo_4_inst|output_1[1]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.015     ; 1.386      ;
; -2.911 ; lcd_fifo:fifo_4_inst|array_reg~433 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.795     ; 1.603      ;
; -2.896 ; lcd_fifo:fifo_4_inst|array_reg~298 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.994     ; 1.389      ;
; -2.895 ; lcd_fifo:fifo_4_inst|array_reg~5   ; lcd_fifo:fifo_4_inst|output_1[6]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.012     ; 1.370      ;
; -2.883 ; lcd_fifo:fifo_4_inst|array_reg~136 ; lcd_fifo:fifo_4_inst|output_1[2]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.172     ; 1.198      ;
; -2.876 ; lcd_fifo:fifo_4_inst|array_reg~138 ; lcd_fifo:fifo_4_inst|output_1[4]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.146     ; 1.217      ;
; -2.876 ; lcd_fifo:fifo_4_inst|array_reg~46  ; lcd_fifo:fifo_4_inst|output_1[2]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.019     ; 1.344      ;
; -2.874 ; lcd_fifo:fifo_4_inst|array_reg~2   ; lcd_fifo:fifo_4_inst|output_1[3]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.993     ; 1.368      ;
; -2.874 ; lcd_fifo:fifo_4_inst|array_reg~206 ; lcd_fifo:fifo_4_inst|output_1[12] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.845     ; 1.516      ;
; -2.873 ; lcd_fifo:fifo_4_inst|array_reg~81  ; lcd_fifo:fifo_4_inst|output_1[7]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.820     ; 1.540      ;
; -2.863 ; lcd_fifo:fifo_4_inst|array_reg~344 ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.683     ; 1.667      ;
; -2.863 ; lcd_fifo:fifo_4_inst|array_reg~337 ; lcd_fifo:fifo_4_inst|output_1[8]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.683     ; 1.667      ;
; -2.863 ; lcd_fifo:fifo_4_inst|array_reg~1   ; lcd_fifo:fifo_4_inst|output_1[2]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.920     ; 1.430      ;
; -2.859 ; lcd_fifo:fifo_4_inst|array_reg~89  ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.792     ; 1.554      ;
; -2.859 ; lcd_fifo:fifo_4_inst|array_reg~199 ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.796     ; 1.550      ;
; -2.857 ; lcd_fifo:fifo_4_inst|array_reg~295 ; lcd_fifo:fifo_4_inst|output_1[11] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.019     ; 1.325      ;
; -2.856 ; lcd_fifo:fifo_4_inst|array_reg~178 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.921     ; 1.422      ;
; -2.854 ; lcd_fifo:fifo_4_inst|array_reg~302 ; lcd_fifo:fifo_4_inst|output_1[3]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.880     ; 1.461      ;
; -2.852 ; lcd_fifo:fifo_4_inst|array_reg~439 ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.920     ; 1.419      ;
; -2.843 ; lcd_fifo:fifo_4_inst|array_reg~85  ; lcd_fifo:fifo_4_inst|output_1[11] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.797     ; 1.533      ;
; -2.841 ; lcd_fifo:fifo_4_inst|array_reg~179 ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.909     ; 1.419      ;
; -2.840 ; lcd_fifo:fifo_4_inst|array_reg~478 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.777     ; 1.550      ;
; -2.840 ; lcd_fifo:fifo_4_inst|array_reg~260 ; lcd_fifo:fifo_4_inst|output_1[6]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.631     ; 1.696      ;
; -2.839 ; lcd_fifo:fifo_4_inst|array_reg~163 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.856     ; 1.470      ;
; -2.837 ; lcd_fifo:fifo_4_inst|array_reg~52  ; lcd_fifo:fifo_4_inst|output_1[8]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.187     ; 1.637      ;
; -2.828 ; lcd_fifo:fifo_4_inst|array_reg~335 ; lcd_fifo:fifo_4_inst|output_1[6]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.847     ; 1.468      ;
; -2.827 ; lcd_fifo:fifo_4_inst|array_reg~355 ; lcd_fifo:fifo_4_inst|output_1[11] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.920     ; 1.394      ;
; -2.824 ; lcd_fifo:fifo_4_inst|array_reg~388 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.769     ; 1.542      ;
; -2.822 ; lcd_fifo:fifo_4_inst|array_reg~331 ; lcd_fifo:fifo_4_inst|output_1[2]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.675     ; 1.634      ;
; -2.821 ; lcd_fifo:fifo_4_inst|array_reg~208 ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.952     ; 1.856      ;
; -2.821 ; lcd_fifo:fifo_4_inst|array_reg~164 ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.782     ; 1.526      ;
; -2.821 ; lcd_fifo:fifo_4_inst|array_reg~307 ; lcd_fifo:fifo_4_inst|output_1[8]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.819     ; 1.489      ;
; -2.819 ; lcd_fifo:fifo_4_inst|array_reg~135 ; lcd_fifo:fifo_4_inst|output_1[1]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.188     ; 1.118      ;
; -2.819 ; lcd_fifo:fifo_4_inst|array_reg~287 ; lcd_fifo:fifo_4_inst|output_1[3]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.071     ; 1.235      ;
; -2.815 ; lcd_fifo:fifo_4_inst|array_reg~88  ; lcd_fifo:fifo_4_inst|output_1[14] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.867     ; 1.435      ;
; -2.814 ; lcd_fifo:fifo_4_inst|array_reg~76  ; lcd_fifo:fifo_4_inst|output_1[2]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.776     ; 1.525      ;
; -2.812 ; lcd_fifo:fifo_4_inst|array_reg~254 ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.670     ; 1.629      ;
; -2.812 ; lcd_fifo:fifo_4_inst|array_reg~53  ; lcd_fifo:fifo_4_inst|output_1[9]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.031     ; 1.268      ;
; -2.810 ; lcd_fifo:fifo_4_inst|array_reg~87  ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -1.888     ; 1.909      ;
; -2.808 ; lcd_fifo:fifo_4_inst|array_reg~345 ; lcd_fifo:fifo_4_inst|output_1[1]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.985     ; 1.310      ;
; -2.807 ; lcd_fifo:fifo_4_inst|array_reg~147 ; lcd_fifo:fifo_4_inst|output_1[13] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.278     ; 1.516      ;
; -2.807 ; lcd_fifo:fifo_4_inst|array_reg~3   ; lcd_fifo:fifo_4_inst|output_1[4]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.919     ; 1.375      ;
; -2.803 ; lcd_fifo:fifo_4_inst|array_reg~149 ; lcd_fifo:fifo_4_inst|output_1[15] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.340     ; 1.450      ;
; -2.800 ; lcd_fifo:fifo_4_inst|array_reg~167 ; lcd_fifo:fifo_4_inst|output_1[3]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.921     ; 1.366      ;
; -2.800 ; lcd_fifo:fifo_4_inst|array_reg~469 ; lcd_fifo:fifo_4_inst|output_1[5]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.855     ; 1.432      ;
; -2.799 ; lcd_fifo:fifo_4_inst|array_reg~204 ; lcd_fifo:fifo_4_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.886     ; 1.400      ;
; -2.799 ; lcd_fifo:fifo_4_inst|array_reg~356 ; lcd_fifo:fifo_4_inst|output_1[12] ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.924     ; 1.362      ;
; -2.797 ; lcd_fifo:fifo_4_inst|array_reg~8   ; lcd_fifo:fifo_4_inst|output_1[9]  ; adder_module:adder_2_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.923     ; 1.361      ;
+--------+------------------------------------+-----------------------------------+----------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.499 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.438      ;
; -1.493 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.432      ;
; -1.428 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.367      ;
; -1.426 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.365      ;
; -1.366 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.305      ;
; -1.349 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.288      ;
; -1.301 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.240      ;
; -1.284 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.223      ;
; -1.226 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.165      ;
; -1.223 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.162      ;
; -1.160 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.098      ;
; -1.160 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.098      ;
; -1.160 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.098      ;
; -1.160 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.098      ;
; -1.158 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.097      ;
; -1.155 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.092      ;
; -1.155 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.092      ;
; -1.155 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.092      ;
; -1.152 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.091      ;
; -1.134 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.072      ;
; -1.132 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.070      ;
; -1.131 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.069      ;
; -1.115 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.053      ;
; -1.115 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.053      ;
; -1.115 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.053      ;
; -1.115 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.053      ;
; -1.110 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.047      ;
; -1.110 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.047      ;
; -1.110 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.047      ;
; -1.096 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.034      ;
; -1.089 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.027      ;
; -1.087 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.025      ;
; -1.087 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.025      ;
; -1.086 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.024      ;
; -1.085 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.023      ;
; -1.030 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.968      ;
; -0.994 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.932      ;
; -0.994 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.932      ;
; -0.994 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.932      ;
; -0.994 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.932      ;
; -0.989 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.926      ;
; -0.989 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.926      ;
; -0.989 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.926      ;
; -0.968 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.906      ;
; -0.966 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.904      ;
; -0.965 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.903      ;
; -0.956 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.894      ;
; -0.950 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.888      ;
; -0.894 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.833      ;
; -0.891 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.829      ;
; -0.883 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.821      ;
; -0.849 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.788      ;
; -0.829 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.767      ;
; -0.829 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.767      ;
; -0.823 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.762      ;
; -0.780 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.719      ;
; -0.777 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.716      ;
; -0.776 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.715      ;
; -0.776 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.715      ;
; -0.769 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.742      ; 3.093      ;
; -0.767 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.706      ;
; -0.761 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.700      ;
; -0.761 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.699      ;
; -0.761 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.699      ;
; -0.761 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.700      ;
; -0.758 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.696      ;
; -0.758 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.696      ;
; -0.749 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.687      ;
; -0.749 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.687      ;
; -0.738 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.742      ; 3.062      ;
; -0.738 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.742      ; 3.062      ;
; -0.738 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.742      ; 3.062      ;
; -0.734 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.672      ;
; -0.734 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.672      ;
; -0.733 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.741      ; 3.056      ;
; -0.733 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.741      ; 3.056      ;
; -0.733 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.741      ; 3.056      ;
; -0.712 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.742      ; 3.036      ;
; -0.710 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.742      ; 3.034      ;
; -0.709 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.742      ; 3.033      ;
; -0.709 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.648      ;
; -0.708 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.647      ;
; -0.708 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.647      ;
; -0.708 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.647      ;
; -0.707 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.645      ;
; -0.707 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.645      ;
; -0.706 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.645      ;
; -0.705 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.644      ;
; -0.705 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.644      ;
; -0.697 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.636      ;
; -0.696 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.635      ;
; -0.696 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.635      ;
; -0.696 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.635      ;
; -0.696 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.635      ;
; -0.694 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.633      ;
; -0.690 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.628      ;
; -0.682 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.621      ;
; -0.681 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.618      ;
; -0.681 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.618      ;
; -0.681 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.620      ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adder_module:adder_2_inst|output_1[10]'                                                                                                                                     ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.289 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~184 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.403      ; 3.756      ;
; -1.275 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~192 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.326      ; 3.665      ;
; -1.229 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~181 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.329      ; 3.621      ;
; -1.218 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~102 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.186      ; 3.215      ;
; -1.212 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.265      ; 3.541      ;
; -1.154 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.588      ; 3.805      ;
; -1.150 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~193 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.505      ; 3.719      ;
; -1.134 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~370 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.750      ; 3.296      ;
; -1.068 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~462 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.218      ; 3.348      ;
; -1.062 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~454 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.278      ; 3.494      ;
; -1.058 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~451 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.210      ; 3.329      ;
; -1.034 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~194 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.756      ; 3.947      ;
; -1.029 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~126 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.756      ; 3.849      ;
; -1.016 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~463 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.410      ; 3.486      ;
; -1.004 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~187 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.297      ; 3.458      ;
; -1.002 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~364 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.682      ; 3.499      ;
; -0.993 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~190 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.491      ; 3.550      ;
; -0.988 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~183 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.327      ; 3.378      ;
; -0.978 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~132 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.495      ; 3.631      ;
; -0.976 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~185 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.339      ; 3.473      ;
; -0.969 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~125 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.523      ; 3.557      ;
; -0.968 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~95  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.295      ; 3.185      ;
; -0.958 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~127 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.462      ; 3.577      ;
; -0.946 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~455 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.207      ; 3.212      ;
; -0.945 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~100 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.334      ; 3.344      ;
; -0.944 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~180 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.367      ; 3.464      ;
; -0.925 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~97  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.295      ; 3.326      ;
; -0.919 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~130 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.712      ; 3.633      ;
; -0.917 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~103 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.360      ; 3.431      ;
; -0.908 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~133 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.673      ; 3.735      ;
; -0.900 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~186 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.660      ; 3.727      ;
; -0.898 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~120 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.593      ; 3.490      ;
; -0.891 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~129 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.910      ; 3.867      ;
; -0.886 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~188 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.490      ; 3.440      ;
; -0.885 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~199 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.078      ; 4.025      ;
; -0.873 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~460 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.368      ; 3.303      ;
; -0.871 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~22  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 0.748      ; 1.618      ;
; -0.864 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~450 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.225      ; 3.149      ;
; -0.863 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~457 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.192      ; 3.214      ;
; -0.859 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~96  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.553      ; 3.517      ;
; -0.855 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~91  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.177      ; 3.189      ;
; -0.847 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~101 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.319      ; 3.231      ;
; -0.844 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~191 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.474      ; 3.477      ;
; -0.840 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~184 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 2.352      ; 3.756      ;
; -0.836 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~134 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.978      ; 3.981      ;
; -0.835 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~189 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.820      ; 3.816      ;
; -0.830 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~121 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.566      ; 3.561      ;
; -0.827 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~456 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.475      ; 3.361      ;
; -0.826 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~192 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 2.275      ; 3.665      ;
; -0.822 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~28  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 0.725      ; 1.386      ;
; -0.803 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~464 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.631      ; 3.493      ;
; -0.802 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~424 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.988      ; 3.854      ;
; -0.798 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~409 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.854      ; 3.806      ;
; -0.798 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~182 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.327      ; 3.283      ;
; -0.795 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~123 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.478      ; 3.430      ;
; -0.794 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~439 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.198      ; 4.052      ;
; -0.786 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~461 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.368      ; 3.218      ;
; -0.780 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~181 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 2.278      ; 3.621      ;
; -0.769 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~102 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 2.135      ; 3.215      ;
; -0.765 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~131 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.652      ; 3.572      ;
; -0.763 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 2.214      ; 3.541      ;
; -0.755 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~459 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.608      ; 3.424      ;
; -0.750 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~104 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.724      ; 3.567      ;
; -0.749 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~93  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.229      ; 3.144      ;
; -0.746 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~92  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.176      ; 3.080      ;
; -0.745 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~306 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.289      ; 3.405      ;
; -0.744 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~367 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.608      ; 3.411      ;
; -0.744 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~119 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 0.918      ; 1.509      ;
; -0.740 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~382 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.934      ; 3.734      ;
; -0.736 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~394 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.952      ; 3.752      ;
; -0.734 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~90  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.265      ; 3.166      ;
; -0.732 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~99  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.648      ; 3.546      ;
; -0.724 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~380 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.992      ; 3.782      ;
; -0.721 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~388 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.160      ; 3.941      ;
; -0.716 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~262 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.792      ; 3.567      ;
; -0.716 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~122 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.499      ; 3.373      ;
; -0.711 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~379 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.124      ; 3.999      ;
; -0.705 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 2.537      ; 3.805      ;
; -0.702 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~406 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.767      ; 3.530      ;
; -0.701 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~193 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 2.454      ; 3.719      ;
; -0.700 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~387 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.958      ; 3.811      ;
; -0.699 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~128 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.640      ; 3.498      ;
; -0.692 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~458 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.369      ; 3.121      ;
; -0.687 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~208 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.256      ; 3.943      ;
; -0.685 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~370 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 1.000        ; 2.699      ; 3.296      ;
; -0.677 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~374 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.012      ; 3.751      ;
; -0.676 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~19  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 0.684      ; 1.361      ;
; -0.671 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~414 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.168      ; 3.902      ;
; -0.670 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~453 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.209      ; 3.033      ;
; -0.663 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~267 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.821      ; 3.568      ;
; -0.662 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~412 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.739      ; 3.554      ;
; -0.662 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~98  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.333      ; 3.152      ;
; -0.657 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~268 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.010      ; 3.731      ;
; -0.657 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~320 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.717      ; 3.375      ;
; -0.655 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~244 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 3.051      ; 3.872      ;
; -0.652 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~226 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.739      ; 3.455      ;
; -0.646 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~117 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 0.509      ; 1.215      ;
; -0.644 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~376 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.971      ; 3.680      ;
; -0.644 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~217 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 2.660      ; 3.364      ;
; -0.643 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~74  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.500        ; 0.710      ; 1.414      ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adder_module:adder_2_inst|output_1[10]'                                                                                                                                      ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.763 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~143 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.767      ; 3.004      ;
; -0.703 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~309 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.712      ; 3.009      ;
; -0.690 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~137 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.605      ; 2.915      ;
; -0.663 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~311 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.400      ; 2.737      ;
; -0.663 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~149 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 4.021      ; 3.358      ;
; -0.647 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~302 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.242      ; 2.595      ;
; -0.635 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~314 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.646      ; 3.011      ;
; -0.635 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~144 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.990      ; 3.355      ;
; -0.632 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~305 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.264      ; 2.632      ;
; -0.631 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~308 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.315      ; 2.684      ;
; -0.631 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.175      ; 2.544      ;
; -0.628 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~287 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.433      ; 2.805      ;
; -0.601 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~0   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.384      ; 2.783      ;
; -0.597 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~56  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.535      ; 2.938      ;
; -0.580 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~140 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.626      ; 3.046      ;
; -0.578 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~353 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.419      ; 2.841      ;
; -0.575 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~145 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.685      ; 3.110      ;
; -0.574 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~310 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.326      ; 2.752      ;
; -0.570 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~135 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.557      ; 2.987      ;
; -0.566 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~146 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.681      ; 3.115      ;
; -0.566 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~11  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.509      ; 2.943      ;
; -0.560 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~300 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.208      ; 2.648      ;
; -0.552 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.571      ; 3.019      ;
; -0.550 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~51  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.639      ; 3.089      ;
; -0.548 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~306 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.421      ; 2.873      ;
; -0.546 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~45  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.415      ; 2.869      ;
; -0.542 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~173 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.495      ; 2.953      ;
; -0.542 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~59  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.794      ; 3.252      ;
; -0.540 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~141 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.848      ; 3.308      ;
; -0.530 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~2   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.355      ; 2.825      ;
; -0.527 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~176 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.501      ; 2.974      ;
; -0.527 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~10  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.499      ; 2.972      ;
; -0.520 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~347 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.316      ; 2.796      ;
; -0.518 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~47  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.381      ; 2.863      ;
; -0.516 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~288 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.346      ; 2.830      ;
; -0.513 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~53  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.538      ; 3.025      ;
; -0.510 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~294 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.749      ; 3.239      ;
; -0.506 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~293 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.487      ; 2.981      ;
; -0.504 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~86  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.305      ; 2.801      ;
; -0.498 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~299 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.741      ; 3.243      ;
; -0.493 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~142 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.492      ; 2.999      ;
; -0.492 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~55  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.527      ; 3.035      ;
; -0.490 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~138 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.508      ; 3.018      ;
; -0.487 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~348 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.317      ; 2.830      ;
; -0.484 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~54  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.779      ; 3.295      ;
; -0.483 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~335 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.200      ; 2.717      ;
; -0.481 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~354 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.723      ; 3.242      ;
; -0.479 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~285 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.384      ; 2.905      ;
; -0.479 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~168 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.332      ; 2.853      ;
; -0.478 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~52  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.446      ; 2.968      ;
; -0.478 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~48  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.382      ; 2.904      ;
; -0.476 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~171 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.597      ; 3.121      ;
; -0.473 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.377      ; 2.904      ;
; -0.470 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~291 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.587      ; 3.117      ;
; -0.468 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~136 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.535      ; 3.067      ;
; -0.464 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~339 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.506      ; 3.042      ;
; -0.462 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~295 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.506      ; 3.044      ;
; -0.454 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~330 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.137      ; 2.683      ;
; -0.454 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~78  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.160      ; 2.706      ;
; -0.452 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~167 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.283      ; 2.831      ;
; -0.448 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~345 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.354      ; 2.906      ;
; -0.448 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~50  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.395      ; 2.947      ;
; -0.447 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~356 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.416      ; 2.969      ;
; -0.446 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~84  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.556      ; 3.110      ;
; -0.445 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~333 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.035      ; 2.590      ;
; -0.445 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~6   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.534      ; 3.089      ;
; -0.439 ; lcd_fifo:fifo_4_inst|buffer[12] ; lcd_fifo:fifo_4_inst|array_reg~341 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.189      ; 2.750      ;
; -0.438 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~75  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.192      ; 2.754      ;
; -0.437 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~83  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.288      ; 2.851      ;
; -0.435 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~175 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.417      ; 2.982      ;
; -0.433 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~46  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.382      ; 2.949      ;
; -0.431 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~474 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.617      ; 3.186      ;
; -0.429 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~312 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.176      ; 2.747      ;
; -0.428 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~351 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.519      ; 3.091      ;
; -0.424 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~340 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.258      ; 2.834      ;
; -0.424 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~292 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.307      ; 2.883      ;
; -0.420 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~165 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.311      ; 2.891      ;
; -0.419 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~77  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.144      ; 2.725      ;
; -0.417 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~301 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.176      ; 2.759      ;
; -0.417 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~5   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.365      ; 2.948      ;
; -0.409 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~332 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.036      ; 2.627      ;
; -0.409 ; lcd_fifo:fifo_4_inst|buffer[15] ; lcd_fifo:fifo_4_inst|array_reg~359 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.674      ; 3.265      ;
; -0.408 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~338 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.259      ; 2.851      ;
; -0.407 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~139 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.689      ; 3.282      ;
; -0.406 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~172 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.319      ; 2.913      ;
; -0.404 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~170 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.306      ; 2.902      ;
; -0.404 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~8   ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.430      ; 3.026      ;
; -0.401 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~85  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.284      ; 2.883      ;
; -0.400 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~80  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.178      ; 2.778      ;
; -0.398 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~174 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.677      ; 3.279      ;
; -0.397 ; lcd_fifo:fifo_4_inst|buffer[13] ; lcd_fifo:fifo_4_inst|array_reg~147 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.542      ; 3.145      ;
; -0.397 ; lcd_fifo:fifo_4_inst|buffer[14] ; lcd_fifo:fifo_4_inst|array_reg~148 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.682      ; 3.285      ;
; -0.395 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~81  ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.409      ; 3.014      ;
; -0.391 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~352 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.306      ; 2.915      ;
; -0.386 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~150 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.152      ; 2.766      ;
; -0.385 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~443 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.467      ; 3.082      ;
; -0.384 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~286 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.351      ; 2.967      ;
; -0.382 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~346 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.322      ; 2.940      ;
; -0.381 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~143 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; -0.500       ; 3.865      ; 3.004      ;
; -0.375 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~467 ; adder_module:adder_2_inst|output_1[10] ; adder_module:adder_2_inst|output_1[10] ; 0.000        ; 3.180      ; 2.805      ;
+--------+---------------------------------+------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                                           ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.046 ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.876      ; 0.914      ;
; 0.046  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.878      ; 1.008      ;
; 0.046  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.878      ; 1.008      ;
; 0.066  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.878      ; 1.028      ;
; 0.071  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.034      ;
; 0.105  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.068      ;
; 0.113  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.076      ;
; 0.121  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.084      ;
; 0.137  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.877      ; 1.098      ;
; 0.140  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.878      ; 1.102      ;
; 0.174  ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|enable                                                            ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[0]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|point_counter[1]                                                  ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|point_counter[0]                                                  ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.176  ; lcd_module:write_to_lcd_inst|rs                                                                ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; lcd_module:write_to_lcd_inst|entry_1_finished                                                  ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; lcd_module:write_to_lcd_inst|write_address                                                     ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; lcd_module:write_to_lcd_inst|start_writing_result                                              ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.181  ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.314      ;
; 0.182  ; lcd_module:write_to_lcd_inst|up_counter[2]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.314      ;
; 0.188  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.877      ; 1.149      ;
; 0.193  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.877      ; 1.154      ;
; 0.195  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.877      ; 1.156      ;
; 0.200  ; queue_module:queue_2_inst|output_1[0]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.239      ; 0.543      ;
; 0.201  ; lcd_module:write_to_lcd_inst|already_read                                                      ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; lcd_fifo:fifo_4_inst|full_reg                                                                  ; lcd_fifo:fifo_4_inst|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; lcd_fifo:fifo_4_inst|w_ptr_reg[4]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.204  ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.337      ;
; 0.205  ; lcd_module:write_to_lcd_inst|write_address                                                     ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.336      ;
; 0.213  ; lcd_module:write_to_lcd_inst|entry_1_finished                                                  ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.344      ;
; 0.231  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.878      ; 1.193      ;
; 0.237  ; queue_module:queue_2_inst|output_1[2]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.239      ; 0.580      ;
; 0.245  ; queue_module:queue_2_inst|output_1[1]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.239      ; 0.588      ;
; 0.251  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|cursor_address[0]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.214      ;
; 0.251  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.214      ;
; 0.251  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.214      ;
; 0.251  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.214      ;
; 0.251  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.880      ; 1.215      ;
; 0.252  ; queue_module:queue_2_inst|output_1[7]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.239      ; 0.595      ;
; 0.256  ; queue_module:queue_2_inst|output_1[5]                                                          ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.239      ; 0.599      ;
; 0.257  ; lcd_fifo:fifo_4_inst|w_ptr_reg[1]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.023      ; 0.364      ;
; 0.262  ; lcd_module:write_to_lcd_inst|up_counter[2]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.394      ;
; 0.265  ; adder_module:adder_1_inst|output_1[1]                                                          ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.229      ; 0.598      ;
; 0.268  ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.400      ;
; 0.271  ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.403      ;
; 0.271  ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.403      ;
; 0.272  ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.273  ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.405      ;
; 0.275  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.880      ; 1.239      ;
; 0.276  ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.408      ;
; 0.284  ; adder_module:adder_1_inst|output_1[2]                                                          ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.229      ; 0.617      ;
; 0.292  ; lcd_fifo:fifo_4_inst|w_ptr_reg[2]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.023      ; 0.399      ;
; 0.292  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.877      ; 1.253      ;
; 0.295  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.880      ; 1.259      ;
; 0.296  ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.235      ; 0.635      ;
; 0.297  ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.430      ;
; 0.298  ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.237      ; 0.639      ;
; 0.298  ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                             ; lcd_module:write_to_lcd_inst|entry_from_fifo[0]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.879      ; 1.261      ;
; 0.300  ; queue_module:queue_1_inst|r_ptr_reg[4]                                                         ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.433      ;
; 0.305  ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.436      ;
; 0.307  ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.440      ;
; 0.308  ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.226      ; 0.638      ;
; 0.308  ; lcd_fifo:fifo_4_inst|r_ptr_reg[1]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.441      ;
; 0.310  ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.226      ; 0.640      ;
; 0.310  ; lcd_fifo:fifo_4_inst|array_reg~37                                                              ; lcd_fifo:fifo_4_inst|output_1[8]                                                                                  ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.176      ; 1.590      ;
; 0.312  ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.445      ;
; 0.312  ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.445      ;
; 0.313  ; queue_module:queue_1_inst|r_ptr_reg[4]                                                         ; queue_module:queue_2_inst|output_1[2]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.446      ;
; 0.313  ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                              ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.446      ;
; 0.315  ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.226      ; 0.645      ;
; 0.317  ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.450      ;
; 0.319  ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_3_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.226      ; 0.649      ;
; 0.321  ; lcd_fifo:fifo_4_inst|array_reg~114                                                             ; lcd_fifo:fifo_4_inst|output_1[10]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.316      ; 1.741      ;
; 0.339  ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.471      ;
; 0.340  ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.472      ;
; 0.340  ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                       ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.472      ;
; 0.345  ; lcd_fifo:fifo_4_inst|array_reg~30                                                              ; lcd_fifo:fifo_4_inst|output_1[1]                                                                                  ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.163      ; 1.612      ;
; 0.354  ; lcd_fifo:fifo_4_inst|w_ptr_reg[0]                                                              ; lcd_fifo:fifo_4_inst|w_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.023      ; 0.461      ;
; 0.356  ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                           ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.489      ;
; 0.361  ; lcd_fifo:fifo_4_inst|array_reg~61                                                              ; lcd_fifo:fifo_4_inst|output_1[2]                                                                                  ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.241      ; 1.706      ;
; 0.362  ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.494      ;
; 0.364  ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.496      ;
; 0.368  ; queue_module:queue_1_inst|r_ptr_reg[3]                                                         ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.501      ;
; 0.369  ; lcd_module:write_to_lcd_inst|up_counter[0]                                                     ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.501      ;
; 0.374  ; lcd_fifo:fifo_4_inst|array_reg~16                                                              ; lcd_fifo:fifo_4_inst|output_1[2]                                                                                  ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.872      ; 1.350      ;
; 0.377  ; lcd_module:write_to_lcd_inst|up_counter[3]                                                     ; lcd_module:write_to_lcd_inst|up_counter[0]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.509      ;
; 0.378  ; lcd_module:write_to_lcd_inst|result_title_finished                                             ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.046      ; 0.508      ;
; 0.378  ; lcd_fifo:fifo_4_inst|array_reg~116                                                             ; lcd_fifo:fifo_4_inst|output_1[12]                                                                                 ; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.817      ; 1.299      ;
; 0.381  ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                           ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.235      ; 0.720      ;
; 0.385  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0 ; adder_module:adder_1_inst|output_1[0]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.088      ; 0.557      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; 0.288 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.421      ;
; 0.289 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.422      ;
; 0.294 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.296 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.429      ;
; 0.296 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.429      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.430      ;
; 0.307 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.440      ;
; 0.437 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.570      ;
; 0.442 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.576      ;
; 0.444 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.577      ;
; 0.444 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.577      ;
; 0.444 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.577      ;
; 0.446 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.579      ;
; 0.447 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.580      ;
; 0.447 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.580      ;
; 0.450 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.583      ;
; 0.451 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.584      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.585      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.585      ;
; 0.453 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.586      ;
; 0.454 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.587      ;
; 0.454 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.587      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.588      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.589      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.589      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.589      ;
; 0.457 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.590      ;
; 0.457 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.590      ;
; 0.459 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.592      ;
; 0.459 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.592      ;
; 0.500 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.633      ;
; 0.507 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.640      ;
; 0.507 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.640      ;
; 0.507 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.640      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.643      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.642      ;
; 0.510 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.643      ;
; 0.510 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.643      ;
; 0.510 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.643      ;
; 0.512 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.645      ;
; 0.512 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.645      ;
; 0.513 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.646      ;
; 0.516 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.649      ;
; 0.519 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.652      ;
; 0.520 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.653      ;
; 0.520 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.653      ;
; 0.521 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.654      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.655      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.655      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.655      ;
; 0.523 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.812      ; 2.554      ;
; 0.523 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.656      ;
; 0.524 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.658      ;
; 0.524 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.657      ;
; 0.534 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.812      ; 2.565      ;
; 0.535 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.812      ; 2.566      ;
; 0.536 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.812      ; 2.567      ;
; 0.552 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.811      ; 2.582      ;
; 0.552 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.811      ; 2.582      ;
; 0.552 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.811      ; 2.582      ;
; 0.555 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.812      ; 2.586      ;
; 0.555 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.812      ; 2.586      ;
; 0.555 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.812      ; 2.586      ;
; 0.572 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.705      ;
; 0.573 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.706      ;
; 0.573 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.706      ;
; 0.573 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.706      ;
; 0.574 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.708      ;
; 0.575 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.708      ;
; 0.576 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.709      ;
; 0.576 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.709      ;
; 0.576 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.709      ;
; 0.577 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.711      ;
; 0.579 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.712      ;
; 0.579 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.712      ;
; 0.582 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.715      ;
; 0.582 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.715      ;
; 0.584 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.718      ;
; 0.585 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.718      ;
; 0.585 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.718      ;
; 0.586 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.719      ;
; 0.587 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.721      ;
; 0.590 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.723      ;
; 0.592 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.725      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.729      ;
; 0.598 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.731      ;
; 0.599 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.732      ;
; 0.604 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.737      ;
; 0.606 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.739      ;
; 0.607 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.740      ;
; 0.610 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.743      ;
; 0.632 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.765      ;
; 0.635 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.768      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                         ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                              ; -6.588    ; -0.985  ; N/A      ; N/A     ; -3.000              ;
;  adder_module:adder_2_inst|output_1[10]       ; -2.267    ; -0.985  ; N/A      ; N/A     ; 0.231               ;
;  clk                                          ; -3.940    ; 0.288   ; N/A      ; N/A     ; -3.000              ;
;  clock_divider_module:clk_inst|divcounter[23] ; -6.588    ; -0.046  ; N/A      ; N/A     ; -2.693              ;
; Design-wide TNS                               ; -1006.242 ; -92.529 ; 0.0      ; 0.0     ; -350.65             ;
;  adder_module:adder_2_inst|output_1[10]       ; -428.791  ; -92.483 ; N/A      ; N/A     ; 0.000               ;
;  clk                                          ; -49.135   ; 0.000   ; N/A      ; N/A     ; -39.000             ;
;  clock_divider_module:clk_inst|divcounter[23] ; -528.316  ; -0.046  ; N/A      ; N/A     ; -311.650            ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rw            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; on            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; adder_module:adder_2_inst|output_1[10]       ; adder_module:adder_2_inst|output_1[10]       ; 0        ; 960      ; 1        ; 961      ;
; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_2_inst|output_1[10]       ; 0        ; 0        ; 14       ; 0        ;
; clk                                          ; clk                                          ; 529      ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; 11       ; 11       ; 0        ; 0        ;
; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 486      ; 486      ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 157223   ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; adder_module:adder_2_inst|output_1[10]       ; adder_module:adder_2_inst|output_1[10]       ; 0        ; 960      ; 1        ; 961      ;
; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_2_inst|output_1[10]       ; 0        ; 0        ; 14       ; 0        ;
; clk                                          ; clk                                          ; 529      ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; 11       ; 11       ; 0        ; 0        ;
; adder_module:adder_2_inst|output_1[10]       ; clock_divider_module:clk_inst|divcounter[23] ; 486      ; 486      ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 157223   ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 115   ; 115  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                             ;
+----------------------------------------------+----------------------------------------------+------+-------------+
; Target                                       ; Clock                                        ; Type ; Status      ;
+----------------------------------------------+----------------------------------------------+------+-------------+
; adder_module:adder_2_inst|output_1[10]       ; adder_module:adder_2_inst|output_1[10]       ; Base ; Constrained ;
; clk                                          ; clk                                          ; Base ; Constrained ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; Base ; Constrained ;
+----------------------------------------------+----------------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Wed May 10 18:51:16 2017
Info: Command: quartus_sta KPN_Fixed_Point -c KPN_Fixed_Point
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 495 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'KPN_Fixed_Point.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_module:clk_inst|divcounter[23] clock_divider_module:clk_inst|divcounter[23]
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name adder_module:adder_2_inst|output_1[10] adder_module:adder_2_inst|output_1[10]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_4_inst|Equal1~5  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.588
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.588            -528.316 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -3.940             -49.135 clk 
    Info (332119):    -2.267            -428.791 adder_module:adder_2_inst|output_1[10] 
Info (332146): Worst-case hold slack is -0.985
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.985             -69.801 adder_module:adder_2_inst|output_1[10] 
    Info (332119):     0.240               0.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.635               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.693            -311.650 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.231               0.000 adder_module:adder_2_inst|output_1[10] 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_4_inst|Equal1~5  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.931
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.931            -466.651 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -3.477             -42.025 clk 
    Info (332119):    -2.207            -415.616 adder_module:adder_2_inst|output_1[10] 
Info (332146): Worst-case hold slack is -0.921
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.921             -65.489 adder_module:adder_2_inst|output_1[10] 
    Info (332119):     0.231               0.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.582               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.649            -309.450 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.280               0.000 adder_module:adder_2_inst|output_1[10] 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_4_inst|Equal1~5  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.255
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.255            -177.628 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -1.499             -14.184 clk 
    Info (332119):    -1.289            -207.956 adder_module:adder_2_inst|output_1[10] 
Info (332146): Worst-case hold slack is -0.763
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.763             -92.483 adder_module:adder_2_inst|output_1[10] 
    Info (332119):    -0.046              -0.046 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.288               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.336 clk 
    Info (332119):    -1.000            -168.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.280               0.000 adder_module:adder_2_inst|output_1[10] 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 740 megabytes
    Info: Processing ended: Wed May 10 18:51:23 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


