TimeQuest Timing Analyzer report for licence_project
Mon Nov 06 22:02:46 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; licence_project                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 92.94 MHz ; 92.94 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -5.055 ; -707.436      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -180.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                             ;
+--------+------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.055 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.080      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -5.009 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.034      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.996 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 6.021      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.967 ; SPI:inst|data_rx_counter[29] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.992      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.949 ; SPI:inst|data_rx_counter[24] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.974      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.885 ; SPI:inst|data_rx_counter[16] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 5.911      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[1]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[3]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[4]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[5]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[6]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[7]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[8]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[9]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[10] ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[11] ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[12] ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[13] ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[14] ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[15] ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.880 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[2]  ; CLK          ; CLK         ; 0.500        ; 0.004      ; 5.420      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.858 ; SPI:inst|data_rx_counter[25] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 5.883      ;
; -4.844 ; SPI:inst|data_rx_counter[2]  ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 5.873      ;
+--------+------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                 ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; SPI:inst|MOSI               ; SPI:inst|MOSI              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|ADC_CS_linker      ; SPI:inst|ADC_CS_linker     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|avrg[0]            ; SPI:inst|avrg[0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[2]         ; SPI:inst|rx_data[2]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[3]         ; SPI:inst|rx_data[3]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[4]         ; SPI:inst|rx_data[4]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[5]         ; SPI:inst|rx_data[5]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[6]         ; SPI:inst|rx_data[6]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[7]         ; SPI:inst|rx_data[7]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[8]         ; SPI:inst|rx_data[8]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[9]         ; SPI:inst|rx_data[9]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[10]        ; SPI:inst|rx_data[10]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[11]        ; SPI:inst|rx_data[11]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[12]        ; SPI:inst|rx_data[12]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI:inst|rx_data[13]        ; SPI:inst|rx_data[13]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; SPI:inst|rx_data[3]         ; SPI:inst|data_rec_test[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; SPI:inst|rx_data[5]         ; SPI:inst|data_rec_test[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; SPI:inst|rx_data[11]        ; SPI:inst|data_rec_test[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; SPI:inst|rx_data[7]         ; SPI:inst|data_rec_test[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.531 ; PWM:inst4|pwm_cnt[31]       ; PWM:inst4|pwm_cnt[31]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.661 ; SPI:inst|rx_data[8]         ; SPI:inst|data_rec_test[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.673 ; SPI:inst|rx_data[6]         ; SPI:inst|data_rec_test[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.939      ;
; 0.795 ; PWM:inst4|pwm_cnt[16]       ; PWM:inst4|pwm_cnt[16]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; SPI:inst|avr_data[11]       ; SPI:inst|avr_data[11]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; SPI:inst|avr_data[1]        ; SPI:inst|avr_data[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; SPI:inst|avr_data[6]        ; SPI:inst|avr_data[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; SPI:inst|avr_data[4]        ; SPI:inst|avr_data[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; SPI:inst|avr_data[8]        ; SPI:inst|avr_data[8]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; PWM:inst4|pwm_cnt[1]        ; PWM:inst4|pwm_cnt[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; PWM:inst4|pwm_cnt[17]       ; PWM:inst4|pwm_cnt[17]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; PWM:inst4|pwm_cnt[4]        ; PWM:inst4|pwm_cnt[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[7]        ; PWM:inst4|pwm_cnt[7]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[9]        ; PWM:inst4|pwm_cnt[9]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[11]       ; PWM:inst4|pwm_cnt[11]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[13]       ; PWM:inst4|pwm_cnt[13]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[14]       ; PWM:inst4|pwm_cnt[14]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[15]       ; PWM:inst4|pwm_cnt[15]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[18]       ; PWM:inst4|pwm_cnt[18]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[20]       ; PWM:inst4|pwm_cnt[20]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[23]       ; PWM:inst4|pwm_cnt[23]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[25]       ; PWM:inst4|pwm_cnt[25]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[27]       ; PWM:inst4|pwm_cnt[27]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[29]       ; PWM:inst4|pwm_cnt[29]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[30]       ; PWM:inst4|pwm_cnt[30]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PWM:inst4|pwm_cnt[2]        ; PWM:inst4|pwm_cnt[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.825 ; SPI:inst|avr_data[4]        ; SPI:inst|data_rec[4]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.089      ;
; 0.837 ; SPI:inst|avr_data[0]        ; SPI:inst|avr_data[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; PWM:inst4|pwm_cnt[3]        ; PWM:inst4|pwm_cnt[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PWM:inst4|pwm_cnt[8]        ; PWM:inst4|pwm_cnt[8]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PWM:inst4|pwm_cnt[10]       ; PWM:inst4|pwm_cnt[10]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PWM:inst4|pwm_cnt[12]       ; PWM:inst4|pwm_cnt[12]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PWM:inst4|pwm_cnt[19]       ; PWM:inst4|pwm_cnt[19]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PWM:inst4|pwm_cnt[24]       ; PWM:inst4|pwm_cnt[24]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PWM:inst4|pwm_cnt[26]       ; PWM:inst4|pwm_cnt[26]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PWM:inst4|pwm_cnt[28]       ; PWM:inst4|pwm_cnt[28]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; SPI:inst|avr_data[5]        ; SPI:inst|avr_data[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; SPI:inst|avr_data[7]        ; SPI:inst|avr_data[7]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; SPI:inst|avr_data[9]        ; SPI:inst|avr_data[9]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; PWM:inst4|pwm_cnt[5]        ; PWM:inst4|pwm_cnt[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; PWM:inst4|pwm_cnt[6]        ; PWM:inst4|pwm_cnt[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; PWM:inst4|pwm_cnt[21]       ; PWM:inst4|pwm_cnt[21]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; PWM:inst4|pwm_cnt[22]       ; PWM:inst4|pwm_cnt[22]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; SPI:inst|avr_data[2]        ; SPI:inst|avr_data[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; SPI:inst|avr_data[3]        ; SPI:inst|avr_data[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.856 ; SPI:inst|avr_data[3]        ; SPI:inst|data_rec[3]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.120      ;
; 0.858 ; SPI:inst|avr_data[2]        ; SPI:inst|data_rec[2]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.122      ;
; 0.858 ; SPI:inst|avr_data[1]        ; SPI:inst|data_rec[1]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.122      ;
; 0.858 ; SPI:inst|avr_data[5]        ; SPI:inst|data_rec[5]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.122      ;
; 0.872 ; SPI:inst|rx_data[9]         ; SPI:inst|data_rec_test[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.138      ;
; 0.917 ; PWM:inst4|pwm_out           ; PWM:inst4|pwm_out          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.183      ;
; 0.935 ; SPI:inst|avr_data[10]       ; SPI:inst|data_rec[10]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.199      ;
; 0.938 ; SPI:inst|rx_data[13]        ; SPI:inst|avr_data[11]      ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.199      ;
; 0.949 ; SPI:inst|rx_data[13]        ; SPI:inst|data_rec_test[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.215      ;
; 1.010 ; SPI:inst|avr_data[10]       ; SPI:inst|avr_data[10]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.276      ;
; 1.060 ; PWM:inst4|pwm_cnt[31]       ; PWM:inst4|pwm_out          ; CLK          ; CLK         ; 0.000        ; -0.007     ; 1.319      ;
; 1.063 ; SPI:inst|rx_data[4]         ; SPI:inst|data_rec_test[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.329      ;
; 1.072 ; SPI:inst|rx_data[2]         ; SPI:inst|data_rec_test[0]  ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.335      ;
; 1.073 ; SPI:inst|avr_data[0]        ; SPI:inst|data_rec[0]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.337      ;
; 1.083 ; SPI:inst|avr_data[6]        ; SPI:inst|data_rec[6]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.347      ;
; 1.087 ; SPI:inst|avr_data[9]        ; SPI:inst|data_rec[9]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.351      ;
; 1.089 ; SPI:inst|rx_data[10]        ; SPI:inst|data_rec_test[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.355      ;
; 1.112 ; SPI:inst|avr_data[11]       ; SPI:inst|data_rec[11]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.376      ;
; 1.178 ; SPI:inst|data_tx_counter[4] ; SPI:inst|ADC_CS_linker     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; PWM:inst4|pwm_cnt[16]       ; PWM:inst4|pwm_cnt[17]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; SPI:inst|avr_data[6]        ; SPI:inst|avr_data[7]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; SPI:inst|avr_data[8]        ; SPI:inst|avr_data[9]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; SPI:inst|avr_data[1]        ; SPI:inst|avr_data[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; PWM:inst4|pwm_cnt[17]       ; PWM:inst4|pwm_cnt[18]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; PWM:inst4|pwm_cnt[1]        ; PWM:inst4|pwm_cnt[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; PWM:inst4|pwm_cnt[30]       ; PWM:inst4|pwm_cnt[31]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[13]       ; PWM:inst4|pwm_cnt[14]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[14]       ; PWM:inst4|pwm_cnt[15]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[29]       ; PWM:inst4|pwm_cnt[30]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[2]        ; PWM:inst4|pwm_cnt[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[9]        ; PWM:inst4|pwm_cnt[10]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[11]       ; PWM:inst4|pwm_cnt[12]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[18]       ; PWM:inst4|pwm_cnt[19]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[25]       ; PWM:inst4|pwm_cnt[26]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[27]       ; PWM:inst4|pwm_cnt[28]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PWM:inst4|pwm_cnt[4]        ; PWM:inst4|pwm_cnt[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[25]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[25]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[26]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[26]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[27]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[27]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[28]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[28]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[29]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[29]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[30]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[30]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[31]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[31]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_out      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_out      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; SPI:inst|ADC_CS_linker ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; SPI:inst|ADC_CS_linker ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; SPI:inst|MOSI          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; SPI:inst|MOSI          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avrg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avrg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avrg[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avrg[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avrg[11]      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MISO      ; CLK        ; 5.349 ; 5.349 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; CLK        ; -4.368 ; -4.368 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADC_CLK   ; CLK        ; 6.058  ; 6.058  ; Rise       ; CLK             ;
; ADC_CS    ; CLK        ; 7.787  ; 7.787  ; Rise       ; CLK             ;
; DRONE     ; CLK        ; 10.123 ; 10.123 ; Rise       ; CLK             ;
; MOSI      ; CLK        ; 7.570  ; 7.570  ; Rise       ; CLK             ;
; ADC_CLK   ; CLK        ; 6.058  ; 6.058  ; Fall       ; CLK             ;
; LED2      ; CLK        ; 8.402  ; 8.402  ; Fall       ; CLK             ;
; LED3      ; CLK        ; 8.186  ; 8.186  ; Fall       ; CLK             ;
; LED4      ; CLK        ; 10.731 ; 10.731 ; Fall       ; CLK             ;
; LED5      ; CLK        ; 9.255  ; 9.255  ; Fall       ; CLK             ;
; LED6      ; CLK        ; 9.023  ; 9.023  ; Fall       ; CLK             ;
; LED7      ; CLK        ; 8.917  ; 8.917  ; Fall       ; CLK             ;
; LED8      ; CLK        ; 9.438  ; 9.438  ; Fall       ; CLK             ;
; LED9      ; CLK        ; 8.393  ; 8.393  ; Fall       ; CLK             ;
; LED10     ; CLK        ; 8.391  ; 8.391  ; Fall       ; CLK             ;
; LED11     ; CLK        ; 8.370  ; 8.370  ; Fall       ; CLK             ;
; LED12     ; CLK        ; 8.587  ; 8.587  ; Fall       ; CLK             ;
; LED13     ; CLK        ; 7.350  ; 7.350  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADC_CLK   ; CLK        ; 6.058  ; 6.058  ; Rise       ; CLK             ;
; ADC_CS    ; CLK        ; 7.787  ; 7.787  ; Rise       ; CLK             ;
; DRONE     ; CLK        ; 10.123 ; 10.123 ; Rise       ; CLK             ;
; MOSI      ; CLK        ; 7.570  ; 7.570  ; Rise       ; CLK             ;
; ADC_CLK   ; CLK        ; 6.058  ; 6.058  ; Fall       ; CLK             ;
; LED2      ; CLK        ; 8.402  ; 8.402  ; Fall       ; CLK             ;
; LED3      ; CLK        ; 8.186  ; 8.186  ; Fall       ; CLK             ;
; LED4      ; CLK        ; 10.731 ; 10.731 ; Fall       ; CLK             ;
; LED5      ; CLK        ; 9.255  ; 9.255  ; Fall       ; CLK             ;
; LED6      ; CLK        ; 9.023  ; 9.023  ; Fall       ; CLK             ;
; LED7      ; CLK        ; 8.917  ; 8.917  ; Fall       ; CLK             ;
; LED8      ; CLK        ; 9.438  ; 9.438  ; Fall       ; CLK             ;
; LED9      ; CLK        ; 8.393  ; 8.393  ; Fall       ; CLK             ;
; LED10     ; CLK        ; 8.391  ; 8.391  ; Fall       ; CLK             ;
; LED11     ; CLK        ; 8.370  ; 8.370  ; Fall       ; CLK             ;
; LED12     ; CLK        ; 8.587  ; 8.587  ; Fall       ; CLK             ;
; LED13     ; CLK        ; 7.350  ; 7.350  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.926 ; -237.304      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -180.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                             ;
+--------+------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[1]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[3]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[4]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[5]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[6]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[7]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[8]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[9]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[10] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[11] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[12] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[13] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[14] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[15] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.926 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[2]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.465      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[1]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[3]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[4]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[5]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[6]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[7]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[8]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[9]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[10] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[11] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[12] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[13] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[14] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[15] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.832 ; SPI:inst|data_rec[0]         ; PWM:inst4|pwm_cnt[2]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.371      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.820 ; SPI:inst|data_rx_counter[27] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.842      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.819 ; SPI:inst|data_rx_counter[28] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.841      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[1]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[3]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[4]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[5]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[6]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[7]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[8]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[9]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[10] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[11] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[12] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[13] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[14] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[15] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rec[3]         ; PWM:inst4|pwm_cnt[2]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.357      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[0]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[2]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[1]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[3]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[4]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[5]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[6]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[7]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[8]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[9]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[10] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.818 ; SPI:inst|data_rx_counter[23] ; SPI:inst|data_rec[11] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 2.840      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[1]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[3]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[4]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[5]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[6]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[7]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[8]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[9]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[10] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[11] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[12] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[13] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[14] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[15] ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.816 ; SPI:inst|data_rec[5]         ; PWM:inst4|pwm_cnt[2]  ; CLK          ; CLK         ; 0.500        ; 0.007      ; 2.355      ;
; -1.813 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[16] ; CLK          ; CLK         ; 0.500        ; 0.009      ; 2.354      ;
; -1.813 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[17] ; CLK          ; CLK         ; 0.500        ; 0.009      ; 2.354      ;
; -1.813 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[18] ; CLK          ; CLK         ; 0.500        ; 0.009      ; 2.354      ;
; -1.813 ; SPI:inst|data_rec[2]         ; PWM:inst4|pwm_cnt[19] ; CLK          ; CLK         ; 0.500        ; 0.009      ; 2.354      ;
+--------+------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                            ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; SPI:inst|MOSI          ; SPI:inst|MOSI              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|ADC_CS_linker ; SPI:inst|ADC_CS_linker     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|avrg[0]       ; SPI:inst|avrg[0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[2]    ; SPI:inst|rx_data[2]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[3]    ; SPI:inst|rx_data[3]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[4]    ; SPI:inst|rx_data[4]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[5]    ; SPI:inst|rx_data[5]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[6]    ; SPI:inst|rx_data[6]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[7]    ; SPI:inst|rx_data[7]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[8]    ; SPI:inst|rx_data[8]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[9]    ; SPI:inst|rx_data[9]        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[10]   ; SPI:inst|rx_data[10]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[11]   ; SPI:inst|rx_data[11]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[12]   ; SPI:inst|rx_data[12]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI:inst|rx_data[13]   ; SPI:inst|rx_data[13]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; SPI:inst|rx_data[3]    ; SPI:inst|data_rec_test[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI:inst|rx_data[5]    ; SPI:inst|data_rec_test[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SPI:inst|rx_data[11]   ; SPI:inst|data_rec_test[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; PWM:inst4|pwm_cnt[31]  ; PWM:inst4|pwm_cnt[31]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI:inst|rx_data[7]    ; SPI:inst|data_rec_test[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.325 ; SPI:inst|rx_data[8]    ; SPI:inst|data_rec_test[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.331 ; SPI:inst|rx_data[6]    ; SPI:inst|data_rec_test[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.483      ;
; 0.355 ; PWM:inst4|pwm_cnt[16]  ; PWM:inst4|pwm_cnt[16]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; SPI:inst|avr_data[11]  ; SPI:inst|avr_data[11]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; SPI:inst|avr_data[1]   ; SPI:inst|avr_data[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI:inst|avr_data[4]   ; SPI:inst|avr_data[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI:inst|avr_data[6]   ; SPI:inst|avr_data[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI:inst|avr_data[8]   ; SPI:inst|avr_data[8]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; PWM:inst4|pwm_cnt[1]   ; PWM:inst4|pwm_cnt[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; PWM:inst4|pwm_cnt[17]  ; PWM:inst4|pwm_cnt[17]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; PWM:inst4|pwm_cnt[9]   ; PWM:inst4|pwm_cnt[9]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PWM:inst4|pwm_cnt[11]  ; PWM:inst4|pwm_cnt[11]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PWM:inst4|pwm_cnt[18]  ; PWM:inst4|pwm_cnt[18]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PWM:inst4|pwm_cnt[25]  ; PWM:inst4|pwm_cnt[25]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PWM:inst4|pwm_cnt[27]  ; PWM:inst4|pwm_cnt[27]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PWM:inst4|pwm_cnt[2]   ; PWM:inst4|pwm_cnt[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; PWM:inst4|pwm_cnt[4]   ; PWM:inst4|pwm_cnt[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWM:inst4|pwm_cnt[7]   ; PWM:inst4|pwm_cnt[7]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWM:inst4|pwm_cnt[13]  ; PWM:inst4|pwm_cnt[13]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWM:inst4|pwm_cnt[14]  ; PWM:inst4|pwm_cnt[14]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWM:inst4|pwm_cnt[15]  ; PWM:inst4|pwm_cnt[15]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWM:inst4|pwm_cnt[20]  ; PWM:inst4|pwm_cnt[20]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWM:inst4|pwm_cnt[23]  ; PWM:inst4|pwm_cnt[23]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWM:inst4|pwm_cnt[29]  ; PWM:inst4|pwm_cnt[29]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWM:inst4|pwm_cnt[30]  ; PWM:inst4|pwm_cnt[30]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; PWM:inst4|pwm_cnt[3]   ; PWM:inst4|pwm_cnt[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWM:inst4|pwm_cnt[8]   ; PWM:inst4|pwm_cnt[8]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWM:inst4|pwm_cnt[10]  ; PWM:inst4|pwm_cnt[10]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWM:inst4|pwm_cnt[19]  ; PWM:inst4|pwm_cnt[19]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWM:inst4|pwm_cnt[24]  ; PWM:inst4|pwm_cnt[24]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWM:inst4|pwm_cnt[26]  ; PWM:inst4|pwm_cnt[26]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI:inst|avr_data[0]   ; SPI:inst|avr_data[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI:inst|avr_data[5]   ; SPI:inst|avr_data[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI:inst|avr_data[7]   ; SPI:inst|avr_data[7]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; PWM:inst4|pwm_cnt[5]   ; PWM:inst4|pwm_cnt[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWM:inst4|pwm_cnt[6]   ; PWM:inst4|pwm_cnt[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWM:inst4|pwm_cnt[12]  ; PWM:inst4|pwm_cnt[12]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWM:inst4|pwm_cnt[21]  ; PWM:inst4|pwm_cnt[21]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWM:inst4|pwm_cnt[22]  ; PWM:inst4|pwm_cnt[22]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWM:inst4|pwm_cnt[28]  ; PWM:inst4|pwm_cnt[28]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI:inst|avr_data[2]   ; SPI:inst|avr_data[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI:inst|avr_data[3]   ; SPI:inst|avr_data[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI:inst|avr_data[9]   ; SPI:inst|avr_data[9]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.404 ; PWM:inst4|pwm_out      ; PWM:inst4|pwm_out          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.556      ;
; 0.408 ; SPI:inst|avr_data[4]   ; SPI:inst|data_rec[4]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.558      ;
; 0.414 ; SPI:inst|avr_data[2]   ; SPI:inst|data_rec[2]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.564      ;
; 0.414 ; SPI:inst|avr_data[1]   ; SPI:inst|data_rec[1]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.564      ;
; 0.414 ; SPI:inst|avr_data[3]   ; SPI:inst|data_rec[3]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.564      ;
; 0.414 ; SPI:inst|avr_data[5]   ; SPI:inst|data_rec[5]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.564      ;
; 0.424 ; SPI:inst|avr_data[10]  ; SPI:inst|data_rec[10]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.574      ;
; 0.425 ; SPI:inst|rx_data[9]    ; SPI:inst|data_rec_test[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.577      ;
; 0.429 ; SPI:inst|rx_data[13]   ; SPI:inst|avr_data[11]      ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.577      ;
; 0.431 ; SPI:inst|rx_data[13]   ; SPI:inst|data_rec_test[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.583      ;
; 0.451 ; SPI:inst|avr_data[10]  ; SPI:inst|avr_data[10]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.603      ;
; 0.482 ; PWM:inst4|pwm_cnt[31]  ; PWM:inst4|pwm_out          ; CLK          ; CLK         ; 0.000        ; -0.011     ; 0.623      ;
; 0.493 ; PWM:inst4|pwm_cnt[16]  ; PWM:inst4|pwm_cnt[17]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; SPI:inst|avr_data[6]   ; SPI:inst|avr_data[7]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SPI:inst|avr_data[1]   ; SPI:inst|avr_data[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SPI:inst|avr_data[8]   ; SPI:inst|avr_data[9]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; PWM:inst4|pwm_cnt[17]  ; PWM:inst4|pwm_cnt[18]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; PWM:inst4|pwm_cnt[1]   ; PWM:inst4|pwm_cnt[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; PWM:inst4|pwm_cnt[2]   ; PWM:inst4|pwm_cnt[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PWM:inst4|pwm_cnt[9]   ; PWM:inst4|pwm_cnt[10]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PWM:inst4|pwm_cnt[18]  ; PWM:inst4|pwm_cnt[19]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PWM:inst4|pwm_cnt[25]  ; PWM:inst4|pwm_cnt[26]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PWM:inst4|pwm_cnt[11]  ; PWM:inst4|pwm_cnt[12]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PWM:inst4|pwm_cnt[27]  ; PWM:inst4|pwm_cnt[28]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; PWM:inst4|pwm_cnt[30]  ; PWM:inst4|pwm_cnt[31]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWM:inst4|pwm_cnt[13]  ; PWM:inst4|pwm_cnt[14]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWM:inst4|pwm_cnt[14]  ; PWM:inst4|pwm_cnt[15]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWM:inst4|pwm_cnt[29]  ; PWM:inst4|pwm_cnt[30]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWM:inst4|pwm_cnt[4]   ; PWM:inst4|pwm_cnt[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWM:inst4|pwm_cnt[20]  ; PWM:inst4|pwm_cnt[21]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; SPI:inst|rx_data[4]    ; SPI:inst|data_rec_test[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.508 ; SPI:inst|avr_data[0]   ; SPI:inst|data_rec[0]       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.658      ;
; 0.511 ; PWM:inst4|pwm_cnt[8]   ; PWM:inst4|pwm_cnt[9]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWM:inst4|pwm_cnt[10]  ; PWM:inst4|pwm_cnt[11]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWM:inst4|pwm_cnt[24]  ; PWM:inst4|pwm_cnt[25]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWM:inst4|pwm_cnt[26]  ; PWM:inst4|pwm_cnt[27]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWM:inst4|pwm_cnt[3]   ; PWM:inst4|pwm_cnt[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[25]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[25]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[26]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[26]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[27]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[27]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[28]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[28]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[29]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[29]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[30]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[30]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[31]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[31]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_cnt[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PWM:inst4|pwm_out      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PWM:inst4|pwm_out      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; SPI:inst|ADC_CS_linker ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; SPI:inst|ADC_CS_linker ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; SPI:inst|MOSI          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; SPI:inst|MOSI          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avr_data[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avr_data[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avrg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avrg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avrg[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; SPI:inst|avrg[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; SPI:inst|avrg[11]      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MISO      ; CLK        ; 2.873 ; 2.873 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; CLK        ; -2.426 ; -2.426 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_CLK   ; CLK        ; 3.261 ; 3.261 ; Rise       ; CLK             ;
; ADC_CS    ; CLK        ; 4.262 ; 4.262 ; Rise       ; CLK             ;
; DRONE     ; CLK        ; 5.473 ; 5.473 ; Rise       ; CLK             ;
; MOSI      ; CLK        ; 4.184 ; 4.184 ; Rise       ; CLK             ;
; ADC_CLK   ; CLK        ; 3.261 ; 3.261 ; Fall       ; CLK             ;
; LED2      ; CLK        ; 4.727 ; 4.727 ; Fall       ; CLK             ;
; LED3      ; CLK        ; 4.609 ; 4.609 ; Fall       ; CLK             ;
; LED4      ; CLK        ; 5.876 ; 5.876 ; Fall       ; CLK             ;
; LED5      ; CLK        ; 5.056 ; 5.056 ; Fall       ; CLK             ;
; LED6      ; CLK        ; 4.959 ; 4.959 ; Fall       ; CLK             ;
; LED7      ; CLK        ; 4.917 ; 4.917 ; Fall       ; CLK             ;
; LED8      ; CLK        ; 5.127 ; 5.127 ; Fall       ; CLK             ;
; LED9      ; CLK        ; 4.633 ; 4.633 ; Fall       ; CLK             ;
; LED10     ; CLK        ; 4.618 ; 4.618 ; Fall       ; CLK             ;
; LED11     ; CLK        ; 4.605 ; 4.605 ; Fall       ; CLK             ;
; LED12     ; CLK        ; 4.750 ; 4.750 ; Fall       ; CLK             ;
; LED13     ; CLK        ; 4.123 ; 4.123 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_CLK   ; CLK        ; 3.261 ; 3.261 ; Rise       ; CLK             ;
; ADC_CS    ; CLK        ; 4.262 ; 4.262 ; Rise       ; CLK             ;
; DRONE     ; CLK        ; 5.473 ; 5.473 ; Rise       ; CLK             ;
; MOSI      ; CLK        ; 4.184 ; 4.184 ; Rise       ; CLK             ;
; ADC_CLK   ; CLK        ; 3.261 ; 3.261 ; Fall       ; CLK             ;
; LED2      ; CLK        ; 4.727 ; 4.727 ; Fall       ; CLK             ;
; LED3      ; CLK        ; 4.609 ; 4.609 ; Fall       ; CLK             ;
; LED4      ; CLK        ; 5.876 ; 5.876 ; Fall       ; CLK             ;
; LED5      ; CLK        ; 5.056 ; 5.056 ; Fall       ; CLK             ;
; LED6      ; CLK        ; 4.959 ; 4.959 ; Fall       ; CLK             ;
; LED7      ; CLK        ; 4.917 ; 4.917 ; Fall       ; CLK             ;
; LED8      ; CLK        ; 5.127 ; 5.127 ; Fall       ; CLK             ;
; LED9      ; CLK        ; 4.633 ; 4.633 ; Fall       ; CLK             ;
; LED10     ; CLK        ; 4.618 ; 4.618 ; Fall       ; CLK             ;
; LED11     ; CLK        ; 4.605 ; 4.605 ; Fall       ; CLK             ;
; LED12     ; CLK        ; 4.750 ; 4.750 ; Fall       ; CLK             ;
; LED13     ; CLK        ; 4.123 ; 4.123 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.055   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -5.055   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -707.436 ; 0.0   ; 0.0      ; 0.0     ; -180.38             ;
;  CLK             ; -707.436 ; 0.000 ; N/A      ; N/A     ; -180.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MISO      ; CLK        ; 5.349 ; 5.349 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; CLK        ; -2.426 ; -2.426 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADC_CLK   ; CLK        ; 6.058  ; 6.058  ; Rise       ; CLK             ;
; ADC_CS    ; CLK        ; 7.787  ; 7.787  ; Rise       ; CLK             ;
; DRONE     ; CLK        ; 10.123 ; 10.123 ; Rise       ; CLK             ;
; MOSI      ; CLK        ; 7.570  ; 7.570  ; Rise       ; CLK             ;
; ADC_CLK   ; CLK        ; 6.058  ; 6.058  ; Fall       ; CLK             ;
; LED2      ; CLK        ; 8.402  ; 8.402  ; Fall       ; CLK             ;
; LED3      ; CLK        ; 8.186  ; 8.186  ; Fall       ; CLK             ;
; LED4      ; CLK        ; 10.731 ; 10.731 ; Fall       ; CLK             ;
; LED5      ; CLK        ; 9.255  ; 9.255  ; Fall       ; CLK             ;
; LED6      ; CLK        ; 9.023  ; 9.023  ; Fall       ; CLK             ;
; LED7      ; CLK        ; 8.917  ; 8.917  ; Fall       ; CLK             ;
; LED8      ; CLK        ; 9.438  ; 9.438  ; Fall       ; CLK             ;
; LED9      ; CLK        ; 8.393  ; 8.393  ; Fall       ; CLK             ;
; LED10     ; CLK        ; 8.391  ; 8.391  ; Fall       ; CLK             ;
; LED11     ; CLK        ; 8.370  ; 8.370  ; Fall       ; CLK             ;
; LED12     ; CLK        ; 8.587  ; 8.587  ; Fall       ; CLK             ;
; LED13     ; CLK        ; 7.350  ; 7.350  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_CLK   ; CLK        ; 3.261 ; 3.261 ; Rise       ; CLK             ;
; ADC_CS    ; CLK        ; 4.262 ; 4.262 ; Rise       ; CLK             ;
; DRONE     ; CLK        ; 5.473 ; 5.473 ; Rise       ; CLK             ;
; MOSI      ; CLK        ; 4.184 ; 4.184 ; Rise       ; CLK             ;
; ADC_CLK   ; CLK        ; 3.261 ; 3.261 ; Fall       ; CLK             ;
; LED2      ; CLK        ; 4.727 ; 4.727 ; Fall       ; CLK             ;
; LED3      ; CLK        ; 4.609 ; 4.609 ; Fall       ; CLK             ;
; LED4      ; CLK        ; 5.876 ; 5.876 ; Fall       ; CLK             ;
; LED5      ; CLK        ; 5.056 ; 5.056 ; Fall       ; CLK             ;
; LED6      ; CLK        ; 4.959 ; 4.959 ; Fall       ; CLK             ;
; LED7      ; CLK        ; 4.917 ; 4.917 ; Fall       ; CLK             ;
; LED8      ; CLK        ; 5.127 ; 5.127 ; Fall       ; CLK             ;
; LED9      ; CLK        ; 4.633 ; 4.633 ; Fall       ; CLK             ;
; LED10     ; CLK        ; 4.618 ; 4.618 ; Fall       ; CLK             ;
; LED11     ; CLK        ; 4.605 ; 4.605 ; Fall       ; CLK             ;
; LED12     ; CLK        ; 4.750 ; 4.750 ; Fall       ; CLK             ;
; LED13     ; CLK        ; 4.123 ; 4.123 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3397     ; 2805     ; 0        ; 9821     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3397     ; 2805     ; 0        ; 9821     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 13    ; 13   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 06 22:02:45 2023
Info: Command: quartus_sta licence_project -c licence_project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'licence_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.055      -707.436 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -180.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.926
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.926      -237.304 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -180.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Mon Nov 06 22:02:46 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


