TimeQuest Timing Analyzer report for pipeline_risc
Thu Nov 29 18:15:55 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; pipeline_risc                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 99.05 MHz ; 99.05 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -9.096 ; -1428.039          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.336 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -8.918 ; -242.293              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.117 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -523.696                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                     ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -9.096 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 10.032     ;
; -9.082 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 10.018     ;
; -9.038 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.974      ;
; -8.953 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.889      ;
; -8.901 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.834      ;
; -8.887 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.820      ;
; -8.872 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.809      ;
; -8.866 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.800      ;
; -8.863 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.797      ;
; -8.852 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.786      ;
; -8.849 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.783      ;
; -8.843 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.776      ;
; -8.817 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.753      ;
; -8.809 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.745      ;
; -8.808 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.742      ;
; -8.805 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.739      ;
; -8.785 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.721      ;
; -8.779 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.716      ;
; -8.758 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.691      ;
; -8.729 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.295      ; 10.019     ;
; -8.728 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.662      ;
; -8.726 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.660      ;
; -8.724 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.657      ;
; -8.723 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.657      ;
; -8.722 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.656      ;
; -8.720 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.654      ;
; -8.715 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.295      ; 10.005     ;
; -8.714 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.650      ;
; -8.714 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.648      ;
; -8.712 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.646      ;
; -8.708 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.642      ;
; -8.677 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.611      ;
; -8.671 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.295      ; 9.961      ;
; -8.670 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.604      ;
; -8.668 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.602      ;
; -8.664 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.598      ;
; -8.655 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 9.569      ;
; -8.642 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 9.577      ;
; -8.641 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 9.555      ;
; -8.639 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 9.574      ;
; -8.622 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.555      ;
; -8.614 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.547      ;
; -8.597 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 9.511      ;
; -8.596 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.295      ; 9.886      ;
; -8.594 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.884      ;
; -8.593 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.883      ;
; -8.591 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.881      ;
; -8.590 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.523      ;
; -8.587 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.521      ;
; -8.586 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.523      ;
; -8.586 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.295      ; 9.876      ;
; -8.585 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.519      ;
; -8.584 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.518      ;
; -8.584 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.518      ;
; -8.583 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.517      ;
; -8.582 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.295      ; 9.872      ;
; -8.580 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.870      ;
; -8.579 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.513      ;
; -8.579 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.869      ;
; -8.579 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.513      ;
; -8.577 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.867      ;
; -8.576 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.510      ;
; -8.569 ; reg16:PR2_ctrl|Q[15]   ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.450     ; 9.114      ;
; -8.555 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.489      ;
; -8.552 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.486      ;
; -8.549 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 9.484      ;
; -8.546 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 9.481      ;
; -8.538 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.295      ; 9.828      ;
; -8.536 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.826      ;
; -8.535 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.825      ;
; -8.533 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.434      ;
; -8.533 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.295      ; 9.823      ;
; -8.532 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.433      ;
; -8.531 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[7]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.432      ;
; -8.529 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 9.459      ;
; -8.527 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.428      ;
; -8.523 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[11]          ; clk          ; clk         ; 1.000        ; -0.094     ; 9.424      ;
; -8.523 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.424      ;
; -8.519 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.452      ;
; -8.519 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.420      ;
; -8.518 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.419      ;
; -8.517 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[7]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.418      ;
; -8.513 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.414      ;
; -8.512 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 9.426      ;
; -8.509 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[11]          ; clk          ; clk         ; 1.000        ; -0.094     ; 9.410      ;
; -8.509 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.410      ;
; -8.505 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.296      ; 9.796      ;
; -8.504 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.060     ; 9.439      ;
; -8.502 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.060     ; 9.437      ;
; -8.498 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 9.433      ;
; -8.494 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.425      ;
; -8.491 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.422      ;
; -8.484 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.418      ;
; -8.481 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.415      ;
; -8.475 ; reg3:PR3_rfa3|Q[1]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.411      ;
; -8.475 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.376      ;
; -8.474 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.375      ;
; -8.473 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[7]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.374      ;
; -8.469 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; -0.094     ; 9.370      ;
; -8.468 ; reg16:PR4_pc|Q[0]      ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.404      ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.385      ; 0.908      ;
; 0.358 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.370 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.589      ;
; 0.371 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[20] ; reg16:PR4_memdout|Q[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.590      ;
; 0.374 ; reg16:PR0_pc|Q[3]                                    ; reg16:PR1_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; reg16:PR0_instr|Q[2]                                 ; reg16:PR1_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; reg16:PR0_pc|Q[14]                                   ; reg16:PR1_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; reg16:PR0_instr|Q[8]                                 ; reg16:PR1_instr|Q[8]                                                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg16:PR0_pc|Q[2]                                    ; reg16:PR1_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.376 ; reg16:PR0_instr|Q[7]                                 ; reg16:PR1_instr|Q[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.380 ; reg16:PR4_pc|Q[9]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; reg16:PR4_pc|Q[13]                                   ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[13]                                                                             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.384 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.603      ;
; 0.388 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.607      ;
; 0.393 ; stage0:stage0_0|reg16:PC|Q[0]                        ; reg16:PR0_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.413 ; reg3:PR3_rfa3|Q[0]                                   ; reg3:PR4_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.632      ;
; 0.497 ; reg16:PR1_LS7|Q[7]                                   ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.716      ;
; 0.501 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM~22                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.720      ;
; 0.501 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.720      ;
; 0.505 ; reg16:PR3_ctrl|Q[5]                                  ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.724      ;
; 0.507 ; reg16:PR4_pc|Q[1]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.726      ;
; 0.507 ; reg3:PR1_pe|Q[0]                                     ; reg3:PR2_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.726      ;
; 0.514 ; reg3:PR1_pe|Q[2]                                     ; reg3:PR2_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.733      ;
; 0.515 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; reg16:PR0_pc|Q[10]                                   ; reg16:PR1_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; reg16:PR2_pc|Q[6]                                    ; reg16:PR3_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; reg16:PR0_pc|Q[11]                                   ; reg16:PR1_pc|Q[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; reg16:PR1_pc|Q[15]                                   ; reg16:PR2_adderout|Q[15]                                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; reg16:PR0_instr|Q[9]                                 ; reg16:PR1_instr|Q[9]                                                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.518 ; reg16:PR0_pc|Q[5]                                    ; reg16:PR1_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.523 ; reg16:PR3_pc|Q[14]                                   ; reg16:PR4_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.523 ; reg16:PR3_pc|Q[12]                                   ; reg16:PR4_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.523 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.524 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; reg16:PR3_pc|Q[10]                                   ; reg16:PR4_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; reg16:PR3_pc|Q[7]                                    ; reg16:PR4_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.525 ; reg16:PR3_LS7|Q[7]                                   ; reg16:PR4_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.744      ;
; 0.526 ; reg16:PR3_LS7|Q[14]                                  ; reg16:PR4_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.745      ;
; 0.529 ; reg16:PR3_newd2|Q[12]                                ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.749      ;
; 0.536 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; reg16:PR3_pc|Q[0]                                    ; reg16:PR4_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.544 ; reg16:PR3_aluout|Q[0]                                ; reg16:PR4_aluout|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.763      ;
; 0.544 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.763      ;
; 0.566 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[26] ; reg16:PR4_memdout|Q[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.785      ;
; 0.569 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.579 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.812      ;
; 0.579 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.812      ;
; 0.579 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.812      ;
; 0.580 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.813      ;
; 0.583 ; reg8:PR0_mux|Q[0]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.802      ;
; 0.584 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.076      ; 0.817      ;
; 0.584 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.076      ; 0.817      ;
; 0.584 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.817      ;
; 0.586 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.819      ;
; 0.588 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.821      ;
; 0.590 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.076      ; 0.823      ;
; 0.590 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.076      ; 0.823      ;
; 0.591 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.594 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[14] ; reg16:PR4_memdout|Q[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.813      ;
; 0.599 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.174      ;
; 0.607 ; reg16:PR3_newd2|Q[2]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.186      ;
; 0.615 ; reg16:PR1_pc|Q[2]                                    ; reg16:PR2_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.413      ; 1.185      ;
; 0.621 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11] ; reg16:PR4_memdout|Q[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.840      ;
; 0.629 ; reg16:PR3_newd2|Q[7]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.457      ; 1.243      ;
; 0.640 ; reg16:PR3_ctrl|Q[6]                                  ; reg16:PR4_memdout|Q[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.859      ;
; 0.647 ; reg16:PR4_aluout|Q[1]                                ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.398      ; 1.202      ;
; 0.651 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[6]                ; reg16:PR2_d1|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.870      ;
; 0.652 ; reg16:PR3_newd2|Q[8]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.875      ;
; 0.652 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[4]                ; reg16:PR2_d1|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.871      ;
; 0.654 ; reg16:PR2_d1|Q[8]                                    ; reg16:PR3_newd2|Q[8]                                                                                               ; clk          ; clk         ; 0.000        ; 0.429      ; 1.240      ;
; 0.654 ; reg16:PR2_pc|Q[13]                                   ; reg16:PR3_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.873      ;
; 0.657 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.876      ;
; 0.659 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.878      ;
; 0.660 ; reg16:PR0_pc|Q[9]                                    ; reg16:PR1_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.879      ;
; 0.661 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.880      ;
; 0.661 ; reg16:PR3_pc|Q[6]                                    ; reg16:PR3_newd2|Q[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.450      ; 1.268      ;
; 0.663 ; reg16:PR3_newd2|Q[14]                                ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[37]                                                               ; clk          ; clk         ; 0.000        ; 0.435      ; 1.255      ;
; 0.669 ; reg16:PR0_instr|Q[4]                                 ; reg16:PR1_instr|Q[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.076      ; 0.902      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                        ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.918 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.854      ;
; -8.918 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.854      ;
; -8.904 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.840      ;
; -8.904 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.840      ;
; -8.860 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.796      ;
; -8.860 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.796      ;
; -8.775 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.711      ;
; -8.775 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.711      ;
; -8.694 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.631      ;
; -8.694 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.631      ;
; -8.665 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.950      ;
; -8.651 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.936      ;
; -8.639 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.575      ;
; -8.639 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.575      ;
; -8.637 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 9.921      ;
; -8.631 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.567      ;
; -8.631 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.567      ;
; -8.623 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 9.907      ;
; -8.607 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.543      ;
; -8.607 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.543      ;
; -8.607 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.892      ;
; -8.601 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.538      ;
; -8.601 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.538      ;
; -8.579 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 9.863      ;
; -8.546 ; reg16:PR4_memdout|Q[0] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.479      ;
; -8.546 ; reg16:PR4_memdout|Q[0] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.479      ;
; -8.536 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.472      ;
; -8.536 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.472      ;
; -8.522 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.807      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.510 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.798      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.496 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.784      ;
; -8.494 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 9.778      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.452 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.740      ;
; -8.441 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.291      ; 9.727      ;
; -8.413 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.290      ; 9.698      ;
; -8.407 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.344      ;
; -8.407 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.344      ;
; -8.391 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.450     ; 8.936      ;
; -8.391 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.450     ; 8.936      ;
; -8.386 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.671      ;
; -8.378 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.663      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.367 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.293      ; 9.655      ;
; -8.358 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 9.642      ;
; -8.354 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 9.639      ;
; -8.350 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 9.634      ;
; -8.348 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.291      ; 9.634      ;
; -8.326 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 9.610      ;
; -8.320 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.290      ; 9.605      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                     ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.117 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.352      ;
; 1.559 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.769      ;
; 1.581 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.800      ;
; 1.586 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.797      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.707 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.732 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.951      ;
; 1.778 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.997      ;
; 1.806 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.024      ;
; 1.806 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.024      ;
; 1.806 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.024      ;
; 1.806 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.024      ;
; 1.858 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.310     ; 1.705      ;
; 1.858 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.310     ; 1.705      ;
; 1.957 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.175      ;
; 1.957 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.175      ;
; 1.957 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.175      ;
; 1.957 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.175      ;
; 2.003 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.221      ;
; 2.003 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.221      ;
; 2.003 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.221      ;
; 2.003 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.221      ;
; 2.144 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.354      ;
; 2.181 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 2.392      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.193 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.803      ;
; 2.317 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.067      ; 2.541      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.319 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.907      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.344 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.453      ; 2.954      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.453      ; 3.000      ;
; 2.433 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.310     ; 2.280      ;
; 2.433 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.310     ; 2.280      ;
; 2.468 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.067      ; 2.692      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.470 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.058      ;
; 2.514 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.067      ; 2.738      ;
; 2.516 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.431      ; 3.104      ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.53 MHz ; 110.53 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.047 ; -1233.939         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -7.900 ; -213.351             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.995 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -523.696                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -8.047 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.990      ;
; -8.036 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.979      ;
; -7.988 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.931      ;
; -7.941 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.884      ;
; -7.859 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.803      ;
; -7.852 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.792      ;
; -7.841 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.781      ;
; -7.839 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.780      ;
; -7.837 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.778      ;
; -7.828 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.769      ;
; -7.826 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.767      ;
; -7.793 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.733      ;
; -7.784 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.727      ;
; -7.780 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.721      ;
; -7.778 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.719      ;
; -7.773 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.716      ;
; -7.772 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.716      ;
; -7.763 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.706      ;
; -7.746 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.686      ;
; -7.733 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.674      ;
; -7.731 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.672      ;
; -7.724 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.665      ;
; -7.721 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.662      ;
; -7.720 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.661      ;
; -7.713 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.654      ;
; -7.710 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.651      ;
; -7.709 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.650      ;
; -7.706 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.266      ; 8.967      ;
; -7.695 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.635      ;
; -7.695 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.266      ; 8.956      ;
; -7.689 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.632      ;
; -7.665 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.606      ;
; -7.664 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.605      ;
; -7.663 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 8.585      ;
; -7.662 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.603      ;
; -7.661 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.602      ;
; -7.652 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 8.574      ;
; -7.651 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.593      ;
; -7.649 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.591      ;
; -7.647 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.266      ; 8.908      ;
; -7.639 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.583      ;
; -7.618 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.559      ;
; -7.615 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.556      ;
; -7.614 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.555      ;
; -7.604 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 8.526      ;
; -7.600 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.266      ; 8.861      ;
; -7.600 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.266      ; 8.861      ;
; -7.599 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.860      ;
; -7.596 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.857      ;
; -7.594 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.855      ;
; -7.589 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.529      ;
; -7.589 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.266      ; 8.850      ;
; -7.588 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.849      ;
; -7.585 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.846      ;
; -7.583 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.844      ;
; -7.578 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.518      ;
; -7.577 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.518      ;
; -7.576 ; reg16:PR2_ctrl|Q[15]   ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.404     ; 8.167      ;
; -7.576 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.517      ;
; -7.574 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.515      ;
; -7.568 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.508      ;
; -7.565 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.506      ;
; -7.564 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.506      ;
; -7.563 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.504      ;
; -7.562 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.504      ;
; -7.557 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 8.479      ;
; -7.556 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.465      ;
; -7.555 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[7]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.464      ;
; -7.555 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.464      ;
; -7.555 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 8.496      ;
; -7.553 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.462      ;
; -7.553 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.494      ;
; -7.545 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[11]          ; clk          ; clk         ; 1.000        ; -0.086     ; 8.454      ;
; -7.545 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.454      ;
; -7.545 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.454      ;
; -7.544 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[7]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.453      ;
; -7.544 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.453      ;
; -7.542 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.451      ;
; -7.541 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.266      ; 8.802      ;
; -7.540 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.801      ;
; -7.537 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.798      ;
; -7.536 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.478      ;
; -7.535 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.796      ;
; -7.534 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[11]          ; clk          ; clk         ; 1.000        ; -0.086     ; 8.443      ;
; -7.534 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.443      ;
; -7.533 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.475      ;
; -7.532 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.474      ;
; -7.518 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.267      ; 8.780      ;
; -7.500 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 8.437      ;
; -7.497 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.406      ;
; -7.496 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[7]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.405      ;
; -7.496 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.405      ;
; -7.494 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.266      ; 8.755      ;
; -7.494 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.434      ;
; -7.494 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; -0.086     ; 8.403      ;
; -7.493 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.754      ;
; -7.490 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.751      ;
; -7.488 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.266      ; 8.749      ;
; -7.487 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.425      ;
; -7.486 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[11]          ; clk          ; clk         ; 1.000        ; -0.086     ; 8.395      ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.330 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.529      ;
; 0.331 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[20] ; reg16:PR4_memdout|Q[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.530      ;
; 0.333 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.345      ; 0.847      ;
; 0.339 ; reg16:PR0_instr|Q[2]                                 ; reg16:PR1_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; reg16:PR0_pc|Q[3]                                    ; reg16:PR1_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; reg16:PR0_pc|Q[2]                                    ; reg16:PR1_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; reg16:PR0_pc|Q[14]                                   ; reg16:PR1_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; reg16:PR0_instr|Q[8]                                 ; reg16:PR1_instr|Q[8]                                                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.342 ; reg16:PR0_instr|Q[7]                                 ; reg16:PR1_instr|Q[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.343 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.542      ;
; 0.344 ; reg16:PR4_pc|Q[13]                                   ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[13]                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.345 ; reg16:PR4_pc|Q[9]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.353 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.552      ;
; 0.356 ; stage0:stage0_0|reg16:PC|Q[0]                        ; reg16:PR0_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.374 ; reg3:PR3_rfa3|Q[0]                                   ; reg3:PR4_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.573      ;
; 0.441 ; reg16:PR1_LS7|Q[7]                                   ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.640      ;
; 0.444 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.643      ;
; 0.445 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM~22                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.644      ;
; 0.461 ; reg16:PR3_ctrl|Q[5]                                  ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.660      ;
; 0.463 ; reg16:PR4_pc|Q[1]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.662      ;
; 0.463 ; reg3:PR1_pe|Q[0]                                     ; reg3:PR2_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.662      ;
; 0.465 ; reg16:PR0_pc|Q[10]                                   ; reg16:PR1_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; reg16:PR0_pc|Q[11]                                   ; reg16:PR1_pc|Q[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; reg16:PR2_pc|Q[6]                                    ; reg16:PR3_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; reg16:PR0_instr|Q[9]                                 ; reg16:PR1_instr|Q[9]                                                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.664      ;
; 0.467 ; reg16:PR0_pc|Q[5]                                    ; reg16:PR1_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.665      ;
; 0.469 ; reg3:PR1_pe|Q[2]                                     ; reg3:PR2_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.668      ;
; 0.471 ; reg16:PR3_pc|Q[12]                                   ; reg16:PR4_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; reg16:PR1_pc|Q[15]                                   ; reg16:PR2_adderout|Q[15]                                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; reg16:PR3_pc|Q[14]                                   ; reg16:PR4_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; reg16:PR3_pc|Q[10]                                   ; reg16:PR4_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.473 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; reg16:PR3_LS7|Q[7]                                   ; reg16:PR4_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; reg16:PR3_pc|Q[7]                                    ; reg16:PR4_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.475 ; reg16:PR3_LS7|Q[14]                                  ; reg16:PR4_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.674      ;
; 0.478 ; reg16:PR3_newd2|Q[12]                                ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.678      ;
; 0.483 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; reg16:PR3_pc|Q[0]                                    ; reg16:PR4_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.489 ; reg16:PR3_aluout|Q[0]                                ; reg16:PR4_aluout|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.490 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.689      ;
; 0.511 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[26] ; reg16:PR4_memdout|Q[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.523 ; reg8:PR0_mux|Q[0]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.528 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.740      ;
; 0.529 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.741      ;
; 0.529 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.741      ;
; 0.530 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.534 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[14] ; reg16:PR4_memdout|Q[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.536 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.748      ;
; 0.537 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.749      ;
; 0.540 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.752      ;
; 0.541 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.753      ;
; 0.541 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.753      ;
; 0.542 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.754      ;
; 0.550 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.762      ;
; 0.550 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.762      ;
; 0.568 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11] ; reg16:PR4_memdout|Q[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.768      ;
; 0.572 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.349      ; 1.090      ;
; 0.573 ; reg16:PR1_pc|Q[2]                                    ; reg16:PR2_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.368      ; 1.085      ;
; 0.575 ; reg16:PR3_newd2|Q[2]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.352      ; 1.096      ;
; 0.579 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[6]                ; reg16:PR2_d1|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.778      ;
; 0.580 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[4]                ; reg16:PR2_d1|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.779      ;
; 0.581 ; reg16:PR4_aluout|Q[1]                                ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.355      ; 1.080      ;
; 0.585 ; reg16:PR3_ctrl|Q[6]                                  ; reg16:PR4_memdout|Q[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.784      ;
; 0.593 ; reg16:PR3_newd2|Q[7]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.412      ; 1.149      ;
; 0.598 ; reg16:PR3_pc|Q[6]                                    ; reg16:PR3_newd2|Q[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.404      ; 1.146      ;
; 0.600 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.799      ;
; 0.602 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.801      ;
; 0.602 ; reg16:PR2_pc|Q[13]                                   ; reg16:PR3_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.800      ;
; 0.604 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.604 ; reg16:PR0_pc|Q[9]                                    ; reg16:PR1_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.606 ; reg16:PR2_d1|Q[8]                                    ; reg16:PR3_newd2|Q[8]                                                                                               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.134      ;
; 0.614 ; reg16:PR0_instr|Q[4]                                 ; reg16:PR1_instr|Q[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.826      ;
; 0.615 ; reg16:PR0_instr|Q[5]                                 ; reg16:PR1_instr|Q[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.827      ;
; 0.615 ; reg16:PR3_newd2|Q[8]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.816      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                         ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -7.900 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.843      ;
; -7.900 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.843      ;
; -7.889 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.832      ;
; -7.889 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.832      ;
; -7.841 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.784      ;
; -7.841 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.784      ;
; -7.794 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.737      ;
; -7.794 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.737      ;
; -7.712 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.656      ;
; -7.712 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.656      ;
; -7.667 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.922      ;
; -7.656 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.911      ;
; -7.640 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 8.894      ;
; -7.637 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.580      ;
; -7.637 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.580      ;
; -7.629 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 8.883      ;
; -7.626 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.569      ;
; -7.626 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.569      ;
; -7.625 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.569      ;
; -7.625 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.569      ;
; -7.616 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.559      ;
; -7.616 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.559      ;
; -7.608 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.863      ;
; -7.581 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 8.835      ;
; -7.561 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.816      ;
; -7.548 ; reg16:PR4_memdout|Q[0] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.488      ;
; -7.548 ; reg16:PR4_memdout|Q[0] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.488      ;
; -7.542 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.485      ;
; -7.542 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.052     ; 8.485      ;
; -7.534 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 8.788      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.526 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.784      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.515 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.773      ;
; -7.479 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.261      ; 8.735      ;
; -7.477 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.421      ;
; -7.477 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.051     ; 8.421      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.467 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.725      ;
; -7.452 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.707      ;
; -7.429 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.404     ; 8.020      ;
; -7.429 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.404     ; 8.020      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.263      ; 8.678      ;
; -7.404 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.659      ;
; -7.393 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.648      ;
; -7.392 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.261      ; 8.648      ;
; -7.383 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.638      ;
; -7.377 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 8.631      ;
; -7.366 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 8.620      ;
; -7.365 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.620      ;
; -7.356 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 8.610      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                      ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.995 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 1.411 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.600      ;
; 1.415 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.614      ;
; 1.434 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.046      ; 1.624      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.529 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.743      ;
; 1.584 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.783      ;
; 1.585 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.784      ;
; 1.620 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.818      ;
; 1.620 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.818      ;
; 1.620 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.818      ;
; 1.620 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.818      ;
; 1.659 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.279     ; 1.524      ;
; 1.659 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.279     ; 1.524      ;
; 1.778 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.976      ;
; 1.778 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.976      ;
; 1.778 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.976      ;
; 1.778 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.976      ;
; 1.789 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.987      ;
; 1.789 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.987      ;
; 1.789 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.987      ;
; 1.789 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.987      ;
; 1.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 2.122      ;
; 1.954 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.046      ; 2.144      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 1.974 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.525      ;
; 2.095 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.060      ; 2.299      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.107 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.638      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.143 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.694      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.144 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.695      ;
; 2.179 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.279     ; 2.044      ;
; 2.179 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.279     ; 2.044      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.251 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.782      ;
; 2.264 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.060      ; 2.468      ;
; 2.265 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.060      ; 2.469      ;
; 2.276 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.387      ; 2.807      ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.673 ; -627.495          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.159 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -4.564 ; -121.419             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.615 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -552.091                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.673 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.626      ;
; -4.664 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.617      ;
; -4.641 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.594      ;
; -4.594 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.545      ;
; -4.585 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.536      ;
; -4.575 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.528      ;
; -4.562 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.513      ;
; -4.543 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.495      ;
; -4.543 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.495      ;
; -4.539 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.493      ;
; -4.538 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.492      ;
; -4.534 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.486      ;
; -4.534 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.486      ;
; -4.526 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.479      ;
; -4.525 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.477      ;
; -4.519 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.472      ;
; -4.511 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.463      ;
; -4.511 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.463      ;
; -4.502 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.453      ;
; -4.496 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.447      ;
; -4.488 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.442      ;
; -4.472 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.424      ;
; -4.471 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.423      ;
; -4.469 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.421      ;
; -4.468 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.420      ;
; -4.468 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.614      ;
; -4.463 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.415      ;
; -4.462 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.414      ;
; -4.460 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.412      ;
; -4.459 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.411      ;
; -4.459 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.411      ;
; -4.459 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.605      ;
; -4.447 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.398      ;
; -4.446 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.396      ;
; -4.445 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.397      ;
; -4.445 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.397      ;
; -4.440 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.392      ;
; -4.440 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.391      ;
; -4.439 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.391      ;
; -4.436 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.388      ;
; -4.436 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.582      ;
; -4.423 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 5.372      ;
; -4.418 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.048     ; 5.357      ;
; -4.409 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.362      ;
; -4.409 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.362      ;
; -4.409 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.361      ;
; -4.409 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.048     ; 5.348      ;
; -4.408 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.361      ;
; -4.408 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.361      ;
; -4.400 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.546      ;
; -4.398 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.544      ;
; -4.398 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.544      ;
; -4.397 ; reg3:PR3_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.543      ;
; -4.396 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.348      ;
; -4.396 ; reg3:PR2_rfa2|Q[0]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.348      ;
; -4.395 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.346      ;
; -4.395 ; reg3:PR4_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.346      ;
; -4.393 ; reg16:PR2_ctrl|Q[15]   ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.241     ; 5.139      ;
; -4.391 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.537      ;
; -4.390 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.340      ;
; -4.389 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.535      ;
; -4.389 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.535      ;
; -4.389 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.341      ;
; -4.389 ; reg3:PR2_rfa2|Q[1]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.341      ;
; -4.388 ; reg3:PR2_rfa2|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.534      ;
; -4.386 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR0_instr|Q[2]           ; clk          ; clk         ; 1.000        ; -0.048     ; 5.325      ;
; -4.374 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.326      ;
; -4.373 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.325      ;
; -4.372 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.322      ;
; -4.372 ; reg16:PR4_memdout|Q[0] ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.322      ;
; -4.370 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.322      ;
; -4.370 ; reg16:PR3_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.516      ;
; -4.368 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.514      ;
; -4.366 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.512      ;
; -4.366 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.512      ;
; -4.365 ; reg3:PR4_rfa3|Q[2]     ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.511      ;
; -4.358 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.311      ;
; -4.358 ; reg16:PR4_ctrl|Q[1]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.311      ;
; -4.357 ; reg16:PR4_pc|Q[0]      ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.309      ;
; -4.356 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.286      ;
; -4.355 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.285      ;
; -4.354 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[7]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.284      ;
; -4.352 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.282      ;
; -4.347 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[6]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.277      ;
; -4.346 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[11]          ; clk          ; clk         ; 1.000        ; -0.057     ; 5.276      ;
; -4.346 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[3]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.276      ;
; -4.345 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.275      ;
; -4.345 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[7]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.275      ;
; -4.343 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[8]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.273      ;
; -4.339 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.290      ;
; -4.339 ; reg3:PR3_rfa3|Q[0]     ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.290      ;
; -4.338 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.291      ;
; -4.337 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.290      ;
; -4.337 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.290      ;
; -4.337 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[11]          ; clk          ; clk         ; 1.000        ; -0.057     ; 5.267      ;
; -4.336 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.289      ;
; -4.336 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR0_instr|Q[9]           ; clk          ; clk         ; 1.000        ; -0.057     ; 5.266      ;
; -4.334 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.287      ;
; -4.334 ; reg16:PR4_ctrl|Q[0]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.160      ; 5.481      ;
; -4.333 ; reg16:PR4_ctrl|Q[2]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.286      ;
+--------+------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.159 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.488      ;
; 0.187 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; reg16:PR0_pc|Q[3]                                    ; reg16:PR1_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[20] ; reg16:PR4_memdout|Q[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg16:PR0_instr|Q[8]                                 ; reg16:PR1_instr|Q[8]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; reg16:PR0_pc|Q[14]                                   ; reg16:PR1_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; reg16:PR0_instr|Q[2]                                 ; reg16:PR1_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; reg16:PR0_instr|Q[7]                                 ; reg16:PR1_instr|Q[7]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; reg16:PR0_pc|Q[2]                                    ; reg16:PR1_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; reg16:PR4_pc|Q[9]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; reg16:PR4_pc|Q[13]                                   ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[13]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.200 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.201 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.204 ; stage0:stage0_0|reg16:PC|Q[0]                        ; reg16:PR0_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.217 ; reg3:PR3_rfa3|Q[0]                                   ; reg3:PR4_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.259 ; reg16:PR3_ctrl|Q[5]                                  ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.380      ;
; 0.259 ; reg16:PR4_pc|Q[1]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; reg3:PR1_pe|Q[0]                                     ; reg3:PR2_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.381      ;
; 0.263 ; reg3:PR1_pe|Q[2]                                     ; reg3:PR2_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.266 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; reg16:PR0_pc|Q[10]                                   ; reg16:PR1_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; reg16:PR1_LS7|Q[7]                                   ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM~22                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; reg16:PR0_pc|Q[11]                                   ; reg16:PR1_pc|Q[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; reg16:PR2_pc|Q[6]                                    ; reg16:PR3_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; reg16:PR0_instr|Q[9]                                 ; reg16:PR1_instr|Q[9]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; reg16:PR0_pc|Q[5]                                    ; reg16:PR1_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; reg16:PR1_pc|Q[15]                                   ; reg16:PR2_adderout|Q[15]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; reg16:PR3_pc|Q[14]                                   ; reg16:PR4_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; reg16:PR3_pc|Q[12]                                   ; reg16:PR4_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; reg16:PR3_pc|Q[10]                                   ; reg16:PR4_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; reg16:PR3_LS7|Q[7]                                   ; reg16:PR4_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; reg16:PR3_pc|Q[7]                                    ; reg16:PR4_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; reg16:PR3_LS7|Q[14]                                  ; reg16:PR4_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.395      ;
; 0.277 ; reg16:PR3_newd2|Q[12]                                ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; reg16:PR3_pc|Q[0]                                    ; reg16:PR4_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.282 ; reg16:PR3_aluout|Q[0]                                ; reg16:PR4_aluout|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.283 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.301 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[26] ; reg16:PR4_memdout|Q[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.304 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.304 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.308 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.310 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.312 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.440      ;
; 0.312 ; reg8:PR0_mux|Q[0]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.441      ;
; 0.314 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.442      ;
; 0.314 ; reg16:PR3_newd2|Q[2]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.648      ;
; 0.315 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.443      ;
; 0.315 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.443      ;
; 0.316 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.444      ;
; 0.317 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.446      ;
; 0.319 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[14] ; reg16:PR4_memdout|Q[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.651      ;
; 0.323 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11] ; reg16:PR4_memdout|Q[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.328 ; reg16:PR1_pc|Q[2]                                    ; reg16:PR2_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.636      ;
; 0.329 ; reg16:PR4_aluout|Q[1]                                ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.219      ; 0.632      ;
; 0.330 ; reg16:PR3_newd2|Q[8]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.331 ; reg16:PR3_ctrl|Q[6]                                  ; reg16:PR4_memdout|Q[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.335 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.335 ; reg16:PR2_d1|Q[8]                                    ; reg16:PR3_newd2|Q[8]                                                                                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.654      ;
; 0.335 ; reg16:PR2_pc|Q[13]                                   ; reg16:PR3_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.457      ;
; 0.338 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; reg16:PR0_pc|Q[9]                                    ; reg16:PR1_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.459      ;
; 0.339 ; reg16:PR3_newd2|Q[7]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.254      ; 0.677      ;
; 0.340 ; reg16:PR0_instr|Q[4]                                 ; reg16:PR1_instr|Q[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.468      ;
; 0.340 ; reg16:PR0_instr|Q[5]                                 ; reg16:PR1_instr|Q[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.468      ;
; 0.340 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[6]                ; reg16:PR2_d1|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.341 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[4]                ; reg16:PR2_d1|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.342 ; reg16:PR3_aluout|Q[8]                                ; reg16:PR4_aluout|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.461      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                         ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.564 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.517      ;
; -4.564 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.517      ;
; -4.555 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.508      ;
; -4.555 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.508      ;
; -4.532 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.485      ;
; -4.532 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.485      ;
; -4.466 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.419      ;
; -4.466 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.419      ;
; -4.430 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.384      ;
; -4.430 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.384      ;
; -4.429 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.383      ;
; -4.429 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.383      ;
; -4.428 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.570      ;
; -4.421 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.561      ;
; -4.419 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.561      ;
; -4.417 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.370      ;
; -4.417 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.370      ;
; -4.416 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.368      ;
; -4.416 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.368      ;
; -4.412 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.552      ;
; -4.410 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.363      ;
; -4.410 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 5.363      ;
; -4.396 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.538      ;
; -4.393 ; reg16:PR4_memdout|Q[0] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.344      ;
; -4.393 ; reg16:PR4_memdout|Q[0] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.344      ;
; -4.389 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.529      ;
; -4.379 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.333      ;
; -4.379 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.033     ; 5.333      ;
; -4.360 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.312      ;
; -4.360 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.312      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.347 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.491      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.338 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.482      ;
; -4.330 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.472      ;
; -4.323 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.463      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.315 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.459      ;
; -4.294 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.437      ;
; -4.293 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.436      ;
; -4.287 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.154      ; 5.428      ;
; -4.286 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.154      ; 5.427      ;
; -4.284 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.241     ; 5.030      ;
; -4.284 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.241     ; 5.030      ;
; -4.281 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.423      ;
; -4.280 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 5.421      ;
; -4.274 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.414      ;
; -4.274 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.416      ;
; -4.273 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.412      ;
; -4.267 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.407      ;
; -4.257 ; reg16:PR4_memdout|Q[0] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.397      ;
; -4.250 ; reg16:PR4_memdout|Q[0] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.151      ; 5.388      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
; -4.249 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.157      ; 5.393      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                      ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.615 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.743      ;
; 0.858 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.976      ;
; 0.864 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.984      ;
; 0.873 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.992      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.933 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.061      ;
; 0.938 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.058      ;
; 0.950 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.070      ;
; 0.990 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.108      ;
; 0.990 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.108      ;
; 0.990 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.108      ;
; 0.990 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.108      ;
; 1.011 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; -0.161     ; 0.934      ;
; 1.011 ; reg16:PR2_ctrl|Q[3] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; -0.161     ; 0.934      ;
; 1.055 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.174      ;
; 1.055 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.174      ;
; 1.055 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.174      ;
; 1.055 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.174      ;
; 1.067 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.186      ;
; 1.067 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.186      ;
; 1.067 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.186      ;
; 1.067 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.186      ;
; 1.201 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.319      ;
; 1.207 ; reg16:PR2_ctrl|Q[6] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.327      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.211 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.537      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.265 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.585      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.276 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.603      ;
; 1.280 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.403      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.288 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.615      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.330 ; reg3:PR4_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.651      ;
; 1.342 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.663      ;
; 1.342 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.663      ;
; 1.342 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.663      ;
; 1.342 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.663      ;
; 1.342 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.663      ;
+-------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.096    ; 0.159 ; -8.918   ; 0.615   ; -3.000              ;
;  clk             ; -9.096    ; 0.159 ; -8.918   ; 0.615   ; -3.000              ;
; Design-wide TNS  ; -1428.039 ; 0.0   ; -242.293 ; 0.0     ; -552.091            ;
;  clk             ; -1428.039 ; 0.000 ; -242.293 ; 0.000   ; -552.091            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 891268   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 891268   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 358649   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 358649   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 459   ; 459  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Thu Nov 29 18:15:53 2018
Info: Command: quartus_sta pipeline_risc -c pipeline_risc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeline_risc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.096
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.096           -1428.039 clk 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.336               0.000 clk 
Info (332146): Worst-case recovery slack is -8.918
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.918            -242.293 clk 
Info (332146): Worst-case removal slack is 1.117
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.117               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -523.696 clk 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.047
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.047           -1233.939 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332146): Worst-case recovery slack is -7.900
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.900            -213.351 clk 
Info (332146): Worst-case removal slack is 0.995
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.995               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -523.696 clk 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.673            -627.495 clk 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 clk 
Info (332146): Worst-case recovery slack is -4.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.564            -121.419 clk 
Info (332146): Worst-case removal slack is 0.615
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.615               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -552.091 clk 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1105 megabytes
    Info: Processing ended: Thu Nov 29 18:15:55 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


