<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ğŸšµğŸ» â˜ğŸ» ğŸ¤°ğŸ¾ Intel Quartus Prime: todo lo que necesita para trabajar con Intel FPGA ğŸ¤ŸğŸ¿ ğŸ‘©ğŸ¼â€ğŸ”§ ğŸ‘µğŸ»</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="En 2015, Intel adquiriÃ³ Altera, uno de los desarrolladores mÃ¡s famosos de FPGA y SoC. Poco a poco, todos los productos Altera, tanto hardware como sof...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Intel Quartus Prime: todo lo que necesita para trabajar con Intel FPGA</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/company/intel/blog/459428/"><img src="https://habrastorage.org/webt/tg/ri/1p/tgri1przz_fenkw0rleagqgxaly.jpeg"><br><br>  En 2015, Intel adquiriÃ³ Altera, uno de los desarrolladores mÃ¡s famosos de FPGA y SoC.  Poco a poco, todos los productos Altera, tanto hardware como software, cambiaron su nombre, en particular, el software de diseÃ±o <i>Altera Quartus</i> para sistemas FPGA se hizo conocido como <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Intel Quartus Prime</a> .  A menudo lo mencionamos en relaciÃ³n con el lanzamiento del prÃ³ximo Intel FPGA, pero nunca lo describimos en detalle.  Ahora hay tiempo para hacer esto, especialmente porque ya se han lanzado varios lanzamientos importantes desde el cambio de nombre, que trajo nuevas funcionalidades y soporte para nuevos dispositivos. <br><a name="habracut"></a><br>  Por lo tanto, Intel Quartus Prime contiene todo lo que necesita para diseÃ±ar sistemas basados â€‹â€‹en Intel FPGA, SoC y Dispositivo lÃ³gico programable complejo (CPLD), comenzando desde lo mÃ¡s bÃ¡sico e incluyendo la interacciÃ³n de depuraciÃ³n, optimizaciÃ³n, verificaciÃ³n y modelado.  Actualmente hay tres opciones de entrega de Quartus Prime: <br><br><ul><li>  <b>Intel Quartus Prime Pro Edition estÃ¡</b> diseÃ±ado para funcionar con opciones avanzadas de FPGA y SoC de Ãºltima generaciÃ³n como Intel Stratix 10, Intel Arria 10, Intel Cyclone 10 GX. </li><li>  <b>Intel Quartus Prime Standard Edition</b> incluye soporte completo para generaciones anteriores de dispositivos, asÃ­ como la familia Intel Cyclone 10 LP. </li><li>  <b>Intel Quartus Prime Lite Edition</b> es una herramienta para trabajar con familias de segmentos masivos; se puede descargar de forma gratuita sin licencia adicional. </li></ul><br>  La matriz de compatibilidad para la versiÃ³n 18.1 es la siguiente. <br><div class="scrollable-table"><table><tbody><tr><th>  Dispositivos </th><th width="150">  Pro </th><th width="150">  EstÃ¡ndar </th><th width="150">  Lite </th></tr><tr><td>  Stratix IV, V </td><td></td><td align="center">  âœ“ </td><td></td></tr><tr><td>  Intel Stratix 10 </td><td align="center">  âœ“ </td><td></td><td></td></tr><tr><td>  Arria ii </td><td></td><td></td><td align="center">  <abbr title="EP2AGX45 solamente">âœ“</abbr> </td></tr><tr><td>  Arria II, V </td><td></td><td align="center">  âœ“ </td><td></td></tr><tr><td>  Intel Arria 10 </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td></td></tr><tr><td>  CiclÃ³n IV, V </td><td></td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  Intel Cyclone 10 LP </td><td></td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  Intel Cyclone 10 GX </td><td align="center">  âœ“ </td><td></td><td></td></tr><tr><td>  Serie Intel MAX </td><td></td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr></tbody></table></div><br>  Ahora sobre la funcionalidad principal, nuevamente, con respecto a varias versiones de Intel Quartus Prime.  Se puede encontrar mÃ¡s informaciÃ³n en la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">pÃ¡gina del producto</a> . <br><br><div class="scrollable-table"><table><tbody><tr><th>  Funcional </th><th>  Pro </th><th>  EstÃ¡ndar </th><th>  Lite </th></tr><tr><th colspan="4">  Flujo de diseÃ±o </th></tr><tr><td>  <b>La reconfiguraciÃ³n parcial le</b> permite reconfigurar parte del FPGA dinÃ¡micamente mientras el resto del diseÃ±o continÃºa funcionando </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  <b>RecompilaciÃ³n rÃ¡pida</b> : si es posible, el compilador reutilizarÃ¡ el anÃ¡lisis previo y los resultados de ajuste y no procesarÃ¡ previamente los diseÃ±os de bloques sin cambios </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center"></td></tr><tr><td>  <b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">DiseÃ±o de</a></b> bloques: compilaciÃ³n incremental de bloques y reutilizaciÃ³n del diseÃ±o de bloques </td><td align="center">  âœ“ </td><td align="center"></td><td align="center"></td></tr><tr><td>  <b>OptimizaciÃ³n incremental</b> : los pasos de ajuste tradicionales se subdividen en subpasos mÃ¡s finos para un mejor control de flujo </td><td align="center">  âœ“ </td><td align="center"></td><td align="center"></td></tr><tr><th colspan="4">  Entrada de diseÃ±o </th></tr><tr><td>  <b>Soporte de multiprocesamiento</b> : reduce el tiempo de compilaciÃ³n </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center"></td></tr><tr><td>  <b>Un conjunto de IP</b> - licencias de propiedad intelectual para las arquitecturas e interfaces mÃ¡s populares en FPGA </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center"></td></tr><tr><td>  <b>Compilador Intel HLS</b> : una herramienta de sÃ­ntesis de alto nivel que acepta entrada C ++ y genera cÃ³digo RTL de calidad de producto optimizado para Intel FPGA </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  <b>DiseÃ±ador de plataforma</b> : genera automÃ¡ticamente la lÃ³gica de interconexiÃ³n para conectar funciones y subsistemas IP;  en la versiÃ³n Pro tiene funcionalidad adicional </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  <b>Programador de chips</b> : muestra una representaciÃ³n visual de los recursos de chips </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  <b>Programador de interfaz</b> : aprenda la arquitectura de los perifÃ©ricos del dispositivo y distribuya interfaces de manera eficiente </td><td align="center">  âœ“ </td><td align="center"></td><td align="center"></td></tr><tr><td>  <b>Regiones de bloqueo lÃ³gico</b> : una directiva de instalador para colocar ciertos elementos o nodos dentro de la misma regiÃ³n </td><td align="center">  âœ“ </td><td align="center"></td><td align="center"></td></tr><tr><th colspan="4">  SimulaciÃ³n funcional </th></tr><tr><td> <b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">El</a></b> software <b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">ModelSim-Intel FPGA edition</a></b> es una versiÃ³n especial del software ModelSim para Intel FPGA que incluye anÃ¡lisis de comportamiento, pruebas HDL y ejecuciÃ³n de script TCL </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><th colspan="4">  SÃ­ntesis </th></tr><tr><td>  <b>Vhdl</b> </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  <b>Verilog</b> </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  <b>Systemverilog</b> </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td><td align="center">  âœ“ </td></tr><tr><td>  <b>VHDL-2008</b> </td><td align="center">  âœ“ </td><td align="center"></td><td align="center"></td></tr></tbody></table></div>  Los tÃ©rminos de licencia de Intel Quartus Prime y sus componentes, asÃ­ como su costo, se pueden encontrar en <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">el sitio web de Intel</a> . </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/459428/">https://habr.com/ru/post/459428/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../459414/index.html">Escribir una API para React Components, Parte 4: Cuidado con el Apropacalypse</a></li>
<li><a href="../459416/index.html">Escribir una API para React Components, Parte 5: solo use la composiciÃ³n</a></li>
<li><a href="../459420/index.html">El rastrillo mÃ¡s comÃºn cuando se usa printf en programas para microcontroladores</a></li>
<li><a href="../459422/index.html">Escribimos API para componentes React, parte 6: creamos comunicaciÃ³n entre componentes</a></li>
<li><a href="../459426/index.html">CÃ³mo se creÃ³ el diseÃ±o de Yandex.Avto</a></li>
<li><a href="../459430/index.html">AplicaciÃ³n mÃ³vil con generaciÃ³n automÃ¡tica de formularios: nuestro caso</a></li>
<li><a href="../459432/index.html">RD-180: Â¿pueden los Estados Unidos fabricar motores de cohetes?</a></li>
<li><a href="../459434/index.html">React Hook Router Una alternativa moderna de React Router</a></li>
<li><a href="../459438/index.html">Los datos son aÃºn mÃ¡s importantes.</a></li>
<li><a href="../459442/index.html">5 sistemas de gestiÃ³n de eventos de seguridad de cÃ³digo abierto</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>