Timing Analyzer report for PLL
Tue Oct 10 17:16:34 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50_i'
 13. Slow 1200mV 85C Model Setup: 'PLL2:mipll_u0|clk_o'
 14. Slow 1200mV 85C Model Hold: 'PLL2:mipll_u0|clk_o'
 15. Slow 1200mV 85C Model Hold: 'clk50_i'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk50_i'
 24. Slow 1200mV 0C Model Setup: 'PLL2:mipll_u0|clk_o'
 25. Slow 1200mV 0C Model Hold: 'PLL2:mipll_u0|clk_o'
 26. Slow 1200mV 0C Model Hold: 'clk50_i'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk50_i'
 34. Fast 1200mV 0C Model Setup: 'PLL2:mipll_u0|clk_o'
 35. Fast 1200mV 0C Model Hold: 'PLL2:mipll_u0|clk_o'
 36. Fast 1200mV 0C Model Hold: 'clk50_i'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; PLL                                                    ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE22F17C6                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clk50_i             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50_i }             ;
; PLL2:mipll_u0|clk_o ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PLL2:mipll_u0|clk_o } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                  ;
+------------+-----------------+---------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                           ;
+------------+-----------------+---------------------+------------------------------------------------+
; 227.27 MHz ; 227.27 MHz      ; clk50_i             ;                                                ;
; 587.89 MHz ; 500.0 MHz       ; PLL2:mipll_u0|clk_o ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50_i             ; -3.400 ; -58.171       ;
; PLL2:mipll_u0|clk_o ; -0.701 ; -2.418        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; PLL2:mipll_u0|clk_o ; 0.361 ; 0.000         ;
; clk50_i             ; 0.568 ; 0.000         ;
+---------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; clk50_i             ; -3.000 ; -36.000            ;
; PLL2:mipll_u0|clk_o ; -1.000 ; -6.000             ;
+---------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50_i'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.400 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 4.334      ;
; -3.377 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 4.311      ;
; -3.340 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 4.274      ;
; -3.317 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 4.248      ;
; -3.288 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 4.219      ;
; -3.282 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 4.216      ;
; -3.279 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 4.210      ;
; -3.220 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 4.154      ;
; -3.208 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 4.139      ;
; -3.184 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 4.115      ;
; -3.177 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 4.108      ;
; -3.166 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 4.097      ;
; -3.154 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 4.085      ;
; -3.127 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 4.060      ;
; -3.106 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 4.040      ;
; -3.097 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 4.027      ;
; -3.088 ; PLL2:mipll_u0|counter[21] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 4.018      ;
; -3.037 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 3.968      ;
; -3.023 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 3.954      ;
; -2.994 ; PLL2:mipll_u0|counter[23] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.924      ;
; -2.980 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.914      ;
; -2.976 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.063     ; 3.908      ;
; -2.958 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.892      ;
; -2.948 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.878      ;
; -2.901 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.835      ;
; -2.874 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 3.805      ;
; -2.856 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.786      ;
; -2.790 ; PLL2:mipll_u0|counter[19] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.720      ;
; -2.782 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.712      ;
; -2.779 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.709      ;
; -2.683 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.613      ;
; -2.599 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.533      ;
; -2.593 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.527      ;
; -2.590 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.524      ;
; -2.587 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.521      ;
; -2.545 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.475      ;
; -2.506 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.440      ;
; -2.503 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.437      ;
; -2.492 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.426      ;
; -2.484 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.418      ;
; -2.478 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.412      ;
; -2.471 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.405      ;
; -2.468 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.402      ;
; -2.468 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.402      ;
; -2.458 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.392      ;
; -2.448 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.382      ;
; -2.408 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.342      ;
; -2.391 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.325      ;
; -2.384 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.317      ;
; -2.384 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.318      ;
; -2.377 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.060     ; 3.312      ;
; -2.374 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.060     ; 3.309      ;
; -2.373 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.307      ;
; -2.369 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.303      ;
; -2.364 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.298      ;
; -2.363 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.297      ;
; -2.358 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.292      ;
; -2.355 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.289      ;
; -2.353 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.287      ;
; -2.352 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.285      ;
; -2.347 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.280      ;
; -2.339 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.273      ;
; -2.329 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 3.260      ;
; -2.329 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.263      ;
; -2.324 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 3.255      ;
; -2.293 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.227      ;
; -2.290 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.060     ; 3.225      ;
; -2.287 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.221      ;
; -2.279 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.060     ; 3.214      ;
; -2.276 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.210      ;
; -2.271 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.205      ;
; -2.260 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.194      ;
; -2.260 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.193      ;
; -2.250 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.184      ;
; -2.249 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.183      ;
; -2.245 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.060     ; 3.180      ;
; -2.244 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.178      ;
; -2.238 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.172      ;
; -2.235 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.060     ; 3.170      ;
; -2.228 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.161      ;
; -2.226 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.160      ;
; -2.217 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.150      ;
; -2.216 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.150      ;
; -2.214 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 3.145      ;
; -2.210 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.140      ;
; -2.208 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.138      ;
; -2.205 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.064     ; 3.136      ;
; -2.204 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.065     ; 3.134      ;
; -2.193 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.126      ;
; -2.190 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.062     ; 3.123      ;
; -2.178 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.112      ;
; -2.175 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.109      ;
; -2.168 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.102      ;
; -2.157 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.091      ;
; -2.138 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.072      ;
; -2.134 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.068      ;
; -2.132 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.066      ;
; -2.129 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.063      ;
; -2.126 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.061     ; 3.060      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL2:mipll_u0|clk_o'                                                                        ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; -0.701 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.634      ;
; -0.624 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.557      ;
; -0.619 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.552      ;
; -0.588 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.521      ;
; -0.585 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.518      ;
; -0.585 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.518      ;
; -0.583 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.516      ;
; -0.579 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.512      ;
; -0.508 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.441      ;
; -0.503 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.436      ;
; -0.497 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.430      ;
; -0.469 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.402      ;
; -0.467 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.400      ;
; -0.453 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.386      ;
; -0.078 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.011      ;
; -0.071 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.004      ;
; -0.067 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 1.000      ;
; -0.052 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 0.985      ;
; -0.050 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 0.983      ;
; 0.233  ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 0.700      ;
; 0.274  ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.062     ; 0.659      ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL2:mipll_u0|clk_o'                                                                        ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; 0.361 ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 0.580      ;
; 0.378 ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 0.597      ;
; 0.559 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 0.778      ;
; 0.570 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 0.789      ;
; 0.573 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 0.792      ;
; 0.583 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 0.802      ;
; 0.586 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 0.805      ;
; 0.845 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.064      ;
; 0.847 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.068      ;
; 0.860 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.082      ;
; 0.955 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.174      ;
; 0.957 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.176      ;
; 0.972 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.193      ;
; 0.975 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.062      ; 1.194      ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50_i'                                                                                                      ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; 0.568 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 0.793      ;
; 0.672 ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o ; clk50_i     ; 0.000        ; 2.190      ; 3.248      ;
; 0.843 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.064      ;
; 0.857 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.076      ;
; 0.858 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.081      ;
; 0.862 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.082      ;
; 0.953 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.172      ;
; 0.953 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.172      ;
; 0.954 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.176      ;
; 0.969 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.188      ;
; 0.970 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.189      ;
; 0.970 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.189      ;
; 0.971 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.191      ;
; 0.972 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.191      ;
; 0.972 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.193      ;
; 0.975 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.194      ;
; 0.975 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.194      ;
; 0.980 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.058      ; 1.195      ;
; 0.983 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.203      ;
; 1.002 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.058      ; 1.217      ;
; 1.013 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.061      ; 1.231      ;
; 1.065 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.284      ;
; 1.066 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.285      ;
; 1.067 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.286      ;
; 1.067 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.286      ;
; 1.067 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.286      ;
; 1.068 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.287      ;
; 1.071 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.059      ; 1.287      ;
; 1.081 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.300      ;
; 1.082 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.301      ;
; 1.083 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.302      ;
; 1.084 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.303      ;
; 1.084 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.303      ;
; 1.085 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.304      ;
; 1.086 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.305      ;
; 1.087 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.306      ;
; 1.089 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.059      ; 1.305      ;
; 1.092 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.058      ; 1.307      ;
; 1.093 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.313      ;
; 1.095 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.063      ; 1.315      ;
; 1.096 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.058      ; 1.311      ;
; 1.114 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.058      ; 1.329      ;
; 1.121 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.061      ; 1.339      ;
; 1.125 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.061      ; 1.343      ;
; 1.137 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[7]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.356      ;
; 1.138 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[14] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.357      ;
; 1.142 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.058      ; 1.357      ;
; 1.177 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.396      ;
; 1.178 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.397      ;
; 1.179 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.062      ; 1.398      ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 252.59 MHz ; 250.0 MHz       ; clk50_i             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 663.13 MHz ; 500.0 MHz       ; PLL2:mipll_u0|clk_o ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50_i             ; -2.959 ; -47.798       ;
; PLL2:mipll_u0|clk_o ; -0.508 ; -1.636        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; PLL2:mipll_u0|clk_o ; 0.319 ; 0.000         ;
; clk50_i             ; 0.510 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk50_i             ; -3.000 ; -36.000           ;
; PLL2:mipll_u0|clk_o ; -1.000 ; -6.000            ;
+---------------------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50_i'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.959 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.899      ;
; -2.939 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.879      ;
; -2.907 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.847      ;
; -2.882 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.819      ;
; -2.849 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.786      ;
; -2.844 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.781      ;
; -2.832 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.772      ;
; -2.791 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.728      ;
; -2.773 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.713      ;
; -2.768 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.705      ;
; -2.762 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.699      ;
; -2.751 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.688      ;
; -2.737 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.674      ;
; -2.702 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.642      ;
; -2.664 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 3.603      ;
; -2.647 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.584      ;
; -2.634 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.570      ;
; -2.627 ; PLL2:mipll_u0|counter[21] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.563      ;
; -2.620 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.557      ;
; -2.567 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.507      ;
; -2.549 ; PLL2:mipll_u0|counter[23] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.485      ;
; -2.541 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.481      ;
; -2.533 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.056     ; 3.472      ;
; -2.500 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.436      ;
; -2.494 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 3.431      ;
; -2.494 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.434      ;
; -2.421 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.357      ;
; -2.368 ; PLL2:mipll_u0|counter[19] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.304      ;
; -2.361 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.297      ;
; -2.354 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.290      ;
; -2.274 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.210      ;
; -2.203 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.144      ;
; -2.178 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.119      ;
; -2.155 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.096      ;
; -2.147 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.059     ; 3.083      ;
; -2.145 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.086      ;
; -2.115 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.056      ;
; -2.105 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.046      ;
; -2.091 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.032      ;
; -2.080 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.021      ;
; -2.080 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.021      ;
; -2.069 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.010      ;
; -2.064 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 3.004      ;
; -2.059 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 3.000      ;
; -2.053 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.994      ;
; -2.043 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.984      ;
; -2.043 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.984      ;
; -2.032 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.972      ;
; -2.023 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.963      ;
; -2.017 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.958      ;
; -2.010 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.951      ;
; -2.006 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.947      ;
; -1.993 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.934      ;
; -1.989 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.930      ;
; -1.981 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.922      ;
; -1.978 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.919      ;
; -1.968 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.052     ; 2.911      ;
; -1.967 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.908      ;
; -1.958 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.052     ; 2.901      ;
; -1.957 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.898      ;
; -1.955 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.896      ;
; -1.952 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.892      ;
; -1.945 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.886      ;
; -1.944 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.881      ;
; -1.941 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.882      ;
; -1.925 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.865      ;
; -1.918 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.859      ;
; -1.911 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.852      ;
; -1.909 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.849      ;
; -1.903 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.844      ;
; -1.902 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.843      ;
; -1.902 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.839      ;
; -1.895 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.835      ;
; -1.894 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.835      ;
; -1.893 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.052     ; 2.836      ;
; -1.890 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.831      ;
; -1.882 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.052     ; 2.825      ;
; -1.882 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.822      ;
; -1.880 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.821      ;
; -1.879 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.820      ;
; -1.877 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.818      ;
; -1.872 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.052     ; 2.815      ;
; -1.869 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.810      ;
; -1.859 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.800      ;
; -1.856 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.052     ; 2.799      ;
; -1.846 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.783      ;
; -1.843 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.784      ;
; -1.818 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.755      ;
; -1.814 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.755      ;
; -1.812 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.753      ;
; -1.808 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.745      ;
; -1.808 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.745      ;
; -1.806 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.747      ;
; -1.805 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.746      ;
; -1.800 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.737      ;
; -1.791 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.732      ;
; -1.791 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.055     ; 2.731      ;
; -1.790 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.727      ;
; -1.785 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.058     ; 2.722      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL2:mipll_u0|clk_o'                                                                         ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; -0.508 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.447      ;
; -0.446 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.385      ;
; -0.440 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.379      ;
; -0.412 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.351      ;
; -0.410 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.349      ;
; -0.408 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.347      ;
; -0.408 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.347      ;
; -0.390 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.329      ;
; -0.346 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.285      ;
; -0.340 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.279      ;
; -0.336 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.275      ;
; -0.310 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.249      ;
; -0.308 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.247      ;
; -0.296 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 1.235      ;
; 0.042  ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.897      ;
; 0.048  ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.891      ;
; 0.052  ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.887      ;
; 0.056  ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.883      ;
; 0.058  ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.881      ;
; 0.310  ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.629      ;
; 0.356  ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.056     ; 0.583      ;
+--------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL2:mipll_u0|clk_o'                                                                         ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; 0.319 ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.519      ;
; 0.336 ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.536      ;
; 0.501 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.701      ;
; 0.511 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.711      ;
; 0.514 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.714      ;
; 0.526 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.726      ;
; 0.527 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.727      ;
; 0.750 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.950      ;
; 0.755 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.955      ;
; 0.757 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.957      ;
; 0.759 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.959      ;
; 0.762 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.962      ;
; 0.765 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.965      ;
; 0.769 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.969      ;
; 0.772 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 0.972      ;
; 0.844 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 1.044      ;
; 0.851 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 1.051      ;
; 0.858 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 1.058      ;
; 0.861 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 1.061      ;
; 0.865 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 1.065      ;
; 0.868 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.056      ; 1.068      ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50_i'                                                                                                       ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; 0.510 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.716      ;
; 0.661 ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o ; clk50_i     ; 0.000        ; 1.981      ; 2.996      ;
; 0.754 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.955      ;
; 0.759 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.958      ;
; 0.762 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 0.972      ;
; 0.843 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.042      ;
; 0.844 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.044      ;
; 0.845 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.044      ;
; 0.848 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.047      ;
; 0.850 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.051      ;
; 0.857 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.056      ;
; 0.858 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.058      ;
; 0.861 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.061      ;
; 0.864 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.063      ;
; 0.865 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.065      ;
; 0.867 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.066      ;
; 0.869 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.068      ;
; 0.869 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.068      ;
; 0.888 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.051      ; 1.083      ;
; 0.890 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.057      ; 1.091      ;
; 0.908 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.051      ; 1.103      ;
; 0.917 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.116      ;
; 0.940 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.139      ;
; 0.941 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.140      ;
; 0.941 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.140      ;
; 0.946 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.145      ;
; 0.947 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.146      ;
; 0.948 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.147      ;
; 0.950 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.052      ; 1.146      ;
; 0.953 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.152      ;
; 0.954 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.153      ;
; 0.956 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.155      ;
; 0.958 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.157      ;
; 0.958 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.157      ;
; 0.961 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.160      ;
; 0.962 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.161      ;
; 0.963 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.162      ;
; 0.963 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.162      ;
; 0.965 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.164      ;
; 0.967 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.052      ; 1.163      ;
; 0.976 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.057      ; 1.177      ;
; 0.984 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.051      ; 1.179      ;
; 0.986 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.057      ; 1.187      ;
; 0.990 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.051      ; 1.185      ;
; 0.996 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.195      ;
; 1.004 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.051      ; 1.199      ;
; 1.013 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.212      ;
; 1.028 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.051      ; 1.223      ;
; 1.035 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[7]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.234      ;
; 1.035 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.234      ;
; 1.036 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.235      ;
; 1.042 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.241      ;
; 1.044 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[14] ; clk50_i             ; clk50_i     ; 0.000        ; 0.055      ; 1.243      ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50_i             ; -1.532 ; -19.385       ;
; PLL2:mipll_u0|clk_o ; 0.049  ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; PLL2:mipll_u0|clk_o ; 0.193 ; 0.000         ;
; clk50_i             ; 0.303 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk50_i             ; -3.000 ; -37.806           ;
; PLL2:mipll_u0|clk_o ; -1.000 ; -6.000            ;
+---------------------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50_i'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.532 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.483      ;
; -1.518 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.469      ;
; -1.500 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.451      ;
; -1.485 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.434      ;
; -1.466 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.415      ;
; -1.464 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.413      ;
; -1.462 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.413      ;
; -1.435 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.386      ;
; -1.409 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.358      ;
; -1.395 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.344      ;
; -1.393 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.344      ;
; -1.387 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.336      ;
; -1.379 ; PLL2:mipll_u0|counter[22] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.327      ;
; -1.377 ; PLL2:mipll_u0|counter[21] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.325      ;
; -1.373 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.322      ;
; -1.372 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.321      ;
; -1.366 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.317      ;
; -1.321 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.270      ;
; -1.321 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 2.271      ;
; -1.318 ; PLL2:mipll_u0|counter[23] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.266      ;
; -1.316 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.265      ;
; -1.294 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.242      ;
; -1.291 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.242      ;
; -1.271 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.222      ;
; -1.245 ; PLL2:mipll_u0|counter[20] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.193      ;
; -1.234 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.185      ;
; -1.210 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 2.159      ;
; -1.204 ; PLL2:mipll_u0|counter[19] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.152      ;
; -1.199 ; PLL2:mipll_u0|counter[17] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.147      ;
; -1.198 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.146      ;
; -1.135 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.083      ;
; -1.075 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.026      ;
; -1.069 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.020      ;
; -1.063 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|clk_o       ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 2.011      ;
; -1.061 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.012      ;
; -1.055 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 2.006      ;
; -1.015 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.966      ;
; -1.006 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.957      ;
; -1.004 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.955      ;
; -1.001 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.952      ;
; -0.998 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.949      ;
; -0.997 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.948      ;
; -0.994 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.945      ;
; -0.988 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.939      ;
; -0.983 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.934      ;
; -0.983 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.934      ;
; -0.958 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.909      ;
; -0.949 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.901      ;
; -0.944 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.895      ;
; -0.943 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.895      ;
; -0.936 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.887      ;
; -0.935 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.886      ;
; -0.935 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.886      ;
; -0.934 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.885      ;
; -0.930 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.881      ;
; -0.926 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.877      ;
; -0.926 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.877      ;
; -0.920 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.871      ;
; -0.916 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.867      ;
; -0.912 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.863      ;
; -0.904 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 1.853      ;
; -0.891 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.842      ;
; -0.890 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 1.839      ;
; -0.889 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.841      ;
; -0.880 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.832      ;
; -0.876 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.826      ;
; -0.876 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.827      ;
; -0.871 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.823      ;
; -0.870 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.821      ;
; -0.868 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.819      ;
; -0.867 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.818      ;
; -0.866 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.817      ;
; -0.858 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.809      ;
; -0.857 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.807      ;
; -0.856 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.807      ;
; -0.855 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.805      ;
; -0.852 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.803      ;
; -0.848 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.799      ;
; -0.844 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.795      ;
; -0.842 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 1.790      ;
; -0.838 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 1.786      ;
; -0.833 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 1.782      ;
; -0.828 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[31] ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 1.776      ;
; -0.823 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[20] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.774      ;
; -0.823 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.038     ; 1.772      ;
; -0.804 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.755      ;
; -0.800 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[22] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.750      ;
; -0.799 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.750      ;
; -0.798 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[17] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.749      ;
; -0.790 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[21] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[30] ; clk50_i      ; clk50_i     ; 1.000        ; -0.039     ; 1.738      ;
; -0.789 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[15] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.740      ;
; -0.786 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[0]  ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.736      ;
; -0.784 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[23] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.735      ;
; -0.780 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[19] ; clk50_i      ; clk50_i     ; 1.000        ; -0.036     ; 1.731      ;
; -0.778 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[25] ; clk50_i      ; clk50_i     ; 1.000        ; -0.037     ; 1.728      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL2:mipll_u0|clk_o'                                                                        ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; 0.049 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.901      ;
; 0.091 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.859      ;
; 0.094 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.856      ;
; 0.113 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.837      ;
; 0.113 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.837      ;
; 0.117 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.833      ;
; 0.122 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.828      ;
; 0.124 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.826      ;
; 0.159 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.791      ;
; 0.162 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.788      ;
; 0.169 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.781      ;
; 0.190 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.760      ;
; 0.192 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.758      ;
; 0.200 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.750      ;
; 0.394 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.556      ;
; 0.398 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.552      ;
; 0.404 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.546      ;
; 0.406 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.544      ;
; 0.409 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.541      ;
; 0.572 ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.378      ;
; 0.591 ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 1.000        ; -0.037     ; 0.359      ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL2:mipll_u0|clk_o'                                                                         ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+
; 0.193 ; counter_w[0] ; counter_w[0] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; counter_w[5] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.317      ;
; 0.298 ; counter_w[3] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.419      ;
; 0.304 ; counter_w[2] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; counter_w[4] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.426      ;
; 0.312 ; counter_w[1] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; counter_w[0] ; counter_w[1] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.434      ;
; 0.453 ; counter_w[2] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; counter_w[4] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; counter_w[3] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.577      ;
; 0.459 ; counter_w[3] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.580      ;
; 0.465 ; counter_w[0] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; counter_w[1] ; counter_w[2] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.586      ;
; 0.468 ; counter_w[0] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; counter_w[1] ; counter_w[3] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.589      ;
; 0.516 ; counter_w[2] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.637      ;
; 0.519 ; counter_w[2] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.640      ;
; 0.531 ; counter_w[0] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; counter_w[1] ; counter_w[4] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; counter_w[0] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.655      ;
; 0.534 ; counter_w[1] ; counter_w[5] ; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 0.000        ; 0.037      ; 0.655      ;
+-------+--------------+--------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50_i'                                                                                                       ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+
; 0.303 ; PLL2:mipll_u0|counter[31] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.428      ;
; 0.313 ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o       ; PLL2:mipll_u0|clk_o ; clk50_i     ; 0.000        ; 1.237      ; 1.769      ;
; 0.452 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.574      ;
; 0.462 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[1]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; PLL2:mipll_u0|counter[30] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; PLL2:mipll_u0|counter[16] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[2]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.589      ;
; 0.515 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; PLL2:mipll_u0|counter[29] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PLL2:mipll_u0|counter[9]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.640      ;
; 0.522 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.034      ; 0.640      ;
; 0.522 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.643      ;
; 0.528 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[3]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; PLL2:mipll_u0|counter[8]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; PLL2:mipll_u0|counter[28] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[4]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.655      ;
; 0.536 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[26] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.034      ; 0.654      ;
; 0.581 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.702      ;
; 0.581 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; PLL2:mipll_u0|counter[27] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.703      ;
; 0.584 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; PLL2:mipll_u0|counter[3]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; PLL2:mipll_u0|counter[1]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; PLL2:mipll_u0|counter[11] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.035      ; 0.705      ;
; 0.588 ; PLL2:mipll_u0|counter[15] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.034      ; 0.706      ;
; 0.588 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.709      ;
; 0.590 ; PLL2:mipll_u0|counter[13] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.034      ; 0.708      ;
; 0.593 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[14] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.714      ;
; 0.594 ; PLL2:mipll_u0|counter[7]  ; PLL2:mipll_u0|counter[7]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.714      ;
; 0.594 ; PLL2:mipll_u0|counter[6]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.715      ;
; 0.594 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[5]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.715      ;
; 0.595 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[9]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[29] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; PLL2:mipll_u0|counter[26] ; PLL2:mipll_u0|counter[31] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.718      ;
; 0.597 ; PLL2:mipll_u0|counter[0]  ; PLL2:mipll_u0|counter[6]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.718      ;
; 0.598 ; PLL2:mipll_u0|counter[18] ; PLL2:mipll_u0|counter[24] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; PLL2:mipll_u0|counter[4]  ; PLL2:mipll_u0|counter[10] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; PLL2:mipll_u0|counter[2]  ; PLL2:mipll_u0|counter[8]  ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[27] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; PLL2:mipll_u0|counter[24] ; PLL2:mipll_u0|counter[30] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.720      ;
; 0.601 ; PLL2:mipll_u0|counter[10] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.035      ; 0.720      ;
; 0.602 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[28] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.722      ;
; 0.602 ; PLL2:mipll_u0|counter[14] ; PLL2:mipll_u0|counter[18] ; clk50_i             ; clk50_i     ; 0.000        ; 0.034      ; 0.720      ;
; 0.616 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|counter[16] ; clk50_i             ; clk50_i     ; 0.000        ; 0.034      ; 0.734      ;
; 0.618 ; PLL2:mipll_u0|counter[25] ; PLL2:mipll_u0|counter[25] ; clk50_i             ; clk50_i     ; 0.000        ; 0.036      ; 0.738      ;
; 0.619 ; PLL2:mipll_u0|counter[12] ; PLL2:mipll_u0|counter[12] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.740      ;
; 0.647 ; PLL2:mipll_u0|counter[5]  ; PLL2:mipll_u0|counter[11] ; clk50_i             ; clk50_i     ; 0.000        ; 0.037      ; 0.768      ;
+-------+---------------------------+---------------------------+---------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+----------------------+---------+-------+----------+---------+---------------------+
; Clock                ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack     ; -3.400  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  PLL2:mipll_u0|clk_o ; -0.701  ; 0.193 ; N/A      ; N/A     ; -1.000              ;
;  clk50_i             ; -3.400  ; 0.303 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS      ; -60.589 ; 0.0   ; 0.0      ; 0.0     ; -43.806             ;
;  PLL2:mipll_u0|clk_o ; -2.418  ; 0.000 ; N/A      ; N/A     ; -6.000              ;
;  clk50_i             ; -58.171 ; 0.000 ; N/A      ; N/A     ; -37.806             ;
+----------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_o[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_o[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_ni                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50_i                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; leds_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; leds_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; leds_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; leds_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; leds_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; leds_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; leds_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; leds_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; leds_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; leds_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk50_i             ; clk50_i             ; 976      ; 0        ; 0        ; 0        ;
; PLL2:mipll_u0|clk_o ; clk50_i             ; 1        ; 1        ; 0        ; 0        ;
; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 21       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk50_i             ; clk50_i             ; 976      ; 0        ; 0        ; 0        ;
; PLL2:mipll_u0|clk_o ; clk50_i             ; 1        ; 1        ; 0        ; 0        ;
; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; 21       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------+
; Clock Status Summary                                           ;
+---------------------+---------------------+------+-------------+
; Target              ; Clock               ; Type ; Status      ;
+---------------------+---------------------+------+-------------+
; PLL2:mipll_u0|clk_o ; PLL2:mipll_u0|clk_o ; Base ; Constrained ;
; clk50_i             ; clk50_i             ; Base ; Constrained ;
+---------------------+---------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_ni     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_ni     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_o[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Tue Oct 10 17:16:33 2023
Info: Command: quartus_sta PLL -c PLL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PLL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PLL2:mipll_u0|clk_o PLL2:mipll_u0|clk_o
    Info (332105): create_clock -period 1.000 -name clk50_i clk50_i
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.400             -58.171 clk50_i 
    Info (332119):    -0.701              -2.418 PLL2:mipll_u0|clk_o 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.361               0.000 PLL2:mipll_u0|clk_o 
    Info (332119):     0.568               0.000 clk50_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50_i 
    Info (332119):    -1.000              -6.000 PLL2:mipll_u0|clk_o 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.959
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.959             -47.798 clk50_i 
    Info (332119):    -0.508              -1.636 PLL2:mipll_u0|clk_o 
Info (332146): Worst-case hold slack is 0.319
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.319               0.000 PLL2:mipll_u0|clk_o 
    Info (332119):     0.510               0.000 clk50_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50_i 
    Info (332119):    -1.000              -6.000 PLL2:mipll_u0|clk_o 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.532
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.532             -19.385 clk50_i 
    Info (332119):     0.049               0.000 PLL2:mipll_u0|clk_o 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 PLL2:mipll_u0|clk_o 
    Info (332119):     0.303               0.000 clk50_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.806 clk50_i 
    Info (332119):    -1.000              -6.000 PLL2:mipll_u0|clk_o 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4800 megabytes
    Info: Processing ended: Tue Oct 10 17:16:34 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


