TimeQuest Timing Analyzer report for UART_Sender
Mon Oct 29 20:50:19 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; UART_Sender                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 353.98 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.825 ; -38.187            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.951 ; -3.636                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.919 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -41.550                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.825 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.745      ;
; -1.824 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.744      ;
; -1.813 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.733      ;
; -1.812 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.732      ;
; -1.808 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.728      ;
; -1.752 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.668      ;
; -1.752 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.668      ;
; -1.752 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.668      ;
; -1.752 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.668      ;
; -1.752 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.668      ;
; -1.752 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.668      ;
; -1.752 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.668      ;
; -1.740 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.656      ;
; -1.740 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.656      ;
; -1.740 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.656      ;
; -1.740 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.656      ;
; -1.740 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.656      ;
; -1.740 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.656      ;
; -1.740 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.656      ;
; -1.721 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.641      ;
; -1.648 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.564      ;
; -1.648 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.564      ;
; -1.648 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.564      ;
; -1.648 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.564      ;
; -1.648 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.564      ;
; -1.648 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.564      ;
; -1.648 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.564      ;
; -1.633 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.553      ;
; -1.628 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.553      ;
; -1.627 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.552      ;
; -1.601 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.521      ;
; -1.601 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.521      ;
; -1.601 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.521      ;
; -1.592 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.078     ; 2.512      ;
; -1.589 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.509      ;
; -1.589 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.509      ;
; -1.589 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.509      ;
; -1.558 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.478      ;
; -1.520 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.434      ;
; -1.520 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.434      ;
; -1.520 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.434      ;
; -1.520 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.434      ;
; -1.520 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.434      ;
; -1.520 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.434      ;
; -1.520 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.084     ; 2.434      ;
; -1.497 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.417      ;
; -1.497 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.417      ;
; -1.497 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.417      ;
; -1.497 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.078     ; 2.417      ;
; -1.485 ; Baud_rate_generator:BRG|count_reg[1]       ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 1.000        ; -0.097     ; 2.386      ;
; -1.485 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.401      ;
; -1.485 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.401      ;
; -1.485 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.401      ;
; -1.485 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.401      ;
; -1.485 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.401      ;
; -1.485 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.401      ;
; -1.485 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.401      ;
; -1.485 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.078     ; 2.405      ;
; -1.468 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.389      ;
; -1.468 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.389      ;
; -1.468 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.389      ;
; -1.468 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.389      ;
; -1.468 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.389      ;
; -1.468 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.389      ;
; -1.468 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.389      ;
; -1.465 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.388      ;
; -1.465 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.388      ;
; -1.465 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.388      ;
; -1.465 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.388      ;
; -1.448 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.366      ;
; -1.448 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.366      ;
; -1.448 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.366      ;
; -1.437 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.355      ;
; -1.436 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.354      ;
; -1.436 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.354      ;
; -1.434 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.352      ;
; -1.417 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.078     ; 2.337      ;
; -1.411 ; Baud_rate_generator:BRG|count_reg[0]       ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 1.000        ; -0.097     ; 2.312      ;
; -1.406 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.331      ;
; -1.406 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.331      ;
; -1.406 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.331      ;
; -1.406 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.324      ;
; -1.405 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.323      ;
; -1.395 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.080     ; 2.313      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.282      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.282      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.282      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.278      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.278      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.278      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.278      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.278      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.278      ;
; -1.357 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.278      ;
; -1.353 ; Baud_rate_generator:BRG|count_reg[3]       ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 1.000        ; -0.097     ; 2.254      ;
; -1.334 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.254      ;
; -1.334 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.254      ;
; -1.334 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.254      ;
; -1.334 ; UART_Sender_logic:uart_inst|N_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.252      ;
; -1.333 ; UART_Sender_logic:uart_inst|N_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.251      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; UART_Sender_logic:uart_inst|data_reg[7]     ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Sender_logic:uart_inst|N_reg[1]        ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Sender_logic:uart_inst|N_reg[2]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; state_reg.idle                              ; state_reg.idle                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; state_reg.pulse_down                        ; state_reg.pulse_down                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.423 ; state_reg.idle                              ; tx_start_reg                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.688      ;
; 0.429 ; UART_Sender_logic:uart_inst|N_reg[1]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.553 ; UART_Sender_logic:uart_inst|data_reg[2]     ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.554 ; UART_Sender_logic:uart_inst|data_reg[6]     ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.556 ; UART_Sender_logic:uart_inst|data_reg[3]     ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.822      ;
; 0.628 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[1]        ; clk          ; clk         ; 0.000        ; 0.097      ; 0.911      ;
; 0.637 ; UART_Sender_logic:uart_inst|data_reg[4]     ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.637 ; UART_Sender_logic:uart_inst|data_reg[5]     ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.641 ; UART_Sender_logic:uart_inst|data_reg[1]     ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.657 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.659 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[0]        ; clk          ; clk         ; 0.000        ; 0.097      ; 0.943      ;
; 0.667 ; state_reg.pulse_down                        ; state_reg.idle                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.932      ;
; 0.703 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.969      ;
; 0.705 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.971      ;
; 0.707 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.973      ;
; 0.712 ; UART_Sender_logic:uart_inst|data_reg[7]     ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.976      ;
; 0.722 ; Baud_rate_generator:BRG|s_tick_reg          ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.987      ;
; 0.726 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.757 ; UART_Sender_logic:uart_inst|data_reg[0]     ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.025      ;
; 0.782 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.065      ;
; 0.808 ; state_reg.pulse_up                          ; state_reg.pulse_down                        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.073      ;
; 0.896 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.162      ;
; 0.904 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.187      ;
; 0.932 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.194      ;
; 0.934 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.196      ;
; 0.937 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.199      ;
; 0.938 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.200      ;
; 0.943 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.205      ;
; 0.945 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.207      ;
; 0.948 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.210      ;
; 0.950 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.233      ;
; 0.956 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.239      ;
; 0.968 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[1]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.251      ;
; 0.973 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.256      ;
; 0.977 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.260      ;
; 0.990 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.254      ;
; 1.011 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.294      ;
; 1.022 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.305      ;
; 1.029 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.312      ;
; 1.038 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.304      ;
; 1.071 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.354      ;
; 1.075 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.358      ;
; 1.079 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.344      ;
; 1.092 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.358      ;
; 1.101 ; state_reg.idle                              ; state_reg.pulse_up                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.366      ;
; 1.118 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.377      ;
; 1.129 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.140 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.406      ;
; 1.142 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.084      ; 1.412      ;
; 1.142 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.406      ;
; 1.144 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.427      ;
; 1.151 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.434      ;
; 1.202 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.466      ;
; 1.205 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.471      ;
; 1.205 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.470      ;
; 1.226 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.077      ;
; 1.251 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.534      ;
; 1.292 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.296 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.562      ;
; 1.298 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.080      ; 1.564      ;
; 1.299 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.582      ;
; 1.299 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.565      ;
; 1.317 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.589      ;
; 1.318 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.590      ;
; 1.327 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.593      ;
; 1.334 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.600      ;
; 1.338 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.599      ;
; 1.340 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.606      ;
; 1.348 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.199      ;
; 1.360 ; Baud_rate_generator:BRG|s_tick_reg          ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.630      ;
; 1.384 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.654      ;
; 1.385 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.655      ;
; 1.386 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.656      ;
; 1.387 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.657      ;
; 1.389 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.086      ; 1.661      ;
; 1.390 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.241      ;
; 1.396 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.080      ; 1.662      ;
; 1.399 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.665      ;
; 1.409 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.675      ;
; 1.411 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.677      ;
; 1.412 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.678      ;
; 1.414 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.680      ;
; 1.418 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.688      ;
; 1.422 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.688      ;
; 1.424 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.690      ;
; 1.426 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.690      ;
; 1.454 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.726      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                            ;
+--------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.951 ; tx_start_reg                               ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 1.000        ; -0.079     ; 1.870      ;
; -0.828 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 1.000        ; -0.079     ; 1.747      ;
; -0.537 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.870      ;
; -0.537 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.870      ;
; -0.537 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.870      ;
; -0.537 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.870      ;
; -0.537 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.870      ;
; -0.414 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.747      ;
; -0.414 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.747      ;
; -0.414 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.747      ;
; -0.414 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.747      ;
; -0.414 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 1.000        ; 0.335      ; 1.747      ;
+--------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                            ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.919 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.616      ;
; 0.919 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.616      ;
; 0.919 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.616      ;
; 0.919 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.616      ;
; 0.919 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.616      ;
; 1.045 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.742      ;
; 1.045 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.742      ;
; 1.045 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.742      ;
; 1.045 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.742      ;
; 1.045 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.742      ;
; 1.351 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.616      ;
; 1.477 ; tx_start_reg                               ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.742      ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 390.47 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.561 ; -31.894           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.765 ; -2.685               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.828 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -41.550                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                       ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.561 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.491      ;
; -1.542 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.472      ;
; -1.540 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.470      ;
; -1.532 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.462      ;
; -1.530 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.460      ;
; -1.490 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.416      ;
; -1.490 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.416      ;
; -1.490 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.416      ;
; -1.490 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.416      ;
; -1.490 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.416      ;
; -1.490 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.416      ;
; -1.490 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.416      ;
; -1.480 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.406      ;
; -1.455 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.385      ;
; -1.413 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.343      ;
; -1.403 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.329      ;
; -1.403 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.329      ;
; -1.403 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.329      ;
; -1.403 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.329      ;
; -1.403 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.329      ;
; -1.403 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.329      ;
; -1.403 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.329      ;
; -1.370 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.304      ;
; -1.368 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.302      ;
; -1.353 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.069     ; 2.283      ;
; -1.349 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.349 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.349 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.339 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.339 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.339 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.306 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.236      ;
; -1.281 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.205      ;
; -1.281 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.205      ;
; -1.281 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.205      ;
; -1.281 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.205      ;
; -1.281 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.205      ;
; -1.281 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.205      ;
; -1.281 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.205      ;
; -1.262 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.192      ;
; -1.262 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.192      ;
; -1.262 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.192      ;
; -1.260 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.192      ;
; -1.260 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.192      ;
; -1.260 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.192      ;
; -1.260 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.192      ;
; -1.257 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.183      ;
; -1.257 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.183      ;
; -1.257 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.183      ;
; -1.257 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.183      ;
; -1.257 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.183      ;
; -1.257 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.183      ;
; -1.257 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.183      ;
; -1.249 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.069     ; 2.179      ;
; -1.239 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.069     ; 2.169      ;
; -1.236 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.166      ;
; -1.236 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.166      ;
; -1.236 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.166      ;
; -1.236 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.166      ;
; -1.236 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.166      ;
; -1.236 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.166      ;
; -1.236 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.166      ;
; -1.224 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.152      ;
; -1.224 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.152      ;
; -1.224 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.152      ;
; -1.220 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.148      ;
; -1.220 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.148      ;
; -1.219 ; Baud_rate_generator:BRG|count_reg[1]       ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 1.000        ; -0.086     ; 2.132      ;
; -1.219 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.147      ;
; -1.217 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.145      ;
; -1.205 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.069     ; 2.135      ;
; -1.187 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.121      ;
; -1.187 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.121      ;
; -1.187 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.121      ;
; -1.178 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.112      ;
; -1.178 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.112      ;
; -1.178 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.112      ;
; -1.176 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.104      ;
; -1.174 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.102      ;
; -1.171 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.101      ;
; -1.171 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.101      ;
; -1.171 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.101      ;
; -1.171 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.101      ;
; -1.171 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.101      ;
; -1.171 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.101      ;
; -1.171 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.101      ;
; -1.166 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.071     ; 2.094      ;
; -1.156 ; Baud_rate_generator:BRG|count_reg[0]       ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 1.000        ; -0.086     ; 2.069      ;
; -1.132 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.132 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.132 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.126 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.058      ;
; -1.126 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.058      ;
; -1.126 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.058      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; UART_Sender_logic:uart_inst|data_reg[7]     ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Sender_logic:uart_inst|N_reg[1]        ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Sender_logic:uart_inst|N_reg[2]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; state_reg.idle                              ; state_reg.idle                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; state_reg.pulse_down                        ; state_reg.pulse_down                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.383 ; state_reg.idle                              ; tx_start_reg                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.625      ;
; 0.388 ; UART_Sender_logic:uart_inst|N_reg[1]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.630      ;
; 0.508 ; UART_Sender_logic:uart_inst|data_reg[2]     ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.750      ;
; 0.509 ; UART_Sender_logic:uart_inst|data_reg[6]     ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.511 ; UART_Sender_logic:uart_inst|data_reg[3]     ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.753      ;
; 0.576 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[1]        ; clk          ; clk         ; 0.000        ; 0.086      ; 0.833      ;
; 0.583 ; UART_Sender_logic:uart_inst|data_reg[4]     ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; UART_Sender_logic:uart_inst|data_reg[5]     ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.588 ; UART_Sender_logic:uart_inst|data_reg[1]     ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.601 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.604 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[0]        ; clk          ; clk         ; 0.000        ; 0.086      ; 0.862      ;
; 0.609 ; state_reg.pulse_down                        ; state_reg.idle                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.851      ;
; 0.643 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.885      ;
; 0.645 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.887      ;
; 0.648 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.890      ;
; 0.651 ; Baud_rate_generator:BRG|s_tick_reg          ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.893      ;
; 0.661 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.903      ;
; 0.663 ; UART_Sender_logic:uart_inst|data_reg[7]     ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.903      ;
; 0.710 ; UART_Sender_logic:uart_inst|data_reg[0]     ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.715 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.086      ; 0.972      ;
; 0.751 ; state_reg.pulse_up                          ; state_reg.pulse_down                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.993      ;
; 0.824 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.081      ;
; 0.827 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.069      ;
; 0.842 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.080      ;
; 0.845 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.083      ;
; 0.848 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.086      ;
; 0.858 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.096      ;
; 0.860 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.098      ;
; 0.862 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.100      ;
; 0.863 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.101      ;
; 0.872 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.129      ;
; 0.874 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[1]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.131      ;
; 0.879 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.136      ;
; 0.896 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.153      ;
; 0.897 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.154      ;
; 0.909 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.149      ;
; 0.925 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.182      ;
; 0.938 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.195      ;
; 0.945 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.202      ;
; 0.954 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.196      ;
; 0.974 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.231      ;
; 0.977 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.219      ;
; 0.978 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.235      ;
; 1.000 ; state_reg.idle                              ; state_reg.pulse_up                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.011 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.253      ;
; 1.027 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.263      ;
; 1.031 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.271      ;
; 1.041 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.287      ;
; 1.044 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.286      ;
; 1.047 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.304      ;
; 1.048 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.290      ;
; 1.054 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.311      ;
; 1.086 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.326      ;
; 1.092 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.334      ;
; 1.113 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.131 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.310     ; 0.992      ;
; 1.148 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.405      ;
; 1.171 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.428      ;
; 1.184 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.426      ;
; 1.186 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.071      ; 1.428      ;
; 1.187 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.429      ;
; 1.200 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.448      ;
; 1.201 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.443      ;
; 1.202 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.450      ;
; 1.221 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.459      ;
; 1.222 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.464      ;
; 1.223 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.465      ;
; 1.226 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.468      ;
; 1.233 ; Baud_rate_generator:BRG|s_tick_reg          ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.479      ;
; 1.240 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.310     ; 1.101      ;
; 1.242 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.077      ; 1.490      ;
; 1.242 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.488      ;
; 1.243 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.489      ;
; 1.244 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.490      ;
; 1.245 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.491      ;
; 1.265 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.071      ; 1.507      ;
; 1.277 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.310     ; 1.138      ;
; 1.286 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.528      ;
; 1.288 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.530      ;
; 1.289 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.535      ;
; 1.289 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.531      ;
; 1.291 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.533      ;
; 1.296 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.538      ;
; 1.299 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.541      ;
; 1.301 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.543      ;
; 1.306 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.546      ;
; 1.319 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.567      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                             ;
+--------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.765 ; tx_start_reg                               ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.693      ;
; -0.650 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.578      ;
; -0.384 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.693      ;
; -0.384 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.693      ;
; -0.384 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.693      ;
; -0.384 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.693      ;
; -0.384 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.693      ;
; -0.269 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.578      ;
; -0.269 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.578      ;
; -0.269 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.578      ;
; -0.269 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.578      ;
; -0.269 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.578      ;
+--------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                             ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.828 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.466      ;
; 0.828 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.466      ;
; 0.828 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.466      ;
; 0.828 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.466      ;
; 0.828 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.466      ;
; 0.943 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.581      ;
; 0.943 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.581      ;
; 0.943 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.581      ;
; 0.943 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.581      ;
; 0.943 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.581      ;
; 1.224 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.466      ;
; 1.339 ; tx_start_reg                               ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.581      ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.387 ; -5.590            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.048 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.450 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -34.988                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                       ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.387 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.335      ;
; -0.385 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.333      ;
; -0.382 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.330      ;
; -0.380 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.328      ;
; -0.346 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.290      ;
; -0.346 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.290      ;
; -0.346 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.290      ;
; -0.346 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.290      ;
; -0.346 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.290      ;
; -0.346 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.290      ;
; -0.346 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.290      ;
; -0.341 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.285      ;
; -0.341 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.285      ;
; -0.341 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.285      ;
; -0.341 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.285      ;
; -0.341 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.285      ;
; -0.341 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.285      ;
; -0.341 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.285      ;
; -0.329 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.277      ;
; -0.327 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.275      ;
; -0.300 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.253      ;
; -0.298 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.251      ;
; -0.288 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.232      ;
; -0.288 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.232      ;
; -0.288 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.232      ;
; -0.288 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.232      ;
; -0.288 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.232      ;
; -0.288 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.232      ;
; -0.288 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.232      ;
; -0.277 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.277 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.277 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.272 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.220      ;
; -0.272 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.220      ;
; -0.272 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.220      ;
; -0.253 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.201      ;
; -0.253 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.195      ;
; -0.253 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.195      ;
; -0.253 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.195      ;
; -0.253 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.195      ;
; -0.253 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.195      ;
; -0.253 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.195      ;
; -0.253 ; UART_Sender_logic:uart_inst|state_reg.data ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.195      ;
; -0.251 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.199      ;
; -0.231 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.039     ; 1.179      ;
; -0.219 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.167      ;
; -0.219 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.167      ;
; -0.219 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.167      ;
; -0.217 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.212 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.156      ;
; -0.212 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.156      ;
; -0.212 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.156      ;
; -0.212 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.156      ;
; -0.212 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.156      ;
; -0.212 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.156      ;
; -0.212 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.156      ;
; -0.208 ; UART_Sender_logic:uart_inst|s_reg[3]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.205 ; Baud_rate_generator:BRG|count_reg[1]       ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 1.000        ; -0.048     ; 1.144      ;
; -0.203 ; UART_Sender_logic:uart_inst|s_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.039     ; 1.151      ;
; -0.202 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.151      ;
; -0.202 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.151      ;
; -0.202 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.151      ;
; -0.202 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.151      ;
; -0.202 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.151      ;
; -0.202 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.151      ;
; -0.202 ; tx_start_reg                               ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.151      ;
; -0.199 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.145      ;
; -0.199 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.145      ;
; -0.199 ; UART_Sender_logic:uart_inst|state_reg.stop ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.145      ;
; -0.191 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.144      ;
; -0.191 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.144      ;
; -0.191 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.144      ;
; -0.164 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.117      ;
; -0.164 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.117      ;
; -0.164 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.117      ;
; -0.162 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.108      ;
; -0.161 ; Baud_rate_generator:BRG|count_reg[0]       ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 1.000        ; -0.048     ; 1.100      ;
; -0.160 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.106      ;
; -0.154 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.100      ;
; -0.154 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.100      ;
; -0.153 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.099      ;
; -0.150 ; UART_Sender_logic:uart_inst|s_reg[1]       ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.096      ;
; -0.147 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.039     ; 1.095      ;
; -0.143 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.091      ;
; -0.143 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.091      ;
; -0.143 ; UART_Sender_logic:uart_inst|s_reg[0]       ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.091      ;
; -0.143 ; UART_Sender_logic:uart_inst|N_reg[2]       ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.041     ; 1.089      ;
; -0.141 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.141 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.141 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.141 ; UART_Sender_logic:uart_inst|state_reg.idle ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.138 ; Baud_rate_generator:BRG|count_reg[3]       ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 1.000        ; -0.048     ; 1.077      ;
; -0.121 ; UART_Sender_logic:uart_inst|N_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.067      ;
; -0.119 ; UART_Sender_logic:uart_inst|N_reg[0]       ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.065      ;
; -0.117 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 1.000        ; -0.034     ; 1.070      ;
; -0.112 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.061      ;
; -0.112 ; Baud_rate_generator:BRG|s_tick_reg         ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.061      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; UART_Sender_logic:uart_inst|data_reg[7]     ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Sender_logic:uart_inst|N_reg[1]        ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Sender_logic:uart_inst|N_reg[2]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; state_reg.idle                              ; state_reg.idle                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; state_reg.pulse_down                        ; state_reg.pulse_down                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.193 ; UART_Sender_logic:uart_inst|N_reg[1]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.196 ; state_reg.idle                              ; tx_start_reg                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.320      ;
; 0.250 ; UART_Sender_logic:uart_inst|data_reg[2]     ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; UART_Sender_logic:uart_inst|data_reg[6]     ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.374      ;
; 0.252 ; UART_Sender_logic:uart_inst|data_reg[3]     ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.376      ;
; 0.288 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[1]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.420      ;
; 0.290 ; UART_Sender_logic:uart_inst|data_reg[4]     ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; UART_Sender_logic:uart_inst|data_reg[5]     ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.293 ; UART_Sender_logic:uart_inst|data_reg[1]     ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.302 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[0]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.435      ;
; 0.304 ; UART_Sender_logic:uart_inst|N_reg[0]        ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.429      ;
; 0.304 ; state_reg.pulse_down                        ; state_reg.idle                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.317 ; UART_Sender_logic:uart_inst|data_reg[7]     ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.326 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.451      ;
; 0.328 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.453      ;
; 0.330 ; UART_Sender_logic:uart_inst|data_reg[0]     ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.457      ;
; 0.331 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|N_reg[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.456      ;
; 0.334 ; Baud_rate_generator:BRG|s_tick_reg          ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.458      ;
; 0.337 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.462      ;
; 0.358 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.490      ;
; 0.360 ; state_reg.pulse_up                          ; state_reg.pulse_down                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.484      ;
; 0.405 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.530      ;
; 0.416 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.548      ;
; 0.422 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.542      ;
; 0.424 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.544      ;
; 0.424 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.544      ;
; 0.425 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.557      ;
; 0.427 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.547      ;
; 0.427 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.547      ;
; 0.429 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.549      ;
; 0.430 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.550      ;
; 0.432 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.564      ;
; 0.441 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.573      ;
; 0.442 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.574      ;
; 0.448 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.571      ;
; 0.452 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[1]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.584      ;
; 0.463 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.595      ;
; 0.468 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.593      ;
; 0.469 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.601      ;
; 0.470 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.602      ;
; 0.483 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.608      ;
; 0.485 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.617      ;
; 0.501 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[4]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.633      ;
; 0.506 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.631      ;
; 0.510 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.633      ;
; 0.511 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.635      ;
; 0.512 ; state_reg.idle                              ; state_reg.pulse_up                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.636      ;
; 0.512 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.630      ;
; 0.515 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.644      ;
; 0.517 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.642      ;
; 0.521 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.653      ;
; 0.528 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.660      ;
; 0.538 ; UART_Sender_logic:uart_inst|s_reg[0]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.663      ;
; 0.543 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|tx_reg          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.666      ;
; 0.559 ; Baud_rate_generator:BRG|count_reg[4]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.155     ; 0.488      ;
; 0.569 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.693      ;
; 0.574 ; Baud_rate_generator:BRG|count_reg[3]        ; Baud_rate_generator:BRG|count_reg[2]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.706      ;
; 0.583 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.708      ;
; 0.594 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.719      ;
; 0.597 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.722      ;
; 0.597 ; UART_Sender_logic:uart_inst|state_reg.stop  ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.041      ; 0.722      ;
; 0.598 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.723      ;
; 0.600 ; Baud_rate_generator:BRG|count_reg[2]        ; Baud_rate_generator:BRG|count_reg[3]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.732      ;
; 0.601 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.732      ;
; 0.601 ; Baud_rate_generator:BRG|s_tick_reg          ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.730      ;
; 0.604 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.735      ;
; 0.613 ; UART_Sender_logic:uart_inst|s_reg[1]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.738      ;
; 0.617 ; Baud_rate_generator:BRG|count_reg[1]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.155     ; 0.546      ;
; 0.619 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.744      ;
; 0.633 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.758      ;
; 0.635 ; tx_start_reg                                ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.764      ;
; 0.635 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.764      ;
; 0.636 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.761      ;
; 0.636 ; Baud_rate_generator:BRG|count_reg[0]        ; Baud_rate_generator:BRG|s_tick_reg          ; clk          ; clk         ; 0.000        ; -0.155     ; 0.565      ;
; 0.638 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.767      ;
; 0.638 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.767      ;
; 0.639 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.768      ;
; 0.647 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.772      ;
; 0.648 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.773      ;
; 0.650 ; UART_Sender_logic:uart_inst|s_reg[3]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.775      ;
; 0.651 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.776      ;
; 0.653 ; UART_Sender_logic:uart_inst|s_reg[2]        ; UART_Sender_logic:uart_inst|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.778      ;
; 0.657 ; UART_Sender_logic:uart_inst|state_reg.data  ; UART_Sender_logic:uart_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.041      ; 0.782      ;
; 0.658 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.789      ;
; 0.660 ; UART_Sender_logic:uart_inst|state_reg.idle  ; UART_Sender_logic:uart_inst|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.791      ;
; 0.664 ; UART_Sender_logic:uart_inst|state_reg.start ; UART_Sender_logic:uart_inst|data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.787      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                            ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.048 ; tx_start_reg                               ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 1.000        ; -0.040     ; 0.899      ;
; 0.105 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 1.000        ; -0.040     ; 0.842      ;
; 0.243 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.899      ;
; 0.243 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.899      ;
; 0.243 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.899      ;
; 0.243 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.899      ;
; 0.243 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.899      ;
; 0.300 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.842      ;
; 0.300 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.842      ;
; 0.300 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.842      ;
; 0.300 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.842      ;
; 0.300 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 1.000        ; 0.155      ; 0.842      ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                             ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.777      ;
; 0.450 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.777      ;
; 0.450 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.777      ;
; 0.450 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.777      ;
; 0.450 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.777      ;
; 0.508 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.835      ;
; 0.508 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.835      ;
; 0.508 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.835      ;
; 0.508 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.835      ;
; 0.508 ; tx_start_reg                               ; Baud_rate_generator:BRG|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.835      ;
; 0.653 ; UART_Sender_logic:uart_inst|state_reg.idle ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.777      ;
; 0.711 ; tx_start_reg                               ; Baud_rate_generator:BRG|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.835      ;
+-------+--------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.825  ; 0.182 ; -0.951   ; 0.450   ; -3.000              ;
;  clk             ; -1.825  ; 0.182 ; -0.951   ; 0.450   ; -3.000              ;
; Design-wide TNS  ; -38.187 ; 0.0   ; -3.636   ; 0.0     ; -41.55              ;
;  clk             ; -38.187 ; 0.000 ; -3.636   ; 0.000   ; -41.550             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_ready      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_start                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; tx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; tx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 313      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 313      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_start   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_ready    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_start   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_ready    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Oct 29 20:50:16 2018
Info: Command: quartus_sta UART_Sender -c UART_Sender
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_Sender.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.825
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.825             -38.187 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332146): Worst-case recovery slack is -0.951
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.951              -3.636 clk 
Info (332146): Worst-case removal slack is 0.919
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.919               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.561
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.561             -31.894 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332146): Worst-case recovery slack is -0.765
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.765              -2.685 clk 
Info (332146): Worst-case removal slack is 0.828
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.828               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.387              -5.590 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332146): Worst-case recovery slack is 0.048
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.048               0.000 clk 
Info (332146): Worst-case removal slack is 0.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.450               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.988 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4838 megabytes
    Info: Processing ended: Mon Oct 29 20:50:19 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


