# Simulador Visual de Procesador RISC-V (Single Cycle)

![RISC-V Simulator Banner](https://img.shields.io/badge/Architecture-RISC--V-red) ![Status](https://img.shields.io/badge/Status-Stable-success) 

Un simulador web interactivo y **Did√°ctico** del Datapath de un procesador **RISC-V de Ciclo √önico (32-bits)**. 

Este proyecto fue dise√±ado para estudiantes y entusiastas de la Arquitectura de Computadoras, permitiendo visualizar en tiempo real c√≥mo viajan los datos a trav√©s de los cables, c√≥mo deciden los multiplexores y c√≥mo se escriben los registros y la memoria RAM.

---

## Caracter√≠sticas Principales

* **Visualizaci√≥n del Datapath:** Iluminaci√≥n de cables por etapas (Decode, Execute, Memory, WriteBack) con colores espec√≠ficos seg√∫n el tipo de instrucci√≥n.
* **IDE Integrado:** Editor de c√≥digo ensamblador con **validador de sintaxis estricto** (Parser Regex). Detecta errores antes de simular.
* **Modos de Ejecuci√≥n:**
    * **Paso a Paso:** Para an√°lisis detallado.
    * **Auto Play:** Ejecuci√≥n autom√°tica con velocidad ajustable.
    * **Run All:** Ejecuci√≥n instant√°nea para algoritmos largos.
* **Memoria Viva:** Visualizaci√≥n en tiempo real del Banco de Registros (`x0`-`x31`) y Memoria de Datos (RAM).
* **Dise√±o Responsivo:** Interfaz adaptable que funciona en escritorio y permite navegaci√≥n t√°ctil (panning) en m√≥viles.

---

## Set de Instrucciones Soportado

El simulador implementa un subconjunto robusto de la arquitectura **RV32I**:

| Tipo | Mnem√≥nicos | Color Visual | Descripci√≥n |
| :--- | :--- | :--- | :--- |
| **Tipo R** | `add`, `sub`, `and`, `or`, `xor`, `sll`, `srl`, `sra`, `slt`, `sltu` | üü¢ **Verde** | Operaciones aritm√©ticas entre registros. |
| **Tipo I** | `addi`, `andi`, `ori`, `xori`, `slti`, `sltui`, `slli`, `srli`, `srai` | üîµ **Cyan** | Operaciones con inmediatos y l√≥gica ALU. |
| **Tipo L** | `lw` | üü† **√Åmbar** | Carga de datos desde Memoria (Load). |
| **Tipo S** | `sw` | üü£ **Magenta** | Escritura en Memoria (Store). |
| **Tipo B** | `beq`, `bne`, `blt`, `bge`, `bltu`, `bgeu` | üòà **Violeta** | Saltos condicionales y control de flujo. |

---

## Gu√≠a de Uso

1.  **Editor:** Escribe tu c√≥digo ensamblador en el panel izquierdo.
2.  **Ensamblar:** Presiona **"üî® Ensamblar y Simular"**. El sistema limpiar√° el c√≥digo, eliminar√° comentarios y validar√° la sintaxis.
3.  **Simulaci√≥n:**
    * Usa **"Paso ‚û°"** para ver la animaci√≥n de los bits viajando.
    * Usa **"‚ñ∂ Auto"** para ver la ejecuci√≥n fluida.
    * Usa **"üîÑ Reset"** para limpiar la memoria y registros y volver a empezar.

---

## Documentaci√≥n T√©cnica (C√≥mo funciona por dentro)

Esta secci√≥n detalla la implementaci√≥n en `script.js` para desarrolladores o estudiantes que deseen replicar o extender el proyecto.

### 1. El Estado del Procesador
Usamos `Int32Array` para simular fielmente el comportamiento de hardware de 32 bits (desbordamientos, signo, etc.).

```javascript
let pc = 0;                             // Program Counter
let registros = new Int32Array(32);     // Banco de Registros (x0 - x31)
let memoriaDatos = new Int32Array(32);  // Memoria RAM
```

### 2. Mapeo Visual (wireMap)
Para desacoplar la l√≥gica matem√°tica de la interfaz gr√°fica, utilizamos un objeto diccionario llamado `wireMap`. Esto permite controlar m√∫ltiples elementos SVG con un solo nombre l√≥gico.

**¬øPor qu√© usarlo?**
Evita tener cientos de llamadas a `document.getElementById` dispersas por el c√≥digo. Si cambias el ID de un cable en el HTML, solo tienes que actualizarlo aqu√≠.

```javascript
const wireMap = {
    // Control: Relaciona el nombre l√≥gico con el ID del SVG
    'rs1':      { ids: ['wire_rs1'] }, 
    // Cables compuestos: Un solo dato l√≥gico viaja por varios segmentos f√≠sicos
    'imm_in_type_s': { ids: ['wire_s_in', 'wire_imm_in_2', 'wire_mux_to_gen'] }
};
```

### 3. El Parser Estricto (`parsearLineaEstricto`)
Implementamos un "tokenizador" basado en **Expresiones Regulares (Regex)** para validar la sintaxis antes de la ejecuci√≥n. Esto asegura que el c√≥digo cumpla con la arquitectura RISC-V antes de pasar a la simulaci√≥n.

* **Validaci√≥n de Estructura:** Distingue entre formatos est√°ndar (`add x1, x2, x3`) y formatos de memoria (`lw x1, 4(x2)`).
* **Validaci√≥n Sem√°ntica:** Verifica si los operandos son del tipo correcto. Por ejemplo, `addi` exige `Registro, Registro, Inmediato`. Si el usuario ingresa `addi x1, x2, x3`, el parser arrojar√° error porque `x3` no es un n√∫mero.

```javascript
// Ejemplo de Regex para instrucciones de Memoria (Load/Store)
const regexMemoria = /^([\w-]+)\s*,\s*(-?[\w]+)\s*\(\s*([\w-]+)\s*\)$/;
// Captura: op1, offset, base
```

### 4. Ciclo de Ejecuci√≥n (procesarInstruccion)
Esta funci√≥n act√∫a como la Unidad de Control del procesador. Se ejecuta en cada ciclo de reloj (o paso de simulaci√≥n).
Flujo de Datos:

* **Decode:** Recibe la l√≠nea de ensamblador y extrae el mnem√≥nico (ej. add, lw).
* **Routing:** Deriva la ejecuci√≥n a la funci√≥n especializada correspondiente mediante un sistema de despacho.
* **Error Handling:** Si la instrucci√≥n no est√° soportada o los argumentos son inv√°lidos, detiene la ejecuci√≥n.

```javascript
if (tipoR.includes(mnemonico)) ejecutarTipoR(mnemonico, partes);
else if (tipoI.includes(mnemonico)) ejecutarTipoI(mnemonico, partes);
// ... resto de tipos
```
### 5. L√≥gica de Ejecuci√≥n por Tipo
Cada tipo de instrucci√≥n tiene su propia funci√≥n (ej. ejecutarTipoR, ejecutarTipoB), dise√±ada para replicar el comportamiento del hardware en 4 fases:

* **Focus Highlighting (resaltarModulosActivos): Enciende visualmente solo los m√≥dulos que participan en la operaci√≥n (ej. en add se enciende la ALU pero se apaga la Memoria de Datos).

* **C√°lculo (ALU):** Realiza la operaci√≥n binaria utilizando operadores de JavaScript (>>>, &, |, +) y actualiza el estado (registros o memoriaDatos).

* **Tooltips:** Asigna valores din√°micos a los cables para que el usuario pueda inspeccionar los datos en binario/hexadecimal al pasar el mouse.

* **Animaci√≥n (animarSecuencia):**

-- Utiliza setTimeout para simular el retardo de propagaci√≥n.

-- Ilumina los cables en orden cronol√≥gico: Fetch ‚Üí Decode ‚Üí Execute ‚Üí Memory ‚Üí WriteBack.

## Algoritmos de Prueba
El simulador ha sido validado con los siguientes algoritmos cl√°sicos. Copia estos c√≥digos en el editor para probar la funcionalidad completa.

### 1. Sucesi√≥n de Fibonacci
Calcula los primeros 12 n√∫meros de la serie. Prueba la aritm√©tica b√°sica, el uso de registros como contadores y bucles condicionales.

* **addi x1, x0, 12**     # L√≠mite n=12
* **addi x2, x0, 0**       # Contador actual
* **addi x3, x0, 0**       # F(n-2)
* **addi x4, x0, 1**       # F(n-1)
* **sw x3, 0(x0)**         # Guardar F(0) en RAM
* **sw x4, 4(x0)**         # Guardar F(1) en RAM
* **addi x6, x0, 8**       # Puntero de memoria (inicia en byte 8)
* **addi x2, x2, 2**       # Iniciar contador en 2
* **bge x2, x1, 32**       # Condici√≥n de salida: si contador >= 12, saltar al fin
* **add x5, x3, x4**       # F(n) = F(n-1) + F(n-2)
* **sw x5, 0(x6)**         # Guardar F(n) en memoria
* **add x3, x0, x4**       # Actualizar punteros para siguiente iteraci√≥n
* **add x4, x0, x5**       
* **addi x6, x6, 4**       # Avanzar puntero de memoria
* **addi x2, x2, 1**       # Incrementar contador
* **beq x0, x0, -28**     # Salto incondicional al inicio del bucle
* **beq x0, x0, 0**       # Trap (Fin del programa)

### 2. Conjetura de Collatz
Genera la secuencia de Collatz para el n√∫mero 6. Este algoritmo pone a prueba la l√≥gica de saltos complejos (Branching) y la manipulaci√≥n de bits.

* **addi x10, x0, 6**      # Semilla inicial (n=6)
* **addi x11, x0, 1**      # Valor objetivo (1)
* **addi x20, x0, 0**      # Puntero de memoria
* **sw x10, 0(x20)**       # Guardar valor inicial
* **beq x10, x11, 44**     # Si n==1, terminar programa
* **andi x5, x10, 1**      # Verificar paridad (n & 1)
* **bne x5, x0, 12**       # Si es impar, saltar a l√≥gica 3n+1
* **srli x10, x10, 1**     # Si es par: n = n / 2
* **beq x0, x0, 16**       # Saltar paso impar y guardar
* **slli x6, x10, 1**      # Si es impar: n = 3n + 1
* **add x6, x6, x10**      # (n*2) + n = 3n
* **addi x10, x6, 1**      # +1
* **addi x20, x20, 4**     # Avanzar puntero RAM
* **sw x10, 0(x20)**       # Guardar nuevo n
* **beq x0, x0, -40**      # Volver al inicio del bucle
* **beq x0, x0, 0**        # Fin

## Estructura del Proyecto

* **RISC-V.html:** Estructura DOM, Contenedor del Editor, Panel de Control y SVG (Gr√°ficos Vectoriales).

* **style.css:** Estilos Dark Mode, Layout Flexbox/Grid y Clases de Animaci√≥n (.wire-active).

* **logica.js:** Motor de simulaci√≥n, Parser Regex, Manejo de Eventos y L√≥gica de Control.

## Cr√©ditos

Desarrollado como proyecto final de Arquitectura de Computadoras.

* **L√≥gica y Desarrollo:** Flores Canseco Joe Anthony, Vidals Sibaja Sinuhe, Peralta Segoviano Jairo Havith y Betanzo Bola√±os Samantha

* **Tecnolog√≠as:** HTML5, CSS3, JavaScript (Vanilla ES6).

"El software nunca se termina, solo se libera."