# hdl_tester

Python -- Cpp -- Verilog    (Verilator)  

subprocess 将子进程的标准输入或输出重定向到管道中，使用 subprocess.PIPE 或 文件管道（FIFO）进行激励 

实现一个基于Python的硬件验证平台，用Verilog实现硬件设计，用Python编写仿真测试，实现协同仿真，提高编程效率。  
