# SPI UVM Scoreboard Documentation

## üìå Overview
O `spi_scoreboard` √© o componente respons√°vel pela verifica√ß√£o funcional do DUT SPI, comparando transa√ß√µes observadas com transa√ß√µes esperadas e garantindo a integridade do protocolo.

## üß© Funcionalidades Principais
- ‚úÖ Compara√ß√£o TX/RX em tempo real
- ‚úÖ Verifica√ß√£o de temporiza√ß√£o
- ‚úÖ Detec√ß√£o de transa√ß√µes perdidas/inesperadas
- ‚úÖ Gera√ß√£o de relat√≥rios de verifica√ß√£o
- ‚úÖ Suporte a modo Master/Slave
- ‚úÖ Controle de enable/disable de checagens

## ‚öôÔ∏è Diagrama de Funcionamento
```mermaid
sequenceDiagram
    participant D as Driver
    participant R as Refmod
    participant S as Scoreboard
    participant M as Monitor
    
    D->>R: Transa√ß√£o enviada
    R->>S: Transa√ß√£o esperada
    M->>S: Transa√ß√£o real
    S->>S: Compara√ß√£o
```
## üìã Estrutura do C√≥digo
### Portas de Comunica√ß√£o
```systemverilog
uvm_analysis_imp #(spi_transaction, spi_scoreboard) analysis_export;
```
### M√©todos Principais
# M√©todos Principais do SPI Scoreboard

A tabela abaixo descreve os principais m√©todos implementados no componente `spi_scoreboard`:

| **M√©todo**               | **Descri√ß√£o**                                                                 | **Par√¢metros**                     |
|--------------------------|-----------------------------------------------------------------------------|------------------------------------|
| `write_mon()`            |Recebe transa√ß√µes do monitor                                                    | `spi_transaction tr`               |
| `write_refmod()`         | Recebe previs√µes do refmod                                                     | `spi_transaction tr`               |
| `compare_transactions()` | Compara transa√ß√£o monitorada com a esperada (dados + timing)                | `actual`: DUT<br>`expected`: Modelo |
| `get_report()`           | Gera relat√≥rio final com estat√≠sticas de verifica√ß√£o                       | -                                  |
| `add_expected()`         | Adiciona transa√ß√£o √† fila de esperados para compara√ß√£o futura               | `spi_transaction tr`               |
| `build_phase()`          | Fase UVM de constru√ß√£o (obt√©m interface virtual)                            | `uvm_phase phase`                  |
| `report_phase()`         | Gera relat√≥rio final com m√©tricas de sucesso/erro                          | `uvm_phase phase`                  |

## Detalhes de Implementa√ß√£o
```systemverilog
// Exemplo de uso dos m√©todos
virtual function void write(spi_transaction tr);
    // L√≥gica de recebimento de transa√ß√£o
endfunction

virtual function void compare_transactions(
    spi_transaction actual, 
    spi_transaction expected
);
    // L√≥gica de compara√ß√£o
endfunction
```
## üîÑ Fluxo de Dados
```mermaid
flowchart LR
    A[Monitor] -->|analysis_port| B(Scoreboard)
    B --> C{Compara√ß√£o}
    C -->|Match| D[Atualiza Stats]
    C -->|Mismatch| E[Reporta Erro]
    C -->|Timeout| F[Reporta Warning]
    D --> G[Relat√≥rio Final]
    E --> G
    F --> G
```
## üí° Casos de Uso
### 1. Verifica√ß√£o B√°sica
```systemverilog
// Na sequ√™ncia
task body();
    spi_transaction tr;
    tr = spi_transaction::type_id::create("tr");
    tr.data = 8'hA5;
    tr.clock_div = 4;
    
    // Adiciona esperado
    scb.add_expected(tr);
    
    // Envia para driver
    start_item(tr);
    finish_item(tr);
endtask
```
### 2. Desabilitar Checagens
```systemverilog
// No teste
scoreboard.enable_checks = 0;  // Desativa verifica√ß√µes
```
### 3. Verifica√ß√£o de Timing
```systemverilog
// Transa√ß√£o esperada
tr.clock_div = 4;  // Define tempo m√°ximo: 4 * 20ns = 80ns
```

## üö¶ Sa√≠da de Exemplo
```log
UVM_INFO spi_scoreboard.sv(78) @ 1200ns: SCBD [SCBD] 
Resumo da Verifica√ß√£o:
Transa√ß√µes verificadas: 50
Erros encontrados:      2
Taxa de sucesso:        96.00%
```
## üõ† Integra√ß√£o com Ambiente
### 1. Conex√£o no Ambiente
```systemverilog
function void spi_env::connect_phase(uvm_phase phase);
    agent.analysis_port.connect(scoreboard.analysis_export);
endfunction
```
### 2. Configura√ß√£o de Interface
```systemverilog
// No testbench
uvm_config_db#(virtual spi_interface)::set(null, "*.scoreboard", "vif", intf);
```

## üö® Debug Comum
# Debug Comum do SPI Scoreboard

## üö® Tabela de Diagn√≥stico R√°pido

| **Sintoma**               | **Causa Prov√°vel**               | **Solu√ß√£o**                          |
|---------------------------|-----------------------------------|---------------------------------------|
| Transa√ß√µes n√£o verificadas| Scoreboard desabilitado           | `enable_checks = 1`                  |
| Dados TX/RX inconsistentes| Modo (Master/Slave) incorreto     | Verificar `mode` do Agent            |
| Transa√ß√µes inesperadas    | Fila de esperados vazia           | Checar sequenciador/add_expected     |
| Erros de temporiza√ß√£o     | `clock_div` n√£o configurado       | Definir `clock_div` nas transa√ß√µes   |
| Sem transa√ß√µes recebidas  | Conex√£o do monitor incorreta      | Verificar `analysis_port.connect()`  |
| M√∫ltiplos erros consec.   | Reset n√£o tratado                 | Checar sinal `reset_n` no DUT        |

## üîç Guia de Uso da Tabela
1. Identifique o sintoma na coluna da esquerda
2. Verifique as causas prov√°veis correspondentes
3. Aplique a solu√ß√£o sugerida

```systemverilog
// Exemplo de corre√ß√£o para enable_checks
scoreboard.enable_checks = 1; // Reativa verifica√ß√µes
```
