TimeQuest Timing Analyzer report for datapath
Fri Jun 16 23:39:13 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Recovery: 'CLK'
 14. Slow Model Removal: 'CLK'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Recovery: 'CLK'
 28. Fast Model Removal: 'CLK'
 29. Fast Model Minimum Pulse Width: 'CLK'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Progagation Delay
 38. Minimum Progagation Delay
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 381.1 MHz ; 381.1 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.624 ; -27.763       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.798 ; -1.590        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 1.432 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -25.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.624 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.661      ;
; -1.621 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.658      ;
; -1.619 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.656      ;
; -1.581 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.618      ;
; -1.578 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.615      ;
; -1.576 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.613      ;
; -1.493 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.530      ;
; -1.473 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.508      ;
; -1.470 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.507      ;
; -1.467 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.504      ;
; -1.466 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.502      ;
; -1.465 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.502      ;
; -1.450 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.487      ;
; -1.447 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.483      ;
; -1.444 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.479      ;
; -1.421 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.456      ;
; -1.395 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.431      ;
; -1.392 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.427      ;
; -1.368 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.405      ;
; -1.365 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.402      ;
; -1.363 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.400      ;
; -1.339 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.376      ;
; -1.330 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.366      ;
; -1.325 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.360      ;
; -1.323 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.359      ;
; -1.304 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.340      ;
; -1.296 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.332      ;
; -1.296 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.331      ;
; -1.295 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.331      ;
; -1.294 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.330      ;
; -1.287 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.323      ;
; -1.253 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.289      ;
; -1.253 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.289      ;
; -1.252 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.288      ;
; -1.251 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.287      ;
; -1.251 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.287      ;
; -1.250 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.286      ;
; -1.244 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.280      ;
; -1.237 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.274      ;
; -1.220 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.257      ;
; -1.209 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.244      ;
; -1.199 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.235      ;
; -1.198 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.234      ;
; -1.198 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.234      ;
; -1.193 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.229      ;
; -1.187 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.223      ;
; -1.180 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.215      ;
; -1.180 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.216      ;
; -1.177 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.214      ;
; -1.157 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.193      ;
; -1.149 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.185      ;
; -1.144 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.179      ;
; -1.142 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.178      ;
; -1.141 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.177      ;
; -1.140 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.176      ;
; -1.138 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.174      ;
; -1.133 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.169      ;
; -1.126 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.162      ;
; -1.113 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.149      ;
; -1.106 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.143      ;
; -1.105 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.141      ;
; -1.103 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.140      ;
; -1.103 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.139      ;
; -1.102 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.138      ;
; -1.101 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.138      ;
; -1.095 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.132      ;
; -1.092 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.129      ;
; -1.092 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.127      ;
; -1.090 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.127      ;
; -1.072 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.107      ;
; -1.069 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.104      ;
; -1.066 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.103      ;
; -1.063 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.099      ;
; -1.061 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.096      ;
; -1.061 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.097      ;
; -1.053 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.088      ;
; -1.052 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.087      ;
; -1.050 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.086      ;
; -1.046 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.082      ;
; -1.042 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.078      ;
; -1.040 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.076      ;
; -1.039 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.075      ;
; -1.038 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.074      ;
; -1.038 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.074      ;
; -1.031 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.067      ;
; -1.027 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.063      ;
; -1.021 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.057      ;
; -1.020 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.055      ;
; -1.017 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.052      ;
; -1.005 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.041      ;
; -1.001 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.036      ;
; -1.000 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.035      ;
; -0.996 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.031      ;
; -0.991 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.027      ;
; -0.987 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.023      ;
; -0.986 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.022      ;
; -0.975 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.012      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.805 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.810 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.078      ;
; 0.818 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.084      ;
; 0.842 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.108      ;
; 0.854 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.120      ;
; 0.861 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.127      ;
; 0.869 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.135      ;
; 0.980 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.246      ;
; 0.984 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.250      ;
; 1.011 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.277      ;
; 1.011 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.277      ;
; 1.021 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.287      ;
; 1.022 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.288      ;
; 1.033 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.299      ;
; 1.038 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.304      ;
; 1.066 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.332      ;
; 1.067 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.333      ;
; 1.070 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.336      ;
; 1.088 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.354      ;
; 1.090 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.356      ;
; 1.090 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.356      ;
; 1.116 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.382      ;
; 1.119 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.385      ;
; 1.130 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.396      ;
; 1.151 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.416      ;
; 1.188 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.454      ;
; 1.192 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.459      ;
; 1.201 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.467      ;
; 1.216 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.222 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.223 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.489      ;
; 1.227 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.232 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.498      ;
; 1.234 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.500      ;
; 1.239 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.505      ;
; 1.242 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.508      ;
; 1.258 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.524      ;
; 1.261 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.527      ;
; 1.261 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.528      ;
; 1.266 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.267 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.532      ;
; 1.274 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.297 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.564      ;
; 1.297 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.564      ;
; 1.298 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.565      ;
; 1.343 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.609      ;
; 1.353 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.618      ;
; 1.357 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.623      ;
; 1.358 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.624      ;
; 1.359 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.625      ;
; 1.363 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.628      ;
; 1.372 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.638      ;
; 1.377 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.643      ;
; 1.392 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.658      ;
; 1.406 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.672      ;
; 1.409 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.675      ;
; 1.412 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.678      ;
; 1.413 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.679      ;
; 1.415 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.680      ;
; 1.416 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.682      ;
; 1.417 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.683      ;
; 1.431 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.697      ;
; 1.439 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.706      ;
; 1.439 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.706      ;
; 1.440 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.707      ;
; 1.461 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.728      ;
; 1.469 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.735      ;
; 1.472 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.739      ;
; 1.491 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.757      ;
; 1.492 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.758      ;
; 1.495 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.761      ;
; 1.505 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.771      ;
; 1.507 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.773      ;
; 1.520 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.786      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLK'                                                                                                                                                         ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.798 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.834      ;
; -0.792 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.828      ;
; -0.664 ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.700      ;
; -0.662 ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.698      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLK'                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.432 ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.434 ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.700      ;
; 1.562 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.828      ;
; 1.568 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.834      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bf0_8x1|reg0_8x1|latchd0|q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf0_8x1|reg0_8x1|latchd0|q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bf0_8x1|reg1_8x1|latchd0|q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf0_8x1|reg1_8x1|latchd0|q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst0|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst0|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst1|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst1|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst2|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst2|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst3|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst3|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst4|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst4|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst4|Q|clk                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; E         ; CLK        ; 7.004 ; 7.004 ; Rise       ; CLK             ;
; T         ; CLK        ; 7.373 ; 7.373 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; E         ; CLK        ; 6.671 ; 6.671 ; Rise       ; CLK             ;
; T         ; CLK        ; 6.812 ; 6.812 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; E           ; 9.496 ; 9.496 ; 9.496 ; 9.496 ;
; KEY[1]     ; E           ; 9.265 ; 9.265 ; 9.265 ; 9.265 ;
; KEY[2]     ; E           ; 9.405 ; 9.405 ; 9.405 ; 9.405 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; E           ; 9.496 ; 9.496 ; 9.496 ; 9.496 ;
; KEY[1]     ; E           ; 9.265 ; 9.265 ; 9.265 ; 9.265 ;
; KEY[2]     ; E           ; 9.405 ; 9.405 ; 9.405 ; 9.405 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.196 ; -1.471        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.076 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.750 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -25.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.196 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.228      ;
; -0.194 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.226      ;
; -0.179 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.211      ;
; -0.177 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.209      ;
; -0.148 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.180      ;
; -0.131 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.129 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.161      ;
; -0.109 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.141      ;
; -0.100 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.132      ;
; -0.097 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.129      ;
; -0.097 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.129      ;
; -0.094 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.090 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.122      ;
; -0.083 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.115      ;
; -0.082 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.114      ;
; -0.080 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.112      ;
; -0.079 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.111      ;
; -0.072 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.104      ;
; -0.070 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.102      ;
; -0.070 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.102      ;
; -0.063 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.062 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.094      ;
; -0.055 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.087      ;
; -0.053 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.085      ;
; -0.049 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.081      ;
; -0.046 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.078      ;
; -0.043 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.075      ;
; -0.041 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.073      ;
; -0.038 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.026 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.058      ;
; -0.024 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.056      ;
; -0.018 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.050      ;
; -0.015 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.047      ;
; -0.014 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.046      ;
; -0.009 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.041      ;
; -0.007 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.039      ;
; -0.006 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.038      ;
; 0.004  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.028      ;
; 0.005  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.027      ;
; 0.007  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.025      ;
; 0.013  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.019      ;
; 0.015  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.017      ;
; 0.021  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.011      ;
; 0.024  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.008      ;
; 0.030  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.002      ;
; 0.030  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.002      ;
; 0.032  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.000      ;
; 0.035  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.997      ;
; 0.036  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.996      ;
; 0.038  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.994      ;
; 0.038  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.994      ;
; 0.038  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.994      ;
; 0.039  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.993      ;
; 0.044  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.988      ;
; 0.044  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.988      ;
; 0.045  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.987      ;
; 0.047  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.985      ;
; 0.052  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.980      ;
; 0.053  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.979      ;
; 0.054  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.978      ;
; 0.055  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.977      ;
; 0.055  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.977      ;
; 0.055  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.977      ;
; 0.056  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.976      ;
; 0.056  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.976      ;
; 0.056  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.976      ;
; 0.059  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.973      ;
; 0.062  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.970      ;
; 0.069  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.963      ;
; 0.070  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.962      ;
; 0.071  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.961      ;
; 0.072  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.960      ;
; 0.073  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.959      ;
; 0.073  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.959      ;
; 0.074  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.958      ;
; 0.079  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.953      ;
; 0.081  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.951      ;
; 0.082  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.950      ;
; 0.082  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.950      ;
; 0.084  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.948      ;
; 0.091  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.941      ;
; 0.098  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.934      ;
; 0.099  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.933      ;
; 0.101  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.931      ;
; 0.102  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.930      ;
; 0.103  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.929      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.367 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.384 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.536      ;
; 0.390 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.542      ;
; 0.393 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.548      ;
; 0.443 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.596      ;
; 0.454 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.606      ;
; 0.460 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.614      ;
; 0.462 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.614      ;
; 0.463 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.615      ;
; 0.467 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.619      ;
; 0.468 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.620      ;
; 0.493 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.647      ;
; 0.502 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.659      ;
; 0.514 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.521 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.673      ;
; 0.524 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.676      ;
; 0.532 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.537 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.551 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.555 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.707      ;
; 0.560 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.714      ;
; 0.566 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.571 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.580 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.734      ;
; 0.585 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.737      ;
; 0.591 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.748      ;
; 0.601 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.609 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.761      ;
; 0.617 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.769      ;
; 0.617 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.770      ;
; 0.623 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.775      ;
; 0.626 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.778      ;
; 0.628 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.780      ;
; 0.634 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.788      ;
; 0.638 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.643 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.650 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.656 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.809      ;
; 0.668 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.821      ;
; 0.671 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.825      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLK'                                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.956      ;
; 0.078 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.954      ;
; 0.128 ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.904      ;
; 0.130 ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.902      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLK'                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.750 ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.752 ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.802 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.954      ;
; 0.804 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.956      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg1_8x1|LatchD:latchd0|q                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bf0_8x1|reg0_8x1|latchd0|q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf0_8x1|reg0_8x1|latchd0|q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bf0_8x1|reg1_8x1|latchd0|q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf0_8x1|reg1_8x1|latchd0|q|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst0|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst0|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst1|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst1|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst2|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst2|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst3|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst3|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst4|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|days|bit_register_5|inst4|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|hours|register_5|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|minutes|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|counter0|seconds|bit_register_6|inst4|Q|clk                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; E         ; CLK        ; 3.853 ; 3.853 ; Rise       ; CLK             ;
; T         ; CLK        ; 4.030 ; 4.030 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; E         ; CLK        ; 3.716 ; 3.716 ; Rise       ; CLK             ;
; T         ; CLK        ; 3.799 ; 3.799 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; E           ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; KEY[1]     ; E           ; 5.149 ; 5.149 ; 5.149 ; 5.149 ;
; KEY[2]     ; E           ; 5.211 ; 5.211 ; 5.211 ; 5.211 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; E           ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; KEY[1]     ; E           ; 5.149 ; 5.149 ; 5.149 ; 5.149 ;
; KEY[2]     ; E           ; 5.211 ; 5.211 ; 5.211 ; 5.211 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.624  ; 0.215 ; -0.798   ; 0.750   ; -1.380              ;
;  CLK             ; -1.624  ; 0.215 ; -0.798   ; 0.750   ; -1.380              ;
; Design-wide TNS  ; -27.763 ; 0.0   ; -1.59    ; 0.0     ; -25.38              ;
;  CLK             ; -27.763 ; 0.000 ; -1.590   ; 0.000   ; -25.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; E         ; CLK        ; 7.004 ; 7.004 ; Rise       ; CLK             ;
; T         ; CLK        ; 7.373 ; 7.373 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; E         ; CLK        ; 3.716 ; 3.716 ; Rise       ; CLK             ;
; T         ; CLK        ; 3.799 ; 3.799 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; E           ; 9.496 ; 9.496 ; 9.496 ; 9.496 ;
; KEY[1]     ; E           ; 9.265 ; 9.265 ; 9.265 ; 9.265 ;
; KEY[2]     ; E           ; 9.405 ; 9.405 ; 9.405 ; 9.405 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; E           ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; KEY[1]     ; E           ; 5.149 ; 5.149 ; 5.149 ; 5.149 ;
; KEY[2]     ; E           ; 5.211 ; 5.211 ; 5.211 ; 5.211 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 274      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 274      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 16 23:39:13 2023
Info: Command: quartus_sta datapath -c datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.624       -27.763 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332146): Worst-case recovery slack is -0.798
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.798        -1.590 CLK 
Info (332146): Worst-case removal slack is 1.432
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.432         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -25.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.196        -1.471 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332146): Worst-case recovery slack is 0.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.076         0.000 CLK 
Info (332146): Worst-case removal slack is 0.750
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.750         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -25.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Fri Jun 16 23:39:13 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


