# Verilog_AND
Descripcion de compuerta AND usando Verilog HDL.
/*---------------------------------------------*/
Si estamos en un entorno linux, podemos simular 
este cogido usando icarus para esto descomentamos
la linea 3 del testbench. guardamos ambos cogigos 
en una carpeta.
                -----   -----   . 
                    -----       .
/*---------------------------------------------*/
