`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 09/16/2025 10:14:40 AM
// Design Name: 
// Module Name: random
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module prbs_lfsr#(parameter N=4)(
    input logic clk,
    input logic rst,
    output logic rnd
    );
    
    // 2^34 -> 17,000,000,000 nanoseconds = 17 seconds
    
    // Shift Register
    
    // Build prbs sequence
    
endmodule
