# 25/08

La CPU tiene un:

## Ciclo de ejecución

![Untitled](25%2008%20e86332293d2a4a439f0ae8d2713e71b3/Untitled.png)

### Ejemplo

![Imagen corresponde a estado de la CPU luego de haberse ejecutado la instrucción entera](25%2008%20e86332293d2a4a439f0ae8d2713e71b3/Untitled%201.png)

Imagen corresponde a estado de la CPU luego de haberse ejecutado la instrucción entera

**Paso (ciclo) 1** (usualmente, un ciclo de reloj)**:**

- El registro contador de programa tiene la direccion de memoria de la proxima instruccion (100). En la direc. de memoria 100 se encuentra la instrucción F3A91020 (ADD AX, [1020])
- La CPU carga “100” en el registro de direcciones, luego en el bus de direcciones.
- Como consecuencia, el contenido de la direccion 100 va a viajar (mediante bus de datos) y cargarse en el registro de instrucciones.

*Dato: Una instruccion puede llevar 1 o mas ciclos de reloj.*

*Tres buses: Bus de datos, de instrucciones y de control.*

**Ciclo 2:**

- UC decodifica la instrucción ubicada en RI.
- Ubica AX en uno de los reg. de entrada.
- Se ubica 1020 en R.Dir.

**Ciclo 3:**

- Se extrae de memoria el valor de R.Dir. (por Bus de dir.) y viaja (por Bus de dat.) hasta el registro de datos.
    
    El valor 1020 no solo le llega a la memoria sino al I/O, ya que también esta conectada a los buses. En ella existen puertos (”identificadores de controladores”), y puede tambien existir un puerto “1020”. Para eliminar ambiguedad, en el bus de control se pone una señal binaria (MEM/IO) que indica 1 si proceder y 0 si ignorar. La señal que le llega a la memoria le llega negada al I/O.
    
- Se ubica el contenido de R.Dat. en el registro de entrada restante.

**Ciclo 4:**

- Se ubica el resultado de la operación en AX.
- Luego, debe realizar la sig. instruccion, para ello se debe actualizar el registro contador de programa (PC). Sea L la longitud en bytes de la instrucción, el PC se aumenta L unidades.
- Se modifica registro de flags.

## Rendimiento de CPU

Si una instruccion tiene, en promedio, 4 microinstrucciones (4 pasos), consume 4 ciclos de reloj. Si el reloj tiene una frecuencia de 4 GHz, se ejecutaria un promedio de $1\;\frac{Gigainstrucciones}{s} = 1000\;\frac{Megainstrucciones}{s}$.

**MIPS = Millon de instrucciones por segundo**. Solo sirve para compara arquitecturas similares, ya que para distintas arquitecturas puede cambiar el set de instrucciones, sobre todo su complejidad.

Denominador comun para compara arq. diferentes: **FLOPS** (operaciones de punto flotante por segundo)

## Pipelining

Una de las tecnicas para ejecutar en paralelo distintas fases de diferentes instrucciones.

Ej. coloquial: Lavando baches de ropa, se lava el primer bache y luego se pone en la secadora. Ahora el lavarropas esta vacio, por lo que podria iniciar a lavarse el segundo bache mientras el otro se seca.

![Untitled](25%2008%20e86332293d2a4a439f0ae8d2713e71b3/Untitled%202.png)

La CPU debe saber que es lo que se termino de ejecutar y que es lo que no.

Cabe resaltar que las instrucciones **no son simultaneas**, solo se solapan.

Un incremento lineal en la cantidad de nucleos no significa un incremento lineal en el rendimiento, ya que todos los nucleos comparten un mismo bus (ej: no pueden acceder todos a la vez a memoria).

## Niveles de protección

Para ejecutar una instruccion, debe estar en memoria. El SO ocupa parte de ella. Lo mismo para las aplicaciones. Todo esto se ejecuta concurrentemente. Para que esto funcione debe coordinarse de manera que ninguna App interfiera con otras o con el SO. Para esto surgen los **niveles de protección**.

**Nivel 0.** Modo privilegiado. Se permite que se ejecuten cualquiera de las instrucciones del set de instrucciones. Algunas de estas son peligrosas (ej: instruccion que haga que la CPU ignore el I/O, coloquialmente), por lo tanto estas no deberian poder ser ejecutadas por cualquiera, por lo tanto estas solo pueden ser ejecutadas por el kernel (**Def:** Núcleo del SO que ejecuta sus funciones principales, por definicion se ejecuta en modo privilegiado). 

El **nivel 1** reduce la cantidad de instrucciones, esta reservado para los “servicios del sistema operativo”, por ejemplo Drivers. Lo mismo para el **nivel 2**, que reduce aun mas.

El **nivel 3** es el ultimo y esta reservado a las aplicaciones de usuario.

Estos tambien protegen la memoria que ciertos elementos son capaces de acceder.

En la practica se habla de un **modo kernel** y un **modo usuario**. Osea, solo dos niveles.

Es una caracteristica del **hardware**, no tiene que ver con, por ejemplo, tipos de usuario Administrador.

Existe una instruccion TRAP para cambiar a modo kernel que puede ser usada en programas de usuario, pero el programa de interrumpe y se pasa completamente a rutinas del SO, es decir, el control deja de tenerlo el usuario para dejar lugar al SO.

CPU en nivel 3 ⇒ Cambia por eventos ⇒ PC salta a rutinas del SO

*Más sobre eventos en [26/08](26%2008%2038b4b6d088ef495992c2246f1f587101.md).*

## Memoria

*(más conceptos fueron mencionados…)*

Vector que contiene instrucciones y datos en forma de números binarios. Cada slot tiene una dirección y estas **direcciones** son finitas. Arquitecturas de 32 bits soportan $2^{32}$ combinaciones, por más que “ponga más memoria”, no va a haber direcciones para referenciarlas.

## DMA (Direct Memory Access)

Es una **pieza de hardware** (chip).

Permite hacer transferencias entre memoria y I/O, sin intervencion de la CPU, a razón de que es un trabajo que costaria ciclos de CPU en una simple transferencia de datos de un lado a otro. No se aumentan las MIPS, pero las instrucciones que se realizan son más utiles.

Por mas que DMA no consume ciclos de CPU, si ciclos de bus por lo que requiere arbitraje del bus. Hay diferentes tecnicas, una de ellas: La CPU envía una señal al DMA indicando que el bus está disponible para ser usado por él, ya que la CPU sabe cuándo va a estar usando el bus.