# 8086

Der 16-Bit 8086 Mikroprozessor von Intel war der naechste Schritt nach dem 8085.

Der 8086 ist wichtig, weil Intel-Prozessoren heute noch sehr stark von der
Philosophie und dem Konzept her wie der 8086 laufen.

Die groesste Veraenderung bezieht sich auf drei Punkte:

1. Parallelisierung bzw. Pipelining des Maschinenbefehlszyklus.
2. Segmentierung
3. 16-Bit Datenverarbeitung (8085 war 8-Bit)!

## Pipelineing (Parallelisierung)

Da der Datenbus nur im 3. Takt eines einzigen Maschinenbefehlszyklus verwendet
wird, koennte man vorher schon andere Maschinenbefehle ausfuehren, sofern sie
sich nicht mit Adressen auf dem Adressbus in die Quere kommen. Der 8086 erlaubt
also zum ersten Mal eine parallele Ausfuehrung von mehreren Befehlen (in
verschiedenen Takten deren Maschinenbefehlszyklen).

## Segmentierung

Beim 8086 gibt es nun separate Bereiche fuer den Stack, fuer Daten und fuer
Programme. __Somit sind die Segemente typisiert, und man kann Pruefverfahren
auf ihnen durchfuehren.__

Adressen sind nun auch relativ zum Segment, bestehen also aus Segmentindex und
Offset innerhalb des Segments. Jedes Segment darf maximal $64\, KiB$ gross sein,
da die Adressen ja weiterhin 16-Bit sind. Diese Segmentierung wird aber auf der
Oberflaeche nicht sichtbar. Der Programmierer kann also weiterhin *scheinbar*
auf einem flachen Speicher arbeiten.

Generell erlaubt diese Segementierung auch, Daten zwischen den Segmenten zu
verschieben, da man nur den Segmentindex fuer eine Adresse aendern muss.

Einen Trick den Intel angewandt hat ist, zu sagen, dass *Segmentstartadressen*
immer bei Vielfachen von $16$ beginnen muessen. Die unteren vier Bit sind fuer
Segmentstartadressen also immer null, weswegen man sie sich auch einfach
wegdenken kann. Somit hat man also vier Bit mehr Platz fuer die
Segmentstartadressen, und hat nun nicht mehr $64\, KiB$ ansprechbaren
Adressraum, sondern einen ganzen Mibibyte ($1\, MiB$)! Die einzelnen Segmente
sind jedoch weiterhin $64 \, KiB$ gross, weil die Adressen fuer Daten selbst noch
immer $16$ Bit sind. Aber man kann nun eben vier solcher $64\, KiB$ Segemente
haben.

Um nun ein Datum zu adressieren, gibt es fuer jedes Segment ein Register, das
die Startadresse angibt. Diese ist wie gesagt $16$ Bit aber eigentlich $20$
Bit. Die $16$ Bit fuer das Datum innerhalb des Segments werden dann also auf
$20$ Bit erweitert, und die Startadresse wird auf diesen Wert aufaddiert.

```
[16 Bit Segmentindex | 0000] +
[0000 | 16 Bit Adressoffset]
================================
[       20 Bit Adresse         ]
```

Es gibt nun also auch ein zweites Rechenwerk, um Adressen aus dem
Segmentindex und dem Adressoffset berechnen.

Theoretisch kann man verschiedene Segmente verschiedenen Typs ueberlappen. Sowas
muss dann das Betriebssystem verhindern.

Anmerkung: Man muss nicht explizit angeben, welches Segment man adressieren moechte, da das aus den Operanden des Befehls hervorgeht. Beispielsweise ist der Befehlszaehler im Befehlszaehlerregister (siehe unten) immer relativ zum Code-Segment. Daten werden so natuerlich auch immer im Datensegment adressiert.

### Spaetere Erweiterungen

x86-64 ist die heutige 64 Bit Erweiterung der x86 ISA:

* Es hat einen 64-Bit Adressraum.
* Kann sich auf 32 oder 16 Bit Modus limitieren, also alte Programme ausfuehren.
* Es gibt heute zwei Speichermodi, einen wo der Speicher komplett flach ist, und
  einen wo man Segmente hat.

## Register

Register haben beim 8086 nun auch einen 8-Bit H(igh) und 8-Bit L(ow) Teil, neben
den vollen 16-Bit AX/BX/CX/DX Teil.

Dann gibt es noch die Register, die die Segmentstartadressen enthalten. Naemlich
vier davon:

1. Das *Code Segment*  Register.
2. Das *Data Segment*  Register.
3. Das *Stack Segment* Register.
4. Das *Extra Segment* Register (fuer ein zusaetzliches Segment).

Letztlich gibt es noch wie heute bestimmte Pointer- und Index-Register:

1. Das *Stack-Pointer* Register.
2. Das *Base-Pointer* Register.
3. Das *Source-Index* Register.
4. Das *Destination-Index* Register.
5. Das *Program-Counter* Register (Befehlszaehler).

Der Program-Counter enthaelt hierbei den Index in das Segment. Es ist also auch
nur 16-Bit.

Und es gibt wieder ein Register fuer die Statusflags.

## Bus Interface Unit und Execution Unit

Die Bus Interface Unit (BIU) und die Execution Unit (EU) arbeiten zusammen, um
Pipelining zu ermoeglichen. Die BIU kann einen Befehl holen, waehren die EU
einen Befehl bearbeitet (im letzten Maschinenzyklustakt). Also Parallelitaetsgrad
$2$.

Es gibt dann noch eine Instruction Stream Byte Queue (kurz Instruction Queue,
IQ), in welcher die BIU Instruktionen ablegt, sodass die EU immer nach dem
Ausfuehren eines Befehls schon gleich, ohne vorheriges Fetchen, den naechsten
Befehl bearbeiten kann. Diesen Prozess, Befehle zu fetchen, ohne zu wissen, ob
diese Befehle letztendlich verwendet werden, nennt man __pre-fetching__.

Nach Von-Neumann Konzept sind Befehle immer nacheinander im Hauptspeicher. Also
holt die BIU natuerlich immer die darauffolgenden Instruktionen im
Speicher. Wenn nun aber die EU einen dieser Befehle dekodiert und es ist ein
Sprungbefehl, muss die ganze Instruction Queue geloescht werden, und mit dem
Befehl an der Sprungadresse bzw. den darauffolgenden Befehlen gefuellt
werden. Das Loeschen der Instruction Queue nennt man *flushing*.

Die BIU dekodiert Befehle nicht, also kann sie nicht wissen, ob Befehle
Speicheroperanden (Immediates/Adressen) aus dem Speicher benoetigen wird. Das
muss also noch immer on-the-fly von der EU angefordert werden. Wenn so eine
Anforderung kommt, holt die BIU immer zuerst den Operanden aus dem Speicher und
schreibt ihn in ein Register. Erst danach pre-fetchted es die naechsten
Befehl.

### Execution Unit

Die Execution Unit ist also ein 16-Bit Prozessor mit 16-Bit ALU, 16-Bit
Datenpfaden und 16-Bit Register. Sie hat keine direkte Schnittstelle zur
Aussenwelt, dass uebernimmt alles die BIU.

### Bus Interface Unit

Die Bus Interface Unit fuehrt demnach alle Buszugriffe fuer EU aus:

* __Datentransfers (Read/Write) von und zum Hauptspeicher.__
* __Datentransfers zur Peripherie__
* (Pre-)Fetching von Befehlen

Es betreibt das vorausschauende Laden von Instruktionen (prefetching):

* Wenn keine Buszugriffe auf Operanden fuer die EU anliegen, werden Befehle
  schon vorher in die Instruction Queue gelegt.
* Wird der Befehlszaehler nicht sequentiell fortgeschalten, wird die Instruction
  Queeu geloescht. Das nennt man *flushing*.

## Weitere Entwicklung

Weitere Entwicklungen von Mikroprozessoren:

* Uebergang 16, 32, 64 Bit
* Speicheradressierung:
  + physikalisch
  + segmentiert
  + virtuell
  + paging (Seitenweise Daten vom Hintergrundspeicher)
  + Schutzfunktionen
* Diverse Betriebsmodi (fuer den Benutzer, das System), wobei man in bestimmte
  Modi nur bestimmte Befehle ausfuehren kann (Systemmodus z.B. nur vom
  Betriessystem). Bei Intel gibt es heute vier verschiedene Zugriffsstufen.
